--- /srv/rebuilderd/tmp/rebuilderdLqYWgZ/inputs/qemu-user_10.1.2+ds-3_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdLqYWgZ/out/qemu-user_10.1.2+ds-3_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-11-13 08:38:07.000000 debian-binary │ -rw-r--r-- 0 0 0 2244 2025-11-13 08:38:07.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29846656 2025-11-13 08:38:07.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 29845980 2025-11-13 08:38:07.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x1183d │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x85b3e8 0x0086b3e8 0x0086b3e8 0x00d80 0x00d80 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x85c18c 0x85c18c R E 0x10000 │ │ │ │ + ARM_EXIDX 0x85b400 0x0086b400 0x0086b400 0x00d80 0x00d80 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x85c1a4 0x85c1a4 R E 0x10000 │ │ │ │ LOAD 0x85c6dc 0x0087c6dc 0x0087c6dc 0xe92b4 0x20f756c RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x85c16c 0x0086c16c 0x0086c16c 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x85c184 0x0086c184 0x0086c184 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x85c6dc 0x0087c6dc 0x0087c6dc 0x00038 0x000ec R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x85c6dc 0x0087c6dc 0x0087c6dc 0xa3924 0xa3924 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2de5a4 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002ee764 2de764 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002ee770 2de770 57c67c 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 0086adec 85adec 0005fc 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 0086b3e8 85b3e8 000d80 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 0086c168 85c168 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 0086c16c 85c16c 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2de5bc 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002ee77c 2de77c 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002ee788 2de788 57c67c 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 0086ae04 85ae04 0005fc 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 0086b400 85b400 000d80 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 0086c180 85c180 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 0086c184 85c184 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0087c6dc 85c6dc 000038 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0087c714 85c714 0000b4 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0087c714 85c714 000088 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0087c79c 85c79c 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0087c7a0 85c7a0 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0091faa0 8ffaa0 00055c 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00920000 900000 045990 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 9f8135e541ecb7b247d0ffe1cde20133ac7e5817 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 2341085d2dc14d96257aede50461835904e29725 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1301,15 +1301,15 @@ │ │ │ │ 6"!I"H{DyD │ │ │ │ (l*F`a!F#i │ │ │ │ ?K?J{DzD │ │ │ │ :K;J{DzD │ │ │ │ 4K9F0F{D │ │ │ │ .J.K/MzD{D}D │ │ │ │ #M$K}D{D │ │ │ │ -K{DXhpG~-o │ │ │ │ +K{DXhpG^-o │ │ │ │ -=b{a;cO │ │ │ │ CF:F)F0F │ │ │ │ RI FRJyD │ │ │ │ SF*F!F0F │ │ │ │ X`8K:h{D │ │ │ │ F'M}D,hL │ │ │ │ 9a1x`k{a0 │ │ │ │ @@ -1493,14 +1493,15 @@ │ │ │ │ `#aca+h# │ │ │ │ "=I=H{DyDxD │ │ │ │ rOIOH{DyDxD │ │ │ │ r3I4H{DyDxD │ │ │ │ 'I(KjFyD8F{D │ │ │ │ : │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64e0334 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vshr.s64 d17, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :128], lr │ │ │ │ vqsub.s64 d23, d21, d27 │ │ │ │ - andeq pc, r0, r1, ror #28 │ │ │ │ + andeq pc, r0, r1, ror lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ blmi 0x902d0 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - mcr2 2, 2, pc, cr12, cr5, {3} @ │ │ │ │ - eorseq r1, r4, r4, ror #27 │ │ │ │ + mrc2 2, 2, pc, cr12, cr5, {3} │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ blmi 0x902fc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - mrc2 2, 1, pc, cr6, cr5, {3} │ │ │ │ - ldrshteq r1, [r4], -r0 │ │ │ │ + mcr2 2, 2, pc, cr6, cr5, {3} @ │ │ │ │ + eorseq r1, r4, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ blmi 0x90328 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - mcr2 2, 1, pc, cr0, cr5, {3} @ │ │ │ │ - ldrshteq r1, [r4], -ip │ │ │ │ + mrc2 2, 1, pc, cr0, cr5, {3} │ │ │ │ + eorseq r1, r4, r4, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ blmi 0x90354 │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 2, 0, pc, cr10, cr5, {3} @ │ │ │ │ - eorseq r5, r4, r8, lsr #13 │ │ │ │ + mrc2 2, 0, pc, cr10, cr5, {3} │ │ │ │ + eorseq r5, r4, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ blmi 0x90380 │ │ │ │ sbcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r4, #468]! @ 0x1d4 │ │ │ │ - eorseq r7, r4, r0, lsr #4 │ │ │ │ + mcr2 2, 0, pc, cr4, cr5, {3} @ │ │ │ │ + eorseq r7, r4, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x903ac │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - ldc2l 2, cr15, [lr, #468] @ 0x1d4 │ │ │ │ - eorseq r1, r5, r4, ror r3 │ │ │ │ + stc2l 2, cr15, [lr, #468]! @ 0x1d4 │ │ │ │ + eorseq r1, r5, ip, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x903d8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - stc2l 2, cr15, [r8, #468] @ 0x1d4 │ │ │ │ - mlaseq r5, r4, r6, r2 │ │ │ │ + ldc2l 2, cr15, [r8, #468] @ 0x1d4 │ │ │ │ + eorseq r2, r5, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vsubw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d0, d21 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ vqsub.s64 d18, d5, d30 │ │ │ │ - strlt pc, [r8, #-3503] @ 0xfffff251 │ │ │ │ + strlt pc, [r8, #-3519] @ 0xfffff241 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0x01b4f240 │ │ │ │ + biceq pc, ip, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbceq pc, ip, r0, asr #4 │ │ │ │ + rsceq pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s d18, d21, d19 │ │ │ │ - svclt 0x0000fd9b │ │ │ │ - eorseq r2, r5, ip, lsr #28 │ │ │ │ + svclt 0x0000fdab │ │ │ │ + eorseq r2, r5, r4, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6440ff8 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ vcge.s8 d16, d13, d21 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ eorscs r0, r2, #47 @ 0x2f │ │ │ │ - stc2 2, cr15, [r2, #468] @ 0x1d4 │ │ │ │ + ldc2 2, cr15, [r2, #468] @ 0x1d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + vsra.s64 d22, d16, #64 │ │ │ │ vand d16, d6, d16 │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x90490 │ │ │ │ vhsub.s d18, d21, d2 │ │ │ │ - svclt 0x0000fd6f │ │ │ │ - eorseq r9, r5, r8, asr #1 │ │ │ │ + svclt 0x0000fd7f │ │ │ │ + eorseq r9, r5, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + vsra.s64 d22, d16, #64 │ │ │ │ vand d16, d6, d16 │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ blmi 0x904bc │ │ │ │ vqsub.s64 d18, d21, d24 │ │ │ │ - svclt 0x0000fd59 │ │ │ │ - eorseq r9, r5, r4, lsl #2 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ + eorseq r9, r5, ip, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d18, d16, d0[3] │ │ │ │ @ instruction: 0xf6480130 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x904e8 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r2, #-468] @ 0xfffffe2c │ │ │ │ - eorseq r9, r5, r4, ror #9 │ │ │ │ + ldc2l 2, cr15, [r2, #-468] @ 0xfffffe2c │ │ │ │ + ldrshteq r9, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ vand d16, d7, d16 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x90514 │ │ │ │ vhsub.s d18, d5, d31 │ │ │ │ - svclt 0x0000fd2d │ │ │ │ - eorseq r9, r5, r8, ror r8 │ │ │ │ + svclt 0x0000fd3d │ │ │ │ + mlaseq r5, r0, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d7, d21 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vand d16, d7, d16 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :256], r0 │ │ │ │ vhsub.s d23, d21, d14 │ │ │ │ - strlt pc, [r8, #-3347] @ 0xfffff2ed │ │ │ │ + strlt pc, [r8, #-3363] @ 0xfffff2dd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrne (UNDEF: 96), r6 │ │ │ │ + cmnpne r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, ip, r6, asr #12 │ │ │ │ + addsne pc, r4, r6, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r0, #-468] @ 0xfffffe2c │ │ │ │ - eorseq r9, r5, r4, ror r9 │ │ │ │ + ldc2 2, cr15, [r0, #-468] @ 0xfffffe2c │ │ │ │ + eorseq r9, r5, ip, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vand d16, d7, d16 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 d19, d24, #64 │ │ │ │ blmi 0x90598 │ │ │ │ vqsub.s64 d18, d21, d20 │ │ │ │ - svclt 0x0000fceb │ │ │ │ - eorseq r9, r5, r4, lsr #19 │ │ │ │ + svclt 0x0000fcfb │ │ │ │ + ldrhteq r9, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ blmi 0x905c4 │ │ │ │ sbcsvs pc, pc, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4], {117} @ 0x75 │ │ │ │ - eorseq r9, r5, r8, asr #19 │ │ │ │ + stc2l 2, cr15, [r4], #468 @ 0x1d4 │ │ │ │ + eorseq r9, r5, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x905f0 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fcbf │ │ │ │ - ldrhteq r9, [r5], -ip │ │ │ │ + svclt 0x0000fccf │ │ │ │ + ldrsbteq r9, [r5], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x9061c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fca9 │ │ │ │ - eorseq r9, r5, ip, asr #27 │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ + eorseq r9, r5, r4, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - ldc2 2, cr15, [r0], {117} @ 0x75 │ │ │ │ + stc2 2, cr15, [r0], #468 @ 0x1d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - ldc2l 2, cr15, [sl], #-468 @ 0xfffffe2c │ │ │ │ + stc2 2, cr15, [sl], {117} @ 0x75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d21, d16, d0[6] │ │ │ │ blmi 0x906a0 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - stc2l 2, cr15, [r6], #-468 @ 0xfffffe2c │ │ │ │ - eorseq fp, r5, r4, ror r4 │ │ │ │ + ldc2l 2, cr15, [r6], #-468 @ 0xfffffe2c │ │ │ │ + eorseq fp, r5, ip, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x906cc │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fc51 │ │ │ │ - eorseq fp, r5, r8, lsl #9 │ │ │ │ + svclt 0x0000fc61 │ │ │ │ + eorseq fp, r5, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x906f8 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fc3b │ │ │ │ - eorseq fp, r5, r4, asr r7 │ │ │ │ + svclt 0x0000fc4b │ │ │ │ + eorseq fp, r5, ip, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ blmi 0x90730 │ │ │ │ vqsub.s64 d18, d5, d26 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ - mlaseq r5, r0, r7, fp │ │ │ │ + svclt 0x0000fc35 │ │ │ │ + eorseq fp, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vsubw.s8 q9, q0, d20 │ │ │ │ + vbic.i32 d18, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ eorcs r0, r4, #48 @ 0x30 │ │ │ │ - stc2 2, cr15, [ip], {117} @ 0x75 │ │ │ │ + ldc2 2, cr15, [ip], {117} @ 0x75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q9, q8, d8 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0xffdcd09e │ │ │ │ + stc2 2, cr15, [r6], {117} @ 0x75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0xff84d0ca │ │ │ │ + blx 0xffc4d0ca │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x907d4 │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000fbcd │ │ │ │ - eorseq fp, r5, ip, lsr fp │ │ │ │ + svclt 0x0000fbdd │ │ │ │ + eorseq fp, r5, r4, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x90800 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fbb7 │ │ │ │ - eorseq fp, r5, ip, asr #22 │ │ │ │ + svclt 0x0000fbc7 │ │ │ │ + eorseq fp, r5, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x9082c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fba1 │ │ │ │ - eorseq fp, r5, r8, ror ip │ │ │ │ + svclt 0x0000fbb1 │ │ │ │ + mlaseq r5, r0, ip, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x90858 │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - blx 0xfe2cd176 │ │ │ │ - eorseq fp, r5, r8, ror #26 │ │ │ │ + blx 0xfe6cd176 │ │ │ │ + eorseq fp, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x90884 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - blx 0x1d4d1a2 │ │ │ │ - eorseq fp, r5, r4, ror sp │ │ │ │ + blx 0xfe14d1a2 │ │ │ │ + eorseq fp, r5, ip, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vrsra.s64 d23, d4, #64 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf64a0335 │ │ │ │ - vmla.f d23, d0, d0[2] │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ subscs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0x174d1d2 │ │ │ │ + blx 0x1b4d1d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vmla.f d23, d0, d0[2] │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x908dc │ │ │ │ vhsub.s q9, , q12 │ │ │ │ - svclt 0x0000fb49 │ │ │ │ - eorseq fp, r5, r8, lsr #31 │ │ │ │ + svclt 0x0000fb59 │ │ │ │ + eorseq fp, r5, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vmla.f d23, d0, d0[2] │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ blmi 0x90908 │ │ │ │ vhsub.s q9, , q0 │ │ │ │ - svclt 0x0000fb33 │ │ │ │ - eorseq fp, r5, r0, asr #31 │ │ │ │ + svclt 0x0000fb43 │ │ │ │ + ldrsbteq fp, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vmla.f d23, d0, d0[2] │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf64a0130 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ blmi 0x90934 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fb1d │ │ │ │ - ldrsbteq fp, [r5], -r4 │ │ │ │ + svclt 0x0000fb2d │ │ │ │ + eorseq fp, r5, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x90960 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fb07 │ │ │ │ - eorseq ip, r5, r8, lsl #6 │ │ │ │ + svclt 0x0000fb17 │ │ │ │ + eorseq ip, r5, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x9098c │ │ │ │ vqsub.s64 q9, , q15 │ │ │ │ - svclt 0x0000faf1 │ │ │ │ - eorseq ip, r5, r4, lsr #7 │ │ │ │ + svclt 0x0000fb01 │ │ │ │ + ldrhteq ip, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf6460335 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - blx 0xff64d2d8 │ │ │ │ + blx 0xffa4d2d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x909e4 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fac5 │ │ │ │ - eorseq ip, r5, r0, ror #10 │ │ │ │ + svclt 0x0000fad5 │ │ │ │ + eorseq ip, r5, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d21, d16, d0[6] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000faaf │ │ │ │ - eorseq ip, r5, r4, asr #20 │ │ │ │ + svclt 0x0000fabf │ │ │ │ + eorseq ip, r5, ip, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0ff8 │ │ │ │ - vbic.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q10, d0, d0[3] │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ eorcs r0, fp, #48 @ 0x30 │ │ │ │ - blx 0xfe5cd35c │ │ │ │ + blx 0xfe9cd35c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ blmi 0x90a68 │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fa83 │ │ │ │ - eorseq ip, r5, r4, asr #24 │ │ │ │ + svclt 0x0000fa93 │ │ │ │ + eorseq ip, r5, ip, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ vand d16, d10, d16 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ blmi 0x90a94 │ │ │ │ vhsub.s q9, , q15 │ │ │ │ - svclt 0x0000fa6d │ │ │ │ - eorseq ip, r5, r0, asr ip │ │ │ │ + svclt 0x0000fa7d │ │ │ │ + eorseq ip, r5, r8, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e0130 │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x90ad4 │ │ │ │ vhsub.s d18, d5, d17 │ │ │ │ - svclt 0x0000fa4d │ │ │ │ - eorseq r1, r6, r8, lsl #19 │ │ │ │ + svclt 0x0000fa5d │ │ │ │ + eorseq r1, r6, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6460336 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - blx 0xd4d420 │ │ │ │ + blx 0x114d420 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf6460130 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x90b2c │ │ │ │ vhsub.s q9, , │ │ │ │ - svclt 0x0000fa21 │ │ │ │ - ldrsbteq r2, [r6], -r0 │ │ │ │ + svclt 0x0000fa31 │ │ │ │ + eorseq r2, r6, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a68 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000fa0d │ │ │ │ - ldrsbteq r3, [pc], #-172 │ │ │ │ - eorseq sp, r1, r2, ror #16 │ │ │ │ - eorseq sp, r1, r8, lsl #17 │ │ │ │ + svclt 0x0000fa1d │ │ │ │ + ldrshteq r3, [pc], #-164 │ │ │ │ + eorseq sp, r1, sl, ror r8 │ │ │ │ + eorseq sp, r1, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a98 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000f9f5 │ │ │ │ - rsbseq r3, pc, lr, lsr #21 │ │ │ │ - eorseq sp, r1, r8, lsr #17 │ │ │ │ - eorseq sp, r1, r4, asr #17 │ │ │ │ + svclt 0x0000fa05 │ │ │ │ + rsbseq r3, pc, r6, asr #21 │ │ │ │ + eorseq sp, r1, r0, asr #17 │ │ │ │ + ldrsbteq sp, [r1], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154ac8 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, │ │ │ │ - svclt 0x0000f9dd │ │ │ │ - addeq r8, r4, r6, asr r9 │ │ │ │ - mlaseq r2, r8, r3, r8 │ │ │ │ - eorseq r8, r2, r0, lsl #8 │ │ │ │ + svclt 0x0000f9ed │ │ │ │ + addeq r8, r4, lr, ror #18 │ │ │ │ + ldrhteq r8, [r2], -r0 │ │ │ │ + eorseq r8, r2, r8, lsl r4 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s d16, d8, d0 │ │ │ │ - ldrdcs pc, [r0], -fp │ │ │ │ - @ instruction: 0xf918f279 │ │ │ │ + andcs pc, r0, fp, ror #29 │ │ │ │ + @ instruction: 0xf928f279 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x0042f298 │ │ │ │ + svc 0x0052f298 │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s d19, d8, d3 │ │ │ │ - andcs pc, r6, r3, lsr pc @ │ │ │ │ - cdp2 2, 15, cr15, cr12, cr15, {4} │ │ │ │ + andcs pc, r6, r3, asr #30 │ │ │ │ + @ instruction: 0xff0cf28f │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10ca8 │ │ │ │ - ldc2 2, cr15, [r2, #432]! @ 0x1b0 │ │ │ │ + stc2l 2, cr15, [r2, #432] @ 0x1b0 │ │ │ │ svclt 0x0000deff │ │ │ │ addseq lr, r0, r6, lsl #31 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e23c4 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -638,200 +638,200 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s16 q5, d8, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - @ instruction: 0xf954f287 │ │ │ │ + @ instruction: 0xf964f287 │ │ │ │ blmi 0x223408 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s32 , d10, d1 │ │ │ │ vmul.i8 d15, d13, d19 │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addseq lr, r0, r6, lsl pc │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - eorseq r2, r2, r6, lsl sl │ │ │ │ - eoreq pc, pc, r4, lsl #15 │ │ │ │ - eoreq pc, pc, ip, ror r7 @ │ │ │ │ - eorseq sp, r2, sl, ror ip │ │ │ │ + eorseq r2, r2, lr, lsr #20 │ │ │ │ + mlaeq pc, ip, r7, pc @ │ │ │ │ + mlaeq pc, r4, r7, pc @ │ │ │ │ + mlaseq r2, r2, ip, sp │ │ │ │ addseq lr, r0, ip, asr #29 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vqdmlal.s , d25, d11 │ │ │ │ - mcrrne 9, 7, pc, r1, cr9 @ │ │ │ │ + mcrrne 9, 8, pc, r1, cr9 @ │ │ │ │ vaddl.s32 , d2, d13 │ │ │ │ strmi pc, [r6], -r5, lsl #30 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - @ instruction: 0xff50f287 │ │ │ │ + @ instruction: 0xff60f287 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf2a24630 │ │ │ │ ldmdavs r8!, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vmov.i32 d6, #115 @ 0x00000073 │ │ │ │ - svclt 0x0000be3f │ │ │ │ + svclt 0x0000be4f │ │ │ │ addseq pc, r0, r6, lsr r3 @ │ │ │ │ addseq lr, r0, r6, lsl #29 │ │ │ │ @ instruction: 0x000002b0 │ │ │ │ - mlaseq r2, sl, r2, r9 │ │ │ │ + ldrhteq r9, [r2], -r2 │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ subne pc, sp, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bedb │ │ │ │ + svclt 0x0000bee7 │ │ │ │ addscs pc, r5, ip, asr #4 │ │ │ │ andeq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bed3 │ │ │ │ + svclt 0x0000bedf │ │ │ │ addspl pc, sp, r4, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000becb │ │ │ │ + svclt 0x0000bed7 │ │ │ │ rsccs pc, r5, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bec3 │ │ │ │ + svclt 0x0000becf │ │ │ │ rsbscs pc, r1, ip, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bebb │ │ │ │ + svclt 0x0000bec7 │ │ │ │ rscsvc pc, r9, fp, asr #4 │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000beb3 │ │ │ │ - adcne pc, r5, r9, asr #4 │ │ │ │ + svclt 0x0000bebf │ │ │ │ + adcsne pc, sp, r9, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000beab │ │ │ │ + svclt 0x0000beb7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84f04c │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [ip], -r2, ror #22 │ │ │ │ strmi r2, [r0], r8, asr #4 │ │ │ │ tstls r6, lr, lsr #16 │ │ │ │ vrhadd.s8 d18, d3, d0 │ │ │ │ vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcr 2, 2, pc, cr0, cr8, {4} @ │ │ │ │ + mrc 2, 2, APSR_nzcv, cr0, cr8, {4} │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vadd.i8 d26, d14, d13 │ │ │ │ vqdmlal.s , d0, d20 │ │ │ │ @ instruction: 0xf2982996 │ │ │ │ - @ instruction: 0xf44fee38 │ │ │ │ + @ instruction: 0xf44fee48 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i16 d10, d8, d0[0] │ │ │ │ - stmdavs r0!, {r1, r4, r5, r9, sl, fp, sp, lr, pc} │ │ │ │ - mrc2 1, 4, pc, cr2, cr4, {2} │ │ │ │ + stmdavs r0!, {r1, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + mrc2 1, 4, pc, cr14, cr4, {2} │ │ │ │ @ instruction: 0xf1512004 │ │ │ │ - @ instruction: 0xf002fee5 │ │ │ │ + @ instruction: 0xf002fef1 │ │ │ │ andcs pc, r3, r1, lsl #17 │ │ │ │ - mcr2 1, 7, pc, cr0, cr1, {2} @ │ │ │ │ - stc2 1, cr15, [lr], {81} @ 0x51 │ │ │ │ + mcr2 1, 7, pc, cr12, cr1, {2} @ │ │ │ │ + ldc2 1, cr15, [sl], {81} @ 0x51 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ ldmdavs sl, {r4, r5} │ │ │ │ ldrmi fp, [ip], -r2, lsl #3 │ │ │ │ svccs 0x0004f854 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ smlatble r2, r3, r2, r4 │ │ │ │ @ instruction: 0xf8d9e008 │ │ │ │ @ instruction: 0xf8540030 │ │ │ │ @ instruction: 0xf1511d04 │ │ │ │ - stmdavs fp!, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s32 , , d10 │ │ │ │ ldmdblt r8, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0x81bdf000 │ │ │ │ - strbne pc, [r8], #-1604 @ 0xfffff9bc @ │ │ │ │ + strbtne pc, [r0], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ submi pc, r0, r3, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c92300 │ │ │ │ @ instruction: 0xf155302c │ │ │ │ - stmdavs r0!, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vrhadd.s d27, d9, d16 │ │ │ │ - @ instruction: 0xb108fcbb │ │ │ │ + smlabtlt r8, fp, ip, pc @ │ │ │ │ ldrmi r6, [r8, r3, ror #17] │ │ │ │ ldrcc r6, [r8], #-2659 @ 0xfffff59d │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ - blvs 0x1f8e73c │ │ │ │ + blvs 0xfe58e73c │ │ │ │ bleq 0x48d910 │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vrshl.u8 q10, q4, q8 │ │ │ │ @ instruction: 0xf85a8350 │ │ │ │ b 0x13dcec8 │ │ │ │ ldmdavc r9, {r0, r3, r7, r8, r9, sl} │ │ │ │ @ instruction: 0xf040292d │ │ │ │ ldmdavc r9, {r1, r2, r4, r5, r6, r8, pc}^ │ │ │ │ andeq pc, r1, #1073741826 @ 0x40000002 │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r2, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ ldmdavc r9, {r1, r2, r4, r5, ip, lr, pc}^ │ │ │ │ - strbne pc, [r8, #-1604] @ 0xfffff9bc @ │ │ │ │ + strbne pc, [r0, #-1604]! @ 0xfffff9bc @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ pushcs {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ ldcne 15, cr11, [ip], {8} │ │ │ │ bvs 0x1bc8e60 │ │ │ │ orrslt r3, lr, r8, lsl r5 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ - mrc2 2, 5, pc, cr8, cr8, {4} │ │ │ │ + mcr2 2, 6, pc, cr8, cr8, {4} @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ bicslt r7, r9, r9, lsr #20 │ │ │ │ ldrmi r9, [r8, #2821] @ 0xb05 │ │ │ │ tstphi r5, #64, 6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1094457 │ │ │ │ ldmdavs r8!, {r1, r8, fp}^ │ │ │ │ stmiavs fp!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ bicle r2, r9, r0, lsl #22 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - sbccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + sbcscs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmlal.s32 q3, d9, d0 │ │ │ │ andcs pc, r1, r3, lsl lr @ │ │ │ │ - mrrc2 2, 7, pc, sl, cr9 @ │ │ │ │ + stc2l 2, cr15, [sl], #-484 @ 0xfffffe1c │ │ │ │ @ instruction: 0xf8dd47b0 │ │ │ │ @ instruction: 0xe7e89014 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf8dd9e05 │ │ │ │ ldrmi r9, [r0, #28]! │ │ │ │ movwhi pc, #4928 @ 0x1340 @ │ │ │ │ ldrdcc pc, [r8], -r9 @ │ │ │ │ @@ -839,96 +839,96 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ mulne sp, r9, r8 │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf8539b06 │ │ │ │ @ instruction: 0xf8c93026 │ │ │ │ @ instruction: 0xf159303c │ │ │ │ - @ instruction: 0xf163f8ab │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf163f8b7 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, sl, r0 │ │ │ │ - blx 0x1ecd47e │ │ │ │ + blx 0xfe1cd47e │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ vmlal.s16 q5, d8, d30 │ │ │ │ - addcs lr, r4, #6528 @ 0x1980 │ │ │ │ + addcs lr, r4, #7552 @ 0x1d80 │ │ │ │ stmdage sp, {r8, sp} │ │ │ │ - stcl 2, cr15, [r0, #-608]! @ 0xfffffda0 │ │ │ │ + ldcl 2, cr15, [r0, #-608]! @ 0xfffffda0 │ │ │ │ addvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r0, {r8, sp}^ │ │ │ │ - ldcl 2, cr15, [sl, #-608] @ 0xfffffda0 │ │ │ │ + stcl 2, cr15, [sl, #-608]! @ 0xfffffda0 │ │ │ │ bicsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r8, {r8, sl, sp} │ │ │ │ - ldc2l 1, cr15, [ip], {81} @ 0x51 │ │ │ │ - cdp2 1, 14, cr15, cr4, cr10, {1} │ │ │ │ - blx 0xff6cd8da │ │ │ │ + stc2l 1, cr15, [r8], #324 @ 0x144 │ │ │ │ + cdp2 1, 15, cr15, cr0, cr10, {1} │ │ │ │ + blx 0xffacd8da │ │ │ │ andvs r4, r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf1582002 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrdls r8, [r7], -r6 │ │ │ │ strbtcc pc, [ip], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrsbteq pc, [ip], -r9 @ │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vsubhn.i64 d4, , │ │ │ │ tstplt r8, sp, lsl #30 @ p-variant is OBSOLETE │ │ │ │ eorsmi pc, ip, r9, asr #17 │ │ │ │ - @ instruction: 0xf1572008 │ │ │ │ - @ instruction: 0x4607fff9 │ │ │ │ + @ instruction: 0xf1582008 │ │ │ │ + strmi pc, [r7], -r5, lsl #16 │ │ │ │ ldrdeq pc, [ip], -r9 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00181b5 │ │ │ │ @ instruction: 0xf8dff913 │ │ │ │ @ instruction: 0xf8c9a3d8 │ │ │ │ @ instruction: 0xf05c0038 │ │ │ │ @ instruction: 0x4604f9f5 │ │ │ │ - blx 0x124d44c │ │ │ │ + blx 0x154d44c │ │ │ │ teqpcc r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - eorcc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + eorscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - bicscc pc, ip, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf99af133 │ │ │ │ + @ instruction: 0xf9a6f133 │ │ │ │ @ instruction: 0xf02b4605 │ │ │ │ @ instruction: 0xf899f9d7 │ │ │ │ strtmi r2, [r0], -ip │ │ │ │ movwpl pc, #34383 @ 0x864f @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - orrscc pc, r4, r2, asr #4 │ │ │ │ + @ instruction: 0x31acf242 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1349305 │ │ │ │ - blls 0x190354 │ │ │ │ + blls 0x190384 │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf8d9012f │ │ │ │ @ instruction: 0xf1342034 │ │ │ │ - blvs 0xfeb105cc │ │ │ │ + blvs 0xfeb105fc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vqshl.s64 d4, d8, #37 @ 0x25 │ │ │ │ @ instruction: 0x4605ff3f │ │ │ │ @ instruction: 0xf0a0fa90 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - stc2l 1, cr15, [sl, #20] │ │ │ │ - stc2l 1, cr15, [r8, #20]! │ │ │ │ + ldc2l 1, cr15, [r6, #20] │ │ │ │ + ldc2l 1, cr15, [r4, #20]! │ │ │ │ ldrsbteq pc, [r8], -r9 @ │ │ │ │ @ instruction: 0xff0af000 │ │ │ │ @ instruction: 0xf0004604 │ │ │ │ ldmibmi r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccs 0x0070ee1d │ │ │ │ movweq pc, #33034 @ 0x810a @ │ │ │ │ addpl r4, ip, r0, lsr #12 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ tstcs fp, #-1073741813 @ 0xc000000b │ │ │ │ - @ instruction: 0xf8c4f133 │ │ │ │ + @ instruction: 0xf8d0f133 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ @ instruction: 0xf8d933c0 │ │ │ │ @ instruction: 0xf853a024 │ │ │ │ @ instruction: 0xf4133c08 │ │ │ │ svclt 0x000c7f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ @@ -945,46 +945,46 @@ │ │ │ │ @ instruction: 0xf8d90380 │ │ │ │ vhadd.s8 d16, d15, d4 │ │ │ │ vrshr.s64 d19, d4, #64 │ │ │ │ mulsvs r3, r6, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r0, r1, r5, r8, pc} │ │ │ │ - @ instruction: 0xff3cf15c │ │ │ │ + @ instruction: 0xff48f15c │ │ │ │ blcs 0x37cb0 │ │ │ │ ldrmi sp, [r8], -r7, rrx │ │ │ │ - msrcc (UNDEF: 100), ip │ │ │ │ + cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf84af154 │ │ │ │ + @ instruction: 0xf856f154 │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - @ instruction: 0x4629fb59 │ │ │ │ + strtmi pc, [r9], -r9, ror #22 │ │ │ │ andeq pc, r1, sl, lsl #2 │ │ │ │ vcgt.s32 d25, d10, d5 │ │ │ │ - blls 0x18fe00 │ │ │ │ + blls 0x18fe30 │ │ │ │ strbne fp, [r9, r9, lsr #7]! │ │ │ │ @ instruction: 0xf14e4628 │ │ │ │ - strmi pc, [r4], -r5, asr #30 │ │ │ │ + @ instruction: 0x4604ff51 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - eorscc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subcc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmlal.s32 q3, d9, d0 │ │ │ │ @ instruction: 0x4620fcf5 │ │ │ │ - cdp2 2, 1, cr15, cr4, cr14, {1} │ │ │ │ + cdp2 2, 2, cr15, cr0, cr14, {1} │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - @ instruction: 0xf8d9fb39 │ │ │ │ + @ instruction: 0xf8d9fb49 │ │ │ │ @ instruction: 0x4629003c │ │ │ │ blx 0xb4db82 │ │ │ │ movwls r1, #32259 @ 0x7e03 │ │ │ │ svcge 0x0022f6bf │ │ │ │ @ instruction: 0xf8d96820 │ │ │ │ vshr.s16 d4, d28, #7 │ │ │ │ - @ instruction: 0xf64cf86f │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + @ instruction: 0xf64cf87f │ │ │ │ + vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ strmi r0, [r3], -pc, lsr #2 │ │ │ │ andcs r4, r1, r2, lsr #12 │ │ │ │ stc2l 2, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ vaddl.s32 q1, d0, d1 │ │ │ │ @ instruction: 0x464efb75 │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ ldrmi lr, [sl, #1740] @ 0x6cc │ │ │ │ @@ -1005,104 +1005,104 @@ │ │ │ │ rsbvs fp, r3, r8, lsr pc │ │ │ │ ldclne 6, cr14, [r1], #-224 @ 0xffffff20 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ svclt 0x00ac4541 │ │ │ │ @ instruction: 0xf0072200 │ │ │ │ ldrmi r0, [r9], -r1, lsl #4 │ │ │ │ movwls r4, #21526 @ 0x5416 │ │ │ │ - blx 0xfe0cd6c2 │ │ │ │ + blx 0xfe3cd6c2 │ │ │ │ @ instruction: 0xf8d94682 │ │ │ │ @ instruction: 0xf1510030 │ │ │ │ - @ instruction: 0xf641fa9d │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + @ instruction: 0xf641faa9 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64c0131 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ vaddl.s8 q0, d8, d31 │ │ │ │ - strmi pc, [r7], -sp, ror #27 │ │ │ │ + @ instruction: 0x4607fdfd │ │ │ │ blls 0x17d760 │ │ │ │ @ instruction: 0xf64caa08 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ movwls r0, #33071 @ 0x812f │ │ │ │ - @ instruction: 0xf844f27f │ │ │ │ + @ instruction: 0xf854f27f │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0x4638815c │ │ │ │ - blx 0xfe8cdbda │ │ │ │ + blx 0xfeccdbda │ │ │ │ ldrdcc pc, [r4], #-137 @ 0xffffff77 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bl 0xfea3147c │ │ │ │ tstcs r4, r6, lsl #16 │ │ │ │ andeq pc, r1, r8, lsl #2 │ │ │ │ - stc2l 2, cr15, [r2, #184]! @ 0xb8 │ │ │ │ + stc2l 2, cr15, [lr, #184]! @ 0xb8 │ │ │ │ @ instruction: 0xf8d94605 │ │ │ │ stmdacs r0, {r2, r4} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffecf298 │ │ │ │ + @ instruction: 0xfffcf298 │ │ │ │ eorvs r2, r8, r1, lsl #6 │ │ │ │ ldcle 5, cr4, [r0, #-608] @ 0xfffffda0 │ │ │ │ ldmne r2!, {r1, r2, r8, fp, ip, pc}^ │ │ │ │ streq lr, [r8], r5, lsl #22 │ │ │ │ bl 0x1d8e34 │ │ │ │ bl 0x154004 │ │ │ │ @ instruction: 0xf85b0783 │ │ │ │ @ instruction: 0xf2980f04 │ │ │ │ - @ instruction: 0xf847ffdb │ │ │ │ + @ instruction: 0xf847ffeb │ │ │ │ adcsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ movwcs sp, #503 @ 0x1f7 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ - stc2 2, cr15, [ip, #-184]! @ 0xffffff48 │ │ │ │ + ldc2 2, cr15, [r8, #-184]! @ 0xffffff48 │ │ │ │ @ instruction: 0xf10c4606 │ │ │ │ - blge 0x38f3b8 │ │ │ │ + blge 0x38f3e8 │ │ │ │ sbccc pc, r8, r6, asr #17 │ │ │ │ @ instruction: 0xf8c6ab40 │ │ │ │ @ instruction: 0xf8c430cc │ │ │ │ ldmdavs r3!, {r4, r7, r9, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vand d24, d14, d3 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf1502096 │ │ │ │ - blge 0x105005c │ │ │ │ + blge 0x105008c │ │ │ │ blge 0x375e54 │ │ │ │ blge 0xbb5e54 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r3], -r7, lsl #16 │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ - blx 0x1dcd68c │ │ │ │ + blx 0xfe0cd68c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf5048102 │ │ │ │ @ instruction: 0xf1aa5408 │ │ │ │ ldrcc r0, [r0], #-1284 @ 0xfffffafc │ │ │ │ vhadd.s32 d14, d14, d1 │ │ │ │ - @ instruction: 0xf855fd49 │ │ │ │ + @ instruction: 0xf855fd55 │ │ │ │ stmdacs r0, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x4650d1f9 │ │ │ │ - stc2l 2, cr15, [r2, #-184] @ 0xffffff48 │ │ │ │ + stc2l 2, cr15, [lr, #-184] @ 0xffffff48 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ ldmdals r3, {r2, r3, r4, r6, sl, ip, lr, pc} │ │ │ │ - blx 0x174d71e │ │ │ │ - blx 0xfebcd722 │ │ │ │ + blx 0x1a4d71e │ │ │ │ + blx 0xfeecd722 │ │ │ │ ldrdeq pc, [r8], -r9 │ │ │ │ - @ instruction: 0xff32f10e │ │ │ │ + @ instruction: 0xff3ef10e │ │ │ │ @ instruction: 0xf9acf03e │ │ │ │ stmdbge lr!, {r5, r9, sl, lr} │ │ │ │ blx 0xff34d4d6 │ │ │ │ ldrdeq pc, [r0], -r9 @ │ │ │ │ @ instruction: 0xf64fb128 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf0302196 │ │ │ │ @ instruction: 0xf105fe1d │ │ │ │ - strtmi pc, [r0], -r9, lsl #25 │ │ │ │ + @ instruction: 0x4620fc95 │ │ │ │ @ instruction: 0xf92cf089 │ │ │ │ @ instruction: 0xf162a808 │ │ │ │ - ldrb pc, [fp], r7, ror #28 @ │ │ │ │ + @ instruction: 0xe6dbfe73 │ │ │ │ @ instruction: 0xf1099807 │ │ │ │ - @ instruction: 0xf642fc5d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf642fc69 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf8c9002f │ │ │ │ strb r0, [r0], -ip, lsr #32 │ │ │ │ @ instruction: 0x23abf64a │ │ │ │ @ instruction: 0x23aaf6ca │ │ │ │ svceq 0x0080f5ba │ │ │ │ movwcs pc, #15274 @ 0x3baa @ │ │ │ │ addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -1117,188 +1117,188 @@ │ │ │ │ ssat r0, #7, fp, asr #0 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ subpl pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0049f57f │ │ │ │ @ instruction: 0xf64c4629 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf158002f │ │ │ │ - strb pc, [r0, -r9, ror #27] @ │ │ │ │ + @ instruction: 0xe740fdf5 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - ldrhteq r4, [r5], -r8 │ │ │ │ - stc2 1, cr15, [r2, #352]! @ 0x160 │ │ │ │ + ldrsbteq r4, [r5], -r0 │ │ │ │ + stc2 1, cr15, [lr, #352]! @ 0x160 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d9d09d │ │ │ │ tstcs r1, r8, lsl r0 │ │ │ │ - rsccc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rscscc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0xfebcde0e │ │ │ │ eorcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ vaddl.s8 q0, d7, d31 │ │ │ │ - strtmi pc, [r8], -r9, lsl #31 │ │ │ │ + qadd8mi pc, r8, r9 @ │ │ │ │ @ instruction: 0xf868f066 │ │ │ │ tstcs r1, r0, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vsubl.s8 q10, d0, d16 │ │ │ │ + vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ blls 0x4101f8 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorsmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + submi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0xfe44de4a │ │ │ │ tstcs r1, r1, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s q10, d0, d0[2] │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ blls 0x4d01d4 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - subsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + rsbsmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0x1fcde6e │ │ │ │ tstcs r1, r4, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q10, d16, d8 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ blls 0x5101b0 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - addmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + addsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0x1b4de92 │ │ │ │ tstcs r1, r7, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vrshr.s64 d20, d8, #64 │ │ │ │ + vrshr.s64 d20, d16, #64 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ blls 0x79018c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + sbcmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0x16cdeb6 │ │ │ │ tstcs r1, pc, lsl fp │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vrshr.s64 q10, q4, #64 │ │ │ │ vsubl.s32 q0, d9, d31 │ │ │ │ blls 0x6d0168 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcsmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rscmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0x124deda │ │ │ │ @ instruction: 0xf1584628 │ │ │ │ - str pc, [sl, -pc, lsr #26]! │ │ │ │ + @ instruction: 0xe72afd3b │ │ │ │ msrne CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - eorscs pc, r4, ip, asr #12 │ │ │ │ + subcs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vmov.i16 d6, #123 @ 0x007b │ │ │ │ - andcs pc, r1, fp, lsl pc @ │ │ │ │ - @ instruction: 0xf97ef279 │ │ │ │ + andcs pc, r1, fp, lsr #30 │ │ │ │ + @ instruction: 0xf98ef279 │ │ │ │ strb r4, [r3], r3, lsl #12 │ │ │ │ vmla.i32 d2, d22, d0[1] │ │ │ │ eorsvs pc, r0, r7, ror #18 │ │ │ │ submi lr, r0, #242221056 @ 0xe700000 │ │ │ │ stmdbls r8, {r0, r2, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64faea0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ adcmi r2, r9, #1476395010 @ 0x58000002 │ │ │ │ qasxmi fp, r9, r8 │ │ │ │ subne pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - adccc pc, r0, ip, asr #12 │ │ │ │ + adcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [ip, #-352]! @ 0xfffffea0 │ │ │ │ + stc2l 1, cr15, [r8, #-352] @ 0xfffffea0 │ │ │ │ vmax.s8 d30, d21, d11 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0x46230096 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vrshr.s64 d18, d12, #64 │ │ │ │ + vrshr.s64 d18, d20, #64 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ blx 0x1cdf5e │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r0, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - cdp2 2, 13, cr15, cr10, cr7, {4} │ │ │ │ + cdp2 2, 14, cr15, cr10, cr7, {4} │ │ │ │ vhadd.s d18, d9, d1 │ │ │ │ - svclt 0x0000f93d │ │ │ │ - andsvs pc, r5, sp, asr #12 │ │ │ │ + svclt 0x0000f94d │ │ │ │ + eorvs pc, sp, sp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bab9 │ │ │ │ - rsbsmi pc, r5, pc, asr #12 │ │ │ │ + svclt 0x0000bac5 │ │ │ │ + addmi pc, sp, pc, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bab1 │ │ │ │ - rscsne pc, r5, r1, asr #4 │ │ │ │ + svclt 0x0000babd │ │ │ │ + andcs pc, sp, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000baa9 │ │ │ │ - sbccc pc, r1, r1, asr #4 │ │ │ │ + svclt 0x0000bab5 │ │ │ │ + sbcscc pc, r9, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000baa1 │ │ │ │ - rscmi pc, sp, r1, asr #12 │ │ │ │ + svclt 0x0000baad │ │ │ │ + andpl pc, r5, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba99 │ │ │ │ - andpl pc, r9, r1, asr #12 │ │ │ │ + svclt 0x0000baa5 │ │ │ │ + eorpl pc, r1, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba91 │ │ │ │ - andseq pc, r1, r2, asr #4 │ │ │ │ + svclt 0x0000ba9d │ │ │ │ + eoreq pc, r9, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba89 │ │ │ │ - andmi pc, r5, r2, asr #12 │ │ │ │ + svclt 0x0000ba95 │ │ │ │ + andsmi pc, sp, r2, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba81 │ │ │ │ - sbcsvc pc, sp, r3, asr #4 │ │ │ │ + svclt 0x0000ba8d │ │ │ │ + rscsvc pc, r5, r3, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba79 │ │ │ │ - rsbcs pc, r1, r7, asr #12 │ │ │ │ + svclt 0x0000ba85 │ │ │ │ + rsbscs pc, r9, r7, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba71 │ │ │ │ - adcpl pc, r1, r8, asr #4 │ │ │ │ + svclt 0x0000ba7d │ │ │ │ + adcspl pc, r9, r8, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba69 │ │ │ │ - andcc pc, r5, r5, asr #4 │ │ │ │ - andseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba61 │ │ │ │ - andscc pc, r1, r5, asr #4 │ │ │ │ - andseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba59 │ │ │ │ + svclt 0x0000ba75 │ │ │ │ andscc pc, sp, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba51 │ │ │ │ + svclt 0x0000ba6d │ │ │ │ eorcc pc, r9, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba49 │ │ │ │ + svclt 0x0000ba65 │ │ │ │ eorscc pc, r5, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba41 │ │ │ │ + svclt 0x0000ba5d │ │ │ │ subcc pc, r1, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba39 │ │ │ │ + svclt 0x0000ba55 │ │ │ │ + subcc pc, sp, r5, asr #4 │ │ │ │ + andseq pc, r5, r0, asr #5 │ │ │ │ + @ instruction: 0xf1512104 │ │ │ │ + svclt 0x0000ba4d │ │ │ │ + subscc pc, r9, r5, asr #4 │ │ │ │ + andseq pc, r5, r0, asr #5 │ │ │ │ + @ instruction: 0xf1512104 │ │ │ │ + svclt 0x0000ba45 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fc8 │ │ │ │ vmov.i32 , #0 @ 0x00000000 │ │ │ │ umulllt r2, fp, r6, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ @@ -1376,69 +1376,69 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vshr.s64 d2, d30, #31 │ │ │ │ cdpne 12, 0, cr15, cr3, cr11, {6} │ │ │ │ ldrmi sp, [r9], -r1, lsl #26 │ │ │ │ ldrdcs lr, [r0, #-120] @ 0xffffff88 │ │ │ │ ldrb r4, [fp, fp, lsl #12] │ │ │ │ - msrcs CPSR_f, #76, 4 @ 0xc0000004 │ │ │ │ + movtcs pc, #588 @ 0x24c @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msreq (UNDEF: 108), fp │ │ │ │ + orreq pc, r4, fp, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addeq pc, r0, fp, asr #4 │ │ │ │ + addseq pc, r8, fp, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqsub.s64 q9, q10, q2 │ │ │ │ - vqdmulh.s d31, d28, d25 │ │ │ │ - vsubw.s8 q9, q0, d24 │ │ │ │ + vpadd.i8 d31, d28, d25 │ │ │ │ + vqdmlal.s q9, d0, d0[0] │ │ │ │ vcge.s8 d16, d11, d21 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ vand d16, d11, d16 │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ sbcscs r0, r5, #48 @ 0x30 │ │ │ │ - blx 0xfe6ce152 │ │ │ │ + blx 0xfeace152 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ vqsub.s8 d16, d9, d6 │ │ │ │ - vaddw.s8 q8, q8, d17 │ │ │ │ + vsra.s64 d16, d25, #64 │ │ │ │ vand d16, d9, d6 │ │ │ │ - vshr.s64 q8, , #64 │ │ │ │ + vmov.i32 d17, #5 @ 0x00000005 │ │ │ │ vshr.s8 d0, d6, #4 │ │ │ │ - pop {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1574008 │ │ │ │ - svclt 0x0000becd │ │ │ │ + svclt 0x0000bed9 │ │ │ │ @ instruction: 0xf1504801 │ │ │ │ - svclt 0x0000b8cb │ │ │ │ + svclt 0x0000b8d7 │ │ │ │ addseq pc, r6, #140, 28 @ 0x8c0 │ │ │ │ - sbcsmi pc, r5, sl, asr #12 │ │ │ │ + rscmi pc, sp, sl, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000b949 │ │ │ │ - rscmi pc, r1, sl, asr #12 │ │ │ │ + svclt 0x0000b955 │ │ │ │ + rscsmi pc, r9, sl, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000b941 │ │ │ │ - subseq pc, r1, ip, asr #4 │ │ │ │ + svclt 0x0000b94d │ │ │ │ + rsbeq pc, r9, ip, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000b939 │ │ │ │ + svclt 0x0000b945 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157e0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - stc2l 2, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ - ldc2 2, cr15, [r8], {36} @ 0x24 │ │ │ │ - blx 0xff54e0e2 │ │ │ │ + ldc2l 2, cr15, [sl], #-144 @ 0xffffff70 │ │ │ │ + stc2 2, cr15, [r4], #-144 @ 0xffffff70 │ │ │ │ + blx 0xff84e0e2 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - ldclt 2, cr15, [r8], {95} @ 0x5f │ │ │ │ + stclt 2, cr15, [r4], #-380 @ 0xfffffe84 │ │ │ │ addseq lr, r5, #172, 16 @ 0xac0000 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d2104 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1448,15 +1448,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - stc2 2, cr15, [r2, #428]! @ 0x1ac │ │ │ │ + stc2 2, cr15, [lr, #428]! @ 0x1ac │ │ │ │ @ instruction: 0xf954f7ff │ │ │ │ addseq lr, r0, r8, lsr r2 │ │ │ │ andeq r0, r0, r0, asr r5 │ │ │ │ ldr r3, [pc, #20] @ 0x1188c │ │ │ │ ldr r2, [pc, #20] @ 0x11890 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1488,226 +1488,226 @@ │ │ │ │ @ instruction: 0xf645b510 │ │ │ │ @ instruction: 0xf2c01490 │ │ │ │ stmdavc r3!, {r1, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - rsbne pc, r8, ip, asr #4 │ │ │ │ + addne pc, r0, ip, asr #4 │ │ │ │ addeq pc, r6, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ orrsne pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r6, r0, asr #5 │ │ │ │ - rsbne pc, r8, ip, asr #4 │ │ │ │ + addne pc, r0, ip, asr #4 │ │ │ │ addeq pc, r6, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - subsvs pc, r0, r0, asr #12 │ │ │ │ + rsbvs pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - blt 0xdcde24 │ │ │ │ + blt 0x10cde24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strtne pc, [ip], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ stmdavc r6!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2994692 │ │ │ │ strmi pc, [r5], -pc, asr #20 │ │ │ │ cmple r0, r0, lsl #28 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf64db3b0 │ │ │ │ - vmvn.i16 d17, #0 @ 0x0000 │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ ands r0, fp, pc, lsr #16 │ │ │ │ smladcs r0, r0, r0, r2 │ │ │ │ - @ instruction: 0xf964f22e │ │ │ │ + @ instruction: 0xf970f22e │ │ │ │ @ instruction: 0xf8044606 │ │ │ │ strtmi r7, [r8], -r1, lsl #22 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ - @ instruction: 0xf916f235 │ │ │ │ + @ instruction: 0xf922f235 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vqadd.s64 q3, , │ │ │ │ - @ instruction: 0x4603f911 │ │ │ │ + @ instruction: 0x4603f91d │ │ │ │ adcsvs r4, r3, r0, lsr r6 │ │ │ │ - cdp2 1, 10, cr15, cr8, cr13, {1} │ │ │ │ + cdp2 1, 11, cr15, cr4, cr13, {1} │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ blx 0xace43c │ │ │ │ @ instruction: 0xb1a84605 │ │ │ │ @ instruction: 0x4628213d │ │ │ │ - @ instruction: 0xf868f298 │ │ │ │ + @ instruction: 0xf878f298 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64ed1dc │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmls.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ blmi 0x551eb4 │ │ │ │ sbccs r4, r4, #80, 12 @ 0x5000000 │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xff3cdf54 │ │ │ │ + blx 0xff6cdf54 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r6, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64e87f0 │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ blmi 0xd1b00 │ │ │ │ vqsub.s64 d18, d20, d22 │ │ │ │ - svclt 0x0000fa33 │ │ │ │ - eorseq r0, r4, r0, lsr #29 │ │ │ │ - eorseq r0, r4, r4, lsl #29 │ │ │ │ + svclt 0x0000fa43 │ │ │ │ + ldrhteq r0, [r4], -r8 │ │ │ │ + mlaseq r4, ip, lr, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ ldc2 0, cr15, [r6, #-4]! │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - mcr2 2, 2, pc, cr12, cr9, {0} @ │ │ │ │ + mrc2 2, 2, pc, cr8, cr9, {0} │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0x164dff6 │ │ │ │ + blx 0x194dff6 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xff80f14f │ │ │ │ + @ instruction: 0xff8cf14f │ │ │ │ @ instruction: 0xf1506f60 │ │ │ │ - svcvs 0x0060f9b5 │ │ │ │ - @ instruction: 0xf93af22e │ │ │ │ + svcvs 0x0060f9c1 │ │ │ │ + @ instruction: 0xf946f22e │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s32 d4, d14, d0 │ │ │ │ - svclt 0x0000b935 │ │ │ │ + svclt 0x0000b941 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf12f4604 │ │ │ │ - @ instruction: 0xf64ef8ad │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64ef8b9 │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ - blx 0x154df8e │ │ │ │ + blx 0x184df8e │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - stc2 1, cr15, [r2], #200 @ 0xc8 │ │ │ │ + stc2 1, cr15, [lr], #200 @ 0xc8 │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1322318 │ │ │ │ - @ instruction: 0xb118fbf5 │ │ │ │ + tstplt r8, r1, lsl #24 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ - qadd8mi pc, r0, r3 @ │ │ │ │ + qadd8mi pc, r0, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ svclt 0x0000bb0f │ │ │ │ - ldrhteq r0, [r4], -ip │ │ │ │ + ldrsbteq r0, [r4], -r4 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, lsr #28 │ │ │ │ - stc2l 1, cr15, [sl], #-200 @ 0xffffff38 │ │ │ │ + ldc2l 1, cr15, [r6], #-200 @ 0xffffff38 │ │ │ │ @ instruction: 0xf64e2342 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strls r0, [r0], -lr, lsr #4 │ │ │ │ - bicscc pc, r0, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1329203 │ │ │ │ - @ instruction: 0xf031fbbd │ │ │ │ + @ instruction: 0xf031fbc9 │ │ │ │ @ instruction: 0x4620f8db │ │ │ │ - mrrc2 1, 3, pc, r8, cr2 @ │ │ │ │ + stc2l 1, cr15, [r4], #-200 @ 0xffffff38 │ │ │ │ movtcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf6429600 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - vldr d15, [pc, #700] @ 0x11e30 │ │ │ │ + vldr d15, [pc, #748] @ 0x11e60 │ │ │ │ strcs r7, [r0, #-2840] @ 0xfffff4e8 │ │ │ │ strtvs r2, [r0], -r1, lsl #6 │ │ │ │ stc 0, cr2, [r4, #16] │ │ │ │ @ instruction: 0x66637bb0 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - @ instruction: 0xf874f22e │ │ │ │ + @ instruction: 0xf880f22e │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s32 d6, d30, d19 │ │ │ │ - strbvs pc, [r0, -pc, ror #16]! @ │ │ │ │ - @ instruction: 0xf8f4f150 │ │ │ │ + @ instruction: 0x6760f87b │ │ │ │ + @ instruction: 0xf900f150 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - cdp2 1, 13, cr15, cr6, cr15, {2} │ │ │ │ + cdp2 1, 14, cr15, cr2, cr15, {2} │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0xfef4e120 │ │ │ │ + blx 0xff24e120 │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r4, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r2!, {r0, r4, r5, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrsbteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r8, ror #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrbvs pc, [r0], #-1600 @ 0xfffff9c0 @ │ │ │ │ + strbtvs pc, [r8], #-1600 @ 0xfffff9c0 @ │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1044606 │ │ │ │ movtcs r0, #53904 @ 0xd290 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ @ instruction: 0xf64e0133 │ │ │ │ - vsubl.s8 q8, d16, d24 │ │ │ │ + vmlal.s q8, d16, d0[0] │ │ │ │ @ instruction: 0xf132022e │ │ │ │ - @ instruction: 0xf104fb5d │ │ │ │ + @ instruction: 0xf104fb69 │ │ │ │ strmi r0, [r5], -r0, lsr #5 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ @ instruction: 0xf64e4630 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vrshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vmla.f d16, d16, d0[4] │ │ │ │ + vsra.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf132012e │ │ │ │ - ldrtcc pc, [r4], #2893 @ 0xb4d @ │ │ │ │ + ldrtcc pc, [r4], #2905 @ 0xb59 @ │ │ │ │ movtcs r4, #9735 @ 0x2607 │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ - addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicscc pc, r0, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfce11e │ │ │ │ + blx 0x12ce11e │ │ │ │ subsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movtne pc, #22081 @ 0x5641 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strbvs r6, [r3, -r2, asr #12] │ │ │ │ subne pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -1738,15 +1738,15 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf864f031 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f995 │ │ │ │ blx 0xff1cdd8e │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1624010 │ │ │ │ - svclt 0x0000bea5 │ │ │ │ + svclt 0x0000beb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe8 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @@ -1765,30 +1765,30 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf88422d0 │ │ │ │ @ instruction: 0xf8c4307e │ │ │ │ andlt r2, r3, r4, lsl #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmiblt r8!, {r0, r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ sbcne pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - rsceq pc, ip, lr, asr #12 │ │ │ │ + andne pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf8d8f158 │ │ │ │ + @ instruction: 0xf8e4f158 │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf15850b0 │ │ │ │ - @ instruction: 0x4601f893 │ │ │ │ + @ instruction: 0x4601f89f │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ andls fp, r1, r3, asr r1 │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ - mcrvs 14, 1, pc, cr3, cr7, {2} @ │ │ │ │ + cdpvs 14, 2, cr15, cr3, cr3, {3} │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ cdpvs 6, 13, cr4, cr11, cr0, {1} │ │ │ │ stmdbls r1, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf1584608 │ │ │ │ - ldr pc, [fp, r1, lsl #17]! │ │ │ │ + ldr pc, [fp, sp, lsl #17]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -1817,63 +1817,63 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0], #-2843 @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf1329402 │ │ │ │ - bmi 0x651e30 │ │ │ │ + @ instruction: 0xf1339402 │ │ │ │ + bmi 0x64fe60 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1324605 │ │ │ │ - bge 0xd0514 │ │ │ │ + bge 0xd0544 │ │ │ │ @ instruction: 0xf12e4621 │ │ │ │ - orrlt pc, r0, pc, ror ip @ │ │ │ │ + orrlt pc, r0, fp, lsl #25 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff44f152 │ │ │ │ + @ instruction: 0xff50f152 │ │ │ │ @ instruction: 0xf1324628 │ │ │ │ - andcs pc, r1, r3, lsr #26 │ │ │ │ - stc2l 2, cr15, [r6], #-480 @ 0xfffffe20 │ │ │ │ + andcs pc, r1, pc, lsr #26 │ │ │ │ + ldc2l 2, cr15, [r6], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0xffe0f2a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsl pc │ │ │ │ + eorseq r0, r4, r8, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb690a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf162460d │ │ │ │ - cmnplt r0, r9, lsr #25 @ p-variant is OBSOLETE │ │ │ │ + ldrhlt pc, [r0, #-197]! @ 0xffffff3b @ │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmpcs sp, r8, lsr sp │ │ │ │ - andseq pc, ip, lr, asr #12 │ │ │ │ + eorseq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2 1, cr15, [r4], #392 @ 0x188 │ │ │ │ + ldc2 1, cr15, [r0], #392 @ 0x188 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldclt 1, cr15, [ip], {98} @ 0x62 │ │ │ │ + stclt 1, cr15, [r8], #392 @ 0x188 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ rsbscc pc, pc, r0, lsl #17 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svchi 0x005bf3bf │ │ │ │ andcc pc, sl, #160, 16 @ 0xa00000 │ │ │ │ movwcs r2, #0 │ │ │ │ @@ -1883,15 +1883,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 0, cr0, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf8d4b084 │ │ │ │ @ instruction: 0xf1bcc06c │ │ │ │ andsle r0, r0, r0, lsl #30 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf1629001 │ │ │ │ - blls 0x9152c │ │ │ │ + blls 0x9155c │ │ │ │ andne lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf8d34618 │ │ │ │ @ instruction: 0xf8dcc060 │ │ │ │ andlt r3, r4, ip, rrx │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -1899,21 +1899,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movtcs r4, #55836 @ 0xda1c │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, #4, 12 @ 0x400000 │ │ │ │ - adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf912f132 │ │ │ │ - blx 0xff74e44a │ │ │ │ + @ instruction: 0xf91ef132 │ │ │ │ + blx 0xffa4e44a │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -1922,171 +1922,171 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x34028 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ sbcne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - andne pc, r0, lr, asr #12 │ │ │ │ + andsne pc, r8, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1574010 │ │ │ │ - svclt 0x0000bf99 │ │ │ │ - eorseq r0, r4, r0, lsl pc │ │ │ │ + svclt 0x0000bfa5 │ │ │ │ + eorseq r0, r4, r8, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #26 │ │ │ │ @ instruction: 0xf1324606 │ │ │ │ - movtcs pc, #10771 @ 0x2a13 @ │ │ │ │ + movtcs pc, #10783 @ 0x2a1f @ │ │ │ │ @ instruction: 0xf64e9500 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - @ instruction: 0x6dc3f95b │ │ │ │ + @ instruction: 0x6dc3f967 │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xffdaf131 │ │ │ │ + @ instruction: 0xffe6f131 │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - @ instruction: 0xf9f0f132 │ │ │ │ + @ instruction: 0xf9fcf132 │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - tstpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, lr, asr #12 │ │ │ │ + eorne pc, r8, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpeq r4, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ vqsub.s64 d18, d19, d3 │ │ │ │ - @ instruction: 0xf64eff1d │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64eff2d │ │ │ │ + vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf105002e │ │ │ │ addscs r0, r4, #20, 6 @ 0x50000000 │ │ │ │ - @ instruction: 0xff10f273 │ │ │ │ - eorseq r0, r4, r4, lsl #30 │ │ │ │ + @ instruction: 0xff20f273 │ │ │ │ + eorseq r0, r4, ip, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ mcrr2 0, 0, pc, r2, cr1 @ │ │ │ │ @ instruction: 0xf64e4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ vhadd.s d0, d4, d30 │ │ │ │ - strmi pc, [r6], -sp, lsr #29 │ │ │ │ + @ instruction: 0x4606feb9 │ │ │ │ @ instruction: 0xf1324628 │ │ │ │ - @ instruction: 0x4604f9b3 │ │ │ │ + @ instruction: 0x4604f9bf │ │ │ │ ldrtmi fp, [r1], -r0, asr #2 │ │ │ │ vmax.s d4, d6, d24 │ │ │ │ - stmdblt r8!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vmax.s d4, d4, d24 │ │ │ │ - strmi pc, [r4], -r9, lsl #27 │ │ │ │ + @ instruction: 0x4604fd95 │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - @ instruction: 0x4620fe15 │ │ │ │ + strtmi pc, [r0], -r1, lsr #28 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vsubhn.i32 d4, q4, q12 │ │ │ │ strmi pc, [r4], -r9, asr #18 │ │ │ │ @ instruction: 0xf2984630 │ │ │ │ bne 0x890610 │ │ │ │ vmax.s d4, d4, d24 │ │ │ │ - strmi pc, [r4], -pc, asr #27 │ │ │ │ + @ instruction: 0x4604fddb │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - @ instruction: 0x4620fdff │ │ │ │ + strtmi pc, [r0], -fp, lsl #28 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ movtcs r4, #10777 @ 0x2a19 │ │ │ │ - bicscc pc, r0, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ - addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf8c6f132 │ │ │ │ + @ instruction: 0xf8d2f132 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf96af132 │ │ │ │ + @ instruction: 0xf976f132 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ @ instruction: 0x309cf8d4 │ │ │ │ cmnlt fp, r1, lsl #12 │ │ │ │ - eorsne pc, r4, lr, asr #12 │ │ │ │ + subne pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1539103 │ │ │ │ - stmdbls r3, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 2, cr15, [sl, #180] @ 0xb4 │ │ │ │ - subne pc, r8, lr, asr #12 │ │ │ │ + ldcllt 2, cr15, [r6, #180] @ 0xb4 │ │ │ │ + rsbne pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1539103 │ │ │ │ - stmdbls r3, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 2, cr15, [ip, #180]! @ 0xb4 │ │ │ │ - eorseq r0, r4, r4, lsl #30 │ │ │ │ + stcllt 2, cr15, [r8, #180] @ 0xb4 │ │ │ │ + eorseq r0, r4, ip, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf64db082 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ vrhadd.s d0, d5, d31 │ │ │ │ - stmdavs r3, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b373 │ │ │ │ blx 0xfeece1c2 │ │ │ │ @ instruction: 0xf7ff6821 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ @ instruction: 0xf132b378 │ │ │ │ - bmi 0x790678 │ │ │ │ + bmi 0x7906a8 │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ ldrtmi r2, [r0], -r2, asr #6 │ │ │ │ - addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicscc pc, r0, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf874f132 │ │ │ │ + @ instruction: 0xf880f132 │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ vsubl.s8 , d0, d12 │ │ │ │ mrcvs 2, 2, r2, cr11, cr6, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - mrc2 2, 4, pc, cr6, cr5, {1} │ │ │ │ + mcr2 2, 5, pc, cr2, cr5, {1} @ │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - subsne pc, r0, lr, asr #12 │ │ │ │ + rsbne pc, r8, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe4ce76c │ │ │ │ + blx 0xfe7ce76c │ │ │ │ vhadd.s d18, d8, d1 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - rsbne pc, ip, lr, asr #12 │ │ │ │ + stmdavs r1!, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + addne pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe24e780 │ │ │ │ + blx 0xfe54e780 │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - andcs pc, r1, r9, ror lr @ │ │ │ │ - blx 0xfe34ec20 │ │ │ │ - eorseq r0, r4, r4, lsl #30 │ │ │ │ + andcs pc, r1, r5, lsl #29 │ │ │ │ + blx 0xfe74ec20 │ │ │ │ + eorseq r0, r4, ip, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6944c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf02a4604 │ │ │ │ strmi pc, [r3], -pc, asr #17 │ │ │ │ andls fp, r1, r0, asr r1 │ │ │ │ @@ -2106,127 +2106,127 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [r2, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ @ instruction: 0x4620feb3 │ │ │ │ @ instruction: 0xf8e4f02a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1624010 │ │ │ │ - svclt 0x0000bbc3 │ │ │ │ + svclt 0x0000bbcf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb694bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blx 0xd4e2ce │ │ │ │ - @ instruction: 0xf8aef132 │ │ │ │ + @ instruction: 0xf8baf132 │ │ │ │ andls r4, r0, #94208 @ 0x17000 │ │ │ │ @ instruction: 0xf64e2342 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - @ instruction: 0xf131012f │ │ │ │ - mcrvs 15, 0, pc, cr2, cr5, {7} @ │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ + @ instruction: 0xf132012f │ │ │ │ + cdpvs 8, 0, cr15, cr2, cr1, {0} │ │ │ │ andlt fp, r4, sl, lsl r1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46114710 │ │ │ │ - sbcscc pc, r0, r2, asr #12 │ │ │ │ + rsccc pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1329203 │ │ │ │ - strmi pc, [r4], -pc, lsr #20 │ │ │ │ - addne pc, ip, lr, asr #12 │ │ │ │ + @ instruction: 0x4604fa3b │ │ │ │ + adcne pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [lr], {83} @ 0x53 │ │ │ │ + stc2 1, cr15, [sl], #-332 @ 0xfffffeb4 │ │ │ │ bls 0xe3b94 │ │ │ │ tstpne r5, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ - blx 0x134ebf0 │ │ │ │ + blx 0x164ebf0 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00eaf233 │ │ │ │ - eorseq r0, r4, r4, lsl #30 │ │ │ │ + svclt 0x00f6f233 │ │ │ │ + eorseq r0, r4, ip, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf1324606 │ │ │ │ - bmi 0xf504dc │ │ │ │ + bmi 0xf5050c │ │ │ │ @ instruction: 0xf64e2318 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rsbseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xffb8f131 │ │ │ │ + @ instruction: 0xffc4f131 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xfff4f236 │ │ │ │ + @ instruction: 0xf800f237 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde644 │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - tstpcs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff62f237 │ │ │ │ + @ instruction: 0xff6ef237 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde674 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf64e4620 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ vrhadd.s d0, d7, d30 │ │ │ │ - strtmi pc, [r0], -pc, asr #30 │ │ │ │ + qsaxmi pc, r0, fp @ │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - msrcs (UNDEF: 108), lr │ │ │ │ + orrcs pc, r4, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff46f237 │ │ │ │ + @ instruction: 0xff52f237 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s64 q2, q3, q8 │ │ │ │ - @ instruction: 0xf8d6bd8b │ │ │ │ + @ instruction: 0xf8d6bd97 │ │ │ │ @ instruction: 0xf64e20b8 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s d0, d7, d30 │ │ │ │ - @ instruction: 0xf895ff37 │ │ │ │ + @ instruction: 0xf895ff43 │ │ │ │ blcs 0x1e6b4 │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - tstpcs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs R8_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff2af237 │ │ │ │ + @ instruction: 0xff36f237 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - cmppcs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 100), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff20f237 │ │ │ │ + @ instruction: 0xff2cf237 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - teqpcs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff16f237 │ │ │ │ + @ instruction: 0xff22f237 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - msrcs R8_fiq, lr │ │ │ │ + cmppcs r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff0cf237 │ │ │ │ + @ instruction: 0xff18f237 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq r0, r4, r0, asr #30 │ │ │ │ + eorseq r0, r4, r8, asr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ andls r4, r5, #128, 12 @ 0x8000000 │ │ │ │ - @ instruction: 0xffdcf131 │ │ │ │ + @ instruction: 0xffe8f131 │ │ │ │ @ instruction: 0xf64e4bb6 │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d16, d0, #64 │ │ │ │ movwls r0, #558 @ 0x22e │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1312318 │ │ │ │ - @ instruction: 0xf894ff2f │ │ │ │ + @ instruction: 0xf894ff3b │ │ │ │ andls r9, r4, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #39075 @ 0x98a3 │ │ │ │ svccs 0x00007c27 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ movwls r6, #47523 @ 0xb9a3 │ │ │ │ @@ -2356,33 +2356,33 @@ │ │ │ │ ldrsbtcs pc, [r4], r8 @ │ │ │ │ addsmi r6, sl, #1456 @ 0x5b0 │ │ │ │ rscshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0xf8d89b04 │ │ │ │ mrcvs 0, 0, r2, cr11, cr8, {6} │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf64e9904 │ │ │ │ - vmls.i d20, d16, d0[7] │ │ │ │ + vaddhn.i16 d21, q0, q2 │ │ │ │ movwls r0, #13358 @ 0x342e │ │ │ │ blvs 0x12786b8 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64e4b22 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - ldc2l 1, cr15, [r4], #-328 @ 0xfffffeb8 │ │ │ │ + stc2 1, cr15, [r0], {82} @ 0x52 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r1, #54542 @ 0xd50e │ │ │ │ svcge 0x003cf47f │ │ │ │ - ldrbtcs pc, [ip], #-1614 @ 0xfffff9b2 @ │ │ │ │ + ldrcs pc, [r4], #1614 @ 0x64e │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - asrne pc, lr, #12 @ │ │ │ │ + @ instruction: 0x11b8f64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r9, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2l 1, cr15, [r0], #-328 @ 0xfffffeb8 │ │ │ │ + stc2l 1, cr15, [ip], #-328 @ 0xfffffeb8 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8cd8ff0 │ │ │ │ smlad r7, r8, r0, ip │ │ │ │ eorlt pc, r0, sp, asr #17 │ │ │ │ @@ -2395,16 +2395,16 @@ │ │ │ │ strls lr, [ip], -r8, asr #13 │ │ │ │ @ instruction: 0x970be6bf │ │ │ │ @ instruction: 0xf8cde6b6 │ │ │ │ strt r9, [sp], r4, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, r7, lsr #30] │ │ │ │ - eorseq r0, r4, r0, asr #30 │ │ │ │ - eorseq r0, r4, r4, asr pc │ │ │ │ + eorseq r0, r4, r8, asr pc │ │ │ │ + eorseq r0, r4, ip, ror #30 │ │ │ │ vstrls s18, [r9, #-24] @ 0xffffffe8 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0x46294611 │ │ │ │ vqdmulh.s d15, d7, d0 │ │ │ │ tstls r6, r4, lsl #26 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ vqdmulh.s d15, d2, d10 │ │ │ │ @@ -2420,15 +2420,15 @@ │ │ │ │ andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ blx 0x1f87a2 │ │ │ │ blx 0x1ceb92 │ │ │ │ blx 0x2ceb96 │ │ │ │ blx 0xceb9a │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x352260 │ │ │ │ + blls 0x352290 │ │ │ │ stmdals sl, {r0, r1, r2, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blx 0xb9bc2 │ │ │ │ blx 0x8efae │ │ │ │ stmdbls r8, {r1, r9, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ @ instruction: 0x2d009909 │ │ │ │ @@ -2448,70 +2448,70 @@ │ │ │ │ @ instruction: 0xf04030b3 │ │ │ │ stcls 0, cr8, [r9, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r0], -r0, asr #30 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ bls 0x151e60 │ │ │ │ @ instruction: 0xf64e4604 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ blmi 0xfe7a3018 │ │ │ │ - submi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + subsmi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls r9, r0, #327680 @ 0x50000 │ │ │ │ strls r2, [r3, #-752] @ 0xfffffd10 │ │ │ │ - blx 0xfefced72 │ │ │ │ + blx 0xff2ced72 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1acf0e8 │ │ │ │ + blt 0x1dcf0e8 │ │ │ │ stccs 13, cr9, [r0, #-40] @ 0xffffffd8 │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ strmi r9, [r8], -ip, lsl #6 │ │ │ │ bls 0x2f9460 │ │ │ │ vstrls d2, [r8, #-4] │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ stccs 3, cr9, [r1, #-28] @ 0xffffffe4 │ │ │ │ strcs fp, [r1, #-3896] @ 0xfffff0c8 │ │ │ │ blx 0xb7c7a │ │ │ │ blx 0x18ec6a │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x352198 │ │ │ │ + blls 0x3521c8 │ │ │ │ ldr r9, [sl, sl] │ │ │ │ @ instruction: 0xf64e9904 │ │ │ │ - vaddhn.i16 d20, q8, q12 │ │ │ │ + vmls.i d20, d16, d0[0] │ │ │ │ movwls r0, #13358 @ 0x342e │ │ │ │ blvs 0x127888c │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ blmi 0xfe0db460 │ │ │ │ - asrne pc, lr, #12 @ │ │ │ │ + @ instruction: 0x11b8f64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - str pc, [r9, -fp, lsl #23]! │ │ │ │ + @ instruction: 0xe729fb97 │ │ │ │ andsne lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1722902 │ │ │ │ @ instruction: 0xf6ff0200 │ │ │ │ blmi 0x1efe2a4 │ │ │ │ stmdals r5, {r1, r2, r3, r4, r5, r6, r9, sp} │ │ │ │ - strbcs pc, [r4], #1614 @ 0x64e @ │ │ │ │ + ldrbcs pc, [ip], #1614 @ 0x64e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - asrne pc, lr, #12 @ │ │ │ │ + @ instruction: 0x11b8f64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - @ instruction: 0xe713fb75 │ │ │ │ + ldr pc, [r3, -r1, lsl #23] │ │ │ │ tstcs r6, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x1c3e298 │ │ │ │ stmdals r5, {r1, r2, r7, r9, sp} │ │ │ │ - strcc pc, [r0], #-1614 @ 0xfffff9b2 │ │ │ │ + ldrcc pc, [r8], #-1614 @ 0xfffff9b2 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - asrne pc, lr, #12 @ │ │ │ │ + @ instruction: 0x11b8f64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - usat pc, #29, pc, asr #22 @ │ │ │ │ + ldrbt pc, [sp], fp, ror #22 @ │ │ │ │ stmib r8, {r1, r2, r9, ip, pc}^ │ │ │ │ blls 0x2a0da8 │ │ │ │ ldrcc lr, [r0, -r8, asr #19]! │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ addmi r9, sl, #8, 22 @ 0x2000 │ │ │ │ bvs 0xccd024 │ │ │ │ @@ -2523,85 +2523,85 @@ │ │ │ │ @ instruction: 0xf43f30b3 │ │ │ │ strbmi sl, [r0], -lr, lsr #29 │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8}^ │ │ │ │ blmi 0x15e2d34 │ │ │ │ @ instruction: 0xf64e22e7 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ + vaddw.s8 q10, q0, d0 │ │ │ │ tstls r0, lr, lsr #2 │ │ │ │ - asrne pc, lr, #12 @ │ │ │ │ + @ instruction: 0x11b8f64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xbcee92 │ │ │ │ + blx 0xecee92 │ │ │ │ ldmib r4, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b598 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 1, APSR_nzcv, cr5, cr15, {7} │ │ │ │ addcs r4, lr, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - vmvn.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0x64eebe │ │ │ │ + blx 0x94eebe │ │ │ │ ldmib r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b5a4 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mcrge 6, 1, pc, cr7, cr15, {7} @ │ │ │ │ addscs r4, r6, #66560 @ 0x10400 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d19, q8, q6 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xceeea │ │ │ │ + blx 0x3ceeea │ │ │ │ ldmib r4, {r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b5c0 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 0, APSR_nzcv, cr9, cr15, {7} │ │ │ │ addscs r4, lr, #55296 @ 0xd800 │ │ │ │ @ instruction: 0xf64e9805 │ │ │ │ - vaddhn.i16 d19, q8, q14 │ │ │ │ + vmls.i d19, d16, d0[1] │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xffb4ef14 │ │ │ │ + blx 0xffe4ef14 │ │ │ │ bls 0x20c3f8 │ │ │ │ movwls fp, #52050 @ 0xcb52 │ │ │ │ blx 0x39602 │ │ │ │ blls 0x24ede8 │ │ │ │ blcs 0x789f8 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0x1f760a │ │ │ │ blx 0x1cedf2 │ │ │ │ blx 0x2cedf6 │ │ │ │ blx 0x10edfa │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x352000 │ │ │ │ + blls 0x352030 │ │ │ │ strb r9, [lr], r7 │ │ │ │ stmiblt sl, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blls 0x23763c │ │ │ │ blcs 0x78a28 │ │ │ │ @ instruction: 0xf102fb01 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0xf763e │ │ │ │ vrhadd.s32 d31, d8, d1 │ │ │ │ - blls 0x351fd8 │ │ │ │ + blls 0x352008 │ │ │ │ ldrt r9, [sl], sl │ │ │ │ bcs 0x3924c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blls 0x2b7664 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf101fb07 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb0a │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - ldc2l 2, cr15, [r6, #-416] @ 0xfffffe60 │ │ │ │ + stc2l 2, cr15, [r2, #-416]! @ 0xfffffe60 │ │ │ │ andls r9, r8, ip, lsl #22 │ │ │ │ stmdbcs r0, {r0, r1, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0046f43f │ │ │ │ stmdbcc lr!, {r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r8, {r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1e0728 │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ @@ -2609,31 +2609,31 @@ │ │ │ │ blls 0x25edc4 │ │ │ │ bvs 0xccd198 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ sbcscs pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8949904 │ │ │ │ @ instruction: 0xf8813050 │ │ │ │ @ instruction: 0xe6b230b3 │ │ │ │ - eorseq r0, r4, r4, asr pc │ │ │ │ + eorseq r0, r4, ip, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe3becc0 │ │ │ │ strmi r4, [ip], -lr, lsl #29 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 1, cr15, [ip], #196 @ 0xc4 │ │ │ │ + ldc2 1, cr15, [r8], #196 @ 0xc4 │ │ │ │ @ instruction: 0x96002318 │ │ │ │ - rsbseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [r0], {49} @ 0x31 │ │ │ │ + stc2 1, cr15, [ip], {49} @ 0x31 │ │ │ │ strmi r2, [r7], -r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2646,68 +2646,68 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - subseq pc, r8, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x1cf038 │ │ │ │ + blx 0x4cf038 │ │ │ │ strmi r4, [r4], -sp, ror #22 │ │ │ │ - eorspl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + subpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1521229 │ │ │ │ - subs pc, r3, fp, lsr #20 │ │ │ │ + subs pc, r3, r7, lsr sl @ │ │ │ │ @ instruction: 0xf64e46bb │ │ │ │ - vbic.i16 q8, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c00990 │ │ │ │ @ instruction: 0xf64e092e │ │ │ │ - vorr.i32 d22, #201326592 @ 0x0c000000 │ │ │ │ + vbic.i32 d22, #67108864 @ 0x04000000 │ │ │ │ strtmi r0, [r8], lr, lsr #14 │ │ │ │ beq 0x84ef7c │ │ │ │ ldrdmi pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002c08 │ │ │ │ @ instruction: 0xf8d880a5 │ │ │ │ bl 0x2d6ee8 │ │ │ │ @ instruction: 0xf8930301 │ │ │ │ blcs 0x1ee5c │ │ │ │ addhi pc, r2, r0 │ │ │ │ rsble r2, r6, r0, lsl #24 │ │ │ │ @ instruction: 0xf1314628 │ │ │ │ - tstpcs r8, #16640 @ p-variant is OBSOLETE @ 0x4100 │ │ │ │ + tstpcs r8, #19712 @ p-variant is OBSOLETE @ 0x4d00 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1319600 │ │ │ │ - @ instruction: 0x2c02fb9b │ │ │ │ + @ instruction: 0x2c02fba7 │ │ │ │ stccs 0, cr13, [r3], {16} │ │ │ │ stccs 0, cr13, [r4], {69} @ 0x45 │ │ │ │ stccs 0, cr13, [r6], {58} @ 0x3a │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrsble r4, [r7, #80] @ 0x50 │ │ │ │ @ instruction: 0xf88b2001 │ │ │ │ ldrh r0, [ip], -fp │ │ │ │ umlalscc pc, r6, r0, r8 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ vmax.s8 d20, d10, d17 │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf1430035 │ │ │ │ - @ instruction: 0xf64ef9b1 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf64ef9bd │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ strmi r0, [r4], -lr, lsr #4 │ │ │ │ - asrne pc, lr, #12 @ │ │ │ │ + @ instruction: 0x11b8f64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ stmdals r3, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - @ instruction: 0xf9d6f152 │ │ │ │ + @ instruction: 0xf9e2f152 │ │ │ │ blmi 0xe1abfc │ │ │ │ blls 0x16cc68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2724,51 +2724,51 @@ │ │ │ │ @ instruction: 0xe7bbd194 │ │ │ │ @ instruction: 0xd1b52c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r9, r0] │ │ │ │ @ instruction: 0x4621e7b0 │ │ │ │ - rsbseq pc, r4, sl, asr #4 │ │ │ │ + addeq pc, ip, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf96af143 │ │ │ │ + @ instruction: 0xf976f143 │ │ │ │ @ instruction: 0x46044b1f │ │ │ │ - adcpl pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + adcspl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1521245 │ │ │ │ - ldr pc, [r7, pc, lsl #19]! │ │ │ │ - subseq pc, r8, sl, asr #4 │ │ │ │ + @ instruction: 0xe7b7f99b │ │ │ │ + rsbseq pc, r0, sl, asr #4 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf952f143 │ │ │ │ - ldrbtpl pc, [r4], #-1614 @ 0xfffff9b2 @ │ │ │ │ + @ instruction: 0xf95ef143 │ │ │ │ + strpl pc, [ip], #1614 @ 0x64e │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ blmi 0x4644a8 │ │ │ │ - asrne pc, lr, #12 @ │ │ │ │ + @ instruction: 0x11b8f64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdals r3, {r0, r9, ip, pc} │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - @ instruction: 0xe79ff977 │ │ │ │ + ldr pc, [pc, r3, lsl #19] │ │ │ │ @ instruction: 0xf8caf2a8 │ │ │ │ @ instruction: 0xf1314628 │ │ │ │ - tstpcs r8, #171008 @ p-variant is OBSOLETE @ 0x29c00 │ │ │ │ + tstpcs r8, #183296 @ p-variant is OBSOLETE @ 0x2cc00 │ │ │ │ @ instruction: 0xf64e9600 │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf131012e │ │ │ │ - @ instruction: 0xe769fafb │ │ │ │ + strb pc, [r9, -r7, lsl #22]! @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, asr #30 │ │ │ │ - eorseq r0, r4, r0, ror pc │ │ │ │ + eorseq r0, r4, r8, asr pc │ │ │ │ eorseq r0, r4, r8, lsl #31 │ │ │ │ + eorseq r0, r4, r0, lsr #31 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2804,96 +2804,96 @@ │ │ │ │ @ instruction: 0xf8d0d035 │ │ │ │ addsmi r2, r3, #248 @ 0xf8 │ │ │ │ mulcs r1, r8, pc @ │ │ │ │ andlt sp, r3, pc, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - eorvs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + eorsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - asrne pc, lr, #12 @ │ │ │ │ + @ instruction: 0x11b8f64e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1521289 │ │ │ │ - strdcs pc, [r0], -r7 │ │ │ │ + andcs pc, r0, r3, lsl #18 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blmi 0x2821cc │ │ │ │ @ instruction: 0xf64e4660 │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf8def152 │ │ │ │ + @ instruction: 0xf8eaf152 │ │ │ │ @ instruction: 0xf7fde7e5 │ │ │ │ svclt 0x0000f9eb │ │ │ │ - eorseq r0, r4, r4, lsr #31 │ │ │ │ + ldrhteq r0, [r4], -ip │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64e681b │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14e2238 │ │ │ │ - svclt 0x0000be83 │ │ │ │ + svclt 0x0000be8f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430fe8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ umulllt r0, r2, r6, r3 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ addcs r6, r7, #1769472 @ 0x1b0000 │ │ │ │ andvc pc, ip, r0, lsl #10 │ │ │ │ - msreq R12_usr, lr │ │ │ │ + teqpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ movwcs r4, #1944 @ 0x798 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ addcs r0, sl, #0, 2 │ │ │ │ subsvs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8c46035 │ │ │ │ @ instruction: 0x73ab5250 │ │ │ │ - cdp2 1, 5, cr15, cr12, cr14, {2} │ │ │ │ + cdp2 1, 6, cr15, cr8, cr14, {2} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x6cf29c │ │ │ │ + blt 0x9cf29c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ @ instruction: 0xf2c014b0 │ │ │ │ @ instruction: 0x46200496 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf14e3b04 │ │ │ │ - @ instruction: 0xf104fd5d │ │ │ │ + @ instruction: 0xf104fd69 │ │ │ │ @ instruction: 0xf14e0020 │ │ │ │ - @ instruction: 0xf104ff73 │ │ │ │ + @ instruction: 0xf104ff7f │ │ │ │ @ instruction: 0xf14e0058 │ │ │ │ - @ instruction: 0xf104ff6f │ │ │ │ + @ instruction: 0xf104ff7b │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf14e4010 │ │ │ │ - svclt 0x0000bf69 │ │ │ │ + svclt 0x0000bf75 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64e681b │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ stmdami r1, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ - msreq R12_usr, lr │ │ │ │ + teqpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - cdplt 1, 2, cr15, cr0, cr14, {2} │ │ │ │ + cdplt 1, 2, cr15, cr12, cr14, {2} │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #192, 4 │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2913,15 +2913,15 @@ │ │ │ │ @ instruction: 0xf6430ff0 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ eorscs r0, r8, #629145600 @ 0x25800000 │ │ │ │ @ instruction: 0xf64e1d28 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ sbccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r2, #192, 4 │ │ │ │ @@ -2942,41 +2942,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #192, 4 │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - @ instruction: 0x73bcf640 │ │ │ │ + bicsvc pc, r4, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msreq R12_usr, lr │ │ │ │ + teqpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, lr, asr #12 │ │ │ │ + andvc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqsub.s64 q9, q1, │ │ │ │ - @ instruction: 0xf8c4ff6b │ │ │ │ + @ instruction: 0xf8c4ff7b │ │ │ │ strb r3, [r3, r0, asr #5] │ │ │ │ - @ instruction: 0x73bcf640 │ │ │ │ + bicsvc pc, r4, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msreq R12_usr, lr │ │ │ │ + teqpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvc pc, r8, lr, asr #12 │ │ │ │ + eorsvc pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqsub.s64 q9, q1, │ │ │ │ - svclt 0x0000ff59 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64e4817 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf6456013 │ │ │ │ @@ -3012,15 +3012,15 @@ │ │ │ │ blmi 0x9a4938 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - @ instruction: 0xf8d8f10a │ │ │ │ + @ instruction: 0xf8e4f10a │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3036,15 +3036,15 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ cmnpcc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - eoreq pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + eorseq pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscc r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ blcs 0x3fcbc │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ cdp2 2, 7, cr15, cr12, cr7, {5} │ │ │ │ @@ -3053,15 +3053,15 @@ │ │ │ │ addseq r5, r6, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - ldc2l 2, cr15, [sl, #-176]! @ 0xffffff50 │ │ │ │ + stc2 2, cr15, [r6, #176] @ 0xb0 │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9a00 │ │ │ │ strtmi r0, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf883609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3085,20 +3085,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ sbccs r0, ip, #629145600 @ 0x25800000 │ │ │ │ @ instruction: 0xf64e1d28 │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ ldrbtcc pc, [r0], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ - beq 0x950b4c │ │ │ │ + beq 0xf50b4c │ │ │ │ beq 0xbcfd18 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94934 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d2d8 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3110,53 +3110,53 @@ │ │ │ │ sub fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b174 │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf10a9071 │ │ │ │ - strcc pc, [r1], -r3, lsr #16 │ │ │ │ + strcc pc, [r1], -pc, lsr #16 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorvs r3, lr, r1, lsl #12 │ │ │ │ blcs 0x6d320 │ │ │ │ @ instruction: 0xf643dd11 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e0496 │ │ │ │ - vqdmlal.s q8, d0, d20 │ │ │ │ + vbic.i16 d16, #12 @ 0x000c │ │ │ │ stmdavs r6!, {r1, r2, r3, r5, r8, fp} │ │ │ │ bicscs r4, pc, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ @ instruction: 0x47b0011c │ │ │ │ blcs 0x6d344 │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf64e22e5 │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf14e012e │ │ │ │ - @ instruction: 0xf857fc3b │ │ │ │ + @ instruction: 0xf857fc47 │ │ │ │ andcs r3, r1, #8 │ │ │ │ addcs pc, r0, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464e87f0 │ │ │ │ @ instruction: 0xf64ee7cf │ │ │ │ - vmvn.i32 d23, #262144 @ 0x00040000 │ │ │ │ + vmls.i d23, d0, d0[3] │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ blmi 0x193798 │ │ │ │ andcs r2, r0, r5, asr #5 │ │ │ │ vshl.s64 d9, d0, d10 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + svclt 0x0000fffd │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ @ instruction: 0x009659d0 │ │ │ │ - eorseq r0, r4, ip, asr #31 │ │ │ │ + eorseq r0, r4, r4, ror #31 │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldmpl r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldrdcc pc, [r0], r2 │ │ │ │ @ instruction: 0xf8c23b01 │ │ │ │ teqlt r3, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3167,26 +3167,26 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ ldmdavs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrtne pc, [r0], #1605 @ 0x645 @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ rscscs r1, r2, #32, 26 @ 0x800 │ │ │ │ - msreq R12_usr, lr │ │ │ │ + teqpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strmi r9, [r8, r1, lsl #6]! │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ blcc 0x1651458 │ │ │ │ - stc2 1, cr15, [sl, #312] @ 0x138 │ │ │ │ + ldc2 1, cr15, [r6, #312] @ 0x138 │ │ │ │ stcne 2, cr2, [r0, #-980]! @ 0xfffffc2c │ │ │ │ - msreq R12_usr, lr │ │ │ │ + teqpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf14e4030 │ │ │ │ - svclt 0x0000bbd7 │ │ │ │ + svclt 0x0000bbe3 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ rsbscc pc, r0, r0, lsl #17 │ │ │ │ @@ -3198,25 +3198,25 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf6434605 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ stcne 2, cr2, [r0, #-224]! @ 0xffffff20 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8954798 │ │ │ │ tstlt fp, r1, ror r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldr r4, [r9, #-2062] @ 0xfffff7f2 │ │ │ │ rsbscc pc, r0, r5, lsl #17 │ │ │ │ orrslt r6, r3, r3, lsr #16 │ │ │ │ ldrbcc pc, [r0, -r3, asr #12]! @ │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ - stmdaeq r4!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdaeq ip!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdami r8, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x4642461e │ │ │ │ @ instruction: 0xf1a023b9 │ │ │ │ sbfxmi r0, r4, #2, #17 │ │ │ │ blcs 0x2d490 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3238,36 +3238,36 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd70 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1441792 @ 0x160000 │ │ │ │ @ instruction: 0xf64e1d18 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ movwls r0, #4398 @ 0x112e │ │ │ │ @ instruction: 0xf89447b0 │ │ │ │ blls 0x5b634 │ │ │ │ stmdami r9, {r1, r5, r8, fp, ip, sp, pc} │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [r7], #112 @ 0x70 │ │ │ │ @ instruction: 0xf884681a │ │ │ │ bcc 0x67648 │ │ │ │ ldmdavs sl, {r1, r3, r4, sp, lr} │ │ │ │ mvnsle r2, r1, lsl #20 │ │ │ │ eoreq pc, r0, r3, lsl #2 │ │ │ │ - ldc2l 1, cr15, [r2], {78} @ 0x4e │ │ │ │ + ldc2l 1, cr15, [lr], {78} @ 0x4e │ │ │ │ svclt 0x0000e7ed │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff7cfd6a │ │ │ │ + blx 0xffacfd6a │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ vpmax.s8 d25, d0, d0 │ │ │ │ strtmi r1, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf8a3609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3284,15 +3284,15 @@ │ │ │ │ stmdavs r3, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ subcc pc, ip, #12713984 @ 0xc20000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ subsmi pc, r0, #12713984 @ 0xc20000 │ │ │ │ blvc 0xeb514 │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ vhsub.s32 d9, d12, d1 │ │ │ │ - bls 0x924f8 │ │ │ │ + bls 0x92528 │ │ │ │ @ instruction: 0xf8d22100 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andlt sp, r2, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -3302,80 +3302,80 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdacc ip, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - msreq R12_usr, lr │ │ │ │ + teqpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf64ed056 │ │ │ │ - vsubhn.i16 d16, q0, q10 │ │ │ │ + vmvn.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf505062e │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r1, lsl #18 │ │ │ │ - blx 0xff04fe3a │ │ │ │ + blx 0xff34fe3a │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andgt pc, r0, r4, asr #17 │ │ │ │ - blx 0xfeecfae4 │ │ │ │ + blx 0xff1cfae4 │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e5428 │ │ │ │ blcs 0x24e4c │ │ │ │ vsra.u64 , q5, #1 │ │ │ │ @ instruction: 0xf8848f5b │ │ │ │ @ instruction: 0xf8d5900e │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d7 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - msreq R12_usr, lr │ │ │ │ + teqpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfe64fb28 │ │ │ │ + blx 0xfe94fb28 │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf14e47f0 │ │ │ │ - @ instruction: 0xf161bc3b │ │ │ │ - @ instruction: 0xf7fff915 │ │ │ │ + @ instruction: 0xf161bc47 │ │ │ │ + @ instruction: 0xf7fff921 │ │ │ │ strtmi pc, [r8], -pc, asr #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe77 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - @ instruction: 0xf906f161 │ │ │ │ + @ instruction: 0xf912f161 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ @ instruction: 0xf64e4638 │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf14e47f0 │ │ │ │ - svclt 0x0000ba75 │ │ │ │ + svclt 0x0000ba81 │ │ │ │ addseq r5, r6, r0, asr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, lsl #28 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3460c │ │ │ │ smlabblt fp, r8, r0, r3 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ vqadd.s32 d2, d12, d0 │ │ │ │ - @ instruction: 0xf016fae5 │ │ │ │ + @ instruction: 0xf016faf1 │ │ │ │ stmib r0, {r4, r8, r9}^ │ │ │ │ andsle r4, sp, r0, lsl #12 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ tstlt fp, #131 @ 0x83 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c5731f │ │ │ │ @@ -3402,17 +3402,17 @@ │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5d8 │ │ │ │ strtmi r1, [r2], -r0, asr #5 │ │ │ │ @ instruction: 0xf64e2300 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ strls r0, [r0], -lr, lsr #32 │ │ │ │ - stc2 1, cr15, [ip], {86} @ 0x56 │ │ │ │ + ldc2 1, cr15, [r8], {86} @ 0x56 │ │ │ │ svclt 0x0000e7cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ strmi r4, [r4], ip, lsl #12 │ │ │ │ @@ -3421,29 +3421,29 @@ │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andvs r2, r8, r0, lsl #6 │ │ │ │ movwcc lr, #10692 @ 0x29c4 │ │ │ │ stmdblt r2, {r1, r4, fp, sp, lr}^ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xff94fff0 │ │ │ │ + blt 0xffc4fff0 │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf64fe7ea │ │ │ │ vmvn.i32 q9, #2560 @ 0x00000a00 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, pc, r0, lsl #20 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ stmdavs r5!, {r3, r5, r6, r7, r8, sl, ip, lr, pc}^ │ │ │ │ - rsbsvc pc, ip, lr, asr #12 │ │ │ │ + addsvc pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc6822 │ │ │ │ strls r1, [r0, #-704] @ 0xfffffd40 │ │ │ │ - blx 0xff3cfcd2 │ │ │ │ + blx 0xff6cfcd2 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3515,74 +3515,74 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6aaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdavs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6aacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmvs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmvs r0, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6aaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andle r2, r7, sp, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf95ef103 │ │ │ │ + @ instruction: 0xf96af103 │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ vsubw.s8 , q0, d8 │ │ │ │ vcge.s8 d18, d26, d6 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ ldmdavs r1, {r0, r2, r4, r5} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xa4fe38 │ │ │ │ + bllt 0xd4fe38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmiavs r0, {r0, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r0, {r0, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r0, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r0, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r0, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ movwcs r0, #2368 @ 0x940 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ ldmibeq fp, {r0, r1, r7, sl, fp, ip, lr} │ │ │ │ @@ -3600,66 +3600,66 @@ │ │ │ │ stmdavs r6, {r2, r3, r7, ip, sp} │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa5248 │ │ │ │ blcs 0x147ad4 │ │ │ │ strbmi sp, [r2, #-23] @ 0xffffffe9 │ │ │ │ ldrcc sp, [r1, #-2573] @ 0xfffff5f3 │ │ │ │ strbmi r4, [r5], #-1068 @ 0xfffffbd4 │ │ │ │ - ldmvc ip!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmvc r4, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0001f814 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ adcmi r4, r5, #176, 14 @ 0x2c00000 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmple sp, r0, lsl #22 │ │ │ │ ble 0xffca4f40 │ │ │ │ - stmibvc ip!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvc r4, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ @ instruction: 0x47b0ba12 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt fp, {r0, r1, r7, r8, fp, sp, lr}^ │ │ │ │ ble 0xff5a4f78 │ │ │ │ - ldmibvc r4!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvc ip, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ blt 0x14b63ec │ │ │ │ @ instruction: 0x47b0b292 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfef24fac │ │ │ │ - ldmibvc r4!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvc ip, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ sbfxmi r8, sl, #20, #17 │ │ │ │ ldclle 5, cr4, [r7], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfe924fdc │ │ │ │ - stmibvc ip!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvc r4, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -3671,51 +3671,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - bicvc pc, r4, lr, asr #12 │ │ │ │ + bicsvc pc, ip, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ bhi 0xba5a10 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3d80 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s32 q8, , q10 │ │ │ │ - @ instruction: 0xf64efe0d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64efe19 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ blx 0x114832 │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ @ instruction: 0xf64e46bc │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ andlt r0, r3, lr, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - bicsvc pc, r4, lr, asr #12 │ │ │ │ + mvnvc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ vadd.f32 d29, d15, d17 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0x465c0033 │ │ │ │ beq 0x4e2e8 │ │ │ │ - bvc 0xff1514f0 │ │ │ │ + bvc 0xff7514f0 │ │ │ │ beq 0xbd06bc │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ bl 0x10d9e50 │ │ │ │ ldrmi r7, [r8, r4, ror #7]! │ │ │ │ ldrbmi r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ adcmi r4, r6, #53477376 @ 0x3300000 │ │ │ │ @@ -3737,49 +3737,49 @@ │ │ │ │ strmi r4, [sp], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ bl 0x56194 │ │ │ │ @ instruction: 0xf17b71c3 │ │ │ │ - strmi pc, [r3], -r5, asr #30 │ │ │ │ + @ instruction: 0x4603ff51 │ │ │ │ ldrmi fp, [r8], -r8, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r5, r0, lsr sp │ │ │ │ andcs r9, r3, #1 │ │ │ │ @ instruction: 0xf17b6828 │ │ │ │ - @ instruction: 0xf8d4ffcb │ │ │ │ + @ instruction: 0xf8d4ffd7 │ │ │ │ blls 0x57e68 │ │ │ │ eorle r2, r4, r3, lsl #18 │ │ │ │ andsle r2, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ ldmdbpl r1, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ movwls r6, #6184 @ 0x1828 │ │ │ │ - @ instruction: 0xf8baf17c │ │ │ │ + @ instruction: 0xf8c6f17c │ │ │ │ blls 0x664c4 │ │ │ │ stmdacs r0, {r4, r8, ip, lr} │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ - @ instruction: 0xff7ef17b │ │ │ │ + @ instruction: 0xff8af17b │ │ │ │ ldrb r2, [r4, r1, lsl #6] │ │ │ │ @ instruction: 0xf6406828 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ mrc 2, 0, r0, cr13, cr4, {1} │ │ │ │ @ instruction: 0xf17b4f70 │ │ │ │ - bmi 0x2d3b38 │ │ │ │ + bmi 0x2d3b68 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ bicle r2, r6, r0, lsl #18 │ │ │ │ andcs lr, r2, #59244544 @ 0x3880000 │ │ │ │ stmdavs r8!, {r0, r8, sp} │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf17b9301 │ │ │ │ - bmi 0x113b1c │ │ │ │ + bmi 0x113b4c │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xd1b82900 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3790,15 +3790,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strbmi r0, [r8], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf8dd6280 │ │ │ │ vmls.i16 d8, d5, d0[1] │ │ │ │ - stmdbge r6, {r1, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r1, r4, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xff78f7ff │ │ │ │ cmple pc, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a35 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldmib sp, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @@ -3815,42 +3815,42 @@ │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r7, #436207616 @ 0x1a000000 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdals r6, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0x1fe970 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - blx 0xfffd0358 │ │ │ │ + blx 0x2d035a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b89a07 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ stmdage r6, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff02f17b │ │ │ │ + @ instruction: 0xff0ef17b │ │ │ │ blmi 0x69bd84 │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsr #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf50dd129 │ │ │ │ smlabbcs r0, r5, sp, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc lr, [r0], -r7 │ │ │ │ - mvnvc pc, lr, asr #12 │ │ │ │ + mvnsvc pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xe7e04798 │ │ │ │ strb r4, [r2, r0, lsr #12]! │ │ │ │ adcsle r2, r0, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ strbmi r6, [r8], -r0, lsl #7 │ │ │ │ vsubl.s32 , d6, d3 │ │ │ │ bls 0x1138f8 │ │ │ │ ldmdavs ip!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - cmppeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 104), pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmib sp, {r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ strmi r2, [r0, r4, lsl #6]! │ │ │ │ vqdmlsl.s32 q7, d23, d9[0] │ │ │ │ svclt 0x0000f835 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ @@ -3873,29 +3873,29 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9e54 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf17c9400 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10861c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - mrc2 1, 4, pc, cr2, cr11, {3} │ │ │ │ + mrc2 1, 4, pc, cr14, cr11, {3} │ │ │ │ blmi 0x39be64 │ │ │ │ blls 0x26decc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ vhadd.s8 d19, d15, d0 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q8, q8, d12 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s32 q7, d22, d5[1] │ │ │ │ svclt 0x0000ffdd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -3906,15 +3906,15 @@ │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c744 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, , d0 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r3, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8dd4602 │ │ │ │ @@ -3931,15 +3931,15 @@ │ │ │ │ movweq lr, #15218 @ 0x3b72 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x94738 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0x5d0528 │ │ │ │ + blx 0x8d0528 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s32 q2, d6, d10[0] │ │ │ │ @@ -3958,98 +3958,98 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ vhadd.s8 , , │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmla.f d16, d0, d0[6] │ │ │ │ ldmdavs r4!, {r1, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf17ba804 │ │ │ │ - andcs pc, r1, r5, ror #27 │ │ │ │ + strdcs pc, [r1], -r1 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s32 q7, d22, d12[1] │ │ │ │ vrecps.f32 d31, d15, d23 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vsra.s64 q8, q10, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ blmi 0x1140ac │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff5cf271 │ │ │ │ + @ instruction: 0xff6cf271 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - eorseq r0, r4, r8, ror #31 │ │ │ │ + eorseq r1, r4, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr5, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, , d0 │ │ │ │ - strtmi lr, [r8], -r8, asr #25 │ │ │ │ + @ instruction: 0x4628ecd8 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff6405 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548518 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -ip, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 5, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr0, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2355 @ 0x933 │ │ │ │ @ instruction: 0xf17cab02 │ │ │ │ - ldmiblt r8, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf17ba806 │ │ │ │ - andcs pc, r1, r5, lsl #27 │ │ │ │ + mulcs r1, r1, sp │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmul.i8 d21, d15, d18 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf102012e │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdmi lr, [r0], -r5 │ │ │ │ ldrb r4, [pc, r0, lsr #15] │ │ │ │ strb r4, [r1, r0, lsr #12]! │ │ │ │ cdp2 2, 12, cr15, cr12, cr6, {5} │ │ │ │ - bicseq pc, ip, pc, asr #4 │ │ │ │ + mvnseq pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, ip, pc, asr #4 │ │ │ │ + andsne pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s , , │ │ │ │ - svclt 0x0000fef1 │ │ │ │ + svclt 0x0000ff01 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrshteq r0, [r4], -ip │ │ │ │ + eorseq r1, r4, r4, lsl r0 │ │ │ │ strlt r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ - @ instruction: 0xf64f4602 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - ldmib r3, {r4, r5, r8}^ │ │ │ │ + vmax.s8 d20, d0, d2 │ │ │ │ + vaddw.s8 q8, q0, d4 │ │ │ │ + ldmib r3, {r0, r4, r5, r8}^ │ │ │ │ ldrbtmi lr, [r3], -r0 │ │ │ │ bl 0x15226c │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8dd0fe8 │ │ │ │ @@ -4081,46 +4081,46 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r3, lsr fp │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [sl], {149} @ 0x95 │ │ │ │ + stc 2, cr15, [sl], #-596 @ 0xfffffdac │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4632f991 │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ mvnseq pc, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ bicseq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54288 @ 0xd410 │ │ │ │ ldrls r2, [r2], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ @ instruction: 0x93219614 │ │ │ │ vcge.s8 d25, d0, d3 │ │ │ │ - vsubw.s8 , q8, d17 │ │ │ │ + vqdmlal.s , d16, d1[0] │ │ │ │ movwls r0, #809 @ 0x329 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ blls 0x3c2958 │ │ │ │ biclt fp, lr, r3, ror #6 │ │ │ │ - stmdane r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdane ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strtmi lr, [ip], #-2 │ │ │ │ andsle r1, r1, r6, ror fp │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ stc2l 2, cr15, [r6], #-664 @ 0xfffffd68 │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r0], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r5, lsl #12 │ │ │ │ - cdp2 2, 10, cr15, cr0, cr5, {4} │ │ │ │ + cdp2 2, 11, cr15, cr0, cr5, {4} │ │ │ │ ble 0xffa9f610 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -4154,44 +4154,44 @@ │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ @ instruction: 0xff02f061 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0xfe250d08 │ │ │ │ + bl 0xfe650d08 │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf924f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s q9, d0, d1[1] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - @ instruction: 0x13a1f240 │ │ │ │ + bicne pc, r1, #64, 4 │ │ │ │ msreq CPSR_fc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44abcc │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - ldmdbne r0!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdbne r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s32 , d6, d0 │ │ │ │ blls 0x453278 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vaddl.s8 q1, d5, d10 │ │ │ │ - stccs 14, cr15, [r0], {19} │ │ │ │ + stccs 14, cr15, [r0], {35} @ 0x23 │ │ │ │ blmi 0x5caec0 │ │ │ │ blls 0xaee398 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4203,101 +4203,101 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ @ instruction: 0xf64e2101 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ vaddl.s8 q0, d4, d30 │ │ │ │ - ldrb pc, [r4, r7, lsl #31] @ │ │ │ │ + bfi pc, r7, (invalid: 31:20) @ │ │ │ │ stc2l 2, cr15, [r6, #-664]! @ 0xfffffd68 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r6, lsl sp │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ @ instruction: 0x46894630 │ │ │ │ vcgt.s32 d9, d11, d2 │ │ │ │ - strls pc, [r0], #-3139 @ 0xfffff3bd │ │ │ │ + strls pc, [r0], #-3151 @ 0xfffff3b1 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ bvs 0xff965cb4 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ bllt 0xfe42625c │ │ │ │ stcle 2, cr4, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldmcc pc!, {r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ vadd.f32 d25, d9, d2 │ │ │ │ - vqdmull.s , d16, d0[7] │ │ │ │ + vqdmlsl.s q10, d0, d4 │ │ │ │ @ instruction: 0x96030b32 │ │ │ │ bcc 0x107f0 │ │ │ │ - ldrtne pc, [ip], -pc, asr #4 @ │ │ │ │ + ldrbne pc, [r4], -pc, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf1c744b8 │ │ │ │ bl 0x2567e8 │ │ │ │ strtmi r0, [sl], -sl, lsl #6 │ │ │ │ @ instruction: 0x06db4631 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f81a │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ mvnle r4, r2, asr #11 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #28 │ │ │ │ - ldc2l 2, cr15, [lr], #-172 @ 0xffffff54 │ │ │ │ + stc2 2, cr15, [sl], {43} @ 0x2b │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ vhadd.s8 d19, d15, d0 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ vmin.s32 d4, d11, d24 │ │ │ │ - ldrtmi pc, [r0], -r9, ror #24 @ │ │ │ │ + @ instruction: 0x4630fc75 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cmppne ip, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ + cmnpne r4, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x0000e798 │ │ │ │ - msrne SPSR_s, #-268435452 @ 0xf0000004 │ │ │ │ + cmnpne ip, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ strlt r4, [r0, #-1684] @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - tstpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrd lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ strlt r4, [r0, #-1668] @ 0xfffff97c │ │ │ │ @ instruction: 0xf1bc9801 │ │ │ │ andle r0, r9, r5, lsl #30 │ │ │ │ - msrne (UNDEF: 108), pc │ │ │ │ + orrne pc, r4, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ ldrmi lr, [r8, -r4, lsl #22] │ │ │ │ ldrd lr, [r0], -r0 │ │ │ │ - orrne pc, r0, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adccs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ vaddw.s16 q1, , d0 │ │ │ │ - @ instruction: 0x4603ea7c │ │ │ │ + strmi lr, [r3], -ip, lsl #21 │ │ │ │ ldclcc 0, cr15, [pc], #316 @ 0x14610 │ │ │ │ vhadd.s8 d18, d4, d4 │ │ │ │ vaddw.s8 q10, q8, d1 │ │ │ │ vrhadd.s8 d16, d4, d1 │ │ │ │ vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stmib r3, {r2, r7, lr, pc}^ │ │ │ │ @@ -4309,15 +4309,15 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - b 0x14d0f74 │ │ │ │ + b 0x18d0f74 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ addmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4333,34 +4333,34 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtne pc, [ip], #591 @ 0x24f @ │ │ │ │ + ldrbne pc, [r4], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msreq CPSR_f, #268435460 @ 0x10000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x11a4f24f │ │ │ │ + @ instruction: 0x11bcf24f │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s64 d9, d0, d9 │ │ │ │ - svclt 0x0000fe97 │ │ │ │ + svclt 0x0000fea3 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e4f8cc │ │ │ │ blmi 0x4c07c8 │ │ │ │ stmdavs r4, {r0, r1, r2, r9, fp, sp, pc}^ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blne 0x15270c │ │ │ │ andeq lr, r1, #3358720 @ 0x334000 │ │ │ │ - ldc2l 2, cr15, [r4, #-212]! @ 0xffffff2c │ │ │ │ + stc2 2, cr15, [r0, #212] @ 0xd4 │ │ │ │ blmi 0x2fa5d4 │ │ │ │ ldmdavs sl, {r6, fp, sp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r4, r0, lsr #23 │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -4383,15 +4383,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsble r2, r1, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -4797,28 +4797,28 @@ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8983602 │ │ │ │ bcs 0x1ccd4 │ │ │ │ svcge 0x005bf43f │ │ │ │ @ instruction: 0xe718463c │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfff515b8 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + blx 0x2515ba │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s , , q6 │ │ │ │ - svclt 0x0000f8e3 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + svclt 0x0000f8f3 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6befc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100f18 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4847,40 +4847,40 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd00 │ │ │ │ svclt 0x00010f01 │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ andcs sp, r0, sp, ror #1 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfe6d167c │ │ │ │ + blx 0xfe9d167c │ │ │ │ stmiblt fp!, {r0, r1, r4, r9, sl, fp, ip, sp, lr} │ │ │ │ movwcs r6, #2257 @ 0x8d1 │ │ │ │ subvs r2, r1, r0, lsl #4 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmlal.s q9, d0, d0[2] │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x2a6740 │ │ │ │ adcsne pc, fp, #64, 4 │ │ │ │ - blx 0xfe0d16ac │ │ │ │ - eorscs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0xfe3d16ac │ │ │ │ + subcs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s64 d1, d25, d21 │ │ │ │ - svclt 0x0000fa73 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ + svclt 0x0000fa7f │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r4, r0, lsl #1 │ │ │ │ ldrmi r2, [pc], -r0, lsl #8 │ │ │ │ b 0x13e7ce8 │ │ │ │ @@ -5289,20 +5289,20 @@ │ │ │ │ ldrcs r8, [r0], #-430 @ 0xfffffe52 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae7f │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0xfee15534 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r8, #-448] @ 0xfffffe40 │ │ │ │ + stc2 2, cr15, [r8, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a1 │ │ │ │ eorle r0, r9, r4, lsl #30 │ │ │ │ bicshi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0xf89168c8 │ │ │ │ @@ -5329,21 +5329,21 @@ │ │ │ │ stccs 5, cr14, [r0], {107} @ 0x6b │ │ │ │ rscshi pc, r6, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e731 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ vmla.f32 d26, d15, d23 │ │ │ │ - vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d24, d15 │ │ │ │ - teqpmi r8, #3376 @ p-variant is OBSOLETE @ 0xd30 │ │ │ │ + teqpmi r8, #3568 @ p-variant is OBSOLETE @ 0xdf0 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strb r4, [sp, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorvc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e517 │ │ │ │ @@ -5477,16 +5477,16 @@ │ │ │ │ beq 0x191880 │ │ │ │ @ instruction: 0xf04fe762 │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ @ instruction: 0xf7ff0905 │ │ │ │ @ instruction: 0x4653bb7d │ │ │ │ sbcle r2, r5, r0, lsl #22 │ │ │ │ ldrbt r2, [pc], -r0, lsl #8 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ ldmdahi r1, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ orreq pc, r1, r1, asr #32 │ │ │ │ blcs 0x357b4 │ │ │ │ addshi pc, r9, r0 │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ @ instruction: 0xf02240fe │ │ │ │ @@ -5519,66 +5519,66 @@ │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe727af36 │ │ │ │ @ instruction: 0xf4bf45ae │ │ │ │ @ instruction: 0xe723af32 │ │ │ │ - addcs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + adccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d25 │ │ │ │ vqsub.s64 d2, d8, d6 │ │ │ │ - vmla.f32 , , │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vadd.f32 , , │ │ │ │ + vrshr.s64 d18, d28, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vqdmulh.s d4, d8, d17 │ │ │ │ - vadd.f32 , , │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + vmla.f32 , , │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x755d08 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d8 │ │ │ │ - @ instruction: 0xf1b9fd39 │ │ │ │ + @ instruction: 0xf1b9fd45 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vqdmulh.s q13, , │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x5d5d24 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - andcs pc, r0, fp, lsr #26 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, r7, lsr sp @ │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - andcs pc, r0, sp, lsl sp @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r9, lsr #26 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #11264 @ 0x2c00 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - vmla.f32 d31, d15, d3 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vmla.f32 d31, d15, d15 │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x195970 │ │ │ │ vqsub.s64 q9, q0, │ │ │ │ - svclt 0x0000fafb │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fb0b │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r8], #568 @ 0x238 │ │ │ │ svceq 0x00c52600 │ │ │ │ stclpl 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ @@ -5979,20 +5979,20 @@ │ │ │ │ ldrcs r8, [r0, #-439] @ 0xfffffe49 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf0457a90 │ │ │ │ strmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d10 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0xfee95ffc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffb4f26f │ │ │ │ + @ instruction: 0xffc4f26f │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r1, fp, asr #12]! │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 d29, d0, d24 │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, pc}^ │ │ │ │ @@ -6018,21 +6018,21 @@ │ │ │ │ ldrb r7, [sp, #-2124]! @ 0xfffff7b4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-250] @ 0xffffff06 │ │ │ │ ldr r6, [r6, -r8, lsl #17]! │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ stmdbge r4, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - rsbscs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + addcs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xfe49e830 │ │ │ │ - @ instruction: 0xf970f238 │ │ │ │ + @ instruction: 0xf97cf238 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf008e5da │ │ │ │ strbmi r0, [ip], ip │ │ │ │ @ instruction: 0xf88da908 │ │ │ │ str r3, [r9, #-33]! @ 0xffffffdf │ │ │ │ @@ -6169,16 +6169,16 @@ │ │ │ │ strcc r0, [sl, r8]! │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7109 │ │ │ │ @ instruction: 0xf04fbba7 │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ ldrb r0, [r6, -r5, lsl #18] │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ bllt 0x1f5423c │ │ │ │ blcs 0x27b90 │ │ │ │ strcs sp, [r0, #-181] @ 0xffffff4b │ │ │ │ blvc 0x154fbfc │ │ │ │ @ instruction: 0xf0438813 │ │ │ │ @@ -6186,20 +6186,20 @@ │ │ │ │ strteq fp, [r0], -r4, ror #2 │ │ │ │ movweq pc, #836 @ 0x344 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #228, 18 @ 0x390000 │ │ │ │ blvc 0x154fc68 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - cdp2 2, 1, cr15, cr6, cr15, {3} │ │ │ │ + cdp2 2, 2, cr15, cr6, cr15, {3} │ │ │ │ movweq lr, #35758 @ 0x8bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl sl │ │ │ │ @ instruction: 0xf040e641 │ │ │ │ strbt r4, [r5], -r0, lsl #1 │ │ │ │ ldc2l 2, cr15, [r8, #656] @ 0x290 │ │ │ │ svceq 0x0006f1b9 │ │ │ │ @@ -6214,60 +6214,60 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0030f4ff │ │ │ │ adcmi lr, lr, #8650752 @ 0x840000 │ │ │ │ svcge 0x002cf67f │ │ │ │ vaba.s8 d30, d15, d13 │ │ │ │ - vsubl.s8 q9, d16, d8 │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x95e2f4 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xffe8f237 │ │ │ │ - adccs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xfff4f237 │ │ │ │ + adcscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s64 d2, d7, d7 │ │ │ │ - vrecps.f32 , , │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + vmax.f32 , , │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x6167e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d7 │ │ │ │ - @ instruction: 0xf1bcffcb │ │ │ │ + @ instruction: 0xf1bcffd7 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vqdmulh.s q13, , │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x496800 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d7, d0 │ │ │ │ - @ instruction: 0x2000ffbd │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, r9, asr #31 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d7, d0 │ │ │ │ - andcs pc, r0, pc, lsr #31 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0x2000ffbb │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #6144 @ 0x1800 │ │ │ │ vhadd.s d9, d7, d0 │ │ │ │ - svclt 0x0000ffa5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + svclt 0x0000ffb1 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, r0, r1, lsl #1 │ │ │ │ vqrdmlsh.s q8, , d1[3] │ │ │ │ strtmi r5, [ip], -sl, lsl #14 │ │ │ │ @@ -6719,21 +6719,21 @@ │ │ │ │ @ instruction: 0xf1bb2600 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf89c80b5 │ │ │ │ @ instruction: 0xf045000a │ │ │ │ strmi r0, [r1], -r0, asr #10 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - tstpmi r3, #3850240 @ p-variant is OBSOLETE @ 0x3ac000 │ │ │ │ + tstpmi r3, #4112384 @ p-variant is OBSOLETE @ 0x3ec000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a84613 │ │ │ │ stmdale ip, {r2, r8, fp, sp} │ │ │ │ @ instruction: 0xf1b9aa06 │ │ │ │ andsle r0, r0, r6, lsl #30 │ │ │ │ blx 0x11fb00 │ │ │ │ @@ -6768,19 +6768,19 @@ │ │ │ │ bge 0x1b715c │ │ │ │ ldrdcc lr, [r2, -r2] │ │ │ │ @ instruction: 0xf1b9e7e1 │ │ │ │ suble r0, sp, r4, lsl #30 │ │ │ │ @ instruction: 0xf1b9d8f8 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vfma.f32 d26, d31, d8 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xfe4d7048 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - blx 0xfe65347a │ │ │ │ + blx 0xfe95347a │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf89cacef │ │ │ │ @ instruction: 0xf00e3002 │ │ │ │ bge 0x197bdc │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf88d095b │ │ │ │ @@ -6812,21 +6812,21 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-135] @ 0xffffff79 │ │ │ │ ldreq r6, [r6, #-2192]! @ 0xfffff770 │ │ │ │ str r6, [r4, #2257] @ 0x8d1 │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ bge 0x1c6894 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - rsbscs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + addcs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x191f498 │ │ │ │ - blx 0xf53532 │ │ │ │ + blx 0x1253532 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf002e51a │ │ │ │ strmi r0, [r9], ip, lsl #8 │ │ │ │ @ instruction: 0xf88daa0a │ │ │ │ strbt r6, [r8], #-41 @ 0xffffffd7 │ │ │ │ @@ -6916,36 +6916,36 @@ │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x894dc4 │ │ │ │ tstcs r5, r0, lsr #4 │ │ │ │ @ instruction: 0x465ee552 │ │ │ │ adcle r2, sp, r0, lsl #28 │ │ │ │ strbt r2, [ip], -r0, lsl #10 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ addeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sp], -r3, lsl #3 │ │ │ │ andeq pc, r0, #201326593 @ 0xc000001 │ │ │ │ ldrbmi pc, [lr, #5]! @ │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ b 0x1159578 │ │ │ │ vrhadd.u8 d16, d3, d2 │ │ │ │ ldr r0, [r5], r0, lsl #6 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf842f26f │ │ │ │ + @ instruction: 0xf852f26f │ │ │ │ movweq pc, #4366 @ 0x110e @ │ │ │ │ b 0x10d99a4 │ │ │ │ beq 0xfffebb58 │ │ │ │ smullsvs r6, r7, r3, r0 │ │ │ │ @ instruction: 0xf041e631 │ │ │ │ ldrbt r4, [r8], -r0, lsl #3 │ │ │ │ andle r2, fp, r6, lsl #18 │ │ │ │ @@ -6960,51 +6960,51 @@ │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrsmi r4, r3, r4, lsl #5 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {7} @ │ │ │ │ adcmi lr, pc, #56, 12 @ 0x3800000 │ │ │ │ mcrge 6, 2, pc, cr3, cr15, {3} @ │ │ │ │ vmin.s8 d30, d15, d20 │ │ │ │ - vsubl.s8 q9, d16, d8 │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x75ee9c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0x553780 │ │ │ │ - adccs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0x853780 │ │ │ │ + adcscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f718 │ │ │ │ - blx 0x1d379c │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + blx 0x4d379c │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf9f8f237 │ │ │ │ + blx 0x1537b8 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9eaf237 │ │ │ │ + @ instruction: 0xf9f6f237 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x1573bc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf9e0f237 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + @ instruction: 0xf9ecf237 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #576 @ 0x240 │ │ │ │ b 0x13e0734 │ │ │ │ @ instruction: 0xf3c03ed0 │ │ │ │ @@ -7412,20 +7412,20 @@ │ │ │ │ ldrcs r8, [r0], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d6 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0xfee97660 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r2], {110} @ 0x6e │ │ │ │ + ldc2 2, cr15, [r2], {110} @ 0x6e │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a3 │ │ │ │ eorle r0, r8, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ stmdavc sp, {r3, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -7451,21 +7451,21 @@ │ │ │ │ stccs 5, cr14, [r0], {114} @ 0x72 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e730 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ vmla.f32 d26, d15, d29 │ │ │ │ - vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i d4, d22, d2 │ │ │ │ - teqpmi r8, #1008 @ p-variant is OBSOLETE @ 0x3f0 │ │ │ │ + teqpmi r8, #1200 @ p-variant is OBSOLETE @ 0x4b0 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ ldrb r4, [r8, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e51d │ │ │ │ @@ -7602,34 +7602,34 @@ │ │ │ │ @ instruction: 0xf7ff2008 │ │ │ │ mlacs r0, fp, fp, fp │ │ │ │ beq 0x1939bc │ │ │ │ @ instruction: 0xf04fe75a │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ @ instruction: 0xf7ff0905 │ │ │ │ svclt 0x0000bb76 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ blcs 0x291e8 │ │ │ │ strcs sp, [r0], #-184 @ 0xffffff48 │ │ │ │ blvc 0x159126c │ │ │ │ @ instruction: 0xf0438813 │ │ │ │ andshi r0, r3, r1, lsl #7 │ │ │ │ strteq fp, [r8], -r5, ror #2 │ │ │ │ movweq pc, #837 @ 0x345 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #3883008 @ 0x3b4000 │ │ │ │ blvc 0x15912d4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64512 @ 0xfc00 │ │ │ │ - blx 0xffad4298 │ │ │ │ + blx 0xffed4298 │ │ │ │ movweq lr, #60328 @ 0xeba8 │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl lr │ │ │ │ @ instruction: 0xf040e647 │ │ │ │ strbt r4, [sl], -r0, lsl #1 │ │ │ │ blx 0xfeb54384 │ │ │ │ svceq 0x0006f1ba │ │ │ │ @@ -7644,59 +7644,59 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0033f4ff │ │ │ │ ldrbmi lr, [r6, #-1828]! @ 0xfffff8dc │ │ │ │ svcge 0x002ff67f │ │ │ │ vabd.s8 d30, d15, d16 │ │ │ │ - vsubl.s8 q9, d16, d8 │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x91f94c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - ldc2 2, cr15, [ip], #216 @ 0xd8 │ │ │ │ - adccs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + stc2l 2, cr15, [r8], {54} @ 0x36 │ │ │ │ + adcscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7201c8 │ │ │ │ - stc2 2, cr15, [lr], #216 @ 0xd8 │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + ldc2 2, cr15, [sl], #216 @ 0xd8 │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r0], #216 @ 0xd8 │ │ │ │ + stc2 2, cr15, [ip], #216 @ 0xd8 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x10d4a90 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - ldc2 2, cr15, [r2], {54} @ 0x36 │ │ │ │ + ldc2 2, cr15, [lr], {54} @ 0x36 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r4], {54} @ 0x36 │ │ │ │ + ldc2 2, cr15, [r0], {54} @ 0x36 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x197e88 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [sl], #-216 @ 0xffffff28 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + stc2 2, cr15, [r6], {54} @ 0x36 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ strmi r7, [r3], -r2, lsl #16 │ │ │ │ bcs 0x1661f8 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorscs pc, fp, #2 │ │ │ │ movweq r3, #12578 @ 0x3122 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @@ -7752,20 +7752,20 @@ │ │ │ │ vqsub.s8 d22, d16, d0 │ │ │ │ ldrb r3, [r0, r9, ror #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6ecdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ blmi 0xd7fa8 │ │ │ │ rscvs pc, sl, #64, 4 │ │ │ │ vhadd.s d9, d6, d0 │ │ │ │ - svclt 0x0000fbe9 │ │ │ │ - eorseq r1, r4, r0, asr #1 │ │ │ │ + svclt 0x0000fbf5 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ ldrmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ @@ -8613,20 +8613,20 @@ │ │ │ │ blge 0x439560 │ │ │ │ andvc lr, r2, #3457024 @ 0x34c000 │ │ │ │ bls 0x1927a0 │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ ldmle r7!, {r0, r4, r7, pc}^ │ │ │ │ bcs 0x7f06c │ │ │ │ bge 0xc95958 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bd0 │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s d9, d5, d0 │ │ │ │ - stmdbcs r2, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r2, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0xfef95a74 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ @ instruction: 0xf1a39a02 │ │ │ │ blx 0xfecd9488 │ │ │ │ @ instruction: 0xf002f383 │ │ │ │ ldmdbeq fp, {r2, r3, r8, r9, sl}^ │ │ │ │ subcc pc, r1, sp, lsl #17 │ │ │ │ @@ -8688,22 +8688,22 @@ │ │ │ │ tstls sp, r8, lsl #4 │ │ │ │ ldr r9, [ip, #270] @ 0x10e │ │ │ │ @ instruction: 0xf7ff785b │ │ │ │ blls 0xc72a8 │ │ │ │ smuadeq ip, r3, r0 │ │ │ │ blge 0x4485e4 │ │ │ │ bge 0x655b84 │ │ │ │ - rsbscs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + addcs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d3 │ │ │ │ vqsub.s64 d2, d5, d2 │ │ │ │ - ldmdbcs pc!, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0x81b7f300 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscshi pc, r2, r0 │ │ │ │ @ instruction: 0x464b461f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, #-417]! @ 0xfffffe5f │ │ │ │ @ instruction: 0xf1c19209 │ │ │ │ @@ -8824,16 +8824,16 @@ │ │ │ │ @ instruction: 0x2120e413 │ │ │ │ tstcs r5, r2, lsl #2 │ │ │ │ strb r9, [r3, r5, lsl #2]! │ │ │ │ strmi r4, [r9], ip, asr #13 │ │ │ │ @ instruction: 0x4641461c │ │ │ │ @ instruction: 0x46c84615 │ │ │ │ blt 0xbd6ba4 │ │ │ │ - eorseq r1, r4, r8, lsr #2 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, ip, ror #1 │ │ │ │ stmdbeq r1, {r1, r2, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ tsteq r4, r5, asr sl │ │ │ │ @ instruction: 0xf64bbf04 │ │ │ │ @ instruction: 0xf6cf7191 │ │ │ │ strdle r7, [r0], -pc @ │ │ │ │ mcr2 10, 4, pc, cr4, cr4, {5} @ │ │ │ │ @@ -9039,65 +9039,65 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r8, r9, ip, lr}^ │ │ │ │ addmi r4, fp, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [r0, #498] @ 0x1f2 │ │ │ │ stclge 6, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ vqshl.s8 q15, q1, │ │ │ │ - vsubl.s8 q9, d16, d8 │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xa20f18 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf9d6f235 │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + @ instruction: 0xf9e2f235 │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #34816 @ 0x8800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf9c8f235 │ │ │ │ - adccs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xf9d4f235 │ │ │ │ + adcscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d9 │ │ │ │ vqsub.s64 d2, d5, d7 │ │ │ │ - @ instruction: 0x2000f9b9 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r5, asr #19 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #22528 @ 0x5800 │ │ │ │ vhadd.s d9, d5, d0 │ │ │ │ - vmla.i8 d31, d31, d31 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vmul.i8 d31, d31, d27 │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x459038 │ │ │ │ vqsub.s32 q9, q6, │ │ │ │ - mulcs r0, r7, pc @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r7, lsr #31 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf998f235 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0xf9a4f235 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , q14, q6 │ │ │ │ - svclt 0x0000ff7f │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + svclt 0x0000ff8f │ │ │ │ + eorseq r1, r4, ip, ror #1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ eorseq r1, r4, r0, lsl r1 │ │ │ │ + eorseq r1, r4, r8, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ svceq 0x00c54bb4 │ │ │ │ vmov.i32 d20, #-2080374784 @ 0x84000000 │ │ │ │ @@ -9146,15 +9146,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13db1a8 │ │ │ │ b 0x10f77a0 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i32 d16, d2, d0 │ │ │ │ - @ instruction: 0x4606ffd1 │ │ │ │ + @ instruction: 0x4606ffdd │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x16a886 │ │ │ │ bl 0x1ca5cc8 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -9166,15 +9166,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr6, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b2a9e4 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xffa8f262 │ │ │ │ + @ instruction: 0xffb4f262 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x16a696 │ │ │ │ bl 0x1cd491c │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -9397,21 +9397,21 @@ │ │ │ │ subsle r0, pc, r1, lsl #30 │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmple ip, r0, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 , , q0 │ │ │ │ - vmlal.s q9, d16, d0[5] │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe8214b0 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xff0af234 │ │ │ │ + @ instruction: 0xff16f234 │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ orrhi pc, r4, r0 │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb492e8 │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -9421,20 +9421,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d31, d13 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0xfe2995c4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r0], {108} @ 0x6c │ │ │ │ + stc2l 2, cr15, [r0], #432 @ 0x1b0 │ │ │ │ blcs 0x8012c │ │ │ │ ldmdavc r7, {r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ @ instruction: 0x462be67c │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -9562,16 +9562,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e485 │ │ │ │ tstcs r4, r4, lsl #4 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ ldrdcs lr, [r0, -fp] │ │ │ │ svclt 0x0000e708 │ │ │ │ - eorseq r1, r4, ip, lsr r1 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + eorseq r1, r4, r4, asr r1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0x9a3c4 │ │ │ │ blx 0x8d5b4c │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ svceq 0x00c7409a │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -9605,20 +9605,20 @@ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrt r9, [r0], #-773 @ 0xfffffcfb │ │ │ │ blcs 0x403d8 │ │ │ │ smlatbcs r0, sp, r0, sp │ │ │ │ blvc 0x1a13204 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ vadd.f32 q13, , │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xd598a4 │ │ │ │ vqsub.s32 q9, q6, │ │ │ │ - @ instruction: 0xf040fb61 │ │ │ │ + @ instruction: 0xf040fb71 │ │ │ │ strb r4, [pc], r0, lsl #1 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bge 0x1c52d4 │ │ │ │ ldr r7, [r1, #2135] @ 0x857 │ │ │ │ blx 0x95628e │ │ │ │ svceq 0x0006f1bc │ │ │ │ @ instruction: 0xf1bcd009 │ │ │ │ @@ -9630,50 +9630,50 @@ │ │ │ │ ldmib sp, {r3, r8, r9}^ │ │ │ │ addsmi r1, r3, #12, 4 @ 0xc0000000 │ │ │ │ addmi fp, r8, #8, 30 │ │ │ │ addmi sp, r8, #15 │ │ │ │ @ instruction: 0xf4ff4193 │ │ │ │ @ instruction: 0xe726af34 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x7d9d00 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - adcmi pc, lr, #3904 @ 0xf40 │ │ │ │ + adcmi pc, lr, #4672 @ 0x1240 │ │ │ │ svcge 0x0025f67f │ │ │ │ submi lr, r8, r7, lsl r7 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ svceq 0x00c72110 │ │ │ │ ldr r4, [sl, #-1595]! @ 0xfffff9c5 │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #18432 @ 0x4800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r2, #-208]! @ 0xffffff30 │ │ │ │ + stc2 2, cr15, [lr, #-208]! @ 0xffffff30 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ ldrb r2, [ip], r8, lsl #2 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r0, #-208] @ 0xffffff30 │ │ │ │ + ldc2 2, cr15, [ip, #-208] @ 0xffffff30 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x159d70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2 2, cr15, [r6, #-208] @ 0xffffff30 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + ldc2 2, cr15, [r2, #-208] @ 0xffffff30 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r1, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d3[3] │ │ │ │ andls r5, r8, sl, lsl #12 │ │ │ │ @@ -9727,15 +9727,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x11d6352 │ │ │ │ + blx 0x14d6352 │ │ │ │ ldrmi r4, [r4], r6, lsl #12 │ │ │ │ blx 0xfe96b2f2 │ │ │ │ ldrbmi lr, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ bl 0x58e234 │ │ │ │ @ instruction: 0xf04f0909 │ │ │ │ @@ -9748,15 +9748,15 @@ │ │ │ │ svclt 0x00280101 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r2, r0, asr #32 │ │ │ │ bl 0xfec29210 │ │ │ │ ldrtmi r0, [sl], -lr │ │ │ │ tsteq r3, ip, ror #22 │ │ │ │ vcgt.s32 d18, d2, d0 │ │ │ │ - @ instruction: 0x4603fb1d │ │ │ │ + strmi pc, [r3], -r9, lsr #22 │ │ │ │ strmi r2, [sl], r0 │ │ │ │ blx 0xfe96b46a │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d47f8 │ │ │ │ strbmi sp, [lr, #804] @ 0x324 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -10001,22 +10001,22 @@ │ │ │ │ ldr r0, [ip], r4, lsl #12 │ │ │ │ rsbsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf88d8823 │ │ │ │ vst4.8 {d17-d20}, [r3 :64], r9 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmnle r3, r0, lsl #28 │ │ │ │ suble r2, r4, r4, lsl #16 │ │ │ │ - rsccs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rscscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d22 │ │ │ │ vqsub.s64 d3, d4, d11 │ │ │ │ - teqpmi r3, #331776 @ p-variant is OBSOLETE @ 0x51000 │ │ │ │ + teqpmi r3, #380928 @ p-variant is OBSOLETE @ 0x5d000 │ │ │ │ @ instruction: 0x81a4f000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1aed064 │ │ │ │ @ instruction: 0xf1be0e05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ @@ -10027,21 +10027,21 @@ │ │ │ │ ldrsbvs r2, [r3], #58 @ 0x3a │ │ │ │ smladcs r0, r0, r6, r2 │ │ │ │ orrslt r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #12 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {1} @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ vhsub.s32 , q14, q6 │ │ │ │ - blls 0x197edc │ │ │ │ + blls 0x197f1c │ │ │ │ cmple r3, r1, lsl #22 │ │ │ │ andcs r7, r0, r2, asr r8 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ smlsdcs r0, r1, r6, lr │ │ │ │ strbvc pc, [r0, r7, asr #13]! @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ tstpeq pc, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @@ -10172,16 +10172,16 @@ │ │ │ │ beq 0xff26e1a4 │ │ │ │ @ instruction: 0xf048e54b │ │ │ │ strcs r0, [r4, #-772] @ 0xfffffcfc │ │ │ │ ldr r2, [r2, #2]! │ │ │ │ ldr r2, [r0, -r0, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, ip, lsr r1 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + eorseq r1, r4, r4, asr r1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec48520 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ stceq 1, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ @ instruction: 0xf04f40b5 │ │ │ │ blx 0x1c0fc │ │ │ │ b 0x1199110 │ │ │ │ @@ -10224,20 +10224,20 @@ │ │ │ │ strcs fp, [r0, #-3042]! @ 0xfffff41e │ │ │ │ ldr r2, [r7, -r5] │ │ │ │ svccs 0x00009f03 │ │ │ │ @ instruction: 0x2600d096 │ │ │ │ blvc 0x1853b44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vadd.f32 d26, d31, d22 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xd1a254 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041fe89 │ │ │ │ + @ instruction: 0xf041fe99 │ │ │ │ strb r4, [r4], r0, lsl #3 │ │ │ │ blcs 0x80dc0 │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {1} @ │ │ │ │ ldmdavc r2, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ stmdacs r6, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r3, ip, lr, pc} │ │ │ │ svcge 0x0026f47f │ │ │ │ @@ -10248,50 +10248,50 @@ │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ svcge 0x000af4ff │ │ │ │ strdcs lr, [r0], -ip │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf866f234 │ │ │ │ + @ instruction: 0xf872f234 │ │ │ │ @ instruction: 0xf67f42be │ │ │ │ @ instruction: 0xe6edaefb │ │ │ │ andcs r4, r4, r9, asr r0 │ │ │ │ tstpeq r0, #72 @ p-variant is OBSOLETE @ 0x48 │ │ │ │ svceq 0x00ca2510 │ │ │ │ ldrbt r4, [ip], #1553 @ 0x611 │ │ │ │ andcs r2, r3, r8, lsl #10 │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x45a6e8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d4 │ │ │ │ - andcs pc, r0, r9, asr #16 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r5, asr r8 @ │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - andcs pc, r0, pc, lsr r8 @ │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, fp, asr #16 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - svclt 0x0000f831 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + svclt 0x0000f83d │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de20c │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r3, r7, asr #11 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -10398,28 +10398,28 @@ │ │ │ │ rscsmi pc, lr, #2 │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr15, [r0], {67} @ 0x43 │ │ │ │ b 0x13eb060 │ │ │ │ @ instruction: 0xe7c71ed3 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ andcs lr, r0, r4, asr #15 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d3, d0 │ │ │ │ - vrecps.f32 d31, d15, d23 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vmax.f32 , , │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x9a528 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fd1f │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fd2f │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ blcc 0x7848c │ │ │ │ ldmdale lr!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrcs r0, [r9], #-771 @ 0xfffffcfd │ │ │ │ andcs r0, r0, fp, lsr sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -10450,20 +10450,20 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ strlt lr, [r0, #-1999] @ 0xfffff831 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - bicscs pc, r4, pc, asr #4 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ andls r2, r0, r6, asr #5 │ │ │ │ - mrc2 2, 6, pc, cr2, cr3, {1} │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ + mrc2 2, 6, pc, cr14, cr3, {1} │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldclvc 6, cr15, [pc], #828 @ 0x1a880 │ │ │ │ umulllt r4, r2, r4, r5 │ │ │ │ @@ -10562,26 +10562,26 @@ │ │ │ │ tstcs r0, r0, lsl #28 │ │ │ │ ldmib r0, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmne fp, {r1, r9, ip, sp}^ │ │ │ │ tstmi r3, #-2147483628 @ 0x80000014 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldr r2, [r8, r0, lsl #4] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x29ab94 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s64 q2, , q2 │ │ │ │ - strdcs pc, [r0], -r3 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + strdcs pc, [r0], -pc @ │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsmi pc, r1, #64, 4 │ │ │ │ - stc2l 2, cr15, [r8, #204]! @ 0xcc │ │ │ │ + ldc2l 2, cr15, [r4, #204]! @ 0xcc │ │ │ │ ... │ │ │ │ - eorseq r1, r4, ip, asr r1 │ │ │ │ + eorseq r1, r4, r4, ror r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf30 │ │ │ │ stmdavc r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10636,20 +10636,20 @@ │ │ │ │ bl 0x1dab21c │ │ │ │ movwle r0, #12804 @ 0x3204 │ │ │ │ tsteq fp, r8, lsl #12 │ │ │ │ ldr r4, [fp, r1, lsr #12]! │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscsmi pc, ip, #64, 4 │ │ │ │ - ldc2l 2, cr15, [ip, #-204] @ 0xffffff34 │ │ │ │ - eorseq r1, r4, r8, ror r1 │ │ │ │ + stc2l 2, cr15, [r8, #-204]! @ 0xffffff34 │ │ │ │ + mlaseq r4, r0, r1, r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ blcs 0x169438 │ │ │ │ @@ -10721,20 +10721,20 @@ │ │ │ │ subsmi sp, r8, #-2147483589 @ 0x8000003b │ │ │ │ andne lr, r7, #323584 @ 0x4f000 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ subsmi lr, r8, #34865152 @ 0x2140000 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, pc, ror r7 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addpl pc, sp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2], #204 @ 0xcc │ │ │ │ - mlaseq r4, r0, r1, r1 │ │ │ │ + ldc2 2, cr15, [lr], #204 @ 0xcc │ │ │ │ + eorseq r1, r4, r8, lsr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ blcs 0x1701a0 │ │ │ │ @@ -10779,20 +10779,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xdaefc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s , , │ │ │ │ - svclt 0x0000fc3f │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ + svclt 0x0000fc4b │ │ │ │ + eorseq r1, r4, r8, asr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpcs 3, 8, cr15, cr4, cr0, {6} │ │ │ │ addlt r0, r3, r4, asr #23 │ │ │ │ vqshlu.s64 d20, d9, #0 │ │ │ │ @@ -10898,22 +10898,22 @@ │ │ │ │ andcs r8, r2, r3, lsl r0 │ │ │ │ ldmdahi r1, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ mcrcs 0, 0, r8, cr0, cr1, {0} │ │ │ │ stmdacs r4, {r0, r1, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ blcs 0x14eed0 │ │ │ │ svcge 0x0055f43f │ │ │ │ - andcc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + andscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d21 │ │ │ │ vqsub.s64 q3, , │ │ │ │ - bvc 0xff499964 │ │ │ │ + bvc 0xff499994 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldmdahi r0, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ tstpeq r2, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01c │ │ │ │ strteq pc, [r0], -r0, asr #32 │ │ │ │ bicle r8, sp, r6, lsl r0 │ │ │ │ orrle r2, sl, r3, lsl #22 │ │ │ │ @@ -10941,15 +10941,15 @@ │ │ │ │ @ instruction: 0xf01ce781 │ │ │ │ svclt 0x00180f60 │ │ │ │ tstpeq r8, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r1, {r1, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf4412b01 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ ldrb sp, [r6, -r7, lsr #3] │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ + eorseq r1, r4, r0, ror #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdppl 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ vqrdmlsh.s q8, q8, d3[0] │ │ │ │ @@ -11049,21 +11049,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, , q9 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmov.i32 d19, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xb62e88 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - blx 0x7d775c │ │ │ │ + blx 0xad775c │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11099,15 +11099,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ + eorseq r1, r4, r0, ror #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ vaddl.u8 , d17, d3 │ │ │ │ svceq 0x00cc5c0a │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11234,21 +11234,21 @@ │ │ │ │ stmdals sl, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ orrsle r2, lr, r0, lsl #18 │ │ │ │ addsle r2, lr, r4, lsl #20 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vrecps.f32 d26, d15, d24 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmov.i32 d19, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc2316c │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8acf233 │ │ │ │ + @ instruction: 0xf8b8f233 │ │ │ │ bvc 0x2da0 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ blls 0x2c6e3c │ │ │ │ svceq 0x0060f010 │ │ │ │ ldmdahi sl, {r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movweq pc, #8256 @ 0x2040 @ │ │ │ │ msreq CPSR_, r2, asr #32 │ │ │ │ @@ -11287,15 +11287,15 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ orrle r0, r4, r8, lsl #6 │ │ │ │ vmlacs.f64 d9, d1, d10 │ │ │ │ ldmdahi fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r3, r3, lsl r0 │ │ │ │ svclt 0x0000e731 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ + eorseq r1, r4, r0, ror #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @ instruction: 0xf0000bc3 │ │ │ │ @@ -11395,21 +11395,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, , q9 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmov.i32 d19, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xb633f0 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff6af232 │ │ │ │ + @ instruction: 0xff76f232 │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11445,15 +11445,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq r1, r4, r8, asr #3 │ │ │ │ + eorseq r1, r4, r0, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], pc, lsl #1 │ │ │ │ stmdb r4, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ strmi r0, [r8], -pc │ │ │ │ @@ -11609,21 +11609,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x007bf47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1baaf7b │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 d26, d15, d11 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmov.i32 d19, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe523748 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - ldc2 2, cr15, [lr, #200]! @ 0xc8 │ │ │ │ + stc2l 2, cr15, [sl, #200] @ 0xc8 │ │ │ │ bvc 0xff4c1fc4 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ ldmdals ip, {r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdahi fp, {r0, r2, r8, fp, ip, pc} │ │ │ │ streq pc, [r2], -r1, asr #32 │ │ │ │ svceq 0x0060f011 │ │ │ │ eoreq pc, r0, #67 @ 0x43 │ │ │ │ @@ -11762,15 +11762,15 @@ │ │ │ │ vcge.s8 d20, d12, d16 │ │ │ │ @ instruction: 0xf6cf0111 │ │ │ │ tstmi r8, #-1073741761 @ 0xc000003f │ │ │ │ vseleq.f32 s30, s8, s28 │ │ │ │ ldr r1, [r4, -r9, lsl #22]! │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ ldrbt r2, [pc], -r2, lsl #6 │ │ │ │ - ldrsbteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r5, r2, r7, asr #25 │ │ │ │ vqrdmlsh.s q8, q8, d2[0] │ │ │ │ @ instruction: 0xf1bc0316 │ │ │ │ @@ -11783,15 +11783,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x101f1e8 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe81ca02 │ │ │ │ blx 0xfe854636 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe8ec70e │ │ │ │ @@ -11923,38 +11923,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe310018 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12cff50 │ │ │ │ bicle r2, r2, r0, lsl #20 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf940f26a │ │ │ │ + @ instruction: 0xf950f26a │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7ae │ │ │ │ str r4, [fp, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xad8542 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + blx 0xdd8542 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0, #-148] @ 0xffffff6c │ │ │ │ b 0x13eeb5c │ │ │ │ @ instruction: 0x46147cd0 │ │ │ │ @@ -11994,15 +11994,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353310 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0x1dd8258 │ │ │ │ + blx 0xfe0d8258 │ │ │ │ bls 0x482980 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40296c │ │ │ │ blls 0x3acdb0 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12227,21 +12227,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #18] │ │ │ │ blcs 0x2da14 │ │ │ │ rschi pc, fp, r0 │ │ │ │ bvc 0xfe8254d0 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - @ instruction: 0x4603fedf │ │ │ │ + strmi pc, [r3], -pc, ror #29 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ stmcc r0, {r3} │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicne lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7d5ee0 │ │ │ │ bl 0x131c518 │ │ │ │ @@ -12345,40 +12345,40 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1575] @ 0xfffff9d9 │ │ │ │ svccs 0x0001e6f3 │ │ │ │ svccs 0x0004d05e │ │ │ │ ldmdavc r1, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s64 d9, d0, d2 │ │ │ │ - blx 0xfecda2d0 │ │ │ │ + blx 0xfecda300 │ │ │ │ @ instruction: 0xf06ff382 │ │ │ │ subsmi r0, lr, #356515840 @ 0x15400000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {0} │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ streq lr, [lr, #-2981] @ 0xfffff45b │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ teqmi r3, #786432 @ 0xc0000 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs r5, [r8, #-517] @ 0xfffffdfb │ │ │ │ strcs lr, [r0, #-1262]! @ 0xfffffb12 │ │ │ │ strbt r2, [fp], #1797 @ 0x705 │ │ │ │ stmdbcs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x0027f47f │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #41984 @ 0xa400 │ │ │ │ - stc2l 2, cr15, [ip, #420] @ 0x1a4 │ │ │ │ + ldc2l 2, cr15, [ip, #420] @ 0x1a4 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ bcs 0x1d5e20 │ │ │ │ bcs 0x19034c │ │ │ │ bge 0x250964 │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf29ee6b4 │ │ │ │ @@ -12391,51 +12391,51 @@ │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ strbmi lr, [r6, #1893]! @ 0x765 │ │ │ │ bcs 0x1d2740 │ │ │ │ @ instruction: 0xf47faa08 │ │ │ │ @ instruction: 0xe75eae9d │ │ │ │ ldrb r7, [r0, #2129] @ 0x851 │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffa2f231 │ │ │ │ - andscc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xffaef231 │ │ │ │ + eorscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000ff93 │ │ │ │ + svclt 0x0000ff9f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, ip, ror #5 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r4, lsl #6 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -ip │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s d9, d1, d0 │ │ │ │ - andcs pc, r0, r5, ror pc @ │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, r1, lsl #31 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d1, d0 │ │ │ │ - svclt 0x0000ff67 │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + svclt 0x0000ff73 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [fp, #592]! @ 0x250 │ │ │ │ vfnmavc.f32 s29, s2, s30 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -12483,15 +12483,15 @@ │ │ │ │ andcs lr, lr, #3358720 @ 0x334000 │ │ │ │ andscs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldmib sp, {r5, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1462306 │ │ │ │ - blls 0x45bf70 │ │ │ │ + blls 0x45bfa0 │ │ │ │ stmdbls r5, {r0, r4, r9, fp, ip, pc} │ │ │ │ blls 0x26d138 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12761,20 +12761,20 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ rscshi pc, sp, r0 │ │ │ │ bvc 0xfe826128 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ strmi r4, [r4], r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae76 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0xfef5ca00 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfecd92f4 │ │ │ │ + blx 0xff0d92f4 │ │ │ │ strcs r4, [r1, #-1651] @ 0xfffff98d │ │ │ │ smlabteq fp, r5, r3, pc @ │ │ │ │ @ instruction: 0x6180f5b1 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ stmdbne r9, {r0, r3, r7, r9}^ │ │ │ │ @ instruction: 0xf143460d │ │ │ │ ldrb r0, [r5, -r0, lsl #6] │ │ │ │ @@ -12888,20 +12888,20 @@ │ │ │ │ tstcs r2, r4, lsl #4 │ │ │ │ @ instruction: 0x2600e5d8 │ │ │ │ @ instruction: 0xf1b8e6c9 │ │ │ │ rsbsle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ ldmdavc r3, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b40 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s64 d9, d0, d1 │ │ │ │ - blx 0xfef5ba50 │ │ │ │ + blx 0xfef5ba80 │ │ │ │ @ instruction: 0xf1bcf58c │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf580fab0 │ │ │ │ @ instruction: 0xf1a53520 │ │ │ │ blx 0x31e3e0 │ │ │ │ @ instruction: 0xf04ffc05 │ │ │ │ blx 0x1eb74 │ │ │ │ @@ -12917,20 +12917,20 @@ │ │ │ │ andls ip, r5, ip, lsl r0 │ │ │ │ strcs lr, [r0, #-1133]! @ 0xfffffb93 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs lr, [r8], -r9, ror #8 │ │ │ │ blvc 0x1856a6c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d0 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x8dcc70 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041f97b │ │ │ │ + @ instruction: 0xf041f98b │ │ │ │ str r4, [r9], r0, lsl #3 │ │ │ │ andle r2, sl, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012af55 │ │ │ │ bge 0x220804 │ │ │ │ stcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf29ee67c │ │ │ │ @@ -12944,50 +12944,50 @@ │ │ │ │ mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ ldrbmi lr, [r6, #-1832]! @ 0xfffff8d8 │ │ │ │ bge 0x1533e4 │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ ldmdavc r3, {r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, q14, │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x25d0dc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d1 │ │ │ │ - svclt 0x0000fb4f │ │ │ │ + svclt 0x0000fb5b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - andscc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - tstpcs r3, r1, lsr fp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r3, sp, lsr fp @ p-variant is OBSOLETE │ │ │ │ ldrt r2, [ip], r8, lsl #4 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x29d134 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x95954a │ │ │ │ + blx 0xc5954a │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x5d9566 │ │ │ │ - eorseq r1, r4, ip, ror #5 │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + blx 0x8d9566 │ │ │ │ + eorseq r1, r4, r4, lsl #6 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, sl, r2, asr #23 │ │ │ │ ldrmi r4, [r6], -r7, lsl #12 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -13009,15 +13009,15 @@ │ │ │ │ sbceq r5, r7, #80, 6 @ 0x40000001 │ │ │ │ movwmi pc, #67 @ 0x43 @ │ │ │ │ andeq pc, r1, #5 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ b 0x105d51c │ │ │ │ vrhadd.s8 d17, d17, d2 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmlal.s q8, d0, d0[2] │ │ │ │ bl 0x9d5f4 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x41bcf8b2 │ │ │ │ subseq lr, r7, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r7], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -13033,26 +13033,26 @@ │ │ │ │ @ instruction: 0xf1cc4c0c │ │ │ │ blx 0xfeb2fe6a │ │ │ │ stmdage r6, {fp, lr, pc} │ │ │ │ streq lr, [ip], #-2844 @ 0xfffff4e4 │ │ │ │ bl 0x1241d74 │ │ │ │ @ instruction: 0xf8cd0808 │ │ │ │ @ instruction: 0xf1468004 │ │ │ │ - stmdbge r2, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf1464800 │ │ │ │ - blls 0xdb6c4 │ │ │ │ + blls 0xdb6f4 │ │ │ │ submi pc, r0, #79 @ 0x4f │ │ │ │ subsmi sl, fp, #4, 18 @ 0x10000 │ │ │ │ blls 0x10199c │ │ │ │ bl 0x18c6db8 │ │ │ │ movwls r0, #4867 @ 0x1303 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - blx 0xfd92c4 │ │ │ │ + blx 0x12d92c4 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf1433902 │ │ │ │ beq 0x1269db4 │ │ │ │ bicpl lr, r3, r1, asr #20 │ │ │ │ mcrrne 10, 5, r0, r8, cr11 │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ vqdmulh.s d15, d3, d0 │ │ │ │ @@ -13192,55 +13192,55 @@ │ │ │ │ blvc 0x858660 │ │ │ │ blvc 0xd861c │ │ │ │ blvc 0x158620 │ │ │ │ blvc 0x1d8624 │ │ │ │ addsle r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ vrhadd.s8 d29, d31, d7 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x61d0c4 │ │ │ │ vqsub.s32 q9, q4, │ │ │ │ - ldc 15, cr15, [pc, #324] @ 0x1d158 │ │ │ │ + ldc 15, cr15, [pc, #388] @ 0x1d198 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd8654 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x15865c │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdbcs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e770 │ │ │ │ strb r4, [sp, -r0, lsl #7]! │ │ │ │ @ instruction: 0xff04f29d │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf934f231 │ │ │ │ + @ instruction: 0xf940f231 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - ldccs 2, cr15, [r8], #316 @ 0x13c │ │ │ │ + ldclcs 2, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s d12, d1, d0 │ │ │ │ - svclt 0x0000f917 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ + svclt 0x0000f923 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ @ instruction: 0x4696b530 │ │ │ │ mulsgt r9, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q14, d12, d4 │ │ │ │ ldmib r0, {sl, fp, ip}^ │ │ │ │ stmiavs r3, {r0, sl, sp}^ │ │ │ │ @@ -13511,21 +13511,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3], r3 │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ stmdbcs r4, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007df43f │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vceq.f32 q13, , q8 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmov.i32 d19, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc65510 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - mrc2 2, 6, pc, cr10, cr0, {1} │ │ │ │ + mcr2 2, 7, pc, cr6, cr0, {1} @ │ │ │ │ vst3.32 @ instruction: 0xf481fab1 │ │ │ │ blx 0xfeecb964 │ │ │ │ strtcc pc, [r0], #-1162 @ 0xfffffb76 │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ blx 0x2ad7b4 │ │ │ │ sbcslt pc, fp, #6291456 @ 0x600000 │ │ │ │ @@ -13553,28 +13553,28 @@ │ │ │ │ cdpcc 4, 3, cr15, cr15, cr4, {0} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ blx 0x16456c │ │ │ │ str pc, [sl], r7, lsl #14 │ │ │ │ movweq pc, #16455 @ 0x4047 @ │ │ │ │ ldr r2, [fp, -r2, lsl #2]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ blmi 0x2dda64 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - @ instruction: 0xf017fe8b │ │ │ │ + @ instruction: 0xf017fe97 │ │ │ │ svclt 0x00180f60 │ │ │ │ movweq pc, #32839 @ 0x8047 @ │ │ │ │ svcge 0x004af47f │ │ │ │ stccs 8, cr8, [r1], {3} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r1, r3 │ │ │ │ svclt 0x0000e70d │ │ │ │ - ldrsbteq r1, [r4], -r8 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi r9, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x91216809 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -13732,15 +13732,15 @@ │ │ │ │ @ instruction: 0xf018868f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ @ instruction: 0xf1bc81ff │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf1bb863a │ │ │ │ @ instruction: 0xf0010f04 │ │ │ │ eorcs r8, r8, #143 @ 0x8f │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldcge 1, cr14, [r4], {25} │ │ │ │ bleq 0xfffe6c8c │ │ │ │ andsls r9, r5, r4, lsl r5 │ │ │ │ @@ -13868,21 +13868,21 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [pc, #64]! @ 0x1dabc │ │ │ │ svceq 0x0005f1bb │ │ │ │ ldrbhi pc, [r2] @ │ │ │ │ ldmib r2, {r1, r5, r9, sl, lr}^ │ │ │ │ ldmdavc r0, {r1, fp, ip}^ │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ @ instruction: 0x460f0334 │ │ │ │ strmi pc, [r0], #-72 @ 0xffffffb8 │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmdavc r0, {r2, r3, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa6356 │ │ │ │ @ instruction: 0xf8d3330a │ │ │ │ ldmdbvc r2!, {r2, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ bicsmi r2, r2, #0, 14 │ │ │ │ @ instruction: 0xe69d07d4 │ │ │ │ @ instruction: 0xf0874252 │ │ │ │ @@ -13950,15 +13950,15 @@ │ │ │ │ @ instruction: 0x43290800 │ │ │ │ b 0x106dfac │ │ │ │ ldmdals r8, {r1, r2, r3, r8} │ │ │ │ stmib sp, {r2, ip, pc}^ │ │ │ │ ldmdals r9, {r1, r2, r3, r4, fp, ip, sp, pc} │ │ │ │ andsne lr, ip, #3358720 @ 0x334000 │ │ │ │ mlacs r8, r5, r7, lr │ │ │ │ - ldmdaeq r0!, {r0, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdaeq r8, {r0, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r4!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r2, {r2, r4, r7, fp, sp, lr}^ │ │ │ │ blx 0x227fa │ │ │ │ movwmi r8, #45066 @ 0xb00a │ │ │ │ svclt 0x001868d1 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ tstls r6, r5, lsl #2 │ │ │ │ @@ -14422,20 +14422,20 @@ │ │ │ │ bcs 0x2fb64 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {1} @ │ │ │ │ bvc 0xfede6728 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46be463c │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xf24fae5c │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0xff0de400 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r2, #412]! @ 0x19c │ │ │ │ + stc2l 2, cr15, [r2, #412] @ 0x19c │ │ │ │ tstls r3, r1, ror ip │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ bvc 0x1c7f36c │ │ │ │ tstlt r9, r6, lsl #2 │ │ │ │ stmdbcs r1, {r0, r4, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ movthi pc, #53248 @ 0xd000 @ │ │ │ │ ldmib r2, {r0, r4, r5, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -14621,15 +14621,15 @@ │ │ │ │ strmi r8, [lr, #910] @ 0x38e │ │ │ │ andeq lr, r8, r0, ror fp │ │ │ │ orrhi pc, ip, #128 @ 0x80 │ │ │ │ svceq 0x0006f1bb │ │ │ │ @ instruction: 0xf89dd0df │ │ │ │ @ instruction: 0xf7ff0069 │ │ │ │ svclt 0x0000ba1d │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ cdpeq 0, 0, cr15, cr6, cr15, {2} │ │ │ │ stmdaeq ip, {r5, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04846f3 │ │ │ │ @ instruction: 0xf88d0240 │ │ │ │ @ instruction: 0xf040e068 │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ @ instruction: 0xf7ff0e40 │ │ │ │ @@ -14886,20 +14886,20 @@ │ │ │ │ b 0xfe34526c │ │ │ │ stmiane r4!, {r2, r3, r4, r6, r8} │ │ │ │ strls r9, [r3], #-2566 @ 0xfffff5fa │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ str r9, [sp], r6, lsl #4 │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ vand d29, d31, d1 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xff35eb40 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svcls 0x000efa13 │ │ │ │ + svcls 0x000efa23 │ │ │ │ @ instruction: 0x2114469e │ │ │ │ @ instruction: 0xf7ff463c │ │ │ │ stmdbls r3, {r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ stmne ip, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ stmdbls r8, {r1, r2, r9, fp, ip, pc} │ │ │ │ bl 0x10c3ab4 │ │ │ │ andls r0, r6, #268435456 @ 0x10000000 │ │ │ │ @@ -15037,19 +15037,19 @@ │ │ │ │ @ instruction: 0xf1bbe55b │ │ │ │ @ instruction: 0xf43f0f06 │ │ │ │ @ instruction: 0xf1bbacb3 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bls 0x109f68 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr11, cr14, {7} │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ blmi 0xe5f194 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - ldmdahi r3!, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdahi r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdavc r0, {r0, r3, r6, fp}^ │ │ │ │ cdpmi 5, 2, cr15, cr0, cr12, {0} │ │ │ │ @ instruction: 0xf0430862 │ │ │ │ b 0x105f958 │ │ │ │ eorshi r7, r3, r4, asr #15 │ │ │ │ strmi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0xf7fe4673 │ │ │ │ @@ -15088,90 +15088,90 @@ │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ vst1.8 {d15-d16}, [fp :128], r5 │ │ │ │ @ instruction: 0xf101fa05 │ │ │ │ @ instruction: 0xf1ab430f │ │ │ │ blx 0x95f218 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ vqrshl.s8 d30, d1, d15 │ │ │ │ - vsubl.s8 q9, d16, d20 │ │ │ │ + vrshr.s64 d18, d28, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vqdmulh.s32 d4, d15, d3 │ │ │ │ - svclt 0x0000fa89 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - addcs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + svclt 0x0000fa95 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r0, lsl r3 │ │ │ │ + eorseq r1, r4, ip, ror #1 │ │ │ │ + adccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d22 │ │ │ │ vqsub.s32 d2, d15, d6 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s32 d4, d15, d30 │ │ │ │ - bls 0x11d798 │ │ │ │ + bls 0x11d7c8 │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ @ instruction: 0xf70bfa22 │ │ │ │ blx 0xc5624 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ ldrbt r4, [r9], pc, lsl #6 │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #33792 @ 0x8400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x11db6fc │ │ │ │ + blx 0x14db6fc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ blmi 0x75f304 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - andcs pc, r0, fp, lsr sl @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r7, asr #20 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #24, 22 @ 0x6000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - vpmin.s8 d31, d15, d17 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vpmin.s8 d31, d15, d29 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x4def34 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf818f267 │ │ │ │ + @ instruction: 0xf828f267 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x3df348 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - andcs pc, r0, r9, lsl sl @ │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, r5, lsr #20 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - svclt 0x0000fa0b │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - mlaseq r4, r0, r3, r1 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + svclt 0x0000fa17 │ │ │ │ + eorseq r1, r4, ip, ror #1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, lsr #7 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r8, lsr #2 │ │ │ │ eorseq r1, r4, r0, lsl r1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8924689 │ │ │ │ addlt lr, r6, r9, lsl r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q15, d14, d4 │ │ │ │ ldmib r0, {r9, sl, fp, ip}^ │ │ │ │ @@ -15414,21 +15414,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r3, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi ip, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ andvc sp, r3, fp, lsr #3 │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - bicscs pc, r4, pc, asr #4 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - @ instruction: 0xfffef22e │ │ │ │ - eorseq r1, r4, r8, lsl r3 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + @ instruction: 0xf80af22f │ │ │ │ + eorseq r1, r4, r0, lsr r3 │ │ │ │ + eorseq r1, r4, r0, lsl r3 │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ bl 0xfe94b4f0 │ │ │ │ @ instruction: 0xf1be0e0c │ │ │ │ stcle 15, cr0, [ip], #-0 │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldmib r1, {r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ @@ -15632,21 +15632,21 @@ │ │ │ │ stceq 3, cr15, [r0], {66} @ 0x42 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xcc04e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x9f6ec │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - svclt 0x0000fc3d │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fc4d │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ bcs 0x17d64c │ │ │ │ strlt sp, [r0, #-25] @ 0xffffffe7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb864 │ │ │ │ stmdahi sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ @@ -15678,21 +15678,21 @@ │ │ │ │ stmib r3, {r0, r3, r4, ip, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x128ead8 │ │ │ │ andcs lr, r0, ip, ror r7 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs r4, r3, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - @ instruction: 0xf7fdfdef │ │ │ │ + @ instruction: 0xf7fdfdfb │ │ │ │ svclt 0x0000fcbf │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cb91c │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -15766,19 +15766,19 @@ │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ stmdavc r4, {r0, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mul r1, r1, r8 │ │ │ │ mvnle r4, #116, 10 @ 0x1d000000 │ │ │ │ ldr r4, [fp, r8, lsl #12] │ │ │ │ ldc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x9fcfc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2l 2, cr15, [r0, #-184] @ 0xffffff48 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + stc2l 2, cr15, [ip, #-184] @ 0xffffff48 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -15870,19 +15870,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af67 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x81fe9c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d14, d12 │ │ │ │ - @ instruction: 0xf1bcfc6f │ │ │ │ + @ instruction: 0xf1bcfc7b │ │ │ │ @ instruction: 0xd12c0f04 │ │ │ │ bcs 0xfda20 │ │ │ │ bcs 0x95a80 │ │ │ │ svclt 0x0008d81c │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf1bce7e6 │ │ │ │ @@ -15899,20 +15899,20 @@ │ │ │ │ ldr r0, [r6, -r1, lsl #24]! │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x1596f0 │ │ │ │ svcge 0x0055f43f │ │ │ │ ldrbeq lr, [sl, r8, asr #15] │ │ │ │ svcge 0x0037f53f │ │ │ │ andcs lr, r0, r0, ror r7 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andvs pc, pc, #64, 4 │ │ │ │ - ldc2 2, cr15, [r4], #-184 @ 0xffffff48 │ │ │ │ - eorseq r1, r4, r4, asr #7 │ │ │ │ + mcrr2 2, 2, pc, r0, cr14 @ │ │ │ │ + ldrsbteq r1, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdaf28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15981,20 +15981,20 @@ │ │ │ │ sbcshi pc, r4, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - blx 0x175c50c │ │ │ │ + blx 0x1a5c50c │ │ │ │ bls 0xf13b0 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r2, r8}^ │ │ │ │ @ instruction: 0xf1435400 │ │ │ │ - svcls 0x0004fb3d │ │ │ │ + svcls 0x0004fb49 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x101ae9dd │ │ │ │ bl 0x1ee67ac │ │ │ │ svclt 0x00380202 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -16015,33 +16015,33 @@ │ │ │ │ strls sp, [r3, -sp, ror #23] │ │ │ │ bl 0x1c6a40c │ │ │ │ svclt 0x00240306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmin.s16 d20, d12, d18 │ │ │ │ - pkhbtmi pc, r0, r9, lsl #20 @ │ │ │ │ + strmi pc, [r0], r5, lsr #20 │ │ │ │ @ instruction: 0xf1b8430c │ │ │ │ @ instruction: 0xf1740f04 │ │ │ │ svclt 0x003c0300 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b82400 │ │ │ │ @ instruction: 0xf1440804 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r7, {sl, pc} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1438b1c │ │ │ │ - stmib sp, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r8, [r3], -r0, lsl #8 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1439808 │ │ │ │ - bls 0x6de7e8 │ │ │ │ + bls 0x6de818 │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -16106,21 +16106,21 @@ │ │ │ │ subsle r3, r3, #-268435441 @ 0xf000000f │ │ │ │ bl 0x1e2ad7c │ │ │ │ svclt 0x00240306 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andle r9, r6, #201326592 @ 0xc000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf960f25c │ │ │ │ + @ instruction: 0xf96cf25c │ │ │ │ movwcs r9, #3 │ │ │ │ blls 0x10499c │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ movwls r0, #4359 @ 0x1107 │ │ │ │ @ instruction: 0xf1434633 │ │ │ │ - @ instruction: 0xf04ffa3f │ │ │ │ + @ instruction: 0xf04ffa4b │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ bl 0xfeee5220 │ │ │ │ bl 0x1ea05c4 │ │ │ │ svclt 0x00380003 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bl 0x1a2674c │ │ │ │ @@ -16167,20 +16167,20 @@ │ │ │ │ blls 0x13eda8 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmib sp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ stc 3, cr2, [sp, #36] @ 0x24 │ │ │ │ stmdals fp, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0x6db4b4 │ │ │ │ blvc 0x75b4b8 │ │ │ │ - @ instruction: 0xf9d0f143 │ │ │ │ + @ instruction: 0xf9dcf143 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdbls ip, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1439808 │ │ │ │ - ldmdbls sl, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls sl, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldreq lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ ldmdbls fp, {r3, fp, ip} │ │ │ │ svclt 0x0028414d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a26940 │ │ │ │ @@ -16438,25 +16438,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38c028 │ │ │ │ blcs 0x7e32c │ │ │ │ svcge 0x0056f43f │ │ │ │ - eorscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + subscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ - vhsub.s32 , , q5 │ │ │ │ - @ instruction: 0x464ffff5 │ │ │ │ + vhsub.s32 , q7, q5 │ │ │ │ + strbmi pc, [pc], -r1, lsl #16 @ │ │ │ │ ldrb r4, [r5], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - mrc2 2, 5, pc, cr2, cr11, {2} │ │ │ │ + mrc2 2, 5, pc, cr14, cr11, {2} │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ @ instruction: 0xf1c92300 │ │ │ │ ldrmi r0, [sp], -r0, lsl #4 │ │ │ │ tstls r3, #4, 6 @ 0x10000000 │ │ │ │ @@ -16543,15 +16543,15 @@ │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67e4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r5, r3 │ │ │ │ ldc2l 2, cr15, [r4], #616 @ 0x268 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, ip, ror #7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, asr #16 │ │ │ │ stccs 6, cr4, [r0], {3} │ │ │ │ @@ -16779,25 +16779,25 @@ │ │ │ │ ldrtmi r4, [ip], -r1, asr #12 │ │ │ │ strmi r4, [r7], -r0, ror #13 │ │ │ │ ldmvs r9, {r1, r3, r4, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, asr #13 │ │ │ │ ldmvs r9, {r3, r7, r9, sl, lr}^ │ │ │ │ ldr r4, [pc, pc, lsl #12]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x220cd8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d29, d1 │ │ │ │ - andcs pc, r0, r1, asr sp @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, sp, asr sp @ │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r4, #64, 4 │ │ │ │ - stc2l 2, cr15, [r6, #-180] @ 0xffffff4c │ │ │ │ - eorseq r1, r4, r4, ror #7 │ │ │ │ + ldc2l 2, cr15, [r2, #-180] @ 0xffffff4c │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r7, [pc], -r2, lsl #16 │ │ │ │ bcc 0x72070 │ │ │ │ @@ -16852,20 +16852,20 @@ │ │ │ │ tsteq r4, r3, ror fp │ │ │ │ b 0x1415534 │ │ │ │ strtmi r1, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d9 │ │ │ │ ldr r0, [r7, r1, lsl #4]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xe0dfc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, , q14 │ │ │ │ - svclt 0x0000fcbf │ │ │ │ - eorseq r1, r4, r4, lsl #8 │ │ │ │ + svclt 0x0000fccb │ │ │ │ + eorseq r1, r4, ip, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ addlt r7, r4, r2, lsl #16 │ │ │ │ bcc 0x7217c │ │ │ │ stmdale r1!, {r0, r2, r9, fp, sp}^ │ │ │ │ @@ -16915,20 +16915,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [r3, r2, lsl #12]! │ │ │ │ andscs r2, r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xe0ef8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - svclt 0x0000fc41 │ │ │ │ - eorseq r1, r4, ip, lsl r4 │ │ │ │ + svclt 0x0000fc4d │ │ │ │ + eorseq r1, r4, r4, lsr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17047,22 +17047,22 @@ │ │ │ │ strbmi r4, [r6, #-3072]! @ 0xfffff400 │ │ │ │ addsmi fp, r8, #8, 30 │ │ │ │ b 0x1410858 │ │ │ │ addsle r1, r2, r8 │ │ │ │ andeq pc, r1, r1, asr #4 │ │ │ │ vabdl.s16 q7, d26, d15 │ │ │ │ andcs pc, r0, r5, lsl #18 │ │ │ │ - bicscs pc, r4, pc, asr #4 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rscsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xe5d512 │ │ │ │ + blx 0x115d512 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ - eorseq r1, r4, r0, ror #8 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ + eorseq r1, r4, r8, ror r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17167,22 +17167,22 @@ │ │ │ │ @ instruction: 0x46272010 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrmi lr, [ip], -sl, asr #15 │ │ │ │ strbmi r4, [r3], -r7, ror #12 │ │ │ │ strb r4, [r5, sl, asr #12] │ │ │ │ @ instruction: 0xf816f29a │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ blmi 0x1612e8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s32 d6, d29, d15 │ │ │ │ - svclt 0x0000fa49 │ │ │ │ + svclt 0x0000fa55 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ - eorseq r1, r4, ip, ror r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ + mlaseq r4, r4, r4, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bvs 0x4b28ac │ │ │ │ stmvc ip, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ pkhtbmi r1, r9, r7, asr #24 │ │ │ │ @@ -17610,43 +17610,43 @@ │ │ │ │ streq lr, [r5, -lr, lsl #20] │ │ │ │ svclt 0x0008428f │ │ │ │ ldrdle r4, [r3], -r4 @ │ │ │ │ ldrbmi r9, [r3], r4, lsl #18 │ │ │ │ ldrb r9, [r7], -r2, lsl #2 │ │ │ │ tstls r2, fp, lsl #18 │ │ │ │ ldrb r4, [r3], -fp, lsl #13 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , q10, q6 │ │ │ │ - andcs pc, r0, r3, asr #25 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + ldrdcs pc, [r0], -r3 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 12, cr15, cr4, cr12, {1} │ │ │ │ + cdp2 2, 13, cr15, cr0, cr12, {1} │ │ │ │ + eorseq r1, r4, r8, lsr #2 │ │ │ │ eorseq r1, r4, r0, lsl r1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x132545c │ │ │ │ ldmvc r7, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46044616 │ │ │ │ blcs 0x170178 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpcs 0, 6, cr15, cr13, cr3, {0} │ │ │ │ movweq r5, #15662 @ 0x3d2e │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ stmdage r4, {r2, r4, r5, r8, r9} │ │ │ │ ldrdgt lr, [r2, -r1] │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ bl 0xff748 │ │ │ │ andcs r3, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -17677,21 +17677,21 @@ │ │ │ │ @ instruction: 0xf8cd786b │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf7f33011 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0x191a30 │ │ │ │ @ instruction: 0xf04f9803 │ │ │ │ vceq.f32 d16, d1, d24 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmlal.s q8, d0, d0[2] │ │ │ │ blx 0x3a1efa │ │ │ │ @ instruction: 0xf8d22207 │ │ │ │ addsmi r2, sl, #244, 4 @ 0x4000000f │ │ │ │ @ instruction: 0xe009d1b4 │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ stmdage r4, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf04f7931 │ │ │ │ bicmi r0, r9, #0, 24 │ │ │ │ str r0, [r3, r9, asr #15]! │ │ │ │ stmdage r4, {r8, r9, sp} │ │ │ │ @@ -17699,22 +17699,22 @@ │ │ │ │ @ instruction: 0x4631e79e │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs fp!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdgt lr, [r2, -r5] │ │ │ │ ldrb sl, [r4, r4, lsl #16] │ │ │ │ blx 0xffbde0da │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ blmi 0x161b38 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q6, │ │ │ │ - svclt 0x0000fe21 │ │ │ │ + svclt 0x0000fe2d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsl r3 │ │ │ │ - mlaseq r4, r0, r3, r1 │ │ │ │ + eorseq r1, r4, r0, lsr r3 │ │ │ │ + eorseq r1, r4, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb788a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ ldrmi r0, [r1], -r1, lsl #24 │ │ │ │ ldmdavc r8, {r2, r7, ip, sp, pc} │ │ │ │ @@ -17768,23 +17768,23 @@ │ │ │ │ ldclvc 6, cr15, [pc], #796 @ 0x21a90 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ subsvs r4, sl, lr, lsl #13 │ │ │ │ strmi r4, [sl], -r8, lsl #12 │ │ │ │ blvc 0x15cd90 │ │ │ │ blvc 0xdcd94 │ │ │ │ andcs lr, r0, r6, lsr #15 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - ldc2 2, cr15, [r6, #176] @ 0xb0 │ │ │ │ + stc2 2, cr15, [r2, #176]! @ 0xb0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ - eorseq r1, r4, r8, lsr #2 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ + eorseq r1, r4, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb789bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d9d4 │ │ │ │ blcs 0x1d587c │ │ │ │ blvc 0x2d5d60 │ │ │ │ @@ -17835,27 +17835,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd00 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x261d5c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - ldc2 2, cr15, [r0, #-176] @ 0xffffff50 │ │ │ │ + ldc2 2, cr15, [ip, #-176] @ 0xffffff50 │ │ │ │ blx 0xff85f89e │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xffdde258 │ │ │ │ - mlaseq r4, r8, r4, r1 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + blx 0x1de25a │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cdaec │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17934,27 +17934,27 @@ │ │ │ │ bicle r2, r2, r5, lsl #22 │ │ │ │ str r4, [ip, r8, lsl #12]! │ │ │ │ @ instruction: 0xf8917844 │ │ │ │ ldrbmi lr, [r4, #-1]! │ │ │ │ strmi sp, [r8], -r8, ror #7 │ │ │ │ @ instruction: 0xf7fbe7a3 │ │ │ │ vqdmulh.s d31, d15, d21 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x1e1af0 │ │ │ │ vqsub.s32 q9, q2, │ │ │ │ - andcs pc, r0, fp, lsr sl @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, fp, asr #20 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d12, d0 │ │ │ │ - svclt 0x0000fc3d │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + svclt 0x0000fc49 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xf8917848 │ │ │ │ addlt lr, r4, r0 │ │ │ │ andcs r4, r1, r3, asr #32 │ │ │ │ @@ -18024,44 +18024,44 @@ │ │ │ │ @ instruction: 0xf1bce6ac │ │ │ │ @ instruction: 0xd1b70f02 │ │ │ │ @ instruction: 0xf1bce796 │ │ │ │ bicsle r0, sp, r2, lsl #30 │ │ │ │ umullsmi lr, r0, r9, r7 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ vand d29, d31, d5 │ │ │ │ - vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i32 d4, d12, d6 │ │ │ │ - vpadd.i8 d31, d31, d1 │ │ │ │ - vsubl.s8 q9, d16, d8 │ │ │ │ + vpadd.i8 d31, d31, d13 │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x429bc0 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0xfe0de47a │ │ │ │ + blx 0xfe3de47a │ │ │ │ vmin.s8 d20, d15, d0 │ │ │ │ - vaddhn.i16 d18, q8, q10 │ │ │ │ + @ instruction: 0xf2c024bc │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x262094 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d12, d7 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vpadd.i8 , , │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xe1cb0 │ │ │ │ vqsub.s32 q9, q2, │ │ │ │ - svclt 0x0000f95b │ │ │ │ - eorseq r1, r4, r4, lsl #1 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000f96b │ │ │ │ + mlaseq r4, ip, r0, r1 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -18149,19 +18149,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af6f │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0068f43f │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x7e2244 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d12, d12 │ │ │ │ - @ instruction: 0xf1bcfa9b │ │ │ │ + @ instruction: 0xf1bcfaa7 │ │ │ │ @ instruction: 0xd1290f04 │ │ │ │ bcs 0xffdc8 │ │ │ │ bcs 0x97e2c │ │ │ │ mvnle sp, sp, lsl r8 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xf1bce753 │ │ │ │ @@ -18177,20 +18177,20 @@ │ │ │ │ andcs sl, r1, #72, 30 @ 0x120 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e73d │ │ │ │ @ instruction: 0xe73372ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xe7c7af5c │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xe22b4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d6, d12, d15 │ │ │ │ - svclt 0x0000fa63 │ │ │ │ - eorseq r1, r4, ip, lsr #9 │ │ │ │ + svclt 0x0000fa6f │ │ │ │ + eorseq r1, r4, r4, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73678 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18234,15 +18234,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xffbef298 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb790e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73748 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18286,15 +18286,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff56f298 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb791b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73818 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18338,15 +18338,15 @@ │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf298bd70 │ │ │ │ svclt 0x0000feef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -18390,15 +18390,15 @@ │ │ │ │ blls 0x2fc198 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mcr2 2, 4, pc, cr4, cr8, {4} @ │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd610 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blmi 0xff50e3fc │ │ │ │ @@ -18541,29 +18541,29 @@ │ │ │ │ blhi 0x45d9c0 │ │ │ │ blhi 0x4dd9c4 │ │ │ │ blhi 0x55d9c8 │ │ │ │ blhi 0x5dd9cc │ │ │ │ blhi 0x65d9d0 │ │ │ │ blhi 0x6dd9d4 │ │ │ │ blhi 0x75d9d8 │ │ │ │ - @ instruction: 0xff40f140 │ │ │ │ + @ instruction: 0xff4cf140 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff38f140 │ │ │ │ + @ instruction: 0xff44f140 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xff30f140 │ │ │ │ + @ instruction: 0xff3cf140 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff24f140 │ │ │ │ + @ instruction: 0xff30f140 │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18603,15 +18603,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r5, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf1408004 │ │ │ │ - ldmib sp, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r6], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ bleq 0x5e5f8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18688,28 +18688,28 @@ │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ stmdahi fp, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac800b │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x2a2ab4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d27, d25 │ │ │ │ - vqrdmlah.s16 d15, d8, d3[2] │ │ │ │ + vqrdmlah.s16 d15, d8, d7[3] │ │ │ │ @ instruction: 0xf24ffc23 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xe26d4 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fc49 │ │ │ │ - eorseq r1, r4, r0, ror #10 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fc59 │ │ │ │ + eorseq r1, r4, r8, ror r5 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xddaec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2061 @ 0xfffff7f3 │ │ │ │ @@ -18755,19 +18755,19 @@ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ bl 0x1e6e2ec │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x226f4 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s16 q10, , │ │ │ │ - strmi pc, [r4], -r9, lsr #25 │ │ │ │ + @ instruction: 0x4604fcb5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2 1, cr15, [sl, #256] @ 0x100 │ │ │ │ + ldc2 1, cr15, [r6, #256] @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e65734 │ │ │ │ @@ -18787,24 +18787,24 @@ │ │ │ │ blle 0xffb66368 │ │ │ │ bl 0x1c6cf6c │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r4, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s16 d20, d9, d26 │ │ │ │ - msrmi CPSR_c, #26880 @ 0x6900 │ │ │ │ + msrmi CPSR_c, #29952 @ 0x7500 │ │ │ │ @ instruction: 0xf1712802 │ │ │ │ svclt 0x003c0300 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf1413802 │ │ │ │ @ instruction: 0x463231ff │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmib sp, {r8}^ │ │ │ │ @ instruction: 0xf1401003 │ │ │ │ - ldmib sp, {r0, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r0, ip, lsl #6 │ │ │ │ bne 0x1088fd8 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ bne 0x4a92a4 │ │ │ │ b 0x11e49fc │ │ │ │ ldmeq fp, {r0, r1, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ @@ -18911,20 +18911,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d0 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0x1bdf2de │ │ │ │ + blx 0x1edf2de │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - mcrr2 1, 4, pc, lr, cr0 @ │ │ │ │ + mrrc2 1, 4, pc, sl, cr0 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee61ac │ │ │ │ @@ -18946,27 +18946,27 @@ │ │ │ │ blle 0xffaa65e8 │ │ │ │ bl 0x1c6c9ec │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800002 │ │ │ │ movwcs r8, #130 @ 0x82 │ │ │ │ vmax.s16 d20, d9, d26 │ │ │ │ - b 0x10a16a8 │ │ │ │ + b 0x10a16d8 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5f138 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - blx 0xffedef36 │ │ │ │ + stc2 1, cr15, [r6], {64} @ 0x40 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -19048,21 +19048,21 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ blls 0x202bd0 │ │ │ │ stccs 8, cr7, [r4, #-116] @ 0xffffff8c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ ldmdavc fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ @ instruction: 0xf24faeb1 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xdaabac │ │ │ │ subcc pc, sl, #64, 4 │ │ │ │ - blx 0xfe35f462 │ │ │ │ + blx 0xfe65f462 │ │ │ │ andeq lr, r0, #339968 @ 0x53000 │ │ │ │ blx 0xfec56cbc │ │ │ │ cmnplt r8, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ msreq CPSR_, r2, lsr #3 │ │ │ │ @ instruction: 0xf502fa00 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1c2430d │ │ │ │ @@ -19101,23 +19101,23 @@ │ │ │ │ movwls sl, #19212 @ 0x4b0c │ │ │ │ @ instruction: 0xf298e671 │ │ │ │ adcsmi pc, r2, #16449536 @ 0xfb0000 │ │ │ │ svclt 0x002c41ab │ │ │ │ bleq 0x9eda0 │ │ │ │ bleq 0x5eda4 │ │ │ │ vqrshl.s8 q15, q2, │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x122d34 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000f919 │ │ │ │ - eorseq r1, r4, r0, ror r5 │ │ │ │ + svclt 0x0000f929 │ │ │ │ + eorseq r1, r4, r8, lsl #11 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -19144,15 +19144,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4e10 │ │ │ │ b 0x1101008 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vadd.i16 d16, d9, d0 │ │ │ │ - @ instruction: 0x4606f99d │ │ │ │ + strmi pc, [r6], -r9, lsr #19 │ │ │ │ @ instruction: 0x46404691 │ │ │ │ movwgt pc, #27556 @ 0x6ba4 @ │ │ │ │ blx 0x1344aa │ │ │ │ bl 0x1caf930 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdaeq r8, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -19164,15 +19164,15 @@ │ │ │ │ @ instruction: 0xf00e0203 │ │ │ │ svclt 0x00280201 │ │ │ │ bcs 0x2b558 │ │ │ │ cdpcc 1, 0, cr13, cr1, cr13, {2} │ │ │ │ @ instruction: 0x000cebb0 │ │ │ │ bl 0x1a7464c │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xf974f259 │ │ │ │ + @ instruction: 0xf980f259 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d20 │ │ │ │ blx 0x1342fe │ │ │ │ bl 0x1cde584 │ │ │ │ andsle r0, r3, #57344 @ 0xe000 │ │ │ │ stmdane r0!, {r0, r7, r9, sl, lr} │ │ │ │ @@ -19251,29 +19251,29 @@ │ │ │ │ ldrdvs r0, [sl], #152 @ 0x98 @ │ │ │ │ movweq pc, #835 @ 0x343 @ │ │ │ │ stmib r5, {r3, r5, r6, ip, sp, lr}^ │ │ │ │ str r1, [sp, r1, lsl #6] │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ vadd.f32 d27, d15, d7 │ │ │ │ - vmlal.s q9, d16, d0[5] │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x234858 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9f6f22b │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xdf78c │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xffdef262 │ │ │ │ - eorseq r1, r4, ip, lsr r1 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + @ instruction: 0xffeef262 │ │ │ │ + eorseq r1, r4, r4, asr r1 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7a108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x16e6e30 │ │ │ │ @ instruction: 0xf891b08a │ │ │ │ strcs ip, [r1], -r0 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -19293,15 +19293,15 @@ │ │ │ │ svclt 0x0044cc04 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf95cf140 │ │ │ │ + @ instruction: 0xf968f140 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3b214 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19326,21 +19326,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - andscc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eorscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab95c │ │ │ │ - @ instruction: 0xf960f22b │ │ │ │ + @ instruction: 0xf96cf22b │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19355,23 +19355,23 @@ │ │ │ │ blls 0x27d0bc │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf297bc39 │ │ │ │ @ instruction: 0xf24ffef7 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x12312c │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - svclt 0x0000ff1d │ │ │ │ + svclt 0x0000ff2d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, ip, ror #5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r4, lsl #6 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 0xfedb48f8 │ │ │ │ @ instruction: 0x4604b098 │ │ │ │ andsls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -19408,15 +19408,15 @@ │ │ │ │ ldrmi r3, [r3], #-769 @ 0xfffffcff │ │ │ │ ldmib r1, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0xf88d7863 │ │ │ │ ldmib r4, {r0, r3, r4, ip, sp}^ │ │ │ │ @ instruction: 0xf1402302 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r7, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x1ef560 │ │ │ │ blle 0x52d544 │ │ │ │ @ instruction: 0x0c0ae9dd │ │ │ │ bcc 0x74c24 │ │ │ │ stmdane r0, {r0, r1, r2, r9, ip, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ @@ -19685,79 +19685,79 @@ │ │ │ │ ldmdavc sl!, {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ addsmi r2, r0, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ bcs 0x97adc │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ vrecps.f32 q13, , │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i32 d4, d10, d24 │ │ │ │ - ldmdavc fp!, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavc fp!, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00182b05 │ │ │ │ bicle r4, r6, r8, lsr r6 │ │ │ │ mulcc sp, r8, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmax.f32 d26, d15, d27 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xbe3684 │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - @ instruction: 0xf998fc71 │ │ │ │ + @ instruction: 0xf998fc81 │ │ │ │ @ instruction: 0xf8981007 │ │ │ │ stmdbcs r0, {r0, r1, r2, sp} │ │ │ │ @ instruction: 0xf8b8bfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8a80101 │ │ │ │ blcs 0x275f0 │ │ │ │ @ instruction: 0xf022d1de │ │ │ │ blcs 0xa43f8 │ │ │ │ blcs 0x117964 │ │ │ │ blcs 0x9794c │ │ │ │ ldrtmi fp, [r8], -r4, lsl #30 │ │ │ │ addsle r7, sl, fp, lsr r8 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x7a3acc │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - cdp2 2, 5, cr15, cr8, cr10, {1} │ │ │ │ + cdp2 2, 6, cr15, cr4, cr10, {1} │ │ │ │ stmdage r6, {r0, r3, r4, r7, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ tstpcs r0, fp, lsl r8 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [fp], -r3, lsl #20 │ │ │ │ ldm r7, {r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ ldrb r0, [pc, #15]! @ 0x23647 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ vqshl.s64 d14, d1, #23 │ │ │ │ @ instruction: 0xf24ffc07 │ │ │ │ - vmov.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 d19, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x323b0c │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d10 │ │ │ │ - @ instruction: 0xf7f9fe37 │ │ │ │ + @ instruction: 0xf7f9fe43 │ │ │ │ vadd.f32 d31, d15, d7 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ blmi 0x1e372c │ │ │ │ vhsub.s32 d18, d18, d22 │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc2d │ │ │ │ ... │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r0, lsl #11 │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ mlaseq r4, r8, r5, r1 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7684 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19768,21 +19768,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xa37a4 │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fbe1 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fbf1 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ bl 0x10f910 │ │ │ │ ldmdbvc r3, {r0, r6, r7, r8, ip, sp} │ │ │ │ andcs r4, r0, r4, lsl #13 │ │ │ │ ldrbeq r9, [fp, r2] │ │ │ │ @ instruction: 0xf1039000 │ │ │ │ andls r4, r3, r0, lsl #6 │ │ │ │ @@ -20045,21 +20045,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ blmi 0xa3bf8 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9b6f262 │ │ │ │ - eorseq r1, r4, r8, asr #11 │ │ │ │ + @ instruction: 0xf9c6f262 │ │ │ │ + eorseq r1, r4, r0, ror #11 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ addlt r4, r4, lr, lsl #13 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ muleq pc, ip, r8 @ │ │ │ │ bllt 0xa4a770 │ │ │ │ mulne lr, ip, r8 │ │ │ │ @@ -20480,17 +20480,17 @@ │ │ │ │ blls 0x2fe24c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mcr2 2, 1, pc, cr10, cr6, {4} @ │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2599 @ 0xfffff5d9 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -20528,17 +20528,17 @@ │ │ │ │ blls 0x2fe30c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stc2l 2, cr15, [sl, #600] @ 0x258 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000be27 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000be23 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20698,15 +20698,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple lr, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - mcr2 1, 3, pc, cr0, cr14, {1} @ │ │ │ │ + mcr2 1, 3, pc, cr12, cr14, {1} @ │ │ │ │ bls 0x50b1b4 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48b1a0 │ │ │ │ blls 0x4355dc │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20936,21 +20936,21 @@ │ │ │ │ ldrb r2, [fp, -r1, lsl #6] │ │ │ │ blcs 0x36254 │ │ │ │ rschi pc, sp, r0 │ │ │ │ bvc 0xfe86dd10 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - @ instruction: 0x4603fabf │ │ │ │ + strmi pc, [r3], -pc, asr #21 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ @ instruction: 0xf5a00015 │ │ │ │ movwmi r1, #4224 @ 0x1080 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0xecd4c │ │ │ │ ldrb r5, [r4, -r1, lsl #6]! │ │ │ │ tsteq r1, lr, lsl fp │ │ │ │ @@ -21055,40 +21055,40 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1569] @ 0xfffff9df │ │ │ │ svccs 0x0001e6f2 │ │ │ │ svccs 0x0004d05d │ │ │ │ ldmdavc r0, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr14, cr15, {1} @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3d │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d9 │ │ │ │ - blx 0xfece3a8c │ │ │ │ + blx 0xfece3abc │ │ │ │ strcs pc, [r8, #-898] @ 0xfffffc7e │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae730 │ │ │ │ b 0x1124360 │ │ │ │ adcsmi r0, r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf1c69309 │ │ │ │ andls r0, r8, #40894464 @ 0x2700000 │ │ │ │ strbt r9, [r3], #1543 @ 0x607 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185dec0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d23 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xa64c10 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041f9ab │ │ │ │ + @ instruction: 0xf041f9bb │ │ │ │ ldrt r4, [pc], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, pc, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ssat sl, #21, r7, lsl #26 │ │ │ │ @ instruction: 0xf96af296 │ │ │ │ @@ -21101,50 +21101,50 @@ │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r6, -r4, lsr #29]! │ │ │ │ mvnsle r4, #244, 10 @ 0x3d000000 │ │ │ │ bge 0x2af3bc │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ ldmdavc r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, , │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x425078 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d9 │ │ │ │ - vqdmulh.s d31, d31, d1 │ │ │ │ - vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vqdmulh.s d31, d31, d13 │ │ │ │ + vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x276480 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - blx 0x1ce148e │ │ │ │ + blx 0x1fe148e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, ip, ror #5 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r4, lsl #6 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - andcs pc, r0, r5, asr fp @ │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, r1, ror #22 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - svclt 0x0000fb47 │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + svclt 0x0000fb53 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d068 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -21336,17 +21336,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf295bd70 │ │ │ │ svclt 0x0000ff79 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7e50 │ │ │ │ @ instruction: 0x46143cd0 │ │ │ │ @@ -21386,15 +21386,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - @ instruction: 0xf8fef13e │ │ │ │ + @ instruction: 0xf90af13e │ │ │ │ bls 0x50bc78 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48bc64 │ │ │ │ blls 0x4360a0 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21619,20 +21619,20 @@ │ │ │ │ ldrbmi lr, [r3], -r2, ror #14 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0, #-237] @ 0xffffff13 │ │ │ │ @ instruction: 0xf0457aa1 │ │ │ │ strmi r0, [fp], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf24faeb9 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0xfeca5494 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r8, #-384]! @ 0xfffffe80 │ │ │ │ + ldc2l 2, cr15, [r8, #-384]! @ 0xfffffe80 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ rsbsmi pc, lr, r3, lsr #32 │ │ │ │ andeq pc, r0, r0, lsr #11 │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicpl lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7df1dc │ │ │ │ @@ -21738,19 +21738,19 @@ │ │ │ │ movwcs r0, #17668 @ 0x4504 │ │ │ │ strt r2, [r8], -r2, lsl #4 │ │ │ │ ldrbt r2, [r2], r0, lsl #10 │ │ │ │ subsle r2, lr, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7850 │ │ │ │ vceq.f32 q13, , q15 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xfa5a68 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ - cdp2 2, 8, cr15, cr8, cr8, {1} │ │ │ │ + cdp2 2, 9, cr15, cr4, cr8, {1} │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ strbeq pc, [r5, #-111] @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425e │ │ │ │ blx 0xa8e4c │ │ │ │ bl 0xfe9a21dc │ │ │ │ blx 0x8a6a0c │ │ │ │ strcs pc, [r3, -r6, lsl #12] │ │ │ │ @@ -21758,20 +21758,20 @@ │ │ │ │ movwls pc, #37390 @ 0x920e @ │ │ │ │ andpl lr, r7, #3358720 @ 0x334000 │ │ │ │ strbt r2, [sp], #1288 @ 0x508 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185e998 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d15, d22 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xa656c0 │ │ │ │ vqsub.s32 q9, q0, │ │ │ │ - @ instruction: 0xf041fc53 │ │ │ │ + @ instruction: 0xf041fc63 │ │ │ │ ldrt r4, [lr], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, lr, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r3], r1, lsr #26 │ │ │ │ ldc2 2, cr15, [r2], {149} @ 0x95 │ │ │ │ @@ -21784,50 +21784,50 @@ │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r5, -r3, lsr #29]! │ │ │ │ ldmle r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ bge 0x2afe6c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdavc r0, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, , │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x425b28 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d8 │ │ │ │ - vceq.f32 d31, d15, d25 │ │ │ │ - vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf24ffe35 │ │ │ │ + vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x276f30 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - cdp2 2, 1, cr15, cr10, cr8, {1} │ │ │ │ + cdp2 2, 2, cr15, cr6, cr8, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, ip, ror #5 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r4, lsl #6 │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -sp │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - strdcs pc, [r0], -sp │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, r9, lsl #28 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - svclt 0x0000fdef │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + svclt 0x0000fdfb │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8830c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21884,15 +21884,15 @@ │ │ │ │ svceq 0x00db9126 │ │ │ │ tstpeq ip, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorls r9, r9, #38797312 @ 0x2500000 │ │ │ │ @ instruction: 0xf0409028 │ │ │ │ eorcs r8, r8, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0xf003a82a │ │ │ │ movwls r0, #21249 @ 0x5301 │ │ │ │ - stmia r6!, {r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r6!, {r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #16436 @ 0x4034 @ │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r7, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21903,29 +21903,29 @@ │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ tstcs ip, #3358720 @ 0x334000 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ blvc 0xe0e74 │ │ │ │ - ldc2l 1, cr15, [r2], #244 @ 0xf4 │ │ │ │ + ldc2l 1, cr15, [lr], #244 @ 0xf4 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60e84 │ │ │ │ - stc2l 1, cr15, [sl], #244 @ 0xf4 │ │ │ │ + ldc2l 1, cr15, [r6], #244 @ 0xf4 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ ldmdage r2!, {r2, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60e94 │ │ │ │ - stc2l 1, cr15, [r2], #244 @ 0xf4 │ │ │ │ + stc2l 1, cr15, [lr], #244 @ 0xf4 │ │ │ │ blvc 0xe0edc │ │ │ │ @ instruction: 0x4632463b │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ blvc 0x60ea8 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [r6], {61} @ 0x3d │ │ │ │ + stc2l 1, cr15, [r2], #244 @ 0xf4 │ │ │ │ ldmib sp, {r2, r3, r4, r8, sl, fp, ip, pc}^ │ │ │ │ ldmib sp, {r3, r4, r9, sl, sp}^ │ │ │ │ ldmdbne r2, {r1, r3, r4, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0x3116e9dd │ │ │ │ ldcls 8, cr9, [r4, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0x0c00eb56 │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ @@ -22014,15 +22014,15 @@ │ │ │ │ @ instruction: 0xf0344073 │ │ │ │ eorls r0, r5, #12, 2 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ andhi pc, r7, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vsubw.s8 , , d5 │ │ │ │ - @ instruction: 0xf8baefe4 │ │ │ │ + @ instruction: 0xf8baeff4 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldrbt r3, [r9], r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r8, [r0], #-2584 @ 0xfffff5e8 │ │ │ │ @ instruction: 0x4080f5b0 │ │ │ │ @@ -22499,19 +22499,19 @@ │ │ │ │ streq pc, [r4], #-68 @ 0xffffffbc │ │ │ │ andcs r2, r2, #4, 2 │ │ │ │ bcs 0x9f5c0 │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a04 │ │ │ │ @ instruction: 0xf43f785b │ │ │ │ vceq.f32 d26, d31, d9 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xfeca6650 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf894f228 │ │ │ │ + @ instruction: 0xf8a0f228 │ │ │ │ strtcs r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7ff9306 │ │ │ │ strcs fp, [r8, -sl, ror #21] │ │ │ │ ldrdcs lr, [r0, -r1]! │ │ │ │ ldr r2, [lr, -r5, lsl #4]! │ │ │ │ movweq lr, #6743 @ 0x1a57 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ @@ -22539,20 +22539,20 @@ │ │ │ │ @ instruction: 0x9e08bab6 │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89ae59b │ │ │ │ svccs 0x0000700d │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136, 22 @ 0x22000 │ │ │ │ - mrc2 2, 1, pc, cr6, cr15, {2} │ │ │ │ + mcr2 2, 2, pc, cr6, cr15, {2} @ │ │ │ │ @ instruction: 0xf882fab2 │ │ │ │ blx 0xfee146b8 │ │ │ │ @ instruction: 0xf108f887 │ │ │ │ @ instruction: 0xf1a80820 │ │ │ │ @ instruction: 0xf1a80920 │ │ │ │ blx 0xa76e0 │ │ │ │ blx 0x222a84 │ │ │ │ @@ -22645,55 +22645,55 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r2, r4, r5, r6, r7, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d1060 │ │ │ │ ldclge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x7f7c6c │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff6cf227 │ │ │ │ + @ instruction: 0xff78f227 │ │ │ │ andcs r2, r3, #8, 2 │ │ │ │ ldmdavc fp, {r0, r2, r3, r4, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff7e43fc │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff58f227 │ │ │ │ + @ instruction: 0xff64f227 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x4a68e0 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - vmax.f32 , , │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vrecps.f32 , , │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x3264fc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r4, #-380]! @ 0xfffffe84 │ │ │ │ + stc2l 2, cr15, [r4, #-380] @ 0xfffffe84 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x226910 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xff36f227 │ │ │ │ - eorseq r1, r4, r8, lsr #2 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ + @ instruction: 0xff42f227 │ │ │ │ + eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ eorseq r1, r4, r0, lsl r1 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + eorseq r1, r4, r8, lsr #2 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb7a448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r9], r8 │ │ │ │ ldrdge pc, [r8, -sp]! │ │ │ │ movtcs lr, #10701 @ 0x29cd │ │ │ │ @@ -22771,15 +22771,15 @@ │ │ │ │ @ instruction: 0xf8cd4100 │ │ │ │ adcsmi r8, r3, r0, lsr #1 │ │ │ │ b 0x140aa64 │ │ │ │ @ instruction: 0xf0333bd2 │ │ │ │ @ instruction: 0xf041010c │ │ │ │ eorcs r8, r8, #212 @ 0xd4 │ │ │ │ vmlal.s8 q5, d3, d28 │ │ │ │ - @ instruction: 0x2e03e9fa │ │ │ │ + vmlacs.f32 s28, s6, s20 │ │ │ │ @ instruction: 0xf8bad105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r7, [r0], #-2856 @ 0xfffff4d8 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc 5, cr2, [sp] │ │ │ │ @@ -22790,29 +22790,29 @@ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf13c451e │ │ │ │ - strbmi pc, [r2], -r5, lsl #28 @ │ │ │ │ + @ instruction: 0x4642fe11 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ @ instruction: 0xf13ca81e │ │ │ │ - @ instruction: 0x4622fdfd │ │ │ │ + strtmi pc, [r2], -r9, lsl #28 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r6, {r8, sl, lr} │ │ │ │ @ instruction: 0xf13ca834 │ │ │ │ - ldc 13, cr15, [sp, #980] @ 0x3d4 │ │ │ │ + ldc 14, cr15, [sp, #4] │ │ │ │ strbmi r7, [r2], -r4, lsl #22 │ │ │ │ ldmdbge r2, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf13c0800 │ │ │ │ - ldmdals lr, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdals lr, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrcs lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrls lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r1, r4, fp, ip}^ │ │ │ │ ldmdals pc, {r3, r4, r8, ip, sp} @ │ │ │ │ @ instruction: 0x0c00eb54 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -22888,15 +22888,15 @@ │ │ │ │ cdpcs 7, 0, cr8, cr5, cr7, {2} │ │ │ │ rschi pc, r1, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002d05 │ │ │ │ ldrtmi r8, [lr], pc, ror #5 │ │ │ │ andne lr, r2, #3637248 @ 0x378000 │ │ │ │ mullt r1, lr, r8 │ │ │ │ vhadd.s8 d18, d1, d24 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ @ instruction: 0xf0420334 │ │ │ │ blx 0x36fb2 │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ stmib sp, {r2, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ bge 0xb2b06c │ │ │ │ biccc lr, fp, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22910,15 +22910,15 @@ │ │ │ │ stmdals r3, {r2, r5, r8, r9, sl, pc} │ │ │ │ pop {r0, r3, r4, r5, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhsub.s8 d18, d1, d24 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ @ instruction: 0xf89e0334 │ │ │ │ blx 0xd280e │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89a32f4 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0x07d243d2 │ │ │ │ svcge 0x0020e7cd │ │ │ │ @@ -22969,21 +22969,21 @@ │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ @ instruction: 0xf0103000 │ │ │ │ @ instruction: 0xf0400310 │ │ │ │ @ instruction: 0xf010827e │ │ │ │ svclt 0x001c0002 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ svcge 0x0067f47f │ │ │ │ - andscc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eorscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x1eef254 │ │ │ │ - stc2l 2, cr15, [r4], #156 @ 0x9c │ │ │ │ + ldc2l 2, cr15, [r0], #156 @ 0x9c │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ strb fp, [r8, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0x3326e9cd │ │ │ │ ldmibcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x332ae9cd │ │ │ │ cdpeq 1, 9, cr15, cr8, cr13, {0} │ │ │ │ @@ -22999,15 +22999,15 @@ │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ ldr fp, [r6], -r0, asr #5 │ │ │ │ @ instruction: 0xf89e2300 │ │ │ │ ldrmi fp, [r9], -r1 │ │ │ │ @ instruction: 0xe72c461a │ │ │ │ vrhadd.s8 d18, d1, d24 │ │ │ │ - vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d16, d0, d0[2] │ │ │ │ @ instruction: 0xf8de0c34 │ │ │ │ ldmib lr, {r3}^ │ │ │ │ blx 0x6f582 │ │ │ │ @ instruction: 0xf8dec104 │ │ │ │ tstmi r3, #12 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ @@ -23098,15 +23098,15 @@ │ │ │ │ umullvs pc, r0, sp, r8 @ │ │ │ │ rsbmi r2, sl, r1, lsl #6 │ │ │ │ adcsmi r2, r3, r4, lsl #10 │ │ │ │ blcc 0xff4e141c │ │ │ │ andseq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0000e6e6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror #11 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ mulne r1, lr, r8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstlt r1, r3, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8de4603 │ │ │ │ @ instruction: 0xf5066004 │ │ │ │ @ instruction: 0xf108587f │ │ │ │ @@ -23285,15 +23285,15 @@ │ │ │ │ stmmi r0, {r1, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ @ instruction: 0xf8ce4200 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ tstcs r0, #12 │ │ │ │ eorcs lr, r8, #195035136 @ 0xba00000 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21777 @ 0x5511 │ │ │ │ @ instruction: 0xf89de604 │ │ │ │ strb r6, [r4], -r0, lsl #1 │ │ │ │ mulscs r1, sl, r8 │ │ │ │ @@ -23453,21 +23453,21 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fae1c │ │ │ │ @ instruction: 0xf89a0e00 │ │ │ │ @ instruction: 0xf04e100a │ │ │ │ strmi r0, [sl], -r0, asr #28 │ │ │ │ stmdbcs r0, {r3, r7, r9, sl, lr} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc9 │ │ │ │ vhsub.s16 , q15, q6 │ │ │ │ - @ instruction: 0xf89aff11 │ │ │ │ + @ instruction: 0xf89aff21 │ │ │ │ orrslt r0, r8, #16 │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ mullt r1, lr, r8 │ │ │ │ stmiami r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8aa4313 │ │ │ │ ldmib lr, {ip, sp}^ │ │ │ │ @@ -23599,15 +23599,15 @@ │ │ │ │ movwcs r9, #4904 @ 0x1328 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ @ instruction: 0x91294311 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #48, 4 │ │ │ │ vmlal.s8 q5, d2, d28 │ │ │ │ - @ instruction: 0xf7ffeb82 │ │ │ │ + @ instruction: 0xf7ffeb92 │ │ │ │ stmdbls pc, {r3, r7, r8, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mvnsmi r8, #203 @ 0xcb │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ @ instruction: 0xf10343e9 │ │ │ │ blx 0x1b56d8 │ │ │ │ @ instruction: 0xf04ff000 │ │ │ │ @@ -23659,15 +23659,15 @@ │ │ │ │ strcs fp, [r1], -r8, lsr #30 │ │ │ │ @ instruction: 0xf1521876 │ │ │ │ svclt 0x00280600 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strls r0, [r4], -r1, lsl #12 │ │ │ │ strls r2, [r7], -r1, lsl #12 │ │ │ │ svclt 0x0000e5ad │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ @ instruction: 0xf8ba9907 │ │ │ │ strmi r3, [r8], r0 │ │ │ │ mullt r1, lr, r8 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf8aa460a │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ ldmiblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -23675,20 +23675,20 @@ │ │ │ │ strmi r0, [r2], -r0, asr #28 │ │ │ │ ldrb r4, [lr], #-1664 @ 0xfffff980 │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ ldrb r4, [sl], #-1734 @ 0xfffff93a │ │ │ │ mulne sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf24fae72 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xff3274b8 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - tstpcs r1, r7, asr sp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, r7, ror #26 @ p-variant is OBSOLETE │ │ │ │ stmdals r4, {r0, r4, r8, ip, pc} │ │ │ │ @ instruction: 0x9c0e990d │ │ │ │ stmdals r7, {r0, lr} │ │ │ │ andmi r9, r4, sl, lsl #30 │ │ │ │ subseq lr, r6, r6, lsl #21 │ │ │ │ svclt 0x000842a0 │ │ │ │ @ instruction: 0xf43f428f │ │ │ │ @@ -23819,19 +23819,19 @@ │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43f2d06 │ │ │ │ vstrcs d10, [r5, #-684] @ 0xfffffd54 │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff46be │ │ │ │ vqdmlsl.s16 , d19, d1 │ │ │ │ andcs pc, r0, r1, lsl ip @ │ │ │ │ - bicscs pc, r4, pc, asr #4 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - cdp2 2, 4, cr15, cr4, cr6, {1} │ │ │ │ + cdp2 2, 5, cr15, cr0, cr6, {1} │ │ │ │ b 0x28da58 │ │ │ │ b 0x68664 │ │ │ │ b 0x17aae64 │ │ │ │ rsbsle r0, r1, r4, lsl #8 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -23883,68 +23883,68 @@ │ │ │ │ @ instruction: 0x4321980f │ │ │ │ @ instruction: 0xf013e553 │ │ │ │ tstle r3, r0, ror #30 │ │ │ │ andeq pc, r8, r3, asr #32 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ff2503 │ │ │ │ svclt 0x0000b9a9 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r0, lsl r3 │ │ │ │ @ instruction: 0xf1c29904 │ │ │ │ blx 0x2677c0 │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ @ instruction: 0xf1a24301 │ │ │ │ blx 0xa677cc │ │ │ │ blx 0xaa3f58 │ │ │ │ movwmi pc, #4096 @ 0x1000 @ │ │ │ │ vabd.s8 d30, d15, d15 │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x8e7c20 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - @ instruction: 0xf043fdad │ │ │ │ + @ instruction: 0xf043fdb9 │ │ │ │ strcs r0, [r2, #-4] │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ blmi 0x727c40 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q3, │ │ │ │ - mulcs r0, sp, sp │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r9, lsr #27 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b17 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r2, #152] @ 0x98 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + ldc2 2, cr15, [lr, #152] @ 0x98 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ vhsub.s16 , q15, q6 │ │ │ │ - andcs pc, r0, r9, ror fp @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r9, lsl #23 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - andcs pc, r0, fp, ror sp @ │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, r7, lsl #27 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - svclt 0x0000fd6d │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - mlaseq r4, r0, r3, r1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + svclt 0x0000fd79 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, lsr #7 │ │ │ │ eorseq r1, r4, r0, lsl r1 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + eorseq r1, r4, r8, lsr #2 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [fp], r5, lsr #1 │ │ │ │ strcs r4, [r0], -r3, asr #23 │ │ │ │ @ instruction: 0xf3c00bc4 │ │ │ │ @@ -24019,15 +24019,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf13b230e │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5b1cc │ │ │ │ blle 0x3cd9c4 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17b920c │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -24538,49 +24538,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ blls 0x153354 │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ blcs 0x886f4 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xfefe862c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - bvc 0xfe9e641c │ │ │ │ + bvc 0xfe9e644c │ │ │ │ svclt 0x00022e01 │ │ │ │ @ instruction: 0x460b7016 │ │ │ │ @ instruction: 0xf47f2040 │ │ │ │ str sl, [ip, #-3702] @ 0xfffff18a │ │ │ │ @ instruction: 0xf0403b18 │ │ │ │ str r0, [r5, #-4] │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ rscshi pc, pc, #0 │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr13, {3} │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adccc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d26 │ │ │ │ vhsub.s32 d2, d22, d17 │ │ │ │ - mcrcs 8, 0, pc, cr5, cr13, {3} @ │ │ │ │ + cdpcs 8, 0, cr15, cr5, cr9, {4} │ │ │ │ blvc 0x191c708 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vceq.f32 d26, d15, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xfe8a82a8 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - b 0x1627b74 │ │ │ │ + b 0x1627bb4 │ │ │ │ @ instruction: 0xf0000306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ stmib r2, {r8, sp}^ │ │ │ │ stmdble r5, {r1, r8} │ │ │ │ @@ -24731,17 +24731,17 @@ │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subsvs pc, r0, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ ldrbt r8, [r4], #-35 @ 0xffffffdd │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ blcs 0x4700c │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -24935,61 +24935,61 @@ │ │ │ │ vaddhn.i32 d14, q9, q1 │ │ │ │ andcs pc, r0, r3, ror #22 │ │ │ │ beq 0x1230c0 │ │ │ │ b 0x13b9fac │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmov.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 d19, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x9a8c68 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - andcs pc, r0, r9, lsl #27 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mulcs r0, r5, sp │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - blls 0x167dcc │ │ │ │ + blls 0x167dfc │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44facc0 │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ vpmin.s8 , , │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x628ca8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - andcs pc, r0, r9, ror #26 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, r5, ror sp @ │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - vmla.f32 , , │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vadd.f32 , , │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x2e88e0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x10e51a6 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + blx 0x14e51a6 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscc pc, r0, pc, asr #4 │ │ │ │ + addcc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0xde51be │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, lsl #11 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + blx 0x11e51be │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ mlaseq r4, r8, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb7fa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blls 0x13a2e0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -25077,15 +25077,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf13a230e │ │ │ │ - ldmib sp, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5c254 │ │ │ │ blle 0x3cea4c │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17ba294 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -25593,49 +25593,49 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ blcs 0x14fde8 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ @ instruction: 0x2000adba │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf868f225 │ │ │ │ + @ instruction: 0xf874f225 │ │ │ │ vmlacs.f32 s14, s3, s13 │ │ │ │ andsvc fp, r6, r2, lsl #30 │ │ │ │ subcs r4, r0, fp, lsl #12 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blcc 0xff062660 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf012e50d │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf0178306 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ cdpcs 0, 0, cr8, cr1, cr15, {7} │ │ │ │ ldclge 4, cr15, [sp, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfeb3ab28 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf83ef225 │ │ │ │ + @ instruction: 0xf84af225 │ │ │ │ cmple pc, r5, lsl #28 │ │ │ │ blcs 0x47fe4 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #166912 @ 0x28c00 │ │ │ │ - mcr2 2, 1, pc, cr0, cr12, {2} @ │ │ │ │ + mrc2 2, 1, pc, cr0, cr12, {2} │ │ │ │ movweq lr, #27223 @ 0x6a57 │ │ │ │ rsbshi pc, sl, #0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ stceq 1, cr15, [r5], {172} @ 0xac │ │ │ │ svceq 0x0001f1bc │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ @@ -25788,17 +25788,17 @@ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf88d331c │ │ │ │ stmdahi r3!, {r4, r6, sp, lr} │ │ │ │ vst4.16 {d18-d21}, [r3], r0 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e472 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ blcs 0x48090 │ │ │ │ sbcshi pc, r9, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -25994,61 +25994,61 @@ │ │ │ │ @ instruction: 0xf291e47b │ │ │ │ andcs pc, r0, sp, lsl fp @ │ │ │ │ beq 0x12414c │ │ │ │ b 0x13bb038 │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmov.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 d19, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x9a9cf4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - andcs pc, r0, r3, asr #26 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, pc, asr #26 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - blls 0x168d40 │ │ │ │ + blls 0x168d70 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf04facb9 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 , , q12 │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x629d34 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - andcs pc, r0, r3, lsr #26 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, pc, lsr #26 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - vmla.f32 d31, d15, d5 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vadd.f32 d31, d15, d17 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x2e996c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfff6622c │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + blx 0x36622e │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscc pc, r0, pc, asr #4 │ │ │ │ + addcc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0xffc66244 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, lsl #11 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + blx 0x66246 │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ mlaseq r4, r8, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r2], #660 @ 0x294 │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -26134,15 +26134,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf139230e │ │ │ │ - ldmib sp, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2dad8 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29aa8 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -26673,45 +26673,45 @@ │ │ │ │ mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ svceq 0x0004f1bb │ │ │ │ orrhi pc, r8, r0, lsl #4 │ │ │ │ svceq 0x0001f1bb │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ ldcge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0xff16a788 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s32 d9, d3, d0 │ │ │ │ - @ instruction: 0xf012fff9 │ │ │ │ + vhadd.s32 d9, d4, d0 │ │ │ │ + @ instruction: 0xf012f805 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01e8372 │ │ │ │ @ instruction: 0xf0400e0c │ │ │ │ stccs 1, cr8, [r1, #-88] @ 0xffffffa8 │ │ │ │ stclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf24faeb9 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfedfbccc │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xffdcf223 │ │ │ │ + @ instruction: 0xffe8f223 │ │ │ │ bicvs pc, r0, r1, lsr #11 │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ stccs 4, cr14, [r5, #-820] @ 0xfffffccc │ │ │ │ blvc 0x191e860 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , q15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xfeb2a3f4 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - teqpmi r2, #11840 @ p-variant is OBSOLETE @ 0x2e40 │ │ │ │ + teqpmi r2, #12864 @ p-variant is OBSOLETE @ 0x3240 │ │ │ │ sbcshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ svcne 0x007a8130 │ │ │ │ svclt 0x009e2a01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ @ instruction: 0xf10cd908 │ │ │ │ @@ -26872,17 +26872,17 @@ │ │ │ │ andeq pc, r5, #-1073741782 @ 0xc000002a │ │ │ │ bcs 0x97118 │ │ │ │ ldcge 6, cr15, [ip], #508 @ 0x1fc │ │ │ │ bl 0x763fb0 │ │ │ │ bl 0x13ad5e4 │ │ │ │ strbtmi r0, [r2], -r5, lsl #10 │ │ │ │ svclt 0x0000e773 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ bl 0xfec89478 │ │ │ │ @ instruction: 0xf47f7f95 │ │ │ │ strcs sl, [r6, #-3125] @ 0xfffff3cb │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subspl pc, r0, sp, lsl #17 │ │ │ │ @@ -27120,62 +27120,62 @@ │ │ │ │ @ instruction: 0xf290e415 │ │ │ │ strcs pc, [r0, -pc, asr #20] │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x103c4ac │ │ │ │ ldrtmi r0, [sl], -r2, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmov.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 d19, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x9eae90 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d3 │ │ │ │ - @ instruction: 0xf1bbfc75 │ │ │ │ + @ instruction: 0xf1bbfc81 │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ strcs sl, [r0, #-3171] @ 0xfffff39d │ │ │ │ ldrbvc pc, [r0, #1735]! @ 0x6c7 @ │ │ │ │ blt 0x689f0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x7aaeb8 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - stc2l 2, cr15, [r2], #-140 @ 0xffffff74 │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + stc2l 2, cr15, [lr], #-140 @ 0xffffff74 │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #24, 22 @ 0x6000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mrrc2 2, 2, pc, r4, cr3 @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + stc2l 2, cr15, [r0], #-140 @ 0xffffff74 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscc pc, r0, pc, asr #4 │ │ │ │ + addcc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #18432 @ 0x4800 │ │ │ │ - blx 0xf673a8 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + blx 0x13673a8 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, pc, lsr #20 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, pc, lsr sl @ │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - svclt 0x0000fc2d │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, lsl #11 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ + svclt 0x0000fc39 │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ mlaseq r4, r8, r5, r1 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @ instruction: 0xf0138823 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ @@ -27234,15 +27234,15 @@ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ cdp 7, 0, cr0, cr1, cr11, {7} │ │ │ │ vmov s0, r2 │ │ │ │ stmib sp, {r4, r7, r9, fp, ip}^ │ │ │ │ svclt 0x00480204 │ │ │ │ bne 0x10a6650 │ │ │ │ vrhadd.s8 d9, d0, d3 │ │ │ │ - cdp 8, 1, cr15, cr0, cr3, {1} │ │ │ │ + cdp 8, 1, cr15, cr0, cr15, {1} │ │ │ │ bls 0x1793d8 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ stmdahi r2!, {r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ sbcsle r8, r0, r2, lsr #32 │ │ │ │ @@ -27348,15 +27348,15 @@ │ │ │ │ mcrr 13, 1, r9, r3, cr2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ stmib sp, {r4, r8, r9, fp, sp}^ │ │ │ │ strbeq r2, [sp, r8, lsl #6]! │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ cdp 15, 11, cr11, cr1, cr8, {2} │ │ │ │ @ instruction: 0xf1ff2b42 │ │ │ │ - vstr d15, [sp, #756] @ 0x2f4 │ │ │ │ + vstr d15, [sp, #804] @ 0x324 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ movwcs lr, #3078 @ 0xc06 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ andmi pc, r0, #44 @ 0x2c │ │ │ │ svclt 0x0008429a │ │ │ │ svceq 0x0000f1be │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27475,16 +27475,16 @@ │ │ │ │ andslt sp, r2, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xff80f28f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsr #1 │ │ │ │ strcs r4, [r0, -sp, asr #23] │ │ │ │ ldrbteq pc, [pc], -r0 @ │ │ │ │ @@ -27561,15 +27561,15 @@ │ │ │ │ mlashi r9, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4201 @ 0x1069 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1382310 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2f130 │ │ │ │ ldrdgt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2b0f8 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -28103,45 +28103,45 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ blcs 0x152524 │ │ │ │ cmnphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ mulcs r0, fp, sp │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc5 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2l 2, cr15, [sl], {34} @ 0x22 │ │ │ │ + ldc2l 2, cr15, [r6], {34} @ 0x22 │ │ │ │ @ instruction: 0xf0403bc0 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ teqphi r3, #0 @ p-variant is OBSOLETE │ │ │ │ mcreq 0, 0, pc, cr12, cr14, {0} @ │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2f01 │ │ │ │ svccs 0x0004ad68 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adccc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s32 d2, d18, d17 │ │ │ │ - svccs 0x0005fca9 │ │ │ │ + svccs 0x0005fcb5 │ │ │ │ blvc 0x191febc │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , q13 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xfeb6ba50 │ │ │ │ vqsub.s16 q9, q5, │ │ │ │ - b 0x16ea3cc │ │ │ │ + b 0x16ea40c │ │ │ │ @ instruction: 0xf0000307 │ │ │ │ @ instruction: 0xf1bc82a0 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1ac811a │ │ │ │ @ instruction: 0xf1bc0c05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -28303,17 +28303,17 @@ │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ tstcc lr, #3358720 @ 0x334000 │ │ │ │ subsvc pc, r8, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ strb r8, [r8], #-35 @ 0xffffffdd │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ blcs 0x4a7e0 │ │ │ │ rschi pc, r7, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf0436710 │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -28522,61 +28522,61 @@ │ │ │ │ @ instruction: 0xff5cf28e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r4, [r6], fp, lsl #6 │ │ │ │ b 0x1050bbc │ │ │ │ strbtmi r0, [r2], -r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r7, lsl #6 │ │ │ │ vrshl.s8 d30, d24, d31 │ │ │ │ - vmov.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 d19, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x9ac478 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - andcs pc, r0, r1, lsl #19 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, sp, lsl #19 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - blls 0x16a5bc │ │ │ │ + blls 0x16a5ec │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44fac95 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 d27, d15, d21 │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x62c4b8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - andcs pc, r0, r1, ror #18 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + andcs pc, r0, sp, ror #18 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - vmul.i8 , , │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vmul.i8 , , │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x2ec0f0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff3af259 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + @ instruction: 0xff4af259 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscc pc, r0, pc, asr #4 │ │ │ │ + addcc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0xff2ef259 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r0, lsl #11 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + @ instruction: 0xff3ef259 │ │ │ │ + eorseq r1, r4, r8, asr #11 │ │ │ │ mlaseq r4, r8, r5, r1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8ec84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sp, r0, lsr #29 │ │ │ │ ldrdhi pc, [ip, #-141]! @ 0xffffff73 │ │ │ │ @@ -28657,15 +28657,15 @@ │ │ │ │ smladxcs r4, sl, r7, r9 │ │ │ │ b 0x10351c0 │ │ │ │ eorsls r3, r7, #193 @ 0xc1 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ teqls fp, #56 @ 0x38 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ vtst. d26, d13, d28 │ │ │ │ - blls 0x1e71c0 │ │ │ │ + blls 0x1e7200 │ │ │ │ b 0x117ce48 │ │ │ │ @ instruction: 0xf0150307 │ │ │ │ movwls r0, #36704 @ 0x8f60 │ │ │ │ ldrthi pc, [r9], #64 @ 0x40 @ │ │ │ │ b 0xfe1d2f74 │ │ │ │ ldrbeq r0, [fp, r8, lsl #12] │ │ │ │ svclt 0x00449b64 │ │ │ │ @@ -28695,29 +28695,29 @@ │ │ │ │ stmib sp, {r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ strbmi r2, [r2], -r8, lsr #6 │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf1367b02 │ │ │ │ - ldrtmi pc, [r2], -r1, ror #31 @ │ │ │ │ + ldrtmi pc, [r2], -sp, ror #31 @ │ │ │ │ stmdbge r6!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf1368b00 │ │ │ │ - @ instruction: 0x4642ffd9 │ │ │ │ + strbmi pc, [r2], -r5, ror #31 @ │ │ │ │ stmdbge r0!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #272] @ 0x110 │ │ │ │ @ instruction: 0xf1368b00 │ │ │ │ - ldc 15, cr15, [sp, #836] @ 0x344 │ │ │ │ + ldc 15, cr15, [sp, #884] @ 0x374 │ │ │ │ ldrtmi r7, [r2], -r2, lsl #22 │ │ │ │ ldmdbge ip, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf1360900 │ │ │ │ - stcls 15, cr15, [r8, #-788]! @ 0xfffffcec │ │ │ │ + stcls 15, cr15, [r8, #-836]! @ 0xfffffcbc │ │ │ │ ldrdcs lr, [r4, -sp]! │ │ │ │ ldmib sp, {r2, r4, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdbne r2, {r1, r2, r5, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x0322e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r2], r9, lsr #26 │ │ │ │ svclt 0x00284169 │ │ │ │ @@ -29263,15 +29263,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ ldrbhi pc, [r7, #-0]! @ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - svc 0x003ef27c │ │ │ │ + svc 0x004ef27c │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ nopeq {69} @ 0x45 │ │ │ │ blls 0x251774 │ │ │ │ cmppeq r0, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r4, #-64]! @ 0xffffffc0 @ │ │ │ │ vldrcs d9, [r2, #-16] │ │ │ │ @ instruction: 0xf0007b1b │ │ │ │ @@ -29602,49 +29602,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ bls 0x397dd4 │ │ │ │ vpmax.s8 d18, d0, d4 │ │ │ │ bls 0x38d2c4 │ │ │ │ sbcslt r3, r2, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, sl, lsr #28 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc3 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf914f221 │ │ │ │ + @ instruction: 0xf920f221 │ │ │ │ streq pc, [r2, #-21] @ 0xffffffeb │ │ │ │ ldrthi pc, [sp], r0 @ │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ stccs 1, cr8, [r4], {125} @ 0x7d │ │ │ │ svcge 0x000af43f │ │ │ │ - addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adccc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s32 d2, d17, d17 │ │ │ │ - @ instruction: 0xf5acf8f7 │ │ │ │ + @ instruction: 0xf5acf903 │ │ │ │ @ instruction: 0xf0414cc0 │ │ │ │ str r0, [lr], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x4605785c │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ ldrtmi lr, [r4], -r7, lsr #8 │ │ │ │ stccs 6, cr14, [r5], {189} @ 0xbd │ │ │ │ blls 0x16161c │ │ │ │ blcs 0x4be6c │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #169984 @ 0x29800 │ │ │ │ - mcr2 2, 6, pc, cr12, cr8, {2} @ │ │ │ │ + mrc2 2, 6, pc, cr12, cr8, {2} │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01c84a7 │ │ │ │ @ instruction: 0xf0000c3f │ │ │ │ andcs r8, r0, #-1459617792 @ 0xa9000000 │ │ │ │ @ instruction: 0x464e46d3 │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ac4689 │ │ │ │ @@ -29800,17 +29800,17 @@ │ │ │ │ bcs 0x4bdd8 │ │ │ │ ldrbhi pc, [r8, #-64] @ 0xffffffc0 @ │ │ │ │ andcs r2, r1, #0 │ │ │ │ andsvc r4, sl, r1, ror #12 │ │ │ │ strmi r4, [r2], -r5, lsl #12 │ │ │ │ strmi r4, [r4], r6, lsl #12 │ │ │ │ blt 0xff02b3a4 │ │ │ │ - eorseq r1, r4, r8, lsr #2 │ │ │ │ - eorseq r1, r4, r8, lsr #12 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r0, asr #2 │ │ │ │ + eorseq r1, r4, r0, asr #12 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ @ instruction: 0xf89d9a64 │ │ │ │ @ instruction: 0x071130d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1613e8 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecedfd4 │ │ │ │ @@ -29965,15 +29965,15 @@ │ │ │ │ @ instruction: 0xf7ff2338 │ │ │ │ blvc 0xfecdbfdc │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ bge 0xfe16a82c │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - stmib r2, {r2, r3, r4, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib r2, {r2, r3, r4, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ cmpcs r0, r4, lsl #20 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ blt 0xfe0eb654 │ │ │ │ bvc 0xffb14a6c │ │ │ │ @@ -30460,57 +30460,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46b846ba │ │ │ │ @ instruction: 0x46b946be │ │ │ │ @ instruction: 0x463e46bb │ │ │ │ andls r9, lr, #12, 2 │ │ │ │ @ instruction: 0xf7ff9702 │ │ │ │ vpmin.s8 d27, d31, d24 │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x86e2c0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, sp, asr sl @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r9, ror #20 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vmov.i32 d19, #786432 @ 0x000c0000 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vmvn.i32 d19, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x5ee2f0 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x116a6c4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + blx 0x146a6c4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - andcs pc, r0, fp, lsr #16 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, fp, lsr r8 @ │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xb6a6f4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + blx 0xe6a6f4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscc pc, r0, pc, asr #4 │ │ │ │ + addcc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #6144 @ 0x1800 │ │ │ │ - @ instruction: 0xf814f258 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - ldrshteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r8, lsr #12 │ │ │ │ + @ instruction: 0xf824f258 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r8, lsl #12 │ │ │ │ + eorseq r1, r4, r0, asr #12 │ │ │ │ + eorseq r1, r4, r8, lsr #2 │ │ │ │ eorseq r1, r4, r0, lsl r1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, ip, lsl #12 │ │ │ │ + eorseq r1, r4, r4, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb850ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb7f710 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -30554,15 +30554,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28cbd70 │ │ │ │ svclt 0x0000ff73 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d063 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmple lr, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -30746,17 +30746,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf28cbd70 │ │ │ │ svclt 0x0000fdf1 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ bleq 0xff181168 │ │ │ │ @ instruction: 0xf0004614 │ │ │ │ @@ -30805,15 +30805,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13f0454 │ │ │ │ b 0x110ca4c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d13, d0 │ │ │ │ - @ instruction: 0x4606fe7b │ │ │ │ + strmi pc, [r6], -r7, lsl #29 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x17fb32 │ │ │ │ bl 0x1cbaf74 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -30825,15 +30825,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr7, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b3fc90 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - cdp2 2, 5, cr15, cr2, cr13, {2} │ │ │ │ + cdp2 2, 5, cr15, cr14, cr13, {2} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x17f942 │ │ │ │ bl 0x1ce9bc8 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -31054,21 +31054,21 @@ │ │ │ │ stmdbcs r1, {r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf88dd05e │ │ │ │ stmdahi r3!, {r0, r3, r4, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0, #-140] @ 0xffffff74 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vhadd.s8 , , q0 │ │ │ │ - vmlal.s q9, d16, d0[5] │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe7b6754 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8, #124]! @ 0x7c │ │ │ │ + stc2l 2, cr15, [r4, #124] @ 0x7c │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ cmnphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb5e58c │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -31078,20 +31078,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf24fae91 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0xfe22e868 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1feb116 │ │ │ │ + blx 0xfe3eb116 │ │ │ │ blcs 0x953d0 │ │ │ │ ldmdavc r7, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ strtmi lr, [fp], -r0, lsl #13 │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -31217,16 +31217,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e48d │ │ │ │ @ instruction: 0xf04f0204 │ │ │ │ tstcs r2, r4, lsl #24 │ │ │ │ smlattcs r0, r5, r5, lr │ │ │ │ svclt 0x0000e70c │ │ │ │ - eorseq r1, r4, ip, lsr r1 │ │ │ │ - eorseq r1, r4, r8, asr #32 │ │ │ │ + eorseq r1, r4, r4, asr r1 │ │ │ │ + eorseq r1, r4, r0, rrx │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0xaf660 │ │ │ │ blx 0x8eade8 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ bleq 0xff1fec54 │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -31259,20 +31259,20 @@ │ │ │ │ @ instruction: 0xf04f2305 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ blls 0x127b48 │ │ │ │ adcle r2, lr, r0, lsl #22 │ │ │ │ ldr r2, [r1], r0, lsl #2 │ │ │ │ svccs 0x00007b67 │ │ │ │ ldclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #52, 22 @ 0xd000 │ │ │ │ - blx 0x56b3e8 │ │ │ │ + blx 0x96b3e8 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ ldmdavc r7, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ vshl.s64 d14, d10, #12 │ │ │ │ stmdbcs r6, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r3, ip, lr, pc} │ │ │ │ @@ -31283,51 +31283,51 @@ │ │ │ │ movwvc lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, r7, lsl #5 │ │ │ │ orrsmi r4, r3, r7, lsl #5 │ │ │ │ svcge 0x003af4ff │ │ │ │ andcs lr, r0, ip, lsr #14 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xffceb366 │ │ │ │ + blx 0xfffeb366 │ │ │ │ @ instruction: 0xf67f42ae │ │ │ │ ldr sl, [sp, -fp, lsr #30] │ │ │ │ @ instruction: 0xf0484048 │ │ │ │ tstcs r4, r0, lsl r2 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrtmi r0, [fp], -r7, asr #23 │ │ │ │ vrshl.s8 q15, , │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x4eefcc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - ldrdcs pc, [r3, -r7] │ │ │ │ + smlattcs r3, r3, fp, pc @ │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - andcs pc, r0, r5, asr #23 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + ldrdcs pc, [r0], -r1 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - svclt 0x0000fbbb │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - mlaseq r4, r4, r0, r1 │ │ │ │ + svclt 0x0000fbc7 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r8, ror r0 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, ip, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb91780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -31415,21 +31415,21 @@ │ │ │ │ strcs r9, [r0, #-782] @ 0xfffffcf2 │ │ │ │ bl 0x1e80370 │ │ │ │ svclt 0x0028030a │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x2ecd8 @ │ │ │ │ ldrbmi sp, [r2], -r6, lsl #4 │ │ │ │ strbmi r4, [r0], -fp, lsr #12 │ │ │ │ vmax.s8 q10, , │ │ │ │ - @ instruction: 0x4604f9b7 │ │ │ │ + strmi pc, [r4], -r3, asr #19 │ │ │ │ ldmdage r8, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ tstls r8, r0, lsl #14 │ │ │ │ @ instruction: 0xf1349009 │ │ │ │ - ldmib sp, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x2b4560 │ │ │ │ blls 0x2f5774 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31446,30 +31446,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a54c │ │ │ │ bl 0x1c78d50 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf978f24d │ │ │ │ + @ instruction: 0xf984f24d │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a3ec │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2313] @ 0xfffff6f7 │ │ │ │ blhi 0x56a3b8 │ │ │ │ blhi 0x5ea3bc │ │ │ │ blhi 0x66a3c0 │ │ │ │ - blx 0x136b260 │ │ │ │ + blx 0x166b260 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x116b270 │ │ │ │ + blx 0x146b270 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31527,22 +31527,22 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d803c0 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -lr, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - pkhtbmi pc, r0, r7, asr #17 @ │ │ │ │ + strmi pc, [r0], r3, ror #17 │ │ │ │ svclt 0x0000e006 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9b0f134 │ │ │ │ + @ instruction: 0xf9bcf134 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2018e9dd │ │ │ │ tstne r6, #3620864 @ 0x374000 │ │ │ │ bl 0x1df59a0 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1975868 │ │ │ │ @@ -31564,27 +31564,27 @@ │ │ │ │ blle 0xffab2b24 │ │ │ │ stmdacs r0, {r1, r3, sl, fp, ip, pc} │ │ │ │ movweq lr, #43889 @ 0xab71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrbmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s8 d18, d13, d0 │ │ │ │ - b 0x10ad16c │ │ │ │ + b 0x10ad19c │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ stmdbls r9, {r1, r4, fp, sp, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x56a588 │ │ │ │ blhi 0x5ea58c │ │ │ │ blhi 0x66a590 │ │ │ │ - @ instruction: 0xf964f134 │ │ │ │ + @ instruction: 0xf970f134 │ │ │ │ ldmdbge r4, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf95cf134 │ │ │ │ + @ instruction: 0xf968f134 │ │ │ │ andcs sl, r0, #20, 16 @ 0x140000 │ │ │ │ bls 0x653798 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39447 @ 0x9a17 │ │ │ │ cmpmi sl, r9, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed53bac │ │ │ │ @@ -31958,21 +31958,21 @@ │ │ │ │ stmdbls r6, {r0, r2, r3, r7, pc} │ │ │ │ rsbcc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ bcs 0x14f780 │ │ │ │ vhadd.s8 d29, d15, d28 │ │ │ │ - vmlal.s q9, d16, d0[5] │ │ │ │ + vrshr.s64 q9, q14, #64 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfea77578 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - mcr2 2, 5, pc, cr6, cr14, {0} @ │ │ │ │ + mrc2 2, 5, pc, cr2, cr14, {0} │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01a8243 │ │ │ │ @ instruction: 0xf0000a3f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ stmdblt r7, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ streq pc, [r0, -sl, lsr #3]! │ │ │ │ @@ -32132,15 +32132,15 @@ │ │ │ │ @ instruction: 0xf0228110 │ │ │ │ @ instruction: 0xf0424280 │ │ │ │ strb r5, [r7, -r0, lsl #4]! │ │ │ │ sbcsle r2, sp, r0, lsl #18 │ │ │ │ blcs 0x1d6450 │ │ │ │ blge 0x6e3f4c │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - eorseq r1, r4, r0, asr #12 │ │ │ │ + eorseq r1, r4, r8, asr r6 │ │ │ │ @ instruction: 0xe010f8d3 │ │ │ │ ldcmi 5, cr15, [pc], {5} │ │ │ │ @ instruction: 0xf10c695f │ │ │ │ ldmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp}^ │ │ │ │ vsubl.u8 , d14, d2 │ │ │ │ cdpcs 6, 0, cr0, cr0, cr14, {0} │ │ │ │ bl 0x4639ac │ │ │ │ @@ -32250,20 +32250,20 @@ │ │ │ │ @ instruction: 0xf7ff930f │ │ │ │ ldrbmi fp, [r2], -pc, lsl #18 │ │ │ │ @ instruction: 0x464f46dc │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ blls 0x1e8e4c │ │ │ │ @ instruction: 0x2e007b5e │ │ │ │ mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132096 @ 0x20400 │ │ │ │ - blx 0x156c364 │ │ │ │ + blx 0x196c364 │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq lr, [lr, -r9, asr #20] │ │ │ │ strbmi r4, [r6], r2, asr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4fc │ │ │ │ ldrb r4, [r9], -r0, lsl #5 │ │ │ │ @@ -32348,56 +32348,56 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #36, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ addsmi r9, lr, #2048 @ 0x800 │ │ │ │ mrcge 6, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ vqrshl.s8 d30, d14, d31 │ │ │ │ - @ instruction: 0xf2c024b8 │ │ │ │ + @ instruction: 0xf2c024d0 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x870044 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d14 │ │ │ │ - mulcs r0, fp, fp │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r7, lsr #23 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1c │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfe46c426 │ │ │ │ + blx 0xfe76c426 │ │ │ │ @ instruction: 0xf950f28b │ │ │ │ bls 0x1ffd40 │ │ │ │ svceq 0x00dd2010 │ │ │ │ tstpeq r0, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ andcs lr, r3, #132, 8 @ 0x84000000 │ │ │ │ strb r2, [sp, #8] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x47008c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - andcs pc, r0, r7, ror fp @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, r3, lsl #23 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vpadd.i8 , , │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x1efcbc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf954f256 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - eorseq r1, r4, r8, lsr #2 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r4, ror #1 │ │ │ │ + @ instruction: 0xf964f256 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r0, asr #2 │ │ │ │ eorseq r1, r4, r0, lsl r1 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb83bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r0, asr #30 │ │ │ │ teqcs r0, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -32485,21 +32485,21 @@ │ │ │ │ eorhi pc, r0, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf958f24c │ │ │ │ + @ instruction: 0xf964f24c │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x465aa816 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ @ instruction: 0xf1339009 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f1314 │ │ │ │ stmdals sl, {r9, sl, fp} │ │ │ │ bne 0xfe0d6620 │ │ │ │ bl 0x1e95e28 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a367bc │ │ │ │ @@ -32519,30 +32519,30 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffaf3a14 │ │ │ │ bl 0x1c79e18 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf914f24c │ │ │ │ + @ instruction: 0xf920f24c │ │ │ │ b 0x1081838 │ │ │ │ movwls r0, #25348 @ 0x6304 │ │ │ │ blvc 0xff1ab4b4 │ │ │ │ stcls 8, cr10, [r6], {14} │ │ │ │ blls 0x196648 │ │ │ │ strls r9, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ blvc 0x4eb480 │ │ │ │ blvc 0x56b484 │ │ │ │ blvc 0x5eb488 │ │ │ │ - @ instruction: 0xf9e8f133 │ │ │ │ + @ instruction: 0xf9f4f133 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r2, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e0f133 │ │ │ │ + @ instruction: 0xf9ecf133 │ │ │ │ ldmib sp, {r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2415 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne fp, {r1, r4, r8, sl} │ │ │ │ @ instruction: 0xed9f9917 │ │ │ │ strhmi r7, [sl, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -32598,20 +32598,20 @@ │ │ │ │ @ instruction: 0xf04f80fc │ │ │ │ strbmi r0, [ip, #-2304] @ 0xfffff700 │ │ │ │ movweq lr, #27509 @ 0x6b75 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #16711680 @ 0xff0000 │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf876f24c │ │ │ │ + @ instruction: 0xf882f24c │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldrbmi r1, [sl], -r8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1339800 │ │ │ │ - @ instruction: 0xf04ff957 │ │ │ │ + @ instruction: 0xf04ff963 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmib sp, {r1, r2, r4, sp}^ │ │ │ │ bne 0xfeeb6fd8 │ │ │ │ bl 0x1d16ba8 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x197691c │ │ │ │ @@ -32634,29 +32634,29 @@ │ │ │ │ blle 0xffaf3bdc │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ bl 0x1c79fe4 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf82ef24c │ │ │ │ + @ instruction: 0xf83af24c │ │ │ │ blvc 0x156b678 │ │ │ │ stmdbeq r8, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbls r9, {r7, r9, sl, lr} │ │ │ │ bls 0xda048 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1337b16 │ │ │ │ - stmdals r8, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa912 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1338900 │ │ │ │ - ldmdage r2, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r2, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ stmdagt fp, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ bls 0x5762a8 │ │ │ │ blls 0x614c64 │ │ │ │ svclt 0x0024415a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0x0c00ebb4 │ │ │ │ @@ -32735,22 +32735,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x164220 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - rsccs pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rscscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s16 d3, d14, d11 │ │ │ │ - stmdacs r0, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {177} @ 0xb1 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r4, fp]! │ │ │ │ @@ -32770,15 +32770,15 @@ │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a680 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ @ instruction: 0x4601fa75 │ │ │ │ vabdl.s8 q7, d26, d0 │ │ │ │ svclt 0x0000fe1d │ │ │ │ - eorseq r1, r4, r0, asr #12 │ │ │ │ + eorseq r1, r4, r8, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb41a88 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -32821,15 +32821,15 @@ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldc2 2, cr15, [r8, #552]! @ 0x228 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb874f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -32873,15 +32873,15 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf28abd70 │ │ │ │ svclt 0x0000fd4f │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -lr, lsl #1 │ │ │ │ strcs r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32929,15 +32929,15 @@ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #2 │ │ │ │ svclt 0x0000fce1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4605b091 │ │ │ │ stcls 8, cr10, [r0], #-8 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ @@ -33122,17 +33122,17 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f14668 │ │ │ │ @ instruction: 0xf89df815 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ blx 0x176d1c2 │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ + eorseq r1, r4, r8, ror #12 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb879ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ strcs r7, [r0], #-712 @ 0xfffffd38 │ │ │ │ @@ -33173,17 +33173,17 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dffaf │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ blx 0xffded28c │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ + eorseq r1, r4, r8, ror #12 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0xb020d8 │ │ │ │ strmi r2, [lr], -r0, lsl #6 │ │ │ │ ldmdavs r2, {r2, r6, r7, r8, r9, sl, fp} │ │ │ │ @@ -33225,17 +33225,17 @@ │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff4af7f0 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d26, d1[2] │ │ │ │ svclt 0x0000fa91 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #12 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c430 │ │ │ │ blvc 0x6bf8c │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33295,17 +33295,17 @@ │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 5, pc, cr14, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d26, d1[2] │ │ │ │ svclt 0x0000fa05 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ - eorseq r1, r4, r0, asr r6 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa422b4 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33344,16 +33344,16 @@ │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfe5d │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqshl.s64 q7, q0, #10 │ │ │ │ svclt 0x0000f9a3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9b972c │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33390,16 +33390,16 @@ │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcr2 7, 0, pc, cr0, cr0, {7} @ │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ ldrb r9, [r0, r1, lsl #18] │ │ │ │ @ instruction: 0xf946f28a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f97e4 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33437,16 +33437,16 @@ │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r2, #960]! @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [lr, r1, lsl #18] │ │ │ │ @ instruction: 0xf8e8f28a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f98a0 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, sl, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33484,16 +33484,16 @@ │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfd45 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqdmlsl.s q7, d26, d3[3] │ │ │ │ svclt 0x0000f88b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa425a4 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33532,16 +33532,16 @@ │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [pc, r1, lsl #18] │ │ │ │ @ instruction: 0xf82af28a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c39 │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33597,16 +33597,16 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ ldrb r9, [r5, r8, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ vqshl.s64 q7, , #9 │ │ │ │ svclt 0x0000ffa9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c3a │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33663,16 +33663,16 @@ │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ andls r0, r8, #268435456 @ 0x10000000 │ │ │ │ stmdahi fp, {r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [r1, fp]! │ │ │ │ @ instruction: 0xff24f289 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8821c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac287c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -33713,15 +33713,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfabd │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ cdp2 2, 12, cr15, cr0, cr9, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb882e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -33764,15 +33764,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eea806 │ │ │ │ @ instruction: 0xf89dfa55 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ cdp2 2, 5, cr15, cr8, cr9, {4} │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb883b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ ldrdgt pc, [ip, -pc]! @ │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @@ -33839,23 +33839,23 @@ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89dfa7f │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r9, fp]! │ │ │ │ stc2l 2, cr15, [r2, #548] @ 0x224 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - stc2l 2, cr15, [r8, #336]! @ 0x150 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + ldc2l 2, cr15, [r8, #336]! @ 0x150 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb884f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ teqpgt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -33922,23 +33922,23 @@ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r7, fp]! │ │ │ │ ldc2 2, cr15, [ip, #-548] @ 0xfffffddc │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - stc2l 2, cr15, [r2, #-336] @ 0xfffffeb0 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + ldc2l 2, cr15, [r2, #-336] @ 0xfffffeb0 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -33983,22 +33983,22 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ strtmi lr, [r1], -r9, asr #15 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ @ instruction: 0xf89df89f │ │ │ │ strb r3, [r0, r8] │ │ │ │ stc2 2, cr15, [r2], #548 @ 0x224 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - stc2l 2, cr15, [r8], {84} @ 0x54 │ │ │ │ + ldc2l 2, cr15, [r8], {84} @ 0x54 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac2d94 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -34039,15 +34039,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df831 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ ldc2 2, cr15, [r4], #-548 @ 0xfffffddc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb887f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -34090,15 +34090,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ @ instruction: 0xf89dffc9 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ blx 0xff36e0de │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ @@ -34136,15 +34136,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46214770 │ │ │ │ @ instruction: 0xf7ed4668 │ │ │ │ @ instruction: 0xf89dff6f │ │ │ │ ldrb r3, [fp, r0] │ │ │ │ blx 0x1cee192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8897c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a388 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34186,22 +34186,22 @@ │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ blx 0x3ee25a │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x171cf8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ + svclt 0x0000fd4d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ - eorseq r1, r4, r8, ror r6 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + mlaseq r4, r0, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a46c │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34242,22 +34242,22 @@ │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 1, cr15, cr4, cr8, {7} │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q1, #9 │ │ │ │ mulcs r0, sp, sl │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r0], {28} │ │ │ │ + ldc2l 2, cr15, [ip], {28} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r8, ror r6 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ + mlaseq r4, r0, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x460b4c33 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r2, lsr sl │ │ │ │ @@ -34301,22 +34301,22 @@ │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r0, fp, lsr #32] │ │ │ │ blx 0xa6e424 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x171ec4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fc5b │ │ │ │ + svclt 0x0000fc67 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror r6 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ + mlaseq r4, r0, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a638 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34358,22 +34358,22 @@ │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ @ instruction: 0xf9b6f289 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x171fa8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000fbe9 │ │ │ │ + svclt 0x0000fbf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ - eorseq r1, r4, r8, ror r6 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ + mlaseq r4, r0, r6, r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ bmi 0xbba724 │ │ │ │ @@ -34414,22 +34414,22 @@ │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ mrrc2 7, 14, pc, lr, cr14 @ │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf0438823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q6, #9 │ │ │ │ andcs pc, r0, r5, asr #18 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - blx 0x1e6e44e │ │ │ │ + blx 0xfe16e44e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ - mlaseq r4, r0, r6, r1 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ + eorseq r1, r4, r8, lsr #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34460,34 +34460,34 @@ │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavc r2!, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ vrhadd.s8 d18, d1, d24 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ stmdage r2, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xf8d378a1 │ │ │ │ @ instruction: 0xf7ee22f8 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdahi r3!, {r3, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r3, r3, lsr #32] │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ vqshl.s64 q7, , #9 │ │ │ │ andcs pc, r0, pc, asr #17 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - blx 0xee53a │ │ │ │ + blx 0x3ee53a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r6, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31de0 │ │ │ │ addlt r7, ip, pc, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r0, lsr #22 │ │ │ │ @@ -34520,15 +34520,15 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf87af289 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31e84 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34562,15 +34562,15 @@ │ │ │ │ @ instruction: 0xf828f289 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31f2c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34604,15 +34604,15 @@ │ │ │ │ svclt 0x0000ffd5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb890cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31fd4 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34644,15 +34644,15 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff82f288 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8916c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32074 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34686,15 +34686,15 @@ │ │ │ │ @ instruction: 0xff30f288 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3211c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34728,15 +34728,15 @@ │ │ │ │ svclt 0x0000fedd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb892bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x321c4 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34768,15 +34768,15 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 8, cr15, cr10, cr8, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8935c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad7e4 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @ instruction: 0x461d4a1f │ │ │ │ @@ -34807,15 +34807,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ cdp2 2, 3, cr15, cr10, cr8, {4} │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb893fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad884 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34847,15 +34847,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ svclt 0x0000fdeb │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8949c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad924 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34887,15 +34887,15 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldc2 2, cr15, [ip, #544] @ 0x220 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8953c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32444 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -34930,15 +34930,15 @@ │ │ │ │ stc2l 2, cr15, [r8, #-544] @ 0xfffffde0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb895e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x324ec │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34972,15 +34972,15 @@ │ │ │ │ ldc2l 2, cr15, [r4], #544 @ 0x220 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8968c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32594 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35014,15 +35014,15 @@ │ │ │ │ svclt 0x0000fca1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3263c │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -35054,15 +35054,15 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrr2 2, 8, pc, lr, cr8 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8364dc │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35092,15 +35092,15 @@ │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ svclt 0x0000fbfb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8986c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x876574 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35131,15 +35131,15 @@ │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0xfeb6f11a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836610 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35169,15 +35169,15 @@ │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ svclt 0x0000fb61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f66a8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35206,15 +35206,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0x5ef246 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x87673c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35245,15 +35245,15 @@ │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0xff26f2e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8367d8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35283,15 +35283,15 @@ │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ svclt 0x0000fa7d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6870 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35320,15 +35320,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0xcef40c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x844238 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35359,15 +35359,15 @@ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ svclt 0x0000f9e3 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c42d8 │ │ │ │ @@ -35397,15 +35397,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf996f288 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c4370 │ │ │ │ @@ -35435,15 +35435,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ svclt 0x0000f94b │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35478,15 +35478,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8f6f288 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35520,15 +35520,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf288bd70 │ │ │ │ svclt 0x0000f8a3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -35597,22 +35597,22 @@ │ │ │ │ andls r4, ip, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d11 │ │ │ │ andls r0, sp, r0, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r8, lsr #32] │ │ │ │ @ instruction: 0xf806f288 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf82cf253 │ │ │ │ + @ instruction: 0xf83cf253 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -35653,22 +35653,22 @@ │ │ │ │ movwls r9, #45580 @ 0xb20c │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ stmib sp, {r0, r2, r3, ip, pc}^ │ │ │ │ movwcs r3, #21262 @ 0x530e │ │ │ │ eorcc pc, r8, sp, lsl #17 │ │ │ │ vqdmlsl.s q7, d23, d0[2] │ │ │ │ vrecps.f32 d31, d31, d7 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xf2fec │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ffcd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fbf58 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f68 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35702,15 +35702,15 @@ │ │ │ │ svclt 0x0000ff41 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c000 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33010 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35742,15 +35742,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 14, cr15, cr14, cr7, {4} │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c0a0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330b0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35782,15 +35782,15 @@ │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ svclt 0x0000fe9f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc140 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33150 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35824,15 +35824,15 @@ │ │ │ │ svclt 0x0000fe4d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c1e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x331f8 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35864,15 +35864,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 2, cr15, [sl, #540]! @ 0x21c │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c288 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33298 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35904,15 +35904,15 @@ │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ svclt 0x0000fdab │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x33354 │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ strcs r4, [r0], #-2593 @ 0xfffff5df │ │ │ │ @@ -35945,15 +35945,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 2, cr15, [r8, #-540] @ 0xfffffde4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x333fc │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ @@ -35987,15 +35987,15 @@ │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ svclt 0x0000fd05 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x334a4 │ │ │ │ @ instruction: 0x46117b1d │ │ │ │ @@ -36027,15 +36027,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2 2, cr15, [r2], #540 @ 0x21c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -36070,15 +36070,15 @@ │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r4, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ svclt 0x0000fc57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -36111,15 +36111,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #20 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2 2, cr15, [r4], {135} @ 0x87 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -36185,22 +36185,22 @@ │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vqdmlsl.s q7, d23, d3[1] │ │ │ │ vqdmulh.s , , │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xf383c │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000fb95 │ │ │ │ + svclt 0x0000fba5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36239,22 +36239,22 @@ │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ blx 0xf026a │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xa701ae │ │ │ │ + blx 0xe701ae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83777c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36284,15 +36284,15 @@ │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ svclt 0x0000faab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x877814 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36323,15 +36323,15 @@ │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0x17703b4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8378b0 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36361,15 +36361,15 @@ │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ svclt 0x0000fa11 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7948 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36398,15 +36398,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf9c6f287 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8acd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcae0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33af0 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36440,15 +36440,15 @@ │ │ │ │ svclt 0x0000f97d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcb88 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33b98 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36482,15 +36482,15 @@ │ │ │ │ svclt 0x0000f929 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87cc30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33c40 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36522,15 +36522,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8d6f287 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87ccd0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33ce0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36562,15 +36562,15 @@ │ │ │ │ vmov.i32 d11, #7405567 @ 0x0070ffff │ │ │ │ svclt 0x0000f887 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8af64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x6855d8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -36594,15 +36594,15 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf83cf287 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8afe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x68565c │ │ │ │ @@ -36627,15 +36627,15 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fffb │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x33f94 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -36666,15 +36666,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xffb4f286 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3402c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36704,15 +36704,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff68f286 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x340c4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36742,15 +36742,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000ff1d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3415c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36778,15 +36778,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 13, cr15, cr2, cr6, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x341ec │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36816,15 +36816,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 8, cr15, cr8, cr6, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34284 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36854,15 +36854,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fe3d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3431c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36890,15 +36890,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 2, cr15, [r2, #536]! @ 0x218 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72f90c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ bmi 0x705b0c │ │ │ │ @@ -36925,15 +36925,15 @@ │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stc2 2, cr15, [sl, #536]! @ 0x218 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72f99c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -36961,15 +36961,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fd63 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fa2c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -36997,15 +36997,15 @@ │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldc2 2, cr15, [ip, #-536] @ 0xfffffde8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3455c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -37036,15 +37036,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 2, cr15, [r0], {134} @ 0x86 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x345f4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37074,15 +37074,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stc2 2, cr15, [r4], {134} @ 0x86 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3468c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37112,15 +37112,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fc39 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34724 │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -37148,15 +37148,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0xffbf108e │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7785b4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37183,15 +37183,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fba5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778640 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37218,15 +37218,15 @@ │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0x17f11ae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7786cc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37253,15 +37253,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fb19 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778758 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37288,15 +37288,15 @@ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fad3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8babc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7787e4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37323,15 +37323,15 @@ │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0xfe371350 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778870 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37358,15 +37358,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fa47 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7788fc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37393,15 +37393,15 @@ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000fa01 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x74629c │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37428,15 +37428,15 @@ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000f9b9 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x70632c │ │ │ │ @@ -37463,15 +37463,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf972f286 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7063b8 │ │ │ │ @@ -37498,15 +37498,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf92cf286 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37538,15 +37538,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8def286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37577,15 +37577,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf890f286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -37642,15 +37642,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ svclt 0x0000f813 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77de50 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34e60 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37678,15 +37678,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xffcaf285 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77dee0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34ef0 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37714,15 +37714,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000ff83 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fdf70 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34f80 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37752,15 +37752,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000ff39 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e008 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35018 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37788,15 +37788,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 14, cr15, cr14, cr5, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e098 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x350a8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37824,15 +37824,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fea7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x7707a8 │ │ │ │ strcs r4, [r0], #-2589 @ 0xfffff5e3 │ │ │ │ @@ -37861,15 +37861,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 5, cr15, cr12, cr5, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x770840 │ │ │ │ @@ -37899,15 +37899,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fe11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x6f08d8 │ │ │ │ @@ -37935,15 +37935,15 @@ │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 2, cr15, [r6, #532] @ 0x214 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37975,15 +37975,15 @@ │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r2, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fd75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -38014,15 +38014,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fd27 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -38075,15 +38075,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fcad │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779430 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38110,15 +38110,15 @@ │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stc2l 2, cr15, [r6], #-532 @ 0xfffffdec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7794bc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38145,15 +38145,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fc21 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779548 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38180,15 +38180,15 @@ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fbdb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe6b8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x356c8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38218,15 +38218,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fb95 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe750 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35760 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38256,15 +38256,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fb49 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e7e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x357f8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38292,15 +38292,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ blx 0xffff2268 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ca6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e878 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35888 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38328,15 +38328,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ svclt 0x0000fab7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x14489e8 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -38391,15 +38391,15 @@ │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d21, d3[6] │ │ │ │ svclt 0x0000fa35 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39980 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38453,15 +38453,15 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdad4 │ │ │ │ blx 0xfecf67e0 │ │ │ │ blcs 0x74ce4 │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ @ instruction: 0xf9b8f285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ccf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39a78 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38515,15 +38515,15 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdbcc │ │ │ │ blx 0xfecf68d8 │ │ │ │ blcs 0x74ddc │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ @ instruction: 0xf93cf285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38570,15 +38570,15 @@ │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ @ instruction: 0xd1bd2b00 │ │ │ │ vqdmlsl.s q7, d21, d1[7] │ │ │ │ svclt 0x0000f8cf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39c4c │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38624,15 +38624,15 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdd80 │ │ │ │ blx 0xfecf6a8c │ │ │ │ blcs 0x72790 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ @ instruction: 0xf862f285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cf9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39d24 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38678,15 +38678,15 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fde58 │ │ │ │ blx 0xfecf6b64 │ │ │ │ blcs 0x72868 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ @ instruction: 0xfff6f284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39dfc │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38732,15 +38732,15 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdf30 │ │ │ │ blx 0xfecf6c3c │ │ │ │ blcs 0x72940 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ @ instruction: 0xff8af284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r8, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -38748,15 +38748,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9da │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d5, d1 │ │ │ │ - blmi 0xdf5ef0 │ │ │ │ + blmi 0xdf5f20 │ │ │ │ blls 0x18fff0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r2, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38804,15 +38804,15 @@ │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vqshl.s64 d14, d5, #4 │ │ │ │ svclt 0x0000fefb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf6b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38824,15 +38824,15 @@ │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d016 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - @ instruction: 0xff42f245 │ │ │ │ + @ instruction: 0xff4ef245 │ │ │ │ ldmdavs sl, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r1, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -38872,15 +38872,15 @@ │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabdl.s8 q7, d20, d22 │ │ │ │ svclt 0x0000fe73 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a104 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38930,15 +38930,15 @@ │ │ │ │ b 0xfe142244 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ ldc2l 2, cr15, [lr, #528]! @ 0x210 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a1ec │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38988,15 +38988,15 @@ │ │ │ │ b 0xfe14232c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ stc2 2, cr15, [sl, #528] @ 0x210 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, ip, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -39004,15 +39004,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9d2 │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d5, d0 │ │ │ │ - blmi 0xe356f8 │ │ │ │ + blmi 0xe35728 │ │ │ │ blls 0x1903f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39061,15 +39061,15 @@ │ │ │ │ b 0xfe15c454 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d3, #4 │ │ │ │ svclt 0x0000fcf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39131,15 +39131,15 @@ │ │ │ │ b 0xfe15c574 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d6, #4 │ │ │ │ svclt 0x0000fc6d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39201,29 +39201,29 @@ │ │ │ │ b 0xfe15c68c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d6, #4 │ │ │ │ svclt 0x0000fbe1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r8, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d015 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ - blx 0xdf2fe6 │ │ │ │ + blx 0x10f2fe6 │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, asr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39264,15 +39264,15 @@ │ │ │ │ b 0xfe15c780 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabdl.s8 q7, d20, d20 │ │ │ │ svclt 0x0000fb63 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba704 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39324,15 +39324,15 @@ │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ blx 0xffaf328c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8da8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba7f4 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39384,15 +39384,15 @@ │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ blx 0x1cf337c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1449a68 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -39447,15 +39447,15 @@ │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d20, d3[6] │ │ │ │ svclt 0x0000f9f5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7d │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39855,15 +39855,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vqshl.s64 d14, d25, #3 │ │ │ │ svclt 0x0000fec5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39903,15 +39903,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vqshl.s64 q7, q4, #3 │ │ │ │ svclt 0x0000fe65 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39951,15 +39951,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vqshl.s64 q7, q4, #3 │ │ │ │ svclt 0x0000fe05 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stmdbmi r6!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -39996,15 +39996,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec666f0 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ stc2 2, cr15, [sl, #524]! @ 0x20c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40032,15 +40032,15 @@ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 2, cr15, [r2, #-524]! @ 0xfffffdf4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40068,15 +40068,15 @@ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldc2 2, cr15, [sl, #-524] @ 0xfffffdf4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40104,28 +40104,28 @@ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 2, cr15, [r2], {131} @ 0x83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r0 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r3, #-1764] @ 0xfffff91c │ │ │ │ stmiblt ip, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - stc2 2, cr15, [r0, #-272]! @ 0xfffffef0 │ │ │ │ + stc2 2, cr15, [ip, #-272]! @ 0xfffffef0 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, fp, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40162,15 +40162,15 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vabdl.s8 q7, d19, d28 │ │ │ │ svclt 0x0000fc5f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb52c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40214,15 +40214,15 @@ │ │ │ │ bl 0xfe90434c │ │ │ │ blx 0x3828c │ │ │ │ b 0x1373690 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ blx 0xffdf4072 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb5fc │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40266,29 +40266,29 @@ │ │ │ │ bl 0xfe90441c │ │ │ │ blx 0x3835c │ │ │ │ b 0x1373760 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ blx 0xfe3f4142 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb6cc │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d4, d1 │ │ │ │ - blmi 0x9766e0 │ │ │ │ + blmi 0x976710 │ │ │ │ blls 0x1917e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40318,15 +40318,15 @@ │ │ │ │ mvnsmi pc, #3 │ │ │ │ @ instruction: 0xe7be4318 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vqshl.s64 q7, , #3 │ │ │ │ svclt 0x0000fb27 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ea14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb79c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40359,15 +40359,15 @@ │ │ │ │ ldmib sp, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ blx 0xff5742b4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb840 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40400,28 +40400,28 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ blx 0xfe0f4358 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r4 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r2, #-1764] @ 0xfffff91c │ │ │ │ stmiblt r4, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf9d2f244 │ │ │ │ + @ instruction: 0xf9def244 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, asr #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40459,15 +40459,15 @@ │ │ │ │ bls 0x949e4 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7e78 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vabdl.s8 q7, d19, d26 │ │ │ │ svclt 0x0000fa0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ec48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3b9b0 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40513,15 +40513,15 @@ │ │ │ │ bl 0xfe9047f8 │ │ │ │ blx 0x38738 │ │ │ │ b 0x1373b3c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ @ instruction: 0xf9a0f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ed20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3ba88 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40567,29 +40567,29 @@ │ │ │ │ bl 0xfe9048d0 │ │ │ │ blx 0x38810 │ │ │ │ b 0x1373c14 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ @ instruction: 0xf934f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8edf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbfbb80 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d4, d0 │ │ │ │ - blmi 0x9b5e34 │ │ │ │ + blmi 0x9b5e64 │ │ │ │ blls 0x191c94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_irq │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -40620,15 +40620,15 @@ │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bc4319 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vqshl.s64 q7, q1, #3 │ │ │ │ svclt 0x0000f8cb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bc34 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40663,15 +40663,15 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ @ instruction: 0xf874f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ef78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bce0 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40706,15 +40706,15 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ @ instruction: 0xf81ef283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8f024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40759,15 +40759,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vqshl.s64 d14, d25, #2 │ │ │ │ svclt 0x0000ffb5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf8b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40813,15 +40813,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec673b4 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ @ instruction: 0xff48f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40849,15 +40849,15 @@ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff00f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40885,15 +40885,15 @@ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 11, cr15, cr8, cr2, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40921,15 +40921,15 @@ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 7, cr15, cr0, cr2, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [fp], r0 @ │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ @ instruction: 0xf8dc2100 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -41257,15 +41257,15 @@ │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ blx 0xff4750ba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41318,15 +41318,15 @@ │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ blx 0x15f51ae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41379,15 +41379,15 @@ │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ blx 0xff7752a0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8906c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41440,15 +41440,15 @@ │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ blx 0x18f5394 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41501,15 +41501,15 @@ │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf9e8f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41562,15 +41562,15 @@ │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf96ef282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41623,15 +41623,15 @@ │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8f4f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8943c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41684,15 +41684,15 @@ │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf87af282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ @ instruction: 0xf7e12300 │ │ │ │ svclt 0x0000be75 │ │ │ │ @ instruction: 0xf7e12301 │ │ │ │ svclt 0x0000be71 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41925,22 +41925,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb4f │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ cdp2 2, 9, cr15, cr8, cr1, {4} │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x1795e4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d21, d4 │ │ │ │ - svclt 0x0000f8cb │ │ │ │ + svclt 0x0000f8d7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #9 │ │ │ │ - eorseq r1, r4, r8, lsr #13 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9034c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xd8a9ac │ │ │ │ svceq 0x00c42300 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -41986,22 +41986,22 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ blx 0xff5771ac │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vqshl.s64 q7, q4, #1 │ │ │ │ andcs pc, r0, sp, lsl lr @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xf850f215 │ │ │ │ + @ instruction: 0xf85cf215 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r8, lsr #13 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ + eorseq r1, r4, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r8, asr #31 │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ bmi 0xe0aaa4 │ │ │ │ ldrbvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -42050,22 +42050,22 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r3, r4, lsl #16 │ │ │ │ blx 0x15f72a8 │ │ │ │ mulsmi r1, sp, r8 │ │ │ │ ldrb r9, [r6, r3, lsl #18] │ │ │ │ ldc2 2, cr15, [lr, #516] @ 0x204 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x1797d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000ffd1 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + svclt 0x0000ffdd │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr #13 │ │ │ │ + eorseq r1, r4, r0, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xdcaba0 │ │ │ │ bleq 0xff141f50 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42112,22 +42112,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ stc2 2, cr15, [r2, #-516]! @ 0xfffffdfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x1798d0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000ff55 │ │ │ │ + svclt 0x0000ff61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #9 │ │ │ │ - eorseq r1, r4, r8, lsr #13 │ │ │ │ + eorseq r1, r4, r0, lsl #10 │ │ │ │ + eorseq r1, r4, r0, asr #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ @@ -42172,22 +42172,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7e6 │ │ │ │ vqdmlsl.s q7, d17, d3[4] │ │ │ │ andcs pc, r0, r9, lsr #25 │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - mrc2 2, 6, pc, cr12, cr4, {0} │ │ │ │ + mcr2 2, 7, pc, cr8, cr4, {0} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r4 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, asr r4 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdbmi r5!, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -42233,21 +42233,21 @@ │ │ │ │ @ instruction: 0xf85cf7ea │ │ │ │ strtmi lr, [r1], -r8, ror #15 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ @ instruction: 0xf8ddf82d │ │ │ │ ldrb ip, [sl, ip] │ │ │ │ ldc2 2, cr15, [r0], #-516 @ 0xfffffdfc │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x139ab4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000fe63 │ │ │ │ + svclt 0x0000fe6f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r2, r2, r4, lsl #25 │ │ │ │ @ instruction: 0xf3c00bc2 │ │ │ │ @ instruction: 0xf1bc0309 │ │ │ │ @@ -42260,15 +42260,15 @@ │ │ │ │ @ instruction: 0xf043020f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103ce5c │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83a676 │ │ │ │ blx 0xfe8722aa │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90a382 │ │ │ │ @@ -42401,38 +42401,38 @@ │ │ │ │ tstle r4, r0, lsl #30 │ │ │ │ b 0x14186ac │ │ │ │ ldrmi r7, [lr, #3728] @ 0xe90 │ │ │ │ @ instruction: 0xf1bcd011 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ bcs 0x585b8 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x4f995c │ │ │ │ vqsub.s8 q9, q6, │ │ │ │ - stmdahi fp, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi fp, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf1bc800b │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf020d004 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r3, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - svclt 0x0000fcef │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fcfb │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42454,15 +42454,15 @@ │ │ │ │ @ instruction: 0xf010b827 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1f1e7d9 │ │ │ │ - @ instruction: 0xeef0f921 │ │ │ │ + @ instruction: 0xeef0f92d │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svceq 0x0010f013 │ │ │ │ @ instruction: 0xf892d026 │ │ │ │ @@ -42494,15 +42494,15 @@ │ │ │ │ @ instruction: 0xf021d1d5 │ │ │ │ b 0x17cd1f4 │ │ │ │ sbcsle r0, r7, r0, lsl #28 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr1, {0} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ ldrbtmi r4, [r1], -r0, ror #12 │ │ │ │ bfi r8, r3, #0, #16 │ │ │ │ - stc2l 1, cr15, [lr, #-960] @ 0xfffffc40 │ │ │ │ + ldc2l 1, cr15, [sl, #-960] @ 0xfffffc40 │ │ │ │ blvc 0x10754d0 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r7], {142} @ 0x8e │ │ │ │ @@ -42529,15 +42529,15 @@ │ │ │ │ ldmib sp, {r0, r1, r6, r7, pc}^ │ │ │ │ blls 0x30f2a4 │ │ │ │ andeq pc, r1, #5 │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ b 0x1091fa4 │ │ │ │ vrhadd.s8 d17, d17, d2 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmlal.s q8, d0, d0[2] │ │ │ │ bl 0xba36c │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x01bcf8b2 │ │ │ │ subseq lr, r6, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r6], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -42552,27 +42552,27 @@ │ │ │ │ blx 0xfe969ae6 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849be2 │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x1263b00 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xfe6f5f9a │ │ │ │ + blx 0xfe9f5f9a │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfe4f5faa │ │ │ │ + blx 0xfe7f5faa │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1292304 │ │ │ │ - blls 0x178930 │ │ │ │ + blls 0x178960 │ │ │ │ blcc 0xdff3c │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ b 0x10fc49c │ │ │ │ beq 0x128ea38 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ blx 0xbcb3e │ │ │ │ blx 0xfe8f5b46 │ │ │ │ @@ -42641,31 +42641,31 @@ │ │ │ │ stmdage r8, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ stccs 7, cr14, [r0], {178} @ 0xb2 │ │ │ │ ldmdahi fp!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xe714803b │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x37a114 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - vbic.i16 d15, #4864 @ 0x1300 │ │ │ │ + vbic.i16 d15, #7936 @ 0x1f00 │ │ │ │ vtst.8 , , │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x1b9d34 │ │ │ │ vqsub.s8 q9, q6, │ │ │ │ - svclt 0x0000f919 │ │ │ │ + svclt 0x0000f929 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r8, asr #13 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ + eorseq r1, r4, r0, ror #13 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff0baaa8 │ │ │ │ vaddl.u8 , d16, d2 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42677,15 +42677,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103d4e0 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83acfa │ │ │ │ blx 0xfe87292e │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90aa06 │ │ │ │ @@ -42819,38 +42819,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe32e318 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12ee21c │ │ │ │ @ instruction: 0xd1b52a00 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xffc0f24b │ │ │ │ + @ instruction: 0xffd0f24b │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7a1 │ │ │ │ ldr r4, [lr, r0, lsl #1] │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9aaf214 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + @ instruction: 0xf9b6f214 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9cb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -42897,60 +42897,60 @@ │ │ │ │ blls 0xe85a8 │ │ │ │ b 0x10fc1ac │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq r4!, {r0, r1, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ bleq 0x173495c │ │ │ │ vadd.i8 q8, , │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ bl 0xfad2c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #136] @ 0x3a0ec │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462b61bc │ │ │ │ blx 0xfe9bb14a │ │ │ │ blx 0xfe9ea08a │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe84a17e │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - @ instruction: 0xf8ccf129 │ │ │ │ + @ instruction: 0xf8d8f129 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf8c2f129 │ │ │ │ + @ instruction: 0xf8cef129 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b9ac │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dc4e0 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1298900 │ │ │ │ - blls 0x2f8390 │ │ │ │ + blls 0x2f83c0 │ │ │ │ stmdbge ip, {r1, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf129462b │ │ │ │ - stmdbge r8, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230c │ │ │ │ - bls 0x278360 │ │ │ │ + bls 0x278390 │ │ │ │ blls 0x2a4530 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf88ef129 │ │ │ │ + @ instruction: 0xf89af129 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x74e60 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42965,27 +42965,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1298b24 │ │ │ │ - strtmi pc, [r2], -r1, ror #16 │ │ │ │ + strtmi pc, [r2], -sp, ror #16 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf129a824 │ │ │ │ - @ instruction: 0x465bf859 │ │ │ │ + ldrbmi pc, [fp], -r5, ror #16 @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf129a816 │ │ │ │ - @ instruction: 0x4622f851 │ │ │ │ + @ instruction: 0x4622f85d │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf129a81a │ │ │ │ - svcls 0x0024f849 │ │ │ │ + svcls 0x0024f855 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -43026,27 +43026,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x675878 │ │ │ │ blhi 0x77587c │ │ │ │ blhi 0x7f5880 │ │ │ │ blhi 0x875884 │ │ │ │ blhi 0x8f5888 │ │ │ │ blhi 0x97588c │ │ │ │ - @ instruction: 0xffe6f128 │ │ │ │ + @ instruction: 0xfff2f128 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xffdef128 │ │ │ │ + @ instruction: 0xffeaf128 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xffd6f128 │ │ │ │ + @ instruction: 0xffe2f128 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xffcef128 │ │ │ │ + @ instruction: 0xffdaf128 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba720 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87c2a4 │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -43098,29 +43098,29 @@ │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1288b1c │ │ │ │ - svcls 0x0007ff55 │ │ │ │ + svcls 0x0007ff61 │ │ │ │ blls 0x14bc8c │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #6] │ │ │ │ @ instruction: 0xf128462b │ │ │ │ - blls 0x17a0c0 │ │ │ │ + blls 0x17a0f0 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, sl, ip, sp} │ │ │ │ ldmdage r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1282400 │ │ │ │ - strbmi pc, [r2], -r1, asr #30 @ │ │ │ │ + strbmi pc, [r2], -sp, asr #30 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - mcrls 15, 1, pc, cr4, cr9, {1} @ │ │ │ │ + cdpls 15, 2, cr15, cr4, cr5, {2} │ │ │ │ @ instruction: 0xf04f9820 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ ldrbtmi r9, [r1], r5, lsr #30 │ │ │ │ @ instruction: 0xf04f9e21 │ │ │ │ bls 0x7bc3d0 │ │ │ │ @ instruction: 0x0c07eb56 │ │ │ │ @@ -43159,15 +43159,15 @@ │ │ │ │ b 0x11c100c │ │ │ │ b 0x140bf6c │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1280800 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7ecc8 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1403084 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43405,39 +43405,39 @@ │ │ │ │ cmple r5, r0, lsl fp │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ vrhadd.s8 d29, d31, d10 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xafa910 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - stmdbcs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0072f47f │ │ │ │ strmi r4, [fp], -sl, lsl #12 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldrb r4, [lr], sp, lsl #12 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bls 0x1a6618 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bllt 0xff438884 │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0xe6ce4615 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x6bad58 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - @ instruction: 0x4672fd11 │ │ │ │ + @ instruction: 0x4672fd1d │ │ │ │ @ instruction: 0xf6c74674 │ │ │ │ @ instruction: 0x467572ff │ │ │ │ @ instruction: 0x46704673 │ │ │ │ ssat r2, #22, r4, lsl #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a662c │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43452,16 +43452,16 @@ │ │ │ │ blvc 0xfe721500 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ strmi pc, [r0, #37] @ 0x25 │ │ │ │ strpl pc, [r0, #-69] @ 0xffffffbb │ │ │ │ @ instruction: 0x2605e73d │ │ │ │ bllt 0x1f388fc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ andeq lr, r3, #80, 20 @ 0x50000 │ │ │ │ bls 0xeedb4 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2eaa4 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece1130 │ │ │ │ @@ -43512,28 +43512,28 @@ │ │ │ │ bne 0xfef1f5e4 │ │ │ │ ldr r9, [fp, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [sp], -r2, lsl #24 │ │ │ │ ldr r9, [r3, r3, lsl #6]! │ │ │ │ blx 0xbf73f4 │ │ │ │ - ldrtcs pc, [r8], #591 @ 0x24f @ │ │ │ │ + ldrbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s16 d9, d0, d3 │ │ │ │ - andcs pc, r0, pc, asr ip @ │ │ │ │ - mvnne pc, pc, asr #4 │ │ │ │ + andcs pc, r0, fp, ror #24 │ │ │ │ + mvnsne pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mrrc2 2, 1, pc, r4, cr3 @ │ │ │ │ - eorseq r1, r4, r8, lsr #1 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + stc2l 2, cr15, [r0], #-76 @ 0xffffffb4 │ │ │ │ + eorseq r1, r4, r0, asr #1 │ │ │ │ + eorseq r1, r4, r0, lsl r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ teqcs sl, #3358720 @ 0x334000 │ │ │ │ @@ -43577,15 +43577,15 @@ │ │ │ │ b 0x10fcbec │ │ │ │ movwls r7, #13259 @ 0x33cb │ │ │ │ bicvc lr, sl, #323584 @ 0x4f000 │ │ │ │ beq 0x16f5428 │ │ │ │ bvc 0xff2b5418 │ │ │ │ bleq 0x1735400 │ │ │ │ ldmdbeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - teqpeq r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movteq pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldrbmi sl, [r2], -ip, lsl #18 │ │ │ │ strbmi pc, [r0], -pc, asr #32 @ │ │ │ │ blhi 0xfe9b618c │ │ │ │ @ instruction: 0x41bcf8b3 │ │ │ │ strteq r4, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ @@ -43593,45 +43593,45 @@ │ │ │ │ andpl pc, r0, r4, lsr #23 │ │ │ │ submi pc, r0, r0, asr #3 │ │ │ │ streq pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ andls r1, r0, r0, lsl #16 │ │ │ │ andls r4, sl, r4, ror #2 │ │ │ │ ldmdage r6, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf128940b │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230c │ │ │ │ - bls 0x279904 │ │ │ │ + bls 0x279934 │ │ │ │ blls 0x2a4f7c │ │ │ │ subsmi sl, r2, #1441792 @ 0x160000 │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x187700a │ │ │ │ + blx 0x1b7700a │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldmne fp, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ movwls r9, #41728 @ 0xa300 │ │ │ │ blls 0x324bd0 │ │ │ │ movwls r4, #4443 @ 0x115b │ │ │ │ strbmi r9, [fp], -fp, lsl #6 │ │ │ │ - blx 0x14f7026 │ │ │ │ + blx 0x17f7026 │ │ │ │ ldmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ ldmdage r6, {r1, r3, r8, r9, sp} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0x127703a │ │ │ │ + blx 0x157703a │ │ │ │ stmdbge lr, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r0, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ bl 0x19cb4f0 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1284500 │ │ │ │ - movwcs pc, #2875 @ 0xb3b @ │ │ │ │ + movwcs pc, #2887 @ 0xb47 @ │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, fp, sp, pc}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bls 0x10b1c0 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @ instruction: 0xf14618e4 │ │ │ │ @@ -43643,27 +43643,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1288b24 │ │ │ │ - @ instruction: 0x4652fb13 │ │ │ │ + @ instruction: 0x4652fb1f │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf128a824 │ │ │ │ - ldrbmi pc, [fp], -fp, lsl #22 @ │ │ │ │ + @ instruction: 0x465bfb17 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ bls 0x12508c │ │ │ │ @ instruction: 0xf128a816 │ │ │ │ - ldrbmi pc, [r2], -r3, lsl #22 @ │ │ │ │ + ldrbmi pc, [r2], -pc, lsl #22 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r9, sl, lr} │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - stmdals r4!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4!, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ @ instruction: 0x471ee9dd │ │ │ │ ldmib sp, {r0, r1, r3, r4, fp, ip}^ │ │ │ │ @ instruction: 0xf04f6222 │ │ │ │ vstmdbls r5!, {s0-s-1} │ │ │ │ ldmib sp, {r0, r5, fp, ip, pc}^ │ │ │ │ cmnmi r8, r8, lsl lr │ │ │ │ @@ -43701,28 +43701,28 @@ │ │ │ │ blhi 0x676304 │ │ │ │ blhi 0x6f6308 │ │ │ │ blhi 0x77630c │ │ │ │ blhi 0x7f6310 │ │ │ │ blhi 0x876314 │ │ │ │ blhi 0x8f6318 │ │ │ │ blhi 0x97631c │ │ │ │ - blx 0xfe7f718c │ │ │ │ + blx 0xfeaf718c │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, sl, lr} │ │ │ │ stmdage r4!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xfe5771a0 │ │ │ │ + blx 0xfe8771a0 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ ldmdage r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xfe3771b0 │ │ │ │ + blx 0xfe6771b0 │ │ │ │ ldrtmi r4, [fp], -sl, asr #12 │ │ │ │ blge 0x7544c │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xfe1771c0 │ │ │ │ + blx 0xfe4771c0 │ │ │ │ stcls 8, cr10, [r4], #-120 @ 0xffffff88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ beq 0x76e6c │ │ │ │ stc 8, cr12, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ ldmdbne fp, {r1, r2, r3, r4, r8, r9, fp, pc} │ │ │ │ @@ -43778,28 +43778,28 @@ │ │ │ │ stceq 1, cr15, [r0], {108} @ 0x6c │ │ │ │ bl 0xfec4c778 │ │ │ │ strtmi r0, [r2], -r2, lsl #20 │ │ │ │ @ instruction: 0xf16ca820 │ │ │ │ @ instruction: 0xed8d0900 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1288b1c │ │ │ │ - vstrls s30, [r5, #-12] │ │ │ │ + vstrls s30, [r5, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0x464b4652 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, #-1536] @ 0xfffffa00 │ │ │ │ - @ instruction: 0xf9faf128 │ │ │ │ + blx 0x1f72d4 │ │ │ │ ldrbmi r4, [fp], -r2, lsr #12 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf9f2f128 │ │ │ │ + @ instruction: 0xf9fef128 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #22 │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0x464ba918 │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - @ instruction: 0x9e24f9e9 │ │ │ │ + @ instruction: 0x9e24f9f5 │ │ │ │ tstcs r0, r0, lsr #20 │ │ │ │ @ instruction: 0x5722e9dd │ │ │ │ ldmib sp, {r1, r4, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf04f431e │ │ │ │ cdpls 12, 2, cr0, cr5, cr0, {0} │ │ │ │ stmdals r1!, {r0, r5, r6, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -43837,15 +43837,15 @@ │ │ │ │ b 0x11c1aa8 │ │ │ │ b 0x140ca08 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1679401 │ │ │ │ @ instruction: 0xf1280700 │ │ │ │ - ldmib sp, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7f764 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp}^ │ │ │ │ submi lr, r9, #18 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43961,22 +43961,22 @@ │ │ │ │ @ instruction: 0xf89de7ae │ │ │ │ blcs 0x4734c │ │ │ │ @ instruction: 0xf8b8d1e8 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8a84380 │ │ │ │ ldrb r3, [lr], #0 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x17b5bc │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - vtst. , , │ │ │ │ + vadd.i64 , , │ │ │ │ svclt 0x0000fe9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r1, [r4], -r8 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x843d30 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -44007,15 +44007,15 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ svclt 0x0000fe51 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb923c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xc098f8df │ │ │ │ @ instruction: 0x460b4614 │ │ │ │ strtmi r4, [r1], -r3, lsr #20 │ │ │ │ @@ -44050,15 +44050,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ svclt 0x0000fdf9 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff258 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @@ -44067,21 +44067,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cbe74 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xbb36c │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fdfd │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb924c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff2b0 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -44089,21 +44089,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cbee8 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xbb3c4 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fdd1 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fde1 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff308 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -44114,21 +44114,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fbecc │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d15, d8 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xbb428 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fd9f │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + svclt 0x0000fdaf │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12ff36c │ │ │ │ ldmibeq sl, {r0, r1, r4, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x6c03ea4f │ │ │ │ @@ -44143,39 +44143,39 @@ │ │ │ │ b 0x14133c4 │ │ │ │ bleq 0xff287f84 │ │ │ │ cmpmi r4, r1, asr #20 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r4, #-296]! @ 0xfffffed8 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + ldc2l 2, cr15, [r4, #-296]! @ 0xfffffed8 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb925f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103f3e0 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmppcs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r0, #-296] @ 0xfffffed8 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ + ldc2l 2, cr15, [r0, #-296] @ 0xfffffed8 │ │ │ │ + eorseq r1, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2ff428 │ │ │ │ blvc 0xfe2e9c18 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmdblt sl, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44820,26 +44820,26 @@ │ │ │ │ @ instruction: 0xf04f462b │ │ │ │ @ instruction: 0xf06f37ff │ │ │ │ ldrb r4, [r2], r0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r7], -r8, lsl #12 │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ blmi 0x27c328 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ vqsub.s16 , q9, q1 │ │ │ │ - stmdaeq pc, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + stmdaeq pc, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ tsteq r6, r3, asr sl │ │ │ │ strbvc lr, [r0, r7, asr #20] │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf7d4e6b6 │ │ │ │ svclt 0x0000fe41 │ │ │ │ - eorseq r1, r4, r8, ror #13 │ │ │ │ + eorseq r1, r4, r0, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r0, #-556] @ 0xfffffdd4 │ │ │ │ stmdavs sp!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9509 │ │ │ │ @@ -45013,29 +45013,29 @@ │ │ │ │ b 0xfe10c27c │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - bicscs pc, r4, pc, asr #4 │ │ │ │ + mvncs pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ sbcmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf8a6f212 │ │ │ │ + @ instruction: 0xf8b2f212 │ │ │ │ mcr2 2, 3, pc, cr6, cr14, {3} @ │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl r5 │ │ │ │ - eorseq r1, r4, r8, lsl #14 │ │ │ │ - eorseq r1, r4, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl #14 │ │ │ │ + eorseq r1, r4, r8, lsr #10 │ │ │ │ + eorseq r1, r4, r0, lsr #14 │ │ │ │ + eorseq r1, r4, r0, asr r5 │ │ │ │ + eorseq r1, r4, r8, lsl r7 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -ip, lsl #1 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -45067,137 +45067,137 @@ │ │ │ │ mrc2 2, 0, pc, cr2, cr14, {3} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb93438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movtcs r4, #9740 @ 0x260c │ │ │ │ - orrvc pc, r8, r1, asr #4 │ │ │ │ + asrvc pc, r1, #4 @ │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf108012f │ │ │ │ - @ instruction: 0xf8c0f837 │ │ │ │ + @ instruction: 0xf8c0f843 │ │ │ │ strmi r4, [r1], -r0, lsr #1 │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ ldrmi r9, [r8, r3] │ │ │ │ @ instruction: 0xf8d19903 │ │ │ │ @ instruction: 0xb12330ac │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstcs r1, r1, lsl #16 │ │ │ │ - stclt 1, cr15, [r2, #28]! │ │ │ │ - mlaseq r4, r4, r7, r1 │ │ │ │ + stclt 1, cr15, [lr, #28]! │ │ │ │ + eorseq r1, r4, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb934ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d15, d1 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ vhadd.s8 d0, d10, d30 │ │ │ │ - strmi pc, [r5], -r9, lsr #27 │ │ │ │ - @ instruction: 0xf904f108 │ │ │ │ + @ instruction: 0x4605fdb5 │ │ │ │ + @ instruction: 0xf910f108 │ │ │ │ tstcs r6, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ - @ instruction: 0xf107022e │ │ │ │ - @ instruction: 0x4604fff7 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + @ instruction: 0xf108022e │ │ │ │ + strmi pc, [r4], -r3, lsl #16 │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - strtmi pc, [r0], -pc, lsl #26 │ │ │ │ + @ instruction: 0x4620fd1b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - eorseq r1, r4, r8, asr #15 │ │ │ │ + eorseq r1, r4, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9350c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf826f031 │ │ │ │ - @ instruction: 0xf87af108 │ │ │ │ + @ instruction: 0xf886f108 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d15, d14 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ vhsub.s8 d16, d2, d30 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf107012f │ │ │ │ - blvs 0x7c26c │ │ │ │ + blvs 0x7c29c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, ip, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0xf0304605 │ │ │ │ pld [r7, sp @ ] │ │ │ │ strmi pc, [r4], -r3, ror #21 │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ - msrlt CPSR_f, #5701632 @ 0x570000 │ │ │ │ + msrlt CPSR_f, #6488064 @ 0x630000 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - rscscc pc, ip, pc, asr #4 │ │ │ │ + andsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [r8, #-40] @ 0xffffffd8 │ │ │ │ + ldc2l 2, cr15, [r4, #-40] @ 0xffffffd8 │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ - andls pc, r3, pc, asr #16 │ │ │ │ + andls pc, r3, fp, asr r8 @ │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - blls 0x13b680 │ │ │ │ + blls 0x13b6b0 │ │ │ │ andcs fp, r0, #-1073741804 @ 0xc0000014 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ vaddl.s8 q9, d0, d29 │ │ │ │ andlt r0, r5, r3 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt r6!, {r3, r8, ip, sp, lr, pc} │ │ │ │ + stmdblt r2, {r3, r8, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbtcc pc, [ip], #591 @ 0x24f @ │ │ │ │ + strmi pc, [r4], #-591 @ 0xfffffdb1 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - bicscc pc, r4, pc, asr #4 │ │ │ │ + mvncc pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subcs r4, r4, #2048 @ 0x800 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - svclt 0x0000ff79 │ │ │ │ - eorseq r1, r4, r8, ror #15 │ │ │ │ + svclt 0x0000ff85 │ │ │ │ + eorseq r1, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ tstlt r3, r0, lsr #1 │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xffaaf030 │ │ │ │ - @ instruction: 0xfffef107 │ │ │ │ + @ instruction: 0xf80af108 │ │ │ │ cmncs r0, #86016 @ 0x15000 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf107022e │ │ │ │ - mcrvs 15, 1, pc, cr3, cr1, {2} @ │ │ │ │ + mcrvs 15, 1, pc, cr3, cr13, {2} @ │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ teqlt fp, r0, lsr #1 │ │ │ │ @ instruction: 0xb12b6b9b │ │ │ │ strtmi r9, [r9], -r3 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ cmplt r0, r3, lsl #20 │ │ │ │ ldrdcs r6, [r1], -r3 │ │ │ │ @@ -45205,61 +45205,61 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ andlt r4, r5, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, r4, lsl #16 │ │ │ │ + eorseq r1, r4, ip, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb93678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0304604 │ │ │ │ @ instruction: 0xf107ff6f │ │ │ │ - bmi 0x43c398 │ │ │ │ + bmi 0x43c3c8 │ │ │ │ andls r2, r0, #116, 6 @ 0xd0000001 │ │ │ │ - bicscc pc, ip, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsccc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff16f107 │ │ │ │ + @ instruction: 0xff22f107 │ │ │ │ @ instruction: 0xb1236c03 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r1, r4, r0, lsr #16 │ │ │ │ + eorseq r1, r4, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb936d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xff42f030 │ │ │ │ @ instruction: 0xf1074604 │ │ │ │ - bmi 0x43c33c │ │ │ │ + bmi 0x43c36c │ │ │ │ andls r2, r0, #-67108863 @ 0xfc000001 │ │ │ │ - bicscc pc, ip, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + rsccc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 1, 14, cr15, cr8, cr7, {0} │ │ │ │ + cdp2 1, 15, cr15, cr4, cr7, {0} │ │ │ │ @ instruction: 0xb1236d43 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46184718 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r1, r4, ip, lsr r8 │ │ │ │ + eorseq r1, r4, r4, asr r8 │ │ │ │ strlt fp, [r0, #-642] @ 0xfffffd7e │ │ │ │ addslt r1, fp, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0x0c03ea82 │ │ │ │ svcmi 0x0000f41c │ │ │ │ b 0xfe0f0568 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00014f00 │ │ │ │ @@ -45935,15 +45935,15 @@ │ │ │ │ bl 0xfeb941bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #14336 @ 0x3800 │ │ │ │ strbtmi r9, [r9], -r0, lsl #2 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf904f1ed │ │ │ │ + @ instruction: 0xf910f1ed │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -45955,15 +45955,15 @@ │ │ │ │ bl 0xfeb9420c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r0, sp, lsl #22 │ │ │ │ ldmdavs fp, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf12b0300 │ │ │ │ - blmi 0x2bcd6c │ │ │ │ + blmi 0x2bcd9c │ │ │ │ blls 0x97094 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -45990,21 +45990,21 @@ │ │ │ │ svclt 0x00984008 │ │ │ │ andscc r2, r0, r8, lsl #4 │ │ │ │ bllt 0x13f9b64 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf641bd08 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d15, d20 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ eorcs r0, lr, #46 @ 0x2e │ │ │ │ - cdp2 2, 15, cr15, cr4, cr8, {2} │ │ │ │ + @ instruction: 0xff04f248 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46030,15 +46030,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - stc2l 1, cr15, [sl, #208] @ 0xd0 │ │ │ │ + ldc2l 1, cr15, [r6, #208] @ 0xd0 │ │ │ │ blle 0xff74e688 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d570 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b3554 │ │ │ │ @@ -46048,15 +46048,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, , q8 │ │ │ │ svclt 0x0000fe5f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r8 │ │ │ │ + eorseq r1, r4, r8, lsl #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46082,15 +46082,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - @ instruction: 0xf8fef135 │ │ │ │ + @ instruction: 0xf90af135 │ │ │ │ blle 0xff74e758 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d640 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b3624 │ │ │ │ @@ -46100,15 +46100,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, , q8 │ │ │ │ svclt 0x0000fdf7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror r8 │ │ │ │ + eorseq r1, r4, r8, lsl #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ bcs 0xc5a88 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @@ -46116,15 +46116,15 @@ │ │ │ │ b 0x140eaa8 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - mcrr2 1, 3, pc, r6, cr4 @ │ │ │ │ + mrrc2 1, 3, pc, r2, cr4 @ │ │ │ │ blle 0xffe0e7e0 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd6c8 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46143,15 +46143,15 @@ │ │ │ │ b 0x140eb14 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - @ instruction: 0xff6cf134 │ │ │ │ + @ instruction: 0xff78f134 │ │ │ │ blle 0xffe0e84c │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd734 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46862,23 +46862,23 @@ │ │ │ │ blls 0x297ea4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, fp, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfffef27c │ │ │ │ - tstpmi r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsmi pc, r4, pc, asr #4 │ │ │ │ + submi pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d8, d27 │ │ │ │ - svclt 0x0000f823 │ │ │ │ + svclt 0x0000f833 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl #17 │ │ │ │ + mlaseq r4, r8, r8, r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf94d4 │ │ │ │ blmi 0xa0f704 │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ @@ -46910,22 +46910,22 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i64 d27, d28, d19 │ │ │ │ vrecps.f32 d31, d31, d15 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ blmi 0xfdfdc │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xffc4f247 │ │ │ │ + @ instruction: 0xffd4f247 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl #17 │ │ │ │ + mlaseq r4, r8, r8, r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9513c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ bmi 0xa6a174 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ ldc 8, cr6, [r7, #824] @ 0x338 │ │ │ │ @@ -46956,23 +46956,23 @@ │ │ │ │ bls 0x297ff8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff42f27c │ │ │ │ - tstpmi r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsmi pc, r4, pc, asr #4 │ │ │ │ + submi pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d7, d27 │ │ │ │ - svclt 0x0000ff67 │ │ │ │ + svclt 0x0000ff77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl #17 │ │ │ │ + mlaseq r4, r8, r8, r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb951f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf964c │ │ │ │ @ instruction: 0xf5b34c28 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ @@ -47004,23 +47004,23 @@ │ │ │ │ bls 0x2980b8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e6f7fe │ │ │ │ mcr2 2, 7, pc, cr2, cr12, {3} @ │ │ │ │ - tstpmi r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsmi pc, r4, pc, asr #4 │ │ │ │ + submi pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d7, d27 │ │ │ │ - svclt 0x0000ff07 │ │ │ │ + svclt 0x0000ff17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, lsl #17 │ │ │ │ + mlaseq r4, r8, r8, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 12, cr4, [r2, #-356] @ 0xfffffe9c │ │ │ │ @ instruction: 0xf103b2db │ │ │ │ @@ -47028,15 +47028,15 @@ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmvc r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ b 0x140f8f8 │ │ │ │ vpmax.s8 q8, q8, │ │ │ │ - vmov.i64 , #0x0000000000ff0000 │ │ │ │ + vmull.p8 , d16, d12 │ │ │ │ svclt 0x00180e36 │ │ │ │ strmi r0, [r8], -fp, ror #1 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ svclt 0x001246a3 │ │ │ │ @@ -47123,15 +47123,15 @@ │ │ │ │ @ instruction: 0xf04f940d │ │ │ │ strmi r0, [r4], -r0, lsl #8 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ @ instruction: 0xf64f0001 │ │ │ │ @ instruction: 0xf6cf78f8 │ │ │ │ vtst.8 , q8, │ │ │ │ - vmov.i64 , #0x0000000000ff0000 │ │ │ │ + vmull.p8 , d16, d12 │ │ │ │ b 0x1401b48 │ │ │ │ strmi r0, [fp], -r0, asr #21 │ │ │ │ rsceq fp, r8, r8, lsl pc │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ @@ -47264,25 +47264,25 @@ │ │ │ │ @ instruction: 0xb1bb6873 │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ ldmdble r1, {r0, r1, r5, r7, r9, lr} │ │ │ │ andcs r6, r0, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ strtmi r5, [r9], -r4, lsr #32 │ │ │ │ - blx 0xfe57ac5a │ │ │ │ + blx 0xfe87ac5a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf948f1ee │ │ │ │ + @ instruction: 0xf954f1ee │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ stmiale sp!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1edbdf8 │ │ │ │ - @ instruction: 0x4607fc9b │ │ │ │ + strmi pc, [r7], -r7, lsr #25 │ │ │ │ svclt 0x0000e7da │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb956d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -47292,15 +47292,15 @@ │ │ │ │ @ instruction: 0xf8dc7803 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ blcs 0x1c41500 │ │ │ │ stmdbge r1, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blge 0x172584 │ │ │ │ @ instruction: 0xf1202210 │ │ │ │ - bllt 0x87e1ac │ │ │ │ + bllt 0x87e1dc │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ mrrcne 11, 0, r9, sl, cr3 │ │ │ │ bls 0x1725b8 │ │ │ │ mrrcne 0, 2, r6, r3, cr11 │ │ │ │ eorsvs fp, r2, r8, lsl pc │ │ │ │ blmi 0x5325a4 │ │ │ │ blls 0x198594 │ │ │ │ @@ -47310,15 +47310,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbge r1, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ blge 0x10a550 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ @ instruction: 0xf1209001 │ │ │ │ - stmdbls r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r3, r8, lsl #2 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andls r3, r1, r1 │ │ │ │ andcs lr, r1, pc, asr #15 │ │ │ │ ldrdcs lr, [r2], -sp │ │ │ │ vaba.s q15, q14, │ │ │ │ svclt 0x0000fc6f │ │ │ │ @@ -47334,26 +47334,26 @@ │ │ │ │ strmi r3, [r3], -r8 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ stmdbcs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ bge 0xf2628 │ │ │ │ andne pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ vcgt.s32 d25, d11, d1 │ │ │ │ - blls 0xbdc0c │ │ │ │ + blls 0xbdc4c │ │ │ │ ldmdane r8, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xb1035c9b │ │ │ │ blmi 0x44a5c8 │ │ │ │ blls 0x118630 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf641bd00 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xe7e10234 │ │ │ │ andcc r7, r1, r2, lsl #16 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ andls lr, r1, r7, ror #15 │ │ │ │ cdp2 2, 12, cr15, cr6, cr11, {3} │ │ │ │ ldrmi r9, [r8], #-2817 @ 0xfffff4ff │ │ │ │ vabd.s q15, q14, │ │ │ │ @@ -47361,15 +47361,15 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - @ instruction: 0xfffef0d7 │ │ │ │ + @ instruction: 0xf80af0d8 │ │ │ │ mcrrne 11, 0, r4, r2, cr4 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ pop {r3, r4, r6, r9, sp, lr} │ │ │ │ @ instruction: 0xf0044008 │ │ │ │ svclt 0x0000b8ef │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -47377,23 +47377,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdblt fp!, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r8, {r1, r2, r3, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf0d86bd1 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, lsl #20 │ │ │ │ bl 0x17c7dc │ │ │ │ ldmlt r4, {r2, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6456802 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ movwls r0, #13206 @ 0x3396 │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr}^ │ │ │ │ smlabteq r1, sp, r9, lr │ │ │ │ - @ instruction: 0xf9d6f136 │ │ │ │ + @ instruction: 0xf9e2f136 │ │ │ │ stmdbls r2, {r0, fp, ip, pc} │ │ │ │ svcvs 0x00926e02 │ │ │ │ blls 0x1104d0 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ stmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ andcs r4, r0, #18432 @ 0x4800 │ │ │ │ @@ -47403,15 +47403,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ ldmdavs r1, {r3, r4, r6, fp, sp, lr} │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf9b2f136 │ │ │ │ + @ instruction: 0xf9bef136 │ │ │ │ stmdbls r1, {fp, ip, pc} │ │ │ │ svcvs 0x009b6e03 │ │ │ │ blmi 0x150538 │ │ │ │ subsvs r2, sl, #0, 4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf004eb04 │ │ │ │ svclt 0x0000b897 │ │ │ │ @@ -47448,15 +47448,15 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, sp, ror #22 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ tstcs r1, r6, lsl r6 │ │ │ │ andcs r2, r0, r0, lsl r2 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 1, 8, cr15, cr10, cr12, {7} │ │ │ │ + cdp2 1, 9, cr15, cr6, cr12, {7} │ │ │ │ stccs 6, cr4, [r0], {7} │ │ │ │ tstcs r4, #102 @ 0x66 │ │ │ │ stmdami r6, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs 0x5881c │ │ │ │ adchi pc, r4, r0 │ │ │ │ cdpcs 8, 0, cr6, cr0, cr6, {3} │ │ │ │ adchi pc, r0, r0 │ │ │ │ @@ -47492,15 +47492,15 @@ │ │ │ │ bge 0x229434 │ │ │ │ mrc2 7, 2, pc, cr10, cr15, {7} │ │ │ │ stmdals r5, {r1, r2, ip, pc} │ │ │ │ @ instruction: 0xf7ff7869 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, #5 │ │ │ │ @ instruction: 0xf1ec4638 │ │ │ │ - @ instruction: 0xf815ffa1 │ │ │ │ + @ instruction: 0xf815ffad │ │ │ │ blcs 0x4e43c │ │ │ │ stclvc 1, cr13, [r1], #-848 @ 0xfffffcb0 │ │ │ │ @ instruction: 0xf645b121 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ ldmvs r9, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x46384b36 │ │ │ │ @ instruction: 0xf8837c22 │ │ │ │ @@ -47515,90 +47515,90 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ blcs 0x101f03c │ │ │ │ blcs 0x1372928 │ │ │ │ blge 0x1f2c98 │ │ │ │ stmdbge r5, {r4, r9, sp} │ │ │ │ - cdp2 1, 2, cr15, cr10, cr0, {1} │ │ │ │ + cdp2 1, 3, cr15, cr6, cr0, {1} │ │ │ │ strcs fp, [r0], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf1ec4638 │ │ │ │ - @ instruction: 0xe7defef5 │ │ │ │ + ldrb pc, [lr, r1, lsl #30] @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf99af26b │ │ │ │ + @ instruction: 0xf9aaf26b │ │ │ │ addle r2, r8, r0, lsl #16 │ │ │ │ strbmi r3, [r4, #-1044] @ 0xfffffbec │ │ │ │ svcge 0x0070f47f │ │ │ │ svccs 0x00002400 │ │ │ │ ubfx sp, r1, #1, #14 │ │ │ │ ldr r9, [r2, r6]! │ │ │ │ @ instruction: 0xf88d7803 │ │ │ │ @ instruction: 0xe7ae3018 │ │ │ │ andscs sl, r0, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf120a905 │ │ │ │ - stmdacs r0, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r9!, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ str r9, [r4, r5, lsl #16]! │ │ │ │ mrc2 7, 2, pc, cr0, cr15, {7} │ │ │ │ str r9, [r8, r5]! │ │ │ │ - ldrbmi pc, [r4], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtmi pc, [ip], #-591 @ 0xfffffdb1 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppmi r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ andcs r7, r0, r2, ror r2 │ │ │ │ vshl.s8 d9, d0, d15 │ │ │ │ - sha1su0.32 , q14, │ │ │ │ + vfms.f16 , q14, │ │ │ │ vpmax.s8 d31, d31, d25 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d20, q8, q4 │ │ │ │ vshl.s8 d16, d30, d15 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x1bedc8 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - ldc2l 2, cr15, [r8], {15} │ │ │ │ + stc2l 2, cr15, [r4], #60 @ 0x3c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - mlaseq r4, r8, r8, r1 │ │ │ │ - eorseq r1, r4, ip, lsr #17 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe8 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ umulllt r0, r4, r6, r4 │ │ │ │ bllt 0xe9c9cc │ │ │ │ subeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ tstls r3, r0, lsr #12 │ │ │ │ - ldmda r8!, {r0, r1, r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmda r8, {r0, r1, r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ vadd.i8 d9, d10, d3 │ │ │ │ - msrvs SPSR_, #63232 @ 0xf700 │ │ │ │ + msrvs SPSR_, #3, 26 @ 0xc0 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf980f1ee │ │ │ │ + @ instruction: 0xf98cf1ee │ │ │ │ vcgt.s8 d22, d17, d16 │ │ │ │ @ instruction: 0xf1ee0004 │ │ │ │ - eorvs pc, r0, #2015232 @ 0x1ec000 │ │ │ │ + eorvs pc, r0, #2211840 @ 0x21c000 │ │ │ │ stc2 7, cr15, [r8, #1012]! @ 0x3f4 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ andcc lr, pc, r4, asr #19 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strmi pc, [r4], #591 @ 0x24f │ │ │ │ + ldrmi pc, [ip], #591 @ 0x24f │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppmi r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, pc, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [ip], {15} │ │ │ │ - eorseq r1, r4, r0, asr #17 │ │ │ │ + ldc2 2, cr15, [r8], {15} │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r2, [r4], -r0, lsl #20 │ │ │ │ @ instruction: 0xf101bfc2 │ │ │ │ @ instruction: 0x260037ff │ │ │ │ @@ -47622,47 +47622,47 @@ │ │ │ │ eorscc fp, r0, #148, 30 @ 0x250 │ │ │ │ sbcslt r3, r2, #1879048197 @ 0x70000005 │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, r8, cr1 │ │ │ │ bicsle r4, r6, #136, 4 @ 0x80000008 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d10, d16 │ │ │ │ - @ instruction: 0xf1b8fd41 │ │ │ │ + @ instruction: 0xf1b8fd4d │ │ │ │ ldmible r7, {r0, r3, r8, r9, sl, fp}^ │ │ │ │ ldrdcc lr, [r1], -r4 │ │ │ │ subseq pc, r7, #8, 2 │ │ │ │ addmi r1, r1, #22784 @ 0x5900 │ │ │ │ @ instruction: 0xf04fd3d7 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - ldc2 2, cr15, [r2, #-40]! @ 0xffffffd8 │ │ │ │ + ldc2 2, cr15, [lr, #-40]! @ 0xffffffd8 │ │ │ │ ldrhle r4, [r8, #45] @ 0x2d │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorle r4, r0, #-1610612728 @ 0xa0000008 │ │ │ │ rsbvs r6, r2, r1, lsr #16 │ │ │ │ strbpl r2, [sl], #512 @ 0x200 │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andcs r5, r0, sl, asr #9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - ldc2 2, cr15, [r6, #-40] @ 0xffffffd8 │ │ │ │ + stc2 2, cr15, [r2, #-40]! @ 0xffffffd8 │ │ │ │ svceq 0x0009f1b8 │ │ │ │ @ instruction: 0xf108bf94 │ │ │ │ @ instruction: 0xf1080230 │ │ │ │ @ instruction: 0xf04f0257 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - stc2 2, cr15, [sl, #-40] @ 0xffffffd8 │ │ │ │ + ldc2 2, cr15, [r6, #-40] @ 0xffffffd8 │ │ │ │ @ instruction: 0x4620e7d6 │ │ │ │ pop {r9, sp} │ │ │ │ @ instruction: 0xf04f41f0 │ │ │ │ vand , q13, │ │ │ │ - svclt 0x0000bd01 │ │ │ │ + svclt 0x0000bd0d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xb82a68 │ │ │ │ bcs 0x6acd4 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -47685,15 +47685,15 @@ │ │ │ │ tstmi r9, #397312 @ 0x61000 │ │ │ │ bcs 0x1ab440 │ │ │ │ @ instruction: 0x460bbf98 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf88d3602 │ │ │ │ @ instruction: 0xf1ee3003 │ │ │ │ - adcsmi pc, r4, #13697024 @ 0xd10000 │ │ │ │ + adcsmi pc, r4, #14483456 @ 0xdd0000 │ │ │ │ @ instruction: 0xf816d010 │ │ │ │ @ instruction: 0xf1a22c02 │ │ │ │ blcs 0x27f800 │ │ │ │ @ instruction: 0x011bbf9c │ │ │ │ ldmible r4, {r0, r1, r3, r4, r6, r9, ip, sp, pc}^ │ │ │ │ movteq pc, #4514 @ 0x11a2 @ │ │ │ │ stmiale r8, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @@ -47721,24 +47721,24 @@ │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ teqlt r2, r0, lsl #6 │ │ │ │ strvc pc, [r8, -pc, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ blcs 0x58ca4 │ │ │ │ @ instruction: 0xf105d15b │ │ │ │ stclmi 8, cr3, [sl], #-1020 @ 0xfffffc04 │ │ │ │ - strbmi pc, [r0, pc, asr #4] @ │ │ │ │ + ldrbmi pc, [r8, pc, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x210044b0 │ │ │ │ @ instruction: 0xf1ee6a20 │ │ │ │ - andcs pc, r1, #8716288 @ 0x850000 │ │ │ │ + andcs pc, r1, #9502720 @ 0x910000 │ │ │ │ bvs 0x8504bc │ │ │ │ - @ instruction: 0xf87cf1ee │ │ │ │ + @ instruction: 0xf888f1ee │ │ │ │ strtmi r6, [sl], -r0, lsr #20 │ │ │ │ @ instruction: 0xf1ee4631 │ │ │ │ - stccs 8, cr15, [r0, #-476] @ 0xfffffe24 │ │ │ │ + stccs 8, cr15, [r0, #-524] @ 0xfffffdf4 │ │ │ │ mrcne 13, 3, sp, cr3, cr11, {1} │ │ │ │ @ instruction: 0xf8132200 │ │ │ │ strmi r1, [sl], #-3841 @ 0xfffff0ff │ │ │ │ mvnsle r4, r3, asr #10 │ │ │ │ movwne pc, #13250 @ 0x33c2 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ @@ -47747,15 +47747,15 @@ │ │ │ │ @ instruction: 0xf88d2a09 │ │ │ │ @ instruction: 0xf88d3001 │ │ │ │ svclt 0x00c81000 │ │ │ │ cmppeq r7, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ andcs sp, r3, #2432 @ 0x980 │ │ │ │ bvs 0x8505c8 │ │ │ │ andcc pc, r2, sp, lsl #17 │ │ │ │ - @ instruction: 0xf854f1ee │ │ │ │ + @ instruction: 0xf860f1ee │ │ │ │ ldmib r3, {r0, r1, r5, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0020100 │ │ │ │ @ instruction: 0xf002ff49 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x12b2f54 │ │ │ │ blls 0x518cac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -47772,15 +47772,15 @@ │ │ │ │ @ instruction: 0xf64fe7d5 │ │ │ │ vrsra.s64 d18, d10, #64 │ │ │ │ @ instruction: 0x469a2396 │ │ │ │ blcs 0x60cec │ │ │ │ subcs sp, r5, #155 @ 0x9b │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - cdp 2, 9, cr15, cr10, cr10, {3} │ │ │ │ + cdp 2, 10, cr15, cr10, cr10, {3} │ │ │ │ movwle r4, #41644 @ 0xa2ac │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8d08f │ │ │ │ eorle r0, lr, pc, lsl #30 │ │ │ │ @ instruction: 0xf0043401 │ │ │ │ adcmi r0, ip, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf1b8d2f4 │ │ │ │ @@ -47809,27 +47809,27 @@ │ │ │ │ @ instruction: 0x3000f8ba │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bge 0xb4424 │ │ │ │ tstpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - addsmi pc, ip, pc, asr #4 │ │ │ │ + adcsmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf8f4f12b │ │ │ │ + @ instruction: 0xf900f12b │ │ │ │ vaba.s d30, d28, d24 │ │ │ │ @ instruction: 0xf002f88f │ │ │ │ @ instruction: 0xf100030f │ │ │ │ blcs 0x281298 │ │ │ │ eoreq pc, lr, #79 @ 0x4f │ │ │ │ teqcc r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xe7d03357 │ │ │ │ subcs r2, r4, #32, 2 │ │ │ │ vadd.i32 d26, d10, d1 │ │ │ │ - @ instruction: 0x4641ee3a │ │ │ │ + strbmi lr, [r1], -sl, asr #28 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldceq 0, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ subhi pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e7af │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -47848,58 +47848,58 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x60e14 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf12b002e │ │ │ │ - ldrb pc, [pc, r7, lsr #17] @ │ │ │ │ + @ instruction: 0xe7dff8b3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf126002e │ │ │ │ - andcs pc, r0, fp, lsr #25 │ │ │ │ + @ instruction: 0x2000fcb7 │ │ │ │ cdp2 0, 9, cr15, cr10, cr2, {0} │ │ │ │ ldmfd sp!, {sp} │ │ │ │ @ instruction: 0xf0024008 │ │ │ │ svclt 0x0000bf03 │ │ │ │ - andpl pc, r4, pc, asr #4 │ │ │ │ + andspl pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00b0f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ ldc2 0, cr15, [r8, #12] │ │ │ │ stmdavs r3!, {r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ tstle ip, r1, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ andsle r2, r7, r3, ror #22 │ │ │ │ tstle r6, r3, ror fp │ │ │ │ - mrc2 1, 1, pc, cr0, cr5, {1} │ │ │ │ + mrc2 1, 1, pc, cr12, cr5, {1} │ │ │ │ pop {r4, r5, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034010 │ │ │ │ sha1c.32 , q8, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4010 │ │ │ │ vmax.f32 d27, d31, d13 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ strb pc, [r0, r7, lsl #31]! @ │ │ │ │ - mrc2 1, 0, pc, cr12, cr5, {1} │ │ │ │ + mcr2 1, 1, pc, cr8, cr5, {1} @ │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - andspl pc, r8, pc, asr #4 │ │ │ │ + eorspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x007af7ff │ │ │ │ blcs 0x118f88 │ │ │ │ ldrlt sp, [r0, #-323]! @ 0xfffffebd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -47922,27 +47922,27 @@ │ │ │ │ blvs 0xfea87ed0 │ │ │ │ ldmib r2, {r3, r4, r7, fp, sp, lr}^ │ │ │ │ strls r2, [r2], #-768 @ 0xfffffd00 │ │ │ │ strls r6, [r1], #-2124 @ 0xfffff7b4 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ stc2 0, cr15, [ip, #-12] │ │ │ │ vmul.i8 d27, d31, d24 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x003cf7ff │ │ │ │ - andspl pc, r4, pc, asr #4 │ │ │ │ + eorpl pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vrecps.f32 d27, d15, d19 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ vmax.f32 d27, d15, d29 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0024f7ff │ │ │ │ blcs 0xd9034 │ │ │ │ stmdavs r3, {r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ andeq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ movwne lr, #18899 @ 0x49d3 │ │ │ │ @@ -47953,15 +47953,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ umulllt r0, r7, r6, r2 │ │ │ │ strpl pc, [r0], #1282 @ 0x502 │ │ │ │ blvs 0xfe862f70 │ │ │ │ @ instruction: 0xf1ed9204 │ │ │ │ - blls 0x1bea58 │ │ │ │ + blls 0x1bea88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvs 0xfe8a577c │ │ │ │ ldmvs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ strls r6, [r1, #-2125] @ 0xfffff7b3 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ @@ -47969,57 +47969,57 @@ │ │ │ │ ldmib r4, {r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ ldmib r3, {r0, r2, r3, r8, r9}^ │ │ │ │ @ instruction: 0xf7ff1200 │ │ │ │ blvs 0x193e3e0 │ │ │ │ andlt r6, r7, r8, lsl r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrlt 7, 7, pc, cr6, cr15, {7} @ │ │ │ │ - andspl pc, r4, pc, asr #4 │ │ │ │ + eorpl pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrlt 7, 7, pc, cr0, cr15, {7} @ │ │ │ │ - andspl pc, r8, pc, asr #4 │ │ │ │ + eorspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb961c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - tstppl ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s q3, , q8 │ │ │ │ - blvs 0x193d3e4 │ │ │ │ + blvs 0x193d414 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bec1 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r6], -pc, lsr #31 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - msrpl R12_fiq, pc │ │ │ │ + cmpppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vpadd.i8 q3, , q12 │ │ │ │ - vadd.i8 , q8, │ │ │ │ + vtst.8 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ blcs 0x4b278 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ movtlt r4, #34712 @ 0x8798 │ │ │ │ vstrcs d6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mvnshi pc, r0 │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d5 │ │ │ │ vand q12, , │ │ │ │ - vmvn.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8d5042e │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48033,15 +48033,15 @@ │ │ │ │ stc2l 0, cr15, [r4], #-12 │ │ │ │ blvs 0x1fabe2c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r1, r5, r6, r7, r8, pc}^ │ │ │ │ bl 0xfe937c9c │ │ │ │ blcs 0x7bfcd4 │ │ │ │ orrshi pc, fp, r0, asr #4 │ │ │ │ - ldrbpl pc, [r4], #-591 @ 0xfffffdb1 @ │ │ │ │ + strbtpl pc, [ip], #-591 @ 0xfffffdb1 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x2720f0 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc1004 │ │ │ │ @@ -48060,15 +48060,15 @@ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ blvs 0x1f6bdc4 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r2, r5, r7, r8, pc}^ │ │ │ │ bl 0xfe937d08 │ │ │ │ blcs 0x47fd40 │ │ │ │ tstphi pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - ldrbpl pc, [r4, #-591]! @ 0xfffffdb1 @ │ │ │ │ + strpl pc, [ip, #591] @ 0x24f │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x27255c │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48081,15 +48081,15 @@ │ │ │ │ @ instruction: 0x2c006b7c │ │ │ │ msrhi SPSR_fxc, r0 │ │ │ │ movwgt lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ vpadd.i8 d18, d0, d0 │ │ │ │ @ instruction: 0xf8d48133 │ │ │ │ vhadd.s8 d24, d15, d0 │ │ │ │ - vabal.s8 , d16, d8 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf04f052e │ │ │ │ bl 0x24156c │ │ │ │ stcgt 14, cr0, [pc, #-48] @ 0x3f140 │ │ │ │ andeq pc, ip, r8, asr #16 │ │ │ │ andne pc, r4, lr, asr #17 │ │ │ │ andcs pc, r8, lr, asr #17 │ │ │ │ andcc pc, ip, lr, asr #17 │ │ │ │ @@ -48098,15 +48098,15 @@ │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0x2c006b7c │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ movw lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d4 │ │ │ │ vqadd.s8 q12, , │ │ │ │ - vshl.s64 d21, d12, #0 │ │ │ │ + vshl.s64 d21, d20, #0 │ │ │ │ @ instruction: 0xf8d4052e │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcd0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ andcs pc, r8, ip, asr #17 │ │ │ │ @@ -48117,15 +48117,15 @@ │ │ │ │ @ instruction: 0xf8026063 │ │ │ │ blvs 0x1fa31e8 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r2, r8, pc}^ │ │ │ │ bl 0xfe937dec │ │ │ │ blcs 0x5bfe24 │ │ │ │ sbcshi pc, sp, r0, asr #4 │ │ │ │ - ldrtpl pc, [r4], #591 @ 0x24f @ │ │ │ │ + strbpl pc, [ip], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272240 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48134,28 +48134,28 @@ │ │ │ │ @ instruction: 0xf8cc2008 │ │ │ │ @ instruction: 0xf8ac0010 │ │ │ │ stmdavs fp!, {r2, r4, ip, sp}^ │ │ │ │ tstcc r6, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf802606b │ │ │ │ ldmdavs r3!, {r0, r1, ip, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - bicpl pc, ip, pc, asr #4 │ │ │ │ + mvnpl pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x4620681c │ │ │ │ stc2 2, cr15, [r0, #-428] @ 0xfffffe54 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ eorcc pc, r8, r7, lsl #17 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ blvs 0x1fbda80 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r1, r4, r6, r7, pc}^ │ │ │ │ bl 0xfe92fe64 │ │ │ │ blcs 0x7bfe94 │ │ │ │ addhi pc, fp, r0, asr #4 │ │ │ │ - ldrbpl pc, [ip], #591 @ 0x24f @ │ │ │ │ + ldrbtpl pc, [r4], #591 @ 0x24f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrd pc, [r0], -r5 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x3f22b8 │ │ │ │ @ instruction: 0xf84e060c │ │ │ │ rsbsvs r0, r1, ip │ │ │ │ stcgt 0, cr6, [r7], {178} @ 0xb2 │ │ │ │ @@ -48165,15 +48165,15 @@ │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ rsbvs r3, fp, lr, lsl r3 │ │ │ │ andhi pc, r3, r2, lsl #16 │ │ │ │ ldmcs r4, {r0, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0xf8fef209 │ │ │ │ + @ instruction: 0xf90af209 │ │ │ │ stmdbeq r0, {r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2600dd36 │ │ │ │ @ instruction: 0xe01746b2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ bl 0x319348 │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r2, #152, 4 @ 0x80000009 │ │ │ │ @@ -48193,148 +48193,148 @@ │ │ │ │ @ instruction: 0xf83ef26b │ │ │ │ ldmib r4, {r0, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe707f14 │ │ │ │ bicsle r4, r7, #152, 4 @ 0x80000009 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0x36014619 │ │ │ │ - cdp2 2, 11, cr15, cr12, cr9, {0} │ │ │ │ + cdp2 2, 12, cr15, cr8, cr9, {0} │ │ │ │ strhle r4, [r3, #81]! @ 0x51 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [ip, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0x46282315 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - eorspl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + subspl pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 2, 10, cr15, cr10, cr9, {0} │ │ │ │ + cdp2 2, 11, cr15, cr6, cr9, {0} │ │ │ │ tstcs r1, #156, 12 @ 0x9c00000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vand , , │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - usat pc, #17, pc, lsl #29 @ │ │ │ │ + ldrbt pc, [r1], fp, lsr #29 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xffecf209 │ │ │ │ + @ instruction: 0xfff8f209 │ │ │ │ @ instruction: 0x4659e7bd │ │ │ │ vmax.s32 d20, d10, d26 │ │ │ │ - @ instruction: 0xe7b2e998 │ │ │ │ + ldr lr, [r2, r8, lsr #19]! │ │ │ │ ldrdeq pc, [ip], r2 │ │ │ │ tstcs lr, #91226112 @ 0x5700000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d20, d15, d24 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - str pc, [r5, r5, lsl #29] │ │ │ │ + @ instruction: 0xe785fe91 │ │ │ │ @ instruction: 0x46202314 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - addspl pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + adcspl pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 2, 7, cr15, cr10, cr9, {0} │ │ │ │ + cdp2 2, 8, cr15, cr6, cr9, {0} │ │ │ │ tstcs r6, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , , │ │ │ │ - vrshr.s64 d21, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - ldr pc, [r6, -pc, ror #28]! │ │ │ │ + @ instruction: 0xe736fe7b │ │ │ │ @ instruction: 0x46202310 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - addpl pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + adcpl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 2, 6, cr15, cr4, cr9, {0} │ │ │ │ + cdp2 2, 7, cr15, cr0, cr9, {0} │ │ │ │ tstcs lr, #228589568 @ 0xda00000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , , │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe67cfe59 │ │ │ │ + ldrbt pc, [ip], -r5, ror #28 @ │ │ │ │ @ instruction: 0x46282216 │ │ │ │ - @ instruction: 0x51b4f24f │ │ │ │ + bicpl pc, ip, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffa4f209 │ │ │ │ + @ instruction: 0xffb0f209 │ │ │ │ andscs lr, lr, #6029312 @ 0x5c0000 │ │ │ │ vmax.s8 d20, d15, d24 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe747ff9b │ │ │ │ + strb pc, [r7, -r7, lsr #31] @ │ │ │ │ @ instruction: 0x46202214 │ │ │ │ - orrspl pc, ip, pc, asr #4 │ │ │ │ + @ instruction: 0x51b4f24f │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff92f209 │ │ │ │ + @ instruction: 0xff9ef209 │ │ │ │ andscs lr, r0, #229638144 @ 0xdb00000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - strt pc, [fp], r9, lsl #31 │ │ │ │ + ssat pc, #12, r5, lsl #31 @ │ │ │ │ @ instruction: 0x46282215 │ │ │ │ - teqppl ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff80f209 │ │ │ │ + @ instruction: 0xff8cf209 │ │ │ │ andscs lr, r1, #31457280 @ 0x1e00000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - uhsub16 pc, r5, r7 @ │ │ │ │ + ldrbt pc, [r5], -r3, lsl #31 @ │ │ │ │ @ instruction: 0x4628221e │ │ │ │ - cmpppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 108), pc │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff6ef209 │ │ │ │ + @ instruction: 0xff7af209 │ │ │ │ svclt 0x0000e63d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf7d46b65 │ │ │ │ vpmin.s8 d31, d15, d1 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ strmi r0, [r2], -lr, lsr #6 │ │ │ │ - tstpvs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmax.s8 d4, d10, d24 │ │ │ │ - blvs 0x193ef28 │ │ │ │ + blvs 0x193ef58 │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000bc63 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb966b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - mvnvc pc, pc, asr #12 │ │ │ │ - teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvs 0xff8da248 │ │ │ │ - cdp2 2, 8, cr15, cr10, cr10, {0} │ │ │ │ + cdp2 2, 9, cr15, cr6, cr10, {0} │ │ │ │ pop {r0, r1, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ mcrrlt 7, 15, pc, sl, cr15 @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb966e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ vhsub.s8 d18, d15, d1 │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ blvs 0x183f9b0 │ │ │ │ - cdp2 2, 7, cr15, cr2, cr10, {0} │ │ │ │ + cdp2 2, 7, cr15, cr14, cr10, {0} │ │ │ │ ldreq r6, [sl, r3, lsr #24] │ │ │ │ ldrbeq sp, [fp, -r7, lsl #8] │ │ │ │ blvs 0x1934548 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ blvs 0x186e5c8 │ │ │ │ vhsub.s8 d18, d15, d2 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ vrhadd.s8 d0, d10, d30 │ │ │ │ - stcvs 14, cr15, [r3], #-596 @ 0xfffffdac │ │ │ │ + stcvs 14, cr15, [r3], #-644 @ 0xfffffd7c │ │ │ │ strble r0, [lr, #1883]! @ 0x75b │ │ │ │ andcs r6, r4, #96, 22 @ 0x18000 │ │ │ │ - teqpvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 2, 8, cr15, cr10, cr10, {0} │ │ │ │ + cdp2 2, 9, cr15, cr6, cr10, {0} │ │ │ │ pop {r0, r1, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ ldclt 7, cr15, [r4], {255} @ 0xff │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -48363,20 +48363,20 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff2fd5d4 │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r8, lsl r9 │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r0, lsr r9 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48401,42 +48401,42 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x1ffd66c │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r0, asr #18 │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ tstle lr, r3, lsl #22 │ │ │ │ @ instruction: 0xf6456801 │ │ │ │ vaddl.s8 q9, d16, d16 │ │ │ │ bvs 0x2ff8f0 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d15, d15 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 , , │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 , q0, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb968e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -48445,35 +48445,35 @@ │ │ │ │ vaddl.s8 q9, d16, d16 │ │ │ │ bvs 0x2ff954 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d15, d15 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vqdmulh.s d27, d15, d23 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 d27, d0, d15 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb17 │ │ │ │ orrslt r6, fp, r3, asr #16 │ │ │ │ stmdavs r3, {r0, r2, r3, r9, fp, lr} │ │ │ │ ldcvs 8, cr6, [r3], {25} │ │ │ │ movweq lr, #14897 @ 0x3a31 │ │ │ │ vrhadd.s8 d29, d15, d6 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ bicsvs r0, r1, #46 @ 0x2e │ │ │ │ bllt 0x1fd75c │ │ │ │ - andspl pc, r4, pc, asr #4 │ │ │ │ + eorpl pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ bllt 0x7d768 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ @@ -48485,19 +48485,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ ldmdavs r8, {r1, r2, r8, fp, lr} │ │ │ │ @ instruction: 0xffd4f7fe │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ blt 0xff5fd7bc │ │ │ │ - eorseq r1, r4, ip, ror #20 │ │ │ │ + eorseq r1, r4, r4, lsl #21 │ │ │ │ blvs 0x17123d0 │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bacf │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -48537,25 +48537,25 @@ │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ rsbvs sp, r2, r3, lsl r2 │ │ │ │ ldrbpl r6, [r5], #2082 @ 0x822 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0xf04fe7d4 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - cdp2 2, 1, cr15, cr10, cr9, {0} │ │ │ │ + cdp2 2, 2, cr15, cr6, cr9, {0} │ │ │ │ rsbscs lr, sp, #54001664 @ 0x3380000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d9, d16 │ │ │ │ - @ instruction: 0x462afe13 │ │ │ │ + @ instruction: 0x462afe1f │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d9, d16 │ │ │ │ - strb pc, [r1, sp, lsl #28] @ │ │ │ │ + bfi pc, r9, (invalid: 28:1) @ │ │ │ │ @ instruction: 0xf04f227d │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - cdp2 2, 0, cr15, cr6, cr9, {0} │ │ │ │ + cdp2 2, 1, cr15, cr2, cr9, {0} │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48589,17 +48589,17 @@ │ │ │ │ rsbs fp, r2, r4, lsr #18 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rsble r2, lr, r0, lsl #24 │ │ │ │ blx 0x167c30c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ teqcs sl, r6 @ │ │ │ │ vmax.s32 q10, q5, q0 │ │ │ │ - bl 0xfe87dc18 │ │ │ │ + bl 0xfe87dc58 │ │ │ │ vmla.i8 d16, d15, d8 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ strbmi r0, [r0], -lr, lsr #2 │ │ │ │ vmax.s32 q10, q5, q5 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d069 │ │ │ │ @ instruction: 0xf8d33268 │ │ │ │ @ instruction: 0xf1bbb004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -48621,96 +48621,96 @@ │ │ │ │ vhsub.s8 d4, d16, d5 │ │ │ │ bvs 0x91fc6c │ │ │ │ blne 0x1150c60 │ │ │ │ ldrbvc pc, [sp, #576]! @ 0x240 @ │ │ │ │ blvs 0x1e5043c │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ stmdble sl!, {r2, r3, r5, r7, r9, lr} │ │ │ │ - msrcc (UNDEF: 96), r0 │ │ │ │ + cmnpcc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 2, cr15, [r2], #-36 @ 0xffffffdc │ │ │ │ + ldc2 2, cr15, [lr], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0x462a6b78 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ blvs 0x1f3f5c4 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ ldmfd sp!, {r8} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ vadd.i8 , , │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ stmdacs r0, {r2, r3, r7} │ │ │ │ vrhadd.s8 d29, d16, d10 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ strcs fp, [r0], #-2471 @ 0xfffff659 │ │ │ │ strcs lr, [r0, #-1939] @ 0xfffff86d │ │ │ │ @ instruction: 0xf64ce771 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ vand d0, d9, d19 │ │ │ │ - blvs 0x1e7ea50 │ │ │ │ + blvs 0x1e7ea80 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf8d5e7d3 │ │ │ │ @ instruction: 0xf1b88008 │ │ │ │ lslsle r0, r0, #30 │ │ │ │ - andpl pc, r5, pc, asr #12 │ │ │ │ + andspl pc, sp, pc, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ - blx 0xfecfc206 │ │ │ │ + blx 0xfeffc206 │ │ │ │ subcs r4, r7, r1, lsl #13 │ │ │ │ - @ instruction: 0xf8eaf200 │ │ │ │ + @ instruction: 0xf8f6f200 │ │ │ │ vhsub.s8 q9, , │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf7d0012e │ │ │ │ strmi lr, [r1], -sl, lsl #23 │ │ │ │ @ instruction: 0xf1ec4648 │ │ │ │ - cdpvs 14, 2, cr15, cr3, cr5, {3} │ │ │ │ + mcrvs 14, 1, pc, cr3, cr1, {3} @ │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ strtmi fp, [r0], -r3, ror #2 │ │ │ │ @ instruction: 0x46014798 │ │ │ │ - addsvs pc, r8, pc, asr #4 │ │ │ │ + adcsvs pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mrc2 1, 5, pc, cr14, cr15, {7} │ │ │ │ + mcr2 1, 6, pc, cr10, cr15, {7} @ │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 1, 5, cr15, cr4, cr12, {7} │ │ │ │ + cdp2 1, 6, cr15, cr0, cr12, {7} │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - bvs 0xff17c3d8 │ │ │ │ + bvs 0xff77c3d8 │ │ │ │ beq 0xbfc5a0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orrslt r6, r2, sl, asr r8 │ │ │ │ @ instruction: 0x4650681b │ │ │ │ movwne lr, #35587 @ 0x8b03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - mcr2 1, 5, pc, cr6, cr15, {7} @ │ │ │ │ + mrc2 1, 5, pc, cr2, cr15, {7} │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 1, 3, cr15, cr12, cr12, {7} │ │ │ │ + cdp2 1, 4, cr15, cr8, cr12, {7} │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r6, [r0, #2138] @ 0x85a │ │ │ │ andcs sp, sl, ip, ror #7 │ │ │ │ - @ instruction: 0xf8aef200 │ │ │ │ - @ instruction: 0x63b8f24f │ │ │ │ + @ instruction: 0xf8baf200 │ │ │ │ + bicsvs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ blgt 0x1112e8 │ │ │ │ subsvs r6, r1, r0, lsl r0 │ │ │ │ ldrmi r4, [r1], -r8, asr #12 │ │ │ │ tsthi r3, fp, lsl r8 │ │ │ │ - cdp2 1, 2, cr15, cr6, cr12, {7} │ │ │ │ + cdp2 1, 3, cr15, cr2, cr12, {7} │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 1, 2, cr15, cr2, cr12, {7} │ │ │ │ + cdp2 1, 2, cr15, cr14, cr12, {7} │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vhadd.s8 d2, d8, d0 │ │ │ │ - @ instruction: 0x4603fa5d │ │ │ │ + strmi pc, [r3], -r9, ror #20 │ │ │ │ adcvs r4, fp, r8, asr #12 │ │ │ │ - stc2 1, cr15, [r6], {236} @ 0xec │ │ │ │ + ldc2 1, cr15, [r2], {236} @ 0xec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vshr.s64 q11, q10, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b925 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ bmi 0x66c26c │ │ │ │ blcs 0x5a77c │ │ │ │ strlt sp, [r0, #-3365] @ 0xfffff2db │ │ │ │ @@ -48815,15 +48815,15 @@ │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ ldrb fp, [r0, r4, lsr #18]! │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rscle r2, ip, r0, lsl #24 │ │ │ │ @ instruction: 0xf0d64620 │ │ │ │ - addmi pc, r5, #50944 @ 0xc700 │ │ │ │ + addmi pc, r5, #54016 @ 0xd300 │ │ │ │ vorn , q9, q11 │ │ │ │ movtlt pc, #2185 @ 0x889 @ │ │ │ │ blvs 0x792940 │ │ │ │ stcle 13, cr2, [r0, #-0] │ │ │ │ ldrdgt pc, [ip], -r3 @ │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ @@ -48860,137 +48860,137 @@ │ │ │ │ ldc2l 0, cr15, [r4], {2} │ │ │ │ andlt fp, r2, r8, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ @ instruction: 0x4603ff51 │ │ │ │ stmdavs r2!, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x191ddf0 │ │ │ │ bcs 0x1a33e24 │ │ │ │ @ instruction: 0xf645d10d │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ vqsub.s8 d16, d31, d6 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ addsvs r0, r3, lr, lsr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00c8f7fe │ │ │ │ - andspl pc, r4, pc, asr #4 │ │ │ │ + eorpl pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00c2f7fe │ │ │ │ adccs pc, r0, #72351744 @ 0x4500000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ - rscmi pc, r0, pc, asr #4 │ │ │ │ + rscsmi pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ubfx r6, r3, #0, #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb97004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x119e7c │ │ │ │ ldmib r3, {r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff0101 │ │ │ │ teqplt r8, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ - rscmi pc, r0, pc, asr #4 │ │ │ │ + rscsmi pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x009ef7fe │ │ │ │ - andspl pc, r4, pc, asr #4 │ │ │ │ + eorpl pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0096f7fe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ andcs fp, r0, r5, lsl #1 │ │ │ │ - blx 0x1f7c67c │ │ │ │ + blx 0xfe27c67c │ │ │ │ stmdavs fp!, {r2, r9, sl, lr}^ │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ eorsle r2, ip, r3, lsl #20 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ mcr2 7, 7, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf134d03b │ │ │ │ - bmi 0x107f5e8 │ │ │ │ + bmi 0x107f618 │ │ │ │ mlacc r8, r2, r8, pc @ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ sbceq pc, ip, #13959168 @ 0xd50000 │ │ │ │ - mvnvs pc, pc, asr #4 │ │ │ │ + tstpvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - mvnvs pc, #-268435452 @ 0xf0000004 │ │ │ │ + mvnsvs pc, #-268435452 @ 0xf0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs pc, r0, #13959168 @ 0xd50000 │ │ │ │ svclt 0x00082800 │ │ │ │ vmax.s8 d20, d15, d11 │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ - @ instruction: 0xf998f20a │ │ │ │ + @ instruction: 0xf9a4f20a │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r5, fp, sp, lr} │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ stmdavs r2!, {r1, r2, r3, r5, r8, r9, fp, lr}^ │ │ │ │ blvs 0x165173c │ │ │ │ ldc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xff4cf7fe │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d9, d16 │ │ │ │ - vadd.i8 d27, d15, d1 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vadd.i8 d27, d15, d13 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ stccs 15, cr15, [r0], {63} @ 0x3f │ │ │ │ strdlt sp, [r5], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x52f3c8 │ │ │ │ @ instruction: 0xddbb2b01 │ │ │ │ @ instruction: 0xf1044628 │ │ │ │ - @ instruction: 0xf104fa7f │ │ │ │ - andls pc, r3, r5, lsl #21 │ │ │ │ + @ instruction: 0xf104fa8b │ │ │ │ + mulls r3, r1, sl │ │ │ │ @ instruction: 0xf1064628 │ │ │ │ - @ instruction: 0xf8d5fbed │ │ │ │ + @ instruction: 0xf8d5fbf9 │ │ │ │ strmi r5, [r3], -ip, asr #5 │ │ │ │ - mvnvs pc, pc, asr #4 │ │ │ │ + tstpvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvs pc, r0, pc, asr #4 │ │ │ │ + rscsvs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vstrcs s18, [r0, #-12] │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ - mvnsvs pc, pc, asr #4 │ │ │ │ + tstpvc r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf94af20a │ │ │ │ + @ instruction: 0xf956f20a │ │ │ │ @ instruction: 0xf64fe7b0 │ │ │ │ vsubw.s8 q9, q8, d28 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 d29, d26, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf129002e │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r9, r7, fp │ │ │ │ @@ -49008,15 +49008,15 @@ │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d19, d0, d5 │ │ │ │ vqdmlal.s q8, d0, d8 │ │ │ │ ldmdavs r2, {r1, r4, r7, r8, fp} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ stc2 0, cr15, [r4], #8 │ │ │ │ - mcr2 1, 2, pc, cr10, cr15, {7} @ │ │ │ │ + mrc2 1, 2, pc, cr6, cr15, {7} │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ mrscs r3, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8d3b133 │ │ │ │ strtpl r2, [r1], #704 @ 0x2c0 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldmdavc pc, {r0, r1, r8, r9, fp, ip, pc} @ │ │ │ │ @@ -49061,33 +49061,33 @@ │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andhi pc, r4, r3, asr #17 │ │ │ │ @ instruction: 0x46204b54 │ │ │ │ subsvs r9, sl, #4096 @ 0x1000 │ │ │ │ blx 0xff77c0b6 │ │ │ │ @ instruction: 0xf1ff4620 │ │ │ │ - ldrb pc, [r5, -fp, lsr #28]! @ │ │ │ │ + @ instruction: 0xe775fe37 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ sbccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ bcs 0x9744c │ │ │ │ strbtpl fp, [r5], #3842 @ 0xf02 │ │ │ │ strmi r3, [r0], r1, lsl #12 │ │ │ │ blx 0x3fe0ca │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vaba.s8 q15, , q4 │ │ │ │ - @ instruction: 0x4603ff19 │ │ │ │ + strmi pc, [r3], -r9, lsr #30 │ │ │ │ @ instruction: 0x46582210 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, sp, pc} │ │ │ │ eorpl pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf11fab04 │ │ │ │ - @ instruction: 0x4603f937 │ │ │ │ + strmi pc, [r3], -r3, asr #18 │ │ │ │ cmnle sl, r0, lsl #16 │ │ │ │ rsclt r9, sp, #4, 16 @ 0x40000 │ │ │ │ - blx 0xfe4fc454 │ │ │ │ + blx 0xfe7fc454 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ ldr r9, [r3, r1] │ │ │ │ @ instruction: 0xc014f8dd │ │ │ │ @ instruction: 0xf1bc4b3a │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ stmdacs r0, {r3, r4, r8, r9, fp, sp, lr} │ │ │ │ bvs 0xff6b76bc │ │ │ │ @@ -49112,39 +49112,39 @@ │ │ │ │ stclpl 6, cr4, [r2], #320 @ 0x140 │ │ │ │ svclt 0x00022a01 │ │ │ │ ldrbmi r5, [r0], r5, ror #9 │ │ │ │ @ instruction: 0xf7fe3601 │ │ │ │ pkhtbmi pc, r2, pc, asr #18 @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ strtmi lr, [r0], -r6, lsl #15 │ │ │ │ - stc2l 1, cr15, [r4, #1020] @ 0x3fc │ │ │ │ + ldc2l 1, cr15, [r0, #1020] @ 0x3fc │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d15, d4 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ tstle r6, lr, lsr #32 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8d3bde5 │ │ │ │ strb fp, [r5, ip, lsr #32] │ │ │ │ @ instruction: 0xf1ff4620 │ │ │ │ - blmi 0x47f864 │ │ │ │ + blmi 0x47f894 │ │ │ │ blls 0x21a21c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00040300 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ vhadd.s , q13, q12 │ │ │ │ @ instruction: 0xf113fe43 │ │ │ │ svclt 0x00180f16 │ │ │ │ svceq 0x0022f113 │ │ │ │ svclt 0x000c4620 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 1, cr15, [r4, #1020] @ 0x3fc │ │ │ │ + stc2 1, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ rscle r2, r4, r0, lsl #24 │ │ │ │ strls lr, [r1, -ip, asr #15] │ │ │ │ movwcs lr, #1882 @ 0x75a │ │ │ │ @ instruction: 0xdeff791b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -49176,15 +49176,15 @@ │ │ │ │ adcmi pc, r8, #12864 @ 0x3240 │ │ │ │ @ instruction: 0xf645d041 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ vqshl.s64 d16, d6, d17 │ │ │ │ adcmi pc, r8, #12352 @ 0x3040 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ - rscmi pc, r0, pc, asr #4 │ │ │ │ + rscsmi pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ strcs r2, [r1, #-1] │ │ │ │ blx 0x1e7c29c │ │ │ │ andcs fp, r0, r0, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49198,15 +49198,15 @@ │ │ │ │ andcc lr, ip, #2 │ │ │ │ mulle r6, r8, r2 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ addmi r3, sp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4616d1f7 │ │ │ │ strcs lr, [r0], -sp, lsr #15 │ │ │ │ vabd.s8 d30, d31, d27 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf7ffbd45 │ │ │ │ adcvs pc, r0, r1, ror ip @ │ │ │ │ @ instruction: 0xf645e7c5 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf7ff0496 │ │ │ │ @@ -49216,24 +49216,24 @@ │ │ │ │ ldr pc, [fp, r9, lsl #21]! │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - eorsvc pc, r8, pc, asr #4 │ │ │ │ + subsvc pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwls r4, #13841 @ 0x3611 │ │ │ │ @ instruction: 0xf1ff9202 │ │ │ │ - eorvs pc, r5, sp, ror #20 │ │ │ │ + eorvs pc, r5, r9, ror sl @ │ │ │ │ @ instruction: 0xf1eb9001 │ │ │ │ - stmdbls r1, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ec6060 │ │ │ │ - @ instruction: 0xf1ebf9ff │ │ │ │ - blls 0x27f8b8 │ │ │ │ + @ instruction: 0xf1ebfa0b │ │ │ │ + blls 0x27f8e8 │ │ │ │ movweq lr, #10692 @ 0x29c4 │ │ │ │ blls 0x126b54 │ │ │ │ adcvs r6, sl, fp, lsr #32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -49244,17 +49244,17 @@ │ │ │ │ svceq 0x00ecf8cc │ │ │ │ blmi 0x4ec584 │ │ │ │ stmdavs r4, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blcc 0x17e4cc │ │ │ │ ldrmi r9, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffe0f1fe │ │ │ │ + @ instruction: 0xffecf1fe │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9d2f1ec │ │ │ │ + @ instruction: 0xf9def1ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, sl, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49273,100 +49273,100 @@ │ │ │ │ stmdavs r1, {r0, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ eorpl pc, r3, r1, asr #16 │ │ │ │ bl 0x11a774 │ │ │ │ mvnslt r0, r1, lsl #24 │ │ │ │ ldrtmi r9, [fp], -r2, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ vmax.s8 d25, d15, d1 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf8cd012e │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ andlt pc, r7, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcne 13, 15, fp, r9, cr0 │ │ │ │ movwls r9, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xf892f1ec │ │ │ │ + @ instruction: 0xf89ef1ec │ │ │ │ ldmib sp, {r5, r7, fp, sp, lr}^ │ │ │ │ ldrb r3, [r8, r4, lsl #4] │ │ │ │ @ instruction: 0x462a463b │ │ │ │ strls r4, [sp], -r0, lsr #12 │ │ │ │ - bicvc pc, ip, pc, asr #4 │ │ │ │ + mvnvc pc, pc, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ svclt 0x0000bf89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9765c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - tstpeq r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1ec6840 │ │ │ │ - tstpcs r0, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, ror r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1ec6868 │ │ │ │ - stmdavs fp!, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, ip, lsr #16 │ │ │ │ vtst.8 d6, d7, d9 │ │ │ │ - mlsvs r0, fp, sp, pc @ │ │ │ │ + rsbvs pc, r0, r7, lsr #27 │ │ │ │ stmdavs r3, {r3, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, fp, r2, lsl #22 │ │ │ │ stmdavs r3, {sl, sp} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf1ff3401 │ │ │ │ - stmdavs r8!, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r8!, {r0, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blcc 0xda5b0 │ │ │ │ ldmle r4!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1eb2101 │ │ │ │ - stmiavs sl!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, fp, lsr #16 │ │ │ │ tstvs sl, r2, asr r8 │ │ │ │ stmiavs r8!, {r2, r3, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xff54f1eb │ │ │ │ + @ instruction: 0xff60f1eb │ │ │ │ andcs r6, r0, r0, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb976dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vaddhn.i16 d20, q8, q12 │ │ │ │ + vmls.i d20, d16, d0[0] │ │ │ │ @ instruction: 0x46050435 │ │ │ │ stmdavs r0!, {r0, r1, r7, ip, sp, pc} │ │ │ │ ands fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b170 │ │ │ │ - blx 0x1afcea6 │ │ │ │ + blx 0x1efcea6 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmppmi r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - cdp2 2, 13, cr15, cr0, cr13, {0} │ │ │ │ - eorseq r1, r4, ip, lsl #22 │ │ │ │ + cdp2 2, 13, cr15, cr12, cr13, {0} │ │ │ │ + eorseq r1, r4, r4, lsr #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blmi 0x911f44 │ │ │ │ addlt r2, r4, r1, lsl #2 │ │ │ │ strmi r2, [r8], -ip, lsl #4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff9ef1ea │ │ │ │ + @ instruction: 0xffaaf1ea │ │ │ │ rsbcs pc, r8, #216, 16 @ 0xd80000 │ │ │ │ @ instruction: 0xb3224606 │ │ │ │ tstlt r3, #5439488 @ 0x530000 │ │ │ │ ldmdavs r5, {r8, r9, sl, sp} │ │ │ │ strne lr, [r7, #-2821] @ 0xfffff4fb │ │ │ │ ldmdbvs r9, {r0, r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xdd162900 │ │ │ │ @@ -49374,15 +49374,15 @@ │ │ │ │ andcs ip, r1, #2, 28 │ │ │ │ strbtmi r6, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf85e4630 │ │ │ │ strtmi lr, [r3], #-36 @ 0xffffffdc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r0, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf1eb3e00 │ │ │ │ - stmiavs fp!, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ adcmi r6, r2, #425984 @ 0x68000 │ │ │ │ @ instruction: 0xf8d8dceb │ │ │ │ ldmdavs r3, {r3, r5, r6, r9, sp}^ │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ blmi 0x2b6920 │ │ │ │ blls 0x11a618 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -49423,17 +49423,17 @@ │ │ │ │ bl 0xfeb97840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe0 │ │ │ │ vabdl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf5070796 │ │ │ │ addlt r5, r3, r0, lsl #13 │ │ │ │ @ instruction: 0xf13468b8 │ │ │ │ - smlattcs r0, fp, r9, pc @ │ │ │ │ + strdcs pc, [r0, -r7] │ │ │ │ @ instruction: 0xf1ec6bb0 │ │ │ │ - ldmvs r8!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r8!, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d06bb1 │ │ │ │ blcs 0x4d02c │ │ │ │ strcs sp, [r0, #-3355] @ 0xfffff2e5 │ │ │ │ strtmi r4, [r2], -ip, lsr #12 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ strmi r6, [r5], #-2993 @ 0xfffff44f │ │ │ │ adcmi r6, fp, #4915200 @ 0x4b0000 │ │ │ │ @@ -49444,49 +49444,49 @@ │ │ │ │ stmdavs r9, {r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf990f7fe │ │ │ │ ldmdavs r8, {r0, r1, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ andcs fp, r0, #101376 @ 0x18c00 │ │ │ │ @ instruction: 0xf64fe7f2 │ │ │ │ - vsubl.s8 q8, d0, d12 │ │ │ │ + vsubl.s8 q8, d0, d20 │ │ │ │ vhsub.s8 d16, d15, d30 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc86c0 │ │ │ │ subpl pc, r3, #64, 4 │ │ │ │ - cdp2 2, 0, cr15, cr2, cr13, {0} │ │ │ │ - eorseq r1, r4, r4, lsr #22 │ │ │ │ + cdp2 2, 0, cr15, cr14, cr13, {0} │ │ │ │ + eorseq r1, r4, ip, lsr fp │ │ │ │ orrlt r6, r3, #4390912 @ 0x430000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb978d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ stmdavs r2, {r1, r2, r4, r7, r8, r9} │ │ │ │ strpl pc, [r0], #1283 @ 0x503 │ │ │ │ ldmvs r8, {r1, r7, ip, sp, pc} │ │ │ │ blvs 0xfe89a73c │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ orrlt r4, r8, r2, lsl #12 │ │ │ │ blvs 0xfe851f44 │ │ │ │ @ instruction: 0xf1ec9201 │ │ │ │ - ldmib r4, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x81340 │ │ │ │ @ instruction: 0xf7fe6819 │ │ │ │ blvs 0x193ec60 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x9fe718 │ │ │ │ - andspl pc, r8, pc, asr #4 │ │ │ │ + eorspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vpadd.i8 d27, d15, d13 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ svclt 0x0000bb17 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -49518,15 +49518,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ strcs pc, [r0, r5, asr #12]! │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf5074604 │ │ │ │ ldmvs r8!, {r7, r9, sl, ip, lr} │ │ │ │ - @ instruction: 0xf92cf134 │ │ │ │ + @ instruction: 0xf938f134 │ │ │ │ ldmdavs ip, {r0, r1, r5, fp, sp, lr} │ │ │ │ vmax.s32 d20, d9, d16 │ │ │ │ stmdaeq r5, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blvs 0xfec5206c │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldmvs r8!, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @@ -49540,21 +49540,21 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8d02300 │ │ │ │ addsmi r2, r4, #112, 4 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - rscmi pc, r0, pc, asr #4 │ │ │ │ + rscsmi pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ blt 0xfe67e834 │ │ │ │ blcs 0xda94c │ │ │ │ vhadd.s8 d29, d15, d5 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ ldrlt fp, [r0, #-2703]! @ 0xfffff571 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ strtcs pc, [r0], #1605 @ 0x645 │ │ │ │ @@ -49566,15 +49566,15 @@ │ │ │ │ stmdaeq r2, {r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe6ba8 │ │ │ │ blls 0xbecf0 │ │ │ │ ldmdavs sl, {r5, r7, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r1, r3, r5, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff6819 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x197e89c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -49583,53 +49583,53 @@ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x46054798 │ │ │ │ andscs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf1ea4608 │ │ │ │ - pkhtbmi pc, r0, sp, asr #27 @ │ │ │ │ + strmi pc, [r0], r9, ror #27 │ │ │ │ rsbeq pc, r8, #12976128 @ 0xc60000 │ │ │ │ @ instruction: 0xf648b1f5 │ │ │ │ - vaddhn.i16 d20, q8, q12 │ │ │ │ + vmls.i d20, d16, d0[0] │ │ │ │ stmdavs r0!, {r0, r2, r4, r5, sl} │ │ │ │ eors fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b370 │ │ │ │ - @ instruction: 0xf96cf269 │ │ │ │ + @ instruction: 0xf97cf269 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ movwls sl, #18691 @ 0x4903 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r3, #20612 @ 0x5084 │ │ │ │ @ instruction: 0xf1ea9406 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ orrscc lr, fp, #3244032 @ 0x318000 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ stmib r6, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ blmi 0x44d798 │ │ │ │ blls 0x21a998 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d781f0 │ │ │ │ ldr r5, [sp, ip, lsl #1]! │ │ │ │ - cmppmi r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - ldc2 2, cr15, [r2], #52 @ 0x34 │ │ │ │ + ldc2 2, cr15, [lr], #52 @ 0x34 │ │ │ │ blx 0x1cfd354 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, ip, lsl #22 │ │ │ │ + eorseq r1, r4, r4, lsr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, asr #31 │ │ │ │ addlt r4, r9, ip, lsr #20 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -49652,41 +49652,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ rsbpl pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstls r3, r0, lsl r6 │ │ │ │ stmdbge r2, {r0, r9, sp} │ │ │ │ movwls r9, #4869 @ 0x1305 │ │ │ │ strls r9, [r2, #-1796] @ 0xfffff8fc │ │ │ │ - cdp2 1, 12, cr15, cr0, cr10, {7} │ │ │ │ + cdp2 1, 12, cr15, cr12, cr10, {7} │ │ │ │ @ instruction: 0xf8d49b01 │ │ │ │ ldmdbvs r9, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0xf8c4440a │ │ │ │ cdpcs 2, 0, cr2, cr0, cr12, {3} │ │ │ │ adcsmi sp, r5, #219 @ 0xdb │ │ │ │ @ instruction: 0xf8c4bf08 │ │ │ │ sbcsle r2, r6, r0, ror r2 │ │ │ │ ldmdavs r1, {r1, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r7, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdavs r9, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ - eorseq pc, r0, pc, asr #12 │ │ │ │ + subeq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf12440f0 │ │ │ │ - @ instruction: 0xf27abe89 │ │ │ │ + @ instruction: 0xf27abe95 │ │ │ │ svclt 0x0000fa0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8d02101 │ │ │ │ @ instruction: 0xf1ea0268 │ │ │ │ - movwcs pc, #3677 @ 0xe5d @ │ │ │ │ + movwcs pc, #3689 @ 0xe69 @ │ │ │ │ orrscc lr, sl, #196, 18 @ 0x310000 │ │ │ │ rsbscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -49694,52 +49694,52 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x504a20 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ mlacc r8, r3, r8, pc @ │ │ │ │ mulls r1, r3, r1 │ │ │ │ @ instruction: 0xf9b2f271 │ │ │ │ stmdals r1, {r0, r2, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r8, #852]! @ 0x354 │ │ │ │ + ldc2l 0, cr15, [r4, #852]! @ 0x354 │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ - cmnpeq r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r8, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xff3fd2d4 │ │ │ │ - ldc2l 0, cr15, [sl, #852] @ 0x354 │ │ │ │ - mvncc pc, r9, asr #4 │ │ │ │ + bllt 0xff6fd2d4 │ │ │ │ + stc2l 0, cr15, [r6, #852]! @ 0x354 │ │ │ │ + tstpmi r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d9, d16 │ │ │ │ - svclt 0x0000bbc1 │ │ │ │ + svclt 0x0000bbcd │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf5040496 │ │ │ │ @ instruction: 0xf8955580 │ │ │ │ stmdblt r3!, {r2, r6, ip, sp} │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ blvs 0x1a70950 │ │ │ │ @ instruction: 0xf64f2205 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d16, d4, #64 │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - stmdavs r0!, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff6b69 │ │ │ │ blvs 0x1a809d0 │ │ │ │ stmdavs r3, {r5, r8, ip, sp, pc}^ │ │ │ │ mrrcne 8, 8, r6, sl, cr1 │ │ │ │ tstle r0, #-1610612728 @ 0xa0000008 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q12, │ │ │ │ - blvs 0x1b3fe48 │ │ │ │ + blvs 0x1b3fe78 │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ movwcs pc, #2333 @ 0x91d @ │ │ │ │ subcc pc, r4, r5, lsl #17 │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ subvs fp, r2, r1, ror pc │ │ │ │ stmdavs r2, {r0, r1, r3, r4, r5, r8, sp} │ │ │ │ @@ -49747,17 +49747,17 @@ │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ ubfx r5, r1, #9, #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr9, cr0, {7} │ │ │ │ vmax.s8 d20, d15, d4 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blvs 0x1c41028 │ │ │ │ - blx 0x19fd396 │ │ │ │ + blx 0x1cfd396 │ │ │ │ blcs 0x5ad04 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ blvs 0xc74cec │ │ │ │ ldclle 8, cr2, [r1, #-0] │ │ │ │ bl 0x5b760 │ │ │ │ movwcs r0, #64 @ 0x40 │ │ │ │ @@ -49782,17 +49782,17 @@ │ │ │ │ strmi lr, [r1], #-2499 @ 0xfffff63d │ │ │ │ andcs fp, r0, r2, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r6, r5, #112, 22 @ 0x1c000 │ │ │ │ - cmnpeq ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r4, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xffc7d424 │ │ │ │ + blx 0xfff7d424 │ │ │ │ blvs 0x1c92484 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ @ instruction: 0xb1b86b70 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ stmdavs r1, {r1, r4, r9, ip, lr, pc} │ │ │ │ eorscs r6, fp, #66 @ 0x42 │ │ │ │ @@ -49802,38 +49802,38 @@ │ │ │ │ subcc pc, r4, r6, lsl #17 │ │ │ │ pop {r0, r1, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, r5, r6, lr} │ │ │ │ ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b46af5 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q12, │ │ │ │ - @ instruction: 0xe7eefc39 │ │ │ │ + strb pc, [lr, r5, asr #24]! @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ stmiavs r3!, {r1, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf504b1e3 │ │ │ │ @ instruction: 0xf6405580 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blvs 0x1a41138 │ │ │ │ - blx 0xff97d498 │ │ │ │ + blx 0xffc7d498 │ │ │ │ stmiavs r0!, {r0, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf872f7fe │ │ │ │ @ instruction: 0xf7fd68e0 │ │ │ │ rscvs pc, r0, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - eorpl pc, r4, ip, asr #12 │ │ │ │ + eorspl pc, ip, ip, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @@ -49864,17 +49864,17 @@ │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ and fp, r7, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s d27, d1, d20 │ │ │ │ stmdavs fp!, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf64f6b70 │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ vrhadd.s8 d0, d8, d30 │ │ │ │ - @ instruction: 0x4620fa7d │ │ │ │ + strtmi pc, [r0], -r9, lsl #21 │ │ │ │ @ instruction: 0xf7ff6b71 │ │ │ │ blvs 0x1d40794 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ bvs 0xffdaed80 │ │ │ │ strcs lr, [r0, #-2013] @ 0xfffff823 │ │ │ │ svclt 0x0000e7db │ │ │ │ @@ -49883,39 +49883,39 @@ │ │ │ │ bl 0xfeb97f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe8 │ │ │ │ @ instruction: 0xf2c02494 │ │ │ │ @ instruction: 0x46060496 │ │ │ │ stmdavs r0!, {r1, r7, ip, sp, pc} │ │ │ │ ldrtmi fp, [r1], -r8, asr #6 │ │ │ │ - ldc2 2, cr15, [r6, #-28] @ 0xffffffe4 │ │ │ │ + stc2 2, cr15, [r2, #-28]! @ 0xffffffe4 │ │ │ │ andlt fp, r2, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe17d5c6 │ │ │ │ + blx 0xfe47d5c6 │ │ │ │ stcne 2, cr2, [r1], {4} │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf814f1ff │ │ │ │ + @ instruction: 0xf820f1ff │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - @ instruction: 0xff14f205 │ │ │ │ + @ instruction: 0xff20f205 │ │ │ │ @ instruction: 0xf8439b01 │ │ │ │ andlt r0, r2, r5, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r8, r0, ror sp │ │ │ │ - @ instruction: 0xff4af1fe │ │ │ │ + @ instruction: 0xff56f1fe │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - cdp2 2, 15, cr15, cr14, cr5, {0} │ │ │ │ + @ instruction: 0xff0af205 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -49985,15 +49985,15 @@ │ │ │ │ @ instruction: 0xf04f9003 │ │ │ │ @ instruction: 0xf8840000 │ │ │ │ bcs 0x185020 │ │ │ │ rsbshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ @ instruction: 0x97755e3c │ │ │ │ movwls r0, #965 @ 0x3c5 │ │ │ │ - @ instruction: 0xffe0f244 │ │ │ │ + @ instruction: 0xfff0f244 │ │ │ │ blls 0x5af30 │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ svcpl 0x0080f412 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ eorseq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ stmdble sp, {r0, r3, r9, fp, sp} │ │ │ │ subeq pc, r1, #1073741865 @ 0x40000029 │ │ │ │ @@ -50027,17 +50027,17 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x63020 │ │ │ │ @ instruction: 0xf64fd037 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r0, #-1048]! @ 0xfffffbe8 │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vshr.s64 d16, d0, #64 │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf128002e │ │ │ │ - eor pc, r8, r1, lsr #31 │ │ │ │ + eor pc, r8, sp, lsr #31 │ │ │ │ @ instruction: 0xf0002d7d │ │ │ │ stccs 0, cr8, [sl, #-780]! @ 0xfffffcf4 │ │ │ │ cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002d23 │ │ │ │ stmdbvs r2!, {r0, r2, r7, pc}^ │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ vhsub.s8 d4, d16, d10 │ │ │ │ @@ -50075,22 +50075,22 @@ │ │ │ │ @ instruction: 0x0c02eb00 │ │ │ │ stmdale r0, {r2, r3, r7, r8, sl, lr}^ │ │ │ │ vsub.i8 d18, d0, d0 │ │ │ │ ldmdane r9, {r2, r4, r5, r8, pc} │ │ │ │ ldrdgt pc, [r4, -pc] │ │ │ │ strbtmi r9, [r0], #-769 @ 0xfffffcff │ │ │ │ stclvc 2, cr9, [r9], {0} │ │ │ │ - ldc 2, cr15, [ip], {104} @ 0x68 │ │ │ │ + stc 2, cr15, [ip], #416 @ 0x1a0 │ │ │ │ bls 0x5b614 │ │ │ │ ldrmi r9, [r1], #-2817 @ 0xfffff4ff │ │ │ │ cmnvs r1, r2, lsr #19 │ │ │ │ strtmi r2, [sl], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0x61a26119 │ │ │ │ movwls lr, #1985 @ 0x7c1 │ │ │ │ - @ instruction: 0xff1ef244 │ │ │ │ + @ instruction: 0xff2ef244 │ │ │ │ blls 0x5b0b4 │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ svcpl 0x0080f412 │ │ │ │ stmdbvs r1!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ ldrmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf1a5750a │ │ │ │ stmdbcs r9, {r4, r5, r8} │ │ │ │ @@ -50125,17 +50125,17 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x63184 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ strble r0, [r7, #1044]! @ 0x414 │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - cdp2 1, 13, cr15, cr12, cr8, {1} │ │ │ │ + cdp2 1, 14, cr15, cr8, cr8, {1} │ │ │ │ ldrb r9, [sp, r0, lsl #22] │ │ │ │ smlatbcs r3, r2, r9, r6 │ │ │ │ rsbscc r6, sp, #1073741830 @ 0x40000006 │ │ │ │ ldrb r6, [ip, -r2, lsr #3] │ │ │ │ tstcs r0, r4, lsl #20 │ │ │ │ tstvs r8, r2 │ │ │ │ smlabtne r1, r2, r9, lr │ │ │ │ @@ -50174,40 +50174,40 @@ │ │ │ │ stclcs 14, cr6, [ip, #-180]! @ 0xffffff4c │ │ │ │ stclcs 13, cr2, [sl, #-180]! @ 0xffffff4c │ │ │ │ ldclcs 13, cr2, [fp, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0x572d2d59 │ │ │ │ ldclcs 13, cr2, [r3, #-340] @ 0xfffffeac │ │ │ │ stccs 1, cr5, [sp, #-180]! @ 0xffffff4c │ │ │ │ vmax.s8 d19, d0, d29 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ movwls r0, #49 @ 0x31 │ │ │ │ stc2 7, cr15, [r6, #1012]! @ 0x3f4 │ │ │ │ ldrb r9, [r0, -r0, lsl #22]! │ │ │ │ tstcs r0, r4, ror sp │ │ │ │ movwls r6, #2912 @ 0xb60 │ │ │ │ - @ instruction: 0xff00f207 │ │ │ │ + @ instruction: 0xff0cf207 │ │ │ │ blvs 0xfe849634 │ │ │ │ - ldc2l 1, cr15, [r2, #-940] @ 0xfffffc54 │ │ │ │ + ldc2l 1, cr15, [lr, #-940] @ 0xfffffc54 │ │ │ │ andcs r4, r1, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ blls 0x7fc68 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vrecps.f32 q13, q0, q7 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf7fd0031 │ │ │ │ blls 0x80884 │ │ │ │ stclmi 7, cr14, [r9, #-340]! @ 0xfffffeac │ │ │ │ stclmi 7, cr14, [r9, #-908]! @ 0xfffffc74 │ │ │ │ stclmi 7, cr14, [r9, #-900]! @ 0xfffffc7c │ │ │ │ stclmi 7, cr14, [r9, #-892]! @ 0xfffffc84 │ │ │ │ stclmi 7, cr14, [r9, #-884]! @ 0xfffffc8c │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - blx 0x197d70c │ │ │ │ + blx 0x1c7d70c │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ andcs pc, r0, r3, asr ip @ │ │ │ │ ldc2 0, cr15, [lr] │ │ │ │ ldr r9, [ip, -r0, lsl #22]! │ │ │ │ strb r4, [sl, r1, ror #26] │ │ │ │ strb r4, [r8, r1, ror #26] │ │ │ │ strb r4, [r6, r1, ror #26] │ │ │ │ @@ -50216,15 +50216,15 @@ │ │ │ │ strb r4, [r0, r1, ror #26] │ │ │ │ ldr r4, [lr, r1, ror #26]! │ │ │ │ ldr r4, [ip, r1, ror #26]! │ │ │ │ ldr r4, [sl, r1, ror #26]! │ │ │ │ ldr r4, [r8, r1, ror #26]! │ │ │ │ ldr r4, [r6, r1, ror #26]! │ │ │ │ ldr r4, [r4, r1, ror #26]! │ │ │ │ - rscmi pc, r0, pc, asr #4 │ │ │ │ + rscsmi pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf7fd9300 │ │ │ │ blls 0x80810 │ │ │ │ ldclmi 7, cr14, [sp, #-108] @ 0xffffff94 │ │ │ │ ldclmi 7, cr14, [sp, #-676] @ 0xfffffd5c │ │ │ │ stmibvs r2!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -50238,121 +50238,121 @@ │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faf0d │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0415 │ │ │ │ @ instruction: 0xf64faf05 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - ldc2l 1, cr15, [sl, #160]! @ 0xa0 │ │ │ │ + cdp2 1, 0, cr15, cr6, cr8, {1} │ │ │ │ ldrbt r9, [fp], r0, lsl #22 │ │ │ │ addcs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x63378 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {1} │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 7, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - stc2l 1, cr15, [r0, #160]! @ 0xa0 │ │ │ │ + stc2l 1, cr15, [ip, #160]! @ 0xa0 │ │ │ │ strbt r9, [r1], r0, lsl #22 │ │ │ │ addcs pc, r6, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdacs r0, {fp, pc} │ │ │ │ mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ adcvs pc, r8, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ streq r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldclge 5, cr15, [pc, #508]! @ 0x41574 │ │ │ │ @ instruction: 0xf64fb2d2 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - stc2l 1, cr15, [r6, #160] @ 0xa0 │ │ │ │ + ldc2l 1, cr15, [r2, #160] @ 0xa0 │ │ │ │ ldrb r9, [r4, #2816]! @ 0xb00 │ │ │ │ addcs pc, lr, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x633e0 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr15, {1} │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r1], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr13, cr15, {3} @ │ │ │ │ - sbcseq pc, r0, pc, asr #12 │ │ │ │ + rsceq pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1289300 │ │ │ │ - blls 0x80a70 │ │ │ │ + blls 0x80aa0 │ │ │ │ @ instruction: 0xf64fe6a3 │ │ │ │ vrshr.s64 d18, d8, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faeef │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ stmdbmi r7, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - eorscs pc, ip, pc, asr #12 │ │ │ │ + subscs pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r4, #160] @ 0xa0 │ │ │ │ + stc2 1, cr15, [r0, #160]! @ 0xa0 │ │ │ │ ldrb r9, [sp], r0, lsl #22 │ │ │ │ stc2 2, cr15, [lr, #-484]! @ 0xfffffe1c │ │ │ │ blx 0xfe3ff336 │ │ │ │ - eorseq r1, r4, r0, lsr #23 │ │ │ │ - @ instruction: 0x00965ab4 │ │ │ │ - mlaseq r4, r0, ip, r1 │ │ │ │ - eorseq r1, r4, r8, ror #24 │ │ │ │ - eorseq r1, r4, r4, ror #22 │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r4, lsl #24 │ │ │ │ - eorseq r1, r4, ip, lsr #24 │ │ │ │ ldrhteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r4, asr ip │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r8, ror fp │ │ │ │ - eorseq r1, r4, r8, asr #23 │ │ │ │ - ldrshteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, ip, lsl #23 │ │ │ │ - eorseq r1, r4, r8, lsl ip │ │ │ │ - eorseq r1, r4, r0, asr #24 │ │ │ │ - eorseq r1, r4, ip, ror ip │ │ │ │ - eorseq r1, r4, r4, lsr #25 │ │ │ │ - eorseq r1, r4, r0, asr fp │ │ │ │ - eorseq r1, r4, ip, lsr fp │ │ │ │ + @ instruction: 0x00965ab4 │ │ │ │ + eorseq r1, r4, r8, lsr #25 │ │ │ │ + eorseq r1, r4, r0, lsl #25 │ │ │ │ + eorseq r1, r4, ip, ror fp │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, ip, lsl ip │ │ │ │ + eorseq r1, r4, r4, asr #24 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, ip, ror #24 │ │ │ │ + eorseq r1, r4, ip, asr #23 │ │ │ │ + mlaseq r4, r0, fp, r1 │ │ │ │ + eorseq r1, r4, r0, ror #23 │ │ │ │ + eorseq r1, r4, r8, lsl #24 │ │ │ │ + eorseq r1, r4, r4, lsr #23 │ │ │ │ + eorseq r1, r4, r0, lsr ip │ │ │ │ + eorseq r1, r4, r8, asr ip │ │ │ │ + mlaseq r4, r4, ip, r1 │ │ │ │ + ldrhteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r8, ror #22 │ │ │ │ + eorseq r1, r4, r4, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x60541c │ │ │ │ ldmiblt r5!, {r0, r2, r3, r4, r8, r9, fp, sp, lr}^ │ │ │ │ strpl pc, [r0], #1280 @ 0x500 │ │ │ │ stc2l 2, cr15, [r6], {112} @ 0x70 │ │ │ │ strmi r2, [r6], -ip, lsl #4 │ │ │ │ bvs 0xff85c0f4 │ │ │ │ @ instruction: 0x63213101 │ │ │ │ - ldc2 1, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ + ldc2 1, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ andcs r6, ip, #35840 @ 0x8c00 │ │ │ │ blcc 0x9a000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ sbcpl r1, r6, r2, asr #17 │ │ │ │ addsvs r7, r5, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x101568 │ │ │ │ sbcne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 2, cr15, [lr], #272 @ 0x110 │ │ │ │ + stc2 2, cr15, [lr, #-272] @ 0xfffffef0 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - eorseq r1, r4, ip, asr #25 │ │ │ │ + eorseq r1, r4, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb986c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010ff8 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stmdacs r2, {r2, r4, ip, lr, pc} │ │ │ │ @@ -50431,17 +50431,17 @@ │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r6], #396 @ 0x18c │ │ │ │ subsle r2, ip, r3, ror fp │ │ │ │ suble r2, r5, r8, ror fp │ │ │ │ eorle r2, r3, ip, ror #22 │ │ │ │ ldrtmi r1, [r4], -r3, ror #24 │ │ │ │ @ instruction: 0x4631461e │ │ │ │ - rsbmi pc, r8, pc, asr #12 │ │ │ │ + addmi pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf890f124 │ │ │ │ + @ instruction: 0xf89cf124 │ │ │ │ blcs 0x5f6b4 │ │ │ │ movwcs sp, #488 @ 0x1e8 │ │ │ │ eorvc r4, fp, r7, lsr r8 │ │ │ │ @ instruction: 0xf9fcf001 │ │ │ │ ldmdavs sl, {r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50458,36 +50458,36 @@ │ │ │ │ movwcc r3, #29699 @ 0x7403 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ @ instruction: 0xf1031b49 │ │ │ │ andls r0, r6, #8, 4 @ 0x80000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ blx 0x1d7e07a │ │ │ │ str r4, [pc, r5, lsl #8]! │ │ │ │ strtmi r9, [r8], -r6, lsl #22 │ │ │ │ @ instruction: 0x4634491c │ │ │ │ andls r1, r6, #1664 @ 0x680 │ │ │ │ blne 0x129b714 │ │ │ │ andcs r9, r1, #67108864 @ 0x4000000 │ │ │ │ - msrne SPSR_fs, #68, 12 @ 0x4400000 │ │ │ │ + orrne pc, r4, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vcge.s , , │ │ │ │ strmi pc, [r5], #-2911 @ 0xfffff4a1 │ │ │ │ stcls 7, cr14, [r6], {154} @ 0x9a │ │ │ │ ldmdbmi r2, {r3, r5, r9, sl, lr} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r3, r1, #117440512 @ 0x7000000 │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ strtmi r1, [r7], -r9, asr #22 │ │ │ │ - mrrcmi 6, 4, pc, ip, cr15 @ │ │ │ │ + ldclmi 6, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf854340c │ │ │ │ ldc 12, cr14, [r7, #16] │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf8cde010 │ │ │ │ stc 0, cr12, [sp] │ │ │ │ strls r7, [r6], #-2818 @ 0xfffff4fe │ │ │ │ @@ -50547,15 +50547,15 @@ │ │ │ │ stmdavs fp!, {r2, r8, fp, ip, lr, pc} │ │ │ │ mlacc r0, r3, r8, pc @ │ │ │ │ andle r2, r6, r3, asr #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0014830 │ │ │ │ @ instruction: 0xf001b819 │ │ │ │ @ instruction: 0xf64fb817 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ ldmdami r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ blt 0xfeeff7ec │ │ │ │ bfi r2, r6, #6, #20 │ │ │ │ ldrb r2, [r7, r4, lsr #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb98a08 │ │ │ │ @@ -50568,15 +50568,15 @@ │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ mlavs r2, r2, r3, r0 │ │ │ │ cmplt ip, ip, lsl r8 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xffd6f7d1 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf908f0d5 │ │ │ │ + @ instruction: 0xf914f0d5 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0324038 │ │ │ │ svclt 0x0000bc63 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a5c │ │ │ │ @@ -50589,17 +50589,17 @@ │ │ │ │ movwcs r2, #1552 @ 0x610 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ stmdbge r1, {r1, r3, r5, r6, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf9f8f278 │ │ │ │ blle 0xbc90a0 │ │ │ │ - @ instruction: 0xf95cf11f │ │ │ │ + @ instruction: 0xf968f11f │ │ │ │ @ instruction: 0xf11c4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645d16c │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf7fd0596 │ │ │ │ strtmi pc, [r8], -r1, asr #16 │ │ │ │ stc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ bvs 0xff70a0bc │ │ │ │ @@ -50613,49 +50613,49 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 123) │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - stmdavs r3, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r3, r4, lsl #22 │ │ │ │ - rsbvs pc, r4, pc, asr #12 │ │ │ │ + rsbsvs pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f7cf │ │ │ │ vmax.s d20, d2, d24 │ │ │ │ andcs pc, r0, r1, ror r8 @ │ │ │ │ @ instruction: 0x4617e7df │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ vmin.s d20, d8, d1 │ │ │ │ @ instruction: 0x1e04f9b1 │ │ │ │ @ instruction: 0xf645db1e │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf11f0596 │ │ │ │ - @ instruction: 0xf646f911 │ │ │ │ + @ instruction: 0xf646f91d │ │ │ │ @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0xf7fc0696 │ │ │ │ qsub8mi pc, r8, fp @ │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ bvs 0xff70a148 │ │ │ │ @ instruction: 0xf7fe711a │ │ │ │ @ instruction: 0x4603f93f │ │ │ │ stmib r5, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ eorsvs r3, r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf948f205 │ │ │ │ + @ instruction: 0xf954f205 │ │ │ │ @ instruction: 0xe7b76070 │ │ │ │ - mrc2 2, 5, pc, cr14, cr11, {1} │ │ │ │ + mcr2 2, 6, pc, cr14, cr11, {1} @ │ │ │ │ blcs 0x15b970 │ │ │ │ @ instruction: 0xf64fd0d4 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf7cf002e │ │ │ │ strb pc, [r7, sp, asr #18] @ │ │ │ │ blx 0x1b7e35c │ │ │ │ - addsmi pc, r4, pc, asr #12 │ │ │ │ + adcmi pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf944f7cf │ │ │ │ vmax.s d20, d2, d16 │ │ │ │ @ instruction: 0xe7bbf831 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98b98 │ │ │ │ @@ -50664,46 +50664,46 @@ │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ umulllt r0, r2, r6, r4 │ │ │ │ subne lr, ip, #212, 18 @ 0x350000 │ │ │ │ ldrdeq pc, [ip, -r4]! │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ @ instruction: 0xf8d4b978 │ │ │ │ @ instruction: 0xf1fe0134 │ │ │ │ - andcs pc, r0, r5, lsr #19 │ │ │ │ + @ instruction: 0x2000f9b1 │ │ │ │ teqpeq r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6412200 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ andls r0, r1, r4, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0xf0d49801 │ │ │ │ - @ instruction: 0xf64ffe39 │ │ │ │ + @ instruction: 0xf64ffe45 │ │ │ │ vrsra.s64 q8, q6, #64 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcr2 1, 5, pc, cr0, cr14, {0} @ │ │ │ │ + mcr2 1, 5, pc, cr12, cr14, {0} @ │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6462300 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0xf04f0496 │ │ │ │ @ instruction: 0xf88d35ff │ │ │ │ blmi 0x70da38 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vhadd.s d14, d11, d8 │ │ │ │ - stmdavs r3, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00042b68 │ │ │ │ stmdavs r3, {r0, r2, r5, sp, lr} │ │ │ │ @ instruction: 0xd1222b04 │ │ │ │ movwcs r6, #2080 @ 0x820 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vrhadd.s d16, d8, d3 │ │ │ │ stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -50748,15 +50748,15 @@ │ │ │ │ blle 0x2cbaf4 │ │ │ │ strmi r1, [r5], #-2596 @ 0xfffff5dc │ │ │ │ ldclle 12, cr2, [r3] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , , q8 │ │ │ │ - stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscle r2, r7, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50788,69 +50788,69 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ stmdage r4, {r0, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf64f9101 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ tstls r0, lr, lsr #2 │ │ │ │ vmin.s d20, d9, d9 │ │ │ │ stmdage r4, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d6f7fd │ │ │ │ movwcs r4, #2575 @ 0xa0f │ │ │ │ subcc pc, r4, r2, lsl #17 │ │ │ │ @ instruction: 0xf64fe7db │ │ │ │ vrsra.s64 d18, d20, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ rsclt sp, r1, #843055104 @ 0x32400000 │ │ │ │ - adcsmi pc, r0, pc, asr #12 │ │ │ │ + sbcmi pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf990f128 │ │ │ │ + @ instruction: 0xf99cf128 │ │ │ │ vabd.s q15, , │ │ │ │ svclt 0x0000f92b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - svclt 0x0000fda1 │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ strtcs pc, [r0], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r9], r4, asr #1 │ │ │ │ blmi 0x1e2d444 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9343 │ │ │ │ vcgt.s32 d16, d7, d0 │ │ │ │ - stmdavc r3!, {r1, r3, r4, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r1, r3, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ suble r2, r2, r0, lsl #22 │ │ │ │ ldrbcc pc, [r0, r6, asr #12]! @ │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ blcs 0x5bd50 │ │ │ │ @ instruction: 0xf1b9db3b │ │ │ │ andle r0, r9, r0, lsl #30 │ │ │ │ bls 0x134aa80 │ │ │ │ @ instruction: 0xf1074649 │ │ │ │ vhadd.s d16, d24, d24 │ │ │ │ blls 0x1381a28 │ │ │ │ smlawtcc r8, r7, r8, pc @ │ │ │ │ tstcs r0, r0, asr #12 │ │ │ │ - mcr2 0, 7, pc, cr4, cr4, {6} @ │ │ │ │ + mrc2 0, 7, pc, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf0324640 │ │ │ │ vstrcs s30, [r0, #-276] @ 0xfffffeec │ │ │ │ ldmdavs r8!, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ blle 0x8cbc98 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ movwcs r6, #291 @ 0x123 │ │ │ │ @@ -50883,19 +50883,19 @@ │ │ │ │ strbmi lr, [r0], -r8, ror #15 │ │ │ │ @ instruction: 0xf8a8f7ff │ │ │ │ @ instruction: 0xf8934b40 │ │ │ │ blcs 0x4de2c │ │ │ │ blmi 0xff6004 │ │ │ │ blvs 0x16d35c4 │ │ │ │ @ instruction: 0xf0d49200 │ │ │ │ - @ instruction: 0xf64ffc87 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64ffc93 │ │ │ │ + vsra.s64 d16, d4, #64 │ │ │ │ strmi r0, [r2], -lr, lsr #2 │ │ │ │ vadd.i8 d9, d8, d0 │ │ │ │ - blmi 0xe40688 │ │ │ │ + blmi 0xe406b8 │ │ │ │ blvs 0x1693640 │ │ │ │ mrc2 7, 4, pc, cr6, cr14, {7} │ │ │ │ blvs 0x1654a18 │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ subvs sp, r2, sp, lsr r2 │ │ │ │ @@ -50927,51 +50927,51 @@ │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ movwcs r4, #2581 @ 0xa15 │ │ │ │ subcc pc, r4, r2, lsl #17 │ │ │ │ ldmdavs r8!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ mcr2 2, 0, pc, cr14, cr1, {3} @ │ │ │ │ eorscs lr, fp, #128, 14 @ 0x2000000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - blx 0x1bfe5fa │ │ │ │ + blx 0x1efe5fa │ │ │ │ ldrmi lr, [r8], -r3, asr #15 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46194652 │ │ │ │ - @ instruction: 0xf958f207 │ │ │ │ + @ instruction: 0xf964f207 │ │ │ │ ldrbmi lr, [r1], -r6, ror #15 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ vhsub.s32 d25, d7, d0 │ │ │ │ - ldmib sp, {r1, r2, r4, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r1, r2, r5, r6, sl, fp, sp, lr, pc}^ │ │ │ │ ldrb r2, [r7, r0, lsl #6] │ │ │ │ @ instruction: 0x46184651 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blx 0xfe77e628 │ │ │ │ + blx 0xfea7e628 │ │ │ │ vaba.s q15, , q3 │ │ │ │ svclt 0x0000f81f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ @ instruction: 0xf0ddfeef │ │ │ │ - cdpne 12, 4, cr15, cr3, cr7, {4} │ │ │ │ + mcrne 12, 2, pc, cr3, cr3, {4} @ │ │ │ │ stmdble r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - stc2 0, cr15, [r4], {212} @ 0xd4 │ │ │ │ + ldc2 0, cr15, [r0], {212} @ 0xd4 │ │ │ │ andlt r9, r4, r3, lsl #18 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 1, cr15, [ip], #-120 @ 0xffffff88 │ │ │ │ + ldcllt 1, cr15, [r8], #-120 @ 0xffffff88 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ umulllt r0, r5, r6, r3 │ │ │ │ strcs r4, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ @@ -50981,18 +50981,18 @@ │ │ │ │ @ instruction: 0xf646b1fa │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9} │ │ │ │ blle 0x65292c │ │ │ │ strpl pc, [r0, #1283] @ 0x503 │ │ │ │ umaalcc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0x4608b19b │ │ │ │ - blx 0xff0fe206 │ │ │ │ + blx 0xff3fe206 │ │ │ │ ldrmi r2, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf64f9001 │ │ │ │ - vmlal.s q10, d16, d0[7] │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ stmdage r2, {r1, r2, r3, r5, r9} │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ @ instruction: 0xff58f278 │ │ │ │ @ instruction: 0xf7fca802 │ │ │ │ @ instruction: 0xf885ff4d │ │ │ │ blmi 0x251fe8 │ │ │ │ blls 0x11bf44 │ │ │ │ @@ -51006,64 +51006,64 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrdlt r4, [ip], r4 @ │ │ │ │ andcs r4, r0, #143654912 @ 0x8900000 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 2, 11, cr15, cr12, cr5, {0} │ │ │ │ + cdp2 2, 12, cr15, cr8, cr5, {0} │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf88d4682 │ │ │ │ stccs 0, cr3, [r0], {23} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ - strbvs pc, [r0, -r2, asr #4]! @ │ │ │ │ + ldrbvs pc, [r8, -r2, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - ldrbpl pc, [r0], -pc, asr #12 @ │ │ │ │ + strbtpl pc, [r8], -pc, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ands r0, r0, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, sp, lr} │ │ │ │ stmdavs r0!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d464b │ │ │ │ @ instruction: 0xf1140217 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4620d07c │ │ │ │ - @ instruction: 0xffe0f205 │ │ │ │ + @ instruction: 0xffecf205 │ │ │ │ svcmi 0x0004f855 │ │ │ │ ldrtmi fp, [r9], -r4, asr #3 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - cdp2 2, 9, cr15, cr2, cr5, {0} │ │ │ │ + cdp2 2, 9, cr15, cr14, cr5, {0} │ │ │ │ @ instruction: 0x46044631 │ │ │ │ vadd.i8 d6, d9, d0 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs fp!, {r1, r5, r6, r7, ip, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ rschi pc, lr, r0, asr #32 │ │ │ │ ldrmi r4, [r8], r0, lsr #12 │ │ │ │ - @ instruction: 0xffc8f205 │ │ │ │ + @ instruction: 0xffd4f205 │ │ │ │ svcmi 0x0004f855 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r2, [r1], -sl, lsl #4 │ │ │ │ vmax.s8 q2, , q0 │ │ │ │ - mcrne 8, 0, pc, cr6, cr5, {5} @ │ │ │ │ + cdpne 8, 0, cr15, cr6, cr1, {6} │ │ │ │ strtmi sp, [r2], -ip, ror #26 │ │ │ │ andcs r2, r2, r1, lsl #2 │ │ │ │ strmi lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf84cf278 │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ @ instruction: 0xf11e8177 │ │ │ │ - @ instruction: 0x4628fdbb │ │ │ │ - ldc2l 1, cr15, [sl, #-120]! @ 0xffffff88 │ │ │ │ + strtmi pc, [r8], -r7, asr #27 │ │ │ │ + stc2 1, cr15, [r6, #120] @ 0x78 │ │ │ │ andscs sl, r0, #114688 @ 0x1c000 │ │ │ │ movwcs r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf8ad9408 │ │ │ │ blt 0x1d0e05c │ │ │ │ andscc pc, lr, sp, lsr #17 │ │ │ │ mcr2 2, 3, pc, cr0, cr7, {3} @ │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ @@ -51080,40 +51080,40 @@ │ │ │ │ vhadd.s8 q12, q8, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0x4619461a │ │ │ │ ldc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ands r2, r5, r1, lsl #8 │ │ │ │ - subspl pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rsbspl pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnmi pc, #68157440 @ 0x4100000 │ │ │ │ + movwpl pc, #1601 @ 0x641 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ strbmi r0, [r8], -lr, lsr #2 │ │ │ │ rscvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffa2f122 │ │ │ │ + @ instruction: 0xffaef122 │ │ │ │ vmax.s8 d4, d5, d16 │ │ │ │ - strcs pc, [r0], #-3939 @ 0xfffff09d │ │ │ │ + strcs pc, [r0], #-3951 @ 0xfffff091 │ │ │ │ vmin.s8 q2, , q0 │ │ │ │ - blmi 0x1f81dec │ │ │ │ + blmi 0x1f81e1c │ │ │ │ blls 0x31c0dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r4, asr #2 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf958f207 │ │ │ │ - tstpcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf964f207 │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r4, lsl #12 │ │ │ │ stc2l 2, cr15, [sl, #416] @ 0x1a0 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ bl 0xfe862384 │ │ │ │ stcne 3, cr0, [r5], {8} │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -51132,19 +51132,19 @@ │ │ │ │ @ instruction: 0xf0c04598 │ │ │ │ ldrtmi r8, [sl], -sl, lsr #1 │ │ │ │ @ instruction: 0xf7ce4641 │ │ │ │ stmdavs r3!, {r6, fp, sp, lr, pc}^ │ │ │ │ ldrmi r2, [pc], #-512 @ 0x42104 │ │ │ │ rsbvs r6, r7, r3, lsr #16 │ │ │ │ @ instruction: 0xf11e55da │ │ │ │ - @ instruction: 0xf64bfb17 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + @ instruction: 0xf64bfb23 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46020130 │ │ │ │ vmax.s8 d4, d8, d16 │ │ │ │ - @ instruction: 0x4628f897 │ │ │ │ + strtmi pc, [r8], -r3, lsr #17 │ │ │ │ @ instruction: 0xf930f268 │ │ │ │ ldmib r4, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe70ad30 │ │ │ │ rsbsle r4, sp, #152, 4 @ 0x80000009 │ │ │ │ stmibne fp!, {r5, fp, sp, lr}^ │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmibne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ @@ -51152,144 +51152,144 @@ │ │ │ │ strtmi r8, [r9], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ce463a │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r8, sp} │ │ │ │ rsbvs r4, r3, fp, lsr r4 │ │ │ │ stmdavs r0!, {r0, r4, r6, r7, sl, ip, lr} │ │ │ │ @ instruction: 0xf12e4649 │ │ │ │ - strmi pc, [r5], -r3, lsl #25 │ │ │ │ + strmi pc, [r5], -pc, lsl #25 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - cdp2 2, 11, cr15, cr14, cr6, {0} │ │ │ │ + cdp2 2, 12, cr15, cr10, cr6, {0} │ │ │ │ @ instruction: 0xf6ff2d00 │ │ │ │ smlsldx sl, fp, ip, pc @ │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf64f022e │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6412300 │ │ │ │ - vqdmlal.s q10, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ @ instruction: 0xf12212d9 │ │ │ │ - strb pc, [r3, -r7, lsl #30]! @ │ │ │ │ + @ instruction: 0xe763ff13 │ │ │ │ ldrbtcc pc, [r0], #1606 @ 0x646 @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ strls r4, [r6, -r0, asr #12] │ │ │ │ strbvs lr, [fp, #-2500] @ 0xfffff63c │ │ │ │ - ldc2 2, cr15, [lr, #-16] │ │ │ │ + stc2 2, cr15, [sl, #-16]! │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ stmdage r6, {r8, r9, ip, pc} │ │ │ │ teqpcs r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf641463b │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf64f0204 │ │ │ │ - vmla.f d22, d0, d0[4] │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf120012e │ │ │ │ - @ instruction: 0xe733f8b9 │ │ │ │ + ldr pc, [r3, -r5, asr #17]! │ │ │ │ rscsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf641012e │ │ │ │ - vqdmlal.s q10, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ tstls r0, r4, lsr r3 │ │ │ │ - mvnsmi pc, pc, asr #12 │ │ │ │ + tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 13, cr15, cr8, cr2, {1} │ │ │ │ + cdp2 1, 14, cr15, cr4, cr2, {1} │ │ │ │ @ instruction: 0x4648e737 │ │ │ │ - eorsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + subsvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnmi pc, #68157440 @ 0x4100000 │ │ │ │ + movwpl pc, #1601 @ 0x641 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf12212f3 │ │ │ │ - str pc, [r4, -r5, asr #29]! │ │ │ │ + @ instruction: 0xe724fed1 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - stc2 1, cr15, [r0], #-184 @ 0xffffff48 │ │ │ │ + stc2 1, cr15, [ip], #-184 @ 0xffffff48 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ @ instruction: 0xe799d09e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r9], -sl, lsr #12 │ │ │ │ vmax.s8 d4, d6, d16 │ │ │ │ - @ instruction: 0xe78cff31 │ │ │ │ + @ instruction: 0xe78cff3d │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - @ instruction: 0xff2af206 │ │ │ │ + @ instruction: 0xff36f206 │ │ │ │ @ instruction: 0x463ae75f │ │ │ │ vmax.s32 q10, , │ │ │ │ - ldrb lr, [r4, -sl, lsr #20] │ │ │ │ + smmlar r4, sl, sl, lr │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ - b 0x97ebf8 │ │ │ │ + b 0xd7ebf8 │ │ │ │ svclt 0x0000e775 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0x4641461a │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - @ instruction: 0xf11ef86b │ │ │ │ - @ instruction: 0xf64bfa65 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + @ instruction: 0xf11ef877 │ │ │ │ + @ instruction: 0xf64bfa71 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46020130 │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - strtmi pc, [r9], -r5, ror #31 │ │ │ │ + qsub8mi pc, r9, r1 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - @ instruction: 0xe762f85b │ │ │ │ - blx 0x97eb80 │ │ │ │ + strb pc, [r2, -r7, ror #16]! @ │ │ │ │ + blx 0xd7eb80 │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ - vsubw.s8 q11, q0, d4 │ │ │ │ + vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ blmi 0x6d3bc4 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - mvnsmi pc, pc, asr #12 │ │ │ │ + tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 10, cr15, cr10, cr2, {1} │ │ │ │ + cdp2 1, 11, cr15, cr6, cr2, {1} │ │ │ │ vmax.s d20, d1, d24 │ │ │ │ @ instruction: 0xe6d2fb97 │ │ │ │ - blx 0x37ebb0 │ │ │ │ - mvnpl pc, #82837504 @ 0x4f00000 │ │ │ │ + blx 0x77ebb0 │ │ │ │ + movwvs pc, #17999 @ 0x464f @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf64f9301 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ stmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ andls r4, r0, #72, 12 @ 0x4800000 │ │ │ │ rsbsne pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1224b0a │ │ │ │ - ssat pc, #31, r3, lsl #29 @ │ │ │ │ - @ instruction: 0xf9f8f23b │ │ │ │ + ssat pc, #31, pc, lsl #29 @ │ │ │ │ + blx 0x27ebd8 │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ - vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ blmi 0x153c1c │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addne pc, r5, #64, 4 │ │ │ │ vaba.s q15, q12, q1 │ │ │ │ svclt 0x0000fda3 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsl sp │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb3ab781b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ stmdavs r3!, {r1, r2, r4, r7, sl} │ │ │ │ blle 0x5ccf38 │ │ │ │ umullscc pc, r0, r4, r8 @ │ │ │ │ ldrdcs fp, [r1, -r3] │ │ │ │ orrseq pc, r8, #4, 2 │ │ │ │ strmi r2, [r8], -r0, lsl #4 │ │ │ │ - ldc2 1, cr15, [sl], #-120 @ 0xffffff88 │ │ │ │ + mcrr2 1, 1, pc, r6, cr14 @ │ │ │ │ blle 0x48c350 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ vqadd.s32 d19, d31, d4 │ │ │ │ @ instruction: 0xf8c4fd4d │ │ │ │ @ instruction: 0xf11e00a0 │ │ │ │ - @ instruction: 0xf8c4f9ed │ │ │ │ + @ instruction: 0xf8c4f9f9 │ │ │ │ andcs r0, r0, r4, lsr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8c42306 │ │ │ │ mulcs r0, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -51353,25 +51353,25 @@ │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xa098f8d4 │ │ │ │ @ instruction: 0xf8924693 │ │ │ │ stmib r4, {r2, r6, ip, sp}^ │ │ │ │ blcs 0x5bd18 │ │ │ │ addhi pc, r6, r0 │ │ │ │ @ instruction: 0xf0d46b57 │ │ │ │ - @ instruction: 0xf0d4fae5 │ │ │ │ - ldrdls pc, [r5], -r9 │ │ │ │ + @ instruction: 0xf0d4faf1 │ │ │ │ + andls pc, r5, r5, ror #17 │ │ │ │ ldc2 2, cr15, [r4], #444 @ 0x1bc │ │ │ │ @ instruction: 0xf11e4680 │ │ │ │ - bls 0x1c09e8 │ │ │ │ + bls 0x1c0a18 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64f8001 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrtmi r0, [r8], -lr, lsr #2 │ │ │ │ vmax.s8 d9, d7, d0 │ │ │ │ - @ instruction: 0xf7fdfe9b │ │ │ │ + @ instruction: 0xf7fdfea7 │ │ │ │ movwcs pc, #2443 @ 0x98b @ │ │ │ │ subcc pc, r4, fp, lsl #17 │ │ │ │ movwcs r6, #4259 @ 0x10a3 │ │ │ │ @ instruction: 0xf8d4612b │ │ │ │ blcs 0x1ce710 │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ @@ -51433,74 +51433,74 @@ │ │ │ │ vqadd.s64 d16, d17, d12 │ │ │ │ strb pc, [r3, -r1, lsr #20] @ │ │ │ │ vmin.s q10, , q0 │ │ │ │ @ instruction: 0x2e00fa1d │ │ │ │ svcge 0x003ef47f │ │ │ │ vaba.s d30, d8, d25 │ │ │ │ andcs pc, r0, r9, asr #24 │ │ │ │ - mvnsmi pc, pc, asr #12 │ │ │ │ + tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ rsbscs pc, sl, #64, 4 │ │ │ │ - cdp2 2, 7, cr15, cr12, cr11, {0} │ │ │ │ - adcvs pc, r4, #82837504 @ 0x4f00000 │ │ │ │ + cdp2 2, 8, cr15, cr8, cr11, {0} │ │ │ │ + adcsvs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnsmi pc, pc, asr #12 │ │ │ │ + tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d14 │ │ │ │ vqsub.s8 d2, d11, d29 │ │ │ │ - @ instruction: 0xf64ffe6d │ │ │ │ - vmls.i d22, d0, d0[7] │ │ │ │ + @ instruction: 0xf64ffe79 │ │ │ │ + vaddhn.i16 d22, q8, q2 │ │ │ │ @ instruction: 0xf64f042e │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ blmi 0x642abc │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - cdp2 2, 5, cr15, cr14, cr11, {0} │ │ │ │ - ldrvc pc, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ + cdp2 2, 6, cr15, cr10, cr11, {0} │ │ │ │ + strtvc pc, [r8], #-1615 @ 0xfffff9b1 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mvnsmi pc, pc, asr #12 │ │ │ │ + tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ strls r7, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - cdp2 2, 5, cr15, cr0, cr11, {0} │ │ │ │ - sbcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + cdp2 2, 5, cr15, cr12, cr11, {0} │ │ │ │ + rscvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnsmi pc, pc, asr #12 │ │ │ │ + tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s8 d2, d11, d30 │ │ │ │ - andcs pc, r0, r1, asr #28 │ │ │ │ - mvnsmi pc, pc, asr #12 │ │ │ │ + andcs pc, r0, sp, asr #28 │ │ │ │ + tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r7, r0, r4, lsr #4 │ │ │ │ - cdp2 2, 3, cr15, cr6, cr11, {0} │ │ │ │ + cdp2 2, 4, cr15, cr2, cr11, {0} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, ip, lsl #26 │ │ │ │ + eorseq r1, r4, r4, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s32 d16, d8, d30 │ │ │ │ teqplt r0, r1, ror #21 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8832201 │ │ │ │ blmi 0x88a8d4 │ │ │ │ ldrsbtgt pc, [r4], -r3 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib ip, {r0, r4, r5, ip, lr, pc}^ │ │ │ │ bl 0xfe93b2a8 │ │ │ │ blcs 0x3832e0 │ │ │ │ @ instruction: 0xf64fd91f │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf8dc032e │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ bl 0xd66bc │ │ │ │ blgt 0x2036f8 │ │ │ │ andeq pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf04f6061 │ │ │ │ adcvs r0, r2, r0, lsl #2 │ │ │ │ @@ -51508,25 +51508,25 @@ │ │ │ │ movwcs lr, #2524 @ 0x9dc │ │ │ │ @ instruction: 0xf8cc330d │ │ │ │ ldrbpl r3, [r1], #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64fbd70 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ pop {r1, r2, r3, r5, r9} │ │ │ │ movwcs r4, #53360 @ 0xd070 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 q2, q3, q8 │ │ │ │ - @ instruction: 0xf64fbccd │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64fbcd9 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ pop {r1, r2, r3, r5, r8} │ │ │ │ andcs r4, sp, #112 @ 0x70 │ │ │ │ vmax.s8 q2, q3, q8 │ │ │ │ - svclt 0x0000be17 │ │ │ │ + svclt 0x0000be23 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0x2094f8d3 │ │ │ │ andle r2, r6, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51540,15 +51540,15 @@ │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d3bd10 │ │ │ │ addmi r0, r8, #164 @ 0xa4 │ │ │ │ vand , , │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ tstcs r2, lr, lsr #32 │ │ │ │ @ instruction: 0xf8c39201 │ │ │ │ @ instruction: 0xf7fc1094 │ │ │ │ stmdals r1, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @@ -51570,24 +51570,24 @@ │ │ │ │ andcs fp, r5, #8, 30 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r4, #0, 26 │ │ │ │ - rscmi pc, r0, pc, asr #4 │ │ │ │ + rscsmi pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs pc, r4, r3, asr #17 │ │ │ │ blx 0xfef807e4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - rsbvc pc, ip, r7, asr #4 │ │ │ │ + addvc pc, r4, r7, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ blt 0xfeb80804 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r0, r8, sp} │ │ │ │ @@ -51599,17 +51599,17 @@ │ │ │ │ vrsra.s64 d18, d18, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf64fd5ea │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf127002e │ │ │ │ - svclt 0x0000bb59 │ │ │ │ + svclt 0x0000bb65 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64fb1c4 │ │ │ │ @@ -51618,15 +51618,15 @@ │ │ │ │ and r4, r2, r5, lsl #12 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b174 │ │ │ │ stclpl 2, cr1, [fp], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r3, ror fp │ │ │ │ stmiblt r3!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x46206bf9 │ │ │ │ - @ instruction: 0xf8d4f0d4 │ │ │ │ + @ instruction: 0xf8e0f0d4 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ swpcs r6, sl, [r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51635,17 +51635,17 @@ │ │ │ │ vsubw.s8 q9, q8, d30 │ │ │ │ @ instruction: 0xf64f2396 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ ldreq r6, [fp], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf64fd5dc │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf127002e │ │ │ │ - bfi pc, r1, (invalid: 22:21) @ │ │ │ │ + bfi pc, sp, (invalid: 22:21) @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ @ instruction: 0x4611b510 │ │ │ │ vmlavs.f64 d9, d2, d3 │ │ │ │ mulsgt r0, sp, r8 │ │ │ │ ldrd pc, [r8], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xf8cd9a02 │ │ │ │ @ instruction: 0xf1bec008 │ │ │ │ @@ -51746,25 +51746,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - sbcsvc pc, r4, pc, asr #12 │ │ │ │ + rscvc pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf9b2f204 │ │ │ │ + @ instruction: 0xf9bef204 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - movwcs pc, #4043 @ 0xfcb @ │ │ │ │ + movwcs pc, #4055 @ 0xfd7 @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8aaf7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ stmdblt r2!, {r1, r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -51775,25 +51775,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - rscvc pc, r8, pc, asr #12 │ │ │ │ - eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf978f204 │ │ │ │ + andeq pc, r0, r0, asr #4 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ + @ instruction: 0xf984f204 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - movwcs pc, #3985 @ 0xf91 @ │ │ │ │ + movwcs pc, #3997 @ 0xf9d @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf870f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmialt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmialt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -51806,50 +51806,50 @@ │ │ │ │ bcs 0xc60be4 │ │ │ │ ldmdavc r9, {r0, r8, ip, lr, pc}^ │ │ │ │ bcs 0xcaf948 │ │ │ │ ldmdavc sl, {r2, r3, r4, ip, lr, pc} │ │ │ │ tstle r2, r1, lsr sl │ │ │ │ bcs 0xf20cf8 │ │ │ │ vqadd.s8 d29, d15, d23 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vshr.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf7fc002e │ │ │ │ blmi 0xf00f3c │ │ │ │ blls 0x99cc0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle fp, r0, lsl #6 │ │ │ │ andcs fp, r0, r6, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ bcs 0x60d2c │ │ │ │ @ instruction: 0xf646d1df │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d31, d6 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ andcs r0, r1, #46 @ 0x2e │ │ │ │ @ instruction: 0xf7fc731a │ │ │ │ ldrb pc, [lr, r7, asr #17] @ │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1032280 │ │ │ │ tstvc r9, #16 │ │ │ │ - cdp 2, 14, cr15, cr8, cr6, {3} │ │ │ │ - rscmi pc, r0, pc, asr #4 │ │ │ │ + cdp 2, 15, cr15, cr8, cr6, {3} │ │ │ │ + rscsmi pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b6f7fc │ │ │ │ addcs lr, r0, #53739520 @ 0x3340000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ vcgt.s32 d25, d6, d1 │ │ │ │ - blls 0xbe780 │ │ │ │ + blls 0xbe7c0 │ │ │ │ ldcne 4, cr2, [r8], {0} │ │ │ │ blge 0x10b458 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ @ instruction: 0xf11c9004 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ bcs 0x60c34 │ │ │ │ bcs 0xf32890 │ │ │ │ blls 0x1372f0 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3880 @ 0xfffff0d8 │ │ │ │ b 0x1437474 │ │ │ │ @@ -51863,15 +51863,15 @@ │ │ │ │ ldrb r3, [r9, r1] │ │ │ │ rscscc pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ stmdblt r4!, {r2, r8, r9, ip, sp, lr} │ │ │ │ stmdbge r5, {r7, r9, sp} │ │ │ │ @ instruction: 0xf7cd3010 │ │ │ │ vpmax.s8 d30, d31, d4 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf7fc002e │ │ │ │ @ instruction: 0xe78cf875 │ │ │ │ @ instruction: 0xf8e4f278 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -51879,100 +51879,100 @@ │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r4, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d36912 │ │ │ │ stmiane r0!, {r3, r5, r8, ip} │ │ │ │ ldmdale sl, {r3, r7, r9, lr} │ │ │ │ @ instruction: 0xf64c4d11 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ stmib sp, {r0, r1, r4, r5, r8}^ │ │ │ │ blvs 0x1a4b8c4 │ │ │ │ - blx 0xfef7f4e0 │ │ │ │ + blx 0xff27f4e0 │ │ │ │ blvs 0x1a698d0 │ │ │ │ @ instruction: 0x01a8f103 │ │ │ │ strtmi r9, [r1], #-2560 @ 0xfffff600 │ │ │ │ ldc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ andcs r6, r1, #109568 @ 0x1ac00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ - @ instruction: 0xf64fbf4b │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ - andlt r0, r3, lr, lsr #32 │ │ │ │ + vmax.f32 , q0, │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - msrpl R8_usr, r1 │ │ │ │ + teqppl r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0fc2201 │ │ │ │ - svclt 0x0000be3d │ │ │ │ + svclt 0x0000be49 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56348 @ 0xdc1c │ │ │ │ - adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r5], -r0, lsl #8 │ │ │ │ - blx 0xdff148 │ │ │ │ - blx 0xff8ff13c │ │ │ │ + blx 0x10ff148 │ │ │ │ + blx 0xffbff13c │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x9ff168 │ │ │ │ - blx 0xff4ff15c │ │ │ │ + blx 0xcff168 │ │ │ │ + blx 0xff7ff15c │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstpeq r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andseq pc, r4, r0, asr #4 │ │ │ │ + eoreq pc, ip, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vhsub.s8 d18, d3, d26 │ │ │ │ - svclt 0x0000f88d │ │ │ │ - eorseq r1, r4, r0, asr sp │ │ │ │ + svclt 0x0000f89d │ │ │ │ + eorseq r1, r4, r8, ror #26 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb99fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - @ instruction: 0xf64ef9fd │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64efa09 │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0ff012e │ │ │ │ - vmax.f32 d31, d0, d25 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vrecps.f32 d31, d0, d21 │ │ │ │ + vsra.s64 d16, d4, #64 │ │ │ │ pop {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0ff4008 │ │ │ │ - svclt 0x0000bf21 │ │ │ │ + svclt 0x0000bf2d │ │ │ │ andcs fp, r1, r0, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb99fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ andcs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf852f243 │ │ │ │ + @ instruction: 0xf862f243 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ strmi r6, [r2], r9, lsl #16 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ @ instruction: 0xf8de6a0e │ │ │ │ ldmib r6, {r5, ip, sp}^ │ │ │ │ @@ -52011,19 +52011,19 @@ │ │ │ │ @ instruction: 0x46054617 │ │ │ │ ldrbne r2, [r3, r0, lsl #12] │ │ │ │ stmdbls r3, {r0, r1, r8, r9, ip, pc} │ │ │ │ b 0x14147c4 │ │ │ │ @ instruction: 0xf10573e8 │ │ │ │ strls r0, [r0, -r8, asr #32] │ │ │ │ @ instruction: 0xf12b9101 │ │ │ │ - pkhtbmi pc, r3, sp, asr #31 @ │ │ │ │ + strmi pc, [r3], r9, ror #31 │ │ │ │ bvs 0xff12fb90 │ │ │ │ cmppeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r0], -r3 @ │ │ │ │ - ldc2l 1, cr15, [ip, #172] @ 0xac │ │ │ │ + stc2l 1, cr15, [r8, #172]! @ 0xac │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ mulsle r0, fp, r5 │ │ │ │ bvs 0xfe71474c │ │ │ │ @ instruction: 0xd1fb459b │ │ │ │ ldrdcc pc, [r8], -fp @ │ │ │ │ cmnlt fp, fp, lsl #5 │ │ │ │ eorvs pc, r8, fp, asr #17 │ │ │ │ @@ -52084,15 +52084,15 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [r2, -r2] │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ ldmib r2, {r0, r8, r9, ip, pc}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ ldmib r2, {r1, r2, r8}^ │ │ │ │ vrhadd.s d0, d9, d2 │ │ │ │ - @ instruction: 0xf04ff893 │ │ │ │ + @ instruction: 0xf04ff89f │ │ │ │ @ instruction: 0xf1b04200 │ │ │ │ blls 0x84078 │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ blx 0x10f2d60 │ │ │ │ blx 0x100014 │ │ │ │ svclt 0x0058f101 │ │ │ │ tstmi r2, r1, lsr #6 │ │ │ │ @@ -52168,21 +52168,21 @@ │ │ │ │ andsmi r4, r9, r0, lsl r0 │ │ │ │ svclt 0x00144308 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addmi lr, r2, #47710208 @ 0x2d80000 │ │ │ │ svclt 0x0034418b │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - orrpl pc, r8, #68157440 @ 0x4100000 │ │ │ │ + movpl pc, #68157440 @ 0x4100000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01a4f240 │ │ │ │ + @ instruction: 0x01bcf240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d2, d27, d10 │ │ │ │ - svclt 0x0000f8bb │ │ │ │ + svclt 0x0000f8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x43288 │ │ │ │ addlt r7, r9, fp, lsr #23 │ │ │ │ blmi 0xfeb149e4 │ │ │ │ stceq 1, cr15, [r7], {160} @ 0xa0 │ │ │ │ @@ -52244,19 +52244,19 @@ │ │ │ │ rsbeq r0, r8, r8, rrx │ │ │ │ adceq r0, pc, r8, rrx │ │ │ │ addeq r0, r3, sp, lsl #1 │ │ │ │ addeq r0, r8, sl, lsr #1 │ │ │ │ umullseq r0, r5, ip, r0 │ │ │ │ addseq r0, r2, r3, lsr #1 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x1b03730 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q1, , │ │ │ │ - ldrmi pc, [r0], -r7, lsr #16 │ │ │ │ + @ instruction: 0x4610f833 │ │ │ │ blmi 0x19cb684 │ │ │ │ blls 0x21d2f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [r9], -r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52283,15 +52283,15 @@ │ │ │ │ andeq lr, lr, r2, lsr #20 │ │ │ │ tsteq r7, r5, lsr #20 │ │ │ │ b 0xfd20c │ │ │ │ b 0x183334 │ │ │ │ strb r0, [r0, r7, lsl #2] │ │ │ │ stmdbcs r0, {r4, r9, sl, lr} │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - mcr2 2, 6, pc, cr12, cr8, {1} @ │ │ │ │ + mrc2 2, 6, pc, cr8, cr8, {1} │ │ │ │ ldr r1, [r8, r1, asr #15]! │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ b 0x14e37f0 │ │ │ │ @ instruction: 0xf0000305 │ │ │ │ blx 0xfeda37fc │ │ │ │ stccs 0, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ blx 0xfecf79d8 │ │ │ │ @@ -52303,15 +52303,15 @@ │ │ │ │ stmdbcs r0, {r0, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrhi SPSR_sx, r0 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - @ instruction: 0xe792fe7d │ │ │ │ + ldr pc, [r2, r9, lsl #29] │ │ │ │ vqrdmulh.s d15, d7, d2 │ │ │ │ smlatbeq lr, r2, fp, pc @ │ │ │ │ movwcc pc, #23310 @ 0x5b0e @ │ │ │ │ usada8 sl, r9, r4, r4 │ │ │ │ @ instruction: 0xf00eba10 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ strb sp, [r9, r5, lsl #1] │ │ │ │ @@ -52352,15 +52352,15 @@ │ │ │ │ blx 0x11b3174 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa45 │ │ │ │ svclt 0x0000e739 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r4, lsr #27 │ │ │ │ + ldrhteq r1, [r4], -ip │ │ │ │ andseq pc, pc, lr │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf00eaf28 │ │ │ │ @ instruction: 0xf1ce0e3f │ │ │ │ @ instruction: 0xf1ae0120 │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ @@ -52383,15 +52383,15 @@ │ │ │ │ bl 0x19834bc │ │ │ │ ldrbt r0, [ip], r7, lsl #2 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0x467280b6 │ │ │ │ b 0x17d4d80 │ │ │ │ andle r0, r3, r7, lsl #2 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - stc2 2, cr15, [sl, #224] @ 0xe0 │ │ │ │ + ldc2 2, cr15, [r6, #224] @ 0xe0 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ eoreq pc, r0, lr, lsr #3 │ │ │ │ eoreq pc, r0, #-2147483597 @ 0x80000033 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ @@ -52412,15 +52412,15 @@ │ │ │ │ strb r0, [r4], r0 │ │ │ │ rsble r2, sp, r0, lsl #18 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - strb pc, [r5, r1, lsr #27] @ │ │ │ │ + strb pc, [r5, sp, lsr #27] @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ subsmi lr, r0, #187695104 @ 0xb300000 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe977a3e │ │ │ │ strt r4, [sl], lr │ │ │ │ teqle r6, r0, lsl #18 │ │ │ │ @@ -52429,15 +52429,15 @@ │ │ │ │ suble r2, r4, r0, lsl #18 │ │ │ │ movweq lr, #31326 @ 0x7a5e │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf43f4629 │ │ │ │ @ instruction: 0x4672ae9c │ │ │ │ @ instruction: 0x4620463b │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - ldr pc, [r4], pc, lsr #26 │ │ │ │ + @ instruction: 0xe694fd3b │ │ │ │ @ instruction: 0xf00eba50 │ │ │ │ stmiblt r1!, {r2, r8}^ │ │ │ │ str fp, [lr], r0, lsl #5 │ │ │ │ bfine r4, r0, #12, #6 │ │ │ │ stmdbcs r0, {r0, r1, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ b 0x14f76d4 │ │ │ │ andle r0, fp, r5, lsl #6 │ │ │ │ @@ -52445,49 +52445,49 @@ │ │ │ │ @ instruction: 0xf0a2fa92 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ blx 0xfecfcf7c │ │ │ │ bcs 0x7f790 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr11, cr15, {3} │ │ │ │ @ instruction: 0x46394670 │ │ │ │ @ instruction: 0x4629e677 │ │ │ │ - ldc2 2, cr15, [sl, #224] @ 0xe0 │ │ │ │ + stc2 2, cr15, [r6, #224]! @ 0xe0 │ │ │ │ andlt lr, r0, #184, 12 @ 0xb800000 │ │ │ │ stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - mcr2 1, 3, pc, cr14, cr15, {0} @ │ │ │ │ + mrc2 1, 3, pc, cr10, cr15, {0} │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - mrc2 1, 1, pc, cr4, cr15, {0} │ │ │ │ + mcr2 1, 2, pc, cr0, cr15, {0} @ │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0x4610e65d │ │ │ │ svceq 0x0000f1be │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vmin.s q2, q4, │ │ │ │ - ldr pc, [r9], pc, asr #17 │ │ │ │ + @ instruction: 0xe699f8db │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d8, d1 │ │ │ │ - @ instruction: 0x4608f8b9 │ │ │ │ + strmi pc, [r8], -r5, asr #17 │ │ │ │ @ instruction: 0xe64a4631 │ │ │ │ andseq pc, pc, lr │ │ │ │ eoreq pc, r0, r0, asr #3 │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ ldrbtmi lr, [r0], -r3, asr #12 │ │ │ │ @ instruction: 0xf1be4671 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0x4610ae3e │ │ │ │ - @ instruction: 0xf9fef238 │ │ │ │ + blx 0x2ffeec │ │ │ │ ldrbt r4, [sp], -r8, lsl #12 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d7, d1 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #30 @ │ │ │ │ + shsub16mi pc, r1, fp @ │ │ │ │ bcs 0x7cee0 │ │ │ │ blx 0xfe4f78f0 │ │ │ │ blx 0xfec7f8b4 │ │ │ │ strt pc, [r8], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0a5fa95 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strt r3, [r1], -r0, lsr #32 │ │ │ │ @@ -52512,31 +52512,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x103b64 │ │ │ │ adcscs pc, r3, #64, 4 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000fe0d │ │ │ │ - ldrhteq r1, [r4], -ip │ │ │ │ + svclt 0x0000fe19 │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x103b90 │ │ │ │ addmi pc, r9, #64, 4 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000fdf7 │ │ │ │ - ldrsbteq r1, [r4], -r8 │ │ │ │ + svclt 0x0000fe03 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ @ instruction: 0xf646cf70 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-662 @ 0xfffffd6a │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ stmibvs sl, {r0, r1, r4, sl, lr}^ │ │ │ │ @@ -52567,22 +52567,22 @@ │ │ │ │ mcrrne 11, 9, fp, sl, cr11 │ │ │ │ bllt 0xfe681764 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x183c40 │ │ │ │ sbcscc pc, sp, #64, 12 @ 0x4000000 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - @ instruction: 0x460afd9f │ │ │ │ + strmi pc, [sl], -fp, lsr #27 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq ip, sp, r2, lsl #9 │ │ │ │ - eorseq r1, r4, r8, lsl #28 │ │ │ │ + eorseq r1, r4, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0x34774c │ │ │ │ @ instruction: 0x3c00e9d4 │ │ │ │ ldrdpl pc, [r0], -ip @ │ │ │ │ eorvs r6, fp, sl, lsl sl │ │ │ │ @@ -52622,15 +52622,15 @@ │ │ │ │ andcs r6, r0, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ @ instruction: 0xf1004607 │ │ │ │ strtmi r0, [r8], -r8, asr #12 │ │ │ │ @ instruction: 0xf12b4631 │ │ │ │ - bvs 0xfebc1cd0 │ │ │ │ + bvs 0xfebc1d00 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ blcs 0x5daf0 │ │ │ │ ldclvs 0, cr13, [sl, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0x46236013 │ │ │ │ ldrbvs r6, [sl, #-2274]! @ 0xfffff71e │ │ │ │ svcpl 0x0008f843 │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ @@ -52646,23 +52646,23 @@ │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ suble r2, fp, r0, lsl #26 │ │ │ │ strvs r6, [r2, #-2730] @ 0xfffff556 │ │ │ │ suble r2, r3, r0, lsl #20 │ │ │ │ adcvs r2, sl, #0, 4 │ │ │ │ tstcs r0, r8, lsr r2 │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - stm r4, {r1, r2, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm r4, {r1, r2, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x612b9b01 │ │ │ │ bls 0x255164 │ │ │ │ cmppeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ @ instruction: 0x61aa9b08 │ │ │ │ ldrbne r6, [fp, pc, lsr #6] │ │ │ │ @ instruction: 0xf12a61eb │ │ │ │ - stmdbvc r2!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvc r2!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r7, #2 │ │ │ │ svclt 0x00882a02 │ │ │ │ ldmdale r2, {r5, r9, sl, lr} │ │ │ │ strtmi r6, [r0], -r3, lsr #20 │ │ │ │ addsmi r6, ip, #5963776 @ 0x5b0000 │ │ │ │ and sp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf0027902 │ │ │ │ @@ -52699,24 +52699,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbne fp, [r4, r2, lsl #1] │ │ │ │ strtmi r3, [r3], -r8, asr #32 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ strls r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ - blx 0x1effe3c │ │ │ │ + blx 0xfe1ffe3c │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x7604e9d1 │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ adcmi r4, r6, #8, 12 @ 0x800000 │ │ │ │ adcmi fp, pc, #8, 30 │ │ │ │ blvs 0x3f7db0 │ │ │ │ andsle r4, r1, r6, asr #10 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe1ffe60 │ │ │ │ + blx 0xfe4ffe60 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -52746,15 +52746,15 @@ │ │ │ │ ldmib r3, {r0, r1, r3, r4, r9, fp, sp, lr}^ │ │ │ │ ldmib r3, {r2, r9, lr}^ │ │ │ │ addsmi r5, sl, #402653184 @ 0x18000000 │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ @ instruction: 0xf04fd01f │ │ │ │ strbvs r3, [r3, #1023] @ 0x3ff │ │ │ │ @ instruction: 0xf643240c │ │ │ │ - vsubw.s8 q8, q8, d24 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ stmdavc sl, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11012 @ 0x2b04 @ │ │ │ │ cmplt pc, pc, lsl r9 @ │ │ │ │ @ instruction: 0xf1014606 │ │ │ │ strcs r0, [r0], #-1300 @ 0xfffffaec │ │ │ │ svcne 0x0004f855 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @@ -52789,15 +52789,15 @@ │ │ │ │ adcsmi r4, r1, #4, 4 @ 0x40000000 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ ldmdbne fp, {r2, r5, ip, lr, pc} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ svclt 0x0028414a │ │ │ │ submi r2, r0, #1 │ │ │ │ strdcs r6, [ip, -r8] │ │ │ │ - @ instruction: 0x03a8f643 │ │ │ │ + biceq pc, r0, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa1baa │ │ │ │ ldmdbvc lr, {r1, r8, r9, ip, sp} │ │ │ │ ldrcc fp, [r4, #-334] @ 0xfffffeb2 │ │ │ │ @ instruction: 0xf8552400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ @@ -52897,20 +52897,20 @@ │ │ │ │ movwcs lr, #35264 @ 0x89c0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf00d6800 │ │ │ │ andcs fp, r0, pc, ror #26 │ │ │ │ - @ instruction: 0x01a4f240 │ │ │ │ + @ instruction: 0x01bcf240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r1, asr #5 │ │ │ │ - blx 0x3004e2 │ │ │ │ - eorseq r1, r4, r4, lsl lr │ │ │ │ + blx 0x6004e2 │ │ │ │ + eorseq r1, r4, ip, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9aec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bvs 0x72fee4 │ │ │ │ @ instruction: 0x2c04e9d3 │ │ │ │ movw lr, #27091 @ 0x69d3 │ │ │ │ @@ -53029,23 +53029,23 @@ │ │ │ │ ldr r2, [r5, r1] │ │ │ │ svclt 0x00b442a8 │ │ │ │ andcs r2, r1, r0 │ │ │ │ adcmi lr, r8, #144, 14 @ 0x2400000 │ │ │ │ andcs fp, r0, ip, lsr #31 │ │ │ │ str r2, [fp, r1] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x1c437c │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - @ instruction: 0xf1b3fa01 │ │ │ │ + @ instruction: 0xf1b3fa0d │ │ │ │ svclt 0x0018000d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e77a │ │ │ │ - eorseq r1, r4, r4, lsr #28 │ │ │ │ + eorseq r1, r4, ip, lsr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r0, #28] │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @@ -53301,20 +53301,20 @@ │ │ │ │ and r2, r0, ip, asr r1 │ │ │ │ bvs 0x8cc780 │ │ │ │ eorvc r4, r1, r8, lsr #12 │ │ │ │ mvnvs r4, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14411c │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - @ instruction: 0x01a4f240 │ │ │ │ + @ instruction: 0x01bcf240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffdef209 │ │ │ │ - eorseq r1, r4, r0, asr #28 │ │ │ │ + @ instruction: 0xffeaf209 │ │ │ │ + eorseq r1, r4, r8, asr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ ldmib ip, {r5, lr, pc}^ │ │ │ │ ldmib ip, {r2, r8, r9, sp}^ │ │ │ │ @@ -53486,15 +53486,15 @@ │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ movwmi r2, #42240 @ 0xa500 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strcs fp, [r0, #-3864] @ 0xfffff0e8 │ │ │ │ stmdavc r2!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf643210c │ │ │ │ - vsubw.s8 q8, q8, d24 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ blx 0x852be │ │ │ │ ldmdbvc pc, {r1, r8, r9, ip, sp} @ │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf8543414 │ │ │ │ ldrtmi r1, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #13434880 @ 0xcd0000 │ │ │ │ @@ -53760,23 +53760,23 @@ │ │ │ │ @ instruction: 0x3018f8de │ │ │ │ @ instruction: 0xf8de9308 │ │ │ │ @ instruction: 0xf8de301c │ │ │ │ movwls r0, #36884 @ 0x9014 │ │ │ │ bvs 0xb3e8dc │ │ │ │ ldrb r2, [ip, r9, lsr #4] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x1c4ef0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d1, d9, d26 │ │ │ │ - @ instruction: 0xf7fefc47 │ │ │ │ + @ instruction: 0xf7fefc53 │ │ │ │ svclt 0x0000fe3b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, r0, asr lr │ │ │ │ + eorseq r1, r4, r8, ror #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, ip, lsl #12 │ │ │ │ @ instruction: 0xf1014680 │ │ │ │ tstcc ip, r0, lsr #4 │ │ │ │ @@ -53947,24 +53947,24 @@ │ │ │ │ @ instruction: 0xf8da301c │ │ │ │ ldmib r4, {r2, r4}^ │ │ │ │ movwls r9, #35846 @ 0x8c06 │ │ │ │ @ instruction: 0x8e04e9d4 │ │ │ │ bvs 0xb3ebd8 │ │ │ │ ldrb r2, [lr, r9, lsr #4] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x2051dc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - @ instruction: 0xf7fefad1 │ │ │ │ + @ instruction: 0xf7fefadd │ │ │ │ svclt 0x0000fcc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r1, r4, ip, asr lr │ │ │ │ + eorseq r1, r4, r4, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9bf48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs fp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ stmdavc r3!, {r2, r3, r4, fp, sp, lr} │ │ │ │ andsle r2, r4, ip, lsr fp │ │ │ │ @@ -54010,20 +54010,20 @@ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ blls 0x14307c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ andlt r6, r4, r3, lsr #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfee02e0c │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x1052d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d5, d9, d1 │ │ │ │ - svclt 0x0000fa53 │ │ │ │ - eorseq r1, r4, r8, ror #28 │ │ │ │ + svclt 0x0000fa5f │ │ │ │ + eorseq r1, r4, r0, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ cmpplt r0, pc, asr #22 @ p-variant is OBSOLETE │ │ │ │ @@ -54059,15 +54059,15 @@ │ │ │ │ strbmi r6, [r0, #-2573]! @ 0xfffff5f3 │ │ │ │ ldrbmi fp, [sl, #3848] @ 0xf08 │ │ │ │ tstls r8, r9, asr #20 │ │ │ │ stmdavc r1!, {r0, r1, r2, r8, sl, ip, pc} │ │ │ │ ldmdbcs r0!, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ ldmdbcs r4!, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ andcs sp, ip, #44 @ 0x2c │ │ │ │ - @ instruction: 0x03a8f643 │ │ │ │ + biceq pc, r0, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #6914 @ 0x1b02 @ │ │ │ │ bcs 0x63350 │ │ │ │ @ instruction: 0xf104d0ae │ │ │ │ @ instruction: 0x46150314 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @@ -54179,15 +54179,15 @@ │ │ │ │ @ instruction: 0xd1b62800 │ │ │ │ bvs 0x71f930 │ │ │ │ ldrdcs lr, [r4, -r3] │ │ │ │ movweq lr, #27091 @ 0x69d3 │ │ │ │ svclt 0x00084299 │ │ │ │ andsle r4, ip, r2, lsl #5 │ │ │ │ tstcs ip, r2, lsr #16 │ │ │ │ - @ instruction: 0x03a8f643 │ │ │ │ + biceq pc, r0, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x461d791b │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ movwcs r3, #1044 @ 0x414 │ │ │ │ svcne 0x0004f854 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ @@ -54257,20 +54257,20 @@ │ │ │ │ strtmi r9, [r8], -r3 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ strtmi r9, [r1], -r3, lsl #22 │ │ │ │ eorvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ andcs fp, r0, r7, asr #19 │ │ │ │ - @ instruction: 0x01a4f240 │ │ │ │ + @ instruction: 0x01bcf240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorcc pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf864f209 │ │ │ │ - eorseq r1, r4, r0, lsl #29 │ │ │ │ + @ instruction: 0xf870f209 │ │ │ │ + mlaseq r4, r8, lr, r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, ip, asr #20 │ │ │ │ movweq pc, #4164 @ 0x1044 @ │ │ │ │ tstle r3, sp, lsl #22 │ │ │ │ @@ -54657,15 +54657,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00b2f00b │ │ │ │ tstcs r0, r2, ror #20 │ │ │ │ movwcs r6, #12706 @ 0x31a2 │ │ │ │ eorvc r2, r3, r0, asr #4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ vhadd.s32 q11, q2, │ │ │ │ - @ instruction: 0xf04fe8ca │ │ │ │ + @ instruction: 0xf04fe8da │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xb03838 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ca4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -54713,29 +54713,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ adclt r4, sp, r4, lsl #12 │ │ │ │ subscs r4, ip, #144384 @ 0x23400 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ @ instruction: 0x932b681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda r8, {r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda r8!, {r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ blge 0xa200a0 │ │ │ │ bcs 0x6a968 │ │ │ │ stcle 3, cr9, [r9, #-160] @ 0xffffff60 │ │ │ │ strtmi r2, [r3], -r8, lsr #32 │ │ │ │ blx 0x4dd2a │ │ │ │ @ instruction: 0xf8c34202 │ │ │ │ @ instruction: 0x33281238 │ │ │ │ @ instruction: 0xd1fa4293 │ │ │ │ strtmi pc, [r0], #1284 @ 0x504 │ │ │ │ andshi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6434645 │ │ │ │ - vsubw.s8 q8, q8, d24 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ movwls r0, #29492 @ 0x7334 │ │ │ │ stmiavs sp!, {r2, r3, r5, r9, sl, lr} │ │ │ │ mulls r0, r4, r8 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ sbchi pc, r5, r0 │ │ │ │ andcs r9, ip, #7168 @ 0x1c00 │ │ │ │ andcc pc, r9, #2048 @ 0x800 │ │ │ │ @@ -54922,15 +54922,15 @@ │ │ │ │ ldrmi pc, [r0, #3505]! @ 0xdb1 │ │ │ │ stccs 1, cr13, [r0, #-988] @ 0xfffffc24 │ │ │ │ mcrge 4, 4, pc, cr6, cr15, {3} @ │ │ │ │ stmdavc r2!, {r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vpmax.s8 d2, d2, d5 │ │ │ │ @ instruction: 0xf641811f │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ bl 0x10692c │ │ │ │ @ instruction: 0xf04f03c2 │ │ │ │ @ instruction: 0xf04f38ff │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f8904 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @@ -54940,15 +54940,15 @@ │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fe8902 │ │ │ │ @ instruction: 0x2d00f929 │ │ │ │ mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ strcs lr, [r0], #-1962 @ 0xfffff856 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ ldrls sl, [r4], #-2069 @ 0xfffff7eb │ │ │ │ - cdp 2, 9, cr15, cr2, cr3, {3} │ │ │ │ + cdp 2, 10, cr15, cr2, cr3, {3} │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8f6f7fd │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ ldr sl, [r9, pc, asr #28] │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b8f7ff │ │ │ │ @@ -56216,15 +56216,15 @@ │ │ │ │ stmdacs r0, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwhi pc, #40960 @ 0xa000 @ │ │ │ │ movwcs r2, #13824 @ 0x3600 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ ldmdage r5, {r0, r1, r5, ip, sp, lr} │ │ │ │ andsge pc, r8, r4, asr #17 │ │ │ │ vmin.s32 d25, d2, d4 │ │ │ │ - @ instruction: 0x4631ec9c │ │ │ │ + ldrtmi lr, [r1], -ip, lsr #25 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0xf7fb32ff │ │ │ │ stccs 14, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ mrrcge 4, 7, pc, r8, cr14 @ │ │ │ │ stclt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ bcc 0x431e4 │ │ │ │ ldrbne lr, [r3, pc, ror #11] │ │ │ │ @@ -56984,51 +56984,51 @@ │ │ │ │ tstmi r9, #0, 4 │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ cdpne 13, 5, cr10, cr10, cr11, {1} │ │ │ │ ldrdcs r1, [r0], -r3 │ │ │ │ andcs lr, r0, sl, ror r5 │ │ │ │ - @ instruction: 0x01a4f240 │ │ │ │ + @ instruction: 0x01bcf240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdls r4, [r0], -r7 │ │ │ │ sbcvs pc, fp, #64, 4 │ │ │ │ - blx 0x6044ba │ │ │ │ + blx 0x9044ba │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - blx 0xff004118 │ │ │ │ + blx 0xff304118 │ │ │ │ blls 0xaa2348 │ │ │ │ andcs lr, r0, r2, lsl r4 │ │ │ │ - @ instruction: 0x01a4f240 │ │ │ │ + @ instruction: 0x01bcf240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, asr #23 │ │ │ │ adceq pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1044e2 │ │ │ │ + blx 0x4044e2 │ │ │ │ ldmiblt r8, {r0, r3, r5, fp, ip, pc} │ │ │ │ andne pc, r1, #133120 @ 0x20800 │ │ │ │ tstls r0, pc │ │ │ │ strbne r9, [r9, lr, lsl #4] │ │ │ │ @ instruction: 0xf7ff9111 │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - @ instruction: 0x01a4f240 │ │ │ │ + @ instruction: 0x01bcf240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr #23 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - blx 0xffb8450c │ │ │ │ + blx 0xffe8450c │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - blx 0xff18416c │ │ │ │ + blx 0xff48416c │ │ │ │ blls 0xaa239c │ │ │ │ bllt 0xffa85d04 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0xfef081d0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s8 d0, d6, d15 │ │ │ │ - @ instruction: 0xf8d4fad7 │ │ │ │ + @ instruction: 0xf8d4fae3 │ │ │ │ blcs 0x67d84 │ │ │ │ stmdacs r0, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ orrhi pc, r4, r0, asr #6 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ vhsub.u8 d4, d16, d8 │ │ │ │ @ instruction: 0xf04f817f │ │ │ │ @ instruction: 0xf1c031ff │ │ │ │ @@ -57068,19 +57068,19 @@ │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ @ instruction: 0x46424633 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ mcr2 7, 6, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdadbd │ │ │ │ vmax.f32 d27, d0, d7 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0xfe2482a0 │ │ │ │ adcsvc pc, r2, #64, 4 │ │ │ │ vhadd.s8 d9, d6, d0 │ │ │ │ - vnmlane.f32 s31, s20, s31 │ │ │ │ + mrcne 10, 2, APSR_nzcv, cr10, cr11, {3} │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ b 0x1601108 │ │ │ │ cpsid a, #0 │ │ │ │ svclt 0x000c31ff │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ @@ -57114,19 +57114,19 @@ │ │ │ │ @ instruction: 0xf1bba991 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf081a98d │ │ │ │ rsbvs r0, r1, #1073741824 @ 0x40000000 │ │ │ │ eorvc r2, r1, r7, lsr #2 │ │ │ │ stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0x1708358 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d3, d22, d24 │ │ │ │ - vpmin.s d31, d2, d3 │ │ │ │ + vpmin.s d31, d2, d15 │ │ │ │ ldmib r4, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-316] @ 0xfffffec4 │ │ │ │ stclge 4, cr15, [sl, #-500] @ 0xfffffe0c │ │ │ │ mrclt 7, 4, APSR_nzcv, cr4, cr13, {7} │ │ │ │ cdpne 8, 5, cr9, cr10, cr9, {1} │ │ │ │ @@ -57151,26 +57151,26 @@ │ │ │ │ @ instruction: 0xf7fdad21 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-108] @ 0xffffff94 │ │ │ │ ldcge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ - @ instruction: 0x01a4f240 │ │ │ │ + @ instruction: 0x01bcf240 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b36 │ │ │ │ andls r0, r0, r2, lsl #4 │ │ │ │ - @ instruction: 0xf9c8f206 │ │ │ │ + @ instruction: 0xf9d4f206 │ │ │ │ @ instruction: 0xf7ff2600 │ │ │ │ vpmax.s8 , q0, │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ blmi 0xc88408 │ │ │ │ subvc pc, r5, #64, 4 │ │ │ │ vhadd.s8 d9, d6, d0 │ │ │ │ - @ instruction: 0x2600f9bb │ │ │ │ + strcs pc, [r0], -r7, asr #19 │ │ │ │ svclt 0x0006f7fd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x8018f8d4 │ │ │ │ @ instruction: 0xf0089829 │ │ │ │ strmi pc, [r1], -sp, lsr #22 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xffe4f7fa │ │ │ │ @@ -57202,22 +57202,22 @@ │ │ │ │ @ instruction: 0x46424633 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdacb3 │ │ │ │ bvs 0xfe8f77e4 │ │ │ │ blt 0xff3c5ff0 │ │ │ │ - mlaseq r4, r8, lr, r1 │ │ │ │ - eorseq r1, r4, r4, asr pc │ │ │ │ - eorseq r1, r4, r4, lsr #29 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, ip, ror #30 │ │ │ │ + ldrhteq r1, [r4], -ip │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ ldrsbteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r4, asr #29 │ │ │ │ - eorseq r1, r4, r8, asr #30 │ │ │ │ + eorseq r1, r4, r0, ror #30 │ │ │ │ + eorseq r1, r4, r8, ror #29 │ │ │ │ ldrsbteq r1, [r4], -r0 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ strtmi r2, [r1], -r6, ror #6 │ │ │ │ eorvc sl, r3, r3, lsl r8 │ │ │ │ ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdac95 │ │ │ │ movwcc fp, #7647 @ 0x1ddf │ │ │ │ bfine r4, sl, #12, #16 │ │ │ │ @@ -57249,15 +57249,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bvs 0x16f74a0 │ │ │ │ bcc 0xa2c08 │ │ │ │ @ instruction: 0xf001fb02 │ │ │ │ mvnle r4, #96, 10 @ 0x18000000 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ - blx 0x984980 │ │ │ │ + blx 0xc84980 │ │ │ │ strmi r9, [r2], -r1, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ andeq lr, r0, #208, 18 @ 0x340000 │ │ │ │ movwgt lr, #2513 @ 0x9d1 │ │ │ │ movtlt fp, #12762 @ 0x31da │ │ │ │ stmdale r9, {r5, r6, r8, sl, lr} │ │ │ │ addsmi sp, sl, #1006632960 @ 0x3c000000 │ │ │ │ @@ -57287,33 +57287,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ - vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ + vmull.s8 , d0, d24 │ │ │ │ @ instruction: 0xf6410c2f │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ adccs r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s8 d12, d6, d0 │ │ │ │ - svclt 0x0000f8b1 │ │ │ │ + svclt 0x0000f8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ bvs 0x1b097dc │ │ │ │ @ instruction: 0xf643b1ab │ │ │ │ vorr.i32 , #201326592 @ 0x0c000000 │ │ │ │ vaba.s8 d16, d16, d6 │ │ │ │ - vsubhn.i16 d17, q0, q0 │ │ │ │ + vmov.i32 d17, #134217728 @ 0x08000000 │ │ │ │ strcs r0, [r0], #-1583 @ 0xfffff9d1 │ │ │ │ movweq lr, #63957 @ 0xf9d5 │ │ │ │ andeq pc, r4, r3, lsl #22 │ │ │ │ vtst.8 d22, d0, d27 │ │ │ │ ldrtmi r1, [r1], -pc, lsl #4 │ │ │ │ bvs 0x1b1a00c │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ @@ -57344,23 +57344,23 @@ │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ subseq pc, r4, ip, asr #17 │ │ │ │ rsbcs pc, r0, ip, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - stcne 2, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ + ldcne 2, cr15, [ip], #-256 @ 0xffffff00 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x47f34 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andcs r7, r0, r6, asr #5 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf840f206 │ │ │ │ - eorseq r1, r4, r0, ror pc │ │ │ │ + @ instruction: 0xf84cf206 │ │ │ │ + eorseq r1, r4, r8, lsl #31 │ │ │ │ teqppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ blvs 0x7229c4 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -57370,61 +57370,61 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ strmi fp, [r4], -r0, ror #3 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ rsccs r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmibvs r0!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf105462a │ │ │ │ vand d0, d13, d12 │ │ │ │ - rsccs pc, r6, #569344 @ 0x8b000 │ │ │ │ + rsccs pc, r6, #618496 @ 0x97000 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ andlt r0, r3, pc, lsr #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 1, cr15, [r0], #-100 @ 0xffffff9c │ │ │ │ - strtne pc, [ip], #-576 @ 0xfffffdc0 │ │ │ │ + ldclt 1, cr15, [ip], #-100 @ 0xffffff9c │ │ │ │ + strbne pc, [r4], #-576 @ 0xfffffdc0 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x482c8 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #2048 @ 0x800 │ │ │ │ - vshl.s8 d9, d0, d5 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ - mlaseq r4, r4, pc, r1 @ │ │ │ │ + vshl.s8 d9, d0, d6 │ │ │ │ + svclt 0x0000f805 │ │ │ │ + eorseq r1, r4, ip, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9f4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0x4604b1d8 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ rsccs r6, lr, #1769472 @ 0x1b0000 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1054798 │ │ │ │ stmibvs r0!, {r2, r3, r4, r8}^ │ │ │ │ - blx 0xfed84b50 │ │ │ │ + blx 0xff084b50 │ │ │ │ @ instruction: 0x462022f0 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1194030 │ │ │ │ - vpadd.i8 , q8, │ │ │ │ - vaddhn.i16 d17, q0, q14 │ │ │ │ + @ instruction: 0xf240bc03 │ │ │ │ + vmls.i d17, d0, d0[1] │ │ │ │ vshl.s8 d16, d31, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ blmi 0xc8800 │ │ │ │ strls r2, [r0], #-749 @ 0xfffffd13 │ │ │ │ - @ instruction: 0xffc0f205 │ │ │ │ - eorseq r1, r4, r4, lsr #31 │ │ │ │ + @ instruction: 0xffccf205 │ │ │ │ + ldrhteq r1, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9f558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46044b1d │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -57432,23 +57432,23 @@ │ │ │ │ strmi r2, [r3], -r0, lsl #4 │ │ │ │ andmi lr, r3, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf643b1d8 │ │ │ │ vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r5, {r1, r2, r4, r7, r9} │ │ │ │ vst1.8 {d20-d22}, [pc], r4 │ │ │ │ vhsub.s8 d23, d16, d1 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ strmi r0, [r8, pc, lsr #2]! │ │ │ │ stmibvs r0!, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - blx 0x404bd2 │ │ │ │ + blx 0x704bd2 │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d25, d0, d1 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ - blx 0xfee84816 │ │ │ │ + blx 0xff184816 │ │ │ │ bmi 0x2aefb8 │ │ │ │ bls 0x1a23fc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R9_fiq │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -57465,25 +57465,25 @@ │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ bvs 0x1947ee0 │ │ │ │ strcs fp, [r0, #-771] @ 0xfffffcfd │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ movwcc pc, #23296 @ 0x5b00 @ │ │ │ │ ldmibvs r8, {r0, r8, sl, ip, sp}^ │ │ │ │ - blx 0x304c4a │ │ │ │ + blx 0x604c4a │ │ │ │ adcmi r6, fp, #405504 @ 0x63000 │ │ │ │ strdlt sp, [fp, r2] │ │ │ │ - strne pc, [r0], -r0, asr #4 │ │ │ │ + ldrne pc, [r8], -r0, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r1], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1193501 │ │ │ │ - bvs 0x1947208 │ │ │ │ + bvs 0x1947238 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -57494,25 +57494,25 @@ │ │ │ │ @ instruction: 0xf7ff0496 │ │ │ │ bvs 0x1a07e6c │ │ │ │ strcs fp, [r0, #-774] @ 0xfffffcfa │ │ │ │ ldmib r4, {r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ blx 0xd4cba │ │ │ │ strcc r3, [r1, #-773] @ 0xfffffcfb │ │ │ │ vmul.i8 q3, , q4 │ │ │ │ - bvs 0x1947554 │ │ │ │ + bvs 0x1947584 │ │ │ │ adcmi r4, fp, #100663296 @ 0x6000000 │ │ │ │ strdlt sp, [fp, r3] │ │ │ │ - strne pc, [r0, -r0, asr #4] │ │ │ │ + ldrne pc, [r8, -r0, asr #4] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r9], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1193501 │ │ │ │ - bvs 0x1947194 │ │ │ │ + bvs 0x19471c4 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -57522,15 +57522,15 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r8, r1] │ │ │ │ blvs 0x10ee508 │ │ │ │ addmi r6, sl, #266240 @ 0x41000 │ │ │ │ strcs fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf8d0d020 │ │ │ │ bvs 0xff140584 │ │ │ │ @@ -57546,19 +57546,19 @@ │ │ │ │ andeq lr, ip, #166912 @ 0x28c00 │ │ │ │ blvs 0xfe0e1ac8 │ │ │ │ orrvs pc, r0, #683671552 @ 0x28c00000 │ │ │ │ strcs r6, [r0], #-1571 @ 0xfffff9dd │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ orrvs r4, r2, #704643072 @ 0x2a000000 │ │ │ │ addne pc, r1, #64, 4 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - blx 0xff7849cc │ │ │ │ + blx 0xffa849cc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdgt pc, [r0], -r0 @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ @@ -57566,73 +57566,73 @@ │ │ │ │ bl 0xfeb9f78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430fe8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ umulllt r0, r3, r6, r3 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ ldrmi r9, [r8, r1, lsl #2] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdbls r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsne pc, r3, #64, 4 │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1194030 │ │ │ │ - svclt 0x0000baa5 │ │ │ │ + svclt 0x0000bab1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdavs pc, {r1, r2, r4, r7, r8, r9, sp} @ │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf646681b │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r6 │ │ │ │ strtmi r7, [r0], -lr, asr #5 │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6462500 │ │ │ │ vmov.i32 d22, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0x47982696 │ │ │ │ strpl lr, [sp, #-2500] @ 0xfffff63c │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r8, ip, sp, pc} │ │ │ │ eoreq pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12864 @ 0x3240 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r7 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x26000096 │ │ │ │ - blx 0x1b04ab0 │ │ │ │ + blx 0x1e04ab0 │ │ │ │ stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ movwlt r6, #14947 @ 0x3a63 │ │ │ │ movwpl lr, #63956 @ 0xf9d4 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ stmibvs r8!, {r0, r9, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf808f20d │ │ │ │ + @ instruction: 0xf814f20d │ │ │ │ vmla.i8 q3, , q12 │ │ │ │ - bvs 0x1946808 │ │ │ │ + bvs 0x1946838 │ │ │ │ mvnsle r4, #-536870903 @ 0xe0000009 │ │ │ │ vrhadd.s8 d27, d16, d11 │ │ │ │ - vsubhn.i16 d17, q0, q0 │ │ │ │ + vmov.i32 d17, #134217728 @ 0x08000000 │ │ │ │ strcs r0, [r0, #-1583] @ 0xfffff9d1 │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ blx 0x59f4e │ │ │ │ strcc r3, [r1, #-5] │ │ │ │ - blx 0x1284af4 │ │ │ │ + blx 0x1584af4 │ │ │ │ addsmi r6, sp, #405504 @ 0x63000 │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -57646,150 +57646,150 @@ │ │ │ │ @ instruction: 0xf5b580c7 │ │ │ │ svclt 0x00381f80 │ │ │ │ strne pc, [r0, #1103] @ 0x44f │ │ │ │ @ instruction: 0xf3002c00 │ │ │ │ cdpmi 0, 8, cr8, cr5, cr12, {7} │ │ │ │ ldrtmi r4, [lr], #-1593 @ 0xfffff9c7 │ │ │ │ vmin.s d4, d3, d16 │ │ │ │ - stmmi r3, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmmi r3, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46391a76 │ │ │ │ - @ instruction: 0xff06f232 │ │ │ │ + @ instruction: 0xff12f232 │ │ │ │ @ instruction: 0xf100fb07 │ │ │ │ addmi r1, sp, #140288 @ 0x22400 │ │ │ │ adchi pc, r8, r0, asr #1 │ │ │ │ ldrtpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ andcs r4, lr, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf64661e6 │ │ │ │ vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0x63212696 │ │ │ │ - @ instruction: 0xfffaf115 │ │ │ │ + @ instruction: 0xf806f116 │ │ │ │ blcs 0x627e8 │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbvs r4, r3, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf816f233 │ │ │ │ + @ instruction: 0xf822f233 │ │ │ │ bl 0xfed8f0e4 │ │ │ │ @ instruction: 0xf0c00f47 │ │ │ │ blne 0xffb289f4 │ │ │ │ strcc lr, [sl, #-2500] @ 0xfffff63c │ │ │ │ @ instruction: 0xf6466b23 │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ stmibvs r2!, {r1, r2, r4, r7}^ │ │ │ │ eorvs r1, r2, #224256 @ 0x36c00 │ │ │ │ @ instruction: 0xf1196323 │ │ │ │ - ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r4], -r4 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r7, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmibvs r2!, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ bvs 0xfe89a07c │ │ │ │ bvs 0x851b74 │ │ │ │ and r4, sp, r6, lsl r6 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf1153501 │ │ │ │ - bvs 0x1948710 │ │ │ │ + bvs 0x1948740 │ │ │ │ eorle r4, fp, r8, lsr #11 │ │ │ │ ldmib r4, {r1, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ blx 0x4c7ba │ │ │ │ strmi r2, [r6], -r5 │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ ldmdane r6!, {r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldmne r6!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ bne 0xcbcb48 │ │ │ │ - @ instruction: 0xffccf115 │ │ │ │ + @ instruction: 0xffd8f115 │ │ │ │ rscle r2, r3, r0, lsl #16 │ │ │ │ - @ instruction: 0xff94f234 │ │ │ │ - orrne pc, r4, #64, 4 │ │ │ │ + @ instruction: 0xffa4f234 │ │ │ │ + orrsne pc, ip, #64, 4 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vst2.8 {d25-d28}, [pc], r1 │ │ │ │ vqsub.s8 , q0, q1 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ vaddl.s8 , d0, d12 │ │ │ │ blmi 0x1250a30 │ │ │ │ - ldc2 1, cr15, [r8], {28} │ │ │ │ + stc2 1, cr15, [r4], #-112 @ 0xffffff90 │ │ │ │ strbmi lr, [r3], -ip, asr #15 │ │ │ │ andpl pc, r0, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1006810 │ │ │ │ submi r0, r2, #-1073741817 @ 0xc0000007 │ │ │ │ strtvs r4, [r1], #-17 @ 0xffffffef │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - @ instruction: 0xff68f125 │ │ │ │ + @ instruction: 0xff74f125 │ │ │ │ strmi r6, [r5], -r3, ror #20 │ │ │ │ bicslt r6, fp, r0, ror #7 │ │ │ │ ldmdaeq r9!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldreq pc, [r9, r8, asr #4]! │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ and r2, r0, r0, lsl #12 │ │ │ │ @ instruction: 0x6c236be5 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ strtmi r3, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf894f119 │ │ │ │ + @ instruction: 0xf8a0f119 │ │ │ │ strbmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46114638 │ │ │ │ - ldc2 2, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ + ldc2 2, cr15, [lr], #-48 @ 0xffffffd0 │ │ │ │ bvs 0x1920fd8 │ │ │ │ mvnle r4, #-536870903 @ 0xe0000009 │ │ │ │ subne pc, r8, r8, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrt r4, [r9], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff82f232 │ │ │ │ + @ instruction: 0xff8ef232 │ │ │ │ ldrb r1, [r1, -r9, ror #20] │ │ │ │ - mrc2 1, 0, pc, cr12, cr8, {0} │ │ │ │ + mcr2 1, 1, pc, cr8, cr8, {0} @ │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ ldr r7, [r7, -r0, lsl #10]! │ │ │ │ andcs r6, lr, #224, 18 @ 0x380000 │ │ │ │ ldrmi r6, [r8], #-2849 @ 0xfffff4df │ │ │ │ - @ instruction: 0xff4ef115 │ │ │ │ + @ instruction: 0xff5af115 │ │ │ │ stmiaeq r6, {r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff6ef232 │ │ │ │ + @ instruction: 0xff7af232 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ bne 0x1c91484 │ │ │ │ @ instruction: 0xf1754299 │ │ │ │ svclt 0x00a80500 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [sl, -sp, lsl #12] │ │ │ │ - strbtne pc, [r4], #-576 @ 0xfffffdc0 @ │ │ │ │ + ldrbtne pc, [ip], #-576 @ 0xfffffdc0 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x4889c │ │ │ │ - tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b14 │ │ │ │ andcs r7, r0, r6, asr #4 │ │ │ │ vshl.s8 d9, d0, d5 │ │ │ │ - blmi 0x507ce8 │ │ │ │ + blmi 0x507d18 │ │ │ │ rscsne pc, sp, #64, 4 │ │ │ │ - teqpne r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andpl pc, ip, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf11c012f │ │ │ │ - vqdmulh.s , q0, │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vpadd.i8 , q0, │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ blmi 0x1c89a4 │ │ │ │ andcc pc, r5, #64, 4 │ │ │ │ - blx 0xff9051e4 │ │ │ │ + blx 0xffd051e4 │ │ │ │ addseq r6, r6, pc, ror sp │ │ │ │ addseq r6, r6, #128, 26 @ 0x2000 │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ eorseq r1, r4, ip, asr #31 │ │ │ │ + eorseq r1, r4, r4, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9fb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ stcvs 12, cr0, [r2, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf8dcb082 │ │ │ │ @@ -57809,67 +57809,67 @@ │ │ │ │ @ instruction: 0xf646b12a │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bne 0xfe2999a4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00b4010 │ │ │ │ @ instruction: 0xf240be79 │ │ │ │ - vrshr.s64 d17, d12, #64 │ │ │ │ + vrshr.s64 d17, d20, #64 │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0xd0984 │ │ │ │ subscc pc, pc, #64, 4 │ │ │ │ - stc2 2, cr15, [r0], #20 │ │ │ │ - eorseq r1, r4, ip, ror #31 │ │ │ │ + stc2 2, cr15, [ip], #20 │ │ │ │ + eorseq r2, r4, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fb98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ @ instruction: 0xf643681d │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ ldrtpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r8, pc, lsr #2] │ │ │ │ orrslt r6, r5, r4, lsr #23 │ │ │ │ ldcvs 6, cr15, [r8], {70} @ 0x46 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8dc2200 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ stcvs 0, cr1, [fp, #136] @ 0x88 │ │ │ │ @ instruction: 0x0114e9d1 │ │ │ │ addsmi r1, r9, #110592 @ 0x1b000 │ │ │ │ andcc sp, r1, #1677721600 @ 0x64000000 │ │ │ │ addsmi r4, r5, #28, 8 @ 0x1c000000 │ │ │ │ vand , q8, │ │ │ │ vhsub.s8 d19, d16, d2 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1190096 │ │ │ │ - strtmi pc, [r0], -r9, lsl #17 │ │ │ │ + @ instruction: 0x4620f895 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d16 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0xd0a38 │ │ │ │ rsbscc pc, pc, #64, 4 │ │ │ │ - mcrr2 2, 0, pc, r6, cr5 @ │ │ │ │ - eorseq r2, r4, r4 │ │ │ │ + mrrc2 2, 0, pc, r2, cr5 @ │ │ │ │ + eorseq r2, r4, ip, lsl r0 │ │ │ │ teqppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldrdne lr, [fp], -r3 │ │ │ │ bvs 0xfe7233bc │ │ │ │ addcs lr, r2, r0, lsr #23 │ │ │ │ bcc 0x8f588 │ │ │ │ andseq pc, r3, r2, lsl #22 │ │ │ │ @@ -58259,15 +58259,15 @@ │ │ │ │ @ instruction: 0xf8c22000 │ │ │ │ eorcc r0, r8, #56, 4 @ 0x80000003 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ adcmi pc, r0, #4, 10 @ 0x1000000 │ │ │ │ ands pc, r8, #13762560 @ 0xd20000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf643d036 │ │ │ │ - vabdl.s8 q8, d16, d24 │ │ │ │ + vqdmlsl.s q8, d16, d0[0] │ │ │ │ @ instruction: 0x46700734 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blcs 0xa7098 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ blcs 0xfd11c │ │ │ │ mvnslt sp, r5, asr #32 │ │ │ │ @@ -58339,20 +58339,20 @@ │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ strb r2, [r1, ip]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba03ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ sbcspl pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf87ef205 │ │ │ │ + @ instruction: 0xf88af205 │ │ │ │ b 0x1436614 │ │ │ │ stcls 14, cr3, [r2], {65} @ 0x41 │ │ │ │ mulgt ip, sp, r8 │ │ │ │ blx 0x80a504 │ │ │ │ @ instruction: 0xf401fe8e │ │ │ │ b 0x10897e8 │ │ │ │ @ instruction: 0xf00c010e │ │ │ │ @@ -58450,19 +58450,19 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba0568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf643210c │ │ │ │ - vsubw.s8 q8, q8, d24 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ blx 0x8a04e │ │ │ │ ldmdbhi fp, {r1, r8, r9, ip, sp} │ │ │ │ ldrle r0, [sp], #-1689 @ 0xfffff967 │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrsbne pc, [r4], #129 @ 0x81 @ │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xd1041c93 │ │ │ │ stmiavc r1, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [r8, r0, lsl #17] │ │ │ │ @@ -58478,15 +58478,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r3], #-3336 @ 0xfffff2f8 │ │ │ │ @ instruction: 0xf99321c0 │ │ │ │ @ instruction: 0xf646228c │ │ │ │ vqdmlal.s q11, d0, d0[2] │ │ │ │ blx 0x9223a │ │ │ │ strb r3, [r7, r2]! │ │ │ │ - eorseq r2, r4, ip, lsr #32 │ │ │ │ + eorseq r2, r4, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba05f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvc fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sl], -r2, lsl #1 │ │ │ │ blcs 0xdac10 │ │ │ │ blcc 0xff90c │ │ │ │ @@ -58500,15 +58500,15 @@ │ │ │ │ ldmvc r5, {r0, r4, r6, r7, fp, ip, sp, lr} │ │ │ │ eorsle r4, ip, sp, lsl #5 │ │ │ │ @ instruction: 0xf04f2902 │ │ │ │ svclt 0x00880504 │ │ │ │ stmib sp, {r1, r8, fp, ip, sp}^ │ │ │ │ addmi r3, sp, r0, lsl #4 │ │ │ │ vmax.s d4, d2, d25 │ │ │ │ - @ instruction: 0xb1c8f99b │ │ │ │ + biclt pc, r8, r7, lsr #19 │ │ │ │ andne lr, r0, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf0037953 │ │ │ │ bne 0xff04a05c │ │ │ │ tstpcs r3, #12, 22 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ andcs pc, r0, ip, lsl #22 │ │ │ │ @ instruction: 0x33286159 │ │ │ │ @@ -58597,28 +58597,28 @@ │ │ │ │ ldrb r0, [lr, r2, lsl #4] │ │ │ │ ldrb r2, [ip, r3, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba07b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x109a84 │ │ │ │ subcs pc, fp, #268435460 @ 0x10000004 │ │ │ │ vhadd.s8 d9, d4, d0 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ - eorseq r2, r4, r8, lsr #6 │ │ │ │ + svclt 0x0000fe89 │ │ │ │ + eorseq r2, r4, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba07e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #53232 @ 0xcff0 │ │ │ │ blx 0x1357f6 │ │ │ │ tstls r1, r1, lsl #8 │ │ │ │ vadd.i64 d6, d18, d16 │ │ │ │ - stmdacs r1, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavc r3!, {r0, r2, r5, ip, lr, pc}^ │ │ │ │ strtle r0, [r2], #-1626 @ 0xfffff9a6 │ │ │ │ andne pc, r1, #201326595 @ 0xc000003 │ │ │ │ andsle r2, r0, r2, lsl #20 │ │ │ │ @ instruction: 0xf0129901 │ │ │ │ @ instruction: 0xd1250f01 │ │ │ │ svclt 0x00c82801 │ │ │ │ @@ -58642,22 +58642,22 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andlt r3, r9, #1073741824 @ 0x40000000 │ │ │ │ andlt r0, r2, r8, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsne pc, r4, r0, asr #4 │ │ │ │ + andcs pc, ip, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vqsub.s64 q2, q14, │ │ │ │ - svclt 0x0000fc13 │ │ │ │ - eorseq r2, r4, ip, lsr r3 │ │ │ │ + svclt 0x0000fc23 │ │ │ │ + eorseq r2, r4, r4, asr r3 │ │ │ │ rsble r2, r0, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r5, ip, lsl #14 │ │ │ │ @ instruction: 0xf0012300 │ │ │ │ @@ -58748,74 +58748,74 @@ │ │ │ │ blx 0x10db72 │ │ │ │ ldmdbvc r3, {r0, r8, ip, sp, lr, pc} │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ ldmdale r3, {r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ bne 0x6ca4bc │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5} │ │ │ │ - rscsne pc, ip, #64, 4 │ │ │ │ + andscs pc, r4, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r1, r0, #8, 20 @ 0x8000 │ │ │ │ @ instruction: 0xf04f9001 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ blx 0xfe9061fc │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmibvs r2, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1152180 │ │ │ │ - strtmi pc, [r0], -fp, lsl #22 │ │ │ │ + @ instruction: 0x4620fb17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ - vsubl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ ldmvc r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blcc 0x135f64 │ │ │ │ stmdbcs r2, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldc 8, cr13, [r2, #136] @ 0x88 │ │ │ │ subcs r7, r0, r2, lsl #22 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ addsmi r0, r8, pc, lsr #2 │ │ │ │ blvc 0x104ec8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ blx 0x1b86268 │ │ │ │ ldmvs r0, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vaddw.s8 q9, q0, d12 │ │ │ │ + vaddw.s8 q9, q0, d20 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ orrcs r1, r0, r0 │ │ │ │ vmax.s d20, d1, d16 │ │ │ │ sbfx pc, sp, #20, #26 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x109d8c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d3, d4, d14 │ │ │ │ - svclt 0x0000fcf9 │ │ │ │ - eorseq r2, r4, r4, asr r3 │ │ │ │ + svclt 0x0000fd05 │ │ │ │ + eorseq r2, r4, ip, ror #6 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], r4, lsl #30 │ │ │ │ ldrbteq pc, [r0], -r0, lsl #2 @ │ │ │ │ stmdbvs sp, {r2, r4, r7, r8, ip, sp, pc} │ │ │ │ ldreq pc, [r4, -r1, lsl #2] │ │ │ │ movwle lr, #12295 @ 0x3007 │ │ │ │ - blx 0x78628a │ │ │ │ + blx 0xb8628a │ │ │ │ ble 0x293910 │ │ │ │ stmdavs r4!, {r1, r2, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r2, r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf10400aa │ │ │ │ @ instruction: 0x46380114 │ │ │ │ ldmible r0!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @@ -58838,20 +58838,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ andls r3, r0, pc, ror #4 │ │ │ │ - ldc2 2, cr15, [sl], {4} │ │ │ │ - eorseq r2, r4, r8, ror #6 │ │ │ │ + stc2 2, cr15, [r6], #16 │ │ │ │ + eorseq r2, r4, r0, lsl #7 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ vaddw.s8 q9, q7, d0 │ │ │ │ ldrlt r3, [r0, #-336] @ 0xfffffeb0 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ streq pc, [r4], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf8cc64c4 │ │ │ │ b 0x140d9b8 │ │ │ │ @@ -58947,39 +58947,39 @@ │ │ │ │ stmiaeq r0, {sl, fp}^ │ │ │ │ andsgt pc, r2, r7, lsl #17 │ │ │ │ movwcs sp, #389 @ 0x185 │ │ │ │ @ instruction: 0xe7a9747b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xe77a469c │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x589ffc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d6, d20, d7 │ │ │ │ - andcs pc, r0, r1, asr #23 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + andcs pc, r0, sp, asr #23 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcvs pc, r2, #64, 4 │ │ │ │ - blx 0xfee06372 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + blx 0xff106372 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorcs pc, r0, r0, asr #4 │ │ │ │ + eorscs pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s64 q3, q14, │ │ │ │ - vmul.i8 d31, d16, d13 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vmla.i8 d31, d16, d29 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ blmi 0x109c48 │ │ │ │ rscvs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf990f23c │ │ │ │ - eorseq r2, r4, r0, lsl #7 │ │ │ │ - mlaseq r4, r4, r3, r2 │ │ │ │ + @ instruction: 0xf9a0f23c │ │ │ │ + mlaseq r4, r8, r3, r2 │ │ │ │ + eorseq r2, r4, ip, lsr #7 │ │ │ │ @ instruction: 0xf64cb510 │ │ │ │ vsra.s8 d23, d16, #2 │ │ │ │ stclvs 1, cr6, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf8dd4319 │ │ │ │ stcne 0, cr14, [r3, #-32]! @ 0xffffffe0 │ │ │ │ eorvs r6, r1, r3, asr #9 │ │ │ │ stclvs 5, cr4, [r3], {114} @ 0x72 │ │ │ │ @@ -59440,19 +59440,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ b 0x14306f4 │ │ │ │ stmdbls r7, {r0, sl, fp, ip, sp, lr} │ │ │ │ eorle r4, sl, sl, lsl #5 │ │ │ │ tsteq r5, #150994944 @ 0x9000000 │ │ │ │ mulcs r0, r6, r7 │ │ │ │ - cmnpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r0, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, asr #22 │ │ │ │ eorsvs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xffe6f203 │ │ │ │ + @ instruction: 0xfff2f203 │ │ │ │ tsteq r5, #1536 @ 0x600 │ │ │ │ streq r6, [r6, -r1, asr #25]! │ │ │ │ @ instruction: 0xf1019c08 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x9c08db6e │ │ │ │ streq pc, [r1], #-36 @ 0xffffffdc │ │ │ │ rsbsle r4, r5, r2, lsr #5 │ │ │ │ @@ -59521,15 +59521,15 @@ │ │ │ │ @ instruction: 0xf8c09a08 │ │ │ │ b 0x11ba54c │ │ │ │ bls 0x21b028 │ │ │ │ @ instruction: 0xf0434333 │ │ │ │ @ instruction: 0xf04373c0 │ │ │ │ tstmi r3, #208, 6 @ 0x40000003 │ │ │ │ str r6, [r1], fp │ │ │ │ - eorseq r2, r4, r8, lsr #7 │ │ │ │ + eorseq r2, r4, r0, asr #7 │ │ │ │ @ instruction: 0xf8ddb510 │ │ │ │ @ instruction: 0xf1bcc008 │ │ │ │ svclt 0x00980fff │ │ │ │ asreq pc, pc, #8 @ │ │ │ │ blx 0xfe780924 │ │ │ │ blx 0xfecc6afc │ │ │ │ @ instruction: 0xf021f181 │ │ │ │ @@ -60004,20 +60004,20 @@ │ │ │ │ b 0x108f224 │ │ │ │ tstmi r9, #-2147483648 @ 0x80000000 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - cmnpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r0, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andcc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x20073de │ │ │ │ - eorseq r2, r4, r0, asr #7 │ │ │ │ + blx 0xfe3073de │ │ │ │ + ldrsbteq r2, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba1ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ pkhbtmi r4, ip, r5, lsl #12 │ │ │ │ ldrmi r4, [ip], -r2, lsl #12 │ │ │ │ stmdbls ip, {r0, r1, r8, sl, fp, sp} │ │ │ │ @@ -60218,20 +60218,20 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ b 0x1122fa8 │ │ │ │ stclvs 3, cr0, [r2], {12} │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ usada8 r0, r3, r0, r6 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ blmi 0x10b3d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d6, d19, d31 │ │ │ │ - svclt 0x0000f9d3 │ │ │ │ - eorseq r2, r4, ip, asr #7 │ │ │ │ + svclt 0x0000f9df │ │ │ │ + eorseq r2, r4, r4, ror #7 │ │ │ │ stmdbcs fp, {r0, r8, fp, ip, sp} │ │ │ │ addshi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrpl r9, [r6, #1654] @ 0x676 │ │ │ │ @ instruction: 0x96969696 │ │ │ │ @ instruction: 0x06209696 │ │ │ │ @ instruction: 0xf646b130 │ │ │ │ @@ -60307,23 +60307,23 @@ │ │ │ │ vqadd.u32 q10, , │ │ │ │ ldr r0, [r5, r7, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba226c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ blmi 0x1cb53c │ │ │ │ subsne pc, fp, #64, 4 │ │ │ │ vhadd.s8 d9, d3, d0 │ │ │ │ - vst2.8 {d31,d33}, [pc :128], r1 │ │ │ │ + vst2.8 {d31,d33}, [pc :128]! │ │ │ │ ldr r7, [fp, r0, lsl #5] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ svclt 0x0000e798 │ │ │ │ - eorseq r2, r4, r4, ror #7 │ │ │ │ + ldrshteq r2, [r4], -ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svccs 0x00006f07 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r4, r6, ip, lr, pc} │ │ │ │ addseq r6, fp, r2, asr #25 │ │ │ │ @@ -60362,15 +60362,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463287f0 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ vmax.s16 q10, , q4 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4627d0d6 │ │ │ │ @ instruction: 0xf8c8e7e8 │ │ │ │ andcs r5, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf06f87f0 │ │ │ │ @@ -60658,15 +60658,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicsmi pc, r8, #10354688 @ 0x9e0000 │ │ │ │ bicsne pc, r8, #9502720 @ 0x910000 │ │ │ │ @@ -61006,15 +61006,15 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r7, [r7, r0, lsl #6]! │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ svclt 0x0000e7e4 │ │ │ │ stmdale fp, {r0, r1, r8, fp, sp} │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ fstmiaxeq r1, {d14} @ Deprecated │ │ │ │ tstcs lr, r3, lsl r6 │ │ │ │ mvncs pc, #220, 16 @ 0xdc0000 │ │ │ │ bllt 0x209b78 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2d84 │ │ │ │ @@ -61074,15 +61074,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ @ instruction: 0xf89e2301 │ │ │ │ @ instruction: 0xf89143d8 │ │ │ │ b 0x1350bf4 │ │ │ │ @@ -61190,15 +61190,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -61213,15 +61213,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba308c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicscs pc, r8, #9568256 @ 0x920000 │ │ │ │ bicsne pc, r8, #144, 16 @ 0x900000 │ │ │ │ @@ -61240,15 +61240,15 @@ │ │ │ │ @ instruction: 0x4604c018 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib sp, {r1, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2304 │ │ │ │ @ instruction: 0xf242fed1 │ │ │ │ - vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46010334 │ │ │ │ @ instruction: 0xf893440b │ │ │ │ bllt 0xfe390e7c │ │ │ │ teqeq r3, #57856 @ 0xe200 │ │ │ │ movwvc lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf0439907 │ │ │ │ movwmi r7, #46032 @ 0xb3d0 │ │ │ │ @@ -61265,15 +61265,15 @@ │ │ │ │ stceq 1, cr15, [r4], {-0} │ │ │ │ msrmi SPSR_c, #67 @ 0x43 │ │ │ │ subgt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf443bf0c │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ tstmi r3, #160, 6 @ 0x80000002 │ │ │ │ vhadd.s8 d22, d2, d3 │ │ │ │ - vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ strmi r0, [fp], #-820 @ 0xfffffccc │ │ │ │ bicsne pc, r8, #9633792 @ 0x930000 │ │ │ │ sbcle r2, sp, r0, lsl #26 │ │ │ │ blcs 0x32ba0 │ │ │ │ sadd8mi fp, sl, ip │ │ │ │ bicsvc pc, r0, #79 @ 0x4f │ │ │ │ blls 0x242474 │ │ │ │ @@ -61465,20 +61465,20 @@ │ │ │ │ rsbmi pc, r5, #66 @ 0x42 │ │ │ │ strbvs r1, [r1], #3353 @ 0xd19 │ │ │ │ andlt r6, r4, sl, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - cmnpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r0, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf814f202 │ │ │ │ - eorseq r2, r4, r0, lsl r4 │ │ │ │ + @ instruction: 0xf820f202 │ │ │ │ + eorseq r2, r4, r8, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba34b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4694469e │ │ │ │ blls 0x2566cc │ │ │ │ stmdbcs r4, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -61528,21 +61528,21 @@ │ │ │ │ orrne pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ andlt r6, r4, r3, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - cmnpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r0, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff96f201 │ │ │ │ + @ instruction: 0xffa2f201 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq r2, r4, ip, lsl r4 │ │ │ │ + eorseq r2, r4, r4, lsr r4 │ │ │ │ vld1.64 {d0-d1}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba35c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -61646,58 +61646,58 @@ │ │ │ │ andlt r6, r2, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x17b99c │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d0, d8 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ blcs 0xcca28 │ │ │ │ blmi 0x940604 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - andcs pc, r0, r7, lsr #29 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + @ instruction: 0x2000feb3 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, lsl fp │ │ │ │ andcs pc, r2, #64, 4 │ │ │ │ - cdp2 2, 9, cr15, cr12, cr1, {0} │ │ │ │ - cmnpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 10, cr15, cr8, cr1, {0} │ │ │ │ + orrscs pc, r0, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blcs 0xd45a0 │ │ │ │ blmi 0x6805b8 │ │ │ │ adcscc pc, r7, #64, 4 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - blmi 0x60bfec │ │ │ │ + blmi 0x60c01c │ │ │ │ rsbvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - blmi 0x58bfe0 │ │ │ │ + blmi 0x58c010 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ vhsub.s8 , , q3 │ │ │ │ - stclvs 14, cr15, [r1], {129} @ 0x81 │ │ │ │ + stclvs 14, cr15, [r1], {141} @ 0x8d │ │ │ │ stcls 6, cr4, [r5], {99} @ 0x63 │ │ │ │ movne pc, #-536870900 @ 0xe000000c │ │ │ │ movwcc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0x43231d0a │ │ │ │ andvs r6, fp, r2, asr #9 │ │ │ │ vabd.s8 q15, q0, q8 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ blmi 0x28caa8 │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ vhadd.s8 d30, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - svclt 0x0000fe69 │ │ │ │ - eorseq r2, r4, r0, asr #8 │ │ │ │ - mlaseq r4, r0, r4, r2 │ │ │ │ - eorseq r2, r4, r0, ror r4 │ │ │ │ - eorseq r2, r4, r0, lsl #9 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ eorseq r2, r4, r8, asr r4 │ │ │ │ - eorseq r2, r4, r8, lsr #8 │ │ │ │ + eorseq r2, r4, r8, lsr #9 │ │ │ │ + eorseq r2, r4, r8, lsl #9 │ │ │ │ + mlaseq r4, r8, r4, r2 │ │ │ │ + eorseq r2, r4, r0, ror r4 │ │ │ │ + eorseq r2, r4, r0, asr #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r2, r0, lsl #12 │ │ │ │ @@ -61793,19 +61793,19 @@ │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ subsle r4, r0, r3, ror r5 │ │ │ │ tstle r6, r1, ror r5 │ │ │ │ svclt 0x00084283 │ │ │ │ tstle r1, r1, ror #10 │ │ │ │ adcsle r4, r3, r2, ror r5 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x90cc74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d2, d17, d2 │ │ │ │ - @ instruction: 0xf8d6fd85 │ │ │ │ + @ instruction: 0xf8d6fd91 │ │ │ │ ldrbmi lr, [r3, #-0]! │ │ │ │ ldrbmi sp, [r2, #-238]! @ 0xffffff12 │ │ │ │ @ instruction: 0xf8cdd0a2 │ │ │ │ ldrbtmi ip, [r2], -r4 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldmib r6, {r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ @@ -61830,15 +61830,15 @@ │ │ │ │ @ instruction: 0xf7ff68b1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvs fp!, {r0, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r8, r9, ip, pc}^ │ │ │ │ stmiavs r9!, {r1, r3, r5, fp, sp, lr} │ │ │ │ ldrmi lr, [ip, #1920] @ 0x780 │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ - eorseq r2, r4, r0, lsr #9 │ │ │ │ + ldrhteq r2, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r2, r3, r4, lsl r4 │ │ │ │ @ instruction: 0x460e4690 │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ @@ -61869,15 +61869,15 @@ │ │ │ │ bicsle r3, r0, r1, lsl #28 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q9, q8 │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ bl 0x1ccdb8 │ │ │ │ movwcs r0, #134 @ 0x86 │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ addeq lr, r2, #1024 @ 0x400 │ │ │ │ mvncs pc, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r3, r8, asr #16 │ │ │ │ addsmi r3, r8, #335544320 @ 0x14000000 │ │ │ │ @@ -61944,22 +61944,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r4, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x18ced0 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ subsne pc, r3, #68157440 @ 0x4100000 │ │ │ │ - mrrc2 2, 0, pc, r6, cr1 @ │ │ │ │ + stc2l 2, cr15, [r2], #-4 │ │ │ │ blx 0x6093dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r8, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ mcrne 6, 4, r4, cr11, cr12, {4} │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ mulspl ip, sp, r8 │ │ │ │ @@ -62226,19 +62226,19 @@ │ │ │ │ @ instruction: 0xf44f6cc2 │ │ │ │ vqdmlal.s q10, d14, d0[0] │ │ │ │ stcls 3, cr0, [r8], {240} @ 0xf0 │ │ │ │ movwmi lr, #51779 @ 0xca43 │ │ │ │ ldcne 3, cr4, [r4, #-140] @ 0xffffff74 │ │ │ │ andsvs r6, r3, r4, asr #9 │ │ │ │ andcs lr, r0, r6, asr #13 │ │ │ │ - cmnpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r0, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl fp │ │ │ │ rscmi pc, r4, #64, 4 │ │ │ │ - blx 0x90968c │ │ │ │ + blx 0xc0968c │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ vst1.16 {d30}, [pc :256], r6 │ │ │ │ strb r7, [r3, -r0, lsl #6] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ vst1.16 {d30-d32}, [pc :256], r5 │ │ │ │ str r7, [ip, -r0, lsl #4] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ @@ -62255,28 +62255,28 @@ │ │ │ │ strt r7, [r5], -r0, lsl #7 │ │ │ │ strvc pc, [r0, #1103] @ 0x44f │ │ │ │ vst1.16 {d30-d32}, [pc :64], r7 │ │ │ │ strbt r7, [lr], r0, lsl #5 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.16 {d30}, [pc], ip │ │ │ │ ldr r7, [r9, -r0, lsl #7] │ │ │ │ - ldrsbteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba40f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x461a4615 │ │ │ │ blls 0x29e714 │ │ │ │ @ instruction: 0xf89d9300 │ │ │ │ movwls r3, #4136 @ 0x1028 │ │ │ │ movwls r9, #11019 @ 0x2b0b │ │ │ │ mlascc r0, sp, r8, pc @ │ │ │ │ blls 0x271b24 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -62325,19 +62325,19 @@ │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ addseq r0, r2, lr, lsr #32 │ │ │ │ eoreq r0, lr, r6, ror r0 │ │ │ │ rsbeq r0, r5, lr, lsr #32 │ │ │ │ eorseq r0, r9, r7, asr r0 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ blmi 0xfe64d4c4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d4, d17, d26 │ │ │ │ - @ instruction: 0x4640f95d │ │ │ │ + strbmi pc, [r0], -r9, ror #18 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ vabdl.s8 , d15, d2 │ │ │ │ movwcs r3, #512 @ 0x200 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7fc │ │ │ │ ldmdavs sl, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ @@ -62479,15 +62479,15 @@ │ │ │ │ vmov.i32 d0, #128 @ 0x00000080 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr.i32 d0, #0 @ 0x00000000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r0, ror #11 │ │ │ │ + ldrshteq r2, [r4], -r8 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andcc pc, r0, #-268435444 @ 0xf000000c │ │ │ │ strls r2, [r4, -r0, lsl #6] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd4f7fb │ │ │ │ @@ -62703,16 +62703,16 @@ │ │ │ │ vbic d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorn d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbit d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r8, ror #9 │ │ │ │ - eorseq r2, r4, r8, ror #10 │ │ │ │ + eorseq r2, r4, r0, lsl #10 │ │ │ │ + eorseq r2, r4, r0, lsl #11 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ ldrmi fp, [r4], r0, lsl #10 │ │ │ │ @ instruction: 0xf06f4619 │ │ │ │ stclvs 2, cr0, [r3, #28] │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ orrseq r4, r3, sl, lsl r4 │ │ │ │ @@ -62723,15 +62723,15 @@ │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r7, #134217731 @ 0x8000003 │ │ │ │ eorcc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ rsbmi pc, sl, #130 @ 0x82 │ │ │ │ @ instruction: 0xf85d600a │ │ │ │ andcs lr, r4, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf1174660 │ │ │ │ - svclt 0x0000ba29 │ │ │ │ + svclt 0x0000ba35 │ │ │ │ ldmdale r9!, {r0, r2, r3, r4, r5, r6, fp, sp} │ │ │ │ ldmdble pc, {r0, r5, r6, fp, sp} @ │ │ │ │ msreq SPSR_x, #160, 2 @ 0x28 │ │ │ │ vhadd.s8 d18, d15, d1 │ │ │ │ @ instruction: 0xf6c011f0 │ │ │ │ blx 0x4da54 │ │ │ │ andsmi pc, r9, r3, lsl #6 │ │ │ │ @@ -62783,26 +62783,26 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmvs r3, {r8, sl, fp, ip, sp, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfe109ef4 │ │ │ │ + blx 0xfe409ef4 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d22000 │ │ │ │ stmib r3, {r2, r3, lr, pc}^ │ │ │ │ stmdbls r1, {r8} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8ccd01a │ │ │ │ ldrb r3, [r7, r0] │ │ │ │ @ instruction: 0xf1019001 │ │ │ │ tstls r0, r8 │ │ │ │ - blx 0x1b89f20 │ │ │ │ + blx 0x1e89f20 │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ ldmdbvs r1, {r3, ip, sp} │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ tstvs r3, r0, lsl #18 │ │ │ │ andlt r6, r3, r9, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -62904,15 +62904,15 @@ │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r6, r2, r4, lsl #29 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ sha1c.32 q11, q9, │ │ │ │ - vmov.i32 d16, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6460634 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46052796 │ │ │ │ blhi 0xfecc8f9c │ │ │ │ stmdavs r2!, {r5, fp, ip, sp, lr}^ │ │ │ │ b 0x14280ac │ │ │ │ tstlt r8, #1179648 @ 0x120000 │ │ │ │ @@ -62942,15 +62942,15 @@ │ │ │ │ addsne r3, sl, r8, lsl #22 │ │ │ │ orrseq pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0xd1db429a │ │ │ │ stmdage ip, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r0, asr r2 │ │ │ │ vrhadd.s16 d18, d12, d0 │ │ │ │ - stmdavs r3!, {r4, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r5, fp, sp, lr, pc}^ │ │ │ │ movwne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ addseq r8, fp, r7, ror r1 │ │ │ │ @ instruction: 0xf8d218f2 │ │ │ │ @ instruction: 0xf8999674 │ │ │ │ bcs 0x115a20 │ │ │ │ bcs 0x1819d8 │ │ │ │ @@ -62971,15 +62971,15 @@ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ sbc r8, r1, r4, asr #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ stmdage r2, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r8, lsr #4 │ │ │ │ vrhadd.s16 d18, d11, d0 │ │ │ │ - stmdavs r3!, {r1, r2, r4, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ movwne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ bvs 0xfeaedf50 │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ ldrbls pc, [r8, #2259] @ 0x8d3 @ │ │ │ │ bcs 0x67dc0 │ │ │ │ @ instruction: 0xf899d171 │ │ │ │ @@ -63009,15 +63009,15 @@ │ │ │ │ strtmi r0, [r8], -r8, lsl #17 │ │ │ │ @ instruction: 0xff6ef7fe │ │ │ │ @ instruction: 0xf8d84628 │ │ │ │ @ instruction: 0xf7fd161c │ │ │ │ eorcs pc, r8, #668 @ 0x29c │ │ │ │ stmdage ip, {r8, sp} │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ - svc 0x0088f25b │ │ │ │ + svc 0x0098f25b │ │ │ │ blcs 0x67d44 │ │ │ │ adchi pc, r4, r0 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ tstls r2, #-2147483644 @ 0x80000004 │ │ │ │ stmdbvs r3!, {r2, r3, r8, fp, sp, pc} │ │ │ │ movwls sl, #51729 @ 0xca11 │ │ │ │ stmdbvs r3!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -63052,19 +63052,19 @@ │ │ │ │ tstls r6, r7, lsl #6 │ │ │ │ blvc 0x30917c │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ mulscc r3, r9, r8 │ │ │ │ addsle r2, r3, r1, lsl #22 │ │ │ │ svceq 0x00fdf013 │ │ │ │ mulcs r0, r6, r0 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ rscsne pc, r3, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfec0a372 │ │ │ │ + blx 0xfef0a372 │ │ │ │ stmdbcs r1, {r0, r3, r4, r6, r7, r9, sl, fp, ip} │ │ │ │ adchi pc, ip, r0, lsl #4 │ │ │ │ bcs 0x68000 │ │ │ │ blcs 0x1420e4 │ │ │ │ svclt 0x001868a2 │ │ │ │ tstle r0, sl, lsl #6 │ │ │ │ tstls r2, r2, lsl #6 │ │ │ │ @@ -63091,15 +63091,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e6b6 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, r2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r4, lsl #12 │ │ │ │ + eorseq r2, r4, ip, lsl r6 │ │ │ │ tstne r8, #323584 @ 0x4f000 │ │ │ │ svceq 0x0080f018 │ │ │ │ svclt 0x00146922 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ movwls r4, #5657 @ 0x1619 │ │ │ │ @@ -63126,54 +63126,54 @@ │ │ │ │ teqlt r9, r4, ror #12 │ │ │ │ addpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ pkhbt r6, r1, r2, lsl #20 │ │ │ │ strbt r2, [r3], sl, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ andcs lr, r0, r4, lsl #13 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, lsr #22 │ │ │ │ addne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - blx 0x60a4a2 │ │ │ │ + blx 0x90a4a2 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x74e168 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 q1, q0, │ │ │ │ - vqdmulh.s32 d31, d13, d11 │ │ │ │ + vpadd.i32 d31, d13, d7 │ │ │ │ andcs pc, r0, fp, asr #17 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsl fp │ │ │ │ adcsne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - blx 0xa4d0 │ │ │ │ + blx 0x30a4d2 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x44e198 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 d2, d16, d30 │ │ │ │ - strdcs pc, [r0], -r3 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + strdcs pc, [r0], -pc @ │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl #22 │ │ │ │ eorscs pc, fp, #68157440 @ 0x4100000 │ │ │ │ - blx 0xffa8a4fc │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + blx 0xffd8a4fc │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addscs pc, r4, r0, asr #4 │ │ │ │ + adccs pc, ip, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b06 │ │ │ │ vqsub.s64 d1, d24, d2 │ │ │ │ - svclt 0x0000f8cf │ │ │ │ + svclt 0x0000f8df │ │ │ │ + eorseq r2, r4, r4, lsr r6 │ │ │ │ + ldrhteq r2, [r4], -r8 │ │ │ │ eorseq r2, r4, ip, lsl r6 │ │ │ │ - eorseq r2, r4, r0, lsr #13 │ │ │ │ - eorseq r2, r4, r4, lsl #12 │ │ │ │ - eorseq r2, r4, r4, ror r6 │ │ │ │ - eorseq r2, r4, ip, asr #13 │ │ │ │ + eorseq r2, r4, ip, lsl #13 │ │ │ │ + eorseq r2, r4, r4, ror #13 │ │ │ │ tstlt fp, r3, asr r8 │ │ │ │ strb r6, [fp, #-2130]! @ 0xfffff7ae │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba4f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r0, ror #31 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ @@ -63210,29 +63210,29 @@ │ │ │ │ mlagt r4, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ stcls 0, cr12, [sl], {4} │ │ │ │ mlagt ip, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9402 │ │ │ │ stcls 0, cr12, [ip], {12} │ │ │ │ mcr2 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ ldrdlt r1, [r5], -r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0000e79a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba5000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r0 │ │ │ │ ldmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r3, [r5], -r4, lsl #8 │ │ │ │ @ instruction: 0xff4cf7fd │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r3], #-1570 @ 0xfffff9de │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ pop {r3, r4, r6, r7, r8, r9, ip} │ │ │ │ @ instruction: 0xe77f4038 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5034 │ │ │ │ @@ -63248,15 +63248,15 @@ │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ b 0x108ece4 │ │ │ │ cps #3 │ │ │ │ strbvs r0, [r5], #1284 @ 0x504 │ │ │ │ bcc 0x17da90 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r7, [r3], #-2145 @ 0xfffff79f │ │ │ │ bicspl pc, r8, #9633792 @ 0x930000 │ │ │ │ stmdavs r2!, {r0, r3, r5, r8, ip, sp, pc}^ │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdbmi r8, {r2, r3, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -63376,15 +63376,15 @@ │ │ │ │ andmi lr, r0, #208, 18 @ 0x340000 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ svclt 0x00984291 │ │ │ │ vhadd.s8 d6, d0, d1 │ │ │ │ eorcs r8, r8, #-2147483636 @ 0x8000000c │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vcgt.s16 d25, d11, d3 │ │ │ │ - cdpvs 12, 14, cr14, cr9, cr8, {5} │ │ │ │ + mcrvs 12, 7, lr, cr9, cr8, {5} │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ addcs pc, r0, r5, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ andvs r9, ip, r3, lsl #22 │ │ │ │ msreq CPSR_s, r4, lsl #2 │ │ │ │ tsteq r1, r9, ror #13 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ @@ -63462,15 +63462,15 @@ │ │ │ │ movwmi lr, #2512 @ 0x9d0 │ │ │ │ eoreq pc, r8, #4, 2 │ │ │ │ svclt 0x0098429a │ │ │ │ vhadd.s8 d6, d0, d2 │ │ │ │ eorcs r8, r8, #141 @ 0x8d │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ strmi lr, [r6, -r7, asr #20] │ │ │ │ - bl 0xfff0ab3c │ │ │ │ + stc 2, cr15, [sl], {91} @ 0x5b │ │ │ │ @ instruction: 0xf0476eeb │ │ │ │ vst1.16 {d20}, [r7 :128], r3 │ │ │ │ andsvs r1, ip, r0, lsl #15 │ │ │ │ msreq CPSR_s, #4, 2 │ │ │ │ @ instruction: 0xf88466eb │ │ │ │ @ instruction: 0xf8c49000 │ │ │ │ rscvs r8, r6, r4 │ │ │ │ @@ -63482,19 +63482,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5b28ff0 │ │ │ │ andsle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ svcge 0x0009f43f │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0xcce6e0 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ vhsub.s8 d0, d16, d26 │ │ │ │ - stmdacs r4, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r4, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {1} │ │ │ │ strmi r4, [r2], -r3, lsl #5 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ b 0x1247e14 │ │ │ │ strbtvs r4, [r8], #1542 @ 0x606 │ │ │ │ strbtmi pc, [r3], -r6, asr #32 @ │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @@ -63534,15 +63534,15 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14cae4 │ │ │ │ strb r4, [r6], r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ @ instruction: 0x4604f9fd │ │ │ │ svclt 0x0000e76d │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r2, r4, r4, lsl #14 │ │ │ │ + eorseq r2, r4, ip, lsl r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], pc, lsl #1 │ │ │ │ strcs r4, [r0], #-2862 @ 0xfffff4d2 │ │ │ │ ldrmi r4, [r7], -r9, lsl #13 │ │ │ │ @@ -64111,20 +64111,20 @@ │ │ │ │ tstcs lr, sl, lsr #12 │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ sbfx pc, r5, #21, #28 │ │ │ │ @ instruction: 0xf7fa9303 │ │ │ │ stmdbvc r5!, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r3, lsl #22]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x10f0b4 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff3230 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ - eorseq r2, r4, ip, lsl r7 │ │ │ │ + svclt 0x0000fb71 │ │ │ │ + eorseq r2, r4, r4, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmdbvc fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ stceq 0, cr15, [r7], {3} │ │ │ │ @@ -64159,20 +64159,20 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bl 0xa04e8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #3 │ │ │ │ strls r6, [r0, -r9, lsl #17] │ │ │ │ strtmi r4, [r1], -sl, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ ldrdcs lr, [r0], -r3 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbscs pc, r9, #268435460 @ 0x10000004 │ │ │ │ - blx 0x18b4c2 │ │ │ │ - eorseq r2, r4, r8, lsr #14 │ │ │ │ + blx 0x48b4c2 │ │ │ │ + eorseq r2, r4, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ svceq 0x0001f1bc │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ @@ -64213,20 +64213,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subvc r2, fp, r3, lsl #6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ ldrb r7, [r1, fp, asr #32]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x10f24c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff224b │ │ │ │ - svclt 0x0000fa99 │ │ │ │ - eorseq r2, r4, r8, lsr #6 │ │ │ │ + svclt 0x0000faa5 │ │ │ │ + eorseq r2, r4, r0, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0x46844a3e │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ @@ -64260,19 +64260,19 @@ │ │ │ │ ldrmi sp, [lr, #2582] @ 0xa16 │ │ │ │ @ instruction: 0xf10ad1e9 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ blcs 0xd163c │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ rscscs pc, lr, #268435460 @ 0x10000004 │ │ │ │ - blx 0xf0b654 │ │ │ │ + blx 0x120b654 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ cmplt r2, r6, ror #12 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ @ instruction: 0x466033ff │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf8d5fecb │ │ │ │ @@ -64288,17 +64288,17 @@ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f32 q12, , q8 │ │ │ │ svclt 0x0000ffd1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r4, r4, lsr r7 │ │ │ │ + eorseq r2, r4, ip, asr #14 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ - eorseq r2, r4, r0, lsr #15 │ │ │ │ + ldrhteq r2, [r4], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ b 0x8bb0f0 │ │ │ │ eorsmi r0, r3, r2, lsl #12 │ │ │ │ addsmi r4, lr, #24117248 @ 0x1700000 │ │ │ │ @@ -64359,41 +64359,41 @@ │ │ │ │ @ instruction: 0xf04fd0d4 │ │ │ │ @ instruction: 0x463a33ff │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ mcr2 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ ldclne 7, cr14, [r3], #-816 @ 0xfffffcd0 │ │ │ │ blcs 0xd87d0 │ │ │ │ @ instruction: 0x4610d1da │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blmi 0x4737dc │ │ │ │ sbcscs pc, r0, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf974f1ff │ │ │ │ + @ instruction: 0xf980f1ff │ │ │ │ vld3.32 @ instruction: 0xf4a5fa95 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ adcpl pc, r4, #4, 10 @ 0x1000000 │ │ │ │ bl 0x5b824 │ │ │ │ ldmdavs r1, {r1, r7, r9}^ │ │ │ │ adcsle r2, r1, r0, lsl #18 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x4f04f @ │ │ │ │ strls r4, [r0, #-1594] @ 0xfffff9c6 │ │ │ │ mcr2 7, 0, pc, cr0, cr15, {7} @ │ │ │ │ vabd.s32 d30, d27, d26 │ │ │ │ svclt 0x0000ff21 │ │ │ │ - eorseq r2, r4, r4, lsr r7 │ │ │ │ + eorseq r2, r4, ip, asr #14 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ - ldrhteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, ip, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - mcr2 1, 3, pc, cr6, cr0, {7} @ │ │ │ │ + mrc2 1, 3, pc, cr2, cr0, {7} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r5, {r2, r3, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x612c0100 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @@ -64403,27 +64403,27 @@ │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r3], pc, lsl #1 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ @ instruction: 0xf6480240 │ │ │ │ vmla.i d17, d0, d0[2] │ │ │ │ vqadd.s16 d18, d26, d6 │ │ │ │ - @ instruction: 0xf240eca2 │ │ │ │ + vfma.f32 d30, d16, d18 │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fa0092 │ │ │ │ stmiami r5, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa48c4 │ │ │ │ stmiami r4, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa48c3 │ │ │ │ stmiami r3, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf1192010 │ │ │ │ - @ instruction: 0xf646ff4f │ │ │ │ + @ instruction: 0xf646ff5b │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ vrshr.u64 d18, d6, #64 │ │ │ │ @ instruction: 0xf64f4340 │ │ │ │ andls r7, r9, #65280 @ 0xff00 │ │ │ │ vmov.i32 d23, #131 @ 0x00000083 │ │ │ │ @ instruction: 0xf8823300 │ │ │ │ vqadd.s8 d19, d21, d4 │ │ │ │ @@ -64588,38 +64588,38 @@ │ │ │ │ blx 0xd774e │ │ │ │ movwcc r6, #4099 @ 0x1003 │ │ │ │ ldmibvs r3!, {r0, r1, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61b33301 │ │ │ │ stmib r7, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s16 d19, d10, d23 │ │ │ │ - @ instruction: 0x4603eb30 │ │ │ │ + strmi lr, [r3], -r0, asr #22 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdavs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldrbtmi pc, [pc], #-1028 @ 0x4f374 @ │ │ │ │ streq pc, [r6], #-68 @ 0xffffffbc │ │ │ │ ldmdbvc ip, {r2, r3, r4, sp, lr} │ │ │ │ streq pc, [r2], #-869 @ 0xfffffc9b │ │ │ │ vand d23, d5, d12 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c01494 │ │ │ │ orrsvs r0, ip, r2, lsr r4 │ │ │ │ @ instruction: 0xf8c71b9b │ │ │ │ blvs 0xd1b624 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ andlt r6, pc, r3, lsr r3 @ │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmiblt r2, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umullseq r0, r2, r4, r0 │ │ │ │ addseq r0, r2, r8, lsl r1 │ │ │ │ umullseq r0, r2, ip, r1 │ │ │ │ addseq r0, r2, r0, lsr #4 │ │ │ │ addseq r0, r2, r4, lsr #5 │ │ │ │ - eorseq r2, r4, r4, asr #15 │ │ │ │ - eorseq r3, r4, r4, asr r1 │ │ │ │ - eorseq r2, r4, r4, lsr r7 │ │ │ │ + ldrsbteq r2, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, ror #2 │ │ │ │ + eorseq r2, r4, ip, asr #14 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xf0067927 │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r8} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ tstpeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, r7, ror #6 │ │ │ │ @@ -64688,19 +64688,19 @@ │ │ │ │ bfi r8, sl, #0, #14 │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r7, sl, r0, lsl #4 │ │ │ │ ldmdahi sl, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ bfi r8, sl, #0, #4 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0xa8f9b8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe525f │ │ │ │ - ldrmi pc, [ip], -r3, ror #29 │ │ │ │ + ldrmi pc, [ip], -pc, ror #29 │ │ │ │ str r4, [r1, r3, lsr #12] │ │ │ │ @ instruction: 0xf004789c │ │ │ │ blx 0x50552 │ │ │ │ stmiavc r4!, {r2, sl, sp, pc}^ │ │ │ │ streq pc, [pc], #-4 @ 0x4f51c │ │ │ │ strge pc, [r4], #-2816 @ 0xfffff500 │ │ │ │ strbteq r7, [pc], -r5, ror #17 │ │ │ │ @@ -64726,20 +64726,20 @@ │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ strls r4, [r3, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf04fe74a │ │ │ │ strcs r3, [r0, #-1791] @ 0xfffff901 │ │ │ │ bl 0x260ed0 │ │ │ │ strls r0, [r3, #-2310] @ 0xfffff6fa │ │ │ │ andcs lr, r0, r3, lsr r6 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adcpl pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 1, 4, pc, cr6, cr14, {7} │ │ │ │ - eorseq r3, r4, r4, asr r1 │ │ │ │ + mcr2 1, 5, pc, cr2, cr14, {7} @ │ │ │ │ + eorseq r3, r4, ip, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba67ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe8 │ │ │ │ vrsra.s64 q10, q12, #64 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ ldmdavs r9, {r1, r9, sl, lr} │ │ │ │ @@ -64785,17 +64785,17 @@ │ │ │ │ stmib r4, {r5, r8, r9, ip, sp, lr}^ │ │ │ │ ldmib r4, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ eorcs r3, r8, #6 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd677e │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - stmib r4!, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmib r4!, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ - adcscs pc, r0, #64, 4 │ │ │ │ + sbccs pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ movweq pc, #53315 @ 0xd043 @ │ │ │ │ stmdbvc r3, {r0, r1, sp, lr} │ │ │ │ vrhadd.u32 d22, d17, d2 │ │ │ │ tstvc r3, r2, lsl #6 │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ @@ -64832,46 +64832,46 @@ │ │ │ │ stcvs 12, cr15, [r0, #772]! @ 0x304 │ │ │ │ @ instruction: 0x3612e9d4 │ │ │ │ @ instruction: 0x46311af6 │ │ │ │ blx 0x158b79e │ │ │ │ strmi r6, [r8], -r1, lsr #25 │ │ │ │ bvs 0xa7bb54 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #8 │ │ │ │ - @ instruction: 0xf9aaf115 │ │ │ │ + @ instruction: 0xf9b6f115 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bfieq r6, fp, #16, #12 │ │ │ │ strtmi sp, [r0], -r5, lsl #8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ @ instruction: 0xf11ab8d9 │ │ │ │ - @ instruction: 0x4605fb9f │ │ │ │ + strmi pc, [r5], -fp, lsr #23 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ strdcs sp, [r1, -r3] │ │ │ │ vmin.s8 d20, d0, d19 │ │ │ │ - vrshr.s64 d18, d24, #64 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ vhsub.s32 d16, d11, d31 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bcs 0x53fcc │ │ │ │ bne 0x150386c │ │ │ │ bne 0xfede101c │ │ │ │ @ instruction: 0xf7c446b0 │ │ │ │ strdlt pc, [r6, r1] │ │ │ │ - ldmibcs r0, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibcs r8!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ stclvs 5, cr2, [r6] │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ ldmdbne r3!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ strcc r5, [r4, #-2422] @ 0xfffff68a │ │ │ │ vmax.s32 d25, d11, d0 │ │ │ │ strmi pc, [r8, #2449]! @ 0x991 │ │ │ │ @ instruction: 0x4639d8f3 │ │ │ │ vhadd.s8 d18, d10, d10 │ │ │ │ - ldrtmi pc, [r8], -pc, asr #23 @ │ │ │ │ - blx 0x1d0bc1e │ │ │ │ + @ instruction: 0x4638fbdf │ │ │ │ + blx 0x200bc1e │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs lr, fp, lsl #4 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ blvs 0x94eb48 │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ @@ -64889,28 +64889,28 @@ │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - blx 0x1e0bfdc │ │ │ │ + blx 0xfe10bfdc │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ blvc 0x80aea0 │ │ │ │ rscvs r4, ip, r1, lsr #12 │ │ │ │ ldreq pc, [r0], r5, lsl #2 │ │ │ │ @ instruction: 0xf105612c │ │ │ │ stmibvs fp!, {r3, r4, r5, r6, sl} │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r4, r5, lsl #2 │ │ │ │ stc 1, cr6, [r5, #940] @ 0x3ac │ │ │ │ vqdmulh.s16 d23, d10, d0 │ │ │ │ - @ instruction: 0xf854e8c0 │ │ │ │ + @ instruction: 0xf854e8d0 │ │ │ │ tstlt r8, r4, lsl #30 │ │ │ │ - @ instruction: 0xff30f1e5 │ │ │ │ + @ instruction: 0xff3cf1e5 │ │ │ │ mvnsle r4, r6, lsr #5 │ │ │ │ movmi pc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf5056baa │ │ │ │ @ instruction: 0xf50541a4 │ │ │ │ cmnvs sl, #164 @ 0xa4 │ │ │ │ andcs r3, r0, #24 │ │ │ │ cmnvs sl, sl, ror #4 │ │ │ │ @@ -64935,20 +64935,20 @@ │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ stmibvs r3!, {r3, r5, r9, sp} │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd69da │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldmda r6!, {r1, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stm r6, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ subhi r2, r2, r0, lsl #4 │ │ │ │ stmdbvc r2, {r0, r1, r8, r9, sp} │ │ │ │ vhadd.u32 d23, d3, d5 │ │ │ │ vhsub.s8 d16, d0, d2 │ │ │ │ - vrsra.s64 d18, d16, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ tstvc r2, pc, lsr #6 │ │ │ │ andcs r6, r1, #-1073741792 @ 0xc0000020 │ │ │ │ blvs 0x928978 │ │ │ │ tstmi r3, #170 @ 0xaa │ │ │ │ andcs r6, r0, r3, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -64964,15 +64964,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea0c6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - ldmda ip!, {r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmda ip, {r1, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -64990,21 +64990,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x8981ac │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [r4], {254} @ 0xfe │ │ │ │ + ldc2 1, cr15, [r0], {254} @ 0xfe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, ip, ror #2 │ │ │ │ + eorseq r3, r4, r4, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrsbls pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ svchi 0x0070ee1d │ │ │ │ addslt r4, r5, r3, asr fp │ │ │ │ @@ -65015,65 +65015,65 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ stmibvs r3!, {r1, r2, r5, fp, ip}^ │ │ │ │ andmi pc, r3, r2, lsl #22 │ │ │ │ mvnvs r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf50069a3 │ │ │ │ movwcc r7, #4102 @ 0x1006 │ │ │ │ vrhadd.s16 d22, d25, d19 │ │ │ │ - stmdbvc r3, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbvc r3, {r3, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ strmi r2, [r5], -r2, lsl #4 │ │ │ │ movweq pc, #9058 @ 0x2362 @ │ │ │ │ ldmdbvc r3!, {r0, r1, r8, ip, sp, lr} │ │ │ │ andeq pc, r7, #3 │ │ │ │ rsble r2, sp, r2, lsl #20 │ │ │ │ svclt 0x00082a03 │ │ │ │ bleq 0x8bb70 │ │ │ │ ldmib r4, {r0, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl #6 │ │ │ │ @ instruction: 0x61a23201 │ │ │ │ blx 0xd82e6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ @ instruction: 0xf50061e3 │ │ │ │ vhadd.s16 d23, d9, d6 │ │ │ │ - @ instruction: 0x4604efba │ │ │ │ + strmi lr, [r4], -sl, asr #31 │ │ │ │ subcs r2, r0, #2 │ │ │ │ stmdbvc r3!, {r8, sp} │ │ │ │ movweq pc, #9056 @ 0x2360 @ │ │ │ │ @ instruction: 0x7123a803 │ │ │ │ - svc 0x00aef259 │ │ │ │ + svc 0x00bef259 │ │ │ │ ldrbmi r7, [r2], -fp, lsr #18 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ strvs lr, [r4, -r5, asr #19] │ │ │ │ biceq pc, r3, #-1409286143 @ 0xac000001 │ │ │ │ bleq 0xff34a3b8 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ movwcs r7, #4395 @ 0x112b │ │ │ │ @ instruction: 0xf10f806b │ │ │ │ - smlalttcs pc, r0, pc, r9 @ │ │ │ │ + strdcs pc, [r0, #-155] @ 0xffffff65 │ │ │ │ vadd.i8 d26, d0, d3 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ vst1.8 {d16-d19}, [fp :128] │ │ │ │ @ instruction: 0xf10f7ba0 │ │ │ │ - stmdage r3, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe38c40e │ │ │ │ + stmdage r3, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe78c40e │ │ │ │ movwcs r6, #4520 @ 0x11a8 │ │ │ │ stmiahi r3!, {r0, r1, r5, r6, pc} │ │ │ │ cmpcs r0, r2, asr r6 │ │ │ │ vld2.8 {d10-d11}, [r3], r3 │ │ │ │ smlsdcc r4, r2, r3, r7 │ │ │ │ bleq 0x14a3e8 │ │ │ │ cmnvs r7, r6, lsr #2 │ │ │ │ andlt pc, r4, r4, lsr #17 │ │ │ │ - @ instruction: 0xf9d0f10f │ │ │ │ + @ instruction: 0xf9dcf10f │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ - rsbvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + rsbsvc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf9def10f │ │ │ │ + @ instruction: 0xf9eaf10f │ │ │ │ vadd.i16 d26, d10, d3 │ │ │ │ - @ instruction: 0xf859fb6f │ │ │ │ + @ instruction: 0xf859fb7f │ │ │ │ movvs r3, r8 │ │ │ │ blmi 0x516688 │ │ │ │ blls 0x529b54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sp, r0, lsl #6 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -65081,22 +65081,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf04f7133 │ │ │ │ bvs 0x912718 │ │ │ │ eorvs r3, r3, #134217728 @ 0x8000000 │ │ │ │ andcs lr, r0, sp, lsl #15 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff40c32a │ │ │ │ + blx 0xff70c32a │ │ │ │ @ instruction: 0xf98ef26b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r4, ip, ror #2 │ │ │ │ + eorseq r3, r4, r4, lsl #3 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 14, 1, cr4, cr13, cr8, {1} │ │ │ │ @ instruction: 0x46915f70 │ │ │ │ @@ -65104,15 +65104,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea2f6 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - svc 0x0024f259 │ │ │ │ + svc 0x0034f259 │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65130,21 +65130,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x8983dc │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1b8c3ee │ │ │ │ + blx 0x1e8c3ee │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, ip, ror #2 │ │ │ │ + eorseq r3, r4, r4, lsl #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xee1d4a5d │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ stmdblt r9!, {r0, r2, r4, r6, r7, fp, ip, lr}^ │ │ │ │ @@ -65154,25 +65154,25 @@ │ │ │ │ svccs 0x0004f854 │ │ │ │ cmnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf5b33320 │ │ │ │ mvnsle r7, r0, lsl #30 │ │ │ │ strmi r4, [r6], -r8, lsl #13 │ │ │ │ vadd.i8 d2, d0, d5 │ │ │ │ vqadd.s8 d24, d19, d7 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ bl 0x110918 │ │ │ │ stmibvs r8!, {r7, r8, r9}^ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ @ instruction: 0xf1006f9f │ │ │ │ mvnvs r0, r1, lsl #6 │ │ │ │ addhi pc, r1, r0, lsl #5 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - mcr 2, 5, pc, cr12, cr9, {2} @ │ │ │ │ + mrc 2, 5, APSR_nzcv, cr12, cr9, {2} │ │ │ │ strmi r7, [r4], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0632f01 │ │ │ │ addvc r0, r6, pc, ror r3 │ │ │ │ movweq pc, #9064 @ 0x2368 @ │ │ │ │ eorsle r7, ip, r3, lsl #2 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcle 0, cr7, [sp, #-780]! @ 0xfffffcf4 │ │ │ │ @@ -65181,15 +65181,15 @@ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrrne 9, 14, r6, r3, cr8 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x17e844c │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - mcr 2, 4, pc, cr10, cr9, {2} @ │ │ │ │ + mrc 2, 4, APSR_nzcv, cr10, cr9, {2} │ │ │ │ movweq pc, #12296 @ 0x3008 @ │ │ │ │ @ instruction: 0xf1088882 │ │ │ │ b 0x1291cc0 │ │ │ │ strbmi r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ cmnpeq r8, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @@ -65230,21 +65230,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50583f0 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ cdp2 2, 13, cr15, cr12, cr10, {3} │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x150234 │ │ │ │ andvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1fe9000 │ │ │ │ - svclt 0x0000faa5 │ │ │ │ + svclt 0x0000fab1 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r0, lsr #3 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba6f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r8] │ │ │ │ @ instruction: 0xf7ff2000 │ │ │ │ bmi 0x20fa58 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @@ -65401,20 +65401,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x1104e0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe02e6 │ │ │ │ - svclt 0x0000f94f │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + svclt 0x0000f95b │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r0, #-143] @ 0xffffff71 │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ @@ -65489,19 +65489,19 @@ │ │ │ │ stmdbcs r1, {r0, r2, r8, fp, ip, sp} │ │ │ │ ldrtmi sp, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xe7e06035 │ │ │ │ orrvs r2, r4, r1, lsl #2 │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ stmdbcs r0, {r1, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, asr #22 │ │ │ │ addcs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf89ef1fe │ │ │ │ + @ instruction: 0xf8aaf1fe │ │ │ │ stc2 0, cr15, [ip], {12} │ │ │ │ @ instruction: 0xf8dde7bf │ │ │ │ @ instruction: 0x46d98014 │ │ │ │ bl 0x263a88 │ │ │ │ cdp 1, 1, cr0, cr13, cr1, {4} │ │ │ │ blls 0x15bf68 │ │ │ │ ldmpl r3!, {r0, r1, r3, r7, r8, sp, lr} │ │ │ │ @@ -65532,40 +65532,40 @@ │ │ │ │ andlt sp, pc, r7, lsr r1 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq pc, r8, r1, lsl #2 │ │ │ │ - blx 0xfee0ca2c │ │ │ │ + blx 0xff10ca2c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strbmi sl, [r8], -r5, lsr #30 │ │ │ │ blx 0xff88e21e │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ vrhadd.s8 d2, d0, d1 │ │ │ │ - ldr pc, [fp, -r7, lsr #23] │ │ │ │ + @ instruction: 0xe71bfbb3 │ │ │ │ andne pc, r8, r8, asr #17 │ │ │ │ andscc pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ movweq pc, #33032 @ 0x8108 @ │ │ │ │ @ instruction: 0xf50158b1 │ │ │ │ @ instruction: 0xf8c141a0 │ │ │ │ @ instruction: 0xe7bd321c │ │ │ │ ldr r4, [r9, r2, ror #13] │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x1d0730 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe2264 │ │ │ │ - vadd.i32 d31, d10, d23 │ │ │ │ + vtst.32 d31, d10, d19 │ │ │ │ svclt 0x0000fde7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrsbteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r8, ror #3 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65592,21 +65592,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xffd0f1fd │ │ │ │ + @ instruction: 0xffdcf1fd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65633,21 +65633,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xff7ef1fd │ │ │ │ + @ instruction: 0xff8af1fd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65674,21 +65674,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xff2cf1fd │ │ │ │ + @ instruction: 0xff38f1fd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65715,21 +65715,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - mrc2 1, 6, pc, cr10, cr13, {7} │ │ │ │ + mcr2 1, 7, pc, cr6, cr13, {7} @ │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65756,83 +65756,83 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - mcr2 1, 4, pc, cr8, cr13, {7} @ │ │ │ │ + mrc2 1, 4, pc, cr4, cr13, {7} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + ldrsbteq r3, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba77cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 14, r0, fp, cr0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ stmib sp, {r2, r5, r6, fp, ip, lr}^ │ │ │ │ bl 0x1591ec │ │ │ │ svcvs 0x00de0380 │ │ │ │ stmdbge r2, {r1, r2, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1e44630 │ │ │ │ - strmi pc, [r3], -pc, ror #23 │ │ │ │ + @ instruction: 0x4603fbfb │ │ │ │ @ instruction: 0x4618b1f0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bd70 │ │ │ │ - vbic.i32 d22, #13 @ 0x0000000d │ │ │ │ + vorr.i32 q11, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf6450123 │ │ │ │ - vmov.i32 q11, #5 @ 0x00000005 │ │ │ │ + vmla.i d22, d0, d1[7] │ │ │ │ movwls r0, #4131 @ 0x1023 │ │ │ │ - blx 0xb8cdb0 │ │ │ │ + blx 0xe8cdb0 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ ldrbvs sl, [r8, r2, lsl #18] │ │ │ │ @ instruction: 0xf1e44630 │ │ │ │ - @ instruction: 0x4603fbd1 │ │ │ │ + @ instruction: 0x4603fbdd │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mcrrne 9, 14, r6, r2, cr0 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x1668dc8 │ │ │ │ ldrmi r2, [r9], -r8, lsr #4 │ │ │ │ andmi pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldmib sl!, {r0, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmib sl, {r0, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], -r1, lsl #26 │ │ │ │ eoreq pc, r8, #79 @ 0x4f │ │ │ │ stmdbvc r1, {r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fb2ea │ │ │ │ vhadd.u32 d16, d2, d0 │ │ │ │ @ instruction: 0xf0010007 │ │ │ │ @ instruction: 0xf0610178 │ │ │ │ tstvc r9, fp, ror r1 │ │ │ │ vmin.u32 d20, d2, d9 │ │ │ │ subshi r2, r8, pc │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2529] @ 0xfffff61f │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @ instruction: 0xf1e49301 │ │ │ │ - blls 0xcf8e8 │ │ │ │ + blls 0xcf918 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrrne 9, 14, r6, r8, cr1 @ │ │ │ │ svcvc 0x0000f5b1 │ │ │ │ ble 0x8e8e2c │ │ │ │ strmi pc, [r1], #-2818 @ 0xfffff4fe │ │ │ │ movwls r2, #4352 @ 0x1100 │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ - stmib r4, {r0, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmib r4, {r0, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1039b01 │ │ │ │ ldmdbvc sl, {r3, r8} │ │ │ │ @ instruction: 0xf002805d │ │ │ │ @ instruction: 0xf0620278 │ │ │ │ tstvc sl, fp, ror r2 │ │ │ │ stmhi r2, {r0, r2, r6, pc} │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ @@ -66058,23 +66058,23 @@ │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ smlsdls r1, r8, r4, r4 │ │ │ │ addcs r9, r0, r0 │ │ │ │ ldc2l 0, cr15, [r0, #-104] @ 0xffffff98 │ │ │ │ ldrbmi r5, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ blx 0xfe80ea58 │ │ │ │ andcs lr, r0, r3, lsr r7 │ │ │ │ - cmnpcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r0, r0, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 1, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf9ecf26a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r3, r4, r0, ror #3 │ │ │ │ + ldrshteq r3, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp, #-960] @ 0xfffffc40 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ strbtmi r5, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ @@ -66107,15 +66107,15 @@ │ │ │ │ @ instruction: 0xf646003a │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmdacs ip, {r1, r2, r4, r7, r8, sp}^ │ │ │ │ umullsne pc, r4, r1, r8 @ │ │ │ │ ldmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ vrhadd.s8 , q1, │ │ │ │ - vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ bl 0x90ffc │ │ │ │ @ instruction: 0xf8d10180 │ │ │ │ stmdavs r8, {r2, r4, r6, r7, ip} │ │ │ │ @ instruction: 0xf0001c84 │ │ │ │ stmdacs r0, {r1, r2, r5, r6, r7, pc} │ │ │ │ tstcs r0, fp, lsl sl │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @@ -66199,19 +66199,19 @@ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ cmncs r8, #376 @ 0x178 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ blcs 0x60cd8 │ │ │ │ svcge 0x0073f47f │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x891158 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fd2226 │ │ │ │ - stmdacs sl!, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdacs sl!, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc fp!, {r0, r1, r4, r5, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf63f2814 │ │ │ │ andcs sl, r1, #392 @ 0x188 │ │ │ │ orrvc pc, r7, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #37568 @ 0x92c0 @ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -66234,15 +66234,15 @@ │ │ │ │ stmdavs r9, {r0, r1, r3, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0x47a04611 │ │ │ │ ldmdacs r2, {r0, r1, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcge 0x0030f63f │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ str sl, [lr, -r2, lsl #30] │ │ │ │ - ldrshteq r3, [r4], -r4 │ │ │ │ + eorseq r3, r4, ip, lsl #4 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ svclt 0x0000b985 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -66406,57 +66406,57 @@ │ │ │ │ svceq 0x0020f8cc │ │ │ │ blmi 0xfef7d278 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, sp, lsl #16 │ │ │ │ addcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ @ instruction: 0x932d681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcl 2, cr15, [r8], #352 @ 0x160 │ │ │ │ + stc 2, cr15, [r8, #-352] @ 0xfffffea0 │ │ │ │ movmi pc, #4, 10 @ 0x1000000 │ │ │ │ andscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ blcs 0x75bf0 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ - bne 0xc8e91c │ │ │ │ + bne 0x128e91c │ │ │ │ beq 0xc4daec │ │ │ │ @ instruction: 0xf64346a0 │ │ │ │ - vmull.p8 q8, d16, d24 │ │ │ │ + vqrdmlah.s d16, d16, d0[0] │ │ │ │ @ instruction: 0xf8cd0e34 │ │ │ │ blls 0x18908c │ │ │ │ mullt r0, r3, r8 │ │ │ │ svceq 0x0049f1bb │ │ │ │ addshi pc, lr, #0 │ │ │ │ svceq 0x0002f1bb │ │ │ │ adcshi pc, lr, #0 │ │ │ │ stmdbls r9, {r2, r3, r8, r9, sp} │ │ │ │ vqrdmulh.s d15, d11, d3 │ │ │ │ stmiapl fp, {r1, r3, r6, r7, fp, ip}^ │ │ │ │ @ instruction: 0x06d08912 │ │ │ │ rschi pc, sl, r0, asr #2 │ │ │ │ andcs r9, r4, r4, lsl #20 │ │ │ │ ldmvc r4, {r0, r8, sp} │ │ │ │ - eorscc pc, r0, #64, 4 │ │ │ │ + subcc pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00882c02 │ │ │ │ adcmi r3, r0, r2, lsl #24 │ │ │ │ sbceq fp, r0, r0, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ ldc2 2, cr15, [lr, #-420]! @ 0xfffffe5c │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ movwcs r9, #51721 @ 0xca09 │ │ │ │ movwcs pc, #47875 @ 0xbb03 @ │ │ │ │ ldmdbvc sl, {r0, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x9105799b │ │ │ │ stmdbcs r0, {r3, r8, r9, ip, pc} │ │ │ │ rsbhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d15, d4 │ │ │ │ - vmul.f d21, d0, d0[4] │ │ │ │ + vbic.i16 , #8 @ 0x0008 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf103b206 │ │ │ │ vaba.s8 d16, d0, d4 │ │ │ │ - vqdmlsl.s , d0, d28 │ │ │ │ + vqdmull.s , d0, d0[1] │ │ │ │ strcs r0, [r0], #-2865 @ 0xfffff4cf │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ ldrbmi pc, [fp], -r3, lsr #23 @ │ │ │ │ strbmi r9, [sl], -r0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ @@ -66464,19 +66464,19 @@ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ adcmi r4, r3, #221249536 @ 0xd300000 │ │ │ │ ldmib sp, {r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ cmplt sl, #1610612736 @ 0x60000000 │ │ │ │ movwls r1, #26899 @ 0x6913 │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - vqdmlal.s , d0, d28 │ │ │ │ + vmul.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf8cd0931 │ │ │ │ @ instruction: 0xf103b02c │ │ │ │ vaba.s8 d16, d15, d4 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ bl 0x211d9c │ │ │ │ movwls r0, #30596 @ 0x7784 │ │ │ │ svclt 0x000c2c00 │ │ │ │ ldrbmi r4, [r3], fp, asr #13 │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ blx 0x1e0f0ca │ │ │ │ @@ -66500,28 +66500,28 @@ │ │ │ │ @ instruction: 0xf8533406 │ │ │ │ blcs 0x19d1c4 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ tstcs r6, sp, asr sl │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ blx 0xa29e2 │ │ │ │ tstcs r1, r3, lsl #6 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldc2 2, cr15, [r8], #420 @ 0x1a4 │ │ │ │ svclt 0x00a82800 │ │ │ │ blls 0x257210 │ │ │ │ ble 0x9e1bdc │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - vbic.i16 , #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c03b90 │ │ │ │ @ instruction: 0xf8cd0b2f │ │ │ │ @ instruction: 0xf1038018 │ │ │ │ blls 0x2535c4 │ │ │ │ stmibeq r4, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ blne 0xff722208 │ │ │ │ - strcc pc, [ip, -r0, asr #4]! │ │ │ │ + strbcc pc, [r4, -r0, asr #4] @ │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8594698 │ │ │ │ ldrbmi r3, [sl], -r4, lsl #30 │ │ │ │ mrscs r9, SP_irq │ │ │ │ svclt 0x000c2c00 │ │ │ │ @ instruction: 0x4653463b │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @@ -66530,16 +66530,16 @@ │ │ │ │ strmi r1, [r0, #2093]! @ 0x82d │ │ │ │ @ instruction: 0xf8ddd1ed │ │ │ │ blls 0x2f1210 │ │ │ │ cmnle pc, r0, lsl #22 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0x4631813c │ │ │ │ - vhadd.s8 d18, d8, d10 │ │ │ │ - blls 0x19119c │ │ │ │ + vhadd.s8 d18, d9, d10 │ │ │ │ + blls 0x18f1dc │ │ │ │ movwls r6, #18587 @ 0x489b │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blmi 0xdfce24 │ │ │ │ blls 0xbab240 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, pc, fp, asr #5 │ │ │ │ @@ -66552,27 +66552,27 @@ │ │ │ │ bls 0x171b90 │ │ │ │ stmdbls r4, {r2, sl, sp} │ │ │ │ stmiavc r8, {r1, r4, r7, fp, ip, sp, lr}^ │ │ │ │ bcs 0xd962c │ │ │ │ bcc 0x101030 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #1 │ │ │ │ swpls r4, r4, [r1] │ │ │ │ - eorscc pc, ip, #64, 4 │ │ │ │ + subscc pc, r4, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ strls r0, [r0], #-228 @ 0xffffff1c │ │ │ │ mcrr2 2, 6, pc, ip, cr9 @ │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ @ instruction: 0xf1bbe70c │ │ │ │ vrecps.f32 q0, q0, q1 │ │ │ │ @ instruction: 0xf1bb817c │ │ │ │ vmax.f32 q8, q0, q7 │ │ │ │ stcne 0, cr8, [r3, #712]! @ 0x2c8 │ │ │ │ vpmax.s8 d25, d3, d4 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ strcc r0, [r1], #-308 @ 0xfffffecc │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ streq pc, [pc, -r2] │ │ │ │ movtcs pc, #9154 @ 0x23c2 @ │ │ │ │ orreq lr, r3, #1024 @ 0x400 │ │ │ │ teqpeq r8, r3 @ @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r0, r1, r4, r8, fp} │ │ │ │ @@ -66584,72 +66584,72 @@ │ │ │ │ @ instruction: 0xf8d2018c │ │ │ │ @ instruction: 0xf8d121d8 │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, ip} │ │ │ │ bcs 0x80eec │ │ │ │ eorhi pc, r6, #64 @ 0x40 │ │ │ │ tstcs r1, r0, lsl #14 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ strcs r0, [r1, -pc, lsr #4] │ │ │ │ ldc2 2, cr15, [r0], {105} @ 0x69 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrb r1, [r6, -sp, lsr #16] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r4, r8, lsl #6 │ │ │ │ + eorseq r3, r4, r0, lsr #6 │ │ │ │ vpadd.f32 d2, d0, d23 │ │ │ │ ldrtmi r8, [r1], -r2, lsr #4 │ │ │ │ strcc r2, [r1, #-32] @ 0xffffffe0 │ │ │ │ - @ instruction: 0xff76f248 │ │ │ │ + @ instruction: 0xff86f248 │ │ │ │ mvnsle r2, r8, lsr #26 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ cmple r3, r0, lsl #24 │ │ │ │ blcs 0x77efc │ │ │ │ svcge 0x0073f43f │ │ │ │ blcs 0x77ef0 │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrtmi r9, [r3], -r4, lsl #16 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ ldreq pc, [r0, -r0, lsl #2] │ │ │ │ stmdbvs r5, {sl, sp} │ │ │ │ - addscc pc, r0, r0, asr #4 │ │ │ │ + adccc pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xffc8f247 │ │ │ │ + @ instruction: 0xffd8f247 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ stclne 1, cr11, [fp], #-692 @ 0xfffffd4c │ │ │ │ rscshi pc, r0, r0 │ │ │ │ - rscvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ - eorseq pc, r0, #192, 4 │ │ │ │ + andeq pc, r4, #64, 4 │ │ │ │ + eorseq pc, r1, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ strcc pc, [r1], #-3029 @ 0xfffff42b │ │ │ │ @ instruction: 0xf43f45a3 │ │ │ │ ldrtmi sl, [r1], -lr, asr #30 │ │ │ │ stccs 0, cr2, [r1], {44} @ 0x2c │ │ │ │ vqadd.s8 d29, d8, d2 │ │ │ │ - ldrtmi pc, [r3], -pc, lsl #28 @ │ │ │ │ + @ instruction: 0x4633fe1f │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ vshl.s8 d19, d1, d15 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ vhadd.s8 d16, d7, d30 │ │ │ │ - strmi pc, [r3, #4005]! @ 0xfa5 │ │ │ │ + strmi pc, [r3, #4021]! @ 0xfb5 │ │ │ │ svcge 0x003bf43f │ │ │ │ eorcs r4, ip, r1, lsr r6 │ │ │ │ mvnle r2, r1, lsl #24 │ │ │ │ vtst.8 q11, q4, │ │ │ │ - @ instruction: 0xe7d3fdfb │ │ │ │ + ldrb pc, [r3, fp, lsl #28] @ │ │ │ │ @ instruction: 0xf04007a7 │ │ │ │ stmdbeq r4!, {r4, r7, r8, pc} │ │ │ │ @ instruction: 0x4633d0b6 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - addcc pc, r8, r0, asr #4 │ │ │ │ + adccc pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbne pc, [r8, fp, asr #12] @ │ │ │ │ + ldrbne pc, [r0, fp, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ vrshl.s8 d18, d0, d7 │ │ │ │ - and pc, r1, r7, lsl #31 │ │ │ │ + mul r1, r7, pc @ │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ svclt 0x005c07e1 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ strbeq sp, [r2, r1, lsl #8]! │ │ │ │ @ instruction: 0x462bd5f6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ @@ -66658,40 +66658,40 @@ │ │ │ │ @ instruction: 0xf1abe7f3 │ │ │ │ blcs 0x920b8 │ │ │ │ sbchi pc, r6, r0, lsl #4 │ │ │ │ bls 0x158a40 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ blcs 0x41d448 │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - andsne pc, r0, #805306372 @ 0x30000004 │ │ │ │ + eorne pc, r8, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ rsbsle r2, sp, r0, lsl #20 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0005f1bb │ │ │ │ @ instruction: 0x81baf200 │ │ │ │ @ instruction: 0xf1ab2701 │ │ │ │ @ instruction: 0xf1bb0b03 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ vceq.f32 d26, d16, d28 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ tstlt r4, r1, lsr r3 │ │ │ │ stmdbls r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ ldrtmi r1, [r0], -r2, lsr #27 │ │ │ │ strcc r3, [r1], #-1793 @ 0xfffff8ff │ │ │ │ eorcs pc, r2, r1, asr r8 @ │ │ │ │ ldmdahi r2, {r0, r8, sp}^ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stccs 6, cr14, [r7, #-580]! @ 0xfffffdbc │ │ │ │ svcge 0x003ff77f │ │ │ │ @ instruction: 0xf04007a3 │ │ │ │ stmdbeq r4!, {r1, r2, r3, r4, r8, pc} │ │ │ │ @@ -66700,54 +66700,54 @@ │ │ │ │ @ instruction: 0xf0400f05 │ │ │ │ bls 0x171a34 │ │ │ │ @ instruction: 0xf8521da3 │ │ │ │ @ instruction: 0xf0033023 │ │ │ │ stmdbcs r0!, {r4, r5, r8} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ msrhi R11_usr, r0 │ │ │ │ - addcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + adccc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, ip, r0, asr #4 │ │ │ │ + andcc pc, r4, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x00182900 │ │ │ │ @ instruction: 0xf0034602 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ blcs 0x3e008c │ │ │ │ vrecps.f32 d27, d19, d13 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ bl 0x91964 │ │ │ │ vrhadd.s8 d16, d31, d3 │ │ │ │ - svclt 0x008c3388 │ │ │ │ + svclt 0x008c33a0 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ eorcc pc, ip, #13697024 @ 0xd10000 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ vcgt.s8 d18, d0, d0 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ vcge.s8 d16, d0, d17 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ stccs 2, cr0, [r0], {47} @ 0x2f │ │ │ │ uadd16mi fp, r3, r8 │ │ │ │ blx 0x8de6a │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strb r2, [r4], -r1, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subcc pc, r8, #64, 4 │ │ │ │ + rsbcc pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0xffd0de84 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [r1, sp, lsr #16] │ │ │ │ andcs r4, r3, #53477376 @ 0x3300000 │ │ │ │ vrhadd.s8 d18, d0, d1 │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ vqadd.s8 d16, d7, d20 │ │ │ │ - str pc, [lr, -r9, asr #29] │ │ │ │ + @ instruction: 0xe70efed9 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vshl.s8 d18, d1, d0 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ strtmi r0, [r7], -pc, lsr #4 │ │ │ │ blx 0xff70deb4 │ │ │ │ svclt 0x00a82800 │ │ │ │ strt r1, [r0], -sp, lsr #16 │ │ │ │ andseq pc, pc, #-1073741782 @ 0xc000002a │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @@ -66756,19 +66756,19 @@ │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xf00be73e │ │ │ │ blcs 0x1f5252c │ │ │ │ svcge 0x003af43f │ │ │ │ str r2, [ip], -r0, lsl #14 │ │ │ │ ldr r9, [r4, #3077]! @ 0xc05 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rscscs pc, r8, #64, 4 │ │ │ │ + andscc pc, r0, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0xfee8def8 │ │ │ │ vqdmulh.s d25, d0, d4 │ │ │ │ - vqdmlal.s , d0, d0 │ │ │ │ + vorr.i16 d19, #8 @ 0x0008 │ │ │ │ b 0x853a1c │ │ │ │ ldrmi r7, [pc], -r0, ror #11 │ │ │ │ ldreq pc, [r8], #-259 @ 0xfffffefd │ │ │ │ andcc lr, r6, #3522560 @ 0x35c000 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ strbmi r2, [sl], -r1, lsl #2 │ │ │ │ smladxcc r8, r0, r6, r4 │ │ │ │ @@ -66781,38 +66781,38 @@ │ │ │ │ ldrtmi r9, [r0], -r9, lsl #22 │ │ │ │ mulls r3, r2, r8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ bl 0x2abc0c │ │ │ │ @ instruction: 0xf8cd040b │ │ │ │ bl 0xf55f8 │ │ │ │ vshl.s8 d16, d4, d16 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ vabd.s32 d20, d9, d6 │ │ │ │ b 0x88ffd0 │ │ │ │ ldmdavs fp!, {r5, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ @ instruction: 0x462380b1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andscc pc, r4, #64, 4 │ │ │ │ + eorcc pc, ip, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0x1e0df7c │ │ │ │ svclt 0x00a82800 │ │ │ │ ldcvc 8, cr1, [fp], #-180 @ 0xffffff4c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - eorcc pc, r0, #64, 4 │ │ │ │ + eorscc pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0x1a8df98 │ │ │ │ svclt 0x00a82800 │ │ │ │ @ instruction: 0xf1b9182d │ │ │ │ andsle r0, sp, r0, lsl #30 │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ - blcc 0xb8df0c │ │ │ │ + blcc 0x118df0c │ │ │ │ bleq 0xc4e110 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x465af8d9 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @@ -66822,90 +66822,90 @@ │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xb018f8dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldcge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ streq lr, [r9, r7, lsl #22] │ │ │ │ - stmdbcc ip!, {r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdbcc r4, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x464af8b7 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d9, d16 │ │ │ │ stmdacs r0, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ @ instruction: 0x4633e597 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - addcc pc, r0, r0, asr #4 │ │ │ │ + addscc pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 2, cr15, [lr, #284]! @ 0x11c │ │ │ │ + cdp2 2, 0, cr15, cr14, cr7, {2} │ │ │ │ ldrtle r0, [pc], #-2021 @ 0x51694 │ │ │ │ @ instruction: 0xf57f07a0 │ │ │ │ movwcs sl, #7778 @ 0x1e62 │ │ │ │ @ instruction: 0x46194630 │ │ │ │ - sbcsne pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rscsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ blx 0x38e050 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s8 , q0, │ │ │ │ - vrshr.s64 q9, q10, #64 │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ strbt r0, [r0], pc, lsr #4 │ │ │ │ - rscscs pc, r0, #64, 4 │ │ │ │ + andcc pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrdcs lr, [r1, -fp] │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vhsub.s32 d16, d9, d31 │ │ │ │ b 0x88feb4 │ │ │ │ ldrt r7, [r7], #1504 @ 0x5e0 │ │ │ │ strne lr, [r1, -sp, asr #19] │ │ │ │ andls r4, r0, r3, lsl r6 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subscc pc, r0, #64, 4 │ │ │ │ + rsbcc pc, r8, #64, 4 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s32 d18, d9, d1 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blls 0x18abb4 │ │ │ │ stccs 8, cr6, [r0], {92} @ 0x5c │ │ │ │ stclge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ @ instruction: 0xd1b807a2 │ │ │ │ @ instruction: 0xf43f0924 │ │ │ │ strt sl, [r6], -r3, ror #27 │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ vqsub.s32 d16, d9, d19 │ │ │ │ ldr pc, [r5, pc, asr #19]! │ │ │ │ tstcs r1, fp, ror r8 │ │ │ │ vmin.s8 d20, d3, d16 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vmlal.s q11, d16, d0[7] │ │ │ │ vqsub.s32 d16, d9, d19 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf63fe74d │ │ │ │ @ instruction: 0x2700aefb │ │ │ │ svceq 0x0001f1bb │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ andcs lr, r0, r1, asr r6 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ eorsmi pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ + ldc2 1, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ svceq 0x0043f1bb │ │ │ │ strcs fp, [r1, -r8, lsl #30] │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xe64a4653 │ │ │ │ blx 0x1b0e122 │ │ │ │ - eorseq r3, r4, ip, lsr #6 │ │ │ │ + eorseq r3, r4, r4, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff0 │ │ │ │ addlt r7, r2, r9, lsl #16 │ │ │ │ stmdbcs r4, {r1, r9, sl, lr} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @@ -67032,20 +67032,20 @@ │ │ │ │ stmdavc fp, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8c5e7a2 │ │ │ │ ldrb r8, [r6, r4, lsr #32] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r0], {252} @ 0xfc │ │ │ │ - eorseq r3, r4, r8, ror r3 │ │ │ │ + ldc2 1, cr15, [ip], {252} @ 0xfc │ │ │ │ + mlaseq r4, r0, r3, r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vnmls.f32 s8, s27, s15 │ │ │ │ stmibvs r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8d0b08d │ │ │ │ @@ -67096,15 +67096,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-116] @ 0xffffff8c │ │ │ │ addhi pc, pc, r0 │ │ │ │ blx 0x11a72a │ │ │ │ movwls fp, #33546 @ 0x830a │ │ │ │ orrpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6439306 │ │ │ │ - vsubw.s8 q8, q8, d24 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ movwls r0, #29492 @ 0x7334 │ │ │ │ stmdavc pc!, {r0, r1, r3, r5, r6, r7, fp, sp, lr} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ svccs 0x00499303 │ │ │ │ ldm pc, {r1, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq pc, r7, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscseq r0, lr, r1, asr r0 │ │ │ │ @@ -67252,15 +67252,15 @@ │ │ │ │ ldrsh sp, [r5, #6] │ │ │ │ andcs r6, r1, #2801664 @ 0x2ac000 │ │ │ │ andcs r6, r0, #-2147483594 @ 0x80000036 │ │ │ │ andsvs r6, sl, fp, lsl sl │ │ │ │ bcs 0xcba24 │ │ │ │ adcshi pc, r9, #0 │ │ │ │ @ instruction: 0xf643230c │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ blx 0x1121e2 │ │ │ │ ldmdbvc lr, {r0, r1, r2, r8, r9, ip} │ │ │ │ blx 0x11a94a │ │ │ │ @ instruction: 0xf8931307 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr5, {0} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf1052300 │ │ │ │ @@ -67434,19 +67434,19 @@ │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ blx 0x377be2 │ │ │ │ @ instruction: 0xf892b203 │ │ │ │ @ instruction: 0xf000021c │ │ │ │ stmdacs r1, {r0, r1, r2} │ │ │ │ usada8eq r0, r3, r0, sp │ │ │ │ andcs sp, r0, r1, lsr #32 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bbe │ │ │ │ andls r6, r0, r2, ror r2 │ │ │ │ - @ instruction: 0xf96cf1fc │ │ │ │ + @ instruction: 0xf978f1fc │ │ │ │ movwcs r9, #51719 @ 0xca07 │ │ │ │ movwcs pc, #31491 @ 0x7b03 @ │ │ │ │ mulls r5, r3, r8 │ │ │ │ @ instruction: 0xf8d1e690 │ │ │ │ @ instruction: 0xf0400234 │ │ │ │ stmdacs r1, {r1, r8, r9, sl} │ │ │ │ eorsvc pc, r4, #12648448 @ 0xc10000 │ │ │ │ @@ -67547,15 +67547,15 @@ │ │ │ │ bl 0x1f04f4 │ │ │ │ ldmvs r2, {r1, r7, r9} │ │ │ │ ldmibvs sl, {r1, r5, sp, lr}^ │ │ │ │ andeq pc, r1, #34 @ 0x22 │ │ │ │ stmdbcc r1, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ @ instruction: 0xf105d2e0 │ │ │ │ vqsub.s8 d16, d2, d4 │ │ │ │ - vmov.i32 d16, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ bl 0xd3a7c │ │ │ │ movwcs r0, #648 @ 0x288 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ addeq lr, r3, r9, lsl #22 │ │ │ │ stcvc 2, cr3, [r1, #-16] │ │ │ │ stmdbcc r3, {r0, r4, r8, ip, sp, pc} │ │ │ │ stmdale sp, {r0, r8, fp, sp} │ │ │ │ @@ -67564,55 +67564,55 @@ │ │ │ │ @ instruction: 0xf8d10181 │ │ │ │ ldmdavs r1, {r3, r5, r6, r7, r8, r9} │ │ │ │ @ instruction: 0xf000fa0c │ │ │ │ stmdavs r1!, {r2, r3, r9, fp, sp, lr} │ │ │ │ eorvs r4, r1, r1, lsl #6 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldrb sp, [r6], #486 @ 0x1e6 │ │ │ │ - @ instruction: 0x01a8f643 │ │ │ │ + biceq pc, r0, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8912740 │ │ │ │ str r6, [sp, #772] @ 0x304 │ │ │ │ - @ instruction: 0x01a8f643 │ │ │ │ + biceq pc, r0, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273c │ │ │ │ str r6, [r5, #724] @ 0x2d4 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 7, pc, cr6, cr6, {7} @ │ │ │ │ strtcs lr, [r2], #-1518 @ 0xfffffa12 │ │ │ │ stmibvs sl!, {r0, r1, r3, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldmibvs r2, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf47f2b01 │ │ │ │ bcs 0xbd7dc │ │ │ │ ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - @ instruction: 0x01a8f643 │ │ │ │ + biceq pc, r0, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcs r6, [r0, -fp, lsr #20]! │ │ │ │ bvs 0x1b2a9e4 │ │ │ │ @ instruction: 0x6184f891 │ │ │ │ eorvs r7, fp, #47 @ 0x2f │ │ │ │ strtcs lr, [r4], #-1384 @ 0xfffffa98 │ │ │ │ @ instruction: 0xf643e7e6 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0x273b0134 │ │ │ │ sbcvs pc, r8, #9502720 @ 0x910000 │ │ │ │ @ instruction: 0xf643e55e │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0x273e0134 │ │ │ │ rscvs pc, ip, #9502720 @ 0x910000 │ │ │ │ @ instruction: 0xf643e556 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ smlaldxcs r0, r2, r4, r1 │ │ │ │ tstpvs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stmiavc r9!, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #52543 @ 0xcd3f │ │ │ │ - @ instruction: 0x01a8f643 │ │ │ │ + biceq pc, r0, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorvc r4, ip, r7, lsr #12 │ │ │ │ movwne pc, #19203 @ 0x4b03 @ │ │ │ │ ldmib r5, {r1, r2, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ stmib r5, {r0, r1, r2, r8, r9, sp}^ │ │ │ │ bvs 0x1b1aebc │ │ │ │ ldr r6, [r5, #-555]! @ 0xfffffdd5 │ │ │ │ @@ -67627,15 +67627,15 @@ │ │ │ │ eorspl pc, r8, #208, 16 @ 0xd00000 │ │ │ │ eorcc r3, r8, r1, lsl #2 │ │ │ │ @ instruction: 0xf893458a │ │ │ │ bl 0x15eb44 │ │ │ │ ldmvs fp, {r0, r1, r7, r8, r9} │ │ │ │ mvnle r6, fp, lsr #32 │ │ │ │ @ instruction: 0xe7144675 │ │ │ │ - eorseq r3, r4, r8, lsl #7 │ │ │ │ + eorseq r3, r4, r0, lsr #7 │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x000ff77f │ │ │ │ stcpl 6, cr15, [r0], {70} @ 0x46 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8d00e28 │ │ │ │ @ instruction: 0xf0433234 │ │ │ │ @@ -67645,15 +67645,15 @@ │ │ │ │ @ instruction: 0xf893b301 │ │ │ │ bl 0x35eb84 │ │ │ │ ldmvs sl, {r0, r1, r7, r8, r9} │ │ │ │ eorscc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstcc r1, sl, lsl r0 │ │ │ │ strmi r3, [sl, #40] @ 0x28 │ │ │ │ ldrbt sp, [r0], r9, ror #3 │ │ │ │ - @ instruction: 0x01a8f643 │ │ │ │ + biceq pc, r0, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273f │ │ │ │ strbt r6, [fp], #760 @ 0x2f8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blge 0x1ad0040 │ │ │ │ bllt 0x2050344 │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ @@ -67669,21 +67669,21 @@ │ │ │ │ mvnvs r6, r3, lsr #4 │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf8cde465 │ │ │ │ ldrt r8, [fp], r8 │ │ │ │ @ instruction: 0xf7fb2108 │ │ │ │ strmi pc, [r3], -fp, lsr #19 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscsvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff96f1fb │ │ │ │ + @ instruction: 0xffa2f1fb │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mlaseq r4, r4, r3, r3 │ │ │ │ + eorseq r3, r4, ip, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r3, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ andls r2, r9, r0, lsl #22 │ │ │ │ vcgt.u8 d25, d0, d11 │ │ │ │ @@ -67706,15 +67706,15 @@ │ │ │ │ @ instruction: 0xf5b01c43 │ │ │ │ @ instruction: 0xf8ca7f00 │ │ │ │ vmov.i32 d3, #12 @ 0x0000000c │ │ │ │ blx 0x2729ee │ │ │ │ eorcs sl, r8, #0 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s16 d23, d7, d6 │ │ │ │ - @ instruction: 0xf896ead2 │ │ │ │ + @ instruction: 0xf896eae2 │ │ │ │ sbcvc r3, r3, fp, lsl r2 │ │ │ │ @ instruction: 0xf8968882 │ │ │ │ addvc r3, r3, sl, lsl r2 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andscc pc, sp, #9830400 @ 0x960000 │ │ │ │ movwcs lr, #14855 @ 0x3a07 │ │ │ │ addhi r4, r3, r3, lsl r3 │ │ │ │ @@ -67729,15 +67729,15 @@ │ │ │ │ addsmi r3, r3, #40, 6 @ 0xa0000000 │ │ │ │ blls 0x2c6c50 │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8d3930a │ │ │ │ @ instruction: 0x46102218 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf6438087 │ │ │ │ - vsubw.s8 q8, q8, d24 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ movwls r0, #33588 @ 0x8334 │ │ │ │ andls r2, r1, #0, 6 │ │ │ │ ldrmi r9, [r2], r1, lsl #20 │ │ │ │ andls r6, r1, #9568256 @ 0x920000 │ │ │ │ mulcs r0, sl, r8 │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ rsbsle r2, sp, r2, lsl #20 │ │ │ │ @@ -68032,15 +68032,15 @@ │ │ │ │ @ instruction: 0xf04f943d │ │ │ │ ldrmi r0, [r6], -r0, lsl #8 │ │ │ │ ldrbeq r4, [fp, -ip, lsl #12] │ │ │ │ msrhi CPSR_, #1073741824 @ 0x40000000 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ vqadd.s16 d16, d23, d4 │ │ │ │ - ldrbmi lr, [r8], -r6, asr #16 │ │ │ │ + @ instruction: 0x4658e856 │ │ │ │ @ instruction: 0xffd6f7f2 │ │ │ │ @ instruction: 0xf7fe4658 │ │ │ │ ldrbmi pc, [r8], -fp, ror #30 @ │ │ │ │ blx 0x1f90926 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @ instruction: 0xf8dbf82f │ │ │ │ blcs 0x5e9d8 │ │ │ │ @@ -68067,16 +68067,16 @@ │ │ │ │ blx 0x9a9ba │ │ │ │ movwcc fp, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf882429e │ │ │ │ mvnle r0, r9, lsl r2 │ │ │ │ @ instruction: 0x43a4f50b │ │ │ │ teqcc r4, #128, 4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - vcge.s16 d25, d6, d6 │ │ │ │ - stmibvs r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + vcge.s16 d25, d7, d6 │ │ │ │ + stmibvs r3!, {r1, r2, r3, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf646b12b │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ bvs 0x4db430 │ │ │ │ @ instruction: 0x465a1a9b │ │ │ │ tstcc r2, #3325952 @ 0x32c000 │ │ │ │ @ instruction: 0xf8cb2100 │ │ │ │ mrc 0, 0, r1, cr13, cr12, {2} │ │ │ │ @@ -68171,18 +68171,18 @@ │ │ │ │ ldrtmi r0, [lr], -ip, lsl #20 │ │ │ │ ldmvc r9!, {r1, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xffbcf7fd │ │ │ │ subcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdage sp, {r8, sp} │ │ │ │ blmi 0x690bb8 │ │ │ │ vcgt.s16 d25, d6, d14 │ │ │ │ - subcs lr, r0, #48, 30 @ 0xc0 │ │ │ │ + subcs lr, r0, #64, 30 @ 0x100 │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - svc 0x002af256 │ │ │ │ - @ instruction: 0x01a8f643 │ │ │ │ + svc 0x003af256 │ │ │ │ + biceq pc, r0, r3, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldcleq 1, cr15, [r4], #-52 @ 0xffffffcc │ │ │ │ blx 0x2db882 │ │ │ │ stmdbvc ip, {r2, r8, ip} │ │ │ │ stmibvc sl, {r0, r2, r3, r6, r8, fp, ip, sp, lr} │ │ │ │ stmdbeq r4, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ tstls r3, r9, lsl #18 │ │ │ │ @@ -68449,19 +68449,19 @@ │ │ │ │ @ instruction: 0xf5b25240 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf5b286a2 │ │ │ │ @ instruction: 0xf0005f00 │ │ │ │ bcs 0x74a34 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vsra.s64 d18, d0, #64 │ │ │ │ blmi 0xfee13480 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fb221d │ │ │ │ - rsbsmi pc, r0, #2080768 @ 0x1fc000 │ │ │ │ + rsbsmi pc, r0, #2277376 @ 0x22c000 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp} │ │ │ │ stc2 10, cr15, [r6], #600 @ 0x258 @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ stceq 0, cr15, [r1], {44} @ 0x2c │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ strbthi pc, [sl], -r0, lsl #4 @ │ │ │ │ @@ -68634,15 +68634,15 @@ │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ ldmib r4, {r1, r2, r3, r4, r7, pc}^ │ │ │ │ strtmi r3, [sl], -r2, lsl #2 │ │ │ │ @ instruction: 0xf7f76860 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fd1f3 │ │ │ │ eors r0, r0, r1 │ │ │ │ - eorseq r3, r4, r0, lsl #8 │ │ │ │ + eorseq r3, r4, r8, lsl r4 │ │ │ │ blcs 0x79ef8 │ │ │ │ @ instruction: 0xf503db0c │ │ │ │ tstcc r8, #-1811939328 @ 0x94000000 │ │ │ │ andsne lr, r2, #3588096 @ 0x36c000 │ │ │ │ movteq lr, #15115 @ 0x3b0b │ │ │ │ @ instruction: 0xf5b21a52 │ │ │ │ addshi r3, sl, r0, lsl #31 │ │ │ │ @@ -68764,15 +68764,15 @@ │ │ │ │ movweq lr, #7082 @ 0x1baa │ │ │ │ streq lr, [r4, r2, lsl #22] │ │ │ │ orreq lr, r6, #166912 @ 0x28c00 │ │ │ │ vaddl.s8 q9, d14, d0 │ │ │ │ @ instruction: 0xf646508d │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ vfma.f32 d18, d18, d6 │ │ │ │ - vmov.i8 d16, #8 @ 0x08 │ │ │ │ + vmov.i64 d16, #0x0000000000000000 │ │ │ │ andls r0, lr, #52, 28 @ 0x340 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, ip, pc}^ │ │ │ │ ldrls r6, [r1], #-2319 @ 0xfffff6f1 │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ and lr, ip, sp, asr #19 │ │ │ │ streq lr, [r5], sl, lsl #22 │ │ │ │ @ instruction: 0xf857463a │ │ │ │ @@ -69115,30 +69115,30 @@ │ │ │ │ strbmi r9, [r2], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9c8f7fb │ │ │ │ ldrbmi lr, [r8], -r3, lsl #14 │ │ │ │ @ instruction: 0xffccf7fd │ │ │ │ ldreq r6, [r9, -fp, lsr #16] │ │ │ │ svcge 0x00abf57e │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x38fe82 │ │ │ │ + blx 0x68fe82 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf116afa4 │ │ │ │ - @ instruction: 0x4605fa31 │ │ │ │ + @ instruction: 0x4605fa3d │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603af9e │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ - sbccc pc, r0, r0, asr #4 │ │ │ │ + sbcscc pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2 2, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + ldc2 2, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ strtmi pc, [r9], -r9, lsr #21 │ │ │ │ vhadd.s8 d18, d6, d10 │ │ │ │ - @ instruction: 0x4628fa77 │ │ │ │ - blx 0x70febc │ │ │ │ + strtmi pc, [r8], -r7, lsl #21 │ │ │ │ + blx 0xa0febc │ │ │ │ svclt 0x0087f7fe │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ blls 0x2be9d8 │ │ │ │ @ instruction: 0xf1032002 │ │ │ │ movwcs r0, #1300 @ 0x514 │ │ │ │ @ instruction: 0xf852462a │ │ │ │ movwcc r1, #7940 @ 0x1f04 │ │ │ │ @@ -69323,15 +69323,15 @@ │ │ │ │ @ instruction: 0xf7fa4658 │ │ │ │ stmdbvs r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r6, [r2], -r0, ror #18 │ │ │ │ ldmdavc fp, {r0, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ blx 0xfe991d40 │ │ │ │ bllt 0xffc11d60 │ │ │ │ - andseq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r0, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r9, r0, #126976 @ 0x1f000 │ │ │ │ ldmvs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blls 0x525c04 │ │ │ │ @@ -69357,15 +69357,15 @@ │ │ │ │ vpmax.s8 d15, d4, d7 │ │ │ │ svceq 0x0008ea13 │ │ │ │ b 0x288198 │ │ │ │ movwcs r0, #514 @ 0x202 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fa4652 │ │ │ │ strb pc, [r9, pc, lsl #30]! @ │ │ │ │ - andseq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r0, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24658 │ │ │ │ bls 0x860150 │ │ │ │ bls 0x838608 │ │ │ │ ldmvs ip, {r9, ip, pc} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @@ -69387,19 +69387,19 @@ │ │ │ │ eorcs sl, r8, r8, lsl #26 │ │ │ │ movwlt pc, #11008 @ 0x2b00 @ │ │ │ │ andscc pc, ip, #9633792 @ 0x930000 │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ andle r2, ip, r1, lsl #22 │ │ │ │ mulle sl, ip, r7 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0xff0d4328 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa328e │ │ │ │ - andcc pc, r1, #176128 @ 0x2b000 │ │ │ │ + andcc pc, r1, #225280 @ 0x37000 │ │ │ │ @ instruction: 0xd1e74291 │ │ │ │ stmdavc fp!, {r0, r2, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43e4598 │ │ │ │ bl 0x2ffb48 │ │ │ │ vcgt.s8 d16, d21, d3 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldrt r5, [r1], #153 @ 0x99 │ │ │ │ @@ -69454,30 +69454,30 @@ │ │ │ │ @ instruction: 0xf57f712b │ │ │ │ movwcs sl, #2404 @ 0x964 │ │ │ │ strtmi r9, [r9], -sl, lsl #20 │ │ │ │ movwls r4, #1624 @ 0x658 │ │ │ │ mrc2 7, 2, pc, cr0, cr10, {7} │ │ │ │ ldmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46394610 │ │ │ │ - @ instruction: 0xf866f116 │ │ │ │ + @ instruction: 0xf872f116 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf115acd9 │ │ │ │ - strmi pc, [r0], fp, lsl #31 │ │ │ │ + pkhbtmi pc, r0, r7, lsl #31 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603acd3 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ - addscc pc, r8, r0, asr #4 │ │ │ │ + adcscc pc, r0, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf97af245 │ │ │ │ + @ instruction: 0xf98af245 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ strbmi pc, [r1], -r3, lsl #16 @ │ │ │ │ vhadd.s8 d18, d5, d10 │ │ │ │ - @ instruction: 0x4640ffd1 │ │ │ │ - @ instruction: 0xff74f115 │ │ │ │ + strbmi pc, [r0], -r1, ror #31 @ │ │ │ │ + @ instruction: 0xff80f115 │ │ │ │ ldclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ blx 0xfe511f9e │ │ │ │ @ instruction: 0xf7fe4603 │ │ │ │ ldmdavc r3!, {r1, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ blx 0xa7204c │ │ │ │ @ instruction: 0xf018f803 │ │ │ │ @ instruction: 0xf0400f01 │ │ │ │ @@ -69520,30 +69520,30 @@ │ │ │ │ andeq r4, r5, fp, lsr r1 │ │ │ │ andeq r3, r5, r1, ror #26 │ │ │ │ andeq r3, r5, r1, ror #26 │ │ │ │ andeq r4, r5, r1, ror #11 │ │ │ │ andeq r4, r5, fp, lsr r1 │ │ │ │ andeq r4, r5, pc, asr #4 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - @ instruction: 0xffe2f115 │ │ │ │ + @ instruction: 0xffeef115 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf115ac70 │ │ │ │ - strmi pc, [r0], r7, lsl #30 │ │ │ │ + pkhbtmi pc, r0, r3, lsl #30 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ strmi sl, [r3], -sl, ror #24 │ │ │ │ tstcs r1, sp, lsl r2 │ │ │ │ - adccc pc, r0, r0, asr #4 │ │ │ │ + adcscc pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf8f6f245 │ │ │ │ + @ instruction: 0xf906f245 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ @ instruction: 0x4641ff7f │ │ │ │ vhadd.s8 d18, d5, d10 │ │ │ │ - strbmi pc, [r0], -sp, asr #30 @ │ │ │ │ - mrc2 1, 7, pc, cr0, cr5, {0} │ │ │ │ + @ instruction: 0x4640ff5d │ │ │ │ + mrc2 1, 7, pc, cr12, cr5, {0} │ │ │ │ mrrclt 7, 15, pc, r3, cr14 @ │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrsbtcs pc, [r0], -fp @ │ │ │ │ ldc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ ldrtmi lr, [r1], -sp, lsr #11 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @@ -69559,49 +69559,49 @@ │ │ │ │ stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf646826c │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ bvs 0x89d364 │ │ │ │ stmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x6145d8 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa72ff │ │ │ │ - @ instruction: 0xf8dbf8d3 │ │ │ │ + @ instruction: 0xf8dbf8df │ │ │ │ vhadd.s8 , , q6 │ │ │ │ vsubl.s8 q9, d14, d2 │ │ │ │ ldcne 2, cr3, [r8, #-416] @ 0xfffffe60 │ │ │ │ subeq pc, ip, fp, asr #17 │ │ │ │ blls 0x2ac1a4 │ │ │ │ vtst.8 d23, d2, d11 │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ stcls 2, cr0, [pc], #-208 @ 0x54078 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ subsle r2, r4, r0, lsl #24 │ │ │ │ ldrbmi r6, [r8], -r4, asr #17 │ │ │ │ str r4, [lr], -r0, lsr #15 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf8ddb921 │ │ │ │ @ instruction: 0xf7fe8054 │ │ │ │ svclt 0x0000bde3 │ │ │ │ - eorseq r3, r4, ip, lsr #8 │ │ │ │ - eorseq r3, r4, ip, ror #7 │ │ │ │ + eorseq r3, r4, r4, asr #8 │ │ │ │ + eorseq r3, r4, r4, lsl #8 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc pc, [ip], #-139 @ 0xffffff75 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbcc pc, r8, #-536870900 @ 0xe000000c │ │ │ │ @ instruction: 0xf8cb1d18 │ │ │ │ andsvs r0, sl, ip, asr #32 │ │ │ │ ldmdavc fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ - andseq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r0, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ strtvs lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -69613,41 +69613,41 @@ │ │ │ │ bl 0x31c5d4 │ │ │ │ addspl r0, r9, r3, lsl #7 │ │ │ │ stmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf902f7f5 │ │ │ │ svclt 0x00eef7fe │ │ │ │ vrhadd.s8 d18, d2, d0 │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ bl 0xd4ac4 │ │ │ │ stcls 2, cr0, [sp], #-524 @ 0xfffffdf4 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ bgt 0xb7ea74 │ │ │ │ stccs 5, cr9, [r0], {-0} │ │ │ │ stmvs r4, {r1, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ mcrne 5, 6, lr, cr10, cr9, {5} │ │ │ │ blls 0x2a5a78 │ │ │ │ ldmvc fp, {r0, r2, r3, r5, fp, sp, pc}^ │ │ │ │ ldmdage sp, {r0, ip, pc} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ mrc2 7, 4, pc, cr12, cr8, {7} │ │ │ │ vrshl.s8 d30, d29, d18 │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ stcls 2, cr0, [pc], #-208 @ 0x54160 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8d25600 │ │ │ │ bls 0x854594 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stmiavs r4, {r1, r5, r8, pc}^ │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ vqrshl.s8 d30, d7, d18 │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ bl 0xd4b2c │ │ │ │ ldrbmi r0, [r8], -r3, lsl #5 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ ldmib sp, {r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x47a0231d │ │ │ │ blls 0xccd894 │ │ │ │ bls 0x8e5bd4 │ │ │ │ @@ -69696,15 +69696,15 @@ │ │ │ │ blls 0xc38f2c │ │ │ │ svclt 0x00183b00 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ movwls r9, #11040 @ 0x2b20 │ │ │ │ movwls r9, #2847 @ 0xb1f │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blx 0x1f1231a │ │ │ │ - tstpeq r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + teqpeq r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934658 │ │ │ │ @ instruction: 0xf7f913d8 │ │ │ │ ldr pc, [r8, #-3311] @ 0xfffff311 │ │ │ │ @ instruction: 0x46589b31 │ │ │ │ blcc 0x7a7e0 │ │ │ │ @@ -69740,15 +69740,15 @@ │ │ │ │ @ instruction: 0xf8dbaf54 │ │ │ │ strmi r1, [r8], -r8, asr #32 │ │ │ │ @ instruction: 0xf646b129 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ bvs 0x65d238 │ │ │ │ @ instruction: 0xf8db4408 │ │ │ │ bne 0x14dc518 │ │ │ │ - blx 0x149082e │ │ │ │ + blx 0x179082e │ │ │ │ @ instruction: 0x3012e9db │ │ │ │ @ instruction: 0xf7fe1ac0 │ │ │ │ strtmi fp, [r1], -r6, lsl #31 │ │ │ │ @ instruction: 0xf7f44658 │ │ │ │ strb pc, [pc, #-4085] @ 0x5340b @ │ │ │ │ adcmi r7, r3, #2818048 @ 0x2b0000 │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ @@ -69767,15 +69767,15 @@ │ │ │ │ ldrtmi lr, [r1], -pc, ror #8 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf886f7f5 │ │ │ │ mcrcs 5, 0, lr, cr0, cr10, {6} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrbmi r6, [r8], -r4, lsl #18 │ │ │ │ ldr r4, [r6], #1952 @ 0x7a0 │ │ │ │ - andseq pc, r8, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r0, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ str r9, [r6], #2593 @ 0xa21 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46584613 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ @@ -69831,96 +69831,96 @@ │ │ │ │ stmdbne r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ b 0x1122944 │ │ │ │ @ instruction: 0xf8db4301 │ │ │ │ b 0x1118678 │ │ │ │ andscs r3, r0, #134217728 @ 0x8000000 │ │ │ │ bicne lr, r0, #274432 @ 0x43000 │ │ │ │ andcs lr, r0, r2, ror #9 │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsr fp │ │ │ │ rsbmi pc, r9, #268435460 @ 0x10000004 │ │ │ │ - mrc2 1, 5, pc, cr2, cr9, {7} │ │ │ │ + mrc2 1, 5, pc, cr14, cr9, {7} │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0xd54a30 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f90253 │ │ │ │ - @ instruction: 0xf266fea7 │ │ │ │ + @ instruction: 0xf266feb3 │ │ │ │ sha1c.32 , q0, │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ blmi 0xb94650 │ │ │ │ eorcc pc, r2, #68157440 @ 0x4100000 │ │ │ │ - stc2 2, cr15, [ip], {49} @ 0x31 │ │ │ │ + ldc2 2, cr15, [ip], {49} @ 0x31 │ │ │ │ ldrbmi r9, [r8], -r9, lsl #22 │ │ │ │ @ instruction: 0xf7f46999 │ │ │ │ vmax.f32 d31, d0, d17 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ blmi 0x994674 │ │ │ │ rscscc pc, sl, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 2, cr15, [sl], #-196 @ 0xffffff3c │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + stc2 2, cr15, [sl], {49} @ 0x31 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eormi pc, r0, r0, asr #4 │ │ │ │ + eorsmi pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1d │ │ │ │ vqsub.s64 d3, d1, d30 │ │ │ │ - movwcs pc, #19565 @ 0x4c6d @ │ │ │ │ + movwcs pc, #19581 @ 0x4c7d @ │ │ │ │ subcc pc, ip, fp, asr #17 │ │ │ │ mrcle 0, 7, r6, cr15, cr2, {0} │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscscc pc, r0, r0, asr #4 │ │ │ │ + andmi pc, r8, r0, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d6 │ │ │ │ vqsub.s64 d6, d1, d27 │ │ │ │ - andcs pc, r0, fp, asr ip @ │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + andcs pc, r0, fp, ror #24 │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ sbcspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ - mrc2 1, 2, pc, cr12, cr9, {7} │ │ │ │ + mcr2 1, 3, pc, cr8, cr9, {7} @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vmla.f d17, d16, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ blmi 0x394adc │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f95271 │ │ │ │ - andcs pc, r0, r1, asr lr @ │ │ │ │ - mvnne pc, r0, asr #4 │ │ │ │ + andcs pc, r0, sp, asr lr @ │ │ │ │ + tstpcs r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ rsccs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 2, pc, cr6, cr9, {7} @ │ │ │ │ - ldrsbteq r3, [r4], -r8 │ │ │ │ - eorseq r3, r4, ip, ror #7 │ │ │ │ - ldrhteq r3, [r4], -r4 │ │ │ │ - eorseq r3, r4, r4, asr #7 │ │ │ │ - eorseq r3, r4, r4, asr #8 │ │ │ │ - eorseq r3, r4, r8, lsl r4 │ │ │ │ - eorseq r3, r4, r0, lsr #7 │ │ │ │ + mrc2 1, 2, pc, cr2, cr9, {7} │ │ │ │ + ldrshteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r4, lsl #8 │ │ │ │ + eorseq r3, r4, ip, asr #7 │ │ │ │ + ldrsbteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, asr r4 │ │ │ │ + eorseq r3, r4, r0, lsr r4 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [r9, #-1103] @ 0xfffffbb1 │ │ │ │ vmax.s8 d20, d0, d7 │ │ │ │ pkhtbmi r2, r8, sl, asr #32 │ │ │ │ - blx 0xff690e2c │ │ │ │ + blx 0xff990e2c │ │ │ │ tstcs r0, sl, lsr #12 │ │ │ │ vmax.s16 d20, d5, d4 │ │ │ │ - @ instruction: 0xf8dfe99e │ │ │ │ + @ instruction: 0xf8dfe9ae │ │ │ │ andcs lr, r6, #224, 4 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ vrhadd.s8 d21, d0, d4 │ │ │ │ - vshl.s64 d20, d12, #0 │ │ │ │ + vshl.s64 d20, d20, #0 │ │ │ │ @ instruction: 0xf8c4052f │ │ │ │ ldm lr, {r2, r7, sp} │ │ │ │ @ instruction: 0xf8c40003 │ │ │ │ andcs r2, r2, #52, 2 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ stmibvc r6, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmpcs r4, r4, lsr r0 │ │ │ │ @@ -69977,91 +69977,91 @@ │ │ │ │ subcs ip, lr, #15728640 @ 0xf00000 │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r6, lsl #17 │ │ │ │ msreq CPSR_f, lr, lsl #2 │ │ │ │ @ instruction: 0xf7bb4648 │ │ │ │ @ instruction: 0x462eecf4 │ │ │ │ eorge pc, r2, #164, 16 @ 0xa40000 │ │ │ │ - bmi 0x12910a0 │ │ │ │ + bmi 0x18910a0 │ │ │ │ beq 0xc512a4 │ │ │ │ strvc lr, [pc, -r4, asr #19] │ │ │ │ subhi pc, r8, r4, asr #17 │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ andcc pc, r1, r9, ror #27 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - strmi pc, [r3], -fp, lsl #20 │ │ │ │ + @ instruction: 0x4603fa1b │ │ │ │ blcs 0x66084 │ │ │ │ bl 0xfea08f94 │ │ │ │ vmax.s8 d16, d0, d9 │ │ │ │ - vmov.i16 q10, #0 @ 0x0000 │ │ │ │ + vmull.s q10, d0, d0[6] │ │ │ │ strbvs r0, [r6, pc, lsr #20]! │ │ │ │ addvc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf8c4462e │ │ │ │ mul r3, r0, r0 │ │ │ │ ldc2l 2, cr15, [r0, #340] @ 0x154 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - @ instruction: 0xf9f2f255 │ │ │ │ + blx 0x111144 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bmi 0x1791100 │ │ │ │ + bmi 0x1d91100 │ │ │ │ beq 0xc51304 │ │ │ │ adcvs pc, r4, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ ldc2 2, cr15, [sl, #340]! @ 0x154 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - @ instruction: 0xf9dcf255 │ │ │ │ + @ instruction: 0xf9ecf255 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bmi 0x1b9112c │ │ │ │ + bmi 0xfe19112c │ │ │ │ beq 0xc51330 │ │ │ │ sbcvs pc, ip, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ stc2 2, cr15, [r4, #340]! @ 0x154 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - @ instruction: 0xf9c6f255 │ │ │ │ + @ instruction: 0xf9d6f255 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ @ instruction: 0xf8c42336 │ │ │ │ vqadd.s8 q11, q8, q10 │ │ │ │ - vmvn.i16 q10, #3072 @ 0x0c00 │ │ │ │ + @ instruction: 0xf2c04a94 │ │ │ │ strtmi r0, [lr], -pc, lsr #20 │ │ │ │ smlabtcc r8, r4, r8, pc @ │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ andcc pc, r1, fp, lsl #27 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - strmi pc, [r3], -sp, lsr #19 │ │ │ │ + @ instruction: 0x4603f9bd │ │ │ │ blcs 0x66140 │ │ │ │ bl 0xfea09050 │ │ │ │ vmax.s8 d16, d0, d9 │ │ │ │ - vmlsl.s8 q10, d16, d4 │ │ │ │ + @ instruction: 0xf2c04a9c │ │ │ │ @ instruction: 0xf8c40a2f │ │ │ │ @ instruction: 0x462e611c │ │ │ │ vhadd.s16 d30, d5, d3 │ │ │ │ andcc pc, r1, r5, ror sp @ │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d5, d16 │ │ │ │ - @ instruction: 0x4603f997 │ │ │ │ + strmi pc, [r3], -r7, lsr #19 │ │ │ │ blcs 0x6616c │ │ │ │ bl 0xfea0907c │ │ │ │ @ instruction: 0xf8c40609 │ │ │ │ vrhadd.s8 q11, q0, q2 │ │ │ │ - vsubhn.i16 d20, q8, q6 │ │ │ │ + vsubhn.i16 d20, q8, q10 │ │ │ │ and r0, r3, pc, lsr #12 │ │ │ │ stc2l 2, cr15, [r0, #-340]! @ 0xfffffeac │ │ │ │ strmi r3, [r5], #-1 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf982f255 │ │ │ │ + @ instruction: 0xf992f255 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ strvc pc, [r9], -r4, lsl #10 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ streq lr, [r9, #-2981] @ 0xfffff45b │ │ │ │ cdpeq 1, 3, cr15, cr0, cr12, {0} │ │ │ │ @@ -70093,16 +70093,16 @@ │ │ │ │ @ instruction: 0xf8c28240 │ │ │ │ @ instruction: 0xf8c340b8 │ │ │ │ stmib r2, {r2, r3, r4, r8, r9}^ │ │ │ │ stmib r3, {r4, r5, r8, r9, sl, sp, lr}^ │ │ │ │ pop {r3, r6, r7, r8, ip} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000be79 │ │ │ │ - eorseq r3, r4, r8, asr r4 │ │ │ │ - ldrsbteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, ror r4 │ │ │ │ + eorseq r3, r4, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebabb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs r1, ip, lsl #12 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ bls 0xd45f4 │ │ │ │ @@ -72716,21 +72716,21 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bl 0xed59c │ │ │ │ ldrtmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ blx 0xfea15252 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r4, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, ip, #70254592 @ 0x4300000 │ │ │ │ + mvnvs pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f74297 │ │ │ │ - svclt 0x0000f825 │ │ │ │ + svclt 0x0000f831 │ │ │ │ addeq r8, ip, lr, lsr #19 │ │ │ │ addeq r8, ip, r6, ror #18 │ │ │ │ addeq r8, ip, r8, asr #18 │ │ │ │ addeq r8, ip, r8, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -78642,20 +78642,20 @@ │ │ │ │ rsceq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bcs 0x91240 │ │ │ │ @ instruction: 0xe7d4d0d7 │ │ │ │ andseq pc, r0, r0, lsr #32 │ │ │ │ sbcsle r2, r2, r0, lsl #20 │ │ │ │ andcs lr, r0, pc, asr #15 │ │ │ │ - mvnvs pc, #70254592 @ 0x4300000 │ │ │ │ + mvnsvs pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, sp, asr #4 │ │ │ │ - @ instruction: 0xf9daf1f1 │ │ │ │ + @ instruction: 0xf9e6f1f1 │ │ │ │ addeq r2, ip, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb4124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ movweq pc, #28705 @ 0x7021 @ │ │ │ │ rsceq pc, r0, r1 │ │ │ │ @@ -78690,20 +78690,20 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf043e7f0 │ │ │ │ ldrmi r0, [r3], -r3, ror #5 │ │ │ │ stmiacc r0!, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ eorseq pc, pc, r0, lsr r0 @ │ │ │ │ strdcs sp, [r0], -r4 │ │ │ │ - cmppcs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ strdls r7, [r0], -r9 │ │ │ │ - @ instruction: 0xf97cf1f1 │ │ │ │ - ldrshteq r3, [r4], -r8 │ │ │ │ + @ instruction: 0xf988f1f1 │ │ │ │ + eorseq r3, r4, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb41e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ @@ -81748,31 +81748,31 @@ │ │ │ │ @ instruction: 0xf410d023 │ │ │ │ andsle r6, r3, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb717c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ blmi 0x3e044c │ │ │ │ sbcne pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf1ee9000 │ │ │ │ - movwcs pc, #2457 @ 0x999 @ │ │ │ │ + movwcs pc, #2469 @ 0x9a5 @ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b24770 │ │ │ │ rscsle r6, r5, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ movwcs sp, #4574 @ 0x11de │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq r3, r4, r8, lsl pc │ │ │ │ + eorseq r3, r4, r0, lsr pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 0xaf1a44 │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ ldrbtmi r5, [fp], #-3952 @ 0xfffff090 │ │ │ │ @@ -81877,23 +81877,23 @@ │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmlt r8, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ blx 0xfe29e164 │ │ │ │ ldrb r9, [sp, r2, lsl #22] │ │ │ │ - cmppcs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), r0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ @ instruction: 0x46487296 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf894f1ee │ │ │ │ + @ instruction: 0xf8a0f1ee │ │ │ │ umulleq pc, fp, r2, sl @ │ │ │ │ addeq pc, fp, r0, lsr #20 │ │ │ │ - eorseq r3, r4, r0, lsr pc │ │ │ │ + eorseq r3, r4, r8, asr #30 │ │ │ │ addeq pc, fp, r0, asr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0, -pc] │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @@ -81948,22 +81948,22 @@ │ │ │ │ svceq 0x0008f017 │ │ │ │ svclt 0x000c4631 │ │ │ │ andcs r2, r5, #805306368 @ 0x30000000 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ blmi 0x1a076c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ee120b │ │ │ │ - svclt 0x0000f809 │ │ │ │ + svclt 0x0000f815 │ │ │ │ addeq pc, fp, r2, ror r9 @ │ │ │ │ addeq pc, fp, r8, lsr #18 │ │ │ │ - eorseq r3, r4, r8, asr #30 │ │ │ │ + eorseq r3, r4, r0, ror #30 │ │ │ │ addeq pc, fp, r4, lsr #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7, -r3] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -82045,24 +82045,24 @@ │ │ │ │ ldmibne r3, {r0, r8, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f4442a │ │ │ │ @ instruction: 0xf3c7fb43 │ │ │ │ andcs r1, r3, #134217728 @ 0x8000000 │ │ │ │ ldr r7, [r7, r3, asr #1]! │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ blmi 0x2208f0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ed1275 │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + svclt 0x0000ff53 │ │ │ │ addeq pc, fp, ip, ror r8 @ │ │ │ │ addeq pc, fp, r4, asr r8 @ │ │ │ │ addeq pc, fp, r0, lsl #16 │ │ │ │ addeq pc, fp, lr, ror #14 │ │ │ │ - eorseq r3, r4, r0, ror #30 │ │ │ │ + eorseq r3, r4, r8, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7], #-3 │ │ │ │ stccs 0, cr11, [r2], {133} @ 0x85 │ │ │ │ @ instruction: 0x4615d974 │ │ │ │ @@ -82129,24 +82129,24 @@ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11efd0 │ │ │ │ ldrtmi lr, [r9], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f0ec │ │ │ │ @ instruction: 0xf640e7c8 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ blmi 0x220a40 │ │ │ │ sbcvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000fe9d │ │ │ │ + svclt 0x0000fea9 │ │ │ │ strdeq pc, [fp], ip │ │ │ │ ldrdeq pc, [fp], r4 │ │ │ │ addeq pc, fp, r8, asr r6 @ │ │ │ │ - eorseq r3, r4, r8, ror pc │ │ │ │ + mlaseq r4, r0, pc, r3 @ │ │ │ │ svclt 0x0000e606 │ │ │ │ svclt 0x0000e576 │ │ │ │ svclt 0x0000e68e │ │ │ │ svclt 0x0000e750 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -82457,20 +82457,20 @@ │ │ │ │ stcllt 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ ldcllt 7, cr15, [r8, #-984]! @ 0xfffffc28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ blmi 0x120f60 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000fc0f │ │ │ │ - mlaseq r4, r0, pc, r3 @ │ │ │ │ + svclt 0x0000fc1b │ │ │ │ + eorseq r3, r4, r8, lsr #31 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r4, lsl #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8dd9d0d │ │ │ │ @@ -82516,15 +82516,15 @@ │ │ │ │ strteq r6, [sp], #-2413 @ 0xfffff693 │ │ │ │ ldrmi sp, [r2], lr, asr #10 │ │ │ │ mrsls r2, R10_usr │ │ │ │ ldrmi r4, [r1], -r0, lsl #13 │ │ │ │ ldrmi r4, [fp], r0, ror #12 │ │ │ │ @ instruction: 0xf972f7fc │ │ │ │ andseq pc, r7, #0 │ │ │ │ - mvnvs pc, #70254592 @ 0x4300000 │ │ │ │ + mvnsvs pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x1323a8 │ │ │ │ bvs 0xfe8e19a0 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @ instruction: 0x01034699 │ │ │ │ orreq pc, pc, #35 @ 0x23 │ │ │ │ bcs 0x71894 │ │ │ │ @@ -82668,20 +82668,20 @@ │ │ │ │ blt 0x1a9edb8 │ │ │ │ blt 0x181edbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ blmi 0x1212ac │ │ │ │ andscc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000fa69 │ │ │ │ - eorseq r4, r4, r0 │ │ │ │ + svclt 0x0000fa75 │ │ │ │ + eorseq r4, r4, r8, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ strvc lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @@ -82878,15 +82878,15 @@ │ │ │ │ ldclt 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f34ff0 │ │ │ │ strtmi fp, [r0], -r5, ror #28 │ │ │ │ mrscs r2, R9_usr │ │ │ │ mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ andseq pc, r7, #0 │ │ │ │ - mvnvs pc, #70254592 @ 0x4300000 │ │ │ │ + mvnsvs pc, #70254592 @ 0x4300000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdmi pc, [r0], #131 @ 0x83 │ │ │ │ bvs 0xfeb0deb4 │ │ │ │ movwne lr, #2635 @ 0xa4b │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ suble r2, r0, r0, lsl #20 │ │ │ │ @@ -82943,15 +82943,15 @@ │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ and pc, r5, r4, asr r8 @ │ │ │ │ @ instruction: 0xf8de9d0f │ │ │ │ ldmdbvs r6!, {r2, r6, sp, lr}^ │ │ │ │ ldrble r0, [r4, #-1078] @ 0xfffffbca │ │ │ │ @ instruction: 0xf0054691 │ │ │ │ @ instruction: 0xf6430217 │ │ │ │ - vqdmulh.s d22, d16, d0[4] │ │ │ │ + @ instruction: 0xf2c06cf8 │ │ │ │ bl 0x36430c │ │ │ │ strmi r0, [r7], -r2, lsl #25 │ │ │ │ ldrdvs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8deb35e │ │ │ │ bls 0x3e12ec │ │ │ │ andne lr, r5, #270336 @ 0x42000 │ │ │ │ streq lr, [lr, #-2977] @ 0xfffff45f │ │ │ │ @@ -83031,15 +83031,15 @@ │ │ │ │ andlt pc, r4, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r8, lsr r8 │ │ │ │ - eorseq r4, r4, r0, lsl r0 │ │ │ │ + eorseq r4, r4, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb85a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83060,15 +83060,15 @@ │ │ │ │ andlt pc, r4, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r4, asr #15 │ │ │ │ - eorseq r4, r4, r0, lsl r0 │ │ │ │ + eorseq r4, r4, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83089,15 +83089,15 @@ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, asr r7 │ │ │ │ - eorseq r4, r4, r0, ror r0 │ │ │ │ + eorseq r4, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83118,15 +83118,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq lr, [fp], ip │ │ │ │ - eorseq r4, r4, r0, ror r0 │ │ │ │ + eorseq r4, r4, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb86fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83147,15 +83147,15 @@ │ │ │ │ blx 0xff99f54a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, ror #12 │ │ │ │ - ldrsbteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83176,15 +83176,15 @@ │ │ │ │ andlt pc, r4, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq lr, [fp], r4 │ │ │ │ - ldrsbteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb87e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83205,15 +83205,15 @@ │ │ │ │ blx 0x1c9f632 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, lsl #11 │ │ │ │ - eorseq r4, r4, r0, lsr r1 │ │ │ │ + eorseq r4, r4, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83234,15 +83234,15 @@ │ │ │ │ @ instruction: 0xb004fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, ip, lsl #10 │ │ │ │ - eorseq r4, r4, r0, lsr r1 │ │ │ │ + eorseq r4, r4, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb88cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83263,15 +83263,15 @@ │ │ │ │ blx 0xfff9f718 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, r8, r4 │ │ │ │ - mlaseq r4, r0, r1, r4 │ │ │ │ + eorseq r4, r4, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83292,15 +83292,15 @@ │ │ │ │ mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r4, lsr #8 │ │ │ │ - mlaseq r4, r0, r1, r4 │ │ │ │ + eorseq r4, r4, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb89b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83321,15 +83321,15 @@ │ │ │ │ blx 0xfe29f800 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008be3b0 │ │ │ │ - ldrshteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83350,15 +83350,15 @@ │ │ │ │ blx 0xff59f876 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, ip, lsr r3 │ │ │ │ - ldrshteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83379,15 +83379,15 @@ │ │ │ │ blx 0x59f8e8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, asr #5 │ │ │ │ - eorseq r4, r4, r0, asr r2 │ │ │ │ + eorseq r4, r4, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83408,15 +83408,15 @@ │ │ │ │ blx 0x189f95e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r4, asr r2 │ │ │ │ - eorseq r4, r4, r0, asr r2 │ │ │ │ + eorseq r4, r4, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83437,15 +83437,15 @@ │ │ │ │ @ instruction: 0xf9a0f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, ror #3 │ │ │ │ - ldrhteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83466,15 +83466,15 @@ │ │ │ │ blx 0xffb9fa44 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, ip, ror #2 │ │ │ │ - ldrhteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83497,15 +83497,15 @@ │ │ │ │ andlt pc, r4, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq lr, [fp], r8 │ │ │ │ - eorseq r4, r4, r0, lsl r3 │ │ │ │ + eorseq r4, r4, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83528,15 +83528,15 @@ │ │ │ │ andlt pc, r4, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, ip, ror r0 │ │ │ │ - eorseq r4, r4, r0, lsl r3 │ │ │ │ + eorseq r4, r4, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83559,15 +83559,15 @@ │ │ │ │ andlt pc, r4, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r0 │ │ │ │ - eorseq r4, r4, r0, ror r3 │ │ │ │ + eorseq r4, r4, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83590,15 +83590,15 @@ │ │ │ │ strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r4, lsl #31 │ │ │ │ - eorseq r4, r4, r0, ror r3 │ │ │ │ + eorseq r4, r4, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83621,15 +83621,15 @@ │ │ │ │ andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsl #30 │ │ │ │ - ldrsbteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83652,15 +83652,15 @@ │ │ │ │ andlt pc, r4, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, lsl #29 │ │ │ │ - ldrsbteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83683,15 +83683,15 @@ │ │ │ │ @ instruction: 0xb004ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsl lr │ │ │ │ - eorseq r4, r4, r0, lsr r4 │ │ │ │ + eorseq r4, r4, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83714,15 +83714,15 @@ │ │ │ │ strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq sp, fp, r4, sp │ │ │ │ - eorseq r4, r4, r0, lsr r4 │ │ │ │ + eorseq r4, r4, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb904c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83745,15 +83745,15 @@ │ │ │ │ andlt pc, r4, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsl sp │ │ │ │ - mlaseq r4, r0, r4, r4 │ │ │ │ + eorseq r4, r4, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb90c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83776,15 +83776,15 @@ │ │ │ │ andlt pc, r4, r1, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq sp, fp, ip, ip │ │ │ │ - mlaseq r4, r0, r4, r4 │ │ │ │ + eorseq r4, r4, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83807,15 +83807,15 @@ │ │ │ │ @ instruction: 0xb004febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsr #24 │ │ │ │ - ldrshteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb91c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83838,15 +83838,15 @@ │ │ │ │ andlt pc, r4, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r4, lsr #23 │ │ │ │ - ldrshteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb923c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83869,15 +83869,15 @@ │ │ │ │ andlt pc, r4, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsr #22 │ │ │ │ - eorseq r4, r4, r0, asr r5 │ │ │ │ + eorseq r4, r4, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb92b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83900,15 +83900,15 @@ │ │ │ │ andlt pc, r4, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, lsr #21 │ │ │ │ - eorseq r4, r4, r0, asr r5 │ │ │ │ + eorseq r4, r4, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83931,15 +83931,15 @@ │ │ │ │ andlt pc, r4, r5, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsr sl │ │ │ │ - ldrhteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb93b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83962,15 +83962,15 @@ │ │ │ │ andlt pc, r4, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x008bd9b4 │ │ │ │ - ldrhteq r4, [r4], -r0 │ │ │ │ + eorseq r4, r4, r8, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84004,15 +84004,15 @@ │ │ │ │ blx 0xff6202aa │ │ │ │ @ instruction: 0xf7ed4630 │ │ │ │ strtmi pc, [r0], -sp, ror #31 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bfe7 │ │ │ │ addeq sp, fp, r8, lsr r9 │ │ │ │ - eorseq r4, r4, r0, lsl r6 │ │ │ │ + eorseq r4, r4, r8, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84046,15 +84046,15 @@ │ │ │ │ stc2 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7ed4630 │ │ │ │ strtmi pc, [r0], -fp, ror #31 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bfe5 │ │ │ │ umulleq sp, fp, r0, r8 │ │ │ │ - eorseq r4, r4, r0, lsl r6 │ │ │ │ + eorseq r4, r4, r8, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x11d834 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcls 0, cr11, [r4], {137} @ 0x89 │ │ │ │ mlsgt r8, sp, r8, pc @ │ │ │ │ @@ -88589,15 +88589,15 @@ │ │ │ │ @ instruction: 0xb1a90101 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andeq pc, pc, r5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blx 0x7232c6 │ │ │ │ + blx 0xa232c6 │ │ │ │ andsne lr, r5, r0, lsl #22 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmdble fp, {r2, fp, sp} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ stmiale r7!, {r0, r1, r2, r5, r8, sl, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ ldc2l 0, cr15, [r4], #-16 │ │ │ │ @@ -89077,20 +89077,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbe400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ adcne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf854f1e7 │ │ │ │ + @ instruction: 0xf860f1e7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r4, r1, lsl #16 │ │ │ │ andle r2, ip, r2, lsl #16 │ │ │ │ @@ -89108,20 +89108,20 @@ │ │ │ │ blx 0xffba522e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ blmi 0x12774c │ │ │ │ sbcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e79000 │ │ │ │ - svclt 0x0000f819 │ │ │ │ - eorseq r4, r4, ip, ror r6 │ │ │ │ + svclt 0x0000f825 │ │ │ │ + mlaseq r4, r4, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdacs r3, {r2, r3, r9, sl, lr} │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {ip, sp, lr, pc} │ │ │ │ @@ -89149,20 +89149,20 @@ │ │ │ │ @ instruction: 0xf04fffbf │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ strtmi r3, [r1], -r1, lsl #6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x008af7f1 │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ blmi 0x1277f0 │ │ │ │ rscvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000ffc7 │ │ │ │ - eorseq r4, r4, ip, lsl #13 │ │ │ │ + svclt 0x0000ffd3 │ │ │ │ + eorseq r4, r4, r4, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sl], r6, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @@ -89241,15 +89241,15 @@ │ │ │ │ ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ blx 0xfe725486 │ │ │ │ @ instruction: 0xf93cf7e9 │ │ │ │ strmi r2, [r4], -r3, lsl #28 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vhadd.s8 , q2, q11 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ bl 0x128174 │ │ │ │ strmi r0, [r1], -r6, lsl #7 │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00e0f7e8 │ │ │ │ @@ -89297,15 +89297,15 @@ │ │ │ │ ldr pc, [r3, -r9, ror #29]! │ │ │ │ strb r2, [ip, -r0, lsl #12]! │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf7e88098 │ │ │ │ ldrtmi pc, [r9], -r7, lsr #24 @ │ │ │ │ @ instruction: 0xf7f54680 │ │ │ │ vmla.i8 d31, d20, d29 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ bl 0x128254 │ │ │ │ strtmi r0, [r8], -r6, lsl #7 │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ @ instruction: 0xf7e84640 │ │ │ │ @ instruction: 0xe78bfe7d │ │ │ │ ldc2l 7, cr15, [sl], #-928 @ 0xfffffc60 │ │ │ │ @@ -89375,15 +89375,15 @@ │ │ │ │ movwls r9, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf1b8e6bb │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ movwls r0, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf7e99802 │ │ │ │ vadd.i8 d31, d4, d25 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ @ instruction: 0x46020334 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ stmdbls r3, {r1, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf834f7e9 │ │ │ │ ldr r4, [r7, -r1, lsl #13]! │ │ │ │ @@ -89414,39 +89414,39 @@ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf0039102 │ │ │ │ stmdbls r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 7, 0, cr14, cr1, cr10, {4} │ │ │ │ @ instruction: 0xf8bdbf04 │ │ │ │ movwls r3, #8200 @ 0x2008 │ │ │ │ @ instruction: 0xf640e7ae │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ blmi 0x56781c │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ - blx 0xfea23fe2 │ │ │ │ - msrcs (UNDEF: 104), r0 │ │ │ │ + blx 0xfee23fe2 │ │ │ │ + orrcs pc, r0, r0, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addscs pc, ip, r0, asr #12 │ │ │ │ + adcscs pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s16 d7, d14, d0 │ │ │ │ - blls 0x1265e8 │ │ │ │ + blls 0x126628 │ │ │ │ @ instruction: 0xf0032600 │ │ │ │ @ instruction: 0xf04f02ff │ │ │ │ blx 0xfe8f4396 │ │ │ │ movwls r3, #8707 @ 0x2203 │ │ │ │ movwls r4, #13331 @ 0x3413 │ │ │ │ svclt 0x0000e63d │ │ │ │ umulleq r8, fp, ip, r6 │ │ │ │ umulleq r8, fp, r6, r5 │ │ │ │ addeq r8, fp, r2, asr r5 │ │ │ │ addeq r8, fp, ip, lsl #9 │ │ │ │ addeq r8, fp, r2, ror #8 │ │ │ │ - mlaseq r4, ip, r6, r4 │ │ │ │ + ldrhteq r4, [r4], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0124616 │ │ │ │ @@ -89850,21 +89850,21 @@ │ │ │ │ @ instruction: 0xf7e8464d │ │ │ │ @ instruction: 0xe7acfa95 │ │ │ │ @ instruction: 0x46444650 │ │ │ │ blx 0x1025db4 │ │ │ │ @ instruction: 0x464d4630 │ │ │ │ blx 0xf25dbc │ │ │ │ @ instruction: 0xf640e7a3 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ blmi 0xe7eec │ │ │ │ andpl pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf83ef21e │ │ │ │ - ldrhteq r4, [r4], -r0 │ │ │ │ + @ instruction: 0xf84ef21e │ │ │ │ + eorseq r4, r4, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbf044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andls r4, r0, #148897792 @ 0x8e00000 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -90383,21 +90383,21 @@ │ │ │ │ @ instruction: 0x4640e79f │ │ │ │ @ instruction: 0xf7e74635 │ │ │ │ @ instruction: 0x4658fe17 │ │ │ │ cdp2 7, 1, cr15, cr4, cr7, {7} │ │ │ │ ldrbmi r4, [r6], -r8, asr #12 │ │ │ │ cdp2 7, 1, cr15, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf640e793 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ blmi 0xe8740 │ │ │ │ rscpl pc, r3, #64, 4 │ │ │ │ - ldc2 2, cr15, [r4], {29} │ │ │ │ - eorseq r4, r4, r4, asr #13 │ │ │ │ + stc2 2, cr15, [r4], #-116 @ 0xffffff8c │ │ │ │ + ldrsbteq r4, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbf898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andls r4, r1, #148897792 @ 0x8e00000 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -90584,21 +90584,21 @@ │ │ │ │ ldmdals r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ stc2 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ @ instruction: 0xf7e79813 │ │ │ │ ldmdals r5, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #-924 @ 0xfffffc64 │ │ │ │ @ instruction: 0xf640e758 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ blmi 0xe8a64 │ │ │ │ sbcvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe125224 │ │ │ │ - ldrsbteq r4, [r4], -r8 │ │ │ │ + blx 0xfe525224 │ │ │ │ + ldrshteq r4, [r4], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4698b091 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ ldcls 6, cr4, [ip, #-92] @ 0xffffffa4 │ │ │ │ @@ -90761,21 +90761,21 @@ │ │ │ │ @ instruction: 0xf7e79e07 │ │ │ │ stmdals pc, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ blx 0x926bea │ │ │ │ @ instruction: 0xf7e7980e │ │ │ │ stmdals sp, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0x7a6bf6 │ │ │ │ @ instruction: 0xf640e75d │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ blmi 0xe8d28 │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf920f21d │ │ │ │ - eorseq r4, r4, r8, ror #13 │ │ │ │ + @ instruction: 0xf930f21d │ │ │ │ + eorseq r4, r4, r0, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b095 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ stcls 6, cr4, [r2, #-92]! @ 0xffffffa4 │ │ │ │ @@ -90924,21 +90924,21 @@ │ │ │ │ @ instruction: 0xf7e7461c │ │ │ │ ldmdals r2, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9dcf7e7 │ │ │ │ @ instruction: 0xf7e79811 │ │ │ │ ldmdals r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d6f7e7 │ │ │ │ @ instruction: 0xf640e778 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ blmi 0xe8fb4 │ │ │ │ adcsvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xffdaf21c │ │ │ │ - ldrshteq r4, [r4], -r8 │ │ │ │ + @ instruction: 0xffeaf21c │ │ │ │ + eorseq r4, r4, r0, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc010c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ ldmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ strmi lr, [r4, #777]! @ 0x309 │ │ │ │ @@ -90966,15 +90966,15 @@ │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strls r4, [sl], #-1633 @ 0xfffff99f │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ svclt 0x0000be11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r4, r8, lsl #14 │ │ │ │ + eorseq r4, r4, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc01a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ addsmi r4, r1, #156, 12 @ 0x9c00000 │ │ │ │ @@ -91005,15 +91005,15 @@ │ │ │ │ stc2l 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r4, r8, lsl #14 │ │ │ │ + eorseq r4, r4, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc0240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldc 6, cr4, [pc, #600] @ 0x692a4 │ │ │ │ @ instruction: 0xf04f7b0e │ │ │ │ bls 0x26c054 │ │ │ │ @@ -91259,21 +91259,21 @@ │ │ │ │ @ instruction: 0x462ae6d1 │ │ │ │ mrrc2 7, 14, pc, r2, cr14 @ │ │ │ │ @ instruction: 0x462ae752 │ │ │ │ blx 0xff0273e2 │ │ │ │ svclt 0x0000e74e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ blmi 0x1698f8 │ │ │ │ rscvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e49000 │ │ │ │ - vmax.f16 , , │ │ │ │ + vmax.f16 , , │ │ │ │ svclt 0x0000fd03 │ │ │ │ - eorseq r4, r4, r4, lsr #14 │ │ │ │ + eorseq r4, r4, ip, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x324adc │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -91327,15 +91327,15 @@ │ │ │ │ @ instruction: 0xf8cd4610 │ │ │ │ @ instruction: 0xf7fec008 │ │ │ │ andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, ip, lsr r7 │ │ │ │ + eorseq r4, r4, r4, asr r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91425,15 +91425,15 @@ │ │ │ │ blx 0x18eac2 │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - eorseq r4, r4, r8, asr r7 │ │ │ │ + eorseq r4, r4, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc08d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91446,25 +91446,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, asr r7 │ │ │ │ + eorseq r4, r4, r0, ror r7 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc34a │ │ │ │ blls 0xf876c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a78b8 │ │ │ │ ldclt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - eorseq r4, r4, r8, asr #15 │ │ │ │ + eorseq r4, r4, r0, ror #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91475,25 +91475,25 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb046 │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - eorseq r4, r4, r8, asr #15 │ │ │ │ + eorseq r4, r4, r0, ror #15 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc3be │ │ │ │ blls 0xf87e0 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a792c │ │ │ │ ldcllt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - eorseq r4, r4, r8, lsr r8 │ │ │ │ + eorseq r4, r4, r0, asr r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e64689 │ │ │ │ @@ -91583,15 +91583,15 @@ │ │ │ │ blx 0x18ed3a │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - eorseq r4, r4, r8, lsr #17 │ │ │ │ + eorseq r4, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91604,15 +91604,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsr #17 │ │ │ │ + eorseq r4, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91625,25 +91625,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsl r9 │ │ │ │ + eorseq r4, r4, r0, lsr r9 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc616 │ │ │ │ blls 0xf8a38 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7b84 │ │ │ │ bllt 0xfeba7a0c │ │ │ │ - eorseq r4, r4, r8, lsl #19 │ │ │ │ + eorseq r4, r4, r0, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91654,15 +91654,15 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb312 │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ bllt 0xfe227a58 │ │ │ │ - eorseq r4, r4, r8, lsl #19 │ │ │ │ + eorseq r4, r4, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91675,15 +91675,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r4, [r4], -r8 │ │ │ │ + eorseq r4, r4, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91696,15 +91696,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, ror #20 │ │ │ │ + eorseq r4, r4, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91717,15 +91717,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r4, [r4], -r8 │ │ │ │ + ldrshteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91738,15 +91738,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, asr #22 │ │ │ │ + eorseq r4, r4, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91759,15 +91759,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r4, [r4], -r8 │ │ │ │ + ldrsbteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91780,15 +91780,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsr #24 │ │ │ │ + eorseq r4, r4, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91801,15 +91801,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r4, r8, ip, r4 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91822,15 +91822,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, lsl #26 │ │ │ │ + eorseq r4, r4, r0, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf886f7e6 │ │ │ │ @ instruction: 0xf7e64604 │ │ │ │ @@ -91865,15 +91865,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ @ instruction: 0xff08f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, ror sp │ │ │ │ + mlaseq r4, r0, sp, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r0, lsl #8 │ │ │ │ @@ -91884,15 +91884,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ mcr2 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, ror #27 │ │ │ │ + eorseq r4, r4, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf646b086 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46942396 │ │ │ │ @@ -91916,15 +91916,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf850f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, asr lr │ │ │ │ + eorseq r4, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf646b086 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46942396 │ │ │ │ @@ -91948,15 +91948,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf810f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r4, ror lr │ │ │ │ + eorseq r4, r4, ip, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -91984,15 +91984,15 @@ │ │ │ │ @ instruction: 0xf9eaf7fd │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - mlaseq r4, r0, lr, r4 │ │ │ │ + eorseq r4, r4, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92021,15 +92021,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r4, ip, lsr #29 │ │ │ │ + eorseq r4, r4, r4, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92059,15 +92059,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r4, r4, r8, asr #29 │ │ │ │ + eorseq r4, r4, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc12c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92091,16 +92091,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ andlt pc, r6, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r4, ror #29 │ │ │ │ - eorseq r4, r4, ip, lsr r7 │ │ │ │ + ldrshteq r4, [r4], -ip │ │ │ │ + eorseq r4, r4, r4, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc134c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92124,16 +92124,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r0, lsl #30 │ │ │ │ - eorseq r4, r4, ip, lsr r7 │ │ │ │ + eorseq r4, r4, r8, lsl pc │ │ │ │ + eorseq r4, r4, r4, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc13d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92163,15 +92163,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r4, r4, ip, lsl pc │ │ │ │ + eorseq r4, r4, r4, lsr pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34ee88 │ │ │ │ @@ -92185,15 +92185,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r3, ror #30 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000b841 │ │ │ │ - eorseq r4, r4, r8, lsr pc │ │ │ │ + eorseq r4, r4, r0, asr pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92202,15 +92202,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bf3b │ │ │ │ - eorseq r4, r4, r8, lsr pc │ │ │ │ + eorseq r4, r4, r0, asr pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ movwls r9, #15626 @ 0x3d0a │ │ │ │ @@ -92246,15 +92246,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r9, ror #29 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e541f0 │ │ │ │ svclt 0x0000bfc7 │ │ │ │ - eorseq r4, r4, r4, asr pc │ │ │ │ + eorseq r4, r4, ip, ror #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92263,15 +92263,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bec1 │ │ │ │ - eorseq r4, r4, r4, asr pc │ │ │ │ + eorseq r4, r4, ip, ror #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34f018 │ │ │ │ @@ -92285,15 +92285,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ @ instruction: 0x4620fe9b │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e541f0 │ │ │ │ svclt 0x0000bf79 │ │ │ │ - eorseq r4, r4, r0, ror pc │ │ │ │ + eorseq r4, r4, r8, lsl #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92302,15 +92302,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000be73 │ │ │ │ - eorseq r4, r4, r0, ror pc │ │ │ │ + eorseq r4, r4, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc1694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ea4614 │ │ │ │ mvnscs pc, #27, 30 @ 0x6c │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ @@ -92348,15 +92348,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - eorseq r4, r4, ip, lsl #31 │ │ │ │ + eorseq r4, r4, r4, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc174c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf81cf7eb │ │ │ │ mvnscs r9, #4096 @ 0x1000 │ │ │ │ @@ -92395,15 +92395,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ - ldrshteq r4, [r4], -ip │ │ │ │ + eorseq r5, r4, r4, lsl r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc1808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ blx 0xff5a85ae │ │ │ │ @ instruction: 0x46044632 │ │ │ │ @@ -92470,15 +92470,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeb2871c │ │ │ │ - eorseq r5, r4, ip, rrx │ │ │ │ + eorseq r5, r4, r4, lsl #1 │ │ │ │ @ instruction: 0x468cb530 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ ldmib sp, {r0, r1, sl, sp}^ │ │ │ │ @ instruction: 0x4322e305 │ │ │ │ movwls sp, #20749 @ 0x510d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -92490,15 +92490,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe12876c │ │ │ │ - ldrsbteq r5, [r4], -ip │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ blls 0x16d7a4 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ subsmi r4, fp, #13631488 @ 0xd00000 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x6a7c0 │ │ │ │ b 0x37bfd8 │ │ │ │ blls 0x1aafa4 │ │ │ │ @@ -92517,75 +92517,75 @@ │ │ │ │ strmi r2, [r6], r4, lsl #24 │ │ │ │ @ instruction: 0xc014f8df │ │ │ │ ldrcs r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ blx 0x17c07a │ │ │ │ strls ip, [r6], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x13a87d8 │ │ │ │ - ldrsbteq r5, [r4], -ip │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc19f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, asr #2 │ │ │ │ + eorseq r5, r4, r4, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf814f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, ror r1 │ │ │ │ + mlaseq r4, r4, r1, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xfff6f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, ip, lsr #3 │ │ │ │ + eorseq r5, r4, r4, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffd8f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrsbteq r5, [r4], -ip │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [r9], r5, lsl #12 │ │ │ │ cdpls 3, 0, cr9, cr14, cr5, {0} │ │ │ │ @@ -92600,15 +92600,15 @@ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r4, [r1, -r3, lsr #12] │ │ │ │ strls r9, [r2, #-1536] @ 0xfffffa00 │ │ │ │ @ instruction: 0xffa6f7fc │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r0], #916 @ 0x394 │ │ │ │ - ldrsbteq r5, [r4], -ip │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92621,15 +92621,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, lsl #4 │ │ │ │ + eorseq r5, r4, r4, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92642,15 +92642,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, ror r2 │ │ │ │ + mlaseq r4, r4, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92663,15 +92663,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ @ instruction: 0xb006fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, ror #5 │ │ │ │ + eorseq r5, r4, r4, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92684,15 +92684,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, asr r3 │ │ │ │ + eorseq r5, r4, r4, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92705,15 +92705,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, ip, asr #7 │ │ │ │ + eorseq r5, r4, r4, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldcls 8, cr2, [r3, #-4] │ │ │ │ andls r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -92808,15 +92808,15 @@ │ │ │ │ blls 0x24ec18 │ │ │ │ eorsle r2, r4, r3, lsl #22 │ │ │ │ vfnmsne.f64 d9, d12, d7 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00982d03 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ - cmnpvs r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ + orrvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r6, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r4, #840] @ 0x348 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andls r9, r3, #20, 20 @ 0x14000 │ │ │ │ @@ -92887,22 +92887,22 @@ │ │ │ │ strcc r1, [r4], #-2274 @ 0xfffff71e │ │ │ │ @ instruction: 0xf802f7ed │ │ │ │ stmiale r3!, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ @ instruction: 0x4640fa77 │ │ │ │ blx 0x1da8d3c │ │ │ │ @ instruction: 0xf640e6e4 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf603002f │ │ │ │ @ instruction: 0xf6406314 │ │ │ │ vhsub.s16 , , q7 │ │ │ │ - svclt 0x0000f877 │ │ │ │ - eorseq r5, r4, ip, lsr r4 │ │ │ │ + svclt 0x0000f887 │ │ │ │ + eorseq r5, r4, r4, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -92916,15 +92916,15 @@ │ │ │ │ rschi pc, r5, r0 │ │ │ │ svclt 0x008c2e03 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f02 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d4, d2 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ bl 0x12baf8 │ │ │ │ smlabbcs r0, r4, r2, r0 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf85280b6 │ │ │ │ strbmi r3, [r0], -r7, lsr #32 │ │ │ │ ldrbmi r9, [r2], -r7, lsl #24 │ │ │ │ @@ -93018,21 +93018,21 @@ │ │ │ │ stmiale r5!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf084e78f │ │ │ │ tstcs r1, r1, lsl #8 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf640af40 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf503002f │ │ │ │ vst2.16 {d22-d25}, [pc :128], r7 │ │ │ │ vqsub.s16 q3, q5, q15 │ │ │ │ - mcrcs 15, 0, pc, cr7, cr1, {3} @ │ │ │ │ + cdpcs 15, 0, cr15, cr7, cr1, {4} │ │ │ │ svcge 0x0023f67f │ │ │ │ @ instruction: 0xf63f2e27 │ │ │ │ @ instruction: 0xf646af20 │ │ │ │ vqdmlsl.s q11, d0, d20 │ │ │ │ @ instruction: 0xf7e42b96 │ │ │ │ @ instruction: 0x4607ff1f │ │ │ │ andeq lr, r5, #9216 @ 0x2400 │ │ │ │ @@ -93069,15 +93069,15 @@ │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ stmiale r8!, {r1, r2, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ stmdals r6, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf908f7e5 │ │ │ │ svclt 0x0000e723 │ │ │ │ - mlaseq r4, r8, r4, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc2290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stcls 12, cr9, [fp, #-40] @ 0xffffffd8 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ @@ -93095,15 +93095,15 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8df4663 │ │ │ │ strls ip, [r2], #-16 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ svclt 0x0000bc65 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + eorseq r5, r4, ip, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc22f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], {216} @ 0xd8 │ │ │ │ mrc 6, 0, r4, cr13, cr13, {0} │ │ │ │ @ instruction: 0x46063f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -93200,20 +93200,20 @@ │ │ │ │ andvs r5, r4, #1572864 @ 0x180000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 q9, q4, #64 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf812f1e3 │ │ │ │ + @ instruction: 0xf81ef1e3 │ │ │ │ addeq r4, fp, r6, asr r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ @ instruction: 0xee1d492b │ │ │ │ @@ -94702,25 +94702,25 @@ │ │ │ │ vmax.s8 d20, d9, d4 │ │ │ │ vst2. {d31-d32}, [pc :64], r7 │ │ │ │ biccs r7, r2, r0, asr #5 │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ mcrrne 14, 10, pc, r3, cr5 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ vhadd.s8 d29, d0, d8 │ │ │ │ - vmla.f d19, d0, d0[1] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ andls r0, r1, r1, lsr r1 │ │ │ │ - @ instruction: 0xf86af22c │ │ │ │ + @ instruction: 0xf87af22c │ │ │ │ cmplt r8, r3, lsl #12 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s16 d9, d0, d3 │ │ │ │ - @ instruction: 0x4601fe55 │ │ │ │ + strmi pc, [r1], -r5, ror #28 │ │ │ │ stmdavs sl, {r0, fp, ip, pc} │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ @ instruction: 0xffd6f246 │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andvs r9, sl, r3, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -94740,15 +94740,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mrcmi 13, 0, fp, cr12, cr0, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ ldrmi r9, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ - vrshr.s64 q9, q14, #64 │ │ │ │ + vmov.i32 d19, #1024 @ 0x00000400 │ │ │ │ ldmdbne r0!, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ @ instruction: 0xf966f24e │ │ │ │ andcc fp, r1, r4, lsr #2 │ │ │ │ svclt 0x00282840 │ │ │ │ eorvs r2, r0, r0, asr #32 │ │ │ │ andlt r1, r6, r0, ror r9 │ │ │ │ @@ -94756,15 +94756,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ movtcs r5, #3952 @ 0xf70 │ │ │ │ - mvncs pc, r0, asr #12 │ │ │ │ + tstpcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r0, r6, lsl #12 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d20, d24, d14 │ │ │ │ @ instruction: 0x2c00f943 │ │ │ │ andcc sp, r1, r0, ror #1 │ │ │ │ ldrb r6, [sp, r0, lsr #32] │ │ │ │ @@ -94773,19 +94773,19 @@ │ │ │ │ bl 0xfebc3d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8b0a34 │ │ │ │ eorcs fp, r0, #141 @ 0x8d │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x004ef23c │ │ │ │ + svc 0x005ef23c │ │ │ │ @ instruction: 0xf964f245 │ │ │ │ ldrmi r2, [r9], -r0, lsr #6 │ │ │ │ andls r2, r1, r1, lsl #4 │ │ │ │ - andcc pc, r8, r0, asr #12 │ │ │ │ + eorcc pc, r0, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdage r3, {ip, pc} │ │ │ │ @ instruction: 0xf91cf24e │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ vmax.f32 , q7, │ │ │ │ vsubw.s8 , q8, d8 │ │ │ │ mulsvs r8, r6, r3 │ │ │ │ @@ -94794,56 +94794,56 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r0, #64]! @ 0x40 │ │ │ │ + stc2l 2, cr15, [r0, #64] @ 0x40 │ │ │ │ vadd.i64 d6, d13, d0 │ │ │ │ - stmdbge r3, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404602 │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0f8002f │ │ │ │ - strb pc, [r0, r5, lsl #28]! @ │ │ │ │ + @ instruction: 0xe7e0fe11 │ │ │ │ @ instruction: 0xf95cf24e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xfe27088c │ │ │ │ eorcs fp, r8, #174 @ 0xae │ │ │ │ ldrbcc pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ bl 0x3b4fbc │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f932d │ │ │ │ vcgt.s d0, d12, d0 │ │ │ │ - eorcs lr, r0, #4064 @ 0xfe0 │ │ │ │ + eorcs lr, r0, #14, 30 @ 0x38 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - mrc 2, 7, APSR_nzcv, cr8, cr12, {1} │ │ │ │ + svc 0x0008f23c │ │ │ │ blcs 0x86c84 │ │ │ │ addshi pc, sl, r0 │ │ │ │ @ instruction: 0xf90af245 │ │ │ │ strne pc, [r8], #590 @ 0x24e │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - orrscc pc, r0, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0x33a8f640 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ nopcs {0} @ │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmdage r5!, {r0, ip, pc} │ │ │ │ @ instruction: 0xf8bef24e │ │ │ │ @ instruction: 0xf7ffa825 │ │ │ │ rsbvs pc, r0, fp, ror #29 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andls r8, r5, r6, asr #1 │ │ │ │ @ instruction: 0xf926f24a │ │ │ │ stmdals r5, {r0, r9, sl, lr} │ │ │ │ smlatbls r5, r1, r0, r6 │ │ │ │ - @ instruction: 0xf982f22d │ │ │ │ + @ instruction: 0xf992f22d │ │ │ │ blvc 0x1a282a0 │ │ │ │ andls r2, r0, r2, lsl #6 │ │ │ │ stmdbls r5, {r0, r2, r9, sp} │ │ │ │ stc 0, cr2, [sp] │ │ │ │ vqdmulh.s d23, d10, d2 │ │ │ │ vfma.f32 , q0, │ │ │ │ vorr.i32 , #2048 @ 0x00000800 │ │ │ │ @@ -94851,26 +94851,26 @@ │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xa15f8095 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0x2328a814 │ │ │ │ vcgt.s d9, d12, d12 │ │ │ │ - @ instruction: 0xf641eeb4 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + @ instruction: 0xf641eec4 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf6400131 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ vhadd.s32 d0, d13, d31 │ │ │ │ - strmi pc, [r3], -r1, lsl #17 │ │ │ │ + @ instruction: 0x4603f891 │ │ │ │ andcs fp, r1, #88, 2 │ │ │ │ ldmdage r4, {r6, r8, sp} │ │ │ │ vcgt.s32 d9, d12, d5 │ │ │ │ - strmi pc, [r6], -fp, ror #20 │ │ │ │ + @ instruction: 0x4606fa7b │ │ │ │ vadd.i32 d9, d11, d5 │ │ │ │ - mcrcs 14, 0, pc, cr1, cr11, {1} @ │ │ │ │ + cdpcs 14, 0, cr15, cr1, cr11, {2} │ │ │ │ andcs sp, r0, #61 @ 0x3d │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d18, d5, d13 │ │ │ │ stmdavs r9!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, ip, pc} │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs r2, #1 │ │ │ │ @@ -94885,28 +94885,28 @@ │ │ │ │ strpl pc, [r0, #-2819] @ 0xfffff4fd │ │ │ │ strbvc lr, [r2, #2885]! @ 0xb45 │ │ │ │ ldrne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdavs r3!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0x2128a80a │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ ldrmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xff529598 │ │ │ │ + blx 0xff929598 │ │ │ │ ldmdavs sl, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, pc, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8bdbd70 │ │ │ │ ldr r2, [pc, r2, rrx]! │ │ │ │ - subscc pc, r0, r0, asr #12 │ │ │ │ + rsbcc pc, r8, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ + stc2l 0, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ stmdage r6, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ blx 0x8a962c │ │ │ │ strne lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -94920,31 +94920,31 @@ │ │ │ │ stmdbls r7, {} @ │ │ │ │ strcs pc, [ip, #-2978] @ 0xfffff45e │ │ │ │ b 0x106d060 │ │ │ │ sbcseq r7, fp, r3, asr r0 │ │ │ │ strpl pc, [r1, #-2828] @ 0xfffff4f4 │ │ │ │ bl 0x11b30b0 │ │ │ │ str r0, [pc, r0, lsl #10]! │ │ │ │ - ldc2 2, cr15, [r4], #64 @ 0x40 │ │ │ │ + stc2l 2, cr15, [r4], {16} │ │ │ │ vadd.i64 d6, d13, d0 │ │ │ │ - stmdbge r5!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r5!, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404602 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf0f8002f │ │ │ │ - stmdavs r0!, {r0, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 2, cr15, [r8, #172]! @ 0xac │ │ │ │ + stmdavs r0!, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stc2l 2, cr15, [r8, #172] @ 0xac │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ vabd.s8 d30, d30, d24 │ │ │ │ vtst.16 , q0, │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x829698 │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xc29698 │ │ │ │ strmi sl, [r2], -r5, lsr #18 │ │ │ │ - addscc pc, ip, r0, asr #12 │ │ │ │ + adcscc pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + stc2 0, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ svclt 0x0000e798 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bmi 0x1ac1ed8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -94952,15 +94952,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vsubl.s8 , d16, d8 │ │ │ │ umulllt r2, r3, r6, r2 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ svceq 0x0000f1be │ │ │ │ strmi sp, [r3], -r9 │ │ │ │ - andsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + eormi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #2 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ andlt pc, r3, pc, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -94976,15 +94976,15 @@ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi r6, [lr], -r3, lsr #16 │ │ │ │ blcs 0x7e88c │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0x001af8b9 │ │ │ │ @ instruction: 0xf1d22120 │ │ │ │ - andls pc, r3, pc, ror #31 │ │ │ │ + strdls pc, [r3], -fp │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b981e1 │ │ │ │ @ instruction: 0xf1bee01a │ │ │ │ eorsle r0, r7, r0, lsl #30 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ andcs sl, r0, #112, 30 @ 0x1c0 │ │ │ │ ldmdaeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -95012,22 +95012,22 @@ │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r6, r2, lsl #2 │ │ │ │ @ instruction: 0xf8434596 │ │ │ │ ldmle fp, {r5, r8, r9, fp, ip}^ │ │ │ │ bcs 0x86f64 │ │ │ │ ldrmi sp, [r0], -sp, asr #32 │ │ │ │ vhsub.s32 d9, d3, d2 │ │ │ │ - @ instruction: 0xf8b9f92d │ │ │ │ + @ instruction: 0xf8b9f93d │ │ │ │ bls 0xf8f54 │ │ │ │ suble r2, r1, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf640681b │ │ │ │ - vmvn.i32 d20, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d20, d0, d0[2] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ pkhbtmi ip, r0, r0 │ │ │ │ andne pc, r3, sl, asr r8 @ │ │ │ │ @ instruction: 0x46924637 │ │ │ │ strls r4, [r2], #-1716 @ 0xfffff94c │ │ │ │ blmi 0x1ba4f4c │ │ │ │ @@ -95049,22 +95049,22 @@ │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ blls 0x12c628 │ │ │ │ ldrdge pc, [r0], -r3 │ │ │ │ @ instruction: 0x301af8b9 │ │ │ │ ldmle r6, {r0, r1, r4, r5, r7, r9, lr}^ │ │ │ │ ldrbmi r9, [r2], -r2, lsl #24 │ │ │ │ vmin.s32 d4, d3, d0 │ │ │ │ - stmdavs r7!, {r0, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r7!, {r0, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x4638813c │ │ │ │ - @ instruction: 0xf8dcf223 │ │ │ │ + @ instruction: 0xf8ecf223 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8b9a81e │ │ │ │ vqadd.s64 d8, d12, d10 │ │ │ │ - @ instruction: 0xf64fed18 │ │ │ │ + @ instruction: 0xf64fed28 │ │ │ │ vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldc 2, cr2, [pc, #600] @ 0x6d1f8 │ │ │ │ movwcs r7, #2887 @ 0xb47 │ │ │ │ ldmdavs r1, {r2, r9, ip, pc} │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ blvc 0x8285e8 │ │ │ │ @@ -95099,32 +95099,32 @@ │ │ │ │ blls 0x9d1cb8 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf10a9325 │ │ │ │ ldrbmi r0, [r6, #-2592] @ 0xfffff5e0 │ │ │ │ ldrtmi sp, [fp], -fp, ror #3 │ │ │ │ andcs sl, r1, #1966080 @ 0x1e0000 │ │ │ │ vrhadd.s32 d2, d12, d16 │ │ │ │ - blls 0x16b4d8 │ │ │ │ + blls 0x16b518 │ │ │ │ svcge 0x0070ee1d │ │ │ │ @ instruction: 0xb1ef699f │ │ │ │ cdpls 2, 0, cr2, cr3, cr0, {0} │ │ │ │ @ instruction: 0x4617465b │ │ │ │ svcge 0x0070ee1d │ │ │ │ andscc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldmibvs r3!, {r4, r8, sp}^ │ │ │ │ tstls ip, #268435456 @ 0x10000000 │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbsgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf90cf22c │ │ │ │ + @ instruction: 0xf91cf22c │ │ │ │ @ instruction: 0x463069b6 │ │ │ │ @ instruction: 0xf984f23d │ │ │ │ mcrrne 8, 6, r6, r1, cr3 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf902f22c │ │ │ │ + @ instruction: 0xf912f22c │ │ │ │ strbmi r1, [r3, #-3195] @ 0xfffff385 │ │ │ │ blvs 0xfeb21140 │ │ │ │ strtmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50780bd │ │ │ │ ldrmi r5, [pc], -r5, lsr #4 │ │ │ │ andscc r4, r8, #12, 22 @ 0x3000 │ │ │ │ @@ -95140,40 +95140,40 @@ │ │ │ │ addeq r2, fp, r0, lsl #26 │ │ │ │ addeq r2, fp, sl, ror ip │ │ │ │ addeq r2, fp, ip, asr #24 │ │ │ │ ldrdeq r2, [fp], r0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdage lr, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x21202201 │ │ │ │ - @ instruction: 0xf8d2f22c │ │ │ │ + @ instruction: 0xf8e2f22c │ │ │ │ @ instruction: 0xf6424b82 │ │ │ │ strtmi r1, [r8], #1367 @ 0x557 │ │ │ │ blvc 0x2028770 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0x2600a81a │ │ │ │ blvc 0x7a8738 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ bl 0x152978 │ │ │ │ ldmhi fp, {r3, r6, r8, r9} │ │ │ │ tstls sl, #1526726656 @ 0x5b000000 │ │ │ │ vadd.i32 q3, q6, │ │ │ │ - andcs pc, r1, #12124160 @ 0xb90000 │ │ │ │ + andcs pc, r1, #13172736 @ 0xc90000 │ │ │ │ stmdavs r3!, {r0, r4, r9, sl, lr}^ │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf8b0f22c │ │ │ │ + @ instruction: 0xf8c0f22c │ │ │ │ @ instruction: 0xf8b94b72 │ │ │ │ @ instruction: 0x4631201a │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strtmi r9, [sl], #-2050 @ 0xfffff7fe │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldmhi sp, {r3, r4, r5, r9, sp} │ │ │ │ - ldc 2, cr15, [ip], #-240 @ 0xffffff10 │ │ │ │ + mcrr 2, 3, pc, ip, cr12 @ │ │ │ │ stmdals r3, {r0, r1, r2, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff9607 │ │ │ │ blls 0x1ac344 │ │ │ │ @ instruction: 0xf8dd4607 │ │ │ │ @ instruction: 0x960c801c │ │ │ │ @ instruction: 0xf1086819 │ │ │ │ strtmi r0, [fp], #-824 @ 0xfffffcc8 │ │ │ │ @@ -95189,41 +95189,41 @@ │ │ │ │ blx 0xfe92d5b6 │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp}^ │ │ │ │ andcs pc, r0, #6144 @ 0x1800 │ │ │ │ rscvc lr, r1, #67584 @ 0x10800 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ cdp2 2, 2, cr15, cr8, cr4, {2} │ │ │ │ @ instruction: 0xf0f39010 │ │ │ │ - movwcs pc, #2761 @ 0xac9 @ │ │ │ │ + movwcs pc, #2773 @ 0xad5 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, ip, pc}^ │ │ │ │ andcs fp, r1, #20, 6 @ 0x50000000 │ │ │ │ teqcs r8, r3, lsr #18 │ │ │ │ @ instruction: 0x26009318 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andsls r6, r1, r3, ror #18 │ │ │ │ @ instruction: 0xf1439319 │ │ │ │ stmdals r2, {r8, r9} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r8, sp, lr}^ │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x96179516 │ │ │ │ - @ instruction: 0xf858f22c │ │ │ │ + @ instruction: 0xf868f22c │ │ │ │ strbmi r6, [r1], -r3, ror #16 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf852f22c │ │ │ │ + @ instruction: 0xf862f22c │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ andcs r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xf84cf22c │ │ │ │ + @ instruction: 0xf85cf22c │ │ │ │ vadd.i32 q3, , q8 │ │ │ │ - blmi 0x10ab200 │ │ │ │ + blmi 0x10ab240 │ │ │ │ blls 0xa47268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ eorlt r9, r9, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldcllt 1, cr15, [sl, #-840]! @ 0xfffffcb8 │ │ │ │ + stclt 1, cr15, [r6, #840] @ 0x348 │ │ │ │ @ instruction: 0xe737461f │ │ │ │ blcs 0x873a8 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r9, ip, asr r1 │ │ │ │ @@ -95281,26 +95281,26 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc4508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vaddhn.i16 d17, q8, q4 │ │ │ │ umulllt r2, r2, r6, r4 @ │ │ │ │ tstlt r8, r0, lsr #16 │ │ │ │ - blx 0xffca9bcc │ │ │ │ + blx 0xa9bce │ │ │ │ eorvs r2, r3, r0, lsl #6 │ │ │ │ cmppcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ mcrrne 8, 1, r6, r2, cr8 │ │ │ │ stmiavs r1!, {r0, r1, r2, ip, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d1 │ │ │ │ blls 0xeb850 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r1, r3, r4, sp, lr}^ │ │ │ │ vorr d11, d11, d8 │ │ │ │ - movwcs pc, #2779 @ 0xadb @ │ │ │ │ + movwcs pc, #2795 @ 0xaeb @ │ │ │ │ andlt r6, r2, r3, rrx │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -95310,39 +95310,39 @@ │ │ │ │ vaddhn.i16 d17, q8, q8 │ │ │ │ umulllt r2, r2, r6, r4 @ │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf640bd10 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7ce002f │ │ │ │ bicslt pc, r8, r5, lsl #31 │ │ │ │ - stc2l 0, cr15, [r6, #-860] @ 0xfffffca4 │ │ │ │ + ldc2l 0, cr15, [r2, #-860] @ 0xfffffca4 │ │ │ │ vcge.s8 d18, d5, d11 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf6400134 │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ + vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - bicscc pc, ip, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - mrc2 0, 7, pc, cr8, cr6, {6} │ │ │ │ + @ instruction: 0xff04f0d6 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbmi pc, [r4], #-1600 @ 0xfffff9c0 @ │ │ │ │ + strbtmi pc, [ip], #-1600 @ 0xfffff9c0 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x6d3dc │ │ │ │ - cmnpvs ip, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + orrsvs pc, r4, #1342177284 @ 0x50000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppmi r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-538 @ 0xfffffde6 │ │ │ │ - @ instruction: 0xff6cf1e0 │ │ │ │ + @ instruction: 0xff78f1e0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc45fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrdcs pc, [ip], r0 │ │ │ │ bcs 0x99618 │ │ │ │ @ instruction: 0xf8d0d13a │ │ │ │ @@ -95356,22 +95356,22 @@ │ │ │ │ @ instruction: 0xf04ebf08 │ │ │ │ ldmvs fp, {r0, r9, sl, fp} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf012685a │ │ │ │ @ instruction: 0xd1270c10 │ │ │ │ ldrble r0, [r4, #1682]! @ 0x692 │ │ │ │ - orrvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + @ instruction: 0x63a4f245 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 96), r0 │ │ │ │ + cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1e01243 │ │ │ │ - @ instruction: 0xf1beff33 │ │ │ │ + @ instruction: 0xf1beff3f │ │ │ │ andle r0, fp, r0, lsl #30 │ │ │ │ vst2.8 {d22-d23}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf427c │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andmi r0, sl, r4, lsl #6 │ │ │ │ eorvs r4, fp, r3, lsl r3 │ │ │ │ @@ -95394,15 +95394,15 @@ │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ strbtmi r5, [r8], -r8, lsl #10 │ │ │ │ stmib sp, {r4, r8, sl, ip, sp}^ │ │ │ │ eorcs r2, r0, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0x9c104b4d │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x1ca9dd4 │ │ │ │ + b 0xfe0a9dd4 │ │ │ │ cdpeq 1, 3, cr15, cr8, cr13, {0} │ │ │ │ strls r4, [r6, #-1772] @ 0xfffff914 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ ldm lr, {r9, sp} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r8], -r3 │ │ │ │ @@ -95448,15 +95448,15 @@ │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d14 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - mrc2 0, 7, pc, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xff08f0fd │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, sp, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95523,93 +95523,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], sl, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0fc4616 │ │ │ │ - smlaltblt pc, r0, sp, ip @ │ │ │ │ + strhlt pc, [r0, #-201] @ 0xffffff37 @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x0691681a │ │ │ │ ldrbeq sp, [r2, #1065] @ 0x429 │ │ │ │ andlt sp, sl, sl, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0fc9306 │ │ │ │ - @ instruction: 0x4601fbbf │ │ │ │ + strmi pc, [r1], -fp, asr #23 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ andls r9, r6, r6, lsl #22 │ │ │ │ ldmdavs fp, {r6, r9, sl, lr} │ │ │ │ svccc 0x0000f413 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d18-d21}, [pc], r0 │ │ │ │ addseq r2, fp, #128, 4 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @ instruction: 0xf7a42200 │ │ │ │ stmdals r6, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0fc41f0 │ │ │ │ - movwls fp, #39847 @ 0x9ba7 │ │ │ │ + movwls fp, #39859 @ 0x9bb3 │ │ │ │ ldmibvs r2!, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ sbcmi pc, r0, #216, 16 @ 0xd80000 │ │ │ │ blvc 0x128da8 │ │ │ │ andls r4, r8, #49283072 @ 0x2f00000 │ │ │ │ @ instruction: 0x5604e9d6 │ │ │ │ blvc 0x228d9c │ │ │ │ @ instruction: 0xff4af7a6 │ │ │ │ blvc 0x228de4 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ andvs lr, r4, sp, asr #19 │ │ │ │ - rsbsmi pc, r8, r0, asr #12 │ │ │ │ + addsmi pc, r0, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strls r9, [r2, -r3, lsl #10] │ │ │ │ blvc 0xa8dbc │ │ │ │ - blx 0xff1a9b7e │ │ │ │ + blx 0xff4a9b7e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x0000e7b1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc499c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x771764 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstle pc, r3, lsl #5 │ │ │ │ tstcs r0, r8, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0b050d1 │ │ │ │ - stmdblt r0!, {r0, r1, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf81cf107 │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf828f107 │ │ │ │ andlt fp, r3, r8, ror r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0b0bd00 │ │ │ │ - @ instruction: 0xf107f8d9 │ │ │ │ - stmdacs r0, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf107f8e5 │ │ │ │ + stmdacs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ andlt sp, r3, pc, ror #1 │ │ │ │ bl 0x1ab964 │ │ │ │ - ldmdalt sl, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - sbcsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + stmdalt r6!, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ + rscmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), r0 │ │ │ │ + cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1e02202 │ │ │ │ - svclt 0x0000fd5d │ │ │ │ + svclt 0x0000fd69 │ │ │ │ addeq r2, fp, r6, lsl #11 │ │ │ │ addeq r2, fp, r0, asr r3 │ │ │ │ - ldrhteq r5, [r4], -r4 │ │ │ │ + eorseq r5, r4, ip, asr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strmi r6, [r5], -fp, asr #19 │ │ │ │ @@ -95659,51 +95659,51 @@ │ │ │ │ stmdbvs r3!, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0058039b │ │ │ │ strle r6, [r4, #-2086] @ 0xfffff7da │ │ │ │ strtmi r6, [r8], -fp, lsr #28 │ │ │ │ @ instruction: 0x47986fdb │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0fc2100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmibvs r3!, {r0, r1, r4, r6, r7, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ @ instruction: 0xf7a6461f │ │ │ │ @ instruction: 0x4632fe75 │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - andspl pc, r4, r0, asr #12 │ │ │ │ + eorpl pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffe29d18 │ │ │ │ + blx 0x129d1a │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ tstlt fp, #588 @ 0x24c │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xe7b94798 │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8f9b0 │ │ │ │ ldmdavs r3!, {r0, r1, r2, r5, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1049]! @ 0x419 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ - rscmi pc, r8, r0, asr #12 │ │ │ │ + andpl pc, r0, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff7a9d4c │ │ │ │ + blx 0xffaa9d4c │ │ │ │ @ instruction: 0xe79a6838 │ │ │ │ sbcscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xd1a83301 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ strtmi r0, [r8], -r1, lsl #6 │ │ │ │ sbcscc pc, r0, #12910592 @ 0xc50000 │ │ │ │ ldc2 0, cr15, [r4, #-0] │ │ │ │ - msrmi (UNDEF: 96), r0 │ │ │ │ + cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andpl pc, r8, r0, asr #12 │ │ │ │ + eorpl pc, r0, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 , q12, │ │ │ │ - svclt 0x0000fa91 │ │ │ │ - ldrsbteq r5, [r4], -r0 │ │ │ │ + svclt 0x0000faa1 │ │ │ │ + eorseq r5, r4, r8, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xb0994bb8 │ │ │ │ ldmdavs fp, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @@ -95871,111 +95871,111 @@ │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8fcb0 │ │ │ │ blls 0x221f54 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x463ad5bf │ │ │ │ @ instruction: 0xf6404621 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0fc002f │ │ │ │ - sbfx pc, fp, #18, #23 │ │ │ │ + ldr pc, [r6, r7, ror #18]! │ │ │ │ @ instruction: 0xf0004650 │ │ │ │ @ instruction: 0xf8dafb99 │ │ │ │ @ instruction: 0x4680327c │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bge 0x3998f4 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ blx 0xfef2bc7e │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ svclt 0x0000e713 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - cdp2 0, 6, cr15, cr10, cr15, {5} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr15, {5} │ │ │ │ @ instruction: 0xf8cdab0c │ │ │ │ smladxls sl, r0, r0, r8 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ ldrbmi r0, [r0], -pc │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ blx 0xe29cca │ │ │ │ @ instruction: 0xf0af4604 │ │ │ │ - @ instruction: 0xf8dafe71 │ │ │ │ + @ instruction: 0xf8dafe7d │ │ │ │ bl 0x13a648 │ │ │ │ subsvs r0, r7, r6, asr #5 │ │ │ │ eorsmi pc, r6, r3, asr #16 │ │ │ │ vabd.s8 d30, d0, d31 │ │ │ │ @ instruction: 0xf640310f │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf106002f │ │ │ │ - ldmib sl, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sl, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r2, [ip, r2, lsr #6] │ │ │ │ @ instruction: 0xf422bf46 │ │ │ │ @ instruction: 0xf0235392 │ │ │ │ @ instruction: 0x4613031a │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ smmlaeq r8, fp, r1, sp │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8ca0204 │ │ │ │ strmi r2, [fp], r8, lsl #1 │ │ │ │ - ldc2 1, cr15, [r6, #24] │ │ │ │ + stc2 1, cr15, [r2, #24]! │ │ │ │ @ instruction: 0x307ff89a │ │ │ │ blcs 0x9a870 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf88a2300 │ │ │ │ @ instruction: 0xf8da307f │ │ │ │ @ instruction: 0x462342d0 │ │ │ │ andsle r1, r3, r2, ror #24 │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ @ instruction: 0x46d3ae94 │ │ │ │ @ instruction: 0xf022e64f │ │ │ │ movwcs r0, #8832 @ 0x2280 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ addcs pc, r8, sl, asr #17 │ │ │ │ sbcscc pc, r0, #13238272 @ 0xca0000 │ │ │ │ - ldc2l 1, cr15, [r8, #-24]! @ 0xffffffe8 │ │ │ │ + stc2 1, cr15, [r4, #24] │ │ │ │ sbcscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ @ instruction: 0xe7eb461c │ │ │ │ vst1.64 {d20-d22}, [pc :64], r3 │ │ │ │ strb r3, [sl], -r0, lsl #9 │ │ │ │ @ instruction: 0x101cf8db │ │ │ │ stmibvs r3!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ - rsbpl pc, ip, r0, asr #12 │ │ │ │ + addpl pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf8dcf0fc │ │ │ │ + @ instruction: 0xf8e8f0fc │ │ │ │ @ instruction: 0xf8dbe730 │ │ │ │ blcs 0x7a774 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ blcs 0x883e0 │ │ │ │ @ instruction: 0xe655d1f8 │ │ │ │ @ instruction: 0xf86af24d │ │ │ │ blx 0x1fabc08 │ │ │ │ - msrmi (UNDEF: 96), r0 │ │ │ │ + cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subpl pc, r8, r0, asr #12 │ │ │ │ + rsbpl pc, r0, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vhsub.s16 q1, q4, │ │ │ │ - @ instruction: 0xf640f88d │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + @ instruction: 0xf640f89d │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ blmi 0x12de68 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf880f218 │ │ │ │ - ldrsbteq r5, [r4], -ip │ │ │ │ - eorseq r5, r4, r8, ror #13 │ │ │ │ + @ instruction: 0xf890f218 │ │ │ │ + ldrshteq r5, [r4], -r4 │ │ │ │ + eorseq r5, r4, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc4fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ vhadd.s16 d3, d27, d24 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ ldrdlt pc, [r3], -sp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ @@ -96069,15 +96069,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blmi 0xfe31a1c8 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ smlatbls fp, r8, r0, r3 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 2, cr15, [sl], {27} │ │ │ │ + ldc2 2, cr15, [sl], {27} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0x46048097 │ │ │ │ @ instruction: 0xf912f7a5 │ │ │ │ vnmls.f64 d4, d29, d2 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #4, 20 @ 0x4000 │ │ │ │ @@ -96159,61 +96159,61 @@ │ │ │ │ @ instruction: 0xf7ff2312 │ │ │ │ @ instruction: 0x4601f9f9 │ │ │ │ ldmib sp, {r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ bl 0xfa8e0 │ │ │ │ sbcsvs r0, sp, r3, asr #7 │ │ │ │ eorseq pc, r7, r2, asr #16 │ │ │ │ @ instruction: 0xf0afe7a8 │ │ │ │ - blge 0x42d1fc │ │ │ │ + blge 0x42d22c │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ stmdals r4, {r0, r1, r2, r3} │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ @ instruction: 0xf918f007 │ │ │ │ @ instruction: 0xf0af9008 │ │ │ │ - stmdbls r8, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf640e79f │ │ │ │ - vrshr.s64 q10, q2, #64 │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf640022f │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0x8bf988 │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8def1e0 │ │ │ │ + @ instruction: 0xf8eaf1e0 │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x90188 │ │ │ │ @ instruction: 0xf64fd09a │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r3, #1051] @ 0x41b │ │ │ │ @ instruction: 0xf640462a │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ tstls r9, pc, lsr #32 │ │ │ │ - mcr2 0, 7, pc, cr12, cr11, {7} @ │ │ │ │ + mrc2 0, 7, pc, cr8, cr11, {7} │ │ │ │ str r9, [r9, r9, lsl #18] │ │ │ │ cdp2 2, 8, cr15, cr6, cr12, {2} │ │ │ │ - sbcpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + rscpl pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msrmi (UNDEF: 96), r0 │ │ │ │ + cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x376aa4 │ │ │ │ - @ instruction: 0xf8b6f1e0 │ │ │ │ - ldrpl pc, [r8, #1600]! @ 0x640 │ │ │ │ + @ instruction: 0xf8c2f1e0 │ │ │ │ + ldrbpl pc, [r0, #1600] @ 0x640 @ │ │ │ │ streq pc, [pc, #-704]! @ 0x6dea8 │ │ │ │ - msrmi (UNDEF: 96), r0 │ │ │ │ + cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ strtmi r7, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf1e09500 │ │ │ │ - @ instruction: 0xf7a2f8a7 │ │ │ │ + @ instruction: 0xf7a2f8b3 │ │ │ │ svclt 0x0000f87b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq r1, fp, lr, lsr #27 │ │ │ │ - ldrshteq r5, [r4], -ip │ │ │ │ + eorseq r5, r4, r4, lsl r7 │ │ │ │ stcpl 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0x4603b510 │ │ │ │ @ instruction: 0xf8dc4696 │ │ │ │ mrslt ip, (UNDEF: 0) │ │ │ │ @ instruction: 0xf1014460 │ │ │ │ ldmibvs ip, {r2, r3, r5, r9}^ │ │ │ │ @@ -96227,15 +96227,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc53d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf2198 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ - @ instruction: 0xf836f0fb │ │ │ │ + @ instruction: 0xf842f0fb │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ movtcc pc, #50755 @ 0xc643 @ │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @@ -96243,39 +96243,39 @@ │ │ │ │ strtmi fp, [r0], -fp, lsl #2 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldc2l 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ strmi r6, [r5], -r3, lsr #28 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ tstlt fp, fp, lsl sl │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - @ instruction: 0xf816f0fb │ │ │ │ + @ instruction: 0xf822f0fb │ │ │ │ mvnlt r6, r3, lsl #17 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ strtmi fp, [r8], -r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ bcs 0x9ad9c │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ eorvs pc, r4, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r6], {244} @ 0xf4 │ │ │ │ + stc2l 0, cr15, [r2], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf640e7e5 │ │ │ │ - vmla.f d21, d16, d0[6] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x12e334 │ │ │ │ vhsub.s16 q1, , │ │ │ │ - svclt 0x0000fe1b │ │ │ │ + svclt 0x0000fe2b │ │ │ │ addeq r1, fp, r2, asr fp │ │ │ │ - eorseq r5, r4, r4, lsl r7 │ │ │ │ + eorseq r5, r4, ip, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc5490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ ldmdavc sl, {r2, r9, sl, lr} │ │ │ │ @@ -96284,56 +96284,56 @@ │ │ │ │ ldrdlt r6, [r9, #129]! @ 0x81 │ │ │ │ @ instruction: 0xb3a96911 │ │ │ │ teqlt r1, #593920 @ 0x91000 │ │ │ │ movwls r6, #6290 @ 0x1892 │ │ │ │ blls 0xc0100 │ │ │ │ andsvc r2, sl, r1, lsl #4 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ - ldc2l 1, cr15, [r4], {209} @ 0xd1 │ │ │ │ + stc2l 1, cr15, [r0], #836 @ 0x344 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rsbcc pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xff38f010 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrmi (UNDEF: 96), r0 │ │ │ │ + cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvs pc, ip, r0, asr #12 │ │ │ │ + eorsvs pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d4, d7, d4 │ │ │ │ - @ instruction: 0xf640fdd7 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + @ instruction: 0xf640fde7 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ blmi 0x2ae3d4 │ │ │ │ andsmi pc, r6, #64, 4 │ │ │ │ - stc2l 2, cr15, [sl, #92] @ 0x5c │ │ │ │ - msrmi (UNDEF: 96), r0 │ │ │ │ + ldc2l 2, cr15, [sl, #92] @ 0x5c │ │ │ │ + cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r4, r0, asr #12 │ │ │ │ + subvs pc, ip, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s16 d4, d7, d5 │ │ │ │ - svclt 0x0000fdbd │ │ │ │ - eorseq r5, r4, r4, lsr #14 │ │ │ │ + svclt 0x0000fdcd │ │ │ │ + eorseq r5, r4, ip, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf0109001 │ │ │ │ stmdals r1, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - tstppl r5, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl sp, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf0faeb04 │ │ │ │ - svclt 0x0000bfbb │ │ │ │ + svclt 0x0000bfc7 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00144219 │ │ │ │ andcs r2, r0, r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ @@ -96386,57 +96386,57 @@ │ │ │ │ bl 0xfebc5648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r8, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ @ instruction: 0xf640b18a │ │ │ │ - vmull.s8 q11, d16, d0 │ │ │ │ + @ instruction: 0xf2c06c98 │ │ │ │ @ instruction: 0xf2450c2f │ │ │ │ - vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vmla.f d22, d0, d0[5] │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ subscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf1dfc000 │ │ │ │ - andcs pc, r5, #37, 30 @ 0x94 │ │ │ │ + andcs pc, r5, #49, 30 @ 0xc4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ sbcscs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc569c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - tstpcs r0, r7, ror #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r3, ror r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r1, lsr #21 │ │ │ │ + strmi pc, [r8], -sp, lsr #21 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - tstpcs r0, r9, lsl #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsl r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r7, lsr #18 │ │ │ │ + @ instruction: 0x4608f933 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x7e76c │ │ │ │ @@ -96466,40 +96466,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #576 @ 0x240 │ │ │ │ + andcs pc, r0, #1344 @ 0x540 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4610fcf9 │ │ │ │ + ldrmi pc, [r0], -r5, lsl #26 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #3520 @ 0xdc0 │ │ │ │ + andcs pc, r0, #4288 @ 0x10c0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - ldrmi pc, [r0], -r7, lsr #26 │ │ │ │ + @ instruction: 0x4610fd33 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -96510,15 +96510,15 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129c80 │ │ │ │ blvc 0x1a9c84 │ │ │ │ - stc2l 0, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ + ldc2l 0, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -96537,15 +96537,15 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129cf0 │ │ │ │ blvc 0x1a9cf4 │ │ │ │ - stc2l 0, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ + stc2l 0, cr15, [lr, #976]! @ 0x3d0 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -96586,31 +96586,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strbne pc, [r1, r5, asr #25] @ │ │ │ │ + @ instruction: 0x17c1fcd1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - movwcs pc, #3197 @ 0xc7d @ │ │ │ │ + movwcs pc, #3209 @ 0xc89 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strbne pc, [r1, r1, lsl #25] @ │ │ │ │ + strbne pc, [r1, sp, lsl #25] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -102032,44 +102032,44 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x73ce8 @ │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7e930ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcaef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ - cdp2 0, 3, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 0, 3, cr15, cr14, cr9, {5} │ │ │ │ @ instruction: 0x13b4f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @ instruction: 0xf0a94010 │ │ │ │ - @ instruction: 0xf240be3d │ │ │ │ + vceq.f32 , q0, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ cdp2 0, 12, cr15, cr12, cr1, {0} │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - blx 0xff330120 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr9, {5} │ │ │ │ + blx 0xff630120 │ │ │ │ + cdp2 0, 5, cr15, cr4, cr9, {5} │ │ │ │ @ instruction: 0x13a8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi lr, [r0], #-2499 @ 0xfffff63d │ │ │ │ mcrr2 7, 13, pc, r0, cr4 @ │ │ │ │ vtbl.8 d4, {d15-d18}, d7 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstcc r1, r0, lsl #30 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 0, cr15, cr14, cr9, {5} │ │ │ │ + cdplt 0, 1, cr15, cr10, cr9, {5} │ │ │ │ addseq lr, r6, #220, 2 @ 0x37 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcaf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1010fe0 │ │ │ │ addlt r0, r4, ip, lsl r4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -102116,43 +102116,43 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xe7bfd1fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ subsgt pc, r0, r5, asr #17 │ │ │ │ tstle r2, r1, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2411 @ 0xfffff695 │ │ │ │ vshl.s8 , q12, q9 │ │ │ │ - vmls.i d18, d16, d0[2] │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ vshl.s8 d16, d31, d5 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128] │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf1da9400 │ │ │ │ - bl 0xb2728 │ │ │ │ + bl 0xb2758 │ │ │ │ stmibvs r2, {r0, r6, r8, r9}^ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7fa441a │ │ │ │ ldmib sp, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ str r0, [sl, r2, lsl #2]! │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ subscc pc, r9, #64, 4 │ │ │ │ - blx 0x530610 │ │ │ │ + blx 0x830610 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcb0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ stmdbvs r6, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - stc2 0, cr15, [sl, #676] @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r6, #676] @ 0x2a4 │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ bcs 0x97c48 │ │ │ │ rschi pc, r5, r0, asr #32 │ │ │ │ @@ -102207,15 +102207,15 @@ │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ b 0xfe10585c │ │ │ │ @ instruction: 0xf0f74212 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000d06a │ │ │ │ addhi pc, r8, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle r0, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d26 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r1, r4, r7, r8, r9} │ │ │ │ @@ -102278,30 +102278,30 @@ │ │ │ │ adcle r2, r2, r0, lsl #28 │ │ │ │ @ instruction: 0xf0014630 │ │ │ │ @ instruction: 0xf8d6fcff │ │ │ │ mcrcs 2, 0, r6, cr0, cr4, {3} │ │ │ │ @ instruction: 0xe79ad1f8 │ │ │ │ blcs 0x8e160 │ │ │ │ @ instruction: 0xe79fd1fc │ │ │ │ - ldc2l 0, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [sl], {169} @ 0xa9 │ │ │ │ eoreq pc, r8, r5, lsl #2 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r4], {250} @ 0xfa │ │ │ │ + stc2l 0, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf43f3600 │ │ │ │ ldrb sl, [ip, sp, ror #30] │ │ │ │ addseq lr, r6, #224, 2 @ 0x38 │ │ │ │ teqpmi r5, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0f74200 │ │ │ │ - svclt 0x0000b80f │ │ │ │ + svclt 0x0000b81b │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdblt r3!, {r0, r1, r3, r4, fp, ip, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ @@ -102339,16 +102339,16 @@ │ │ │ │ bl 0xfebcb3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ blmi 0x1d18dc4 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ - stc2 0, cr15, [r2], {169} @ 0xa9 │ │ │ │ + ldc2 0, cr15, [r0], {169} @ 0xa9 │ │ │ │ + stc2 0, cr15, [lr], {169} @ 0xa9 │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ @ instruction: 0xf010f9ab │ │ │ │ @@ -102367,15 +102367,15 @@ │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 0x74e2c │ │ │ │ addhi pc, r5, r0, asr #32 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strteq pc, [r8], -r4, lsl #2 │ │ │ │ - blx 0xbb062a │ │ │ │ + blx 0xeb062a │ │ │ │ blvs 0xfe8ce7cc │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ @@ -102420,74 +102420,74 @@ │ │ │ │ blx 0x80e42 │ │ │ │ vhsub.s8 d31, d14, d2 │ │ │ │ vshr.s64 d17, d20, #64 │ │ │ │ b 0xfe0fc55c │ │ │ │ blx 0xc0c52 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xf89cf0f7 │ │ │ │ + @ instruction: 0xf8a8f0f7 │ │ │ │ ldmiblt fp!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r3, lsr #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ streq pc, [r2, r5, lsl #18] │ │ │ │ svcge 0x0076f57f │ │ │ │ - asrscs pc, r2, #4 @ │ │ │ │ + biccs pc, r8, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscscs pc, r8, r2, asr #4 │ │ │ │ + andscc pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbscs r4, r0, #15360 @ 0x3c00 │ │ │ │ - stc2 2, cr15, [lr, #68]! @ 0x44 │ │ │ │ - blx 0x1030602 │ │ │ │ + ldc2 2, cr15, [lr, #68]! @ 0x44 │ │ │ │ + blx 0x1330602 │ │ │ │ vmin.s8 d20, d14, d16 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf0fa2196 │ │ │ │ - @ instruction: 0x9c00fb95 │ │ │ │ + @ instruction: 0x9c00fba1 │ │ │ │ vaba.s8 q15, q11, q2 │ │ │ │ vadd.f32 , q1, │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vshr.s64 q9, q12, #64 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x134440 │ │ │ │ vhsub.s16 q1, , │ │ │ │ - svclt 0x0000fd95 │ │ │ │ + svclt 0x0000fda5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r8, ror #14 │ │ │ │ + eorseq r5, r4, r0, lsl #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldrmi r2, [r7], -r0, lsl #12 │ │ │ │ - blx 0x5b0656 │ │ │ │ + blx 0x8b0656 │ │ │ │ adcne pc, r8, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - stc2l 0, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 0, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a07600 │ │ │ │ @ instruction: 0xf0fa0528 │ │ │ │ - @ instruction: 0x4604fd75 │ │ │ │ + strmi pc, [r4], -r1, lsl #27 │ │ │ │ @ instruction: 0xf1a0b128 │ │ │ │ and r0, r2, r8, lsr #8 │ │ │ │ @ instruction: 0xf1a04625 │ │ │ │ strtmi r0, [r8], -r8, lsr #8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ movwcs pc, #3421 @ 0xd5d @ │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ cmplt ip, r8, lsr #32 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - stc2l 0, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 0, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [fp, #-496] @ 0xfffffe10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -102518,36 +102518,36 @@ │ │ │ │ beq 0xb05bc │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0a98ff0 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff58f7d3 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ vmax.s8 q10, q7, │ │ │ │ vaddl.s8 , d16, d24 │ │ │ │ stmib sp, {r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0fa6900 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r0, ror #1 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a06900 │ │ │ │ @ instruction: 0xf0fa0828 │ │ │ │ - @ instruction: 0x4604fcfb │ │ │ │ + strmi pc, [r4], -r7, lsl #26 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ strteq pc, [r8], #-416 @ 0xfffffe60 │ │ │ │ andsle r4, fp, r3, asr #11 │ │ │ │ tstcs r1, r0, asr #12 │ │ │ │ stc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ - stc2l 0, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + ldc2l 0, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ @ instruction: 0xb3ab4620 │ │ │ │ andle r4, r6, ip, asr r5 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ blls 0x133850 │ │ │ │ strteq pc, [r8], #-419 @ 0xfffffe5d │ │ │ │ strtmi lr, [r0], sl, ror #15 │ │ │ │ @@ -102584,309 +102584,309 @@ │ │ │ │ bfi r4, ip, (invalid: 12:3) │ │ │ │ teqpvc r4, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8e600 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbsvc pc, r4, r5, asr #4 │ │ │ │ + addvc pc, ip, r5, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - stclt 0, cr15, [lr], {207} @ 0xcf │ │ │ │ + ldclt 0, cr15, [sl], {207} @ 0xcf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, asr #20 │ │ │ │ vcge.s8 q9, q9, │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - andscc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + eorcc pc, r8, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr15, {6} │ │ │ │ - eorsmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + cdp2 0, 8, cr15, cr8, cr15, {6} │ │ │ │ + subsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ movwcs pc, #54852 @ 0xd644 @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ orrvs r6, r3, #134217728 @ 0x8000000 │ │ │ │ addcs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ teqpcc sp, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - msrcc R12_usr, r2 │ │ │ │ + teqpcc ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwcs lr, #63936 @ 0xf9c0 │ │ │ │ sbcsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vshl.s8 q11, q1, q2 │ │ │ │ vsubl.s8 , d16, d5 │ │ │ │ strvs r0, [r3, #519] @ 0x207 │ │ │ │ vrshl.s8 q11, q1, q2 │ │ │ │ vqdmlal.s q11, d16, d1[5] │ │ │ │ strtmi r0, [r0], -r7, lsl #6 │ │ │ │ rsbscs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - mcr2 0, 1, pc, cr0, cr2, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr12, cr2, {6} @ │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - msrcc R12_fiq, r2 │ │ │ │ + cmppcc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ orrne pc, r9, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ - subsne pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + rsbsne pc, r4, #1342177284 @ 0x50000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf6449300 │ │ │ │ vsubw.s8 , q0, d9 │ │ │ │ tstls r5, r7, lsl #6 │ │ │ │ - stc2 0, cr15, [r0], #832 @ 0x340 │ │ │ │ + stc2 0, cr15, [ip], #832 @ 0x340 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - eorscc pc, r4, #536870916 @ 0x20000004 │ │ │ │ + subcc pc, ip, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9acf0d3 │ │ │ │ + @ instruction: 0xf9b8f0d3 │ │ │ │ vmax.s8 d20, d2, d16 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ vqdmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf6440307 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ tstls r5, r7, lsl #4 │ │ │ │ - mcr2 0, 3, pc, cr4, cr2, {6} @ │ │ │ │ + mrc2 0, 3, pc, cr0, cr2, {6} │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - rsbcc pc, r4, #536870916 @ 0x20000004 │ │ │ │ + rsbscc pc, ip, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf994f0d3 │ │ │ │ + @ instruction: 0xf9a0f0d3 │ │ │ │ vmax.s8 d20, d2, d16 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ vrsra.s64 d16, d25, #64 │ │ │ │ vcgt.s8 d16, d4, d7 │ │ │ │ vrshr.s64 d23, d13, #64 │ │ │ │ tstls r5, r7, lsl #4 │ │ │ │ - mcr2 0, 2, pc, cr12, cr2, {6} @ │ │ │ │ + mrc2 0, 2, pc, cr8, cr2, {6} │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - adccc pc, r4, #536870916 @ 0x20000004 │ │ │ │ + adcscc pc, ip, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d34010 │ │ │ │ - svclt 0x0000b979 │ │ │ │ - eorseq r5, r4, r8, lsr #15 │ │ │ │ + svclt 0x0000b985 │ │ │ │ + eorseq r5, r4, r0, asr #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcb8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r8, lsr #26 │ │ │ │ teqcs ip, #24117248 @ 0x1700000 │ │ │ │ - andscc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + eorcc pc, r8, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vrshl.s8 d25, d0, d2 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf0cf012f │ │ │ │ - vadd.f32 , q1, │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vmla.f32 , q1, │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ strmi r0, [r6], -pc, lsr #2 │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - cmppeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - ldmdblt r8, {r0, r1, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movweq pc, #49413 @ 0xc105 @ │ │ │ │ ldrtmi r2, [r8], -sl, lsr #5 │ │ │ │ - stclcc 2, cr15, [ip], #264 @ 0x108 │ │ │ │ + stcmi 2, cr15, [r4], {66} @ 0x42 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x74478 │ │ │ │ - tstpcc r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strgt lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2 0, cr15, [lr], {240} @ 0xf0 │ │ │ │ + ldc2 0, cr15, [sl], {240} @ 0xf0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcb9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #45056 @ 0xb000 │ │ │ │ - bicscc pc, r8, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - mcrvc 12, 0, pc, cr0, cr3, {7} @ │ │ │ │ + mcrvc 12, 0, pc, cr0, cr15, {7} @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d2, d28 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - andscc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + eorcc pc, r8, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldc2l 0, cr15, [r0], {207} @ 0xcf │ │ │ │ + ldc2l 0, cr15, [ip], {207} @ 0xcf │ │ │ │ andlt r6, r2, r4, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcba34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #12, 20 @ 0xc000 │ │ │ │ - bicscc pc, r8, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - movwcs pc, #3245 @ 0xcad @ │ │ │ │ + movwcs pc, #3257 @ 0xcb9 @ │ │ │ │ andlt r6, r3, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcba7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #12, 20 @ 0xc000 │ │ │ │ - bicscc pc, r8, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - stmibvs r0, {r0, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d2, d28 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - andscc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + eorcc pc, r8, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2l 0, cr15, [r4], #-828 @ 0xfffffcc4 │ │ │ │ + ldc2l 0, cr15, [r0], #-828 @ 0xfffffcc4 │ │ │ │ movsne pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvc r7, ip, r4, lsl #12 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x686178 │ │ │ │ teqcs ip, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - bicscc pc, r8, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - @ instruction: 0x4684fc33 │ │ │ │ + @ instruction: 0x4684fc3f │ │ │ │ bge 0x1061dc │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrdmi pc, [r0], -ip @ │ │ │ │ @ instruction: 0xf0e29402 │ │ │ │ - blmi 0x2f33c4 │ │ │ │ + blmi 0x2f33f4 │ │ │ │ blls 0x14e9cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0x1a3129c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6c61f8 │ │ │ │ teqcs ip, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - bicscc pc, r8, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - andcs pc, r0, #248832 @ 0x3cc00 │ │ │ │ + andcs pc, r0, #261120 @ 0x3fc00 │ │ │ │ andls r4, r2, #7340032 @ 0x700000 │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ bge 0x106298 │ │ │ │ - blx 0x1730d64 │ │ │ │ + blx 0x1a30d64 │ │ │ │ blls 0x120e00 │ │ │ │ blmi 0x2cd2d0 │ │ │ │ blls 0x14ea50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ blx 0x9b1320 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ teqcs ip, #86016 @ 0x15000 │ │ │ │ - bicscc pc, r8, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - vpadd.i8 d31, d30, d27 │ │ │ │ + vqdmulh.s , q15, │ │ │ │ vsubw.s8 , q8, d21 │ │ │ │ andcs r2, r1, #1476395010 @ 0x58000002 │ │ │ │ andsvc r9, sl, r3 │ │ │ │ stc2l 0, cr15, [r4], #-0 │ │ │ │ blx 0x1632a4e │ │ │ │ andcs r9, r1, #196608 @ 0x30000 │ │ │ │ movwne lr, #31184 @ 0x79d0 │ │ │ │ @@ -102894,36 +102894,36 @@ │ │ │ │ @ instruction: 0xf7cefafd │ │ │ │ andcs pc, r0, r1, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #61440 @ 0xf000 │ │ │ │ - bicscc pc, r8, r2, asr #4 │ │ │ │ + mvnscc pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - stmdbvs r1, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - subeq pc, r0, #76546048 @ 0x4900000 │ │ │ │ + stmdbvs r1, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + subseq pc, r8, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - mvncc pc, #536870916 @ 0x20000004 │ │ │ │ + mvnscc pc, #536870916 @ 0x20000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00142901 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf1d2eb04 │ │ │ │ - svclt 0x0000b88f │ │ │ │ - eorseq r5, r4, r0, asr #15 │ │ │ │ + svclt 0x0000b89b │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x12ff94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ blmi 0xff3a0d64 │ │ │ │ @@ -102931,198 +102931,198 @@ │ │ │ │ stmdage fp, {r1, r2, r9, sl, lr} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ ldmdavs fp, {r1, r3, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f931d │ │ │ │ vcgt.s d0, d4, d0 │ │ │ │ - stmdbge r4, {r2, r3, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r2, r3, r5, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ addvs pc, r5, r4, asr #12 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ stc2l 7, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #24 │ │ │ │ - tstpmi r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfe4b1282 │ │ │ │ + blx 0xfe7b1282 │ │ │ │ @ instruction: 0xff30f7d3 │ │ │ │ @ instruction: 0xf7d34605 │ │ │ │ strtmi pc, [sl], -r7, lsl #31 │ │ │ │ vmax.s8 d20, d2, d3 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - blx 0xfe13129e │ │ │ │ - cmppmi r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe43129e │ │ │ │ + cmppmi ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x1f312ae │ │ │ │ + blx 0xfe2312ae │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ strtmi r9, [r1], -r6, lsl #16 │ │ │ │ - stc2l 2, cr15, [ip], {6} │ │ │ │ + ldc2l 2, cr15, [r8], {6} │ │ │ │ strmi r9, [r2], -r7, lsl #22 │ │ │ │ - msrmi (UNDEF: 96), r2 │ │ │ │ + cmnpmi r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - stmdals r5, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d4, d6, d17 │ │ │ │ - blls 0x233e7c │ │ │ │ + blls 0x233eac │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strmi r8, [r2], -r5, ror #2 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d16 │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - vstrls d15, [sl, #-348] @ 0xfffffea4 │ │ │ │ + vstrls d15, [sl, #-396] @ 0xfffffe74 │ │ │ │ stmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ blx 0x28642e │ │ │ │ vhadd.s8 d15, d6, d5 │ │ │ │ - strtmi pc, [sl], -r7, lsr #25 │ │ │ │ + @ instruction: 0x462afcb3 │ │ │ │ vmax.s8 d20, d2, d3 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 q10, q4, #64 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - blx 0x1231316 │ │ │ │ + blx 0x1531316 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ blx 0x2993d2 │ │ │ │ vhadd.s8 d15, d6, d2 │ │ │ │ - svcls 0x0009fc97 │ │ │ │ + svcls 0x0009fca3 │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf007fb08 │ │ │ │ - ldc2 2, cr15, [r0], {6} │ │ │ │ + ldc2 2, cr15, [ip], {6} │ │ │ │ strmi r9, [r4], -r2, lsl #20 │ │ │ │ blls 0x26cc74 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - msrmi (UNDEF: 96), r2 │ │ │ │ + cmnpmi r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xbb134a │ │ │ │ + blx 0xeb134a │ │ │ │ blcs 0x9b810 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d16 │ │ │ │ strtmi r0, [r2], -pc, lsr #2 │ │ │ │ - blx 0x7b136a │ │ │ │ + blx 0xab136a │ │ │ │ movwcs r9, #2570 @ 0xa0a │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - strcs pc, [r0, #-2835] @ 0xfffff4ed │ │ │ │ + strcs pc, [r0, #-2847] @ 0xfffff4e1 │ │ │ │ @ instruction: 0x2708e9dd │ │ │ │ stcge 6, cr4, [fp, #-172] @ 0xffffff54 │ │ │ │ strls r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - mvnmi pc, r2, asr #4 │ │ │ │ + mvnsmi pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d59700 │ │ │ │ - stmdbge fp, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge fp, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - mrc2 0, 7, pc, cr6, cr6, {7} │ │ │ │ + @ instruction: 0xff02f0f6 │ │ │ │ stcgt 12, cr10, [pc, #-80] @ 0x74c04 │ │ │ │ strmi ip, [r7], -pc, lsl #8 │ │ │ │ strgt ip, [pc], #-3343 @ 0x74c5c │ │ │ │ eorvs r6, r3, fp, lsr #16 │ │ │ │ rsbsle r2, r9, r0, lsl #30 │ │ │ │ bvc 0xfe4b0484 │ │ │ │ blvs 0x1b302e8 │ │ │ │ @ instruction: 0x4630463b │ │ │ │ blpl 0x1a70754 │ │ │ │ bvc 0x5f03ec │ │ │ │ - tstppl ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blvs 0x1302b8 │ │ │ │ blmi 0x1a70768 │ │ │ │ bcs 0xfe4b04e8 │ │ │ │ blvc 0x1f06a0 │ │ │ │ blvc 0x230530 │ │ │ │ blvc 0xb02cc │ │ │ │ - blx 0xff6b13f0 │ │ │ │ + blx 0xff9b13f0 │ │ │ │ @ instruction: 0xf0f5a81a │ │ │ │ - cdp 15, 11, cr15, cr0, cr13, {3} │ │ │ │ + mrc 15, 5, APSR_nzcv, cr0, cr9, {3} │ │ │ │ ldmdage sl, {r6, r8, r9, fp, pc} │ │ │ │ - @ instruction: 0xff56f0f5 │ │ │ │ + @ instruction: 0xff62f0f5 │ │ │ │ blvc 0xb078c │ │ │ │ ldmdage sl, {r1, r3, r8, sp} │ │ │ │ bleq 0x10b0598 │ │ │ │ bleq 0x127078c │ │ │ │ blx 0x4b0884 │ │ │ │ andscs fp, pc, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0f5221b │ │ │ │ - strmi pc, [r4], -r3, ror #29 │ │ │ │ + strmi pc, [r4], -pc, ror #29 │ │ │ │ @ instruction: 0xf0f5a81a │ │ │ │ - mrc 15, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ + cdp 15, 11, cr15, cr4, cr11, {4} │ │ │ │ vneg.f64 d16, d0 │ │ │ │ @ instruction: 0xd60dfa10 │ │ │ │ blvs 0x130354 │ │ │ │ - cmpppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ blvc 0x230570 │ │ │ │ blcs 0x66fe40 │ │ │ │ - blx 0xfeb3144c │ │ │ │ + blx 0xfee3144c │ │ │ │ @ instruction: 0xf1cb4620 │ │ │ │ - ldmdage r7, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff3cf0f5 │ │ │ │ + ldmdage r7, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff48f0f5 │ │ │ │ blhi 0x10b07c8 │ │ │ │ @ instruction: 0xf0f5a817 │ │ │ │ - ldmdage r7, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r7, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bleq 0x10b05f4 │ │ │ │ bleq 0xff0b0808 │ │ │ │ bcc 0x4b055c │ │ │ │ svclt 0x00332b0b │ │ │ │ andcs r2, r3, #1879048194 @ 0x70000002 │ │ │ │ tstcs r0, sl, lsl #2 │ │ │ │ - mrc2 0, 5, pc, cr2, cr5, {7} │ │ │ │ + mrc2 0, 5, pc, cr14, cr5, {7} │ │ │ │ ldmdage r7, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff4ef0f5 │ │ │ │ + @ instruction: 0xff5af0f5 │ │ │ │ bleq 0x10b0808 │ │ │ │ blx 0x4b0900 │ │ │ │ vmax.s8 d29, d2, d9 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ mrrc 1, 2, r0, r3, cr15 │ │ │ │ @ instruction: 0x46302b10 │ │ │ │ @ instruction: 0xf1d59400 │ │ │ │ - @ instruction: 0x4620fa7d │ │ │ │ - @ instruction: 0xffd8f1ca │ │ │ │ + strtmi pc, [r0], -r9, lsl #21 │ │ │ │ + @ instruction: 0xffe4f1ca │ │ │ │ ldcmi 8, cr10, [r1], #-44 @ 0xffffffd4 │ │ │ │ - mrc2 0, 7, pc, cr14, cr6, {7} │ │ │ │ + @ instruction: 0xff0af0f6 │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ @ instruction: 0xf1d5012f │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - bicspl pc, r8, r2, asr #4 │ │ │ │ + stmdavs r2!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + mvnspl pc, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - stmdavs r2!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - mvnspl pc, r2, asr #4 │ │ │ │ + stmdavs r2!, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d54630 │ │ │ │ - vpmin.s8 , q0, │ │ │ │ + vpmax.s8 , q0, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs sl, {r1, r4, r7, r8, r9} │ │ │ │ rsble r2, pc, r0, lsl #20 │ │ │ │ ldrmi r2, [r3], -r0, lsl #8 │ │ │ │ strtmi r4, [r2], -r5, lsr #12 │ │ │ │ rscsne pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3440a │ │ │ │ strmi r1, [sp], #-764 @ 0xfffffd04 │ │ │ │ movwne pc, #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0xf8d3440c │ │ │ │ blcs 0x8178c │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - tstpvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs R8_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x10b1520 │ │ │ │ + blx 0x13b1520 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - msrvs R12_usr, r2 │ │ │ │ + teqpvs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xeb1530 │ │ │ │ + blx 0x11b1530 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - cmppvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xcb1540 │ │ │ │ + blx 0xfb1540 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, lr, r3, asr #2 │ │ │ │ blhi 0x1300f4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -103133,31 +103133,31 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r6, #220, 2 @ 0x37 │ │ │ │ bvs 0x1f059c │ │ │ │ bcc 0xfe4b0648 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ blvc 0x1a70914 │ │ │ │ - orrmi pc, r8, r2, asr #4 │ │ │ │ + asrmi pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blvs 0x1a30920 │ │ │ │ blpl 0x27085c │ │ │ │ blpl 0xb047c │ │ │ │ - blx 0xb15a0 │ │ │ │ + blx 0x3b15a0 │ │ │ │ strbt r9, [r2], sl, lsl #20 │ │ │ │ bvc 0x1f05c8 │ │ │ │ vmax.s8 d20, d2, d2 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d16 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ blvs 0x1a70944 │ │ │ │ bcc 0xfe4b0684 │ │ │ │ blvc 0x1a7094c │ │ │ │ blpl 0x270888 │ │ │ │ blpl 0xb04a8 │ │ │ │ - @ instruction: 0xf9eaf1d5 │ │ │ │ + @ instruction: 0xf9f6f1d5 │ │ │ │ ldr r9, [r1], sl, lsl #26 │ │ │ │ @ instruction: 0x46154614 │ │ │ │ vaba.s8 d30, d21, d13 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ ldrdcc lr, [r0], -r2 │ │ │ │ movwcc fp, #5136 @ 0x1410 │ │ │ │ ldmvs r3, {r0, r1, r4, sp, lr} │ │ │ │ @@ -103180,69 +103180,69 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0x460c2296 │ │ │ │ - orrscc pc, r4, r2, asr #4 │ │ │ │ + @ instruction: 0x31acf242 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2 0, cr15, [r4, #832] @ 0x340 │ │ │ │ - cmppvs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2 0, cr15, [r0, #832] @ 0x340 │ │ │ │ + cmnpvs r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9a0f1d5 │ │ │ │ - orrsne pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0xf9acf1d5 │ │ │ │ + @ instruction: 0x13a8f64f │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + adccc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - cmnpvs r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, ip, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf98ef1d5 │ │ │ │ + @ instruction: 0xf99af1d5 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ strb r4, [sp, #56] @ 0x38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ blx 0x3b2f2c │ │ │ │ andpl pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - orrscc pc, r4, r2, asr #4 │ │ │ │ + @ instruction: 0x31acf242 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [r2, #-832] @ 0xfffffcc0 │ │ │ │ - cmppvs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 0, cr15, [lr, #-832] @ 0xfffffcc0 │ │ │ │ + cmnpvs r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf96ef1d5 │ │ │ │ - orrsne pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0xf97af1d5 │ │ │ │ + @ instruction: 0x13a8f64f │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + adccc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - cmnpvs r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, ip, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf95cf1d5 │ │ │ │ + @ instruction: 0xf968f1d5 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ blmi 0xb59bd0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - blx 0xff7b181e │ │ │ │ + blx 0xffbb181e │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ blmi 0xa29494 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7da58e8 │ │ │ │ blmi 0x974020 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ @@ -103266,22 +103266,22 @@ │ │ │ │ @ instruction: 0xf7dd5828 │ │ │ │ strmi pc, [r4], -r3, ror #24 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - bicsvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + mvnsvc pc, #1342177284 @ 0x50000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrvs pc, ip, r2, asr #4 │ │ │ │ + @ instruction: 0x61a4f242 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvs pc, r8, r2, asr #4 │ │ │ │ + sbcvs pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s16 q1, q8, │ │ │ │ - svclt 0x0000ff27 │ │ │ │ + svclt 0x0000ff37 │ │ │ │ @ instruction: 0x008aabb8 │ │ │ │ umulleq sl, sl, ip, fp @ │ │ │ │ addeq sl, sl, lr, lsl #23 │ │ │ │ addeq sl, sl, r0, ror #22 │ │ │ │ addeq sl, sl, ip, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmibvs r4, {r1, r8, fp, ip, sp}^ │ │ │ │ @@ -103388,22 +103388,22 @@ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d5, d16 │ │ │ │ @ instruction: 0xf242fe11 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ blmi 0x1352fc │ │ │ │ vqsub.s16 d2, d16, d25 │ │ │ │ - svclt 0x0000fe37 │ │ │ │ + svclt 0x0000fe47 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, ip, ror #15 │ │ │ │ + eorseq r5, r4, r4, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @@ -103462,15 +103462,15 @@ │ │ │ │ movwcs r2, #798 @ 0x31e │ │ │ │ andls r9, r6, #4, 2 │ │ │ │ bmi 0xff059364 │ │ │ │ ldmdavs r2, {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf04f9211 │ │ │ │ stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0a8330f │ │ │ │ - bge 0x4b4058 │ │ │ │ + bge 0x4b4088 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf808f003 │ │ │ │ strmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d15, #62 │ │ │ │ bcs 0x75b94 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ @@ -103680,39 +103680,39 @@ │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ ldrb sp, [r0, r2, lsr #1]! │ │ │ │ andeq pc, r8, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ ldrb r9, [pc], -pc, lsl #4 │ │ │ │ tstcs r0, r6, lsl #16 │ │ │ │ - ldc2 0, cr15, [lr], #976 @ 0x3d0 │ │ │ │ + stc2l 0, cr15, [sl], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf0f4af71 │ │ │ │ - strmi pc, [r7], -r3, ror #23 │ │ │ │ + strmi pc, [r7], -pc, ror #23 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blmi 0xfede1484 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ stccs 13, cr6, [r0, #-884] @ 0xfffffc8c │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d8441d │ │ │ │ bne 0xffb4176c │ │ │ │ stmib sp, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ blls 0x1be30c │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + sbcvc pc, r4, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf9d8f245 │ │ │ │ smlatbcs r1, r6, fp, r4 │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ vtst.8 d22, d2, d11 │ │ │ │ - vrshr.s64 d23, d28, #64 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf859022f │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldc 6, cr3, [r3, #720] @ 0x2d0 │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d23, d5, d0 │ │ │ │ blmi 0xfe7f3e4c │ │ │ │ @@ -103721,16 +103721,16 @@ │ │ │ │ @ instruction: 0xf859681b │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8b343a0 │ │ │ │ @ instruction: 0x4652a2b4 │ │ │ │ stc2 7, cr15, [r4, #-632] @ 0xfffffd88 │ │ │ │ @ instruction: 0x001af8b8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - vhadd.s8 d24, d18, d20 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + @ instruction: 0xf64280a4 │ │ │ │ + vsubl.s8 q8, d0, d0 │ │ │ │ blmi 0xfe4f602c │ │ │ │ andls r2, r4, #0, 12 │ │ │ │ and r9, r3, r6, lsl #10 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ addshi pc, r6, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf8596812 │ │ │ │ @@ -103762,43 +103762,43 @@ │ │ │ │ andsmi r4, r3, fp, asr r2 │ │ │ │ strvs r1, [ip, #2788] @ 0xae4 │ │ │ │ strtmi r4, [r8], r0, asr #12 │ │ │ │ ldc2l 7, cr15, [r2, #-840]! @ 0xfffffcb8 │ │ │ │ stcls 7, cr14, [r7], {7} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf0a8fc89 │ │ │ │ - vst2. {d31-d32}, [pc], r5 │ │ │ │ + vst2. {d31-d32}, [pc :64], r1 │ │ │ │ strtmi r3, [r0], -r0, lsl #7 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xd0561c91 │ │ │ │ eorsle r1, r0, r3, asr ip │ │ │ │ @ instruction: 0xf0403203 │ │ │ │ @ instruction: 0xf64f80b5 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ mcrge 4, 0, pc, cr1, cr15, {1} @ │ │ │ │ - rsbsvc pc, ip, r2, asr #4 │ │ │ │ + addsvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ab1c16 │ │ │ │ + blx 0x1db1c16 │ │ │ │ @ instruction: 0xf64fe5f9 │ │ │ │ vqdmlal.s q9, d16, d0[7] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64fadf7 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @ instruction: 0xf8d8adef │ │ │ │ @ instruction: 0x4641301c │ │ │ │ vpmax.s8 d25, d2, d6 │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ @ instruction: 0xf0f4002f │ │ │ │ - strb pc, [r3, #2893]! @ 0xb4d @ │ │ │ │ + strb pc, [r3, #2905]! @ 0xb59 @ │ │ │ │ @ instruction: 0x4691463c │ │ │ │ @ instruction: 0xf64fe67c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bls 0x1485c0 │ │ │ │ @@ -103808,16 +103808,16 @@ │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ str r5, [sl, -r2, lsl #6]! │ │ │ │ blls 0x15ccc8 │ │ │ │ cmple sl, #645922816 @ 0x26800000 │ │ │ │ blcs 0x9c4c0 │ │ │ │ @ instruction: 0x4639d139 │ │ │ │ vhadd.s32 d2, d4, d10 │ │ │ │ - ldrtmi pc, [r8], -r5, asr #22 @ │ │ │ │ - blx 0xffab1c98 │ │ │ │ + @ instruction: 0x4638fb55 │ │ │ │ + blx 0xffdb1c98 │ │ │ │ stmdbls pc, {r4, r5, r6, r9, sl, sp, lr, pc} @ │ │ │ │ vmls.i8 d18, d0, d1 │ │ │ │ @ instruction: 0xf64f808b │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ umaalne r2, r9, r6, r3 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r8, ip, pc} │ │ │ │ svceq 0x000cf013 │ │ │ │ @@ -103837,76 +103837,76 @@ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fad8c │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #200, 18 @ 0x320000 │ │ │ │ cdpls 5, 0, cr14, cr2, cr5, {4} │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eoreq pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorseq pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmin.s8 d20, d5, d19 │ │ │ │ ldmeq r6!, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d16, d25 │ │ │ │ - @ instruction: 0xf2c02ad0 │ │ │ │ + vmull.s q9, d16, d0[6] │ │ │ │ bl 0x1b820c │ │ │ │ stmdavs fp!, {r1, r2, r7, r9, sl} │ │ │ │ movwls r4, #1618 @ 0x652 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf8b0f245 │ │ │ │ ldrhle r4, [r4, #37]! @ 0x25 │ │ │ │ ldrtmi lr, [fp], -r7, lsr #15 │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - andeq pc, r4, r2, asr #12 │ │ │ │ + andseq pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2 2, cr15, [r8], {35} @ 0x23 │ │ │ │ + ldc2 2, cr15, [r8], {35} @ 0x23 │ │ │ │ @ instruction: 0xf8d89b03 │ │ │ │ @ instruction: 0x4638101c │ │ │ │ andeq lr, sl, #166912 @ 0x28c00 │ │ │ │ @ instruction: 0xf79e4451 │ │ │ │ ldr pc, [r1, fp, ror #23] │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ blmi 0x2f5e58 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d8127d │ │ │ │ - svclt 0x0000fc93 │ │ │ │ + svclt 0x0000fc9f │ │ │ │ addeq sl, sl, lr, ror #9 │ │ │ │ umulleq sl, sl, ip, r4 @ │ │ │ │ addeq sl, sl, sl, asr r4 │ │ │ │ addeq sl, sl, lr, lsr #8 │ │ │ │ strdeq sl, [sl], r2 │ │ │ │ umulleq sl, sl, r6, r3 @ │ │ │ │ ldrdeq sl, [sl], ip │ │ │ │ - eorseq r5, r4, r4, lsl r8 │ │ │ │ - rscvs pc, r4, r2, asr #4 │ │ │ │ + eorseq r5, r4, ip, lsr #16 │ │ │ │ + rscsvs pc, ip, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe8b1da4 │ │ │ │ + blx 0xfebb1da4 │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ vpmin.s8 d31, d2, d27 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ @ instruction: 0xf0f4002f │ │ │ │ - @ instruction: 0xe77efa97 │ │ │ │ - orrvs pc, ip, r2, asr #4 │ │ │ │ + ldrb pc, [lr, -r3, lsr #21]! @ │ │ │ │ + @ instruction: 0x61a4f242 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvc pc, r0, r2, asr #4 │ │ │ │ + eorsvc pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d16, d31 │ │ │ │ - svclt 0x0000fa59 │ │ │ │ - eorseq r5, r4, r8, lsl #16 │ │ │ │ + svclt 0x0000fa69 │ │ │ │ + eorseq r5, r4, r0, lsr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebccc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf9958 │ │ │ │ strmi fp, [lr], -r8, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf0a70300 │ │ │ │ - @ instruction: 0x4630ffd7 │ │ │ │ + ldrtmi pc, [r0], -r3, ror #31 @ │ │ │ │ ldc2 7, cr15, [r0], {210} @ 0xd2 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ blmi 0x8b4934 │ │ │ │ blls 0x24faac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -103971,30 +103971,30 @@ │ │ │ │ @ instruction: 0xf79a4010 │ │ │ │ @ instruction: 0xf8c0bb21 │ │ │ │ ldrmi ip, [ip], r8, lsr #32 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - msreq CPSR_, #72351744 @ 0x4500000 │ │ │ │ + teqpeq r8, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, r0, r2, asr #12 │ │ │ │ + rsbeq pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9a4f210 │ │ │ │ - msreq CPSR_, #72351744 @ 0x4500000 │ │ │ │ + @ instruction: 0xf9b4f210 │ │ │ │ + teqpeq r8, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbseq pc, ip, r2, asr #12 │ │ │ │ + addseq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf994f210 │ │ │ │ + @ instruction: 0xf9a4f210 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdhi pc, [r0], -r1 │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrsbtcc pc, [r8], -r8 @ │ │ │ │ @@ -104073,28 +104073,28 @@ │ │ │ │ strbmi r1, [r8], -r1, ror #22 │ │ │ │ subsmi r4, pc, #956301312 @ 0x39000000 │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ b 0x1533b40 │ │ │ │ ldrtmi r9, [r9], #2818 @ 0xb02 │ │ │ │ ldrmi r1, [lr], #-2788 @ 0xfffff51c │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - teqpeq r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adceq pc, r8, r2, asr #12 │ │ │ │ + sbceq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vqsub.s16 d7, d16, d3 │ │ │ │ - @ instruction: 0xf642f8db │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf642f8eb │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xf5dcc │ │ │ │ eorne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8cef210 │ │ │ │ - eorseq r5, r4, ip, lsr #16 │ │ │ │ + @ instruction: 0xf8def210 │ │ │ │ + eorseq r5, r4, r4, asr #16 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmvs fp, {r1, r6, fp, sp, lr} │ │ │ │ @@ -104262,41 +104262,41 @@ │ │ │ │ @ instruction: 0xf6466f70 │ │ │ │ vqdmlsl.s q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-2966 @ 0xfffff46a │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xe72c675a │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ stmdavs r0!, {r0, r1, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf832f0f4 │ │ │ │ + @ instruction: 0xf83ef0f4 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ - @ instruction: 0xff58f0f3 │ │ │ │ + @ instruction: 0xff64f0f3 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0db │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - rscseq pc, r8, r2, asr #12 │ │ │ │ + andsne pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf948f223 │ │ │ │ + @ instruction: 0xf958f223 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ blx 0xffe33e8c │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - andne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + eorne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ strtmi pc, [r2], -pc, asr #26 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf926f79e │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - @ instruction: 0xff8af223 │ │ │ │ + @ instruction: 0xff9af223 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - svclt 0x002af0f3 │ │ │ │ + svclt 0x0036f0f3 │ │ │ │ @ instruction: 0xf7da6920 │ │ │ │ blmi 0x5f4dc0 │ │ │ │ ldrbtmi r9, [fp], #-2563 @ 0xfffff5fd │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ movwls lr, #22366 @ 0x575e │ │ │ │ blx 0xfe4b3fbe │ │ │ │ @@ -104556,30 +104556,30 @@ │ │ │ │ @ instruction: 0xf8d0be8f │ │ │ │ bl 0x56e500 │ │ │ │ tstle r7, lr, lsl #30 │ │ │ │ @ instruction: 0x0c03eb02 │ │ │ │ svceq 0x0020f1bc │ │ │ │ @ instruction: 0xf1cebf98 │ │ │ │ stmible sl!, {r8, r9}^ │ │ │ │ - msreq CPSR_, #72351744 @ 0x4500000 │ │ │ │ + teqpeq r8, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbseq pc, ip, r2, asr #12 │ │ │ │ + addseq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r0, #-60] @ 0xffffffc4 │ │ │ │ - msreq CPSR_, #72351744 @ 0x4500000 │ │ │ │ + stc2 2, cr15, [r0, #-60]! @ 0xffffffc4 │ │ │ │ + teqpeq r8, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, r0, r2, asr #12 │ │ │ │ + rsbeq pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - stc2 2, cr15, [r0, #-60] @ 0xffffffc4 │ │ │ │ + ldc2 2, cr15, [r0, #-60] @ 0xffffffc4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcd6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ andeq pc, r7, r2, lsl r0 @ │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ vst2.8 {d2-d5}, [r2], r0 │ │ │ │ @@ -104634,20 +104634,20 @@ │ │ │ │ @ instruction: 0xf1bc448c │ │ │ │ svclt 0x00980f10 │ │ │ │ stmible r9, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [sl], #-162 @ 0xffffff5e │ │ │ │ svclt 0x00182a10 │ │ │ │ bfi r1, ip, (invalid: 20:3) │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 q8, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6420334 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ subscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1d79000 │ │ │ │ - svclt 0x0000fe85 │ │ │ │ + svclt 0x0000fe91 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ ldmibmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r7, r0, lsr #32 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andcc fp, r8, pc, ror ip │ │ │ │ ldmdavc pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @@ -104693,15 +104693,15 @@ │ │ │ │ stmdavs r0, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ andcc pc, r2, ip, asr #16 │ │ │ │ andlt r4, r3, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0aa9a04 │ │ │ │ - svclt 0x0000f8c5 │ │ │ │ + svclt 0x0000f8d1 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcd8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ addlt r6, r2, r2, lsl #28 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -104756,19 +104756,19 @@ │ │ │ │ @ instruction: 0xf001b300 │ │ │ │ blcs 0xb738c │ │ │ │ @ instruction: 0xf001d01e │ │ │ │ blcs 0x1373a4 │ │ │ │ @ instruction: 0xf001d02d │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r8} │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0xbf6c58 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - ldc2 1, cr15, [r2, #860] @ 0x35c │ │ │ │ + ldc2 1, cr15, [lr, #860] @ 0x35c │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bllt 0xfeb50820 │ │ │ │ ldrtmi r9, [r0], -ip, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr2, cr7, {7} @ │ │ │ │ strb r8, [r4, ip] │ │ │ │ cdpne 2, 4, cr0, cr8, cr4, {1} │ │ │ │ @@ -104799,20 +104799,20 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98898 │ │ │ │ @ instruction: 0xf64fd0c2 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051]! @ 0x41b │ │ │ │ strtmi r9, [r9], -ip, lsl #20 │ │ │ │ - eorsne pc, r4, r2, asr #12 │ │ │ │ + subne pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x19b2c1a │ │ │ │ + blx 0x1cb2c1a │ │ │ │ svclt 0x0000e7b2 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, asr r8 │ │ │ │ + eorseq r5, r4, r8, ror #16 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfebca824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ blmi 0x173f4c4 │ │ │ │ @@ -104885,35 +104885,35 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64fe78a │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r9, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74658 │ │ │ │ andcs pc, r0, r5, asr sp @ │ │ │ │ - tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - ldc2 1, cr15, [r0], {215} @ 0xd7 │ │ │ │ + ldc2 1, cr15, [ip], {215} @ 0xd7 │ │ │ │ blx 0x14b32c0 │ │ │ │ bicscs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98a28 │ │ │ │ @ instruction: 0xf64fd0e7 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ @ instruction: 0x46299a19 │ │ │ │ - subsne pc, ip, r2, asr #12 │ │ │ │ + rsbsne pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe7b2da8 │ │ │ │ + blx 0xfeab2da8 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, ror #16 │ │ │ │ + eorseq r5, r4, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcdbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ @@ -104933,15 +104933,15 @@ │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ stcls 15, cr3, [r2], {112} @ 0x70 │ │ │ │ sbcpl r6, r4, r2, lsl r8 │ │ │ │ smlabbcs r0, r8, r8, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x125e98 │ │ │ │ - cdp2 0, 14, cr15, cr4, cr9, {5} │ │ │ │ + cdp2 0, 15, cr15, cr0, cr9, {5} │ │ │ │ @ instruction: 0xf7f79902 │ │ │ │ svclt 0x0000fcef │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -105022,43 +105022,43 @@ │ │ │ │ svcvs 0x0000e850 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r0, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr4, cr4, {7} │ │ │ │ ldrb r7, [r9, -ip, asr #1]! │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x6f7080 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d732ba │ │ │ │ - @ instruction: 0xf64ffb7f │ │ │ │ + @ instruction: 0xf64ffb8b │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdbls ip, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ @ instruction: 0xf64ffc2f │ │ │ │ vrsra.s64 q9, q6, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bls 0x3ac3b4 │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf0f3002f │ │ │ │ - strb pc, [r4, r3, lsl #19]! @ │ │ │ │ + strb pc, [r4, pc, lsl #19]! @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x1770d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d732cd │ │ │ │ - svclt 0x0000fb53 │ │ │ │ + svclt 0x0000fb5f │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, ror r8 │ │ │ │ + eorseq r5, r4, r8, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrvs 6, 0, r4, cr3, cr13, {0} │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d34614 │ │ │ │ @@ -105170,19 +105170,19 @@ │ │ │ │ @ instruction: 0xe74adcf6 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x90e6c │ │ │ │ ldmdbls r3, {r4, r5, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f74638 │ │ │ │ andcs pc, r0, fp, lsl fp @ │ │ │ │ - tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, asr #22 │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ - blx 0x163357c │ │ │ │ + blx 0x193357c │ │ │ │ stmdacc r5, {r2, fp, ip, pc} │ │ │ │ svclt 0x00982802 │ │ │ │ ldmdale r2!, {r0, r3, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf8030a22 │ │ │ │ b 0x1109a38 │ │ │ │ beq 0xa8f64c │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -105232,43 +105232,43 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98f5c │ │ │ │ @ instruction: 0xf64fd087 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r0, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46319a13 │ │ │ │ - adcsne pc, r0, r2, asr #12 │ │ │ │ + sbcne pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf802f0f3 │ │ │ │ + @ instruction: 0xf80ef0f3 │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andmi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9d2f1d7 │ │ │ │ + @ instruction: 0xf9def1d7 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, lsl #17 │ │ │ │ + mlaseq r4, r8, r8, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ vhadd.s8 d27, d30, d11 │ │ │ │ vmull.s , d16, d0[5] │ │ │ │ @ instruction: 0x46912a96 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf64f9305 │ │ │ │ - vsubw.s8 , q0, d5 │ │ │ │ + vorr.i32 d21, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #33571 @ 0x8323 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f78300 │ │ │ │ - strmi pc, [r4], -r7, lsl #31 │ │ │ │ + @ instruction: 0x4604ff93 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ bvs 0xfe117208 │ │ │ │ stmdbvs r3, {r0, r1, r8, fp, ip, pc} │ │ │ │ streq lr, [r1, #-2594] @ 0xfffff5de │ │ │ │ b 0x11d15a8 │ │ │ │ ldrbeq r0, [r0, -r9, lsl #10] │ │ │ │ strbeq sp, [r9, -fp, lsl #10]! │ │ │ │ @@ -105287,254 +105287,254 @@ │ │ │ │ bls 0x1ed0d4 │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #40, 30 @ 0xa0 │ │ │ │ ldrmi fp, [r8, #2866]! @ 0xb32 │ │ │ │ sbchi pc, r5, r0, asr #1 │ │ │ │ @ instruction: 0x4651bbbd │ │ │ │ @ instruction: 0xf0f74620 │ │ │ │ - stmdbls r8, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - @ instruction: 0xf97cf0f2 │ │ │ │ + @ instruction: 0xf988f0f2 │ │ │ │ stmdble fp!, {r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ @ instruction: 0xe7b91c7e │ │ │ │ cmple pc, sl, asr #10 │ │ │ │ rscsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - movwcs pc, #3397 @ 0xd45 @ │ │ │ │ + movwcs pc, #3409 @ 0xd51 @ │ │ │ │ @ instruction: 0x61264620 │ │ │ │ vrhadd.s8 q11, q7, │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - @ instruction: 0xe7e5fc3d │ │ │ │ + strb pc, [r5, r9, asr #24]! @ │ │ │ │ movwls r2, #24632 @ 0x6038 │ │ │ │ - cdp2 1, 0, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 1, 1, cr15, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf8c09b06 │ │ │ │ ldrbmi fp, [r1], -r4, lsr #32 │ │ │ │ orrvs r3, r6, r1, lsl #22 │ │ │ │ movwcs r6, #515 @ 0x203 │ │ │ │ eorsls pc, r0, r0, asr #17 │ │ │ │ cmpvs r3, r8 │ │ │ │ - stc2 0, cr15, [sl], #-988 @ 0xfffffc24 │ │ │ │ + ldc2 0, cr15, [r6], #-988 @ 0xfffffc24 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ adcvs r8, r5, #140 @ 0x8c │ │ │ │ ldrbmi lr, [r1], -lr, asr #15 │ │ │ │ andls r4, r6, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 0, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ + stc2 0, cr15, [sl, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0x46201e73 │ │ │ │ @ instruction: 0xf8c44651 │ │ │ │ @ instruction: 0x61a3b01c │ │ │ │ - ldc2 0, cr15, [r8], {247} @ 0xf7 │ │ │ │ + stc2 0, cr15, [r4], #-988 @ 0xfffffc24 │ │ │ │ ldrmi r9, [r8, #2566]! @ 0xa06 │ │ │ │ adchi pc, r6, r0, asr #1 │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1c82038 │ │ │ │ - movwcs pc, #3547 @ 0xddb @ │ │ │ │ + movwcs pc, #3559 @ 0xde7 @ │ │ │ │ vrhadd.s8 d22, d30, d6 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf8c02196 │ │ │ │ movwvs fp, #20516 @ 0x5024 │ │ │ │ strcc lr, [r7, -r0, asr #19] │ │ │ │ @ instruction: 0xf0f73008 │ │ │ │ - str pc, [r9, r1, lsl #24]! │ │ │ │ + str pc, [r9, sp, lsl #24]! │ │ │ │ @ instruction: 0x46204651 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movweq pc, #33188 @ 0x81a4 @ │ │ │ │ @ instruction: 0xf0f79309 │ │ │ │ - blls 0x236480 │ │ │ │ + blls 0x2364b0 │ │ │ │ addsmi r9, lr, #28672 @ 0x7000 │ │ │ │ ldrmi sp, [r8, #2069]! @ 0x815 │ │ │ │ tstphi ip, r0, asr #1 @ p-variant is OBSOLETE │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0xf912f0f2 │ │ │ │ + @ instruction: 0xf91ef0f2 │ │ │ │ @ instruction: 0xf1b9e752 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ andlt r9, fp, r4, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mrcne 15, 3, r8, cr3, cr0, {7} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ vqadd.s8 d27, d14, d12 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61a32196 │ │ │ │ @ instruction: 0xf0f79206 │ │ │ │ - bls 0x23603c │ │ │ │ + bls 0x23606c │ │ │ │ @ instruction: 0xf63f45b8 │ │ │ │ @ instruction: 0xf0c0af35 │ │ │ │ stccs 0, cr8, [r0, #-680] @ 0xfffffd58 │ │ │ │ eorscs sp, r8, r0, ror #1 │ │ │ │ - ldc2 1, cr15, [r2, #800] @ 0x320 │ │ │ │ + ldc2 1, cr15, [lr, #800] @ 0x320 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdacc r7, {r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andcc r6, r8, r3, asr #4 │ │ │ │ @ instruction: 0xf0f76285 │ │ │ │ - @ instruction: 0xe7cffbb9 │ │ │ │ + strb pc, [pc, r5, asr #23] @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r8, ip, sp, pc} │ │ │ │ andlt r6, fp, r5, lsr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r2], #988 @ 0x3dc │ │ │ │ + stc2 0, cr15, [lr], #988 @ 0x3dc │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - tstppl r5, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstppl sp, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8c2f0f2 │ │ │ │ + @ instruction: 0xf8cef0f2 │ │ │ │ @ instruction: 0x4620e7b2 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r2], {247} @ 0xf7 │ │ │ │ + ldc2 0, cr15, [lr], {247} @ 0xf7 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61632196 │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ @ instruction: 0x61230301 │ │ │ │ - blx 0xfe2b3566 │ │ │ │ + blx 0xfe5b3566 │ │ │ │ addsle r2, sp, r0, lsl #26 │ │ │ │ mcrcs 7, 0, lr, cr0, cr11, {5} │ │ │ │ @ instruction: 0xf1b8d17a │ │ │ │ strdle r3, [r9, -pc]! │ │ │ │ @ instruction: 0xf1c82038 │ │ │ │ - movwcs pc, #3401 @ 0xd49 @ │ │ │ │ + movwcs pc, #3413 @ 0xd55 @ │ │ │ │ vrhadd.s8 d22, d30, d6 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ stmib r0, {r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0f79028 │ │ │ │ - str pc, [r5, pc, ror #22] │ │ │ │ + @ instruction: 0xe785fb7b │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - ldc2 1, cr15, [r4, #-800]! @ 0xfffffce0 │ │ │ │ + stc2l 1, cr15, [r0, #-800] @ 0xfffffce0 │ │ │ │ bls 0x1489d8 │ │ │ │ tstpeq r1, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcc r6, r8, r7, lsl #4 │ │ │ │ vrhadd.s8 d22, d14, d1 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ tstvs sl, #-2147483611 @ 0x80000025 │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0f7625a │ │ │ │ - @ instruction: 0xe76dfb57 │ │ │ │ + strb pc, [sp, -r3, ror #22]! @ │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andls r2, r0, #0, 6 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf0f79301 │ │ │ │ - strmi pc, [r4], -r1, asr #28 │ │ │ │ + strmi pc, [r4], -sp, asr #28 │ │ │ │ sbcle r2, r7, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ vrhadd.s8 , q15, q2 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - movwcs pc, #3133 @ 0xc3d @ │ │ │ │ + movwcs pc, #3145 @ 0xc49 @ │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61262196 │ │ │ │ @ instruction: 0xf0f76163 │ │ │ │ - smlaldx pc, fp, r5, fp @ │ │ │ │ + strb pc, [fp, -r1, asr #22] @ │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - ldc2l 1, cr15, [ip], #800 @ 0x320 │ │ │ │ + stc2 1, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0f73008 │ │ │ │ - bls 0x175ee0 │ │ │ │ + bls 0x175f10 │ │ │ │ ldrhtcs lr, [r8], -r4 │ │ │ │ @ instruction: 0xf1c89203 │ │ │ │ - bls 0x176604 │ │ │ │ + bls 0x176634 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ movwvs r6, #8711 @ 0x2207 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andslt pc, ip, r0, asr #17 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ tstvs r3, r8 │ │ │ │ - blx 0x3b365e │ │ │ │ + blx 0x6b365e │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [lr, -r1, lsr #30]! │ │ │ │ @ instruction: 0x46031e72 │ │ │ │ vhadd.s8 d25, d14, d1 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ andls r2, r0, #150 @ 0x96 │ │ │ │ - ldc2l 0, cr15, [r4, #988]! @ 0x3dc │ │ │ │ + mcr2 0, 0, pc, cr0, cr7, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ svcge 0x0077f43f │ │ │ │ ldrmi r6, [r9, #2691] @ 0xa83 │ │ │ │ svcge 0x0073f47f │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - blx 0xffc33696 │ │ │ │ + blx 0xfff33696 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ strtmi sp, [r3], -ip │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ vshl.s8 d25, d1, d14 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ andls r2, r0, #150 @ 0x96 │ │ │ │ - ldc2l 0, cr15, [r8, #988] @ 0x3dc │ │ │ │ + stc2l 0, cr15, [r4, #988]! @ 0x3dc │ │ │ │ ldmiblt r8, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ mvnvs r8, r8, lsl r0 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - usat pc, #11, r5, asr #21 @ │ │ │ │ + strbt pc, [fp], r1, ror #21 @ │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x6123b014 │ │ │ │ - blx 0xff2b36e4 │ │ │ │ + blx 0xff5b36e4 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ usat sl, #26, sp, asr #29 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ vrhadd.s8 , q15, q8 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - @ instruction: 0xf1a4fbb9 │ │ │ │ + @ instruction: 0xf1a4fbc5 │ │ │ │ ldmib r4, {r3}^ │ │ │ │ stmib r5, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64f2306 │ │ │ │ - vaddw.s8 , q0, d5 │ │ │ │ + vorr.i32 d21, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf0f10123 │ │ │ │ - @ instruction: 0xe7d1ffd5 │ │ │ │ + ldrb pc, [r1, r1, ror #31] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ tstls r3, r4, lsl #12 │ │ │ │ - blx 0x1633748 │ │ │ │ + blx 0x1933748 │ │ │ │ lsllt r9, r3, #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ andpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ @ instruction: 0xf8a23088 │ │ │ │ andlt r0, r4, sl, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd10 │ │ │ │ - @ instruction: 0xf2c014f0 │ │ │ │ + vaddhn.i16 d18, q0, q4 │ │ │ │ @ instruction: 0xf642042f │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0xf7850 │ │ │ │ strls r2, [r0], #-563 @ 0xfffffdcd │ │ │ │ - @ instruction: 0xff98f1d6 │ │ │ │ - mlaseq r4, r0, r8, r5 │ │ │ │ + @ instruction: 0xffa4f1d6 │ │ │ │ + eorseq r5, r4, r8, lsr #17 │ │ │ │ vnmls.f32 s8, s26, s22 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ blcs 0xe38d8 │ │ │ │ tstcs r2, r4, lsl #30 │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -105547,68 +105547,68 @@ │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ @ instruction: 0xf0a638ff │ │ │ │ - @ instruction: 0xf04ffabb │ │ │ │ + @ instruction: 0xf04ffac7 │ │ │ │ andcs r3, r0, #4177920 @ 0x3fc000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vmla.i8 d24, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72096 │ │ │ │ - @ instruction: 0x4604fd3d │ │ │ │ + strmi pc, [r4], -r9, asr #26 │ │ │ │ ands fp, r2, r0, lsr r9 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r4, #-988] @ 0xfffffc24 │ │ │ │ + stc2l 0, cr15, [r0, #-988]! @ 0xfffffc24 │ │ │ │ cmnlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #19 │ │ │ │ stmdbvs r1!, {r0, r1, r5, r7, r9, fp, sp, lr} │ │ │ │ strmi r3, [r8, r1, lsl #4]! │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stmdbcs r0, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a6d0ec │ │ │ │ - strtmi pc, [r0], -sp, lsr #21 │ │ │ │ + @ instruction: 0x4620fab9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ movwcs fp, #32910 @ 0x808e │ │ │ │ @ instruction: 0xf6422101 │ │ │ │ - vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d0, d28 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmls.i d23, d0, d0[2] │ │ │ │ + vmls.i d23, d0, d0[4] │ │ │ │ movwls r0, #13363 @ 0x3433 │ │ │ │ strmi r9, [r0], r1, lsl #6 │ │ │ │ vhsub.s8 d25, d11, d5 │ │ │ │ - vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 q8, #1024 @ 0x00000400 │ │ │ │ strls r0, [r2], #-563 @ 0xfffffdcd │ │ │ │ @ instruction: 0xf6429204 │ │ │ │ - vmlal.s q9, d0, d0[1] │ │ │ │ + vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ andls r0, r0, #-268435454 @ 0xf0000002 │ │ │ │ - andcs pc, r0, #69206016 @ 0x4200000 │ │ │ │ + andscs pc, r8, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ blx 0x533dae │ │ │ │ bcc 0x735e0 │ │ │ │ - blx 0x18b3740 │ │ │ │ + blx 0x1bb3740 │ │ │ │ blcc 0x735e8 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ blge 0xb1bf0 │ │ │ │ - stc2l 0, cr15, [r2], #988 @ 0x3dc │ │ │ │ + stc2l 0, cr15, [lr], #988 @ 0x3dc │ │ │ │ eorsle r2, r9, r0, lsl #16 │ │ │ │ - ldrcs pc, [ip, -r2, asr #12] │ │ │ │ + ldrcs pc, [r4, -r2, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ movwcs r6, #35490 @ 0x8aa2 │ │ │ │ @ instruction: 0xf01269a0 │ │ │ │ stmdbvs r6!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf0122172 │ │ │ │ @@ -105627,80 +105627,80 @@ │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ strls r9, [r5, #-1289] @ 0xfffffaf7 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ blx 0xff4b3e30 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0f7ab00 │ │ │ │ - strmi pc, [r4], -r7, asr #25 │ │ │ │ + @ instruction: 0x4604fcd3 │ │ │ │ bicle r2, fp, r0, lsl #16 │ │ │ │ pop {r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a64df0 │ │ │ │ - svclt 0x0000ba29 │ │ │ │ + svclt 0x0000ba35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72096 │ │ │ │ - smlalbblt pc, r0, sp, ip @ │ │ │ │ + @ instruction: 0xb140fc99 │ │ │ │ andlt r6, r4, r0, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a6bd10 │ │ │ │ - cmpplt r0, fp, lsr #20 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, r7, lsr sl @ p-variant is OBSOLETE │ │ │ │ andlt r2, r4, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsl sp │ │ │ │ - @ instruction: 0xf9e6f0a6 │ │ │ │ + @ instruction: 0xf9f2f0a6 │ │ │ │ strtmi r9, [r2], -r3, lsl #22 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [sl], #-988 @ 0xfffffc24 │ │ │ │ + ldc2l 0, cr15, [r6], #-988 @ 0xfffffc24 │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xf9eef0a6 │ │ │ │ + @ instruction: 0xf9faf0a6 │ │ │ │ andlt r6, r4, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a6bd10 │ │ │ │ - ldrb pc, [r9, r3, ror #19] @ │ │ │ │ + ldrb pc, [r9, pc, ror #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebce7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ tstle sl, #268435464 @ 0x10000008 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf9f6f0a6 │ │ │ │ + blx 0x133884 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ stmib sp, {r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f71300 │ │ │ │ - blx 0xfecb6708 │ │ │ │ + blx 0xfecb6738 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd00 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ blmi 0xf76e8 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ - mcrr2 2, 0, pc, r0, cr14 @ │ │ │ │ - eorseq r5, r4, r0, lsr #17 │ │ │ │ + mrrc2 2, 0, pc, r0, cr14 @ │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed853 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ @@ -105710,15 +105710,15 @@ │ │ │ │ bcs 0x890ac │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r7], -lr, asr #2 │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a6443c │ │ │ │ - b 0x1b5d34 │ │ │ │ + b 0x1b5d64 │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ vcgt.s8 d29, d14, d26 │ │ │ │ vqdmlsl.s , d16, d0[5] │ │ │ │ @ instruction: 0xf10a2796 │ │ │ │ strd r3, [sl], -pc @ │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ @@ -105727,78 +105727,78 @@ │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ blne 0xb6c30c │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f71900 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x776e0 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64287f0 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmla.i d18, d0, d0[5] │ │ │ │ blmi 0x5f77c4 │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff533f4a │ │ │ │ - bicsne pc, r8, r2, asr #12 │ │ │ │ + blx 0xff933f4a │ │ │ │ + mvnsne pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, ip, r2, asr #12 │ │ │ │ + addscs pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s8 q1, q7, │ │ │ │ - @ instruction: 0xf642fbc5 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf642fbd5 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ blmi 0x2b77f8 │ │ │ │ rsbscs pc, sl, #64, 4 │ │ │ │ - blx 0xfeeb3f7e │ │ │ │ - bicsne pc, r8, r2, asr #12 │ │ │ │ + blx 0xff2b3f7e │ │ │ │ + mvnsne pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscs pc, r8, r2, asr #12 │ │ │ │ + rsbscs pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s8 q1, q7, │ │ │ │ - svclt 0x0000fbab │ │ │ │ - ldrhteq r5, [r4], -r8 │ │ │ │ + svclt 0x0000fbbb │ │ │ │ + ldrsbteq r5, [r4], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ blx 0x1d3407a │ │ │ │ @ instruction: 0xf0a64606 │ │ │ │ - @ instruction: 0xf645f92b │ │ │ │ + @ instruction: 0xf645f937 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf04f0396 │ │ │ │ vmla.i8 d16, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ ldmvs ip, {r1, r2, r4, r7, sp} │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00ad45b0 │ │ │ │ rsbsmi r4, r3, #37 @ 0x25 │ │ │ │ blne 0xb8781c │ │ │ │ @ instruction: 0xf106bfb6 │ │ │ │ @ instruction: 0xf10434ff │ │ │ │ stmdbne r4!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ strbmi r4, [fp], -sl, lsr #12 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1933b9e │ │ │ │ + blx 0x1c33b9e │ │ │ │ ldmib r0, {r6, r8, ip, sp, pc}^ │ │ │ │ bvs 0xfe2403e0 │ │ │ │ @ instruction: 0xf17342a2 │ │ │ │ @ instruction: 0xd3250300 │ │ │ │ strle r0, [sl], #-1979 @ 0xfffff845 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -105820,41 +105820,41 @@ │ │ │ │ mrclt 2, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrmi r3, [r0, #2056]! @ 0x808 │ │ │ │ and sp, ip, r3, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, r9, fp, sp, lr} │ │ │ │ andcc r4, r8, pc, lsl r3 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x11b3c16 │ │ │ │ + blx 0x14b3c16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf642e7c8 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0xf790c │ │ │ │ adcscs pc, r5, #64, 4 │ │ │ │ - blx 0xc34092 │ │ │ │ - ldrsbteq r5, [r4], -r0 │ │ │ │ + blx 0x1034092 │ │ │ │ + eorseq r5, r4, r8, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrne 6, 0, r4, cr2, cr0, {4} │ │ │ │ @ instruction: 0xf388fab8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdbeq fp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf000429a │ │ │ │ strmi r8, [lr], -ip, asr #1 │ │ │ │ strmi r2, [r1], r0, lsl #10 │ │ │ │ - @ instruction: 0xf86ef0a6 │ │ │ │ + @ instruction: 0xf87af0a6 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffd33c7c │ │ │ │ + blx 0x33c7c │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ strbteq r6, [r1], r4, lsl #21 │ │ │ │ @ instruction: 0xf014d57c │ │ │ │ eorle r0, r1, r2, lsl #14 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d9d067 │ │ │ │ @ instruction: 0xf8d33060 │ │ │ │ @@ -105862,15 +105862,15 @@ │ │ │ │ rsble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf7d04640 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d0d05b │ │ │ │ vshr.u8 d26, d4, #6 │ │ │ │ @ instruction: 0xf10a3a80 │ │ │ │ @ instruction: 0xf0a60a01 │ │ │ │ - @ instruction: 0x4650f85b │ │ │ │ + ldrbmi pc, [r0], -r7, ror #16 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ blx 0xfedb41f4 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ @@ -105896,32 +105896,32 @@ │ │ │ │ blx 0xfe0b62c8 │ │ │ │ ldmdble pc, {r0, r1, r5, r7, r8, sl, lr}^ @ │ │ │ │ @ instruction: 0xf04f1935 │ │ │ │ stmdals r3, {fp} │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0f78004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ bvs 0xfe12bd00 │ │ │ │ @ instruction: 0x06d24317 │ │ │ │ stmdbls r6, {r0, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andcs r4, r2, #70254592 @ 0x4300000 │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ streq pc, [r2, -r7, asr #32] │ │ │ │ blx 0xff635980 │ │ │ │ @ instruction: 0xf04fe7d7 │ │ │ │ @ instruction: 0xf0a60a01 │ │ │ │ - ldrbmi pc, [r0], -r3, lsl #16 @ │ │ │ │ + ldrbmi pc, [r0], -pc, lsl #16 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 0xb3ae4 │ │ │ │ - @ instruction: 0xfff4f0a5 │ │ │ │ + @ instruction: 0xf800f0a6 │ │ │ │ andlt r4, r9, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdmi r8, [lr], -r0 │ │ │ │ bne 0x1cc9274 │ │ │ │ @@ -105942,36 +105942,36 @@ │ │ │ │ @ instruction: 0x463a2396 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ vqshl.s64 d4, d16, d15 │ │ │ │ strb pc, [r4, -r3, lsr #27]! @ │ │ │ │ strb r9, [r7, r7, lsl #26]! │ │ │ │ beq 0xf3b54 │ │ │ │ @ instruction: 0xf642e7ef │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vshr.s64 q9, q0, #64 │ │ │ │ blmi 0xf7ae8 │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - blx 0x10b426c │ │ │ │ - eorseq r5, r4, r0, ror #17 │ │ │ │ + blx 0x14b426c │ │ │ │ + ldrshteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcec40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ andle r2, r3, r1, lsl #16 │ │ │ │ svclt 0x00182802 │ │ │ │ andle r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf824f212 │ │ │ │ + @ instruction: 0xf834f212 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ svclt 0x0000fcc3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r4, r4, asr #28 │ │ │ │ @@ -105983,19 +105983,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x468087f0 │ │ │ │ vmin.s8 d20, d30, d2 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ @ instruction: 0xf6452696 │ │ │ │ vabdl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf0a50796 │ │ │ │ - strcs pc, [r0, #-3979] @ 0xfffff075 │ │ │ │ + strcs pc, [r0, #-3991] @ 0xfffff069 │ │ │ │ strbmi r4, [r2], -r1, lsl #13 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9d8f0f7 │ │ │ │ + @ instruction: 0xf9e4f0f7 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldrmi r2, [r0, #774] @ 0x306 │ │ │ │ movweq lr, #15221 @ 0x3b75 │ │ │ │ @ instruction: 0xf8dcd33e │ │ │ │ b 0xafbbac │ │ │ │ @ instruction: 0xf0330301 │ │ │ │ @@ -106006,28 +106006,28 @@ │ │ │ │ cmnplt r8, #2768 @ p-variant is OBSOLETE @ 0xad0 │ │ │ │ bl 0xfe991df0 │ │ │ │ subsmi r0, r1, #8, 6 @ 0x20000000 │ │ │ │ eorle r4, r6, #-1342177272 @ 0xb0000008 │ │ │ │ @ instruction: 0xf1b92001 │ │ │ │ strdle r3, [r0, #255] @ 0xff │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib ip, {r0, r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r2, r2, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ @ instruction: 0xf102d2f0 │ │ │ │ strb r0, [r8, r1, lsl #16] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf0a5d1eb │ │ │ │ - vrecps.f32 d31, d14, d5 │ │ │ │ + vmax.f32 d31, d14, d17 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0x46422096 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f74500 │ │ │ │ - @ instruction: 0xb148f999 │ │ │ │ + smlaltblt pc, r8, r5, r9 @ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bl 0xfeab1a54 │ │ │ │ ldr r0, [r0, r2, lsl #16]! │ │ │ │ ldrb r2, [r4, r0] │ │ │ │ ldrb r4, [r5, r8, asr #12] │ │ │ │ str fp, [r5, r1, lsl #2] │ │ │ │ @@ -106036,55 +106036,55 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebced84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0a54616 │ │ │ │ - vceq.f32 , q15, │ │ │ │ + @ instruction: 0xf24efef5 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip} │ │ │ │ ldmdale r5!, {r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x46112210 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ ldm r4, {r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf0a5000f │ │ │ │ - strtmi pc, [r8], -r7, ror #29 │ │ │ │ + @ instruction: 0x4628fef3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - cdp2 0, 13, cr15, cr12, cr5, {5} │ │ │ │ + cdp2 0, 14, cr15, cr8, cr5, {5} │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ mvncs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x99c68 │ │ │ │ @ instruction: 0xf64fd0f4 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [sp, #1051]! @ 0x41b │ │ │ │ @ instruction: 0xf6424631 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf0f2002f │ │ │ │ - @ instruction: 0xe7e5f97d │ │ │ │ - tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strb pc, [r5, r9, lsl #19]! @ │ │ │ │ + msrne R12_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcscs pc, r4, r2, asr #12 │ │ │ │ + rsccs pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbccs r4, lr, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf940f20e │ │ │ │ - ldrshteq r5, [r4], -r0 │ │ │ │ + @ instruction: 0xf950f20e │ │ │ │ + eorseq r5, r4, r8, lsl #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdbmi r5, {r3, r7, r9, sl, lr}^ │ │ │ │ ldmdbeq sp, {r1, r2, r3, r7, ip, sp, pc} │ │ │ │ tstls sp, r9, lsl #16 │ │ │ │ @@ -106161,23 +106161,23 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmiavs r4!, {r1, r2, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldm r4, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strcc r2, [r8], #-895 @ 0xfffffc81 │ │ │ │ ldrsbeq lr, [pc, #-132] @ 0x77d00 │ │ │ │ andcs lr, r0, r9, asr #15 │ │ │ │ - tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ - blx 0xfe6b44f4 │ │ │ │ + blx 0xfe9b44f4 │ │ │ │ @ instruction: 0xf858f243 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r8, lsl #18 │ │ │ │ + eorseq r5, r4, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcefb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ streq pc, [r7], #-2 │ │ │ │ movweq pc, #28706 @ 0x7022 @ │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ @@ -106259,25 +106259,25 @@ │ │ │ │ b 0x1088728 │ │ │ │ strb r4, [r5, r1, lsl #6] │ │ │ │ stmdavs fp, {r1, r3, fp, sp, lr}^ │ │ │ │ strmi lr, [r8], -r2, asr #15 │ │ │ │ blx 0x1835f02 │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x2000e7bc │ │ │ │ - tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf9d4f1d6 │ │ │ │ + @ instruction: 0xf9e0f1d6 │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff9903 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ str r4, [r9, fp, lsl #12]! │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r8, lsl r9 │ │ │ │ + eorseq r5, r4, r0, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, lsl r9 │ │ │ │ mcrvs 6, 1, r4, cr10, cr14, {0} │ │ │ │ @ instruction: 0xf8d29808 │ │ │ │ @@ -106323,21 +106323,21 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8c7c │ │ │ │ blx 0x234000 │ │ │ │ blx 0xa3480c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b44318 │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x1784d4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d612db │ │ │ │ - svclt 0x0000f955 │ │ │ │ + svclt 0x0000f961 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r4, lsr #18 │ │ │ │ + eorseq r5, r4, ip, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, lsl r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106377,28 +106377,28 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8d54 │ │ │ │ blx 0x2340d8 │ │ │ │ blx 0xa348e4 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ addlt r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf642e7c2 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x3385ac │ │ │ │ sbcsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - @ instruction: 0xf8e8f1d6 │ │ │ │ + @ instruction: 0xf8f4f1d6 │ │ │ │ ldr r8, [r5, r8, lsl #16]! │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ addlt pc, r0, #1296 @ 0x510 │ │ │ │ @ instruction: 0xf851e7ae │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ str r2, [r9, pc]! │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r5, r4, r0, lsr r9 │ │ │ │ + eorseq r5, r4, r8, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ @ instruction: 0xf645461a │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ umulllt r0, r7, r6, r3 │ │ │ │ @@ -106414,15 +106414,15 @@ │ │ │ │ @ instruction: 0x2c00d90c │ │ │ │ blls 0x3ac270 │ │ │ │ tstcs r0, r1 │ │ │ │ andlt r6, r7, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - teqpeq ip, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + cmppeq r4, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstls r3, r8, lsl #12 │ │ │ │ @ instruction: 0xf8d39205 │ │ │ │ movwls r3, #16684 @ 0x412c │ │ │ │ @ instruction: 0xf9d6f7ff │ │ │ │ stmdbls r3, {r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -106445,30 +106445,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5a59c0d │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf0a89400 │ │ │ │ - strdcs pc, [r0], -r1 │ │ │ │ - bicsne pc, r8, r2, asr #12 │ │ │ │ + strdcs pc, [r0], -sp │ │ │ │ + mvnsne pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ eorcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf85ef1d6 │ │ │ │ - stccc 6, cr15, [ip], {66} @ 0x42 │ │ │ │ + @ instruction: 0xf86af1d6 │ │ │ │ + stccc 6, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x77f18 │ │ │ │ - bicsne pc, r8, r2, asr #12 │ │ │ │ + mvnsne pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andcs r7, r0, r3, asr r2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf84ef1d6 │ │ │ │ - eorseq r5, r4, r0, asr r9 │ │ │ │ - eorseq r5, r4, ip, lsr r9 │ │ │ │ + @ instruction: 0xf85af1d6 │ │ │ │ + eorseq r5, r4, r8, ror #18 │ │ │ │ + eorseq r5, r4, r4, asr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ @ instruction: 0x46150c96 │ │ │ │ addlt r4, r6, sl, lsl r6 │ │ │ │ @@ -106480,16 +106480,16 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r6, {r0, r8, r9, sp} │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0a89400 │ │ │ │ - @ instruction: 0xf645faab │ │ │ │ - vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf645fab7 │ │ │ │ + vorr.i32 q8, #1024 @ 0x00000400 │ │ │ │ bl 0x138f60 │ │ │ │ strmi r0, [r8], -r2, lsl #7 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ ldrdcc pc, [ip, -r3]! │ │ │ │ @ instruction: 0xf7ff9304 │ │ │ │ blls 0x1b67e8 │ │ │ │ andmi r9, r3, #49152 @ 0xc000 │ │ │ │ @@ -106509,28 +106509,28 @@ │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andlt r4, r6, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x2f87bc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d5322e │ │ │ │ - @ instruction: 0xf642ffe1 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + @ instruction: 0xf642ffed │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0x140320 │ │ │ │ subscc pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xffd2f1d5 │ │ │ │ - eorseq r5, r4, r0, asr r9 │ │ │ │ - eorseq r5, r4, r4, ror r9 │ │ │ │ + @ instruction: 0xffdef1d5 │ │ │ │ + eorseq r5, r4, r8, ror #18 │ │ │ │ + eorseq r5, r4, ip, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcf538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [fp], -r8, lsl #4 │ │ │ │ vmovvs r3, s4 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106552,15 +106552,15 @@ │ │ │ │ umulllt r2, r4, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r7, {r0, r8, r9, sp} │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0x734648 │ │ │ │ + blx 0xa34648 │ │ │ │ andls r4, r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ ldmib sp, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0101202 │ │ │ │ tstle r5, r4, lsl #30 │ │ │ │ biceq pc, r0, #192, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -106587,30 +106587,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf6458ff0 │ │ │ │ vmlsl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0x460e0a96 │ │ │ │ @ instruction: 0xf0a54605 │ │ │ │ - @ instruction: 0xf04ffad3 │ │ │ │ + @ instruction: 0xf04ffadf │ │ │ │ @ instruction: 0xf8da0900 │ │ │ │ strbmi r2, [fp], -r8 │ │ │ │ andeq pc, ip, fp, lsl #2 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ b 0x1a0849c │ │ │ │ strtmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0f69600 │ │ │ │ - @ instruction: 0x4604fd19 │ │ │ │ + strmi pc, [r4], -r5, lsr #26 │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -fp, asr #12 │ │ │ │ stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [lr, #-984]! @ 0xfffffc28 │ │ │ │ + ldc2 0, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0xf10b4607 │ │ │ │ movwls r0, #8972 @ 0x230c │ │ │ │ - movwpl pc, #22095 @ 0x564f @ │ │ │ │ + tstppl sp, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ ldmib r4, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ andcs r3, r0, r4, lsl #4 │ │ │ │ ldrdgt lr, [r6, -r4] │ │ │ │ ldrmi r4, [lr], fp, lsr #5 │ │ │ │ bleq 0xb4a50 │ │ │ │ strbmi sp, [r6, #-804]! @ 0xfffffcdc │ │ │ │ @@ -106621,52 +106621,52 @@ │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uqasxmi fp, r2, r8 │ │ │ │ andcc r4, r1, #32, 8 @ 0x20000000 │ │ │ │ bl 0xfe9008b0 │ │ │ │ sbcsmi r0, sl, lr, lsl #4 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - b 0xfe1b4d80 │ │ │ │ + b 0xfe5b4d80 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ adcle r2, r5, r0, lsl #30 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #18 │ │ │ │ - ldc2l 0, cr15, [r8], #984 @ 0x3d8 │ │ │ │ + stc2 0, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ ldrb r4, [r0, r7, lsl #12] │ │ │ │ @ instruction: 0xf8da1ae8 │ │ │ │ bl 0x19044ec │ │ │ │ @ instruction: 0xf1c30242 │ │ │ │ sbcsmi r0, r8, r0, lsr #28 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {5} │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ blx 0x89fb6 │ │ │ │ strb pc, [fp, r8] @ │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - blx 0xff2348e0 │ │ │ │ + blx 0xff5348e0 │ │ │ │ @ instruction: 0xf1a49903 │ │ │ │ @ instruction: 0xf0f00008 │ │ │ │ - ldrb pc, [r3, r9, ror #29] @ │ │ │ │ + @ instruction: 0xe7d3fef5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addmi fp, r8, #135 @ 0x87 │ │ │ │ adcshi pc, sp, r0, lsl #4 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c0428b │ │ │ │ @ instruction: 0xf00280ce │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460480bb │ │ │ │ - blx 0x11b47e4 │ │ │ │ + blx 0x14b47e4 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ bleq 0x2b45b8 │ │ │ │ b 0x1927cc │ │ │ │ b 0x19b9570 │ │ │ │ andsle r0, pc, r3, lsl #10 │ │ │ │ bleq 0x10b4608 │ │ │ │ @@ -106688,51 +106688,51 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strbne pc, [r4, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ @ instruction: 0xf64fff15 │ │ │ │ - vsubw.s8 , q0, d5 │ │ │ │ + vorr.i32 d21, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #13091 @ 0x3323 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f65900 │ │ │ │ - pkhtbmi pc, r2, r5, asr #24 @ │ │ │ │ + strmi pc, [r2], r1, ror #24 │ │ │ │ eorsle r2, sl, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ vmvn.i32 d20, #-1459617792 @ 0xa9000000 │ │ │ │ tstmi r6, #128, 4 │ │ │ │ - blx 0x15349c8 │ │ │ │ + blx 0x18349c8 │ │ │ │ ldrdeq lr, [r4, -sl] │ │ │ │ @ instruction: 0x2018f8da │ │ │ │ @ instruction: 0xf17142a0 │ │ │ │ movwle r0, #28928 @ 0x7100 │ │ │ │ teqle lr, #1342177289 @ 0x50000009 │ │ │ │ @ instruction: 0xf1aa9903 │ │ │ │ @ instruction: 0xf0f00008 │ │ │ │ - ldrb pc, [sp, fp, ror #28] @ │ │ │ │ + @ instruction: 0xe7ddfe77 │ │ │ │ ldrbmi r1, [r0], -r1, ror #28 │ │ │ │ andsne pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca4639 │ │ │ │ andls r9, r4, #28 │ │ │ │ - @ instruction: 0xf93af0f6 │ │ │ │ + @ instruction: 0xf946f0f6 │ │ │ │ addsmi r9, r5, #4, 20 @ 0x4000 │ │ │ │ ldrsbtcs sp, [r8], -r0 │ │ │ │ ldrdvc pc, [r8], -sl @ │ │ │ │ @ instruction: 0xf1c79203 │ │ │ │ - bls 0x17722c │ │ │ │ + bls 0x17725c │ │ │ │ andvs r1, r2, #27392 @ 0x6b00 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c06307 │ │ │ │ andcc r9, r8, ip, lsl r0 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf0f66103 │ │ │ │ - @ instruction: 0xf1bbf921 │ │ │ │ + @ instruction: 0xf1bbf92d │ │ │ │ addsle r0, r8, r0, lsl #30 │ │ │ │ blcs 0x9f274 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6308 │ │ │ │ @ instruction: 0xe78933ff │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r2, r7, r0 │ │ │ │ @@ -106741,38 +106741,38 @@ │ │ │ │ movwls r2, #21249 @ 0x5301 │ │ │ │ stclne 7, cr14, [sl], #-592 @ 0xfffffdb0 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ - @ instruction: 0xf8fef0f6 │ │ │ │ + @ instruction: 0xf90af0f6 │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0075f43f │ │ │ │ @ instruction: 0xf642e7da │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[2] │ │ │ │ blmi 0x438774 │ │ │ │ rscsne pc, pc, #64, 4 │ │ │ │ - blx 0xfff34ef6 │ │ │ │ - bicsne pc, r8, r2, asr #12 │ │ │ │ + stc2 2, cr15, [sl], {13} │ │ │ │ + mvnsne pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r2, asr #12 │ │ │ │ + rsbscc pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vhsub.s8 d2, d13, d2 │ │ │ │ - @ instruction: 0xf642fbed │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf642fbfd │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xf87a8 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff8b4f2a │ │ │ │ - eorseq r5, r4, r4, lsl #19 │ │ │ │ + blx 0xffcb4f2a │ │ │ │ + mlaseq r4, ip, r9, r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ mvnne pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi fp, [lr], -r4, lsl #1 │ │ │ │ @@ -106783,69 +106783,69 @@ │ │ │ │ beq 0xb4864 │ │ │ │ ldrbmi r4, [r3], -r9, lsr #16 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ b 0x292a28 │ │ │ │ strls r0, [r0], #-1029 @ 0xfffffbfb │ │ │ │ strtmi r0, [r2], -sp, lsr #3 │ │ │ │ stmdbeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfe8b4b1e │ │ │ │ + blx 0xfebb4b1e │ │ │ │ ldmdavs fp!, {r7, r8, ip, sp, pc}^ │ │ │ │ streq lr, [r9], #-2980 @ 0xfffff45c │ │ │ │ sbcsmi r3, ip, r8, lsr #32 │ │ │ │ andeq pc, r4, r6, lsl #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, r2, lsr #12 │ │ │ │ strls r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf0f64815 │ │ │ │ - teqplt r8, r3, lsl #23 @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, pc, lsl #23 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt sl, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bfi r6, r9, #1, #5 │ │ │ │ b 0x1a78e54 │ │ │ │ eorscc r0, r0, r5, lsl #10 │ │ │ │ - blx 0x1bb4eb8 │ │ │ │ + blx 0x1eb4eb8 │ │ │ │ andvs r4, r5, #12, 18 @ 0x30000 │ │ │ │ eorge pc, r4, r0, asr #17 │ │ │ │ bls 0x232ea8 │ │ │ │ andls r3, r3, r8 │ │ │ │ - @ instruction: 0xf874f0f6 │ │ │ │ + @ instruction: 0xf880f0f6 │ │ │ │ strb r9, [r5, r3, lsl #16]! │ │ │ │ - bicsne pc, r8, r2, asr #12 │ │ │ │ + mvnsne pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addcc pc, r8, r2, asr #12 │ │ │ │ + adccc pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vqsub.s8 d3, d29, d21 │ │ │ │ - svclt 0x0000fb73 │ │ │ │ + svclt 0x0000fb83 │ │ │ │ addseq lr, r6, #240, 2 @ 0x3c │ │ │ │ - mlaseq r4, r4, r9, r5 │ │ │ │ + eorseq r5, r4, ip, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ umaalmi pc, r0, sp, r8 @ │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - mcrcs 8, 0, pc, cr0, cr7, {5} @ │ │ │ │ + cdpcs 8, 0, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf645d063 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vcge.s8 d16, d30, d6 │ │ │ │ vmull.s , d16, d0[5] │ │ │ │ vpmin.s8 d18, d30, d6 │ │ │ │ vbic.i16 d19, #3072 @ 0x0c00 │ │ │ │ @ instruction: 0xf6422b96 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vrshr.s64 d19, d28, #64 │ │ │ │ @ instruction: 0xf8d3022f │ │ │ │ @ instruction: 0xf04f9008 │ │ │ │ @ instruction: 0xf8cd38ff │ │ │ │ andls sl, r5, #8 │ │ │ │ usada8eq sl, sp, r0, lr │ │ │ │ @ instruction: 0xf1b8d47f │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @@ -106861,15 +106861,15 @@ │ │ │ │ @ instruction: 0xd12d4550 │ │ │ │ ldrbmi r4, [r5], #-1111 @ 0xfffffba9 │ │ │ │ @ instruction: 0x060aebb6 │ │ │ │ b 0x2ec9b8 │ │ │ │ movwcs r0, #2565 @ 0xa05 │ │ │ │ ldrbmi r9, [r2], -r2, lsl #16 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ - blx 0x1b4c56 │ │ │ │ + blx 0x4b4c56 │ │ │ │ bvs 0xfe0e5680 │ │ │ │ strble r0, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ svclt 0x002842b3 │ │ │ │ @ instruction: 0x469a4633 │ │ │ │ bicle r2, sl, r0, lsl #24 │ │ │ │ @@ -106881,35 +106881,35 @@ │ │ │ │ ldrtmi r4, [r9], -sl, lsr #8 │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ blx 0x10b519e │ │ │ │ sbcsle r4, r1, r0, asr r5 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ vmax.s q2, , q0 │ │ │ │ @ instruction: 0xf0a5f893 │ │ │ │ - ldrtmi pc, [r0], -r5, ror #16 @ │ │ │ │ + @ instruction: 0x4630f871 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf87af0a5 │ │ │ │ + @ instruction: 0xf886f0a5 │ │ │ │ mulls r4, r8, r9 │ │ │ │ - @ instruction: 0xf83ef0a5 │ │ │ │ + @ instruction: 0xf84af0a5 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #16 │ │ │ │ strmi r9, [r3], -r1 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf0f69802 │ │ │ │ - smlawtlt r0, r3, sl, pc @ │ │ │ │ + smlawtlt r0, pc, sl, pc @ │ │ │ │ @ instruction: 0xf0a59004 │ │ │ │ - stmdals r4, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a5e7b9 │ │ │ │ - @ instruction: 0xf04ff843 │ │ │ │ + @ instruction: 0xf04ff84f │ │ │ │ @ instruction: 0xf1b836ff │ │ │ │ ldrshle r3, [r3, #255] @ 0xff │ │ │ │ - @ instruction: 0xf83cf0a5 │ │ │ │ + @ instruction: 0xf848f0a5 │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ @@ -113597,15 +113597,15 @@ │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 0x2ee758 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd63b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xfe4bb9b4 │ │ │ │ + blx 0xfe8bb9b4 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @@ -113673,68 +113673,68 @@ │ │ │ │ ldrtcc pc, [r8], #-2240 @ 0xfffff740 @ │ │ │ │ cmpeq fp, #311296 @ 0x4c000 │ │ │ │ cdpcc 8, 12, cr15, cr0, cr0, {6} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - adcsne pc, r0, r5, asr #12 │ │ │ │ + sbcne pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - stcllt 0, cr15, [sl, #-784]! @ 0xfffffcf0 │ │ │ │ + ldcllt 0, cr15, [r6, #-784]! @ 0xfffffcf0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf645b082 │ │ │ │ - vshl.s64 d17, d16, #0 │ │ │ │ + vmls.f d17, d16, d0[2] │ │ │ │ tstcs fp, #52, 10 @ 0xd000000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strmi r0, [r0], pc, lsr #4 │ │ │ │ - @ instruction: 0xffd2f0c4 │ │ │ │ + @ instruction: 0xffdef0c4 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ movtcs r0, #8495 @ 0x212f │ │ │ │ @ instruction: 0xf0c44606 │ │ │ │ - @ instruction: 0xf105ffc3 │ │ │ │ + @ instruction: 0xf105ffcf │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64e234d │ │ │ │ - vsubl.s8 q8, d16, d24 │ │ │ │ + vmlal.s q8, d16, d0[0] │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - @ instruction: 0xf105ffb3 │ │ │ │ + @ instruction: 0xf105ffbf │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64e2315 │ │ │ │ - vmlal.s q8, d16, d0[1] │ │ │ │ + vrshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vmla.f d16, d16, d0[4] │ │ │ │ + vsra.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf0c4012e │ │ │ │ - @ instruction: 0xf106ffa3 │ │ │ │ + @ instruction: 0xf106ffaf │ │ │ │ strmi r0, [r0], r0, asr #5 │ │ │ │ msrpl (UNDEF: 101), r1 │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c14638 │ │ │ │ - ldrtmi pc, [r8], -r9, lsr #24 @ │ │ │ │ + @ instruction: 0x4638fc35 │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c02206 │ │ │ │ - movwcs pc, #2799 @ 0xaef @ │ │ │ │ + movwcs pc, #2811 @ 0xafb @ │ │ │ │ @ instruction: 0x36c44619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ adcvc pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2l 0, cr15, [ip], #-776 @ 0xfffffcf8 │ │ │ │ + stc2 0, cr15, [r8], {194} @ 0xc2 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ vmvn.i32 d20, #3328 @ 0x00000d00 │ │ │ │ vhsub.s8 d16, d0, d7 │ │ │ │ vrsra.s64 d20, d1, #64 │ │ │ │ strbvs r0, [r2, #776]! @ 0x308 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -113763,33 +113763,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [r2], #-800 @ 0xfffffce0 │ │ │ │ + stc2 1, cr15, [lr], #-800 @ 0xfffffce0 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - bicscc pc, r4, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vmax.s32 d4, d10, d24 │ │ │ │ - @ instruction: 0xf64dfbb3 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64dfbc3 │ │ │ │ + vmla.f d17, d16, d0[6] │ │ │ │ stmdacs r0, {r4, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - sbcscc pc, r8, r2, asr #12 │ │ │ │ + rscscc pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stc2l 1, cr15, [r6], {199} @ 0xc7 │ │ │ │ + ldc2l 1, cr15, [r2], {199} @ 0xc7 │ │ │ │ @ instruction: 0xf0c44606 │ │ │ │ - strmi pc, [r5], -sp, asr #31 │ │ │ │ + @ instruction: 0x4605ffd9 │ │ │ │ @ instruction: 0xf1c84620 │ │ │ │ - ldrtmi pc, [r0], -fp, asr #26 @ │ │ │ │ - ldc2 1, cr15, [r6], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0x4630fd57 │ │ │ │ + mcrr2 1, 12, pc, r2, cr0 @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd66b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -113810,21 +113810,21 @@ │ │ │ │ ldrtmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ stmdals r0, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0084621 │ │ │ │ addmi pc, sp, #268 @ 0x10c │ │ │ │ addmi fp, r6, #8, 30 │ │ │ │ @ instruction: 0xf642d0de │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0xff5d8 │ │ │ │ vhsub.s8 q1, q11, q8 │ │ │ │ - svclt 0x0000fcc9 │ │ │ │ - eorseq r5, r4, r4, lsl #23 │ │ │ │ + svclt 0x0000fcd9 │ │ │ │ + mlaseq r4, ip, fp, r5 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -113835,173 +113835,173 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c15 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c43410 │ │ │ │ - strmi pc, [r6], -r5, lsr #29 │ │ │ │ + @ instruction: 0x4606feb1 │ │ │ │ strls r2, [r0], #-834 @ 0xfffffcbe │ │ │ │ - addseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicscc pc, r0, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 0, 9, cr15, cr8, cr4, {6} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr4, {6} │ │ │ │ adcspl pc, ip, r6, asr #17 │ │ │ │ tstlt fp, fp, ror #16 │ │ │ │ addscc pc, ip, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r5, r4, r4, ror #19 │ │ │ │ + ldrshteq r5, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd67cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #12, 20 @ 0xc000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fde1 │ │ │ │ + @ instruction: 0xf500fded │ │ │ │ @ instruction: 0xf89030a8 │ │ │ │ andlt r0, r3, r2, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #57344 @ 0xe000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fdbd │ │ │ │ + @ instruction: 0xf500fdc9 │ │ │ │ sbccc r3, r0, sl, lsr #1 │ │ │ │ stceq 8, cr15, [r8], {80} @ 0x50 │ │ │ │ sbcvs pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fd95 │ │ │ │ + @ instruction: 0xf500fda1 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt r3, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd00 │ │ │ │ andlt r0, r3, ip, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd68c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fd63 │ │ │ │ + @ instruction: 0xf500fd6f │ │ │ │ @ instruction: 0xf8d030aa │ │ │ │ ldrheq r3, [sl, -r8] │ │ │ │ @ instruction: 0xf413d414 │ │ │ │ @ instruction: 0xf6427f00 │ │ │ │ - vbic.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ svclt 0x0008002f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - andsmi pc, r0, r2, asr #12 │ │ │ │ + eormi pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fd23 │ │ │ │ + @ instruction: 0xf500fd2f │ │ │ │ @ instruction: 0xf8d030aa │ │ │ │ ldrheq r3, [sl, -r8] │ │ │ │ @ instruction: 0xf013d414 │ │ │ │ @ instruction: 0xf6420f04 │ │ │ │ - vorr.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ svclt 0x0008002f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - submi pc, r8, r2, asr #12 │ │ │ │ + rsbmi pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd69c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2l 0, cr15, [r2], #784 @ 0x310 │ │ │ │ + stc2l 0, cr15, [lr], #784 @ 0x310 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -114015,97 +114015,97 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2 0, cr15, [r0], #784 @ 0x310 │ │ │ │ + stc2 0, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ eorne lr, lr, #3457024 @ 0x34c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmib r3, {r3, r5, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf880122e │ │ │ │ andlt r4, r2, r2, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c1d │ │ │ │ @ instruction: 0xf6424616 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ tstcs fp, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf0c49400 │ │ │ │ - orrlt pc, sp, sp, ror #24 │ │ │ │ + orrlt pc, sp, r9, ror ip @ │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ ldrsbtcc pc, [r8], r0 @ │ │ │ │ movwvs pc, #67 @ 0x43 @ │ │ │ │ adcscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ @ instruction: 0xf6424630 │ │ │ │ - vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 q10, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ eorsvs pc, sp, #64, 4 │ │ │ │ - blx 0x11bbcb2 │ │ │ │ + blx 0x14bbcb2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #139264 @ 0x22000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - andcs pc, r0, #10496 @ 0x2900 │ │ │ │ + andcs pc, r0, #13568 @ 0x3500 │ │ │ │ @ instruction: 0xf64f4604 │ │ │ │ - vsubw.s8 , q0, d5 │ │ │ │ + vorr.i32 d21, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6450323 │ │ │ │ - vaddw.s8 q11, q0, d9 │ │ │ │ + vaddw.s8 q11, q0, d17 │ │ │ │ vrhadd.s8 d16, d4, d19 │ │ │ │ - vmla.i d18, d0, d1[4] │ │ │ │ + vmvn.i32 q9, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf1b50023 │ │ │ │ - @ instruction: 0xf504f84d │ │ │ │ + @ instruction: 0xf504f859 │ │ │ │ @ instruction: 0xf50433a8 │ │ │ │ strcs r3, [r0], #-684 @ 0xfffffd54 │ │ │ │ - @ instruction: 0x41b4f642 │ │ │ │ + bicmi pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ streq pc, [r0, #-2243]! @ 0xfffff73d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strtmi lr, [r9], #-2498 @ 0xfffff63e │ │ │ │ adcne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldrbne pc, [r4, #2243]! @ 0x8c3 @ │ │ │ │ @@ -114115,75 +114115,75 @@ │ │ │ │ andne pc, r1, #79 @ 0x4f │ │ │ │ ldrbcs pc, [r8, #2243]! @ 0x8c3 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fbd9 │ │ │ │ + @ instruction: 0xf500fbe5 │ │ │ │ @ instruction: 0xf8d636a8 │ │ │ │ @ instruction: 0xf1b50520 │ │ │ │ - @ instruction: 0xf8d6fe91 │ │ │ │ + @ instruction: 0xf8d6fe9d │ │ │ │ biclt r0, r0, r4, lsr #17 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c05502 │ │ │ │ - @ instruction: 0x4620f971 │ │ │ │ + @ instruction: 0x4620f97d │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c02202 │ │ │ │ - @ instruction: 0xf8d6f963 │ │ │ │ + @ instruction: 0xf8d6f96f │ │ │ │ bicslt r0, r8, r8, lsr #17 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1c05502 │ │ │ │ - @ instruction: 0x4620f955 │ │ │ │ + strtmi pc, [r0], -r1, ror #18 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdblt r4, {r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ @ instruction: 0xf642460c │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1e3bdd6 │ │ │ │ + blx 0xfe13bdd6 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ @ instruction: 0xf003681b │ │ │ │ biclt r0, r2, r0, lsl #7 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ addcs pc, ip, r4, asr #17 │ │ │ │ @@ -114214,38 +114214,38 @@ │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ andcs r2, r1, #136 @ 0x88 │ │ │ │ blcs 0x981d8 │ │ │ │ @ instruction: 0xf793d0cd │ │ │ │ lslvs pc, sp, pc @ │ │ │ │ svclt 0x0000e7c9 │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcmi 0, cr11, [r6], #520 @ 0x208 │ │ │ │ @ instruction: 0xf0c44606 │ │ │ │ - tstpcs fp, #19200 @ p-variant is OBSOLETE @ 0x4b00 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + tstpcs fp, #22272 @ p-variant is OBSOLETE @ 0x5700 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0c4012f │ │ │ │ - @ instruction: 0x4603fb9f │ │ │ │ + strmi pc, [r3], -fp, lsr #23 │ │ │ │ stccc 6, cr4, [r0], #-192 @ 0xffffff40 │ │ │ │ ldrsbtcc pc, [ip], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ @ instruction: 0xf6424630 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0c4012f │ │ │ │ - @ instruction: 0xf500fafb │ │ │ │ + @ instruction: 0xf500fb07 │ │ │ │ ldmib r4, {r1, r3, r5, r7, sl, ip, sp}^ │ │ │ │ ldreq r3, [pc, #558] @ 0x7fdf2 │ │ │ │ addhi pc, lr, r0, asr #2 │ │ │ │ orreq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0055015d │ │ │ │ @ instruction: 0xf043460b │ │ │ │ @ instruction: 0xf8c403a0 │ │ │ │ @@ -114285,41 +114285,41 @@ │ │ │ │ @ instruction: 0x46902296 │ │ │ │ ldmdavc r2, {r0, r1, r3, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf64fb92a │ │ │ │ vmvn.i32 d23, #2048 @ 0x00000800 │ │ │ │ ldmdavc r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ movtcs fp, #53650 @ 0xd192 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe53bf9c │ │ │ │ + blx 0xfe83bf9c │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - mcr2 0, 1, pc, cr4, cr15, {5} @ │ │ │ │ + mrc2 0, 1, pc, cr0, cr15, {5} │ │ │ │ @ instruction: 0x3660f8d5 │ │ │ │ svceq 0x000ef013 │ │ │ │ msrhi CPSR_sxc, r0, asr #32 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf10005d9 │ │ │ │ vst4.32 {d8-d11}, [r3 :64], sl │ │ │ │ @ instruction: 0xf0027300 │ │ │ │ bcs 0xc04b8 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ @ instruction: 0xf0007f00 │ │ │ │ movtcs r8, #53592 @ 0xd158 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1bbbfe8 │ │ │ │ + blx 0x1ebbfe8 │ │ │ │ andlt r4, r2, lr, asr #18 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 0, cr15, [ip, #764]! @ 0x2fc │ │ │ │ + mcrlt 0, 0, pc, cr8, cr15, {5} @ │ │ │ │ @ instruction: 0xf57f0159 │ │ │ │ @ instruction: 0xf443af7a │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ ldrheq r3, [pc, -r8] │ │ │ │ @ instruction: 0xf500d556 │ │ │ │ vrshl.s8 d19, d24, d30 │ │ │ │ vaddl.s8 , d16, d21 │ │ │ │ @@ -114368,61 +114368,61 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d5d0b0 │ │ │ │ @ instruction: 0xf0111730 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcmi pc, r4, r2, asr #12 │ │ │ │ + sbcsmi pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vhsub.s8 d6, d22, d12 │ │ │ │ - movwcs pc, #6251 @ 0x186b @ │ │ │ │ + movwcs pc, #6267 @ 0x187b @ │ │ │ │ @ instruction: 0xf8854630 │ │ │ │ @ instruction: 0xf64e3605 │ │ │ │ - vsubl.s8 q8, d16, d24 │ │ │ │ + vmlal.s q8, d16, d0[0] │ │ │ │ movtcs r0, #53806 @ 0xd22e │ │ │ │ vabd.s8 d25, d13, d0 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - stmdbmi r7, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [ip, #-764]! @ 0xfffffd04 │ │ │ │ + stmdbmi r7, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 0, cr15, [r8, #-764]! @ 0xfffffd04 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ svclt 0x0000e74f │ │ │ │ - ldrhteq r5, [r4], -r8 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ - eorseq r5, r4, r0, asr #25 │ │ │ │ - eorseq r5, r4, ip, asr #23 │ │ │ │ - eorseq r5, r4, r0, ror #24 │ │ │ │ + ldrsbteq r5, [r4], -r0 │ │ │ │ + eorseq r5, r4, ip, lsl #24 │ │ │ │ + ldrsbteq r5, [r4], -r8 │ │ │ │ + eorseq r5, r4, r4, ror #23 │ │ │ │ + eorseq r5, r4, r8, ror ip │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ vsubw.s8 q8, q8, d21 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vsubl.s8 q11, d0, d9 │ │ │ │ @ instruction: 0xf6420207 │ │ │ │ - vmla.f d20, d0, d0[2] │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ @ instruction: 0xf0c7012f │ │ │ │ - @ instruction: 0x4630fa55 │ │ │ │ - subpl pc, ip, #69206016 @ 0x4200000 │ │ │ │ + ldrtmi pc, [r0], -r1, ror #20 @ │ │ │ │ + rsbpl pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppmi r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 96), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r0, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [ip, #-796]! @ 0xfffffce4 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ ldrle r0, [r3, #-1943] @ 0xfffff869 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ strcs pc, [r2], -r5, lsl #17 │ │ │ │ movteq pc, #5711 @ 0x164f @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ sbcpl pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - orrpl pc, r4, r2, asr #12 │ │ │ │ + orrspl pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xdbc19c │ │ │ │ + blx 0x10bc19c │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf57f0118 │ │ │ │ @ instruction: 0xf8d5aedd │ │ │ │ vst1.32 {d1-d3}, [r1], r0 │ │ │ │ @ instruction: 0xf5b12170 │ │ │ │ eorle r2, r8, r0, ror pc │ │ │ │ @ instruction: 0x11a5f24e │ │ │ │ @@ -114432,21 +114432,21 @@ │ │ │ │ stmdavc r9, {r0, r1, r9, sl} │ │ │ │ @ instruction: 0xf64fb939 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ stmdavc r9, {r1, r2, r4, r7, r8, sp} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ movtcs sl, #57075 @ 0xdef3 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf96cf0c4 │ │ │ │ + @ instruction: 0xf978f0c4 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 0, cr15, [lr], #764 @ 0x2fc │ │ │ │ + stc2 0, cr15, [sl, #-764] @ 0xfffffd04 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ ldmib r4, {r1, r2, r3, r4, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ svcmi 0x002a322e │ │ │ │ @ instruction: 0xf898e6da │ │ │ │ andcs r3, r1, #0 │ │ │ │ strcs pc, [r4], -r5, lsl #17 │ │ │ │ @ instruction: 0xf64fb93b │ │ │ │ @@ -114457,86 +114457,86 @@ │ │ │ │ vst3.32 {d18-d20}, [pc :256], r8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ andsmi r4, r3, r0, lsl #6 │ │ │ │ svcvs 0x0080f1b3 │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ @ instruction: 0xf64e9700 │ │ │ │ - vsubl.s8 q8, d16, d24 │ │ │ │ + vmlal.s q8, d16, d0[0] │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - ldmdbmi r7, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [lr], {191} @ 0xbf │ │ │ │ + ldmdbmi r7, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 0, cr15, [sl], {191} @ 0xbf │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf8d5e735 │ │ │ │ svceq 0x001b3738 │ │ │ │ svcge 0x000bf47f │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andpl pc, r8, r2, asr #12 │ │ │ │ + eorpl pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s8 q3, , │ │ │ │ - movtcs pc, #57251 @ 0xdfa3 @ │ │ │ │ + movtcs pc, #57267 @ 0xdfb3 @ │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - adceq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppmi ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf914f0c4 │ │ │ │ + @ instruction: 0xf920f0c4 │ │ │ │ @ instruction: 0xf0bf4905 │ │ │ │ - ldr pc, [r6], r7, lsr #25 │ │ │ │ + @ instruction: 0xe696fcb3 │ │ │ │ @ instruction: 0xe6d84618 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ - eorseq r5, r4, r0, lsr ip │ │ │ │ - eorseq r5, r4, ip, asr #23 │ │ │ │ - mlaseq r4, r0, ip, r5 │ │ │ │ + eorseq r5, r4, ip, lsl #24 │ │ │ │ + eorseq r5, r4, r8, asr #24 │ │ │ │ + eorseq r5, r4, r4, ror #23 │ │ │ │ + eorseq r5, r4, r8, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #540 @ 0x21c │ │ │ │ pkhbtmi r2, r1, fp, lsl #6 │ │ │ │ @ instruction: 0xf642460e │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8eef0c4 │ │ │ │ + @ instruction: 0xf8faf0c4 │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf0c43420 │ │ │ │ - tstpcs fp, #102400 @ p-variant is OBSOLETE @ 0x19000 │ │ │ │ + tstpcs fp, #151552 @ p-variant is OBSOLETE @ 0x25000 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf507012f │ │ │ │ @ instruction: 0xf0c45508 │ │ │ │ - @ instruction: 0xf8d0f96b │ │ │ │ + @ instruction: 0xf8d0f977 │ │ │ │ ldrcc r3, [r0, #-200] @ 0xffffff38 │ │ │ │ @ instruction: 0x4631b113 │ │ │ │ ldrmi r4, [r8, r8, asr #12] │ │ │ │ strtcc pc, [r8], #1287 @ 0x507 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ adccs pc, r4, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strtmi pc, [r0], r7, lsl #10 │ │ │ │ - ldcl 2, cr15, [r2], {41} @ 0x29 │ │ │ │ + stcl 2, cr15, [r2], #164 @ 0xa4 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ vmin.s8 d20, d15, d26 │ │ │ │ vmla.f d17, d16, d1[4] │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ @ instruction: 0xf1b538aa │ │ │ │ - @ instruction: 0xf8d4fc47 │ │ │ │ + @ instruction: 0xf8d4fc53 │ │ │ │ ldrtmi r0, [sl], -r0, lsr #10 │ │ │ │ @ instruction: 0x41a9f24f │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [lr], #-724 @ 0xfffffd2c │ │ │ │ + mcrr2 1, 11, pc, sl, cr5 @ │ │ │ │ @ instruction: 0x37c4f8d4 │ │ │ │ msrcc SPSR_f, r6, asr #17 │ │ │ │ @ instruction: 0x3660f8d4 │ │ │ │ orrcc pc, r4, r6, asr #17 │ │ │ │ @ instruction: 0xf8d49302 │ │ │ │ @ instruction: 0xf8c63664 │ │ │ │ @ instruction: 0xf8d43180 │ │ │ │ @@ -114655,23 +114655,23 @@ │ │ │ │ vmla.f , q8, d2[6] │ │ │ │ @ instruction: 0xf1b96980 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ streq r8, [r3], sp, lsl #2 │ │ │ │ addseq sp, r2, r5, lsl r5 │ │ │ │ @ instruction: 0xf8d44649 │ │ │ │ vshl.s32 q0, q0, │ │ │ │ - @ instruction: 0xf8d4ebc2 │ │ │ │ + @ instruction: 0xf8d4ebd2 │ │ │ │ strbmi r2, [r9], -ip, lsl #12 │ │ │ │ strbeq pc, [r4], #2260 @ 0x8d4 @ │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4ebba │ │ │ │ + @ instruction: 0xf8d4ebca │ │ │ │ @ instruction: 0xf8d4260c │ │ │ │ strbmi r0, [r9], -r8, asr #9 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4ebb2 │ │ │ │ + @ instruction: 0xf8d4ebc2 │ │ │ │ bcs 0x89aa8 │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c434cc │ │ │ │ @ instruction: 0xf8c434d0 │ │ │ │ @ instruction: 0xf8c434ec │ │ │ │ @ instruction: 0xf8c434f0 │ │ │ │ @@ -114682,15 +114682,15 @@ │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strh r8, [r9], -fp │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43508 │ │ │ │ @ instruction: 0xf505350c │ │ │ │ vqadd.s8 d21, d0, d30 │ │ │ │ strcs r1, [r1], #-769 @ 0xfffffcff │ │ │ │ subcc pc, r3, #10878976 @ 0xa60000 │ │ │ │ @ instruction: 0xf8863018 │ │ │ │ @@ -114773,83 +114773,83 @@ │ │ │ │ @ instruction: 0x4638febd │ │ │ │ ldc2l 0, cr15, [r6, #16]! │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ bllt 0xfe73c444 │ │ │ │ streq pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - b 0xff5bccc0 │ │ │ │ + b 0xff9bccc0 │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ streq pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - b 0xff3bccd0 │ │ │ │ + b 0xff7bccd0 │ │ │ │ @ instruction: 0xf8d4e740 │ │ │ │ addseq r0, r2, r4, ror #9 │ │ │ │ vrhadd.s32 d2, d9, d0 │ │ │ │ - @ instruction: 0xf8d4eac6 │ │ │ │ + @ instruction: 0xf8d4ead6 │ │ │ │ @ instruction: 0xf8d42610 │ │ │ │ smlattcs r0, r8, r4, r0 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xe70feabe │ │ │ │ + str lr, [pc, -lr, asr #21] │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrbeq pc, [r4], #2260 @ 0x8d4 @ │ │ │ │ - b 0xfee3ccfc │ │ │ │ + b 0xff23ccfc │ │ │ │ @ instruction: 0x260cf8d4 │ │ │ │ ldrbeq pc, [ip], #2260 @ 0x8d4 @ │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - b 0xfec3cd0c │ │ │ │ + b 0xff03cd0c │ │ │ │ ldrsbtcc pc, [ip], r8 @ │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4aef8 │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ ldrbeq pc, [r8], #2260 @ 0x8d4 @ │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - @ instruction: 0xf8d4eaa2 │ │ │ │ + @ instruction: 0xf8d4eab2 │ │ │ │ @ instruction: 0xf8d4260c │ │ │ │ smlattcs r0, r0, r4, r0 │ │ │ │ vqadd.s32 d0, d25, d2 │ │ │ │ - usat lr, #6, sl, lsl #21 │ │ │ │ + strbt lr, [r6], sl, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf645b097 │ │ │ │ - vqshl.s64 d17, d16, #0 │ │ │ │ + vqdmlsl.s , d16, d0[2] │ │ │ │ @ instruction: 0x460c0734 │ │ │ │ bvc 0xffdbd8d0 │ │ │ │ andls r2, r9, #1811939328 @ 0x6c000000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf500fe6f │ │ │ │ + @ instruction: 0xf500fe7b │ │ │ │ @ instruction: 0xf8955500 │ │ │ │ mcrcs 3, 0, r6, cr0, cr12, {2} │ │ │ │ subshi pc, r9, #64 @ 0x40 │ │ │ │ bpl 0x2bd8e4 │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ - strbvs pc, [r8, r2, asr #12]! @ │ │ │ │ + strvc pc, [r0, -r2, asr #12] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - blne 0xbbce30 │ │ │ │ + blne 0x11bce30 │ │ │ │ bleq 0xc3cff8 │ │ │ │ - ldmdbvs ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibvs r4, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10a4680 │ │ │ │ tstcc r0, #12, 20 @ 0xc000 │ │ │ │ ldrtmi r9, [r2], -sl, lsl #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0x1cbc8ae │ │ │ │ + blx 0x1fbc8ae │ │ │ │ movweq pc, #12294 @ 0x3006 @ │ │ │ │ ldrbmi r2, [r9], -r3, lsl #22 │ │ │ │ svclt 0x00084620 │ │ │ │ strcc r4, [r1], -r9, asr #12 │ │ │ │ - blx 0x1a3c8c2 │ │ │ │ + blx 0x1d3c8c2 │ │ │ │ mvnle r2, r0, lsl lr │ │ │ │ bcc 0xfeb3d954 │ │ │ │ beq 0xff0bc960 │ │ │ │ tstcc r2, sl, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d5820e │ │ │ │ @ instruction: 0xf8d53428 │ │ │ │ @@ -114872,41 +114872,41 @@ │ │ │ │ andseq r6, fp, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stclvs 0, cr15, [r0], {12} │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstmi sl, #64, 18 @ 0x100000 │ │ │ │ svclt 0x0058070b │ │ │ │ - msrcc CPSR_fs, #64, 4 │ │ │ │ + movtcc pc, #16960 @ 0x4240 @ │ │ │ │ addvc lr, r0, #270336 @ 0x42000 │ │ │ │ vmov.f32 , #3 @ 0x40400000 │ │ │ │ strle r0, [ip, #-817] @ 0xfffffccf │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr5, {6} │ │ │ │ - orrpl pc, ip, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0x53a4f642 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - orrpl pc, r8, r2, asr #12 │ │ │ │ + asrpl pc, r2, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00182800 │ │ │ │ vrsubhn.i16 d20, q1, │ │ │ │ stmdbcs r0, {r3, r8} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ mrcne 8, 3, APSR_nzcv, cr0, cr5, {6} │ │ │ │ - adcpl pc, r4, r2, asr #12 │ │ │ │ + adcspl pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr12, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - @ instruction: 0x51b4f642 │ │ │ │ + bicpl pc, ip, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - mvnsvs pc, r2, asr #12 │ │ │ │ + tstpvc ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ @@ -114915,98 +114915,98 @@ │ │ │ │ svcvc 0x0080f012 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ svclt 0x000c9001 │ │ │ │ mcrreq 0, 4, pc, r1, cr15 @ │ │ │ │ mrrceq 0, 4, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf0e5c00c │ │ │ │ - blls 0x2ff1a0 │ │ │ │ + blls 0x2ff1d0 │ │ │ │ @ instruction: 0xf140039a │ │ │ │ @ instruction: 0xf5088177 │ │ │ │ @ instruction: 0xf8d838a8 │ │ │ │ @ instruction: 0xf0133660 │ │ │ │ @ instruction: 0xf0400f0e │ │ │ │ @ instruction: 0x071b81f2 │ │ │ │ @ instruction: 0xf642d01d │ │ │ │ - vmull.s , d0, d0[0] │ │ │ │ + vmov.i16 , #2048 @ 0x0800 │ │ │ │ strcs r0, [r0, -pc, lsr #20] │ │ │ │ @ instruction: 0xf007087b │ │ │ │ rsbseq r0, sl, r1, lsl #2 │ │ │ │ cmpne r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf5011c50 │ │ │ │ bl 0x1dcdc8 │ │ │ │ ldmib r1, {r0, r6, r7, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, ip, sp}^ │ │ │ │ andls r1, r0, r1, lsl #14 │ │ │ │ stmib sp, {r0, r8, r9, sl, ip, sp}^ │ │ │ │ strtmi r3, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf0e54651 │ │ │ │ - adcsmi pc, r7, #692224 @ 0xa9000 │ │ │ │ + adcsmi pc, r7, #741376 @ 0xb5000 │ │ │ │ stmdals sl, {r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf92cf00c │ │ │ │ - teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe7bca54 │ │ │ │ + blx 0xfeabca54 │ │ │ │ usatcc pc, #24, r8, asr #17 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3664f8d8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ mrccs 8, 5, APSR_nzcv, cr12, cr5, {6} │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ andslt r0, r7, pc, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe1bca84 │ │ │ │ - tstpvs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blt 0xfe4bca84 │ │ │ │ + tstpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vabdl.u8 q15, d18, d0 │ │ │ │ movwls r0, #58241 @ 0xe381 │ │ │ │ svclt 0x00181ede │ │ │ │ stmdals pc, {r0, r9, sl, sp} @ │ │ │ │ stmiacs fp!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiacs sl!, {r1, r3, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf810f008 │ │ │ │ bicscs lr, r4, #3489792 @ 0x354000 │ │ │ │ strtmi r9, [r0], -sp, lsl #2 │ │ │ │ - bicpl pc, r0, r2, asr #12 │ │ │ │ + bicspl pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvs 0x1fbd064 │ │ │ │ + blvs 0xfe5bd064 │ │ │ │ bleq 0xd7d22c │ │ │ │ - blx 0x19bcac4 │ │ │ │ + blx 0x1cbcac4 │ │ │ │ vqdmulh.s d25, d15, d10 │ │ │ │ - vqdmlal.s , d0, d28 │ │ │ │ + vmul.f d17, d0, d0[1] │ │ │ │ strcs r0, [r0, -lr, lsr #18] │ │ │ │ bpl 0x2fdb4c │ │ │ │ @ instruction: 0xf10a950c │ │ │ │ vldmiane fp!, {s0-s7} │ │ │ │ blvc 0x13bdb4 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf6423701 │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ blx 0x280c1a │ │ │ │ stc 3, cr15, [sp, #12] │ │ │ │ @ instruction: 0xf10a7b00 │ │ │ │ @ instruction: 0xf1b30a08 │ │ │ │ svclt 0x00943f55 │ │ │ │ @ instruction: 0x464d465d │ │ │ │ @ instruction: 0xf0e59502 │ │ │ │ - svccs 0x001ffa41 │ │ │ │ + svccs 0x001ffa4d │ │ │ │ stcls 1, cr13, [ip, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d21, d16, d0[6] │ │ │ │ ldmib r5, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf0e523d2 │ │ │ │ - blls 0x37f064 │ │ │ │ + blls 0x37f094 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ bicsvc lr, r3, #90112 @ 0x16000 │ │ │ │ @ instruction: 0x81bdf040 │ │ │ │ - msrcc CPSR_fs, #64, 4 │ │ │ │ + movtcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46209e11 │ │ │ │ cdpcs 3, 0, cr9, cr0, cr3, {0} │ │ │ │ movwls r9, #19214 @ 0x4b0e │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf016234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ @@ -115017,97 +115017,97 @@ │ │ │ │ svcpl 0x0080f016 │ │ │ │ svclt 0x000c9101 │ │ │ │ cmpcs r6, sp, lsr #2 │ │ │ │ svceq 0x0001f016 │ │ │ │ tstls r2, r2, lsr r6 │ │ │ │ ldrbtcs fp, [r4], -ip, lsl #30 │ │ │ │ @ instruction: 0xf6422668 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ strls r0, [r5], -pc, lsr #2 │ │ │ │ - blx 0x13cb88 │ │ │ │ + blx 0x43cb88 │ │ │ │ @ instruction: 0xf5039b0a │ │ │ │ tstls r0, #168, 6 @ 0xa0000002 │ │ │ │ pkhtbcc pc, r8, r3, asr #17 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ @ instruction: 0xf8d5d017 │ │ │ │ @ instruction: 0xf8d52448 │ │ │ │ ldreq r3, [r6, ip, asr #8] │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ ldrbeq r2, [r0, sp, lsr #2] │ │ │ │ subscs fp, r3, ip, asr #30 │ │ │ │ stmib sp, {r0, r2, r3, r5, sp}^ │ │ │ │ strtmi r1, [r0], -r0 │ │ │ │ - tstpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs R8_fiq, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9e4f0e5 │ │ │ │ + @ instruction: 0xf9f0f0e5 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [pc, -r8, lsl #13] │ │ │ │ msrhi SPSR_x, r0, asr #32 │ │ │ │ stmdbls sp, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ blls 0x3c1dbc │ │ │ │ @ instruction: 0xf642bf4b │ │ │ │ - vqsub.s8 d21, d16, d0 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vhsub.s8 d21, d16, d24 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vsubl.s8 q8, d0, d31 │ │ │ │ ldreq r0, [r8, #-561] @ 0xfffffdcf │ │ │ │ svclt 0x004b4620 │ │ │ │ - orrspl pc, r4, #69206016 @ 0x4200000 │ │ │ │ - msrcc CPSR_fs, #64, 4 │ │ │ │ + @ instruction: 0x53acf642 │ │ │ │ + movtcc pc, #16960 @ 0x4240 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x004b0489 │ │ │ │ - orrspl pc, ip, r2, asr #12 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + @ instruction: 0x51b4f642 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ @ instruction: 0xf0e50133 │ │ │ │ - blls 0x2fef64 │ │ │ │ + blls 0x2fef94 │ │ │ │ svclt 0x005c039b │ │ │ │ - cmnpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvs pc, r4, pc, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ ldc2 0, cr15, [r6], {11} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ strmi pc, [r7], -r7, ror #31 │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ shsub8mi pc, sl, fp @ │ │ │ │ @ instruction: 0xf6424603 │ │ │ │ - vmla.f d22, d0, d0[1] │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ - @ instruction: 0xf992f0e5 │ │ │ │ + @ instruction: 0xf99ef0e5 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ @ instruction: 0xf0133688 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ blls 0x4a0ef0 │ │ │ │ pkhtbcc pc, r4, r3, asr #17 @ │ │ │ │ @ instruction: 0xf0400718 │ │ │ │ blls 0x3210c4 │ │ │ │ - ldmdbvs ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibvs r4, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stmdane ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdane r4, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrvs pc, [r0, r2, asr #12]! │ │ │ │ + strbvs pc, [r8, r2, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ bpl 0xfbdd18 │ │ │ │ blvc 0x13bf78 │ │ │ │ ldc 6, cr4, [sl, #200] @ 0xc8 │ │ │ │ ldrtmi r6, [r9], -r0, lsl #22 │ │ │ │ ldrbeq r4, [r3, r0, lsr #12]! │ │ │ │ blvc 0xbbf54 │ │ │ │ blvs 0x13bf58 │ │ │ │ sbcshi pc, sl, r0, asr #2 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ @ instruction: 0xf0e59010 │ │ │ │ - @ instruction: 0xf50af963 │ │ │ │ + @ instruction: 0xf50af96f │ │ │ │ vmulcs.f32 s14, s1, s0 │ │ │ │ blls 0x4b50dc │ │ │ │ pkhtbcc pc, r8, r3, asr #17 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -115119,26 +115119,26 @@ │ │ │ │ stccc 8, cr15, [r8], {90} @ 0x5a │ │ │ │ blcs 0x92174 │ │ │ │ @ instruction: 0xf000da71 │ │ │ │ blcs 0x6015f0 │ │ │ │ @ instruction: 0xf8d5d06d │ │ │ │ @ instruction: 0x07df35d0 │ │ │ │ @ instruction: 0xf642bf44 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ strbtle r0, [r8], #-815 @ 0xfffffcd1 │ │ │ │ - orrpl pc, r8, #69206016 @ 0x4200000 │ │ │ │ + movpl pc, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstcs fp, #99 @ 0x63 │ │ │ │ @ instruction: 0xf8cd4658 │ │ │ │ @ instruction: 0xf642a000 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0c3012f │ │ │ │ - @ instruction: 0xf500fc01 │ │ │ │ + @ instruction: 0xf500fc0d │ │ │ │ @ instruction: 0xf5005500 │ │ │ │ andls r5, sl, r1, lsl r3 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ @ instruction: 0xf8d56819 │ │ │ │ @ instruction: 0xf0033428 │ │ │ │ b 0x11515c8 │ │ │ │ @ instruction: 0xf8d57342 │ │ │ │ @@ -115172,15 +115172,15 @@ │ │ │ │ mcrge 6, 3, pc, cr5, cr15, {1} @ │ │ │ │ streq lr, [r3, r7, lsl #22] │ │ │ │ movtcc pc, #2263 @ 0x8d7 @ │ │ │ │ cdpne 3, 13, cr9, cr14, cr14, {0} │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ @ instruction: 0x2620e65b │ │ │ │ vmax.s8 d30, d0, d13 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ bcs 0x81720 │ │ │ │ svclt 0x00ac9304 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf012215a │ │ │ │ tstls r0, r0, lsl #30 │ │ │ │ @@ -115195,44 +115195,44 @@ │ │ │ │ smlabbls r5, r0, r1, r0 │ │ │ │ cmpcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122154 │ │ │ │ tstls r3, r0, lsl pc │ │ │ │ svclt 0x000c4620 │ │ │ │ @ instruction: 0x2120211a │ │ │ │ @ instruction: 0xf6429106 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf0e5012f │ │ │ │ - strb pc, [sl, #2207] @ 0x89f @ │ │ │ │ + strb pc, [sl, #2219] @ 0x8ab @ │ │ │ │ mrccc 8, 2, APSR_nzcv, cr8, cr5, {6} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d5ae20 │ │ │ │ bl 0x1d048c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicsmi r3, fp, #28, 28 @ 0x1c0 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ ldr r9, [r4], -lr, lsl #6 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf50a3601 │ │ │ │ @ instruction: 0xf0e57a80 │ │ │ │ - str pc, [pc, -r7, lsl #17] │ │ │ │ - teqpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xe70ff893 │ │ │ │ + cmppvs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andslt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmdalt ip!, {r0, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmlt r8, {r0, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46209b11 │ │ │ │ - msrvs R12_usr, r2 │ │ │ │ + teqpvs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ addcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf872f0e5 │ │ │ │ + @ instruction: 0xf87ef0e5 │ │ │ │ @ instruction: 0xf8d5e692 │ │ │ │ @ instruction: 0x07df35d0 │ │ │ │ @ instruction: 0xf642bf4b │ │ │ │ - @ instruction: 0xf642538c │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf64253a4 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ vsubw.s8 q8, q0, d31 │ │ │ │ ldrt r0, [r9], -pc, lsr #6 │ │ │ │ strbcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf57f0799 │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf007100e │ │ │ │ strmi pc, [r0], pc, lsl #28 │ │ │ │ @@ -115243,40 +115243,40 @@ │ │ │ │ andcc r4, r1, r3, lsl #13 │ │ │ │ stmdacs r3!, {r8}^ │ │ │ │ @ instruction: 0x81b1f300 │ │ │ │ svclt 0x00c84540 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ mcrge 7, 7, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf6429b0a │ │ │ │ - vqshl.s64 q11, q2, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[7] │ │ │ │ @ instruction: 0xf04f072f │ │ │ │ @ instruction: 0xf503093a │ │ │ │ @ instruction: 0xf6424aa8 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf10a012f │ │ │ │ bl 0x30344c │ │ │ │ stmib sp, {r0, r1, r3, r9, fp, ip}^ │ │ │ │ tstls fp, r9, lsl #24 │ │ │ │ ldrdcs lr, [sl, -sp] │ │ │ │ strtmi r4, [r0], -r3, asr #12 │ │ │ │ - @ instruction: 0xf82cf0e5 │ │ │ │ + @ instruction: 0xf838f0e5 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4655db18 │ │ │ │ and r4, r7, lr, asr r6 │ │ │ │ ldccc 14, cr3, [r0, #-4] │ │ │ │ @ instruction: 0x46204639 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf81ef0e5 │ │ │ │ + @ instruction: 0xf82af0e5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ strtmi r2, [r0], -sl, lsl #2 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #2 │ │ │ │ - @ instruction: 0xf810f0e5 │ │ │ │ + @ instruction: 0xf81cf0e5 │ │ │ │ @ instruction: 0xf1089b09 │ │ │ │ @ instruction: 0xf50a0801 │ │ │ │ strbmi r7, [r3, #-2688] @ 0xfffff580 │ │ │ │ ssat sp, #16, r6, asr #25 │ │ │ │ strbcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf57f07df │ │ │ │ ldmib sp, {r3, r4, r5, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @@ -115291,113 +115291,113 @@ │ │ │ │ @ instruction: 0xf0014241 │ │ │ │ @ instruction: 0xf04f0103 │ │ │ │ @ instruction: 0xf5030b00 │ │ │ │ @ instruction: 0xf000429e │ │ │ │ svclt 0x00580303 │ │ │ │ andcc r4, r8, #-1342177276 @ 0xb0000004 │ │ │ │ strmi r3, [r1], r1, lsl #6 │ │ │ │ - stclvs 6, cr15, [r8], #-264 @ 0xfffffef8 │ │ │ │ + stcvs 6, cr15, [r0], {66} @ 0x42 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x80938 │ │ │ │ beq 0xfe17b578 │ │ │ │ b 0x547f4c │ │ │ │ svclt 0x00380320 │ │ │ │ @ instruction: 0xf8cd4603 │ │ │ │ @ instruction: 0xf6409030 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ addsne r0, fp, r0, lsr r0 │ │ │ │ subsls pc, r4, sp, asr #17 │ │ │ │ bl 0x1264a8 │ │ │ │ movwcc r0, #4803 @ 0x12c3 │ │ │ │ ldrls r4, [r4, #-1680] @ 0xfffff970 │ │ │ │ @ instruction: 0xf8cd009b │ │ │ │ movwls ip, #53316 @ 0xd044 │ │ │ │ @ instruction: 0xf1bb9009 │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ ldmdbls r1, {r0, r1, r2, r6, r7, pc} │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xffbcf0e4 │ │ │ │ + @ instruction: 0xffc8f0e4 │ │ │ │ stccs 13, cr9, [r1, #-48] @ 0xffffffd0 │ │ │ │ addshi pc, sl, r0 │ │ │ │ stccs 14, cr1, [r1, #-684] @ 0xfffffd54 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stceq 0, cr15, [r7], {11} │ │ │ │ stceq 1, cr15, [r7], {172} @ 0xac │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0xf6429b0c │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vqdmlal.s q11, d16, d8 │ │ │ │ @ instruction: 0x9d0d092f │ │ │ │ @ instruction: 0x46461c5f │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ svclt 0x00b442af │ │ │ │ andscs r4, r0, #85983232 @ 0x5200000 │ │ │ │ ldmdb r6!, {r2, r8, sl, fp, sp}^ │ │ │ │ andsle r0, r2, r2, lsl #2 │ │ │ │ vstrcc d9, [r4, #-36] @ 0xffffffdc │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf0e49302 │ │ │ │ - @ instruction: 0xe7edff91 │ │ │ │ + @ instruction: 0xe7edff9d │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ ldc2 0, cr15, [lr, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ tstls r2, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0xf8dde78b │ │ │ │ vhadd.s8 d28, d15, d28 │ │ │ │ - vbic.i32 q11, #201326592 @ 0x0c000000 │ │ │ │ + vqshl.s64 d22, d4, #0 │ │ │ │ vaba.s8 d16, d15, d19 │ │ │ │ - vabal.s8 , d0, d28 │ │ │ │ + vmls.f d17, d0, d0[1] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf10b0100 │ │ │ │ @ instruction: 0xf1bc0b01 │ │ │ │ svclt 0x00140f00 │ │ │ │ @ instruction: 0x46294639 │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ - cmnpvs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r8, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff6cf0e4 │ │ │ │ + @ instruction: 0xff78f0e4 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0011f1bb │ │ │ │ @ instruction: 0xf8ddd1a1 │ │ │ │ @ instruction: 0x462b9030 │ │ │ │ ldrsbhi pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ ldcls 14, cr9, [r4, #-76] @ 0xffffffb4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ bls 0x3352fc │ │ │ │ - ldrbtvs pc, [ip], -r2, asr #12 @ │ │ │ │ + ldrvs pc, [r4], r2, asr #12 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf5029509 │ │ │ │ @ instruction: 0x4625593c │ │ │ │ and r4, sl, ip, lsl r6 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0e49704 │ │ │ │ - @ instruction: 0xf1b8ff4d │ │ │ │ + @ instruction: 0xf1b8ff59 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ @ instruction: 0xf50980ab │ │ │ │ @ instruction: 0xed997980 │ │ │ │ strbmi r7, [r2], -r0, lsl #22 │ │ │ │ blge 0x13b4d8 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svceq 0x0001f018 │ │ │ │ blge 0xbb4b4 │ │ │ │ blvc 0x13c3b8 │ │ │ │ strls sp, [r4], #-486 @ 0xfffffe1a │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff34f0e4 │ │ │ │ + @ instruction: 0xff40f0e4 │ │ │ │ blcs 0xfad38 │ │ │ │ @ instruction: 0xf64ad824 │ │ │ │ @ instruction: 0xf6ca22ab │ │ │ │ blx 0x10984a │ │ │ │ @ instruction: 0xf10cfc0b │ │ │ │ @ instruction: 0xf1bc3caa │ │ │ │ svclt 0x002c3f55 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ svclt 0x0000e774 │ │ │ │ - eorseq r5, r4, ip, lsl sp │ │ │ │ + eorseq r5, r4, r4, lsr sp │ │ │ │ adccs pc, fp, #77594624 @ 0x4a00000 │ │ │ │ adccs pc, sl, #211812352 @ 0xca00000 │ │ │ │ @ instruction: 0x2c0bfba2 │ │ │ │ b 0x14495e4 │ │ │ │ blx 0x104042 │ │ │ │ @ instruction: 0xf1acbc1c │ │ │ │ blx 0xfef83dec │ │ │ │ @@ -115405,73 +115405,73 @@ │ │ │ │ @ instruction: 0xe75f1c5c │ │ │ │ ble 0x38818c │ │ │ │ bleq 0xfd214 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bb465a │ │ │ │ subsle r0, r8, r0, lsl pc │ │ │ │ @ instruction: 0x46209911 │ │ │ │ - cdp2 0, 15, cr15, cr14, cr4, {7} │ │ │ │ + @ instruction: 0xff0af0e4 │ │ │ │ @ instruction: 0xf8dde744 │ │ │ │ strb ip, [sp, -r8, asr #32] │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vmla.f d22, d0, d0[4] │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0e4012f │ │ │ │ - blls 0x3c09e0 │ │ │ │ + blls 0x3c0a10 │ │ │ │ ble 0xffd0817c │ │ │ │ ldrvs lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ blls 0x312884 │ │ │ │ @ instruction: 0xf64046b0 │ │ │ │ - vsubhn.i16 d22, q8, q2 │ │ │ │ + @ instruction: 0xf2c0669c │ │ │ │ @ instruction: 0xf5030630 │ │ │ │ @ instruction: 0xf642533c │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ bl 0x140ef4 │ │ │ │ strls r1, [fp, #-2825] @ 0xfffff4f7 │ │ │ │ stmdbls r9, {r0, r3, ip, pc} │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - cdp2 0, 13, cr15, cr8, cr4, {7} │ │ │ │ + cdp2 0, 14, cr15, cr4, cr4, {7} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf642db22 │ │ │ │ - @ instruction: 0xf2c06a9c │ │ │ │ + @ instruction: 0xf2c06ab4 │ │ │ │ ldrbmi r0, [sp], -pc, lsr #20 │ │ │ │ and r4, r6, pc, asr #12 │ │ │ │ ldccc 15, cr3, [r0, #-4] │ │ │ │ stc 6, cr9, [sp, #8] │ │ │ │ @ instruction: 0xf0e47b00 │ │ │ │ - ldmib r5, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r2, [r1], -r2, lsl #6 │ │ │ │ ldc 6, cr4, [r5, #128] @ 0x80 │ │ │ │ svccs 0x00007b00 │ │ │ │ vand , , q8 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vsra.s64 d22, d4, #64 │ │ │ │ stc 1, cr0, [sp, #204] @ 0xcc │ │ │ │ tstls r2, r0, lsl #22 │ │ │ │ - orrsvs pc, ip, r2, asr #12 │ │ │ │ + @ instruction: 0x61b4f642 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 0, 11, cr15, cr2, cr4, {7} │ │ │ │ + cdp2 0, 11, cr15, cr14, cr4, {7} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvc 0xfe0be2c8 │ │ │ │ svceq 0x0020f1b8 │ │ │ │ stcls 1, cr13, [fp, #-820] @ 0xfffffccc │ │ │ │ strtmi lr, [r0], -r9, asr #10 │ │ │ │ - msrvs (UNDEF: 96), r2 │ │ │ │ + cmnpvs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmib sp, {r0, r3, r5, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e46513 │ │ │ │ - @ instruction: 0xe7b0fe9f │ │ │ │ + ldr pc, [r0, fp, lsr #29]! │ │ │ │ stcls 6, cr4, [r9, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf04fe53b │ │ │ │ ldrb r0, [r1], -r3, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd80d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - mcr2 1, 6, pc, cr8, cr14, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr4, cr14, {5} │ │ │ │ stccc 5, cr15, [r8], #16 │ │ │ │ bls 0xa72f0 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, r4, lsr #17 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115485,15 +115485,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - mrc2 1, 4, pc, cr12, cr14, {5} │ │ │ │ + mcr2 1, 5, pc, cr8, cr14, {5} @ │ │ │ │ stccc 5, cr15, [r8], #16 │ │ │ │ bls 0xa7348 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, r8, lsr #17 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115506,23 +115506,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf645b087 │ │ │ │ - vshl.s64 d17, d16, #0 │ │ │ │ + vmls.f d17, d16, d0[2] │ │ │ │ @ instruction: 0x460c0534 │ │ │ │ rscsvc pc, r4, #20971520 @ 0x1400000 │ │ │ │ andls r2, r0, #1811939328 @ 0x6c000000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf900f0c3 │ │ │ │ + @ instruction: 0xf90cf0c3 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmib r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1450078 │ │ │ │ b 0x145db10 │ │ │ │ b 0x111de14 │ │ │ │ b 0x11418fc │ │ │ │ @@ -115642,33 +115642,33 @@ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a43f0 │ │ │ │ @ instruction: 0xf8d1b959 │ │ │ │ @ instruction: 0xf8d125d0 │ │ │ │ vst3. {d28,d30,d32}, [r2 :64], r4 │ │ │ │ ldr r7, [lr, r0, lsl #5]! │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf505012f │ │ │ │ andls r7, r0, r2, ror r3 │ │ │ │ rsbcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf886f1cd │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + @ instruction: 0xf892f1cd │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r2, asr #12 │ │ │ │ + addvc pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ msrvc SPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ subscs pc, r7, #64, 4 │ │ │ │ - cdp2 2, 6, cr15, cr12, cr4, {0} │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + cdp2 2, 7, cr15, cr12, cr4, {0} │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addvc pc, r0, r2, asr #12 │ │ │ │ + addsvc pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ msrvc SPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ subscs pc, sl, #64, 4 │ │ │ │ - cdp2 2, 5, cr15, cr14, cr4, {0} │ │ │ │ + cdp2 2, 6, cr15, cr14, cr4, {0} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andmi r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd8414 │ │ │ │ @@ -115804,15 +115804,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebd862c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1fa0ff8 │ │ │ │ - b 0x10fffdc │ │ │ │ + b 0x110000c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ tsteq r2, r0, asr r9 │ │ │ │ @@ -115825,15 +115825,15 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ teqcs r8, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - stc2l 1, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 1, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe733ca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -115864,56 +115864,56 @@ │ │ │ │ @ instruction: 0xf8d3d004 │ │ │ │ @ instruction: 0xf0122084 │ │ │ │ andsle r0, r8, pc, lsl #4 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2 0, cr15, [r2] │ │ │ │ tstlt r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf0e34628 │ │ │ │ - ldrb pc, [r3, r9, ror #29] @ │ │ │ │ + @ instruction: 0xe7d3fef5 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2l 0, cr15, [r2], {0} │ │ │ │ stmdbcs r0, {r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4669d1f4 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ stmdbls r0, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r5, r0, lsl #18 │ │ │ │ strtmi lr, [r0], -ip, ror #15 │ │ │ │ movwpl pc, #34383 @ 0x864f @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - orrvc pc, ip, r2, asr #12 │ │ │ │ + @ instruction: 0x71a4f642 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x63d86c │ │ │ │ + blx 0x93d86c │ │ │ │ vaba.s q7, , q5 │ │ │ │ svclt 0x0000fc77 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ svcmi 0x0034b08d │ │ │ │ ldmdbmi r4!, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strls r0, [r0, -pc, lsr #4] │ │ │ │ stmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0c2012f │ │ │ │ - strmi pc, [r5], -r7, lsl #28 │ │ │ │ + @ instruction: 0x4605fe13 │ │ │ │ strtcc pc, [r8], #1285 @ 0x505 │ │ │ │ @ instruction: 0xf0c24630 │ │ │ │ - tstpcs fp, #49, 30 @ p-variant is OBSOLETE @ 0xc4 │ │ │ │ + tstpcs fp, #61, 30 @ p-variant is OBSOLETE @ 0xf4 │ │ │ │ eoreq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0c2022f │ │ │ │ - movwcs pc, #3715 @ 0xe83 @ │ │ │ │ + movwcs pc, #3727 @ 0xe8f @ │ │ │ │ @ instruction: 0xf894930a │ │ │ │ blcs 0x8ef28 │ │ │ │ rsbhi pc, r7, #64 @ 0x40 │ │ │ │ strcc pc, [ip, r5, lsl #10]! │ │ │ │ ldmib r7, {r0, r7, r9, sl, lr}^ │ │ │ │ tstmi r3, #56, 4 @ 0x80000003 │ │ │ │ @ instruction: 0xf505d111 │ │ │ │ @@ -115925,28 +115925,28 @@ │ │ │ │ subhi pc, r5, #64 @ 0x40 │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmdbge sl, {r3, r4, r5, r8, r9, sp} │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ stmdbls sl, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640b1f1 │ │ │ │ - cdp2 0, 6, cr15, cr14, cr3, {7} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr3, {7} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, #64 @ 0x40 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ blcc 0xfe733e48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r4, r8, fp, r5 │ │ │ │ + ldrhteq r5, [r4], -r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ strtmi sl, [r8], -sl, lsl #18 │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdbcs r0, {r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf505d1d9 │ │ │ │ @ instruction: 0xf50532ab │ │ │ │ strmi r3, [sl], sl, lsr #3 │ │ │ │ @@ -116146,48 +116146,48 @@ │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ teqle r8, r0, lsr #19 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ ldrmi r8, [r0], -r5, asr #3 │ │ │ │ tstcs r4, r3, lsl #4 │ │ │ │ @ instruction: 0xf140015a │ │ │ │ @ instruction: 0xf1be81ac │ │ │ │ - tstpcs r4, r5, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r1, lsl sl @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4f9ff │ │ │ │ + @ instruction: 0xf8c4fa0b │ │ │ │ @ instruction: 0xf8da04dc │ │ │ │ @ instruction: 0x071b30bc │ │ │ │ @ instruction: 0x81adf140 │ │ │ │ stmdals r3, {r2, r8, sp} │ │ │ │ - @ instruction: 0xf9f4f1be │ │ │ │ + blx 0xbe0a8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ stmdals r3, {r3, r4, r6, r7, sl} │ │ │ │ - @ instruction: 0xf9eef1be │ │ │ │ + @ instruction: 0xf9faf1be │ │ │ │ @ instruction: 0x2610f8d4 │ │ │ │ strbteq pc, [r0], #2244 @ 0x8c4 @ │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ strhlt r8, [r2, #-16]! │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - @ instruction: 0xf9e2f1be │ │ │ │ + @ instruction: 0xf9eef1be │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d404e4 │ │ │ │ @ instruction: 0xf1be0610 │ │ │ │ - @ instruction: 0xf8c4f9db │ │ │ │ + @ instruction: 0xf8c4f9e7 │ │ │ │ ldmib sl, {r3, r5, r6, r7, sl}^ │ │ │ │ @ instruction: 0xf01c3c2e │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r3, ror #2 │ │ │ │ ldrmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf1be9203 │ │ │ │ - smlabtcs r4, r9, r9, pc @ │ │ │ │ + ldrdcs pc, [r4, -r5] │ │ │ │ streq pc, [r0, #-2244] @ 0xfffff73c │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4f9c3 │ │ │ │ + @ instruction: 0xf8c4f9cf │ │ │ │ ldmib sl, {r2, r8, sl}^ │ │ │ │ blcs 0x90ad4 │ │ │ │ svclt 0x00be4628 │ │ │ │ adcscc pc, r8, sl, asr #17 │ │ │ │ movweq pc, #16460 @ 0x404c @ │ │ │ │ adcscc pc, ip, sl, asr #17 │ │ │ │ blx 0xfe83da4c │ │ │ │ @@ -116218,31 +116218,31 @@ │ │ │ │ ldrtmi sl, [r0], -sl, lsl #18 │ │ │ │ teqcs r8, #3260416 @ 0x31c000 │ │ │ │ blx 0xff5bf8de │ │ │ │ stmdbcs r0, {r1, r3, r8, fp, ip, pc} │ │ │ │ ldcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf507e5d6 │ │ │ │ strbmi r7, [r0], -r3, lsl #6 │ │ │ │ - addsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ + adcvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf0e372c4 │ │ │ │ - str pc, [r9, #2671]! @ 0xa6f │ │ │ │ + str pc, [r9, #2683]! @ 0xa7b │ │ │ │ @ instruction: 0x2603f894 │ │ │ │ @ instruction: 0xf43f428a │ │ │ │ blmi 0xfef2d244 │ │ │ │ @ instruction: 0xf6424640 │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ eorseq pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x173de7c │ │ │ │ + blx 0x1a3de7c │ │ │ │ bls 0x1bb144 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ @ instruction: 0x2660f8d4 │ │ │ │ @ instruction: 0xf8d49208 │ │ │ │ @ instruction: 0xf4132768 │ │ │ │ @ instruction: 0xf4227f00 │ │ │ │ @ instruction: 0xf8d40e70 │ │ │ │ @@ -116269,21 +116269,21 @@ │ │ │ │ @ instruction: 0xf8c402ff │ │ │ │ @ instruction: 0xf8d42664 │ │ │ │ @ instruction: 0xf0222668 │ │ │ │ @ instruction: 0xf8c402f0 │ │ │ │ stmdbcs r0, {r3, r5, r6, r9, sl, sp} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ blmi 0xfe4fb234 │ │ │ │ - @ instruction: 0xf6424640 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ subeq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x2bdf20 │ │ │ │ + blx 0x5bdf20 │ │ │ │ vmls.f q15, , d2[0] │ │ │ │ ldrb r2, [ip, #3648]! @ 0xe40 │ │ │ │ rsbsvs pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0xf0229808 │ │ │ │ @ instruction: 0xf8c402ff │ │ │ │ @ instruction: 0xf8d42664 │ │ │ │ @ instruction: 0xf0222668 │ │ │ │ @@ -116320,26 +116320,26 @@ │ │ │ │ stmdbcs r0, {r0, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf01ce66d │ │ │ │ @ instruction: 0xf43f0f02 │ │ │ │ @ instruction: 0x4628ae31 │ │ │ │ cdp2 0, 5, cr15, cr6, cr1, {0} │ │ │ │ @ instruction: 0xf1be2010 │ │ │ │ - movwcs pc, #2071 @ 0x817 @ │ │ │ │ + movwcs pc, #2083 @ 0x823 @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vbic.i32 q10, #256 @ 0x00000100 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ stmiacc r4!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf10760da │ │ │ │ @ instruction: 0xf8c403a4 │ │ │ │ sbcvs r0, r3, r4, lsr #17 │ │ │ │ @ instruction: 0xf1be2010 │ │ │ │ - movwcs pc, #2049 @ 0x801 @ │ │ │ │ + movwcs pc, #2061 @ 0x80d @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vqdmlal.s q10, d16, d1[1] │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ stmiacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf8c460da │ │ │ │ @@ -116352,107 +116352,107 @@ │ │ │ │ @ instruction: 0xf8d41664 │ │ │ │ @ instruction: 0xf0211668 │ │ │ │ @ instruction: 0xf8c4010f │ │ │ │ stmdbls r4, {r3, r5, r6, r9, sl, ip} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ sbfx sl, r0, #26, #19 │ │ │ │ @ instruction: 0x46404b3e │ │ │ │ - strtne pc, [r0], #-579 @ 0xfffffdbd │ │ │ │ + ldrtne pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ strteq pc, [pc], #-704 @ 0x81ccc │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ adcsne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf962f0e3 │ │ │ │ + @ instruction: 0xf96ef0e3 │ │ │ │ @ instruction: 0xf1bee49c │ │ │ │ - tstpcs r4, r9, asr r8 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r5, ror #16 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r0], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - tstpcs r4, r3, asr r8 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, pc, asr r8 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1be9803 │ │ │ │ - @ instruction: 0xf8c4f84d │ │ │ │ + @ instruction: 0xf8c4f859 │ │ │ │ @ instruction: 0xf8d404c8 │ │ │ │ @ instruction: 0xe65d2610 │ │ │ │ strbmi r4, [r0], -ip, lsr #22 │ │ │ │ - ldrbeq pc, [ip], #579 @ 0x243 @ │ │ │ │ + ldrbteq pc, [r4], #579 @ 0x243 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x81d14 │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ addne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf93ef0e3 │ │ │ │ + @ instruction: 0xf94af0e3 │ │ │ │ blmi 0x9baf0c │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - @ instruction: 0xf2c004fc │ │ │ │ + vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf642042f │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf0e312a3 │ │ │ │ - strbt pc, [r7], #-2349 @ 0xfffff6d3 @ │ │ │ │ + strbt pc, [r7], #-2361 @ 0xfffff6c7 @ │ │ │ │ @ instruction: 0xf880f239 │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorseq pc, r0, r3, asr #4 │ │ │ │ + subeq pc, r8, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b17 │ │ │ │ vqsub.s8 q0, q10, q2 │ │ │ │ - @ instruction: 0xf642f8a5 │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + @ instruction: 0xf642f8b5 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ blmi 0x4c1e38 │ │ │ │ subne pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf898f204 │ │ │ │ - mvncc pc, r2, asr #12 │ │ │ │ + @ instruction: 0xf8a8f204 │ │ │ │ + mvnscc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbne pc, r0, r3, asr #4 │ │ │ │ + rsbsne pc, r8, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b0a │ │ │ │ vhsub.s8 d2, d4, d10 │ │ │ │ - @ instruction: 0xf642f88b │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + @ instruction: 0xf642f89b │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x181e6c │ │ │ │ andcs pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf87ef204 │ │ │ │ + @ instruction: 0xf88ef204 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq r5, r4, r4, lsr #27 │ │ │ │ - ldrhteq r5, [r4], -r8 │ │ │ │ + ldrhteq r5, [r4], -ip │ │ │ │ + ldrsbteq r5, [r4], -r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x86e018 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s32 d0, d7, d0 │ │ │ │ - stmiavs r3!, {r1, r3, r5, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r3, r4, r5, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ subspl pc, r5, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ blcs 0x9be84 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ - sbcscc pc, r8, r2, asr #12 │ │ │ │ + rscscc pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6429309 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ strls r0, [fp], #-559 @ 0xfffffdd1 │ │ │ │ @ instruction: 0xf64f9201 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ andls r0, r4, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xfff6f1c4 │ │ │ │ + @ instruction: 0xf802f1c5 │ │ │ │ strbtmi r9, [r8], -r0 │ │ │ │ - @ instruction: 0xffccf0c1 │ │ │ │ + @ instruction: 0xffd8f0c1 │ │ │ │ @ instruction: 0xf1bd9800 │ │ │ │ - blmi 0x301bdc │ │ │ │ + blmi 0x301c0c │ │ │ │ blls 0x3dbea4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -116460,50 +116460,50 @@ │ │ │ │ @ instruction: 0xfffaf238 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vqdmlal.s , d16, d0[5] │ │ │ │ vcge.s8 d16, d3, d20 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ andcs r0, sl, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1cc9000 │ │ │ │ - svclt 0x0000fa21 │ │ │ │ + svclt 0x0000fa2d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ blmi 0x102364 │ │ │ │ andls r2, r0, pc, lsl #4 │ │ │ │ - blx 0x43e5e0 │ │ │ │ - eorseq r5, r4, r4, ror #27 │ │ │ │ + blx 0x73e5e0 │ │ │ │ + ldrshteq r5, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ blmi 0x10238c │ │ │ │ andls r2, r0, r4, lsl r2 │ │ │ │ - @ instruction: 0xf9faf1cc │ │ │ │ - ldrshteq r5, [r4], -ip │ │ │ │ + blx 0x23e608 │ │ │ │ + eorseq r5, r4, r4, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ blmi 0x1023b4 │ │ │ │ andls r2, r0, r9, lsl r2 │ │ │ │ - @ instruction: 0xf9e6f1cc │ │ │ │ - eorseq r5, r4, r4, lsl lr │ │ │ │ + @ instruction: 0xf9f2f1cc │ │ │ │ + eorseq r5, r4, ip, lsr #28 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r8, r0, lsl #10 │ │ │ │ @@ -116549,15 +116549,15 @@ │ │ │ │ b 0x15c02cc │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf64f2296 │ │ │ │ @ instruction: 0xf8327cff │ │ │ │ strbmi r1, [r1, #-17]! @ 0xffffffef │ │ │ │ @ instruction: 0xf645d00d │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[2] │ │ │ │ bl 0x1028b0 │ │ │ │ movwls r1, #4609 @ 0x1201 │ │ │ │ @ instruction: 0x47906892 │ │ │ │ @ instruction: 0xf5039b01 │ │ │ │ stmdb r3, {r1, r2, r4, r8, r9, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -116629,21 +116629,21 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ orrvc pc, r6, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d3, d8 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ blmi 0x1021e4 │ │ │ │ rsbsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 12, cr15, cr2, cr3, {0} │ │ │ │ - eorseq r5, r4, r0, ror lr │ │ │ │ + cdp2 2, 13, cr15, cr2, cr3, {0} │ │ │ │ + eorseq r5, r4, r8, lsl #29 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ tstpeq pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ @@ -116693,15 +116693,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310e54 │ │ │ │ @ instruction: 0xf645d80c │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[2] │ │ │ │ bl 0x102af0 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmdaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -116716,15 +116716,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310eb0 │ │ │ │ @ instruction: 0xf645d80b │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[2] │ │ │ │ bl 0x102b4c │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ ldrbeq r3, [fp, r8, lsl #9] │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -116752,15 +116752,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310f40 │ │ │ │ @ instruction: 0xf645d80b │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[2] │ │ │ │ bl 0x102bdc │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ ldrbeq r3, [fp, r8, lsl #9] │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -116810,15 +116810,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ mulmi sl, r8, r4 │ │ │ │ ldrne pc, [ip], #2256 @ 0x8d0 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 0, cr15, [r4], {191} @ 0xbf │ │ │ │ + stclt 0, cr15, [r0], #764 @ 0x2fc │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185c8c │ │ │ │ @@ -116842,15 +116842,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r0, lsl #9 │ │ │ │ strne pc, [r4], #2256 @ 0x8d0 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mrrclt 0, 11, pc, r4, cr15 @ │ │ │ │ + stcllt 0, cr15, [r0], #-764 @ 0xfffffd04 │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185d0c │ │ │ │ @@ -116875,15 +116875,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r0, lsl #9 │ │ │ │ strne pc, [r4], #2256 @ 0x8d0 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 0, cr15, [r2], {191} @ 0xbf │ │ │ │ + ldclt 0, cr15, [lr], {191} @ 0xbf │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185d90 │ │ │ │ @@ -116908,27 +116908,27 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ mulmi fp, r8, r4 │ │ │ │ ldrne pc, [ip], #2256 @ 0x8d0 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xff4be874 │ │ │ │ + bllt 0xff7be874 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq fp, r0, asr #2 │ │ │ │ stmdbcs r0, {r2, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d158 │ │ │ │ blcs 0x8eac4 │ │ │ │ @ instruction: 0xf8d0d177 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x48321c │ │ │ │ stmdale r2!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - ldcvs 6, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + mcrrvs 6, 4, pc, r8, cr5 @ │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb6b │ │ │ │ vraddhn.i16 d19, , q4 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ @@ -116950,15 +116950,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0bbb3 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - teqpvs r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + movtvs pc, #34373 @ 0x8645 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ blcs 0x9db98 │ │ │ │ blcs 0x176994 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -116999,15 +116999,15 @@ │ │ │ │ cmnle ip, r0, lsl #24 │ │ │ │ ldrdmi pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldceq 0, cr15, [pc], {4} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ @ instruction: 0xf6450c01 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[2] │ │ │ │ bl 0x1837b8 │ │ │ │ svclt 0x0098048c │ │ │ │ ldrsbgt pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ subsle r2, ip, r0, lsl #22 │ │ │ │ strvc pc, [r0], #962 @ 0x3c2 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ @@ -117134,15 +117134,15 @@ │ │ │ │ blcs 0xf91224 │ │ │ │ vtst.8 , q7, │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8322296 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf645d04f │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[2] │ │ │ │ bl 0x1435d4 │ │ │ │ ldmvs fp, {r1, r8, r9, ip} │ │ │ │ @ instruction: 0x46054798 │ │ │ │ ldrtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf504fec9 │ │ │ │ stmdacs r0, {r1, r2, r4, r8, r9, sp, lr} │ │ │ │ @@ -117202,15 +117202,15 @@ │ │ │ │ andle r0, r9, r1, lsl #2 │ │ │ │ ldrne pc, [r8], #2262 @ 0x8d6 │ │ │ │ @ instruction: 0xf8d6400a │ │ │ │ mulmi pc, ip, r4 @ │ │ │ │ svclt 0x0014433a │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0bf9303 │ │ │ │ - blls 0x181024 │ │ │ │ + blls 0x181054 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd9c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf89d0fe8 │ │ │ │ @ instruction: 0x46076018 │ │ │ │ @ instruction: 0x46314615 │ │ │ │ @@ -117221,15 +117221,15 @@ │ │ │ │ blcs 0xfb6aa0 │ │ │ │ vtst.8 d29, d14, d26 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8322296 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf645d030 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[2] │ │ │ │ bl 0x143730 │ │ │ │ ldrtmi r1, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0x4798689b │ │ │ │ ldmdbeq r8, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdbne ip, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrmi pc, [r8, #-879] @ 0xfffffc91 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ @@ -117293,21 +117293,21 @@ │ │ │ │ @ instruction: 0xf8c60205 │ │ │ │ andlt r2, r3, ip, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ blmi 0x102c44 │ │ │ │ rsbsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf992f203 │ │ │ │ - ldrhteq r5, [r4], -r0 │ │ │ │ + @ instruction: 0xf9a2f203 │ │ │ │ + eorseq r5, r4, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd9d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0xf890339a │ │ │ │ cmncc r0, #144, 8 @ 0x90000000 │ │ │ │ @ instruction: 0xf001b083 │ │ │ │ @@ -117505,15 +117505,15 @@ │ │ │ │ bcs 0xb8314 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ blcs 0x8f3e8 │ │ │ │ @ instruction: 0xf8d0d164 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ blcc 0x483b40 │ │ │ │ ldmdale r8, {r1, r3, r8, r9, fp, sp} │ │ │ │ - teqpvs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldmdblt fp, {r0, r1, r3, r6, r8, sl, fp, sp, lr}^ │ │ │ │ strne pc, [r8], #2256 @ 0x8d0 │ │ │ │ strle r0, [r7, #-1801] @ 0xfffff8f7 │ │ │ │ bllt 0xfeb3af64 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @@ -117523,15 +117523,15 @@ │ │ │ │ bcs 0x311738 │ │ │ │ @ instruction: 0xf8d0d90a │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - teqpvs r0, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + movtvs pc, #34373 @ 0x8645 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstlt sl, #5760 @ 0x1680 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -117568,15 +117568,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f4e4 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483c3c │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - ldcvs 6, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + mcrrvs 6, 4, pc, r8, cr5 @ │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vraddhn.i16 d28, q14, q4 │ │ │ │ b 0x5062e0 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117597,15 +117597,15 @@ │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f558 │ │ │ │ ldrdne pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf645d8e6 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[2] │ │ │ │ bl 0x143d10 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117640,15 +117640,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f604 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483d5c │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - ldcvs 6, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + mcrrvs 6, 4, pc, r8, cr5 @ │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vraddhn.i16 d28, q14, q4 │ │ │ │ b 0x506300 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117669,15 +117669,15 @@ │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f678 │ │ │ │ ldrdne pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf645d8e6 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[2] │ │ │ │ bl 0x143e30 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117796,15 +117796,15 @@ │ │ │ │ @ instruction: 0xf8d5d00b │ │ │ │ mulmi fp, r8, r4 │ │ │ │ ldrne pc, [ip], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0x0c01ea0c │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - stc2l 0, cr15, [r0], #760 @ 0x2f8 │ │ │ │ + stc2l 0, cr15, [ip], #760 @ 0x2f8 │ │ │ │ ldr r9, [lr, r1, lsl #20] │ │ │ │ ldc2l 2, cr15, [r8, #-220]! @ 0xffffff24 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @@ -118152,32 +118152,32 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ andle r4, r9, r1, lsl r6 │ │ │ │ ldrcs pc, [r8], #2259 @ 0x8d3 │ │ │ │ @ instruction: 0xf8d34011 │ │ │ │ mulsmi r5, ip, r4 │ │ │ │ svclt 0x0014430d │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - blx 0x6bfbe0 │ │ │ │ + blx 0x9bfbe0 │ │ │ │ svclt 0x0000e7bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc pc, [fp, r0, lsl #10]! │ │ │ │ stmdapl r8, {r8, sl, ip, sp, lr, pc} │ │ │ │ mvnscs r2, sl, ror r2 │ │ │ │ rscsne pc, r8, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - ldrtvs pc, [r0], #-1605 @ 0xfffff9bb @ │ │ │ │ + strbvs pc, [r8], #-1605 @ 0xfffff9bb @ │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ ldmibne r8!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ vmax.s32 d2, d6, d0 │ │ │ │ - andcs lr, r0, #5111808 @ 0x4e0000 │ │ │ │ + andcs lr, r0, #6160384 @ 0x5e0000 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r2, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdahi r5!, {r3, r4, r5, r6, r8, r9, sp} │ │ │ │ ldmdale r8!, {r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ strbmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0xb1d84798 │ │ │ │ andseq pc, pc, #5 │ │ │ │ @@ -118203,21 +118203,21 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrsbne pc, [r8, #135] @ 0x87 @ │ │ │ │ @ instruction: 0xf8d74311 │ │ │ │ @ instruction: 0xf8c721dc │ │ │ │ tstmi sl, #216, 2 @ 0x36 │ │ │ │ bicscs pc, ip, r7, asr #17 │ │ │ │ vabd.s8 q15, , q11 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vmla.i d18, d0, d0[5] │ │ │ │ blmi 0x103a7c │ │ │ │ vhsub.s8 q1, q9, q6 │ │ │ │ - svclt 0x0000fa77 │ │ │ │ - eorseq r5, r4, r4, asr #29 │ │ │ │ + svclt 0x0000fa87 │ │ │ │ + ldrsbteq r5, [r4], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdabd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ blx 0xfffc19de │ │ │ │ ldrcc pc, [r9, #1286] @ 0x506 │ │ │ │ ldrbvc pc, [r8, #1285]! @ 0x505 @ │ │ │ │ @@ -118367,15 +118367,15 @@ │ │ │ │ movwvs pc, #21765 @ 0x5505 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ strle r0, [r6, #-1979] @ 0xfffff845 │ │ │ │ sbcseq fp, r2, sl, lsr #2 │ │ │ │ @ instruction: 0xf5052100 │ │ │ │ vhadd.s32 d6, d5, d6 │ │ │ │ - @ instruction: 0xf8d5eec2 │ │ │ │ + @ instruction: 0xf8d5eed2 │ │ │ │ @ instruction: 0xf0073470 │ │ │ │ @ instruction: 0x462807f9 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @ instruction: 0xf8c5433b │ │ │ │ pop {r4, r5, r6, sl, ip, sp} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ @ instruction: 0xf1b8bedd │ │ │ │ @@ -118446,20 +118446,20 @@ │ │ │ │ svcvs 0x0040f013 │ │ │ │ @ instruction: 0xf003d043 │ │ │ │ @ instruction: 0xf1b36370 │ │ │ │ eorsle r6, lr, r0, ror pc │ │ │ │ strcc pc, [fp, r9, lsl #10]! │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ andsne pc, r7, sp, lsl #4 │ │ │ │ - cdp 2, 2, cr15, cr2, cr5, {1} │ │ │ │ + cdp 2, 3, cr15, cr2, cr5, {1} │ │ │ │ @ instruction: 0x96482610 │ │ │ │ strbtls r2, [r0], -lr, lsl #4 │ │ │ │ tstpne pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrsbvs pc, [ip, #135] @ 0x87 @ │ │ │ │ - bicscs pc, ip, #805306372 @ 0x30000004 │ │ │ │ + mvnscs pc, #805306372 @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstpne r4, sp, lsr #17 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r8], -r4, asr #6 │ │ │ │ @ instruction: 0xf8ad2305 │ │ │ │ @ instruction: 0xf88d1174 │ │ │ │ stmdbge r4, {r1, r2, r4, r8, sp}^ │ │ │ │ cmnpcs r6, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118471,15 +118471,15 @@ │ │ │ │ @ instruction: 0xf6409661 │ │ │ │ @ instruction: 0x964b467a │ │ │ │ strcs r9, [r4], -r3, ror #12 │ │ │ │ tstpvs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ strbcs pc, [sp], -r2, asr #4 @ │ │ │ │ streq pc, [r8], -r0, asr #5 │ │ │ │ @ instruction: 0x966b9653 │ │ │ │ - strbtcs pc, [r4], r3, asr #4 @ │ │ │ │ + ldrbtcs pc, [ip], r3, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf004965c │ │ │ │ @ instruction: 0xf8d5ffe9 │ │ │ │ vmin.s8 d19, d24, d8 │ │ │ │ vmov.i32 d16, #48896 @ 0x0000bf00 │ │ │ │ blx 0x90ca08 │ │ │ │ ldrbeq pc, [r9, r3, lsl #6] @ │ │ │ │ @@ -118504,30 +118504,30 @@ │ │ │ │ @ instruction: 0xf50d4648 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf0044ff0 │ │ │ │ @ instruction: 0xf509bd6b │ │ │ │ vst1.32 {d19-d21}, [pc :128], fp │ │ │ │ strdcs r7, [r0, -r0] │ │ │ │ vadd.i32 q5, , q2 │ │ │ │ - @ instruction: 0x27aaedb0 │ │ │ │ + strcs lr, [sl, r0, asr #27]! │ │ │ │ ldrsbpl pc, [r8, #134] @ 0x86 @ │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, lr, asr #10 │ │ │ │ andcs r9, r6, #427819008 @ 0x19800000 │ │ │ │ ldrdpl pc, [r0, #134]! @ 0x86 │ │ │ │ bleq 0xfffbc │ │ │ │ @ instruction: 0xf04f9500 │ │ │ │ ldrbls r0, [lr, #-2567]! @ 0xfffff5f9 │ │ │ │ andne pc, pc, r0, asr #12 │ │ │ │ ldrsbpl pc, [ip, #134] @ 0x86 @ │ │ │ │ - @ instruction: 0x23b4f243 │ │ │ │ + biccs pc, ip, #805306372 @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ ldrdvs pc, [r4, #134]! @ 0x86 │ │ │ │ vcgt.s8 , , q2 │ │ │ │ - @ instruction: 0xf2c02ebc │ │ │ │ + @ instruction: 0xf2c02ed4 │ │ │ │ @ instruction: 0xf8ad0e2f │ │ │ │ @ instruction: 0xf8ad0114 │ │ │ │ movwcs r0, #20948 @ 0x51d4 │ │ │ │ tstpne r6, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf88d4648 │ │ │ │ stmdbge r4, {r1, r2, r4, r6, r7, r8, ip}^ │ │ │ │ tstpcs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118535,41 +118535,41 @@ │ │ │ │ cmnpcs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ strbls r2, [r7, #-512]! @ 0xfffffe00 │ │ │ │ strbcs pc, [sp, #-578] @ 0xfffffdbe @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ ldrbls r9, [r3, #-1687] @ 0xfffff969 │ │ │ │ ldrbtmi pc, [sl], -r0, asr #12 @ │ │ │ │ vrshl.s8 , , │ │ │ │ - vmul.i d18, d16, d0[2] │ │ │ │ + vmul.i d18, d16, d0[4] │ │ │ │ strbls r0, [fp], -pc, lsr #16 │ │ │ │ ldrbtls r9, [fp], -r3, ror #12 │ │ │ │ @ instruction: 0xf8cd9583 │ │ │ │ @ instruction: 0xf640e170 │ │ │ │ vmull.p8 q10, d0, d9 │ │ │ │ stmib sp, {r0, r1, r9, sl, fp, ip, sp}^ │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9761bc5f │ │ │ │ ldrbgt lr, [r8, -sp, asr #19]! │ │ │ │ bicsge pc, r9, sp, lsl #17 │ │ │ │ cmnp r5, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ mcrls 6, 0, r9, cr0, cr3, {4} │ │ │ │ bicshi pc, r0, sp, asr #17 │ │ │ │ - ldmcs r0, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiacs r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf8cd959b │ │ │ │ @ instruction: 0xf04f8230 │ │ │ │ srsia sp, #15 │ │ │ │ @ instruction: 0xf88de235 │ │ │ │ @ instruction: 0xf04f5294 │ │ │ │ @ instruction: 0xf88d0509 │ │ │ │ @ instruction: 0xf88da239 │ │ │ │ ldrbcs r5, [pc, #662]! @ 0x841d6 │ │ │ │ @ instruction: 0xbc8fe9cd │ │ │ │ strmi lr, [r8, #2509]! @ 0x9cd │ │ │ │ - ldrbcs pc, [r4, #-579]! @ 0xfffffdbd @ │ │ │ │ + strcs pc, [ip, #579] @ 0x243 │ │ │ │ streq pc, [pc, #-704]! @ 0x83c90 │ │ │ │ strls r9, [r4, #1937]! @ 0x791 │ │ │ │ strbmi pc, [pc, #-1600] @ 0x83918 @ │ │ │ │ strls r9, [fp, #1686]! @ 0x696 │ │ │ │ ldreq pc, [r5, #579]! @ 0x243 │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ vqrshl.s8 d25, d19, d19 │ │ │ │ @@ -118581,26 +118581,26 @@ │ │ │ │ strbt pc, [fp], r1, lsr #30 @ │ │ │ │ stmdbmi r6, {r1, r8, r9, sp} │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xff1af004 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r8, r6 │ │ │ │ - ldrsbteq r6, [r4], -r0 │ │ │ │ + eorseq r6, r4, r8, lsr #17 │ │ │ │ + eorseq r6, r4, r8, ror #15 │ │ │ │ strtcc pc, [fp], r9, lsl #10 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ vtst.32 d10, d5, d5 │ │ │ │ - tstcs r1, ip, lsl #26 │ │ │ │ + tstcs r1, ip, lsl sp │ │ │ │ blge 0x83e70c │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r7, r8, asr #12 │ │ │ │ andcs r9, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0x27ff49b1 │ │ │ │ - msrcs SPSR_f, #805306372 @ 0x30000004 │ │ │ │ + orrcs pc, r0, #805306372 @ 0x30000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstls r4, #6553600 @ 0x640000 │ │ │ │ movwmi pc, #38464 @ 0x9640 @ │ │ │ │ movwcc pc, #12992 @ 0x32c0 @ │ │ │ │ blge 0x83e710 │ │ │ │ subscc pc, r5, sp, asr #17 │ │ │ │ orrvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @@ -118623,15 +118623,15 @@ │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ stc2 0, cr15, [r0], {4} │ │ │ │ ldmibmi r7, {r0, r1, r2, r4, r8, r9, sp} │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ cdp2 0, 12, cr15, cr4, cr4, {0} │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ adcseq pc, r7, sp, lsl #2 │ │ │ │ - stcl 2, cr15, [r0], {37} @ 0x25 │ │ │ │ + ldcl 2, cr15, [r0], {37} @ 0x25 │ │ │ │ movtmi pc, #63040 @ 0xf640 @ │ │ │ │ vcge.s8 d25, d3, d19 │ │ │ │ vrsra.s64 d16, d21, #64 │ │ │ │ teqls fp, #8, 6 @ 0x20000000 │ │ │ │ movtmi pc, #53827 @ 0xd243 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ vcge.s8 d25, d3, d28 │ │ │ │ @@ -118644,15 +118644,15 @@ │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst2.16 {d23-d26}, [pc], r0 │ │ │ │ teqls r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf88d230d │ │ │ │ @ instruction: 0xf64030b6 │ │ │ │ @ instruction: 0xf8ad130f │ │ │ │ vqadd.s8 d19, d19, d20 │ │ │ │ - vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q9, q8, d12 │ │ │ │ @ instruction: 0x932c032f │ │ │ │ mcrr2 0, 0, pc, r6, cr4 @ │ │ │ │ @ instruction: 0xf3c36fb3 │ │ │ │ movwls r2, #33732 @ 0x83c4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0], -r7, ror #1 │ │ │ │ addsvc pc, r5, r2, asr #12 │ │ │ │ @@ -118673,40 +118673,40 @@ │ │ │ │ strls r9, [r5, #-777] @ 0xfffffcf7 │ │ │ │ movtcs pc, #53826 @ 0xd242 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strvc pc, [r5, #1601] @ 0x641 │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ andsne lr, r1, sp, asr #19 │ │ │ │ vrshl.s8 d25, d12, d3 │ │ │ │ - vbic.i32 q9, #786432 @ 0x000c0000 │ │ │ │ + vshl.s64 d18, d4, #0 │ │ │ │ ldrls r0, [r3], #-1327 @ 0xfffffad1 │ │ │ │ vrshl.s8 d25, d13, d3 │ │ │ │ - vabal.s8 q9, d16, d8 │ │ │ │ + vabal.s8 q9, d16, d16 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, sl}^ │ │ │ │ strls r3, [lr, #-2310] @ 0xfffff6fa │ │ │ │ - ldrcs pc, [r8, #579] @ 0x243 │ │ │ │ + ldrcs pc, [r0, #579]! @ 0x243 │ │ │ │ streq pc, [pc, #-704]! @ 0x83e68 │ │ │ │ andpl lr, pc, #3358720 @ 0x334000 │ │ │ │ stmdals sp, {r0, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 1, 7, cr15, cr0, cr2, {6} │ │ │ │ + cdp2 1, 7, cr15, cr12, cr2, {6} │ │ │ │ @ instruction: 0x46814631 │ │ │ │ @ instruction: 0xf1c2980e │ │ │ │ - ldrtmi pc, [r1], -fp, ror #28 @ │ │ │ │ + @ instruction: 0x4631fe77 │ │ │ │ stmdals pc, {r0, r2, r9, sl, lr} @ │ │ │ │ - cdp2 1, 6, cr15, cr6, cr2, {6} │ │ │ │ + cdp2 1, 7, cr15, cr2, cr2, {6} │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - adccs pc, r4, r3, asr #4 │ │ │ │ + adcscs pc, ip, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ beq 0x100294 │ │ │ │ - cdp2 1, 5, cr15, cr12, cr2, {6} │ │ │ │ + cdp2 1, 6, cr15, cr8, cr2, {6} │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf04fa844 │ │ │ │ vqdmulh.s32 d0, d5, d14 │ │ │ │ - bls 0x53f220 │ │ │ │ + bls 0x53f260 │ │ │ │ @ instruction: 0xf0069911 │ │ │ │ ldcls 12, cr0, [r0], {7} │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ cmpls r4, fp, ror #2 │ │ │ │ ldrbls r9, [r5], #-2315 @ 0xfffff6f5 │ │ │ │ ldmeq r4!, {r0, r2, r3, r5, r6, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf044916e │ │ │ │ @@ -118757,28 +118757,28 @@ │ │ │ │ stmib sp, {r2, r3, r6, r9, sp, lr, pc}^ │ │ │ │ strls sl, [r4, pc, lsl #19] │ │ │ │ eorspl pc, r7, #9240576 @ 0x8d0000 │ │ │ │ eorspl pc, r8, #9240576 @ 0x8d0000 │ │ │ │ svcls 0x000c949d │ │ │ │ @ instruction: 0xf004979f │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [r6, #-748] @ 0xfffffd14 │ │ │ │ + stc2l 1, cr15, [r2, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf1bb9803 │ │ │ │ - stmdals r2, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [r0, #-748] @ 0xfffffd14 │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 1, cr15, [ip, #-748] @ 0xfffffd14 │ │ │ │ @ instruction: 0xf1bb9801 │ │ │ │ - blls 0x2c37a4 │ │ │ │ + blls 0x2c37d4 │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ ldcls 15, cr10, [r3], {91} @ 0x5b │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ vrshl.s64 q7, , q3 │ │ │ │ svclt 0x0000fde5 │ │ │ │ - ldrsbteq r5, [r4], -r0 │ │ │ │ - eorseq r5, r4, r0, lsr pc │ │ │ │ + eorseq r5, r4, r8, ror #29 │ │ │ │ + eorseq r5, r4, r8, asr #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -118868,15 +118868,15 @@ │ │ │ │ stmiblt r3!, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x485088 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6462301 │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -118895,22 +118895,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xff8ef07f │ │ │ │ - cmppmi r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff98f07f │ │ │ │ + msrmi (UNDEF: 96), r3 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbmi pc, r4, r3, asr #4 │ │ │ │ + rsbsmi pc, ip, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, sp, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [ip, #-4] │ │ │ │ - eorseq r6, r4, ip, lsl r9 │ │ │ │ + ldc2 2, cr15, [ip, #-4] │ │ │ │ + eorseq r6, r4, r4, lsr r9 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs lr, [sl, -r3]! │ │ │ │ ldrtle r0, [fp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x87ffc │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6718b8 │ │ │ │ strtle r0, [fp], #-2009 @ 0xfffff827 │ │ │ │ @@ -118952,15 +118952,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x312da0 │ │ │ │ @ instruction: 0xf646d811 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf8530334 │ │ │ │ blcs 0x1105f8 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r8 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -118979,15 +118979,15 @@ │ │ │ │ strtle r0, [r6], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31320c │ │ │ │ @ instruction: 0xf646d81b │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x102888 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf85f0 │ │ │ │ blcs 0x17ba30 │ │ │ │ @@ -119024,15 +119024,15 @@ │ │ │ │ strtle r0, [r6], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3132c0 │ │ │ │ @ instruction: 0xf646d81b │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1027d4 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf86a4 │ │ │ │ blcs 0x17bae4 │ │ │ │ @@ -119070,15 +119070,15 @@ │ │ │ │ strble r0, [r9], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313378 │ │ │ │ @ instruction: 0xf646d841 │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ blx 0xfed0c7d4 │ │ │ │ stmdbeq sp!, {r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ strcc pc, [r0], -r3, asr #7 │ │ │ │ @ instruction: 0xffecf003 │ │ │ │ @@ -119141,15 +119141,15 @@ │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ cmnppl r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ stmdale r5, {r0, sl, fp} │ │ │ │ - ldrbeq pc, [r0, #1606]! @ 0x646 @ │ │ │ │ + strne pc, [r8, #-1606] @ 0xfffff9ba │ │ │ │ ldreq pc, [r4, #-704]! @ 0xfffffd40 │ │ │ │ eorgt pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d380b4 │ │ │ │ strcs r2, [r0], -ip, asr #4 │ │ │ │ @ instruction: 0xf5014615 │ │ │ │ andcc r4, r8, #-1879048183 @ 0x90000009 │ │ │ │ @@ -119207,15 +119207,15 @@ │ │ │ │ @ instruction: 0xf893808d │ │ │ │ bcs 0x8d6bc │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ cmnpcs r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31319c │ │ │ │ @ instruction: 0xf646d813 │ │ │ │ - @ instruction: 0xf2c004f0 │ │ │ │ + vaddhn.i16 d17, q0, q4 │ │ │ │ @ instruction: 0xf8540434 │ │ │ │ bcs 0x10c9f4 │ │ │ │ mcrrle 0, 7, sp, pc, cr3 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf000808e │ │ │ │ @ instruction: 0xf0016000 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ @@ -119330,15 +119330,15 @@ │ │ │ │ cdpeq 0, 1, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf1ae4625 │ │ │ │ stccs 4, cr0, [sl], {16} │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdpeq 6, 15, cr15, cr0, cr6, {2} │ │ │ │ + cdpne 6, 0, cr15, cr8, cr6, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ eor pc, r4, lr, asr r8 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ b 0x1479010 │ │ │ │ bcs 0xa06ac │ │ │ │ vmlsne.f32 s29, s6, s28 │ │ │ │ @ instruction: 0xf01edb61 │ │ │ │ @@ -119405,15 +119405,15 @@ │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #59987 @ 0xea53 │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8d1d115 │ │ │ │ ldrmi r3, [sp], -r0, ror #2 │ │ │ │ @ instruction: 0xf646e77c │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ blcs 0x150d10 │ │ │ │ svcge 0x005cf43f │ │ │ │ bicle r2, r7, r1, lsl #22 │ │ │ │ vst1.16 {d14}, [r3 :256], r5 │ │ │ │ @ instruction: 0x432b2380 │ │ │ │ svcge 0x0053f43f │ │ │ │ @@ -119457,20 +119457,20 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdbf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ tstcs fp, #155648 @ 0x26000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0bf022f │ │ │ │ - @ instruction: 0xf500fa29 │ │ │ │ + @ instruction: 0xf500fa35 │ │ │ │ @ instruction: 0xf8535329 │ │ │ │ ldreq r3, [sl], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119495,26 +119495,26 @@ │ │ │ │ @ instruction: 0xe7d0d1f5 │ │ │ │ cmppcc r8, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ strble r0, [ip, #667] @ 0x29b │ │ │ │ @ instruction: 0xf892e7e7 │ │ │ │ blcs 0x91b4c │ │ │ │ @ instruction: 0xf8d2d1eb │ │ │ │ strb r4, [r5, ip, asr #4]! │ │ │ │ - eorseq r6, r4, r4, lsr r9 │ │ │ │ + eorseq r6, r4, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdbfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0bf022f │ │ │ │ - @ instruction: 0xf500f9d1 │ │ │ │ + @ instruction: 0xf500f9dd │ │ │ │ @ instruction: 0xf8535329 │ │ │ │ ldreq r3, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119525,26 +119525,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - eorseq r6, r4, r4, lsr r9 │ │ │ │ + eorseq r6, r4, ip, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0x1056680 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf994f0bf │ │ │ │ + @ instruction: 0xf9a0f0bf │ │ │ │ addcc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r0, r2, lsl #12 │ │ │ │ ldmdbvs r8, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ streq r4, [r5], r6, lsl #12 │ │ │ │ andlt sp, r6, r0, asr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119593,15 +119593,15 @@ │ │ │ │ @ instruction: 0xf8cc2300 │ │ │ │ b 0x115ca84 │ │ │ │ @ instruction: 0xf8cc1282 │ │ │ │ @ instruction: 0xf7ff4ec8 │ │ │ │ svclt 0x0000fa7d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r6, r4, r4, lsr r9 │ │ │ │ + eorseq r6, r4, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xdc2f80 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldc 6, cr4, [pc, #52] @ 0x84fc0 │ │ │ │ @@ -119609,15 +119609,15 @@ │ │ │ │ @ instruction: 0xf504fa87 │ │ │ │ cdpcs 12, 0, cr6, cr1, cr12, {2} │ │ │ │ ldceq 8, cr15, [r4], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ tstcs r7, r0, lsr #12 │ │ │ │ blvc 0x1403dc │ │ │ │ - @ instruction: 0xf9f8f07f │ │ │ │ + blx 0x1411ac │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ @@ -119665,30 +119665,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [sl, #-2075] @ 0xfffff7e5 │ │ │ │ vmax.f32 , , q2 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d20, d0, #64 │ │ │ │ strble r0, [fp, #47]! @ 0x2f │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e44070 │ │ │ │ - @ instruction: 0xf3c3bf39 │ │ │ │ + vqrdmlsh.s , , d1[1] │ │ │ │ blcs 0x89db4 │ │ │ │ blcs 0x3b9434 │ │ │ │ @ instruction: 0x33aaf504 │ │ │ │ tstpeq r3, r6, lsr #32 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ tstcc r2, r8, lsl #30 │ │ │ │ strtmi r2, [fp], #-544 @ 0xfffffde0 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ blt 0xfeec2f04 │ │ │ │ - adcsmi pc, r0, r3, asr #4 │ │ │ │ + sbcmi pc, r8, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdc2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe1090a8 │ │ │ │ stmibvc ip, {r1, r6, sl, fp} │ │ │ │ @@ -119732,15 +119732,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ blx 0xb42fca │ │ │ │ adccc pc, sl, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s32 d3, d4, d16 │ │ │ │ - @ instruction: 0x4621ec14 │ │ │ │ + strtmi lr, [r1], -r4, lsr #24 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff2cf7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119786,28 +119786,28 @@ │ │ │ │ vst2.8 {d16,d18}, [pc], r8 │ │ │ │ strcs r6, [r0], #-1988 @ 0xfffff83c │ │ │ │ bleq 0x6c1698 │ │ │ │ cdpne 2, 3, cr15, cr1, cr5, {2} │ │ │ │ cdpeq 2, 0, cr15, cr8, cr0, {6} │ │ │ │ sbcseq pc, r5, r5, asr #4 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ - msrpl R8_fiq, r3 │ │ │ │ + cmpppl r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorspl pc, r8, #805306372 @ 0x30000004 │ │ │ │ + subspl pc, r0, #805306372 @ 0x30000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdals r4, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r0, #772] @ 0x304 │ │ │ │ + stc2l 1, cr15, [ip, #772] @ 0x304 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1c19805 │ │ │ │ - adcscs pc, fp, #11968 @ 0x2ec0 │ │ │ │ + adcscs pc, fp, #12736 @ 0x31c0 │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - bl 0xfe3c1b3c │ │ │ │ + bl 0xfe7c1b3c │ │ │ │ tstls r7, #2048 @ 0x800 │ │ │ │ blls 0x14dab4 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ movwcs r9, #9007 @ 0x232f │ │ │ │ stceq 0, cr15, [lr], {79} @ 0x4f │ │ │ │ andscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9309 │ │ │ │ @@ -119833,39 +119833,39 @@ │ │ │ │ adcshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd3708 │ │ │ │ @ instruction: 0xf640c0a8 │ │ │ │ @ instruction: 0xf8cd4c41 │ │ │ │ @ instruction: 0xf8cd90c4 │ │ │ │ @ instruction: 0xf003c034 │ │ │ │ ldrtmi pc, [r0], -r9, asr #26 @ │ │ │ │ - stc2l 1, cr15, [sl], #744 @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [r6], #744 @ 0x2e8 │ │ │ │ @ instruction: 0xf1ba4628 │ │ │ │ - blls 0xc46d8 │ │ │ │ + blls 0xc4708 │ │ │ │ @ instruction: 0xd1a5429c │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbvs pc, [r4, pc, asr #8]! @ │ │ │ │ blcc 0x1601c5c │ │ │ │ bleq 0x2c1e50 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ vshl.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf2c03a9d │ │ │ │ vpmax.s8 d16, d3, d8 │ │ │ │ - vmla.f d21, d0, d0[2] │ │ │ │ + vmla.f d21, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ strtmi r1, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf1c19802 │ │ │ │ - strtmi pc, [r1], -sp, asr #26 │ │ │ │ + @ instruction: 0x4621fd59 │ │ │ │ stmdals r3, {r1, r2, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r8, #-772] @ 0xfffffcfc │ │ │ │ + ldc2l 1, cr15, [r4, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s32 d0, d4, d13 │ │ │ │ - movwcs lr, #11034 @ 0x2b1a │ │ │ │ + movwcs lr, #11050 @ 0x2b2a │ │ │ │ andcs r9, r0, #0, 18 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9321 │ │ │ │ @ instruction: 0x9712401e │ │ │ │ @@ -119891,16 +119891,16 @@ │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ adcshi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ adcslt pc, ip, sp, asr #17 │ │ │ │ sbcls pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [r6], {3} │ │ │ │ @ instruction: 0xf1ba4630 │ │ │ │ - @ instruction: 0x4628fc77 │ │ │ │ - ldc2l 1, cr15, [r4], #-744 @ 0xfffffd18 │ │ │ │ + strtmi pc, [r8], -r3, lsl #25 │ │ │ │ + stc2 1, cr15, [r0], {186} @ 0xba │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x4bc2bc │ │ │ │ blls 0xe5f494 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119912,93 +119912,93 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r4, r0, asr r9 │ │ │ │ + eorseq r6, r4, r8, ror #18 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ vmax.s32 d2, d4, d0 │ │ │ │ - ldrcs lr, [r0, -r4, lsr #21] │ │ │ │ + @ instruction: 0x2710eab4 │ │ │ │ stmdbge r6, {r1, r2, r3, r9, sp} │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r4, sl, #80, 12 @ 0x5000000 │ │ │ │ andvc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldrls r4, [r0, #-1586] @ 0xfffff9ce │ │ │ │ - mvnmi pc, #805306372 @ 0x30000004 │ │ │ │ + movwpl pc, #579 @ 0x243 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ ldrbvs pc, [sp, #580]! @ 0x244 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ ldrls r9, [r5, #-774] @ 0xfffffcfa │ │ │ │ blx 0x10c14b8 │ │ │ │ @ instruction: 0x366cf8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2480 @ 0x9b0 │ │ │ │ @ instruction: 0xf10d4631 │ │ │ │ vqadd.s32 d0, d4, d14 │ │ │ │ - @ instruction: 0xf8d4ea82 │ │ │ │ + @ instruction: 0xf8d4ea92 │ │ │ │ @ instruction: 0x46323670 │ │ │ │ ldrbmi sl, [r0], -r6, lsl #18 │ │ │ │ smladls sl, r0, r3, r9 │ │ │ │ ldrls r2, [r5, #-770] @ 0xfffffcfe │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1], -r8, lsr #7 │ │ │ │ vcgt.s8 d25, d3, d11 │ │ │ │ - vrsra.s64 q10, q8, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ movwls r0, #25391 @ 0x632f │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x7c1500 │ │ │ │ @ instruction: 0x3700f8d4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #124, 28 @ 0x7c0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - b 0x1741da0 │ │ │ │ + b 0x1b41da0 │ │ │ │ @ instruction: 0x3674f8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ vqadd.s8 d16, d3, d12 │ │ │ │ - vrsra.s64 q10, q14, #64 │ │ │ │ + vorr.i32 d21, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8ad032f │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [sp, #580]! @ 0x244 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ strls r9, [sp, #-1301]! @ 0xfffffaeb │ │ │ │ - strpl pc, [r8, #-579] @ 0xfffffdbd │ │ │ │ + strpl pc, [r0, #-579]! @ 0xfffffdbd │ │ │ │ streq pc, [pc, #-704]! @ 0x85298 │ │ │ │ @ instruction: 0xf003951e │ │ │ │ @ instruction: 0xe64cfc31 │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2 0, cr15, [sl], #-12 │ │ │ │ stmdbmi ip, {r0, r2, r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0034650 │ │ │ │ strbt pc, [r1], -r3, lsr #24 @ │ │ │ │ stc2l 2, cr15, [r8], #-212 @ 0xffffff2c │ │ │ │ - cmppmi r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 96), r3 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andspl pc, r4, r3, asr #4 │ │ │ │ + eorpl pc, ip, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ vqsub.s8 d6, d16, d14 │ │ │ │ - svclt 0x0000fc8d │ │ │ │ - eorseq r7, r4, r0, lsr r1 │ │ │ │ - ldrsbteq r7, [r4], -r0 │ │ │ │ - eorseq r6, r4, ip, lsr r9 │ │ │ │ + svclt 0x0000fc9d │ │ │ │ + eorseq r7, r4, r8, asr #2 │ │ │ │ + eorseq r7, r4, r8, ror #1 │ │ │ │ + eorseq r6, r4, r4, asr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf85131b0 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrscc pc, r8, #0, 10 │ │ │ │ @@ -120501,40 +120501,40 @@ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ stmib r4, {r0, r1, r9, fp, sp, pc}^ │ │ │ │ smlabbcs r8, r6, r1, r0 │ │ │ │ stmdage r4, {r5, r8, r9, fp, lr} │ │ │ │ blvc 0x1c13cc │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xffcaf0e7 │ │ │ │ + @ instruction: 0xffd6f0e7 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ blmi 0x6fc9e8 │ │ │ │ blls 0x25fe1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ stmdals r3, {r3, sl, ip, lr, pc} │ │ │ │ - blx 0xf4215c │ │ │ │ + blx 0x124215c │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ @ instruction: 0xe7e0321c │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf0de9101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d3, d2 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d8 │ │ │ │ @ instruction: 0xf0e4002f │ │ │ │ - strb pc, [r8, r7, lsl #17]! @ │ │ │ │ + @ instruction: 0xe7e8f893 │ │ │ │ @ instruction: 0xf822f235 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @@ -120556,45 +120556,45 @@ │ │ │ │ andcs r4, r0, #19 │ │ │ │ rsccc lr, lr, #192, 18 @ 0x300000 │ │ │ │ andlt fp, r4, r9, lsr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd10 │ │ │ │ - ldc2 0, cr15, [lr], #952 @ 0x3b8 │ │ │ │ + stc2l 0, cr15, [sl], {238} @ 0xee │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fb9003 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4010 │ │ │ │ @ instruction: 0xf642ba6d │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ vhsub.s8 d16, d7, d31 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vsubw.s8 q9, q0, d8 │ │ │ │ vcge.s8 d16, d3, d20 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x2425e0 │ │ │ │ + blx 0x5425e0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ blt 0xec3e90 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ - blx 0xff84229a │ │ │ │ + blx 0xffb4229a │ │ │ │ @ instruction: 0xf5a64604 │ │ │ │ strmi r5, [sp], -r8 │ │ │ │ @ instruction: 0xf7fb3810 │ │ │ │ movwcs pc, #2741 @ 0xab5 @ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1f64620 │ │ │ │ - andcs pc, r0, #6094848 @ 0x5d0000 │ │ │ │ + andcs pc, r0, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @@ -120650,21 +120650,21 @@ │ │ │ │ @ instruction: 0xf851b085 │ │ │ │ andls r1, r3, r8, lsl #24 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, #139 @ 0x8b │ │ │ │ andsmi r3, r1, r1, lsl #22 │ │ │ │ tstls r2, sl, lsl r3 │ │ │ │ @ instruction: 0xf0979201 │ │ │ │ - stmdals r3, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ee3810 │ │ │ │ andlt pc, r5, r5, asr #19 │ │ │ │ bl 0x1c4184 │ │ │ │ - stcllt 0, cr15, [r0], {151} @ 0x97 │ │ │ │ + stcllt 0, cr15, [ip], {151} @ 0x97 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdd21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0060ff8 │ │ │ │ tstpcs r0, r9, asr #24 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -120716,15 +120716,15 @@ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ blcs 0x10a258 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ movwls r2, #25344 @ 0x6300 │ │ │ │ vadd.i32 d9, d4, d1 │ │ │ │ strmi pc, [r3], -r5, asr #18 │ │ │ │ movwls r3, #20577 @ 0x5061 │ │ │ │ - ldc2 1, cr15, [r6, #740] @ 0x2e4 │ │ │ │ + stc2 1, cr15, [r2, #740]! @ 0x2e4 │ │ │ │ strtmi r2, [r9], -r0, ror #4 │ │ │ │ @ instruction: 0xf78a4604 │ │ │ │ blls 0x2001f0 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ mrrcne 0, 6, r0, sl, cr0 │ │ │ │ ldmda r0!, {r1, r3, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscvs r9, r3, r2, lsl #22 │ │ │ │ @@ -120775,40 +120775,40 @@ │ │ │ │ svcvs 0x0082f413 │ │ │ │ addhi pc, fp, r0 │ │ │ │ blcc 0xfeac3608 │ │ │ │ strtmi r9, [r2], -r3, lsl #18 │ │ │ │ streq pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1ae4ff0 │ │ │ │ - orrlt fp, lr, #3664 @ 0xe50 │ │ │ │ + orrlt fp, lr, #3856 @ 0xf10 │ │ │ │ blcs 0x1205a0 │ │ │ │ ldrteq fp, [r3], #-3864 @ 0xfffff0e8 │ │ │ │ stmibvc r9!, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ biceq lr, r8, #274432 @ 0x43000 │ │ │ │ b 0x1147a50 │ │ │ │ b 0x114f130 │ │ │ │ stmdbvc r9!, {r0, r7, r8, r9, ip, sp}^ │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ orrpl pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf53f9303 │ │ │ │ @ instruction: 0xf50baf57 │ │ │ │ stmdbls r3, {r3, r5, r7, r8, r9, ip, sp} │ │ │ │ streq pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ - ldc2l 1, cr15, [r2, #696] @ 0x2b8 │ │ │ │ + ldc2l 1, cr15, [lr, #696] @ 0x2b8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdbvs r3, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf53f061b │ │ │ │ vmax.f32 q13, , │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 d22, d12, #64 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ blmi 0x1446308 │ │ │ │ rscpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 1, 1, pc, cr0, cr15, {7} │ │ │ │ + mcr2 1, 2, pc, cr0, cr15, {7} @ │ │ │ │ orrsne pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ bfi r2, r3, #12, #3 │ │ │ │ svcmi 0x0080f012 │ │ │ │ rscscs fp, ip, #12, 30 @ 0x30 │ │ │ │ andsmi r2, sl, #240, 4 │ │ │ │ tstls r6, r8, lsl pc │ │ │ │ svcge 0x0042f47f │ │ │ │ @@ -120847,20 +120847,20 @@ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stclvs 15, cr10, [r3], #452 @ 0x1c4 │ │ │ │ stcvs 3, cr11, [r3], #44 @ 0x2c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stcvs 15, cr10, [r3], #-428 @ 0xfffffe54 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d22, d16, d0[7] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ blmi 0x7463d8 │ │ │ │ andspl pc, r2, #68157440 @ 0x4100000 │ │ │ │ - stc2l 1, cr15, [r8, #1020] @ 0x3fc │ │ │ │ + ldc2l 1, cr15, [r8, #1020] @ 0x3fc │ │ │ │ movwmi pc, #5187 @ 0x1443 @ │ │ │ │ ldrb r6, [r1, -r3, lsr #2] │ │ │ │ blcs 0x1206dc │ │ │ │ strcs fp, [pc], -r6, lsl #30 │ │ │ │ ldclcs 4, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stclvs 6, cr14, [r3], #-716 @ 0xfffffd34 │ │ │ │ @@ -120872,29 +120872,29 @@ │ │ │ │ vsubw.u8 , , d0 │ │ │ │ movwls r4, #25408 @ 0x6340 │ │ │ │ bcs 0xbfe88 │ │ │ │ bls 0x2faa5c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ ldrtle r0, [r9], #338 @ 0x152 │ │ │ │ vabd.s8 d30, d19, d17 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vshr.s64 q11, q2, #64 │ │ │ │ blmi 0x10643c │ │ │ │ adcsmi pc, r5, #68157440 @ 0x4100000 │ │ │ │ - ldc2 1, cr15, [r6, #1020] @ 0x3fc │ │ │ │ - ldrshteq r7, [r4], -ip │ │ │ │ + stc2 1, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ + eorseq r7, r4, r4, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdd594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r3, [r5], -r8, lsr #9 │ │ │ │ @ instruction: 0xf8d44601 │ │ │ │ @ instruction: 0xf1ae0520 │ │ │ │ - stmdbvs r3, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4d11d │ │ │ │ rsceq r1, fp, ip, lsr #10 │ │ │ │ strcs pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf415d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -120930,28 +120930,28 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x106524 │ │ │ │ @ instruction: 0xf1ff2237 │ │ │ │ - svclt 0x0000fd23 │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000fd33 │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff8 │ │ │ │ strmi r3, [r1], -r8, lsr #9 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ - stc2 1, cr15, [r0], #696 @ 0x2b8 │ │ │ │ + stc2 1, cr15, [ip], #696 @ 0x2b8 │ │ │ │ @ instruction: 0xf4136903 │ │ │ │ svclt 0x00026fa0 │ │ │ │ strcc pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ @ instruction: 0xf8c43301 │ │ │ │ andcs r3, r0, ip, lsr #10 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121249,15 +121249,15 @@ │ │ │ │ svclt 0x00080fe0 │ │ │ │ andmi pc, r0, r0, asr #32 │ │ │ │ teqlt r2, #5 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf0ed03ec │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5a4d05e │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0x4620fc53 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ @@ -121298,22 +121298,22 @@ │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ ldr r4, [r6, fp] │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ str r4, [lr, fp] │ │ │ │ - rscsne pc, r0, #69206016 @ 0x4200000 │ │ │ │ + andcs pc, r8, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ blmi 0xdf4f8 │ │ │ │ - mcrr2 1, 12, pc, ip, cr7 @ │ │ │ │ - eorseq r7, r4, r0, lsr r2 │ │ │ │ + mrrc2 1, 12, pc, r8, cr7 @ │ │ │ │ + eorseq r7, r4, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebddc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x86c08 │ │ │ │ addlt r7, r3, r9, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #704] @ 0x2c0 │ │ │ │ @@ -121406,31 +121406,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d3, d8 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x106c98 │ │ │ │ @ instruction: 0xf1ff222d │ │ │ │ - svclt 0x0000f969 │ │ │ │ - eorseq r7, r4, r0, asr #4 │ │ │ │ + svclt 0x0000f979 │ │ │ │ + eorseq r7, r4, r8, asr r2 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315848 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x1074e4 │ │ │ │ ldclvs 2, cr0, [r0, #524] @ 0x20c │ │ │ │ svclt 0x00183803 │ │ │ │ sbceq r2, r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r8, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121442,15 +121442,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315898 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x107534 │ │ │ │ ldclvs 2, cr0, [r0, #524] @ 0x20c │ │ │ │ svclt 0x00183803 │ │ │ │ sbceq r2, r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r8, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121462,15 +121462,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3158e8 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ bl 0xc7184 │ │ │ │ stclvs 1, cr0, [fp, #524] @ 0x20c │ │ │ │ tstle r4, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0824770 │ │ │ │ sbceq r0, r0, r1 │ │ │ │ @@ -121484,15 +121484,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315940 │ │ │ │ vtst.8 d29, d7, d1 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x1075dc │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ vstrle d2, [r8, #-4] │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -121507,15 +121507,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ ldmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31559c │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vsubw.s8 q9, q0, d8 │ │ │ │ bl 0x147a38 │ │ │ │ ldclvs 3, cr0, [fp, #520] @ 0x208 │ │ │ │ tstle r3, r2, lsl #22 │ │ │ │ rscseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ blle 0x290d78 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121529,15 +121529,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3159f4 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x107690 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ addmi pc, r0, r0, lsl #8 │ │ │ │ @@ -121552,15 +121552,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315a50 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x1076ec │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ addmi pc, r0, r0, lsl #8 │ │ │ │ @@ -121575,15 +121575,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ ldmiblt r3, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3156ac │ │ │ │ vadd.i8 d29, d7, d7 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vsubw.s8 q9, q0, d8 │ │ │ │ bl 0x147b48 │ │ │ │ ldclvs 3, cr0, [fp, #520] @ 0x208 │ │ │ │ andcs fp, r0, fp, lsr #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r5, r1, lsl #7]! │ │ │ │ @@ -121604,15 +121604,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xd53404 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315b20 │ │ │ │ vtst.8 d29, d7, d4 │ │ │ │ - @ instruction: 0xf2c01cf0 │ │ │ │ + vmull.s8 q9, d0, d8 │ │ │ │ bl 0x389fbc │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ blcs 0x153064 │ │ │ │ @ instruction: 0xf500d10a │ │ │ │ stmib r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -121631,15 +121631,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315b8c │ │ │ │ vadd.i8 d29, d7, d15 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x107828 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r6, r3, lsl #22 │ │ │ │ eorsvs pc, r9, r0, lsl #10 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -121655,15 +121655,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3157ec │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ bl 0xc7488 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121679,15 +121679,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31584c │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ bl 0xc74e8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121702,15 +121702,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x4878e4 │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, #1879048196 @ 0x70000004 │ │ │ │ + movwcs pc, #33351 @ 0x8247 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x1227e8 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ tsteq fp, r0, asr #7 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121725,15 +121725,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487940 │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, #1879048196 @ 0x70000004 │ │ │ │ + movwcs pc, #33351 @ 0x8247 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x122844 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ ldrbeq r3, [fp], -r4, asr #7 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121748,15 +121748,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x48799c │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, #1879048196 @ 0x70000004 │ │ │ │ + movwcs pc, #33351 @ 0x8247 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x1228a0 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ ldrbeq r3, [fp], #752 @ 0x2f0 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121772,15 +121772,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3159c0 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ bl 0xc765c │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121796,15 +121796,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a20 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ bl 0xc76bc │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121820,15 +121820,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a80 │ │ │ │ vadd.i8 d29, d7, d13 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ bl 0xc771c │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121844,15 +121844,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x34ff90 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9ca │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487b1c │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, r7, asr #4 │ │ │ │ + tstpcs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ mvnlt r6, sl, asr #27 │ │ │ │ addscc pc, r6, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ stmeq r3, {r4, r7, fp, ip, sp, lr, pc} │ │ │ │ bfine r4, r8, (invalid: 6:1) │ │ │ │ @@ -121886,21 +121886,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x107418 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fda9 │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000fdb9 │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #22 │ │ │ │ bl 0xa16b0 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -121912,21 +121912,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x107480 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fd75 │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000fd85 │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0220ff8 │ │ │ │ blvs 0x30a460 │ │ │ │ stmiavs ip, {r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmlaeq.f64 d14, d2, d0 │ │ │ │ @@ -121939,21 +121939,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf840bd10 │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r3, asr #4 │ │ │ │ + eorvc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + stc2l 1, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34b42c │ │ │ │ stmiavs ip, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ @@ -121966,21 +121966,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r5, #194 @ 0xc2 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x107558 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fd09 │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000fd19 │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d426 │ │ │ │ ldmdblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ @@ -122003,15 +122003,15 @@ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ bicsle r2, lr, r0, lsl #20 │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ ldrble r0, [r6, #2002] @ 0x7d2 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ bl 0xc79f8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ sbcle r2, sl, r1, lsl #20 │ │ │ │ bicsle r2, sl, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -122026,15 +122026,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487df4 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, r7, asr #4 │ │ │ │ + tstpcs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122055,15 +122055,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ ldrbeq r3, [sl, #-50] @ 0xffffffce │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122078,15 +122078,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487ec4 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, r7, asr #4 │ │ │ │ + tstpcs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122107,15 +122107,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122130,15 +122130,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487f94 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, r7, asr #4 │ │ │ │ + tstpcs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122159,15 +122159,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ ldreq r3, [sl, #50] @ 0x32 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122182,15 +122182,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x488064 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, r7, asr #4 │ │ │ │ + tstpcs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122211,15 +122211,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122234,15 +122234,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x488134 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - mvnsne pc, r7, asr #4 │ │ │ │ + tstpcs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122263,15 +122263,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122307,15 +122307,15 @@ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ bicsle r2, lr, r0, lsl #20 │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ ldrble r0, [r6, #2002] @ 0x7d2 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ bl 0xc7eb8 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ sbcle r2, sl, r1, lsl #20 │ │ │ │ bicsle r2, sl, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -122336,15 +122336,15 @@ │ │ │ │ @ instruction: 0xf890bbbb │ │ │ │ bllt 0xfe153f70 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31668c │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r7, {r0, r1, r3, r9, sl, lr} │ │ │ │ - mvnsne pc, r7, asr #4 │ │ │ │ + tstpcs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrmi r6, [r9], -fp, asr #27 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ ldrle r0, [r3, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #140 @ 0x8c │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -122375,33 +122375,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ bl 0x96c60 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #12, 24 @ 0xc00 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r9, fp, lsl #12]! │ │ │ │ - tstpvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subvc pc, r4, r3, asr #4 │ │ │ │ + subsvc pc, ip, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fe720e │ │ │ │ - svclt 0x0000f9d5 │ │ │ │ - eorseq r7, r4, r8, ror r2 │ │ │ │ + svclt 0x0000f9e5 │ │ │ │ + mlaseq r4, r0, r2, r7 │ │ │ │ addscc pc, r9, #0, 10 │ │ │ │ adcscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stcne 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f411 │ │ │ │ @ instruction: 0xf890d137 │ │ │ │ stmiblt r0, {r2, r3, r6, r8}^ │ │ │ │ ldrdeq pc, [r0, #-131]! @ 0xffffff7d │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdacs sl, {r4, fp, ip, sp} │ │ │ │ vadd.i8 d29, d7, d16 │ │ │ │ - @ instruction: 0xf2c01cf0 │ │ │ │ + vmull.s8 q9, d0, d8 │ │ │ │ bl 0x38ac10 │ │ │ │ @ instruction: 0xf8dc0c80 │ │ │ │ cmnlt r0, ip, asr r0 │ │ │ │ tstle r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -122429,15 +122429,15 @@ │ │ │ │ vdiveq.f64 d14, d12, d0 │ │ │ │ stc 8, cr15, [ip], {222} @ 0xde │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf1bcd01b │ │ │ │ stmib sp, {r8}^ │ │ │ │ svclt 0x00182000 │ │ │ │ @ instruction: 0xf0632101 │ │ │ │ - ldmdacs r1, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0x14ffec │ │ │ │ @ instruction: 0xf8d101c1 │ │ │ │ sbceq r1, ip, ip, lsr #5 │ │ │ │ @@ -122461,15 +122461,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316884 │ │ │ │ vadd.i8 d29, d7, d11 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x108520 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ ldrbeq r3, [fp, r0, ror #25] │ │ │ │ @ instruction: 0xf8d0d425 │ │ │ │ vst3.16 {d0-d2}, [r0], r0 │ │ │ │ stmdacs r0, {r7, ip, sp} │ │ │ │ @@ -122503,21 +122503,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r3, asr #4 │ │ │ │ + eorvc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8d6f1fe │ │ │ │ - eorseq r7, r4, r0, asr #4 │ │ │ │ + @ instruction: 0xf8e6f1fe │ │ │ │ + eorseq r7, r4, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdef14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #22 │ │ │ │ bl 0xa2054 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122525,32 +122525,32 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r3, asr #4 │ │ │ │ + eorvc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8aaf1fe │ │ │ │ - eorseq r7, r4, r0, asr #4 │ │ │ │ + @ instruction: 0xf8baf1fe │ │ │ │ + eorseq r7, r4, r8, asr r2 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ ldreq sp, [fp, #1044] @ 0x414 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3169c8 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x108664 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ vstrle d2, [r3, #-4] │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strbeq pc, [r0], #-2256 @ 0xfffff730 @ │ │ │ │ andcc pc, r0, r0, lsl #8 │ │ │ │ @@ -122566,15 +122566,15 @@ │ │ │ │ ldreq fp, [r3, #419] @ 0x1a3 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316a28 │ │ │ │ vadd.i8 d29, d7, d12 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x1086c4 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ble 0xffe51e0c │ │ │ │ @@ -122611,21 +122611,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svclt 0x001a0fcb │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [r6, r7, lsl #4] │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r3, asr #4 │ │ │ │ + eorvc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xfffef1fd │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + @ instruction: 0xf80ef1fe │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940ff8 │ │ │ │ addscc pc, r6, #0, 10 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x260cf8d2 │ │ │ │ @@ -122646,26 +122646,26 @@ │ │ │ │ andgt pc, r2, r0, asr #16 │ │ │ │ @ instruction: 0xf840d5eb │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbvc pc, r0, r3, asr #4 │ │ │ │ + rsbsvc pc, r8, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0e14661 │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x10800c │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000ffaf │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000ffbf │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff8 │ │ │ │ teqlt r3, #11264 @ 0x2c00 │ │ │ │ bl 0xa22a4 │ │ │ │ stccs 14, cr0, [r1], {3} │ │ │ │ @@ -122683,21 +122683,21 @@ │ │ │ │ strmi r5, [ip, #2244] @ 0x8c4 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ strdpl sp, [r2], #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x10808c │ │ │ │ @ instruction: 0xf1fd222d │ │ │ │ - svclt 0x0000ff6f │ │ │ │ - eorseq r7, r4, r0, asr #4 │ │ │ │ + svclt 0x0000ff7f │ │ │ │ + eorseq r7, r4, r8, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff0 │ │ │ │ blcs 0xa2c1c │ │ │ │ @ instruction: 0xf8d1d03e │ │ │ │ stmiane r4, {r2, r3, sp, lr, pc}^ │ │ │ │ @@ -122727,21 +122727,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ble 0x193460 │ │ │ │ strle r0, [r2, #-301] @ 0xfffffed3 │ │ │ │ svceq 0x0001f1be │ │ │ │ pkhtbeq sp, r9, sl, asr #1 │ │ │ │ ubfx sp, r8, #9, #14 │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r3, asr #4 │ │ │ │ + eorvc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff16f1fd │ │ │ │ - eorseq r7, r4, r0, asr #4 │ │ │ │ + @ instruction: 0xff26f1fd │ │ │ │ + eorseq r7, r4, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdf294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c99 │ │ │ │ ldrdne pc, [r8], ip @ │ │ │ │ strle r0, [r9, #-1545] @ 0xfffff9f7 │ │ │ │ @@ -122783,26 +122783,26 @@ │ │ │ │ tstle r6, r0, ror #30 │ │ │ │ stmdbcs r6, {r0, r5, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf423bf18 │ │ │ │ tstle r0, lr, ror r3 │ │ │ │ teqpvs r2, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vrhadd.s8 d29, d3, d14 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x24821c │ │ │ │ @ instruction: 0xf1fd222d │ │ │ │ - @ instruction: 0xf1bcfea7 │ │ │ │ + @ instruction: 0xf1bcfeb7 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ tsteq ip, r0, lsl #22 │ │ │ │ pop {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0054038 │ │ │ │ svclt 0x0000bce5 │ │ │ │ - eorseq r7, r4, r0, asr #4 │ │ │ │ + eorseq r7, r4, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ ldceq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @ instruction: 0xf85c6b09 │ │ │ │ @@ -122833,21 +122833,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subpl fp, r2, r0, lsl sp │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x1082e4 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fe43 │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000fe53 │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xe010f8d1 │ │ │ │ svceq 0x0010f01e │ │ │ │ stclvs 1, cr13, [ip], {21} │ │ │ │ @@ -122862,21 +122862,21 @@ │ │ │ │ @ instruction: 0xf01ed002 │ │ │ │ andle r0, r0, r0, lsr #30 │ │ │ │ andcs r6, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x108358 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fe09 │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000fe19 │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdf4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34c298 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -122886,21 +122886,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d3, d8 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x1083b8 │ │ │ │ @ instruction: 0xf1fd222d │ │ │ │ - svclt 0x0000fdd9 │ │ │ │ - eorseq r7, r4, r0, asr #4 │ │ │ │ + svclt 0x0000fde9 │ │ │ │ + eorseq r7, r4, r8, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [fp], -r4, lsl #12 │ │ │ │ andle r2, r2, r1, lsl #26 │ │ │ │ @@ -122918,21 +122918,21 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmplt r3, fp, lsl #22 │ │ │ │ andlt r5, r2, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x108438 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fd99 │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000fda9 │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ @ instruction: 0xf012690a │ │ │ │ @ instruction: 0xd1280f10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bee048 │ │ │ │ @@ -122951,21 +122951,21 @@ │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r0, r0, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r3, asr #4 │ │ │ │ + eorvc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ - eorseq r7, r4, r0, asr #4 │ │ │ │ + stc2l 1, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + eorseq r7, r4, r8, asr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strtcc pc, [r8], r0, lsl #10 │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x958d8 │ │ │ │ @@ -123000,15 +123000,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1ac0520 │ │ │ │ - strmi pc, [r5], -sp, lsl #25 │ │ │ │ + @ instruction: 0x4605fc99 │ │ │ │ stmdbvs r3, {r5, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ strmi r4, [r9], r2, lsl #13 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -123073,15 +123073,15 @@ │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf8d63528 │ │ │ │ ldmne sp, {r5, r8, sl} │ │ │ │ andge pc, r2, r3, asr r8 @ │ │ │ │ ldrdls pc, [r4], -r5 │ │ │ │ - blx 0xfff44c8e │ │ │ │ + stc2 1, cr15, [r6], {172} @ 0xac │ │ │ │ @ instruction: 0x46054652 │ │ │ │ strbmi r4, [fp], -r1, lsl #12 │ │ │ │ stccs 6, cr4, [r0, #-352] @ 0xfffffea0 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1], #-1324 @ 0xfffffad4 │ │ │ │ adcmi r4, r3, #168, 12 @ 0xa800000 │ │ │ │ strbmi sp, [r0], -lr, asr #25 │ │ │ │ @@ -123091,57 +123091,57 @@ │ │ │ │ svclt 0x00008ff8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdf810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ strmi r3, [r6], -r8, lsr #9 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ - blx 0xdc4cd8 │ │ │ │ + blx 0x10c4cd8 │ │ │ │ vhsub.s8 d18, d6, d0 │ │ │ │ vsra.s64 d21, d1, #64 │ │ │ │ @ instruction: 0xf1ae0108 │ │ │ │ - movwcs pc, #2589 @ 0xa1d @ │ │ │ │ + movwcs pc, #2601 @ 0xa29 @ │ │ │ │ @ instruction: 0xf8c44632 │ │ │ │ vrshl.s8 d19, d28, d6 │ │ │ │ vbic.i32 q10, #1 @ 0x00000001 │ │ │ │ strmi r0, [r7], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf9e4f1ae │ │ │ │ + @ instruction: 0xf9f0f1ae │ │ │ │ strpl pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ strtmi r2, [r8], -r8, lsl #2 │ │ │ │ - blx 0xfe0c4d32 │ │ │ │ + blx 0xfe3c4d32 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r4, lsr #10 │ │ │ │ - blx 0x1f44d3e │ │ │ │ + blx 0xfe244d3e │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r8, lsr #10 │ │ │ │ - blx 0x1dc4d4a │ │ │ │ + blx 0xfe0c4d4a │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x46280530 │ │ │ │ - blx 0x1c44d56 │ │ │ │ + blx 0x1f44d56 │ │ │ │ strne pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c40534 │ │ │ │ ldrtmi r3, [r2], -ip, lsr #10 │ │ │ │ ldrne pc, [r8, #-2244]! @ 0xfffff73c │ │ │ │ vmin.s8 d20, d6, d24 │ │ │ │ vaddw.s8 , q8, d9 │ │ │ │ @ instruction: 0xf1ae0108 │ │ │ │ - @ instruction: 0xf8d4f9bb │ │ │ │ + @ instruction: 0xf8d4f9c7 │ │ │ │ adcmi r3, fp, #44, 10 @ 0xb000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - cdplt 1, 7, cr15, cr8, cr13, {5} │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + cdplt 1, 8, cr15, cr4, cr13, {5} │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsvc pc, r4, r3, asr #4 │ │ │ │ + adcvc pc, ip, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fd7285 │ │ │ │ - svclt 0x0000fbf7 │ │ │ │ - eorseq r7, r4, r8, lsl #5 │ │ │ │ + svclt 0x0000fc07 │ │ │ │ + eorseq r7, r4, r0, lsr #5 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf890b12b │ │ │ │ vmla.f q8, q0, d2[2] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @ instruction: 0xf8904770 │ │ │ │ vmla.f q8, q0, d2[4] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @@ -123152,22 +123152,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsvc pc, r8, r3, asr #4 │ │ │ │ + sbcsvc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fd626e │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ - mlaseq r4, r8, r2, r7 │ │ │ │ + svclt 0x0000fbd3 │ │ │ │ + ldrhteq r7, [r4], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf41330b8 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -123215,21 +123215,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bd10 │ │ │ │ @ instruction: 0xf5003396 │ │ │ │ eorscc r5, r0, #268435460 @ 0x10000004 │ │ │ │ bgt 0xff0c6b58 │ │ │ │ vaba.s8 d30, d19, d29 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0x1088e0 │ │ │ │ eorscc pc, r1, #268435460 @ 0x10000004 │ │ │ │ - blx 0x124501e │ │ │ │ - ldrhteq r7, [r4], -r4 │ │ │ │ + blx 0x164501e │ │ │ │ + eorseq r7, r4, ip, asr #5 │ │ │ │ eorscs pc, r8, #144, 16 @ 0x900000 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0096f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdfa40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -123254,27 +123254,27 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0054070 │ │ │ │ @ instruction: 0xf505b953 │ │ │ │ subcs r5, r0, #71 @ 0x47 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ - stm sl, {r0, r5, r9, ip, sp, lr, pc} │ │ │ │ + ldm sl, {r0, r5, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xa6928 │ │ │ │ strb sp, [r9, r3, ror #1]! │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s32 q3, , │ │ │ │ - @ instruction: 0xf505e87c │ │ │ │ + @ instruction: 0xf505e88c │ │ │ │ vst4.8 {d21-d24}, [pc :256], r3 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ vqadd.s32 d3, d1, d16 │ │ │ │ - orrscs lr, pc, r4, ror r8 @ │ │ │ │ + orrscs lr, pc, r4, lsl #17 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ b 0x246a30 │ │ │ │ ldreq r0, [r3, r4, lsl #4] │ │ │ │ ldrb sp, [r4, r3, asr #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdfafc │ │ │ │ @@ -123329,43 +123329,43 @@ │ │ │ │ @ instruction: 0xf1a394b8 │ │ │ │ b 0x2c9dfc │ │ │ │ rsclt r0, sp, #12, 24 @ 0xc00 │ │ │ │ svcvs 0x0080f1bc │ │ │ │ orrshi pc, r4, r0 │ │ │ │ ldmdble lr, {r0, r1, r2, r8, r9, fp, sp} │ │ │ │ ldmdble ip, {r0, r8, sl, fp, sp} │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addseq pc, r0, r3, asr #12 │ │ │ │ + adceq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b83 │ │ │ │ @ instruction: 0xf1fd5257 │ │ │ │ - blls 0x3c7378 │ │ │ │ + blls 0x3c73b8 │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmiavs r5!, {r1, r2, r3, r7, r8, pc}^ │ │ │ │ stccs 3, cr11, [r1, #-180] @ 0xffffff4c │ │ │ │ stmdbvc r5!, {r1, r2, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182d13 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ stmdacs r7, {r0, r2, r6, r7, r8, pc} │ │ │ │ cmpphi sl, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - mvnsne pc, #1879048196 @ 0x70000004 │ │ │ │ + movwcs pc, #33351 @ 0x8247 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ ldrdgt pc, [r0, -r0]! │ │ │ │ b 0xca2fac │ │ │ │ eorle r0, r9, ip, lsl #24 │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, ip, r3, asr #12 │ │ │ │ + andne pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf64133d8 │ │ │ │ @ instruction: 0xf1fd5288 │ │ │ │ - @ instruction: 0x46aefa35 │ │ │ │ + strtmi pc, [lr], r5, asr #20 │ │ │ │ stmibvc r0!, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf507816f │ │ │ │ @ instruction: 0xf89430a8 │ │ │ │ vst4.8 {d28-d31}, [pc], r4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8d04500 │ │ │ │ @@ -123379,17 +123379,17 @@ │ │ │ │ smlabtle r7, fp, r6, r0 │ │ │ │ strteq r6, [r8], -r5, ror #18 │ │ │ │ sbcshi pc, pc, r0, asr #2 │ │ │ │ stmdacs r0, {r5, r8, r9, fp, sp, lr} │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ vorr.i32 q10, #131072 @ 0x00020000 │ │ │ │ mrrcne 0, 9, r8, r3, cr10 │ │ │ │ - rscsne pc, r0, r3, asr #12 │ │ │ │ + andcs pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0x11b8f643 │ │ │ │ + bicsne pc, r0, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ adcsmi r9, r2, #61440 @ 0xf000 │ │ │ │ addhi pc, r6, r0, asr #5 │ │ │ │ andcc r4, r1, #185597952 @ 0xb100000 │ │ │ │ bleq 0x104efc │ │ │ │ stmib sp, {r1, r2, r3, r9, ip, pc}^ │ │ │ │ @@ -123423,15 +123423,15 @@ │ │ │ │ strcs sp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbcs lr, r0, #216, 14 @ 0x3600000 │ │ │ │ ldmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ bl 0x7c6960 │ │ │ │ stmibvs r2!, {r0, r1, r5, r6, r8, fp, ip, sp, lr}^ │ │ │ │ stmdals fp, {r0, r5, fp, sp, lr} │ │ │ │ andls r9, r8, #603979776 @ 0x24000000 │ │ │ │ - @ instruction: 0xf960f1be │ │ │ │ + @ instruction: 0xf96cf1be │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ stccs 6, cr4, [r0, #-524] @ 0xfffffdf4 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ movwcc r8, #4353 @ 0x1101 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -123439,15 +123439,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x1832b8 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blx 0x1ac6b80 │ │ │ │ @ instruction: 0xf1b74658 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ blls 0x28750c │ │ │ │ @@ -123465,128 +123465,128 @@ │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r4, r8, asr #5 │ │ │ │ + eorseq r7, r4, r0, ror #5 │ │ │ │ stmdals sl, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf908f1be │ │ │ │ + @ instruction: 0xf914f1be │ │ │ │ strmi r4, [r3], r2, asr #12 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ andvs lr, r3, sp, asr #19 │ │ │ │ ldrtmi r9, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fda901 │ │ │ │ @ instruction: 0x4658fa1f │ │ │ │ - @ instruction: 0xf872f1b7 │ │ │ │ + @ instruction: 0xf87ef1b7 │ │ │ │ strls lr, [r2], -sp, asr #19 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ stmdavs r2!, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andcs r9, r2, #4, 4 @ 0x40000000 │ │ │ │ ldrb r9, [r4, -r0, lsl #4]! │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x46284b5d │ │ │ │ @ instruction: 0xf6419500 │ │ │ │ @ instruction: 0xf1c552d6 │ │ │ │ - @ instruction: 0x0669fb3f │ │ │ │ + strbteq pc, [r9], -fp, asr #22 @ │ │ │ │ svcge 0x0022f57f │ │ │ │ stmdacs r0, {r5, r8, r9, fp, sp, lr} │ │ │ │ svcge 0x001ef47f │ │ │ │ bllt 0x1ea39e0 │ │ │ │ stmdacs r0, {r5, r6, sl, fp, sp, lr} │ │ │ │ svcge 0x0018f47f │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbne pc, r0, r3, asr #12 │ │ │ │ + rsbsne pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b50 │ │ │ │ @ instruction: 0xf1fd5296 │ │ │ │ - stmdacs r1, {r0, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbseq pc, r4, r3, asr #12 │ │ │ │ + addeq pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b48 │ │ │ │ @ instruction: 0xf1fd5255 │ │ │ │ - strtmi pc, [lr], r9, lsl #18 │ │ │ │ + ssatmi pc, #15, r9, lsl #18 @ │ │ │ │ strt r9, [sl], ip, lsl #10 │ │ │ │ tstlt r8, r0, ror #22 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdacs r0, {r5, sl, fp, sp, lr} │ │ │ │ strbteq sp, [fp], -r3, rrx │ │ │ │ usat sp, #11, r0, asr #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ strbt sp, [r7], ip, asr #1 │ │ │ │ @ instruction: 0xf8c2f232 │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ blmi 0xe89194 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1c55285 │ │ │ │ - strdcs pc, [r0], -r5 │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + andcs pc, r0, r1, lsl #22 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsr fp │ │ │ │ subspl pc, lr, #68157440 @ 0x4100000 │ │ │ │ - blx 0xffb4540c │ │ │ │ + blx 0xffe4540c │ │ │ │ @ instruction: 0xf67f2d01 │ │ │ │ strb sl, [r3, sl, lsl #29] │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorseq pc, r4, r3, asr #12 │ │ │ │ + subeq pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b2a │ │ │ │ @ instruction: 0xf1fd5242 │ │ │ │ - vadd.i8 , , │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vtst.8 , , │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ blmi 0x988de8 │ │ │ │ eorspl pc, lr, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8c0f1fd │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + @ instruction: 0xf8d0f1fd │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andeq pc, r0, r3, asr #12 │ │ │ │ + andseq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b1d │ │ │ │ @ instruction: 0xf1fd52ea │ │ │ │ - vtst.8 d31, d19, d19 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vadd.i8 , , │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ blmi 0x648e1c │ │ │ │ adcspl pc, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8a6f1fd │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + @ instruction: 0xf8b6f1fd │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsne pc, ip, r3, asr #12 │ │ │ │ + rscsne pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b10 │ │ │ │ @ instruction: 0xf1fd52b4 │ │ │ │ - vtst.8 d31, d19, d9 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vadd.i8 d31, d19, d25 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x308e50 │ │ │ │ addspl pc, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf88cf1fd │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + @ instruction: 0xf89cf1fd │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcseq pc, ip, r3, asr #12 │ │ │ │ + sbcseq pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1fd525b │ │ │ │ - svclt 0x0000f87f │ │ │ │ - eorseq r7, r4, ip, ror #5 │ │ │ │ - eorseq r7, r4, r8, asr #5 │ │ │ │ + svclt 0x0000f88f │ │ │ │ + eorseq r7, r4, r4, lsl #6 │ │ │ │ + eorseq r7, r4, r0, ror #5 │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfebdffcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ @ instruction: 0x4690461e │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ @@ -123620,44 +123620,44 @@ │ │ │ │ strtmi sp, [fp], -r3, rrx │ │ │ │ strbmi r9, [sp], -r0, lsl #24 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bleq 0xfeb44f94 │ │ │ │ bllt 0xbda8c0 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ vadd.i32 d6, d0, d16 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108d03a │ │ │ │ strbtcc r0, [r0], #-2049 @ 0xfffff7ff │ │ │ │ ldmle r2!, {r0, r6, r7, r8, sl, lr}^ │ │ │ │ strtmi r4, [r9], fp, asr #12 │ │ │ │ @ instruction: 0xf1b9461d │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1ba4648 │ │ │ │ - blls 0x108474 │ │ │ │ + blls 0x1084a4 │ │ │ │ @ instruction: 0xf10a3701 │ │ │ │ adcsmi r0, fp, #24, 20 @ 0x18000 │ │ │ │ ldrdlt sp, [r3], -r4 │ │ │ │ blhi 0x14418c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ - mcr2 1, 0, pc, cr0, cr10, {5} @ │ │ │ │ + mcr2 1, 0, pc, cr12, cr10, {5} @ │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvs 0x1c35cc │ │ │ │ stc 5, cr4, [r4, #772] @ 0x304 │ │ │ │ ldmible r7, {r1, r3, r8, r9, fp, pc}^ │ │ │ │ svcne 0x0060f854 │ │ │ │ @ instruction: 0xf1ba4628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ stmdavs r0!, {ip} │ │ │ │ - cdp2 2, 7, cr15, cr12, cr0, {1} │ │ │ │ + cdp2 2, 8, cr15, cr12, cr0, {1} │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x6126464b │ │ │ │ ldrmi r4, [sp], -r9, lsr #13 │ │ │ │ cmnvs r3, sl, lsr #7 │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da400a │ │ │ │ @@ -123673,23 +123673,23 @@ │ │ │ │ mulscc ip, sl, r8 │ │ │ │ @ instruction: 0xf10ab9b3 │ │ │ │ adcsmi r0, sl, #48, 20 @ 0x30000 │ │ │ │ @ instruction: 0xf89ad0b3 │ │ │ │ blcs 0x94f40 │ │ │ │ @ instruction: 0xf8dad0f0 │ │ │ │ @ instruction: 0xf1ba0000 │ │ │ │ - pkhtbmi pc, r1, r7, asr #23 @ │ │ │ │ + strmi pc, [r1], r3, ror #23 │ │ │ │ orrle r2, r4, r0, lsl #26 │ │ │ │ mulcs r0, fp, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x0018f8da │ │ │ │ @ instruction: 0xf1ba4627 │ │ │ │ - @ instruction: 0xf10afbc7 │ │ │ │ + @ instruction: 0xf10afbd3 │ │ │ │ pkhbtmi r0, r1, r8, lsl #20 │ │ │ │ svclt 0x0000e78b │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x14442c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -123735,21 +123735,21 @@ │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf10106d9 │ │ │ │ ldreq r8, [sl], sl, ror #8 │ │ │ │ ldrbhi pc, [r4], #-320 @ 0xfffffec0 @ │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ andspl pc, ip, sp, lsl #4 │ │ │ │ vfms.f32 q2, q0, q9 │ │ │ │ - @ instruction: 0xf50becc8 │ │ │ │ + @ instruction: 0xf50becd8 │ │ │ │ cmncc r0, #-1409286142 @ 0xac000002 │ │ │ │ strtvs pc, [r8], sp, lsl #10 │ │ │ │ strvs pc, [r4, #1284] @ 0x504 │ │ │ │ andne pc, r3, #64, 4 │ │ │ │ ldrcs pc, [pc, #-2221] @ 0x8879f │ │ │ │ - adccs pc, r8, #70254592 @ 0x4300000 │ │ │ │ + sbccs pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrcs pc, [r8, #-2253] @ 0xfffff733 │ │ │ │ cmpcs r0, #3457024 @ 0x34c000 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #2 │ │ │ │ strne pc, [r1, #-2189]! @ 0xfffff773 │ │ │ │ movwcs lr, #2502 @ 0x9c6 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -123810,25 +123810,25 @@ │ │ │ │ @ instruction: 0xf50d9b00 │ │ │ │ @ instruction: 0xf8d366a8 │ │ │ │ @ instruction: 0x03a340b8 │ │ │ │ subscs sp, r9, #209715200 @ 0xc800000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vst4.8 {d16-d19}, [pc :128], r1 │ │ │ │ vrshl.s32 d6, d12, d16 │ │ │ │ - @ instruction: 0x01a7ec32 │ │ │ │ + @ instruction: 0x01a7ec42 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ mvnseq pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8464658 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ stmib r6, {r1, r3, r7, r8, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6445303 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vqdmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xf2483c24 │ │ │ │ vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ mvnsvs r0, r8, lsl #6 │ │ │ │ @ instruction: 0xf44fbf44 │ │ │ │ @@ -123847,31 +123847,31 @@ │ │ │ │ ldrbhi pc, [ip, #-257]! @ 0xfffffeff @ │ │ │ │ setend be │ │ │ │ @ instruction: 0x01a2856f │ │ │ │ ldrbhi pc, [pc, #-257] @ 0x890e7 @ │ │ │ │ @ instruction: 0x3738f8da │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, r9, sp, asr #10 │ │ │ │ - eorseq r7, r4, r0, lsr r3 │ │ │ │ - ldrshteq r7, [r4], -r0 │ │ │ │ - eorseq r7, r4, r0, lsr ip │ │ │ │ - eorseq r9, r4, r0, lsl #21 │ │ │ │ - eorseq r9, r4, r0, lsl #24 │ │ │ │ + eorseq r7, r4, r8, asr #6 │ │ │ │ + eorseq r7, r4, r8, lsl #14 │ │ │ │ + eorseq r7, r4, r8, asr #24 │ │ │ │ + mlaseq r4, r8, sl, r9 │ │ │ │ + eorseq r9, r4, r8, lsl ip │ │ │ │ strcc pc, [fp, fp, lsl #10]! │ │ │ │ andsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vhadd.s32 d0, d0, d24 │ │ │ │ - strcs lr, [r8, #3030]! @ 0xbd6 │ │ │ │ + strcs lr, [r8, #3046]! @ 0xbe6 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f2310 │ │ │ │ strcs r0, [r0], #2054 @ 0x806 │ │ │ │ @ instruction: 0xf8069708 │ │ │ │ @ instruction: 0xf643cc24 │ │ │ │ - vmul.f d22, d16, d0[3] │ │ │ │ + vmul.f d22, d16, d0[5] │ │ │ │ @ instruction: 0xf886092f │ │ │ │ @ instruction: 0xf846c03c │ │ │ │ @ instruction: 0xf44f9c28 │ │ │ │ @ instruction: 0xf8867290 │ │ │ │ swpcs ip, ip, [r0] │ │ │ │ rscsgt pc, ip, r6, lsl #17 │ │ │ │ andsvc pc, sl, r6, lsr #11 │ │ │ │ @@ -123899,15 +123899,15 @@ │ │ │ │ ldclmi 6, cr15, [r9], #276 @ 0x114 │ │ │ │ stceq 2, cr15, [r8], {192} @ 0xc0 │ │ │ │ rscsmi pc, lr, r6, lsl #17 │ │ │ │ andsgt pc, ip, r6, asr #17 │ │ │ │ strcc pc, [r5], #1606 @ 0x646 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0x61b4930a │ │ │ │ - ldclvs 6, cr15, [r4], {67} @ 0x43 │ │ │ │ + stclvs 6, cr15, [ip], #268 @ 0x10c │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x88fcc │ │ │ │ @ instruction: 0xf8c66273 │ │ │ │ tstcs r0, #56 @ 0x38 │ │ │ │ addsgt pc, r8, r6, asr #17 │ │ │ │ rscsgt pc, r8, r6, asr #17 │ │ │ │ cmppgt r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ blhi 0x1c44940 │ │ │ │ @@ -123917,68 +123917,68 @@ │ │ │ │ @ instruction: 0xc1b8f8c6 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ bic pc, r1, r6, lsl #17 │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xc1bcf886 │ │ │ │ @ instruction: 0xe1bef886 │ │ │ │ blhi 0xc4924 │ │ │ │ - bl 0x1745b90 │ │ │ │ + bl 0x1b45b90 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrcs lr, [r4, #-2496]! @ 0xfffff640 │ │ │ │ @ instruction: 0x27c0f8da │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ vst3.8 {d22-d24}, [pc], r4 │ │ │ │ @ instruction: 0xf8807120 │ │ │ │ @ instruction: 0xf04fe069 │ │ │ │ movwvs r0, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf8802100 │ │ │ │ @ instruction: 0xf64380c9 │ │ │ │ - @ instruction: 0xf2c06cdc │ │ │ │ + @ instruction: 0xf2c06cf4 │ │ │ │ bicvc r0, r4, pc, lsr #24 │ │ │ │ @ instruction: 0xf04f6145 │ │ │ │ @ instruction: 0xf8c00802 │ │ │ │ strbvs r9, [r5, -r0, rrx] │ │ │ │ sbcmi pc, r7, r0, lsl #17 │ │ │ │ strvs pc, [r0], #1103 @ 0x44f │ │ │ │ rsccs pc, r8, r0, asr #17 │ │ │ │ stc 2, cr2, [r0, #364] @ 0x16c │ │ │ │ vstr d8, [r0, #40] @ 0x28 │ │ │ │ vqdmlsl.s32 q4, d6, d18 │ │ │ │ tstvs ip, r3, lsr #1 │ │ │ │ strvc pc, [r8], #1103 @ 0x44f │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ - stclvs 6, cr15, [r8], #268 @ 0x10c │ │ │ │ + stcvc 6, cr15, [r0], {67} @ 0x43 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x89080 │ │ │ │ @ instruction: 0xf8c3671c │ │ │ │ @ instruction: 0xf640c0c0 │ │ │ │ @ instruction: 0xf8c34419 │ │ │ │ vhadd.s8 d24, d6, d12 │ │ │ │ vmvn.i32 d21, #511 @ 0x000001ff │ │ │ │ bicsvs r0, ip, r8, lsl #24 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ ldrmi pc, [ip], #-1600 @ 0xfffff9c0 │ │ │ │ sbchi pc, ip, r3, asr #17 │ │ │ │ sbcsmi pc, ip, r3, asr #17 │ │ │ │ - bl 0x3c5c2c │ │ │ │ + bl 0x7c5c2c │ │ │ │ orrsvs pc, r5, #696254464 @ 0x29800000 │ │ │ │ strtvc pc, [r4], #1446 @ 0x5a6 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ stmdbeq pc, {r0, r1, r2, r3, r6, ip, sp, lr, pc} @ │ │ │ │ andgt pc, r9, r3, lsl #17 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andls pc, r4, r3, lsl #17 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ stc 1, cr6, [r3, #372] @ 0x174 │ │ │ │ vqdmulh.s32 d8, d0, d10 │ │ │ │ - vldr s28, [r7, #968] @ 0x3c8 │ │ │ │ + vldr d14, [r7, #8] │ │ │ │ @ instruction: 0xf5a67b72 │ │ │ │ andscs r6, r0, #35913728 @ 0x2240000 │ │ │ │ stmib r4, {r0, r8, r9, sp}^ │ │ │ │ tstcs r0, r4, lsl #10 │ │ │ │ blvc 0x344a08 │ │ │ │ submi pc, r3, r6, lsr #5 │ │ │ │ blvc 0x944a10 │ │ │ │ @@ -123994,64 +123994,64 @@ │ │ │ │ @ instruction: 0x676390fc │ │ │ │ movwcc pc, #12864 @ 0x3240 @ │ │ │ │ sbchi pc, r9, r4, lsl #17 │ │ │ │ rsbcc pc, r7, r4, lsr #17 │ │ │ │ movwmi pc, #58944 @ 0xe640 @ │ │ │ │ @ instruction: 0xf5a667e3 │ │ │ │ movwls r6, #5001 @ 0x1389 │ │ │ │ - mvnsvs pc, #70254592 @ 0x4300000 │ │ │ │ + movwvc pc, #50755 @ 0xc643 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6466023 │ │ │ │ vqdmlal.s q11, d0, d1[2] │ │ │ │ mvnvs r0, #8, 6 @ 0x20000000 │ │ │ │ addscc pc, ip, r4, asr #17 │ │ │ │ - mvnsvs pc, #70254592 @ 0x4300000 │ │ │ │ + tstpvc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6436623 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8c4032f │ │ │ │ vhadd.s32 , q8, q0 │ │ │ │ - @ instruction: 0xf8c7eaaa │ │ │ │ + @ instruction: 0xf8c7eaba │ │ │ │ @ instruction: 0xf5a6903c │ │ │ │ @ instruction: 0xf04f797a │ │ │ │ @ instruction: 0xf04f020f │ │ │ │ teqvc sl, r3, lsl #2 │ │ │ │ andscs r7, r0, #-1879048185 @ 0x90000007 │ │ │ │ stmib r7, {r8, sp}^ │ │ │ │ vabal.s32 q1, d6, d4 │ │ │ │ subscs r3, fp, #227 @ 0xe3 │ │ │ │ - movwvc pc, #34371 @ 0x8643 @ │ │ │ │ + msrvc CPSR_, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vqadd.s32 d6, d0, d27 │ │ │ │ - @ instruction: 0xf04fea92 │ │ │ │ + @ instruction: 0xf04feaa2 │ │ │ │ @ instruction: 0xf889030f │ │ │ │ @ instruction: 0xf8da3004 │ │ │ │ andscs r3, r0, #12, 12 @ 0xc00000 │ │ │ │ andspl pc, r4, r9, asr #17 │ │ │ │ strbvc pc, [r2, #-1446]! @ 0xfffffa5a @ │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ addcc pc, r3, r6, lsr #5 │ │ │ │ @ instruction: 0xf04f225b │ │ │ │ andseq r0, fp, #4, 24 @ 0x400 │ │ │ │ andgt pc, r9, r9, lsl #17 │ │ │ │ eorcc pc, r8, r9, asr #17 │ │ │ │ - tstpvc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + msrvc CPSR_f, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ - b 0x1cc5d64 │ │ │ │ + b 0xfe0c5d64 │ │ │ │ @ instruction: 0x2610f8da │ │ │ │ movweq pc, #61519 @ 0xf04f @ │ │ │ │ @ instruction: 0x712b62aa │ │ │ │ bmi 0xff311900 │ │ │ │ ldmge r6!, {r0, r1, r6, r9, sl, lr} │ │ │ │ strcs r6, [r0, pc, lsr #2]! │ │ │ │ vrhadd.s8 q11, q0, │ │ │ │ @ instruction: 0x812f4704 │ │ │ │ - ldrvc pc, [r8, -r3, asr #12] │ │ │ │ + ldrvc pc, [r0, -r3, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ff602f │ │ │ │ blls 0xc8710 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ b 0x114c568 │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ ldmibmi pc!, {r2, r3, r4, r8, sl, ip, lr, pc} @ │ │ │ │ @@ -124102,20 +124102,20 @@ │ │ │ │ stmvs r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, -r4, asr #7] @ │ │ │ │ ldrmi lr, [ip, #-2515] @ 0xfffff62d │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r0, #65 @ 0x41 │ │ │ │ @ instruction: 0x4641225a │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - stmib r8!, {r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib r8!, {r5, r9, ip, sp, lr, pc}^ │ │ │ │ stmib r6, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8064500 │ │ │ │ mvncs r3, #32, 24 @ 0x2000 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ - cmnpvc r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + orrsvc pc, r0, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ movwvs pc, #49728 @ 0xc240 @ │ │ │ │ strhlt r6, [pc, -r3]! │ │ │ │ @ instruction: 0x21a82310 │ │ │ │ @@ -124126,19 +124126,19 @@ │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ ldmib r3, {r8, r9, fp, ip, pc}^ │ │ │ │ ldrbeq r4, [sl, -lr, lsr #6] │ │ │ │ tstphi sl, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strvc pc, [r4, #1446]! @ 0x5a6 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ adcvc pc, r2, r6, lsr #11 │ │ │ │ - @ instruction: 0x73b4f643 │ │ │ │ + bicvc pc, ip, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf640602b │ │ │ │ vtst.32 d4, d0, d13 │ │ │ │ - blls 0x343d2c │ │ │ │ + blls 0x343d6c │ │ │ │ ldclcc 8, cr15, [ip], #280 @ 0x118 │ │ │ │ cdpvc 4, 3, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x37d0f8da │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ stmdbls r7, {r3, r4, r6, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ @@ -124241,18 +124241,18 @@ │ │ │ │ andsle r2, r3, r0, ror pc │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ @ instruction: 0x46217510 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, ip, #9109504 @ 0x8b0000 │ │ │ │ strd sp, [r7], -r7 │ │ │ │ - eorseq fp, r4, r0, ror #5 │ │ │ │ - eorseq fp, r4, r0, lsr r4 │ │ │ │ - eorseq fp, r4, r8, asr #23 │ │ │ │ - eorseq sp, r4, r8, lsl #15 │ │ │ │ + ldrshteq fp, [r4], -r8 │ │ │ │ + eorseq fp, r4, r8, asr #8 │ │ │ │ + eorseq fp, r4, r0, ror #23 │ │ │ │ + eorseq sp, r4, r0, lsr #15 │ │ │ │ usatcc pc, #0, sl, asr #17 @ │ │ │ │ svceq 0x0070f413 │ │ │ │ @ instruction: 0xf8dad130 │ │ │ │ @ instruction: 0xf0133760 │ │ │ │ @ instruction: 0xd12b6f70 │ │ │ │ @ instruction: 0x51a9f50d │ │ │ │ tstcc ip, lr, lsl fp │ │ │ │ @@ -124283,174 +124283,174 @@ │ │ │ │ strbvs pc, [fp, #1293]! @ 0x50d @ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf83af7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x0000e663 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq fp, r4, r8, asr #26 │ │ │ │ - eorseq fp, r4, r8, lsr #27 │ │ │ │ - eorseq sp, r4, r8, asr #19 │ │ │ │ + eorseq fp, r4, r0, ror #26 │ │ │ │ + eorseq fp, r4, r0, asr #27 │ │ │ │ + eorseq sp, r4, r0, ror #19 │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ strtmi r7, [r1], -r8, lsr #10 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #2424832 @ 0x250000 │ │ │ │ blls 0xbe0c4 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf57f0153 │ │ │ │ and sl, r1, r4, ror #23 │ │ │ │ - eorseq r8, r4, r0, asr r0 │ │ │ │ + eorseq r8, r4, r8, rrx │ │ │ │ strtvs pc, [r8], #1293 @ 0x50d │ │ │ │ bcc 0xfeac6d2c │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a42100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vmul.i32 d0, d0, d0 │ │ │ │ - @ instruction: 0xf50ae85a │ │ │ │ + @ instruction: 0xf50ae86a │ │ │ │ strtcs r6, [r8], ip, asr #25 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8440201 │ │ │ │ @ instruction: 0xf8843c1c │ │ │ │ vst4.16 {d18-d21}, [pc], r1 │ │ │ │ andcs r7, r1, #67108865 @ 0x4000001 │ │ │ │ stccc 8, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf04f87e3 │ │ │ │ stmib r4, {r0, r1, fp}^ │ │ │ │ vmul.i8 d18, d6, d1 │ │ │ │ vmls.f d21, d0, d1[1] │ │ │ │ @ instruction: 0xf8a40508 │ │ │ │ stmib r4, {r1, r2, r3, r4, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf6432929 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8a4012f │ │ │ │ stmib r4, {r1, r2, r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf6432941 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf8a4002f │ │ │ │ @ instruction: 0xf844315e │ │ │ │ @ instruction: 0xf04f6c14 │ │ │ │ strbtvs r0, [r6], #514 @ 0x202 │ │ │ │ - movscs pc, #70254592 @ 0x4300000 │ │ │ │ + biccs pc, r8, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ adcvs pc, ip, r4, asr #17 │ │ │ │ stccc 8, cr15, [r8], #-272 @ 0xfffffef0 │ │ │ │ - ldrpl pc, [r4, r3, asr #12]! │ │ │ │ + strbpl pc, [ip, r3, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ smlabtvs ip, r4, r8, pc @ │ │ │ │ adccs pc, r1, r4, lsl #17 │ │ │ │ - biccs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + bicscs pc, r8, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ smlabbhi r1, r4, r8, pc @ │ │ │ │ @ instruction: 0xf64363a3 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ tstls r4, pc, lsr #4 │ │ │ │ @ instruction: 0xf6439203 │ │ │ │ - vrsra.s64 q9, q0, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[6] │ │ │ │ andls r0, r5, pc, lsr #6 │ │ │ │ addscc pc, r8, r4, asr #17 │ │ │ │ - adccc pc, r0, #70254592 @ 0x4300000 │ │ │ │ + adcscc pc, r8, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldcls 8, cr15, [r8], {68} @ 0x44 │ │ │ │ @ instruction: 0xf6436765 │ │ │ │ - vqdmlal.s q9, d16, d0[7] │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf8c4032f │ │ │ │ @ instruction: 0xf8c450d4 │ │ │ │ @ instruction: 0xf64330f8 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf8c4012f │ │ │ │ @ instruction: 0xf6435134 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf8c4002f │ │ │ │ @ instruction: 0xf6433158 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - orrcc pc, r4, #70254592 @ 0x4300000 │ │ │ │ + orrscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6439306 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ andls r0, r7, #-1140850688 @ 0xbc000000 │ │ │ │ @ instruction: 0xf6439108 │ │ │ │ - vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q10, d0, d28 │ │ │ │ andls r0, r9, pc, lsr #4 │ │ │ │ @ instruction: 0xf643930a │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ andls r0, fp, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf643910c │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ ldrls r0, [sp, -pc, lsr #32] │ │ │ │ @ instruction: 0xf643900d │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vmlal.s q10, d0, d0[7] │ │ │ │ + vsubl.s8 q10, d16, d4 │ │ │ │ movwls r0, #57903 @ 0xe22f │ │ │ │ @ instruction: 0xf643920f │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d16 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ tstls r0, pc, lsr #32 │ │ │ │ @ instruction: 0xf6439011 │ │ │ │ - vqdmlal.s q10, d16, d0[0] │ │ │ │ + vrsra.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf643032f │ │ │ │ - vrshr.s64 q10, q6, #64 │ │ │ │ + vrshr.s64 q10, q10, #64 │ │ │ │ tstls r2, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf6439213 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ tstls r4, pc, lsr #32 │ │ │ │ @ instruction: 0xf6439015 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf50d032f │ │ │ │ tstls r6, #163 @ 0xa3 │ │ │ │ - eorpl pc, ip, #70254592 @ 0x4300000 │ │ │ │ + subpl pc, r4, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andsls r9, r7, #1 │ │ │ │ - cmpppl r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), r3 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - msrpl SPSR_s, #70254592 @ 0x4300000 │ │ │ │ + cmnppl ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstls r9, #24, 2 │ │ │ │ - addpl pc, r0, #70254592 @ 0x4300000 │ │ │ │ + addspl pc, r8, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrspl pc, ip, r3, asr #12 │ │ │ │ + @ instruction: 0x51b4f643 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls fp, sl, lsl r2 │ │ │ │ - @ instruction: 0x53a8f643 │ │ │ │ + bicpl pc, r0, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - strbpl pc, [r0, r3, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r3, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0x971e931c │ │ │ │ - ldrbpl pc, [r0, r3, asr #12] @ │ │ │ │ + strbpl pc, [r8, r3, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf643971f │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vqshl.s64 , q12, #0 │ │ │ │ strls r0, [r0, -pc, lsr #14]! │ │ │ │ - ldrbpl pc, [r0, r3, asr #12]! @ │ │ │ │ + strvs pc, [r8, -r3, asr #12] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf6439721 │ │ │ │ - vabdl.s8 q11, d0, d0 │ │ │ │ + vorr.i32 d22, #134217728 @ 0x08000000 │ │ │ │ strls r0, [r2, -pc, lsr #14]! │ │ │ │ - strvs pc, [r8, -r3, asr #12] │ │ │ │ + strvs pc, [r0, -r3, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf6439723 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vabdl.s8 q11, d0, d24 │ │ │ │ strls r0, [r4, -pc, lsr #14]! │ │ │ │ - ldrvs pc, [ip, -r3, asr #12] │ │ │ │ + ldrvs pc, [r4, -r3, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldc 7, cr9, [ip, #148] @ 0x94 │ │ │ │ @ instruction: 0xf6437b08 │ │ │ │ - vmov.i32 d19, #134217728 @ 0x08000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c4062f │ │ │ │ mcrls 1, 0, r6, cr2, cr8, {5} │ │ │ │ streq pc, [r4, -pc, asr #32] │ │ │ │ blvc 0xc5150 │ │ │ │ - ldmcc ip, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmcc r4!, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ blvc 0x3451bc │ │ │ │ andsvs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ tstcs r2, #3, 28 @ 0x30 │ │ │ │ rsbsvs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ cdpls 1, 0, cr2, cr4, cr11, {1} │ │ │ │ @@ -124808,15 +124808,15 @@ │ │ │ │ @ instruction: 0xf884ee1e │ │ │ │ strcs r6, [r2], -r1, asr #30 │ │ │ │ cdphi 8, 2, cr15, cr1, cr4, {4} │ │ │ │ ldmpl pc, {r0, r2, r3, r8, sl, ip, sp, lr, pc} @ │ │ │ │ cdpvc 8, 2, cr15, cr12, cr4, {6} │ │ │ │ cdp 8, 7, cr15, cr14, cr4, {5} │ │ │ │ svclt 0x0000e002 │ │ │ │ - ldrshteq r8, [r4], -r0 │ │ │ │ + eorseq r8, r4, r8, lsl #6 │ │ │ │ cdpvc 8, 8, cr15, cr12, cr4, {6} │ │ │ │ cdp 8, 13, cr15, cr14, cr4, {5} │ │ │ │ cdpvc 8, 14, cr15, cr12, cr4, {6} │ │ │ │ svc 0x003ef8a4 │ │ │ │ cdpvs 8, 2, cr15, cr4, cr4, {6} │ │ │ │ cdpls 8, 2, cr15, cr8, cr4, {6} │ │ │ │ cdppl 8, 5, cr15, cr4, cr4, {6} │ │ │ │ @@ -124856,47 +124856,47 @@ │ │ │ │ movwls sl, #31742 @ 0x7bfe │ │ │ │ strpl pc, [r9, sp, lsl #10]! │ │ │ │ ldrcc r9, [r8, -r1, lsl #28] │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfefc81ae │ │ │ │ ldrhle r4, [r7, #39]! @ 0x27 │ │ │ │ - ldrcc pc, [r0], -sp, asr #12 │ │ │ │ + strtcc pc, [r8], -sp, asr #12 │ │ │ │ ldrteq pc, [r4], -r0, asr #5 @ │ │ │ │ strpl pc, [r1, r6, lsl #10] │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfec481ca │ │ │ │ ldrhle r4, [r7, #39]! @ 0x27 │ │ │ │ pkhtbcc pc, r0, sl, asr #17 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ rsbhi pc, sl, r1, asr #32 │ │ │ │ @ instruction: 0xa01cf8dd │ │ │ │ - stmdbvs r0, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbvs r8, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf5a42704 │ │ │ │ strtmi r7, [r8], r4, lsr #13 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - mcr2 1, 0, pc, cr12, cr12, {5} @ │ │ │ │ + mrc2 1, 0, pc, cr8, cr12, {5} │ │ │ │ stcvc 4, cr15, [r1], #444 @ 0x1bc │ │ │ │ subscs r4, fp, #5242880 @ 0x500000 │ │ │ │ andeq lr, ip, r4, lsl #22 │ │ │ │ vrhadd.s16 d2, d15, d0 │ │ │ │ - @ instruction: 0xf04febdc │ │ │ │ + @ instruction: 0xf04febec │ │ │ │ andcs r0, r0, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ @ instruction: 0x71b7230f │ │ │ │ teqvc r3, r1, lsl #14 │ │ │ │ ldrshtvs r2, [r5], -pc │ │ │ │ @ instruction: 0x23a87273 │ │ │ │ eorshi pc, ip, r6, asr #17 │ │ │ │ movw lr, #18886 @ 0x49c6 │ │ │ │ blx 0x1fc822e │ │ │ │ @ instruction: 0xf1b54628 │ │ │ │ - svccs 0x0010fd67 │ │ │ │ + svccs 0x0010fd73 │ │ │ │ blls 0xbe9a8 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ orrvc pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf50baf3b │ │ │ │ @ instruction: 0xf50b33ab │ │ │ │ movwls r3, #35496 @ 0x8aa8 │ │ │ │ @@ -124905,15 +124905,15 @@ │ │ │ │ @ instruction: 0x3654f89a │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf0498016 │ │ │ │ @ instruction: 0xf50d4900 │ │ │ │ vst1.32 {d22-d24}, [pc :128], r8 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ - bl 0xfe946afc │ │ │ │ + bl 0xfed46afc │ │ │ │ @ instruction: 0xf806230f │ │ │ │ ldrbcs r3, [r0, #3108]! @ 0xc24 │ │ │ │ addscc pc, ip, r6, lsl #17 │ │ │ │ teqpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x270160b3 │ │ │ │ vst1.32 {d22-d24}, [pc :256], r3 │ │ │ │ ldrtvs r2, [r3], #896 @ 0x380 │ │ │ │ @@ -124929,28 +124929,28 @@ │ │ │ │ smlabbcc r1, r6, r8, pc @ │ │ │ │ movwpl pc, #16960 @ 0x4240 @ │ │ │ │ adccc pc, r0, r6, lsr #17 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ adccc pc, r8, r6, asr #17 │ │ │ │ - cmppvs r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + msrvs SPSR_f, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ msrpl CPSR_c, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ subscs r6, ip, #-1073741796 @ 0xc000001c │ │ │ │ sbcscc pc, r4, r6, asr #17 │ │ │ │ - cmppvs r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + cmnpvs r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64363b3 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf6433098 │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ blls 0x2966fc │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf5a6c0c8 │ │ │ │ @ instruction: 0xf84670a2 │ │ │ │ @ instruction: 0xf5a65c14 │ │ │ │ ldrbtvs r7, [r5], #1188 @ 0x4a4 │ │ │ │ @@ -124961,27 +124961,27 @@ │ │ │ │ @ instruction: 0xf8c66477 │ │ │ │ stmib r6, {r2, r8, ip, sp, lr}^ │ │ │ │ stc 8, cr9, [r6, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf8c67b18 │ │ │ │ @ instruction: 0xf8c6e118 │ │ │ │ stmib r6, {r3, r5, r8, lr, pc}^ │ │ │ │ vadd.i16 , , q4 │ │ │ │ - blls 0x2c5030 │ │ │ │ + blls 0x2c5070 │ │ │ │ andcs r7, r0, #1879048198 @ 0x70000006 │ │ │ │ strtmi r6, [r1], -r5, ror #2 │ │ │ │ strcs r6, [r2, #-3995] @ 0xfffff065 │ │ │ │ ldrbmi r6, [r8], -r2, ror #5 │ │ │ │ ldrbvs pc, [r3, sp, lsl #10] @ │ │ │ │ biccs pc, r4, #201326595 @ 0xc000003 │ │ │ │ vst1.32 {d22-d25}, [pc :128], r3 │ │ │ │ stmib r4, {r8, r9, ip, sp, lr}^ │ │ │ │ vst2.8 {d21-d24}, [pc], r3 │ │ │ │ @ instruction: 0xf50d6304 │ │ │ │ @ instruction: 0x632365a4 │ │ │ │ - cmnpvs r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + orrsvs pc, r0, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ @ instruction: 0xf6453005 │ │ │ │ vsubw.s8 , q0, d5 │ │ │ │ strbtvs r0, [r3], #-776 @ 0xfffffcf8 │ │ │ │ @@ -125012,15 +125012,15 @@ │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0xfe3c840c │ │ │ │ mvnsle r4, r7, lsr #5 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ @ instruction: 0xf1a672c0 │ │ │ │ @ instruction: 0xf5050028 │ │ │ │ vqrshl.s16 d7, d28, d31 │ │ │ │ - @ instruction: 0xf8daeace │ │ │ │ + @ instruction: 0xf8daeade │ │ │ │ @ instruction: 0xf8c637d0 │ │ │ │ andcs r3, r1, r0, lsr #2 │ │ │ │ tstcs r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d39c01 │ │ │ │ vshr.u64 d19, d24, #61 │ │ │ │ @ instruction: 0xf8c663c0 │ │ │ │ movwcs r3, #4288 @ 0x10c0 │ │ │ │ @@ -125045,26 +125045,26 @@ │ │ │ │ orrcs r3, r0, #168 @ 0xa8 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrsvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r6, #179 @ 0xb3 │ │ │ │ sbccc pc, r4, r6, asr #17 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ smlawtcc r8, r6, r8, pc @ │ │ │ │ - orrvs pc, r4, #70254592 @ 0x4300000 │ │ │ │ + orrsvs pc, ip, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - orrsvs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + @ instruction: 0x63a8f643 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64363b3 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf6403098 │ │ │ │ @ instruction: 0xf8a6430f │ │ │ │ @ instruction: 0xf643309c │ │ │ │ - vrsra.s64 d22, d12, #64 │ │ │ │ + vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ vqadd.s8 , q12, q12 │ │ │ │ vsubw.s8 q8, q8, d9 │ │ │ │ @ instruction: 0xf8c60308 │ │ │ │ vand d19, d6, d28 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ stmib r6, {r3, r8, r9}^ │ │ │ │ @@ -125099,106 +125099,106 @@ │ │ │ │ @ instruction: 0xf8da3aa8 │ │ │ │ @ instruction: 0xf4133760 │ │ │ │ @ instruction: 0xf43e2f70 │ │ │ │ stmdbmi r8, {r0, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9d6f7fe │ │ │ │ ldcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - eorseq r8, r4, r0, asr #11 │ │ │ │ - eorseq r9, r4, r0, ror #5 │ │ │ │ - eorseq r9, r4, r0, asr #18 │ │ │ │ - eorseq r9, r4, r0, lsl #21 │ │ │ │ - eorseq sl, r4, r0, asr #5 │ │ │ │ - eorseq sl, r4, r0, lsr #9 │ │ │ │ + ldrsbteq r8, [r4], -r8 │ │ │ │ + ldrshteq r9, [r4], -r8 │ │ │ │ + eorseq r9, r4, r8, asr r9 │ │ │ │ + mlaseq r4, r8, sl, r9 │ │ │ │ + ldrsbteq sl, [r4], -r8 │ │ │ │ + ldrhteq sl, [r4], -r8 │ │ │ │ strtvs pc, [r8], sp, lsl #10 │ │ │ │ strcc pc, [fp, fp, lsl #10]! │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vmla.i16 d0, d15, d2 │ │ │ │ - vpmax.s8 d30, d6, d8 │ │ │ │ + vpmin.s8 d30, d6, d8 │ │ │ │ vmull.s , d0, d1[2] │ │ │ │ tstcs r0, r8, lsl #20 │ │ │ │ vhsub.s8 d18, d16, d24 │ │ │ │ stmdb r6, {r0, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f9107 │ │ │ │ @ instruction: 0xf8260003 │ │ │ │ @ instruction: 0xf643ec22 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8a6032f │ │ │ │ @ instruction: 0xf846e03e │ │ │ │ @ instruction: 0xf6433c28 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmls.i d18, d0, d0[2] │ │ │ │ stmib r6, {r0, r1, r2, r3, r5, sl}^ │ │ │ │ @ instruction: 0xf8a69111 │ │ │ │ @ instruction: 0xf04fe09e │ │ │ │ stmib r6, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf6439129 │ │ │ │ - vbic.i32 d18, #786432 @ 0x000c0000 │ │ │ │ + vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8a6052f │ │ │ │ stmib r6, {r1, r2, r3, r4, r5, r6, r7, sp, lr, pc}^ │ │ │ │ vrhadd.s8 , q0, │ │ │ │ @ instruction: 0xf8463c02 │ │ │ │ @ instruction: 0xf6432c14 │ │ │ │ - @ instruction: 0xf2c02890 │ │ │ │ + vmlal.s8 q9, d16, d24 │ │ │ │ ldrbtvs r0, [r2], #2095 @ 0x82f │ │ │ │ adccs pc, ip, r6, asr #17 │ │ │ │ smlabtcs ip, r6, r8, pc @ │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ - movwcs pc, #1603 @ 0x643 @ │ │ │ │ + tstpcs r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ smlabbeq r1, r6, r8, pc @ │ │ │ │ @ instruction: 0xf64363b3 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ strls r0, [r3], #-47 @ 0xffffffd1 │ │ │ │ @ instruction: 0xf6439002 │ │ │ │ - vsubw.s8 q9, q0, d8 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ strls r0, [r4, #-815] @ 0xfffffcd1 │ │ │ │ addscc pc, r8, r6, asr #17 │ │ │ │ - subcs pc, r8, r3, asr #12 │ │ │ │ + rsbcs pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ adcls pc, r1, r6, lsl #17 │ │ │ │ @ instruction: 0xf6439005 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q9, q0, d24 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf8c6a014 │ │ │ │ @ instruction: 0xf64330f8 │ │ │ │ - vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.i d18, d0, d0[7] │ │ │ │ @ instruction: 0xf8c6042f │ │ │ │ strls sl, [r6], #-116 @ 0xffffff8c │ │ │ │ - strbcs pc, [r0, #-1603]! @ 0xfffff9bd @ │ │ │ │ + ldrbcs pc, [r8, #-1603]! @ 0xfffff9bd @ │ │ │ │ streq pc, [pc, #-704]! @ 0x8a3c4 │ │ │ │ sbcsge pc, r4, r6, asr #17 │ │ │ │ @ instruction: 0xf6439507 │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ andls r0, r8, pc, lsr #32 │ │ │ │ blvc 0xfc5cf4 │ │ │ │ - tstpcs r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + teqpcs r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cmppcc r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6439b02 │ │ │ │ - vaddhn.i16 d18, q8, q2 │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ stc 4, cr0, [r6, #188] @ 0xbc │ │ │ │ vldr d7, [r7] │ │ │ │ @ instruction: 0xf6437b3e │ │ │ │ - vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d18, d0, #64 │ │ │ │ @ instruction: 0xf8c6002f │ │ │ │ blls 0x156da4 │ │ │ │ ldrcc pc, [r8, #-1549] @ 0xfffff9f3 │ │ │ │ blvc 0x6c5ce4 │ │ │ │ blvc 0x10c5d2c │ │ │ │ andscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ vstr d9, [r6, #16] │ │ │ │ vldr d7, [r7, #192] @ 0xc0 │ │ │ │ strls r7, [r9], #-2882 @ 0xfffff4be │ │ │ │ strtvs pc, [r3], #1293 @ 0x50d │ │ │ │ rsbscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ @ instruction: 0xf6439401 │ │ │ │ - @ instruction: 0xf2c0249c │ │ │ │ + @ instruction: 0xf2c024b4 │ │ │ │ @ instruction: 0xf8a6042f │ │ │ │ strls lr, [sl], #-350 @ 0xfffffea2 │ │ │ │ msrcc SPSR_c, r6, lsl #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ cmpls r9, r6, asr #19 │ │ │ │ msrcs SPSR_fs, r6, asr #17 │ │ │ │ @ instruction: 0xe1bef8a6 │ │ │ │ @@ -125368,27 +125368,27 @@ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ blls 0xca8b8 │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @ instruction: 0xf57e01e2 │ │ │ │ subscs sl, ip, #12, 28 @ 0xc0 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r3], #-36 @ 0xffffffdc │ │ │ │ - stmda r4, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + ldmda r4, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf50d4aa2 │ │ │ │ @ instruction: 0xf80660a3 │ │ │ │ strcs r4, [r2, #-3105] @ 0xfffff3df │ │ │ │ @ instruction: 0xf8062405 │ │ │ │ @ instruction: 0xf44f4c1f │ │ │ │ stmdb r6, {r7, sl, sp, lr}^ │ │ │ │ strtcs r5, [r8], #1031 @ 0x407 │ │ │ │ ldcmi 8, cr15, [r4], {70} @ 0x46 │ │ │ │ ldrmi pc, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ stcmi 8, cr15, [ip], {70} @ 0x46 │ │ │ │ - strbvc pc, [r8], #-1603 @ 0xfffff9bd @ │ │ │ │ + strbtvc pc, [r0], #-1603 @ 0xfffff9bd @ │ │ │ │ strteq pc, [pc], #-704 @ 0x8a9f0 │ │ │ │ stcmi 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ strbpl pc, [sp], #-582 @ 0xfffffdba @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fe61b4 │ │ │ │ andcs pc, r0, #28672 @ 0x7000 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -125396,15 +125396,15 @@ │ │ │ │ blls 0xca84c │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @ instruction: 0xf57e07e2 │ │ │ │ @ instruction: 0xf44fadd9 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ strvs pc, [r3, #1293]! @ 0x50d │ │ │ │ - svc 0x00ccf21e │ │ │ │ + svc 0x00dcf21e │ │ │ │ strbvs pc, [r7], #1293 @ 0x50d @ │ │ │ │ ldmdacc r8!, {r1, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #4147 @ 0x1033 │ │ │ │ stccc 8, cr15, [r3], #-24 @ 0xffffffe8 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ eorscc pc, sp, r6, lsl #17 │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ @@ -125420,25 +125420,25 @@ │ │ │ │ mvnscs r3, #8448 @ 0x2100 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ ldrbtvs r2, [r3], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf8c623c0 │ │ │ │ @ instruction: 0xf64330ac │ │ │ │ - vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2463c28 │ │ │ │ vsubw.s8 , q0, d25 │ │ │ │ cmnvs r3, r8, lsl #6 │ │ │ │ - msrvc SPSR_, #70254592 @ 0x4300000 │ │ │ │ + cmnpvc r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcge.s8 d22, d16, d19 │ │ │ │ @ instruction: 0xf8a64303 │ │ │ │ @ instruction: 0xf643303f │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ vqadd.s8 d19, d16, d8 │ │ │ │ @ instruction: 0xf8a66303 │ │ │ │ @ instruction: 0x4629309f │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3560 │ │ │ │ adcmi pc, ip, #47, 30 @ 0xbc │ │ │ │ @@ -125446,33 +125446,33 @@ │ │ │ │ @ instruction: 0xf0133760 │ │ │ │ @ instruction: 0xf0400ff0 │ │ │ │ blls 0xaba60 │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ ldcllt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ eoreq pc, r1, r6, lsr #3 │ │ │ │ - svc 0x0068f21e │ │ │ │ + svc 0x0078f21e │ │ │ │ @ instruction: 0x66756634 │ │ │ │ ldreq pc, [r1], #-879 @ 0xfffffc91 │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x432c2301 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ tstcs r0, #1929379840 @ 0x73000000 │ │ │ │ @ instruction: 0xf8466034 │ │ │ │ ldrtvs r3, [r3], #3096 @ 0xc18 │ │ │ │ @ instruction: 0xf84623a8 │ │ │ │ ldrbtvs r3, [r3], #3092 @ 0xc14 │ │ │ │ @ instruction: 0xf8062303 │ │ │ │ @ instruction: 0xf6433c22 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf6403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xf6433c24 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0x63b3032f │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ eorscc pc, sp, r6, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -125527,31 +125527,31 @@ │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, r5, #2096 @ 0x830 │ │ │ │ @ instruction: 0xf8dad1f7 │ │ │ │ @ instruction: 0xf7fe36d8 │ │ │ │ svclt 0x0000bd53 │ │ │ │ - eorseq r7, r4, r0, asr r7 │ │ │ │ - ldrshteq r7, [r4], -r0 │ │ │ │ - eorseq sp, r4, r8, lsl #3 │ │ │ │ - eorseq sp, r4, r8, lsl #6 │ │ │ │ - eorseq sp, r4, r8, ror #9 │ │ │ │ - eorseq sp, r4, r8, ror #12 │ │ │ │ - eorseq fp, r4, r0, lsr r7 │ │ │ │ - eorseq r9, r4, r0, lsl #20 │ │ │ │ - eorseq r9, r4, r0, asr #3 │ │ │ │ - eorseq r9, r4, r0, lsl #2 │ │ │ │ - eorseq r9, r4, r0, ror #2 │ │ │ │ - eorseq r9, r4, r0, lsr #1 │ │ │ │ - eorseq fp, r4, r8, asr #20 │ │ │ │ - eorseq fp, r4, r8, lsr #21 │ │ │ │ - eorseq fp, r4, r8, lsl #22 │ │ │ │ - eorseq fp, r4, r8, ror #22 │ │ │ │ - eorseq fp, r4, r8, ror #16 │ │ │ │ + eorseq r7, r4, r8, ror #14 │ │ │ │ + eorseq r7, r4, r8, lsl #20 │ │ │ │ + eorseq sp, r4, r0, lsr #3 │ │ │ │ + eorseq sp, r4, r0, lsr #6 │ │ │ │ + eorseq sp, r4, r0, lsl #10 │ │ │ │ + eorseq sp, r4, r0, lsl #13 │ │ │ │ + eorseq fp, r4, r8, asr #14 │ │ │ │ + eorseq r9, r4, r8, lsl sl │ │ │ │ + ldrsbteq r9, [r4], -r8 │ │ │ │ + eorseq r9, r4, r8, lsl r1 │ │ │ │ + eorseq r9, r4, r8, ror r1 │ │ │ │ + ldrhteq r9, [r4], -r8 │ │ │ │ + eorseq fp, r4, r0, ror #20 │ │ │ │ + eorseq fp, r4, r0, asr #21 │ │ │ │ + eorseq fp, r4, r0, lsr #22 │ │ │ │ + eorseq fp, r4, r0, lsl #23 │ │ │ │ + eorseq fp, r4, r0, lsl #17 │ │ │ │ andcs r4, r0, #2785280 @ 0x2a8000 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ blls 0xca5d8 │ │ │ │ ldrsbtmi pc, [r8], r3 @ │ │ │ │ ldcllt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf5044ca6 │ │ │ │ @ instruction: 0x46217590 │ │ │ │ @@ -125590,28 +125590,28 @@ │ │ │ │ stmibmi sl, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ mcr2 7, 0, pc, cr6, cr13, {7} @ │ │ │ │ stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ eoreq pc, r4, r6, lsr #3 │ │ │ │ vshl.s16 d2, d1, d14 │ │ │ │ - movwcs lr, #3658 @ 0xe4a │ │ │ │ + movwcs lr, #3674 @ 0xe5a │ │ │ │ rsbsvs r4, r3, sl, lsl r6 │ │ │ │ stmcc r4, {r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ movwcs r6, #16435 @ 0x4033 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ stmdb r6, {r4, r8, r9, sp}^ │ │ │ │ ldrbmi r4, [r8], -r7, lsl #6 │ │ │ │ @ instruction: 0x23a84c7c │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ movwne pc, #12864 @ 0x3240 @ │ │ │ │ ldrvs pc, [r4, #1284]! @ 0x504 │ │ │ │ stccc 8, cr15, [r1], #-152 @ 0xffffff68 │ │ │ │ - bicvc pc, r4, #70254592 @ 0x4300000 │ │ │ │ + bicsvc pc, ip, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movtpl pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf7fd6173 │ │ │ │ @ instruction: 0x4621fdd7 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @@ -125715,44 +125715,44 @@ │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8d39b00 │ │ │ │ @ instruction: 0xf7fe20b8 │ │ │ │ stmdbmi r0!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefd07 │ │ │ │ svclt 0x0000b8de │ │ │ │ - eorseq fp, r4, r8, lsl #16 │ │ │ │ - eorseq fp, r4, r0, lsl r3 │ │ │ │ - eorseq fp, r4, r0, lsl #2 │ │ │ │ - eorseq fp, r4, r0, lsr #1 │ │ │ │ - eorseq sl, r4, r0, ror #28 │ │ │ │ - eorseq sl, r4, r0, lsl #28 │ │ │ │ - eorseq sp, r4, r8, lsr #14 │ │ │ │ - eorseq sp, r4, r8, asr #13 │ │ │ │ - eorseq ip, r4, r8, asr #15 │ │ │ │ - eorseq ip, r4, r8, ror #26 │ │ │ │ - eorseq ip, r4, r8, lsl #14 │ │ │ │ - eorseq ip, r4, r8, ror #14 │ │ │ │ - eorseq ip, r4, r8, asr #12 │ │ │ │ - eorseq ip, r4, r8, lsr #13 │ │ │ │ - eorseq ip, r4, r8, lsl #5 │ │ │ │ - eorseq fp, r4, r8, lsl #31 │ │ │ │ - eorseq fp, r4, r8, lsr #30 │ │ │ │ - eorseq fp, r4, r8, lsl #28 │ │ │ │ - eorseq sl, r4, r0, lsr #21 │ │ │ │ - eorseq sl, r4, r0, lsl #16 │ │ │ │ - eorseq sl, r4, r0, lsr #15 │ │ │ │ - eorseq sl, r4, r0, ror #13 │ │ │ │ - eorseq sl, r4, r0, asr #14 │ │ │ │ - eorseq sl, r4, r0, lsl #13 │ │ │ │ - eorseq sl, r4, r0, asr #11 │ │ │ │ - eorseq sl, r4, r0, lsr #12 │ │ │ │ - eorseq sl, r4, r0, lsl #10 │ │ │ │ - eorseq sl, r4, r0, ror #10 │ │ │ │ - ldrhteq r7, [r4], -r0 │ │ │ │ - eorseq r9, r4, r0, lsr #19 │ │ │ │ + eorseq fp, r4, r0, lsr #16 │ │ │ │ + eorseq fp, r4, r8, lsr #6 │ │ │ │ + eorseq fp, r4, r8, lsl r1 │ │ │ │ + ldrhteq fp, [r4], -r8 │ │ │ │ + eorseq sl, r4, r8, ror lr │ │ │ │ + eorseq sl, r4, r8, lsl lr │ │ │ │ + eorseq sp, r4, r0, asr #14 │ │ │ │ + eorseq sp, r4, r0, ror #13 │ │ │ │ + eorseq ip, r4, r0, ror #15 │ │ │ │ + eorseq ip, r4, r0, lsl #27 │ │ │ │ + eorseq ip, r4, r0, lsr #14 │ │ │ │ + eorseq ip, r4, r0, lsl #15 │ │ │ │ + eorseq ip, r4, r0, ror #12 │ │ │ │ + eorseq ip, r4, r0, asr #13 │ │ │ │ + eorseq ip, r4, r0, lsr #5 │ │ │ │ + eorseq fp, r4, r0, lsr #31 │ │ │ │ + eorseq fp, r4, r0, asr #30 │ │ │ │ + eorseq fp, r4, r0, lsr #28 │ │ │ │ + ldrhteq sl, [r4], -r8 │ │ │ │ + eorseq sl, r4, r8, lsl r8 │ │ │ │ + ldrhteq sl, [r4], -r8 │ │ │ │ + ldrshteq sl, [r4], -r8 │ │ │ │ + eorseq sl, r4, r8, asr r7 │ │ │ │ + mlaseq r4, r8, r6, sl │ │ │ │ + ldrsbteq sl, [r4], -r8 │ │ │ │ + eorseq sl, r4, r8, lsr r6 │ │ │ │ + eorseq sl, r4, r8, lsl r5 │ │ │ │ + eorseq sl, r4, r8, ror r5 │ │ │ │ + eorseq r7, r4, r8, asr #9 │ │ │ │ + ldrhteq r9, [r4], -r8 │ │ │ │ andcs r4, r0, #13376 @ 0x3440 │ │ │ │ @ instruction: 0x4658a956 │ │ │ │ strtvc pc, [r8], #-1285 @ 0xfffffafb │ │ │ │ stc2l 7, cr15, [r0], {253} @ 0xfd │ │ │ │ stmdbge lr!, {r9, sp}^ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0x4629fcbb │ │ │ │ @@ -125766,32 +125766,32 @@ │ │ │ │ vqdmulh.s d26, d21, d6 │ │ │ │ vaddl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf6450008 │ │ │ │ vmla.f d17, d16, d1[7] │ │ │ │ @ instruction: 0xf6450108 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6430208 │ │ │ │ - vmull.s8 , d0, d16 │ │ │ │ + vmvn.i32 d23, #2303 @ 0x000008ff │ │ │ │ movwls r0, #7215 @ 0x1c2f │ │ │ │ @ instruction: 0xf8cdab9e │ │ │ │ movwls sl, #8228 @ 0x2024 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8cd9006 │ │ │ │ @ instruction: 0xf8cdc02c │ │ │ │ @ instruction: 0xf009b00c │ │ │ │ strbmi r0, [r9], -r1, lsl #6 │ │ │ │ strbvc pc, [r8, -pc, ror #8] @ │ │ │ │ b 0x1471048 │ │ │ │ @ instruction: 0xf1bb0883 │ │ │ │ - @ instruction: 0x4604fef9 │ │ │ │ + strmi pc, [r4], -r5, lsl #30 │ │ │ │ @ instruction: 0xf5a619f0 │ │ │ │ subscs r7, r9, #19398656 @ 0x1280000 │ │ │ │ vaddw.u8 q9, , d0 │ │ │ │ vrshl.s16 q0, q1, q7 │ │ │ │ - blls 0x246358 │ │ │ │ + blls 0x246398 │ │ │ │ @ instruction: 0xf0459a04 │ │ │ │ stmdbls r5, {r3, r8, sl} │ │ │ │ blne 0x705980 │ │ │ │ vst4.8 {d22-d25}, [pc :256], ip │ │ │ │ @ instruction: 0x71bd6aa0 │ │ │ │ mvnscs r6, #-335544317 @ 0xec000003 │ │ │ │ andcs r6, r0, #973078528 @ 0x3a000000 │ │ │ │ @@ -125799,70 +125799,70 @@ │ │ │ │ vcgt.s8 d26, d0, d4 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ stmdals r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ andlt pc, r8, r7, lsl #17 │ │ │ │ andhi pc, r9, r7, lsl #17 │ │ │ │ mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xf1b44620 │ │ │ │ - @ instruction: 0xf5a6fe49 │ │ │ │ + @ instruction: 0xf5a6fe55 │ │ │ │ @ instruction: 0x46497432 │ │ │ │ - eorvc pc, r8, r3, asr #12 │ │ │ │ + subvc pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - mcr2 1, 6, pc, cr4, cr11, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr0, cr11, {5} │ │ │ │ ldcvc 4, cr15, [r0], #-444 @ 0xfffffe44 │ │ │ │ subscs r4, r9, #7340032 @ 0x700000 │ │ │ │ andeq lr, ip, r6, lsl #22 │ │ │ │ vrhadd.s16 d2, d14, d0 │ │ │ │ - bls 0x1c62f0 │ │ │ │ + bls 0x1c6330 │ │ │ │ vmla.i8 d25, d0, d5 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4168 @ 0x1048 @ │ │ │ │ blls 0x227a3c │ │ │ │ @ instruction: 0x71a563e3 │ │ │ │ strtvs r2, [r2], #-1532 @ 0xfffffa04 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r7, r5, ror #2 │ │ │ │ stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf1b44638 │ │ │ │ - blls 0x30a93c │ │ │ │ + blls 0x30a96c │ │ │ │ @ instruction: 0x360cf8d3 │ │ │ │ svclt 0x00282b20 │ │ │ │ strbmi r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda024 │ │ │ │ @ instruction: 0xf8dab00c │ │ │ │ blcs 0x98934 │ │ │ │ mrrcge 4, 3, pc, r5, cr15 @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645ab86 │ │ │ │ vmla.f d17, d16, d1[7] │ │ │ │ @ instruction: 0xf6450108 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6430208 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ movwls r0, #4143 @ 0x102f │ │ │ │ @ instruction: 0xf8cdab9e │ │ │ │ movwls sl, #8216 @ 0x2018 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8cd9009 │ │ │ │ @ instruction: 0xf009b00c │ │ │ │ strbmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a69809 │ │ │ │ b 0x1469260 │ │ │ │ @ instruction: 0xf1bb0a83 │ │ │ │ - strmi pc, [r4], -fp, ror #28 │ │ │ │ + @ instruction: 0x4604fe77 │ │ │ │ subvc pc, r8, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vqshrun.s16 d17, q8, #7 │ │ │ │ vabd.s16 q0, q7, q1 │ │ │ │ - b 0x148623c │ │ │ │ + b 0x148627c │ │ │ │ blls 0x1905bc │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf0459a05 │ │ │ │ stmdbls r1, {r2, r8, sl} │ │ │ │ blvs 0xfe0c82a4 │ │ │ │ andmi pc, r0, r8, asr #17 │ │ │ │ subcc pc, r0, r8, asr #17 │ │ │ │ @@ -125872,38 +125872,38 @@ │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf8a89803 │ │ │ │ @ instruction: 0xf8883004 │ │ │ │ @ instruction: 0xf8887006 │ │ │ │ @ instruction: 0xf8885008 │ │ │ │ @ instruction: 0xf7fda009 │ │ │ │ strtmi pc, [r0], -fp, asr #23 │ │ │ │ - ldc2 1, cr15, [r6, #720]! @ 0x2d0 │ │ │ │ + stc2l 1, cr15, [r2, #720] @ 0x2d0 │ │ │ │ ldrtvc pc, [r0], #-1135 @ 0xfffffb91 @ │ │ │ │ @ instruction: 0xf6434649 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf109002f │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ - @ instruction: 0x4680fe31 │ │ │ │ + @ instruction: 0x4680fe3d │ │ │ │ @ instruction: 0xf5a61930 │ │ │ │ subscs r7, r9, #838860800 @ 0x32000000 │ │ │ │ vrhadd.s16 d2, d14, d0 │ │ │ │ - bls 0x2061cc │ │ │ │ + bls 0x20620c │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf04a80a3 │ │ │ │ rsbvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ mvnscs r9, r4, lsl #22 │ │ │ │ cmnvs r1, r3, lsr #8 │ │ │ │ andcs r6, r0, #1644167168 @ 0x62000000 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ eorvc r7, r5, #-1073741783 @ 0xc0000029 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ blx 0xfe8491e6 │ │ │ │ @ instruction: 0xf1b44640 │ │ │ │ - blls 0x24a81c │ │ │ │ + blls 0x24a84c │ │ │ │ @ instruction: 0x3610f8d3 │ │ │ │ svclt 0x00282b20 │ │ │ │ strbmi r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ blls 0xc144c │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @@ -125921,23 +125921,23 @@ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0x1cc9242 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0xfec0924c │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - bl 0xfed47ad8 │ │ │ │ + bl 0xff147ad8 │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @ instruction: 0x465823f0 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ teqpvc r2, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0xf64360b3 │ │ │ │ - vrsra.s64 d23, d28, #64 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826230f │ │ │ │ @ instruction: 0xf7fd3c24 │ │ │ │ @ instruction: 0xf7fefb4d │ │ │ │ @ instruction: 0xf049ba1b │ │ │ │ @ instruction: 0xf7fe4940 │ │ │ │ @@ -125955,28 +125955,28 @@ │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ @ instruction: 0xf50dbf89 │ │ │ │ @ instruction: 0xf50d63a3 │ │ │ │ @ instruction: 0xf50b66a8 │ │ │ │ @ instruction: 0xf50d3aa8 │ │ │ │ movwls r6, #5540 @ 0x15a4 │ │ │ │ stmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - mlaseq r4, r0, r4, fp │ │ │ │ - eorseq r9, r4, r0, lsl #27 │ │ │ │ - eorseq ip, r4, r8, ror #26 │ │ │ │ - eorseq sp, r4, r8, lsr #2 │ │ │ │ - eorseq fp, r4, r8, asr #14 │ │ │ │ - eorseq fp, r4, r8, lsr #15 │ │ │ │ - eorseq r8, r4, r0, lsr #9 │ │ │ │ + eorseq fp, r4, r8, lsr #9 │ │ │ │ + mlaseq r4, r8, sp, r9 │ │ │ │ + eorseq ip, r4, r0, lsl #27 │ │ │ │ + eorseq sp, r4, r0, asr #2 │ │ │ │ + eorseq fp, r4, r0, ror #14 │ │ │ │ + eorseq fp, r4, r0, asr #15 │ │ │ │ + ldrhteq r8, [r4], -r8 │ │ │ │ strtvc pc, [r4], r4, lsr #11 │ │ │ │ adcscs r4, ip, #68157440 @ 0x4100000 │ │ │ │ adcvc pc, r2, r4, lsr #11 │ │ │ │ - msrvs CPSR_fs, #70254592 @ 0x4300000 │ │ │ │ + movtvs pc, #17987 @ 0x4643 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vqadd.s16 d6, d14, d19 │ │ │ │ - @ instruction: 0xf04feb56 │ │ │ │ + @ instruction: 0xf04feb66 │ │ │ │ rsbsvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ ldclls 8, cr15, [r8], {68} @ 0x44 │ │ │ │ @ instruction: 0xf8044642 │ │ │ │ vqdmulh.s , , d1[4] │ │ │ │ @ instruction: 0xf84463c0 │ │ │ │ @@ -125991,38 +125991,38 @@ │ │ │ │ stclcc 8, cr15, [r3], #16 │ │ │ │ @ instruction: 0xf84423fc │ │ │ │ movwcs r3, #3284 @ 0xcd4 │ │ │ │ ldccc 8, cr15, [ip], #272 @ 0x110 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf6436073 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf844032f │ │ │ │ @ instruction: 0xf7fd3ce8 │ │ │ │ @ instruction: 0x4642fad5 │ │ │ │ orrvs pc, fp, sp, lsl #10 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefacf │ │ │ │ vmin.f32 d11, d15, d7 │ │ │ │ vmla.f32 , , │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x2cb464 │ │ │ │ addscc pc, r5, #68157440 @ 0x4100000 │ │ │ │ - stc2 1, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + ldc2 1, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvs pc, r8, r3, asr #12 │ │ │ │ + sbcvs pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1fa2228 │ │ │ │ - svclt 0x0000fd75 │ │ │ │ - eorseq r9, r4, r0, ror #20 │ │ │ │ - ldcllt 1, cr15, [lr], #676 @ 0x2a4 │ │ │ │ + svclt 0x0000fd85 │ │ │ │ + eorseq r9, r4, r8, ror sl │ │ │ │ + stclt 1, cr15, [sl, #-676] @ 0xfffffd5c │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03218 │ │ │ │ @ instruction: 0xf8d05210 │ │ │ │ @ instruction: 0xf0031160 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x115bc6c │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -126168,28 +126168,28 @@ │ │ │ │ ldreq r2, [r2, #168] @ 0xa8 │ │ │ │ addhi pc, pc, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf895 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf1ae80c9 │ │ │ │ stmdbcs sl, {r4, r8} │ │ │ │ addhi pc, r5, r0, lsl #4 │ │ │ │ - rscsne pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + andcs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ bcs 0x166d90 │ │ │ │ @ instruction: 0xf64fd17b │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf10006d1 │ │ │ │ @ instruction: 0xf5a58096 │ │ │ │ vrshl.s8 d21, d8, d4 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ ldccc 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf08b4628 │ │ │ │ - @ instruction: 0x4628fa1d │ │ │ │ + strtmi pc, [r8], -r9, lsr #20 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00240f0 │ │ │ │ rsbsmi fp, r2, r5, ror #20 │ │ │ │ ldrbeq r4, [r1, #34] @ 0x22 │ │ │ │ @ instruction: 0xf8d5d50d │ │ │ │ streq r1, [r8], r0, asr #7 │ │ │ │ @ instruction: 0xf64fd409 │ │ │ │ @@ -126227,19 +126227,19 @@ │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ b 0xfe0bb480 │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ svcge 0x005af57f │ │ │ │ @ instruction: 0xf0004b3d │ │ │ │ @ instruction: 0xf006010f │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ bl 0x14b7e8 │ │ │ │ bl 0x14c138 │ │ │ │ @ instruction: 0xf0de0181 │ │ │ │ - @ instruction: 0xf8d5fbef │ │ │ │ + @ instruction: 0xf8d5fbfb │ │ │ │ b 0xfe20bcbc │ │ │ │ eormi r0, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf024e744 │ │ │ │ blcs 0x14c7c4 │ │ │ │ @ instruction: 0xf505d0da │ │ │ │ @ instruction: 0xf10c3c99 │ │ │ │ @ instruction: 0xe7cd0cb0 │ │ │ │ @@ -126252,61 +126252,61 @@ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf43f4022 │ │ │ │ ldrb sl, [r0, -fp, lsr #30]! │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ @ instruction: 0xf643d5ed │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - @ instruction: 0xf643012f │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vsubl.s8 q8, d0, d8 │ │ │ │ blcs 0xcc054 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1c │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x14b7e4 │ │ │ │ bl 0x14c1b4 │ │ │ │ blvs 0xffa8c5b0 │ │ │ │ vhadd.s8 d25, d4, d0 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0de002f │ │ │ │ - ldrb pc, [r0, fp, lsr #23] @ │ │ │ │ + @ instruction: 0xe7d0fbb7 │ │ │ │ ldrdcs pc, [r8, #-133] @ 0xffffff7b │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ - @ instruction: 0xf643e73d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaba.s8 d30, d4, d29 │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ strb r0, [r3, pc, lsr #2]! │ │ │ │ - andeq pc, ip, r4, asr #4 │ │ │ │ + eoreq pc, r4, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blx 0xfe6c7b5e │ │ │ │ + blx 0xfe9c7b5e │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ vaba.s8 q15, q2, │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ movwls r0, #8239 @ 0x202f │ │ │ │ - blx 0xfe447b72 │ │ │ │ + blx 0xfe747b72 │ │ │ │ ldrb r9, [lr, -r2, lsl #22] │ │ │ │ - adcseq pc, r4, r4, asr #4 │ │ │ │ + sbceq pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0de9302 │ │ │ │ - blls 0x14a620 │ │ │ │ + blls 0x14a650 │ │ │ │ svclt 0x0000e765 │ │ │ │ - eorseq sp, r4, r8, lsr #20 │ │ │ │ + eorseq sp, r4, r0, asr #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe2a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ blmi 0x14bcf0 │ │ │ │ andvc pc, r7, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf1c29000 │ │ │ │ - svclt 0x0000fd47 │ │ │ │ - eorseq sp, r4, r8, ror #20 │ │ │ │ + svclt 0x0000fd53 │ │ │ │ + eorseq sp, r4, r0, lsl #21 │ │ │ │ cmplt r1, r3, lsl #12 │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [sl, r3]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5004770 │ │ │ │ adcscc r3, r0, #-1879048183 @ 0x90000009 │ │ │ │ @@ -126316,15 +126316,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe2a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r1, r3, r0, ror #24 │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - stc2 0, cr15, [r8], #380 @ 0x17c │ │ │ │ + ldc2 0, cr15, [r2], #380 @ 0x17c │ │ │ │ blls 0xd58d4 │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r2, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ mrscs sp, (UNDEF: 1) │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [sl, r3]! │ │ │ │ @@ -126565,15 +126565,15 @@ │ │ │ │ usat r3, #10, r8, lsl #1 │ │ │ │ @ instruction: 0xf3c20f90 │ │ │ │ stmdacc r1, {r0, r2, r8, sl, lr} │ │ │ │ stmdacs r2, {r1, r8, sl, ip, pc} │ │ │ │ stmcs r0, {r1, r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ vpmax.s8 d16, d13, d3 │ │ │ │ - vmls.f d23, d16, d0[0] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ bl 0x1cd144 │ │ │ │ vabal.u8 q8, d18, d0 │ │ │ │ andls r5, r3, r0, asr #1 │ │ │ │ andvc pc, r1, r2, asr #7 │ │ │ │ svclt 0x00989005 │ │ │ │ sbcge pc, ip, #13959168 @ 0xd50000 │ │ │ │ strvs pc, [r0, #-974] @ 0xfffffc32 │ │ │ │ @@ -126824,42 +126824,42 @@ │ │ │ │ andcs lr, r2, sl, ror #14 │ │ │ │ strcs r2, [r1, -ip, lsl #12] │ │ │ │ @ instruction: 0xf00ee5ee │ │ │ │ andls r0, r3, r1, lsl #6 │ │ │ │ strmi r9, [r3], -r6, lsl #6 │ │ │ │ addscc pc, r8, r6, lsl #10 │ │ │ │ strdcs lr, [r0], -sp │ │ │ │ - tstpvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf920f1c2 │ │ │ │ + @ instruction: 0xf92cf1c2 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ shsaxmi sl, r3, r1 │ │ │ │ stcls 6, cr14, [r6, #-528] @ 0xfffffdf0 │ │ │ │ sbcsle r2, lr, r0, lsl #26 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf506d8c6 │ │ │ │ @ instruction: 0x26273a9a │ │ │ │ @ instruction: 0xf506e6d5 │ │ │ │ @ instruction: 0x26303a9a │ │ │ │ vmin.s8 q15, , │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vshr.s64 d17, d0, #64 │ │ │ │ blmi 0x14c180 │ │ │ │ submi pc, sl, #536870916 @ 0x20000004 │ │ │ │ - mrc2 1, 7, pc, cr4, cr9, {7} │ │ │ │ - eorseq sp, r4, r0, lsl #21 │ │ │ │ + @ instruction: 0xff04f1f9 │ │ │ │ mlaseq r4, r8, sl, sp │ │ │ │ + ldrhteq sp, [r4], -r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - bicvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ rsceq pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -126867,31 +126867,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vmin.s8 d20, d3, d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ blmi 0x14c5e8 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1c25261 │ │ │ │ - svclt 0x0000f8cb │ │ │ │ - ldrsbteq sp, [r4], -r4 │ │ │ │ + svclt 0x0000f8d7 │ │ │ │ + eorseq sp, r4, ip, ror #21 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ movscc r4, #2097152 @ 0x200000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f413 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r5, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - ldmdalt sl!, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc} │ │ │ │ + stmdalt r4, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -126922,30 +126922,30 @@ │ │ │ │ msrcc SPSR_x, r2 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d2, d2 │ │ │ │ mulls r0, fp, r2 │ │ │ │ - @ instruction: 0xf85cf1c2 │ │ │ │ - eorseq sp, r4, r8, ror #21 │ │ │ │ + @ instruction: 0xf868f1c2 │ │ │ │ + eorseq sp, r4, r0, lsl #22 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf890b9d1 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31ae78 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - rscsne pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + andcs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldclvs 15, cr11, [r1, #608] @ 0x260 │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -126970,15 +126970,15 @@ │ │ │ │ ldreq pc, [r0, -r1, asr #3] │ │ │ │ ldrtpl pc, [r3], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf500010a │ │ │ │ ldrtcc r6, [r0], -pc, asr #6 │ │ │ │ ldrmi r0, [r3], #-319 @ 0xfffffec1 │ │ │ │ @ instruction: 0x46184416 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ - bl 0xfe0c8b38 │ │ │ │ + bl 0xfe4c8b38 │ │ │ │ orrvc pc, r0, #0, 10 │ │ │ │ ldrhle r4, [r6, #35]! @ 0x23 │ │ │ │ stceq 0, cr15, [r3], {21} │ │ │ │ strbtmi fp, [r6], r8, lsl #30 │ │ │ │ b 0x1480330 │ │ │ │ @ instruction: 0xf04f130c │ │ │ │ @ instruction: 0xf1a332ff │ │ │ │ @@ -127005,28 +127005,28 @@ │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ andcc r0, r8, r0, lsl #24 │ │ │ │ adcmi r4, r0, #241172480 @ 0xe600000 │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsne pc, r0, r4, asr #4 │ │ │ │ + adcne pc, r8, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf1f952b9 │ │ │ │ - vadd.f32 d31, d19, d23 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vmla.f32 d31, d19, d23 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ blmi 0x10c434 │ │ │ │ adcspl pc, sl, #536870916 @ 0x20000004 │ │ │ │ - ldc2 1, cr15, [sl, #996] @ 0x3e4 │ │ │ │ - ldrshteq sp, [r4], -r8 │ │ │ │ + stc2 1, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ + eorseq sp, r4, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe358c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xb08331b0 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -127035,15 +127035,15 @@ │ │ │ │ cmple r8, r0, lsl #18 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ cmple pc, r0, lsl #20 │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31ac00 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - mvnsne pc, r7, asr #4 │ │ │ │ + tstpcs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ stclvs 15, cr11, [r9, #608] @ 0x260 │ │ │ │ eorscs pc, r8, #148, 16 @ 0x940000 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf7fc9100 │ │ │ │ @@ -127084,21 +127084,21 @@ │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ bicmi r1, r9, #12, 24 @ 0xc00 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ mcrrne 7, 10, lr, r1, cr12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mrclt 7, 7, APSR_nzcv, cr10, cr15, {7} │ │ │ │ - orrvs pc, r8, r3, asr #4 │ │ │ │ + asrvs pc, r3, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r3, asr #4 │ │ │ │ + eorvc pc, r0, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + ldc2 1, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe36ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460d3399 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d34616 │ │ │ │ @@ -127107,15 +127107,15 @@ │ │ │ │ @ instruction: 0xf890d148 │ │ │ │ blcs 0x98a00 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48d158 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q9, d0, d8 │ │ │ │ bl 0x10cdbc │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0xf8946dd1 │ │ │ │ @ instruction: 0x46202238 │ │ │ │ @ instruction: 0xf0029101 │ │ │ │ @ instruction: 0xf7fc0201 │ │ │ │ blvs 0xb8a9c8 │ │ │ │ @@ -127148,21 +127148,21 @@ │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ ldr r0, [ip, r1, lsl #2]! │ │ │ │ strtmi r1, [r0], -r1, asr #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ @ instruction: 0xf243be7b │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x10c654 │ │ │ │ @ instruction: 0xf1f92237 │ │ │ │ - svclt 0x0000fc8b │ │ │ │ - eorseq r7, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000fc9b │ │ │ │ + eorseq r7, r4, ip, lsr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe37ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x469e3c9a │ │ │ │ ldmib ip, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x071cc31c │ │ │ │ @@ -127204,19 +127204,19 @@ │ │ │ │ @ instruction: 0xf8934696 │ │ │ │ @ instruction: 0xf0022238 │ │ │ │ andmi r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst4.32 {d29-d32}, [pc :256]! │ │ │ │ mrscs r5, R8_usr │ │ │ │ subvs pc, pc, r3, lsl #10 │ │ │ │ vcgt.s16 d9, d13, d0 │ │ │ │ - blls 0xc6d24 │ │ │ │ + blls 0xc6d64 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5032100 │ │ │ │ eorscc r5, r0, r3, lsr r0 │ │ │ │ - stmib r4!, {r0, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + ldmib r4!, {r0, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ orrscs r9, pc, r0, lsl #16 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00040f0 │ │ │ │ @ instruction: 0x4696b97f │ │ │ │ bcs 0x11405c │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ @@ -127467,34 +127467,34 @@ │ │ │ │ @ instruction: 0xf00beb04 │ │ │ │ svclt 0x0000b863 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe3c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff0 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmls.i d19, d0, d0[2] │ │ │ │ @ instruction: 0xf1040434 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf7f53410 │ │ │ │ adcmi pc, ip, #2539520 @ 0x26c000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #352256 @ 0x56000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fb6f │ │ │ │ + @ instruction: 0xf500fb7b │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8cd88 │ │ │ │ @ instruction: 0xf5007b38 │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ @ instruction: 0xf04310bc │ │ │ │ vst2.32 {d22-d25}, [r3], r0 │ │ │ │ @@ -127567,56 +127567,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r4, r0, fp, lr │ │ │ │ + eorseq lr, r4, r8, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe3e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrtcc pc, [r0], #-1614 @ 0xfffff9b2 @ │ │ │ │ + strbcc pc, [r8], #-1614 @ 0xfffff9b2 @ │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460f │ │ │ │ tstcs fp, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strmi r0, [r6], -pc, lsr #4 │ │ │ │ - blx 0x10c8f2e │ │ │ │ + blx 0x13c8f2e │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46300378 │ │ │ │ @ instruction: 0xf64e9300 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ movtcs r0, #8750 @ 0x222e │ │ │ │ - bicscc pc, r0, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xcc8f4e │ │ │ │ + blx 0xfc8f4e │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf8c070bc │ │ │ │ andlt r4, r3, r8, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #237568 @ 0x3a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fa7b │ │ │ │ + @ instruction: 0xf500fa87 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 2, cr3, [pc, #684] @ 0x8cf70 │ │ │ │ ldrmi r7, [r0], -r2, lsr #22 │ │ │ │ blvs 0x948348 │ │ │ │ ldrsbtne pc, [r8], r3 @ │ │ │ │ tstpvc r2, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r8, r3, asr #17 │ │ │ │ @@ -127661,26 +127661,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r4, r0, fp, lr │ │ │ │ + eorseq lr, r4, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe3f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #64, 20 @ 0x40000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f9fb │ │ │ │ + @ instruction: 0xf500fa07 │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 1, cr3, [pc, #684] @ 0x8d070 │ │ │ │ @ instruction: 0xf5007b2a │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d20-d23}, [r3 :256], ip │ │ │ │ @ instruction: 0xf8c27308 │ │ │ │ @@ -127731,26 +127731,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r4, r0, fp, lr │ │ │ │ + eorseq lr, r4, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe40b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #303104 @ 0x4a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f96f │ │ │ │ + @ instruction: 0xf500f97b │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d188 │ │ │ │ @ instruction: 0xf5007b32 │ │ │ │ ldc 0, cr3, [pc, #672] @ 0x8d184 │ │ │ │ @ instruction: 0xf8d26b32 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d17-d20}, [r3 :256], ip │ │ │ │ @@ -127810,26 +127810,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r4, r0, fp, lr │ │ │ │ + eorseq lr, r4, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe41f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #286720 @ 0x46000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f8cf │ │ │ │ + @ instruction: 0xf500f8db │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d2c8 │ │ │ │ @ instruction: 0xf5007b2e │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d17-d20}, [r3 :256], ip │ │ │ │ @ instruction: 0xf8c27308 │ │ │ │ @@ -127886,26 +127886,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r4, r0, fp, lr │ │ │ │ + eorseq lr, r4, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #80, 20 @ 0x50000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f837 │ │ │ │ + @ instruction: 0xf500f843 │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d3f8 │ │ │ │ @ instruction: 0xf5007b36 │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ @ instruction: 0xf04310bc │ │ │ │ vst2.32 {d22-d25}, [r3], r0 │ │ │ │ @@ -127972,15 +127972,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r4, r0, fp, lr │ │ │ │ + eorseq lr, r4, r8, lsr #23 │ │ │ │ orrscc pc, sl, #0, 10 │ │ │ │ blvs 0x1759fb8 │ │ │ │ @ instruction: 0xd0140fdb │ │ │ │ stmdbcs r1, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf500dd19 │ │ │ │ lslscc r3, r9 @ │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -128018,20 +128018,20 @@ │ │ │ │ movwcs fp, #3328 @ 0xd00 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vsubw.s8 q10, q0, d8 │ │ │ │ vcge.s8 d16, d3, d20 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xffc8f1c0 │ │ │ │ + @ instruction: 0xffd4f1c0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460db091 │ │ │ │ ldrmi sl, [r1], r8, lsl #30 │ │ │ │ movwls r9, #24090 @ 0x5e1a │ │ │ │ @@ -128447,15 +128447,15 @@ │ │ │ │ @ instruction: 0xf891d161 │ │ │ │ blcs 0x99ef4 │ │ │ │ @ instruction: 0xf8d1d158 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48e64c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2501 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ bl 0x10e2b0 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf857ff2b │ │ │ │ vmull.u8 q9, d2, d8 │ │ │ │ b 0x1865cf8 │ │ │ │ @@ -128556,15 +128556,15 @@ │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ blcs 0x9a0a8 │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48e800 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2501 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ bl 0x10e464 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4629fa99 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ blx 0xff2cbba4 │ │ │ │ @@ -128618,15 +128618,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31c8c0 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - rscscc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + andmi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ blx 0x7cbc94 │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -128698,15 +128698,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31ca00 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - rscscc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + andmi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf97cf7fe │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -137727,20 +137727,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebedce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsubw.s8 q10, q0, d24 │ │ │ │ + vqdmlal.s q10, d0, d0[0] │ │ │ │ vcge.s8 d16, d3, d20 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - blx 0xff8d31ea │ │ │ │ + blx 0xffbd31ea │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebedd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r9, ip @ │ │ │ │ ldceq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ stcgt 8, cr15, [r8], {92} @ 0x5c │ │ │ │ @@ -137809,19 +137809,19 @@ │ │ │ │ bicsle r0, lr, r0, lsl #30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bedab2 │ │ │ │ adcle r0, pc, r0, lsl #30 │ │ │ │ biccs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrble r0, [r4], #1364 @ 0x554 │ │ │ │ mulcs r0, ip, r7 │ │ │ │ - tstpvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsr #23 │ │ │ │ addscc pc, r7, #64, 4 │ │ │ │ - blx 0x105332e │ │ │ │ + blx 0x135332e │ │ │ │ svcmi 0x0080f01c │ │ │ │ @ instruction: 0xf500d08e │ │ │ │ ldrbcc r3, [r0], #-1178 @ 0xfffffb66 │ │ │ │ vst1.8 {d6-d7}, [r4 :128], r4 │ │ │ │ b 0x15afde4 │ │ │ │ adcsle r0, ip, lr, lsl #28 │ │ │ │ stmibvs r8, {r2, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -137850,20 +137850,20 @@ │ │ │ │ @ instruction: 0xf891e79f │ │ │ │ movweq r0, #39 @ 0x27 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmibvs r8, {r0, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ vmul.i8 d29, d19, d3 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ blmi 0xfe096dac │ │ │ │ subcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8def1ef │ │ │ │ + @ instruction: 0xf8eef1ef │ │ │ │ str r2, [r4, r8, lsr #32] │ │ │ │ @ instruction: 0xe7822034 │ │ │ │ str r2, [r0, r2, lsr #32] │ │ │ │ mlaeq r7, r1, r8, pc @ │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xe77a0011 │ │ │ │ @ instruction: 0xe7782035 │ │ │ │ @@ -137874,21 +137874,21 @@ │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmibvs r8, {r0, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x0063f67f │ │ │ │ - tstpvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, r4, r4, asr #12 │ │ │ │ + rscsvs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ @ instruction: 0xf1ef324a │ │ │ │ - andscs pc, r9, sp, lsr #17 │ │ │ │ + @ instruction: 0x2019f8bd │ │ │ │ eorcs lr, r1, r3, asr r7 │ │ │ │ @ instruction: 0xf8d0e751 │ │ │ │ bcs 0x9fb08 │ │ │ │ svcge 0x001cf6bf │ │ │ │ andcs lr, r4, r9, lsr r7 │ │ │ │ eorscs r6, pc, #36864 @ 0x9000 │ │ │ │ andne lr, r1, r0, asr #20 │ │ │ │ @@ -137931,94 +137931,94 @@ │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ vaba.s8 d30, d16, d16 │ │ │ │ str r4, [sp, r9]! │ │ │ │ @ instruction: 0xe6fa223f │ │ │ │ str r2, [r9, r1]! │ │ │ │ str r2, [r7, pc]! │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ blmi 0xd172e8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b7322e │ │ │ │ - vst1.16 {d15-d16}, [r2], fp │ │ │ │ + vst1.16 {d15-d16}, [r2 :64], r7 │ │ │ │ b 0x151f83c │ │ │ │ @ instruction: 0xf43f020e │ │ │ │ strb sl, [lr], r7, lsr #29 │ │ │ │ ldrb r2, [lr], r3, lsr #32 │ │ │ │ ldrb r2, [ip], fp, lsr #32 │ │ │ │ @ instruction: 0xe6da201b │ │ │ │ - tstpvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcvs pc, r0, r4, asr #12 │ │ │ │ + sbcsvs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d19 │ │ │ │ @ instruction: 0xf1ef3269 │ │ │ │ - vadd.i8 d31, d3, d21 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vtst.8 d31, d3, d21 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vmla.i d22, d16, d0[0] │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ blmi 0x7d6f38 │ │ │ │ subcc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf818f1ef │ │ │ │ - tstpvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf828f1ef │ │ │ │ + teqpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvc pc, r0, r3, asr #4 │ │ │ │ + subvc pc, r8, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b18 │ │ │ │ @ instruction: 0xf1ef72d6 │ │ │ │ - vadd.i8 d31, d3, d11 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vtst.8 d31, d3, d11 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vmla.i d22, d16, d0[0] │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ blmi 0x496f6c │ │ │ │ addcc pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xfffef1ee │ │ │ │ - tstpvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf80ef1ef │ │ │ │ + teqpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcvs pc, r0, r4, asr #12 │ │ │ │ + sbcsvs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ - @ instruction: 0xf1ee3252 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf1ef3252 │ │ │ │ + vadd.i8 d31, d3, d1 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vmla.i d22, d16, d0[0] │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ blmi 0x156fa0 │ │ │ │ subscc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xffe4f1ee │ │ │ │ - eorseq lr, r4, r4, asr ip │ │ │ │ - eorseq lr, r4, r4, asr #24 │ │ │ │ - eorseq lr, r4, r4, ror #24 │ │ │ │ - eorseq lr, r4, r4, lsr ip │ │ │ │ + @ instruction: 0xfff4f1ee │ │ │ │ + eorseq lr, r4, ip, ror #24 │ │ │ │ + eorseq lr, r4, ip, asr ip │ │ │ │ + eorseq lr, r4, ip, ror ip │ │ │ │ + eorseq lr, r4, ip, asr #24 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004683 │ │ │ │ @ instruction: 0xf50b5608 │ │ │ │ ldrcc r3, [r0], -sl, lsr #19 │ │ │ │ blmi 0xff3a878c │ │ │ │ ldrtmi fp, [r0], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sl], r0, lsl #6 │ │ │ │ - blx 0x3d30e4 │ │ │ │ + blx 0x6530e4 │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ @ instruction: 0xf50b4602 │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ blcs 0x9fc40 │ │ │ │ adchi pc, ip, r0, asr #32 │ │ │ │ cmppcc ip, #9764864 @ p-variant is OBSOLETE @ 0x950000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5808d │ │ │ │ @ instruction: 0xf0033370 │ │ │ │ blcc 0x497bd4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2301 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ bl 0xd7438 │ │ │ │ svclt 0x00980183 │ │ │ │ svccs 0x00026ccb │ │ │ │ @ instruction: 0xf8d5d07f │ │ │ │ @ instruction: 0xf4111ec0 │ │ │ │ rsbsle r5, fp, r0, lsl #2 │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ @@ -138075,15 +138075,15 @@ │ │ │ │ vstmiane r3, {s29-s104} │ │ │ │ stcmi 0, cr15, [r2], {76} @ 0x4c │ │ │ │ strcs r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ cdpeq 8, 12, cr15, cr4, cr5, {6} │ │ │ │ ldrtmi r4, [r0], -r2, ror #12 │ │ │ │ cdpge 8, 12, cr15, cr8, cr5, {6} │ │ │ │ cdpmi 8, 12, cr15, cr12, cr5, {6} │ │ │ │ - @ instruction: 0xf99cf06d │ │ │ │ + @ instruction: 0xf9a6f06d │ │ │ │ cmppcc r8, #13959168 @ p-variant is OBSOLETE @ 0xd50000 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ tstcs r0, sp, ror r7 │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ @ instruction: 0xf1b89103 │ │ │ │ stmible r5, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @@ -138106,15 +138106,15 @@ │ │ │ │ blge 0x1cb310 │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xf1a7fd1d │ │ │ │ ldmib sp, {r1, r9, sl, fp}^ │ │ │ │ b 0x115fce8 │ │ │ │ @ instruction: 0xf64e3c42 │ │ │ │ - vsubw.s8 q10, q0, d24 │ │ │ │ + vqdmlal.s q10, d0, d0[0] │ │ │ │ bls 0x117db8 │ │ │ │ @ instruction: 0xf1074443 │ │ │ │ @ instruction: 0xf89338ff │ │ │ │ tstmi r3, #168 @ 0xa8 │ │ │ │ mlacs r5, r4, r8, pc @ │ │ │ │ vstmiane r2, {s29-s104} │ │ │ │ mlacs r4, r4, r8, pc @ │ │ │ │ @@ -138181,59 +138181,59 @@ │ │ │ │ vst3. {d29,d31,d33}, [r0 :128], r1 │ │ │ │ mrscs r6, (UNDEF: 4) │ │ │ │ b 0x1190ea4 │ │ │ │ @ instruction: 0xf04c1c8b │ │ │ │ b 0x13aa248 │ │ │ │ ldrb r0, [r4, lr, lsl #24] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ blmi 0x4576d0 │ │ │ │ andls r2, r0, lr, lsl #5 │ │ │ │ - @ instruction: 0xf858f1b7 │ │ │ │ - tstpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf864f1b7 │ │ │ │ + msrvc R8_usr, r4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subvc pc, r4, r4, asr #12 │ │ │ │ + subsvc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r2, #9216 @ 0x2400 │ │ │ │ - cdp2 1, 4, cr15, cr0, cr14, {7} │ │ │ │ - tstpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 1, 5, cr15, cr0, cr14, {7} │ │ │ │ + msrvc R8_usr, r4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsvc pc, ip, r4, asr #12 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r7, #3072 @ 0xc00 │ │ │ │ - cdp2 1, 3, cr15, cr4, cr14, {7} │ │ │ │ + cdp2 1, 4, cr15, cr4, cr14, {7} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r0, lsr #25 │ │ │ │ ldrhteq lr, [r4], -r8 │ │ │ │ - tstpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldrsbteq lr, [r4], -r0 │ │ │ │ + msrvc R8_usr, r4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvc pc, r4, r4, asr #12 │ │ │ │ + eorsvc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r1, #18432 @ 0x4800 │ │ │ │ - cdp2 1, 2, cr15, cr2, cr14, {7} │ │ │ │ - tstpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 1, 3, cr15, cr2, cr14, {7} │ │ │ │ + msrvc R8_usr, r4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcvc pc, r0, r4, asr #12 │ │ │ │ + sbcsvc pc, r8, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ - cdp2 1, 1, cr15, cr6, cr14, {7} │ │ │ │ - tstpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 1, 2, cr15, cr6, cr14, {7} │ │ │ │ + msrvc R8_usr, r4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addvc pc, ip, r4, asr #12 │ │ │ │ + adcvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r5, #6144 @ 0x1800 │ │ │ │ - cdp2 1, 0, cr15, cr10, cr14, {7} │ │ │ │ + cdp2 1, 1, cr15, cr10, cr14, {7} │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ blmi 0x197768 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ - @ instruction: 0xf80cf1b7 │ │ │ │ - ldrhteq lr, [r4], -r8 │ │ │ │ - eorseq lr, r4, ip, ror #25 │ │ │ │ - ldrsbteq lr, [r4], -r8 │ │ │ │ + @ instruction: 0xf818f1b7 │ │ │ │ + ldrsbteq lr, [r4], -r0 │ │ │ │ + eorseq lr, r4, r4, lsl #26 │ │ │ │ + ldrshteq lr, [r4], -r0 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs lr, [sl, -r3]! │ │ │ │ b 0x1461acc │ │ │ │ b 0x1170218 │ │ │ │ ble 0x85bfd8 │ │ │ │ strle r0, [r0, #-2009]! @ 0xfffff827 │ │ │ │ biccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @@ -138287,86 +138287,86 @@ │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ @ instruction: 0x46164c13 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ @ instruction: 0xf6420200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0ac022f │ │ │ │ - eorcs pc, r4, #3824 @ 0xef0 │ │ │ │ + eorcs pc, r4, #4016 @ 0xfb0 │ │ │ │ tstcs r0, r4, lsl #12 │ │ │ │ vadd.i16 d10, d2, d3 │ │ │ │ - ldmdbls r0, {r2, r4, r5, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + ldmdbls r0, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ qasxmi pc, r0, r5 @ │ │ │ │ ldrtmi sl, [r2], -r2, lsl #22 │ │ │ │ strcs r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7ff9402 │ │ │ │ svclt 0x0000fd83 │ │ │ │ - eorseq lr, r4, r4, lsl #26 │ │ │ │ + eorseq lr, r4, ip, lsl sp │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x55b310 │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ strmi r2, [lr], -r4, lsr #4 │ │ │ │ tstcs r0, r3, lsl #16 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xff453c70 │ │ │ │ + b 0xff853c70 │ │ │ │ movwcs r4, #9760 @ 0x2620 │ │ │ │ @ instruction: 0xf06c9302 │ │ │ │ - andcs pc, r0, #556 @ 0x22c │ │ │ │ + andcs pc, r0, #596 @ 0x254 │ │ │ │ blge 0xe8c4c │ │ │ │ @ instruction: 0xf8c4a902 │ │ │ │ @ instruction: 0xf8c42cbc │ │ │ │ @ instruction: 0x46026cb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [fp], -r1, ror #22 │ │ │ │ ldceq 8, cr15, [r4], #784 @ 0x310 │ │ │ │ andmi pc, sl, #79 @ 0x4f │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xffa2f06c │ │ │ │ + @ instruction: 0xffacf06c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb0 │ │ │ │ blmi 0x628ce8 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r3, {r2, r5, r9, sp} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xfe7d3cd4 │ │ │ │ + b 0xfebd3cd4 │ │ │ │ bmi 0x4a2890 │ │ │ │ tstcs r5, ip, lsl #30 │ │ │ │ tstcs fp, #-2147483647 @ 0x80000001 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf6429102 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ strcs r0, [r3, #-303] @ 0xfffffed1 │ │ │ │ @ instruction: 0xf0ac9509 │ │ │ │ - ldmdbls r4, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls r4, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr8, cr13, {6} @ │ │ │ │ ldrtmi sl, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r4, lsl #26 │ │ │ │ + eorseq lr, r4, ip, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -138388,30 +138388,30 @@ │ │ │ │ bl 0xce50c │ │ │ │ ldrdne r7, [r0], #-0 │ │ │ │ orrvc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - movwpl pc, #50766 @ 0xc64e @ │ │ │ │ + msrpl CPSR_s, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvc pc, r8, r4, asr #12 │ │ │ │ + andeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subscc pc, r2, #64, 4 │ │ │ │ - stc2 1, cr15, [r6], #952 @ 0x3b8 │ │ │ │ - movwpl pc, #50766 @ 0xc64e @ │ │ │ │ + ldc2 1, cr15, [r6], #952 @ 0x3b8 │ │ │ │ + msrpl CPSR_s, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvc pc, ip, r4, asr #12 │ │ │ │ + andseq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subscc pc, lr, #64, 4 │ │ │ │ - ldc2 1, cr15, [r6], {238} @ 0xee │ │ │ │ + stc2 1, cr15, [r6], #952 @ 0x3b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf89d6825 │ │ │ │ stmdblt r5, {r3, r4, sp}^ │ │ │ │ @@ -138421,15 +138421,15 @@ │ │ │ │ stmdane r0, {r0, r1, r3, r4, r6, r8, lr} │ │ │ │ blne 0x13e7b24 │ │ │ │ vsubw.u8 , , d2 │ │ │ │ @ instruction: 0xf04f234a │ │ │ │ subseq r6, r9, r0, lsl #1 │ │ │ │ orrpl pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d2f1e4 │ │ │ │ + @ instruction: 0xf8def1e4 │ │ │ │ @ instruction: 0xf44f1c43 │ │ │ │ vbic.i32 q10, #15 @ 0x0000000f │ │ │ │ andcs r0, r0, pc, lsl #2 │ │ │ │ bicne lr, r3, r1, lsl #20 │ │ │ │ stmdaeq fp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ eorvs r0, r5, r8, asr #15 │ │ │ │ smlabbcs r0, r3, r4, pc @ │ │ │ │ @@ -138438,15 +138438,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ andcs pc, r0, pc, asr #8 │ │ │ │ subseq r9, r9, r1, lsl #4 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8b0f1e4 │ │ │ │ + @ instruction: 0xf8bcf1e4 │ │ │ │ andcs r1, r0, r1, asr #24 │ │ │ │ vst1.64 {d0-d3}, [r1], r9 │ │ │ │ stccs 1, cr2, [r0, #-508] @ 0xfffffe04 │ │ │ │ stclne 0, cr13, [fp], #-892 @ 0xfffffc84 │ │ │ │ orrvc lr, r1, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ orrseq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -138535,22 +138535,22 @@ │ │ │ │ subcs pc, sl, r3, asr #7 │ │ │ │ andvs pc, r0, r0, lsl #9 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ subeq r3, r0, r1 │ │ │ │ vqshl.u64 d30, d7, #3 │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r3], r7 │ │ │ │ ldrb r7, [r7, r0, lsl #1] │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eoreq pc, r0, r5, asr #4 │ │ │ │ + eorseq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1ee327a │ │ │ │ - svclt 0x0000fb83 │ │ │ │ - eorseq lr, r4, r4, lsr #26 │ │ │ │ + svclt 0x0000fb93 │ │ │ │ + eorseq lr, r4, ip, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46154b37 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -138684,21 +138684,21 @@ │ │ │ │ mvnsmi pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf64fe79a │ │ │ │ @ instruction: 0xf6c772ff │ │ │ │ vqsub.u32 , q1, │ │ │ │ @ instruction: 0xe793031e │ │ │ │ blx 0xe54270 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vmla.f d23, d16, d0[5] │ │ │ │ blmi 0x197eac │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b622a6 │ │ │ │ - svclt 0x0000fc69 │ │ │ │ + svclt 0x0000fc75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r4, asr #26 │ │ │ │ + eorseq lr, r4, ip, asr sp │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -138791,15 +138791,15 @@ │ │ │ │ submi r5, fp, r3, asr #17 │ │ │ │ @ instruction: 0x0c03ea02 │ │ │ │ svceq 0x0040f41c │ │ │ │ vmov.i32 d29, #155 @ 0x0000009b │ │ │ │ blcc 0xec990 │ │ │ │ svclt 0x008f2b02 │ │ │ │ @ instruction: 0xf64e2400 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ bl 0x11846c │ │ │ │ @ instruction: 0xf5000283 │ │ │ │ svclt 0x00985300 │ │ │ │ @ instruction: 0xf5006c94 │ │ │ │ @ instruction: 0xf8835240 │ │ │ │ @ instruction: 0xf8834f9a │ │ │ │ @ instruction: 0xf8834fac │ │ │ │ @@ -139035,178 +139035,178 @@ │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #60, 4 @ 0xc0000003 │ │ │ │ @ instruction: 0xff08f7a0 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c864 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f34e4 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf990f1b6 │ │ │ │ - eorseq lr, r4, r0, ror sp │ │ │ │ + @ instruction: 0xf99cf1b6 │ │ │ │ + eorseq lr, r4, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #60, 4 @ 0xc0000003 │ │ │ │ cdp2 7, 12, cr15, cr10, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c8d8 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f3558 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf956f1b6 │ │ │ │ - eorseq lr, r4, r0, ror sp │ │ │ │ + @ instruction: 0xf962f1b6 │ │ │ │ + eorseq lr, r4, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ andscc fp, r8, #130 @ 0x82 │ │ │ │ cdp2 7, 12, cr15, cr4, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c948 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f35c8 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf91ef1b6 │ │ │ │ - eorseq lr, r4, r0, ror sp │ │ │ │ + @ instruction: 0xf92af1b6 │ │ │ │ + eorseq lr, r4, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ andscc fp, r8, #130 @ 0x82 │ │ │ │ cdp2 7, 6, cr15, cr2, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64ed819 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c9b8 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f3638 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8e6f1b6 │ │ │ │ - eorseq lr, r4, r0, ror sp │ │ │ │ + @ instruction: 0xf8f2f1b6 │ │ │ │ + eorseq lr, r4, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c3e │ │ │ │ @ instruction: 0xf8cd0c18 │ │ │ │ @ instruction: 0xf7a0c000 │ │ │ │ andcc pc, r1, pc, asr #29 │ │ │ │ ldmdale sl, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf64e9b04 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf5030234 │ │ │ │ bl 0x12ce30 │ │ │ │ ldmvs r9, {r7, r9} │ │ │ │ b 0xfe0f368c │ │ │ │ @ instruction: 0xf0027202 │ │ │ │ submi r4, sl, r0, ror r2 │ │ │ │ mullt r2, sl, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8aaf1b6 │ │ │ │ - eorseq lr, r4, r0, ror sp │ │ │ │ + @ instruction: 0xf8b6f1b6 │ │ │ │ + eorseq lr, r4, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c3e │ │ │ │ @ instruction: 0xf8cd0c18 │ │ │ │ @ instruction: 0xf7a0c000 │ │ │ │ andcc pc, r1, pc, lsr lr @ │ │ │ │ ldmdale sl, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf64e9b04 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf5030234 │ │ │ │ bl 0x12cea8 │ │ │ │ ldmvs r9, {r7, r9} │ │ │ │ b 0xfe0f3704 │ │ │ │ @ instruction: 0xf0027202 │ │ │ │ submi r4, sl, r0, ror r2 │ │ │ │ mullt r2, sl, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf86ef1b6 │ │ │ │ - eorseq lr, r4, r0, ror sp │ │ │ │ + @ instruction: 0xf87af1b6 │ │ │ │ + eorseq lr, r4, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebef3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf79d0ff8 │ │ │ │ tstpcs r0, fp, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -140318,21 +140318,21 @@ │ │ │ │ rscsmi pc, r8, r3, asr #8 │ │ │ │ vst1.32 {d14}, [r3 :128], r0 │ │ │ │ vst2.8 {d20-d23}, [r3], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe799007f │ │ │ │ ldc2l 2, cr15, [r2, #-132]! @ 0xffffff7c │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vmla.f d23, d16, d0[5] │ │ │ │ blmi 0x199834 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b422a6 │ │ │ │ - svclt 0x0000ffa5 │ │ │ │ + svclt 0x0000ffb1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r4, asr #26 │ │ │ │ + eorseq lr, r4, ip, asr sp │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000ba8b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000ba87 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf05a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -140420,21 +140420,21 @@ │ │ │ │ ldr r0, [r3, r0, ror #7] │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ rscvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x9954b @ │ │ │ │ tstpeq lr, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vabd.s32 d14, d17, d10 │ │ │ │ andcs pc, r0, r5, lsr #25 │ │ │ │ - bicvc pc, ip, r4, asr #12 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adccs pc, r6, #64, 4 │ │ │ │ - mrc2 1, 6, pc, cr8, cr4, {5} │ │ │ │ + mcr2 1, 7, pc, cr4, cr4, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq lr, r4, r4, asr #26 │ │ │ │ + eorseq lr, r4, ip, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf072c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe1d4b4 │ │ │ │ addlt fp, r0, #134 @ 0x86 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -140565,15 +140565,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebf0938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ bl 0x161748 │ │ │ │ @ instruction: 0xf1e20141 │ │ │ │ - andcc pc, r1, r3, lsl r8 @ │ │ │ │ + andcc pc, r1, pc, lsl r8 @ │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -140839,37 +140839,37 @@ │ │ │ │ streq pc, [r3], #-3549 @ 0xfffff223 │ │ │ │ ldrsheq sp, [r1, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ strtmi r2, [r8], -ip, lsl #2 │ │ │ │ - stc2 0, cr15, [r4], {106} @ 0x6a │ │ │ │ + stc2 0, cr15, [lr], {106} @ 0x6a │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vmla.f d23, d16, d0[5] │ │ │ │ blmi 0x15a060 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b45251 │ │ │ │ - svclt 0x0000fb8f │ │ │ │ - eorseq lr, r4, ip, lsl #27 │ │ │ │ + svclt 0x0000fb9b │ │ │ │ + eorseq lr, r4, r4, lsr #27 │ │ │ │ mcrlt 7, 5, pc, cr8, cr2, {7} @ │ │ │ │ svclt 0x0018f7f2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r4, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sp], #-1672 @ 0xfffff978 │ │ │ │ addlt r6, r5, sp, lsr #16 │ │ │ │ ldrmi r4, [r2], r4, lsl #12 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf08000c8 │ │ │ │ - strmi pc, [r7], -r7, lsl #17 │ │ │ │ + @ instruction: 0x4607f893 │ │ │ │ strvs lr, [r0, #-2520] @ 0xfffff628 │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0x46201e3a │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ tstpeq r1, r6 @ p-variant is OBSOLETE │ │ │ │ @@ -140938,19 +140938,19 @@ │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ svclt 0x0048015a │ │ │ │ ldrdpl pc, [r8], -r8 │ │ │ │ andge pc, r0, r4, asr #17 │ │ │ │ movwcs lr, #6084 @ 0x17c4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - @ instruction: 0xb190fdd5 │ │ │ │ + orrslt pc, r0, r1, ror #27 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ stmdavs r6, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - cmpplt r0, sp, asr #27 @ p-variant is OBSOLETE │ │ │ │ + ldrsblt pc, [r0, #-217] @ 0xffffff27 @ │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ cmncs r7, #96, 14 @ 0x1800000 │ │ │ │ orrsvc pc, r0, #216006656 @ 0xce00000 │ │ │ │ rsbseq pc, r7, #1879048196 @ 0x70000004 │ │ │ │ adccc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ ldrdcs lr, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -140969,15 +140969,15 @@ │ │ │ │ strmi r0, [pc], -r0, lsl #6 │ │ │ │ ldrmi r6, [r1], -r4, asr #32 │ │ │ │ ldrmi r6, [r5], -r4 │ │ │ │ sbcvs r6, r4, r4, lsl #1 │ │ │ │ stmdage r2, {r2, r8, sp, lr} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0869404 │ │ │ │ - blge 0x157fa4 │ │ │ │ + blge 0x157fd4 │ │ │ │ adcsvs ip, r0, r7, lsl #22 │ │ │ │ @ instruction: 0x462860f1 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r8, sp, lr} │ │ │ │ eorsvs r6, r2, #2752512 @ 0x2a0000 │ │ │ │ stmdavs sl!, {r0, r8, r9, ip, pc}^ │ │ │ │ stmiavs sl!, {r1, r4, r5, r6, r9, sp, lr} │ │ │ │ stmiavs sl!, {r1, r4, r5, r7, r9, sp, lr}^ │ │ │ │ @@ -141076,19 +141076,19 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1b1dcd4 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [ip, #-60]! @ 0xffffffc4 │ │ │ │ + stcl 2, cr15, [ip, #-60] @ 0xffffffc4 │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf085a801 │ │ │ │ - stmdage r1, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff2ef085 │ │ │ │ + stmdage r1, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff3af085 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -141136,15 +141136,15 @@ │ │ │ │ @ instruction: 0xf8c32094 │ │ │ │ @ instruction: 0xf8de2f7c │ │ │ │ @ instruction: 0xf8c32098 │ │ │ │ @ instruction: 0xf8de2f80 │ │ │ │ @ instruction: 0xf8c3209c │ │ │ │ strtmi r2, [r1], -r4, lsl #31 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - @ instruction: 0xff74f085 │ │ │ │ + @ instruction: 0xff80f085 │ │ │ │ blmi 0xa62040 │ │ │ │ blls 0x8f40ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 117) │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141185,68 +141185,68 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x461d6b58 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ - cdp2 0, 11, cr15, cr4, cr5, {4} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr5, {4} │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ bllt 0xb74180 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf0a12003 │ │ │ │ - @ instruction: 0xb1b8fbd5 │ │ │ │ + @ instruction: 0xb1b8fbe1 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf7ff9003 │ │ │ │ blls 0x19999c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ stc2l 7, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ andlt fp, r4, r0, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff556378 │ │ │ │ + blt 0xff856378 │ │ │ │ bicscs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xbc1d8 │ │ │ │ @ instruction: 0xf64fd0d2 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [fp, #1051] @ 0x41b │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ vmax.s8 d20, d5, d25 │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0cf002f │ │ │ │ - strb pc, [r1, r3, asr #29] @ │ │ │ │ + strb pc, [r1, pc, asr #29] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ stcls 6, cr4, [ip, #-576] @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0856b68 │ │ │ │ - @ instruction: 0xf64ffe5b │ │ │ │ + @ instruction: 0xf64ffe67 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf5a02396 │ │ │ │ @ instruction: 0xf024745e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2955 @ 0xb8b │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0x1fd645a │ │ │ │ + blx 0xfe2d645a │ │ │ │ @ instruction: 0x4641b318 │ │ │ │ andls r2, r3, r0, lsl #5 │ │ │ │ svc 0x00cef775 │ │ │ │ strbmi r9, [r9], -r3, lsl #22 │ │ │ │ orrcc r4, r0, #44040192 @ 0x2a00000 │ │ │ │ ldrmi r9, [r8], -r3, lsl #6 │ │ │ │ ldc2 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ @@ -141260,46 +141260,46 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463083f0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf08643f0 │ │ │ │ - @ instruction: 0xf64fba6d │ │ │ │ + @ instruction: 0xf64fba79 │ │ │ │ vqdmlal.s q9, d16, d2[3] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4622d5bf │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ - rsbseq pc, r0, r5, asr #4 │ │ │ │ + addeq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 0, 5, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr15, {6} │ │ │ │ svclt 0x0000e7b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf1464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blvs 0x11a30cc │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0763bb3b │ │ │ │ andcs sp, fp, ip │ │ │ │ - @ instruction: 0xf978f086 │ │ │ │ + @ instruction: 0xf984f086 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, ror #1 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vld4. {d29,d31,d33,d35}, [pc :128], r3 │ │ │ │ mrscs r7, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141309,37 +141309,37 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ strmi sp, [r1], -r9, asr #11 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ - adceq pc, r0, r5, asr #4 │ │ │ │ + adcseq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 0, 0, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr15, {6} │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf1504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blvs 0x11a316c │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ strbeq fp, [r3, -r3, asr #22]! │ │ │ │ andcs sp, fp, ip │ │ │ │ - @ instruction: 0xf928f086 │ │ │ │ + @ instruction: 0xf934f086 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621725e │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e9 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ stc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -141350,25 +141350,25 @@ │ │ │ │ blcs 0xbc3e4 │ │ │ │ @ instruction: 0xf64fd0cf │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r8, #1050] @ 0x41a │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ @ instruction: 0xf0cf002f │ │ │ │ - @ instruction: 0xe7befdbd │ │ │ │ + ldr pc, [lr, r9, asr #27]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf15a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andls r2, r1, r0, ror #4 │ │ │ │ @ instruction: 0xf0a12003 │ │ │ │ - stmdbls r1, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6ce2277 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ @ instruction: 0xf6ce0cad │ │ │ │ mulsvs r9, r0, ip │ │ │ │ @@ -141405,22 +141405,22 @@ │ │ │ │ strbvs r6, [r1, #-1282] @ 0xfffffafe │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd00 │ │ │ │ - vrsra.s64 d21, d16, #64 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ vcge.s8 d16, d5, d20 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ @ instruction: 0xf1eb2273 │ │ │ │ - svclt 0x0000fd15 │ │ │ │ + svclt 0x0000fd25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf1694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bcc 0xde45c │ │ │ │ andmi fp, sl, #130 @ 0x82 │ │ │ │ strmi sp, [r4], -r5, lsr #2 │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ @@ -141439,25 +141439,25 @@ │ │ │ │ strmi r6, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x460abd10 │ │ │ │ tstcs r1, r7 │ │ │ │ - @ instruction: 0xf89ef086 │ │ │ │ + @ instruction: 0xf8aaf086 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svceq 0x0008f010 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ - @ instruction: 0xf88af086 │ │ │ │ + @ instruction: 0xf896f086 │ │ │ │ svclt 0x0000e7ea │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bpl 0x2d7bb8 │ │ │ │ ldrbvs pc, [ip, -pc, asr #8]! @ │ │ │ │ @@ -141488,30 +141488,30 @@ │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ andseq r0, r2, ip, lsr #1 │ │ │ │ movwcs r0, #4114 @ 0x1012 │ │ │ │ ldrsbtne pc, [ip], -fp @ │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - @ instruction: 0xf988f0a1 │ │ │ │ + @ instruction: 0xf994f0a1 │ │ │ │ @ instruction: 0x314df89b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8117 │ │ │ │ stmdavs r0, {r4, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0xc8dd4 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r9 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5abd059 │ │ │ │ ldrbmi r5, [sl], -r8, lsl #6 │ │ │ │ addmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1556882 │ │ │ │ + blx 0x1856882 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r5, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -141534,44 +141534,44 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108122 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #-1073741819 @ 0xc0000005 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - bicpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + bicspl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 100), r5 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b312c7 │ │ │ │ - addlt pc, r2, #528 @ 0x210 │ │ │ │ + addlt pc, r2, #720 @ 0x2d0 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184540 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ @ instruction: 0xf8db80b0 │ │ │ │ tstcs r1, ip, lsr r0 │ │ │ │ @ instruction: 0xf0852005 │ │ │ │ - ldrbmi pc, [r8], -r7, asr #31 @ │ │ │ │ - stc2 0, cr15, [ip], {134} @ 0x86 │ │ │ │ + @ instruction: 0x4658ffd3 │ │ │ │ + ldc2 0, cr15, [r8], {134} @ 0x86 │ │ │ │ @ instruction: 0xf50be754 │ │ │ │ movwcs r3, #5272 @ 0x1498 │ │ │ │ movwcc pc, #2180 @ 0x884 @ │ │ │ │ @ instruction: 0x214df89b │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8db80c2 │ │ │ │ @ instruction: 0xf5b1101c │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a1809d │ │ │ │ blcc 0xe3494 │ │ │ │ ldmdale pc, {r0, r2, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ mrcpl 3, 2, r4, cr14, cr2, {2} │ │ │ │ @ instruction: 0x46504736 │ │ │ │ - stc2l 0, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ + ldc2l 0, cr15, [sl, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0x214df89b │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0xf8cb4413 │ │ │ │ @ instruction: 0xe7d2303c │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ @@ -141635,34 +141635,34 @@ │ │ │ │ andeq sl, r9, r9, ror #15 │ │ │ │ @ instruction: 0xf7d34650 │ │ │ │ ldrb pc, [r8, -fp, lsr #23] @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8dbaef6 │ │ │ │ tstcs r2, ip, lsr r0 │ │ │ │ @ instruction: 0xf0852004 │ │ │ │ - smlald pc, lr, r7, pc @ │ │ │ │ + strb pc, [lr, -r3, lsr #30] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldrbmi r3, [r8], -r4, lsl #6 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ @ instruction: 0xf8db9303 │ │ │ │ movwls r3, #8208 @ 0x2010 │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ @ instruction: 0xf8db9301 │ │ │ │ movwls r3, #8 │ │ │ │ movwcs lr, #2523 @ 0x9db │ │ │ │ - mrc2 0, 1, pc, cr14, cr8, {4} │ │ │ │ + mcr2 0, 2, pc, cr10, cr8, {4} @ │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r3, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf8dbe72f │ │ │ │ @ instruction: 0x4618103c │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - @ instruction: 0xf83cf0a1 │ │ │ │ + @ instruction: 0xf848f0a1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8dbaf34 │ │ │ │ stmdavs r1, {r4, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061d │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @@ -141674,70 +141674,70 @@ │ │ │ │ @ instruction: 0xf94af7f3 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8db8092 │ │ │ │ @ instruction: 0xf8cb3558 │ │ │ │ strb r3, [sl, -r0] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r8], #876 @ 0x36c │ │ │ │ - cdp2 0, 12, cr15, cr8, cr5, {4} │ │ │ │ + cdp2 0, 13, cr15, cr4, cr5, {4} │ │ │ │ strdcs lr, [r2, -pc] │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdpl pc, [r8], -fp │ │ │ │ @ instruction: 0x4600e9db │ │ │ │ - @ instruction: 0xf856f083 │ │ │ │ + @ instruction: 0xf862f083 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcpl 0x0000e850 │ │ │ │ smlatble r3, r5, r2, r4 │ │ │ │ movwvs lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - @ instruction: 0xf856f083 │ │ │ │ + @ instruction: 0xf862f083 │ │ │ │ submi r1, r1, #96, 22 @ 0x18000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ ldrbmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f00749 │ │ │ │ blne 0x19d9f9c │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf8cb34ff │ │ │ │ ldr r4, [r0, -r0] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ - @ instruction: 0xffd8f0a0 │ │ │ │ + @ instruction: 0xffe4f0a0 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldrdmi pc, [r4], -fp │ │ │ │ stmdavs r5, {r0, r8, r9, sp} │ │ │ │ stmdavs r6, {r3, r9, sp}^ │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffccf0a0 │ │ │ │ + @ instruction: 0xffd8f0a0 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdavs r4, {r0, r1, fp, sp, lr}^ │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf812f083 │ │ │ │ + @ instruction: 0xf81ef083 │ │ │ │ ldrdne pc, [r8], -fp │ │ │ │ ldrbmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ strcc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ svchi 0x005bf3bf │ │ │ │ rsbsne lr, pc, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x000842b2 │ │ │ │ smlatble r4, r9, r2, r4 │ │ │ │ ldrbtcc lr, [ip], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q10, #1 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0831206 │ │ │ │ - movwcs pc, #2059 @ 0x80b @ │ │ │ │ + movwcs pc, #2071 @ 0x817 @ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ bls 0x26c2e8 │ │ │ │ svclt 0x00084296 │ │ │ │ @ instruction: 0xf04f428d │ │ │ │ svclt 0x00145200 │ │ │ │ tstcs r1, r9, lsl r6 │ │ │ │ @ instruction: 0xf7f00749 │ │ │ │ @@ -141754,39 +141754,39 @@ │ │ │ │ @ instruction: 0xe6cc3554 │ │ │ │ @ instruction: 0x314df89b │ │ │ │ @ instruction: 0xf8db2104 │ │ │ │ @ instruction: 0x4608203c │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #8964 @ 0x2304 │ │ │ │ @ instruction: 0xf0851ad2 │ │ │ │ - strbt pc, [r0], -r9, lsr #28 @ │ │ │ │ + @ instruction: 0xe660fe35 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ @ instruction: 0xf010fdad │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - cdp2 0, 1, cr15, cr12, cr5, {4} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr5, {4} │ │ │ │ @ instruction: 0xf89be697 │ │ │ │ blcs 0xa6f38 │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe763218 │ │ │ │ eorscc pc, ip, fp, asr #17 │ │ │ │ andcs lr, r8, r7, asr #12 │ │ │ │ - stc2 0, cr15, [ip, #532]! @ 0x214 │ │ │ │ + ldc2 0, cr15, [r8, #532]! @ 0x214 │ │ │ │ @ instruction: 0xf082e643 │ │ │ │ - sel pc, r4, r9 @ │ │ │ │ + str pc, [r4], r5, asr #31 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - msrne (UNDEF: 104), r5 │ │ │ │ + orrne pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [lr], #-608 @ 0xfffffda0 │ │ │ │ + stc2 0, cr15, [sl], {152} @ 0x98 │ │ │ │ @ instruction: 0xf86ef776 │ │ │ │ - eorne pc, r4, r5, asr #4 │ │ │ │ + eorsne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ad6d80 │ │ │ │ + blx 0x1dd6d80 │ │ │ │ svclt 0x0000e6b7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ addlt r5, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460c │ │ │ │ @@ -141813,22 +141813,22 @@ │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - sbcpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rscpl pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1956d92 │ │ │ │ + blx 0x1c56d92 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsr sp │ │ │ │ @ instruction: 0xff44f778 │ │ │ │ @@ -141843,21 +141843,21 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d231b │ │ │ │ @ instruction: 0xf6424614 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf64e012f │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ andls r0, r0, #52, 4 @ 0x40000003 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xad6e06 │ │ │ │ + blx 0xdd6e06 │ │ │ │ biclt r4, ip, r3, lsl #12 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 12) │ │ │ │ @ instruction: 0xf7789303 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt r8, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @@ -141877,21 +141877,21 @@ │ │ │ │ @ instruction: 0xe7e1ba12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf64e460e │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ @ instruction: 0xf6420234 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff9d6e8c │ │ │ │ + blx 0xffcd6e8c │ │ │ │ @ instruction: 0x33a8f500 │ │ │ │ @ instruction: 0x3660f8d3 │ │ │ │ svceq 0x000ef013 │ │ │ │ tstcs r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r3, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf500dc2d │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ @@ -141936,23 +141936,23 @@ │ │ │ │ andcs pc, r4, r7, lsr #29 │ │ │ │ svclt 0x0000e7bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - sbcpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rscpl pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x1b56f80 │ │ │ │ + blx 0x1e56f80 │ │ │ │ @ instruction: 0xf4126922 │ │ │ │ tstle sl, r4, lsl #30 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ biccc r4, r0, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf85368e1 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ stmdbcs r1, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @@ -141968,24 +141968,24 @@ │ │ │ │ ldreq r6, [r2], fp, ror #18 │ │ │ │ andeq pc, r4, r5, lsl #2 │ │ │ │ subcs fp, r0, #72, 30 @ 0x120 │ │ │ │ tstpeq r1, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00586169 │ │ │ │ movwls r2, #12832 @ 0x3220 │ │ │ │ vadd.i8 d22, d5, d17 │ │ │ │ - @ instruction: 0xf2c01498 │ │ │ │ + @ instruction: 0xf2c014b0 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ stmdbvs fp!, {r0, r1, r3, sp, lr, pc}^ │ │ │ │ - orrsne pc, r8, r5, asr #4 │ │ │ │ + asrsne pc, r5, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mrrcne 1, 0, r9, r9, cr1 @ │ │ │ │ subcs r6, r0, #1073741850 @ 0x4000001a │ │ │ │ stmdavs r1!, {r3, r5, r8, sl, fp, ip} │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ blx 0xc58bfe │ │ │ │ adccc pc, r8, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8d29b03 │ │ │ │ @ instruction: 0xf8422550 │ │ │ │ andlt r6, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -141994,25 +141994,25 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - sbcpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rscpl pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - strdlt pc, [r4, r3] │ │ │ │ + strdlt pc, [r4, pc] │ │ │ │ blmi 0x522dd0 │ │ │ │ blls 0x174e3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -142021,34 +142021,34 @@ │ │ │ │ @ instruction: 0xf8d05000 │ │ │ │ movwls r3, #11964 @ 0x2ebc │ │ │ │ stc2l 7, cr15, [sl, #480] @ 0x1e0 │ │ │ │ blls 0x147240 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf1914628 │ │ │ │ - andcs pc, r4, r3, ror #30 │ │ │ │ + andcs pc, r4, pc, ror #30 │ │ │ │ vaba.s32 q7, q8, │ │ │ │ svclt 0x0000f81d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - sbcpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rscpl pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - msrlt CPSR_fs, #2801664 @ 0x2ac000 │ │ │ │ + msrlt CPSR_fs, #2998272 @ 0x2dc000 │ │ │ │ svclt 0x00182c01 │ │ │ │ andle r2, pc, r0 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r7, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -142058,15 +142058,15 @@ │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8, r0] │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, pc, ror sp @ p-variant is OBSOLETE │ │ │ │ blt 0x781aa0 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xff18f191 │ │ │ │ + @ instruction: 0xff24f191 │ │ │ │ ldrb r2, [sp, r4] │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x14f278 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ @@ -142074,25 +142074,25 @@ │ │ │ │ svclt 0x0000ffc5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf20d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - sbcpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rscpl pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #753664 @ 0xb8000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - @ instruction: 0xf500f953 │ │ │ │ + @ instruction: 0xf500f95f │ │ │ │ strmi r3, [r4], -r8, lsr #7 │ │ │ │ ldrbcs pc, [r0, #-2259] @ 0xfffff72d @ │ │ │ │ streq pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ blx 0x16d8ee0 │ │ │ │ @ instruction: 0xb1b84601 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ @@ -142102,15 +142102,15 @@ │ │ │ │ @ instruction: 0xf7edd41e │ │ │ │ andls pc, r2, r7, lsr #20 │ │ │ │ stc2 7, cr15, [r8, #-480]! @ 0xfffffe20 │ │ │ │ blls 0x147384 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf1914630 │ │ │ │ - andcs pc, r4, r1, asr #29 │ │ │ │ + andcs pc, r4, sp, asr #29 │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -142120,46 +142120,46 @@ │ │ │ │ stc2 7, cr15, [r8, #-480] @ 0xfffffe20 │ │ │ │ ldmib sp, {r3, r5, r8, ip, sp, pc}^ │ │ │ │ blt 0x523b90 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ andcs r3, r8, #536870912 @ 0x20000000 │ │ │ │ bl 0x3ec854 │ │ │ │ @ instruction: 0xf1910102 │ │ │ │ - mulcs r8, sp, lr │ │ │ │ + andcs pc, r8, r9, lsr #29 │ │ │ │ vaba.s16 q7, , q5 │ │ │ │ svclt 0x0000ff57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf21b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xf64e4616 │ │ │ │ - vmls.f d21, d16, d0[3] │ │ │ │ + vmls.f d21, d16, d0[5] │ │ │ │ bmi 0x151c494 │ │ │ │ strls r2, [r0, #-795] @ 0xfffffce5 │ │ │ │ @ instruction: 0xf642460f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf6420200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a9022f │ │ │ │ - strmi pc, [r4], -r5, ror #17 │ │ │ │ + @ instruction: 0x4604f8f1 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ mcrcs 0, 0, r3, cr3, cr0, {0} │ │ │ │ mrcne 8, 3, APSR_nzcv, cr0, cr3, {6} │ │ │ │ stmdbcc r0, {r0, r2, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf006e8df │ │ │ │ mcrrne 6, 0, r4, fp, cr4 │ │ │ │ stclcs 1, cr6, [ip, #-344]! @ 0xfffffea8 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8e4f050 │ │ │ │ + @ instruction: 0xf8eef050 │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ strbeq lr, [r6, #2821] @ 0xb05 │ │ │ │ strtcc lr, [lr], #-2516 @ 0xfffff62c │ │ │ │ @ instruction: 0xf1c268ea │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1a98b0 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -142181,18 +142181,18 @@ │ │ │ │ bl 0xa74f0 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, r9, lsl #25 @ p-variant is OBSOLETE │ │ │ │ blt 0x781c8c │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - mcr2 1, 1, pc, cr2, cr1, {4} @ │ │ │ │ + mcr2 1, 1, pc, cr14, cr1, {4} @ │ │ │ │ ldrb r2, [r6, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf8a2f050 │ │ │ │ + @ instruction: 0xf8acf050 │ │ │ │ @ instruction: 0xf504e7bc │ │ │ │ @ instruction: 0xf8d434aa │ │ │ │ ldreq r3, [sp, #184] @ 0xb8 │ │ │ │ vrshl.s8 , q5, │ │ │ │ bl 0xa74fc │ │ │ │ strb r0, [r0, r1, lsl #1]! │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ @@ -142208,36 +142208,36 @@ │ │ │ │ strb r0, [sl, r1, lsl #1] │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ strle r0, [r9, #347]! @ 0x15b │ │ │ │ tstpcc sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf04fe7bf │ │ │ │ - andls pc, r2, r7, lsr pc @ │ │ │ │ + andls pc, r2, r1, asr #30 │ │ │ │ mcrr2 7, 7, pc, r8, cr8 @ │ │ │ │ sbcle r2, r0, r0, lsl #16 │ │ │ │ vaba.s16 d14, d31, d28 │ │ │ │ svclt 0x0000fea3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ - sbcpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rscpl pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #1277952 @ 0x138000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - @ instruction: 0xf500f831 │ │ │ │ + @ instruction: 0xf500f83d │ │ │ │ @ instruction: 0xf8d333a8 │ │ │ │ @ instruction: 0xf0133660 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ mrrcle 2, 10, r4, r1, cr2 │ │ │ │ @ instruction: 0x31aaf500 │ │ │ │ stcpl 5, cr15, [r8], {-0} │ │ │ │ @@ -142274,57 +142274,57 @@ │ │ │ │ svclt 0x00189309 │ │ │ │ blls 0x12cbb4 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ blt 0x72cab4 │ │ │ │ uqadd16mi fp, r3, ip │ │ │ │ andscs r4, r0, #20, 12 @ 0x1400000 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 1, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2l 1, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ @ instruction: 0xe7be2010 │ │ │ │ @ instruction: 0xf0040863 │ │ │ │ bl 0x19c214 │ │ │ │ bl 0xa0320 │ │ │ │ @ instruction: 0xf50000c4 │ │ │ │ ldmib r0, {r0, r1, r4, r5, ip, lr}^ │ │ │ │ stmib sp, {r4, r7, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7782304 │ │ │ │ msrlt (UNDEF: 56), r5 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ blt 0x789a78 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdbge r4, {r3, r9, sp} │ │ │ │ @ instruction: 0xf1914630 │ │ │ │ - andcs pc, r8, fp, asr #26 │ │ │ │ + andcs pc, r8, r7, asr sp @ │ │ │ │ strbtmi lr, [r0], -r1, lsr #15 │ │ │ │ blx 0x18d920e │ │ │ │ @ instruction: 0xf7789004 │ │ │ │ tstplt r0, r1, lsr #23 @ p-variant is OBSOLETE │ │ │ │ blt 0x781e64 │ │ │ │ andcs r9, r4, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 1, cr15, [sl, #-580]! @ 0xfffffdbc │ │ │ │ + stc2l 1, cr15, [r6, #-580] @ 0xfffffdbc │ │ │ │ ldr r2, [r0, r4] │ │ │ │ ldc2l 2, cr15, [r4, #124]! @ 0x7c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - sbcpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + rscpl pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #1081344 @ 0x108000 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6420100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0a8012f │ │ │ │ - stccs 15, cr15, [pc], {131} @ 0x83 │ │ │ │ + stccs 15, cr15, [pc], {143} @ 0x8f │ │ │ │ ldccs 13, cr13, [r9], {88} @ 0x58 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xe8f2f4 │ │ │ │ blls 0x175324 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -142360,15 +142360,15 @@ │ │ │ │ movwmi r0, #47442 @ 0xb952 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, r3, lsr #22 @ p-variant is OBSOLETE │ │ │ │ blt 0x781f58 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - ldc2 1, cr15, [ip], #580 @ 0x244 │ │ │ │ + stc2l 1, cr15, [r8], {145} @ 0x91 │ │ │ │ str r2, [sl, r4]! │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ addeq lr, r4, r0, lsl #22 │ │ │ │ andscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strb sp, [r9, sp, ror #1]! │ │ │ │ @@ -142382,21 +142382,21 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf25a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf64e4614 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vmla.f d21, d16, d0[5] │ │ │ │ @ instruction: 0xf6420134 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 0, 15, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 15, cr15, cr14, cr8, {5} │ │ │ │ @ instruction: 0xf7784606 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ blt 0x3077d8 │ │ │ │ svclt 0x00082c0f │ │ │ │ tstpeq r1, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stcle 0, cr13, [ip, #-96] @ 0xffffffa0 │ │ │ │ svclt 0x00182c19 │ │ │ │ @@ -142441,28 +142441,28 @@ │ │ │ │ @ instruction: 0x301032ff │ │ │ │ @ instruction: 0xffe2f7ef │ │ │ │ svclt 0x0000e7ca │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1900ff0 │ │ │ │ - strmi pc, [r4], -pc, lsr #25 │ │ │ │ - stc2 1, cr15, [ip], #576 @ 0x240 │ │ │ │ + @ instruction: 0x4604fcbb │ │ │ │ + ldc2 1, cr15, [r8], #576 @ 0x240 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xff52f1ad │ │ │ │ + @ instruction: 0xff5ef1ad │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ad4630 │ │ │ │ - @ instruction: 0x4628fd11 │ │ │ │ - @ instruction: 0xff28f190 │ │ │ │ + @ instruction: 0x4628fd1d │ │ │ │ + @ instruction: 0xff34f190 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1904070 │ │ │ │ - strtmi fp, [r0], -r3, lsr #30 │ │ │ │ + strtmi fp, [r0], -pc, lsr #30 │ │ │ │ ldc2 7, cr15, [r6], {165} @ 0xa5 │ │ │ │ blcs 0xb5688 │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ stc2 7, cr15, [r8], #660 @ 0x294 │ │ │ │ blcs 0xb56b4 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ @@ -142491,49 +142491,49 @@ │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ addshi pc, sl, r0 │ │ │ │ usatcc pc, #24, r7, asr #17 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d7d004 │ │ │ │ @ instruction: 0xf4133664 │ │ │ │ cmnle r3, r0, ror pc │ │ │ │ - strbpl pc, [ip, lr, asr #12] @ │ │ │ │ + strbpl pc, [r4, lr, asr #12]! @ │ │ │ │ ldreq pc, [r4, -r0, asr #5]! │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf8d4022f │ │ │ │ tstls r3, ip, ror #4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 1, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 0, 1, cr15, cr12, cr8, {5} │ │ │ │ stmibcc r8!, {r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5009405 │ │ │ │ stmib sp, {r1, r3, r5, r7, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf5058806 │ │ │ │ stmib sp, {r1, r2, r3, r4, r7, r8, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd8808 │ │ │ │ @ instruction: 0xf8d98028 │ │ │ │ @ instruction: 0xf19a0520 │ │ │ │ - stmdbls r3, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ smlabbls r0, r2, r6, r4 │ │ │ │ strtmi sl, [r9], -r6, lsl #16 │ │ │ │ - mvnsne pc, #1342177284 @ 0x50000004 │ │ │ │ + tstpcs r0, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - andscs pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + eorcs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ cdp2 7, 9, cr15, cr12, cr4, {5} │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 0xff057c6a │ │ │ │ + blx 0xff357c6a │ │ │ │ @ instruction: 0xf8c9aa05 │ │ │ │ @ instruction: 0xf64a0550 │ │ │ │ vaddw.s8 q10, q8, d17 │ │ │ │ @ instruction: 0xf8d90109 │ │ │ │ @ instruction: 0xf19a0520 │ │ │ │ - stmdage r6, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r6, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff30f7a4 │ │ │ │ strtmi r4, [r0], -fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ adccs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ bicvs pc, r9, sl, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @@ -142553,52 +142553,52 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xb96c4 │ │ │ │ vhadd.s8 d29, d21, d4 │ │ │ │ - vmla.i d17, d16, d0[4] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ tstpcs r0, r7, lsr pc @ p-variant is OBSOLETE │ │ │ │ tstls r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d18, d21, #64 │ │ │ │ @ instruction: 0xf64a0209 │ │ │ │ vaddw.s8 , q8, d9 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ @ instruction: 0xe76ff979 │ │ │ │ - sbcne pc, ip, r5, asr #4 │ │ │ │ + rscne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff22f7a4 │ │ │ │ strmi r9, [r3], -r0, lsl #10 │ │ │ │ eorcc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ ldrb pc, [r1, -r5, ror #18] @ │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf8d4012f │ │ │ │ @ instruction: 0xf0a8526c │ │ │ │ - @ instruction: 0xf500fd73 │ │ │ │ + @ instruction: 0xf500fd7f │ │ │ │ strls r3, [r0, #-1706] @ 0xfffff956 │ │ │ │ @ instruction: 0xf506a805 │ │ │ │ vand d23, d21, d22 │ │ │ │ - vsubw.s8 q9, q0, d28 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ vcgt.s8 d16, d5, d31 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmov.i32 q9, #2048 @ 0x00000800 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ stmib sp, {r0, r2, fp, pc}^ │ │ │ │ strbmi r8, [r1], r7, lsl #16 │ │ │ │ - bne 0x17d8008 │ │ │ │ + bne 0x1dd8008 │ │ │ │ beq 0xd581f8 │ │ │ │ blvc 0xfee58b14 │ │ │ │ streq pc, [r8, #-263] @ 0xfffffef9 │ │ │ │ stmdaeq r8, {r0, r1, r2, r8, ip, sp, lr, pc}^ │ │ │ │ cdp2 7, 0, cr15, cr0, cr4, {5} │ │ │ │ strcc lr, [r8, #-2] │ │ │ │ andsle r4, ip, r8, lsr #11 │ │ │ │ @@ -142622,80 +142622,80 @@ │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf64a0209 │ │ │ │ vaddw.s8 , q8, d21 │ │ │ │ strls r0, [r0, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf904f7a5 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ strls pc, [r0, #-3757] @ 0xfffff153 │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ tstpne sp, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8f0f7a5 │ │ │ │ ldrsbtcc pc, [r8], r6 @ │ │ │ │ strcc pc, [r8, r4, lsl #10]! │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76daed5 │ │ │ │ - sbcne pc, r0, r5, asr #4 │ │ │ │ + sbcsne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 7, 9, cr15, cr0, cr4, {5} │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vrshr.s64 d19, d17, #64 │ │ │ │ vhsub.s8 d16, d11, d9 │ │ │ │ vaddw.s8 , q0, d13 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ @ instruction: 0xf8d6f8d3 │ │ │ │ vshr.u64 d19, d24, #61 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ vaba.s8 q15, , q1 │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ @ instruction: 0xf8cdfe75 │ │ │ │ strmi r8, [r3], -r0 │ │ │ │ vabd.s16 q7, , q9 │ │ │ │ svclt 0x0000fb2d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf2a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - andsvs pc, r8, lr, asr #12 │ │ │ │ + eorsvs pc, r0, lr, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - blx 0xff657abc │ │ │ │ + blx 0xff957abc │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0xff5d97bc │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq lr, r4, ip, asr #28 │ │ │ │ + eorseq lr, r4, r4, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f87a5c │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf04f012f │ │ │ │ vbic.i16 q8, #8 @ 0x0008 │ │ │ │ andls r0, r0, #3227648 @ 0x314000 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2 0, cr15, [r0], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [ip], #672 @ 0x2a0 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ - orrscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + movscs pc, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cdpcc 5, 10, cr15, cr11, cr0, {0} │ │ │ │ blvc 0x1256f00 │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ blmi 0x11d6f10 │ │ │ │ @@ -142798,27 +142798,27 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstne r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ - eorseq pc, r4, r8, asr #32 │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ + eorseq pc, r4, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fba1 │ │ │ │ + @ instruction: 0xf500fbad │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 2, cr3, [pc, #684] @ 0x9bd24 │ │ │ │ @ instruction: 0xf5007b0d │ │ │ │ @ instruction: 0xf8d330a8 │ │ │ │ vst4.32 {d17-d20}, [r1 :256], r8 │ │ │ │ @ instruction: 0xf8c31188 │ │ │ │ cmncs r0, #184 @ 0xb8 │ │ │ │ @@ -142828,29 +142828,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fb67 │ │ │ │ + @ instruction: 0xf500fb73 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vcgt.s8 d19, d21, d26 │ │ │ │ - vsubl.s8 q9, d16, d24 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ @ instruction: 0xf500022f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr2, [pc, #976] @ 0x9becc │ │ │ │ @ instruction: 0xf8d37b0c │ │ │ │ vst4.32 {d18-d21}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf8c31288 │ │ │ │ cmncs r0, #184 @ 0xb8 │ │ │ │ @@ -142860,26 +142860,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fb27 │ │ │ │ + @ instruction: 0xf500fb33 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 1, cr3, [pc, #684] @ 0x9be18 │ │ │ │ @ instruction: 0xf5007b0e │ │ │ │ @ instruction: 0xf8d330a8 │ │ │ │ vst4.32 {d18-d21}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf8c34288 │ │ │ │ stc 0, cr2, [r1, #736] @ 0x2e0 │ │ │ │ @@ -142892,29 +142892,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fae7 │ │ │ │ + @ instruction: 0xf500faf3 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9bfcc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142928,29 +142928,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa9f │ │ │ │ + @ instruction: 0xf500faab │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c05c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142964,29 +142964,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa57 │ │ │ │ + @ instruction: 0xf500fa63 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c0ec │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143000,29 +143000,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa0f │ │ │ │ + @ instruction: 0xf500fa1b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c17c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143036,29 +143036,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f9c7 │ │ │ │ + @ instruction: 0xf500f9d3 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c20c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143072,29 +143072,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f97f │ │ │ │ + @ instruction: 0xf500f98b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c29c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143108,29 +143108,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f937 │ │ │ │ + @ instruction: 0xf500f943 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c32c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143144,29 +143144,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf31b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f8ef │ │ │ │ + @ instruction: 0xf500f8fb │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c3bc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143180,29 +143180,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f8a7 │ │ │ │ + @ instruction: 0xf500f8b3 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c44c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143216,29 +143216,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf32d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f85f │ │ │ │ + @ instruction: 0xf500f86b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c4dc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143252,29 +143252,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f817 │ │ │ │ + @ instruction: 0xf500f823 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c56c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143288,29 +143288,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf33f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ffcf │ │ │ │ + @ instruction: 0xf500ffdb │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vqdmlal.s q9, d16, d0[2] │ │ │ │ + vqdmlal.s q9, d16, d0[4] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c5fc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8c20380 │ │ │ │ @@ -143324,29 +143324,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #188416 @ 0x2e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ff87 │ │ │ │ + @ instruction: 0xf500ff93 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vcgt.s8 d19, d21, d26 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ @ instruction: 0xf500012f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr1, [pc, #976] @ 0x9c68c │ │ │ │ @ instruction: 0xf8d37b1e │ │ │ │ vst4.32 {d17-d20}, [r1 :256], r8 │ │ │ │ @ instruction: 0xf8c31142 │ │ │ │ stc 0, cr1, [r0, #736] @ 0x2e0 │ │ │ │ @@ -143376,29 +143376,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #352256 @ 0x56000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ff1f │ │ │ │ + @ instruction: 0xf500ff2b │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vqdmlal.s q9, d16, d0[4] │ │ │ │ + vrsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c75c │ │ │ │ @ instruction: 0xf8d17b2c │ │ │ │ @ instruction: 0xf04330b8 │ │ │ │ @ instruction: 0xf0437389 │ │ │ │ @ instruction: 0xf8c10310 │ │ │ │ @@ -143466,29 +143466,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11221011 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf36c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fe67 │ │ │ │ + @ instruction: 0xf500fe73 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 q9, q8, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ @ instruction: 0xf04f35f4 │ │ │ │ @ instruction: 0xf2c80c10 │ │ │ │ ldc 12, cr0, [pc, #840] @ 0x9c84c │ │ │ │ @ instruction: 0xf8d17b2e │ │ │ │ b 0x11687ec │ │ │ │ @@ -143560,29 +143560,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231121 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fda7 │ │ │ │ + @ instruction: 0xf500fdb3 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vorr.i32 d19, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9ca4c │ │ │ │ @ instruction: 0xf8d17b30 │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0430350 │ │ │ │ @ instruction: 0xf8c10318 │ │ │ │ @@ -143656,29 +143656,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf39c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fce7 │ │ │ │ + @ instruction: 0xf500fcf3 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vorr.i32 d19, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9cbcc │ │ │ │ @ instruction: 0xf8d17b30 │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0430350 │ │ │ │ @ instruction: 0xf8c10308 │ │ │ │ @@ -143752,32 +143752,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, sp, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r7, cr6 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0a70400 │ │ │ │ - @ instruction: 0xf500fc21 │ │ │ │ + @ instruction: 0xf500fc2d │ │ │ │ @ instruction: 0xf50033a8 │ │ │ │ vrhadd.s8 d19, d21, d26 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ strmi r0, [r4], -pc, lsr #4 │ │ │ │ blvc 0xdd8000 │ │ │ │ ldrbcs pc, [r4, #2243]! @ 0x8c3 @ │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ ldrsbtcs pc, [r8], r1 @ │ │ │ │ subne pc, r2, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -143801,18 +143801,18 @@ │ │ │ │ @ instruction: 0x2660f8d3 │ │ │ │ andcs pc, pc, #34 @ 0x22 │ │ │ │ rscseq pc, r0, #34 @ 0x22 │ │ │ │ andcs pc, r1, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ strbtcs pc, [r0], -r3, asr #17 @ │ │ │ │ vqsub.s8 q1, q6, q5 │ │ │ │ - andcs lr, r0, #920 @ 0x398 │ │ │ │ + andcs lr, r0, #984 @ 0x3d8 │ │ │ │ stmdbge r2, {r5, r9, sl, lr} │ │ │ │ ldcleq 0, cr15, [ip], #316 @ 0x13c │ │ │ │ - bicspl pc, r8, #68, 12 @ 0x4400000 │ │ │ │ + mvnspl pc, #68, 12 @ 0x4400000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ andspl pc, r1, sp, lsl #17 │ │ │ │ vcgt.s8 d25, d0, d2 │ │ │ │ vshl.s8 d22, d15, d0 │ │ │ │ @ instruction: 0xf8cd4324 │ │ │ │ movwls ip, #57372 @ 0xe01c │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ @@ -143828,28 +143828,28 @@ │ │ │ │ vmla.f16 d11, d14, d16 │ │ │ │ svclt 0x0000fa01 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #339968 @ 0x53000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, #1048576 @ 0x100000 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf0a72510 │ │ │ │ - @ instruction: 0xf500fb8b │ │ │ │ + @ instruction: 0xf500fb97 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 4, cr3, [pc, #684] @ 0x9cd50 │ │ │ │ @ instruction: 0xf5007b2e │ │ │ │ ldc 14, cr3, [pc, #672] @ 0x9cd4c │ │ │ │ @ instruction: 0xf8d36b2e │ │ │ │ @ instruction: 0xf50e20b8 │ │ │ │ stmdbmi r6, {r2, r3, r6, r7, sl, fp, sp, lr}^ │ │ │ │ @@ -143916,56 +143916,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01200000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ - eorseq pc, r4, r8, lsr #1 │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ + eorseq pc, r4, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf6424605 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xff6d8e9c │ │ │ │ + blx 0xff9d8e9c │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ @ instruction: 0x33abf504 │ │ │ │ ldmib r1, {r0, r1, r2, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ andlt r0, r3, r8, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1c48e58 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ @ instruction: 0xf2c40890 │ │ │ │ andls r1, r0, #196608 @ 0x30000 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfe958f08 │ │ │ │ + blx 0xfec58f08 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ - tstpcc r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + msrcc CPSR_fs, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strtcc pc, [fp], #1280 @ 0x500 │ │ │ │ blvc 0x11182fc │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ vbic.i32 q9, #134217728 @ 0x08000000 │ │ │ │ @@ -144056,32 +144056,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r0, r0, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01230000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r2, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ - eorseq pc, r4, r8, asr #3 │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ + eorseq pc, r4, r0, ror #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f8902c │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128] │ │ │ │ vmul.f d21, d4, d3[0] │ │ │ │ andls r1, r0, #49152 @ 0xc000 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9b8f0a7 │ │ │ │ + @ instruction: 0xf9c4f0a7 │ │ │ │ strtcc pc, [r8], #1280 @ 0x500 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ - msrcc CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ + teqpcc ip, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strcc pc, [fp, #1280]! @ 0x500 │ │ │ │ ldrbcc pc, [r4, #2244]! @ 0x8c4 @ │ │ │ │ stclvs 5, cr15, [ip], {4} │ │ │ │ blvc 0x12984dc │ │ │ │ ldmdaeq r8!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmiaeq r5, {r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -144184,32 +144184,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x9d00c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ - eorseq pc, r4, r8, lsr #10 │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ + eorseq pc, r4, r0, asr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f09230 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ vmvn.i16 q8, #17664 @ 0x4500 │ │ │ │ andls r1, r0, #8192 @ 0x2000 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf8b4f0a7 │ │ │ │ + @ instruction: 0xf8c0f0a7 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ - teqpcc r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + movtcc pc, #49733 @ 0xc245 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cdpcc 5, 10, cr15, cr11, cr0, {0} │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ blvc 0x11986e4 │ │ │ │ ldmdbeq r8!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmibeq r5, {r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -144310,30 +144310,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstne r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ - eorseq pc, r4, r8, asr #32 │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ + eorseq pc, r4, r0, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0xfe189434 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ strbcs r0, [r3], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ vmlsl.s8 q9, d1, d18 │ │ │ │ @ instruction: 0xf0a60a11 │ │ │ │ - @ instruction: 0xf500ffb3 │ │ │ │ + @ instruction: 0xf500ffbf │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 14, cr3, [pc, #684] @ 0x9d500 │ │ │ │ @ instruction: 0xf5007b4e │ │ │ │ @ instruction: 0xf50535a8 │ │ │ │ ldc 12, cr6, [pc, #816] @ 0x9d590 │ │ │ │ @ instruction: 0xf8d36b4d │ │ │ │ vqadd.s8 d18, d17, d28 │ │ │ │ @@ -144445,16 +144445,16 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ - eorseq pc, r4, r8, ror #11 │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ + eorseq pc, r4, r0, lsl #12 │ │ │ │ @ instruction: 0x33a8f500 │ │ │ │ tstcs pc, r0, lsl r5 @ │ │ │ │ mvnseq pc, r0, asr #5 │ │ │ │ stcpl 4, cr15, [r9], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r1], {193} @ 0xc1 │ │ │ │ smmlsmi r8, r3, r8, pc @ │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ @@ -144529,23 +144529,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf4778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #516096 @ 0x7e000 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf0a6022f │ │ │ │ - @ instruction: 0xf500fe0b │ │ │ │ + @ instruction: 0xf500fe17 │ │ │ │ @ instruction: 0xf50034a8 │ │ │ │ vhsub.s8 d19, d21, d26 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c43eab │ │ │ │ @ instruction: 0xf50435f4 │ │ │ │ ldc 3, cr6, [pc, #816] @ 0x9d8e8 │ │ │ │ @ instruction: 0xf5007b45 │ │ │ │ @ instruction: 0xf8d23cac │ │ │ │ @ instruction: 0xf8d210bc │ │ │ │ @@ -144652,15 +144652,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r1, r1, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 1) │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x89d804 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, lsr r0 @ │ │ │ │ + eorseq pc, r4, r4, asr r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf498c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -150453,15 +150453,15 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 0, APSR_nzcv, cr6, cr1, {5} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ vadd.i8 d19, d0, d1 │ │ │ │ - vsubw.s8 q9, q8, d24 │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ addlt r0, r7, r5, lsr r3 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ eormi pc, r0, r3, asr r8 @ │ │ │ │ cdp2 7, 1, cr15, cr4, cr12, {5} │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r1, {r0, r2, ip, pc} │ │ │ │ @@ -150479,15 +150479,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - @ instruction: 0x23a8f240 │ │ │ │ + biccs pc, r0, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f4b0 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdavs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [lr, #688] @ 0x2b0 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150506,15 +150506,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - @ instruction: 0x23a8f240 │ │ │ │ + biccs pc, r0, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f51c │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [r8, #688]! @ 0x2b0 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150533,15 +150533,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - @ instruction: 0x23a8f240 │ │ │ │ + biccs pc, r0, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f588 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdbvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r2, #-688]! @ 0xfffffd50 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150684,15 +150684,15 @@ │ │ │ │ strtmi r4, [r6], ip, lsr #13 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf8cd9b07 │ │ │ │ @ instruction: 0xf8cdc010 │ │ │ │ pop {r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c44070 │ │ │ │ svclt 0x0000bc55 │ │ │ │ - eorseq r0, r5, r8, asr #5 │ │ │ │ + eorseq r0, r5, r0, ror #5 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #26 │ │ │ │ addsmi r4, sp, #24117248 @ 0x1700000 │ │ │ │ b 0x1489e04 │ │ │ │ blls 0x242978 │ │ │ │ bl 0x1d8a610 │ │ │ │ ble 0x3e6624 │ │ │ │ @@ -150703,15 +150703,15 @@ │ │ │ │ strls r4, [r7], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r6], #-784 @ 0xfffffcf0 │ │ │ │ strls r4, [r5], #-1555 @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c540f0 │ │ │ │ svclt 0x0000bcbd │ │ │ │ - eorseq r0, r5, r8, lsr r3 │ │ │ │ + eorseq r0, r5, r0, asr r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3b5070 │ │ │ │ bls 0x2e2634 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ adcsmi r9, r4, #9216 @ 0x2400 │ │ │ │ @@ -150725,15 +150725,15 @@ │ │ │ │ @ instruction: 0xf7c441f0 │ │ │ │ ldc 12, cr11, [pc, #52] @ 0xa3698 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ pop {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf7c541f0 │ │ │ │ svclt 0x0000bf0d │ │ │ │ ... │ │ │ │ - eorseq r0, r5, r8, lsr #7 │ │ │ │ + eorseq r0, r5, r0, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x2b3898 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ svcls 0x000917dc │ │ │ │ svclt 0x000842b4 │ │ │ │ andle r4, sp, fp, lsr #5 │ │ │ │ @@ -150744,15 +150744,15 @@ │ │ │ │ strls lr, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0xff9615c8 │ │ │ │ smladls r6, r3, r6, r4 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c541f0 │ │ │ │ svclt 0x0000bc69 │ │ │ │ - eorseq r0, r5, r8, lsl r4 │ │ │ │ + eorseq r0, r5, r0, lsr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3cb2fc │ │ │ │ ldmib sp, {sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0x149c6fc │ │ │ │ adcmi r7, r3, #236, 6 @ 0xb0000003 │ │ │ │ ldrbmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ @@ -150766,35 +150766,35 @@ │ │ │ │ @ instruction: 0xf7c443f0 │ │ │ │ @ instruction: 0xf11ebbb9 │ │ │ │ movwls r3, #29695 @ 0x73ff │ │ │ │ ldrbtcc pc, [pc], #324 @ 0xa3714 @ │ │ │ │ pop {r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf7c643f0 │ │ │ │ svclt 0x0000bf49 │ │ │ │ - eorseq r0, r5, r8, lsl #9 │ │ │ │ + eorseq r0, r5, r0, lsr #9 │ │ │ │ @ instruction: 0xf04f4b06 │ │ │ │ blx 0x3a679e │ │ │ │ strmi r3, [r8], -r0, lsl #24 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf7c4c008 │ │ │ │ svclt 0x0000bb9f │ │ │ │ - ldrshteq r0, [r5], -r8 │ │ │ │ + eorseq r0, r5, r0, lsl r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120f9e0 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ strvs lr, [r8, #-2525]! @ 0xfffff623 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb r8!, {r1, r2, r9, ip, sp, lr, pc} │ │ │ │ + ldmdb r8!, {r1, r2, r9, ip, sp, lr, pc} │ │ │ │ blmi 0x102bf98 │ │ │ │ movwls r4, #37026 @ 0x90a2 │ │ │ │ tstls r0, #1610612745 @ 0x60000009 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ tsteq r1, r5, ror fp │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -150850,27 +150850,27 @@ │ │ │ │ stcls 6, cr4, [fp], #-128 @ 0xffffff80 │ │ │ │ ldrtmi r9, [sl], -sl, lsr #22 │ │ │ │ strls r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ blx 0xfe76177a │ │ │ │ vabd.s16 q7, , q10 │ │ │ │ svclt 0x0000faf3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r5, r8, ror #10 │ │ │ │ + eorseq r0, r5, r0, lsl #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x110fb10 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ strtpl lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldm r0, {r1, r2, r9, ip, sp, lr, pc} │ │ │ │ + stmia r0!, {r1, r2, r9, ip, sp, lr, pc} │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -150922,70 +150922,70 @@ │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ strmi pc, [r8], #-2818 @ 0xfffff4fe │ │ │ │ strls r9, [r2], #-2602 @ 0xfffff5d6 │ │ │ │ blx 0x1fe1894 │ │ │ │ vaba.s16 q7, , │ │ │ │ svclt 0x0000fa63 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r5, r0, ror r5 │ │ │ │ + eorseq r0, r5, r8, lsl #11 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5212 │ │ │ │ blls 0x1949e4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 6, cr15, cr12, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, ror r5 │ │ │ │ + mlaseq r5, r0, r5, r0 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b523a │ │ │ │ blls 0x194a0c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 5, cr15, cr8, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, ror #11 │ │ │ │ + eorseq r0, r5, r0, lsl #12 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5262 │ │ │ │ blls 0x194a34 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 4, cr15, cr4, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, asr r6 │ │ │ │ + eorseq r0, r5, r0, ror r6 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b528a │ │ │ │ blls 0x194a5c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 3, cr15, cr0, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, asr #13 │ │ │ │ + eorseq r0, r5, r0, ror #13 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b52b2 │ │ │ │ blls 0x194a84 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 1, cr15, cr12, cr4, {6} │ │ │ │ - eorseq r0, r5, r8, lsr r7 │ │ │ │ + eorseq r0, r5, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfac64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stccs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcs 2, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cfc88 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -150996,15 +150996,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfacb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stccs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcs 2, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cfcd4 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4510 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151018,15 +151018,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfacfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235350 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0x23a8f240 │ │ │ │ + biccs pc, r0, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151041,15 +151041,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfad58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x2353ac │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0x23a8f240 │ │ │ │ + biccs pc, r0, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151064,15 +151064,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfadb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235408 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0x23a8f240 │ │ │ │ + biccs pc, r0, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151087,15 +151087,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfae10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235464 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0x23a8f240 │ │ │ │ + biccs pc, r0, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151105,41 +151105,41 @@ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vsubl.s8 q9, d16, d24 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ stmdblt r0!, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vsubl.s8 q9, d16, d24 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ stmdblt r6, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d0, d1 │ │ │ │ - vsubl.s8 q9, d16, d24 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ ldrlt r0, [r0], #-565 @ 0xfffffdcb │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -151188,15 +151188,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ cdp2 7, 0, cr15, cr6, cr4, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, lsr r8 │ │ │ │ + eorseq r0, r5, r0, asr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -151241,15 +151241,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldc2 7, cr15, [ip, #784] @ 0x310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, lsr #17 │ │ │ │ + eorseq r0, r5, r0, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfb098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xffa4f7ab │ │ │ │ @@ -151279,15 +151279,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldc2l 7, cr15, [r0, #-784] @ 0xfffffcf0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, lsl r9 │ │ │ │ + eorseq r0, r5, r0, lsr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -151332,60 +151332,60 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r6], #784 @ 0x310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r5, r8, lsl #19 │ │ │ │ + eorseq r0, r5, r0, lsr #19 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b587a │ │ │ │ blls 0x19504c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xee1f30 │ │ │ │ - ldrshteq r0, [r5], -r8 │ │ │ │ + eorseq r0, r5, r0, lsl sl │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58a2 │ │ │ │ blls 0x195074 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x9e1f58 │ │ │ │ - eorseq r0, r5, r8, ror #20 │ │ │ │ + eorseq r0, r5, r0, lsl #21 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58ca │ │ │ │ blls 0x19509c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x4e1f80 │ │ │ │ - ldrsbteq r0, [r5], -r8 │ │ │ │ + ldrshteq r0, [r5], -r0 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b58f2 │ │ │ │ blls 0x1950c4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0xfffe1fa8 │ │ │ │ - eorseq r0, r5, r8, asr #22 │ │ │ │ + eorseq r0, r5, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stccs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcs 2, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d02c8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4910 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151396,15 +151396,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stccs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcs 2, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0314 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151415,15 +151415,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stccs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcs 2, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0360 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4930 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151434,15 +151434,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stccs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcs 2, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d03ac │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4940 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151453,15 +151453,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stccs 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + stclcs 2, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d03f8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4950 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151477,159 +151477,159 @@ │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5a96 │ │ │ │ blls 0x195268 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0xb6214c │ │ │ │ - eorseq r0, r5, r8, lsl #24 │ │ │ │ + eorseq r0, r5, r0, lsr #24 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5abe │ │ │ │ blls 0x195290 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x662174 │ │ │ │ - eorseq r0, r5, ip, asr ip │ │ │ │ + eorseq r0, r5, r4, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad306 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1025e │ │ │ │ - svclt 0x0000fdfd │ │ │ │ - ldrhteq r0, [r5], -r0 │ │ │ │ - eorseq r0, r5, r0, asr #25 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ + eorseq r0, r5, r8, asr #25 │ │ │ │ + ldrsbteq r0, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad362 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt sl, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e102a6 │ │ │ │ - svclt 0x0000fdcf │ │ │ │ - eorseq r0, r5, r0, lsr sp │ │ │ │ - eorseq r0, r5, r0, asr #26 │ │ │ │ + svclt 0x0000fddf │ │ │ │ + eorseq r0, r5, r8, asr #26 │ │ │ │ + eorseq r0, r5, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad3be │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt ip, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e102ee │ │ │ │ - svclt 0x0000fda1 │ │ │ │ - ldrhteq r0, [r5], -r0 │ │ │ │ - eorseq r0, r5, r0, asr #27 │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ + eorseq r0, r5, r8, asr #27 │ │ │ │ + ldrsbteq r0, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad41a │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdblt lr!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11236 │ │ │ │ - svclt 0x0000fd73 │ │ │ │ - eorseq r0, r5, r4, lsl lr │ │ │ │ - eorseq r0, r5, r4, lsr #28 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ + eorseq r0, r5, ip, lsr #28 │ │ │ │ + eorseq r0, r5, ip, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb006 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [sl, #-780] @ 0xfffffcf4 │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11245 │ │ │ │ - svclt 0x0000fd49 │ │ │ │ - eorseq r0, r5, r8, ror lr │ │ │ │ - eorseq r0, r5, r8, lsl #29 │ │ │ │ + svclt 0x0000fd59 │ │ │ │ + mlaseq r5, r0, lr, r0 │ │ │ │ + eorseq r0, r5, r0, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb05a │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r0], #780 @ 0x30c │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11259 │ │ │ │ - svclt 0x0000fd1f │ │ │ │ - ldrsbteq r0, [r5], -ip │ │ │ │ - eorseq r0, r5, ip, ror #29 │ │ │ │ + svclt 0x0000fd2f │ │ │ │ + ldrshteq r0, [r5], -r4 │ │ │ │ + eorseq r0, r5, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -151639,22 +151639,22 @@ │ │ │ │ blls 0x1d44bc │ │ │ │ ldc2 7, cr15, [r8], {194} @ 0xc2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, r4, r5, asr #4 │ │ │ │ + rscsvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1e16216 │ │ │ │ - svclt 0x0000fceb │ │ │ │ - eorseq r0, r5, r0, asr #30 │ │ │ │ + svclt 0x0000fcfb │ │ │ │ + eorseq r0, r5, r8, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -151664,22 +151664,22 @@ │ │ │ │ blls 0x1d4520 │ │ │ │ blx 0xffa6241e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscvs pc, r4, r5, asr #4 │ │ │ │ + rscsvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e11268 │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ - eorseq r0, r5, r0, asr pc │ │ │ │ + svclt 0x0000fcc9 │ │ │ │ + eorseq r0, r5, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r0, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @@ -151687,23 +151687,23 @@ │ │ │ │ @ instruction: 0xf7c67b00 │ │ │ │ ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d5, d0 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vsra.s64 q11, q0, #64 │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ blmi 0x1a4650 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 1, cr15, [ip], {225} @ 0xe1 │ │ │ │ + ldc2 1, cr15, [ip], {225} @ 0xe1 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r0, r5, r0, ror #30 │ │ │ │ + eorseq r0, r5, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blls 0x23602c │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ ldc 1, cr13, [pc, #116] @ 0xa4638 │ │ │ │ @@ -151718,23 +151718,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46084614 │ │ │ │ stcmi 6, cr4, [fp], {33} @ 0x21 │ │ │ │ strls r4, [r6], #-1634 @ 0xfffff99e │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c34010 │ │ │ │ andcs fp, r0, pc, lsl ip │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 5, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 1, 6, cr15, cr8, cr9, {5} │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r0, r5, r0, ror pc │ │ │ │ - eorseq r0, r5, ip, lsl #31 │ │ │ │ + eorseq r0, r5, r8, lsl #31 │ │ │ │ + eorseq r0, r5, r4, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, lr, lsl #13 │ │ │ │ blls 0x22e640 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -151752,107 +151752,107 @@ │ │ │ │ @ instruction: 0x46724611 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0x4c0cfb0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c34010 │ │ │ │ ldrdcs fp, [r0], -fp @ │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 1, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 1, 2, cr15, cr4, cr9, {5} │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r5, ip, pc, r0 @ │ │ │ │ - ldrsbteq r0, [r5], -r4 │ │ │ │ + ldrhteq r0, [r5], -r4 │ │ │ │ + eorseq r0, r5, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb2da │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xfece25e8 │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e112cf │ │ │ │ - svclt 0x0000fbdf │ │ │ │ - eorseq r0, r5, r4, ror #31 │ │ │ │ - ldrshteq r0, [r5], -r4 │ │ │ │ + svclt 0x0000fbef │ │ │ │ + ldrshteq r0, [r5], -ip │ │ │ │ + eorseq r1, r5, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb32e │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xfe26263c │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1220a │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ - eorseq r1, r5, r8, asr #32 │ │ │ │ - eorseq r1, r5, r8, asr r0 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ + eorseq r1, r5, r0, rrx │ │ │ │ + eorseq r1, r5, r0, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb382 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x17e2690 │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1224e │ │ │ │ - svclt 0x0000fb8b │ │ │ │ - eorseq r1, r5, ip, lsr #1 │ │ │ │ - ldrhteq r1, [r5], -ip │ │ │ │ + svclt 0x0000fb9b │ │ │ │ + eorseq r1, r5, r4, asr #1 │ │ │ │ + ldrsbteq r1, [r5], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb3d6 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xd626e4 │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e12289 │ │ │ │ - svclt 0x0000fb61 │ │ │ │ - eorseq r1, r5, r0, lsl r1 │ │ │ │ - eorseq r1, r5, r0, lsr #2 │ │ │ │ + svclt 0x0000fb71 │ │ │ │ + eorseq r1, r5, r8, lsr #2 │ │ │ │ + eorseq r1, r5, r8, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfba04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -151906,22 +151906,22 @@ │ │ │ │ blls 0x1a78fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ blx 0xe27e8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r4, r5, asr #4 │ │ │ │ + andvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e1229e │ │ │ │ - svclt 0x0000fad5 │ │ │ │ - eorseq r1, r5, r4, ror r1 │ │ │ │ + svclt 0x0000fae5 │ │ │ │ + eorseq r1, r5, ip, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfbb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstle r7, r2, lsl #16 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ @@ -151931,22 +151931,22 @@ │ │ │ │ blls 0x1a7960 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf9cef7c2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x61b8f245 │ │ │ │ + bicsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, r4, r5, asr #4 │ │ │ │ + andvc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e122a6 │ │ │ │ - svclt 0x0000faa3 │ │ │ │ - eorseq r1, r5, r4, lsl #3 │ │ │ │ + svclt 0x0000fab3 │ │ │ │ + mlaseq r5, ip, r1, r1 │ │ │ │ svceq 0x0001f011 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ rscscs fp, pc, #20, 30 @ 0x50 │ │ │ │ streq r2, [fp, r0, lsl #4] │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ smlsldxeq r4, fp, pc, r2 @ │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @@ -152014,22 +152014,22 @@ │ │ │ │ stmibvs r2, {r2, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r3, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - teqpcc r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movtcc pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpvc r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvc pc, r0, r5, asr #4 │ │ │ │ + eorsvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9faf1e1 │ │ │ │ + blx 0x361244 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebfbcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x4603c058 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0x4608d017 │ │ │ │ @@ -152041,21 +152041,21 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andeq lr, ip, #164864 @ 0x28400 │ │ │ │ pop {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7b04008 │ │ │ │ pop {r0, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7b04008 │ │ │ │ vmul.i8 , , │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ blmi 0x124bd8 │ │ │ │ andne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf9c8f1e1 │ │ │ │ - eorseq r1, r5, r8, asr #6 │ │ │ │ + @ instruction: 0xf9d8f1e1 │ │ │ │ + eorseq r1, r5, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfbd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ umulllt r2, r5, r6, r3 │ │ │ │ tstls r3, ip, lsl r8 │ │ │ │ @@ -153698,19 +153698,19 @@ │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [r9, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfd6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x1269b4 │ │ │ │ strdls r2, [r0], -sp │ │ │ │ - cdp2 1, 14, cr15, cr6, cr7, {5} │ │ │ │ - eorseq r1, r5, ip, asr r3 │ │ │ │ + cdp2 1, 15, cr15, cr2, cr7, {5} │ │ │ │ + eorseq r1, r5, r4, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfd70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r1!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @@ -154032,455 +154032,461 @@ │ │ │ │ strmi r0, [r3], #-0 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ stmiblt ip, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r9, r7, r8, ror r1 │ │ │ │ beq 0xfe393e20 │ │ │ │ cdpne 3, 8, cr15, cr1, cr1, {6} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ andeq pc, pc, #1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + stccs 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ vaddw.u8 q11, , d3 │ │ │ │ - @ instruction: 0xf8c04303 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - sbcvs r2, r2, r3, lsl #2 │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ + @ instruction: 0xf8c05300 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + sbcvs r1, r2, r1, lsl #2 │ │ │ │ + cmpvs r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ vsubl.u8 q9, d1, d1 │ │ │ │ bl 0x132e7c │ │ │ │ subseq r0, fp, ip, asr #4 │ │ │ │ stmib r0, {r0, r7, sp, lr}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - vsubw.u8 q9, , d1 │ │ │ │ - bl 0x17739c │ │ │ │ - subvs r0, r3, ip, asr #6 │ │ │ │ - vmlsl.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031181 │ │ │ │ - subseq r0, r2, ip, lsl r3 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1868ee8 │ │ │ │ - bleq 0xff365cc4 │ │ │ │ + movtcs pc, #9153 @ 0x23c1 @ │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + blx 0x3b9b9c │ │ │ │ + bl 0x165aa0 │ │ │ │ + beq 0xfe3673a8 │ │ │ │ + orrne pc, r1, r1, asr #7 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + andgt lr, r0, #192, 18 @ 0x300000 │ │ │ │ + addvs r4, r3, fp, lsl #6 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + blx 0x1868eec │ │ │ │ + bleq 0xff365cc8 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u , d17, d3[2] │ │ │ │ vsubl.u8 , d1, d3 │ │ │ │ - smlabtvs r2, r0, ip, r5 │ │ │ │ + tstvs r2, r3, lsl #24 │ │ │ │ vshr.u64 d16, d11, #63 │ │ │ │ - @ instruction: 0xf8c04203 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ + @ instruction: 0xf8c052c0 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ orrvs r2, r3, r3, lsl #2 │ │ │ │ - smlalbtvs r6, r1, r2, r0 │ │ │ │ + smlalbbvs r6, r1, r2, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - andcs r1, r1, #256 @ 0x100 │ │ │ │ - andsgt pc, r8, r0, asr #17 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + movwcs r4, #7171 @ 0x1c03 │ │ │ │ + @ instruction: 0xf8c061c2 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ stmib r0, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - addvs r4, r2, r3, lsl #6 │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x3c03e9c0 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movtcs pc, #961 @ 0x3c1 @ │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - addvs r6, r3, r2 │ │ │ │ - vmlal.u , d17, d2[2] │ │ │ │ - @ instruction: 0xf8c03303 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - sbcvs r3, r1, r4, lsl #4 │ │ │ │ + vsubl.u8 , d1, d0 │ │ │ │ + @ instruction: 0xf8c01201 │ │ │ │ + @ instruction: 0xf001c010 │ │ │ │ + addvs r0, r3, pc, lsl #2 │ │ │ │ + andne lr, r5, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + subvs r2, r2, r0, lsl #25 │ │ │ │ + sbclt r6, sl, #195 @ 0xc3 │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + smlalbtcs pc, r0, r1, r3 @ │ │ │ │ + andcc lr, r4, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ - b 0x11675c0 │ │ │ │ + b 0x11675c4 │ │ │ │ vst2.8 {d0-d3}, [r2], ip │ │ │ │ subsmi r1, sl, r0, lsl #4 │ │ │ │ vst1.16 {d0-d3}, [r3], fp │ │ │ │ vcgt.u8 d16, d17, d0 │ │ │ │ subsmi r6, r3, r0, lsl #3 │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe393fcc │ │ │ │ - @ instruction: 0xf0032200 │ │ │ │ - subvs r0, r2, ip, lsl r3 │ │ │ │ - addne pc, r1, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - @ instruction: 0xf8c04313 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - @ instruction: 0xf8c01c01 │ │ │ │ - vaddl.u8 q15, d1, d12 │ │ │ │ - @ instruction: 0xf8c04103 │ │ │ │ - tstvs r3, r4, lsl r0 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + beq 0xfe393fd0 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + @ instruction: 0xf0032201 │ │ │ │ + @ instruction: 0xf8c0031c │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + andvs r4, r2, r3, lsl #24 │ │ │ │ + andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + orrne pc, r1, r1, asr #7 │ │ │ │ + cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + stmib r0, {r0, sl, fp, sp, lr, pc}^ │ │ │ │ + andcs r3, r0, r4, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + stmib r0, {r0, r1, r7, sp, lr}^ │ │ │ │ + vsubl.u8 q14, d1, d0 │ │ │ │ + vsubl.u8 , d1, d3 │ │ │ │ + stmib r0, {r0, r1, r8, sp}^ │ │ │ │ + andcs r1, r0, r3, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + cmpvs r2, r1, lsl #24 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stmib r0, {r0, r1, r6, r7, r8, sp, lr}^ │ │ │ │ + vsubl.u8 q14, d1, d3 │ │ │ │ + orrvs r5, r3, r0, asr #4 │ │ │ │ + bicpl pc, r0, r1, asr #7 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf8c06083 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - subvs r3, r2, r3, lsl #6 │ │ │ │ - smlabtcs r3, r1, r3, pc @ │ │ │ │ - movwne lr, #14784 @ 0x39c0 │ │ │ │ + @ instruction: 0xf0012300 │ │ │ │ + sbcvs r0, r2, pc, lsl #24 │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + movwcc lr, #2496 @ 0x9c0 │ │ │ │ + bicpl pc, r0, r1, asr #7 │ │ │ │ + addvs r6, r1, r2, lsl #2 │ │ │ │ + movwcc lr, #27072 @ 0x69c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - @ instruction: 0xf0015c40 │ │ │ │ - bicvs r0, r3, pc, lsl #4 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vaddw.u8 q11, , d3 │ │ │ │ - smlalbtvs r5, r2, r0, r3 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwcs r6, #4227 @ 0x1083 │ │ │ │ - smlabtgt r3, r0, r9, lr │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - @ instruction: 0xf0014c03 │ │ │ │ - @ instruction: 0xf8c0020f │ │ │ │ - orrvs ip, r3, ip │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - @ instruction: 0xf8c051c0 │ │ │ │ - addvs ip, r1, r0, lsl r0 │ │ │ │ - stmib r0, {r1, r6, r8, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ mvnseq pc, #3 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + b 0x117a4c4 │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ subpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - and lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - stmib r0, {r6, r7, r8, ip, lr}^ │ │ │ │ - addvs r2, r1, r4, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001090b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - andcs r0, r0, #240, 6 @ 0xc0000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - cmpvs r3, r3, lsl #24 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + and pc, ip, r0, asr #17 │ │ │ │ bicpl pc, r0, r1, asr #7 │ │ │ │ - stmib r0, {r0, r1, r8, sp, lr}^ │ │ │ │ + @ instruction: 0xf8c06143 │ │ │ │ + stmib r0, {r4, lr, pc}^ │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf0014c03 │ │ │ │ + andvs r0, r3, pc, lsl #4 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + stmdbeq r9, {r6, r7, r8, r9, ip, lr} │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + mvnseq pc, r1 │ │ │ │ + tstmi r1, #131 @ 0x83 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bleq 0xff32914c │ │ │ │ - vst3.8 {d11,d13,d15}, [r3 :256], r0 │ │ │ │ - sbclt r6, ip, #224, 6 @ 0x80000003 │ │ │ │ - vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ - subsmi r6, sl, r0, lsl #4 │ │ │ │ - cdppl 3, 0, cr15, cr0, cr1, {6} │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - b 0x14938a8 │ │ │ │ + blx 0x186914c │ │ │ │ + @ instruction: 0xf403fc81 │ │ │ │ + bleq 0xff33fca8 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + ldrlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ + b 0x14938a4 │ │ │ │ vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ - @ instruction: 0xf1bc2103 │ │ │ │ - ldmdale ip, {r0, r1, r8, r9, sl, fp} │ │ │ │ + @ instruction: 0xf1bc4e03 │ │ │ │ + stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - andseq r1, r3, #393216 @ 0x60000 │ │ │ │ - andcc pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - sbcvs r2, r3, r0, lsl #4 │ │ │ │ - str lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - smlabbvs r2, r1, r0, r6 │ │ │ │ + ldrne r0, [sp, -r4, lsl #4] │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + @ instruction: 0xf8c02c03 │ │ │ │ + vaddl.u8 q15, d1, d4 │ │ │ │ + stmib r0, {r8, ip, lr}^ │ │ │ │ + @ instruction: 0xf8c03203 │ │ │ │ + andvs ip, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf04fbd30 │ │ │ │ - blx 0x12f57e │ │ │ │ - strb pc, [sp, r3, lsl #6]! @ │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - @ instruction: 0xf043e7ea │ │ │ │ + @ instruction: 0xf04fbd10 │ │ │ │ + blx 0x133582 │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf04fe7e7 │ │ │ │ + blx 0x12f58e │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf043e7e1 │ │ │ │ ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7e7 │ │ │ │ + svclt 0x0000e7dd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfdf94 │ │ │ │ + bl 0xfebfdfa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r4, [r4], sp │ │ │ │ @ instruction: 0xf890b11c │ │ │ │ ldrdlt r2, [r2, #-14] │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r3, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blcs 0xf85d8 │ │ │ │ + blcs 0xf85e4 │ │ │ │ @ instruction: 0xf646d12a │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mlacs r2, r6, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ ldmdavs sp, {r0, r1, r9, ip, pc} │ │ │ │ - ldc2 7, cr15, [r6], {169} @ 0xa9 │ │ │ │ + ldc2 7, cr15, [r0], {169} @ 0xa9 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x176ba0 │ │ │ │ + bls 0x176bac │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c585b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x167438 │ │ │ │ + bl 0x167444 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffaef7a9 │ │ │ │ + @ instruction: 0xffa8f7a9 │ │ │ │ strtmi r2, [r0], -r2, lsl #6 │ │ │ │ strdlt r6, [r4], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsvc pc, ip, r5, asr #4 │ │ │ │ + adcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1df6248 │ │ │ │ - svclt 0x0000f841 │ │ │ │ - umulleq r8, r7, r4, sp │ │ │ │ - eorseq r1, r5, r0, lsl #7 │ │ │ │ + svclt 0x0000f84b │ │ │ │ + addeq r8, r7, r8, lsl #27 │ │ │ │ + mlaseq r5, r8, r3, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe044 │ │ │ │ + bl 0xfebfe050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r3, [r5], sp │ │ │ │ - bllt 0x1b78664 │ │ │ │ + bllt 0x1b78670 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ smullseq pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs sp!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - mcrr2 7, 10, pc, sl, cr9 @ │ │ │ │ + mcrr2 7, 10, pc, r4, cr9 @ │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ - bl 0x16f688 │ │ │ │ + bl 0x16f694 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff62f7a9 │ │ │ │ + @ instruction: 0xff5cf7a9 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf7a830de │ │ │ │ - @ instruction: 0xf44fff65 │ │ │ │ + @ instruction: 0xf44fff5f │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7b09003 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7ae4601 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7b072a4 │ │ │ │ - sbfx pc, fp, #30, #26 │ │ │ │ - strdeq r8, [r7], lr │ │ │ │ + sbfx pc, r5, #30, #26 │ │ │ │ + strdeq r8, [r7], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe0f4 │ │ │ │ + bl 0xfebfe100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7a89101 │ │ │ │ - stmdbls r1, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ae9000 │ │ │ │ - bls 0xe556c │ │ │ │ + bls 0xe5560 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - svclt 0x0000b913 │ │ │ │ + svclt 0x0000b90d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe128 │ │ │ │ + bl 0xfebfe134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7a82496 │ │ │ │ - vmax.f32 d31, d3, d25 │ │ │ │ + vmax.f32 d31, d3, d19 │ │ │ │ @ instruction: 0x46051234 │ │ │ │ @ instruction: 0xf7b06821 │ │ │ │ - @ instruction: 0x4629febf │ │ │ │ + @ instruction: 0x4629feb9 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8dcf7ae │ │ │ │ + @ instruction: 0xf8d6f7ae │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ eorsne pc, r4, #805306372 @ 0x30000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x001ef7b0 │ │ │ │ + svclt 0x0018f7b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe168 │ │ │ │ + bl 0xfebfe174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7a82496 │ │ │ │ - vmax.f32 d31, d3, d9 │ │ │ │ + vmax.f32 d31, d3, d3 │ │ │ │ @ instruction: 0x46051234 │ │ │ │ @ instruction: 0xf7b06821 │ │ │ │ - @ instruction: 0x4629fe9f │ │ │ │ + @ instruction: 0x4629fe99 │ │ │ │ andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8bcf7ae │ │ │ │ + @ instruction: 0xf8b6f7ae │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ eorsne pc, r4, #805306372 @ 0x30000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr14, cr0, {5} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr8, cr0, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfe1a8 │ │ │ │ + bl 0xfebfe1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7ad4604 │ │ │ │ - vmax.f32 d31, d30, d19 │ │ │ │ + vrecps.f32 d31, d30, d13 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46212396 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xff36f7ad │ │ │ │ + @ instruction: 0xff30f7ad │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ad4010 │ │ │ │ - svclt 0x0000bff9 │ │ │ │ - blx 0x186940c │ │ │ │ - bleq 0xff3661e8 │ │ │ │ + svclt 0x0000bff3 │ │ │ │ + blx 0x1869418 │ │ │ │ + bleq 0xff3661f4 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ sbcslt r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x14943fc │ │ │ │ + b 0x1494408 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ ldrne r0, [sp, -r4, lsl #4] │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - sbcvs r0, r3, r1, lsl #24 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - mrsvs r2, LR_svc │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ + sbcvs r0, r3, r0, lsl #24 │ │ │ │ + movwcs r6, #4161 @ 0x1041 │ │ │ │ + @ instruction: 0xf8c06102 │ │ │ │ + andvs ip, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ andcs r3, r0, #256 @ 0x100 │ │ │ │ vqrdmulh.s d15, d3, d12 │ │ │ │ @ instruction: 0xf04fe7e7 │ │ │ │ andcs r2, r0, #256 @ 0x100 │ │ │ │ vqrdmulh.s d15, d3, d12 │ │ │ │ @ instruction: 0xf043e7e1 │ │ │ │ ldmibeq r2, {r7, r8, r9}^ │ │ │ │ svclt 0x0000e7dd │ │ │ │ - blx 0x1869488 │ │ │ │ - bleq 0xff366264 │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + blx 0x1869494 │ │ │ │ + @ instruction: 0xf403fc81 │ │ │ │ + bleq 0xff33fff0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - ldrlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ - b 0x1493be0 │ │ │ │ - vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ - vmull.p8 , d1, d0 │ │ │ │ - @ instruction: 0xf1bc2103 │ │ │ │ - ldmdale sp, {r0, r1, r8, r9, sl, fp} │ │ │ │ + strlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ + b 0x1493bec │ │ │ │ + @ instruction: 0xf1bc2c12 │ │ │ │ + stmdale r7!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - andseq r1, r4, #98304 @ 0x18000 │ │ │ │ - andcc pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - sbcvs r2, r3, r0, lsl #4 │ │ │ │ - addvs r2, r1, r0, lsl #6 │ │ │ │ - movw lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r2, lsl #2 │ │ │ │ + bne 0x8a78a0 │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + @ instruction: 0xf04f2200 │ │ │ │ + sbcvs r0, r3, r0, lsl #24 │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ + vaddw.u8 q11, , d2 │ │ │ │ + addvs r5, r3, r0, lsl #2 │ │ │ │ + andcs r6, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - bl 0x1a106c │ │ │ │ - strb r4, [r9, r3, lsl #6]! │ │ │ │ + @ instruction: 0xf04f0c00 │ │ │ │ + stclt 14, cr0, [r0, #-0] │ │ │ │ + stccc 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + blx 0x3af8ca │ │ │ │ + strb pc, [r4, r3, lsl #6]! @ │ │ │ │ + stccs 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + blx 0x3af8d6 │ │ │ │ + ldrb pc, [lr, r3, lsl #6] @ │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ - ubfx r0, r2, #19, #7 │ │ │ │ + @ instruction: 0xe7da09d2 │ │ │ │ ldmdbvs r2, {r1, fp, sp, lr}^ │ │ │ │ strle r0, [r6, #-1043] @ 0xfffffbed │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stclvs 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ - blvs 0xff301304 │ │ │ │ + blvs 0xff30131c │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x12647c │ │ │ │ - bls 0xaf134 │ │ │ │ + blls 0x126464 │ │ │ │ + bls 0xaf14c │ │ │ │ sbcsvs r6, r8, r9, asr sp │ │ │ │ ldrvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -154492,190 +154498,190 @@ │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stclvs 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ - blvs 0xff301364 │ │ │ │ + blvs 0xff30137c │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x12641c │ │ │ │ - bls 0xaf188 │ │ │ │ + blls 0x126404 │ │ │ │ + bls 0xaf1a0 │ │ │ │ sbcsvs r6, r8, r9, asr sp │ │ │ │ ldrvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe390 │ │ │ │ + bl 0xfebfe3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ - streq pc, [pc], #-0 @ 0xa71a0 │ │ │ │ + streq pc, [pc], #-0 @ 0xa71b8 │ │ │ │ strle r0, [ip, #-1475]! @ 0xfffffa3d │ │ │ │ andeq pc, r8, #164, 2 @ 0x29 │ │ │ │ svclt 0x00882a03 │ │ │ │ stmdble r6, {r0, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7a8bd70 │ │ │ │ - @ instruction: 0xf646fde5 │ │ │ │ + @ instruction: 0xf646fdd9 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6042196 │ │ │ │ strmi r4, [r4], -ip, asr #4 │ │ │ │ stmdavs r9, {r1, r4, r7} │ │ │ │ - ldc2l 7, cr15, [r6, #-704]! @ 0xfffffd40 │ │ │ │ + stc2l 7, cr15, [sl, #-704]! @ 0xfffffd40 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0x4630fa17 │ │ │ │ + ldrtmi pc, [r0], -fp, lsl #20 @ │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - andcs pc, r0, r7, ror #27 │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7a8bd70 │ │ │ │ - @ instruction: 0xf646fdc5 │ │ │ │ + @ instruction: 0xf646fdb9 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vand d18, d30, d6 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d20, d6 │ │ │ │ @ instruction: 0x46046215 │ │ │ │ stmdavs r9, {r0, r8, r9, ip, pc} │ │ │ │ ldclvs 0, cr0, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xfff2f7b0 │ │ │ │ + @ instruction: 0xffe6f7b0 │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf7b56d59 │ │ │ │ - @ instruction: 0xe7d3fb53 │ │ │ │ + ldrb pc, [r3, r7, asr #22] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe438 │ │ │ │ + bl 0xfebfe450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - stc2 7, cr15, [r0, #824] @ 0x338 │ │ │ │ + ldc2l 7, cr15, [r4, #-824]! @ 0xfffffcc8 │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - ldc2 7, cr15, [ip, #724]! @ 0x2d4 │ │ │ │ + ldc2 7, cr15, [r0, #724]! @ 0x2d4 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-164]! @ 0xffffff5c │ │ │ │ + stclvs 12, cr15, [r3, #-116]! @ 0xffffff8c │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - ldc2 7, cr15, [lr, #724] @ 0x2d4 │ │ │ │ + ldc2 7, cr15, [r2, #724] @ 0x2d4 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x462a2396 │ │ │ │ - blvs 0xff6f8b20 │ │ │ │ - stc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + blvs 0xff6f8b38 │ │ │ │ + stc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf7b565a3 │ │ │ │ - movwcs pc, #11673 @ 0x2d99 @ │ │ │ │ + movwcs pc, #11661 @ 0x2d8d @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - fstmdbxvs r3!, {d31-d152} @ Deprecated │ │ │ │ + fstmdbxvs r3!, {d31-d146} @ Deprecated │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7b565a3 │ │ │ │ - @ instruction: 0xe7c7fd79 │ │ │ │ + strb pc, [r7, sp, ror #26] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfe4ec │ │ │ │ + bl 0xfebfe504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8904611 │ │ │ │ ldrdlt r2, [r4], sp │ │ │ │ - bllt 0x1138b10 │ │ │ │ - bcs 0x1c160c │ │ │ │ + bllt 0x1138b28 │ │ │ │ + bcs 0x1c1624 │ │ │ │ stmdale r6, {r0, r3, ip, lr, pc} │ │ │ │ eorsle r2, fp, r3, lsl #20 │ │ │ │ andlt r4, r4, sl, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bcs 0x421148 │ │ │ │ + bcs 0x421160 │ │ │ │ vand d29, d14, d20 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2196 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fd6bc9 │ │ │ │ - blls 0x1a6254 │ │ │ │ + blls 0x1a623c │ │ │ │ ldrmi r6, [sl], #-3426 @ 0xfffff29e │ │ │ │ @ instruction: 0xf7b565a2 │ │ │ │ - movwcs pc, #11603 @ 0x2d53 @ │ │ │ │ + movwcs pc, #11591 @ 0x2d47 @ │ │ │ │ andlt r6, r4, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2196 │ │ │ │ - blvs 0xff30bf6c │ │ │ │ - blx 0xfec6535a │ │ │ │ - blls 0x1828f0 │ │ │ │ + blvs 0xff30bf84 │ │ │ │ + blx 0xfe965372 │ │ │ │ + blls 0x182908 │ │ │ │ rscvs r2, r1, r3, lsl #2 │ │ │ │ strvs r4, [r2, #1050]! @ 0x41a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x16784c │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x167864 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a6221b │ │ │ │ svclt 0x0000ff99 │ │ │ │ - mlaseq r5, r4, r3, r1 │ │ │ │ + eorseq r1, r5, ip, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe5a8 │ │ │ │ + bl 0xfebfe5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0xb00b8 │ │ │ │ + blcs 0xb00d0 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ @ instruction: 0xf1bcc0d9 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ ldreq r6, [r2, sl, lsl #16] │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ stmvs r3, {r0, r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-16] │ │ │ │ - bne 0xfe738c0c │ │ │ │ + bne 0xfe738c24 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fb6b │ │ │ │ + @ instruction: 0xf894fb5f │ │ │ │ @ instruction: 0xf08000d9 │ │ │ │ @ instruction: 0xf7a90001 │ │ │ │ - @ instruction: 0xf646f987 │ │ │ │ + @ instruction: 0xf646f97b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d16, d6 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2 7, cr15, [r2], {176} @ 0xb0 │ │ │ │ + ldc2l 7, cr15, [r6], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ stmdavs fp!, {r0, r3, r4, r6, r7} │ │ │ │ tstpeq r3, r2 @ p-variant is OBSOLETE │ │ │ │ - bne 0x176fc18 │ │ │ │ + bne 0x176fc30 │ │ │ │ svclt 0x000c4290 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0x46204419 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -154690,330 +154696,330 @@ │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ stmdbeq pc, {r0, r1, ip, sp, lr, pc} @ │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf7a86588 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #25 @ │ │ │ │ + ldrtmi pc, [r1], -r1, lsl #25 @ │ │ │ │ @ instruction: 0xf0454682 │ │ │ │ @ instruction: 0xf7ad0503 │ │ │ │ - @ instruction: 0xf7a8fc9d │ │ │ │ - svccs 0x000ffc85 │ │ │ │ + @ instruction: 0xf7a8fc91 │ │ │ │ + svccs 0x000ffc79 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x565492 │ │ │ │ - ldc2l 7, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ + blx 0x2654aa │ │ │ │ + stc2l 7, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1654b2 │ │ │ │ - ldc2 7, cr15, [sl], {168} @ 0xa8 │ │ │ │ + blx 0xffe654c8 │ │ │ │ + stc2 7, cr15, [lr], {168} @ 0xa8 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {4} │ │ │ │ - blcs 0x4bb28c │ │ │ │ + blcs 0x4bb2a4 │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf7b54631 │ │ │ │ - ldmdbmi r7, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r7, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1!, {r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf7b94451 │ │ │ │ - andlt pc, r2, pc, asr r8 @ │ │ │ │ + andlt pc, r2, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - mrrc2 7, 10, pc, r0, cr13 @ │ │ │ │ - ldc2 7, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ + mcrr2 7, 10, pc, r4, cr13 @ │ │ │ │ + stc2 7, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - mcrr2 7, 10, pc, r2, cr13 @ │ │ │ │ + ldc2 7, cr15, [r6], #-692 @ 0xfffffd4c │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - umulleq r8, r7, r4, r6 │ │ │ │ + addeq r8, r7, ip, ror r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl #16 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7a84690 │ │ │ │ - mcrcs 12, 0, pc, cr15, cr9, {0} @ │ │ │ │ + cdpcs 12, 0, cr15, cr15, cr13, {0} │ │ │ │ teqle lr, r5, lsl #12 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfea65568 │ │ │ │ + blx 0xfe765580 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt fp, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0xf897fc7f │ │ │ │ + @ instruction: 0xf897fc73 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x40161c │ │ │ │ + blcs 0x401634 │ │ │ │ strtmi sp, [r8], -lr, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ andeq pc, r1, #200, 2 @ 0x32 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ad0092 │ │ │ │ - @ instruction: 0xe7dcfc5d │ │ │ │ + @ instruction: 0xe7dcfc51 │ │ │ │ vmlsl.s8 , d8, d15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - mrrc2 7, 10, pc, r4, cr13 @ │ │ │ │ + mcrr2 7, 10, pc, r8, cr13 @ │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ad1026 │ │ │ │ - strb pc, [r1, r5, ror #23] @ │ │ │ │ - blcs 0xc1a80 │ │ │ │ - bmi 0x3db92c │ │ │ │ + @ instruction: 0xe7c1fbd9 │ │ │ │ + blcs 0xc1a98 │ │ │ │ + bmi 0x3db944 │ │ │ │ svceq 0x0070ee1d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x009cf851 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - blx 0xfe7e54ca │ │ │ │ + blx 0xfe4e54e2 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq r8, r7, r0, ror r5 │ │ │ │ + addeq r8, r7, r8, asr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrcc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe84c │ │ │ │ + bl 0xfebfe864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r5], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - bls 0x1264bc │ │ │ │ - bcs 0x478e74 │ │ │ │ + bls 0x1264a4 │ │ │ │ + bcs 0x478e8c │ │ │ │ @ instruction: 0xf895d131 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8f10 │ │ │ │ + blcs 0xb8f28 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vpmax.s8 d31, d14, d19 │ │ │ │ + vpmin.s8 d31, d14, d7 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6b04dc │ │ │ │ + blvs 0xff6b04f4 │ │ │ │ @ instruction: 0xf06f2103 │ │ │ │ rscvs r0, r9, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - @ instruction: 0x4621ffbf │ │ │ │ + @ instruction: 0x4621ffb3 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xffbaf7ad │ │ │ │ + @ instruction: 0xffaef7ad │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xc65572 │ │ │ │ + blx 0x96558a │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [fp, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d16 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r2, #5014 @ 0x1396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x1c65592 │ │ │ │ + blx 0x19655aa │ │ │ │ ldrb r9, [r0, r1, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe900 │ │ │ │ + bl 0xfebfe918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - bls 0x126408 │ │ │ │ - bcs 0x478f2c │ │ │ │ + bls 0x1263f0 │ │ │ │ + bcs 0x478f44 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8fa4 │ │ │ │ + blcs 0xb8fbc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vmla.i8 , q15, │ │ │ │ + vmul.i8 d31, d30, d29 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stclvs 3, cr2, [r1, #-600]! @ 0xfffffda8 │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0x154c344 │ │ │ │ + bne 0x154c35c │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ - blvs 0xfe6f8370 │ │ │ │ - @ instruction: 0xf9baf7fd │ │ │ │ + blvs 0xfe6f8388 │ │ │ │ + @ instruction: 0xf9aef7fd │ │ │ │ tstcs r3, r1, lsl #22 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ strtmi r6, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf7ad6bd8 │ │ │ │ - qsaxmi pc, r9, r9 @ │ │ │ │ + strtmi pc, [r9], -sp, asr #30 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff54f7ad │ │ │ │ + @ instruction: 0xff48f7ad │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xff2e563c │ │ │ │ + blx 0xfefe5654 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [r3, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d16 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r2, #5014 @ 0x1396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x2e565e │ │ │ │ + blx 0xfffe5674 │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ svceq 0x001b30d8 │ │ │ │ @ instruction: 0xf8d0d04f │ │ │ │ vshr.u64 q9, q0, #62 │ │ │ │ - bcs 0xb00c0 │ │ │ │ + bcs 0xb00d8 │ │ │ │ ldrblt sp, [r0, #329]! @ 0x149 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x10a84f0 │ │ │ │ + blcs 0x10a8508 │ │ │ │ @ instruction: 0xf646d04b │ │ │ │ vabdl.s8 q11, d0, d20 │ │ │ │ stmdavs sl!, {r1, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf7a89203 │ │ │ │ - bls 0x1a6328 │ │ │ │ - bcs 0x47900c │ │ │ │ + bls 0x1a6310 │ │ │ │ + bcs 0x479024 │ │ │ │ @ instruction: 0xf894d134 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb9084 │ │ │ │ + blcs 0xb909c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vmul.i8 , q7, │ │ │ │ + vmla.i8 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6b0670 │ │ │ │ + blvs 0xff6b0688 │ │ │ │ andcs r4, r3, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf06f60e2 │ │ │ │ @ instruction: 0xf7ad0201 │ │ │ │ - @ instruction: 0x4629fef5 │ │ │ │ + strtmi pc, [r9], -r9, ror #29 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 7, 15, cr15, cr0, cr13, {5} │ │ │ │ + cdp2 7, 14, cr15, cr4, cr13, {5} │ │ │ │ ldmdavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ - blx 0x1ae56fc │ │ │ │ + blx 0x17e5714 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [r3, #1]! │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7ad1022 │ │ │ │ - blls 0x1a62fc │ │ │ │ + blls 0x1a62e4 │ │ │ │ @ instruction: 0xf8d0e7cd │ │ │ │ - blcs 0xf3b90 │ │ │ │ + blcs 0xf3ba8 │ │ │ │ @ instruction: 0xf890dcaf │ │ │ │ - blcs 0xb3ac4 │ │ │ │ + blcs 0xb3adc │ │ │ │ @ instruction: 0xf646d0ab │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andls r4, r3, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf7a8681e │ │ │ │ - stmdbmi sl, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi sl, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r9, [r9], #-2563 @ 0xfffff5fd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf7a90120 │ │ │ │ - ldr pc, [r0, fp, asr #20] │ │ │ │ - addeq r8, r7, lr, asr #5 │ │ │ │ + @ instruction: 0xe790fa3f │ │ │ │ + @ instruction: 0x008782b6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfead4 │ │ │ │ + bl 0xfebfeaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs pc, {r3, r4, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0xf7a84605 │ │ │ │ - svccs 0x000ffa53 │ │ │ │ + svccs 0x000ffa47 │ │ │ │ tstle fp, r6, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8e0f7fd │ │ │ │ + @ instruction: 0xf8d4f7fd │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ eorle r2, lr, sp, lsl #22 │ │ │ │ ldmiblt r3, {r0, r1, r5, fp, sp, lr} │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x11657e8 │ │ │ │ + blx 0xe65800 │ │ │ │ stmdbvs r3!, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89303 │ │ │ │ - blls 0x1a61dc │ │ │ │ - blcs 0x479160 │ │ │ │ + blls 0x1a61c4 │ │ │ │ + blcs 0x479178 │ │ │ │ @ instruction: 0xf895d12c │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ - blcs 0xb9234 │ │ │ │ + blcs 0xb924c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x170578 │ │ │ │ + ldmib r4, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x170590 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stclmi 0, cr15, [r6, #-12] │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r9, sl, sp}^ │ │ │ │ sbcle r2, sp, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @@ -155021,66 +155027,66 @@ │ │ │ │ @ instruction: 0xf851681b │ │ │ │ ldmpl r7, {r2, r3, r4, r7, r8, r9, sl, fp}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrtmi r4, [r7], #-1083 @ 0xfffffbc5 │ │ │ │ @ instruction: 0xf7a99700 │ │ │ │ - sbfx pc, pc, #19, #22 │ │ │ │ + sbfx pc, r3, #19, #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x1e5864 │ │ │ │ - bcs 0xe1900 │ │ │ │ + @ instruction: 0xf9f8f7ad │ │ │ │ + bcs 0xe1918 │ │ │ │ @ instruction: 0x4639d03b │ │ │ │ @ instruction: 0xf7af4638 │ │ │ │ - and pc, r7, r1, lsr #16 │ │ │ │ + and pc, r7, r5, lsl r8 @ │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xf83af7ae │ │ │ │ + @ instruction: 0xf82ef7ae │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7adb1c3 │ │ │ │ - ldrtmi pc, [r0], -sp, lsr #20 @ │ │ │ │ + ldrtmi pc, [r0], -r1, lsr #20 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0xd71b4 │ │ │ │ + bcs 0xd71cc │ │ │ │ ldrtmi sp, [r9], -ip, ror #1 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - strb pc, [r7, sp, ror #24]! @ │ │ │ │ + strb pc, [r7, r1, ror #24]! @ │ │ │ │ ldrmi fp, [r1], -r2, lsl #19 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - @ instruction: 0xe7e1f9f1 │ │ │ │ - blx 0x1ee58c4 │ │ │ │ + strb pc, [r1, r5, ror #19]! @ │ │ │ │ + blx 0x1be58dc │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 7, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ + stc2 7, cr15, [r8, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf7a8e7d0 │ │ │ │ - vmla.i8 d31, d30, d29 │ │ │ │ + vmla.i8 d31, d30, d17 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1476395010 @ 0x58000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - mcrr2 7, 10, pc, sl, cr13 @ │ │ │ │ + ldc2 7, cr15, [lr], #-692 @ 0xfffffd4c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7ad2201 │ │ │ │ - strtmi pc, [sl], -r3, lsr #27 │ │ │ │ + @ instruction: 0x462afd97 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xd6590e │ │ │ │ + blx 0xa65926 │ │ │ │ svclt 0x0000e7ba │ │ │ │ - strdeq r8, [r7], r6 │ │ │ │ + ldrdeq r8, [r7], lr │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x134678 │ │ │ │ + blcs 0x134690 │ │ │ │ ldrblt sp, [r0, #-2386]! @ 0xfffff6ae │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr3, {1} │ │ │ │ svceq 0x000df1be │ │ │ │ @@ -155088,133 +155094,133 @@ │ │ │ │ strmi r6, [r5], -r9, asr #16 │ │ │ │ suble r2, r6, r4, lsl #18 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r1, r4, r5, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf040d02e │ │ │ │ - movtlt pc, #36827 @ 0x8fdb @ │ │ │ │ + movtlt pc, #36819 @ 0x8fd3 @ │ │ │ │ movwls r6, #6179 @ 0x1823 │ │ │ │ - @ instruction: 0xf96cf7a8 │ │ │ │ + @ instruction: 0xf960f7a8 │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x4792d4 │ │ │ │ + blcs 0x4792ec │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xfff8f7fc │ │ │ │ + @ instruction: 0xffecf7fc │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x46316b90 │ │ │ │ - @ instruction: 0xf96cf7ad │ │ │ │ + @ instruction: 0xf960f7ad │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7a8d00c │ │ │ │ - @ instruction: 0xf646fe0d │ │ │ │ + @ instruction: 0xf646fe01 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf950f7b0 │ │ │ │ + @ instruction: 0xf944f7b0 │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #6000 @ 0x1770 │ │ │ │ - @ instruction: 0xf932f7a8 │ │ │ │ + @ instruction: 0xf926f7a8 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf93cf7ad │ │ │ │ + @ instruction: 0xf930f7ad │ │ │ │ strb r9, [r9, r1, lsl #20] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6464f31 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ ldcmi 6, cr2, [r0, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf7a76830 │ │ │ │ - strbmi pc, [r4, #-3789] @ 0xfffff133 @ │ │ │ │ + strbmi pc, [r4, #-3777] @ 0xfffff13f @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q15, │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ vst3.32 {d18-d20}, [pc :64], r6 │ │ │ │ ldmdavs r0!, {r2, r8, ip, sp, lr} │ │ │ │ - adcsvc pc, r4, #1342177284 @ 0x50000004 │ │ │ │ + sbcvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cdp2 7, 11, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr7, {5} │ │ │ │ tstpvc r6, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d5, d3 │ │ │ │ - vrshr.s64 d23, d24, #64 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7a764e3 │ │ │ │ - @ instruction: 0xf44ffeb1 │ │ │ │ + @ instruction: 0xf44ffea5 │ │ │ │ strmi r7, [r3], -r5, lsl #2 │ │ │ │ - addsmi pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + adcmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - cdp2 7, 10, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 7, 9, cr15, cr10, cr7, {5} │ │ │ │ tstpvc r7, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d5, d3 │ │ │ │ - vrshr.s64 d23, d28, #64 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7a76523 │ │ │ │ - @ instruction: 0xf243fe9b │ │ │ │ + vceq.f32 d31, d19, d15 │ │ │ │ strtvs r0, [r0], #400 @ 0x190 │ │ │ │ - sbcvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + sbcsvc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf7a76830 │ │ │ │ - vceq.f32 , , │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vceq.f32 , , │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ strmi r0, [r3], -pc, lsr #4 │ │ │ │ orrseq pc, r8, r3, asr #4 │ │ │ │ strbvs r6, [r3, #2096]! @ 0x830 │ │ │ │ - cdp2 7, 14, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 7, 13, cr15, cr8, cr7, {5} │ │ │ │ andcs r6, r0, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - eorseq r1, r5, r0, lsr #7 │ │ │ │ + ldrhteq r1, [r5], -r8 │ │ │ │ addseq lr, r6, #112, 4 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x147ecf0 │ │ │ │ + b 0x147ed08 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0xab044 │ │ │ │ + bcc 0xab05c │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe138598 │ │ │ │ + b 0xfe1385b0 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x14a1c24 │ │ │ │ + b 0x14a1c3c │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x14a1c18 │ │ │ │ + b 0x14a1c30 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1184c80 │ │ │ │ + b 0x1184c98 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldmdblt sl, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ andcs lr, ip, #270336 @ 0x42000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andvs lr, ip, r2, asr #20 │ │ │ │ @@ -155222,40 +155228,40 @@ │ │ │ │ eorsle r2, r9, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ ldrlt sp, [r0, #-247]! @ 0xffffff09 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ @ instruction: 0xf1ae25ff │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ - blx 0x1e8d44 │ │ │ │ - blx 0xa244d0 │ │ │ │ - blx 0x224cdc │ │ │ │ + blx 0x1e8d5c │ │ │ │ + blx 0xa244e8 │ │ │ │ + blx 0x224cf4 │ │ │ │ msrmi CPSR_x, #14, 28 @ 0xe0 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ movwcc r4, #4881 @ 0x1311 │ │ │ │ andsle r2, sl, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ @ instruction: 0xe7e5d0f7 │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x1496458 │ │ │ │ - b 0x1480924 │ │ │ │ + b 0x1496470 │ │ │ │ + b 0x148093c │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ addsmi r4, r0, #0, 6 │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ andcs lr, r0, #41680896 @ 0x27c0000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1479ae8 │ │ │ │ + b 0x1479b00 │ │ │ │ @ instruction: 0xf01c410c │ │ │ │ @ instruction: 0xf4010f80 │ │ │ │ svclt 0x0018117c │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, r8, lsr r1 │ │ │ │ cmnppl pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -155269,163 +155275,163 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ - stc2 7, cr15, [r0, #-660] @ 0xfffffd6c │ │ │ │ + ldc2l 7, cr15, [r4], #660 @ 0x294 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ stmib r3, {r0, r3, r4, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0x665a011a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andle r2, r9, r1, lsl #20 │ │ │ │ tstle pc, r4, lsl #20 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x00f2f7af │ │ │ │ + svclt 0x00e6f7af │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x00a2f7af │ │ │ │ + svclt 0x0096f7af │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebfefd0 │ │ │ │ + bl 0xfebfefe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x1282a0 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x1282b8 │ │ │ │ @ instruction: 0x900022bc │ │ │ │ - blx 0x1ce4484 │ │ │ │ - eorseq r1, r5, r0, ror #7 │ │ │ │ + blx 0x1ce449c │ │ │ │ + ldrshteq r1, [r5], -r8 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr14, cr12, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr2, cr12, {7} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf7ac1022 │ │ │ │ - svclt 0x0000bfd1 │ │ │ │ + svclt 0x0000bfc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff020 │ │ │ │ + bl 0xfebff038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7a72100 │ │ │ │ - stmdbls r1, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xb964c │ │ │ │ + stmdbls r1, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bls 0xb9664 │ │ │ │ tstle r9, pc, lsl #18 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stclvs 6, cr4, [r3, #-128]! @ 0xffffff80 │ │ │ │ strtmi r2, [r9], -r0, lsl #18 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ andeq lr, r3, #165888 @ 0x28800 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - mrc2 7, 1, pc, cr2, cr12, {7} │ │ │ │ + mcr2 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf802f7ad │ │ │ │ + @ instruction: 0xfff6f7ac │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff09c │ │ │ │ + bl 0xfebff0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ rsbmi fp, sp, #49152 @ 0xc000 │ │ │ │ umlalscs pc, sl, r6, r8 @ │ │ │ │ smlattlt sl, r1, r8, r6 │ │ │ │ andle r2, r9, sp, lsl #18 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #16 │ │ │ │ svclt 0x00182a00 │ │ │ │ andlt r4, r4, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a4f7ff │ │ │ │ - bcs 0xc205c │ │ │ │ - bllt 0xf9c2a0 │ │ │ │ + bcs 0xc2074 │ │ │ │ + bllt 0xf9c2b8 │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - vrecps.f32 , q7, │ │ │ │ + vmax.f32 , q7, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ mulls r2, r6, r2 │ │ │ │ @ instruction: 0x462a6b51 │ │ │ │ - @ instruction: 0xffcaf7ac │ │ │ │ + @ instruction: 0xffbef7ac │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x009cf851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff1cf7a8 │ │ │ │ + @ instruction: 0xff10f7a8 │ │ │ │ strb r6, [r9, r1, ror #17] │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blvs 0x10a858c │ │ │ │ + blvs 0x10a85a4 │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x009cf851 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr8, {5} │ │ │ │ + cdp2 7, 15, cr15, cr2, cr8, {5} │ │ │ │ str r6, [fp, r1, ror #17]! │ │ │ │ - addeq r7, r7, ip, ror ip │ │ │ │ - addeq r7, r7, lr, lsr ip │ │ │ │ + addeq r7, r7, r4, ror #24 │ │ │ │ + addeq r7, r7, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff174 │ │ │ │ + bl 0xfebff18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r8, pc, lsl #24 │ │ │ │ andle r2, sl, sp, lsl #24 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ac4010 │ │ │ │ - @ instruction: 0xf8d0bf0d │ │ │ │ + @ instruction: 0xf8d0bf01 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ @ instruction: 0x4608d5f0 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7ad9100 │ │ │ │ - stmdbls r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf890e7e8 │ │ │ │ ldrdls r2, [r1], -r9 │ │ │ │ - bcs 0xb97e0 │ │ │ │ + bcs 0xb97f8 │ │ │ │ svclt 0x000c9100 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blx 0x8e5e86 │ │ │ │ + blx 0x5e5e9e │ │ │ │ andcs r9, r3, r1, lsl #22 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ sbcsvs r9, r8, r0, lsl #18 │ │ │ │ bfi r6, sl, #11, #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -155440,62 +155446,62 @@ │ │ │ │ svclt 0x00aef7ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x127af0 │ │ │ │ + blls 0x127ad8 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ tstle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - blcs 0xb993c │ │ │ │ + blcs 0xb9954 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - ldmib r4, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x170c64 │ │ │ │ + ldmib r4, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x170c7c │ │ │ │ ldm pc, {r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ stmdacs r1!, {r0, r1, ip, sp, lr, pc} │ │ │ │ vpadd.i8 d16, d14, d1 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [lr, r9, lsr #29]! @ │ │ │ │ + @ instruction: 0xe7eefe9d │ │ │ │ ldrtmi fp, [r1], -sl, asr #6 │ │ │ │ @ instruction: 0xf7ae4630 │ │ │ │ - and pc, r7, r7, asr #25 │ │ │ │ + @ instruction: 0xe007fcbb │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084631 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - stc2l 7, cr15, [r0], #692 @ 0x2b4 │ │ │ │ + ldc2l 7, cr15, [r4], {173} @ 0xad │ │ │ │ ldrtmi r6, [r2], -r3, lsr #17 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7acb17b │ │ │ │ - sbfx pc, r3, #29, #22 │ │ │ │ + ldr pc, [r5, r7, asr #29]! │ │ │ │ rscsle r2, r5, r0, lsl #20 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf91cf7ad │ │ │ │ + @ instruction: 0xf910f7ad │ │ │ │ ldmdblt sl!, {r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - cdp2 7, 10, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 7, 9, cr15, cr4, cr12, {5} │ │ │ │ @ instruction: 0xf7ace7ea │ │ │ │ - str pc, [r5, r7, lsr #30]! │ │ │ │ + @ instruction: 0xe7a5ff1b │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1be5f70 │ │ │ │ + blx 0x18e5f88 │ │ │ │ @ instruction: 0xf7a7e7e2 │ │ │ │ - vceq.f32 , q7, │ │ │ │ + @ instruction: 0xf24efe59 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1476395010 @ 0x58000002 │ │ │ │ ldclvs 6, cr4, [r9], {7} │ │ │ │ - @ instruction: 0xf902f7ad │ │ │ │ + @ instruction: 0xf8f6f7ad │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ad2201 │ │ │ │ - @ instruction: 0x463afa5b │ │ │ │ + ldrtmi pc, [sl], -pc, asr #20 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffeaf7ac │ │ │ │ + @ instruction: 0xffdef7ac │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d20, d2 │ │ │ │ @@ -155504,48 +155510,48 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x469881f0 │ │ │ │ movwls r6, #2187 @ 0x88b │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - blls 0xe79f0 │ │ │ │ - blcs 0x479944 │ │ │ │ + blls 0xe79d8 │ │ │ │ + blcs 0x47995c │ │ │ │ @ instruction: 0xf896d136 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb99e0 │ │ │ │ + blcs 0xb99f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ae00d2 │ │ │ │ - @ instruction: 0x4629fc57 │ │ │ │ + strtmi pc, [r9], -fp, asr #24 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ - blcs 0x4822e8 │ │ │ │ + blcs 0x482300 │ │ │ │ movwls sp, #4112 @ 0x1010 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 7, 0, cr15, cr8, cr7, {5} │ │ │ │ vqdmulh.s d25, d14, d1 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r0, r6, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - cdp2 7, 2, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 7, 1, cr15, cr4, cr12, {5} │ │ │ │ strtmi r9, [r9], -r0, lsl #20 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 0, cr15, cr4, cr12, {5} │ │ │ │ + ldc2l 7, cr15, [r8, #688]! @ 0x2b0 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330d4 │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ mvneq pc, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ @@ -155564,107 +155570,107 @@ │ │ │ │ adcvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x4618e772 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff41c │ │ │ │ + bl 0xfebff434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ ldmdblt r1!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0x4601b1f2 │ │ │ │ andls r2, r1, r4, lsl #4 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr12, {5} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr12, {5} │ │ │ │ strmi r9, [r2], -r1, lsl #16 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ cdpne 14, 5, cr11, cr9, cr15, {4} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ @ instruction: 0xf1c3d0ef │ │ │ │ strmi r0, [r1], -r1, lsl #4 │ │ │ │ addseq r9, r2, r1 │ │ │ │ - cdp2 7, 0, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr12, {5} │ │ │ │ strb r9, [r6, r1, lsl #16]! │ │ │ │ @ instruction: 0x4601b21a │ │ │ │ addseq r9, r2, r1 │ │ │ │ @ instruction: 0xf7ac4252 │ │ │ │ - stmdals r1, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7dd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r4, lsl #1 │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ strmi r2, [sp], -r8, lsl #1 │ │ │ │ orrvs pc, r8, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf0024604 │ │ │ │ @ instruction: 0xf043020f │ │ │ │ andls r0, r3, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7a79302 │ │ │ │ - strtmi pc, [r9], -r9, ror #26 │ │ │ │ + @ instruction: 0x4629fd5d │ │ │ │ @ instruction: 0xf7ac4680 │ │ │ │ - @ instruction: 0xf7a7fd7b │ │ │ │ - @ instruction: 0x4607fd97 │ │ │ │ - stc2l 7, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ + @ instruction: 0xf7a7fd6f │ │ │ │ + strmi pc, [r7], -fp, lsl #27 │ │ │ │ + ldc2l 7, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - ldmdbmi r3, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ ldmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdapl r1, {r1, r9, ip, sp}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf95ef7b8 │ │ │ │ + @ instruction: 0xf952f7b8 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x4b9be0 │ │ │ │ + blcs 0x4b9bf8 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7b44630 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #23 @ │ │ │ │ + @ instruction: 0x4632fbb5 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr14, cr15, {7} @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ - umulleq r7, r7, sl, r8 @ │ │ │ │ + addeq r7, r7, r2, lsl #17 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff538 │ │ │ │ + bl 0xfebff550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ - blls 0x1279c4 │ │ │ │ + blls 0x1279dc │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs r3!, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7ac9101 │ │ │ │ - bls 0x127980 │ │ │ │ + bls 0x127968 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -155687,108 +155693,108 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa900c │ │ │ │ + blcs 0xa9024 │ │ │ │ stmiavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrmi r4, [r8], r7, lsl #12 │ │ │ │ movwls r6, #14411 @ 0x384b │ │ │ │ - ldc2 7, cr15, [r8], #668 @ 0x29c │ │ │ │ + stc2 7, cr15, [ip], #668 @ 0x29c │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x479c3c │ │ │ │ + blcs 0x479c54 │ │ │ │ @ instruction: 0xf895d13d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x11e642a │ │ │ │ + blx 0xee6442 │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - stc2 7, cr15, [r6], #668 @ 0x29c │ │ │ │ + ldc2 7, cr15, [sl], {167} @ 0xa7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x479c5c │ │ │ │ + blcs 0x479c74 │ │ │ │ @ instruction: 0xf897d134 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xd6644e │ │ │ │ + blx 0xa66466 │ │ │ │ @ instruction: 0xb3a36923 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - tstpcs r0, #954368 @ p-variant is OBSOLETE @ 0xe9000 │ │ │ │ + tstpcs r0, #905216 @ p-variant is OBSOLETE @ 0xdd000 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ @ instruction: 0xf7ae4630 │ │ │ │ - ldrtmi pc, [r8], -r3, ror #21 @ │ │ │ │ + @ instruction: 0x4638fad7 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ ldc2l 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [r1, r3, lsl #25] @ │ │ │ │ + @ instruction: 0xe7c1fc77 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [sl], #-688 @ 0xfffffd50 │ │ │ │ - blcs 0xc2954 │ │ │ │ + stc2l 7, cr15, [lr], #-688 @ 0xfffffd50 │ │ │ │ + blcs 0xc296c │ │ │ │ strbmi sp, [r2], -sl, asr #3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ac9303 │ │ │ │ - andscs pc, r0, #1, 30 │ │ │ │ + andscs pc, r0, #3920 @ 0xf50 │ │ │ │ strtmi r9, [r9], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ae4632 │ │ │ │ - @ instruction: 0xe7ccfab1 │ │ │ │ + strb pc, [ip, r5, lsr #21] @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff708 │ │ │ │ + bl 0xfebff720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [ip], -fp, lsl #16 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - ldc2 7, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ + stc2 7, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1222b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff1e6528 │ │ │ │ + blx 0xfeee6540 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf888f7af │ │ │ │ + @ instruction: 0xf87cf7af │ │ │ │ strtmi r6, [r9], -r2, ror #16 │ │ │ │ ldreq r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldc2l 7, cr15, [lr, #688] @ 0x2b0 │ │ │ │ + ldc2l 7, cr15, [r2, #688] @ 0x2b0 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, fp, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - bfc pc, #24, #6 @ │ │ │ │ + bfi pc, r3, #24, #6 @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -155796,50 +155802,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, fp, asr #17 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r9, [r6], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7a74680 │ │ │ │ - blls 0x127560 │ │ │ │ - blcs 0x479dd4 │ │ │ │ + blls 0x127548 │ │ │ │ + blcs 0x479dec │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb9e70 │ │ │ │ + blcs 0xb9e88 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000b383 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #60817408 @ 0x3a00000 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0xf646fa2d │ │ │ │ + @ instruction: 0xf646fa21 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmiavs r0!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ tstls r1, r9, lsl r8 │ │ │ │ - @ instruction: 0xf884f7a8 │ │ │ │ + @ instruction: 0xf878f7a8 │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ strbmi r4, [r0], -r8, asr #15 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ stc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdbvs r3!, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7ac4628 │ │ │ │ - ldrb pc, [r0, r9, asr #28] @ │ │ │ │ + @ instruction: 0xe7d0fe3d │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330d4 │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ eorseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi lr, [r8], -ip, lsl #15 │ │ │ │ @@ -155869,61 +155875,61 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa92e4 │ │ │ │ + blcs 0xa92fc │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ @ instruction: 0x46054691 │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - blls 0x127428 │ │ │ │ + blls 0x127410 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ teqle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb9fa4 │ │ │ │ + blcs 0xb9fbc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x127404 │ │ │ │ - blcs 0x47a11c │ │ │ │ + blls 0x1273ec │ │ │ │ + blcs 0x47a134 │ │ │ │ @ instruction: 0xf897d133 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba008 │ │ │ │ + blcs 0xba020 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf7a7f9c7 │ │ │ │ - @ instruction: 0xf646fb93 │ │ │ │ + @ instruction: 0xf7a7f9bb │ │ │ │ + @ instruction: 0xf646fb87 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r6 │ │ │ │ andls r7, r1, r9, lsl #4 │ │ │ │ @ instruction: 0xf7ac6809 │ │ │ │ - blls 0x1275c0 │ │ │ │ + blls 0x1275a8 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0x47c84630 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x766636 │ │ │ │ + blx 0x46664e │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - bfi pc, r1, (invalid: 22:12) @ │ │ │ │ + strb pc, [ip, r5, lsl #22] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ @@ -155933,56 +155939,56 @@ │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa93e4 │ │ │ │ + blcs 0xa93fc │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ @ instruction: 0x46054690 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - blls 0x127328 │ │ │ │ + blls 0x127310 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ teqle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xba0a4 │ │ │ │ + blcs 0xba0bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a79201 │ │ │ │ - bls 0x127304 │ │ │ │ - bcs 0x47a028 │ │ │ │ + bls 0x1272ec │ │ │ │ + bcs 0x47a040 │ │ │ │ @ instruction: 0xf896d128 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf946f7fc │ │ │ │ + @ instruction: 0xf93af7fc │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrtmi r4, [r0], -r0, asr #15 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ - blx 0xfe566846 │ │ │ │ + blx 0xfe56685e │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [lr, r5, lsr #21] @ │ │ │ │ + bfi pc, r9, (invalid: 21:14) @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7ac1022 │ │ │ │ - blls 0x1272f0 │ │ │ │ + blls 0x1272d8 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ @@ -155999,29 +156005,29 @@ │ │ │ │ mcrrmi 10, 4, lr, r4, cr12 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ strmi r6, [ip], -sp, lsl #17 │ │ │ │ @ instruction: 0x4693461e │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - vstrcs s30, [pc, #-332] @ 0xa879c │ │ │ │ + vstrcs s30, [pc, #-284] @ 0xa87e4 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf897d175 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8e0f7fc │ │ │ │ + @ instruction: 0xf8d4f7fc │ │ │ │ @ instruction: 0xf7a76865 │ │ │ │ - strmi pc, [r1], r3, asr #20 │ │ │ │ + @ instruction: 0x4681fa37 │ │ │ │ cmple r0, pc, lsl #26 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8d0f7fc │ │ │ │ + @ instruction: 0xf8c4f7fc │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldreq pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #704] @ 0x2c0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdavs r3!, {r2, r3, r5, r9, fp, lr} │ │ │ │ @@ -156029,54 +156035,54 @@ │ │ │ │ andcs pc, r2, sl, asr r8 @ │ │ │ │ andeq lr, r2, r9, lsl #22 │ │ │ │ andls r4, r1, r3, lsl r4 │ │ │ │ @ instruction: 0xf1bb4442 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ ldrdeq pc, [r4, r5]! │ │ │ │ andls r4, r0, #606208 @ 0x94000 │ │ │ │ - blx 0xb66800 │ │ │ │ + blx 0x866818 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4642 │ │ │ │ andcs pc, r1, r1, lsl #22 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ eoreq pc, r8, #13959168 @ 0xd50000 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ - blx 0x5e682c │ │ │ │ + blx 0x2e6844 │ │ │ │ vabd.s8 q15, q15, q12 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ac1025 │ │ │ │ - vmlacs.f32 s30, s0, s26 │ │ │ │ - blmi 0x61cca4 │ │ │ │ + vmlacs.f32 s30, s0, s2 │ │ │ │ + blmi 0x61ccbc │ │ │ │ svccs 0x0070ee1d │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c4692 │ │ │ │ vbic.i32 d16, #786432 @ 0x000c0000 │ │ │ │ ldmpl r3, {r1, r4, r7, r8, sl}^ │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d56831 │ │ │ │ strmi r0, [fp], #-420 @ 0xfffffe5c │ │ │ │ bicsvc pc, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0xf9eef7a8 │ │ │ │ + @ instruction: 0xf9e2f7a8 │ │ │ │ vabd.s8 d30, d30, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ac1025 │ │ │ │ - str pc, [r9, r7, ror #19] │ │ │ │ - addeq r7, r7, r8, lsr r2 │ │ │ │ + @ instruction: 0xe789f9db │ │ │ │ + addeq r7, r7, r0, lsr #4 │ │ │ │ addseq ip, r2, r0, ror #19 │ │ │ │ addseq ip, r2, r4, ror #20 │ │ │ │ - addeq r7, r7, r4, asr #3 │ │ │ │ + addeq r7, r7, ip, lsr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt r4, r4, lsr r2 │ │ │ │ @@ -156085,106 +156091,106 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa9644 │ │ │ │ + blcs 0xa965c │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #13836 @ 0x360c │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf99ef7a7 │ │ │ │ + @ instruction: 0xf992f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a274 │ │ │ │ + blcs 0x47a28c │ │ │ │ @ instruction: 0xf895d14d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf82af7fc │ │ │ │ + @ instruction: 0xf81ef7fc │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf98cf7a7 │ │ │ │ + @ instruction: 0xf980f7a7 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r5, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf818f7fc │ │ │ │ - @ instruction: 0xf97cf7a7 │ │ │ │ + @ instruction: 0xf80cf7fc │ │ │ │ + @ instruction: 0xf970f7a7 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf90ef7af │ │ │ │ + @ instruction: 0xf902f7af │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x2bee00 │ │ │ │ + bl 0x2bee18 │ │ │ │ movwls r0, #4866 @ 0x1302 │ │ │ │ @ instruction: 0xf64c1813 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrtmi r0, [sl], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf5009200 │ │ │ │ @ instruction: 0xf8d0712b │ │ │ │ @ instruction: 0xf7a802ac │ │ │ │ - ldrtmi pc, [r0], -pc, ror #18 @ │ │ │ │ + ldrtmi pc, [r0], -r3, ror #18 @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ - blx 0x1266adc │ │ │ │ + blx 0x1266af4 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - sbfx pc, r9, #18, #18 │ │ │ │ + ldr pc, [r1, sp, asr #18]! │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf950f7ac │ │ │ │ + @ instruction: 0xf944f7ac │ │ │ │ svclt 0x0000e7ba │ │ │ │ - addeq r7, r7, r4, asr #1 │ │ │ │ + addeq r7, r7, ip, lsr #1 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffd40 │ │ │ │ + bl 0xfebffd58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x126fc4 │ │ │ │ + blls 0x126fac │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xba3e8 │ │ │ │ + blcs 0xba400 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strtmi pc, [r9], -r7, lsr #31 │ │ │ │ + qadd8mi pc, r9, fp @ │ │ │ │ eorcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xff266a40 │ │ │ │ + blx 0xfef66a58 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [r2, r7, lsl #18]! @ │ │ │ │ + @ instruction: 0xe7e2f8fb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r4, lsl #26 │ │ │ │ ldrsbtmi pc, [r8], #132 @ 0x84 @ │ │ │ │ ldclcs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @@ -156193,381 +156199,381 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461f83f0 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r3, lsl #6 │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ - @ instruction: 0xf8cef7a7 │ │ │ │ + @ instruction: 0xf8c2f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a410 │ │ │ │ + blcs 0x47a428 │ │ │ │ @ instruction: 0xf895d161 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff5af7fb │ │ │ │ + @ instruction: 0xff4ef7fb │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf8bcf7a7 │ │ │ │ + @ instruction: 0xf8b0f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a430 │ │ │ │ + blcs 0x47a448 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff48f7fb │ │ │ │ + @ instruction: 0xff3cf7fb │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - stc2l 7, cr15, [r2, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 7, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2282 @ 0xfffff716 │ │ │ │ stmib sp, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x461a0092 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf500d015 │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ @ instruction: 0xf7a80330 │ │ │ │ - strbmi pc, [r0], -r1, lsr #17 @ │ │ │ │ + @ instruction: 0x4640f895 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf978f7ff │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50083f0 │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ @ instruction: 0xf7a803b4 │ │ │ │ - strb pc, [r8, fp, lsl #17]! @ │ │ │ │ + @ instruction: 0xe7e8f87f │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf884f7ac │ │ │ │ + @ instruction: 0xf878f7ac │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [sl], {174} @ 0xae │ │ │ │ + ldc2 7, cr15, [lr], #696 @ 0x2b8 │ │ │ │ vaba.s8 d30, d30, d28 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe79df875 │ │ │ │ + ldr pc, [sp, r9, ror #16] │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8], {174} @ 0xae │ │ │ │ + stc2 7, cr15, [ip], {174} @ 0xae │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r6, r7, lr, lsr #30 │ │ │ │ + addeq r6, r7, r6, lsl pc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfff00 │ │ │ │ + bl 0xfebfff18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [sp], -fp, asr #16 │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ - @ instruction: 0xf83cf7a7 │ │ │ │ + @ instruction: 0xf830f7a7 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ cmple r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 6, pc, cr8, cr11, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr11, {7} │ │ │ │ andls r6, r1, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf82af7a7 │ │ │ │ - bcs 0x48f540 │ │ │ │ + @ instruction: 0xf81ef7a7 │ │ │ │ + bcs 0x48f558 │ │ │ │ @ instruction: 0xf894d14b │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 5, pc, cr6, cr11, {7} │ │ │ │ + mcr2 7, 5, pc, cr10, cr11, {7} @ │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf8b4f7ad │ │ │ │ + @ instruction: 0xf8a8f7ad │ │ │ │ andls r6, r1, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xf812f7a7 │ │ │ │ - bcs 0x48f570 │ │ │ │ + @ instruction: 0xf806f7a7 │ │ │ │ + bcs 0x48f588 │ │ │ │ @ instruction: 0xf894d128 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ + mrc2 7, 4, pc, cr2, cr11, {7} │ │ │ │ ldrmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf8b8f7ac │ │ │ │ + @ instruction: 0xf8acf7ac │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r9, ror #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7b7fffd │ │ │ │ + @ instruction: 0xe7b7fff1 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x128da0 │ │ │ │ + blls 0x128d88 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r1, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xffe8f7ab │ │ │ │ + @ instruction: 0xffdcf7ab │ │ │ │ ldr r9, [r4, r1, lsl #22]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r2, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4690 │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xffbef7a6 │ │ │ │ + @ instruction: 0xffb2f7a6 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr14, cr11, {7} │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - @ instruction: 0xffacf7a6 │ │ │ │ + @ instruction: 0xffa0f7a6 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89580cc │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba6e8 │ │ │ │ + blcs 0xba700 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1bafe37 │ │ │ │ + @ instruction: 0xf1bafe2b │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b9fdf1 │ │ │ │ + @ instruction: 0xf1b9fde5 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - ldrtmi pc, [sl], -r9, ror #27 @ │ │ │ │ + @ instruction: 0x463afddd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf826f7ad │ │ │ │ + @ instruction: 0xf81af7ad │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, sp, ror #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe2e6d6a │ │ │ │ + blx 0x1fe6d82 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf7ae4638 │ │ │ │ - ldrtmi pc, [sl], -r1, lsl #23 @ │ │ │ │ + @ instruction: 0x463afb75 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf800f7ad │ │ │ │ + @ instruction: 0xfff4f7ac │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf7a6800c │ │ │ │ - @ instruction: 0x4607ff5b │ │ │ │ + strmi pc, [r7], -pc, asr #30 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r2, {r0, r1, r2, r7, r8, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - @ instruction: 0xff46f7a7 │ │ │ │ + @ instruction: 0xff3af7a7 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, sp, lsl r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf7a668f7 │ │ │ │ - pkhbtmi pc, r0, pc, lsl #30 @ │ │ │ │ + pkhbtmi pc, r0, r3, lsl #30 @ │ │ │ │ cmple r2, pc, lsl #30 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ + stc2 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ movwls r6, #14387 @ 0x3833 │ │ │ │ - @ instruction: 0xff0ef7a6 │ │ │ │ + @ instruction: 0xff02f7a6 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ cmple r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ - cdp2 7, 15, cr15, cr14, cr6, {5} │ │ │ │ + stc2 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + cdp2 7, 15, cr15, cr2, cr6, {5} │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf7ac9003 │ │ │ │ - stmdals r3, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r4, [r0], -r0 │ │ │ │ - cdp2 7, 13, cr15, cr12, cr13, {5} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr13, {5} │ │ │ │ @ instruction: 0x464268f1 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x4628ffdb │ │ │ │ @ instruction: 0x463a6831 │ │ │ │ @ instruction: 0xffd6f7fe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [r4, -r9, ror #29]! │ │ │ │ + @ instruction: 0xe734fedd │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 7, 14, cr15, cr0, cr11, {5} │ │ │ │ + cdp2 7, 13, cr15, cr4, cr11, {5} │ │ │ │ vaba.s8 d30, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1027 │ │ │ │ - sbfx pc, r7, #29, #14 │ │ │ │ + str pc, [sp, fp, asr #29]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 7, 12, cr15, cr14, cr11, {5} │ │ │ │ + cdp2 7, 12, cr15, cr2, cr11, {5} │ │ │ │ vabd.s8 q15, q7, q13 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - str pc, [sp, r5, asr #29]! │ │ │ │ - addeq r6, r7, r2, ror ip │ │ │ │ + @ instruction: 0xe7adfeb9 │ │ │ │ + addeq r6, r7, sl, asr ip │ │ │ │ @ instruction: 0x461db530 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ mulmi ip, sp, r8 │ │ │ │ @ instruction: 0xce34e9d0 │ │ │ │ - b 0x1c955b4 │ │ │ │ + b 0x1c955cc │ │ │ │ @ instruction: 0xf00e0e0e │ │ │ │ orrlt r0, r3, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1498520 │ │ │ │ - b 0x13b83d4 │ │ │ │ - b 0x1c7c1a0 │ │ │ │ + b 0x1498538 │ │ │ │ + b 0x13b83ec │ │ │ │ + b 0x1c7c1b8 │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ - blcs 0xa9c74 │ │ │ │ + blcs 0xa9c8c │ │ │ │ strtmi sp, [fp], -lr, ror #3 │ │ │ │ pop {r0, r1, sl, ip, pc} │ │ │ │ @ instruction: 0xe6b74030 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - cdp2 7, 7, cr15, cr8, cr6, {5} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr6, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ rschi pc, r3, r0, asr #32 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + ldc2l 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r6 │ │ │ │ - cdp2 7, 6, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 7, 5, cr15, cr10, cr6, {5} │ │ │ │ @ instruction: 0xf1b84604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba9b4 │ │ │ │ + blcs 0xba9cc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fcf1 │ │ │ │ + @ instruction: 0xf1b9fce5 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf1baf8c9 │ │ │ │ + @ instruction: 0xf1baf8bd │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 7, 7, cr15, cr10, cr6, {5} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr6, {5} │ │ │ │ @ instruction: 0xf7a64680 │ │ │ │ - @ instruction: 0x4629fe77 │ │ │ │ + strtmi pc, [r9], -fp, ror #28 │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - mcrr2 7, 11, pc, lr, cr3 @ │ │ │ │ + mcrr2 7, 11, pc, r2, cr3 @ │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcrr2 7, 11, pc, sl, cr3 @ │ │ │ │ + ldc2 7, cr15, [lr], #-716 @ 0xfffffd34 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7af4640 │ │ │ │ - ldmvs r3!, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a9 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xbaa14 │ │ │ │ + blcs 0xbaa2c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r8], -r1, asr #25 @ │ │ │ │ + @ instruction: 0x4648fcb5 │ │ │ │ @ instruction: 0xf7b34621 │ │ │ │ - @ instruction: 0x464afc33 │ │ │ │ + strbmi pc, [sl], -r7, lsr #24 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf930f7af │ │ │ │ + @ instruction: 0xf924f7af │ │ │ │ @ instruction: 0xf6464642 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x46212896 │ │ │ │ @ instruction: 0xf7b34628 │ │ │ │ - @ instruction: 0xf7a6fc93 │ │ │ │ - andscs pc, pc, #304 @ 0x130 │ │ │ │ + @ instruction: 0xf7a6fc87 │ │ │ │ + andscs pc, pc, #7, 28 @ 0x70 │ │ │ │ andls r4, r3, r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [sl], #-688 @ 0xfffffd50 │ │ │ │ - cdp2 7, 0, cr15, cr12, cr6, {5} │ │ │ │ + mrrc2 7, 10, pc, lr, cr12 @ │ │ │ │ + cdp2 7, 0, cr15, cr0, cr6, {5} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae4681 │ │ │ │ - andcs pc, r1, r1, lsr #27 │ │ │ │ - blx 0xff067024 │ │ │ │ + mulcs r1, r5, sp │ │ │ │ + blx 0xfed6703c │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ - blls 0x18d190 │ │ │ │ + blls 0x18d1a8 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf7ad9004 │ │ │ │ - @ instruction: 0xf8d8fd8f │ │ │ │ + @ instruction: 0xf8d8fd83 │ │ │ │ strbmi r1, [r8], -r0 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 7, cr15, [sl, #696]! @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [lr, #696]! @ 0x2b8 │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldrdcs pc, [r1], -sp │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -156580,54 +156586,54 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ orrvs pc, r7, r0, lsl #10 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - ldc2l 7, cr15, [ip, #668] @ 0x29c │ │ │ │ + ldc2l 7, cr15, [r0, #668] @ 0x29c │ │ │ │ vaba.s8 q15, q15, q2 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1028 │ │ │ │ - @ instruction: 0xf1b9fdd5 │ │ │ │ + @ instruction: 0xf1b9fdc9 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffce70d6 │ │ │ │ + blx 0xff9e70ee │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf82cf7fd │ │ │ │ + @ instruction: 0xf820f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ab4628 │ │ │ │ - ldmvs r4!, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r4!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ adcsle r2, r3, pc, lsl #24 │ │ │ │ - stc2 7, cr15, [r4, #664]! @ 0x298 │ │ │ │ + ldc2 7, cr15, [r8, #664] @ 0x298 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - blmi 0x4a891c │ │ │ │ + blmi 0x4a8904 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13f5ac │ │ │ │ + bl 0x13f5c4 │ │ │ │ andls r0, r1, r8 │ │ │ │ vaba.s8 d30, d30, d22 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - @ instruction: 0xe71dfd9f │ │ │ │ + @ instruction: 0xe71dfd93 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe756fd95 │ │ │ │ - addeq r6, r7, r6, lsr #19 │ │ │ │ - addeq r6, r7, r8, lsl r9 │ │ │ │ + ldrb pc, [r6, -r9, lsl #27] @ │ │ │ │ + addeq r6, r7, lr, lsl #19 │ │ │ │ + addeq r6, r7, r0, lsl #18 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -156642,94 +156648,94 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ @ instruction: 0x46904699 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip, #-664] @ 0xfffffd68 │ │ │ │ + stc2l 7, cr15, [r0, #-664] @ 0xfffffd68 │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff6e72fe │ │ │ │ + blx 0xff3e7316 │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - ldc2 7, cr15, [sl, #-664]! @ 0xfffffd68 │ │ │ │ + stc2 7, cr15, [lr, #-664]! @ 0xfffffd68 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmnle r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff267322 │ │ │ │ + blx 0xfef6733a │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf964f7ac │ │ │ │ + @ instruction: 0xf958f7ac │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xffa0f7ad │ │ │ │ + @ instruction: 0xff94f7ad │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x4628d11d │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mcr2 7, 0, pc, cr4, cr14, {7} @ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 6 @ 0xc0000003 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffaaf7ab │ │ │ │ + @ instruction: 0xff9ef7ab │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff82f7ad │ │ │ │ + @ instruction: 0xff76f7ad │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmvs r2!, {r0, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a877c │ │ │ │ + bls 0x1a8764 │ │ │ │ teqle r8, pc, lsl #20 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xbac50 │ │ │ │ + bcs 0xbac68 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a81c8 │ │ │ │ + blls 0x1a81b0 │ │ │ │ @ instruction: 0xee1d4a1b │ │ │ │ @ instruction: 0xf64c1f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-146 @ 0xffffff6e │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ orrvs pc, r7, r0, lsl #10 │ │ │ │ movwls r4, #5139 @ 0x1413 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - stc2l 7, cr15, [r2], #668 @ 0x29c │ │ │ │ + ldc2l 7, cr15, [r6], {167} @ 0xa7 │ │ │ │ vaba.s8 d30, d30, d19 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe797fcdb │ │ │ │ + ldr pc, [r7, pc, asr #25] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r2], {171} @ 0xab │ │ │ │ + stc2l 7, cr15, [r6], {171} @ 0xab │ │ │ │ vaba.s8 q15, q7, q14 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r8], {171} @ 0xab │ │ │ │ + ldc2 7, cr15, [ip], #684 @ 0x2ac │ │ │ │ strb r9, [r7, r3, lsl #22] │ │ │ │ - addeq r6, r7, sl, lsr #15 │ │ │ │ + umulleq r6, r7, r2, r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b084 │ │ │ │ @ instruction: 0xf8d060d0 │ │ │ │ @@ -156745,189 +156751,189 @@ │ │ │ │ mcrrvc 10, 4, lr, r5, cr12 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrmi r6, [sl], lr, asr #16 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r4, [r0], r7, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr], #-664 @ 0xfffffd68 │ │ │ │ + ldc2l 7, cr15, [r2], #-664 @ 0xfffffd68 │ │ │ │ strmi r2, [r4], -pc, lsl #28 │ │ │ │ @ instruction: 0xf897d15b │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ - blcs 0xbad24 │ │ │ │ + blcs 0xbad3c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs fp!, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8668 │ │ │ │ - blcs 0x47acd0 │ │ │ │ + blls 0x1a8650 │ │ │ │ + blcs 0x47ace8 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ - blcs 0xbad88 │ │ │ │ + blcs 0xbada0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4633faf9 │ │ │ │ + ldrtmi pc, [r3], -sp, ror #21 @ │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - stmiavs fp!, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, sl, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8634 │ │ │ │ + blls 0x1a861c │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524607 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xf1bafc5f │ │ │ │ + @ instruction: 0xf1bafc53 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ @ instruction: 0xf7a72000 │ │ │ │ - @ instruction: 0x463bf8ff │ │ │ │ + @ instruction: 0x463bf8f3 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ad6400 │ │ │ │ - @ instruction: 0xf1b9fd91 │ │ │ │ + @ instruction: 0xf1b9fd85 │ │ │ │ @ instruction: 0xd1290f00 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4622 │ │ │ │ andcs pc, r1, r3, lsr #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r6], #-684 @ 0xfffffd54 │ │ │ │ + stc2 7, cr15, [sl], #-684 @ 0xfffffd54 │ │ │ │ vaba.s8 d30, d30, d31 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1026 │ │ │ │ - str pc, [r4, sp, lsr #24]! │ │ │ │ + str pc, [r4, r1, lsr #24]! │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - @ instruction: 0xf1b9fc67 │ │ │ │ + @ instruction: 0xf1b9fc5b │ │ │ │ sbcsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ac221f │ │ │ │ - ldrtmi pc, [r2], -sp, lsl #16 @ │ │ │ │ + ldrtmi pc, [r2], -r1, lsl #16 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrrc2 7, 10, pc, sl, cr11 @ │ │ │ │ + mcrr2 7, 10, pc, lr, cr11 @ │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ movwls r4, #9735 @ 0x2607 │ │ │ │ - blx 0xffa6745a │ │ │ │ + blx 0xff767472 │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ - blcs 0x47ade0 │ │ │ │ + blcs 0x47adf8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1d675c8 │ │ │ │ + blx 0x1a675e0 │ │ │ │ movwls r6, #10403 @ 0x28a3 │ │ │ │ - blx 0xff5e747e │ │ │ │ + blx 0xff2e7496 │ │ │ │ strmi r9, [r0], r2, lsl #22 │ │ │ │ cmple r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x18e75ec │ │ │ │ + blx 0x15e7604 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r3, {r2, r3, r4, r5, r7, r8, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8d0461a │ │ │ │ @ instruction: 0xf7a704bc │ │ │ │ - stmiavs r3!, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a84e4 │ │ │ │ + blls 0x1a84cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - bls 0x168528 │ │ │ │ + bls 0x168510 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xffd67502 │ │ │ │ + blx 0xffa6751a │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, r7, lsl #25 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfe767532 │ │ │ │ + blx 0xfe46754a │ │ │ │ vaba.s8 d30, d30, d28 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7a1fb91 │ │ │ │ - addeq r6, r7, r6, ror #10 │ │ │ │ + str pc, [r1, r5, lsl #23]! │ │ │ │ + addeq r6, r7, lr, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec008a4 │ │ │ │ + bl 0xfec008bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fd8 │ │ │ │ ldrdlt r3, [r5], r9 │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ - blcs 0xb99f8 │ │ │ │ + blcs 0xb9a10 │ │ │ │ @ instruction: 0xf014d054 │ │ │ │ suble r6, r9, r0, ror r3 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7a64605 │ │ │ │ - blls 0x1a844c │ │ │ │ + blls 0x1a8434 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ cmnle r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xbaf80 │ │ │ │ + blcs 0xbaf98 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs r2!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a8428 │ │ │ │ - bcs 0x47af04 │ │ │ │ + bls 0x1a8410 │ │ │ │ + bcs 0x47af1c │ │ │ │ @ instruction: 0xf895d146 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9d8f7fb │ │ │ │ - bmi 0xa90320 │ │ │ │ + @ instruction: 0xf9ccf7fb │ │ │ │ + bmi 0xa90338 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r0, {r1, r3, r7, fp, ip, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xb1f70092 │ │ │ │ @ instruction: 0x61a8f500 │ │ │ │ strbeq pc, [r0, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0xe675e6 │ │ │ │ + blx 0xb675fe │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ movwcs pc, #7181 @ 0x1c0d @ │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -156935,132 +156941,132 @@ │ │ │ │ ldrmi sp, [r8], -sl, lsr #3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf7a705c4 │ │ │ │ - bfi pc, r7, #22, #10 @ │ │ │ │ + ldrb pc, [pc, fp, lsl #22] @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x1a83d8 │ │ │ │ + blls 0x1a83c0 │ │ │ │ vaba.s8 d30, d30, d25 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [ip, r5, lsl #22] │ │ │ │ - addeq r6, r7, ip, asr r4 │ │ │ │ + @ instruction: 0xe79cfaf9 │ │ │ │ + addeq r6, r7, r4, asr #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf7a6469a │ │ │ │ - @ instruction: 0x2c0ffadd │ │ │ │ + @ instruction: 0x2c0ffad1 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb084 │ │ │ │ + blcs 0xbb09c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldmvs r4!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff3e768c │ │ │ │ + ldmvs r4!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff0e76a4 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf958f7fb │ │ │ │ + @ instruction: 0xf94cf7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ - blx 0xffae76bc │ │ │ │ + stc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ + blx 0xff7e76d4 │ │ │ │ @ instruction: 0xf7a64604 │ │ │ │ - strbmi pc, [r1], -r5, ror #21 @ │ │ │ │ + @ instruction: 0x4641fad9 │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf8bcf7b3 │ │ │ │ + @ instruction: 0xf8b0f7b3 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xf8b8f7b3 │ │ │ │ + @ instruction: 0xf8acf7b3 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf1ba4620 │ │ │ │ subsle r0, r3, r0, lsl #30 │ │ │ │ - ldc2l 7, cr15, [r0, #696] @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [r4, #696] @ 0x2b8 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0xfe7676f0 │ │ │ │ + blx 0xfe467708 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r4, r7, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf926f7fb │ │ │ │ - blx 0xfe367710 │ │ │ │ + @ instruction: 0xf91af7fb │ │ │ │ + blx 0x2067728 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple fp, r0, lsl #13 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf916f7fb │ │ │ │ - blx 0xfec67730 │ │ │ │ + @ instruction: 0xf90af7fb │ │ │ │ + blx 0xfe967748 │ │ │ │ strmi r4, [r1], r2, asr #12 │ │ │ │ @ instruction: 0xf7b34639 │ │ │ │ - @ instruction: 0x464af8bf │ │ │ │ + @ instruction: 0x464af8b3 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 7, cr15, [r2, #696] @ 0x2b8 │ │ │ │ + ldc2l 7, cr15, [r6, #-696]! @ 0xfffffd48 │ │ │ │ ldmdavs r6!, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - blx 0x1be774c │ │ │ │ + blx 0x18e7764 │ │ │ │ strmi r4, [r0], r1, lsr #12 │ │ │ │ - @ instruction: 0xf80cf7b3 │ │ │ │ + @ instruction: 0xf800f7b3 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xf7a6fb53 │ │ │ │ - strtmi pc, [r1], -r1, ror #20 │ │ │ │ + @ instruction: 0x4621fa55 │ │ │ │ @ instruction: 0xf7b34607 │ │ │ │ - @ instruction: 0x4628f81b │ │ │ │ + strtmi pc, [r8], -pc, lsl #16 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ - blx 0x12e78d6 │ │ │ │ + blx 0x12e78ee │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2l 7, cr15, [lr, #-696] @ 0xfffffd48 │ │ │ │ + ldc2l 7, cr15, [r2, #-696] @ 0xfffffd48 │ │ │ │ vabd.s8 d30, d30, d26 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - ldmvs r4!, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x10e77a4 │ │ │ │ + ldmvs r4!, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xde77bc │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ svcge 0x0074f43f │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0x13677d0 │ │ │ │ + blx 0x10677e8 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0076f43f │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - strb pc, [pc, -r5, ror #16]! @ │ │ │ │ + @ instruction: 0xe76ff859 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0xee77f4 │ │ │ │ + blx 0xbe780c │ │ │ │ vabd.s8 d30, d30, d20 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1028 │ │ │ │ - str pc, [fp, pc, lsr #20] │ │ │ │ + str pc, [fp, r3, lsr #20] │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -157077,804 +157083,804 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xaa5c4 │ │ │ │ + blcs 0xaa5dc │ │ │ │ stmvs lr, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf9e0f7a6 │ │ │ │ + @ instruction: 0xf9d4f7a6 │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d170 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb25c │ │ │ │ + blcs 0xbb274 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a812c │ │ │ │ - blcs 0x47b20c │ │ │ │ + blls 0x1a8114 │ │ │ │ + blcs 0x47b224 │ │ │ │ @ instruction: 0xf894d17d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb280 │ │ │ │ + blcs 0xbb298 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4633f85b │ │ │ │ + ldrtmi pc, [r3], -pc, asr #16 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - @ instruction: 0x2000fbbf │ │ │ │ - cdp2 7, 7, cr15, cr4, cr6, {5} │ │ │ │ + @ instruction: 0x2000fbb3 │ │ │ │ + cdp2 7, 6, cr15, cr8, cr6, {5} │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ @ instruction: 0xf7a64680 │ │ │ │ - bls 0x1a80f4 │ │ │ │ + bls 0x1a80dc │ │ │ │ cmple r7, pc, lsl #20 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xbb2b8 │ │ │ │ + bcs 0xbb2d0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a7b40 │ │ │ │ + blls 0x1a7b28 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #16 │ │ │ │ - @ instruction: 0xf988f7ad │ │ │ │ + @ instruction: 0xf97cf7ad │ │ │ │ andls r6, r3, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf998f7a6 │ │ │ │ - bcs 0x49026c │ │ │ │ + @ instruction: 0xf98cf7a6 │ │ │ │ + bcs 0x490284 │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf824f7fb │ │ │ │ + @ instruction: 0xf818f7fb │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdacc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ad4633 │ │ │ │ - stmiavs r9!, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x1be7a8c │ │ │ │ + blx 0x1be7aa4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, r7, ror #20 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf97af7ab │ │ │ │ + @ instruction: 0xf96ef7ab │ │ │ │ vabd.s8 d30, d30, d15 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf970f7ab │ │ │ │ + @ instruction: 0xf964f7ab │ │ │ │ strb r9, [lr, r3, lsl #22] │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x1a8084 │ │ │ │ + blls 0x1a806c │ │ │ │ vabd.s8 d30, d30, d24 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe782f95b │ │ │ │ + str pc, [r2, pc, asr #18] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00d24 │ │ │ │ + bl 0xfec00d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x127fe0 │ │ │ │ + blls 0x127fc8 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbb3cc │ │ │ │ + blcs 0xbb3e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4629ffb5 │ │ │ │ + strtmi pc, [r9], -r9, lsr #31 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - ldrtmi pc, [r0], -sp, ror #28 @ │ │ │ │ + ldrtmi pc, [r0], -r1, ror #28 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ - blx 0x167b60 │ │ │ │ + blx 0x167b78 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf916f7ab │ │ │ │ + @ instruction: 0xf90af7ab │ │ │ │ svclt 0x0000e7e3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl #12 │ │ │ │ ldrdne pc, [r4], r0 │ │ │ │ ldmdavs r3!, {r2, r9, sl, lr} │ │ │ │ streq lr, [r1, -r2, asr #20] │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7f64 │ │ │ │ - blcs 0x47b3d0 │ │ │ │ + blls 0x1a7f4c │ │ │ │ + blcs 0x47b3e8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb448 │ │ │ │ + blcs 0xbb460 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf7a6ff77 │ │ │ │ - @ instruction: 0x4629f8db │ │ │ │ + @ instruction: 0xf7a6ff6b │ │ │ │ + strtmi pc, [r9], -pc, asr #17 │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmvs r3!, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r3!, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7f34 │ │ │ │ - blcs 0x47b400 │ │ │ │ + blls 0x1a7f1c │ │ │ │ + blcs 0x47b418 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb478 │ │ │ │ + blcs 0xbb490 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x669980 │ │ │ │ + blmi 0x669968 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r2, [r0, -r0, lsl #4] │ │ │ │ @ instruction: 0xf8d44441 │ │ │ │ andls r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003462a │ │ │ │ @ instruction: 0xf7b8030f │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ vmul.i8 d27, d30, d11 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7c4f8b9 │ │ │ │ + strb pc, [r4, sp, lsr #17] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8b0f7ab │ │ │ │ + @ instruction: 0xf8a4f7ab │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r5, r7, sl, ror #30 │ │ │ │ + addeq r5, r7, r2, asr pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ - @ instruction: 0xf886f7a6 │ │ │ │ + @ instruction: 0xf87af7a6 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb550 │ │ │ │ + blcs 0xbb568 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7e78 │ │ │ │ - blcs 0x47b4bc │ │ │ │ + blls 0x1a7e60 │ │ │ │ + blcs 0x47b4d4 │ │ │ │ @ instruction: 0xf896d173 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb574 │ │ │ │ + blcs 0xbb58c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [fp], -r1, lsl #30 │ │ │ │ + @ instruction: 0x462bfef5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0x1967b84 │ │ │ │ + blx 0x1667b9c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe43f0 │ │ │ │ @ instruction: 0xf7adb93b │ │ │ │ - @ instruction: 0xf1b9facd │ │ │ │ + @ instruction: 0xf1b9fac1 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ movwls r6, #14627 @ 0x3923 │ │ │ │ - @ instruction: 0xf842f7a6 │ │ │ │ + @ instruction: 0xf836f7a6 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r9, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr2, cr10, {7} @ │ │ │ │ andls r6, r3, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf830f7a6 │ │ │ │ - bcs 0x49053c │ │ │ │ + @ instruction: 0xf824f7a6 │ │ │ │ + bcs 0x490554 │ │ │ │ @ instruction: 0xf896d141 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ + mrc2 7, 5, pc, cr0, cr10, {7} │ │ │ │ stmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r8, [sl], -r0, lsl #6 │ │ │ │ strtmi r4, [r9], -fp, lsr #12 │ │ │ │ - @ instruction: 0xf7ad4638 │ │ │ │ - stmdavs r3!, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ac4638 │ │ │ │ + stmdavs r3!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13865 @ 0x3629 │ │ │ │ @ instruction: 0xf7ab6c58 │ │ │ │ - blls 0x1a7e00 │ │ │ │ + blls 0x1a7de8 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ab6c98 │ │ │ │ - @ instruction: 0xe7adf99f │ │ │ │ + @ instruction: 0xe7adf993 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf814f7ab │ │ │ │ + @ instruction: 0xf808f7ab │ │ │ │ vabd.s8 d30, d30, d3 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ - @ instruction: 0xf7ab1023 │ │ │ │ - str pc, [ip, fp, lsl #16] │ │ │ │ + @ instruction: 0xf7aa1023 │ │ │ │ + @ instruction: 0xe78cffff │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf802f7ab │ │ │ │ + @ instruction: 0xfff6f7aa │ │ │ │ vaba.s8 d30, d30, d22 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xfff8f7aa │ │ │ │ + @ instruction: 0xffecf7aa │ │ │ │ ldr r9, [lr, r3, lsl #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a54690 │ │ │ │ - svccs 0x000fffd1 │ │ │ │ + svccs 0x000fffc5 │ │ │ │ @ instruction: 0xd12e4604 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 2, pc, cr14, cr10, {7} │ │ │ │ + mrc2 7, 2, pc, cr2, cr10, {7} │ │ │ │ movwls r6, #6379 @ 0x18eb │ │ │ │ - @ instruction: 0xffc0f7a5 │ │ │ │ + @ instruction: 0xffb4f7a5 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1252b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b8f84b │ │ │ │ + @ instruction: 0xf1b8f83f │ │ │ │ @ instruction: 0xd1230f00 │ │ │ │ - blcs 0xc3ee8 │ │ │ │ + blcs 0xc3f00 │ │ │ │ stmdavs r9!, {r1, r3, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ vadd.i8 d27, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7aa1027 │ │ │ │ - ldrb pc, [r1, sp, lsr #31] @ │ │ │ │ + ldrb pc, [r1, r1, lsr #31] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xffa4f7aa │ │ │ │ + @ instruction: 0xff98f7aa │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b8f827 │ │ │ │ + @ instruction: 0xf1b8f81b │ │ │ │ sbcsle r0, fp, r0, lsl #30 │ │ │ │ movwls r6, #6443 @ 0x192b │ │ │ │ - @ instruction: 0xff82f7a5 │ │ │ │ + @ instruction: 0xff76f7a5 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ tstle lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr14, cr10, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - stmdavs fp!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xff7af7aa │ │ │ │ + @ instruction: 0xff6ef7aa │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xff76f7aa │ │ │ │ + @ instruction: 0xff6af7aa │ │ │ │ vaba.s8 d30, d30, d23 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - strb pc, [r1, sp, ror #30]! @ │ │ │ │ + strb pc, [r1, r1, ror #30]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec010e8 │ │ │ │ + bl 0xfec01100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ ldrmi r2, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x15df58 │ │ │ │ + blcs 0x15df70 │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d4bd10 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ vqshl.s8 d29, d10, d14 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0x16b2d78 │ │ │ │ + blvs 0x16b2d90 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7aa4010 │ │ │ │ - @ instruction: 0xf894bf47 │ │ │ │ + @ instruction: 0xf894bf3b │ │ │ │ stmdblt sl!, {r0, r3, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #16 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - strle r0, [pc], #-1682 @ 0xa9f3c │ │ │ │ + strle r0, [pc], #-1682 @ 0xa9f54 │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f4608 │ │ │ │ tstls r0, r3, lsl #4 │ │ │ │ - blx 0x17e7e06 │ │ │ │ + blx 0x14e7e1e │ │ │ │ ldrb r9, [ip, r0, lsl #18] │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff0ceb74 │ │ │ │ + blvs 0xff0ceb8c │ │ │ │ @ instruction: 0xf7ab9100 │ │ │ │ - ldmib sp, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r8], -r0, lsl #4 │ │ │ │ - blx 0x12e7e2e │ │ │ │ + blx 0xfe7e46 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vadd.i8 d25, d0, d0 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - cdp2 7, 11, cr15, cr12, cr13, {5} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr13, {5} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldr r6, [r0, r3, lsr #11]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 14, cr15, cr6, cr5, {5} │ │ │ │ + cdp2 7, 13, cr15, cr10, cr5, {5} │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb890 │ │ │ │ + blcs 0xbb8a8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129b2c │ │ │ │ - blcs 0x47b808 │ │ │ │ + blls 0x129b14 │ │ │ │ + blcs 0x47b820 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb8c0 │ │ │ │ + blcs 0xbb8d8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afd5b │ │ │ │ + ldrtmi pc, [sl], -pc, asr #26 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ smmlsr fp, r0, r7, r4 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - cdp2 7, 12, cr15, cr0, cr10, {5} │ │ │ │ + cdp2 7, 11, cr15, cr4, cr10, {5} │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0x463afeb7 │ │ │ │ + ldrtmi pc, [sl], -fp, lsr #29 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 7, 10, cr15, cr8, cr10, {5} │ │ │ │ + cdp2 7, 9, cr15, cr12, cr10, {5} │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - cdp2 7, 10, cr15, cr4, cr10, {5} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr10, {5} │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r6, [sp], -fp, asr #17 │ │ │ │ ldrmi r4, [r1], r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9301 │ │ │ │ @ instruction: 0xf7a58028 │ │ │ │ - blls 0x129a80 │ │ │ │ - blcs 0x47b8b0 │ │ │ │ + blls 0x129a68 │ │ │ │ + blcs 0x47b8c8 │ │ │ │ @ instruction: 0xf896d11b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb96c │ │ │ │ + blcs 0xbb984 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r5, {r0, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - strtmi pc, [r1], -r1, lsr #20 │ │ │ │ + @ instruction: 0x4621fa15 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vabd.s8 d30, d14, d2 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - strb pc, [r4, r7, ror #28]! @ │ │ │ │ + ubfx pc, fp, #28, #5 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 7, 5, cr15, cr14, cr10, {5} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr10, {5} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr10, {5} │ │ │ │ + cdp2 7, 4, cr15, cr14, cr10, {5} │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 3, cr15, cr0, cr5, {5} │ │ │ │ + cdp2 7, 2, cr15, cr4, cr5, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb9fc │ │ │ │ + blcs 0xbba14 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x1299cc │ │ │ │ - blcs 0x47b970 │ │ │ │ + blls 0x1299b4 │ │ │ │ + blcs 0x47b988 │ │ │ │ @ instruction: 0xf896d155 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbba20 │ │ │ │ + blcs 0xbba38 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -fp, lsr #25 │ │ │ │ + @ instruction: 0x462afc9f │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmdavs r3!, {r0, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x12999c │ │ │ │ - blcs 0x47b998 │ │ │ │ + blls 0x129984 │ │ │ │ + blcs 0x47b9b0 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbba50 │ │ │ │ + blcs 0xbba68 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afc93 │ │ │ │ + ldrtmi pc, [sl], -r7, lsl #25 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe69347f0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r8, #680]! @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [ip, #680]! @ 0x2a8 │ │ │ │ vaba.s8 d30, d30, d29 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - ldrtmi pc, [sl], -pc, ror #27 @ │ │ │ │ + ldrtmi pc, [sl], -r3, ror #27 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - stc2l 7, cr15, [r0, #680]! @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [r4, #680] @ 0x2a8 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - ldc2l 7, cr15, [ip, #680] @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [r0, #680] @ 0x2a8 │ │ │ │ vaba.s8 q15, q15, q1 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - sbfx pc, r3, #27, #11 │ │ │ │ + str pc, [sl, r7, asr #27]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - stc2 7, cr15, [sl, #660]! @ 0x294 │ │ │ │ + ldc2 7, cr15, [lr, #660] @ 0x294 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbb08 │ │ │ │ + blcs 0xbbb20 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs fp!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x1298c0 │ │ │ │ - blcs 0x47ba70 │ │ │ │ + blls 0x1298a8 │ │ │ │ + blcs 0x47ba88 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbb2c │ │ │ │ + blcs 0xbbb44 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - @ instruction: 0x4621f9fb │ │ │ │ + strtmi pc, [r1], -pc, ror #19 │ │ │ │ ldrbmi r4, [r0, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r2], -fp, asr #12 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vmax.s8 d30, d14, d18 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7aa1024 │ │ │ │ - ldrb pc, [r2, r7, lsl #27] @ │ │ │ │ + @ instruction: 0xe7d2fd7b │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [lr, #-680]! @ 0xfffffd58 │ │ │ │ + ldc2l 7, cr15, [r2, #-680]! @ 0xfffffd58 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212796 │ │ │ │ @ instruction: 0xf7aa6c78 │ │ │ │ - ldcvs 13, cr15, [r8], #468 @ 0x1d4 │ │ │ │ + ldcvs 13, cr15, [r8], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf7aa4621 │ │ │ │ - @ instruction: 0xe7d8fd71 │ │ │ │ + ldrb pc, [r8, r5, ror #26] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r1, r8, r6 │ │ │ │ movwvs lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4693 │ │ │ │ strmi sl, [sp], -r8, lsr #32 │ │ │ │ andseq pc, pc, #3 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ svclt 0x00180f00 │ │ │ │ - blx 0x1a34f08 │ │ │ │ + blx 0x1a34f20 │ │ │ │ teqple r7, r2, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a5686e │ │ │ │ - @ instruction: 0x4604fd3d │ │ │ │ + @ instruction: 0x4604fd31 │ │ │ │ tstle fp, pc, lsl #28 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff368316 │ │ │ │ + blx 0xff06832e │ │ │ │ @ instruction: 0xf7a64648 │ │ │ │ - strtmi pc, [r1], -r9, ror #19 │ │ │ │ + @ instruction: 0x4621f9dd │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1b847d8 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ ldrbmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ strb r4, [r7, #4080] @ 0xff0 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [ip, #-680]! @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [r0, #-680]! @ 0xfffffd58 │ │ │ │ vabd.s8 q15, q15, q10 │ │ │ │ vmvn.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212696 │ │ │ │ @ instruction: 0xf7aa6c70 │ │ │ │ - ldcvs 13, cr15, [r0], #140 @ 0x8c │ │ │ │ + ldcvs 13, cr15, [r0], #92 @ 0x5c │ │ │ │ @ instruction: 0xf7aa4621 │ │ │ │ - @ instruction: 0xe7e1fd1f │ │ │ │ + @ instruction: 0xe7e1fd13 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bicsvc lr, r9, pc, asr #20 │ │ │ │ @ instruction: 0xf7aa6cd8 │ │ │ │ - ldr pc, [sp, pc, lsr #26]! │ │ │ │ + ldr pc, [sp, r3, lsr #26]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01598 │ │ │ │ + bl 0xfec015b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf0014607 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4} │ │ │ │ - blcs 0xda010 │ │ │ │ + blcs 0xda028 │ │ │ │ cdpls 8, 0, cr6, cr8, cr12, {7} │ │ │ │ vst1.16 {d15-d16}, [r0 :128], r4 │ │ │ │ stmib sp, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a52300 │ │ │ │ - strmi pc, [r1], -r5, ror #25 │ │ │ │ + @ instruction: 0x4601fcd9 │ │ │ │ strmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf99cf7a6 │ │ │ │ + @ instruction: 0xf990f7a6 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ - bllt 0x1190fdc │ │ │ │ + bllt 0x1190ff4 │ │ │ │ ldrtmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [fp, #-240]! @ 0xffffff10 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r0, #4065 @ 0xfe1 │ │ │ │ ldclvs 2, cr9, [r8], {1} │ │ │ │ - ldc2l 7, cr15, [r8], #680 @ 0x2a8 │ │ │ │ - stc2l 7, cr15, [r6], {165} @ 0xa5 │ │ │ │ + stc2l 7, cr15, [ip], #680 @ 0x2a8 │ │ │ │ + ldc2 7, cr15, [sl], #660 @ 0x294 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7a6460c │ │ │ │ - bls 0x128a00 │ │ │ │ + bls 0x1289e8 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blls 0xbc254 │ │ │ │ + blls 0xbc26c │ │ │ │ @ instruction: 0x46216c58 │ │ │ │ @ instruction: 0xf7aa9300 │ │ │ │ - blls 0xe9754 │ │ │ │ + blls 0xe973c │ │ │ │ ldcvs 6, cr4, [r8], {33} @ 0x21 │ │ │ │ - stc2l 7, cr15, [r8], {170} @ 0xaa │ │ │ │ + ldc2 7, cr15, [ip], #680 @ 0x2a8 │ │ │ │ vaba.s8 q15, q15, q3 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xe7ef2396 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0163c │ │ │ │ + bl 0xfec01654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59201 │ │ │ │ - stclvs 12, cr15, [r3, #-636]! @ 0xfffffd84 │ │ │ │ - bls 0xfbc58 │ │ │ │ + stclvs 12, cr15, [r3, #-588]! @ 0xfffffdb4 │ │ │ │ + bls 0xfbc70 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ strtmi r0, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf8941ad2 │ │ │ │ - blcs 0xb67c8 │ │ │ │ + blcs 0xb67e0 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xae845a │ │ │ │ + blx 0x7e8472 │ │ │ │ tstle r3, pc, lsl #28 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ strle r0, [r7], #-1691 @ 0xfffff965 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff6aaca4 │ │ │ │ - @ instruction: 0xf8b6f7ab │ │ │ │ + blvs 0xff6aacbc │ │ │ │ + @ instruction: 0xf8aaf7ab │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ab2201 │ │ │ │ - @ instruction: 0xf646f8b1 │ │ │ │ + @ instruction: 0xf646f8a5 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46282396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf04ffc25 │ │ │ │ + @ instruction: 0xf04ffc19 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec016fc │ │ │ │ + bl 0xfec01714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129608 │ │ │ │ + blls 0x1295f0 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbbda4 │ │ │ │ + blcs 0xbbdbc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [r9], -r9, asr #21 │ │ │ │ + @ instruction: 0x4629fabd │ │ │ │ andcs r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8b0f7ad │ │ │ │ + @ instruction: 0xf8a4f7ad │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r5, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - strb pc, [r2, r9, lsr #24]! @ │ │ │ │ + @ instruction: 0xe7e2fc1d │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01788 │ │ │ │ + bl 0xfec017a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x12957c │ │ │ │ + blls 0x129564 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xd1292b0f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbbe30 │ │ │ │ + blcs 0xbbe48 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x628fc8 │ │ │ │ + blmi 0x628fb0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c58d3 │ │ │ │ vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strtmi r0, [fp], #-658 @ 0xfffffd6e │ │ │ │ bicvs pc, r9, r2, lsl #10 │ │ │ │ @ instruction: 0x0648f8d2 │ │ │ │ @ instruction: 0xf7a6461a │ │ │ │ - ldrtmi pc, [r0], -r9, lsr #23 @ │ │ │ │ + @ instruction: 0x4630fb9d │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ stc2l 7, cr15, [r2], {253} @ 0xfd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff6684b6 │ │ │ │ + blx 0xff3684ce │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - @ instruction: 0x008755b4 │ │ │ │ + umulleq r5, r7, ip, r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -157893,36 +157899,36 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - blmi 0x62968c │ │ │ │ - blls 0x3046ec │ │ │ │ + blmi 0x629674 │ │ │ │ + blls 0x304704 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x36463c │ │ │ │ - blls 0x304718 │ │ │ │ + blmi 0x364654 │ │ │ │ + blls 0x304730 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s16 q4, q8, q8 │ │ │ │ - svclt 0x0000fbbf │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -157942,647 +157948,647 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - blmi 0x6295c8 │ │ │ │ - blls 0x3047b0 │ │ │ │ + blmi 0x6295b0 │ │ │ │ + blls 0x3047c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x364700 │ │ │ │ - blls 0x3047dc │ │ │ │ + blmi 0x364718 │ │ │ │ + blls 0x3047f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s16 q4, q8, q8 │ │ │ │ - svclt 0x0000fb5d │ │ │ │ + svclt 0x0000fb51 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec019b0 │ │ │ │ + bl 0xfec019c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7fd9301 │ │ │ │ - blls 0x12954c │ │ │ │ + blls 0x129564 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7aa9101 │ │ │ │ - bls 0x129508 │ │ │ │ + bls 0x1294f0 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ - blx 0xfece8802 │ │ │ │ + blx 0xfece881a │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r3!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ ldrmi r6, [r6], -r2, ror #18 │ │ │ │ bicsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0xe7dd4256 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01a44 │ │ │ │ + bl 0xfec01a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a5681c │ │ │ │ - bmi 0x4ea5ac │ │ │ │ + bmi 0x4ea594 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #-2147483612 @ 0x80000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ stmib sp, {r3, r5, r6, r7, fp, ip}^ │ │ │ │ strtmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ bicvs pc, ip, r1, lsl #4 │ │ │ │ @ instruction: 0xf7a66808 │ │ │ │ - mullt r3, r5, sl │ │ │ │ + andlt pc, r3, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r5, r7, r0, lsl r3 │ │ │ │ + strdeq r5, [r7], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec01aac │ │ │ │ + bl 0xfec01ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @ instruction: 0xf1a03280 │ │ │ │ addlt r0, r2, r8, lsl #6 │ │ │ │ svclt 0x00882b01 │ │ │ │ stmdble r1, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xd1242810 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf7a5681c │ │ │ │ - bmi 0x62a534 │ │ │ │ + bmi 0x62a51c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldceq 6, cr15, [ip], #-304 @ 0xfffffed0 │ │ │ │ ldceq 2, cr15, [r2], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ mvnvs pc, ip, lsl #10 │ │ │ │ vmlaeq.f64 d14, d0, d3 │ │ │ │ smmlseq r0, ip, r8, pc @ │ │ │ │ @ instruction: 0xf8cd4423 │ │ │ │ @ instruction: 0xf7a6e000 │ │ │ │ - andlt pc, r2, sp, lsr #20 │ │ │ │ + andlt pc, r2, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ - blmi 0x16a9e0 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ + blmi 0x16a9f8 │ │ │ │ rsbsne pc, r9, #64, 4 │ │ │ │ - blx 0xff1e7098 │ │ │ │ - umulleq r5, r7, r0, r2 │ │ │ │ - ldrshteq r1, [r5], -r4 │ │ │ │ + blx 0xff2e70b0 │ │ │ │ + addeq r5, r7, r8, ror r2 │ │ │ │ + eorseq r1, r5, ip, lsl #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01b3c │ │ │ │ + bl 0xfec01b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle fp, r0, lsl #22 │ │ │ │ - blcs 0x384cdc │ │ │ │ + blcs 0x384cf4 │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - bcs 0xb2ccc │ │ │ │ + bcs 0xb2ce4 │ │ │ │ orrhi pc, r3, r0, asr #32 │ │ │ │ vqdmulh.s d2, d0, d13 │ │ │ │ ldm pc, {r1, r3, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, pc, r3, lsl r0 @ │ │ │ │ eorseq r0, fp, pc, rrx │ │ │ │ smlaltbeq r0, r5, sp, r0 │ │ │ │ rscseq r0, r4, fp, ror r0 │ │ │ │ tsteq pc, sp, lsr #2 │ │ │ │ cmpeq r6, sp, asr #1 │ │ │ │ umullseq r0, r8, r8, r0 │ │ │ │ movwls r0, #8349 @ 0x209d │ │ │ │ - cdp2 7, 15, cr15, cr12, cr2, {5} │ │ │ │ + cdp2 7, 15, cr15, cr0, cr2, {5} │ │ │ │ ldrsbne pc, [r4], #132 @ 0x84 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf0114605 │ │ │ │ stcvs 15, cr0, [r1, #32]! │ │ │ │ @ instruction: 0xf64f9802 │ │ │ │ @ instruction: 0xf6cf72fe │ │ │ │ @ instruction: 0x460e62ff │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ - blvs 0xff6fb3ac │ │ │ │ + blvs 0xff6fb3c4 │ │ │ │ @ instruction: 0xf7ab462b │ │ │ │ - @ instruction: 0xf894f8d1 │ │ │ │ + @ instruction: 0xf894f8c5 │ │ │ │ stmdbcs r0, {r0, r2, r3, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -sl, asr #2 │ │ │ │ - @ instruction: 0xf9faf7b2 │ │ │ │ + @ instruction: 0xf9eef7b2 │ │ │ │ @ instruction: 0xf7aa4628 │ │ │ │ - @ instruction: 0xf894f981 │ │ │ │ + @ instruction: 0xf894f975 │ │ │ │ strvs r3, [r6, #221]! @ 0xdd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, r7, ror #2 │ │ │ │ @ instruction: 0xff64f7ff │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andseq lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf7aa9202 │ │ │ │ - svcvs 0x0023f969 │ │ │ │ + svcvs 0x0023f95d │ │ │ │ strvs r9, [r2, #2562]! @ 0xa02 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf894811e │ │ │ │ stmiavs r2!, {r0, r2, r3, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x1545f94 │ │ │ │ + bne 0x1545fac │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, r9, ror r1 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 6, cr15, cr10, cr5, {5} │ │ │ │ + cdp2 7, 5, cr15, cr14, cr5, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - str pc, [r3, sp, lsr #19] │ │ │ │ + str pc, [r3, r1, lsr #19] │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7fc1ad2 │ │ │ │ strb pc, [r3, pc, ror #23] @ │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xe7b3f9f1 │ │ │ │ + ldr pc, [r3, fp, ror #19]! │ │ │ │ @ instruction: 0xf6466d62 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmiavs r0!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - cdp2 7, 4, cr15, cr10, cr5, {5} │ │ │ │ + cdp2 7, 3, cr15, cr14, cr5, {5} │ │ │ │ vnmls.f32 s8, s27, s31 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ bicsvc pc, r4, r1, lsl #4 │ │ │ │ @ instruction: 0xf7a66808 │ │ │ │ - tstpcs r0, r3, ror #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r7, asr r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7b24608 │ │ │ │ - ldr pc, [sp, sp, lsl #19] │ │ │ │ + ldr pc, [sp, r1, lsl #19] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544d38 │ │ │ │ + bne 0x1544d50 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - @ instruction: 0xf804f7fa │ │ │ │ - bls 0x146048 │ │ │ │ + @ instruction: 0xfff8f7f9 │ │ │ │ + bls 0x146060 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - @ instruction: 0xf98ef7b2 │ │ │ │ + @ instruction: 0xf982f7b2 │ │ │ │ movwcs lr, #1930 @ 0x78a │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf95ef7a5 │ │ │ │ + @ instruction: 0xf952f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r9, r2, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - stmdals r2, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7aa4601 │ │ │ │ - blls 0x1aa130 │ │ │ │ + blls 0x1aa118 │ │ │ │ vst2.8 {d25-d26}, [pc], r2 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf94ef7ad │ │ │ │ + @ instruction: 0xf942f7ad │ │ │ │ @ instruction: 0xf7a52003 │ │ │ │ - @ instruction: 0xf04ffdff │ │ │ │ + @ instruction: 0xf04ffdf3 │ │ │ │ @ instruction: 0x4602419c │ │ │ │ @ instruction: 0xf7fb200d │ │ │ │ - strb pc, [r3, -r7, lsl #19]! @ │ │ │ │ + @ instruction: 0xe763f97b │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf7a530de │ │ │ │ - @ instruction: 0xf646f937 │ │ │ │ + @ instruction: 0xf646f92b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12964 @ 0x32a4 │ │ │ │ ldmdavs r9, {r1, ip, pc} │ │ │ │ - @ instruction: 0xf8c8f7ad │ │ │ │ + @ instruction: 0xf8bcf7ad │ │ │ │ vld2.8 {d25-d26}, [pc], r2 │ │ │ │ strmi r1, [r1], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r8, #-680]! @ 0xfffffd58 │ │ │ │ + ldc2l 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf894f927 │ │ │ │ + @ instruction: 0xf894f91b │ │ │ │ ldrdcs r3, [r2], -r9 │ │ │ │ strhne pc, [r0], #132 @ 0x84 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ cmpvs r3, r1, asr #20 │ │ │ │ orrmi pc, r8, r1, asr #32 │ │ │ │ - @ instruction: 0xffe0f7f9 │ │ │ │ + @ instruction: 0xffd4f7f9 │ │ │ │ movwcs lr, #1848 @ 0x738 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf90cf7a5 │ │ │ │ + @ instruction: 0xf900f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r9, r2, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - stmdals r2, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7aa4601 │ │ │ │ - blls 0x1aa08c │ │ │ │ + blls 0x1aa074 │ │ │ │ vst2.8 {d25-d26}, [pc], r2 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8fcf7ad │ │ │ │ + @ instruction: 0xf8f0f7ad │ │ │ │ strhne pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf0412002 │ │ │ │ @ instruction: 0x91024194 │ │ │ │ - stc2 7, cr15, [r8, #660]! @ 0x294 │ │ │ │ + ldc2 7, cr15, [ip, #660] @ 0x294 │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb200b │ │ │ │ - smuadx sp, r1, r9 │ │ │ │ + str pc, [sp, -r5, lsr #18] │ │ │ │ @ instruction: 0xee1d4a5c │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ @ instruction: 0xf64c6812 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r1, r4, r7} │ │ │ │ @ instruction: 0xf600588a │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ ldrmi r0, [r3], #-2136 @ 0xfffff7a8 │ │ │ │ @ instruction: 0xf7a62200 │ │ │ │ - ldrbt pc, [r5], r1, lsr #17 @ │ │ │ │ + usat pc, #21, r5, lsl #17 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544e88 │ │ │ │ + bne 0x1544ea0 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - @ instruction: 0xff5cf7f9 │ │ │ │ - bls 0x146198 │ │ │ │ + @ instruction: 0xff50f7f9 │ │ │ │ + bls 0x1461b0 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - bmi 0x1324918 │ │ │ │ + bmi 0x1324930 │ │ │ │ svcne 0x0070ee1d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ bicseq pc, ip, r0, lsl #12 │ │ │ │ ldmeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf878f7a6 │ │ │ │ + @ instruction: 0xf86cf7a6 │ │ │ │ svcvs 0x0060e6cc │ │ │ │ - b 0x116edb4 │ │ │ │ + b 0x116edcc │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fd5b │ │ │ │ + @ instruction: 0xf646fd4f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf89ef7ad │ │ │ │ - blcs 0x4247a8 │ │ │ │ + @ instruction: 0xf892f7ad │ │ │ │ + blcs 0x4247c0 │ │ │ │ andge sp, r1, #76, 16 @ 0x4c0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - ldrdeq sl, [sl], -sp │ │ │ │ - ldrdeq sl, [sl], -sp │ │ │ │ - ldrdeq sl, [sl], -r9 │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - ldrdeq sl, [sl], -sp │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - andeq sl, sl, r1, lsl fp │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - andeq sl, sl, r7, ror #22 │ │ │ │ - andeq sl, sl, r3, asr #21 │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - strdeq sl, [sl], -sp │ │ │ │ - ldrdeq sl, [sl], -sp │ │ │ │ + strdeq sl, [sl], -r5 │ │ │ │ + strdeq sl, [sl], -r5 │ │ │ │ + strdeq sl, [sl], -r1 │ │ │ │ + andeq sl, sl, r5, lsl sp │ │ │ │ + strdeq sl, [sl], -r5 │ │ │ │ + andeq sl, sl, r5, lsl sp │ │ │ │ + andeq sl, sl, r9, lsr #22 │ │ │ │ + andeq sl, sl, r5, lsl sp │ │ │ │ + andeq sl, sl, pc, ror fp │ │ │ │ + ldrdeq sl, [sl], -fp │ │ │ │ + andeq sl, sl, r5, lsl sp │ │ │ │ + andeq sl, sl, r5, lsl sp │ │ │ │ + andeq sl, sl, r5, lsl sp │ │ │ │ + strdeq sl, [sl], -r5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf7a530de │ │ │ │ - @ instruction: 0xf646f86f │ │ │ │ + @ instruction: 0xf646f863 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12964 @ 0x32a4 │ │ │ │ ldmdavs r9, {r1, ip, pc} │ │ │ │ - @ instruction: 0xf800f7ad │ │ │ │ + @ instruction: 0xfff4f7ac │ │ │ │ vld2.8 {d25-d26}, [pc], r2 │ │ │ │ strmi r1, [r1], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [r0], #680 @ 0x2a8 │ │ │ │ + ldc2 7, cr15, [r4], {170} @ 0xaa │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xe67af85f │ │ │ │ + @ instruction: 0xe67af853 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544f78 │ │ │ │ + bne 0x1544f90 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - mcr2 7, 7, pc, cr4, cr9, {7} @ │ │ │ │ - bls 0x146288 │ │ │ │ + mrc2 7, 6, pc, cr8, cr9, {7} │ │ │ │ + bls 0x1462a0 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xe669f89b │ │ │ │ + @ instruction: 0xe669f895 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andls r4, r2, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ + stclvs 14, cr15, [r3, #-796]! @ 0xfffffce4 │ │ │ │ strtmi r9, [r0], -r2, lsl #20 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ - svclt 0x0000b887 │ │ │ │ - strdeq r5, [r7], lr │ │ │ │ - addeq r4, r7, r6, lsr #31 │ │ │ │ - addeq r4, r7, r4, asr pc │ │ │ │ + svclt 0x0000b881 │ │ │ │ + addeq r5, r7, r6, ror #1 │ │ │ │ + addeq r4, r7, lr, lsl #31 │ │ │ │ + addeq r4, r7, ip, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01f44 │ │ │ │ + bl 0xfec01f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @ instruction: 0x460d20d0 │ │ │ │ smullsne pc, r9, r0, r8 @ │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r1, r7, ip, sp, pc} │ │ │ │ svclt 0x00184604 │ │ │ │ ldreq r2, [r2, #939] @ 0x3ab │ │ │ │ @ instruction: 0xf894d533 │ │ │ │ - blcs 0xb7130 │ │ │ │ + blcs 0xb7148 │ │ │ │ @ instruction: 0xf894d04f │ │ │ │ ldrdcs r2, [r2], -r9 │ │ │ │ @ instruction: 0xf082882b │ │ │ │ - b 0x116b584 │ │ │ │ + b 0x116b59c │ │ │ │ @ instruction: 0xf0436342 │ │ │ │ @ instruction: 0xf7a54588 │ │ │ │ - @ instruction: 0xf894fcbd │ │ │ │ + @ instruction: 0xf894fcb1 │ │ │ │ @ instruction: 0x460630d8 │ │ │ │ ldrtmi fp, [r2], -r3, lsl #3 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xf842f7fb │ │ │ │ + @ instruction: 0xf836f7fb │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blcs 0xc6a44 │ │ │ │ + blcs 0xc6a5c │ │ │ │ vrhadd.s8 , q7, q5 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff6fc648 │ │ │ │ - mrc2 7, 3, pc, cr10, cr9, {7} │ │ │ │ + blvs 0xff6fc660 │ │ │ │ + mcr2 7, 3, pc, cr14, cr9, {7} @ │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf8d0e7df │ │ │ │ movwls r0, #4292 @ 0x10c4 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf7970940 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs sl!, {r0, r6, r7, ip, lr, pc} │ │ │ │ addsmi r9, sl, #1024 @ 0x400 │ │ │ │ svcvs 0x0023d1bd │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-372]! @ 0xfffffe8c │ │ │ │ + stclvs 14, cr15, [r3, #-324]! @ 0xfffffebc │ │ │ │ strvs r2, [r3, #16]! │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ vabd.s8 q15, q15, q2 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stclvs 3, cr2, [r1, #-600]! @ 0xfffffda8 │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - blvs 0xff6f176c │ │ │ │ + blvs 0xff6f1784 │ │ │ │ @ instruction: 0xf7f99201 │ │ │ │ - bls 0x12a758 │ │ │ │ + bls 0x12a740 │ │ │ │ stclvs 3, cr2, [r1, #-24]! @ 0xffffffe8 │ │ │ │ strvs r4, [r1, #1041]! @ 0x411 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ rscvs r2, r3, r0, asr #1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - mrrc2 7, 10, pc, r4, cr5 @ │ │ │ │ + mcrr2 7, 10, pc, r8, cr5 @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xe7a4ff97 │ │ │ │ + str pc, [r4, fp, lsl #31]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - mcrr2 7, 10, pc, r4, cr5 @ │ │ │ │ + ldc2 7, cr15, [r8], #-660 @ 0xfffffd6c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - ldr pc, [r1, r7, lsl #31]! │ │ │ │ + @ instruction: 0xe7b1ff7b │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #134217731 @ 0x8000003 │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec020a4 │ │ │ │ + bl 0xfec020bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8160 @ 0x1fe0 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ ldrtle r0, [sl], #-1427 @ 0xfffffa6d │ │ │ │ svcvs 0x0022680b │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bcs 0xbc44c │ │ │ │ + bcs 0xbc464 │ │ │ │ @ instruction: 0xf646d15b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ andcs r2, r0, #-2147483611 @ 0x80000025 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7f96bc9 │ │ │ │ - blls 0x1aa6a0 │ │ │ │ + blls 0x1aa688 │ │ │ │ strtmi r6, [r8], -r2, ror #26 │ │ │ │ ldmdavs sp, {r1, r5, r7, r8, sl, sp, lr} │ │ │ │ - stc2 7, cr15, [sl], {165} @ 0xa5 │ │ │ │ + blx 0x68d9e │ │ │ │ @ instruction: 0xee1d4a34 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ tstpvs r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a56808 │ │ │ │ - movwcs pc, #12067 @ 0x2f23 @ │ │ │ │ + movwcs pc, #12055 @ 0x2f17 @ │ │ │ │ andcs r6, r1, r3, ror #1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd30 │ │ │ │ smlabtls r3, r4, r0, r0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf7970940 │ │ │ │ - stmdbls r3, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r3, fp, sp, lr} │ │ │ │ - blcs 0xfeb9f22c │ │ │ │ + blcs 0xfeb9f244 │ │ │ │ svcvs 0x0023d1b7 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff6fc7dc │ │ │ │ - ldc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + blvs 0xff6fc7f4 │ │ │ │ + stc2 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7ff2010 │ │ │ │ movwcs pc, #11421 @ 0x2c9d @ │ │ │ │ ldrb r6, [r4, r3, ror #1] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvs 0x00604770 │ │ │ │ - b 0x112f0cc │ │ │ │ + b 0x112f0e4 │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fbbd │ │ │ │ + @ instruction: 0xf646fbb1 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12810 @ 0x320a │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - blls 0x1aab9c │ │ │ │ + blls 0x1aab84 │ │ │ │ svcvs 0x0060e795 │ │ │ │ - b 0x116f114 │ │ │ │ + b 0x116f12c │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fbab │ │ │ │ + @ instruction: 0xf646fb9f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 14, cr15, cr14, cr12, {5} │ │ │ │ + cdp2 7, 14, cr15, cr2, cr12, {5} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - addeq r4, r7, lr, ror ip │ │ │ │ + addeq r4, r7, r6, ror #24 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf7a52000 │ │ │ │ - @ instruction: 0xf646fb89 │ │ │ │ + @ instruction: 0xf646fb7d │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r6 │ │ │ │ stmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 12, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 7, 12, cr15, cr0, cr12, {5} │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ mullt r3, sl, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02228 │ │ │ │ + bl 0xfec02240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf7a44607 │ │ │ │ - strmi pc, [r5], -fp, lsr #29 │ │ │ │ + @ instruction: 0x4605fe9f │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - blx 0x1968ed6 │ │ │ │ + blx 0x1668eee │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfe9e8ef4 │ │ │ │ + blx 0xfe6e8f0c │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7aa4628 │ │ │ │ - ldrtmi pc, [r2], -sp, lsl #16 @ │ │ │ │ + ldrtmi pc, [r2], -r1, lsl #16 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf808f7aa │ │ │ │ + @ instruction: 0xfffcf7a9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7aa2208 │ │ │ │ - @ instruction: 0x462af937 │ │ │ │ + strtmi pc, [sl], -fp, lsr #18 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt r2!, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r6, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02298 │ │ │ │ + bl 0xfec022b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a49301 │ │ │ │ - blls 0x12aa6c │ │ │ │ + blls 0x12aa54 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbc940 │ │ │ │ + blcs 0xbc958 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4629fcfb │ │ │ │ + strtmi pc, [r9], -pc, ror #25 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #31 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xff48f7fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 5, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr9, {5} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0230c │ │ │ │ + bl 0xfec02324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -fp, lsl #12 │ │ │ │ ldmdale pc!, {r0, r1, r2, r3, r8, fp, sp}^ @ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcs 0xb71184 │ │ │ │ + blcs 0xb7119c │ │ │ │ ldmdbcc r9!, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbpl r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ stmdaeq r8, {r2, r5, r6, sl, sp, lr} │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldcvs 3, cr2, [r4], {1} │ │ │ │ strcc lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ @@ -158607,411 +158613,411 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ mcrrvs 2, 0, r2, ip, cr2 │ │ │ │ vabd.s8 q15, q15, q10 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ andcs r2, r2, #-2147483611 @ 0x80000025 │ │ │ │ ldrb r6, [sp, ip, lsl #26] │ │ │ │ @ instruction: 0xf7a49101 │ │ │ │ - vmla.f32 , q15, │ │ │ │ + vadd.f32 , q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46042296 │ │ │ │ ldclvs 2, cr9, [r1], {0} │ │ │ │ - @ instruction: 0xff48f7a9 │ │ │ │ + @ instruction: 0xff3cf7a9 │ │ │ │ strtmi r9, [r1], -r0, lsl #20 │ │ │ │ ldcvs 6, cr4, [r2], {32} │ │ │ │ - @ instruction: 0xff56f7a9 │ │ │ │ + @ instruction: 0xff4af7a9 │ │ │ │ andcs r9, r9, #1024 @ 0x400 │ │ │ │ smlabtls r0, r8, r7, lr │ │ │ │ - ldc2l 7, cr15, [lr, #656] @ 0x290 │ │ │ │ + ldc2l 7, cr15, [r2, #656] @ 0x290 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ mcrrvs 6, 0, r4, sl, cr4 │ │ │ │ @ instruction: 0xf7a96d09 │ │ │ │ - blls 0xeb180 │ │ │ │ + blls 0xeb168 │ │ │ │ ldr r2, [r9, r3, lsl #4]! │ │ │ │ @ instruction: 0xf7a49100 │ │ │ │ - vadd.f32 , q15, │ │ │ │ + vadd.f32 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x461e2396 │ │ │ │ mrrcvs 6, 0, r4, sl, cr4 │ │ │ │ @ instruction: 0xf7a96d19 │ │ │ │ - andscs pc, pc, #860 @ 0x35c │ │ │ │ + andscs pc, pc, #812 @ 0x32c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [ip], {170} @ 0xaa │ │ │ │ + ldc2 7, cr15, [r0], {170} @ 0xaa │ │ │ │ ldcvs 6, cr4, [r1], #136 @ 0x88 │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - blls 0xe9724 │ │ │ │ + blls 0xe970c │ │ │ │ ldr r2, [pc, r9, lsl #4] │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - vrhadd.s8 d18, d5, d1 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf6452101 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - mcrr2 2, 0, pc, r8, cr15 @ │ │ │ │ - stc2l 7, cr15, [lr], #-404 @ 0xfffffe6c │ │ │ │ + ldc2 2, cr15, [ip], #-60 @ 0xffffffc4 │ │ │ │ + stc2l 7, cr15, [r2], #-404 @ 0xfffffe6c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ - blmi 0x122b5a0 │ │ │ │ + blmi 0x122b5b8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, q0, d0 │ │ │ │ cmnlt r8, r0, asr #32 │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3ebe78 │ │ │ │ + blcs 0x3ebe90 │ │ │ │ stmdavs fp, {r0, r2, ip, lr, pc} │ │ │ │ andle r2, r2, sp, lsl #22 │ │ │ │ - blcs 0x4055a8 │ │ │ │ + blcs 0x4055c0 │ │ │ │ andcs sp, r0, pc, lsl #26 │ │ │ │ ldmdavs sl, {r0, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, pc, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7a481f0 │ │ │ │ - @ instruction: 0x4680fd75 │ │ │ │ - ldc2l 7, cr15, [r2, #-656]! @ 0xfffffd70 │ │ │ │ + strmi pc, [r0], r9, ror #26 │ │ │ │ + stc2l 7, cr15, [r6, #-656]! @ 0xfffffd70 │ │ │ │ strmi r6, [r7], -r3, lsr #16 │ │ │ │ suble r2, r9, pc, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524640 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorsle r2, r8, pc, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524638 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdale r8!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andcs r2, r2, r6, lsl #10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffa6f7a9 │ │ │ │ + @ instruction: 0xff9af7a9 │ │ │ │ stmdage r5, {r0, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - bls 0x252b10 │ │ │ │ + bls 0x252b28 │ │ │ │ andls r2, r3, #0 │ │ │ │ - blx 0xe9198 │ │ │ │ + @ instruction: 0xf9f4f7a5 │ │ │ │ strmi r9, [r3], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf8cd9701 │ │ │ │ @ instruction: 0xf7ab8000 │ │ │ │ - @ instruction: 0x4628fcd1 │ │ │ │ + strtmi pc, [r8], -r5, asr #25 │ │ │ │ strbmi r6, [r2], -r1, lsr #17 │ │ │ │ mcr2 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ str r2, [sp, r1]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 7, 8, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr9, {5} │ │ │ │ andcs lr, r1, #224, 14 @ 0x3800000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 7, cr15, [r6, #676]! @ 0x2a4 │ │ │ │ + ldc2 7, cr15, [sl, #676] @ 0x2a4 │ │ │ │ ldrdcs lr, [r0, -sl] │ │ │ │ @ instruction: 0xf7a94638 │ │ │ │ - @ instruction: 0xe7cafd55 │ │ │ │ + strb pc, [sl, r9, asr #26] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ + stc2l 7, cr15, [r4, #-676] @ 0xfffffd5c │ │ │ │ vaba.s8 d14, d31, d25 │ │ │ │ - andcs pc, r0, pc, ror sp @ │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, ror sp @ │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rsbsmi pc, ip, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xffb2f1a2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r5, ip, lsl #8 │ │ │ │ + eorseq r1, r5, r4, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02578 │ │ │ │ + bl 0xfec02590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66f300 │ │ │ │ + blmi 0x66f318 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ mcrvs 1, 4, fp, cr3, cr3, {5} │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ movwls sl, #2051 @ 0x803 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ - blls 0xbdbdc │ │ │ │ - bls 0x2053e8 │ │ │ │ + blls 0xbdbf4 │ │ │ │ + bls 0x205400 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ tstle r4, r0, lsl #4 │ │ │ │ ldrdeq lr, [r3, -sp] │ │ │ │ andlt r2, r7, r0, lsl #4 │ │ │ │ - bl 0x1e952c │ │ │ │ - bllt 0xff469264 │ │ │ │ + bl 0x1e9544 │ │ │ │ + bllt 0xff16927c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf9def7a2 │ │ │ │ + @ instruction: 0xf9d2f7a2 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ ldcvs 0, cr2, [r1, #4] │ │ │ │ @ instruction: 0x669366d1 │ │ │ │ ldrbvs r9, [r0], -r1, lsl #18 │ │ │ │ vaba.s8 q7, , q6 │ │ │ │ - svclt 0x0000fd3b │ │ │ │ + svclt 0x0000fd2f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - bllt 0xfee69294 │ │ │ │ + bllt 0xfeb692ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec025f4 │ │ │ │ + bl 0xfec0260c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42f39c │ │ │ │ + blmi 0x42f3b4 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ stmdage r1, {r0, r9, sl, lr} │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrc2 7, 3, pc, cr10, cr15, {7} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r3, r8, ip, lr, pc}^ │ │ │ │ strtmi r0, [r3], -r1, lsl #2 │ │ │ │ andlt r2, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfe5e92d8 │ │ │ │ - stc2 2, cr15, [lr, #-60] @ 0xffffffc4 │ │ │ │ + bllt 0xfe2e92f0 │ │ │ │ + stc2 2, cr15, [r2, #-60] @ 0xffffffc4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02640 │ │ │ │ + bl 0xfec02658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf950f7a5 │ │ │ │ + @ instruction: 0xf944f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ac4008 │ │ │ │ - svclt 0x0000bc91 │ │ │ │ + svclt 0x0000bc85 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02684 │ │ │ │ + bl 0xfec0269c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ stmib sp, {r1, r3, r9, sl, lr}^ │ │ │ │ - blvs 0xff6ef49c │ │ │ │ - blx 0x4e9486 │ │ │ │ - bls 0xd14a8 │ │ │ │ + blvs 0xff6ef4b4 │ │ │ │ + blx 0x1e949e │ │ │ │ + bls 0xd14c0 │ │ │ │ ldrmi r6, [r3], #-3395 @ 0xfffff2bd │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - teqpcc r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movtcc pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbteq pc, [r4], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec026e8 │ │ │ │ + bl 0xfec02700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - andseq pc, r4, #72351744 @ 0x4500000 │ │ │ │ + eoreq pc, ip, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1a23281 │ │ │ │ svclt 0x0000fedf │ │ │ │ - eorseq r1, r5, r8, lsl r4 │ │ │ │ + eorseq r1, r5, r0, lsr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0271c │ │ │ │ + bl 0xfec02734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - stc2 7, cr15, [lr], #-656 @ 0xfffffd70 │ │ │ │ + stc2 7, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - mcrr2 7, 10, pc, r0, cr9 @ │ │ │ │ + ldc2 7, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdalt r2!, {r0, r2, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r4, r7, r4, lsr r6 │ │ │ │ + ldmdalt r6, {r0, r2, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r4, r7, ip, lsl r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0276c │ │ │ │ + bl 0xfec02784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - stc2 7, cr15, [r6], {164} @ 0xa4 │ │ │ │ + blx 0xfff6942a │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8], {169} @ 0xa9 │ │ │ │ + stc2 7, cr15, [ip], {169} @ 0xa9 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00fcf7b4 │ │ │ │ - addeq r4, r7, r4, ror #11 │ │ │ │ + svclt 0x00f0f7b4 │ │ │ │ + addeq r4, r7, ip, asr #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec027bc │ │ │ │ + bl 0xfec027d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xff869462 │ │ │ │ + blx 0xff56947a │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - blx 0xffce947e │ │ │ │ + blx 0xff9e9496 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00d6f7b4 │ │ │ │ - umulleq r4, r7, r4, r5 │ │ │ │ + svclt 0x00caf7b4 │ │ │ │ + addeq r4, r7, ip, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0280c │ │ │ │ + bl 0xfec02824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xfee694b2 │ │ │ │ + blx 0xfeb694ca │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - blx 0xff2e94ce │ │ │ │ + blx 0xfefe94e6 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00b0f7b4 │ │ │ │ - addeq r4, r7, r4, asr #10 │ │ │ │ + svclt 0x00a4f7b4 │ │ │ │ + addeq r4, r7, ip, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0285c │ │ │ │ + bl 0xfec02874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116ea08 │ │ │ │ - b 0x1174390 │ │ │ │ + b 0x116ea20 │ │ │ │ + b 0x11743a8 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - blx 0x1fe9526 │ │ │ │ + blx 0x1ce953e │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xfe469542 │ │ │ │ + blx 0xfe16955a │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11f464 │ │ │ │ + blls 0x11f47c │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x0070f7b4 │ │ │ │ - addeq r4, r7, lr, asr #9 │ │ │ │ + svclt 0x0064f7b4 │ │ │ │ + @ instruction: 0x008744b6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ movwls r4, #13968 @ 0x3690 │ │ │ │ - blx 0x156957a │ │ │ │ + blx 0x1269592 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmple lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9daf7f9 │ │ │ │ + @ instruction: 0xf9cef7f9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmdavs r3!, {r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1aa400 │ │ │ │ - blcs 0x47cf38 │ │ │ │ + blls 0x1aa3e8 │ │ │ │ + blcs 0x47cf50 │ │ │ │ @ instruction: 0xf895d156 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbcfcc │ │ │ │ + blcs 0xbcfe4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -r5, asr #19 │ │ │ │ + @ instruction: 0x4622f9b9 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1fe95e6 │ │ │ │ + blx 0x1ce95fe │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ qsub16mi pc, r2, pc @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1be9606 │ │ │ │ + blx 0x18e961e │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9a6f7f9 │ │ │ │ + @ instruction: 0xf99af7f9 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf7a94620 │ │ │ │ - @ instruction: 0xf895fb5d │ │ │ │ + @ instruction: 0xf895fb51 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xbd008 │ │ │ │ + blcs 0xbd020 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf7a90201 │ │ │ │ - movwcs pc, #16189 @ 0x3f3d @ │ │ │ │ + movwcs pc, #16177 @ 0x3f31 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a941f0 │ │ │ │ - vqdmulh.s d27, d14, d5 │ │ │ │ + vpmin.s8 , q15, │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf8572796 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - @ instruction: 0xf1b8fafd │ │ │ │ + @ instruction: 0xf1b8faf1 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7a94620 │ │ │ │ - @ instruction: 0xe7a0fb35 │ │ │ │ + str pc, [r0, r9, lsr #22]! │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ - blx 0xffce967c │ │ │ │ + blx 0xff9e9694 │ │ │ │ svclt 0x0000e7ad │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ @@ -159024,131 +159030,131 @@ │ │ │ │ stmdbvs r2!, {r6, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ @ instruction: 0x4606fb37 │ │ │ │ - blx 0xfece96bc │ │ │ │ + blx 0xfe9e96d4 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strbmi pc, [sl], -fp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8eef7f9 │ │ │ │ + @ instruction: 0xf8e2f7f9 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf7a94630 │ │ │ │ - stmiavs r1!, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - blx 0xfe1e9856 │ │ │ │ + blx 0xfe1e986e │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1e69870 │ │ │ │ - blcs 0xc5a10 │ │ │ │ + bllt 0x1e69888 │ │ │ │ + blcs 0xc5a28 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r3, #1476395010 @ 0x58000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7a96bd8 │ │ │ │ - @ instruction: 0x4639feb5 │ │ │ │ + ldrtmi pc, [r9], -r9, lsr #29 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - cdp2 7, 11, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 7, 10, cr15, cr4, cr9, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x9e9774 │ │ │ │ + blx 0x6e978c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r5, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa5fc │ │ │ │ + blcs 0x1fa614 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a56b0 │ │ │ │ + blcs 0x4a56c8 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02b28 │ │ │ │ + bl 0xfec02b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28117 @ 0x6dd5 @ │ │ │ │ + movwcs pc, #28105 @ 0x6dc9 @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa660 │ │ │ │ + blcs 0x1fa678 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a564c │ │ │ │ + blcs 0x4a5664 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02b8c │ │ │ │ + bl 0xfec02ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28067 @ 0x6da3 @ │ │ │ │ + movwcs pc, #28055 @ 0x6d97 @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa6c4 │ │ │ │ + blcs 0x1fa6dc │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a55e8 │ │ │ │ + blcs 0x4a5600 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02bf0 │ │ │ │ + bl 0xfec02c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28017 @ 0x6d71 @ │ │ │ │ + movwcs pc, #28005 @ 0x6d65 @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159164,130 +159170,130 @@ │ │ │ │ stmdbvs sl!, {r6, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fb9303 │ │ │ │ @ instruction: 0x4680ff3b │ │ │ │ - @ instruction: 0xf998f7a4 │ │ │ │ + @ instruction: 0xf98cf7a4 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ strmi r4, [r6], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #14 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - @ instruction: 0x4629ffd7 │ │ │ │ + strtmi pc, [r9], -fp, asr #31 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - blx 0xfece9a70 │ │ │ │ + blx 0xfece9a88 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d4d103 │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ ldrtmi sp, [r2], -r6, lsl #8 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1ae9a8c │ │ │ │ + blt 0x1ae9aa4 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6ac2b4 │ │ │ │ - stc2 7, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ + blvs 0xff6ac2cc │ │ │ │ + stc2 7, cr15, [r2, #676]! @ 0x2a4 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7a92201 │ │ │ │ - @ instruction: 0xf646fda9 │ │ │ │ + @ instruction: 0xf646fd9d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xf04ff91d │ │ │ │ + @ instruction: 0xf04ff911 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02cf8 │ │ │ │ + bl 0xfec02d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116eea4 │ │ │ │ - b 0x117482c │ │ │ │ + b 0x116eebc │ │ │ │ + b 0x1174844 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xf92ef7a4 │ │ │ │ + @ instruction: 0xf922f7a4 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xf940f7a9 │ │ │ │ + @ instruction: 0xf934f7a9 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11f900 │ │ │ │ + blls 0x11f918 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stclt 7, cr15, [r4, #-720]! @ 0xfffffd30 │ │ │ │ - addeq r4, r7, r2, lsr r0 │ │ │ │ + ldclt 7, cr15, [r8, #-720] @ 0xfffffd30 │ │ │ │ + addeq r4, r7, sl, lsl r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stclvs 8, cr6, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - blne 0xfe9c5fc8 │ │ │ │ + blne 0xfe9c5fe0 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorle r2, sl, r0 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ mcr2 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ stmdbvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1a9f54 │ │ │ │ - blcs 0x47d5d0 │ │ │ │ + blls 0x1a9f3c │ │ │ │ + blcs 0x47d5e8 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd458 │ │ │ │ + blcs 0xbd470 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - ldrbmi pc, [r3], -pc, ror #30 @ │ │ │ │ + ldrbmi pc, [r3], -r3, ror #30 @ │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff80f7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - qadd16mi pc, r0, r5 @ │ │ │ │ + strtmi pc, [r0], -r9, lsl #30 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf9eef7fc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - ldrb pc, [ip, r9, asr #17] @ │ │ │ │ + @ instruction: 0xe7dcf8bd │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r7, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ ldr r0, [r1, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -159300,58 +159306,58 @@ │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stclvs 8, cr6, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - blne 0xfe9c60b0 │ │ │ │ + blne 0xfe9c60c8 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorsle r2, r4, r0 │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf8f8f7fc │ │ │ │ stmdbvs r3!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1a9e6c │ │ │ │ - blcs 0x47d6b8 │ │ │ │ + blls 0x1a9e54 │ │ │ │ + blcs 0x47d6d0 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd560 │ │ │ │ + blcs 0xbd578 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - @ instruction: 0x4653fefb │ │ │ │ + ldrbmi pc, [r3], -pc, ror #29 @ │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46394252 │ │ │ │ @ instruction: 0xf7a94638 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf936f7fc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - ldrb pc, [r2, fp, asr #16] @ │ │ │ │ - blcs 0xc5eb4 │ │ │ │ + @ instruction: 0xe7d2f83f │ │ │ │ + blcs 0xc5ecc │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r7, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -159359,93 +159365,93 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [fp, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1faa70 │ │ │ │ + blcs 0x1faa88 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5b1c │ │ │ │ + blcs 0x4a5b34 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02f9c │ │ │ │ + bl 0xfec02fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27547 @ 0x6b9b @ │ │ │ │ + movwcs pc, #27535 @ 0x6b8f @ │ │ │ │ strb r2, [pc, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1868 @ 0x74c │ │ │ │ strb r2, [r9, -r1, lsl #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02fc0 │ │ │ │ + bl 0xfec02fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116f16c │ │ │ │ - b 0x1174af4 │ │ │ │ + b 0x116f184 │ │ │ │ + b 0x1174b0c │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xffcaf7a3 │ │ │ │ + @ instruction: 0xffbef7a3 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xffdcf7a8 │ │ │ │ + @ instruction: 0xffd0f7a8 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11fbc8 │ │ │ │ + blls 0x11fbe0 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xff169cf8 │ │ │ │ - addeq r3, r7, sl, ror #26 │ │ │ │ + bllt 0xfee69d10 │ │ │ │ + addeq r3, r7, r2, asr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec03034 │ │ │ │ + bl 0xfec0304c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116f1e0 │ │ │ │ - b 0x1174b68 │ │ │ │ + b 0x116f1f8 │ │ │ │ + b 0x1174b80 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xff90f7a3 │ │ │ │ + @ instruction: 0xff84f7a3 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xffa2f7a8 │ │ │ │ + @ instruction: 0xff96f7a8 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11fc3c │ │ │ │ + blls 0x11fc54 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfe369d6c │ │ │ │ - strdeq r3, [r7], r6 │ │ │ │ + bllt 0x2069d84 │ │ │ │ + ldrdeq r3, [r7], lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34607 │ │ │ │ @@ -159466,414 +159472,414 @@ │ │ │ │ mvnhi pc, #536870912 @ 0x20000000 │ │ │ │ vpadd.i8 q9, q9, │ │ │ │ @ instruction: 0xf5a382c4 │ │ │ │ @ instruction: 0xf5b37380 │ │ │ │ stmiale r1!, {r2, r3, r7, r8, r9, sl, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sl, sp, lsr r4 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r3, lsr sp │ │ │ │ - andeq sp, sl, r9, lsl r2 │ │ │ │ - andeq ip, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r3 │ │ │ │ - muleq sl, r9, r6 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r9, lsr #15 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000adcbf │ │ │ │ - andeq lr, sl, r1, lsr #7 │ │ │ │ - andeq lr, sl, r3, lsl r3 │ │ │ │ - andeq sp, sl, r1, lsr #16 │ │ │ │ - andeq ip, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, ror r5 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq sp, sl, fp, lsr r4 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq lr, [sl], -r5 │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, r3, lsr sp │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - ldrdeq ip, [sl], -sp │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, sp, lsr #20 │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, r1, lsr r9 │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - @ instruction: 0x000adcbf │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - ldrdeq ip, [sl], -sp │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, fp, lsr #17 │ │ │ │ - ldrdeq ip, [sl], -fp │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ + andeq lr, sl, r5, asr r4 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, fp, asr #26 │ │ │ │ + andeq sp, sl, r1, lsr r2 │ │ │ │ + andeq ip, sl, r1, ror #28 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #6 │ │ │ │ + @ instruction: 0x000ad6b1 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r1, asr #15 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #14 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r7 │ │ │ │ + @ instruction: 0x000ae3b9 │ │ │ │ + andeq lr, sl, fp, lsr #6 │ │ │ │ + andeq sp, sl, r9, lsr r8 │ │ │ │ + andeq ip, sl, r1, ror #28 │ │ │ │ + muleq sl, r3, r5 │ │ │ │ + strdeq sp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, asr r4 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, sp, ror #7 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + andeq sp, sl, fp, asr #26 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + strdeq ip, [sl], -r5 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + andeq sp, sl, r5, asr #20 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + andeq sp, sl, r9, asr #18 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + ldrdeq sp, [sl], -r7 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + strdeq ip, [sl], -r5 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + andeq sp, sl, r3, asr #17 │ │ │ │ + strdeq ip, [sl], -r3 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1b33803 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf7a380be │ │ │ │ - @ instruction: 0x4682fcfd │ │ │ │ - ldc2l 7, cr15, [sl], #652 @ 0x28c │ │ │ │ + @ instruction: 0x4682fcf1 │ │ │ │ + stc2l 7, cr15, [lr], #652 @ 0x28c │ │ │ │ strmi r2, [r1], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0404605 │ │ │ │ @ instruction: 0xf89780ab │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe26a396 │ │ │ │ + blx 0x1f6a3ae │ │ │ │ rsclt r0, r2, #3719168 @ 0x38c000 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ stmdbne r0, {r2, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x12cb48 │ │ │ │ + blx 0x12cb60 │ │ │ │ vst1.8 {d15-d18}, [r4], r3 │ │ │ │ @ instruction: 0xf1400300 │ │ │ │ stmdblt r3, {r1, r3, r6, r7, pc} │ │ │ │ @ instruction: 0x46294252 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - @ instruction: 0x4629fd55 │ │ │ │ + strtmi pc, [r9], -r9, asr #26 │ │ │ │ @ instruction: 0xf7a84650 │ │ │ │ - @ instruction: 0xf1b9fceb │ │ │ │ + @ instruction: 0xf1b9fcdf │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ svceq 0x0023812a │ │ │ │ @ instruction: 0xf14002e0 │ │ │ │ - blcs 0x48c8f4 │ │ │ │ + blcs 0x48c90c │ │ │ │ ldrbhi pc, [r9], #-0 @ │ │ │ │ addeq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf14205e1 │ │ │ │ - bcs 0xcce1c │ │ │ │ + bcs 0xcce34 │ │ │ │ rsbhi pc, sl, #2 │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ @ instruction: 0x46524638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r6, [r1], r1, lsr #24 │ │ │ │ stc2l 7, cr15, [r8], {255} @ 0xff │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #8, 4 @ 0x80000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xff84f7ab │ │ │ │ + @ instruction: 0xff78f7ab │ │ │ │ @ instruction: 0xf640e086 │ │ │ │ addsmi r1, r3, #-536870911 @ 0xe0000001 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ rschi pc, pc, r2, lsl #1 │ │ │ │ andsvc pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ vcgt.s8 q12, q8, │ │ │ │ addsmi r7, r3, #268435456 @ 0x10000000 │ │ │ │ adcshi pc, r0, #536870912 @ 0x20000000 │ │ │ │ sbcvs pc, r0, pc, ror #8 │ │ │ │ - blcs 0x7fd47c │ │ │ │ + blcs 0x7fd494 │ │ │ │ stcge 6, cr15, [ip, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ andge sl, r1, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq sl, r1, sp │ │ │ │ - andeq sp, sl, r3, lsr sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq ip, [sl], -sp │ │ │ │ - muleq sl, r1, sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - muleq sl, r1, sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #20 │ │ │ │ - muleq sl, r1, sp │ │ │ │ - andeq sp, sl, r1, lsr r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, pc, lsr #24 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #17 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + andeq ip, sl, r9, lsr #27 │ │ │ │ + andeq sp, sl, fp, asr #26 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq ip, [sl], -r5 │ │ │ │ + andeq ip, sl, r9, lsr #27 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq ip, sl, r9, lsr #27 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #20 │ │ │ │ + andeq ip, sl, r9, lsr #27 │ │ │ │ + andeq sp, sl, r9, asr #18 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r7, asr #24 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq ip, [sl], -r5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #17 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - mrrc2 7, 10, pc, r8, cr8 @ │ │ │ │ + mcrr2 7, 10, pc, ip, cr8 @ │ │ │ │ @ instruction: 0xf001e754 │ │ │ │ vhsub.s8 d16, d14, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ rsceq r6, r4, #1342177281 @ 0x50000001 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x46156d58 │ │ │ │ addshi pc, r1, r0, asr #2 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r8, r9, ip, pc} │ │ │ │ - cdp2 7, 6, cr15, cr8, cr11, {5} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr11, {5} │ │ │ │ vldrvs d25, [r9, #-16] │ │ │ │ eoreq pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9c8f7b0 │ │ │ │ + @ instruction: 0xf9bcf7b0 │ │ │ │ vldrvs d25, [r9, #-16] │ │ │ │ eoreq pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9dcf7b0 │ │ │ │ + @ instruction: 0xf9d0f7b0 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ cmple fp, r0, lsl #30 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -159884,601 +159890,601 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082eb │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ bicshi pc, r5, r2, lsl #4 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a38270 │ │ │ │ - blcs 0x7b51a4 │ │ │ │ + blcs 0x7b51bc │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq sl, r1, fp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #20 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r5, lsr #19 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #17 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + andeq sp, sl, r9, lsr #23 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq ip, [sl], -r5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #20 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #18 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + @ instruction: 0x000ad9bd │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq ip, [sl], -r5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #17 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff26a4ce │ │ │ │ + blx 0xfef6a4e6 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0x462980f2 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - strtmi pc, [sl], -r3, lsr #24 │ │ │ │ + @ instruction: 0x462afc17 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ @ instruction: 0xf853e6cf │ │ │ │ @ instruction: 0xf8532026 │ │ │ │ movwls r1, #16424 @ 0x4028 │ │ │ │ - @ instruction: 0xf9e4f7b0 │ │ │ │ + @ instruction: 0xf9d8f7b0 │ │ │ │ @ instruction: 0xf6469b04 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x462a2196 │ │ │ │ stmdavs r9, {r3, r4, r6, r8, sl, fp, sp, lr} │ │ │ │ - cdp2 7, 6, cr15, cr14, cr11, {5} │ │ │ │ - ldc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ - blcs 0x4a642c │ │ │ │ + cdp2 7, 6, cr15, cr2, cr11, {5} │ │ │ │ + ldc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + blcs 0x4a6444 │ │ │ │ movwhi pc, #0 @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #8, 4 @ 0x80000000 │ │ │ │ vtst.8 d22, d14, d9 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ smullseq r2, r2, r6, r3 @ │ │ │ │ ldcvs 3, cr9, [r8], {4} │ │ │ │ - ldc2 7, cr15, [r8, #684]! @ 0x2ac │ │ │ │ - blx 0x1eea52a │ │ │ │ + stc2 7, cr15, [ip, #684]! @ 0x2ac │ │ │ │ + blx 0x1bea542 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ ldcvs 5, cr0, [r9], {226} @ 0xe2 │ │ │ │ orreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf142461d │ │ │ │ - blcs 0xcc9a4 │ │ │ │ + blcs 0xcc9bc │ │ │ │ bichi pc, ip, r2 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrtmi r2, [r8], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034652 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xfed6a6c6 │ │ │ │ + blx 0xfed6a6de │ │ │ │ vld1.16 {d30}, [pc], r2 │ │ │ │ vmax.s8 d22, d16, d0 │ │ │ │ ldrtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -r9] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - andeq sp, sl, sp, lsl #1 │ │ │ │ - andeq sp, sl, r3, lsr sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq ip, sl, r1, lsr #30 │ │ │ │ - andeq sp, sl, sp, lsl #1 │ │ │ │ - @ instruction: 0x000adab5 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq sp, sl, sp, lsl #1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #20 │ │ │ │ - andeq sp, sl, sp, lsl #1 │ │ │ │ - andeq sp, sl, r1, lsr r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, pc, lsr #24 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r3, lsl r3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq ip, sl, r1, lsr #30 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #17 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #22 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r3, lsr sp │ │ │ │ - andeq sp, sl, r9, lsl r2 │ │ │ │ - andeq ip, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r3 │ │ │ │ - muleq sl, r9, r6 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r9, lsr #15 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, pc, lsr #24 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r3, lsl r3 │ │ │ │ - andeq sp, sl, r1, lsr #16 │ │ │ │ - andeq ip, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, ror r5 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq sp, sl, fp, lsr r4 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + andeq sp, sl, r5, lsr #1 │ │ │ │ + andeq sp, sl, fp, asr #26 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq sp, sl, r5, lsr #1 │ │ │ │ + andeq sp, sl, sp, asr #21 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq sp, sl, r5, lsr #1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #20 │ │ │ │ + andeq sp, sl, r5, lsr #1 │ │ │ │ + andeq sp, sl, r9, asr #18 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r7, asr #24 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, fp, lsr #6 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #17 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #22 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, fp, asr #26 │ │ │ │ + andeq sp, sl, r1, lsr r2 │ │ │ │ + andeq ip, sl, r1, ror #28 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #6 │ │ │ │ + @ instruction: 0x000ad6b1 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r1, asr #15 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #14 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r7, asr #24 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, fp, lsr #6 │ │ │ │ + andeq sp, sl, r9, lsr r8 │ │ │ │ + andeq ip, sl, r1, ror #28 │ │ │ │ + muleq sl, r3, r5 │ │ │ │ + strdeq sp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, asr r4 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #2965504 @ 0x2d4000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r9, lsl r2 │ │ │ │ - andeq ip, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r3 │ │ │ │ - muleq sl, r9, r6 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r9, lsr #15 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr #16 │ │ │ │ - andeq ip, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, ror r5 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq sp, sl, fp, lsr r4 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + andeq sp, sl, r9, lsr #5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r1, lsr r2 │ │ │ │ + andeq ip, sl, r1, ror #28 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #6 │ │ │ │ + @ instruction: 0x000ad6b1 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r1, asr #15 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #14 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr r8 │ │ │ │ + andeq ip, sl, r1, ror #28 │ │ │ │ + muleq sl, r3, r5 │ │ │ │ + strdeq sp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, asr r4 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x8571ac │ │ │ │ + blcs 0x8571c4 │ │ │ │ stmdbge ip!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - muleq sl, r1, fp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq ip, sl, r1, lsr #30 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000adab5 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #20 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r5, lsr #19 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq ip, sl, r1, lsr #30 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #17 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #22 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ - @ instruction: 0xf888f7a3 │ │ │ │ + andeq sp, sl, r9, lsr #5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #23 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, sp, asr #21 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #20 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #18 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + @ instruction: 0x000ad9bd │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #17 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #22 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + @ instruction: 0xf87cf7a3 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ submi pc, ip, #8, 12 @ 0x800000 │ │ │ │ strcs r4, [r2], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf818f7ab │ │ │ │ + @ instruction: 0xf80cf7ab │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0x46524638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff24f7fe │ │ │ │ @ instruction: 0xf7a3e452 │ │ │ │ - @ instruction: 0xf8d7f86f │ │ │ │ + @ instruction: 0xf8d7f863 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf646fcc7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6082396 │ │ │ │ strtmi r4, [r0], -ip, asr #4 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf860f7ab │ │ │ │ + @ instruction: 0xf854f7ab │ │ │ │ @ instruction: 0xf008e438 │ │ │ │ @ instruction: 0xf004050f │ │ │ │ - blcs 0x46d924 │ │ │ │ - stccs 15, cr11, [pc, #-96] @ 0xacc8c │ │ │ │ + blcs 0x46d93c │ │ │ │ + stccs 15, cr11, [pc, #-96] @ 0xacca4 │ │ │ │ stmiage lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ stmdavs r9, {r1, r4, r6, r7} │ │ │ │ ldrmi r6, [r0], r0, lsl #24 │ │ │ │ @ instruction: 0xf7ab9304 │ │ │ │ - @ instruction: 0xf7a3fa77 │ │ │ │ - @ instruction: 0x462af837 │ │ │ │ + @ instruction: 0xf7a3fa6b │ │ │ │ + strtmi pc, [sl], -fp, lsr #16 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf7a3f863 │ │ │ │ - bls 0x1eadec │ │ │ │ + bls 0x1eadd4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fb460f │ │ │ │ vmov.i16 , #203 @ 0x00cb │ │ │ │ - blcs 0x2bd94c │ │ │ │ + blcs 0x2bd964 │ │ │ │ ldrthi pc, [fp], #-2 @ │ │ │ │ rsbshi pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff39704c │ │ │ │ + blmi 0xff397064 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldmne r2!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2832 @ 0xfffff4f0 │ │ │ │ @ instruction: 0xf7a4461a │ │ │ │ - @ instruction: 0xf8daf81b │ │ │ │ + @ instruction: 0xf8daf80f │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ - blx 0xff86ac38 │ │ │ │ - @ instruction: 0xf8e8f7fa │ │ │ │ - bllt 0xff86ad90 │ │ │ │ + blx 0xff56ac50 │ │ │ │ + @ instruction: 0xf8e2f7fa │ │ │ │ + bllt 0xff86ada8 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf7a2a897 │ │ │ │ - @ instruction: 0xf008fff5 │ │ │ │ + @ instruction: 0xf008ffe9 │ │ │ │ strmi r0, [r1], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf820f7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ sbcseq r6, sl, r9, lsl #16 │ │ │ │ sbcseq r6, sp, r0, lsl #24 │ │ │ │ - blx 0x6eac84 │ │ │ │ + blx 0x3eac9c │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0022b01 │ │ │ │ - blcs 0x14d648 │ │ │ │ + blcs 0x14d660 │ │ │ │ mvnhi pc, r2 │ │ │ │ @ instruction: 0xf0422b00 │ │ │ │ rscscs r8, pc, r6, lsl r6 @ │ │ │ │ - stc2 7, cr15, [r8], {163} @ 0xa3 │ │ │ │ + ldc2l 7, cr15, [ip], #-652 @ 0xfffffd74 │ │ │ │ strmi r0, [r4], -r3, ror #1 │ │ │ │ eorseq pc, r8, r3 │ │ │ │ - stc2 7, cr15, [r2], {163} @ 0xa3 │ │ │ │ - blmi 0xfe87e60c │ │ │ │ + ldc2l 7, cr15, [r6], #-652 @ 0xfffffd74 │ │ │ │ + blmi 0xfe87e624 │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ ldrmi r5, [sl], #-332 @ 0xfffffeb4 │ │ │ │ andls r4, r2, #28, 8 @ 0x1c000000 │ │ │ │ strls r1, [r1], #-2290 @ 0xfffff70e │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - @ instruction: 0xf8daffed │ │ │ │ + @ instruction: 0xf8daffe1 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ strtmi r0, [sl], -r0, asr #32 │ │ │ │ - blx 0xfe16acf0 │ │ │ │ - @ instruction: 0xf88cf7fa │ │ │ │ - bllt 0xfe16ae48 │ │ │ │ + blx 0x1e6ad08 │ │ │ │ + @ instruction: 0xf886f7fa │ │ │ │ + bllt 0xfe16ae60 │ │ │ │ svceq 0x0040f414 │ │ │ │ ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ssatmi r4, #11, r9, lsl #13 │ │ │ │ stmdavs r9!, {r1, r4, r6, r7} │ │ │ │ @ instruction: 0xf7ab6c18 │ │ │ │ - @ instruction: 0xf7a2f9c7 │ │ │ │ - @ instruction: 0xf004ff87 │ │ │ │ + @ instruction: 0xf7a2f9bb │ │ │ │ + @ instruction: 0xf004ff7b │ │ │ │ strmi r0, [r7], -pc, lsl #6 │ │ │ │ @ instruction: 0xf14205e2 │ │ │ │ @ instruction: 0xf1a381f6 │ │ │ │ - bcs 0x16d6b0 │ │ │ │ + bcs 0x16d6c8 │ │ │ │ ldmdage ip, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a29304 │ │ │ │ - blls 0x1ecc80 │ │ │ │ + blls 0x1ecc68 │ │ │ │ stmdavs r9!, {r0, r1, r7, r9, sl, lr} │ │ │ │ movtmi pc, #50691 @ 0xc603 @ │ │ │ │ @ instruction: 0xf7aa009a │ │ │ │ - rscscs pc, pc, #13, 30 @ 0x34 │ │ │ │ + rscscs pc, pc, #1, 30 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0xfebead5a │ │ │ │ + blx 0xfe8ead72 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ - @ instruction: 0xff7af7a7 │ │ │ │ + @ instruction: 0xff6ef7a7 │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {136} @ 0x88 │ │ │ │ strbthi pc, [lr], #-2 @ │ │ │ │ tstle r4, r1, lsl #24 │ │ │ │ @ instruction: 0xee1d4969 │ │ │ │ @@ -160487,52 +160493,52 @@ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf7a305dc │ │ │ │ - @ instruction: 0xf8daff57 │ │ │ │ + @ instruction: 0xf8daff4b │ │ │ │ vhadd.s8 d1, d6, d0 │ │ │ │ @ instruction: 0xf8d96215 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - blx 0x6eadc4 │ │ │ │ - @ instruction: 0xf822f7fa │ │ │ │ - @ instruction: 0xf800f7fa │ │ │ │ - bllt 0x66af20 │ │ │ │ + blx 0x3eaddc │ │ │ │ + @ instruction: 0xf81cf7fa │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + bllt 0x66af38 │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x00d0f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ssatmi r4, #11, r9, lsl #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7ab6c18 │ │ │ │ - @ instruction: 0xf7a2f95b │ │ │ │ - @ instruction: 0xf004ff1b │ │ │ │ + @ instruction: 0xf7a2f94f │ │ │ │ + @ instruction: 0xf004ff0f │ │ │ │ strmi r0, [r7], -pc, lsl #6 │ │ │ │ @ instruction: 0xf14205e1 │ │ │ │ @ instruction: 0xf1a381c7 │ │ │ │ - bcs 0x16d788 │ │ │ │ + bcs 0x16d7a0 │ │ │ │ svcge 0x00b0f63e │ │ │ │ @ instruction: 0xf7a29304 │ │ │ │ - blls 0x1ecba8 │ │ │ │ + blls 0x1ecb90 │ │ │ │ stmdavs r9!, {r0, r1, r7, r9, sl, lr} │ │ │ │ movtmi pc, #50691 @ 0xc603 @ │ │ │ │ @ instruction: 0xf7aa009a │ │ │ │ - rscscs pc, pc, #2576 @ 0xa10 │ │ │ │ + rscscs pc, pc, #2384 @ 0x950 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x10eae32 │ │ │ │ + blx 0xdeae4a │ │ │ │ @ instruction: 0x46384659 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ - @ instruction: 0xff0ef7a7 │ │ │ │ + @ instruction: 0xff02f7a7 │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {51} @ 0x33 │ │ │ │ strbhi pc, [r7], #-2 @ │ │ │ │ @ instruction: 0xd1a82c01 │ │ │ │ @ instruction: 0xee1d4934 │ │ │ │ @@ -160541,35 +160547,35 @@ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf7a30450 │ │ │ │ - ldr pc, [r2, fp, ror #29] │ │ │ │ + @ instruction: 0xe792fedf │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0072f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7ab6c30 │ │ │ │ - @ instruction: 0xf7a2f8fd │ │ │ │ - ldrhcs pc, [pc, #237] @ 0xad101 @ │ │ │ │ + @ instruction: 0xf7a2f8f1 │ │ │ │ + ldrhcs pc, [pc, #225] @ 0xad10d @ │ │ │ │ andls r4, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0054f47e │ │ │ │ addpl pc, r1, r4, asr #7 │ │ │ │ stmdavs fp!, {r0, r4, r5, sl, fp, sp, lr} │ │ │ │ - streq pc, [pc], #-8 @ 0xad030 │ │ │ │ + streq pc, [pc], #-8 @ 0xad048 │ │ │ │ stmdacs r2, {r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x83a5f002 │ │ │ │ @ instruction: 0xf0022803 │ │ │ │ stmdacs r1, {r0, r3, r7, r8, r9, pc} │ │ │ │ ldmdami r2, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -160577,27 +160583,27 @@ │ │ │ │ strmi r4, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ strmi r1, [sl], -r0, lsl #4 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr3, {5} │ │ │ │ + cdp2 7, 9, cr15, cr6, cr3, {5} │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #4, 4 @ 0x40000000 │ │ │ │ svclt 0x0000e749 │ │ │ │ - addeq r2, r7, r8, lsl lr │ │ │ │ - addeq r2, r7, r4, ror #26 │ │ │ │ - umulleq r2, r7, r2, ip │ │ │ │ - @ instruction: 0x00872bba │ │ │ │ - addeq r2, r7, ip, lsr #22 │ │ │ │ + addeq r2, r7, r0, lsl #28 │ │ │ │ + addeq r2, r7, ip, asr #26 │ │ │ │ + addeq r2, r7, sl, ror ip │ │ │ │ + addeq r2, r7, r2, lsr #23 │ │ │ │ + addeq r2, r7, r4, lsl fp │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ @ instruction: 0xf7a2af19 │ │ │ │ - @ instruction: 0xf008fe77 │ │ │ │ + @ instruction: 0xf008fe6b │ │ │ │ strmi r0, [r1], -pc, lsl #4 │ │ │ │ tstls r4, r8, lsr r6 │ │ │ │ mcr2 7, 5, pc, cr2, cr10, {7} @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ @@ -160610,337 +160616,337 @@ │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x61baf500 │ │ │ │ ldrbeq pc, [r0, #2256] @ 0x8d0 @ │ │ │ │ - cdp2 7, 1, cr15, cr14, cr3, {5} │ │ │ │ + cdp2 7, 1, cr15, cr2, cr3, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #1342177280 @ 0x50000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xf91ef7ab │ │ │ │ - @ instruction: 0xff28f7f9 │ │ │ │ - blt 0x86b110 │ │ │ │ + @ instruction: 0xf912f7ab │ │ │ │ + @ instruction: 0xff22f7f9 │ │ │ │ + blt 0x86b128 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ stcvs 8, cr6, [r0], {9} │ │ │ │ vshr.u64 q8, q1, #60 │ │ │ │ movwls r5, #17411 @ 0x4403 │ │ │ │ - @ instruction: 0xf862f7ab │ │ │ │ + @ instruction: 0xf856f7ab │ │ │ │ @ instruction: 0x2c0b9b04 │ │ │ │ mcrge 6, 6, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq lr, sl, r5 │ │ │ │ - @ instruction: 0x000adfbb │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, ror pc │ │ │ │ - andeq sp, sl, r7, lsr #30 │ │ │ │ - ldrdeq sp, [sl], -sp @ │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - muleq sl, r3, lr │ │ │ │ - andeq sp, sl, r9, asr #28 │ │ │ │ - ldrdeq sp, [sl], -pc @ │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - muleq sl, r5, sp │ │ │ │ + andeq lr, sl, sp, lsl r0 │ │ │ │ + ldrdeq sp, [sl], -r3 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsl #31 │ │ │ │ + andeq sp, sl, pc, lsr pc │ │ │ │ + strdeq sp, [sl], -r5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, fp, lsr #29 │ │ │ │ + andeq sp, sl, r1, ror #28 │ │ │ │ + strdeq sp, [sl], -r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, sp, lsr #27 │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aea1 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf24eae9d │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf6462596 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vqshlu.s64 d18, d6, #4 │ │ │ │ @ instruction: 0xf0044103 │ │ │ │ stcvs 3, cr0, [r8], #-60 @ 0xffffffc4 │ │ │ │ movwls r4, #18089 @ 0x46a9 │ │ │ │ - mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ + mcr2 7, 3, pc, cr4, cr8, {7} @ │ │ │ │ addpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blls 0x1c7280 │ │ │ │ + blls 0x1c7298 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - bcs 0x13ec8c │ │ │ │ + bcs 0x13eca4 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ @ instruction: 0xf0022a03 │ │ │ │ - bcs 0x10dc18 │ │ │ │ + bcs 0x10dc30 │ │ │ │ vand d13, d3, d15 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r0, r3, #218 @ 0xda │ │ │ │ bichi pc, sl, #-2147483632 @ 0x80000010 │ │ │ │ - @ instruction: 0xf812f7ab │ │ │ │ + @ instruction: 0xf806f7ab │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf8dafdd1 │ │ │ │ + @ instruction: 0xf8dafdc5 │ │ │ │ vhadd.s8 d1, d7, d0 │ │ │ │ @ instruction: 0xe6786215 │ │ │ │ @ instruction: 0xf47e0723 │ │ │ │ @ instruction: 0xf404ae55 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vceq.f32 q13, q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vrsra.u64 d18, d6, #60 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ movwls r5, #17537 @ 0x4481 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf7f86c18 │ │ │ │ - @ instruction: 0xf7a2fe25 │ │ │ │ - blls 0x1ec8cc │ │ │ │ + @ instruction: 0xf7a2fe19 │ │ │ │ + blls 0x1ec8b4 │ │ │ │ stccs 6, cr4, [r1], {5} │ │ │ │ eorhi pc, r4, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r2, r3, r9, pc} │ │ │ │ @ instruction: 0xee1d4a53 │ │ │ │ ldcvs 15, cr1, [fp], {112} @ 0x70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ @ instruction: 0xf64d4402 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6000092 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf7a308e8 │ │ │ │ - @ instruction: 0x462afd55 │ │ │ │ + strtmi pc, [sl], -r9, asr #26 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf004461d │ │ │ │ ldmdavs r1!, {r0, r1, r2, r3, r8, r9, sl} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ ssatmi r4, #19, r9, lsl #13 │ │ │ │ - @ instruction: 0xffa4f7aa │ │ │ │ + @ instruction: 0xff98f7aa │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ orrne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ @ instruction: 0xf1410264 │ │ │ │ - blcs 0xce584 │ │ │ │ + blcs 0xce59c │ │ │ │ ldrhi pc, [sp, #1]! │ │ │ │ - ldc2l 7, cr15, [ip, #992] @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf8dafd55 │ │ │ │ + @ instruction: 0xf8dafd49 │ │ │ │ vhadd.s8 d1, d8, d0 │ │ │ │ ldrb r6, [ip, #533]! @ 0x215 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0046c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vqrdmlsh.s , q2, d1[5] │ │ │ │ - blcs 0x142148 │ │ │ │ - ldrbhi pc, [pc, #-1] @ 0xad347 @ │ │ │ │ + vmov.f32 , #-0.1953125 @ 0xbe480000 │ │ │ │ + blcs 0x142160 │ │ │ │ + ldrbhi pc, [pc, #-1] @ 0xad35f @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 d10, d23, d31 │ │ │ │ - blcs 0x105ba8 │ │ │ │ + blcs 0x105bc0 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ ldrhi pc, [r4, #-1]! │ │ │ │ adceq r6, r7, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1426da8 │ │ │ │ @ instruction: 0xf7aa80c3 │ │ │ │ - blmi 0x5ad0a8 │ │ │ │ + blmi 0x5ad090 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpcs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [lr, #-652] @ 0xfffffd74 │ │ │ │ + stc2 7, cr15, [r2, #-652] @ 0xfffffd74 │ │ │ │ andeq pc, pc, #8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0000e5b3 │ │ │ │ - umulleq r2, r7, lr, sl │ │ │ │ - addeq r2, r7, r2, lsl #19 │ │ │ │ - addeq r2, r7, ip, lsl #18 │ │ │ │ - addeq r2, r7, sl, lsl #17 │ │ │ │ - strdeq r2, [r7], ip │ │ │ │ + addeq r2, r7, r6, lsl #21 │ │ │ │ + addeq r2, r7, sl, ror #18 │ │ │ │ + strdeq r2, [r7], r4 │ │ │ │ + addeq r2, r7, r2, ror r8 │ │ │ │ + addeq r2, r7, r4, ror #15 │ │ │ │ @ instruction: 0xf6460c23 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf0032596 │ │ │ │ vhsub.s8 d16, d14, d15 │ │ │ │ vmvn.i32 q9, #67108864 @ 0x04000000 │ │ │ │ vmin.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ ldcvs 8, cr6, [r0], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - blls 0x1ed030 │ │ │ │ + blls 0x1ed018 │ │ │ │ andeq pc, pc, r4 │ │ │ │ mvnseq pc, #3 │ │ │ │ @ instruction: 0xf7a34318 │ │ │ │ - blmi 0xff3eba18 │ │ │ │ + blmi 0xff3eba00 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf64f9001 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldcvs 0, cr0, [r2], #-584 @ 0xfffffdb8 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - stc2l 7, cr15, [sl], {163} @ 0xa3 │ │ │ │ + ldc2 7, cr15, [lr], #652 @ 0x28c │ │ │ │ andeq pc, pc, #8 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldcvs 8, cr6, [r0], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9ff8b │ │ │ │ - @ instruction: 0xf7f9fd95 │ │ │ │ - @ instruction: 0xf7fffd73 │ │ │ │ + @ instruction: 0xf7f9ff7f │ │ │ │ + @ instruction: 0xf7f9fd8f │ │ │ │ + @ instruction: 0xf7fffd6d │ │ │ │ vadd.i8 d27, d31, d9 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccc 0x007cf5b3 │ │ │ │ ldcge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r8, #-248]! @ 0xffffff08 │ │ │ │ - ldc2 7, cr15, [r6], {162} @ 0xa2 │ │ │ │ + stc2 7, cr15, [sl], {162} @ 0xa2 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorsne pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0x4605469a │ │ │ │ @ instruction: 0xf7aa6819 │ │ │ │ - vmull.u8 , d4, d23 │ │ │ │ - blcs 0x102280 │ │ │ │ + vmov.i32 d31, #52223 @ 0x0000cbff │ │ │ │ + blcs 0x102298 │ │ │ │ msrhi CPSR_fsxc, r2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r1, r5, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - @ instruction: 0x4629f87f │ │ │ │ + @ instruction: 0x4629f873 │ │ │ │ @ instruction: 0x4628221c │ │ │ │ @ instruction: 0xf7a7462e │ │ │ │ - @ instruction: 0xf04fff1b │ │ │ │ + @ instruction: 0xf04fff0f │ │ │ │ @ instruction: 0xf8da4070 │ │ │ │ @ instruction: 0xf7a35000 │ │ │ │ - bmi 0xfe86b95c │ │ │ │ + bmi 0xfe86b944 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #-2147483612 @ 0x80000024 │ │ │ │ ldmne r0!, {r2, r3, r4, fp, ip}^ │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ vshl.s8 d4, d27, d1 │ │ │ │ stmdavs r8, {r2, r3, r6, r7, r8, sp, lr} │ │ │ │ - stc2l 7, cr15, [lr], #-652 @ 0xfffffd74 │ │ │ │ + stc2l 7, cr15, [r2], #-652 @ 0xfffffd74 │ │ │ │ ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0046c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vmull.p8 , d20, d1 │ │ │ │ - blcs 0x142310 │ │ │ │ + vmov.i64 , #0xffff000000ff00ff │ │ │ │ + blcs 0x142328 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vfma.f32 q5, , │ │ │ │ - blcs 0x105d70 │ │ │ │ + blcs 0x105d88 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x83b9f001 │ │ │ │ adceq r6, r7, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1416da8 │ │ │ │ @ instruction: 0xf7aa8706 │ │ │ │ - blmi 0x206cee0 │ │ │ │ + blmi 0x206cec8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [sl], #-652 @ 0xfffffd74 │ │ │ │ + ldc2 7, cr15, [lr], {163} @ 0xa3 │ │ │ │ andeq pc, pc, #8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9fee9 │ │ │ │ - @ instruction: 0xf7fefcf3 │ │ │ │ + @ instruction: 0xf7f9fedd │ │ │ │ + @ instruction: 0xf7fefced │ │ │ │ vmax.f32 , , │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccc 0x007cf5b3 │ │ │ │ ldcge 4, cr15, [lr], {126} @ 0x7e │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ - blx 0xffe6b42a │ │ │ │ + blx 0xffb6b442 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d3, d5 │ │ │ │ @ instruction: 0x469a123c │ │ │ │ vrsubhn.i16 d20, q2, q3 │ │ │ │ ldmdavs r9, {r0, r7, sl, ip, lr} │ │ │ │ - blx 0xfe1eb466 │ │ │ │ - blx 0xffa6b44a │ │ │ │ + blx 0x1eeb47e │ │ │ │ + blx 0xff76b462 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xffeeb466 │ │ │ │ + blx 0xffbeb47e │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {143} @ 0x8f │ │ │ │ adcshi pc, r2, r2 │ │ │ │ strcs fp, [r7], #-2404 @ 0xfffff69c │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0x463afe7b │ │ │ │ + ldrtmi pc, [sl], -pc, ror #28 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 7, cr15, [r8, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 7, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ - @ instruction: 0xf884f7a3 │ │ │ │ + @ instruction: 0xf878f7a3 │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ smmla r7, r2, r8, r6 │ │ │ │ strvc pc, [r6, #-1135] @ 0xfffffb91 │ │ │ │ ldmdbne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -160957,2355 +160963,2355 @@ │ │ │ │ vqadd.s8 d2, d18, d6 │ │ │ │ @ instruction: 0xf0046215 │ │ │ │ strmi r0, [sl], pc, lsl #6 │ │ │ │ stmdavs r9, {r0, r7, r9, sl, lr} │ │ │ │ sbcseq r6, r2, r0, lsl #24 │ │ │ │ strpl pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7aa9304 │ │ │ │ - blls 0x1ecdb4 │ │ │ │ + blls 0x1ecd9c │ │ │ │ @ instruction: 0xf63e2c0b │ │ │ │ andge sl, r1, #13056 @ 0x3300 │ │ │ │ @ instruction: 0xf024f852 │ │ │ │ - andeq lr, sl, pc, ror r2 │ │ │ │ - andeq lr, sl, r5, lsr r2 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, sp, ror #3 │ │ │ │ - andeq lr, sl, r3, ror r1 │ │ │ │ - andeq lr, sl, fp, lsr #2 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r3, ror #1 │ │ │ │ - muleq sl, r9, r0 │ │ │ │ - andeq lr, sl, pc, asr #32 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r9, asr #5 │ │ │ │ + muleq sl, r7, r2 │ │ │ │ + andeq lr, sl, sp, asr #4 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r5, lsl #4 │ │ │ │ + andeq lr, sl, fp, lsl #3 │ │ │ │ + andeq lr, sl, r3, asr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq lr, [sl], -fp │ │ │ │ + strheq lr, [sl], -r1 │ │ │ │ + andeq lr, sl, r7, rrx │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r1, ror #5 │ │ │ │ movweq pc, #61448 @ 0xf008 @ │ │ │ │ - blcs 0x47f104 │ │ │ │ + blcs 0x47f11c │ │ │ │ ldcge 4, cr15, [r2], {62} @ 0x3e │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ stcge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ @ instruction: 0xf7aa6c28 │ │ │ │ - @ instruction: 0xf7a2fd99 │ │ │ │ - vorr.i16 , #51456 @ 0xc900 │ │ │ │ + @ instruction: 0xf7a2fd8d │ │ │ │ + @ instruction: 0xf3c4fb4d │ │ │ │ strmi r5, [r6], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x14f434 │ │ │ │ + blcs 0x14f44c │ │ │ │ ldrhi pc, [r7], -r1 │ │ │ │ @ instruction: 0x6c2ab99b │ │ │ │ rsceq r9, r2, r4, lsl #4 │ │ │ │ @ instruction: 0xf0029904 │ │ │ │ @ instruction: 0x46080238 │ │ │ │ - blx 0x1eb5ac │ │ │ │ + @ instruction: 0xf9f8f7ab │ │ │ │ ldrtmi r6, [r0], -r9, lsr #24 │ │ │ │ - @ instruction: 0xf8e6f7af │ │ │ │ + @ instruction: 0xf8daf7af │ │ │ │ @ instruction: 0xf1420721 │ │ │ │ @ instruction: 0x463180fe │ │ │ │ @ instruction: 0xf7a94630 │ │ │ │ - shasxmi pc, r2, r1 @ │ │ │ │ + ldrtmi pc, [r2], -r5, lsr #30 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ svclt 0x0016f7fe │ │ │ │ - addeq r2, r7, ip, ror r7 │ │ │ │ - addeq r2, r7, r0, asr #13 │ │ │ │ - addeq r2, r7, r4, lsr r6 │ │ │ │ - addeq r2, r7, r2, ror r5 │ │ │ │ + addeq r2, r7, r4, ror #14 │ │ │ │ + addeq r2, r7, r8, lsr #13 │ │ │ │ + addeq r2, r7, ip, lsl r6 │ │ │ │ + addeq r2, r7, sl, asr r5 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - ldc2l 7, cr15, [r4, #-680] @ 0xfffffd58 │ │ │ │ + stc2l 7, cr15, [r8, #-680] @ 0xfffffd58 │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01abaf │ │ │ │ strthi pc, [fp], #-1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - blx 0xfe3eb75e │ │ │ │ + blx 0xfe0eb776 │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldrb pc, [r5, #2821]! @ 0xb05 @ │ │ │ │ + ldrb pc, [r5, #2809]! @ 0xaf9 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - ldc2 7, cr15, [r8, #-680] @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ adcshi pc, ip, #1 │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01ab73 │ │ │ │ addshi pc, r9, #1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - blx 0x14eb7d6 │ │ │ │ + blx 0x11eb7ee │ │ │ │ vnmls.f64 d4, d29, d26 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldr pc, [r9, #2761]! @ 0xac9 │ │ │ │ + ldr pc, [r9, #2749]! @ 0xabd │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ab4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf7a2ab45 │ │ │ │ - @ instruction: 0xf646faa3 │ │ │ │ + @ instruction: 0xf646fa97 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ eorsne pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0x4606469a │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7aa6819 │ │ │ │ - @ instruction: 0xf7a2fa31 │ │ │ │ - @ instruction: 0x4629fa93 │ │ │ │ + @ instruction: 0xf7a2fa25 │ │ │ │ + strtmi pc, [r9], -r7, lsl #21 │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - @ instruction: 0x2c01faa5 │ │ │ │ + @ instruction: 0x2c01fa99 │ │ │ │ andhi pc, r8, r2 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stmdblt r4!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 7, cr15, [r8, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2 7, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0x3c01fbef │ │ │ │ + @ instruction: 0x3c01fbe3 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ @ instruction: 0xf8da4070 │ │ │ │ @ instruction: 0xf7a25000 │ │ │ │ - bmi 0xfe0ed568 │ │ │ │ + bmi 0xfe0ed550 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ - ldc2 7, cr15, [r8], {170} @ 0xaa │ │ │ │ + stc2 7, cr15, [ip], {170} @ 0xaa │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x18e96c │ │ │ │ - bge 0xffd6a9e0 │ │ │ │ + blcs 0x18e984 │ │ │ │ + bge 0xffd6a9f8 │ │ │ │ andsvs pc, r5, #1879048192 @ 0x70000000 │ │ │ │ - b 0x14784f4 │ │ │ │ + b 0x147850c │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ ldmdavs r1!, {r1, r2, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ stcvs 2, cr0, [r8, #668]! @ 0x29c │ │ │ │ strhi pc, [r5, #321]! @ 0x141 │ │ │ │ - stc2 7, cr15, [r2], {170} @ 0xaa │ │ │ │ + ldc2l 7, cr15, [r6], #-680 @ 0xfffffd58 │ │ │ │ vnmla.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldr pc, [r5], -r1, asr #20 │ │ │ │ + @ instruction: 0xe615fa35 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7aa6c30 │ │ │ │ - vmov.i32 , #51199 @ 0x0000c7ff │ │ │ │ - blcs 0x142764 │ │ │ │ + vqdmulh.s , q2, d3[2] │ │ │ │ + blcs 0x14277c │ │ │ │ orrhi pc, sl, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0x118430 │ │ │ │ + blcs 0x118448 │ │ │ │ msrhi SPSR_sxc, #1 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf7a30e10 │ │ │ │ - ldrbt pc, [r7], #2523 @ 0x9db @ │ │ │ │ + ldrbt pc, [r7], #2511 @ 0x9cf @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0086c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vmov.i32 d31, #52223 @ 0x0000cbff │ │ │ │ + vmull.u8 , d4, d15 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r6, r3, #3211264 @ 0x310000 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ rschi pc, sp, r1, asr #2 │ │ │ │ - stc2 7, cr15, [lr], {170} @ 0xaa │ │ │ │ + stc2 7, cr15, [r2], {170} @ 0xaa │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ stcvs 15, cr2, [r8, #448]! @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [fp], #-840 @ 0xfffffcb8 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - vmla.i8 d15, d23, d19 │ │ │ │ + vmul.i8 d15, d23, d7 │ │ │ │ @ instruction: 0xf8da6215 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - ldc2 7, cr15, [r0], {170} @ 0xaa │ │ │ │ - blx 0xfe76ba10 │ │ │ │ + stc2 7, cr15, [r4], {170} @ 0xaa │ │ │ │ + blx 0xfe5eba28 │ │ │ │ ldclt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7aa6c30 │ │ │ │ - @ instruction: 0xf3c4fbd9 │ │ │ │ - blcs 0x142860 │ │ │ │ + @ instruction: 0xf3c4fbcd │ │ │ │ + blcs 0x142878 │ │ │ │ subshi pc, lr, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0x118334 │ │ │ │ + blcs 0x11834c │ │ │ │ subhi pc, r0, #1 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldcvs 8, cr5, [r2], #-844 @ 0xfffffcb4 │ │ │ │ ldrmi r0, [sl], #-678 @ 0xfffffd5a │ │ │ │ @ instruction: 0xf64e440b │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ svclt 0x004c0192 │ │ │ │ ldcleq 8, cr15, [r4, #-324] @ 0xfffffebc │ │ │ │ svceq 0x0030f851 │ │ │ │ @ instruction: 0xf7a39200 │ │ │ │ - ldrbt pc, [sp], #-2401 @ 0xfffff69f @ │ │ │ │ - addeq r2, r7, sl, ror #7 │ │ │ │ - addeq r2, r7, r2, ror r3 │ │ │ │ - addeq r2, r7, ip, asr #5 │ │ │ │ - addeq r2, r7, r2, ror #4 │ │ │ │ - strdeq r2, [r7], r6 │ │ │ │ - addeq r2, r7, r0, lsl #3 │ │ │ │ - addeq r2, r7, r0, lsl #2 │ │ │ │ + ldrbt pc, [sp], #-2389 @ 0xfffff6ab @ │ │ │ │ + ldrdeq r2, [r7], r2 @ │ │ │ │ + addeq r2, r7, sl, asr r3 │ │ │ │ + @ instruction: 0x008722b4 │ │ │ │ + addeq r2, r7, sl, asr #4 │ │ │ │ + ldrdeq r2, [r7], lr │ │ │ │ + addeq r2, r7, r8, ror #2 │ │ │ │ + addeq r2, r7, r8, ror #1 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - blx 0xfe56b98e │ │ │ │ + blx 0xfe26b9a6 │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ subshi pc, r2, #1 │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01a9ed │ │ │ │ eorhi pc, pc, #1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xf9caf7f8 │ │ │ │ + @ instruction: 0xf9bef7f8 │ │ │ │ vnmla.f64 d4, d29, d10 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldrt pc, [r3], #-2371 @ 0xfffff6bd @ │ │ │ │ + ldrt pc, [r3], #-2359 @ 0xfffff6c9 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf7aa46a9 │ │ │ │ - @ instruction: 0x2c02fb57 │ │ │ │ + @ instruction: 0x2c02fb4b │ │ │ │ tstphi ip, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01a9b3 │ │ │ │ movwhi pc, #4097 @ 0x1001 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ @ instruction: 0xf8d0715c │ │ │ │ ldmpl r3, {r2, r3, r4, r6, r8, r9, sl}^ │ │ │ │ ldrmi r6, [r3], #-3114 @ 0xfffff3d6 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - strbt pc, [r5], #2255 @ 0x8cf @ │ │ │ │ + strbt pc, [r5], #2243 @ 0x8c3 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf7aa6c28 │ │ │ │ - @ instruction: 0xf7a2fb29 │ │ │ │ - vmul.i , q10, d1[6] │ │ │ │ + @ instruction: 0xf7a2fb1d │ │ │ │ + @ instruction: 0xf3c4f8dd │ │ │ │ @ instruction: 0xf6025201 │ │ │ │ @ instruction: 0x46074254 │ │ │ │ addseq r6, r2, r1, lsr r8 │ │ │ │ - @ instruction: 0xf87cf7aa │ │ │ │ + @ instruction: 0xf870f7aa │ │ │ │ ldrtmi r2, [r9], -r7, lsl #4 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf004fd1d │ │ │ │ + @ instruction: 0xf004fd11 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ - blx 0x4eba92 │ │ │ │ + blx 0x1ebaaa │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #16384000 @ 0xfa0000 │ │ │ │ ldrmi r6, [sl], #-3498 @ 0xfffff256 │ │ │ │ stcvs 2, cr9, [sl], #-0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - @ instruction: 0xf8cef7a3 │ │ │ │ + @ instruction: 0xf8c2f7a3 │ │ │ │ andeq pc, pc, #8 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9fb8f │ │ │ │ - @ instruction: 0xf7fef999 │ │ │ │ + @ instruction: 0xf7f9fb83 │ │ │ │ + @ instruction: 0xf7fef993 │ │ │ │ vmull.u8 , d20, d15 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - blx 0xff66bb04 │ │ │ │ + blx 0xff36bb1c │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ - b 0x146e704 │ │ │ │ + b 0x146e71c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf7aa87fa │ │ │ │ - blmi 0x1cec79c │ │ │ │ + blmi 0x1cec784 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - rsceq pc, r5, #6225920 @ 0x5f0000 │ │ │ │ + rsceq pc, r5, #5439488 @ 0x530000 │ │ │ │ mrcge 5, 5, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7f84639 │ │ │ │ - @ instruction: 0xf8d9f8f3 │ │ │ │ + @ instruction: 0xf8d9f8e7 │ │ │ │ andls r2, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0xf8d99904 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - blx 0x1eebb6a │ │ │ │ + blx 0x1bebb82 │ │ │ │ vrsubhn.i16 d30, q10, │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ @ instruction: 0x461d6215 │ │ │ │ stmdavs r1, {r1, r7, r9, sl, lr} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ streq pc, [pc], -r4 │ │ │ │ @ instruction: 0xf0084699 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - @ instruction: 0x6da8fa8b │ │ │ │ + @ instruction: 0x6da8fa7f │ │ │ │ orrne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ adceq r4, r2, #51380224 @ 0x3100000 │ │ │ │ ldrbhi pc, [sl, -r0, asr #2]! @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf7f88046 │ │ │ │ - blmi 0x13ec020 │ │ │ │ + blmi 0x13ec008 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf814f7a3 │ │ │ │ + @ instruction: 0xf808f7a3 │ │ │ │ vmlsl.u q15, d4, d3[7] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0x16ebc00 │ │ │ │ + blx 0x13ebc18 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - vmull.u , d4, d3[3] │ │ │ │ - stcvs 0, cr5, [pc, #4]! @ 0xadd74 │ │ │ │ + vmull.u , d4, d3[0] │ │ │ │ + stcvs 0, cr5, [pc, #4]! @ 0xadd8c │ │ │ │ @ instruction: 0xf7a26c2c │ │ │ │ - blmi 0xd6d094 │ │ │ │ + blmi 0xd6d07c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdbne r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xe739461a │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xa6c668 │ │ │ │ + blmi 0xa6c650 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffffeb │ │ │ │ + @ instruction: 0xf7ffffdf │ │ │ │ vpmin.s8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - blx 0x36bc9c │ │ │ │ + @ instruction: 0xf9fef7aa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r4, r6, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffc6f7a2 │ │ │ │ - blt 0xfee6be28 │ │ │ │ - addeq r2, r7, r6, rrx │ │ │ │ - strdeq r1, [r7], sl │ │ │ │ - addeq r1, r7, lr, ror pc │ │ │ │ - strdeq r1, [r7], r0 │ │ │ │ - addeq r1, r7, r2, ror #28 │ │ │ │ - strdeq r1, [r7], r8 │ │ │ │ - @ instruction: 0x00871dbc │ │ │ │ - addeq r1, r7, r2, ror sp │ │ │ │ + @ instruction: 0xffbaf7a2 │ │ │ │ + blt 0xfee6be40 │ │ │ │ + addeq r2, r7, lr, asr #32 │ │ │ │ + addeq r1, r7, r2, ror #31 │ │ │ │ + addeq r1, r7, r6, ror #30 │ │ │ │ + ldrdeq r1, [r7], r8 │ │ │ │ + addeq r1, r7, sl, asr #28 │ │ │ │ + addeq r1, r7, r0, ror #27 │ │ │ │ + addeq r1, r7, r4, lsr #27 │ │ │ │ + addeq r1, r7, sl, asr sp │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xff6ec5b4 │ │ │ │ + blmi 0xff6ec59c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs (UNDEF: 108), r1 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffff91 │ │ │ │ + @ instruction: 0xf7ffff85 │ │ │ │ vpmax.s8 d11, d19, d1 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf9b0f7aa │ │ │ │ + @ instruction: 0xf9a4f7aa │ │ │ │ vnmla.f64 d4, d29, d6 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r3, r4, r5, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff6cf7a2 │ │ │ │ - blt 0x17ebedc │ │ │ │ + @ instruction: 0xff60f7a2 │ │ │ │ + blt 0x17ebef4 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xfee2c520 │ │ │ │ + blmi 0xfee2c508 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrpl (UNDEF: 100), r1 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffff47 │ │ │ │ + @ instruction: 0xf7ffff3b │ │ │ │ vpmin.s8 d11, d3, d23 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf966f7aa │ │ │ │ + @ instruction: 0xf95af7aa │ │ │ │ vnmls.f64 d4, d29, d19 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r3, r4, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff22f7a2 │ │ │ │ - blt 0x56bf70 │ │ │ │ + @ instruction: 0xff16f7a2 │ │ │ │ + blt 0x56bf88 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xfe56c48c │ │ │ │ + blmi 0xfe56c474 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi ip, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffefd │ │ │ │ + @ instruction: 0xf7fffef1 │ │ │ │ vmla.i8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf91cf7aa │ │ │ │ + @ instruction: 0xf910f7aa │ │ │ │ vnmls.f64 d4, d29, d0 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r5, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 13, cr15, cr8, cr2, {5} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr2, {5} │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0x1cac3f8 │ │ │ │ + blmi 0x1cac3e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc r5, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffeb3 │ │ │ │ + @ instruction: 0xf7fffea7 │ │ │ │ vmla.i8 d11, d19, d19 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf8d2f7aa │ │ │ │ + @ instruction: 0xf8c6f7aa │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 8, cr15, cr14, cr2, {5} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr2, {5} │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0x13ec364 │ │ │ │ + blmi 0x13ec34c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe69 │ │ │ │ + @ instruction: 0xf7fffe5d │ │ │ │ vmul.i8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf888f7aa │ │ │ │ + @ instruction: 0xf87cf7aa │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe45 │ │ │ │ + @ instruction: 0xf7fffe39 │ │ │ │ vmul.i8 d11, d3, d21 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf864f7aa │ │ │ │ + @ instruction: 0xf858f7aa │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe21 │ │ │ │ + @ instruction: 0xf7fffe15 │ │ │ │ vmul.i8 d11, d3, d1 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf840f7aa │ │ │ │ + @ instruction: 0xf834f7aa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffdfd │ │ │ │ + @ instruction: 0xf7fffdf1 │ │ │ │ svclt 0x0000b8ed │ │ │ │ - addeq r1, r7, r8, lsl #26 │ │ │ │ - @ instruction: 0x00871cbe │ │ │ │ - addeq r1, r7, r4, ror ip │ │ │ │ - addeq r1, r7, sl, lsr #24 │ │ │ │ - addeq r1, r7, r0, ror #23 │ │ │ │ - umulleq r1, r7, r6, fp │ │ │ │ - addeq r1, r7, ip, asr #22 │ │ │ │ - addeq r1, r7, r2, lsl #22 │ │ │ │ - @ instruction: 0x00871ab8 │ │ │ │ - addeq r1, r7, lr, ror #20 │ │ │ │ - addeq r1, r7, r6, lsr #20 │ │ │ │ - ldrdeq r1, [r7], lr │ │ │ │ + strdeq r1, [r7], r0 │ │ │ │ + addeq r1, r7, r6, lsr #25 │ │ │ │ + addeq r1, r7, ip, asr ip │ │ │ │ + addeq r1, r7, r2, lsl ip │ │ │ │ + addeq r1, r7, r8, asr #23 │ │ │ │ + addeq r1, r7, lr, ror fp │ │ │ │ + addeq r1, r7, r4, lsr fp │ │ │ │ + addeq r1, r7, sl, ror #21 │ │ │ │ + addeq r1, r7, r0, lsr #21 │ │ │ │ + addeq r1, r7, r6, asr sl │ │ │ │ + addeq r1, r7, lr, lsl #20 │ │ │ │ + addeq r1, r7, r6, asr #19 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ - @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xff6ac210 │ │ │ │ + @ instruction: 0xf7a900da │ │ │ │ + blmi 0xff6ae1f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r0, {r2, r3, r6, r7, r8, fp, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [r0, #648] @ 0x288 │ │ │ │ + ldc2 7, cr15, [r4, #648]! @ 0x288 │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xff26e1c8 │ │ │ │ + blmi 0xff26e1b0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a8f601 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffd9b │ │ │ │ + @ instruction: 0xf7fffd8f │ │ │ │ vadd.i8 d11, d19, d11 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xffbaf7a9 │ │ │ │ + @ instruction: 0xffaef7a9 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r6, #-648]! @ 0xfffffd78 │ │ │ │ + stc2l 7, cr15, [sl, #-648]! @ 0xfffffd78 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xfe9ae134 │ │ │ │ + blmi 0xfe9ae11c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r3, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffd51 │ │ │ │ + @ instruction: 0xf7fffd45 │ │ │ │ vmul.i , q2, d1[0] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - @ instruction: 0xff64f7a9 │ │ │ │ + @ instruction: 0xff58f7a9 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ - b 0x146ece8 │ │ │ │ + b 0x146ed00 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf7a9841d │ │ │ │ - blmi 0xfe22e0b8 │ │ │ │ + blmi 0xfe22e0a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r2, r8, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [ip], #648 @ 0x288 │ │ │ │ + stc2l 7, cr15, [r0], #648 @ 0x288 │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d9ab46 │ │ │ │ @ instruction: 0x46390058 │ │ │ │ - stc2 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ + ldc2l 7, cr15, [r4, #-988]! @ 0xfffffc24 │ │ │ │ ldrsbcc pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ ldrmi r9, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ac4618 │ │ │ │ - str pc, [r4], #3967 @ 0xf7f │ │ │ │ + str pc, [r4], #3955 @ 0xf73 │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf7a1ad91 │ │ │ │ - vqdmulh.s , q10, d3[7] │ │ │ │ + vqdmulh.s , q10, d3[4] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6022396 │ │ │ │ strmi r4, [r5], -ip, asr #4 │ │ │ │ addseq r6, r2, r9, lsl r8 │ │ │ │ - ldc2l 7, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ + ldc2l 7, cr15, [r2], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xf008462a │ │ │ │ ldrtmi r0, [r8], -pc, lsl #2 │ │ │ │ stc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ ldmlt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stmdavs r9!, {r2, r8, r9, ip, pc} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xff06f7a9 │ │ │ │ + cdp2 7, 15, cr15, cr10, cr9, {5} │ │ │ │ @ instruction: 0xf3c49b04 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ stmdavs r9!, {r0, r2, r4, r9, sp, lr} │ │ │ │ smullseq r6, r2, r8, sp │ │ │ │ - cdp2 7, 15, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 7, 15, cr15, cr0, cr9, {5} │ │ │ │ @ instruction: 0x6c199b04 │ │ │ │ @ instruction: 0x46086d9a │ │ │ │ - @ instruction: 0xf806f7aa │ │ │ │ - stc2l 7, cr15, [r0, #988]! @ 0x3dc │ │ │ │ + @ instruction: 0xfffaf7a9 │ │ │ │ + ldc2l 7, cr15, [r4, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf0089b04 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsl ip │ │ │ │ - @ instruction: 0xff8af7a9 │ │ │ │ - ldc2 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ - ldc2l 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + @ instruction: 0xff7ef7a9 │ │ │ │ + stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stmdavs r9!, {r2, r8, r9, ip, pc} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ - cdp2 7, 13, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 7, 12, cr15, cr6, cr9, {5} │ │ │ │ @ instruction: 0xf3c49b04 │ │ │ │ stmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ smullseq r6, r2, r8, sp │ │ │ │ - cdp2 7, 12, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr9, {5} │ │ │ │ @ instruction: 0x6c199b04 │ │ │ │ @ instruction: 0x46086d9a │ │ │ │ - @ instruction: 0xf842f7aa │ │ │ │ - blcs 0x8683b0 │ │ │ │ + @ instruction: 0xf836f7aa │ │ │ │ + blcs 0x8683c8 │ │ │ │ stcge 6, cr15, [r0, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #1856 @ 0x740 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq sl, pc, r5 @ │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r3, lsr sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq ip, sl, r1, lsr #30 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000adab5 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #20 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000adcbf │ │ │ │ - andeq lr, sl, r1, lsl r5 │ │ │ │ - andeq lr, sl, r3, lsl r3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq ip, sl, r1, lsr #30 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #17 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #22 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + @ instruction: 0x000ae5b7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, fp, asr #26 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, sp, asr #21 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #20 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #18 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r7 │ │ │ │ + andeq lr, sl, r9, lsr #10 │ │ │ │ + andeq lr, sl, fp, lsr #6 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #17 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #22 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ @ instruction: 0xf3c4acd9 │ │ │ │ @ instruction: 0xf0084403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ ldclge 6, cr15, [r2], {61} @ 0x3d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq ip, sl, sp, asr #10 │ │ │ │ - andeq lr, sl, r5, ror #11 │ │ │ │ - andeq lr, sl, r9, ror #11 │ │ │ │ - andeq ip, sl, sp, asr #10 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r1, ror r5 │ │ │ │ - andeq lr, sl, r1, ror r5 │ │ │ │ - andeq lr, sl, r1, ror r5 │ │ │ │ - andeq lr, sl, r1, ror r5 │ │ │ │ - addeq r1, r7, r4, ror #18 │ │ │ │ - addeq r1, r7, ip, lsl r9 │ │ │ │ - ldrdeq r1, [r7], r2 │ │ │ │ - addeq r1, r7, r8, lsl #17 │ │ │ │ - addeq r1, r7, r2, lsl r8 │ │ │ │ - ldc2l 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + andeq ip, sl, r5, ror #10 │ │ │ │ + strdeq lr, [sl], -sp │ │ │ │ + andeq lr, sl, r1, lsl #12 │ │ │ │ + andeq ip, sl, r5, ror #10 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r9, lsl #11 │ │ │ │ + andeq lr, sl, r9, lsl #11 │ │ │ │ + andeq lr, sl, r9, lsl #11 │ │ │ │ + andeq lr, sl, r9, lsl #11 │ │ │ │ + addeq r1, r7, ip, asr #18 │ │ │ │ + addeq r1, r7, r4, lsl #18 │ │ │ │ + @ instruction: 0x008718ba │ │ │ │ + addeq r1, r7, r0, ror r8 │ │ │ │ + strdeq r1, [r7], sl │ │ │ │ + stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ strbmi pc, [ip], #-1540 @ 0xfffff9fc @ │ │ │ │ - stc2 7, cr15, [r6], {161} @ 0xa1 │ │ │ │ + blx 0xfff6c41e │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r9, [r8], -r4 │ │ │ │ ldc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adceq r9, r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7a96819 │ │ │ │ - @ instruction: 0xf7fdfbff │ │ │ │ + @ instruction: 0xf7fdfbf3 │ │ │ │ @ instruction: 0xf001bfd7 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ vqrshl.s8 d18, d6, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7a96c18 │ │ │ │ - blls 0x1ede4c │ │ │ │ + blls 0x1ede34 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vadd.i8 d6, d2, d25 │ │ │ │ ldcvs 2, cr6, [r8, #84] @ 0x54 │ │ │ │ @ instruction: 0xf7a900d2 │ │ │ │ - blls 0x1ede38 │ │ │ │ + blls 0x1ede20 │ │ │ │ ldcvs 12, cr6, [sl, #100] @ 0x64 │ │ │ │ @ instruction: 0xf7a94608 │ │ │ │ - @ instruction: 0xe719ff59 │ │ │ │ - ldc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ - blx 0xff46c476 │ │ │ │ + ldr pc, [r9, -sp, asr #30] │ │ │ │ + ldc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + blx 0xff16c48e │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbmi pc, [ip], #-1540 @ 0xfffff9fc @ │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ ldmdavs r9, {r1, r5, r7} │ │ │ │ - blx 0x186c4ae │ │ │ │ - blx 0xff0ec492 │ │ │ │ + blx 0x156c4c6 │ │ │ │ + blx 0xfedec4aa │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r9, [r8], -r4 │ │ │ │ - blx 0xffbec5fe │ │ │ │ + blx 0xffbec616 │ │ │ │ strtmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7a74628 │ │ │ │ - blls 0x22e318 │ │ │ │ + blls 0x22e300 │ │ │ │ strtmi r0, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf7a96819 │ │ │ │ - @ instruction: 0xf7fdfbb7 │ │ │ │ + @ instruction: 0xf7fdfbab │ │ │ │ @ instruction: 0xf5a3bf8f │ │ │ │ - blcs 0x847278 │ │ │ │ + blcs 0x847290 │ │ │ │ mcrrge 6, 3, pc, r8, cr13 @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - muleq sl, r1, fp │ │ │ │ - andeq sp, sl, r9, lsl r2 │ │ │ │ - andeq ip, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r3 │ │ │ │ - muleq sl, r9, r6 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r9, lsr #15 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr #16 │ │ │ │ - andeq ip, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, ror r5 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq sp, sl, fp, lsr r4 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + andeq sp, sl, r9, lsr #5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #23 │ │ │ │ + andeq sp, sl, r1, lsr r2 │ │ │ │ + andeq ip, sl, r1, ror #28 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #6 │ │ │ │ + @ instruction: 0x000ad6b1 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r1, asr #15 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #14 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr r8 │ │ │ │ + andeq ip, sl, r1, ror #28 │ │ │ │ + muleq sl, r3, r5 │ │ │ │ + strdeq sp, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, asr r4 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x00a0f4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x8596c8 │ │ │ │ - blge 0xfff6bfcc │ │ │ │ + blcs 0x8596e0 │ │ │ │ + blge 0xfff6bfe4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sl, r7, ror #15 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r3, lsr sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r9, asr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000adcbf │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r9, asr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + strdeq lr, [sl], -pc @ │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, fp, asr #26 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #6 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xfedeb858 │ │ │ │ + blge 0xfedeb870 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ stmdavs r9!, {r1, r4, r6, r7} │ │ │ │ @ instruction: 0xf7a96c30 │ │ │ │ - @ instruction: 0xf7a1fd3f │ │ │ │ - @ instruction: 0xf3c4faff │ │ │ │ + @ instruction: 0xf7a1fd33 │ │ │ │ + @ instruction: 0xf3c4faf3 │ │ │ │ strmi r5, [r2], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1904cc │ │ │ │ + blcs 0x1904e4 │ │ │ │ strhi pc, [r7, -r0]! │ │ │ │ @ instruction: 0xf47e2b01 │ │ │ │ @ instruction: 0x4620adf9 │ │ │ │ andls r2, r4, #-1073741821 @ 0xc0000003 │ │ │ │ stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - blmi 0xff5d95e4 │ │ │ │ + blmi 0xff5d95fc │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d061ed │ │ │ │ @ instruction: 0xf7a20768 │ │ │ │ - @ instruction: 0xf7fefae7 │ │ │ │ + @ instruction: 0xf7fefadb │ │ │ │ @ instruction: 0xf004bdd7 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ vqrshl.s8 d18, d6, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7a96c18 │ │ │ │ - blls 0x1edc04 │ │ │ │ + blls 0x1edbec │ │ │ │ @ instruction: 0x46086c19 │ │ │ │ - @ instruction: 0xf830f7aa │ │ │ │ + @ instruction: 0xf824f7aa │ │ │ │ subsmi lr, r2, #240, 10 @ 0x3c000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xcec6be │ │ │ │ + blx 0x9ec6d6 │ │ │ │ svclt 0x000bf7fd │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7ae8116 │ │ │ │ - @ instruction: 0xf8d7f851 │ │ │ │ + @ instruction: 0xf8d7f845 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ ldrbmi r2, [r2], -r1, lsl #8 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf954f7fd │ │ │ │ mcrlt 7, 4, pc, cr2, cr13, {7} @ │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf640815b │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0xe6c254 │ │ │ │ + blge 0xe6c26c │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #50176 @ 0xc400 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - ldrdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #20 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq ip, [sl], -sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #17 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ - blx 0x166c764 │ │ │ │ + strdeq ip, [sl], -r5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #20 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #18 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq ip, [sl], -r5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #17 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + blx 0x136c77c │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, r2, asr r6 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mcr2 7, 5, pc, cr14, cr12, {7} @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r4, [r9], r1, lsr #12 │ │ │ │ @ instruction: 0xf7ae6c18 │ │ │ │ - @ instruction: 0xf7fdf819 │ │ │ │ + @ instruction: 0xf7fdf80d │ │ │ │ andls fp, r4, #9024 @ 0x2340 │ │ │ │ - blx 0xfec798 │ │ │ │ + blx 0xcec7b0 │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ - bcs 0xaf560 │ │ │ │ + bcs 0xaf578 │ │ │ │ rschi pc, sl, r0 │ │ │ │ ldrbmi r2, [r2], -r1, lsl #2 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ mrc2 7, 4, pc, cr0, cr12, {7} │ │ │ │ @ instruction: 0xf5a3e7e0 │ │ │ │ - blcs 0x84763c │ │ │ │ - bge 0xff26c234 │ │ │ │ + blcs 0x847654 │ │ │ │ + bge 0xff26c24c │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #798720 @ 0xc3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq ip, sl, r1, lsr #30 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000adab5 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #20 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsr r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq ip, sl, r1, lsr #30 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #17 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, sp, lsr #22 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + andeq sp, sl, r9, lsr #5 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, sp, asr #21 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #20 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, asr #18 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq ip, sl, r9, lsr pc │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #17 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r5, asr #22 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #512000 @ 0x7d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r3, lsr sp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r9, asr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, pc, lsr #24 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r9, asr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ - @ instruction: 0xff42f7ad │ │ │ │ + andeq sp, sl, fp, asr #26 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #6 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r7, asr #24 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + @ instruction: 0xff36f7ad │ │ │ │ @ instruction: 0xf8d72402 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0xf7ade6ef │ │ │ │ - @ instruction: 0xf8d7ff3b │ │ │ │ + @ instruction: 0xf8d7ff2f │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0x46314652 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7fd9500 │ │ │ │ @ instruction: 0xf7fdf83f │ │ │ │ @ instruction: 0xf6a3bd6d │ │ │ │ - blcs 0x7bb684 │ │ │ │ - bge 0xa6c374 │ │ │ │ + blcs 0x7bb69c │ │ │ │ + bge 0xa6c38c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq sl, r1, fp │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r9, asr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r9, asr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ + andeq sp, sl, r9, lsr #23 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #6 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ strtmi r9, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4652 │ │ │ │ ldrbt pc, [r7], r7, lsr #27 @ │ │ │ │ - addeq r1, r7, lr, lsr #7 │ │ │ │ + umulleq r1, r7, r6, r3 │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x759284 │ │ │ │ + blcs 0x75929c │ │ │ │ ldmibge r8, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sl, r9, asr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl #3 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq lr, sl, r9, asr r7 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - ldrdeq sp, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, r1, lsl r1 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq sp, sl, fp, lsr #12 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - andeq fp, sl, r9, asr #29 │ │ │ │ - @ instruction: 0x000ad3b9 │ │ │ │ - blx 0xf6ca3a │ │ │ │ + andeq lr, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #6 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + muleq sl, r9, r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq lr, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + strdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r9, lsr #2 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq sp, sl, r3, asr #12 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + andeq fp, sl, r1, ror #29 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + blx 0xc6ca52 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stcvs 15, cr2, [r8, #448]! @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ orrvs pc, r8, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [fp], #-840 @ 0xfffffcb8 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fff8cf │ │ │ │ + @ instruction: 0xf7fff8c3 │ │ │ │ @ instruction: 0xf7a9bbe1 │ │ │ │ - blmi 0xfed2d84c │ │ │ │ + blmi 0xfed2d834 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r3, r5, r6, r8, sp}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8b6f7a2 │ │ │ │ + @ instruction: 0xf8aaf7a2 │ │ │ │ svclt 0x0011f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f78161 │ │ │ │ - blmi 0xfe9ed12c │ │ │ │ + blmi 0xfe9ed114 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r4, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ strtmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf7a29400 │ │ │ │ - @ instruction: 0xf7fef89b │ │ │ │ - blcs 0xde804 │ │ │ │ + @ instruction: 0xf7fef88f │ │ │ │ + blcs 0xde81c │ │ │ │ eorshi pc, lr, #0 │ │ │ │ - @ instruction: 0xf930f7f7 │ │ │ │ + @ instruction: 0xf924f7f7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r4, r5, r6, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef8a9 │ │ │ │ + @ instruction: 0xf7fef89d │ │ │ │ @ instruction: 0xf7a9bb52 │ │ │ │ - blmi 0xfe3ad7a8 │ │ │ │ + blmi 0xfe3ad790 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf7a2461a │ │ │ │ - @ instruction: 0xf7fff865 │ │ │ │ + @ instruction: 0xf7fff859 │ │ │ │ ldmdavs r1!, {r2, fp, ip, sp, pc} │ │ │ │ stcvs 2, cr0, [r8, #656]! @ 0x290 │ │ │ │ mvnshi pc, #64, 2 │ │ │ │ - blx 0xfed6cb48 │ │ │ │ + blx 0xfea6cb60 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, ip}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef871 │ │ │ │ + @ instruction: 0xf7fef865 │ │ │ │ sha1c.32 , , │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ adceq r6, r3, #168, 26 @ 0x2a00 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - blx 0xfe46cb90 │ │ │ │ + blx 0xfe16cba8 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef84d │ │ │ │ + @ instruction: 0xf7fef841 │ │ │ │ stcvs 12, cr11, [r8, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f74639 │ │ │ │ - blmi 0x18ad004 │ │ │ │ + blmi 0x18acfec │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf830f7a2 │ │ │ │ - bllt 0x8ecd50 │ │ │ │ + @ instruction: 0xf824f7a2 │ │ │ │ + bllt 0x8ecd68 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xf89af7f7 │ │ │ │ + @ instruction: 0xf88ef7f7 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef813 │ │ │ │ + @ instruction: 0xf7fef807 │ │ │ │ @ instruction: 0xf7f7bb03 │ │ │ │ - blmi 0x122cf94 │ │ │ │ + blmi 0x122cf7c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf5010192 │ │ │ │ ldmpl r2, {r0, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffcef7a1 │ │ │ │ + @ instruction: 0xffc2f7a1 │ │ │ │ mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ adceq r6, r6, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1406da8 │ │ │ │ @ instruction: 0xf7a983aa │ │ │ │ - blmi 0xead640 │ │ │ │ + blmi 0xead628 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpcc ip, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feffd9 │ │ │ │ + @ instruction: 0xf7feffcd │ │ │ │ vpmax.s8 , , │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r6, r5, #3211264 @ 0x310000 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ rschi pc, pc, #64, 2 │ │ │ │ - @ instruction: 0xf9f6f7a9 │ │ │ │ + @ instruction: 0xf9eaf7a9 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feffb3 │ │ │ │ + @ instruction: 0xf7feffa7 │ │ │ │ @ instruction: 0xf7f7baa3 │ │ │ │ - blmi 0x6eced4 │ │ │ │ + blmi 0x6ecebc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff98f7a1 │ │ │ │ - blt 0x112ce80 │ │ │ │ - ldrdeq r0, [r7], r8 │ │ │ │ - addeq r0, r7, r6, lsr #31 │ │ │ │ - addeq r0, r7, r8, ror #30 │ │ │ │ - addeq r0, r7, r2, lsr pc │ │ │ │ - strdeq r0, [r7], ip │ │ │ │ - addeq r0, r7, r2, asr #29 │ │ │ │ - addeq r0, r7, sl, ror lr │ │ │ │ - addeq r0, r7, r0, asr #28 │ │ │ │ - addeq r0, r7, r6, lsl #28 │ │ │ │ - ldrdeq r0, [r7], r6 │ │ │ │ - umulleq r0, r7, r4, sp │ │ │ │ - addeq r0, r7, sl, asr #26 │ │ │ │ - addeq r0, r7, r0, lsl sp │ │ │ │ - @ instruction: 0xffeaf7f6 │ │ │ │ + @ instruction: 0xff8cf7a1 │ │ │ │ + blt 0x112ce98 │ │ │ │ + addeq r0, r7, r0, asr #31 │ │ │ │ + addeq r0, r7, lr, lsl #31 │ │ │ │ + addeq r0, r7, r0, asr pc │ │ │ │ + addeq r0, r7, sl, lsl pc │ │ │ │ + addeq r0, r7, r4, ror #29 │ │ │ │ + addeq r0, r7, sl, lsr #29 │ │ │ │ + addeq r0, r7, r2, ror #28 │ │ │ │ + addeq r0, r7, r8, lsr #28 │ │ │ │ + addeq r0, r7, lr, ror #27 │ │ │ │ + @ instruction: 0x00870dbe │ │ │ │ + addeq r0, r7, ip, ror sp │ │ │ │ + addeq r0, r7, r2, lsr sp │ │ │ │ + strdeq r0, [r7], r8 │ │ │ │ + @ instruction: 0xffdef7f6 │ │ │ │ vnmla.f64 d4, d29, d6 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ stcvs 8, cr6, [r8, #108]! @ 0x6c │ │ │ │ stcvs 8, cr5, [fp], #-848 @ 0xfffffcb0 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0xf851461a │ │ │ │ strls r0, [r0], #-3424 @ 0xfffff2a0 │ │ │ │ - @ instruction: 0xff3af7a1 │ │ │ │ + @ instruction: 0xff2ef7a1 │ │ │ │ ldclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-677 @ 0xfffffd5b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ @ instruction: 0xf140440b │ │ │ │ @ instruction: 0xf64e8295 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - @ instruction: 0xff22f7a1 │ │ │ │ - blt 0x106cf14 │ │ │ │ + @ instruction: 0xff16f7a1 │ │ │ │ + blt 0x106cf2c │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf500bf4b │ │ │ │ @ instruction: 0xf50071de │ │ │ │ @ instruction: 0xf8d07110 │ │ │ │ @ instruction: 0xf8d001bc │ │ │ │ @ instruction: 0xf7a10240 │ │ │ │ - @ instruction: 0xf7feff05 │ │ │ │ + @ instruction: 0xf7fefef9 │ │ │ │ @ instruction: 0x6da8ba21 │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - blmi 0xfe96edcc │ │ │ │ + blmi 0xfe96edb4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff14f7a1 │ │ │ │ - blt 0x1ecf88 │ │ │ │ + @ instruction: 0xff08f7a1 │ │ │ │ + blt 0x1ecfa0 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xff7ef7f6 │ │ │ │ + @ instruction: 0xff72f7f6 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r3, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefef7 │ │ │ │ + @ instruction: 0xf7fefeeb │ │ │ │ @ instruction: 0x6da8b9e7 │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - blmi 0xfe2aed58 │ │ │ │ + blmi 0xfe2aed40 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r7, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 13, cr15, cr10, cr1, {5} │ │ │ │ + cdp2 7, 12, cr15, cr14, cr1, {5} │ │ │ │ stmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xff44f7f6 │ │ │ │ + @ instruction: 0xff38f7f6 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefebd │ │ │ │ - blmi 0x1c5d6f4 │ │ │ │ + @ instruction: 0xf7fefeb1 │ │ │ │ + blmi 0x1c5d70c │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf64d6829 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ andls r4, r0, #184549376 @ 0xb000000 │ │ │ │ svclt 0x004b02a1 │ │ │ │ orrsvs pc, r4, r0, lsl #12 │ │ │ │ tstpvc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ mrceq 8, 4, APSR_nzcv, cr4, cr0, {6} │ │ │ │ svceq 0x0018f8d0 │ │ │ │ - cdp2 7, 7, cr15, cr4, cr1, {5} │ │ │ │ + cdp2 7, 6, cr15, cr8, cr1, {5} │ │ │ │ ldmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmla.f64 d4, d13, d16 │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-679 @ 0xfffffd59 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ @ instruction: 0xf140440b │ │ │ │ @ instruction: 0xf64d816f │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #146 @ 0x92 │ │ │ │ orrsvc pc, ip, r0, lsl #12 │ │ │ │ svceq 0x009cf8d0 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr1, {5} │ │ │ │ + cdp2 7, 4, cr15, cr14, cr1, {5} │ │ │ │ ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ + mcr2 7, 7, pc, cr6, cr6, {7} @ │ │ │ │ @ instruction: 0xee1d4b53 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r6, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe6b │ │ │ │ + @ instruction: 0xf7fefe5f │ │ │ │ @ instruction: 0x6da8b914 │ │ │ │ ldmdavs r1!, {r0, r2, r5, r7, r9} │ │ │ │ cmpphi sp, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf88cf7a9 │ │ │ │ + @ instruction: 0xf880f7a9 │ │ │ │ vnmla.f64 d4, d13, d4 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe49 │ │ │ │ + @ instruction: 0xf7fefe3d │ │ │ │ vpmin.s8 d11, d7, d13 │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ adceq r6, r4, #168, 26 @ 0x2a00 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmpphi r4, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf866f7a9 │ │ │ │ + @ instruction: 0xf85af7a9 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe25 │ │ │ │ - blmi 0xa9d954 │ │ │ │ + @ instruction: 0xf7fefe19 │ │ │ │ + blmi 0xa9d96c │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ stcvs 8, cr5, [sl], #-844 @ 0xfffffcb4 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - stc2l 7, cr15, [lr, #644] @ 0x284 │ │ │ │ + stc2l 7, cr15, [r2, #644] @ 0x284 │ │ │ │ stmiblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf600681b │ │ │ │ @ instruction: 0xf8d00164 │ │ │ │ ldmpl r3, {r2, r5, r6, fp}^ │ │ │ │ ldrmi r6, [r3], #-3114 @ 0xfffff3d6 │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fefdb9 │ │ │ │ + @ instruction: 0xf7fefdad │ │ │ │ @ instruction: 0xf04fb9cf │ │ │ │ @ instruction: 0xf7a130ff │ │ │ │ - msreq (UNDEF: 99), sp │ │ │ │ + msreq (UNDEF: 99), r1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ @ instruction: 0xf7a10020 │ │ │ │ - @ instruction: 0x4602fa97 │ │ │ │ + strmi pc, [r2], -fp, lsl #21 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - addeq r0, r7, r6, lsr #25 │ │ │ │ - addeq r0, r7, lr, ror ip │ │ │ │ - addeq r0, r7, sl, asr #24 │ │ │ │ - addeq r0, r7, r8, lsl #24 │ │ │ │ - addeq r0, r7, lr, asr #23 │ │ │ │ - umulleq r0, r7, r4, fp │ │ │ │ - addeq r0, r7, sl, asr fp │ │ │ │ - addeq r0, r7, r6, lsr #22 │ │ │ │ - strdeq r0, [r7], r2 │ │ │ │ - @ instruction: 0x00870ab6 │ │ │ │ - addeq r0, r7, r6, ror sl │ │ │ │ - addeq r0, r7, sl, lsr #20 │ │ │ │ - strdeq r0, [r7], r8 │ │ │ │ - addeq r0, r7, lr, asr #19 │ │ │ │ + addeq r0, r7, lr, lsl #25 │ │ │ │ + addeq r0, r7, r6, ror #24 │ │ │ │ + addeq r0, r7, r2, lsr ip │ │ │ │ + strdeq r0, [r7], r0 @ │ │ │ │ + @ instruction: 0x00870bb6 │ │ │ │ + addeq r0, r7, ip, ror fp │ │ │ │ + addeq r0, r7, r2, asr #22 │ │ │ │ + addeq r0, r7, lr, lsl #22 │ │ │ │ + ldrdeq r0, [r7], sl │ │ │ │ + umulleq r0, r7, lr, sl │ │ │ │ + addeq r0, r7, lr, asr sl │ │ │ │ + addeq r0, r7, r2, lsl sl │ │ │ │ + addeq r0, r7, r0, ror #19 │ │ │ │ + @ instruction: 0x008709b6 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - blx 0x1ded0a0 │ │ │ │ + blx 0x1aed0b8 │ │ │ │ strmi r0, [r4], -r3, lsr #2 │ │ │ │ eorseq pc, r0, r3 │ │ │ │ - blx 0x1c6d0ac │ │ │ │ + blx 0x196d0c4 │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ - blcc 0x3de9d8 │ │ │ │ + blcc 0x3de9f0 │ │ │ │ @ instruction: 0xf63c2b03 │ │ │ │ mvneq sl, #1200 @ 0x4b0 │ │ │ │ orrshi pc, r6, #0, 2 │ │ │ │ @ instruction: 0xf10003a3 │ │ │ │ - blmi 0xff25000c │ │ │ │ + blmi 0xff250024 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpmi r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldmne r3!, {r0, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf8d99300 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fdfda1 │ │ │ │ + @ instruction: 0xf7fdfd95 │ │ │ │ movwls fp, #19844 @ 0x4d84 │ │ │ │ - stc2 7, cr15, [r8, #640] @ 0x280 │ │ │ │ + ldc2l 7, cr15, [ip, #-640]! @ 0xfffffd80 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ strmi r6, [r3], r9, lsr #16 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrsbeq pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a800da │ │ │ │ - @ instruction: 0xf8d9ffbb │ │ │ │ + @ instruction: 0xf8d9ffaf │ │ │ │ @ instruction: 0x46301054 │ │ │ │ - blx 0x7ed152 │ │ │ │ + blx 0x4ed16a │ │ │ │ mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ bicsvs pc, fp, r0, lsl #10 │ │ │ │ @ instruction: 0x06d8f8d0 │ │ │ │ - ldc2 7, cr15, [r6, #-644]! @ 0xfffffd7c │ │ │ │ + stc2 7, cr15, [sl, #-644]! @ 0xfffffd7c │ │ │ │ svclt 0x0016f7fd │ │ │ │ vnmls.f64 d4, d29, d22 │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ cmppvs r4, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0654f8d0 │ │ │ │ - stc2 7, cr15, [r2, #-644]! @ 0xfffffd7c │ │ │ │ + ldc2 7, cr15, [r6, #-644] @ 0xfffffd7c │ │ │ │ svclt 0x0002f7fd │ │ │ │ @ instruction: 0xf7a09304 │ │ │ │ - blls 0x1ee824 │ │ │ │ + blls 0x1ee80c │ │ │ │ stmdavs r9!, {r1, r2, r9, sl, lr} │ │ │ │ vmax.s8 d4, d19, d3 │ │ │ │ @ instruction: 0xf8d96315 │ │ │ │ sbcseq r0, sl, r4, asr r0 │ │ │ │ - @ instruction: 0xff7ef7a8 │ │ │ │ + @ instruction: 0xff72f7a8 │ │ │ │ ldrsbne pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - @ instruction: 0xf7fdfadf │ │ │ │ + @ instruction: 0xf7fdfad3 │ │ │ │ stcvs 14, cr11, [fp], #-208 @ 0xffffff30 │ │ │ │ movwls r0, #16738 @ 0x4162 │ │ │ │ eoreq pc, r0, #2 │ │ │ │ movwcs r9, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf7a94608 │ │ │ │ - @ instruction: 0x6c29fbed │ │ │ │ + @ instruction: 0x6c29fbe1 │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - @ instruction: 0xf7fefacf │ │ │ │ + @ instruction: 0xf7fefac3 │ │ │ │ @ instruction: 0xf7a8b9ee │ │ │ │ - blmi 0xfe36f0d4 │ │ │ │ + blmi 0xfe36f0bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [r4, #-644]! @ 0xfffffd7c │ │ │ │ + ldc2 7, cr15, [r8, #-644] @ 0xfffffd7c │ │ │ │ ldmlt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldcleq 8, cr15, [r8, #324] @ 0x144 │ │ │ │ @ instruction: 0xf7a19200 │ │ │ │ - @ instruction: 0xf7fefced │ │ │ │ + @ instruction: 0xf7fefce1 │ │ │ │ @ instruction: 0xf7a8b809 │ │ │ │ - blmi 0x1eef088 │ │ │ │ + blmi 0x1eef070 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 7, cr15, [ip], #644 @ 0x284 │ │ │ │ + ldc2l 7, cr15, [r0], #644 @ 0x284 │ │ │ │ ldmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff22f7a8 │ │ │ │ + @ instruction: 0xff16f7a8 │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefce1 │ │ │ │ + @ instruction: 0xf7fefcd5 │ │ │ │ @ instruction: 0xf7a8b8b5 │ │ │ │ - blmi 0x186f018 │ │ │ │ + blmi 0x186f000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [r4], {161} @ 0xa1 │ │ │ │ + ldc2 7, cr15, [r8], #644 @ 0x284 │ │ │ │ svclt 0x00b4f7fd │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf5009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf7a10138 │ │ │ │ - @ instruction: 0xf7fdfc8b │ │ │ │ + @ instruction: 0xf7fdfc7f │ │ │ │ @ instruction: 0xf7a8bfa7 │ │ │ │ - blmi 0x136efc4 │ │ │ │ + blmi 0x136efac │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [ip], {161} @ 0xa1 │ │ │ │ + ldc2 7, cr15, [r0], {161} @ 0xa1 │ │ │ │ ldmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cdp2 7, 12, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 7, 11, cr15, cr6, cr8, {5} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefc81 │ │ │ │ + @ instruction: 0xf7fefc75 │ │ │ │ @ instruction: 0xf7a8b855 │ │ │ │ - blmi 0xd2ef58 │ │ │ │ + blmi 0xd2ef40 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcc pc, r8, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [r6], #-644 @ 0xfffffd7c │ │ │ │ + mrrc2 7, 10, pc, sl, cr1 @ │ │ │ │ ldmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 8, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr8, {5} │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfc4b │ │ │ │ + @ instruction: 0xf7fdfc3f │ │ │ │ @ instruction: 0xf7a8bf3b │ │ │ │ - blmi 0x6eeeec │ │ │ │ + blmi 0x6eeed4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfc2f │ │ │ │ + @ instruction: 0xf7fdfc23 │ │ │ │ svclt 0x0000bf1f │ │ │ │ - addeq r0, r7, r4, lsr #18 │ │ │ │ - addeq r0, r7, lr, asr #17 │ │ │ │ - addeq r0, r7, r6, lsr #17 │ │ │ │ - addeq r0, r7, r8, lsr #16 │ │ │ │ - ldrdeq r0, [r7], ip │ │ │ │ - addeq r0, r7, r2, lsr #15 │ │ │ │ - addeq r0, r7, ip, ror #14 │ │ │ │ - addeq r0, r7, r8, lsl r7 │ │ │ │ - addeq r0, r7, r2, ror #13 │ │ │ │ - addeq r0, r7, ip, lsr #13 │ │ │ │ - addeq r0, r7, r6, ror r6 │ │ │ │ - addeq r0, r7, r0, asr #12 │ │ │ │ + addeq r0, r7, ip, lsl #18 │ │ │ │ + @ instruction: 0x008708b6 │ │ │ │ + addeq r0, r7, lr, lsl #17 │ │ │ │ + addeq r0, r7, r0, lsl r8 │ │ │ │ + addeq r0, r7, r4, asr #15 │ │ │ │ + addeq r0, r7, sl, lsl #15 │ │ │ │ + addeq r0, r7, r4, asr r7 │ │ │ │ + addeq r0, r7, r0, lsl #14 │ │ │ │ + addeq r0, r7, sl, asr #13 │ │ │ │ + umulleq r0, r7, r4, r6 │ │ │ │ + addeq r0, r7, lr, asr r6 │ │ │ │ + addeq r0, r7, r8, lsr #12 │ │ │ │ @ instruction: 0x01226c2b │ │ │ │ @ instruction: 0xf0029304 │ │ │ │ stmdbls r4, {r4, r5, r9} │ │ │ │ strmi r2, [r8], -r0, lsl #6 │ │ │ │ - blx 0xfeded444 │ │ │ │ + blx 0xfeaed45c │ │ │ │ ldrtmi r6, [r0], -r9, lsr #24 │ │ │ │ - @ instruction: 0xf996f7ad │ │ │ │ + @ instruction: 0xf98af7ad │ │ │ │ @ instruction: 0x07224631 │ │ │ │ @ instruction: 0x81b4f140 │ │ │ │ - @ instruction: 0xf7a84630 │ │ │ │ - @ instruction: 0xf7fef805 │ │ │ │ - blmi 0xff85d874 │ │ │ │ + @ instruction: 0xf7a74630 │ │ │ │ + @ instruction: 0xf7fefff9 │ │ │ │ + blmi 0xff85d88c │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrscc pc, r4, r0, lsl #12 │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldmne r2!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fdfbe5 │ │ │ │ + @ instruction: 0xf7fdfbd9 │ │ │ │ strtmi fp, [r0], -r8, asr #23 │ │ │ │ andls r2, r4, #-1073741809 @ 0xc000000f │ │ │ │ stc2l 7, cr15, [r8, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blmi 0xff45a79c │ │ │ │ + blmi 0xff45a7b4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d06107 │ │ │ │ @ instruction: 0xf7a10870 │ │ │ │ - @ instruction: 0xf7fdfbc3 │ │ │ │ + @ instruction: 0xf7fdfbb7 │ │ │ │ @ instruction: 0x4620beb3 │ │ │ │ andls r2, r4, #-1073741817 @ 0xc0000007 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blmi 0xff05a758 │ │ │ │ + blmi 0xff05a770 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d071ec │ │ │ │ @ instruction: 0xf7a107ec │ │ │ │ - @ instruction: 0xf7fdfba1 │ │ │ │ - bmi 0xfed5f0bc │ │ │ │ + @ instruction: 0xf7fdfb95 │ │ │ │ + bmi 0xfed5f0d4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3099 @ 0xfffff3e5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x136d522 │ │ │ │ + blx 0x106d53a │ │ │ │ ldcllt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ vnmls.f32 s8, s27, s17 │ │ │ │ ldcvs 15, cr1, [fp], {112} @ 0x70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ @ instruction: 0xf64d4402 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6000092 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf7a1096c │ │ │ │ - @ instruction: 0xf7fdfb35 │ │ │ │ + @ instruction: 0xf7fdfb29 │ │ │ │ ldrdeq fp, [r2, -lr]! │ │ │ │ @ instruction: 0xf0024629 │ │ │ │ @ instruction: 0x46280210 │ │ │ │ @ instruction: 0xf7a5320c │ │ │ │ - @ instruction: 0xf7fdff5d │ │ │ │ + @ instruction: 0xf7fdff51 │ │ │ │ ldrdeq fp, [r2], #236 @ 0xec @ │ │ │ │ @ instruction: 0xf0024629 │ │ │ │ @ instruction: 0x46280218 │ │ │ │ @ instruction: 0xf7a53204 │ │ │ │ - @ instruction: 0xf7fdff53 │ │ │ │ + @ instruction: 0xf7fdff47 │ │ │ │ @ instruction: 0xf203bed2 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ - b 0x147018c │ │ │ │ + b 0x14701a4 │ │ │ │ @ instruction: 0xf14002c3 │ │ │ │ @ instruction: 0xf7a88154 │ │ │ │ - blmi 0xfe4eed0c │ │ │ │ + blmi 0xfe4eecf4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpcs r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x10ed5ba │ │ │ │ + blx 0xded5d2 │ │ │ │ stcllt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7a52210 │ │ │ │ - ldrtmi pc, [sl], -fp, asr #27 @ │ │ │ │ + @ instruction: 0x463afdbf │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8], #660 @ 0x294 │ │ │ │ + stc2 7, cr15, [ip], #660 @ 0x294 │ │ │ │ svclt 0x0050f7fd │ │ │ │ mrc 8, 0, r4, cr13, cr14, {3} │ │ │ │ ldrbtmi ip, [r8], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf85c6800 │ │ │ │ strmi r0, [r1], #-0 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andne lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf500460a │ │ │ │ @ instruction: 0xf8d07173 │ │ │ │ @ instruction: 0xf7a103cc │ │ │ │ - @ instruction: 0xf7fdfb1b │ │ │ │ + @ instruction: 0xf7fdfb0f │ │ │ │ ldmdami r3!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ strmi r4, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ strmi r1, [sl], -r0, lsl #4 │ │ │ │ cmppvc r2, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #35024 @ 0x88d0 @ │ │ │ │ - blx 0x16d636 │ │ │ │ + blx 0xffe6d64c │ │ │ │ mrrclt 7, 15, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xee1d4967 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2105 @ 0xfffff7c7 │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf7a106e4 │ │ │ │ - @ instruction: 0xf7fdfaeb │ │ │ │ + @ instruction: 0xf7fdfadf │ │ │ │ ldmdbmi sp, {r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r8!, {r0, r6, fp, ip, lr}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - blx 0xff5ed690 │ │ │ │ - bllt 0x1fad804 │ │ │ │ + blx 0xff2ed6a8 │ │ │ │ + bllt 0x1fad81c │ │ │ │ @ instruction: 0xee1d4952 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d041d4 │ │ │ │ @ instruction: 0xf7a104d4 │ │ │ │ - @ instruction: 0xf7fdfabd │ │ │ │ + @ instruction: 0xf7fdfab1 │ │ │ │ stmdbmi r8, {r2, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r9!, {r6, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0xfea6d6ec │ │ │ │ - bllt 0x142d860 │ │ │ │ + blx 0xfe76d704 │ │ │ │ + bllt 0x142d878 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7a52210 │ │ │ │ - @ instruction: 0x463afd31 │ │ │ │ + ldrtmi pc, [sl], -r5, lsr #26 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xffeed716 │ │ │ │ + blx 0xffbed72e │ │ │ │ stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 7, cr15, [r4, #-660]! @ 0xfffffd6c │ │ │ │ + ldc2 7, cr15, [r8, #-660] @ 0xfffffd6c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0x3c01fbeb │ │ │ │ + @ instruction: 0x3c01fbdf │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ vrecps.f32 , , q13 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ - b 0x1470340 │ │ │ │ + b 0x1470358 │ │ │ │ @ instruction: 0xf14002c3 │ │ │ │ @ instruction: 0xf7a88097 │ │ │ │ - blmi 0xbaeb5c │ │ │ │ + blmi 0xbaeb44 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x1a6d76c │ │ │ │ + blx 0x176d784 │ │ │ │ ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 7, cr15, [r0], #660 @ 0x294 │ │ │ │ + stc2l 7, cr15, [r4], #660 @ 0x294 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0x3c01fbdd │ │ │ │ + @ instruction: 0x3c01fbd1 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ rscscs fp, pc, #1840 @ 0x730 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 7, cr15, cr14, cr5, {5} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr5, {5} │ │ │ │ mrclt 7, 7, APSR_nzcv, cr15, cr13, {7} │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf7a572ff │ │ │ │ - @ instruction: 0xf7fdfe77 │ │ │ │ + @ instruction: 0xf7fdfe6b │ │ │ │ andscs fp, r0, #248, 28 @ 0xf80 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 7, 2, cr15, cr6, cr5, {5} │ │ │ │ svclt 0x0000e487 │ │ │ │ - addeq r0, r7, ip, lsr #11 │ │ │ │ - addeq r0, r7, r6, ror #10 │ │ │ │ - addeq r0, r7, r2, lsr #10 │ │ │ │ - strdeq r0, [r7], r6 │ │ │ │ - addeq r0, r7, ip, asr #9 │ │ │ │ - addeq r0, r7, r0, ror #8 │ │ │ │ - addeq r0, r7, lr, lsl r4 │ │ │ │ - addeq r0, r7, ip, ror #7 │ │ │ │ - @ instruction: 0x008703ba │ │ │ │ - addeq r0, r7, ip, lsl #7 │ │ │ │ - addeq r0, r7, lr, asr r3 │ │ │ │ - addeq r0, r7, r0, lsr r3 │ │ │ │ - @ instruction: 0x008702b0 │ │ │ │ + umulleq r0, r7, r4, r5 │ │ │ │ + addeq r0, r7, lr, asr #10 │ │ │ │ + addeq r0, r7, sl, lsl #10 │ │ │ │ + ldrdeq r0, [r7], lr │ │ │ │ + @ instruction: 0x008704b4 │ │ │ │ + addeq r0, r7, r8, asr #8 │ │ │ │ + addeq r0, r7, r6, lsl #8 │ │ │ │ + ldrdeq r0, [r7], r4 │ │ │ │ + addeq r0, r7, r2, lsr #7 │ │ │ │ + addeq r0, r7, r4, ror r3 │ │ │ │ + addeq r0, r7, r6, asr #6 │ │ │ │ + addeq r0, r7, r8, lsl r3 │ │ │ │ + umulleq r0, r7, r8, r2 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - strbt pc, [r3], #-3601 @ 0xfffff1ef @ │ │ │ │ - mcrr2 7, 10, pc, r8, cr8 @ │ │ │ │ + strbt pc, [r3], #-3589 @ 0xfffff1fb @ │ │ │ │ + ldc2 7, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfa07 │ │ │ │ + @ instruction: 0xf7fdf9fb │ │ │ │ @ instruction: 0xf7a8bc34 │ │ │ │ - blmi 0x92ea64 │ │ │ │ + blmi 0x92ea4c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf9ecf7a1 │ │ │ │ + @ instruction: 0xf9e0f7a1 │ │ │ │ ldclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ - ldc2 7, cr15, [r2], {168} @ 0xa8 │ │ │ │ + stc2 7, cr15, [r6], {168} @ 0xa8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdf9cf │ │ │ │ + @ instruction: 0xf7fdf9c3 │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, r2, #64, 4 │ │ │ │ mcrr2 1, 9, pc, lr, cr14 @ │ │ │ │ - addeq r0, r7, lr, ror #3 │ │ │ │ - @ instruction: 0x008701b8 │ │ │ │ - addeq r0, r7, r2, lsl #3 │ │ │ │ - eorseq r1, r5, ip, lsr r4 │ │ │ │ + ldrdeq r0, [r7], r6 │ │ │ │ + addeq r0, r7, r0, lsr #3 │ │ │ │ + addeq r0, r7, sl, ror #2 │ │ │ │ + eorseq r1, r5, r4, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06c48 │ │ │ │ + bl 0xfec06c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a09808 │ │ │ │ - @ instruction: 0x4603fe53 │ │ │ │ + strmi pc, [r3], -r7, asr #28 │ │ │ │ smullseq pc, r8, r4, r8 @ │ │ │ │ ldrmi fp, [sl], -r0, lsl #3 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf9d8f7f6 │ │ │ │ + @ instruction: 0xf9ccf7f6 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xf810f7f5 │ │ │ │ - blls 0x10b02c │ │ │ │ + @ instruction: 0xf804f7f5 │ │ │ │ + blls 0x10b044 │ │ │ │ strvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x0062e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr0, {5} │ │ │ │ + cdp2 7, 1, cr15, cr10, cr0, {5} │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7a8720a │ │ │ │ - blls 0x12e070 │ │ │ │ + blls 0x12e058 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8dcb084 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13c6fc │ │ │ │ + blcs 0x13c714 │ │ │ │ stmdavs fp, {r0, r2, r3, r4, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r8, sp, lsl #22 │ │ │ │ ldrsbt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ stmvs fp, {r0, r1, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @@ -163314,124 +163320,124 @@ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd069 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xc090f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf79dd171 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strmi r6, [r0], r1, lsr #27 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ - @ instruction: 0xf7a62008 │ │ │ │ - stmdavs sl!, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7a52008 │ │ │ │ + stmdavs sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a09203 │ │ │ │ - bls 0x1adfc0 │ │ │ │ - bcs 0x48136c │ │ │ │ + bls 0x1adfa8 │ │ │ │ + bcs 0x481384 │ │ │ │ @ instruction: 0xf894d150 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffa4f7f4 │ │ │ │ + @ instruction: 0xff98f7f4 │ │ │ │ ldrmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7a56bb0 │ │ │ │ - stmiavs fp!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andsle r2, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0384620 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r8!, {r3, r6, ip, lr, pc} │ │ │ │ - ldc2 7, cr15, [r6, #640]! @ 0x280 │ │ │ │ + stc2 7, cr15, [sl, #640]! @ 0x280 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a86819 │ │ │ │ - stclvs 8, cr15, [r3, #-996]! @ 0xfffffc1c │ │ │ │ + stclvs 8, cr15, [r3, #-948]! @ 0xfffffc4c │ │ │ │ stmiavs r1!, {r0, r9, sp} │ │ │ │ - bne 0xff301434 │ │ │ │ - blx 0xfe66db96 │ │ │ │ + bne 0xff30144c │ │ │ │ + blx 0xfe66dbae │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf894f887 │ │ │ │ + @ instruction: 0xf894f87b │ │ │ │ strvs r3, [r7, #217]! @ 0xd9 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe26dbb6 │ │ │ │ + blx 0xfe26dbce │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xe7f54618 │ │ │ │ eorne pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7a59003 │ │ │ │ - blls 0x1adf64 │ │ │ │ + blls 0x1adf4c │ │ │ │ @ instruction: 0xf04fe7b3 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd4671 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ ldrb pc, [r9, pc, lsl #30] @ │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscscc pc, r0, r2, asr #4 │ │ │ │ + andmi pc, r8, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1d6226f │ │ │ │ - svclt 0x0000f93b │ │ │ │ - eorseq r1, r5, r0, asr r4 │ │ │ │ + svclt 0x0000f93f │ │ │ │ + eorseq r1, r5, r8, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06e4c │ │ │ │ + bl 0xfec06e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ smullseq pc, r8, r0, r8 @ │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4619b178 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - movwcs pc, #12129 @ 0x2f61 @ │ │ │ │ + movwcs pc, #12117 @ 0x2f55 @ │ │ │ │ andlt r6, r2, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0020bd70 │ │ │ │ ldmdblt r0!, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xff14f7f4 │ │ │ │ - blls 0x10b224 │ │ │ │ + @ instruction: 0xff08f7f4 │ │ │ │ + blls 0x10b23c │ │ │ │ strvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x0062e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - stc2 7, cr15, [sl, #-640]! @ 0xfffffd80 │ │ │ │ + ldc2 7, cr15, [lr, #-640] @ 0xfffffd80 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7a8720a │ │ │ │ - blls 0x12de78 │ │ │ │ + blls 0x12de60 │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec06ee8 │ │ │ │ + bl 0xfec06f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffa6f7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -163439,24 +163445,24 @@ │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13c934 │ │ │ │ + blcs 0x13c94c │ │ │ │ stmdavs fp, {r2, r3, r6, r8, fp, ip, lr, pc} │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ eorsle r2, r9, r0, lsl #22 │ │ │ │ stmdacs r0, {r3, r6, fp, sp, lr} │ │ │ │ svcvs 0x0023d144 │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ @ instruction: 0x3090f8d4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0xb7f3c │ │ │ │ + blcs 0xb7f54 │ │ │ │ movwcs sp, #66 @ 0x42 │ │ │ │ ldrmi r6, [r1], sl, ror #16 │ │ │ │ @ instruction: 0x6d22b97a │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @@ -163465,169 +163471,169 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r3, r5, r7, pc} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2f81a0 │ │ │ │ - blx 0xfeaedd70 │ │ │ │ + bne 0xff2f81b8 │ │ │ │ + blx 0xfeaedd88 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r9, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0xc9f5c │ │ │ │ + blcs 0xc9f74 │ │ │ │ @ instruction: 0xf8d2d0c6 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, r3, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ cmnle r8, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ umlalscs pc, sp, r4, r8 @ │ │ │ │ @ instruction: 0xd1b92a00 │ │ │ │ umlalscc pc, ip, r4, r8 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf79de7b4 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r0], r2, lsr #27 │ │ │ │ - bllt 0xfe181838 │ │ │ │ + bllt 0xfe181850 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andcs r4, r1, #3145728 @ 0x300000 │ │ │ │ - blvs 0xfe2f7e40 │ │ │ │ - cdp2 7, 10, cr15, cr8, cr5, {5} │ │ │ │ + blvs 0xfe2f7e58 │ │ │ │ + cdp2 7, 9, cr15, cr12, cr5, {5} │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strmi r6, [r8], -r9, lsl #23 │ │ │ │ - @ instruction: 0xf834f7a5 │ │ │ │ + @ instruction: 0xf828f7a5 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x000c0200 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0x4640fa57 │ │ │ │ - @ instruction: 0xff48f7a4 │ │ │ │ + @ instruction: 0xff3cf7a4 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ - blcs 0xc9ff0 │ │ │ │ + blcs 0xca008 │ │ │ │ stmiavs r1!, {r1, r5, r6, r8, ip, lr, pc} │ │ │ │ stclvs 2, cr2, [r3, #-4]! │ │ │ │ - bne 0xff3016d0 │ │ │ │ - blx 0x12ede30 │ │ │ │ + bne 0xff3016e8 │ │ │ │ + blx 0x12ede48 │ │ │ │ @ instruction: 0xf79fe79e │ │ │ │ - @ instruction: 0x4607ff99 │ │ │ │ - @ instruction: 0xff96f79f │ │ │ │ + strmi pc, [r7], -sp, lsl #31 │ │ │ │ + @ instruction: 0xff8af79f │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff28f7a7 │ │ │ │ + @ instruction: 0xff1cf7a7 │ │ │ │ @ instruction: 0xf7a02004 │ │ │ │ - ldrtmi pc, [r2], -r5, asr #24 @ │ │ │ │ + @ instruction: 0x4632fc39 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf83ef7a5 │ │ │ │ + @ instruction: 0xf832f7a5 │ │ │ │ @ instruction: 0xf7a02001 │ │ │ │ - @ instruction: 0x463afc3d │ │ │ │ + @ instruction: 0x463afc31 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9fcf7a5 │ │ │ │ + @ instruction: 0xf9f0f7a5 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x460e463a │ │ │ │ andcs r4, pc, r3, asr #12 │ │ │ │ @ instruction: 0xf7a56b89 │ │ │ │ - blvs 0xfed2f6d8 │ │ │ │ + blvs 0xfed2f6c0 │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xf826f7a5 │ │ │ │ + @ instruction: 0xf81af7a5 │ │ │ │ @ instruction: 0xf038e7b2 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0040f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe765307c │ │ │ │ - mrrc2 7, 9, pc, sl, cr13 @ │ │ │ │ + mcrr2 7, 9, pc, lr, cr13 @ │ │ │ │ strmi r6, [r7], -r6, lsr #27 │ │ │ │ - @ instruction: 0xff5cf79f │ │ │ │ + @ instruction: 0xff50f79f │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - cdp2 7, 14, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 7, 14, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0x4641463b │ │ │ │ andcs r2, r8, r4, lsl #4 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 7, 2, cr15, cr6, cr5, {5} │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r8], -r1, lsr #29 @ │ │ │ │ - cdp2 7, 14, cr15, cr2, cr4, {5} │ │ │ │ + cdp2 7, 13, cr15, cr6, cr4, {5} │ │ │ │ ldr r6, [r4, -r6, lsr #11]! │ │ │ │ @ instruction: 0xf7a02004 │ │ │ │ - @ instruction: 0xf646fbf9 │ │ │ │ + @ instruction: 0xf646fbed │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xff3cf7a7 │ │ │ │ + @ instruction: 0xff30f7a7 │ │ │ │ svclt 0x0000e78f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec07130 │ │ │ │ + bl 0xfec07148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r4], #128 @ 0x80 │ │ │ │ - blx 0xfecc1774 │ │ │ │ + blx 0xfecc178c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff46f792 │ │ │ │ + @ instruction: 0xff3af792 │ │ │ │ @ instruction: 0xf894b140 │ │ │ │ - blcs 0xbc2b4 │ │ │ │ + blcs 0xbc2cc │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ teqcs ip, #112, 6 @ 0xc0000001 │ │ │ │ andle r4, r8, fp, lsr #5 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ pop {r8, r9, ip, sp, lr} │ │ │ │ andcs r4, r1, #112 @ 0x70 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svcvs 0x0023be6b │ │ │ │ vmla.i8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff701800 │ │ │ │ - ldc2 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ + blvs 0xff701818 │ │ │ │ + ldc2 7, cr15, [r2, #976] @ 0x3d0 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fa2010 │ │ │ │ movwcs pc, #11403 @ 0x2c8b @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfeb6de32 │ │ │ │ + blx 0xfe86de4a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - ldrb pc, [r6, sp, ror #29] @ │ │ │ │ + ldrb pc, [r6, r1, ror #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec071cc │ │ │ │ + bl 0xfec071e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r2, r0 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0002dc15 │ │ │ │ stmiblt sl, {r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r5, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ - blls 0x12e6f0 │ │ │ │ - bls 0xca17c │ │ │ │ + blls 0x12e708 │ │ │ │ + bls 0xca194 │ │ │ │ smullseq pc, r9, r3, r8 @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #16 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf96cf7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -163640,207 +163646,207 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0469a │ │ │ │ addlt r3, r7, r4, asr #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0x101a90 │ │ │ │ + blcs 0x101aa8 │ │ │ │ ldmdbcs pc, {r2, r3, r4, ip, lr, pc} @ │ │ │ │ andcs sp, r1, #16, 16 @ 0x100000 │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ tstle r6, sl, lsl #4 │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ ldccs 0, cr8, [r6, #-860] @ 0xfffffca4 │ │ │ │ - blcs 0x1a447c │ │ │ │ + blcs 0x1a4494 │ │ │ │ @ instruction: 0xf033d102 │ │ │ │ tstle ip, r2, lsl #6 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ umullcs pc, pc, r0, r8 @ │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ svclt 0x00142916 │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ - bcs 0xb08a0 │ │ │ │ + bcs 0xb08b8 │ │ │ │ sbchi pc, r4, r0, asr #32 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf6c8408b │ │ │ │ andsmi r0, r3, #-268435448 @ 0xf0000008 │ │ │ │ @ instruction: 0xf79fd0e2 │ │ │ │ - strmi pc, [r6], -sp, ror #28 │ │ │ │ + strmi pc, [r6], -r1, ror #28 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ addshi pc, fp, r0, asr #32 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vcgt.s8 d25, d14, d3 │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ andcs r2, r0, #39321600 @ 0x2580000 │ │ │ │ - blvs 0xfff01954 │ │ │ │ - ldc2l 7, cr15, [r4], #976 @ 0x3d0 │ │ │ │ + blvs 0xfff0196c │ │ │ │ + stc2l 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ - blls 0x181980 │ │ │ │ + blls 0x181998 │ │ │ │ movwls r6, #18459 @ 0x481b │ │ │ │ - blx 0x46df6a │ │ │ │ + blx 0x16df82 │ │ │ │ vnmla.f32 s8, s26, s25 │ │ │ │ - blls 0x1b7eb0 │ │ │ │ + blls 0x1b7ec8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl sl, {r0, r2, r8, ip, pc} │ │ │ │ ldrmi r4, [r0], #-2409 @ 0xfffff697 │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldrmi r0, [r3], #-146 @ 0xffffff6e │ │ │ │ ldrtmi r4, [r2], #-1667 @ 0xfffff97d │ │ │ │ ldceq 8, cr15, [ip], {208} @ 0xd0 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr0, {5} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr0, {5} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ adcshi pc, r4, r0, lsl #4 │ │ │ │ - teqpcc r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movtcc pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x194d38 │ │ │ │ + bl 0x194d50 │ │ │ │ ldrtmi r0, [r1], -r9, lsl #7 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf7a4212c │ │ │ │ - pldw [pc, r7, lsr #29] │ │ │ │ - blvs 0xfef2f9e0 │ │ │ │ + pldw [pc, fp @ ] │ │ │ │ + blvs 0xfef2f9c8 │ │ │ │ @ instruction: 0xf7a44680 │ │ │ │ - @ instruction: 0xf8d4fe3b │ │ │ │ + @ instruction: 0xf8d4fe2f │ │ │ │ strbmi r3, [r1], -r8, lsl #1 │ │ │ │ @ instruction: 0x27e24632 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - mrc2 7, 0, pc, cr8, cr15, {4} │ │ │ │ + mcr2 7, 0, pc, cr12, cr15, {4} @ │ │ │ │ @ instruction: 0xf44f9b03 │ │ │ │ @ instruction: 0x468072b2 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - andcs pc, r4, #11072 @ 0x2b40 │ │ │ │ + andcs pc, r4, #10304 @ 0x2840 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 8, cr15, cr8, cr4, {5} │ │ │ │ + cdp2 7, 7, cr15, cr12, cr4, {5} │ │ │ │ strbmi r9, [r1], -r0, lsl #14 │ │ │ │ @ instruction: 0xf8d44632 │ │ │ │ strtmi r3, [r0], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf109d024 │ │ │ │ @ instruction: 0x463133ff │ │ │ │ ldrtmi r2, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - bls 0x1b09bc │ │ │ │ + bls 0x1b09d4 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ ldrdcs pc, [r4, #-131] @ 0xffffff7d │ │ │ │ - cdp2 7, 6, cr15, cr12, cr4, {5} │ │ │ │ + cdp2 7, 6, cr15, cr0, cr4, {5} │ │ │ │ strtmi r9, [r8], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7a0681d │ │ │ │ - bmi 0xfaec54 │ │ │ │ - blls 0x2019c0 │ │ │ │ + bmi 0xfaec3c │ │ │ │ + blls 0x2019d8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [lr], #-1049 @ 0xfffffbe7 │ │ │ │ strtmi r9, [fp], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0x96014935 │ │ │ │ - stc2l 7, cr15, [lr, #640]! @ 0x280 │ │ │ │ + stc2l 7, cr15, [r2, #640]! @ 0x280 │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svcvs 0x00638ff0 │ │ │ │ - b 0x10b42f8 │ │ │ │ + b 0x10b4310 │ │ │ │ @ instruction: 0xf7a01003 │ │ │ │ - @ instruction: 0xf646fa83 │ │ │ │ + @ instruction: 0xf646fa77 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12810 @ 0x320a │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - ldrb pc, [r8, -r5, asr #27] @ │ │ │ │ + @ instruction: 0xe758fdb9 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0052 │ │ │ │ @ instruction: 0xf033af2b │ │ │ │ @ instruction: 0xf43f0302 │ │ │ │ strb sl, [r2, -r7, lsr #30] │ │ │ │ @ instruction: 0xf7a02003 │ │ │ │ - @ instruction: 0xf894fa6b │ │ │ │ + @ instruction: 0xf894fa5f │ │ │ │ @ instruction: 0x460530d8 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #11759 @ 0x2def @ │ │ │ │ + movwcs pc, #11747 @ 0x2de3 @ │ │ │ │ strb r6, [r9, r3, ror #1] │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-196]! @ 0xffffff3c │ │ │ │ + stclvs 12, cr15, [r3, #-148]! @ 0xffffff6c │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x136e0f0 │ │ │ │ + blx 0x106e108 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - strb pc, [r3, sp, lsl #27]! @ │ │ │ │ + strb pc, [r3, r1, lsl #27]! @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x27074c │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x270764 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf19e527b │ │ │ │ svclt 0x0000f819 │ │ │ │ - addeq pc, r6, r4, lsl #21 │ │ │ │ + addeq pc, r6, ip, ror #20 │ │ │ │ addseq r0, r3, r0, asr #15 │ │ │ │ - @ instruction: 0x0086f9b8 │ │ │ │ + addeq pc, r6, r0, lsr #19 │ │ │ │ addseq r0, r3, r4, asr #16 │ │ │ │ - eorseq r1, r5, ip, ror #8 │ │ │ │ + eorseq r1, r5, r4, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec074b8 │ │ │ │ + bl 0xfec074d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x2cced0 │ │ │ │ + blcs 0x2ccee8 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdavs r9, {r0, r9, ip, sp} │ │ │ │ svclt 0x00183b00 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r1, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec07504 │ │ │ │ + bl 0xfec0751c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x2ccf1c │ │ │ │ + blcs 0x2ccf34 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r9, lsl #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0754c │ │ │ │ + bl 0xfec07564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ biclt r1, fp, #64, 6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #26 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -163856,15 +163862,15 @@ │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0010f01c │ │ │ │ stmdavs fp, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r4, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x42000c │ │ │ │ + bcs 0x420024 │ │ │ │ vqadd.s8 , q15, │ │ │ │ vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6462096 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf8502c96 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ @ instruction: 0xf8dc3021 │ │ │ │ @@ -163876,15 +163882,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d3 │ │ │ │ - blcs 0xb50fc │ │ │ │ + blcs 0xb5114 │ │ │ │ addhi pc, r8, r0 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ svceq 0x000ff1be │ │ │ │ addhi pc, r2, r0 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ @@ -163896,78 +163902,78 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1ca47f0 │ │ │ │ + b 0x1ca4808 │ │ │ │ @ instruction: 0xf003131c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ ldrmi r0, [lr, #514] @ 0x202 │ │ │ │ - bcs 0x4200cc │ │ │ │ + bcs 0x4200e4 │ │ │ │ stmdavs sl, {r0, r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ smullsle r4, r4, r3, r2 @ │ │ │ │ - ldc2 7, cr15, [lr], #636 @ 0x27c │ │ │ │ + ldc2 7, cr15, [r2], #636 @ 0x27c │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - blls 0x12f698 │ │ │ │ - blcs 0x481e88 │ │ │ │ + blls 0x12f680 │ │ │ │ + blcs 0x481ea0 │ │ │ │ @ instruction: 0xf899d14b │ │ │ │ vqadd.s8 , q15, │ │ │ │ vbic.i16 q9, #1024 @ 0x0400 │ │ │ │ @ instruction: 0x46012b96 │ │ │ │ strbmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f9301 │ │ │ │ - blls 0x12f66c │ │ │ │ - blcs 0x481cd0 │ │ │ │ + blls 0x12f654 │ │ │ │ + blcs 0x481ce8 │ │ │ │ @ instruction: 0xf899d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1de0 │ │ │ │ + blcs 0xc1df8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x463afafb │ │ │ │ + ldrtmi pc, [sl], -pc, ror #21 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfea6e384 │ │ │ │ + blx 0xfe76e39c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ stmiavs fp!, {r0, r3, r4, fp, sp, lr} │ │ │ │ eorcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7ac4640 │ │ │ │ - @ instruction: 0x4631f9f1 │ │ │ │ + ldrtmi pc, [r1], -r5, ror #19 @ │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ ldc2 7, cr15, [r4, #-988]! @ 0xfffffc24 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f74648 │ │ │ │ str pc, [sp, pc, lsr #26] │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46932296 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - mcrr2 7, 10, pc, r2, cr4 @ │ │ │ │ + ldc2 7, cr15, [r6], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf85be7b7 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - @ instruction: 0xe7c4fc3d │ │ │ │ + @ instruction: 0xe7c4fc31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec07748 │ │ │ │ + bl 0xfec07760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ cmnlt fp, #64, 6 │ │ │ │ stcvs 6, cr4, [r2, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0x4098f8d2 │ │ │ │ svcvs 0x0070f414 │ │ │ │ @@ -163980,15 +163986,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d0e9 │ │ │ │ @ instruction: 0xf02cc000 │ │ │ │ - bcs 0x3f0da4 │ │ │ │ + bcs 0x3f0dbc │ │ │ │ stmdavs sl, {r0, r1, r5, r6, r7, ip, lr, pc}^ │ │ │ │ eorcs fp, r0, #163840 @ 0x28000 │ │ │ │ vhadd.s8 q11, q7, q5 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8512196 │ │ │ │ strmi r1, [r8], -ip, lsr #32 │ │ │ │ bfi r4, r8, #15, #14 │ │ │ │ @@ -163998,119 +164004,119 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d2 │ │ │ │ - blcs 0xb52e4 │ │ │ │ + blcs 0xb52fc │ │ │ │ @ instruction: 0xf8d1d078 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ rsbsle r0, r3, pc, lsl #30 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ @ instruction: 0xf04fd111 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0x76e60e │ │ │ │ + blx 0x76e626 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1ca49d4 │ │ │ │ + b 0x1ca49ec │ │ │ │ @ instruction: 0xf003131c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ stmdblt fp, {r0, r1, r3, r7, fp, sp, lr} │ │ │ │ addvs r2, fp, r0, lsr #6 │ │ │ │ - blx 0xff56e4ce │ │ │ │ + blx 0xff26e4e6 │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - blls 0x12f4c0 │ │ │ │ - blcs 0x482060 │ │ │ │ + blls 0x12f4a8 │ │ │ │ + blcs 0x482078 │ │ │ │ @ instruction: 0xf899d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1f8c │ │ │ │ + blcs 0xc1fa4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - stmdavs fp!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f9301 │ │ │ │ - blls 0x12f49c │ │ │ │ - blcs 0x481ea0 │ │ │ │ + blls 0x12f484 │ │ │ │ + blcs 0x481eb8 │ │ │ │ @ instruction: 0xf899d13a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1fb0 │ │ │ │ + blcs 0xc1fc8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x463afa13 │ │ │ │ + ldrtmi pc, [sl], -r7, lsl #20 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9bef7ac │ │ │ │ + @ instruction: 0xf9b2f7ac │ │ │ │ ldrtmi r6, [r1], -fp, lsr #17 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ ldrbne r9, [fp, r1, lsl #6] │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7ac4640 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #18 @ │ │ │ │ + ldrtmi pc, [r1], -r1, lsl #18 @ │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r9!, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ mrrc2 7, 15, pc, r0, cr7 @ │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f74648 │ │ │ │ ldr pc, [fp, fp, asr #24] │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - sbfx pc, pc, #22, #29 │ │ │ │ + sbfx pc, r3, #22, #29 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x166e59e │ │ │ │ + blx 0x136e5b6 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, pc, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r7], -fp, asr #17 │ │ │ │ addlt r6, r2, sl, lsl #17 │ │ │ │ strmi r3, [ip], -r1, lsl #6 │ │ │ │ ldmne sl, {r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x8c1f54 │ │ │ │ + bcs 0x8c1f6c │ │ │ │ stmdavs sl, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - blx 0x8ee5ca │ │ │ │ + blx 0x5ee5e2 │ │ │ │ strmi r9, [r6], -r0, lsl #20 │ │ │ │ - bcs 0x497358 │ │ │ │ + bcs 0x497370 │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9aaf7f4 │ │ │ │ + @ instruction: 0xf99ef7f4 │ │ │ │ strbmi r9, [r2], -r0, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7a6b34f │ │ │ │ - strtmi pc, [r8], -r1, ror #19 │ │ │ │ + @ instruction: 0x4628f9d5 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0xffdee762 │ │ │ │ + blx 0xffdee77a │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -164121,53 +164127,53 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7a64770 │ │ │ │ - ldrb pc, [r4, r5, ror #19] @ │ │ │ │ + @ instruction: 0xe7d4f9d9 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xffbee670 │ │ │ │ + blx 0xff8ee688 │ │ │ │ strb r9, [r4, r0, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, fp, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwpl lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ adcmi r4, fp, #6291456 @ 0x600000 │ │ │ │ stmdavs sl, {r0, r4, r6, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe97d418 │ │ │ │ - bcs 0x47282c │ │ │ │ + bl 0xfe97d430 │ │ │ │ + bcs 0x472844 │ │ │ │ andls sp, r3, #70 @ 0x46 │ │ │ │ - blx 0xfee6e69c │ │ │ │ + blx 0xfeb6e6b4 │ │ │ │ vpmax.s8 d25, d14, d3 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xff16e6c4 │ │ │ │ + blx 0xfee6e6dc │ │ │ │ movwls r6, #14371 @ 0x3823 │ │ │ │ - blx 0xfeaee6b8 │ │ │ │ + blx 0xfe7ee6d0 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x482248 │ │ │ │ + blcs 0x482260 │ │ │ │ @ instruction: 0xf896d127 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf934f7f4 │ │ │ │ + @ instruction: 0xf928f7f4 │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8f0f7a6 │ │ │ │ + @ instruction: 0xf8e4f7a6 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f7464a │ │ │ │ andcs pc, r1, sp, ror fp @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -164175,69 +164181,69 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - ldrb pc, [r7, r9, lsl #21] @ │ │ │ │ + @ instruction: 0xe7d7fa7d │ │ │ │ @ instruction: 0xf79f2000 │ │ │ │ - strmi pc, [r7], -fp, lsr #30 │ │ │ │ + @ instruction: 0x4607ff1f │ │ │ │ @ instruction: 0xf04fe7c0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r3, asr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec07adc │ │ │ │ + bl 0xfec07af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ @ instruction: 0xf1bc2c40 │ │ │ │ teqle r2, r0, lsl #30 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ - bllt 0xf82110 │ │ │ │ - blx 0x12ee778 │ │ │ │ + bllt 0xf82128 │ │ │ │ + blx 0xfee790 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - blx 0x16e7ac │ │ │ │ + @ instruction: 0xf9f6f7a0 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ andcs pc, r1, fp, lsl fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strbtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf978f7ff │ │ │ │ andcs lr, r0, pc, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r6, r0, ror r2 @ │ │ │ │ + addeq pc, r6, r8, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec07b70 │ │ │ │ + bl 0xfec07b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x8cd5a0 │ │ │ │ + blcs 0x8cd5b8 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @@ -164257,15 +164263,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xff7af7f6 │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ strtmi pc, [r8], -pc, asr #24 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xffeee9cc │ │ │ │ + blx 0xffeee9e4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -164290,15 +164296,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xff38f7f6 │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ strtmi pc, [r8], -sp, ror #25 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xfee6ea50 │ │ │ │ + blx 0xfee6ea68 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -164315,29 +164321,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904691 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x7422e8 │ │ │ │ + blls 0x742300 │ │ │ │ ldrdlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, sl, #274432 @ 0x43000 │ │ │ │ bicne lr, fp, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1195f08 │ │ │ │ + b 0x1195f20 │ │ │ │ @ instruction: 0xf89d33c9 │ │ │ │ - b 0x118ccac │ │ │ │ - b 0x1181704 │ │ │ │ - blls 0x7cd00c │ │ │ │ - blls 0x815718 │ │ │ │ + b 0x118ccc4 │ │ │ │ + b 0x118171c │ │ │ │ + blls 0x7cd024 │ │ │ │ + blls 0x815730 │ │ │ │ movwls r9, #33030 @ 0x8106 │ │ │ │ - stc2l 7, cr15, [r0], #-872 @ 0xfffffc98 │ │ │ │ + mrrc2 7, 13, pc, r4, cr10 @ │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480ce │ │ │ │ ldrsbeq r3, [r8, #-0] │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #29440 @ 0x7300 │ │ │ │ @@ -164348,50 +164354,50 @@ │ │ │ │ cmpeq r2, r7, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r4, r0, asr #2 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0xcbb08 │ │ │ │ + blcs 0xcbb20 │ │ │ │ eorhi pc, sp, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, r8, #64 @ 0x40 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-636]! @ 0xfffffd84 │ │ │ │ + stclvs 15, cr15, [r3, #-588]! @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf79f65a3 │ │ │ │ - strmi pc, [r6], -r9, ror #18 │ │ │ │ + @ instruction: 0x4606f95d │ │ │ │ @ instruction: 0xf8d89806 │ │ │ │ @ instruction: 0xf79fb000 │ │ │ │ - @ instruction: 0x4680fdb7 │ │ │ │ + strmi pc, [r0], fp, lsr #27 │ │ │ │ @ instruction: 0xf79f9807 │ │ │ │ - @ instruction: 0x4682fdb3 │ │ │ │ + strmi pc, [r2], r7, lsr #27 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - blmi 0xfeaf0264 │ │ │ │ + blmi 0xfeaf024c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9002 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ - bl 0x130e08 │ │ │ │ - bl 0x1317ec │ │ │ │ + bl 0x130e20 │ │ │ │ + bl 0x131804 │ │ │ │ movwls r0, #4360 @ 0x1108 │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ ldrtmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ cmnpvs r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - @ instruction: 0xf91af7a0 │ │ │ │ + @ instruction: 0xf90ef7a0 │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xf1420 │ │ │ │ - bcs 0x164d60 │ │ │ │ + bcs 0xf1438 │ │ │ │ + bcs 0x164d78 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf4138446 │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038188 │ │ │ │ svccs 0x00000310 │ │ │ │ msrhi CPSR_sx, r0 │ │ │ │ @@ -164401,61 +164407,61 @@ │ │ │ │ stcvs 2, cr8, [fp], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpcs 3, 0, cr8, cr0, cr7, {4} │ │ │ │ strhi pc, [ip], #-0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ - @ instruction: 0xf8e2f79f │ │ │ │ + @ instruction: 0xf8d6f79f │ │ │ │ @ instruction: 0xf6404a86 │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-403 @ 0xfffffe6d │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ strmi r3, [r5], -r0 │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ ldrmi r4, [r3], #-1046 @ 0xfffffbea │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ strls r0, [r0], -r0, asr #27 │ │ │ │ - @ instruction: 0xf882f7a0 │ │ │ │ - @ instruction: 0xf898f79f │ │ │ │ + @ instruction: 0xf876f7a0 │ │ │ │ + @ instruction: 0xf88cf79f │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ - cdp2 7, 3, cr15, cr8, cr11, {5} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr11, {5} │ │ │ │ stmdbls r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ pldw [pc, pc, ror r9] │ │ │ │ - strtmi pc, [r9], -sp, lsl #17 │ │ │ │ + strtmi pc, [r9], -r1, lsl #17 │ │ │ │ @ instruction: 0xf7ab4606 │ │ │ │ - stmdbls r8, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf974f7f7 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vhadd.s8 d29, d14, d12 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmiavs r5!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ - bne 0xfeb4bc00 │ │ │ │ - @ instruction: 0xff10f7f3 │ │ │ │ + bne 0xfeb4bc18 │ │ │ │ + @ instruction: 0xff04f7f3 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x1d4c7c │ │ │ │ + blls 0x1d4c94 │ │ │ │ cmpeq fp, pc, asr #20 │ │ │ │ smlalcs pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf1b9015b │ │ │ │ cmnle sl, r0, lsl #30 │ │ │ │ - b 0x1196ce4 │ │ │ │ + b 0x1196cfc │ │ │ │ stmdals r9, {r7, r8, r9, sp} │ │ │ │ - b 0x11819c4 │ │ │ │ b 0x11819dc │ │ │ │ + b 0x11819f4 │ │ │ │ movwmi r3, #45962 @ 0xb38a │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0xd5904 │ │ │ │ + bcs 0xd591c │ │ │ │ tstphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-100] @ 0xffffff9c │ │ │ │ svcge 0x001bf47f │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ @@ -164463,15 +164469,15 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subhi pc, r9, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0090f7fe │ │ │ │ - b 0x1497938 │ │ │ │ + b 0x1497950 │ │ │ │ cmpeq fp, fp, asr #4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdbls r5, {r2, r5, r6, r7, ip, lr, pc} │ │ │ │ orrcs lr, r1, #274432 @ 0x43000 │ │ │ │ teqmi fp, #147456 @ 0x24000 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ @@ -164479,17 +164485,17 @@ │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #29631 @ 0x73bf │ │ │ │ svccs 0x0000e6f1 │ │ │ │ stclvs 1, cr13, [r2, #-880]! @ 0xfffffc90 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6f781c │ │ │ │ + blvs 0xff6f7834 │ │ │ │ @ instruction: 0xf7f3462a │ │ │ │ - stclvs 14, cr15, [r3, #-676]! @ 0xfffffd5c │ │ │ │ + stclvs 14, cr15, [r3, #-628]! @ 0xfffffd8c │ │ │ │ rscvs r2, r2, r5, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -164498,79 +164504,79 @@ │ │ │ │ teqmi fp, #1275068416 @ 0x4c000000 │ │ │ │ movwmi lr, #43587 @ 0xaa43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949307 │ │ │ │ stmiblt fp!, {r0, r1, r2, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf8d4b1f8 │ │ │ │ - bl 0x27d0c4 │ │ │ │ + bl 0x27d0dc │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ stmdals r8, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrcs lr, r0, r1, asr #20 │ │ │ │ teqmi fp, #738197504 @ 0x2c000000 │ │ │ │ movwmi lr, #43587 @ 0xaa43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0xd59f4 │ │ │ │ + bcs 0xd5a0c │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x3179f4 │ │ │ │ - blcs 0x15d950 │ │ │ │ + blcc 0x317a0c │ │ │ │ + blcs 0x15d968 │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64faea4 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r9, #1369] @ 0x559 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - strvc pc, [ip, #-591] @ 0xfffffdb1 │ │ │ │ + strvc pc, [r4, #-591]! @ 0xfffffdb1 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - tstpvc ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ umullgt pc, pc, r4, r8 @ │ │ │ │ svccs 0x00004632 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - ldrteq pc, [r0], -r5, asr #12 @ │ │ │ │ + strbeq pc, [r8], -r5, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - ldreq pc, [r4, #-1605]! @ 0xfffff9bb │ │ │ │ - streq pc, [pc, #-704]! @ 0xb0b6c │ │ │ │ + strbeq pc, [ip, #-1605] @ 0xfffff9bb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xb0b84 │ │ │ │ svceq 0x0000f1bc │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ @ instruction: 0xf6454653 │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ strls r0, [r1, #-47] @ 0xffffffd1 │ │ │ │ @ instruction: 0xf868f0b9 │ │ │ │ svclt 0x0000e764 │ │ │ │ - addeq lr, r6, r8, asr #31 │ │ │ │ - addeq lr, r6, sl, lsr pc │ │ │ │ + @ instruction: 0x0086efb0 │ │ │ │ + addeq lr, r6, r2, lsr #30 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf1b9af27 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf79e812d │ │ │ │ - strmi pc, [r7], -r9, asr #31 │ │ │ │ - @ instruction: 0xff92f79e │ │ │ │ + @ instruction: 0x4607ffbd │ │ │ │ + @ instruction: 0xff86f79e │ │ │ │ strmi r9, [r0], r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481fd │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc26fc │ │ │ │ + blcs 0xc2714 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - pldw [lr, sp, lsl lr] │ │ │ │ - blls 0x2f0c90 │ │ │ │ - blcs 0x482894 │ │ │ │ + pldw [lr, r1, lsl lr] │ │ │ │ + blls 0x2f0c78 │ │ │ │ + blcs 0x4828ac │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr12, cr3, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr0, cr3, {7} @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7ab4638 │ │ │ │ - stclvs 13, cr15, [fp], #-732 @ 0xfffffd24 │ │ │ │ + stclvs 13, cr15, [fp], #-684 @ 0xfffffd54 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpcs 2, 0, cr8, cr0, cr3, {2} │ │ │ │ addshi pc, r9, #0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ @ instruction: 0xf8d84ac9 │ │ │ │ @@ -164579,66 +164585,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8510193 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf79f6700 │ │ │ │ - stmdbvs r9!, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ vqrdmlah.s q13, , d3[0] │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffd0f7f4 │ │ │ │ + @ instruction: 0xffc4f7f4 │ │ │ │ @ instruction: 0x4620e6bf │ │ │ │ - @ instruction: 0xff06f7c4 │ │ │ │ + cdp2 7, 15, cr15, cr10, cr4, {6} │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e671 │ │ │ │ - blls 0x1f922c │ │ │ │ + blls 0x1f9244 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x311140 │ │ │ │ - blcs 0x15da94 │ │ │ │ + blcc 0x311158 │ │ │ │ + blcs 0x15daac │ │ │ │ rscshi pc, sl, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - teqpcc r0, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movtcc pc, #33345 @ 0x8241 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28bfa5f │ │ │ │ strhcc pc, [lr, #-131] @ 0xffffff7d @ │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ ldclge 5, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldrdcs pc, [r4], #132 @ 0x84 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0x1115ac │ │ │ │ + bcs 0x1115c4 │ │ │ │ stclge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89807 │ │ │ │ @ instruction: 0xf79f8000 │ │ │ │ - blmi 0xfe96fe9c │ │ │ │ + blmi 0xfe96fe84 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d04443 │ │ │ │ @ instruction: 0xf79f0eac │ │ │ │ - strb pc, [fp, #3811] @ 0xee3 @ │ │ │ │ + strb pc, [fp, #3799] @ 0xed7 @ │ │ │ │ @ instruction: 0xf6466f63 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ umaalne r2, r0, r6, r8 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0xfebeee2a │ │ │ │ + blx 0xfe8eee42 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 7, 15, cr15, cr2, cr6, {5} │ │ │ │ + cdp2 7, 14, cr15, cr6, cr6, {5} │ │ │ │ stmibvs fp!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0xbd380 │ │ │ │ + blcs 0xbd398 │ │ │ │ stclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ stclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -164646,69 +164652,69 @@ │ │ │ │ svcvs 0x0023adfc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vand q12, q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-380]! @ 0xfffffe84 │ │ │ │ + stclvs 13, cr15, [r3, #-332]! @ 0xfffffeb4 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e9 │ │ │ │ - bcs 0xf9320 │ │ │ │ - blls 0x225048 │ │ │ │ + bcs 0xf9338 │ │ │ │ + blls 0x225060 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], ip, lsl #27 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {3} @ │ │ │ │ ldrbmi lr, [fp], -r8, ror #12 │ │ │ │ svclt 0x00182b04 │ │ │ │ cmnle r7, lr, lsl #22 │ │ │ │ - blcc 0x317c50 │ │ │ │ - blcs 0x15dbac │ │ │ │ + blcc 0x317c68 │ │ │ │ + blcs 0x15dbc4 │ │ │ │ ldclge 6, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ - blcs 0xeae10 │ │ │ │ + blcs 0xeae28 │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ - blcs 0xcc0fc │ │ │ │ + blcs 0xcc114 │ │ │ │ cmpphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf6468187 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ mrc 8, 0, r2, cr13, cr6, {4} │ │ │ │ @ instruction: 0xf79ebf70 │ │ │ │ - bmi 0x19f0ab0 │ │ │ │ + bmi 0x19f0a98 │ │ │ │ tstpmi ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf79f9600 │ │ │ │ - blls 0x1f0a28 │ │ │ │ + blls 0x1f0a10 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x1d1370 │ │ │ │ + blls 0x1d1388 │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x1d1508 │ │ │ │ + bls 0x1d1520 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf7a30022 │ │ │ │ - strb pc, [r5, #3713]! @ 0xe81 @ │ │ │ │ - mcr2 7, 3, pc, cr8, cr14, {4} @ │ │ │ │ + strb pc, [r5, #3701]! @ 0xe75 @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr14, {4} │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ strbmi r4, [fp, #-1568] @ 0xfffff9e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 12, cr15, [fp], #-972 @ 0xfffffc34 │ │ │ │ + stclvs 12, cr15, [fp], #-924 @ 0xfffffc64 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr9, {1} │ │ │ │ msrhi SPSR_x, r0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ @ instruction: 0xf8d84a42 │ │ │ │ @@ -164717,306 +164723,306 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8510193 │ │ │ │ stmib sp, {r2, r3, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf79f6700 │ │ │ │ - strbt pc, [sl], fp, asr #28 @ │ │ │ │ + @ instruction: 0xe6eafe3f │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [fp, #3338]! @ 0xd0a │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79c930d │ │ │ │ - @ instruction: 0x6da3fb25 │ │ │ │ + @ instruction: 0x6da3fb19 │ │ │ │ andls r9, fp, ip, lsl #6 │ │ │ │ - mcr2 7, 1, pc, cr6, cr14, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr10, cr14, {4} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ addvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a6900a │ │ │ │ - blls 0x43083c │ │ │ │ + blls 0x430824 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x2d7580 │ │ │ │ + blx 0x2d7598 │ │ │ │ strmi pc, [r8], -r3, lsl #4 │ │ │ │ - blx 0x16eeff0 │ │ │ │ + blx 0x13ef008 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ andcs r1, r8, sl, lsl #6 │ │ │ │ - ldc2l 7, cr15, [r6], #656 @ 0x290 │ │ │ │ + stc2l 7, cr15, [sl], #656 @ 0x290 │ │ │ │ movwcs r4, #9794 @ 0x2642 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blls 0x295d78 │ │ │ │ + blls 0x295d90 │ │ │ │ stc2l 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ stmdals fp, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7a360e3 │ │ │ │ - blls 0x3f0814 │ │ │ │ + blls 0x3f07fc │ │ │ │ ldrb r6, [r5, -r3, lsr #11] │ │ │ │ @ instruction: 0xf79f6aa8 │ │ │ │ - @ instruction: 0x4605fab9 │ │ │ │ + strmi pc, [r5], -sp, lsr #21 │ │ │ │ ldmib r5, {r0, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f010a │ │ │ │ - strmi pc, [r5], -sp, asr #21 │ │ │ │ - blls 0x32a70c │ │ │ │ - strvc pc, [ip, #-591] @ 0xfffffdb1 │ │ │ │ + strmi pc, [r5], -r1, asr #21 │ │ │ │ + blls 0x32a724 │ │ │ │ + strvc pc, [r4, #-591]! @ 0xfffffdb1 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ stmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi fp, [r2], -r1, lsl #6 │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6450130 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q8, d0, d0[2] │ │ │ │ @ instruction: 0xf894062f │ │ │ │ svccs 0x0000c08f │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - ldreq pc, [r4, #-1605]! @ 0xfffff9bb │ │ │ │ - streq pc, [pc, #-704]! @ 0xb0f18 │ │ │ │ + strbeq pc, [ip, #-1605] @ 0xfffff9bb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xb0f30 │ │ │ │ @ instruction: 0xf1bc4653 │ │ │ │ svclt 0x00180f00 │ │ │ │ @ instruction: 0xf6454635 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ strls r0, [r3, #-47] @ 0xffffffd1 │ │ │ │ mrc2 0, 4, pc, cr2, cr8, {5} │ │ │ │ svclt 0x0000e58e │ │ │ │ - addeq lr, r6, r2, lsr #25 │ │ │ │ - addeq lr, r6, r0, lsl #24 │ │ │ │ - addeq lr, r6, r0, lsl #22 │ │ │ │ - addeq lr, r6, sl, ror sl │ │ │ │ + addeq lr, r6, sl, lsl #25 │ │ │ │ + addeq lr, r6, r8, ror #23 │ │ │ │ + addeq lr, r6, r8, ror #21 │ │ │ │ + addeq lr, r6, r2, ror #20 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf79f681e │ │ │ │ - bmi 0xfea6fbf4 │ │ │ │ + bmi 0xfea6fbdc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ bicvs pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf79f06cc │ │ │ │ - ldr pc, [pc, #-3513] @ 0xb048b │ │ │ │ + ldr pc, [pc, #-3501] @ 0xb04af │ │ │ │ vpmax.s8 d25, d14, d4 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - @ instruction: 0xe740fdb1 │ │ │ │ + strb pc, [r0, -r5, lsr #27] @ │ │ │ │ vpmax.s8 d25, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - ldr pc, [sp], -r7, lsr #27 │ │ │ │ + @ instruction: 0xe61dfd9b │ │ │ │ vpmax.s8 d25, d14, d4 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - @ instruction: 0xe602fd9d │ │ │ │ + @ instruction: 0xe602fd91 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf4136fdb │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ @ instruction: 0xf646ac4d │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ stmdals r7, {r1, r2, r4, r7, fp, sp} │ │ │ │ @ instruction: 0xf8d8920a │ │ │ │ @ instruction: 0xf79f8000 │ │ │ │ - blmi 0xfe16fb60 │ │ │ │ + blmi 0xfe16fb48 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ msrvs R8_fiq, r0 │ │ │ │ @ instruction: 0xf8d04443 │ │ │ │ @ instruction: 0xf79f0e28 │ │ │ │ - strt pc, [sp], #-3397 @ 0xfffff2bb │ │ │ │ + strt pc, [sp], #-3385 @ 0xfffff2c7 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0599 │ │ │ │ @ instruction: 0xf06faee2 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7a44628 │ │ │ │ - @ instruction: 0xe6daf993 │ │ │ │ + ldrb pc, [sl], r7, lsl #19 @ │ │ │ │ @ instruction: 0xf6466f60 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x105b2896 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x16f17c │ │ │ │ + @ instruction: 0xf9f6f79f │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 7, cr15, [r8, #-664] @ 0xfffffd68 │ │ │ │ - blvs 0xc2accc │ │ │ │ - ldc2 7, cr15, [ip, #-632]! @ 0xfffffd88 │ │ │ │ + ldc2 7, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ + blvs 0xc2ace4 │ │ │ │ + ldc2 7, cr15, [r0, #-632]! @ 0xfffffd88 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - ldrt pc, [r4], pc, asr #25 @ │ │ │ │ - stc2l 7, cr15, [r4, #-632]! @ 0xfffffd88 │ │ │ │ + ldrt pc, [r4], r3, asr #25 @ │ │ │ │ + ldc2l 7, cr15, [r8, #-632] @ 0xfffffd88 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r6, [r5], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - str pc, [fp], #3941 @ 0xf65 │ │ │ │ + str pc, [fp], #3929 @ 0xf59 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtmi r6, [r8], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - ldrb pc, [r0, #4091] @ 0xffb @ │ │ │ │ + ldrb pc, [r0, #4079] @ 0xfef @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtmi r6, [r8], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - strb pc, [r6, #3355] @ 0xd1b @ │ │ │ │ + strb pc, [r6, #3343] @ 0xd0f @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r4, #-632]! @ 0xfffffd88 │ │ │ │ + stc2l 7, cr15, [r8, #-632]! @ 0xfffffd88 │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf9c2f79f │ │ │ │ + @ instruction: 0xf9b6f79f │ │ │ │ vnmla.f32 s8, s26, s26 │ │ │ │ @ instruction: 0x469b3f70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldmdbne r3, {r1, r4, r7}^ │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - @ instruction: 0xe65cfcd9 │ │ │ │ + ldrb pc, [ip], -sp, asr #25 @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r2, #-632] @ 0xfffffd88 │ │ │ │ + stc2l 7, cr15, [r6, #-632] @ 0xfffffd88 │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdls pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf9a0f79f │ │ │ │ + @ instruction: 0xf994f79f │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ - bl 0x131628 │ │ │ │ + bl 0x131640 │ │ │ │ @ instruction: 0xf6000309 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - ldc2 7, cr15, [r6], #636 @ 0x27c │ │ │ │ + stc2 7, cr15, [sl], #636 @ 0x27c │ │ │ │ @ instruction: 0xf646e680 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf79e2896 │ │ │ │ - strmi pc, [r6], -pc, lsr #26 │ │ │ │ + strmi pc, [r6], -r3, lsr #26 │ │ │ │ @ instruction: 0xf8d89806 │ │ │ │ @ instruction: 0xf79f9000 │ │ │ │ - blmi 0xc2fa00 │ │ │ │ + blmi 0xc2f9e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - strb pc, [r9, #-3219] @ 0xfffff36d @ │ │ │ │ + strb pc, [r9, #-3207] @ 0xfffff379 @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [ip, #-632] @ 0xfffffd88 │ │ │ │ + stc2 7, cr15, [r0, #-632] @ 0xfffffd88 │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf95af79f │ │ │ │ + @ instruction: 0xf94ef79f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldmdbne r3, {r1, r4, r7}^ │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - @ instruction: 0xf7fffc71 │ │ │ │ + @ instruction: 0xf7fffc65 │ │ │ │ ldrdcs fp, [r0], -r7 │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ andsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xff1cf19c │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorseq pc, ip, r5, asr #12 │ │ │ │ + subseq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ @ instruction: 0xf1d43297 │ │ │ │ - svclt 0x0000fd03 │ │ │ │ - addeq lr, r6, r8, asr r9 │ │ │ │ - addeq lr, r6, r2, asr #17 │ │ │ │ - addeq lr, r6, ip, ror #15 │ │ │ │ - addeq lr, r6, r8, lsr #15 │ │ │ │ - addeq lr, r6, r2, ror #14 │ │ │ │ - addeq lr, r6, ip, lsl r7 │ │ │ │ + svclt 0x0000fd07 │ │ │ │ + addeq lr, r6, r0, asr #18 │ │ │ │ + addeq lr, r6, sl, lsr #17 │ │ │ │ + ldrdeq lr, [r6], r4 │ │ │ │ + umulleq lr, r6, r0, r7 │ │ │ │ + addeq lr, r6, sl, asr #14 │ │ │ │ + addeq lr, r6, r4, lsl #14 │ │ │ │ + ldrhteq r1, [r5], -r0 │ │ │ │ mlaseq r5, r8, r4, r1 │ │ │ │ - eorseq r1, r5, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec086d8 │ │ │ │ + bl 0xfec086f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe0 │ │ │ │ addlt lr, r6, r0 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ svceq 0x0001f1be │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ - b 0x57a0f8 │ │ │ │ + b 0x57a110 │ │ │ │ svclt 0x0018035c │ │ │ │ mrsle r2, LR_mon │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ svcvs 0x0080f1b2 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - bcs 0x1f1d34 │ │ │ │ + bcs 0x1f1d4c │ │ │ │ ldrmi sp, [r8], -sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ stmiavs sl, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdbvs ip, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfedef54c │ │ │ │ + blx 0xfedef564 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec08770 │ │ │ │ + bl 0xfec08788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe0 │ │ │ │ addlt lr, r6, r0 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ svceq 0x0001f1be │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ - b 0x539d90 │ │ │ │ + b 0x539da8 │ │ │ │ svclt 0x0018025c │ │ │ │ mrsle r2, R12_fiq │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ svcvs 0x0080f1b3 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - blcs 0x1f21cc │ │ │ │ + blcs 0x1f21e4 │ │ │ │ ldrmi sp, [r0], -sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ strmi r6, [ip], fp, lsl #18 │ │ │ │ @@ -165041,156 +165047,156 @@ │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r5, ip, lsl #12 │ │ │ │ ldrdcs lr, [r1, -r1] │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - stmdavs r3!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [r6], -r3, lsl #6 │ │ │ │ - blx 0xfeb6f4b2 │ │ │ │ + blx 0xfe86f4ca │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xe6f620 │ │ │ │ + blx 0xb6f638 │ │ │ │ bicslt r6, ip, r4, ror #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ andcs pc, r1, pc, ror #21 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a31023 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r4!, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs lr, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf832f79f │ │ │ │ + @ instruction: 0xf826f79f │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r9!, {r1, r4, r7}^ │ │ │ │ ldrtmi r9, [r3], #-256 @ 0xffffff00 │ │ │ │ bicvs pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0x1def54a │ │ │ │ + blx 0x1aef562 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stclvs 8, cr6, [sl, #-688]! @ 0xfffffd50 │ │ │ │ - blvs 0xff702f7c │ │ │ │ + blvs 0xff702f94 │ │ │ │ @ instruction: 0xf7f31aa2 │ │ │ │ - movwcs pc, #51695 @ 0xc9ef @ │ │ │ │ + movwcs pc, #51683 @ 0xc9e3 @ │ │ │ │ rscvs r2, fp, r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq lr, r6, ip, asr #9 │ │ │ │ + @ instruction: 0x0086e4b4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ andcc lr, r2, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf003005b │ │ │ │ - blx 0x19323a0 │ │ │ │ + blx 0x19323b8 │ │ │ │ strtmi pc, [r2], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf924f7f3 │ │ │ │ + @ instruction: 0xf918f7f3 │ │ │ │ @ instruction: 0xf79e4607 │ │ │ │ - ldrtmi pc, [r1], -sp, lsr #22 @ │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #22 @ │ │ │ │ @ instruction: 0xf7a34680 │ │ │ │ - cmpplt ip, r9, asr fp @ p-variant is OBSOLETE │ │ │ │ + cmpplt ip, sp, asr #22 @ p-variant is OBSOLETE │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1f6f748 │ │ │ │ + blt 0x1f6f760 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs lr, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffd2f79e │ │ │ │ + @ instruction: 0xffc6f79e │ │ │ │ @ instruction: 0xee1d4917 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x2b19c4 │ │ │ │ + bl 0x2b19dc │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ vqshl.s8 d4, d19, d0 │ │ │ │ @ instruction: 0xf8d061cc │ │ │ │ @ instruction: 0xf79f06cc │ │ │ │ - vpadd.i8 d31, d14, d3 │ │ │ │ + vqdmulh.s d31, d14, d7 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r6, [r8], -sl, ror #26 │ │ │ │ - bne 0xfe94c704 │ │ │ │ - @ instruction: 0xf98ef7f3 │ │ │ │ + bne 0xfe94c71c │ │ │ │ + @ instruction: 0xf982f7f3 │ │ │ │ rscvs r2, fp, ip, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - addeq lr, r6, ip, lsl #8 │ │ │ │ + strdeq lr, [r6], r4 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ rsble r2, r5, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r9, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ stmdbcs pc, {r2, r9, sl, lr} @ │ │ │ │ stmdavs fp!, {r2, r6, ip, lr, pc}^ │ │ │ │ suble r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf79e9102 │ │ │ │ - stmdbls r2, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13831 @ 0x3607 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - blx 0xff5ef69c │ │ │ │ + blx 0xff2ef6b4 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - blx 0xfef6f690 │ │ │ │ + blx 0xfec6f6a8 │ │ │ │ strmi r9, [r0], r2, lsl #20 │ │ │ │ - bcs 0x49842c │ │ │ │ + bcs 0x498444 │ │ │ │ @ instruction: 0xf894d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc30ac │ │ │ │ + blcs 0xc30c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r5, asr #18 │ │ │ │ - blx 0xfe0ef6c8 │ │ │ │ + eorcs pc, pc, r9, lsr r9 @ │ │ │ │ + blx 0x1def6e0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf94ef7fa │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - andcs pc, r1, r1, ror #17 │ │ │ │ + ldrdcs pc, [r1], -r5 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -165202,48 +165208,48 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8534770 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - strb pc, [r0, r3, lsl #21] @ │ │ │ │ + @ instruction: 0xe7c0fa77 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ subsle r2, r6, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec08ac8 │ │ │ │ + bl 0xfec08ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ eorsle r2, r7, pc, lsl #22 │ │ │ │ - bcs 0x48ba08 │ │ │ │ + bcs 0x48ba20 │ │ │ │ movwls sp, #12340 @ 0x3034 │ │ │ │ - blx 0x156f760 │ │ │ │ + blx 0x126f778 │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r2, r6, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - blx 0x186f788 │ │ │ │ - blx 0x126f778 │ │ │ │ + blx 0x156f7a0 │ │ │ │ + blx 0xf6f790 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - @ instruction: 0xf87ef7f3 │ │ │ │ + @ instruction: 0xf872f7f3 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ eorcs pc, pc, sp, lsl fp @ │ │ │ │ - blx 0x16f7c4 │ │ │ │ + @ instruction: 0xf9f6f7a3 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -165262,30 +165268,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #17 │ │ │ │ cmple pc, r0, lsl #26 │ │ │ │ @ instruction: 0x9014f8d1 │ │ │ │ vshll.u8 , d15, #1 │ │ │ │ subsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x48b9cc │ │ │ │ + bcs 0x48b9e4 │ │ │ │ @ instruction: 0x4607d056 │ │ │ │ ldrmi r4, [r8], -r8, lsl #13 │ │ │ │ @ instruction: 0xf1ca462c │ │ │ │ movwcs pc, #7033 @ 0x1b79 @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ stmib sp, {r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0035504 │ │ │ │ movwls r0, #13071 @ 0x330f │ │ │ │ vpmax.u8 , q2, │ │ │ │ strble r0, [lr, #-2010] @ 0xfffff826 │ │ │ │ - @ instruction: 0xf9d6f79e │ │ │ │ + @ instruction: 0xf9caf79e │ │ │ │ strmi r2, [r1], -r2, ror #7 │ │ │ │ strmi r9, [r6], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ @ instruction: 0xf8d8fe31 │ │ │ │ strcc r3, [r1, #-0] │ │ │ │ eorsle r4, r4, r3, lsr #5 │ │ │ │ @@ -165293,74 +165299,74 @@ │ │ │ │ @ instruction: 0xf8d7d13f │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ strtmi sp, [r1], -sl, asr #8 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ strmi pc, [fp, #2733]! @ 0xaad │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0xd6f8ac │ │ │ │ + blx 0xa6f8c4 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ ldrbmi fp, [fp], -fp, lsr #2 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ - blls 0x1f09f8 │ │ │ │ + blls 0x1f0a10 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ - blcs 0xcd928 │ │ │ │ + blcs 0xcd940 │ │ │ │ andlt sp, r7, sl, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strmi fp, [fp, #2287]! @ 0x8ef │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0x2ef900 │ │ │ │ + @ instruction: 0xf9fcf7a3 │ │ │ │ strls r2, [r5], -r1, lsl #6 │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a92c10 │ │ │ │ strtmi lr, [r1], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ strmi pc, [fp, #2673]! @ 0xa71 │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #160 @ 0xa0 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf7a33401 │ │ │ │ - @ instruction: 0xe799f9f3 │ │ │ │ + ldr pc, [r9, r7, ror #19] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6b22b8 │ │ │ │ - stc2 7, cr15, [ip, #652]! @ 0x28c │ │ │ │ + blvs 0xff6b22d0 │ │ │ │ + stc2 7, cr15, [r0, #652]! @ 0x28c │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7a34630 │ │ │ │ - @ instruction: 0xf646fda7 │ │ │ │ + @ instruction: 0xf646fd9b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - @ instruction: 0xf04ff91b │ │ │ │ + @ instruction: 0xf04ff90f │ │ │ │ strmi r3, [fp, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09f65bb │ │ │ │ @ instruction: 0xf8d8e799 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfa3f │ │ │ │ adcle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf79e2000 │ │ │ │ - @ instruction: 0xf646fe05 │ │ │ │ + @ instruction: 0xf646fdf9 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf948f7a6 │ │ │ │ + @ instruction: 0xf93cf7a6 │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -165369,46 +165375,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ cmple fp, r0, lsl #24 │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ vmovl.u8 , d15 │ │ │ │ subsle r2, r5, r0, lsl #22 │ │ │ │ - bcs 0x48bb78 │ │ │ │ + bcs 0x48bb90 │ │ │ │ @ instruction: 0x4605d052 │ │ │ │ ldrmi r4, [r8], -lr, lsl #12 │ │ │ │ @ instruction: 0xf1ca9103 │ │ │ │ movwcs pc, #6819 @ 0x1aa3 @ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf7f54626 │ │ │ │ @ instruction: 0xf8d5fce5 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ - beq 0x4adb88 │ │ │ │ + beq 0x4adba0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blx 0x12d6790 │ │ │ │ + blx 0x12d67a8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf79ed53d │ │ │ │ - @ instruction: 0x3601f8fd │ │ │ │ + @ instruction: 0x3601f8f1 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc3444 │ │ │ │ + blcs 0xc345c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - rsccs pc, r2, r9, lsl #31 │ │ │ │ + rsccs pc, r2, sp, ror pc @ │ │ │ │ andls r4, r0, r3, asr r6 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ ldrmi pc, [r3, #3993]! @ 0xf99 │ │ │ │ andcs sp, r4, #4 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf95cf7a3 │ │ │ │ + @ instruction: 0xf950f7a3 │ │ │ │ ldmdbvs fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ stmdbls r3, {r0, r1, r3, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ svcvs 0x00abfb1b │ │ │ │ andlt fp, r5, fp, ror fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -165418,33 +165424,33 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2077 @ 0xfffff7e3 │ │ │ │ @ instruction: 0xd1ba2c10 │ │ │ │ - blls 0x16bb84 │ │ │ │ + blls 0x16bb9c │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8cef7a3 │ │ │ │ + @ instruction: 0xf8c2f7a3 │ │ │ │ ldrtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46284653 │ │ │ │ @ instruction: 0xff62f7f9 │ │ │ │ svclt 0x000845b3 │ │ │ │ adcle r3, r8, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf922f7a3 │ │ │ │ + @ instruction: 0xf916f7a3 │ │ │ │ andcs lr, r0, r1, lsr #15 │ │ │ │ - ldc2l 7, cr15, [lr, #-632] @ 0xfffffd88 │ │ │ │ + ldc2l 7, cr15, [r2, #-632] @ 0xfffffd88 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - movwcs pc, #2209 @ 0x8a1 @ │ │ │ │ + movwcs pc, #2197 @ 0x895 @ │ │ │ │ andlt r6, r5, fp, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -165458,133 +165464,133 @@ │ │ │ │ @ instruction: 0xf1b5b087 │ │ │ │ rsble r6, r8, r0, lsl #31 │ │ │ │ rsbsle r2, r2, pc, lsl #24 │ │ │ │ stccs 8, cr6, [pc], {76} @ 0x4c │ │ │ │ @ instruction: 0xf890d06f │ │ │ │ stccs 0, cr5, [r0, #-868] @ 0xfffffc9c │ │ │ │ stccs 0, cr13, [sp], {100} @ 0x64 │ │ │ │ - bcs 0x1a5e58 │ │ │ │ + bcs 0x1a5e70 │ │ │ │ stmvs sp, {r1, r2, r8, ip, lr, pc} │ │ │ │ svclt 0x001842a5 │ │ │ │ rsble r2, r2, pc, lsl #26 │ │ │ │ rsble r2, r0, sp, lsl #26 │ │ │ │ ldrmi r4, [sl], pc, lsl #12 │ │ │ │ @ instruction: 0x46044690 │ │ │ │ - @ instruction: 0xf85ef79e │ │ │ │ + @ instruction: 0xf852f79e │ │ │ │ ldmdavs fp!, {r0, r2, r9, sl, lr} │ │ │ │ cmple pc, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ - blcs 0xc34ec │ │ │ │ + blcs 0xc3504 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 7, pc, cr6, cr2, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr2, {7} │ │ │ │ @ instruction: 0x462968fa │ │ │ │ @ instruction: 0xf7a34628 │ │ │ │ - ldmdavs fp!, {r0, r1, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf79e469b │ │ │ │ - @ instruction: 0xf8d4f841 │ │ │ │ + @ instruction: 0xf8d4f835 │ │ │ │ andcs r3, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ - b 0x1175924 │ │ │ │ + b 0x117593c │ │ │ │ @ instruction: 0xf8840308 │ │ │ │ @ instruction: 0xf04320df │ │ │ │ suble r0, r2, r0, ror #7 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ @ instruction: 0x46396e30 │ │ │ │ - ldc2l 7, cr15, [lr, #680]! @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [r2, #680]! @ 0x2a8 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0x6df0f911 │ │ │ │ @ instruction: 0xf7aa4629 │ │ │ │ - @ instruction: 0xf1bafdf5 │ │ │ │ + @ instruction: 0xf1bafde9 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stccs 15, cr8, [pc], {240} @ 0xf0 │ │ │ │ stmdavs ip, {r0, r3, ip, lr, pc}^ │ │ │ │ andle r2, r6, pc, lsl #24 │ │ │ │ @ instruction: 0xd1a32a03 │ │ │ │ - stccs 8, cr6, [pc, #-564] @ 0xb1b4c │ │ │ │ + stccs 8, cr6, [pc, #-564] @ 0xb1b64 │ │ │ │ adcmi fp, r5, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf04fd19e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r7, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0056f7fd │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf808f7a3 │ │ │ │ + @ instruction: 0xfffcf7a2 │ │ │ │ movwls lr, #22436 @ 0x57a4 │ │ │ │ - @ instruction: 0xffeef79d │ │ │ │ + @ instruction: 0xffe2f79d │ │ │ │ @ instruction: 0xf79e9003 │ │ │ │ - pkhbtmi pc, r0, pc, lsl #16 @ │ │ │ │ - @ instruction: 0xffe8f79d │ │ │ │ + pkhbtmi pc, r0, r3, lsl #16 @ │ │ │ │ + @ instruction: 0xffdcf79d │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - @ instruction: 0xfffaf7a2 │ │ │ │ + @ instruction: 0xffeef7a2 │ │ │ │ @ instruction: 0xee1d4a16 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andcs r4, r0, r1, lsl #8 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ - blx 0xff96fca2 │ │ │ │ + blx 0xff66fcba │ │ │ │ @ instruction: 0x46416e30 │ │ │ │ - @ instruction: 0xf81ef7a6 │ │ │ │ + @ instruction: 0xf812f7a6 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x4c3700 │ │ │ │ + blcs 0x4c3718 │ │ │ │ ldrtmi fp, [r9], -fp, lsl #30 │ │ │ │ stmdals r3, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7aa9903 │ │ │ │ - bls 0x1b170c │ │ │ │ + bls 0x1b16f4 │ │ │ │ @ instruction: 0x46204659 │ │ │ │ @ instruction: 0xf8aef7f6 │ │ │ │ mulscs pc, r6, r7 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a24ff0 │ │ │ │ - svclt 0x0000bf8f │ │ │ │ - addeq sp, r6, r8, lsr #27 │ │ │ │ + svclt 0x0000bf83 │ │ │ │ + umulleq sp, r6, r0, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0902c │ │ │ │ + bl 0xfec09044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x11743b0 │ │ │ │ + b 0x11743c8 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x11742cc │ │ │ │ + b 0x11742e4 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r1, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0908c │ │ │ │ + bl 0xfec090a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165592,39 +165598,39 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r1, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec090cc │ │ │ │ + bl 0xfec090e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174450 │ │ │ │ + b 0x1174468 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x117436c │ │ │ │ + b 0x1174384 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0912c │ │ │ │ + bl 0xfec09144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165632,15 +165638,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r1, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0916c │ │ │ │ + bl 0xfec09184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165648,15 +165654,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec091ac │ │ │ │ + bl 0xfec091c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165699,172 +165705,172 @@ │ │ │ │ @ instruction: 0xf1bebf18 │ │ │ │ rscle r0, r0, sp, lsl #30 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ ldrmi r8, [r3], r1, lsl #2 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf79d80a7 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x483894 │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x4838ac │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r9, sl, r8 @ │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blcs 0xc3894 │ │ │ │ + blcs 0xc38ac │ │ │ │ svclt 0x000c4650 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #18 │ │ │ │ @ instruction: 0xf7a24630 │ │ │ │ - @ instruction: 0xf8dafeef │ │ │ │ - b 0x117e2bc │ │ │ │ + @ instruction: 0xf8dafee3 │ │ │ │ + b 0x117e2d4 │ │ │ │ @ instruction: 0xf043030b │ │ │ │ movwls r0, #29664 @ 0x73e0 │ │ │ │ movwls r6, #18539 @ 0x486b │ │ │ │ movwvc lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0xf79b9308 │ │ │ │ - @ instruction: 0x4605fb5f │ │ │ │ + @ instruction: 0x4605fb53 │ │ │ │ @ instruction: 0xf79b9005 │ │ │ │ - andls pc, r6, fp, asr fp @ │ │ │ │ - mrc2 7, 4, pc, cr2, cr13, {4} │ │ │ │ + andls pc, r6, pc, asr #22 │ │ │ │ + mcr2 7, 4, pc, cr6, cr13, {4} @ │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - ldc2 7, cr15, [r2], #-680 @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [r6], #-680 @ 0xfffffd58 │ │ │ │ stclvs 6, cr4, [r2, #172]! @ 0xac │ │ │ │ andcs r4, r9, r9, asr #12 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr6, {5} │ │ │ │ - mrc2 7, 2, pc, cr2, cr13, {4} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr6, {5} │ │ │ │ + mcr2 7, 2, pc, cr6, cr13, {4} @ │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - cdp2 7, 6, cr15, cr4, cr2, {5} │ │ │ │ - mcr2 7, 2, pc, cr12, cr13, {4} @ │ │ │ │ + cdp2 7, 5, cr15, cr8, cr2, {5} │ │ │ │ + mcr2 7, 2, pc, cr0, cr13, {4} @ │ │ │ │ @ instruction: 0xf79d4680 │ │ │ │ - svccs 0x000ffe49 │ │ │ │ + svccs 0x000ffe3d │ │ │ │ cmnle r3, r5, lsl #12 │ │ │ │ smullscc pc, r9, sl, r8 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ + stc2l 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf79dd05b │ │ │ │ - mcrvs 14, 1, pc, cr1, cr7, {1} @ │ │ │ │ + cdpvs 14, 2, cr15, cr1, cr11, {1} │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - ldmdbmi r5, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi r5, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], sl │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ stcls 8, cr6, [r7, #-36] @ 0xffffffdc │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r5, [r0], -r1, asr #16 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r2], -r2, lsl #4 │ │ │ │ - @ instruction: 0xffb0f7ae │ │ │ │ + @ instruction: 0xffa4f7ae │ │ │ │ @ instruction: 0x46424633 │ │ │ │ andcs r4, r9, r1, asr #12 │ │ │ │ - ldc2l 7, cr15, [r0, #-652] @ 0xfffffd74 │ │ │ │ + stc2l 7, cr15, [r4, #-652] @ 0xfffffd74 │ │ │ │ strbmi r9, [r1], -r4, lsl #26 │ │ │ │ eoreq pc, r5, r4, asr r8 @ │ │ │ │ - cdp2 7, 2, cr15, cr8, cr2, {5} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr2, {5} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #28 │ │ │ │ - ldc2 7, cr15, [r4, #648]! @ 0x288 │ │ │ │ + stc2 7, cr15, [r8, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf7a29805 │ │ │ │ - @ instruction: 0xf854fdab │ │ │ │ + @ instruction: 0xf854fd9f │ │ │ │ tstcs r1, r5, lsr #32 │ │ │ │ - cdp2 7, 3, cr15, cr6, cr2, {5} │ │ │ │ + cdp2 7, 2, cr15, cr10, cr2, {5} │ │ │ │ @ instruction: 0xf7a24630 │ │ │ │ - stclvs 13, cr15, [r0, #652]! @ 0x28c │ │ │ │ + stclvs 13, cr15, [r0, #604]! @ 0x25c │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a54ff0 │ │ │ │ - bcs 0x1a1c60 │ │ │ │ + bcs 0x1a1c48 │ │ │ │ svcge 0x0063f47f │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ svcge 0x005df47f │ │ │ │ vaba.s8 d30, d14, d25 │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8542496 │ │ │ │ @ instruction: 0xf7a21023 │ │ │ │ - @ instruction: 0xe76dfdfd │ │ │ │ + @ instruction: 0xe76dfdf1 │ │ │ │ @ instruction: 0xf7a2202f │ │ │ │ - @ instruction: 0xe754fdbb │ │ │ │ + ldrb pc, [r4, -pc, lsr #27] @ │ │ │ │ eorne pc, r7, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r4, #648]! @ 0x288 │ │ │ │ + stc2l 7, cr15, [r8, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf79de7a0 │ │ │ │ - strmi pc, [r7], -pc, lsl #28 │ │ │ │ - mcr2 7, 0, pc, cr12, cr13, {4} @ │ │ │ │ + strmi pc, [r7], -r3, lsl #28 │ │ │ │ + mcr2 7, 0, pc, cr0, cr13, {4} @ │ │ │ │ @ instruction: 0xf79d4606 │ │ │ │ - bls 0x2f1938 │ │ │ │ - bcs 0x4839f4 │ │ │ │ + bls 0x2f1920 │ │ │ │ + bcs 0x483a0c │ │ │ │ @ instruction: 0xf89ad136 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #34384 @ 0x8650 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ + mrrc2 7, 15, pc, r4, cr2 @ │ │ │ │ @ instruction: 0xf8da9b08 │ │ │ │ ldrtmi r2, [r0], -r4, lsl #1 │ │ │ │ svclt 0x000b2a10 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ - stc2 7, cr15, [r4], {170} @ 0xaa │ │ │ │ + blx 0xffef00da │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ @ instruction: 0xf8da0f70 │ │ │ │ ldrbtmi r2, [r9], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r6, [r3], -r9, lsl #16 │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r7, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ ldrtmi r4, [r8], -r9, asr #8 │ │ │ │ @ instruction: 0xf7ae6e22 │ │ │ │ - shasxmi pc, r9, fp @ │ │ │ │ + ldrtmi pc, [r9], -pc, lsr #30 @ │ │ │ │ andcs r6, r9, r3, lsr #28 │ │ │ │ @ instruction: 0xf7a6463a │ │ │ │ - @ instruction: 0x4639fe51 │ │ │ │ + ldrtmi pc, [r9], -r5, asr #28 @ │ │ │ │ @ instruction: 0xf7aa4640 │ │ │ │ - @ instruction: 0xe781fb3f │ │ │ │ + @ instruction: 0xe781fb33 │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [sl, #648]! @ 0x288 │ │ │ │ + ldc2 7, cr15, [lr, #648] @ 0x288 │ │ │ │ strb r9, [ip, r9, lsl #22] │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr7, cr15, {1} │ │ │ │ @ instruction: 0xf47f2c0d │ │ │ │ @ instruction: 0xe6d2aef6 │ │ │ │ - addeq sp, r6, r2, asr #20 │ │ │ │ - addeq sp, r6, r2, asr r9 │ │ │ │ + addeq sp, r6, sl, lsr #20 │ │ │ │ + addeq sp, r6, sl, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0948c │ │ │ │ + bl 0xfec094a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174810 │ │ │ │ + b 0x1174828 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x117472c │ │ │ │ + b 0x1174744 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r9, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec094ec │ │ │ │ + bl 0xfec09504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165872,39 +165878,39 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r9, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0952c │ │ │ │ + bl 0xfec09544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x11748b0 │ │ │ │ + b 0x11748c8 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x11747cc │ │ │ │ + b 0x11747e4 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r9, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0958c │ │ │ │ + bl 0xfec095a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165912,15 +165918,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r9, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec095cc │ │ │ │ + bl 0xfec095e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165928,15 +165934,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0960c │ │ │ │ + bl 0xfec09624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165944,15 +165950,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0964c │ │ │ │ + bl 0xfec09664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165961,19 +165967,19 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, ror #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09690 │ │ │ │ + bl 0xfec096a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x4cf0b0 │ │ │ │ + blcs 0x4cf0c8 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ @@ -165987,17 +165993,17 @@ │ │ │ │ @ instruction: 0x4123680c │ │ │ │ strle r0, [r4], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf7ffbc10 │ │ │ │ @ instruction: 0xf7ffbb21 │ │ │ │ @ instruction: 0xbc10bb1f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - bllt 0xfea704ec │ │ │ │ + bllt 0xfea70504 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec09700 │ │ │ │ + bl 0xfec09718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r8 │ │ │ │ strmi r6, [r2], -fp, lsl #16 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd019 │ │ │ │ svclt 0x000c0f0d │ │ │ │ @@ -166009,22 +166015,22 @@ │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ andlt pc, r3, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ - blcs 0xb5554 │ │ │ │ + blcs 0xb556c │ │ │ │ @ instruction: 0xf04fd0e8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1f06d4 │ │ │ │ - bllt 0x1cf0558 │ │ │ │ + bl 0x1f06ec │ │ │ │ + bllt 0x1cf0570 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0976c │ │ │ │ + bl 0xfec09784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #24 │ │ │ │ @ instruction: 0xf1bc4602 │ │ │ │ andsle r0, r9, pc, lsl #30 │ │ │ │ svceq 0x000df1bc │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @@ -166043,15 +166049,15 @@ │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7fdeb04 │ │ │ │ svclt 0x0000bb3b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec097d8 │ │ │ │ + bl 0xfec097f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi ip, [r3], -r0 │ │ │ │ eorle r2, r8, pc, lsl #20 │ │ │ │ svclt 0x00182a0d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @@ -166080,20 +166086,20 @@ │ │ │ │ sbcsle r0, lr, r0, lsl #30 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7fdeb04 │ │ │ │ svclt 0x0000baf1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0986c │ │ │ │ + bl 0xfec09884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt ip, r3, r0, lsl #4 │ │ │ │ - bcs 0x483e88 │ │ │ │ - bcs 0x426720 │ │ │ │ + bcs 0x483ea0 │ │ │ │ + bcs 0x426738 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ andsle r0, fp, r1, lsl #28 │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ subeq pc, r5, r6, asr #4 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -166102,3453 +166108,3459 @@ │ │ │ │ movwcs lr, #0 │ │ │ │ ldc2l 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - bcs 0x40c8ec │ │ │ │ + bcs 0x40c904 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldrb r0, [fp, r1, lsl #28] │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd0de │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1f0864 │ │ │ │ - blt 0xfeaf06e8 │ │ │ │ + bl 0x1f087c │ │ │ │ + blt 0xfeaf0700 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec098fc │ │ │ │ + bl 0xfec09914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfefb6584 │ │ │ │ + blmi 0xfeff659c │ │ │ │ @ instruction: 0x460cb093 │ │ │ │ strmi r2, [r5], -r0, lsr #4 │ │ │ │ - bl 0x3fab10 │ │ │ │ + bl 0x3fab28 │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ @ instruction: 0xf1f70300 │ │ │ │ - vorr.i16 q15, #196 @ 0x00c4 │ │ │ │ + vorr.i16 q15, #200 @ 0x00c8 │ │ │ │ @ instruction: 0xf10c6c42 │ │ │ │ - blcs 0x23f724 │ │ │ │ - strhi pc, [ip], -r1, lsl #4 │ │ │ │ + blcs 0x23f73c │ │ │ │ + strhi pc, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - subseq r0, lr, r7, asr #32 │ │ │ │ - sbcseq r0, ip, ip, lsl #1 │ │ │ │ - tsteq r7, r4, lsl #2 │ │ │ │ + subseq r0, sp, r6, asr #32 │ │ │ │ + sbcseq r0, fp, fp, lsl #1 │ │ │ │ + tsteq r6, r3, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ - strhi pc, [lr], #-256 @ 0xffffff00 │ │ │ │ + strhi pc, [r9], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf0040a20 │ │ │ │ vmov.i32 d17, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0004c03 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - @ instruction: 0xf0043e03 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ @ instruction: 0xf3c45342 │ │ │ │ - bcs 0x4b806c │ │ │ │ - bicshi pc, r6, #0 │ │ │ │ + vmlsl.u , d4, d2[0] │ │ │ │ + vmull.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0003703 │ │ │ │ + @ instruction: 0xf004010f │ │ │ │ + bcs 0x4b5fb8 │ │ │ │ + bicshi pc, r2, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ strle r0, [r3, #-1936] @ 0xfffff870 │ │ │ │ svcvs 0x0060f414 │ │ │ │ - mrshi pc, (UNDEF: 5) @ │ │ │ │ + mrshi pc, (UNDEF: 4) @ │ │ │ │ andvc pc, r0, pc, asr #8 │ │ │ │ andmi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf1b04010 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ - @ instruction: 0xf1a18624 │ │ │ │ - bcs 0x1f2fb8 │ │ │ │ + @ instruction: 0xf1a1861f │ │ │ │ + bcs 0x1f2fd0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbafa4 │ │ │ │ - rscshi pc, r3, r0 │ │ │ │ + bcs 0xbafbc │ │ │ │ + rscshi pc, r2, r0 │ │ │ │ strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8cd4628 │ │ │ │ - @ instruction: 0x9602e010 │ │ │ │ - strgt lr, [r0, -sp, asr #19] │ │ │ │ - strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf97ef7fe │ │ │ │ - vaddl.u8 q15, d20, d28 │ │ │ │ - blcc 0x1074d0 │ │ │ │ - vqdmulh.s d2, d1, d14 │ │ │ │ - ldm pc, {r0, r2, r4, r6, r9, sl, pc}^ @ │ │ │ │ - eorseq pc, r4, #19 │ │ │ │ - sbcseq r0, fp, #-268435441 @ 0xf000000f │ │ │ │ - addeq r0, r7, #-268435446 @ 0xf000000a │ │ │ │ - @ instruction: 0x01a901cd │ │ │ │ - cmpeq r7, sp, lsl r2 │ │ │ │ - cmneq fp, fp, lsl #4 │ │ │ │ - teqeq r2, r1 @ │ │ │ │ - subeq r0, lr, #-805306362 @ 0xd0000006 │ │ │ │ - @ instruction: 0x73a8f004 │ │ │ │ + strls r4, [r4, -r8, lsr #12] │ │ │ │ + stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ + andls ip, r5, #0, 28 │ │ │ │ + @ instruction: 0xf7fe9403 │ │ │ │ + adc pc, ip, pc, ror r9 @ │ │ │ │ + movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ + blcs 0x4413e0 │ │ │ │ + strbhi pc, [lr], -r1, lsl #4 @ │ │ │ │ + @ instruction: 0xf013e8df │ │ │ │ + rscseq r0, ip, #1342177283 @ 0x50000003 │ │ │ │ + adceq r0, ip, #216, 4 @ 0x8000000d │ │ │ │ + biceq r0, lr, r8, lsl #5 │ │ │ │ + andseq r0, lr, #-2147483606 @ 0x8000002a │ │ │ │ + andeq r0, ip, #88, 2 │ │ │ │ + mvnseq r0, ip, ror r1 │ │ │ │ + rsbeq r0, lr, #1073741837 @ 0x4000000d │ │ │ │ + @ instruction: 0xf004024f │ │ │ │ + @ instruction: 0xf1b373a8 │ │ │ │ + @ instruction: 0xf0007f80 │ │ │ │ + vshl.s8 d8, d28, d0 │ │ │ │ + @ instruction: 0xf5b382f9 │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vqadd.s8 q4, q8, │ │ │ │ + blcs 0xd36e0 │ │ │ │ + strhi pc, [r4, #-0] │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + adceq r9, r7, #-2147483646 @ 0x80000002 │ │ │ │ + ldrbhi pc, [ip, #256] @ 0x100 @ │ │ │ │ + ldrdmi pc, [r8], r5 │ │ │ │ + andls sl, fp, r8, lsl #18 │ │ │ │ + movwls r4, #50728 @ 0xc628 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcs r9, r2, #-805306368 @ 0xd0000000 │ │ │ │ + strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffccf7f8 │ │ │ │ + andscs lr, r0, #103 @ 0x67 │ │ │ │ + subne pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - ldrthi pc, [r0], #-0 @ │ │ │ │ - rscshi pc, ip, #0, 4 │ │ │ │ + ldrhi pc, [r6], #-0 │ │ │ │ + rschi pc, pc, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - rscshi pc, sl, r0 │ │ │ │ - @ instruction: 0x83b4f200 │ │ │ │ + addshi pc, r9, r0 │ │ │ │ + movhi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vabal.u8 q12, d4, d8 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - @ instruction: 0xf3c453c0 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - tstls ip, fp │ │ │ │ - @ instruction: 0xf10002a7 │ │ │ │ - @ instruction: 0xf8d585e0 │ │ │ │ - stmdbge r8, {r3, r7, lr} │ │ │ │ - strtmi r9, [r8], -sp │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - andls r0, fp, #1006632960 @ 0x3c000000 │ │ │ │ - strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ - stmib sp, {r8, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f84508 │ │ │ │ - rsb pc, r7, fp, asr #31 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b7150 │ │ │ │ - @ instruction: 0xf1b30302 │ │ │ │ - @ instruction: 0xf0007f80 │ │ │ │ - vqshl.s8 d8, d10, d0 │ │ │ │ - @ instruction: 0xf5b382f2 │ │ │ │ - @ instruction: 0xf0000f80 │ │ │ │ - vqadd.s8 d8, d16, d9 │ │ │ │ - blcs 0xd36fc │ │ │ │ - strthi pc, [r7], #0 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x1b32f8 │ │ │ │ - @ instruction: 0xf5b30302 │ │ │ │ - @ instruction: 0xf0010f00 │ │ │ │ - vrhadd.s8 q4, q8, q1 │ │ │ │ - @ instruction: 0xf5b38577 │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - vqsub.s8 d8, d0, d13 │ │ │ │ - blcs 0xd4694 │ │ │ │ - subhi pc, r5, #1 │ │ │ │ - rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + eorcs r8, r0, #-1577058304 @ 0xa2000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], sl │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r3, fp, #3 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-8 │ │ │ │ - bichi pc, r1, #1 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vst2. {d24-d27}, [pc :64], ip │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - stmdbge r8, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xe018fed9 │ │ │ │ - andvs pc, r0, r4, asr #7 │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - vsubl.u8 , d20, d18 │ │ │ │ - andls r4, sl, r3, lsl #2 │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - andcc lr, ip, #3358720 @ 0x334000 │ │ │ │ - vaddl.u8 , d4, d9 │ │ │ │ - smlabbls r8, r0, r0, r5 │ │ │ │ - rsceq r9, r0, #11 │ │ │ │ - rscshi pc, r2, #0, 2 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + @ instruction: 0x81bcf001 │ │ │ │ + ldrbhi pc, [r3, #-512]! @ 0xfffffe00 @ │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + andshi pc, r7, #1 │ │ │ │ + ldrbhi pc, [fp, -r0, lsl #4]! @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + vst1.8 {d24-d27}, [pc :256] │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x1becc8 │ │ │ │ + tstls r8, r2, lsl #6 │ │ │ │ + cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, r4 │ │ │ │ + vsubl.u8 q10, d20, d11 │ │ │ │ + andls r4, sl, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0019409 │ │ │ │ + addsmi r8, r3, #-335544318 @ 0xec000002 │ │ │ │ + bicshi pc, r6, #1 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xd1594293 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf908f7ff │ │ │ │ - blmi 0xe3a920 │ │ │ │ - blls 0x50c988 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0410300 │ │ │ │ - @ instruction: 0xb01383dd │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldcllt 12, cr0, [r0] │ │ │ │ - tstpeq r7, #68, 6 @ p-variant is OBSOLETE @ 0x10000001 │ │ │ │ - smullsne pc, r9, r5, r8 @ │ │ │ │ - addvc pc, r0, #20 │ │ │ │ - orreq lr, r3, #323584 @ 0x4f000 │ │ │ │ - adcshi pc, sl, #64 @ 0x40 │ │ │ │ - strtmi r2, [r8], -r0, lsl #18 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - ldrmi r2, [r9], #-260 @ 0xfffffefc │ │ │ │ - stc2l 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ - vqshl.u64 q15, q6, #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - blcs 0x1c3174 │ │ │ │ + rsbscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ + vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ + vsubw.u8 q11, q2, d0 │ │ │ │ + adclt r5, r2, #128 @ 0x80 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + andls r5, fp, r0, asr #7 │ │ │ │ + movwls r0, #37600 @ 0x92e0 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + tstls r8, sp, lsl #4 │ │ │ │ + @ instruction: 0xf100930c │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r6, r7, r9, pc} │ │ │ │ + @ instruction: 0xf7ff4628 │ │ │ │ + andcs pc, r1, r9, lsl #18 │ │ │ │ + ldmdavs sl, {r0, r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, r1, lsl fp │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + bicshi pc, r7, #65 @ 0x41 │ │ │ │ + tstcs r0, r3, lsl r0 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + vmul.f32 , q10, q8 │ │ │ │ + @ instruction: 0xf8950317 │ │ │ │ + @ instruction: 0xf01410d9 │ │ │ │ + b 0x148f35c │ │ │ │ + @ instruction: 0xf0400383 │ │ │ │ + stmdbcs r0, {r0, r1, r2, r4, r5, r7, r9, pc} │ │ │ │ + svclt 0x000c4628 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f44419 │ │ │ │ + ldrb pc, [ip, r5, asr #25] @ │ │ │ │ + movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ + andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r9, #4, 22 @ 0x1000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d12 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip}^ │ │ │ │ - @ instruction: 0xf0004209 │ │ │ │ - blcs 0x213490 │ │ │ │ - andcs sp, r0, r1 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - strb pc, [r0, r9, ror #27] @ │ │ │ │ - movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0042b02 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - tstls lr, fp, lsl #24 │ │ │ │ - strhi pc, [fp], -r0 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x114150 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, ip, pc} │ │ │ │ - andls r4, sl, #40, 12 @ 0x2800000 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xb2994 │ │ │ │ + strls r9, [sl], #-520 @ 0xfffffdf8 │ │ │ │ + adcshi pc, pc, #0 │ │ │ │ + andle r2, r1, r5, lsl #22 │ │ │ │ + strb r2, [r5, r0] │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stc2l 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xf3c4e7c0 │ │ │ │ + vsubw.u8 , q2, d1 │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + vmull.p8 q10, d4, d3 │ │ │ │ + vaddl.u8 , d4, d3 │ │ │ │ + vqdmulh.s , q10, d0[1] │ │ │ │ + blcs 0x1372cc │ │ │ │ + streq pc, [pc], #-4 @ 0xb29cc │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + streq lr, [ip], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf000910a │ │ │ │ + blcs 0x1941f4 │ │ │ │ + ldrbhi pc, [lr] @ │ │ │ │ + @ instruction: 0xf8d52b01 │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - @ instruction: 0xf003940d │ │ │ │ - @ instruction: 0xf04f030f │ │ │ │ - @ instruction: 0xf04f0400 │ │ │ │ - stmib sp, {r9}^ │ │ │ │ - @ instruction: 0xf0004508 │ │ │ │ - @ instruction: 0xf7f985ca │ │ │ │ - @ instruction: 0xe792f8b9 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r9, ip, pc} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + eorsgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strbhi pc, [r6] @ │ │ │ │ + @ instruction: 0xf8b8f7f9 │ │ │ │ + svclt 0x0000e790 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabtgt ip, sp, r9, lr │ │ │ │ - strhi pc, [pc, #-64] @ 0xb29d4 │ │ │ │ - movweq lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8d5a908 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - blvc 0xff0ee0a0 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blvc 0x2ee060 │ │ │ │ - @ instruction: 0xf90ef7f9 │ │ │ │ - vbic.i32 q15, #-1023410176 @ 0xc3000000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf4145300 │ │ │ │ - movwls r2, #36720 @ 0x8f70 │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - rsclt r9, r2, #12, 4 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf04f920b │ │ │ │ - andls r0, r9, #0, 4 │ │ │ │ + smlabtgt sl, sp, r9, lr │ │ │ │ + strhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ + ldrdmi pc, [r8], r5 │ │ │ │ + andls sl, ip, r8, lsl #18 │ │ │ │ + movwls r4, #54824 @ 0xd628 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strcs r2, [r0], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf90cf7f9 │ │ │ │ + vbic.i32 q15, #-1073741824 @ 0xc0000000 │ │ │ │ + tstcs r0, r3, lsl #4 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + subseq r9, r2, r9, lsl #2 │ │ │ │ + andls fp, ip, #268435470 @ 0x1000000e │ │ │ │ + svccs 0x0070f414 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - orrsle r9, r8, sl, lsl #4 │ │ │ │ + andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ + orrsle r9, r7, fp, lsl #2 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x413584 │ │ │ │ + bcs 0x413580 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r8, {r1, sl, fp} │ │ │ │ @ instruction: 0xf6444628 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ @ instruction: 0xf7f7c000 │ │ │ │ - strb pc, [sp, -fp, lsl #25] @ │ │ │ │ + strb pc, [ip, -fp, lsl #25] @ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38627 │ │ │ │ + @ instruction: 0xf5b3861e │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #8058 @ 0x1f7a │ │ │ │ + movwcs sl, #8057 @ 0x1f79 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andls r4, ip, #154 @ 0x9a │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ andls r2, r0, #0, 4 │ │ │ │ - andmi lr, r9, #3358720 @ 0x334000 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f79308 │ │ │ │ - str pc, [r9, -fp, lsl #24]! │ │ │ │ + movwls fp, #33508 @ 0x82e4 │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + str pc, [r8, -fp, lsl #24]! │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b3864e │ │ │ │ + @ instruction: 0xf5b38648 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - vmov.f32 q13, #-0.171875 @ 0xbe300000 │ │ │ │ + vmov.f32 q13, #-0.1640625 @ 0xbe280000 │ │ │ │ rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - blx 0x1972c34 │ │ │ │ + blx 0x1972c4c │ │ │ │ pldw [sp, r2, lsl #12] │ │ │ │ - @ instruction: 0x2c0ff94d │ │ │ │ + @ instruction: 0x2c0ff941 │ │ │ │ @ instruction: 0xf0414607 │ │ │ │ - @ instruction: 0xf8958141 │ │ │ │ + @ instruction: 0xf895813a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc43a4 │ │ │ │ + blcs 0xc43bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f12204 │ │ │ │ - @ instruction: 0x4630ffd9 │ │ │ │ - ldc2l 7, cr15, [r8, #628]! @ 0x274 │ │ │ │ + ldrtmi pc, [r0], -sp, asr #31 @ │ │ │ │ + stc2l 7, cr15, [ip, #628]! @ 0x274 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7f34638 │ │ │ │ - @ instruction: 0xe6fbfb79 │ │ │ │ + ldrbt pc, [sl], sp, ror #22 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - rscvs pc, r9, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r5, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwls r0, #49243 @ 0xc05b │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf6469309 │ │ │ │ - vrsra.s64 d23, d13, #64 │ │ │ │ - vsubw.u8 q8, q2, d10 │ │ │ │ - @ instruction: 0xf1bc3403 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + @ instruction: 0x73a9f646 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ svclt 0x00080f00 │ │ │ │ - strls r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [fp], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7f7c020 │ │ │ │ - @ instruction: 0xe6d7fbb9 │ │ │ │ + @ instruction: 0xe6d6fbb9 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ sbcsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwls r0, #49243 @ 0xc05b │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vcgt.s8 d25, d6, d9 │ │ │ │ - vsubw.s8 , q8, d25 │ │ │ │ - vsubw.u8 q8, q2, d10 │ │ │ │ - @ instruction: 0xf1bc3403 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + @ instruction: 0x13a9f246 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ svclt 0x00080f00 │ │ │ │ - strls r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [fp], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7f7c020 │ │ │ │ - ssat pc, #20, r5, lsl #23 @ │ │ │ │ + ssat pc, #19, r5, lsl #23 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andls r0, ip, #82 @ 0x52 │ │ │ │ - andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r3, #33795 @ 0x8403 │ │ │ │ - @ instruction: 0xf7f7940a │ │ │ │ - @ instruction: 0xe699fb7b │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #33508 @ 0x82e4 │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + @ instruction: 0xe698fb7b │ │ │ │ rsceq r0, r0, #8960 @ 0x2300 │ │ │ │ - strthi pc, [pc], #256 @ 0xb2bec │ │ │ │ + strthi pc, [ip], #256 @ 0x100 │ │ │ │ vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7f52308 │ │ │ │ - sxtab16 pc, r8, r1, ror #24 @ │ │ │ │ + sxtab16 pc, r7, r1, ror #24 @ │ │ │ │ rsceq r0, r7, #8704 @ 0x2200 │ │ │ │ - strhi pc, [r1], #256 @ 0x100 │ │ │ │ + ldrbthi pc, [ip], #-256 @ 0xffffff00 @ │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57f065e │ │ │ │ - tsteq r3, #184, 28 @ 0xb80 │ │ │ │ + tsteq r3, #2928 @ 0xb70 │ │ │ │ andeq pc, fp, r4, asr #7 │ │ │ │ tstmi r8, #-1342177271 @ 0xb0000009 │ │ │ │ - stc2l 7, cr15, [lr, #-628]! @ 0xfffffd8c │ │ │ │ + stc2l 7, cr15, [r2, #-628]! @ 0xfffffd8c │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf99cf7f5 │ │ │ │ - vmvn.i32 q15, #-1073741824 @ 0xc0000000 │ │ │ │ + vmlsl.u q15, d4, d3[7] │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ stmdbge r8, {r8, r9, ip, lr} │ │ │ │ subseq r4, r2, r8, lsr #12 │ │ │ │ - rsclt r9, r2, #12, 4 @ 0xc0000000 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0xef0c46 │ │ │ │ - vmov.i32 q15, #-973078528 @ 0xc6000000 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + rsclt r0, r4, #1342177280 @ 0x50000000 │ │ │ │ + strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0xef0c5e │ │ │ │ + vmov.i32 q15, #-989855744 @ 0xc5000000 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ @ instruction: 0xf4145300 │ │ │ │ movwls r2, #36720 @ 0x8f70 │ │ │ │ subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - rsclt r9, r2, #12, 4 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf04f920b │ │ │ │ - andls r0, r9, #0, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47f920a │ │ │ │ - strcs sl, [r1], #-3708 @ 0xfffff184 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + rsclt r9, r2, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf47f920b │ │ │ │ + strcs sl, [r1], #-3707 @ 0xfffff185 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xe637fb75 │ │ │ │ + @ instruction: 0xe636fb75 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andls r0, ip, #82 @ 0x52 │ │ │ │ - andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - vhsub.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r3, #33795 @ 0x8403 │ │ │ │ - @ instruction: 0xf7f7940a │ │ │ │ - @ instruction: 0xe61dfaff │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #33508 @ 0x82e4 │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + @ instruction: 0xe61cfaff │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ subne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwls r0, #49243 @ 0xc05b │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vcgt.s8 d25, d6, d9 │ │ │ │ - vrsra.s64 d16, d21, #64 │ │ │ │ - vsubw.u8 q8, q2, d10 │ │ │ │ - @ instruction: 0xf1bc3403 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + @ instruction: 0x03b5f246 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ svclt 0x00080f00 │ │ │ │ - strls r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [fp], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7f7c020 │ │ │ │ - ldrb pc, [r9, #2779]! @ 0xadb @ │ │ │ │ - ... │ │ │ │ + ldrb pc, [r8, #2779]! @ 0xadb @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ cmnpcs pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ svccs 0x005df5b3 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ - b 0x1473944 │ │ │ │ + b 0x1473954 │ │ │ │ @ instruction: 0xf6440242 │ │ │ │ vbic.i32 d22, #327680 @ 0x00050000 │ │ │ │ andls r0, ip, #20971520 @ 0x1400000 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r8, {r1, sl, fp} │ │ │ │ svclt 0x0008459e │ │ │ │ @ instruction: 0xf8cd462a │ │ │ │ - rsclt ip, r5, #0 │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f7940a │ │ │ │ - strb pc, [r9, #2731] @ 0xaab @ │ │ │ │ + vaddl.u8 q14, d4, d0 │ │ │ │ + @ instruction: 0xf8cd3503 │ │ │ │ + strls lr, [sl, #-32] @ 0xffffffe0 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls fp, [r9, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + strb pc, [ip, #2735] @ 0xaaf @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwls r0, #49243 @ 0xc05b │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vcgt.s8 d25, d6, d9 │ │ │ │ - vbic.i32 d16, #2304 @ 0x00000900 │ │ │ │ - vsubw.u8 q8, q2, d10 │ │ │ │ - @ instruction: 0xf1bc3403 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + teqpeq r9, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ svclt 0x00080f00 │ │ │ │ - strls r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [fp], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7f7c020 │ │ │ │ - str pc, [r5, #2695]! @ 0xa87 │ │ │ │ + str pc, [r8, #2699]! @ 0xa8b │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ andls r0, r8, #91 @ 0x5b │ │ │ │ - rsclt r9, r2, #12, 6 @ 0x30000000 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7ff3409 │ │ │ │ - ldr pc, [r1, #3055] @ 0xbef │ │ │ │ + vsubw.u8 , q2, d12 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + rsclt r4, r4, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7ff940b │ │ │ │ + ldr pc, [r4, #3059] @ 0xbf3 │ │ │ │ svcvc 0x00a0f1b3 │ │ │ │ - eorshi pc, r0, #0 │ │ │ │ + eorhi pc, pc, #0 │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ - msrhi SPSR_fxc, r0 │ │ │ │ + msrhi SPSR_fc, r0 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ - ldcge 4, cr15, [pc, #508]! @ 0xb3008 │ │ │ │ + stclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r9, #-1344] @ 0xfffffac0 │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d13 │ │ │ │ + strcs r0, [r1, #-783] @ 0xfffffcf1 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - strls r9, [sl], #-1292 @ 0xfffffaf4 │ │ │ │ - strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ - @ instruction: 0xf1b3e56a │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + strls r5, [r9, #-1344] @ 0xfffffac0 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sp], #-1290 @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + @ instruction: 0xf1b3e56d │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #1073741861 @ 0x40000025 │ │ │ │ - msrhi SPSR_, r0 │ │ │ │ + addsmi r8, r3, #-1073741788 @ 0xc0000024 │ │ │ │ + cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ + ldcge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - vqrshl.s8 d8, d11, d0 │ │ │ │ - blcs 0x8d36bc │ │ │ │ - ldrbthi pc, [ip], #0 @ │ │ │ │ + vqrshl.s8 d8, d8, d0 │ │ │ │ + blcs 0x8d36c8 │ │ │ │ + ldrbthi pc, [r9], #0 @ │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xd41f4 │ │ │ │ - stcge 4, cr15, [r5, #508] @ 0x1fc │ │ │ │ + blcs 0xd41f8 │ │ │ │ + stcge 4, cr15, [r8, #508] @ 0x1fc │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf5b38058 │ │ │ │ + @ instruction: 0xf5b38055 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf404ad7a │ │ │ │ + @ instruction: 0xf404ad7d │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ @ instruction: 0xf5b34203 │ │ │ │ andls r4, r8, #112, 30 @ 0x1c0 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xb2ebc │ │ │ │ + andmi lr, r9, #3358720 @ 0x334000 │ │ │ │ + stclge 4, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - str pc, [ip, #-3055]! @ 0xfffff411 │ │ │ │ + str pc, [pc, #-3059]! @ 0xb22dd │ │ │ │ vadd.f32 q11, q7, q12 │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ stmiavs sl!, {r1, r2, r4, r7, sl, sp} │ │ │ │ - bne 0x557aec │ │ │ │ + bne 0x557afc │ │ │ │ movwmi r4, #42536 @ 0xa628 │ │ │ │ @ instruction: 0xf7f16ba1 │ │ │ │ - @ instruction: 0xf895fdf3 │ │ │ │ - blls 0x277244 │ │ │ │ + @ instruction: 0xf895fdeb │ │ │ │ + blls 0x277254 │ │ │ │ addsmi r2, r1, #0, 4 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r8], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7f44419 │ │ │ │ - ldr pc, [r1, #-2553] @ 0xfffff607 │ │ │ │ + ldr pc, [r4, #-2557] @ 0xfffff603 │ │ │ │ ldrsbeq pc, [r0], #133 @ 0x85 @ │ │ │ │ cmpne r0, #77824 @ 0x13000 │ │ │ │ - adchi pc, r0, r0, asr #32 │ │ │ │ + addshi pc, pc, r0, asr #32 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - stmdbge r8, {r1, r2, r8, sl, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ + stmdbge r8, {r0, r3, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - str pc, [r2, #-2783] @ 0xfffff521 │ │ │ │ + str pc, [r5, #-2787] @ 0xfffff51d │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ svceq 0x000ef010 │ │ │ │ - ldcge 4, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ + ldcge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ andvc pc, r0, pc, asr #8 │ │ │ │ andmi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf1b04010 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ - @ instruction: 0xf1a1824d │ │ │ │ - bcs 0x1f375c │ │ │ │ + @ instruction: 0xf1a1824c │ │ │ │ + bcs 0x1f376c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbb748 │ │ │ │ - stcge 4, cr15, [r1, #-252]! @ 0xffffff04 │ │ │ │ + bcs 0xbb758 │ │ │ │ + stcge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ - andls ip, r5, #0, 14 │ │ │ │ - @ instruction: 0xf7fd9203 │ │ │ │ - ldrb pc, [fp], #3501 @ 0xdad @ │ │ │ │ + strls r9, [r2], -r4, lsl #14 │ │ │ │ + @ instruction: 0xce00e9cd │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + ldc2 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0244628 │ │ │ │ + strls r4, [r8], #-1151 @ 0xfffffb81 │ │ │ │ + mcr2 7, 7, pc, cr12, cr7, {7} @ │ │ │ │ + @ instruction: 0xf5b3e4d7 │ │ │ │ + @ instruction: 0xf47f0fa0 │ │ │ │ + @ instruction: 0xf3c4ad0d │ │ │ │ + vqdmulh.s , q10, d0[0] │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + vaddl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf414030b │ │ │ │ + stmib sp, {r9, ip}^ │ │ │ │ + @ instruction: 0xf040c10a │ │ │ │ + @ instruction: 0xf8d5829a │ │ │ │ + stmdbge r8, {r3, r7, lr} │ │ │ │ + strtmi r9, [r8], -ip │ │ │ │ + @ instruction: 0xf004930d │ │ │ │ + strcs r0, [r0, #-783] @ 0xfffffcf1 │ │ │ │ + stmib sp, {sl, sp}^ │ │ │ │ + @ instruction: 0xf7f84508 │ │ │ │ + ldrt pc, [r6], #3099 @ 0xc1b @ │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + stclge 4, cr15, [sl], #508 @ 0x1fc │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x1b3a54 │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0001f20 │ │ │ │ + vqshl.s8 d8, d14, d16 │ │ │ │ + blcs 0x8d3688 │ │ │ │ + strbhi pc, [r2, #-0] @ │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strhi pc, [ip, #-0] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf44facd5 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91084293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-266 @ 0xfffffef6 │ │ │ │ + eorhi pc, ip, r1 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst4.8 {d24-d27}, [pc :64], fp │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + ldcge 4, cr15, [r2], #508 @ 0x1fc │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + subsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xd71022 │ │ │ │ + tstmi sl, r0, ror r4 │ │ │ │ + @ instruction: 0xf57f07d7 │ │ │ │ + @ instruction: 0xf04faf5d │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + strtmi r2, [r8], -r0, lsl #2 │ │ │ │ + ldc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf8d5e463 │ │ │ │ + andcs r3, r2, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-36 @ 0xb2f68 @ │ │ │ │ - @ instruction: 0xf7f79408 │ │ │ │ - ldrb pc, [r3], #3815 @ 0xee7 @ │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabtgt ip, sp, r9, lr │ │ │ │ - addshi pc, sl, #64 @ 0x40 │ │ │ │ - movweq lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8d5a908 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - blvc 0xfe8ee420 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blvc 0x2ee5e0 │ │ │ │ - ldc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ - andscs lr, r0, #-1308622848 @ 0xb2000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - eorcs sl, r0, #58880 @ 0xe600 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svcne 0x0020f1b3 │ │ │ │ - strthi pc, [r0], #0 │ │ │ │ - @ instruction: 0x81a9f200 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - @ instruction: 0xf5b38544 │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - blcs 0xd441c │ │ │ │ - ldclge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d10 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - tstls r8, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019409 │ │ │ │ - vst4.8 {d24-d27}, [pc :128], lr │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, sp, r1 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r8, {r1, r2, r3, r5, r7, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ - strbt pc, [ip], #-2861 @ 0xfffff4d3 @ │ │ │ │ - ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ - svcge 0x005cf57f │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - ldrb pc, [pc], #-3575 @ 0xb3058 @ │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r0, [sl, #-1035] @ 0xfffffbf5 │ │ │ │ + @ instruction: 0xf7f8940d │ │ │ │ + strb pc, [r9], #-3557 @ 0xfffff21b @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r9, #-1344] @ 0xfffffac0 │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d13 │ │ │ │ - strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - strls r9, [sl], #-1292 @ 0xfffffaf4 │ │ │ │ - strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ - @ instruction: 0xf8d5e445 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r8, {r6, r9, ip, lr} │ │ │ │ - @ instruction: 0xf0039209 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strtmi r4, [r8], -r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d15 │ │ │ │ - andls r1, lr, #196, 4 @ 0x4000000c │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - rsceq r0, r4, #-268435456 @ 0xf0000000 │ │ │ │ - @ instruction: 0xf04f920d │ │ │ │ - andls r0, r8, #268435456 @ 0x10000000 │ │ │ │ + andls sl, pc, #8, 18 @ 0x20000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strtmi r2, [r8], -r1, lsl #4 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r5, sl, #192, 4 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, lr, #228, 4 @ 0x4000000e │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ - rscshi pc, r9, #0, 2 │ │ │ │ - stc2l 7, cr15, [r6, #-992] @ 0xfffffc20 │ │ │ │ - @ instruction: 0xf8d5e41f │ │ │ │ + rscshi pc, r6, #0, 2 │ │ │ │ + stc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ + @ instruction: 0xf8d5e424 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strls r5, [ip, #-1216] @ 0xfffffb40 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf7f89408 │ │ │ │ - str pc, [r3], #-2919 @ 0xfffff499 │ │ │ │ + strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r0, [sl, #-1035] @ 0xfffffbf5 │ │ │ │ + @ instruction: 0xf7f8940d │ │ │ │ + str pc, [r8], #-2925 @ 0xfffff493 │ │ │ │ vmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1b3b98 │ │ │ │ - blcs 0x18b3d24 │ │ │ │ - bicshi pc, fp, #0 │ │ │ │ - rschi pc, r2, r0, lsl #4 │ │ │ │ + b 0x1b3ba4 │ │ │ │ + blcs 0x18b3d30 │ │ │ │ + bicshi pc, sl, #0 │ │ │ │ + rschi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x10d45b8 │ │ │ │ - strhi pc, [r2, #-0] │ │ │ │ + blcs 0x10d45c0 │ │ │ │ + strhi pc, [r1, #-0] │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - orrcs sl, r0, #10752 @ 0x2a00 │ │ │ │ + orrcs sl, r0, #12032 @ 0x2f00 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0xbc17c │ │ │ │ - ldrhi pc, [fp, -r0] │ │ │ │ + blcs 0xc398c │ │ │ │ + ldrhi pc, [sl, -r0] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ + ldcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf960f7f6 │ │ │ │ - bllt 0xff5b1170 │ │ │ │ + @ instruction: 0xf966f7f6 │ │ │ │ + bllt 0xff6f117c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #-268435456 @ 0xf0000000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - andls r0, fp, #1006632960 @ 0x3c000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - andls r1, pc, #268435460 @ 0x10000004 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d14 │ │ │ │ andls r5, sl, #192, 4 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andcs r9, r1, #-805306368 @ 0xd0000000 │ │ │ │ - @ instruction: 0xf4149208 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414920e │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ - stmdbge r8, {r1, r2, r3, r7, r9, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r7, r9, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffcd5 │ │ │ │ - @ instruction: 0xf3c4bbae │ │ │ │ + @ instruction: 0xf7fffcdb │ │ │ │ + @ instruction: 0xf3c4bbb3 │ │ │ │ vsubl.u8 , d4, d1 │ │ │ │ - vmla.f , q10, d0[1] │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ - vmull.p8 , d4, d3 │ │ │ │ - vmla.i , q2, d1[0] │ │ │ │ - bcs 0x14a4d8 │ │ │ │ - streq pc, [pc], #-4 @ 0xb31dc │ │ │ │ - @ instruction: 0x6e0be9cd │ │ │ │ - @ instruction: 0xf000910e │ │ │ │ - bcs 0x193b0c │ │ │ │ - andshi pc, pc, #0 │ │ │ │ + vaddl.u8 , d4, d3 │ │ │ │ + vqrdmlah.s , q10, d0[1] │ │ │ │ + bcs 0x13a2e8 │ │ │ │ + streq pc, [pc], #-4 @ 0xb31e8 │ │ │ │ + stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ + tstls sl, ip, lsl #8 │ │ │ │ + subhi pc, r5, #0 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, pc, r1, lsl #20 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf04f940d │ │ │ │ - @ instruction: 0xf04f0500 │ │ │ │ - @ instruction: 0xf0030400 │ │ │ │ - @ instruction: 0xf04f030f │ │ │ │ - @ instruction: 0xf8cd0202 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf0004508 │ │ │ │ - @ instruction: 0xf7f88206 │ │ │ │ - @ instruction: 0xf7fffca5 │ │ │ │ - vbic.i16 , #52736 @ 0xce00 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - smlabtls ip, r0, ip, r5 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andeq pc, fp, r4, asr #7 │ │ │ │ - @ instruction: 0xf10002a1 │ │ │ │ - @ instruction: 0xf8d58123 │ │ │ │ - stmdbge r8, {r3, r7, ip, sp} │ │ │ │ - strtmi r9, [r8], -sp │ │ │ │ - @ instruction: 0xf003920b │ │ │ │ - andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ - strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf0002a03 │ │ │ │ + @ instruction: 0x4628821d │ │ │ │ + @ instruction: 0xf04f2a01 │ │ │ │ + @ instruction: 0xf04f0400 │ │ │ │ + stmdbge r8, {r8, sl} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andeq pc, r2, #79 @ 0x4f │ │ │ │ + eors pc, r8, sp, asr #17 │ │ │ │ + eorsgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ - bllt 0x18b1258 │ │ │ │ + andhi pc, r6, #0 │ │ │ │ + stc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ + bllt 0xfe171228 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + vaddw.u8 , q2, d10 │ │ │ │ + vmull.u8 , d4, d3 │ │ │ │ + adceq r0, r1, #-1342177280 @ 0xb0000000 │ │ │ │ + msrhi CPSR_xc, r0, lsl #2 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r9, #-1344] @ 0xfffffac0 │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d13 │ │ │ │ - strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - strls r9, [sl], #-1292 @ 0xfffffaf4 │ │ │ │ - strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ - bllt 0x11b1290 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - ldrhi pc, [ip], #0 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - strhi pc, [r3], #0 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - blge 0x1c304ac │ │ │ │ - orreq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0049108 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - tstls r9, r3, lsl #8 │ │ │ │ - @ instruction: 0xf47f940a │ │ │ │ - andcs sl, r1, #88, 22 @ 0x16000 │ │ │ │ + andls sl, fp, r8, lsl #18 │ │ │ │ + andls r4, sp, #40, 12 @ 0x2800000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ + @ instruction: 0xf8cd2500 │ │ │ │ + stmib sp, {r4, r5, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f84508 │ │ │ │ + @ instruction: 0xf7fffcff │ │ │ │ + @ instruction: 0xf8d5bb63 │ │ │ │ + andcs r3, r0, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf9dcf7f6 │ │ │ │ - bllt 0x7312e4 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ - mvnhi pc, #0 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r0, [sl, #-1035] @ 0xfffffbf5 │ │ │ │ + @ instruction: 0xf7f8940d │ │ │ │ + @ instruction: 0xf7fffce3 │ │ │ │ + @ instruction: 0xf5b3bb47 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + subcs r8, r0, #-1711276032 @ 0x9a000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383de │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - stmdbge r8, {r2, r6, r8, r9, fp, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, r8, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - @ instruction: 0xf0044304 │ │ │ │ - movwls r0, #46095 @ 0xb40f │ │ │ │ - @ instruction: 0xf7fd9409 │ │ │ │ - @ instruction: 0xf7fffa61 │ │ │ │ - @ instruction: 0xf5b3bafa │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #1006632961 @ 0x3c000001 │ │ │ │ - tstphi ip, #0 @ p-variant is OBSOLETE │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - blge 0xa3053c │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - blcs 0x10b3b8c │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-521 @ 0xfffffdf7 │ │ │ │ - blge 0x530564 │ │ │ │ + @ instruction: 0xf5b38481 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + vpadd.i8 q13, , │ │ │ │ + vsubw.s8 q8, q8, d0 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91084293 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb32e0 │ │ │ │ + strls r9, [r9], #-266 @ 0xfffffef6 │ │ │ │ + blge 0x17f04e4 │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fff9e1 │ │ │ │ + cmpcs r0, sp, lsl fp │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + @ instruction: 0xf000428b │ │ │ │ + addsmi r8, r3, #-1409286141 @ 0xac000003 │ │ │ │ + bicshi pc, ip, #0 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + blge 0x12f050c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff3af7f4 │ │ │ │ - blt 0xff5b1370 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + movwls r9, #45576 @ 0xb208 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xb3328 │ │ │ │ + movwmi lr, #39373 @ 0x99cd │ │ │ │ + blx 0x1a71324 │ │ │ │ + blt 0x71330 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - strhi pc, [sp], #0 │ │ │ │ + movthi pc, #53248 @ 0xd000 @ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #1509949440 @ 0x5a000000 │ │ │ │ + eorcs r8, r0, #1744830464 @ 0x68000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - vst1.64 {d26-d27}, [pc :256], lr │ │ │ │ + @ instruction: 0xf44fab29 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - @ instruction: 0xf5b3862e │ │ │ │ - @ instruction: 0xf47f7f60 │ │ │ │ - vst1.64 {d10-d11}, [r4 :256], r2 │ │ │ │ - @ instruction: 0xf0046340 │ │ │ │ - @ instruction: 0xf5b3020f │ │ │ │ - andls r6, sl, #64, 30 @ 0x100 │ │ │ │ + addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, fp, #64, 22 @ 0x10000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - bge 0xff9b05c0 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x6f13a2 │ │ │ │ - blt 0xfea313cc │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47f4209 │ │ │ │ + stmdbge r8, {r0, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7ffff3f │ │ │ │ + @ instruction: 0xf5b3bad7 │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + addsmi r8, r3, #-1962934272 @ 0x8b000000 │ │ │ │ + ldrbhi pc, [r8], #-0 @ │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + blge 0x170598 │ │ │ │ + cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x10c3434 │ │ │ │ + strthi pc, [ip], -r0 │ │ │ │ + svcvc 0x0060f5b3 │ │ │ │ + bge 0xffe705b0 │ │ │ │ + movtvs pc, #1028 @ 0x404 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47f4209 │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fffb1d │ │ │ │ + stmdbcs sp, {r0, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + ldr r2, [r4, #513]! @ 0x201 │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - stmdbcs sp, {r0, r1, r4, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - @ instruction: 0xf7ff2201 │ │ │ │ - @ instruction: 0xf8d5b9dc │ │ │ │ + stmiblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdne pc, [r8], r5 │ │ │ │ + andcc lr, ip, #3358720 @ 0x334000 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + andls r2, fp, r9, lsl r9 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + orrhi pc, r9, #64, 4 │ │ │ │ + movteq pc, #417 @ 0x1a1 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + stmdbcc r2, {r2, r9, pc}^ │ │ │ │ + vmla.i8 d2, d0, d5 │ │ │ │ + ldm pc, {r0, r2, r8, sl, pc}^ @ │ │ │ │ + movweq pc, #12289 @ 0x3001 @ │ │ │ │ + bleq 0x37685c │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf9e0f7f8 │ │ │ │ + blt 0x1fb1434 │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcs pc, [r8], r5 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + andcs r0, r0, ip, lsl #6 │ │ │ │ + stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ + vrhadd.s8 d16, d0, d8 │ │ │ │ + @ instruction: 0xf1a28354 │ │ │ │ + blcs 0x27415c │ │ │ │ + bicshi pc, pc, r0, lsl #4 │ │ │ │ + bcs 0x201d6c │ │ │ │ + strbthi pc, [r3], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf002e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffbf3 │ │ │ │ + movwcs fp, #27223 @ 0x6a57 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + ldc 7, cr14, [pc, #976] @ 0xb385c │ │ │ │ + @ instruction: 0xf8d57bb8 │ │ │ │ stmib sp, {r3, r7, ip}^ │ │ │ │ - andcs r3, r0, #-1610612736 @ 0xa0000000 │ │ │ │ - ldmdbcs r9, {r8, r9, sp} │ │ │ │ - stmib sp, {r0, r2, r3, ip, pc}^ │ │ │ │ - vcgt.s8 d18, d0, d8 │ │ │ │ - @ instruction: 0xf1a1838b │ │ │ │ - blcs 0x274104 │ │ │ │ - andhi pc, r5, #0, 4 │ │ │ │ + ldmdbcs r9, {r0, r1, r3, sl, fp} │ │ │ │ + stc 2, cr9, [sp, #52] @ 0x34 │ │ │ │ + vqdmulh.s d23, d0, d8 │ │ │ │ + @ instruction: 0xf1a181c0 │ │ │ │ + blcs 0x2741a8 │ │ │ │ + @ instruction: 0x81b9f200 │ │ │ │ stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ - strhi pc, [r7, #-512] @ 0xfffffe00 │ │ │ │ + ldrhi pc, [r4, r0, lsl #4] │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fff9db │ │ │ │ - movwcs fp, #27255 @ 0x6a77 │ │ │ │ + @ instruction: 0xf7fffbcd │ │ │ │ + movwcs fp, #27185 @ 0x6a31 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ smlabbcs r0, r8, r0, r2 │ │ │ │ - movweq lr, #43469 @ 0xa9cd │ │ │ │ - bcs 0x6fb440 │ │ │ │ + movweq lr, #51661 @ 0xc9cd │ │ │ │ + bcs 0x6fb4e4 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - cmpphi r6, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + orrhi pc, fp, r0, asr #4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1153bd4 │ │ │ │ + bcc 0x1153b48 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r4, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x376898 │ │ │ │ + bleq 0x37693c │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffc71452 │ │ │ │ - blt 0x15b1470 │ │ │ │ + @ instruction: 0xf970f7f8 │ │ │ │ + blt 0x3b1514 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - andgt lr, sl, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf8d52100 │ │ │ │ - andls r2, sp, r8, lsl #1 │ │ │ │ - bcs 0x6fb48c │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ - bichi pc, r1, r0, asr #4 │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1153b88 │ │ │ │ - vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r1, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ - movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x3768e4 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff2f149e │ │ │ │ - blt 0xc314bc │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r0, r0, sl, lsl #6 │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a2818c │ │ │ │ - blcs 0x2741e4 │ │ │ │ - orrshi pc, r5, r0, lsl #4 │ │ │ │ - bcs 0x201df4 │ │ │ │ - ldrhi pc, [r4], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fff96b │ │ │ │ - movwcs fp, #27143 @ 0x6a07 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - movwcs lr, #6132 @ 0x17f4 │ │ │ │ - andeq pc, pc, #2 │ │ │ │ - andcs r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - movwls r2, #33283 @ 0x8203 │ │ │ │ - andls r4, ip, #154 @ 0x9a │ │ │ │ - @ instruction: 0xf414b2e2 │ │ │ │ - andls r4, fp, #112, 8 @ 0x70000000 │ │ │ │ - bge 0xbb0730 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fffec9 │ │ │ │ - andcs fp, r1, #3784704 @ 0x39c000 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0032203 │ │ │ │ - tstcs r0, pc, lsl #6 │ │ │ │ - subseq r9, r2, r9, lsl #6 │ │ │ │ - smlattls sl, r3, r2, fp │ │ │ │ - @ instruction: 0xf414930b │ │ │ │ - andls r4, ip, #112, 6 @ 0xc0000001 │ │ │ │ - bge 0x4b0768 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7f69300 │ │ │ │ - @ instruction: 0xf7fffead │ │ │ │ - @ instruction: 0xf7f8b9cb │ │ │ │ - @ instruction: 0xf7fffa43 │ │ │ │ - @ instruction: 0xf8d5b9c7 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, pc │ │ │ │ - andls r2, sl, #25600 @ 0x6400 │ │ │ │ - stmib sp, {r0, r2, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf0022301 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ + blx 0x1446f8 │ │ │ │ + andls pc, ip, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf47f920a │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r9, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + mcr2 7, 6, pc, cr12, cr6, {7} @ │ │ │ │ + stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andls r2, r8, #268435456 @ 0x10000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + movwls fp, #37601 @ 0x92e1 │ │ │ │ + movwcs r0, #82 @ 0x52 │ │ │ │ + andne lr, fp, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf414930a │ │ │ │ + @ instruction: 0xf47f4370 │ │ │ │ + stmdbge r8, {r0, r4, r9, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vmlal.s q8, d0, d1[1] │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + mrc2 7, 5, pc, cr0, cr6, {7} │ │ │ │ + stmiblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1271578 │ │ │ │ + stmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + andgt lr, lr, #3358720 @ 0x334000 │ │ │ │ + stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a3842a │ │ │ │ - bcs 0x273ea8 │ │ │ │ - teqphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x2022b8 │ │ │ │ - ldrthi pc, [r4], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf1a38427 │ │ │ │ + bcs 0x273eb8 │ │ │ │ + teqphi r1, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x2022c8 │ │ │ │ + ldrthi pc, [r1], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa21 │ │ │ │ - movwcs fp, #27045 @ 0x69a5 │ │ │ │ + @ instruction: 0xf7fffa25 │ │ │ │ + movwcs fp, #27048 @ 0x69a8 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, pc │ │ │ │ - andls r2, sl, #25600 @ 0x6400 │ │ │ │ - stmib sp, {r0, r2, r3, sl, ip, pc}^ │ │ │ │ - vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a383f3 │ │ │ │ - bcs 0x273ef4 │ │ │ │ - mrshi pc, SP_fiq @ │ │ │ │ - blcs 0x202304 │ │ │ │ - strhi pc, [fp], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffaa7 │ │ │ │ - movwcs fp, #27008 @ 0x6980 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fff9f3 │ │ │ │ - @ instruction: 0xf8d5b977 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, pc │ │ │ │ - @ instruction: 0xf8cd2b19 │ │ │ │ - strls ip, [sp], #-40 @ 0xffffffd8 │ │ │ │ + andcs r3, r0, r8, lsl #1 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + blcs 0x723e2c │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - @ instruction: 0x83a6f240 │ │ │ │ + mvnshi pc, #64, 4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x11539d8 │ │ │ │ + blcc 0x1153a38 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x376a94 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + bleq 0x376a4c │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf9d0f7f8 │ │ │ │ - ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfebf1604 │ │ │ │ + stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - andls r2, pc, r0, lsl #2 │ │ │ │ - bcs 0x6fb684 │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - stmib sp, {r0, r2, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf9f8f7f8 │ │ │ │ + ldmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ + stmib sp, {r1, r2, r3, sl, fp, sp, lr, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ - @ instruction: 0xf1a28390 │ │ │ │ - blcs 0x274398 │ │ │ │ - adcshi pc, fp, r0, lsl #4 │ │ │ │ - bcs 0x201fa8 │ │ │ │ - strhi pc, [r3, -r0, lsl #4] │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ + @ instruction: 0xf1a383a8 │ │ │ │ + bcs 0x273f50 │ │ │ │ + rschi pc, r5, r0, lsl #4 │ │ │ │ + blcs 0x202360 │ │ │ │ + strhi pc, [r9], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa55 │ │ │ │ - movwcs fp, #26926 @ 0x692e │ │ │ │ + @ instruction: 0xf7fff9d9 │ │ │ │ + movwcs fp, #26972 @ 0x695c │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fff9a1 │ │ │ │ - andcs fp, r0, #606208 @ 0x94000 │ │ │ │ + @ instruction: 0xf8d5e7f4 │ │ │ │ + andcs r2, r0, r8, lsl #1 │ │ │ │ + @ instruction: 0xf8cd2100 │ │ │ │ + bcs 0x72b76c │ │ │ │ + eorsgt pc, ip, sp, asr #17 │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ + orrshi pc, r2, #64, 4 │ │ │ │ + movteq pc, #418 @ 0x1a2 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + bcc 0x115399c │ │ │ │ + vpmax.s8 d2, d0, d5 │ │ │ │ + ldm pc, {r2, r8, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12290 @ 0x3002 @ │ │ │ │ + bleq 0x376ae8 │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf99af7f8 │ │ │ │ - ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svccs 0x0070f414 │ │ │ │ - ldrbthi pc, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ - svceq 0x00ecf014 │ │ │ │ - ldmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x4822f8 │ │ │ │ - ldmdbge r0, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r3, fp, r5, ror #14 │ │ │ │ - andeq r3, fp, fp, asr r7 │ │ │ │ - andeq r3, fp, r7, asr #14 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r2, fp, r5, lsl r9 │ │ │ │ - andeq r3, fp, sp, lsr r7 │ │ │ │ + blx 0x18716a0 │ │ │ │ + ldmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + @ instruction: 0xf9aaf7f8 │ │ │ │ + pushlt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fff9a3 │ │ │ │ + @ instruction: 0xf414b926 │ │ │ │ + @ instruction: 0xf0402f70 │ │ │ │ + @ instruction: 0xf0148478 │ │ │ │ + @ instruction: 0xf47f0fec │ │ │ │ + @ instruction: 0xf004a91e │ │ │ │ + blcc 0xf4344 │ │ │ │ + @ instruction: 0xf63f2b0f │ │ │ │ + andge sl, r1, #24, 18 @ 0x60000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r3, fp, r1, ror r7 │ │ │ │ + andeq r3, fp, pc, asr r7 │ │ │ │ + andeq r3, fp, fp, asr #14 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r2, fp, fp, lsr #18 │ │ │ │ + andeq r3, fp, r1, asr #14 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fff93d │ │ │ │ - stclvs 8, cr11, [fp, #-924]! @ 0xfffffc64 │ │ │ │ + @ instruction: 0xf7fff93b │ │ │ │ + stclvs 8, cr11, [fp, #-960]! @ 0xfffffc40 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ - movwcs pc, #24211 @ 0x5e93 @ │ │ │ │ + movwcs pc, #24221 @ 0x5e9d @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - @ instruction: 0x4628b8dd │ │ │ │ - stc2l 7, cr15, [r2], #972 @ 0x3cc │ │ │ │ - ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi fp, [r8], -r6, ror #17 │ │ │ │ + stc2l 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ + stmialt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ... │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffcad │ │ │ │ - stmdbge r8, {r0, r1, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffcb3 │ │ │ │ + stmdbge r8, {r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - rsclt r4, r3, #805306368 @ 0x30000000 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - movwls r2, #46083 @ 0xb403 │ │ │ │ - strls r2, [sl], #-769 @ 0xfffffcff │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + rsclt r4, r4, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + movwcs r9, #5131 @ 0x140b │ │ │ │ @ instruction: 0xf7fd9308 │ │ │ │ - @ instruction: 0xf7ffffb9 │ │ │ │ - @ instruction: 0xf1b3b8c3 │ │ │ │ + @ instruction: 0xf7ffffbf │ │ │ │ + @ instruction: 0xf1b3b8c8 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2. {d26-d27}, [pc :256], r8 │ │ │ │ + vst2. {d26-d27}, [pc :256]! │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x1b3be4 │ │ │ │ - tstls sl, r2, lsl #6 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x1bfbc0 │ │ │ │ + tstls r8, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r8, r3, lsl #8 │ │ │ │ + andls r4, sl, r3, lsl #8 │ │ │ │ @ instruction: 0xf0009409 │ │ │ │ - vrshl.s8 d8, d17, d16 │ │ │ │ - @ instruction: 0xf5b383d0 │ │ │ │ + vrshl.s8 d8, d16, d16 │ │ │ │ + @ instruction: 0xf5b383cf │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b385af │ │ │ │ + @ instruction: 0xf5b385ae │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ - @ instruction: 0xf5b385a1 │ │ │ │ + @ instruction: 0xf5b385a0 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r8, {r2, r4, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7ffffd3 │ │ │ │ - bcs 0x4a1a40 │ │ │ │ + @ instruction: 0xf7ffffd9 │ │ │ │ + bcs 0x4a1a60 │ │ │ │ movwcs sp, #6411 @ 0x190b │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138309 │ │ │ │ + @ instruction: 0xf0138308 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xf7f2ae75 │ │ │ │ - bcs 0x4b31a4 │ │ │ │ - strdcs sp, [r1, -fp] │ │ │ │ - vpmax.s8 d15, d2, d1 │ │ │ │ - svceq 0x00aaf412 │ │ │ │ - mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - svcvc 0x0060f012 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - orrcs lr, r0, #62128128 @ 0x3b40000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0xbc87c │ │ │ │ - ldmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ - ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #124, 16 @ 0x7c0000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [lr], #980 @ 0x3d4 │ │ │ │ - ldmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f2ae76 │ │ │ │ + stmdbcs pc, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + andcs sp, r1, #4112384 @ 0x3ec000 │ │ │ │ + @ instruction: 0xf412408a │ │ │ │ + @ instruction: 0xf47f0faa │ │ │ │ + @ instruction: 0xf012ae47 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + strb sl, [lr, r1, asr #28]! │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6242 @ 0x1862 │ │ │ │ - ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + movwcs sl, #6301 @ 0x189d │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fffce3 │ │ │ │ - orrcs fp, r0, #2228224 @ 0x220000 │ │ │ │ + @ instruction: 0xf7fffd1f │ │ │ │ + orrcs fp, r0, #6094848 @ 0x5d0000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0xc40c0 │ │ │ │ + stmge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fffd05 │ │ │ │ + orrcs fp, r0, #4390912 @ 0x430000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andsmi r2, ip, r3, lsl #4 │ │ │ │ - @ instruction: 0xf000920a │ │ │ │ - addsmi r8, ip, #-1879048181 @ 0x9000000b │ │ │ │ - stmdage r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0xc40f4 │ │ │ │ + stmdage r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - ldc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ - stmdalt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], sl │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r3, fp, #3 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-8 │ │ │ │ - ldrbthi pc, [r8], #-0 @ │ │ │ │ - adcshi pc, pc, #0, 4 │ │ │ │ - svcvs 0x0074f5b3 │ │ │ │ - strhi pc, [r6], #0 │ │ │ │ - svcvs 0x007cf5b3 │ │ │ │ - ldrbthi pc, [r8], #-0 @ │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - ldmdage r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff18f7f4 │ │ │ │ - svclt 0x00d7f7fe │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #872415235 @ 0x34000003 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x10d42c8 │ │ │ │ - @ instruction: 0x83aaf000 │ │ │ │ - svcvc 0x0040f5b3 │ │ │ │ - svcge 0x00f7f47e │ │ │ │ + stc2l 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ + stmdalt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vst1.8 {d9-d12}, [r4], sl │ │ │ │ - movwcs r6, #576 @ 0x240 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstls r9, ip, lsl #6 │ │ │ │ - strls r9, [r8], #-779 @ 0xfffffcf5 │ │ │ │ - svcge 0x00e5f47e │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr4, cr4, {7} │ │ │ │ - svclt 0x00a7f7fe │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - subsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - movwls r4, #41732 @ 0xa304 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004930b │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f44308 │ │ │ │ - @ instruction: 0xf7fefdc1 │ │ │ │ - @ instruction: 0xf44fbf8e │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x910a4293 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-264 @ 0xfffffef8 │ │ │ │ - mvnhi pc, #0 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - @ instruction: 0xf5b382b5 │ │ │ │ - @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b38451 │ │ │ │ - @ instruction: 0xf0006f78 │ │ │ │ - @ instruction: 0xf5b38443 │ │ │ │ - @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefe9d │ │ │ │ - @ instruction: 0xf44fbf5c │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sl, #28 │ │ │ │ + adcshi pc, r9, #0 │ │ │ │ + @ instruction: 0xf47f429c │ │ │ │ + movwcs sl, #6219 @ 0x184b │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fffd99 │ │ │ │ + vst2.8 {d27-d28}, [pc], fp │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x1b3eac │ │ │ │ - tstls sl, r2, lsl #6 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x1bfd34 │ │ │ │ + tstls r8, r2, lsl #6 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r8, r3, lsl #8 │ │ │ │ + andls r4, sl, r3, lsl #8 │ │ │ │ @ instruction: 0xf0009409 │ │ │ │ - addsmi r8, r3, #939524096 @ 0x38000000 │ │ │ │ - movwhi pc, #4096 @ 0x1000 @ │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 d20, d29, #64 │ │ │ │ + vqshl.s8 q4, q12, q0 │ │ │ │ + @ instruction: 0xf5b382bf │ │ │ │ + @ instruction: 0xf0006f74 │ │ │ │ + @ instruction: 0xf5b38486 │ │ │ │ + @ instruction: 0xf0006f7c │ │ │ │ + @ instruction: 0xf5b38478 │ │ │ │ + @ instruction: 0xf47f6f70 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefdf3 │ │ │ │ - orrcs fp, r0, #50, 30 @ 0xc8 │ │ │ │ - tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ - vsubl.s8 q9, d30, d0 │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffaf60 │ │ │ │ - andcs fp, r1, #774144 @ 0xbd000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r1, #41924 @ 0xa3c4 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb3ae8 │ │ │ │ - strls r9, [r9], #-779 @ 0xfffffcf5 │ │ │ │ - mrc2 7, 0, pc, cr0, cr12, {7} │ │ │ │ - svclt 0x0013f7fe │ │ │ │ - @ instruction: 0xf67f2a0f │ │ │ │ - movwcs sl, #7820 @ 0x1e8c │ │ │ │ - @ instruction: 0xf4134093 │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf013818f │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [lr], -sl, lsr #25 │ │ │ │ - @ instruction: 0xf67f290f │ │ │ │ - movwcs sl, #7804 @ 0x1e7c │ │ │ │ - @ instruction: 0xf413408b │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf013817c │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xe66eac75 │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x5d837c │ │ │ │ - @ instruction: 0xf0000203 │ │ │ │ - addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ - svcge 0x0015f47e │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr14, {7} │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b381cd │ │ │ │ - @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3830 @ 0xef6 │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefc43 │ │ │ │ - andcs fp, r0, #2912 @ 0xb60 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r1, #41924 @ 0xa3c4 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb3bc8 │ │ │ │ - strls r9, [r9], #-779 @ 0xfffffcf5 │ │ │ │ - stc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ - mcrlt 7, 5, pc, cr3, cr14, {7} @ │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r4, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf47e2b00 │ │ │ │ - stmdbge r8, {r3, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefcc3 │ │ │ │ - vmull.p8 , d20, d10 │ │ │ │ - vsubl.u8 , d20, d0 │ │ │ │ - rsceq r1, r6, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf53e930a │ │ │ │ - stmdbge r8, {r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fefbc9 │ │ │ │ - @ instruction: 0xf44fbe72 │ │ │ │ + @ instruction: 0xf7feff1f │ │ │ │ + @ instruction: 0xf44fbfdd │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - addhi pc, r2, #0 │ │ │ │ + bichi pc, sp, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + subhi pc, lr, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - @ instruction: 0xf5b38293 │ │ │ │ + @ instruction: 0xf5b383aa │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ - @ instruction: 0xf3c4ae92 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ - subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - @ instruction: 0xf0042300 │ │ │ │ - @ instruction: 0xf5b2010f │ │ │ │ - vqrdmlsh.s q11, q2, d0[0] │ │ │ │ - movwls r3, #50179 @ 0xc403 │ │ │ │ - movwls r9, #45321 @ 0xb109 │ │ │ │ - @ instruction: 0xf47e9408 │ │ │ │ - stmdbge r8, {r7, r9, sl, fp, sp, pc} │ │ │ │ + movwcs sl, #4093 @ 0xffd │ │ │ │ + movwls r9, #45836 @ 0xb30c │ │ │ │ + movtvs pc, #1028 @ 0x404 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47e2408 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fefcdb │ │ │ │ - stmdbge r8, {r1, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefe5b │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 d16, d13, #64 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d10 │ │ │ │ + movwls r4, #41732 @ 0xa304 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ movwls r1, #50048 @ 0xc380 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - movwls r1, #46020 @ 0xb3c4 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, ip, cr4 @ │ │ │ │ - mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ + strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [fp], #-777 @ 0xfffffcf7 │ │ │ │ + stc2l 7, cr15, [r8, #976] @ 0x3d0 │ │ │ │ + svclt 0x0094f7fe │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d10 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - tstls r8, r3, lsl #8 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049108 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls sl, r3, lsl #8 │ │ │ │ @ instruction: 0xf0009409 │ │ │ │ - vhsub.s8 q4, q8, │ │ │ │ - @ instruction: 0xf5b380f8 │ │ │ │ - @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b382bf │ │ │ │ - @ instruction: 0xf0006f78 │ │ │ │ - @ instruction: 0xf5b382b1 │ │ │ │ - @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmlal.s q11, d16, d1[5] │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefd3d │ │ │ │ - @ instruction: 0xf44fbdfc │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + vst2. {d24-d27}, [pc :128], lr │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + adcshi pc, r5, #0, 4 │ │ │ │ + svcvs 0x0074f5b3 │ │ │ │ + ldrbhi pc, [r1], #-0 @ │ │ │ │ + svcvs 0x0078f5b3 │ │ │ │ + strbhi pc, [r3], #-0 @ │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + svcge 0x00a4f47e │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + sbcscs pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + mcr2 7, 5, pc, cr4, cr4, {7} @ │ │ │ │ + svclt 0x0062f7fe │ │ │ │ + rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x910a4293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf0040110 │ │ │ │ + addmi r0, fp, #15 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-264 @ 0xfffffef8 │ │ │ │ - cmnphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ + strls r9, [r9], #-10 │ │ │ │ + movwhi pc, #57344 @ 0xe000 @ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :128], r2 │ │ │ │ + vst2.8 {d24-d27}, [pc], r1 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr1, cr14, {3} │ │ │ │ + svcge 0x007af47e │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + adcsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ - stcllt 7, cr15, [pc, #1016] @ 0xb4174 │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf816f7a1 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr15, cr14, {7} │ │ │ │ - @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #3968 @ 0xf80 │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ + ldc2l 7, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ + svclt 0x0038f7fe │ │ │ │ + vsubw.s8 q9, , d0 │ │ │ │ + addcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ + andseq pc, r0, #-536870900 @ 0xe000000c │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + svcge 0x0066f47e │ │ │ │ + blt 0xff0b1ad4 │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + movwls r4, #45828 @ 0xb304 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + @ instruction: 0xf00413c4 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf7fc4309 │ │ │ │ + @ instruction: 0xf7fefe17 │ │ │ │ + bcs 0x4a3764 │ │ │ │ + mcrge 6, 4, pc, cr13, cr15, {3} @ │ │ │ │ + addsmi r2, r3, r1, lsl #6 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - rschi pc, r0, r0, asr #32 │ │ │ │ + orrhi pc, pc, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - bcs 0x4ad270 │ │ │ │ - stcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xfc1c0 │ │ │ │ - pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf47f0faa │ │ │ │ - @ instruction: 0xf012ac75 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - ldr sl, [lr, #-3183] @ 0xfffff391 │ │ │ │ - @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #28, 26 @ 0x700 │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ + stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ + stmdbcs pc, {r0, r1, r2, r3, r4, r5, r6, r9, sl, sp, lr, pc} @ │ │ │ │ + mrcge 6, 3, APSR_nzcv, cr13, cr15, {3} │ │ │ │ + addmi r2, fp, r1, lsl #6 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - addshi pc, r7, r0, asr #32 │ │ │ │ + cmnphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ - blcs 0x4ad22c │ │ │ │ - stcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blx 0x13c604 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138089 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [ip], #3029 @ 0xbd5 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2927 @ 0xb6f │ │ │ │ - blt 0xffff1e20 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb1e │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - bichi pc, r0, r0 │ │ │ │ - rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fada2 │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - ldcge 4, cr15, [r5, #504] @ 0x1f8 │ │ │ │ + ldclge 4, cr15, [r7], #-508 @ 0xfffffe04 │ │ │ │ + orrcs lr, r0, #116391936 @ 0x6f00000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + movwcs sl, #7963 @ 0x1f1b │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefc69 │ │ │ │ + orrcs fp, r0, #3504 @ 0xdb0 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0xc43c4 │ │ │ │ + bichi pc, sp, r0 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr12, cr14, {3} │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xf71e42 │ │ │ │ - ldcllt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - ldc2l 7, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ - stcllt 7, cr15, [pc, #-1016] @ 0xb3a84 │ │ │ │ - subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ + mcrr2 7, 15, pc, sl, cr5 @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr12, cr14, {7} │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + movwls r4, #45828 @ 0xb304 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + @ instruction: 0xf00413c4 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf7fc4309 │ │ │ │ + @ instruction: 0xf7fefda7 │ │ │ │ + orrcs fp, r0, #2704 @ 0xa90 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0xc4428 │ │ │ │ + mcrge 4, 6, pc, cr14, cr14, {3} @ │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stc2l 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr0, cr14, {7} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + rsceq r9, r6, #8, 4 @ 0x80000000 │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, ip, #671088640 @ 0x28000000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r1, #46020 @ 0xb3c4 │ │ │ │ + mrcge 5, 5, APSR_nzcv, cr6, cr14, {1} │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0xff4f1c0e │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r9, #-504]! @ 0xfffffe08 │ │ │ │ - movtvs pc, #1103 @ 0x44f @ │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + subcs r8, r0, #536870920 @ 0x20000008 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + vqsub.s8 d4, d16, d3 │ │ │ │ + blcs 0x10d40ac │ │ │ │ + addshi pc, r3, #0 │ │ │ │ + svcvc 0x0040f5b3 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr8, cr14, {3} │ │ │ │ + movwls r2, #49920 @ 0xc300 │ │ │ │ + vst2.8 {d9-d12}, [r4], fp │ │ │ │ + @ instruction: 0xf3c46340 │ │ │ │ + @ instruction: 0xf5b34203 │ │ │ │ + andls r6, sl, #64, 30 @ 0x100 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39208 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9209 │ │ │ │ - stmdbge r8, {r2, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fef8df │ │ │ │ - @ instruction: 0xf44fbd2e │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - addmi r0, fp, #16, 2 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc5b │ │ │ │ - @ instruction: 0xf44fbd1a │ │ │ │ + streq pc, [pc], #-4 @ 0xb3c8c │ │ │ │ + strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + mcrge 4, 4, pc, cr6, cr14, {3} @ │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stc2l 7, cr15, [r2], #976 @ 0x3d0 │ │ │ │ + mcrlt 7, 2, pc, cr8, cr14, {7} @ │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + addseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004930c │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r1, #38084 @ 0x94c4 │ │ │ │ + @ instruction: 0xf7f4940b │ │ │ │ + @ instruction: 0xf7fefc63 │ │ │ │ + @ instruction: 0xf44fbe2f │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91084293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-266 @ 0xfffffef6 │ │ │ │ + sbchi pc, pc, #0 │ │ │ │ + rscshi pc, r8, r0, lsl #4 │ │ │ │ + svcvs 0x0074f5b3 │ │ │ │ + adcshi pc, pc, #0 │ │ │ │ + svcvs 0x0078f5b3 │ │ │ │ + adcshi pc, r1, #0 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + mcrge 4, 2, pc, cr4, cr14, {3} @ │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + rscvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stc2l 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ + mcrlt 7, 0, pc, cr2, cr14, {7} @ │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049108 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls sl, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009409 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :256], r3 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + msrhi SPSR_x, r0 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r2, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 d22, d1, #64 │ │ │ │ + vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc43 │ │ │ │ - movwcs fp, #3330 @ 0xd02 │ │ │ │ - bllt 0x1ef1f18 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #6991 @ 0x1b4f │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefd11 │ │ │ │ - vqdmulh.s , q10, d2[7] │ │ │ │ - stmdbge r8, {r0, r1, r9, lr} │ │ │ │ - strtmi r9, [r8], -r8, lsl #4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r2, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf99cf7f5 │ │ │ │ - ldcllt 7, cr15, [fp], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf7fefc97 │ │ │ │ + vmla.f32 , q15, │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf8532396 │ │ │ │ + @ instruction: 0xf7a11024 │ │ │ │ + @ instruction: 0xf7fef811 │ │ │ │ + blcs 0x4a38b4 │ │ │ │ + ldcge 6, cr15, [pc, #-508]! @ 0xb3ba4 │ │ │ │ + blx 0x13c5a8 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf01380e0 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + ldr sl, [r0, #-3159]! @ 0xfffff3a9 │ │ │ │ + @ instruction: 0xf67f2a0f │ │ │ │ + tstcs r1, lr, lsr #26 │ │ │ │ + vpmax.s8 d15, d2, d1 │ │ │ │ + svceq 0x00aaf412 │ │ │ │ + ldclge 4, cr15, [r3], #-508 @ 0xfffffe04 │ │ │ │ + svcvc 0x0060f012 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + stclge 4, cr15, [sp], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0x4ad25c │ │ │ │ + ldcge 6, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ + blx 0x13c5ec │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf0138097 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + str sl, [lr, #-3086] @ 0xfffff3f2 │ │ │ │ + @ instruction: 0xf67f2b0f │ │ │ │ + andcs sl, r1, #12, 26 @ 0x300 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + addhi pc, r9, r0, asr #32 │ │ │ │ + svcvc 0x0060f013 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + blge 0xff6f101c │ │ │ │ + movwcs lr, #1277 @ 0x4fd │ │ │ │ + bllt 0x1d31e24 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb7c │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - addmi r0, fp, #16, 2 │ │ │ │ - cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r1, r2, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefc05 │ │ │ │ - stmdbge r8, {r2, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - stc2l 7, cr15, [r0], #980 @ 0x3d4 │ │ │ │ - ldclt 7, cr15, [sp], #1016 @ 0x3f8 │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + movwcs fp, #2814 @ 0xafe │ │ │ │ + bllt 0x8f1e30 │ │ │ │ + subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r0 │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - stclge 4, cr15, [r7], #504 @ 0x1f8 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - addcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xffa71f9e │ │ │ │ - stclt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls fp, r9, #805306382 @ 0x3000000e │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs r9, #779 @ 0x30b │ │ │ │ - movwls r9, #33802 @ 0x840a │ │ │ │ - blx 0xfe371fe2 │ │ │ │ - ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7ffad38 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - movwls r2, #38017 @ 0x9481 │ │ │ │ - @ instruction: 0xf7f4940b │ │ │ │ - @ instruction: 0xf7fef8cd │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 d17, d29, #64 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb35 │ │ │ │ - stmdbge r8, {r2, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 d19, d13, #64 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb2b │ │ │ │ - stmdbge r8, {r1, r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb21 │ │ │ │ - stmdbge r8, {r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb17 │ │ │ │ - stmdbge r8, {r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb0d │ │ │ │ - stmdbge r8, {r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefb03 │ │ │ │ - stmdbge r8, {r1, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefaf9 │ │ │ │ - stmdbge r8, {r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - @ instruction: 0xf7fefaef │ │ │ │ - @ instruction: 0xf64fbc2e │ │ │ │ - vsubw.s8 , q0, d15 │ │ │ │ - andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - mrrcge 4, 7, pc, fp, cr14 @ │ │ │ │ - ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, r1, lsl fp │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [r8, #-1]! @ │ │ │ │ - cdp2 2, 11, cr15, cr4, cr6, {0} │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0xb40fc │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r3, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xffeaf7f3 │ │ │ │ - bllt 0xb2114 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0xb4130 │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r3, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xffd0f7f3 │ │ │ │ - bllt 0xffa32148 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - adcspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0xb4164 │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r3, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xffb6f7f3 │ │ │ │ - bllt 0xff3b217c │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - rsbspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0xb4198 │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r3, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff9cf7f3 │ │ │ │ - bllt 0xfed321b0 │ │ │ │ + stcge 4, cr15, [r8, #504]! @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0x43a39208 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf47e9209 │ │ │ │ - stmdbge r8, {r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c7 │ │ │ │ - @ instruction: 0xf44fbb9e │ │ │ │ + @ instruction: 0xf7fefb41 │ │ │ │ + movwcs fp, #7517 @ 0x1d5d │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefd79 │ │ │ │ + @ instruction: 0xf44fbd55 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + @ instruction: 0x81aaf000 │ │ │ │ + rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + @ instruction: 0xf44fad7f │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf00443a3 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - blge 0xff3313f0 │ │ │ │ + ldclge 4, cr15, [r2, #-504]! @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ - bllt 0xfe3b21fc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff1721e4 │ │ │ │ - bllt 0xfe132210 │ │ │ │ + @ instruction: 0xf8e6f7f7 │ │ │ │ + ldclt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ + cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf000428b │ │ │ │ + addsmi r8, r3, #236, 2 @ 0x3b │ │ │ │ + stclge 4, cr15, [r2, #-504]! @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorsne pc, r1, #72351744 @ 0x4500000 │ │ │ │ + rsbsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfeef21f8 │ │ │ │ - bllt 0x1eb2224 │ │ │ │ + stc2l 7, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ + stclt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc :128], r2 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + stclge 4, cr15, [sl, #-504] @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - sbcscc pc, r1, #72351744 @ 0x4500000 │ │ │ │ + addsvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfec7220c │ │ │ │ - bllt 0x1c32238 │ │ │ │ + mcrr2 7, 15, pc, sl, cr4 @ │ │ │ │ + stclt 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + movwcs fp, #2938 @ 0xb7a │ │ │ │ + bllt 0x1571f28 │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefd1f │ │ │ │ + andcs fp, r1, #64256 @ 0xfb00 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eormi pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe9f2220 │ │ │ │ - bllt 0x19b224c │ │ │ │ + ldc2 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ + ldcllt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls sl, r9, #8, 18 @ 0x20000 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldrmi r9, [sl], -fp, lsl #4 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f5940a │ │ │ │ + @ instruction: 0xf7fef9a3 │ │ │ │ + movwcs fp, #3297 @ 0xce1 │ │ │ │ + bllt 0x1f71f70 │ │ │ │ + cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf000428b │ │ │ │ + addsmi r8, r3, #80, 2 │ │ │ │ + stcge 4, cr15, [ip, #-504] @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - sbcmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ + addeq pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe772234 │ │ │ │ - bllt 0x1732260 │ │ │ │ + stc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ + stcllt 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefce7 │ │ │ │ + @ instruction: 0xf44fbcc3 │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + @ instruction: 0x81a3f000 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 q9, d16, d1 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefbed │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + rsclt r4, r4, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + movwcs r9, #1035 @ 0x40b │ │ │ │ + @ instruction: 0xf7fd9308 │ │ │ │ + @ instruction: 0xf7fefb91 │ │ │ │ + blcs 0xe3264 │ │ │ │ + ldcge 4, cr15, [pc, #-248]! @ 0xb3f08 │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorsvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe4f2248 │ │ │ │ - bllt 0x14b2274 │ │ │ │ + addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #33291 @ 0x820b │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwmi lr, #39373 @ 0x99cd │ │ │ │ + @ instruction: 0xf8d4f7f4 │ │ │ │ + stclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - addne pc, r5, #72351744 @ 0x4500000 │ │ │ │ + adcsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe27225c │ │ │ │ - bllt 0x1232288 │ │ │ │ + blx 0xff200a │ │ │ │ + ldcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorsvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + addscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1ff2270 │ │ │ │ - bllt 0xfb229c │ │ │ │ + blx 0xd7201e │ │ │ │ + ldcllt 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ + eorscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1d72284 │ │ │ │ - bllt 0xd322b0 │ │ │ │ + blx 0xaf2032 │ │ │ │ + stcllt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - sbcsne pc, r9, #72351744 @ 0x4500000 │ │ │ │ + rscscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1af2298 │ │ │ │ - bllt 0xab22c4 │ │ │ │ + blx 0x872046 │ │ │ │ + mrrclt 7, 15, pc, ip, cr14 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorcs pc, sp, #72351744 @ 0x4500000 │ │ │ │ + sbcspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x18722ac │ │ │ │ - bllt 0x8322d8 │ │ │ │ + blx 0x5f205a │ │ │ │ + mrrclt 7, 15, pc, r2, cr14 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbspl pc, r5, #72351744 @ 0x4500000 │ │ │ │ + sbcscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x15f22c0 │ │ │ │ - bllt 0x5b22ec │ │ │ │ + blx 0x37206e │ │ │ │ + mcrrlt 7, 15, pc, r8, cr14 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - sbcpl pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x13722d4 │ │ │ │ - bllt 0x332300 │ │ │ │ + blx 0xf2082 │ │ │ │ + ldclt 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + rsbspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x10f22e8 │ │ │ │ - blt 0xb2314 │ │ │ │ + blx 0xffe72094 │ │ │ │ + ldclt 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ + movwvc pc, #63055 @ 0xf64f @ │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vsubl.s8 q9, d0, d14 │ │ │ │ + eormi r0, r3, r0, asr #4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + blmi 0xff59f264 │ │ │ │ + blls 0x50e14c │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0010300 │ │ │ │ + vqrshl.s8 q4, , q3 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6444628 │ │ │ │ + vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d7, d5 │ │ │ │ + vsubl.s8 q11, d0, d5 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [fp, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049508 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39409 │ │ │ │ + @ instruction: 0xf7fefff1 │ │ │ │ + stmdbge r8, {r0, r2, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6444628 │ │ │ │ + vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d7, d5 │ │ │ │ + vmlal.s q11, d0, d1[3] │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [fp, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049508 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39409 │ │ │ │ + @ instruction: 0xf7feffd7 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6444628 │ │ │ │ + vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d7, d5 │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [fp, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049508 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39409 │ │ │ │ + @ instruction: 0xf7feffbd │ │ │ │ + stmdbge r8, {r0, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6444628 │ │ │ │ + vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d7, d5 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [fp, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049508 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39409 │ │ │ │ + @ instruction: 0xf7feffa3 │ │ │ │ + @ instruction: 0xf44fbbb7 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf00443a3 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + blge 0xff9713d4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorseq pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xe722fc │ │ │ │ - blt 0xffe32328 │ │ │ │ + @ instruction: 0xf9cef7f6 │ │ │ │ + bllt 0xfe9f21e0 │ │ │ │ + movtvs pc, #1103 @ 0x44f @ │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0x43a39208 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf47e9209 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefc89 │ │ │ │ + stmdbge r8, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefac9 │ │ │ │ + stmdbge r8, {r0, r1, r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefabf │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefab5 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 q10, d0, d21 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefaab │ │ │ │ + stmdbge r8, {r0, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa97 │ │ │ │ + stmdbge r8, {r0, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 , d16, d5 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa8d │ │ │ │ + stmdbge r8, {r0, r1, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmvn.i32 d23, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa83 │ │ │ │ + stmdbge r8, {r0, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa79 │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa6f │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 q9, d0, d29 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa65 │ │ │ │ + stmdbge r8, {r0, r1, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa5b │ │ │ │ + stmdbge r8, {r0, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa51 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa47 │ │ │ │ + stmdbge r8, {r0, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa3d │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + @ instruction: 0xf7fefa33 │ │ │ │ + tstcs r0, #987136 @ 0xf1000 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcvc 0x0080f1b2 │ │ │ │ + vhadd.s8 , q0, │ │ │ │ + bcs 0xd4610 │ │ │ │ + rschi pc, lr, r0 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + b 0x1b4cf0 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vrhadd.s8 q4, q0, q8 │ │ │ │ + @ instruction: 0xf5b381a5 │ │ │ │ + @ instruction: 0xf0001f00 │ │ │ │ + vand q4, q8, q0 │ │ │ │ + blcs 0xd4c90 │ │ │ │ + subshi pc, sp, #0 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x194dec │ │ │ │ + adcshi pc, r0, #0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + @ instruction: 0xf41482c7 │ │ │ │ + @ instruction: 0xf0410200 │ │ │ │ + vmla.i q12, q2, d2[6] │ │ │ │ + andls r5, ip, #0, 6 │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf4142303 │ │ │ │ + movwls r4, #45680 @ 0xb270 │ │ │ │ + bge 0xffaf15c8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - sbcseq pc, sp, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xbf2310 │ │ │ │ - blt 0xffbb233c │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b8f4c │ │ │ │ - @ instruction: 0xf1b20203 │ │ │ │ - suble r7, r1, r0, lsl #31 │ │ │ │ - adchi pc, ip, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - addcs r8, r0, #239 @ 0xef │ │ │ │ - rsbeq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - msrhi SPSR_c, r0 │ │ │ │ - @ instruction: 0x81a6f200 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - bicshi pc, r1, r0 │ │ │ │ - subhi pc, r2, #0, 4 │ │ │ │ + stc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ + blt 0xfeb323d4 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + vst2.16 {d11-d12}, [r4 :128] │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorle r0, r1, r0, lsl #30 │ │ │ │ + movwhi pc, #25088 @ 0x6200 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vmov.i32 q12, #52736 @ 0x0000ce00 │ │ │ │ - bcs 0x138c90 │ │ │ │ - addshi pc, r5, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x114e5c │ │ │ │ - sbchi pc, r8, #0 │ │ │ │ - andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbhi pc, r4, r1, asr #32 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #33292 @ 0x820c │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0xf47e9309 │ │ │ │ - stmdbge r8, {r1, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefcff │ │ │ │ - movwcs fp, #2723 @ 0xaa3 │ │ │ │ - stmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - vhadd.s8 d13, d0, d18 │ │ │ │ - blcs 0xd5004 │ │ │ │ - orrshi pc, fp, #0 │ │ │ │ - rsceq r0, r2, #1622016 @ 0x18c000 │ │ │ │ - cmpphi r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - movweq pc, #28675 @ 0x7003 @ │ │ │ │ - blcs 0x243000 │ │ │ │ - movthi pc, #45569 @ 0xb201 @ │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r5, fp, r9, ror #20 │ │ │ │ - andeq r5, fp, fp, lsr #22 │ │ │ │ - strheq r4, [fp], -fp │ │ │ │ - andeq r5, fp, r3, ror #22 │ │ │ │ - andeq r5, fp, sp, lsr #20 │ │ │ │ - strdeq r5, [fp], -fp │ │ │ │ - @ instruction: 0x000b55bd │ │ │ │ + stmdbeq r3!, {r1, r3, r4, r7, r8, r9, pc}^ │ │ │ │ + setend be │ │ │ │ + @ instruction: 0xf0038157 │ │ │ │ + blcc 0xf5020 │ │ │ │ + vqdmulh.s d2, d1, d6 │ │ │ │ + andge r8, r1, #1677721601 @ 0x64000001 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r5, fp, pc, lsl #21 │ │ │ │ + andeq r5, fp, r7, asr fp │ │ │ │ + andeq r4, fp, r5, asr #1 │ │ │ │ + andeq r5, fp, pc, lsl #23 │ │ │ │ + andeq r5, fp, r1, asr sl │ │ │ │ + andeq r5, fp, sp, lsl r6 │ │ │ │ + ldrdeq r5, [fp], -r3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svceq 0x0080f414 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d12 │ │ │ │ andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf04f920b │ │ │ │ + @ instruction: 0xf04f920d │ │ │ │ svclt 0x000b0401 │ │ │ │ adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movwls r9, #33792 @ 0x8400 │ │ │ │ - ldc2 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ - blt 0x157246c │ │ │ │ + ldc2 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ + blt 0x1732474 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andls r0, ip, #82 @ 0x52 │ │ │ │ - andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r3, #33795 @ 0x8403 │ │ │ │ - @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7feff19 │ │ │ │ - movwcs fp, #2615 @ 0xa37 │ │ │ │ - stmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #33508 @ 0x82e4 │ │ │ │ + @ instruction: 0xf7f5940b │ │ │ │ + @ instruction: 0xf7feff21 │ │ │ │ + movwcs fp, #2622 @ 0xa3e │ │ │ │ + ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #434176 @ 0x6a000 │ │ │ │ + addcs sl, r0, #462848 @ 0x71000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ rschi pc, r5, #0 │ │ │ │ - ldrhi pc, [r4, #-512] @ 0xfffffe00 │ │ │ │ + ldrhi pc, [r5, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256], r1 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], r2 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ ldrbhi pc, [r0, #-0]! @ │ │ │ │ ldrbhi pc, [r3, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmax.s8 d8, d16, d13 │ │ │ │ - subcs r8, r0, #242221056 @ 0xe700000 │ │ │ │ + vmax.s8 d8, d16, d14 │ │ │ │ + subcs r8, r0, #232, 12 @ 0xe800000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #18350080 @ 0x1180000 │ │ │ │ + rsbcs r8, r0, #20185088 @ 0x1340000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #22282240 @ 0x1540000 │ │ │ │ + eorcs r8, r0, #92, 14 @ 0x1700000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621aa36 │ │ │ │ + @ instruction: 0x4621aa3d │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - @ instruction: 0xf8d5fb89 │ │ │ │ + @ instruction: 0xf8d5fb83 │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1b72514 │ │ │ │ - stmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - vsubw.u8 , q2, d13 │ │ │ │ - movwls r4, #41731 @ 0xa303 │ │ │ │ + blx 0x1d7251c │ │ │ │ + ldmiblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d12 │ │ │ │ movwls r3, #37635 @ 0x9303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ + movwls r4, #41731 @ 0xa303 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubw.u8 , q2, d13 │ │ │ │ @ instruction: 0xf3c45342 │ │ │ │ - blcc 0x10b564 │ │ │ │ + blcc 0x10b56c │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r5, r6, r9, pc}^ @ │ │ │ │ rsbseq pc, r0, #19 │ │ │ │ mvnseq r0, sl, lsl #5 │ │ │ │ eorseq r0, r1, r6, asr #32 │ │ │ │ andeq r0, r7, ip, lsl r0 │ │ │ │ - addsvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + adcvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mvnvs pc, #73400320 @ 0x4600000 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcfb │ │ │ │ - vmul.i8 d27, d22, d23 │ │ │ │ + @ instruction: 0xf7fefd03 │ │ │ │ + vmul.i8 d27, d22, d30 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ vhsub.s8 d16, d6, d10 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - stc2l 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - stmiblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [lr], #980 @ 0x3d4 │ │ │ │ + stmiblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ adcseq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movtne pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcd1 │ │ │ │ - vst2.32 {d11,d13}, [r4]! │ │ │ │ + @ instruction: 0xf7fefcd9 │ │ │ │ + vst2.32 {d11,d13}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf644247f │ │ │ │ vmov.i64 d22, #0x0000000000ff00ff │ │ │ │ @ instruction: 0xf5b40e05 │ │ │ │ svclt 0x00142f5d │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ svclt 0x0008459c │ │ │ │ @ instruction: 0xf7f54672 │ │ │ │ - @ instruction: 0xf7fefcb7 │ │ │ │ - vbic.i16 , #195 @ 0x00c3 │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - andls r5, sp, #0, 6 │ │ │ │ - vaddw.u8 , q2, d12 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - andls r0, r9, #-1073741821 @ 0xc0000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - tstls fp, r3, lsl #4 │ │ │ │ - andls r0, sl, #1879048194 @ 0x70000002 │ │ │ │ - bcs 0x4a96b0 │ │ │ │ + @ instruction: 0xf7fefcbf │ │ │ │ + vbic.i16 , #202 @ 0x00ca │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + andls r5, ip, #0, 6 │ │ │ │ + vaddw.u8 , q2, d11 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + movwls r4, #33027 @ 0x8103 │ │ │ │ + eoreq r9, r7, #1073741826 @ 0x40000002 │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ + tstls sp, sl, lsl #4 │ │ │ │ + bcs 0x4a96b8 │ │ │ │ vst4.8 {d13-d16}, [r4 :128], r7 │ │ │ │ @ instruction: 0xf5b4247f │ │ │ │ svclt 0x00142f5d │ │ │ │ strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ vcge.s8 d27, d6, d11 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ movwcs r0, #522 @ 0x20a │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefd43 │ │ │ │ - vmla.i8 , q3, │ │ │ │ + @ instruction: 0xf7fefd4b │ │ │ │ + vmul.i8 , q3, q0 │ │ │ │ vaddw.s8 , q8, d25 │ │ │ │ vrhadd.s8 d16, d6, d10 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - blcs 0xb4ec0 │ │ │ │ + blcs 0xb4ec8 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefd2f │ │ │ │ - blcs 0xe2b84 │ │ │ │ - stclge 4, cr15, [sl], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fefd37 │ │ │ │ + blcs 0xe2ba8 │ │ │ │ + stclge 4, cr15, [sp], {126} @ 0x7e │ │ │ │ @ instruction: 0xf6442401 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ ldrb r0, [sl, r5, lsl #4] │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ msrhi SPSR_sc, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldmdbge r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x196228 │ │ │ │ - ldrbthi pc, [r1], r0 @ │ │ │ │ + bcs 0x19624c │ │ │ │ + ldrbthi pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - eoreq r8, r6, #262144000 @ 0xfa00000 │ │ │ │ - ldrhi pc, [fp, -r0, lsl #2] │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ + eoreq r8, r6, #262144 @ 0x40000 │ │ │ │ + strhi pc, [r2, -r0, lsl #2]! │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stmib sp, {r2, r5, r6, r7, r9}^ │ │ │ │ - @ instruction: 0xf53e2309 │ │ │ │ - stmdbge r8, {r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf53e320a │ │ │ │ + stmdbge r8, {r0, r1, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef931 │ │ │ │ - @ instruction: 0xf3c4b8fe │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - andls r5, sp, #0, 6 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf7fef939 │ │ │ │ + @ instruction: 0xf3c4b905 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r5, ip, #0, 6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ + andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - eoreq r9, r2, #-1342177280 @ 0xb0000000 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + eoreq r9, r2, #-805306368 @ 0xd0000000 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcd7 │ │ │ │ - vtst.8 , q11, │ │ │ │ + @ instruction: 0xf7fefcdf │ │ │ │ + vadd.i8 , q11, q10 │ │ │ │ vsra.s64 d16, d21, #64 │ │ │ │ vrhadd.s8 d16, d6, d10 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ - blcs 0xb4f98 │ │ │ │ + blcs 0xb4fa0 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcc3 │ │ │ │ - vmul.i , q10, d1[2] │ │ │ │ - @ instruction: 0xf3c41341 │ │ │ │ - movwls r5, #56320 @ 0xdc00 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf7fefccb │ │ │ │ + @ instruction: 0xf3c4b8d0 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + movwls r5, #52224 @ 0xcc00 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r3, #41731 @ 0xa303 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004930c │ │ │ │ + @ instruction: 0xf004930a │ │ │ │ movwls r0, #45839 @ 0xb30f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r1, #54081 @ 0xd341 │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ vand d29, d6, d3 │ │ │ │ vmov.i64 d16, #0x00000000ff0000ff │ │ │ │ vceq.f32 d16, d6, d10 │ │ │ │ vsubl.s8 q8, d16, d29 │ │ │ │ strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefc99 │ │ │ │ - @ instruction: 0xf646b89f │ │ │ │ - vrshr.s64 d23, d13, #64 │ │ │ │ + @ instruction: 0xf7fefca1 │ │ │ │ + @ instruction: 0xf646b8a6 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf646020a │ │ │ │ - vqdmlal.s q11, d16, d1[6] │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - stc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ - stmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ + ldmlt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - popge {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r4, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x195220 │ │ │ │ - addshi pc, sp, #0 │ │ │ │ + bcs 0x19522c │ │ │ │ + addshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - @ instruction: 0x462182b8 │ │ │ │ + @ instruction: 0x462182b9 │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - eoreq pc, r3, #3883008 @ 0x3b4000 │ │ │ │ - teqphi r2, #0, 2 @ p-variant is OBSOLETE │ │ │ │ + eoreq pc, r3, #3817472 @ 0x3a4000 │ │ │ │ + teqphi r3, #0, 2 @ p-variant is OBSOLETE │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefac7 │ │ │ │ - vmul.i , q2, d3[6] │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - andls r5, sp, #0, 24 │ │ │ │ + @ instruction: 0xf7fefacf │ │ │ │ + vmvn.i16 , #194 @ 0x00c2 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r5, ip, #0, 24 │ │ │ │ vsubl.u8 q8, d4, d17 │ │ │ │ - @ instruction: 0xf8cd4203 │ │ │ │ - andls ip, r9, #32 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf8cd3203 │ │ │ │ + andls ip, sl, #32 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strle r9, [ip], #-523 @ 0xfffffdf5 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + strle r9, [ip], #-525 @ 0xfffffdf3 │ │ │ │ strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefc43 │ │ │ │ - vst2.16 {d11-d12}, [r4], r9 │ │ │ │ + @ instruction: 0xf7fefc4b │ │ │ │ + vst2.16 {d11-d12}, [r4 :64], r0 │ │ │ │ stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, sp} │ │ │ │ svccs 0x005df5b4 │ │ │ │ ldrtvs pc, [r5], #-1604 @ 0xfffff9bc @ │ │ │ │ streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf1bc4628 │ │ │ │ svclt 0x00080f00 │ │ │ │ @ instruction: 0xf7f54622 │ │ │ │ - @ instruction: 0xf7fefc29 │ │ │ │ - strtmi fp, [r1], -pc, lsr #16 │ │ │ │ + @ instruction: 0xf7fefc31 │ │ │ │ + @ instruction: 0x4621b836 │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - vst2. {d31,d33}, [pc :64], r7 │ │ │ │ + vst2. {d31,d33}, [pc :64], r3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a85a │ │ │ │ + @ instruction: 0xf8d5a861 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf892f7f7 │ │ │ │ - ldmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf89af7f7 │ │ │ │ + ldmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf85ef7fc │ │ │ │ - ldmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf866f7fc │ │ │ │ + ldmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b8f7f2 │ │ │ │ + @ instruction: 0xf9b4f7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004023 │ │ │ │ @ instruction: 0xf5b3809c │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a83a │ │ │ │ + @ instruction: 0xf8d5a841 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf872f7f7 │ │ │ │ - svclt 0x00f6f7fd │ │ │ │ + @ instruction: 0xf87af7f7 │ │ │ │ + svclt 0x00fdf7fd │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f29207 │ │ │ │ - vst2.32 {d31,d33}, [pc :64]! │ │ │ │ + vst2.32 {d31,d33}, [pc :64], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - bls 0x2a897c │ │ │ │ + bls 0x2a8984 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdage r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf858f7f7 │ │ │ │ - svclt 0x00dcf7fd │ │ │ │ + @ instruction: 0xf860f7f7 │ │ │ │ + svclt 0x00e3f7fd │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf966f7f7 │ │ │ │ - svclt 0x00d7f7fd │ │ │ │ + @ instruction: 0xf96ef7f7 │ │ │ │ + svclt 0x00def7fd │ │ │ │ eorseq pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x03adf246 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfb05 │ │ │ │ - vqrdmlsh.s , q10, d1[0] │ │ │ │ - blcs 0x1396a0 │ │ │ │ - blcs 0x1a8a14 │ │ │ │ - ldrhi pc, [fp, #-0] │ │ │ │ + @ instruction: 0xf7fdfb0d │ │ │ │ + vqrdmlsh.s , q10, d0[2] │ │ │ │ + blcs 0x1396a8 │ │ │ │ + blcs 0x1a8a1c │ │ │ │ + strhi pc, [r2, #-0]! │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - eoreq r8, r2, #155189248 @ 0x9400000 │ │ │ │ - ldrhi pc, [r2, #-256]! @ 0xffffff00 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ + eoreq r8, r2, #44, 10 @ 0xb000000 │ │ │ │ + ldrhi pc, [r9, #-256]! @ 0xffffff00 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf53d02e3 │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdf985 │ │ │ │ - strtmi fp, [r1], -r0, lsr #31 │ │ │ │ + @ instruction: 0xf7fdf98d │ │ │ │ + strtmi fp, [r1], -r7, lsr #31 │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - rsceq pc, r6, #2113536 @ 0x204000 │ │ │ │ - svcge 0x00d1f57d │ │ │ │ + rsceq pc, r6, #2048000 @ 0x1f4000 │ │ │ │ + svcge 0x00d8f57d │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xffaaf7f6 │ │ │ │ - svclt 0x0092f7fd │ │ │ │ + @ instruction: 0xffb2f7f6 │ │ │ │ + svclt 0x0099f7fd │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - svcge 0x00c7f47d │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + svcge 0x00cef47d │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - movwls r9, #33293 @ 0x820d │ │ │ │ - mrsls r2, R11_fiq │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + tstls fp, ip, lsl #4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwls r2, #33024 @ 0x8100 │ │ │ │ + vaddw.u8 , q2, d10 │ │ │ │ + andls r1, r9, #1073741840 @ 0x40000010 │ │ │ │ ldreq pc, [lr], #1044 @ 0x414 │ │ │ │ - @ instruction: 0xf0009209 │ │ │ │ - @ instruction: 0xf5b48503 │ │ │ │ + @ instruction: 0xf000910d │ │ │ │ + @ instruction: 0xf5b4850a │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - strcs sl, [r1], #-4014 @ 0xfffff052 │ │ │ │ + strcs sl, [r1], #-4021 @ 0xfffff04b │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfb19 │ │ │ │ - stmdbge r8, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfb21 │ │ │ │ + stmdbge r8, {r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfff3 │ │ │ │ - strcs fp, [r1], #-3940 @ 0xfffff09c │ │ │ │ + @ instruction: 0xf7fdfffb │ │ │ │ + strcs fp, [r1], #-3947 @ 0xfffff095 │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe772a3c │ │ │ │ - svclt 0x0056f7fd │ │ │ │ + blx 0xfe972a44 │ │ │ │ + svclt 0x005df7fd │ │ │ │ strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfa8d │ │ │ │ - stmdbge r8, {r0, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfa95 │ │ │ │ + stmdbge r8, {r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfdeb │ │ │ │ - @ instruction: 0xf404bf43 │ │ │ │ + @ instruction: 0xf7fdfdf3 │ │ │ │ + @ instruction: 0xf404bf4a │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ eorle r0, r4, r0, lsl #30 │ │ │ │ - ldrbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ + ldrbhi pc, [r8, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - rsceq r8, r3, #116, 10 @ 0x1d000000 │ │ │ │ - ldrbhi pc, [r2], -r0, lsl #2 @ │ │ │ │ + rsceq r8, r3, #515899392 @ 0x1ec00000 │ │ │ │ + strbthi pc, [r2], -r0, lsl #2 @ │ │ │ │ cmnpvs r6, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - @ instruction: 0xf5b3866c │ │ │ │ + @ instruction: 0xf5b3867c │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - blcs 0x10d64a8 │ │ │ │ - svcge 0x0063f47d │ │ │ │ + blcs 0x10d64f0 │ │ │ │ + svcge 0x006af47d │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - streq pc, [pc, #-4] @ 0xb4acc │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049508 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [sl, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fdfed3 │ │ │ │ - vmov.f32 d27, #-0.203125 @ 0xbe500000 │ │ │ │ + @ instruction: 0xf7fdfedb │ │ │ │ + @ instruction: 0xf3c4bf21 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ - stmdbge r8, {r0, r6, r9, ip} │ │ │ │ - strtmi r9, [r8], -sp, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ - vhsub.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ - @ instruction: 0xf0040205 │ │ │ │ - movwls r0, #33807 @ 0x840f │ │ │ │ - @ instruction: 0xf7f5940b │ │ │ │ - @ instruction: 0xf7fdfaf5 │ │ │ │ - stmdbeq r2!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + strtmi r2, [r8], -r3, lsl #4 │ │ │ │ + stmdbge r8, {r2, r3, r9, ip, pc} │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [sl, #-776] @ 0xfffffcf8 │ │ │ │ + streq pc, [pc, #-4] @ 0xb4b10 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r1, [r9, #-1089] @ 0xfffffbbf │ │ │ │ + @ instruction: 0xf7f5940d │ │ │ │ + @ instruction: 0xf7fdfafd │ │ │ │ + stmdbeq r2!, {r1, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r7], #-736 @ 0xfffffd20 │ │ │ │ andeq pc, r7, #2 │ │ │ │ @ instruction: 0xf63d2a07 │ │ │ │ - movwge sl, #7980 @ 0x1f2c │ │ │ │ + movwge sl, #7987 @ 0x1f33 │ │ │ │ @ instruction: 0xf022f853 │ │ │ │ + andeq r4, fp, r5, ror #25 │ │ │ │ + muleq fp, sp, r9 │ │ │ │ + andeq r4, fp, r1, lsr #25 │ │ │ │ + muleq fp, sp, r9 │ │ │ │ + andeq r4, fp, r3, asr #24 │ │ │ │ + andeq r4, fp, r9, lsl #24 │ │ │ │ ldrdeq r4, [fp], -fp │ │ │ │ - andeq r2, fp, r7, lsl #19 │ │ │ │ - muleq fp, r7, ip │ │ │ │ - andeq r2, fp, r7, lsl #19 │ │ │ │ - andeq r4, fp, r9, lsr ip │ │ │ │ - strdeq r4, [fp], -pc @ │ │ │ │ - ldrdeq r4, [fp], -r1 │ │ │ │ - muleq fp, pc, fp @ │ │ │ │ + andeq r4, fp, r9, lsr #23 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vst1.8 {d25-d28}, [pc], ip │ │ │ │ + vst1.8 {d25-d28}, [pc]! │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - tstcs r0, r0, asr #4 │ │ │ │ - stmib sp, {r0, sp}^ │ │ │ │ - @ instruction: 0xf0040108 │ │ │ │ - andsmi r0, r4, pc, lsl #2 │ │ │ │ - rsbsle r9, r4, fp, lsl #2 │ │ │ │ - svceq 0x0080f5b4 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr15, cr13, {3} │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdf9ff │ │ │ │ - @ instruction: 0xf3c4bebb │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ + vmlal.u q8, d4, d0[0] │ │ │ │ + andcs r1, r1, r4, asr #3 │ │ │ │ + @ instruction: 0xf004910c │ │ │ │ + tstls fp, pc, lsl #2 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstls sl, r4, lsl r0 │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ + @ instruction: 0xf5b4d074 │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + stmdbge r8, {r0, r2, r8, r9, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vmlal.s q8, d0, d1[1] │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + blx 0x272b7c │ │ │ │ + mcrlt 7, 6, pc, cr1, cr13, {7} @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - movwcs r2, #4873 @ 0x1309 │ │ │ │ - strtmi r0, [r8], -r1, ror #4 │ │ │ │ - stmdbge r8, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ - movwls sl, #2312 @ 0x908 │ │ │ │ - blx 0xd72ba0 │ │ │ │ - mcrlt 7, 5, pc, cr3, cr13, {7} @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf7f49200 │ │ │ │ - @ instruction: 0xf7fdfa1b │ │ │ │ - vmull.p8 , d20, d12 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - @ instruction: 0xf4142303 │ │ │ │ - stmib sp, {r7, sl}^ │ │ │ │ - svclt 0x00092309 │ │ │ │ - strcs r2, [r0], #-769 @ 0xfffffcff │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ + rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ + svclt 0x00594628 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ - movwcs fp, #7966 @ 0x1f1e │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf9fef7f4 │ │ │ │ - mcrlt 7, 3, pc, cr15, cr13, {7} @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - movwcs fp, #3862 @ 0xf16 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdf9e5 │ │ │ │ - movwcs fp, #7766 @ 0x1e56 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdf98d │ │ │ │ - strcs fp, [r1], #-3657 @ 0xfffff1b7 │ │ │ │ - andcs r2, r2, #0, 6 │ │ │ │ + @ instruction: 0xf7fdfa39 │ │ │ │ + @ instruction: 0xf004bea9 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ + @ instruction: 0xf414320a │ │ │ │ + smlalbble r0, r9, r0, r3 │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + blx 0x972bd8 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [r0], #1044 @ 0x414 │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ + movwcs fp, #7945 @ 0x1f09 │ │ │ │ + stmdbge r8, {sl, sp} │ │ │ │ + svclt 0x001e461a │ │ │ │ + andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdf9cf │ │ │ │ - @ instruction: 0xf44fbe40 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, asr #6 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ + @ instruction: 0xf7fdfa05 │ │ │ │ + @ instruction: 0xf004be75 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - eorle r2, r7, r8, lsl #8 │ │ │ │ - bichi pc, r7, #0, 4 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b383fb │ │ │ │ - @ instruction: 0xf47d7f00 │ │ │ │ - movwcs sl, #3678 @ 0xe5e │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdff69 │ │ │ │ - @ instruction: 0xf640be1e │ │ │ │ - eormi r6, r3, pc, lsl #6 │ │ │ │ - ldrthi pc, [r9], #0 @ │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf414320a │ │ │ │ + stmdbge r8, {r7, r8, r9} │ │ │ │ + movwcs fp, #3862 @ 0xf16 │ │ │ │ + andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + movwls r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf9ecf7f4 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf994f7f5 │ │ │ │ + mcrlt 7, 2, pc, cr15, cr13, {7} @ │ │ │ │ + movwcs r2, #1025 @ 0x401 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf9d6f7f4 │ │ │ │ + mcrlt 7, 2, pc, cr6, cr13, {7} @ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + @ instruction: 0xf5b33203 │ │ │ │ + andls r0, r8, #128, 30 @ 0x200 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r9, #3358720 @ 0x334000 │ │ │ │ + vhadd.s8 d13, d0, d23 │ │ │ │ + blcs 0xd5c00 │ │ │ │ + strhi pc, [r1], #-0 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mcrge 4, 2, pc, cr13, cr13, {3} @ │ │ │ │ - ldmdavs sl, {r2, r5, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, r1, lsl fp │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibge r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - andslt r4, r3, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00def7fa │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + mcrge 4, 3, pc, cr4, cr13, {3} @ │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff4af7f3 │ │ │ │ - ldcllt 7, cr15, [pc, #1012]! @ 0xb5110 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffa6f7f1 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae2a │ │ │ │ - blcs 0x700f5c │ │ │ │ - @ instruction: 0xf1a3d97c │ │ │ │ - bcs 0x275644 │ │ │ │ - stclge 6, cr15, [r5, #-248]! @ 0xffffff08 │ │ │ │ - blcs 0x203a54 │ │ │ │ - sbchi pc, r0, r0, lsl #4 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - strbgt ip, [r6], r2, asr #5 │ │ │ │ - strtmi ip, [r1], -r4, asr #9 │ │ │ │ + @ instruction: 0xff70f7f3 │ │ │ │ + mcrlt 7, 1, pc, cr4, cr13, {7} @ │ │ │ │ + movwvs pc, #63040 @ 0xf640 @ │ │ │ │ + @ instruction: 0xf0004023 │ │ │ │ + @ instruction: 0xf5b384c8 │ │ │ │ + @ instruction: 0xf47d7f00 │ │ │ │ + blmi 0xfe9e0648 │ │ │ │ + blls 0x50ed68 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47f0300 │ │ │ │ + @ instruction: 0x4628a9f2 │ │ │ │ + pop {r0, r1, r4, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa40f0 │ │ │ │ + movwcs fp, #12261 @ 0x2fe5 │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdff51 │ │ │ │ + strtmi fp, [r1], -r5, lsl #28 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf44fff87 │ │ │ │ + @ instruction: 0xf44fffa1 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 0, pc, cr11, cr13, {3} @ │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr0, cr13, {3} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble pc!, {r0, r3, r4, r8, r9, fp, sp} @ │ │ │ │ + ldmdble ip!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x11602a0 │ │ │ │ - ldmdale r1, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - mcrrmi 14, 4, r4, ip, cr14 │ │ │ │ - @ instruction: 0x46215252 │ │ │ │ - andls sl, r7, #8, 16 @ 0x80000 │ │ │ │ - @ instruction: 0xff68f7f1 │ │ │ │ + blcc 0x11602ec │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r6, r7, pc}^ @ │ │ │ │ + sbcgt pc, r2, #3 │ │ │ │ + strbgt ip, [r4], #1734 @ 0x6c6 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff82f7f1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eormi r9, r3, r7, lsl #20 │ │ │ │ - @ instruction: 0xf5b3d015 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5adea │ │ │ │ - blcs 0x700fdc │ │ │ │ - @ instruction: 0xf1a3d974 │ │ │ │ - bcs 0x2756c4 │ │ │ │ - stcge 6, cr15, [r5, #-248]! @ 0xffffff08 │ │ │ │ - blcs 0x203ad4 │ │ │ │ - addhi pc, ip, r0, lsl #4 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stmhi r8, {r2, r3, r7, sl, fp, pc} │ │ │ │ - @ instruction: 0xf8d58e8e │ │ │ │ - ldmdbcs r9, {r3, r7, ip} │ │ │ │ - @ instruction: 0xf1a1d94a │ │ │ │ - blcs 0x275ae8 │ │ │ │ - ldcge 6, cr15, [r3, #-248] @ 0xffffff08 │ │ │ │ - stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ - ldm pc, {r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ - svccc 0x003ff001 │ │ │ │ - svcvs 0x006f3737 │ │ │ │ - @ instruction: 0xf67e2b0f │ │ │ │ - andcs sl, r1, #8, 26 @ 0x200 │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ - svceq 0x00aaf413 │ │ │ │ - @ instruction: 0xf013d110 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf43e2308 │ │ │ │ - andcs sl, r9, #252, 24 @ 0xfc00 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #984]! @ 0x3d8 │ │ │ │ - ldcllt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ - ldrb r2, [r6, r4, lsl #6]! │ │ │ │ - ldrb r2, [r4, r2, lsl #6]! │ │ │ │ - ldrb r2, [r2, r0, lsl #6]! │ │ │ │ - ldrb r2, [r0, r6, lsl #6]! │ │ │ │ - @ instruction: 0xf67e2b0f │ │ │ │ - andcs sl, r1, #59904 @ 0xea00 │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ - svceq 0x00aaf413 │ │ │ │ - @ instruction: 0xf013d142 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf43e2308 │ │ │ │ - andcs sl, r8, #56832 @ 0xde00 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ - ldcllt 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ - andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr10, cr6, {7} │ │ │ │ - ldcllt 7, cr15, [r3, #-1012] @ 0xfffffc0c │ │ │ │ - ldrb r2, [r6, r2, lsl #6]! │ │ │ │ - @ instruction: 0xf67e290f │ │ │ │ - addmi sl, sl, sl, asr #25 │ │ │ │ - svceq 0x00aaf412 │ │ │ │ - @ instruction: 0xf012d1ef │ │ │ │ - svclt 0x00187f60 │ │ │ │ - mvnle r2, r8, lsl #6 │ │ │ │ - ldclt 7, cr15, [pc], #1016 @ 0xb528c │ │ │ │ - strb r2, [r6, r0, lsl #6]! │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - mrc2 7, 6, pc, cr14, cr4, {7} │ │ │ │ - ldclt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ - @ instruction: 0xf67e2b0f │ │ │ │ - @ instruction: 0x409aacb2 │ │ │ │ - svceq 0x00aaf412 │ │ │ │ - @ instruction: 0xf012d118 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf43e2308 │ │ │ │ - andcs sl, r1, #168, 24 @ 0xa800 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ - stclt 7, cr15, [r4, #-1012]! @ 0xfffffc0c │ │ │ │ - strb r2, [r0, r0, lsl #6] │ │ │ │ - strb r2, [r6, r6, lsl #6] │ │ │ │ - ldr r2, [ip, r2, lsl #6]! │ │ │ │ - ldr r2, [sl, r6, lsl #6]! │ │ │ │ - ldr r2, [r8, r4, lsl #6]! │ │ │ │ - strb r2, [ip, r4, lsl #6]! │ │ │ │ - strb r2, [sl, r0, lsl #6]! │ │ │ │ - strb r2, [r8, r2, lsl #6]! │ │ │ │ - strb r2, [r6, r6, lsl #6]! │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - cmncs r0, #72, 26 @ 0x1200 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ - svcne 0x0080f5b2 │ │ │ │ - mvnhi pc, #0 │ │ │ │ - strbthi pc, [r3], #-512 @ 0xfffffe00 @ │ │ │ │ - @ instruction: 0xf0002a40 │ │ │ │ - vqshl.s8 d8, d2, d16 │ │ │ │ - bcs 0xd6204 │ │ │ │ - strbhi pc, [r6], #0 @ │ │ │ │ + @ instruction: 0xf8d5ae11 │ │ │ │ + blcs 0x700fa4 │ │ │ │ + @ instruction: 0xf1a3d93f │ │ │ │ + bcs 0x27568c │ │ │ │ + stclge 6, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x203a9c │ │ │ │ + ldm pc, {r0, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ + cdpmi 0, 4, cr15, cr14, cr3, {0} │ │ │ │ + subspl r4, r2, #76, 24 @ 0x4c00 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 5, pc, cr14, cr1, {7} │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff06f7f6 │ │ │ │ - ldcllt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ - eoreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b2 │ │ │ │ - ldmdale r2!, {r2, r5, ip, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f19207 │ │ │ │ + @ instruction: 0xf44fff63 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + bls 0x2759f4 │ │ │ │ + andsle r4, r5, r3, lsr #32 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + ldclge 4, cr15, [r0, #500]! @ 0x1f4 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + @ instruction: 0xf63e2a07 │ │ │ │ + blcc 0x116026c │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ + stchi 0, cr15, [ip], {3} │ │ │ │ + cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ + ldrdne pc, [r8], r5 │ │ │ │ + stmdble sl, {r0, r3, r4, r8, fp, sp}^ │ │ │ │ + movteq pc, #417 @ 0x1a1 @ │ │ │ │ + @ instruction: 0xf63e2b07 │ │ │ │ + stmdbcc r2, {r2, r4, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdale r0, {r0, r2, r8, fp, sp}^ │ │ │ │ + @ instruction: 0xf001e8df │ │ │ │ + @ instruction: 0x37373f3f │ │ │ │ + blcs 0x490bc4 │ │ │ │ + stcge 6, cr15, [r9, #-504] @ 0xfffffe08 │ │ │ │ + blx 0x13d614 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + tstle r0, sl, lsr #31 │ │ │ │ + svcvc 0x0060f013 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + ldclge 4, cr15, [sp], #248 @ 0xf8 │ │ │ │ + stmdbge r8, {r0, r3, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfdfb │ │ │ │ + movwcs fp, #19838 @ 0x4d7e │ │ │ │ + movwcs lr, #10230 @ 0x27f6 │ │ │ │ + movwcs lr, #2036 @ 0x7f4 │ │ │ │ + movwcs lr, #26610 @ 0x67f2 │ │ │ │ + blcs 0x4aee04 │ │ │ │ + stclge 6, cr15, [fp], #504 @ 0x1f8 │ │ │ │ + blx 0x13d650 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + smlaltble r0, r2, sl, pc @ │ │ │ │ + svcvc 0x0060f013 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + ldclge 4, cr15, [pc], {62} @ 0x3e │ │ │ │ + stmdbge r8, {r3, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfddd │ │ │ │ + movwcs fp, #19808 @ 0x4d60 │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfe81 │ │ │ │ + movwcs fp, #11609 @ 0x2d59 │ │ │ │ + stmdbcs pc, {r1, r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ + stclge 6, cr15, [fp], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf412408a │ │ │ │ + mvnle r0, sl, lsr #31 │ │ │ │ + svcvc 0x0060f012 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + @ instruction: 0xf7fed1ea │ │ │ │ + movwcs fp, #3264 @ 0xcc0 │ │ │ │ + movwcs lr, #6118 @ 0x17e6 │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdfee5 │ │ │ │ + blcs 0x4a43ac │ │ │ │ + ldcge 6, cr15, [r3], #504 @ 0x1f8 │ │ │ │ + @ instruction: 0xf412409a │ │ │ │ + tstle r8, sl, lsr #31 │ │ │ │ + svcvc 0x0060f012 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + stcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfda7 │ │ │ │ + movwcs fp, #3370 @ 0xd2a │ │ │ │ + movwcs lr, #26560 @ 0x67c0 │ │ │ │ + movwcs lr, #10182 @ 0x27c6 │ │ │ │ + movwcs lr, #26556 @ 0x67bc │ │ │ │ + movwcs lr, #18362 @ 0x47ba │ │ │ │ + movwcs lr, #18360 @ 0x47b8 │ │ │ │ + movwcs lr, #2028 @ 0x7ec │ │ │ │ + movwcs lr, #10218 @ 0x27ea │ │ │ │ + movwcs lr, #26600 @ 0x67e8 │ │ │ │ + addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ + stclge 4, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ + b 0x1b5b4c │ │ │ │ + @ instruction: 0xf5b20203 │ │ │ │ + @ instruction: 0xf0001f80 │ │ │ │ + vcge.s8 q4, q8, │ │ │ │ + bcs 0x10d60e4 │ │ │ │ + strthi pc, [r1], #0 │ │ │ │ + strbhi pc, [r9], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vaddl.u8 q12, d20, d14 │ │ │ │ - @ instruction: 0xf0041341 │ │ │ │ - rsceq r0, r0, #-268435456 @ 0xf0000000 │ │ │ │ - cmnphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1955a0 │ │ │ │ - movhi pc, r0 │ │ │ │ - andls r2, r8, #1024 @ 0x400 │ │ │ │ - cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - @ instruction: 0x81a3f000 │ │ │ │ - @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r8, {r1, r3, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fdfb57 │ │ │ │ - svclt 0x0000bccc │ │ │ │ + @ instruction: 0x462184d3 │ │ │ │ + @ instruction: 0xf7f1a808 │ │ │ │ + stmdbge r8, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdff0d │ │ │ │ + @ instruction: 0xf404bcf9 │ │ │ │ + @ instruction: 0xf5b20220 │ │ │ │ + eorle r0, r3, r0, lsl #30 │ │ │ │ + bcs 0xeb110 │ │ │ │ + addhi pc, sp, r0 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf10002e1 │ │ │ │ + blcs 0x155540 │ │ │ │ + orrshi pc, r1, r0 │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0x1155ec │ │ │ │ + vst1.8 {d25-d28}, [pc], r8 │ │ │ │ + vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + @ instruction: 0xf000030f │ │ │ │ + @ instruction: 0x43a381a3 │ │ │ │ + ldcge 4, cr15, [r0, #-500] @ 0xfffffe0c │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0x1872f52 │ │ │ │ + ldcllt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, sp, #8, 18 @ 0x20000 │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb4fb8 │ │ │ │ - strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf8a4f7f5 │ │ │ │ - stclt 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - @ instruction: 0xf04f220f │ │ │ │ - @ instruction: 0xf5b30c00 │ │ │ │ - stmib sp, {r8, r9, sl, fp}^ │ │ │ │ - vmull.u8 q9, d4, d11 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - andls r0, r8, #3840 @ 0xf00 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, ip, #40, 12 @ 0x2800000 │ │ │ │ + andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vrshr.s64 d16, d25, #64 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r3, #34051 @ 0x8503 │ │ │ │ + @ instruction: 0xf004950a │ │ │ │ + strls r0, [fp, #-1295] @ 0xfffffaf1 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [sp], #-1289 @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf8acf7f5 │ │ │ │ + ldclt 7, cr15, [r1], #1012 @ 0x3f4 │ │ │ │ + vsubl.u8 q9, d4, d15 │ │ │ │ + movwls r3, #37635 @ 0x9303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d9-d12}, [r4], r8 │ │ │ │ + b 0x1b5c60 │ │ │ │ + andls r0, fp, #512 @ 0x200 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andsle r9, r6, r9, lsl #4 │ │ │ │ + andsle r9, r6, ip, lsl #4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - stclge 4, cr15, [fp], {125} @ 0x7d │ │ │ │ + ldclge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d06df │ │ │ │ - @ instruction: 0xf014acc6 │ │ │ │ + @ instruction: 0xf014accd │ │ │ │ @ instruction: 0xf47e0301 │ │ │ │ - andcs sl, r3, #2162688 @ 0x210000 │ │ │ │ + andcs sl, r3, #36, 16 @ 0x240000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf7fc940b │ │ │ │ - @ instruction: 0xf7fdffe7 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdffef │ │ │ │ + stmdbge r8, {r1, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdf9f1 │ │ │ │ - @ instruction: 0xf5b2bc7a │ │ │ │ + @ instruction: 0xf7fdf9f9 │ │ │ │ + @ instruction: 0xf5b2bc81 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vmull.u8 q13, d20, d30 │ │ │ │ - movwls r5, #37376 @ 0x9200 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - movwls r1, #41537 @ 0xa241 │ │ │ │ + @ instruction: 0xf3c4acb5 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + movwls r2, #37123 @ 0x9103 │ │ │ │ svccs 0x0070f414 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, ip, #3358720 @ 0x334000 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #33293 @ 0x820d │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47d930b │ │ │ │ - stmdbge r8, {r1, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ + stmib sp, {r2, r3, r8, ip, pc}^ │ │ │ │ + @ instruction: 0xf47d230a │ │ │ │ + stmdbge r8, {r0, r5, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa4d │ │ │ │ - vmov.i32 , #52223 @ 0x0000cbff │ │ │ │ - rsceq r1, r6, #268435460 @ 0x10000004 │ │ │ │ - adchi pc, r1, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x195360 │ │ │ │ - stcge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ + @ instruction: 0xf7fdfa55 │ │ │ │ + vqdmulh.s , q2, d2[4] │ │ │ │ + rsceq r1, r0, #67108865 @ 0x4000001 │ │ │ │ + adchi pc, r2, r0, lsl #2 │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x19536c │ │ │ │ + ldcge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ @ instruction: 0xf0040a23 │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ @ instruction: 0xf7fa4319 │ │ │ │ - @ instruction: 0xf7fdff4f │ │ │ │ - blcs 0x18e41a4 │ │ │ │ + @ instruction: 0xf7fdff57 │ │ │ │ + blcs 0x18e41c8 │ │ │ │ stmdale r4!, {r0, r1, r3, r4, ip, lr, pc} │ │ │ │ - rsbsle r2, r0, r0, lsr #22 │ │ │ │ - rsbsle r2, lr, r0, asr #22 │ │ │ │ + rsbsle r2, r1, r0, lsr #22 │ │ │ │ + rsbsle r2, pc, r0, asr #22 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - vmvn.i32 q13, #50431 @ 0x0000c4ff │ │ │ │ + vmvn.i32 q13, #52223 @ 0x0000cbff │ │ │ │ @ instruction: 0xf0043303 │ │ │ │ @ instruction: 0xf414020f │ │ │ │ stmib sp, {r5, r8, r9, sl, fp}^ │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ - stclge 4, cr15, [r7], #-500 @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r8, {r1, r5, r6, r7, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfd65 │ │ │ │ - strtmi fp, [r1], -r7, lsr #24 │ │ │ │ + @ instruction: 0xf7fdfd6d │ │ │ │ + strtmi fp, [r1], -lr, lsr #24 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfcad │ │ │ │ - @ instruction: 0xf5b3bc1e │ │ │ │ - eorle r6, sp, r0, asr #30 │ │ │ │ + @ instruction: 0xf7fdfcb5 │ │ │ │ + @ instruction: 0xf5b3bc25 │ │ │ │ + eorle r6, lr, r0, asr #30 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - mcrrge 4, 7, pc, pc, cr13 @ │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - tstcs r0, pc, lsl #4 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - smlabtcs fp, sp, r9, lr │ │ │ │ + mrrcge 4, 7, pc, r6, cr13 @ │ │ │ │ + vsubl.u8 q9, d4, d15 │ │ │ │ + movwls r3, #37635 @ 0x9303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d9-d12}, [r4], r8 │ │ │ │ + b 0x1b5d88 │ │ │ │ + andls r0, fp, #512 @ 0x200 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf5b3d03d │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5ac38 │ │ │ │ - ldrsbeq r3, [sl, #-0] │ │ │ │ - ldcge 5, cr15, [r3], #-500 @ 0xfffffe0c │ │ │ │ - @ instruction: 0xf53d07e3 │ │ │ │ - movwcs sl, #8079 @ 0x1f8f │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - bl 0x3c69d4 │ │ │ │ - strls r0, [fp], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xff54f7fc │ │ │ │ - bllt 0xffbf3134 │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ + eorsle r9, sp, ip, lsl #4 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + ldcge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ + ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ + @ instruction: 0xf57d015a │ │ │ │ + @ instruction: 0x07e3ac39 │ │ │ │ + svcge 0x0091f53d │ │ │ │ + andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ + @ instruction: 0xf7fc940b │ │ │ │ + @ instruction: 0xf7fdff5b │ │ │ │ + @ instruction: 0xf004bbf2 │ │ │ │ + andcs r0, pc, #1006632960 @ 0x3c000000 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-265 @ 0xfffffef7 │ │ │ │ - stcge 4, cr15, [pc], {125} @ 0x7d │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb27 │ │ │ │ - @ instruction: 0x4621bbd0 │ │ │ │ - @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfd55 │ │ │ │ - stmdbge r8, {r1, r2, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdf917 │ │ │ │ - strtmi fp, [r1], -r0, asr #23 │ │ │ │ - @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfc03 │ │ │ │ - movwcs fp, #7094 @ 0x1bb6 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - andcs r3, r0, #8, 4 @ 0x80000000 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf47d920b │ │ │ │ - stmdbge r8, {r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff92f7f4 │ │ │ │ - bllt 0xfe6f31dc │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf47d9408 │ │ │ │ + andcs sl, r2, #5376 @ 0x1500 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0xc73172 │ │ │ │ + bllt 0xff673178 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + ldc2l 7, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldc2l 7, cr15, [ip, #-984] @ 0xfffffc28 │ │ │ │ + bllt 0xff3f318c │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf91ef7fd │ │ │ │ + bllt 0xff273198 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + stc2l 7, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + bllt 0xfeff31ac │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, ip, #872415232 @ 0x34000000 │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - @ instruction: 0xf47d6370 │ │ │ │ - andcs sl, r1, #196, 22 @ 0x31000 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + @ instruction: 0xf4144203 │ │ │ │ + andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ + blge 0xff9723d0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x10731da │ │ │ │ - bllt 0xfe233204 │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ + rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdff99 │ │ │ │ + @ instruction: 0xf004bb9e │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r3, #41475 @ 0xa203 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #37384 @ 0x9208 │ │ │ │ + cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + blge 0xff372400 │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdfb45 │ │ │ │ + @ instruction: 0xf3c4bb8b │ │ │ │ + andcs r3, pc, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ vsubw.s8 q8, q8, d16 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - vrshr.u64 d20, d3, #60 │ │ │ │ - tstls r9, r3, lsl #8 │ │ │ │ - @ instruction: 0xf47d9408 │ │ │ │ - andcs sl, r2, #174080 @ 0x2a800 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xf73232 │ │ │ │ - bllt 0x1bb3238 │ │ │ │ - vsubw.u8 , q2, d13 │ │ │ │ - andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ - movwls r2, #37376 @ 0x9200 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf414920a │ │ │ │ - movwls r4, #50288 @ 0xc470 │ │ │ │ - movweq pc, #4175 @ 0x104f @ │ │ │ │ - @ instruction: 0xf47d9308 │ │ │ │ - stmdbge r8, {r1, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff48f7f4 │ │ │ │ - bllt 0x1473270 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #33290 @ 0x820a │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - @ instruction: 0xf47d6370 │ │ │ │ - @ instruction: 0x461aab7c │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffe73268 │ │ │ │ - bllt 0x1033294 │ │ │ │ - stmdbge r8, {r0, r1, r5, r9, fp} │ │ │ │ - tsteq fp, r8, lsr #12 │ │ │ │ - tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ - @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdfdef │ │ │ │ - @ instruction: 0x43a3bb32 │ │ │ │ - blge 0x1ab24b0 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r4, [r8], #-659 @ 0xfffffd6d │ │ │ │ + blge 0xfecf2434 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdfb41 │ │ │ │ + andls fp, fp, #115712 @ 0x1c400 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs r9, #4877 @ 0x130d │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #33283 @ 0x8203 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + @ instruction: 0xf04f920c │ │ │ │ + andls r0, sl, #0, 4 │ │ │ │ + blge 0xfe6f2464 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x47328c │ │ │ │ - bllt 0xb332bc │ │ │ │ - rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - mlale pc, r3, r2, r4 @ │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, pc, #84, 22 @ 0x15000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.s8 q9, q0, d10 │ │ │ │ - vsubl.u8 q8, d20, d16 │ │ │ │ + adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdff4f │ │ │ │ + vorr.i16 , #50176 @ 0xc400 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ - tstcs pc, r3, lsl #24 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0x3c08e9cd │ │ │ │ - andsmi r0, r4, r3, lsr #22 │ │ │ │ - subsle r4, r3, ip, lsl #5 │ │ │ │ - @ instruction: 0xf47d4294 │ │ │ │ - @ instruction: 0xf8d5ab3e │ │ │ │ + andls r3, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + movwne lr, #35277 @ 0x89cd │ │ │ │ + cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + blge 0xfe172490 │ │ │ │ + stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdfafd │ │ │ │ + beq 0x9a3fb8 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ + movwls r4, #33555 @ 0x8313 │ │ │ │ + ldc2l 7, cr15, [r6, #980]! @ 0x3d4 │ │ │ │ + bllt 0xef32b4 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fdfa15 │ │ │ │ + @ instruction: 0xf44fbb2f │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + vst4.8 {d29-d32}, [pc :256], r2 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + blge 0x17724e0 │ │ │ │ + blvc 0xff33096c │ │ │ │ + vsubl.s8 q9, d0, d15 │ │ │ │ + andcs r0, pc, r0, lsr #5 │ │ │ │ + addeq pc, r0, r0, asr #5 │ │ │ │ + tsteq r2, r4, lsl #20 │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + addmi r0, r1, #35840 @ 0x8c00 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + stc 4, cr9, [sp, #32] │ │ │ │ + subsle r7, r6, sl, lsl #22 │ │ │ │ + @ instruction: 0xf47d4291 │ │ │ │ + @ instruction: 0xf8d5ab41 │ │ │ │ @ instruction: 0x06d020d0 │ │ │ │ - blge 0xf3290c │ │ │ │ + blge 0xff291c │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr4, cr13, {3} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr3, cr13, {3} │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ @ instruction: 0xf10c4628 │ │ │ │ strls r0, [sl], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - blt 0xffd73328 │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0x3c08e9cd │ │ │ │ + stc2 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + blt 0xffe33338 │ │ │ │ + blvc 0xfedb09c4 │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ - bleq 0x8f61d0 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r4, #28 │ │ │ │ - addsmi sp, ip, #21 │ │ │ │ - blge 0x632554 │ │ │ │ - ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57d015e │ │ │ │ - bfieq sl, r0, (invalid: 22:12) │ │ │ │ - mcrge 5, 3, pc, cr12, cr13, {1} @ │ │ │ │ - andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ + smlatbcs pc, r0, r3, r0 @ │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + addmi r0, sl, #32, 22 @ 0x8000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + stc 4, cr9, [sp, #32] │ │ │ │ + andsle r7, r5, sl, lsl #22 │ │ │ │ + @ instruction: 0xf47d429a │ │ │ │ + @ instruction: 0xf8d5ab15 │ │ │ │ + ldrsbeq r3, [lr, #-0] │ │ │ │ + blge 0x4f2974 │ │ │ │ + @ instruction: 0xf53d07c4 │ │ │ │ + movwcs sl, #7784 @ 0x1e68 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + bl 0x3c6c30 │ │ │ │ + strls r0, [sl], #-1027 @ 0xfffffbfd │ │ │ │ + ldc2l 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ + blt 0xff333390 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ - @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fdfc79 │ │ │ │ - stmdbge r8, {r0, r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ + blt 0xff1f339c │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + mcrr2 7, 15, pc, r2, cr1 @ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r8, {r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfb31 │ │ │ │ + stmdbge r8, {r2, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfe0b │ │ │ │ - strtmi fp, [r1], -r4, asr #21 │ │ │ │ + @ instruction: 0xf7fdfdd7 │ │ │ │ + strtmi fp, [r1], -pc, lsr #21 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5fc4f │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf8d5fc2d │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0xcf3386 │ │ │ │ - blt 0xfedf33a4 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ - blt 0xfecb33b0 │ │ │ │ + blx 0x7f33c6 │ │ │ │ + blt 0xfe8b33e4 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [sl], #-964 @ 0xfffffc3c │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ + ldc2l 7, cr15, [r6], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf57d02e4 │ │ │ │ + stmdbge r8, {r0, r4, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfb1b │ │ │ │ - @ instruction: 0x4621ba9f │ │ │ │ + @ instruction: 0xf7fdfadd │ │ │ │ + @ instruction: 0x4621ba92 │ │ │ │ + @ instruction: 0xf7f1a808 │ │ │ │ + stmdbge r8, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsceq r4, r7, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf7f6d403 │ │ │ │ + @ instruction: 0xf7fdfca7 │ │ │ │ + @ instruction: 0xf7f6ba87 │ │ │ │ + @ instruction: 0xf7fdfa69 │ │ │ │ + strtmi fp, [r1], -r2, lsl #21 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - rsceq pc, r4, #33024 @ 0x8100 │ │ │ │ - bge 0xff5329dc │ │ │ │ + movwcs pc, #7147 @ 0x1beb @ │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdfc1d │ │ │ │ + bcs 0x4a3e1c │ │ │ │ + bcs 0x429548 │ │ │ │ + strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ + stmdbge r8, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf6444628 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + mrc2 7, 0, pc, cr6, cr4, {7} │ │ │ │ + blt 0x1a33458 │ │ │ │ + andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + movwcs sl, #10903 @ 0x2a97 │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdfba3 │ │ │ │ + @ instruction: 0x4621ba57 │ │ │ │ + @ instruction: 0xf7f1a808 │ │ │ │ + movwcs pc, #3007 @ 0xbbf @ │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdfbf1 │ │ │ │ + stmdage r8, {r1, r3, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f14621 │ │ │ │ + rsceq pc, r0, #8448 @ 0x2100 │ │ │ │ + stmdbge r8, {r0, r2, sl, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fdff47 │ │ │ │ + @ instruction: 0xf8d5ba3f │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff7f33c8 │ │ │ │ - blt 0xfe5733e8 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf998f7f6 │ │ │ │ + blt 0xdb34bc │ │ │ │ + @ instruction: 0xf47d2b00 │ │ │ │ + strcs sl, [r1], #-3524 @ 0xfffff23c │ │ │ │ + @ instruction: 0x461ae7bd │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ - stc2 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ - blt 0xfe2b3400 │ │ │ │ - blx 0x1af33e8 │ │ │ │ - blt 0xfe173408 │ │ │ │ + blx 0x1df34aa │ │ │ │ + blt 0xaf34d4 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffe733e2 │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ - blt 0x1e73420 │ │ │ │ - suble r2, r0, pc, lsl #20 │ │ │ │ - svclt 0x000c2a0d │ │ │ │ - strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe15 │ │ │ │ - vst1.16 {d27-d28}, [pc :128], r5 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - bge 0xfe6b2650 │ │ │ │ - andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ + blx 0x734ae │ │ │ │ + ldrle r0, [lr], #-737 @ 0xfffffd1f │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfe973436 │ │ │ │ - blt 0x16b3460 │ │ │ │ + @ instruction: 0xf960f7f5 │ │ │ │ + blt 0x7f34ec │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff37343a │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffcf3452 │ │ │ │ - blt 0x1373478 │ │ │ │ - strtmi sl, [r1], -r8, lsl #16 │ │ │ │ - stc2 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ - strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff46f7f2 │ │ │ │ - blt 0x10b3490 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r3, r9, sp} │ │ │ │ + @ instruction: 0xf7f19207 │ │ │ │ + bls 0x2b44c8 │ │ │ │ + svcne 0x0080f414 │ │ │ │ + stmdbge r8, {r0, r2, r8, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfc21 │ │ │ │ + @ instruction: 0xf8d5ba0d │ │ │ │ + stmdbge r8, {r3, r7, ip, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdf997 │ │ │ │ - blcs 0xe3d80 │ │ │ │ - stclge 4, cr15, [r8, #500] @ 0x1f4 │ │ │ │ - ldr r2, [sp, r1, lsl #8]! │ │ │ │ - stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfb73 │ │ │ │ - strtmi fp, [r1], -r8, lsr #20 │ │ │ │ - @ instruction: 0xf7f1a808 │ │ │ │ - rsceq pc, r1, #2304 @ 0x900 │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf95f │ │ │ │ - @ instruction: 0x4621ba1c │ │ │ │ - andls sl, r7, #8, 16 @ 0x80000 │ │ │ │ - blx 0xffff34b2 │ │ │ │ - @ instruction: 0xf4149a07 │ │ │ │ - smlabble r5, r0, pc, r1 @ │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ - blt 0x4334f4 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ + @ instruction: 0xf7fdf967 │ │ │ │ + @ instruction: 0xf8d5ba02 │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf966f7f6 │ │ │ │ - blt 0x173508 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdf95b │ │ │ │ - @ instruction: 0x4621b9f7 │ │ │ │ - @ instruction: 0xf7f1a808 │ │ │ │ - movwcs pc, #2923 @ 0xb6b @ │ │ │ │ - stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfb91 │ │ │ │ - @ instruction: 0xf5b3b9eb │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - vmlsl.u8 q13, d4, d16 │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - andls r5, sp, #0, 6 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47d920b │ │ │ │ - strcs sl, [r1], #-2570 @ 0xfffff5f6 │ │ │ │ + @ instruction: 0xf95cf7f6 │ │ │ │ + ldmiblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0x18f350e │ │ │ │ + ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe45 │ │ │ │ - vmul.f , q10, d1[1] │ │ │ │ - rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ - addshi pc, sl, #0, 2 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x19606c │ │ │ │ - ldmibge r3!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdavs sl, {r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, r1, lsl fp │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r8, #504] @ 0x1f8 │ │ │ │ - andslt r4, r3, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmiblt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - tstcs r0, pc, lsl #4 │ │ │ │ + blx 0xfe573526 │ │ │ │ + stmiblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + bge 0x8f2754 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf414920c │ │ │ │ + @ instruction: 0xf3c42f70 │ │ │ │ + movwls r3, #33283 @ 0x8203 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ + andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + bge 0x372780 │ │ │ │ + stmdbge r8, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + mcr2 7, 2, pc, cr6, cr4, {7} @ │ │ │ │ + stmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf10002e1 │ │ │ │ + bcs 0x156044 │ │ │ │ + adcshi pc, lr, #0 │ │ │ │ + @ instruction: 0xf47d2a03 │ │ │ │ + blmi 0x6dfd88 │ │ │ │ + blls 0x50f628 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47e0300 │ │ │ │ + @ instruction: 0x4628ad92 │ │ │ │ + pop {r0, r1, r4, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb40f0 │ │ │ │ + @ instruction: 0xf3c4b9d5 │ │ │ │ + movwls r2, #41731 @ 0xa303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vst2.8 {d25-d28}, [pc], r9 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf3c40340 │ │ │ │ + tstcs r0, r3, lsl #4 │ │ │ │ + b 0x5d9e14 │ │ │ │ tstls fp, r3, lsl #4 │ │ │ │ - b 0x5d9e08 │ │ │ │ - eorle r0, r6, r3, lsl #4 │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - stmibge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ - strmi r2, [sl], -r1, lsl #6 │ │ │ │ - stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fdfd1d │ │ │ │ - @ instruction: 0xf3c4b98e │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf0042203 │ │ │ │ - tstls r8, pc, lsl #6 │ │ │ │ - ldrle r0, [r7, #-615] @ 0xfffffd99 │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - movwls r2, #45824 @ 0xb300 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - ldmibge r5!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf5b2d02d │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + movwcs sl, #6607 @ 0x19cf │ │ │ │ + strtmi r4, [r8], -sl, lsl #12 │ │ │ │ + movwls sl, #2312 @ 0x908 │ │ │ │ + ldc2 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ + stmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andeq r0, r0, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + addseq lr, r1, r0, lsr r5 │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + ldrle r0, [r9, #-614] @ 0xfffffd9a │ │ │ │ + andcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ + @ instruction: 0xf4149309 │ │ │ │ + @ instruction: 0xf8cd4370 │ │ │ │ + andls ip, fp, #32 │ │ │ │ + stmibge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [sl], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fdfd03 │ │ │ │ - movwcs fp, #6516 @ 0x1974 │ │ │ │ + @ instruction: 0xf7fdfcfd │ │ │ │ + movwcs fp, #6509 @ 0x196d │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr14, cr3, {7} │ │ │ │ - stmdblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 1, pc, cr8, cr3, {7} │ │ │ │ + stmdblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ strtmi r2, [r8], -sl, lsl #8 │ │ │ │ - @ instruction: 0xf7f3461a │ │ │ │ - @ instruction: 0xf7fdfe31 │ │ │ │ - vst2.16 {d27,d29}, [pc :128], r0 │ │ │ │ + @ instruction: 0xf8cd461a │ │ │ │ + @ instruction: 0xf7f3c020 │ │ │ │ + @ instruction: 0xf7fdfe29 │ │ │ │ + vst2.16 {d27,d29}, [pc :64], r7 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ strpl pc, [r0], #964 @ 0x3c4 │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - stmibge r9, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf92af7fb │ │ │ │ - stmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf922f7fb │ │ │ │ + stmdblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ - vsubw.u8 , q2, d13 │ │ │ │ - movwls r1, #50116 @ 0xc3c4 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d18-d21}, [pc], r8 │ │ │ │ + vst2.8 {d25-d28}, [pc]! │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - andsmi r0, ip, pc, lsl #4 │ │ │ │ - andle r9, pc, fp, lsl #4 │ │ │ │ + @ instruction: 0xf3c40340 │ │ │ │ + andcs r1, r1, r4, asr #5 │ │ │ │ + andls r2, ip, #0, 2 │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andsmi r4, ip, r3, lsl #4 │ │ │ │ + andle r9, pc, sl, lsl #4 │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - stmdbge r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - stc2l 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ - stmdblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ + ldmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mrrc2 7, 15, pc, ip, cr4 @ │ │ │ │ - ldmdblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - movwvc pc, #63040 @ 0xf640 @ │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-265 @ 0xfffffef7 │ │ │ │ + mrrc2 7, 15, pc, r4, cr4 @ │ │ │ │ + stmdblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #37391 @ 0x920f │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf640230a │ │ │ │ + vsubw.s8 , q0, d15 │ │ │ │ + @ instruction: 0xf64003a0 │ │ │ │ + vsubl.s8 q10, d0, d15 │ │ │ │ + eormi r0, r3, r0, lsr #5 │ │ │ │ + vrshr.u64 d20, d3, #60 │ │ │ │ + strls r4, [r8], #-1027 @ 0xfffffbfd │ │ │ │ addhi pc, ip, r0 │ │ │ │ andvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf6408101 │ │ │ │ + @ instruction: 0xf64080ff │ │ │ │ vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - msrhi CPSR_fs, r0 │ │ │ │ + msrhi CPSR_fx, r0 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r0, #36, 18 @ 0x90000 │ │ │ │ + andcs sl, r0, #442368 @ 0x6c000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf8b4f7fc │ │ │ │ - stmialt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - andls r1, r8, #67108865 @ 0x4000001 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs r9, #781 @ 0x30d │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf8acf7fc │ │ │ │ + ldmlt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ + andls r2, ip, #67108864 @ 0x4000000 │ │ │ │ + movwls r2, #33280 @ 0x8200 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r9, #872415232 @ 0x34000000 │ │ │ │ cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - stmdbge r9, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfcbf │ │ │ │ - @ instruction: 0xf414b8c5 │ │ │ │ + @ instruction: 0xf7fdfcb7 │ │ │ │ + @ instruction: 0xf414b8bc │ │ │ │ @ instruction: 0xf47d2f7f │ │ │ │ - blmi 0x11dfb80 │ │ │ │ - blls 0x50f804 │ │ │ │ + blmi 0xff41fb84 │ │ │ │ + blls 0x50f82c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47e0300 │ │ │ │ - @ instruction: 0x4628ac9f │ │ │ │ + @ instruction: 0x4628ac90 │ │ │ │ pop {r0, r1, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ - @ instruction: 0xf404be6b │ │ │ │ + @ instruction: 0xf404be63 │ │ │ │ vbic.i32 q9, #49152 @ 0x0000c000 │ │ │ │ @ instruction: 0xf5b33203 │ │ │ │ @ instruction: 0xf0042f70 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf47d2408 │ │ │ │ - stmdbge r8, {r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdf9a7 │ │ │ │ - smlaltbcs fp, r0, r2, r8 │ │ │ │ + @ instruction: 0xf7fdf99f │ │ │ │ + @ instruction: 0x2140b899 │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andsle r4, r6, sl, lsl #5 │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - stmiage sp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r4, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x16737bc │ │ │ │ + blx 0x11737e4 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdffe9 │ │ │ │ - strtmi fp, [r1], -r5, lsl #17 │ │ │ │ + @ instruction: 0xf7fdffe1 │ │ │ │ + @ instruction: 0x4621b87c │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5fa47 │ │ │ │ + @ instruction: 0xf8d5fa33 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffdaf7f5 │ │ │ │ - ldmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xffd2f7f5 │ │ │ │ + stmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf83f │ │ │ │ - @ instruction: 0x4621b870 │ │ │ │ + @ instruction: 0xf7fdf837 │ │ │ │ + strtmi fp, [r1], -r7, ror #16 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fdfd6d │ │ │ │ - strtmi fp, [r1], -r6, ror #16 │ │ │ │ + @ instruction: 0xf7fdfd65 │ │ │ │ + @ instruction: 0x4621b85d │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5fa27 │ │ │ │ + @ instruction: 0xf8d5fa13 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffbaf7f5 │ │ │ │ - ldmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xffb2f7f5 │ │ │ │ + stmdalt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd05f4293 │ │ │ │ + @ instruction: 0xd05d4293 │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdbge r8, {r2, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r5, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfacd │ │ │ │ - bcs 0x18e39a8 │ │ │ │ - ldmdage fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fdfac5 │ │ │ │ + bcs 0x18e39ac │ │ │ │ + ldmdage r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1f3860 │ │ │ │ + @ instruction: 0xf9f0f7f1 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff7cf7f4 │ │ │ │ - ldmdalt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addseq lr, r1, r0, lsr r5 │ │ │ │ + @ instruction: 0xff74f7f4 │ │ │ │ + ldmdalt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ rsbsvs pc, r0, pc, asr #8 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ movweq lr, #6660 @ 0x1a04 │ │ │ │ andsle r4, pc, r3, lsl #5 │ │ │ │ vst2.8 {d29-d30}, [pc :256], ip │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r4 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r1, r4, r6, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ movwls r0, #41743 @ 0xa30f │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf948f7f4 │ │ │ │ - stmdalt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf942f7f4 │ │ │ │ + stmdalt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - stc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - svclt 0x00f9f7fc │ │ │ │ + strls r3, [sl], #-520 @ 0xfffffdf8 │ │ │ │ + ldc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ + svclt 0x00f2f7fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfff73920 │ │ │ │ - svclt 0x00f3f7fc │ │ │ │ + blx 0xffdf3944 │ │ │ │ + svclt 0x00ecf7fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfe9f392c │ │ │ │ - svclt 0x00edf7fc │ │ │ │ + blx 0xfe873950 │ │ │ │ + svclt 0x00e6f7fc │ │ │ │ rsbvs pc, r0, pc, asr #8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ eorle r4, r5, r3, lsl #5 │ │ │ │ subsle r4, sp, fp, lsl #5 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, pc, #1441792 @ 0x160000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d2-d5}, [r4], sl │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf5b3020f │ │ │ │ - @ instruction: 0xf3c44f70 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf47d4208 │ │ │ │ - andcs sl, r1, #393216 @ 0x60000 │ │ │ │ + @ instruction: 0xf004a80f │ │ │ │ + andcs r0, pc, #1006632960 @ 0x3c000000 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf47c9408 │ │ │ │ + andcs sl, r1, #1020 @ 0x3fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff1ef7fb │ │ │ │ - svclt 0x00c7f7fc │ │ │ │ + @ instruction: 0xff18f7fb │ │ │ │ + svclt 0x00c0f7fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfe6f3984 │ │ │ │ - svclt 0x00c1f7fc │ │ │ │ + blx 0xfe5739a8 │ │ │ │ + svclt 0x00baf7fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2 7, cr15, [r6], {252} @ 0xfc │ │ │ │ - svclt 0x00aff7fc │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andcs r2, pc, r0, lsl #2 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - smlabteq sl, sp, r9, lr │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strls r3, [sl], #-520 @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + svclt 0x00a8f7fc │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vst2.8 {d9-d12}, [r4], r9 │ │ │ │ + andcs r4, pc, r0, ror r3 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-265 @ 0xfffffef7 │ │ │ │ - svcge 0x00d7f47c │ │ │ │ + @ instruction: 0xf5b32100 │ │ │ │ + strls r4, [r8], #-3952 @ 0xfffff090 │ │ │ │ + smlabteq sl, sp, r9, lr │ │ │ │ + svcge 0x00d0f47c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr0, cr11, {7} │ │ │ │ - svclt 0x0099f7fc │ │ │ │ + mcr2 7, 7, pc, cr10, cr11, {7} @ │ │ │ │ + svclt 0x0092f7fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ - svclt 0x0087f7fc │ │ │ │ + strls r3, [sl], #-520 @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ + svclt 0x0080f7fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - stc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ - svclt 0x0075f7fc │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - andcs r0, r0, #-1073741821 @ 0xc0000003 │ │ │ │ - eormi r9, r3, r9, lsl #2 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - tstls sl, fp, lsl #4 │ │ │ │ - adcshi pc, r6, r0 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - svcge 0x0097f47c │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xffa73a34 │ │ │ │ - svclt 0x0057f7fc │ │ │ │ - cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf004020f │ │ │ │ - addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ - @ instruction: 0xf47c9408 │ │ │ │ - stmdbge r8, {r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f14628 │ │ │ │ - @ instruction: 0xf7fcfe8d │ │ │ │ - vqrdmlsh.s , q2, d2[0] │ │ │ │ - blcs 0x1ebe7b4 │ │ │ │ - blcs 0x1f29ab0 │ │ │ │ - stmdbge r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0071f7fc │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strls r3, [sl], #-520 @ 0xfffffdf8 │ │ │ │ + stc2 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ + svclt 0x006ef7fc │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf004930a │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r5, sl, #128, 6 │ │ │ │ - strbeq r9, [r3, #777]! @ 0x309 │ │ │ │ - svcge 0x0065f53c │ │ │ │ + andls r4, r8, #35 @ 0x23 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf000920b │ │ │ │ + @ instruction: 0xf5b380bb │ │ │ │ + @ instruction: 0xf47c0f80 │ │ │ │ + movwcs sl, #8079 @ 0x1f8f │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ - svclt 0x0027f7fc │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - movwls r4, #41475 @ 0xa203 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #49673 @ 0xc209 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs r9, #4875 @ 0x130b │ │ │ │ + @ instruction: 0xf7f39200 │ │ │ │ + @ instruction: 0xf7fcfadf │ │ │ │ + @ instruction: 0xf44fbf4f │ │ │ │ + vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + eormi r0, r3, pc, asr #6 │ │ │ │ + rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb5aa8 │ │ │ │ + strls r4, [r8], #-659 @ 0xfffffd6d │ │ │ │ + svcge 0x0078f47c │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + mcr2 7, 4, pc, cr6, cr1, {7} @ │ │ │ │ + svclt 0x003af7fc │ │ │ │ + movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ + andle r2, r4, r8, ror fp │ │ │ │ + @ instruction: 0xf43f2b79 │ │ │ │ + @ instruction: 0xf7fca918 │ │ │ │ + vqrdmlsh.s , q2, d1[6] │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ + movwls r0, #41487 @ 0xa20f │ │ │ │ + vmls.f q8, q10, d3[5] │ │ │ │ + andls r5, r8, #128, 6 │ │ │ │ + @ instruction: 0xf53c9309 │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fcfd93 │ │ │ │ + svclt 0x0000bf1f │ │ │ │ + addseq lr, r1, r0, lsr r5 │ │ │ │ + @ instruction: 0xf004930a │ │ │ │ + andls r0, sp, #1006632960 @ 0x3c000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + andls r4, ip, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r8, {r1, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - blx 0x1f3ad2 │ │ │ │ - svclt 0x000af7fc │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf4149308 │ │ │ │ + blx 0xfff73afc │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414930a │ │ │ │ @ instruction: 0xf3c46f70 │ │ │ │ - andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ + andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf47c9309 │ │ │ │ - movwcs sl, #7990 @ 0x1f36 │ │ │ │ + movwcs sl, #7979 @ 0x1f2b │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcfeaf │ │ │ │ - @ instruction: 0xf44fbef6 │ │ │ │ + @ instruction: 0xf7fcfea5 │ │ │ │ + @ instruction: 0xf44fbeeb │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - andls r0, sl, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf3c40340 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d03f │ │ │ │ + @ instruction: 0xf5b2d041 │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7962 @ 0x1f1a │ │ │ │ + movwcs sl, #7951 @ 0x1f0f │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcf825 │ │ │ │ - @ instruction: 0xf3c4beda │ │ │ │ - @ instruction: 0xf0044103 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf4142c03 │ │ │ │ - stmib sp, {r7, r8, r9}^ │ │ │ │ - andle r1, pc, r8, lsl #4 │ │ │ │ - @ instruction: 0xf8cd2300 │ │ │ │ - movwls ip, #45096 @ 0xb028 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr15, cr12, {3} │ │ │ │ + @ instruction: 0xf7fcf81b │ │ │ │ + vqrdmlah.s , q10, d3[3] │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + @ instruction: 0xf0042c03 │ │ │ │ + @ instruction: 0xf414020f │ │ │ │ + andsle r0, r1, r0, lsl #7 │ │ │ │ + mrsls r2, (UNDEF: 56) │ │ │ │ + @ instruction: 0xf414930b │ │ │ │ + @ instruction: 0xf8cd4370 │ │ │ │ + andls ip, r9, #40 @ 0x28 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr4, cr12, {3} │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ - blx 0x1473b64 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr15, cr12, {7} │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0x11f3b90 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr12, {7} │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ @ instruction: 0xf8cd3403 │ │ │ │ strls ip, [fp], #-40 @ 0xffffffd8 │ │ │ │ - blx 0xfe1f3b7e │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + blx 0x1ef3bae │ │ │ │ + mcrlt 7, 5, pc, cr6, cr12, {7} @ │ │ │ │ andslt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrrlt 7, 15, pc, r2, cr12 @ │ │ │ │ + ldclt 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb77 │ │ │ │ - movwcs fp, #7846 @ 0x1ea6 │ │ │ │ + @ instruction: 0xf7fcfb6b │ │ │ │ + movwcs fp, #7833 @ 0x1e99 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xffeaf7f2 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + @ instruction: 0xffdef7f2 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr2, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0xb08c4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ movweq pc, #12309 @ 0x3015 @ │ │ │ │ @ instruction: 0xf0404698 │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48139 │ │ │ │ @ instruction: 0xf5073080 │ │ │ │ strtmi r5, [sl], -r8 │ │ │ │ - blcc 0xc74b0 │ │ │ │ + blcc 0xc74e0 │ │ │ │ svclt 0x00186565 │ │ │ │ andscc r2, r0, r1, lsl #6 │ │ │ │ @ instruction: 0xf7c0011b │ │ │ │ - @ instruction: 0x4605fb5b │ │ │ │ + strmi pc, [r5], -r3, asr #22 │ │ │ │ ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ adcvs r6, r6, r5, lsr #12 │ │ │ │ smlalbtcs pc, r0, r0, r3 @ │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ @ instruction: 0xf8948128 │ │ │ │ - blcs 0xc1ff8 │ │ │ │ + blcs 0xc2028 │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, r9, sl, fp} @ │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andle r2, r2, lr, lsl #18 │ │ │ │ @ instruction: 0xf7f54620 │ │ │ │ - strtmi pc, [r9], -r3, lsl #23 │ │ │ │ + @ instruction: 0x4629fb77 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629d15e │ │ │ │ @ instruction: 0xf0334620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d158 │ │ │ │ @ instruction: 0x079320d0 │ │ │ │ rscshi pc, sl, r0, asr #2 │ │ │ │ msrvs SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movwmi pc, #1728 @ 0x6c0 @ │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ @ instruction: 0xf0406f40 │ │ │ │ @@ -169577,50 +169589,50 @@ │ │ │ │ rsceq r4, sl, #786432 @ 0xc0000 │ │ │ │ @ instruction: 0xf1406d70 │ │ │ │ @ instruction: 0xf6468253 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ movwls r2, #12950 @ 0x3296 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7a202a8 │ │ │ │ - blls 0x1b4700 │ │ │ │ + blls 0x1b46d0 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf7a60023 │ │ │ │ - ldclvs 13, cr15, [r1, #-876]! @ 0xfffffc94 │ │ │ │ + ldclvs 13, cr15, [r1, #-780]! @ 0xfffffcf4 │ │ │ │ eoreq pc, r7, r6, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r0, #664]! @ 0x298 │ │ │ │ + ldc2l 7, cr15, [r8, #664] @ 0x298 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ @ instruction: 0x460822ff │ │ │ │ - stc2l 7, cr15, [lr], #-636 @ 0xfffffd84 │ │ │ │ - blcs 0xd16c4 │ │ │ │ + mrrc2 7, 9, pc, r6, cr15 @ │ │ │ │ + blcs 0xd16f4 │ │ │ │ stmiavs r3!, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr9, {5} │ │ │ │ - @ instruction: 0xffbef79e │ │ │ │ + @ instruction: 0xffa6f79e │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf646829f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mulls r3, r6, r3 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf79a681e │ │ │ │ - ldmdbmi sl, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi sl, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0259a03 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ andsmi pc, ip, r0, asr #12 │ │ │ │ addseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf79a0150 │ │ │ │ - movwcs pc, #12255 @ 0x2fdf @ │ │ │ │ + movwcs pc, #12231 @ 0x2fc7 @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrhi pc, lr, r0, asr #32 │ │ │ │ andcs fp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -169630,77 +169642,77 @@ │ │ │ │ strcc r8, [r4, #-496] @ 0xfffffe10 │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blcc 0x1eb9794 │ │ │ │ + blcc 0x1eb97c4 │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ rsbseq r0, r8, pc, asr #1 │ │ │ │ strdeq r0, [r6], -sp │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r5, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #20571 @ 0x505b │ │ │ │ - blx 0xff273dd8 │ │ │ │ + blx 0xfef73e08 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 0, 1, pc, cr10, cr2, {1} @ │ │ │ │ + mrc2 0, 0, pc, cr6, cr2, {1} │ │ │ │ orrle r2, r7, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9e2f027 │ │ │ │ + @ instruction: 0xf9b6f027 │ │ │ │ orrle r2, r1, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff1af02c │ │ │ │ + cdp2 0, 15, cr15, cr6, cr12, {1} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, fp │ │ │ │ @ instruction: 0xf02d4620 │ │ │ │ - stmdacs r0, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0074f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ smmlseq r9, r0, r0, r3 │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ ldreq r3, [sl, r0, lsl #2] │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x005af43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - smmls r1, fp, lr, pc @ │ │ │ │ + ldrb pc, [r1, -pc, asr #29] @ │ │ │ │ @ instruction: 0xf7f42009 │ │ │ │ - movwcs pc, #11527 @ 0x2d07 @ │ │ │ │ + movwcs pc, #11515 @ 0x2cfb @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe782 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 7, 6, pc, cr12, cr9, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr0, cr9, {7} @ │ │ │ │ @ instruction: 0xf04fe742 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldr pc, [fp, -r5, asr #29]! │ │ │ │ + @ instruction: 0xe73bfeb9 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff307774 │ │ │ │ - ldc2l 7, cr15, [r8, #952]! @ 0x3b8 │ │ │ │ + blvs 0xff3077a4 │ │ │ │ + stc2l 7, cr15, [r0, #952]! @ 0x3b8 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r8, -r3, lsr #11]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - strdeq r9, [r6], r6 │ │ │ │ + addeq r9, r6, r6, asr #27 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r2, r0 │ │ │ │ adchi pc, sl, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r2, r0 │ │ │ │ @@ -169734,15 +169746,15 @@ │ │ │ │ ldrbtmi r2, [r9], #-918 @ 0xfffffc6a │ │ │ │ ldmdavs fp, {r0, r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf6405841 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ strmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ mvnvc pc, r0, lsl #10 │ │ │ │ ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - mrc2 7, 6, pc, cr4, cr10, {4} │ │ │ │ + mrc2 7, 5, pc, cr12, cr10, {4} │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf005e6d2 │ │ │ │ @ instruction: 0xf1b373b8 │ │ │ │ suble r7, sp, r8, lsl #31 │ │ │ │ @ instruction: 0xf1b3d9ac │ │ │ │ subsle r7, r7, r8, lsr #31 │ │ │ │ svcvc 0x00b8f1b3 │ │ │ │ @@ -169758,15 +169770,15 @@ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vhadd.s8 d24, d31, d3 │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ svcge 0x001ef47f │ │ │ │ @ instruction: 0xf57f0680 │ │ │ │ eorscs sl, pc, fp, lsl pc @ │ │ │ │ - mcr2 7, 5, pc, cr10, cr14, {4} @ │ │ │ │ + mrc2 7, 4, pc, cr2, cr14, {4} │ │ │ │ @ instruction: 0xf64fe6a4 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ vst2.16 {d16-d19}, [pc :64], r0 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ eormi r0, fp, r0, lsl r2 │ │ │ │ mlasle r8, r3, r2, r4 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -169777,15 +169789,15 @@ │ │ │ │ @ instruction: 0xf47f2f50 │ │ │ │ @ instruction: 0x0700aeff │ │ │ │ mrcge 5, 7, APSR_nzcv, cr12, cr15, {3} │ │ │ │ movtpl pc, #965 @ 0x3c5 @ │ │ │ │ sbcpl pc, r1, #335544323 @ 0x14000003 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - uhsub8 pc, pc, sp @ │ │ │ │ + uhsub8 pc, pc, r1 @ │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ mcrge 4, 7, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f04c7 │ │ │ │ ldrbt sl, [r5], -r9, ror #29 │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {3} @ │ │ │ │ @@ -169799,4590 +169811,4564 @@ │ │ │ │ mcrge 5, 3, pc, cr2, cr15, {1} @ │ │ │ │ @ instruction: 0xf015e6d2 │ │ │ │ @ instruction: 0xf47f011f │ │ │ │ streq sl, [r6, -pc, asr #29] │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {3} @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ vmin.s8 q15, , q1 │ │ │ │ vmlal.s q8, d0, d0[4] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ vhadd.s8 d29, d15, d24 │ │ │ │ vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf47f072a │ │ │ │ stcvs 14, cr10, [r3, #-724]! @ 0xfffffd2c │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf79e203f │ │ │ │ - mcrvs 14, 3, pc, cr3, cr13, {1} @ │ │ │ │ + cdpvs 14, 6, cr15, cr3, cr5, {1} │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe669ae39 │ │ │ │ - cdp2 2, 11, cr15, cr14, cr4, {0} │ │ │ │ + cdp2 2, 10, cr15, cr6, cr4, {0} │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - mcrr2 7, 15, pc, r6, cr0 @ │ │ │ │ + stc2 7, cr15, [lr], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe623ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ @ instruction: 0xf7999303 │ │ │ │ - blls 0x1b5a18 │ │ │ │ + blls 0x1b59e8 │ │ │ │ streq pc, [pc], -r5 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480a7 │ │ │ │ @ instruction: 0x462030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [lr], {238} @ 0xee │ │ │ │ - mrc2 7, 1, pc, cr2, cr9, {4} │ │ │ │ + ldc2 7, cr15, [r6], #952 @ 0x3b8 │ │ │ │ + mrc2 7, 0, pc, cr10, cr9, {4} │ │ │ │ strmi r2, [r1], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf894808e │ │ │ │ @ instruction: 0x462030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [lr], #952 @ 0x3b8 │ │ │ │ + stc2 7, cr15, [r6], #952 @ 0x3b8 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ rsble r2, r2, r8, lsl #22 │ │ │ │ - blcs 0xec23c │ │ │ │ + blcs 0xec26c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ vnmla.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0x460e681b │ │ │ │ - bl 0x2cc4b8 │ │ │ │ + bl 0x2cc4e8 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ eorcc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ addseq pc, r2, #192, 4 │ │ │ │ strmi r6, [fp], #-3081 @ 0xfffff3f7 │ │ │ │ - bleq 0x4f44cc │ │ │ │ + bleq 0x4f44fc │ │ │ │ teqpvs r1, r2, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79a461a │ │ │ │ - @ instruction: 0xf646fe13 │ │ │ │ + @ instruction: 0xf646fdfb │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldcvs 3, cr2, [r0], #-600 @ 0xfffffda8 │ │ │ │ adceq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strb pc, [r7, #2259] @ 0x8d3 @ │ │ │ │ + strb pc, [r7, #2235] @ 0x8bb @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ eorcs pc, r7, r6, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r8], #-664 @ 0xfffffd68 │ │ │ │ + stc2 7, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmla.f32 q11, , q8 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9} │ │ │ │ - @ instruction: 0xf8c2f7a2 │ │ │ │ - blcc 0x3ef8a0 │ │ │ │ + @ instruction: 0xf8aaf7a2 │ │ │ │ + blcc 0x3ef8d0 │ │ │ │ @ instruction: 0xf63f2b03 │ │ │ │ mvneq sl, #1424 @ 0x590 │ │ │ │ @ instruction: 0x03a9d45e │ │ │ │ - blmi 0xb2b330 │ │ │ │ + blmi 0xb2b360 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmpl r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldmne fp!, {r0, r8, r9, ip, pc} │ │ │ │ stcvs 3, cr9, [fp], {-0} │ │ │ │ tstpmi r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldceq 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - ldc2l 7, cr15, [r2, #616] @ 0x268 │ │ │ │ - blmi 0x7b0108 │ │ │ │ + ldc2 7, cr15, [sl, #616]! @ 0x268 │ │ │ │ + blmi 0x7b0138 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldmne sl!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ vsubl.s8 , d0, d20 │ │ │ │ stcvs 2, cr0, [r9], {146} @ 0x92 │ │ │ │ @ instruction: 0xf8d2440b │ │ │ │ @ instruction: 0xf6020b94 │ │ │ │ @ instruction: 0x461a3194 │ │ │ │ - ldc2 7, cr15, [r4, #616]! @ 0x268 │ │ │ │ + ldc2 7, cr15, [ip, #616] @ 0x268 │ │ │ │ vaba.s8 d30, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf79e1026 │ │ │ │ - ldrb pc, [r1, -sp, lsr #27]! @ │ │ │ │ + @ instruction: 0xe771fd95 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r4, #632]! @ 0x278 │ │ │ │ + stc2 7, cr15, [ip, #632] @ 0x278 │ │ │ │ svclt 0x0000e758 │ │ │ │ - addeq r9, r6, sl, lsl #24 │ │ │ │ - addeq r9, r6, r2, lsl sl │ │ │ │ - umulleq r9, r6, r0, r9 │ │ │ │ - addeq r9, r6, r4, asr r9 │ │ │ │ + ldrdeq r9, [r6], sl │ │ │ │ + addeq r9, r6, r2, ror #19 │ │ │ │ + addeq r9, r6, r0, ror #18 │ │ │ │ + addeq r9, r6, r4, lsr #18 │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - str pc, [r2, r3, lsl #19]! │ │ │ │ + str pc, [r2, fp, ror #18]! │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xe79af97d │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldr pc, [sl, r5, ror #18] │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsvc pc, ip, r5, asr #4 │ │ │ │ + adcsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1cf6271 │ │ │ │ - svclt 0x0000fdff │ │ │ │ - eorseq r1, r5, r8, lsr #9 │ │ │ │ + svclt 0x0000fdf7 │ │ │ │ + eorseq r1, r5, r0, asr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xb0934bb9 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ strmi r2, [r0], r0, lsr #4 │ │ │ │ - bl 0x407b80 │ │ │ │ + bl 0x407bb0 │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ @ instruction: 0xf1f30300 │ │ │ │ - vfmseq.f64 d30, d3, d30 │ │ │ │ + vfmseq.f64 d30, d3, d22 │ │ │ │ strtmi r4, [pc], -lr, lsr #12 │ │ │ │ andsle r2, lr, lr, lsl fp │ │ │ │ andsle r2, r2, pc, lsl fp │ │ │ │ suble r2, r5, sp, lsl fp │ │ │ │ - blmi 0xfebfe300 │ │ │ │ - blls 0x51036c │ │ │ │ + blmi 0xfebfe330 │ │ │ │ + blls 0x51039c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - andslt r8, r3, pc, asr r6 │ │ │ │ + andslt r8, r3, lr, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsra.u64 q12, q8, #60 │ │ │ │ - bcs 0x18eb2c │ │ │ │ + bcs 0x18eb5c │ │ │ │ ldm pc, {r1, r3, r5, r6, r7, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r2, r2, lsl r0 @ │ │ │ │ addseq r0, r6, r2, asr #1 │ │ │ │ strteq r0, [r3], #-98 @ 0xffffff9e │ │ │ │ vmvn.i32 d29, #13500416 @ 0x00ce0000 │ │ │ │ vsubl.u8 , d20, d3 │ │ │ │ - bcs 0x48c94c │ │ │ │ + bcs 0x48c97c │ │ │ │ movwge sp, #6364 @ 0x18dc │ │ │ │ @ instruction: 0xf022f853 │ │ │ │ - @ instruction: 0x000b6ab3 │ │ │ │ - andeq r6, fp, r1, lsl #21 │ │ │ │ - andeq r6, fp, fp, asr #20 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - strdeq r6, [fp], -r5 │ │ │ │ - @ instruction: 0x000b69bb │ │ │ │ - muleq fp, r5, r9 │ │ │ │ - andeq r6, fp, pc, asr r9 │ │ │ │ + andeq r6, fp, r1, ror #21 │ │ │ │ + andeq r6, fp, pc, lsr #21 │ │ │ │ + andeq r6, fp, r9, ror sl │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + andeq r6, fp, r3, lsr #20 │ │ │ │ + andeq r6, fp, r9, ror #19 │ │ │ │ + andeq r6, fp, r3, asr #19 │ │ │ │ + andeq r6, fp, sp, lsl #19 │ │ │ │ + andeq r6, fp, r5, lsr #18 │ │ │ │ strdeq r6, [fp], -r7 │ │ │ │ - andeq r6, fp, r9, asr #17 │ │ │ │ - andeq r6, fp, r1, lsl #17 │ │ │ │ - andeq r6, fp, r1, asr #22 │ │ │ │ - andeq r6, fp, r9, ror #21 │ │ │ │ - andeq r6, fp, r5, lsl #16 │ │ │ │ - andeq r6, fp, pc, lsr #15 │ │ │ │ - andeq r6, fp, r7, asr #16 │ │ │ │ + andeq r6, fp, pc, lsr #17 │ │ │ │ + andeq r6, fp, pc, ror #22 │ │ │ │ + andeq r6, fp, r7, lsl fp │ │ │ │ + andeq r6, fp, r3, lsr r8 │ │ │ │ + ldrdeq r6, [fp], -sp │ │ │ │ + andeq r6, fp, r5, ror r8 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r5!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r6, fp, r5, lsr #10 │ │ │ │ - andeq r6, fp, r7, ror #10 │ │ │ │ - @ instruction: 0x000b65b5 │ │ │ │ - andeq r6, fp, r1, ror #11 │ │ │ │ - andeq r6, fp, fp, asr r6 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - muleq fp, r3, r6 │ │ │ │ + andeq r6, fp, r5, asr r5 │ │ │ │ + muleq fp, r7, r5 │ │ │ │ + andeq r6, fp, r5, ror #11 │ │ │ │ + andeq r6, fp, r1, lsl r6 │ │ │ │ + andeq r6, fp, fp, lsl #13 │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + andeq r6, fp, r3, asr #13 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrhi pc, [r7, -r0] │ │ │ │ - @ instruction: 0x81a6f200 │ │ │ │ + ldrhi pc, [r5, -r0] │ │ │ │ + @ instruction: 0x81a5f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x4621875a │ │ │ │ + @ instruction: 0x46218758 │ │ │ │ @ instruction: 0xf7f0a808 │ │ │ │ - @ instruction: 0xf898fbd9 │ │ │ │ - blls 0x2ba73c │ │ │ │ + @ instruction: 0xf898fbc3 │ │ │ │ + blls 0x2ba76c │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ svclt 0x000c462a │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f04419 │ │ │ │ - andcs pc, r1, sp, ror pc @ │ │ │ │ + andcs pc, r1, r1, ror pc @ │ │ │ │ @ instruction: 0xf004e787 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b3868c │ │ │ │ + vqrshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b3868a │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vqshl.s8 q4, q12, │ │ │ │ - eorcs r8, r0, #5 │ │ │ │ + vshl.s8 q4, , │ │ │ │ + eorcs r8, r0, #2 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcge.s8 d8, d1, d4 │ │ │ │ - @ instruction: 0xf5b38331 │ │ │ │ + vcgt.s8 d8, d1, d9 │ │ │ │ + @ instruction: 0xf5b3832c │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vqshl.s8 d8, d11, d2 │ │ │ │ - blcs 0xd6f18 │ │ │ │ - strhi pc, [r6], #2 │ │ │ │ + vshl.s8 d8, d15, d2 │ │ │ │ + blcs 0xd6f20 │ │ │ │ + ldrbthi pc, [r9], #-2 @ │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r8, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #33283 @ 0x8203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ - mcrr2 7, 15, pc, r6, cr2 @ │ │ │ │ + ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ vaba.s8 q15, , │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcge.s8 q4, q0, q14 │ │ │ │ - @ instruction: 0xf5b38685 │ │ │ │ + vcge.s8 q4, q0, │ │ │ │ + @ instruction: 0xf5b38683 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vhadd.s8 d24, d31, d0 │ │ │ │ + vqadd.s8 q12, , q14 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003cf47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r0, r1, r2, r3, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0626f013 │ │ │ │ - ldrbeq r0, [r6, #1554]! @ 0x612 │ │ │ │ - strbeq r0, [r6, #1498] @ 0x5da │ │ │ │ - vsli.64 d16, d18, #4 │ │ │ │ - blcs 0x10b0bc │ │ │ │ - cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0624f013 │ │ │ │ + ldrbeq r0, [r4, #1552]! @ 0x610 │ │ │ │ + strbeq r0, [r4, #1496] @ 0x5d8 │ │ │ │ + vsli.64 d16, d16, #4 │ │ │ │ + blcs 0x10b0ec │ │ │ │ + cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af1f │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481df │ │ │ │ + @ instruction: 0xf41481da │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4 :256], fp │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4 :256], r6 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf968f7f5 │ │ │ │ + @ instruction: 0xf95cf7f5 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x20b11c │ │ │ │ + blcs 0x20b14c │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - orreq r0, r0, #1023410176 @ 0x3d000000 │ │ │ │ - bicseq r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - streq r0, [r7], #-942 @ 0xfffffc52 │ │ │ │ + cmneq lr, #989855744 @ 0x3b000000 │ │ │ │ + bicseq r0, r9, #1140850689 @ 0x44000001 │ │ │ │ + streq r0, [r5], #-940 @ 0xfffffc54 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - rsbshi pc, r7, r1 │ │ │ │ - ldrbhi pc, [r3, r0, lsl #4] @ │ │ │ │ + rsbshi pc, r2, r1 │ │ │ │ + strbhi pc, [pc, r0, lsl #4] @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r3, #156 @ 0x9c │ │ │ │ + adclt r8, r3, #151 @ 0x97 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b383ff │ │ │ │ + @ instruction: 0xf5b383f7 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x7220ac │ │ │ │ - blls 0x5105bc │ │ │ │ + blmi 0x7220dc │ │ │ │ + blls 0x5105ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - @ instruction: 0x46408537 │ │ │ │ + strbmi r8, [r0], -r6, lsl #10 │ │ │ │ pop {r0, r1, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bec9 │ │ │ │ + @ instruction: 0xf404bebd │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vqadd.s8 d8, d16, d26 │ │ │ │ - blcs 0xd8378 │ │ │ │ - addshi pc, r9, r1 │ │ │ │ + vqadd.s8 d8, d16, d21 │ │ │ │ + blcs 0xd8398 │ │ │ │ + addshi pc, r4, r1 │ │ │ │ eoreq fp, r0, #805306378 @ 0x3000000a │ │ │ │ vsri.64 , , #60 │ │ │ │ - movwls r4, #53763 @ 0xd203 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - tstmi r3, ip, lsl r1 │ │ │ │ + movwls r5, #53824 @ 0xd240 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0x4123b11a │ │ │ │ @ instruction: 0xf10107d9 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r6, r8, r9, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r6, r8, r9, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strls r9, [ip], #-520 @ 0xfffffdf8 │ │ │ │ + strls r9, [r8], #-524 @ 0xfffffdf4 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf9e6f7fb │ │ │ │ + @ instruction: 0xf9daf7fb │ │ │ │ svclt 0x0000e71b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b06 │ │ │ │ andge sl, r1, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq fp, r1, lr │ │ │ │ - andeq r6, fp, r7, asr #28 │ │ │ │ - andeq r6, fp, sp, lsr #30 │ │ │ │ - andeq r6, fp, sp, ror #27 │ │ │ │ - andeq r6, fp, r3, lsl #31 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - andeq r6, fp, fp, ror #29 │ │ │ │ + @ instruction: 0x000b6ebd │ │ │ │ + andeq r6, fp, r3, ror lr │ │ │ │ + andeq r6, fp, r9, asr pc │ │ │ │ + andeq r6, fp, r9, lsl lr │ │ │ │ + andeq r6, fp, pc, lsr #31 │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + andeq r6, fp, r7, lsl pc │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vqadd.s8 d8, d16, d7 │ │ │ │ - blcs 0xd7fa4 │ │ │ │ - adcshi pc, lr, r1 │ │ │ │ + vqadd.s8 d8, d16, d2 │ │ │ │ + blcs 0xd7fcc │ │ │ │ + adcshi pc, r9, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, sp, #667648 @ 0xa3000 │ │ │ │ - ldreq pc, [r5, #582]! @ 0x246 │ │ │ │ - streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + beq 0xfe9fee48 │ │ │ │ + vcgt.s8 d25, d6, d10 │ │ │ │ + @ instruction: 0xf2c00cb5 │ │ │ │ + movwcs r0, #3082 @ 0xc0a │ │ │ │ + vsubl.u8 , d4, d0 │ │ │ │ + andls r2, r9, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - @ instruction: 0x432ba908 │ │ │ │ - movwls r4, #50752 @ 0xc640 │ │ │ │ - movwls r2, #769 @ 0x301 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - @ instruction: 0xf8cd4503 │ │ │ │ - strls ip, [sl, #-32] @ 0xffffffe0 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb6654 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ + ldrmi sl, [lr, #2312] @ 0x908 │ │ │ │ + strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0051c81 │ │ │ │ + b 0x11f7ae4 │ │ │ │ + srsia sp, #12 │ │ │ │ + strls lr, [ip, #-32] @ 0xffffffe0 │ │ │ │ + streq pc, [pc, #-4] @ 0xb667c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sp], #-1291 @ 0xfffffaf5 │ │ │ │ + ldc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ vmlsl.u q15, d20, d1[1] │ │ │ │ - @ instruction: 0xf0045303 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - blcs 0x1be680 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldrbhi pc, [sp], -r0 @ │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + blcs 0x1b96e0 │ │ │ │ + strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbhi pc, [fp], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ - stmdbge r8, {r3, r8} │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - strls r5, [ip], #-522 @ 0xfffffdf6 │ │ │ │ - @ instruction: 0xff6af7fa │ │ │ │ - beq 0x8eff64 │ │ │ │ + strbmi r1, [r0], -r8, lsl #8 │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + andls ip, ip, #41943040 @ 0x2800000 │ │ │ │ + @ instruction: 0xff5ef7fa │ │ │ │ + beq 0x8eff94 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - streq pc, [pc, #-4] @ 0xb669c │ │ │ │ - movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - cdpne 3, 4, cr15, cr2, cr4, {6} │ │ │ │ - strcc pc, [r3], -r4, asr #7 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ mrseq pc, CPSR @ │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + strbne pc, [r2], -r4, asr #7 @ │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28649 │ │ │ │ + @ instruction: 0xf1b28647 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d8ae1d │ │ │ │ @ instruction: 0x079020d0 │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ @ instruction: 0xf44fae15 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ andsmi r4, r0, r0 │ │ │ │ svcvs 0x0080f1b0 │ │ │ │ - strhi pc, [r3, r1] │ │ │ │ + ldrbhi pc, [r9, -r1]! @ │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #3, 28 @ 0x30 │ │ │ │ strbmi r2, [r0], -r1, lsl #8 │ │ │ │ - @ instruction: 0xf8cd9604 │ │ │ │ - stmib sp, {r3, sp, lr, pc}^ │ │ │ │ - andls ip, r5, #0, 10 │ │ │ │ - @ instruction: 0xf7fa9403 │ │ │ │ - @ instruction: 0xe66cf9d5 │ │ │ │ - svcmi 0x00a0f5b3 │ │ │ │ - ldclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xd746e0 │ │ │ │ - ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - ldrdne pc, [r8], -r8 │ │ │ │ - cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - smullscs pc, r9, r8, r8 @ │ │ │ │ - strbmi r1, [r0], -r9, lsl #20 │ │ │ │ - stcls 3, cr4, [r8], {10} │ │ │ │ - @ instruction: 0xf7ee6b99 │ │ │ │ - @ instruction: 0xf898f9bf │ │ │ │ - @ instruction: 0x464030d9 │ │ │ │ - blcs 0xc7ff4 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - stc2l 7, cr15, [r6, #960] @ 0x3c0 │ │ │ │ - vst1.16 {d14-d16}, [r4], r7 │ │ │ │ - @ instruction: 0xf5b22270 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r1, #109 @ 0x6d │ │ │ │ - rschi pc, r0, r1, asr #2 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - @ instruction: 0x069a30d0 │ │ │ │ - mrcge 5, 1, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf003a908 │ │ │ │ - andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ - strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf816f7f5 │ │ │ │ - @ instruction: 0x2320e61b │ │ │ │ - tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - vmla.f32 d26, d23, d15 │ │ │ │ - vqdmlal.s q8, d16, d0[0] │ │ │ │ - eormi r0, r3, r0, lsr #6 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ - ldreq pc, [pc, #-4] @ 0xb67d0 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - ldrhi pc, [r3, -r1] │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0x46404313 │ │ │ │ - subsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r9, -r8, lsl #12] │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f1340b │ │ │ │ - ldrb pc, [sl, #-3771]! @ 0xfffff145 @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - b 0x5c74d0 │ │ │ │ - @ instruction: 0xf0010203 │ │ │ │ - @ instruction: 0xf5b28210 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - beq 0xfe9a1ddc │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - strls r0, [ip, #-796] @ 0xfffffce4 │ │ │ │ - vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r9, #-1055] @ 0xfffffbe1 │ │ │ │ - strcc lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xffcef7f9 │ │ │ │ - @ instruction: 0x2320e559 │ │ │ │ - teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - vmov.i32 q13, #12845055 @ 0x00c3ffff │ │ │ │ - movwls r2, #33539 @ 0x8303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99b488 │ │ │ │ - andcs r9, r1, #12, 10 @ 0x3000000 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [pc], #-4 @ 0xb6878 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7f9340a │ │ │ │ - ldr pc, [ip, #-3911]! @ 0xfffff0b9 │ │ │ │ - movtne pc, #1028 @ 0x404 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - ldcge 4, cr15, [r6, #-508]! @ 0xfffffe04 │ │ │ │ - rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff9474ec │ │ │ │ - andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - smlabtls sl, pc, r5, r8 @ │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ - movwls r9, #33801 @ 0x8409 │ │ │ │ - @ instruction: 0xf7fb930c │ │ │ │ - str pc, [lr, #3715] @ 0xe83 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8f2f7f0 │ │ │ │ - svcne 0x0040f414 │ │ │ │ - ldcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57f0658 │ │ │ │ - ldmib sp, {r0, r1, r3, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7994008 │ │ │ │ - strmi pc, [r2], -fp, lsl #30 │ │ │ │ - strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0xf748be │ │ │ │ - @ instruction: 0xf414e577 │ │ │ │ - @ instruction: 0xf47f1340 │ │ │ │ - stmdbeq r2!, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - vst1.64 {d11-d14}, [r2 :128], r0 │ │ │ │ - vmlal.u q11, d20, d0[4] │ │ │ │ - movwmi r2, #8451 @ 0x2103 │ │ │ │ - @ instruction: 0xf4000be0 │ │ │ │ - submi r6, r2, r0 │ │ │ │ - rsbscs pc, r0, r4, lsl #8 │ │ │ │ - svccs 0x0070f5b0 │ │ │ │ - strbhi pc, [r3], -r1 @ │ │ │ │ - movwcs lr, #47565 @ 0xb9cd │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - b 0x1dad5c │ │ │ │ - vabal.u8 q8, d4, d2 │ │ │ │ - strls r4, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - adcmi sl, r5, #8, 18 @ 0x20000 │ │ │ │ - strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ - strbmi r2, [r0], -r2, lsl #8 │ │ │ │ - eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - movwls r9, #33792 @ 0x8400 │ │ │ │ - ldc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ - strtmi lr, [r1], -r3, asr #10 │ │ │ │ - @ instruction: 0xf7f0a808 │ │ │ │ - pldw [r4], #-2521 @ 0xfffff627 │ │ │ │ - @ instruction: 0xf47f1300 │ │ │ │ - stcls 12, cr10, [r8, #-788] @ 0xfffffcec │ │ │ │ - ldrteq pc, [r9], #-582 @ 0xfffffdba @ │ │ │ │ - streq pc, [sl], #-704 @ 0xfffffd40 │ │ │ │ - adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0x2d00a908 │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - strcs r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ - @ instruction: 0xf7f39400 │ │ │ │ - str pc, [r8, #-3233]! @ 0xfffff35f │ │ │ │ - @ instruction: 0xf57f02a5 │ │ │ │ - @ instruction: 0xf44facaf │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a808 │ │ │ │ - strbthi pc, [r8], -r1 @ │ │ │ │ - @ instruction: 0xf9b4f7f0 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr10, cr11, {7} @ │ │ │ │ - @ instruction: 0x4621e515 │ │ │ │ + strls r9, [r2], -r4, lsl #10 │ │ │ │ + @ instruction: 0xce00e9cd │ │ │ │ + strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf9caf7fa │ │ │ │ + @ instruction: 0xf5b3e66d │ │ │ │ + @ instruction: 0xf47f4fa0 │ │ │ │ + @ instruction: 0x4621adf3 │ │ │ │ @ instruction: 0xf7f0a808 │ │ │ │ - @ instruction: 0xf8ddf9ab │ │ │ │ - @ instruction: 0xf414c020 │ │ │ │ - @ instruction: 0xf0411300 │ │ │ │ - vand d24, d6, d13 │ │ │ │ - vshl.s64 d16, d21, #0 │ │ │ │ - vrshl.s8 d16, d10, d6 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ - strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf7f39400 │ │ │ │ - ldrbt pc, [r8], #3185 @ 0xc71 @ │ │ │ │ - @ instruction: 0xf53f02a6 │ │ │ │ - @ instruction: 0xf44fac7f │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a808 │ │ │ │ - ldrhi pc, [r4], -r1 │ │ │ │ - @ instruction: 0xf984f7f0 │ │ │ │ - stmdbls r8, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - svclt 0x00182b0d │ │ │ │ - tstle r4, r1, lsl #6 │ │ │ │ - blcs 0x41d648 │ │ │ │ - movwcs fp, #12044 @ 0x2f0c │ │ │ │ - movwls r2, #769 @ 0x301 │ │ │ │ - andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - movwcs sl, #2312 @ 0x908 │ │ │ │ - mcrr2 7, 15, pc, r6, cr3 @ │ │ │ │ - @ instruction: 0xf414e4cd │ │ │ │ - @ instruction: 0xf47f1500 │ │ │ │ - @ instruction: 0xf44fac53 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a808 │ │ │ │ - ldrthi pc, [r0], -r1 @ │ │ │ │ - @ instruction: 0xf958f7f0 │ │ │ │ - blls 0x2bfa74 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f39400 │ │ │ │ - ldrt pc, [r2], #3115 @ 0xc2b @ │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf5b380aa │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf7f0821f │ │ │ │ - strcs pc, [r1], #-2367 @ 0xfffff6c1 │ │ │ │ - stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d16, d25, #64 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - ldc2 7, cr15, [r2], {243} @ 0xf3 │ │ │ │ - @ instruction: 0xf414e499 │ │ │ │ - @ instruction: 0xf0421500 │ │ │ │ - vst3. {d24-d26}, [pc :64], sl │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a808 │ │ │ │ - sbcshi pc, sp, r1 │ │ │ │ - @ instruction: 0xf924f7f0 │ │ │ │ - blls 0x2bfadc │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f39400 │ │ │ │ - ldrbt pc, [lr], #-3063 @ 0xfffff409 @ │ │ │ │ + @ instruction: 0xf8d8fa1d │ │ │ │ + @ instruction: 0xf8d80054 │ │ │ │ + vhadd.s8 d17, d14, d8 │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf8982396 │ │ │ │ + bne 0x2feac8 │ │ │ │ + movwmi r4, #42560 @ 0xa640 │ │ │ │ + blvs 0xfe71d78c │ │ │ │ + @ instruction: 0xf9a8f7ee │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + strtmi r4, [sl], -r0, asr #12 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f04421 │ │ │ │ + @ instruction: 0xe648fdbb │ │ │ │ + rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + rsbhi pc, r9, r1 │ │ │ │ + @ instruction: 0xf1410221 │ │ │ │ + vst4. {d8-d11}, [r4 :64], ip │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53f069a │ │ │ │ + @ instruction: 0xf8d8ae36 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f54508 │ │ │ │ + ldr pc, [ip], -fp, lsl #16 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ - stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ + stcge 4, cr15, [r0, #508]! @ 0x1fc │ │ │ │ biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vrsubhn.i16 d20, q2, │ │ │ │ - @ instruction: 0xf0042703 │ │ │ │ + vabdl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0044603 │ │ │ │ @ instruction: 0xf5b3051f │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe998054 │ │ │ │ + beq 0xfe998434 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #8, 18 @ 0x20000 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d16, d13, #64 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d10 │ │ │ │ strls r5, [r8, -r0, asr #8] │ │ │ │ strls r9, [sl, #-1545] @ 0xfffff9f7 │ │ │ │ strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ - bllt 0xff834b40 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950c │ │ │ │ - pldw [r4], #-4019 @ 0xfffff04d │ │ │ │ + mrc2 7, 5, pc, cr0, cr1, {7} │ │ │ │ + @ instruction: 0x2320e57b │ │ │ │ + teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + andhi pc, r9, #1 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + ldclge 4, cr15, [r0, #-508]! @ 0xfffffe04 │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #12, 10 @ 0x3000000 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + ldreq pc, [pc], #-4 @ 0xb686c │ │ │ │ + stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f9340a │ │ │ │ + ldrb pc, [sl, #-4035] @ 0xfffff03d @ │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ + ldclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + strls r0, [ip, #-2723] @ 0xfffff55d │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + stmdbge r8, {r0, r7, r8, sl, ip} │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + @ instruction: 0xf004031c │ │ │ │ + @ instruction: 0x432b041f │ │ │ │ + strcc lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xff3cf7f9 │ │ │ │ + vst3.8 {d14,d16,d18}, [r4 :256]! │ │ │ │ + @ instruction: 0xf5b31340 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + stmdbeq r3!, {r0, r1, r2, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ + vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ + @ instruction: 0xf3c463e0 │ │ │ │ + tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf4020be2 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strbhi pc, [r0, #2] @ │ │ │ │ + strbmi r9, [r0], -sl, lsl #2 │ │ │ │ + movwcs sl, #2312 @ 0x908 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-523 @ 0xfffffdf5 │ │ │ │ + movwls r9, #49928 @ 0xc308 │ │ │ │ + mrc2 7, 3, pc, cr8, cr11, {7} │ │ │ │ + strtmi lr, [r1], -pc, lsl #11 │ │ │ │ + @ instruction: 0xf7f0a808 │ │ │ │ + pldw [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - stmdbge r8, {r0, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f14640 │ │ │ │ - @ instruction: 0xf7fffcc3 │ │ │ │ - eorscs fp, r0, #204, 22 @ 0x33000 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - vmull.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b22103 │ │ │ │ - @ instruction: 0xf0040f80 │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - vhsub.s8 d8, d0, d5 │ │ │ │ - @ instruction: 0xf1b287e0 │ │ │ │ - @ instruction: 0xf0031f10 │ │ │ │ - vrhadd.s8 d8, d1, d4 │ │ │ │ - bcs 0x8d7ee0 │ │ │ │ - andshi pc, ip, #3 │ │ │ │ - strbhi pc, [sl, -r2, lsl #4] @ │ │ │ │ - @ instruction: 0xf0032a00 │ │ │ │ - tstls r8, sl, lsl r1 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - eorsvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + @ instruction: 0xf8d8ad11 │ │ │ │ + @ instruction: 0x065830d0 │ │ │ │ + stcge 5, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ + ldrdmi lr, [r8], -sp │ │ │ │ + mrc2 7, 7, pc, cr4, cr9, {4} │ │ │ │ + strbmi r4, [r0], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf7f14621 │ │ │ │ + ldrb pc, [r8, #-2863]! @ 0xfffff4d1 @ │ │ │ │ + movtne pc, #1044 @ 0x414 @ │ │ │ │ + ldclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ + rsclt r0, r0, #557056 @ 0x88000 │ │ │ │ + rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + bleq 0xff8c7548 │ │ │ │ + andvs pc, r0, r0, lsl #8 │ │ │ │ + vst4.16 {d4-d7}, [r4], r2 │ │ │ │ + @ instruction: 0xf5b02070 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + stmib sp, {r1, r3, r4, r5, r9, sl, pc}^ │ │ │ │ + vst2.8 {d18-d21}, [pc], fp │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + tstls sl, pc, lsl #4 │ │ │ │ + streq lr, [r2, #-2564] @ 0xfffff5fc │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + vst3.8 {d25-d27}, [pc], r9 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + stmdbge r8, {r0, r2, r3, sl} │ │ │ │ + svclt 0x001442a5 │ │ │ │ + strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ + @ instruction: 0xf6444640 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7f39308 │ │ │ │ + strb pc, [r4, #-3249] @ 0xfffff34f @ │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf9c2f7f0 │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + stclge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ + vadd.f32 d25, d6, d8 │ │ │ │ + vmvn.i32 d16, #589824 @ 0x00090000 │ │ │ │ + vshl.s8 d16, d10, d6 │ │ │ │ + vsubl.s8 q8, d16, d29 │ │ │ │ + stmdbge r8, {r1, r3, r9} │ │ │ │ + svclt 0x00082d00 │ │ │ │ + strbmi r4, [r0], -r2, lsr #12 │ │ │ │ + strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + ldc2 7, cr15, [r6], {243} @ 0xf3 │ │ │ │ + adceq lr, r5, #171966464 @ 0xa400000 │ │ │ │ + ldcge 5, cr15, [r0], #508 @ 0x1fc │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0xf7f0865f │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fb4640 │ │ │ │ + ldr pc, [r6, #-3583] @ 0xfffff201 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf994f7f0 │ │ │ │ + ldrdgt pc, [r0], -sp @ │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + tstphi r6, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ + ldreq pc, [r5, #582]! @ 0x246 │ │ │ │ + streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ + subne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmdbge r8, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf1bc4640 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ + stc2l 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ + adceq lr, r6, #-117440512 @ 0xf9000000 │ │ │ │ + stcge 5, cr15, [r0], {63} @ 0x3f │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0xf7f0860b │ │ │ │ + blls 0x374ff8 │ │ │ │ + blcs 0x41ce68 │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + blls 0x32ae60 │ │ │ │ + svclt 0x000c2b0d │ │ │ │ + movwcs r2, #4866 @ 0x1302 │ │ │ │ + vcgt.s8 d25, d6, d0 │ │ │ │ + vsubl.s8 q9, d0, d13 │ │ │ │ + @ instruction: 0xf644020a │ │ │ │ + vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strbmi r0, [r0], -r5, lsl #6 │ │ │ │ + svclt 0x00082900 │ │ │ │ + stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f32300 │ │ │ │ + strb pc, [lr], #3131 @ 0xc3b @ │ │ │ │ + strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + mrrcge 4, 7, pc, r4, cr15 @ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0xf7f08627 │ │ │ │ + strcs pc, [r1], #-2369 @ 0xfffff6bf │ │ │ │ + stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + stc2 7, cr15, [r0], #-972 @ 0xfffffc34 │ │ │ │ + vst3.32 {d14-d16}, [r4 :256], r3 │ │ │ │ + @ instruction: 0x46212370 │ │ │ │ + adceq sl, r7, #8, 16 @ 0x80000 │ │ │ │ + adchi pc, r3, r1, lsl #2 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + andshi pc, r8, #1 │ │ │ │ + @ instruction: 0xf928f7f0 │ │ │ │ + blls 0x2bfad4 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f39400 │ │ │ │ + ldr pc, [sl], #3079 @ 0xc07 │ │ │ │ + strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + strbhi pc, [fp], #66 @ 0x42 @ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + @ instruction: 0xf7f080d6 │ │ │ │ + strcs pc, [r1], #-2317 @ 0xfffff6f3 │ │ │ │ + stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0xffbf4ae6 │ │ │ │ + @ instruction: 0x2320e47f │ │ │ │ + tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + @ instruction: 0xf247ac03 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ + eormi r0, r3, r0, lsr #6 │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + ldreq pc, [pc, #-4] @ 0xb6b38 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strbhi pc, [r6, #-1] @ │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ + @ instruction: 0x46404313 │ │ │ │ + addseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r9, -r8, lsl #12] │ │ │ │ + stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f1340b │ │ │ │ + @ instruction: 0xf7fffd13 │ │ │ │ + @ instruction: 0x4621bbde │ │ │ │ + stmib sp, {r3, fp, sp, pc}^ │ │ │ │ + strls r5, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xff9ef7ef │ │ │ │ + svcne 0x0040f414 │ │ │ │ + blge 0xff573d84 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldc2 7, cr15, [r8], #964 @ 0x3c4 │ │ │ │ + bllt 0xff434b90 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + bicshi pc, r7, r3 │ │ │ │ + ldrbhi pc, [sl, r0, lsl #4] @ │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + rschi pc, r0, r3 │ │ │ │ + strbhi pc, [fp], #513 @ 0x201 @ │ │ │ │ + @ instruction: 0xf0032a20 │ │ │ │ + vrhadd.s8 q4, q9, q14 │ │ │ │ + bcs 0xd88a4 │ │ │ │ + rscshi pc, r4, r3 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fffded │ │ │ │ - @ instruction: 0xf414bb9e │ │ │ │ + @ instruction: 0xf7fffde3 │ │ │ │ + @ instruction: 0xf414bba0 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.8 {d8-d11}, [r4 :256], r3 │ │ │ │ + vst1.8 {d8-d11}, [r4 :128], r7 │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38212 │ │ │ │ + @ instruction: 0xf5b38206 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd73b0 │ │ │ │ - blge 0xfe3f3de0 │ │ │ │ + blcs 0xd73ac │ │ │ │ + blge 0xfe473e0c │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414930f │ │ │ │ - @ instruction: 0xf0046fd8 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf47f320d │ │ │ │ - stmdbge r8, {r0, r7, r8, r9, fp, sp, pc} │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwcs lr, #59853 @ 0xe9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47f930d │ │ │ │ + stmdbge r8, {r0, r1, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf80ef7f5 │ │ │ │ - bllt 0x1d34c18 │ │ │ │ + @ instruction: 0xf804f7f5 │ │ │ │ + bllt 0x1db4c44 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - sbcshi pc, sl, r1 │ │ │ │ + sbcshi pc, r4, r1 │ │ │ │ streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - subshi pc, r4, r1 │ │ │ │ + subhi pc, lr, r1 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [sp], #-208 @ 0xffffff30 │ │ │ │ - blge 0xff5b4140 │ │ │ │ + blge 0xff63416c │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r4, #976]! @ 0x3d0 │ │ │ │ - bllt 0xfef34c74 │ │ │ │ + stc2 7, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ + bllt 0xfefb4ca0 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - sbcshi pc, r0, #66 @ 0x42 │ │ │ │ + sbchi pc, r2, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - addshi pc, r5, #2 │ │ │ │ + addhi pc, r7, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rsbshi pc, r6, #2 │ │ │ │ + rsbhi pc, r8, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - vbic.i16 d26, #49408 @ 0xc100 │ │ │ │ - movwls r1, #61953 @ 0xf201 │ │ │ │ - svcvs 0x00d8f414 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc lr, sp, #3358720 @ 0x334000 │ │ │ │ - blge 0xa73eac │ │ │ │ + vbic.i16 d26, #49920 @ 0xc300 │ │ │ │ + @ instruction: 0xf4141201 │ │ │ │ + stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf004230e │ │ │ │ + movwls r0, #54031 @ 0xd30f │ │ │ │ + blge 0xaf3ed8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f4940c │ │ │ │ - @ instruction: 0xf7ffffad │ │ │ │ - @ instruction: 0xf404bb16 │ │ │ │ + @ instruction: 0xf7ffffa3 │ │ │ │ + @ instruction: 0xf404bb18 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r3, #217 @ 0xd9 │ │ │ │ - adchi pc, r0, r1, asr #2 │ │ │ │ + eoreq r8, r3, #211 @ 0xd3 │ │ │ │ + addshi pc, sl, r1, asr #2 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [pc], #208 @ 0xb6cf4 │ │ │ │ - blge 0x1f341f4 │ │ │ │ + ldrbeq r3, [pc], #208 @ 0xb6d20 │ │ │ │ + blge 0x1fb4220 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f44508 │ │ │ │ - @ instruction: 0xf7fffd5b │ │ │ │ - @ instruction: 0xf404bb60 │ │ │ │ + @ instruction: 0xf7fffd51 │ │ │ │ + @ instruction: 0xf404bb62 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0022f70 │ │ │ │ - @ instruction: 0xf414840e │ │ │ │ + @ instruction: 0xf4148400 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst1.32 {d24-d27}, [pc :64]! │ │ │ │ + vst1.32 {d24-d27}, [pc] │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrhi pc, [fp, #-2]! │ │ │ │ + strhi pc, [sp, #-2]! │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b38541 │ │ │ │ + @ instruction: 0xf5b38533 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.64 {d24-d26}, [pc :64], r4 │ │ │ │ + vst1.32 {d24-d26}, [pc :256], lr │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff173f74 │ │ │ │ + bge 0xff1f3fa0 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 12, cr15, cr14, cr15, {7} │ │ │ │ + cdp2 7, 11, cr15, cr10, cr15, {7} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fffe3d │ │ │ │ - @ instruction: 0xf414bb2a │ │ │ │ + @ instruction: 0xf7fffe33 │ │ │ │ + @ instruction: 0xf414bb2c │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst4. {d8-d11}, [r4 :256], sl │ │ │ │ + vst4. {d8-d11}, [r4 :128], lr │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b380bf │ │ │ │ + @ instruction: 0xf5b380b3 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd7038 │ │ │ │ - bge 0xfe973fb4 │ │ │ │ + blcs 0xd7034 │ │ │ │ + bge 0xfe9f3fe0 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414930f │ │ │ │ - @ instruction: 0xf0046fd8 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf47f320d │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r7, r9, fp, sp, pc} │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwcs lr, #59853 @ 0xe9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47f930d │ │ │ │ + stmdbge r8, {r0, r3, r4, r7, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xff2af7f4 │ │ │ │ - blt 0xfe2b4dec │ │ │ │ + @ instruction: 0xff20f7f4 │ │ │ │ + blt 0xfe334e18 │ │ │ │ andmi pc, r0, r4, lsl r4 @ │ │ │ │ - bge 0xfe173ff4 │ │ │ │ + bge 0xfe1f4020 │ │ │ │ vmlsl.u8 q8, d20, d18 │ │ │ │ @ instruction: 0xf0021381 │ │ │ │ vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ - tstmi sl, #112, 2 │ │ │ │ - cdpcs 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + vbic.i32 q9, #192 @ 0x000000c0 │ │ │ │ + tstmi sl, #3, 28 @ 0x30 │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ svccs 0x0070f5b1 │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ - orrhi pc, r6, #2 │ │ │ │ + cmnphi r8, #2 @ p-variant is OBSOLETE │ │ │ │ andgt lr, fp, #3358720 @ 0x334000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ addvs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf7f3950d │ │ │ │ - @ instruction: 0xf7fff8ab │ │ │ │ - @ instruction: 0xf3c4bad0 │ │ │ │ + @ instruction: 0xf7fff8a1 │ │ │ │ + @ instruction: 0xf3c4bad2 │ │ │ │ strteq r1, [r6], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf53f930d │ │ │ │ - vmov.i16 q13, #49920 @ 0xc300 │ │ │ │ + vmov.i16 q13, #50432 @ 0xc500 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - beq 0xfe95b69c │ │ │ │ + beq 0xfe95b6c8 │ │ │ │ andseq pc, ip, #2 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ stmdbge r8, {r2, r4, r8, r9, lr} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ vrshr.s64 d20, d9, #64 │ │ │ │ strls r0, [ip], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf886f7f3 │ │ │ │ - blt 0xfebb4e90 │ │ │ │ + @ instruction: 0xf87cf7f3 │ │ │ │ + blt 0xfec34ebc │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - bge 0xcf4098 │ │ │ │ + bge 0xd740c4 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vorr.i32 d24, #52992 @ 0x0000cf00 │ │ │ │ + vorr.i32 d24, #49408 @ 0x0000c100 │ │ │ │ andls r1, sp, #268435456 @ 0x10000000 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021581 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - @ instruction: 0x432a5300 │ │ │ │ - andls sl, ip, #8, 18 @ 0x20000 │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + beq 0xfe95b71c │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + strne pc, [r1], #964 @ 0x3c4 │ │ │ │ + stmdbge r8, {r2, r4, r8, r9, lr} │ │ │ │ + strbmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmlal.s q8, d0, d1[7] │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r2, #34051 @ 0x8503 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f3940b │ │ │ │ - @ instruction: 0xf7fff859 │ │ │ │ - vpmin.s8 , q4, q15 │ │ │ │ + movwls r0, #33285 @ 0x8205 │ │ │ │ + @ instruction: 0xf7f3940c │ │ │ │ + @ instruction: 0xf7fff84f │ │ │ │ + vpmax.s8 d27, d24, d0 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - beq 0xfe9a16fc │ │ │ │ + beq 0xfe9a1730 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r8, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0041340 │ │ │ │ movwls r0, #50191 @ 0xc40f │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x13f4ef0 │ │ │ │ - stmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1174f1c │ │ │ │ + stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwne pc, #53824 @ 0xd240 @ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - vst2. {d8-d11}, [r4 :256], r1 │ │ │ │ + vst2. {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b32378 │ │ │ │ @ instruction: 0xf0022f70 │ │ │ │ - strteq r8, [r5], #-1180 @ 0xfffffb64 │ │ │ │ - ldrbhi pc, [r9], #-321 @ 0xfffffebf @ │ │ │ │ + strteq r8, [r5], #-1165 @ 0xfffffb73 │ │ │ │ + ldrbhi pc, [r1], #-321 @ 0xfffffebf @ │ │ │ │ orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0084f5b3 │ │ │ │ - ldmibge r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb6f78 │ │ │ │ + streq pc, [pc], #-4 @ 0xb6fa4 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f4940c │ │ │ │ - @ instruction: 0xf7fff95b │ │ │ │ - @ instruction: 0xf414b9bc │ │ │ │ + @ instruction: 0xf7fff951 │ │ │ │ + @ instruction: 0xf414b9be │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst2.32 {d26,d28}, [pc :256], r7 │ │ │ │ + vst2.32 {d26,d28}, [pc :256], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - addshi pc, r6, #2 │ │ │ │ + addhi pc, r8, #2 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe95b7d8 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r8, {r1, r3, r5, r8, r9, lr} │ │ │ │ - strbmi r9, [r0], -ip, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r2, r9, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0025300 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ + andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r9, #-776] @ 0xfffffcf8 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb6fd4 │ │ │ │ - strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xffe0f7f2 │ │ │ │ - blt 0x234fdc │ │ │ │ + strls r9, [ip], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0xffd6f7f2 │ │ │ │ + blt 0x2b5008 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ strls r0, [ip, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf7f2940b │ │ │ │ - @ instruction: 0xf7fffac3 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ + @ instruction: 0xf7fffab9 │ │ │ │ + stmib sp, {r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, sl, sp} │ │ │ │ + @ instruction: 0xf6444640 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d7, d5 │ │ │ │ vsubl.s8 q11, d0, d5 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff861 │ │ │ │ - stmib sp, {r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ + stmib sp, {r3, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f1c50b │ │ │ │ + @ instruction: 0xf7fff857 │ │ │ │ + stmib sp, {r1, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, sl, sp} │ │ │ │ + @ instruction: 0xf6444640 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d7, d5 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff84d │ │ │ │ - @ instruction: 0xf898b954 │ │ │ │ + stmib sp, {r3, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f1c50b │ │ │ │ + @ instruction: 0xf7fff843 │ │ │ │ + @ instruction: 0xf898b956 │ │ │ │ ldrdlt r3, [r3, -r9]! │ │ │ │ ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57f07d8 │ │ │ │ - stmib sp, {r0, r1, r3, r6, r8, fp, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - vmla.i8 d26, d6, d8 │ │ │ │ + stmib sp, {r0, r2, r3, r6, r8, fp, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, sl, sp} │ │ │ │ + vmax.s8 q10, q3, q0 │ │ │ │ vqdmlal.s q8, d16, d1[4] │ │ │ │ @ instruction: 0xf645030a │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff831 │ │ │ │ - @ instruction: 0xf898b938 │ │ │ │ + stmib sp, {r3, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f1c50b │ │ │ │ + @ instruction: 0xf7fff827 │ │ │ │ + @ instruction: 0xf898b93a │ │ │ │ ldrdlt r3, [r3, -r9]! │ │ │ │ ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57f07de │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r8, fp, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - vmla.i8 d26, d6, d8 │ │ │ │ + stmib sp, {r0, r4, r5, r8, fp, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, sl, sp} │ │ │ │ + vmax.s8 q10, q3, q0 │ │ │ │ vqdmlal.s q8, d16, d1[4] │ │ │ │ @ instruction: 0xf645030a │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff815 │ │ │ │ - stmib sp, {r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ + stmib sp, {r3, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f1c50b │ │ │ │ + @ instruction: 0xf7fff80b │ │ │ │ + stmib sp, {r1, r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, sl, sp} │ │ │ │ + @ instruction: 0xf6444640 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d7, d5 │ │ │ │ vmlal.s q11, d0, d1[3] │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff801 │ │ │ │ - stmib sp, {r3, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ + stmib sp, {r3, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f0c50b │ │ │ │ + @ instruction: 0xf7fffff7 │ │ │ │ + stmib sp, {r1, r3, r8, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, sl, sp} │ │ │ │ + @ instruction: 0xf6444640 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d7, d5 │ │ │ │ vrshr.s64 d21, d29, #64 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7ffffed │ │ │ │ - adccs fp, r0, #244, 16 @ 0xf40000 │ │ │ │ + stmib sp, {r3, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f0c50b │ │ │ │ + @ instruction: 0xf7ffffe3 │ │ │ │ + adccs fp, r0, #16121856 @ 0xf60000 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vqshl.s8 d8, d24, d16 │ │ │ │ - rscscs r8, r0, #-2147483634 @ 0x8000000e │ │ │ │ + vshl.s8 d8, d30, d16 │ │ │ │ + rscscs r8, r0, #1073741838 @ 0x4000000e │ │ │ │ adcseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vqrshl.s8 d8, d28, d16 │ │ │ │ - rscscs r8, r0, #1493172224 @ 0x59000000 │ │ │ │ + vqrshl.s8 d8, d17, d16 │ │ │ │ + rscscs r8, r0, #1442840576 @ 0x56000000 │ │ │ │ addseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b3850b │ │ │ │ + @ instruction: 0xf5b38501 │ │ │ │ @ instruction: 0xf0010f20 │ │ │ │ - @ instruction: 0xf5b384f2 │ │ │ │ + @ instruction: 0xf5b384e8 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - movwcs sl, #2261 @ 0x8d5 │ │ │ │ + movwcs sl, #2263 @ 0x8d7 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ strbmi r3, [r0], -r8, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004920a │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - ldc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ - ldmdblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [sl, #-968]! @ 0xfffffc38 │ │ │ │ + ldmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vqsub.s8 d24, d15, d14 │ │ │ │ + vqsub.s8 d24, d15, d12 │ │ │ │ vsubl.s8 q8, d16, d0 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmge r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, ror r3 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r8], #-2 @ │ │ │ │ - ldrbthi pc, [r8], #512 @ 0x200 @ │ │ │ │ + strbhi pc, [r4], #-2 @ │ │ │ │ + ldrbthi pc, [r2], #512 @ 0x200 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldrbhi pc, [r2, #-2] @ │ │ │ │ - bicshi pc, r4, #268435456 @ 0x10000000 │ │ │ │ + ldrhi pc, [r8, #-2]! │ │ │ │ + bichi pc, ip, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b20 │ │ │ │ - vshl.s8 q4, , q9 │ │ │ │ - blcs 0xd7c24 │ │ │ │ - movthi pc, #45058 @ 0xb002 @ │ │ │ │ + vqshl.s8 q4, q1, q9 │ │ │ │ + blcs 0xd7c18 │ │ │ │ + teqphi ip, #2 @ p-variant is OBSOLETE │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb71e0 │ │ │ │ + streq pc, [pc], #-4 @ 0xb720c │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fffb4f │ │ │ │ - strtmi fp, [r1], -r8, lsl #17 │ │ │ │ + @ instruction: 0xf7fffb45 │ │ │ │ + strtmi fp, [r1], -sl, lsl #17 │ │ │ │ stmib sp, {r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7ef550b │ │ │ │ - stmdbge r8, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f04640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stmiage pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf57f07e0 │ │ │ │ - vmvn.i16 q13, #197 @ 0x00c5 │ │ │ │ + vmvn.i16 q13, #199 @ 0x00c7 │ │ │ │ strteq r5, [r1], #195 @ 0xc3 │ │ │ │ - rschi pc, fp, r1, lsl #2 │ │ │ │ + rschi pc, r5, r1, lsl #2 │ │ │ │ ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrsbcc pc, [r0], #131 @ 0x83 @ │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d2, d2 │ │ │ │ - stmdacs r0, {r0, r1, r4, pc} │ │ │ │ - ldmge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, pc} │ │ │ │ + ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwpl pc, #1103 @ 0x44f @ │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0020f80 │ │ │ │ - @ instruction: 0xf3c487e9 │ │ │ │ + vqshl.u64 d24, d23, #4 │ │ │ │ vrshl.s8 q9, q0, q8 │ │ │ │ strdmi r7, [r3], -lr @ │ │ │ │ tstmi sp, #2176 @ 0x880 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ - addhi pc, r0, r3 │ │ │ │ + subhi pc, lr, r3 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andeq pc, r3, #2 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8920a │ │ │ │ - @ instruction: 0xf7fffc2b │ │ │ │ - @ instruction: 0xf004b840 │ │ │ │ + @ instruction: 0xf7fffc21 │ │ │ │ + @ instruction: 0xf004b842 │ │ │ │ @ instruction: 0xf1b37360 │ │ │ │ @ instruction: 0xf0007f60 │ │ │ │ - andcs r8, r0, #76, 2 │ │ │ │ + andcs r8, r0, #-2147483630 @ 0x80000012 │ │ │ │ movwls r4, #42515 @ 0xa613 │ │ │ │ stmib sp, {r0, r1, r5, r6, r8, fp}^ │ │ │ │ vst1.8 {d5-d8}, [r3], fp │ │ │ │ vrsra.u64 , q14, #60 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0x01224313 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ subsmi r4, sl, r0, asr #12 │ │ │ │ vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ subsmi r2, r3, r0, lsl #7 │ │ │ │ addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r0], #836 @ 0x344 │ │ │ │ - b 0x119bae0 │ │ │ │ + b 0x119bb0c │ │ │ │ subseq r4, fp, r4, asr #7 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - @ instruction: 0xf7fffe7d │ │ │ │ - @ instruction: 0xf5b3b818 │ │ │ │ + @ instruction: 0xf7fffe73 │ │ │ │ + @ instruction: 0xf5b3b81a │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - @ instruction: 0xf5b38291 │ │ │ │ + @ instruction: 0xf5b3828e │ │ │ │ @ instruction: 0xf47f0f40 │ │ │ │ - vmlal.u8 q13, d4, d15 │ │ │ │ - vmull.u8 , d4, d0 │ │ │ │ - beq 0xfe97baec │ │ │ │ - vhsub.s8 d25, d6, d13 │ │ │ │ - vbic.i32 d16, #589824 @ 0x00090000 │ │ │ │ - vrshl.s8 d16, d10, d6 │ │ │ │ + vmov.i16 d26, #193 @ 0x00c1 │ │ │ │ + vmull.p8 , d4, d0 │ │ │ │ + andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ + movwls r0, #43685 @ 0xaaa5 │ │ │ │ + ldceq 2, cr15, [r9], #-280 @ 0xfffffee8 │ │ │ │ + stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ + andls r2, r0, #0, 6 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vhsub.s8 d25, d6, d9 │ │ │ │ vsubl.s8 q8, d16, d29 │ │ │ │ - @ instruction: 0xf1bc020a │ │ │ │ - svclt 0x00080f00 │ │ │ │ - @ instruction: 0xf003462a │ │ │ │ - vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - stmdbge r8, {r0, r7, r8, sl, ip} │ │ │ │ - strbmi r4, [r0], -fp, lsr #6 │ │ │ │ - movwcs r9, #4876 @ 0x130c │ │ │ │ - movwcs r9, #768 @ 0x300 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf0042503 │ │ │ │ - strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f2940b │ │ │ │ - @ instruction: 0xf7fffe35 │ │ │ │ - stmib sp, {r1, r3, r4, r6, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r8, {r3, r8} │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - strls r5, [ip], #-522 @ 0xfffffdf6 │ │ │ │ - @ instruction: 0xf8c4f7fa │ │ │ │ - svclt 0x00d9f7fe │ │ │ │ + stmdbge r8, {r1, r3, r9} │ │ │ │ + svclt 0x0008459e │ │ │ │ + strbmi r4, [r0], -r2, ror #12 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf004950c │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r1, [fp, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f2940d │ │ │ │ + @ instruction: 0xf7fffe2b │ │ │ │ + stmib sp, {r2, r3, r4, r6, fp, ip, sp, pc}^ │ │ │ │ + strbmi r1, [r0], -r8, lsl #8 │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + andls ip, ip, #41943040 @ 0x2800000 │ │ │ │ + @ instruction: 0xf8baf7fa │ │ │ │ + svclt 0x00dbf7fe │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ svceq 0x000ef010 │ │ │ │ - svcge 0x00d0f43e │ │ │ │ + svcge 0x00d2f43e │ │ │ │ andvc pc, r0, pc, asr #8 │ │ │ │ andmi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf1b04010 │ │ │ │ @ instruction: 0xf0016f80 │ │ │ │ - @ instruction: 0xf1a18144 │ │ │ │ - bcs 0x1f7b94 │ │ │ │ + @ instruction: 0xf1a1813c │ │ │ │ + bcs 0x1f7bc0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbfb80 │ │ │ │ - svcge 0x00bef43e │ │ │ │ + bcs 0xbfbac │ │ │ │ + svcge 0x00c0f43e │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8cd9604 │ │ │ │ - stmib sp, {r3, sp, lr, pc}^ │ │ │ │ - andls ip, r5, #0, 10 │ │ │ │ - @ instruction: 0xf7f99203 │ │ │ │ - @ instruction: 0xf7fffb91 │ │ │ │ - sbccs fp, r0, #40, 16 @ 0x280000 │ │ │ │ - sbcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vcge.s8 q4, q8, │ │ │ │ - @ instruction: 0xf1b382f7 │ │ │ │ - @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #520093696 @ 0x1f000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + strls r9, [r2], -r4, lsl #10 │ │ │ │ + @ instruction: 0xce00e9cd │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + blx 0xfe2f53a6 │ │ │ │ + stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ + addsmi r0, r3, #208, 4 │ │ │ │ + mvnhi pc, #1 │ │ │ │ + rscshi pc, r5, #0, 4 │ │ │ │ + svcne 0x00c0f1b3 │ │ │ │ + ldrhi pc, [r6], #-1 │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + mvnshi pc, #1 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + svcge 0x009cf47e │ │ │ │ + smullsne pc, r9, r8, r8 @ │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + bicsmi r8, r2, #200 @ 0xc8 │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + @ instruction: 0xf3c4af8d │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + stmdbge r8, {r3, r9, ip, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r2, #167772160 @ 0xa000000 │ │ │ │ + @ instruction: 0xf7f1950c │ │ │ │ + @ instruction: 0xf7fefce5 │ │ │ │ + @ instruction: 0xf5b3bfee │ │ │ │ + @ instruction: 0xf0010fa0 │ │ │ │ + vqshl.s8 q4, , q0 │ │ │ │ + @ instruction: 0xf5b38307 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #121634816 @ 0x7400000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #-67108861 @ 0xfc000003 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + andscs r8, r0, #-1828716544 @ 0x93000000 │ │ │ │ + eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf898af99 │ │ │ │ - @ instruction: 0xf8d810d9 │ │ │ │ - @ instruction: 0xf8d830d0 │ │ │ │ - stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - sbcshi pc, r5, r2 │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb7fe8 │ │ │ │ - svcge 0x008af47e │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r8, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf3c4a908 │ │ │ │ - strbmi r4, [r0], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - movwls r0, #527 @ 0x20f │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [ip, #-514] @ 0xfffffdfe │ │ │ │ - stc2l 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ - svclt 0x00ebf7fe │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - ldrbhi pc, [pc], #-1 @ 0xb741c @ │ │ │ │ - movwhi pc, #37376 @ 0x9200 @ │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - strhi pc, [r8, #-1]! │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - ldrhi pc, [sp], #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x005ef47e │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - sbcshi pc, fp, #2 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf404af61 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0042903 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b34603 │ │ │ │ + @ instruction: 0xf0024f70 │ │ │ │ + movwcs r8, #4810 @ 0x12ca │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r9, [sl, -r8, lsl #12] │ │ │ │ strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff22f7f1 │ │ │ │ - svclt 0x0043f7fe │ │ │ │ + @ instruction: 0xff1af7f1 │ │ │ │ + svclt 0x0047f7fe │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - svcge 0x003ef47e │ │ │ │ + svcge 0x0042f47e │ │ │ │ @ instruction: 0xf14002a7 │ │ │ │ - @ instruction: 0xf0248410 │ │ │ │ + @ instruction: 0xf024840c │ │ │ │ @ instruction: 0xf64e437f │ │ │ │ vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ vld1.8 {d0-d3}, [r3] │ │ │ │ addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ @ instruction: 0xf8d8d108 │ │ │ │ vst4. {d18-d21}, [pc :64], r0 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ orrsmi r4, r3, #0, 6 │ │ │ │ - andhi pc, r3, r2 │ │ │ │ + ldrbhi pc, [r7, r1]! @ │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ addseq r2, fp, r3, lsl #4 │ │ │ │ movwcs lr, #55757 @ 0xd9cd │ │ │ │ movwcs r2, #4609 @ 0x1201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f3940c │ │ │ │ - @ instruction: 0xf7fef8ff │ │ │ │ - @ instruction: 0xf5b2bf86 │ │ │ │ + @ instruction: 0xf7fef8f7 │ │ │ │ + @ instruction: 0xf5b2bf8a │ │ │ │ @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r2, #11, 30 @ 0x2c │ │ │ │ - subshi pc, sp, r2, lsl #2 │ │ │ │ + adceq sl, r2, #15, 30 @ 0x3c │ │ │ │ + subshi pc, r1, r2, lsl #2 │ │ │ │ @ instruction: 0xf1000223 │ │ │ │ - vst3.8 {d8,d10,d12}, [r4], sl │ │ │ │ + vst3.8 {d8,d10,d12}, [r4], r6 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - @ instruction: 0xf3c4aeff │ │ │ │ + @ instruction: 0xf3c4af03 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ strls r0, [ip, #-155] @ 0xffffff65 │ │ │ │ andmi lr, r9, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - @ instruction: 0xf7fefd23 │ │ │ │ - @ instruction: 0xf44fbeee │ │ │ │ + @ instruction: 0xf7fefd1b │ │ │ │ + @ instruction: 0xf44fbef2 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ - b 0x1c7eac │ │ │ │ + b 0x1c7ed4 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vabd.s8 q4, q0, q5 │ │ │ │ - @ instruction: 0xf5b38395 │ │ │ │ + vaba.s8 d8, d0, d30 │ │ │ │ + @ instruction: 0xf5b38391 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - @ instruction: 0xf5b386df │ │ │ │ + @ instruction: 0xf5b386d3 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - blcs 0xd9010 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ + blcs 0xd9008 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr15, cr15, {3} │ │ │ │ rsceq pc, pc, #4 │ │ │ │ @ instruction: 0xf0022a20 │ │ │ │ - @ instruction: 0xf01485c8 │ │ │ │ - b 0x147815c │ │ │ │ + @ instruction: 0xf0148598 │ │ │ │ + b 0x1478184 │ │ │ │ @ instruction: 0x46174614 │ │ │ │ - ldrbhi pc, [ip], #2 @ │ │ │ │ + ldrthi pc, [r3], #2 @ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024214 │ │ │ │ - andcs r8, r0, #897581056 @ 0x35800000 │ │ │ │ - vrsubhn.i16 d30, q10, │ │ │ │ + andcs r8, r0, #696254464 @ 0x29800000 │ │ │ │ + vrsubhn.i16 d30, q10, │ │ │ │ @ instruction: 0xf0145341 │ │ │ │ movwls r0, #57136 @ 0xdf30 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr10, cr14, {3} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr14, cr14, {3} │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ svclt 0x0018290d │ │ │ │ stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - rscshi pc, r3, r2 │ │ │ │ + rschi pc, r7, r2 │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r9, fp, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf644a908 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf0040205 │ │ │ │ movwls r0, #33807 @ 0x840f │ │ │ │ strcs r9, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0xf7f29409 │ │ │ │ - @ instruction: 0xf7fefe29 │ │ │ │ - eorscs fp, r0, #18, 30 @ 0x48 │ │ │ │ + @ instruction: 0xf7fefe21 │ │ │ │ + eorscs fp, r0, #22, 30 @ 0x58 │ │ │ │ rsbseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d18 │ │ │ │ - vmull.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b22103 │ │ │ │ - @ instruction: 0xf0040f80 │ │ │ │ - @ instruction: 0xf002040f │ │ │ │ - vqshl.s8 d8, d21, d16 │ │ │ │ - @ instruction: 0xf1b28285 │ │ │ │ + @ instruction: 0xf0042103 │ │ │ │ + @ instruction: 0xf5b20c0f │ │ │ │ + @ instruction: 0xf3c40f80 │ │ │ │ + @ instruction: 0xf0024403 │ │ │ │ + vshl.s8 d8, d12, d16 │ │ │ │ + @ instruction: 0xf1b28283 │ │ │ │ @ instruction: 0xf0021f10 │ │ │ │ - vshl.s8 d8, d9, d16 │ │ │ │ - bcs 0x8d93f8 │ │ │ │ - ldrhi pc, [r8], #-2 │ │ │ │ - rsbhi pc, r5, #536870912 @ 0x20000000 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ + bcs 0x8d9410 │ │ │ │ + mvnshi pc, #2 │ │ │ │ + subshi pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0022a00 │ │ │ │ - @ instruction: 0x910884b5 │ │ │ │ + smlabbls r8, fp, r4, r8 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ eorcs pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fef8bd │ │ │ │ - adceq fp, r7, #1760 @ 0x6e0 │ │ │ │ - ldrbhi pc, [r2, r1, lsl #2]! @ │ │ │ │ - movweq pc, #1044 @ 0x414 @ │ │ │ │ - strhi pc, [r9, #64]! @ 0x40 │ │ │ │ - vpmax.s8 d16, d15, d17 │ │ │ │ - eormi r0, r3, pc, lsr r3 │ │ │ │ - ldrsbeq pc, [r0], #136 @ 0x88 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc, #-1] @ 0xb7643 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - strbhi pc, [fp, #-1] @ │ │ │ │ - @ instruction: 0xf57e0700 │ │ │ │ - rsclt sl, r3, #1360 @ 0x550 │ │ │ │ - stmdbge r8, {r3, r9, ip, pc} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs r4, [pc], #-1600 @ 0xb7660 │ │ │ │ - andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ - strls r2, [fp], #-514 @ 0xfffffdfe │ │ │ │ - movwcs r0, #156 @ 0x9c │ │ │ │ - @ instruction: 0xf7fa940c │ │ │ │ - @ instruction: 0xf7fefcb9 │ │ │ │ - stcleq 14, cr11, [r3, #-744]! @ 0xfffffd18 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf8b6f7f1 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr3, cr14, {7} │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f87b5 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ - eormi r0, r2, pc, lsl #4 │ │ │ │ - svccs 0x005cf5b2 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr6, cr14, {3} │ │ │ │ - ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ - andvc pc, r2, #33554432 @ 0x2000000 │ │ │ │ - @ instruction: 0xf47e2a08 │ │ │ │ - @ instruction: 0xf003ae2f │ │ │ │ - andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf7f84640 │ │ │ │ - @ instruction: 0xf7fefcbf │ │ │ │ - @ instruction: 0xf3c4be9c │ │ │ │ - eoreq r5, r6, #64, 4 │ │ │ │ - cmnphi sl, #64, 2 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf47e2f5c │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0044640 │ │ │ │ - movwcs r0, #5151 @ 0x141f │ │ │ │ - strls r9, [r8], #-521 @ 0xfffffdf7 │ │ │ │ - strcc lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f8950c │ │ │ │ - @ instruction: 0xf7fefde5 │ │ │ │ - rsclt fp, r3, #10, 28 @ 0xa0 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - tstls sl, r0, asr #12 │ │ │ │ + @ instruction: 0xf41487e7 │ │ │ │ + @ instruction: 0xf0400300 │ │ │ │ + beq 0x918cf0 │ │ │ │ + teqpeq pc, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ + @ instruction: 0xf8d84023 │ │ │ │ + @ instruction: 0xf00100d0 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b34203 │ │ │ │ + @ instruction: 0xf0014f70 │ │ │ │ + streq r8, [r0, -r0, asr #10] │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr10, cr14, {3} │ │ │ │ + andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ @ instruction: 0xf3c4a908 │ │ │ │ - addseq r3, fp, r3, lsl #4 │ │ │ │ - vsubw.u8 , q2, d14 │ │ │ │ - movwls r2, #54019 @ 0xd303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf04f02a3 │ │ │ │ - svclt 0x00540201 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff7af7f2 │ │ │ │ - mcrlt 7, 3, pc, cr3, cr14, {7} @ │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, sp, #667648 @ 0xa3000 │ │ │ │ - strne pc, [r9, #582]! @ 0x246 │ │ │ │ - streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ - sbcsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - @ instruction: 0x432ba908 │ │ │ │ - movwls r4, #50752 @ 0xc640 │ │ │ │ - movwls r2, #769 @ 0x301 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - @ instruction: 0xf8cd4503 │ │ │ │ - strls ip, [sl, #-32] @ 0xffffffe0 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb7770 │ │ │ │ - strls r9, [fp], #-1289 @ 0xfffffaf7 │ │ │ │ - ldc2 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr7, cr14, {7} │ │ │ │ - vst1.32 {d16-d17}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - vaddl.u8 , d20, d1 │ │ │ │ - b 0x113e798 │ │ │ │ - @ instruction: 0x43a10500 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - eorsgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf000900a │ │ │ │ - andls r8, fp, #19922944 @ 0x1300000 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + strbmi r3, [r0], -r3, lsl #4 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ + andcs r5, r2, #-1879048192 @ 0x90000000 │ │ │ │ + addseq r9, ip, fp, lsl #8 │ │ │ │ + strls r2, [ip], #-768 @ 0xfffffd00 │ │ │ │ + ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr15, cr14, {7} │ │ │ │ + eoreq r0, r6, #6336 @ 0x18c0 │ │ │ │ + strhi pc, [sl, r1, lsl #2]! │ │ │ │ + rscvc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ - eormi r9, r2, ip, lsl #10 │ │ │ │ - strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - svclt 0x001442a2 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - ldrtvs pc, [r5], #-1604 @ 0xfffff9bc @ │ │ │ │ - streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ - vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ + @ instruction: 0xf5b24022 │ │ │ │ + @ instruction: 0xf47e2f5c │ │ │ │ + @ instruction: 0xf8d8ae3b │ │ │ │ + vst4. {d2-d5}, [r2 :64], r0 │ │ │ │ + bcs 0x2d3ec8 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr4, cr14, {3} │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + @ instruction: 0xf0042202 │ │ │ │ + @ instruction: 0x4640011f │ │ │ │ + ldc2 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ + mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf1400226 │ │ │ │ + @ instruction: 0xf64f8377 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + eormi r0, r3, pc, lsl #6 │ │ │ │ + svccs 0x005cf5b3 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr12, cr14, {3} │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldreq pc, [pc], #-4 @ 0xb76fc │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + stmib sp, {r3, sl, ip, pc}^ │ │ │ │ + strls r3, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + mcrlt 7, 0, pc, cr15, cr14, {7} @ │ │ │ │ + vmlal.u , d20, d3[4] │ │ │ │ + strbmi r5, [r0], -r0, asr #3 │ │ │ │ + stmdbge r8, {r1, r3, r8, ip, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwls r0, #57499 @ 0xe09b │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d13 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + adceq r3, r3, #-1342177280 @ 0xb0000000 │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ + movwcs fp, #3924 @ 0xf54 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f22308 │ │ │ │ + @ instruction: 0xf7feff73 │ │ │ │ + vqrdmlah.s , q2, d0[6] │ │ │ │ + vmull.p8 , d4, d0 │ │ │ │ + andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ + movwls r0, #43685 @ 0xaaa5 │ │ │ │ + stcne 2, cr15, [r9], #280 @ 0x118 │ │ │ │ + stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ + andls r2, r0, #0, 6 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vhsub.s8 d25, d6, d9 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ - stccs 6, cr4, [r0, #-256] @ 0xffffff00 │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - blx 0xff5f57be │ │ │ │ - ldcllt 7, cr15, [r9, #1016]! @ 0x3f8 │ │ │ │ - vst1.32 {d16-d17}, [pc :128], r3 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0030110 │ │ │ │ - vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - vsubl.u8 , d20, d1 │ │ │ │ + svclt 0x0008459e │ │ │ │ + strbmi r4, [r0], -r2, ror #12 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf004950c │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r1, [fp, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f2940d │ │ │ │ + @ instruction: 0xf7fefc0b │ │ │ │ + beq 0xfe967094 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + addne pc, r1, r4, asr #7 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ + vsubw.u8 q10, q10, d17 │ │ │ │ @ instruction: 0xf0044003 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - andls r4, sl, r1, lsr #7 │ │ │ │ - strbhi pc, [r4] @ │ │ │ │ + @ instruction: 0xf8cd020f │ │ │ │ + andls ip, sl, r4, lsr r0 │ │ │ │ + ldrhi pc, [r0], -r0 │ │ │ │ + vst1.8 {d25-d28}, [pc], fp │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + strls r0, [ip, #-527] @ 0xfffffdf1 │ │ │ │ + vaddl.u8 q10, d4, d18 │ │ │ │ + vabal.u8 , d4, d0 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + vst3.8 {d21-d23}, [pc], r8 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + adcmi r0, r2, #218103808 @ 0xd000000 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + @ instruction: 0xf6442202 │ │ │ │ + vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ + andls r0, r0, #83886080 @ 0x5000000 │ │ │ │ + andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - eorgt pc, ip, sp, asr #17 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff14f7fa │ │ │ │ - ldcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ + svclt 0x00082d00 │ │ │ │ + @ instruction: 0xf7f24622 │ │ │ │ + @ instruction: 0xf7fefbcd │ │ │ │ + beq 0xfe9a7018 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ + @ instruction: 0x43a11501 │ │ │ │ + @ instruction: 0xf000900a │ │ │ │ + stmdbge r8, {r0, r6, r7, r8, sl, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf8cd5300 │ │ │ │ + vaddl.u8 q14, d4, d28 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + stmib sp, {r2, r3, r8, sl, sp}^ │ │ │ │ + @ instruction: 0xf7fa3408 │ │ │ │ + @ instruction: 0xf7feff0d │ │ │ │ + @ instruction: 0xf404bdda │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e0698 │ │ │ │ + @ instruction: 0xf8d8add0 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + vsubl.u8 q9, d4, d8 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ + strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f34508 │ │ │ │ + @ instruction: 0xf7feffa5 │ │ │ │ + @ instruction: 0xf404bdb6 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + @ instruction: 0xf43e4f70 │ │ │ │ + @ instruction: 0xf8d8adb0 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + vsubl.u8 q9, d4, d9 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ + strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f34508 │ │ │ │ + @ instruction: 0xf7feff85 │ │ │ │ + @ instruction: 0xf44fbd96 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + ldrhi pc, [r7, -r1] │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0006f40 │ │ │ │ + @ instruction: 0xf5b386f7 │ │ │ │ + @ instruction: 0xf0026f60 │ │ │ │ + vst2.32 {d24-d27}, [pc :64], r1 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + andsmi r0, ip, #128, 6 │ │ │ │ + stcge 4, cr15, [r2, #-504] @ 0xfffffe08 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - @ instruction: 0x069830d0 │ │ │ │ - stclge 5, cr15, [fp, #248] @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r3, #-248]! @ 0xffffff08 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8f2f7ef │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ - andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ - strcs r2, [pc], #-1280 @ 0xb7878 │ │ │ │ - strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffacf7f3 │ │ │ │ - ldclt 7, cr15, [r1, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xf7f4030f │ │ │ │ + @ instruction: 0xf7fef86b │ │ │ │ + @ instruction: 0xf44fbd64 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, lsl #5 │ │ │ │ + svcvs 0x0010f5b2 │ │ │ │ + ldrhi pc, [sp, -r1] │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b24022 │ │ │ │ + @ instruction: 0xf0006f40 │ │ │ │ + @ instruction: 0xf5b287e0 │ │ │ │ + @ instruction: 0xf0026f60 │ │ │ │ + vst1.16 {d24-d27}, [pc :64], r3 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + andsmi r0, ip, #128, 6 │ │ │ │ + ldclge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stcge 4, cr15, [fp, #248]! @ 0xf8 │ │ │ │ + @ instruction: 0xf8d8d104 │ │ │ │ + @ instruction: 0x069f30d0 │ │ │ │ + ldcge 5, cr15, [sp, #-248]! @ 0xffffff08 │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8bcf7ef │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ + andcs r4, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ - andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ - strcs r2, [pc], #-1280 @ 0xb78b8 │ │ │ │ - strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff8cf7f3 │ │ │ │ - ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ - tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - ldrbthi pc, [ip], r0 @ │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - bichi pc, r0, #2 │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404acfd │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - strtmi sl, [r1], -lr, ror #26 │ │ │ │ - @ instruction: 0xf7efa808 │ │ │ │ - @ instruction: 0xf8d8f903 │ │ │ │ - strbmi r3, [r0], -r8, lsl #1 │ │ │ │ - stmdbge r8, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf872f7f4 │ │ │ │ - ldcllt 7, cr15, [pc, #-1016] @ 0xb7534 │ │ │ │ - andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc :128], r8 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, lsl #5 │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - strbhi pc, [r5, r0]! @ │ │ │ │ - svcvs 0x0060f5b2 │ │ │ │ - rsbshi pc, r8, #2 │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404accb │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf53e069f │ │ │ │ - @ instruction: 0x4621ad38 │ │ │ │ - @ instruction: 0xf7efa808 │ │ │ │ - @ instruction: 0xf8d8f8cd │ │ │ │ - strbmi r3, [r0], -r8, lsl #1 │ │ │ │ - stmdbge r8, {r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf83cf7f4 │ │ │ │ - stclt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ - svceq 0x0060f5b3 │ │ │ │ - adcshi pc, r1, r1 │ │ │ │ - vmlal.s q9, d0, d0[4] │ │ │ │ - addsmi r0, r3, #224, 4 │ │ │ │ - addshi pc, r8, r1 │ │ │ │ - svcne 0x00d0f1b3 │ │ │ │ - stcge 4, cr15, [r4], #504 @ 0x1f8 │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - ldreq r4, [fp, -r0, asr #12] │ │ │ │ - ldcge 5, cr15, [lr], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7f4030f │ │ │ │ + @ instruction: 0xf7fef835 │ │ │ │ + @ instruction: 0xf5b3bd2e │ │ │ │ + @ instruction: 0xf0010f60 │ │ │ │ + rsbcs r8, r0, #170 @ 0xaa │ │ │ │ + rsceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf1b38091 │ │ │ │ + @ instruction: 0xf47e1fd0 │ │ │ │ + @ instruction: 0xf8d8aca9 │ │ │ │ + @ instruction: 0x464030d0 │ │ │ │ + @ instruction: 0xf57e071b │ │ │ │ + movwcs sl, #7331 @ 0x1ca3 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ + @ instruction: 0xf7f1950c │ │ │ │ + @ instruction: 0xf7fefee1 │ │ │ │ + addcs fp, r0, #384 @ 0x180 │ │ │ │ + sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + addscs r8, r0, #805306373 @ 0x30000005 │ │ │ │ + sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b3820e │ │ │ │ + @ instruction: 0xf47e0f40 │ │ │ │ + vmvn.i32 q13, #53247 @ 0x0000cfff │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + strbmi r2, [r0], -r8, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf004930a │ │ │ │ + movwls r0, #45839 @ 0xb30f │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - mcr2 7, 7, pc, cr8, cr1, {7} @ │ │ │ │ - stclt 7, cr15, [r1, #-1016] @ 0xfffffc08 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - subshi pc, ip, #1 │ │ │ │ - vrshr.s64 d18, d0, #64 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - andshi pc, r7, #1 │ │ │ │ - svceq 0x0040f5b3 │ │ │ │ - ldclge 4, cr15, [sl], #-504 @ 0xfffffe08 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ + strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf912f7f2 │ │ │ │ + stcllt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ + svceq 0x00c0f5b3 │ │ │ │ + bichi pc, r1, r1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #96, 4 │ │ │ │ + @ instruction: 0x81a6f001 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #80, 4 │ │ │ │ + mrrcge 4, 7, pc, sl, cr14 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ - movwls r4, #41731 @ 0xa303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs r9, #4875 @ 0x130b │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fef919 │ │ │ │ - @ instruction: 0xf5b3bcdc │ │ │ │ - @ instruction: 0xf0010fc0 │ │ │ │ - andscs r8, r0, #1073741874 @ 0x40000032 │ │ │ │ - rsbeq pc, r0, #192, 4 │ │ │ │ + movwcs r4, #515 @ 0x203 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r1, #167772160 @ 0xa000000 │ │ │ │ + @ instruction: 0xf7f1950c │ │ │ │ + @ instruction: 0xf7fefcd5 │ │ │ │ + @ instruction: 0xf5b3bc46 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + andscs r8, r0, #201 @ 0xc9 │ │ │ │ + eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #-2147483605 @ 0x8000002b │ │ │ │ - subseq pc, r0, #192, 4 │ │ │ │ + eorscs r8, r0, #-2147483636 @ 0x8000000c │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vmov.i32 q13, #50687 @ 0x0000c5ff │ │ │ │ - stmdbge r8, {r0, r1, r9, sp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r9, #0, 6 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ - ldc2l 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ - mcrrlt 7, 15, pc, r1, cr14 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - sbcshi pc, r0, r1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - teqphi sl, r1 @ p-variant is OBSOLETE │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r0], #-504 @ 0xfffffe08 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - subshi pc, ip, r2 │ │ │ │ - smullsne pc, r9, r8, r8 @ │ │ │ │ - eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ - @ instruction: 0xf0012900 │ │ │ │ - bicsmi r8, r2, #926941184 @ 0x37400000 │ │ │ │ - movweq pc, #4098 @ 0x1002 @ │ │ │ │ - @ instruction: 0xf47e2b00 │ │ │ │ - movwcs sl, #7191 @ 0x1c17 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwls r4, #1562 @ 0x61a │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf404ac35 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0042903 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b34603 │ │ │ │ + @ instruction: 0xf0024f70 │ │ │ │ + @ instruction: 0xf8988049 │ │ │ │ + ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ + stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ + ldrbhi pc, [r2, #1] @ │ │ │ │ + @ instruction: 0xf00243d2 │ │ │ │ + blcs 0xb86f4 │ │ │ │ + ldcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r9, [sl, -r8, lsl #12] │ │ │ │ strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf980f7f1 │ │ │ │ - ldcllt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf97af7f1 │ │ │ │ + stclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - cmnphi sp, r2 @ p-variant is OBSOLETE │ │ │ │ - sbcshi pc, r1, #268435456 @ 0x10000000 │ │ │ │ + cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ + sbchi pc, r8, #268435456 @ 0x10000000 │ │ │ │ svceq 0x00a0f5b2 │ │ │ │ - rscshi pc, r7, r2 │ │ │ │ + sbcshi pc, sp, r2 │ │ │ │ tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - rsbhi pc, r7, r2, lsl #4 │ │ │ │ + subshi pc, r3, r2, lsl #4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x23208249 │ │ │ │ + @ instruction: 0x2320821f │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - smlattls r8, fp, fp, sl │ │ │ │ + strdls sl, [r8, -r1] │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ rsbsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fefe2b │ │ │ │ - @ instruction: 0x2320bbdc │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002429a │ │ │ │ - vhadd.s8 d8, d17, d18 │ │ │ │ - @ instruction: 0xf5b28286 │ │ │ │ - @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f80ac │ │ │ │ - vcge.s8 d0, d2, d0 │ │ │ │ - vmla.i d24, d0, d0[5] │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - addhi pc, r3, r2 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + mcr2 7, 1, pc, cr6, cr0, {7} @ │ │ │ │ + bllt 0xff9b5b60 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff0f4d74 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 q8, d16, d9 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - mcr2 7, 0, pc, cr0, cr0, {7} @ │ │ │ │ - bllt 0xfed35b94 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + addhi pc, ip, r2 │ │ │ │ + rsbshi pc, pc, #268435456 @ 0x10000000 │ │ │ │ + svceq 0x00a0f5b2 │ │ │ │ + addshi pc, r5, r2 │ │ │ │ + tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ + subshi pc, r0, r2, lsl #4 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf002429a │ │ │ │ + @ instruction: 0x2320806e │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + smlabtls r8, r7, fp, sl │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + addeq pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [ip, #960]! @ 0x3c0 │ │ │ │ + bllt 0xfef35bb4 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldrbhi pc, [r5], r1 @ │ │ │ │ - strhi pc, [r6, -r0, lsl #4]! │ │ │ │ + strbhi pc, [sl], r1 @ │ │ │ │ + strhi pc, [r3, -r0, lsl #4]! │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - ldrthi pc, [ip], r1 @ │ │ │ │ + ldrthi pc, [r1], r1 @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [r3], r1 │ │ │ │ + ldrhi pc, [r8], r1 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0xfe774dc0 │ │ │ │ + blge 0xfe974de0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb7bd8 │ │ │ │ + streq pc, [pc], #-4 @ 0xb7bf8 │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03408 │ │ │ │ - @ instruction: 0xf7feff9f │ │ │ │ - @ instruction: 0xf5b3bb8c │ │ │ │ + @ instruction: 0xf7feff9b │ │ │ │ + @ instruction: 0xf5b3bb94 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf7ef8453 │ │ │ │ - strcs pc, [r1], #-2197 @ 0xfffff76b │ │ │ │ + @ instruction: 0xf7ef844b │ │ │ │ + strcs pc, [r1], #-2181 @ 0xfffff77b │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, q3, q0 │ │ │ │ vsubl.s8 q11, d16, d9 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x1af5bd2 │ │ │ │ - bllt 0xffcb5c04 │ │ │ │ + blx 0x19f5bf2 │ │ │ │ + bllt 0xffeb5c24 │ │ │ │ @ instruction: 0x13a9f246 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ sbcsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fefb53 │ │ │ │ - beq 0xfe9a6ba0 │ │ │ │ + @ instruction: 0xf7fefb4f │ │ │ │ + beq 0xfe9a6be0 │ │ │ │ stmdbge r8, {r2, r3, r8, sl, ip, pc} │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ @ instruction: 0x432b031c │ │ │ │ @ instruction: 0xf004930a │ │ │ │ movwls r0, #45855 @ 0xb31f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r8, #-992] @ 0xfffffc20 │ │ │ │ - bllt 0x1435c5c │ │ │ │ + ldc2l 7, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ + bllt 0x1635c7c │ │ │ │ svcvs 0x008cf1b3 │ │ │ │ mvnshi pc, #1 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - rsceq sl, r6, #12, 22 @ 0x3000 │ │ │ │ - blge 0x335274 │ │ │ │ + rsceq sl, r6, #18432 @ 0x4800 │ │ │ │ + blge 0x4b5294 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - @ instruction: 0xf7feffdf │ │ │ │ - @ instruction: 0xf7efbbb0 │ │ │ │ - movwcs pc, #6567 @ 0x19a7 @ │ │ │ │ + @ instruction: 0xf7feffdb │ │ │ │ + @ instruction: 0xf7efbbb8 │ │ │ │ + movwcs pc, #6557 @ 0x199d @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f29500 │ │ │ │ - @ instruction: 0xf7fefb1b │ │ │ │ - rsclt fp, r3, #165888 @ 0x28800 │ │ │ │ + @ instruction: 0xf7fefb17 │ │ │ │ + rsclt fp, r3, #174080 @ 0x2a800 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #872415232 @ 0x34000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - stc2 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ - bllt 0xfe335cd0 │ │ │ │ + ldc2l 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ + bllt 0xfe535cf0 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf5b14021 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r5 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r1, r0, lsl #3 │ │ │ │ svcvs 0x0040f5b1 │ │ │ │ - ldrhi pc, [r6], #1 │ │ │ │ + strhi pc, [lr], #1 │ │ │ │ svcvs 0x0060f5b1 │ │ │ │ - eorshi pc, r9, #2 │ │ │ │ + andhi pc, sp, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - vst1.64 {d10-d11}, [r4 :256], r5 │ │ │ │ + vst1.64 {d10-d11}, [r4 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e0419 │ │ │ │ - strtmi sl, [r1], -r2, ror #22 │ │ │ │ + strtmi sl, [r1], -sl, ror #22 │ │ │ │ @ instruction: 0xf7eea808 │ │ │ │ - @ instruction: 0xf8d8fef7 │ │ │ │ + @ instruction: 0xf8d8fee9 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - mcr2 7, 3, pc, cr6, cr3, {7} @ │ │ │ │ - bllt 0x15b5d3c │ │ │ │ + mcr2 7, 3, pc, cr2, cr3, {7} @ │ │ │ │ + bllt 0x17b5d5c │ │ │ │ eorsne pc, ip, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - ldrhi pc, [r6], #-64 @ 0xffffffc0 │ │ │ │ + ldrhi pc, [r4], #-64 @ 0xffffffc0 │ │ │ │ ldrsbcs pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0x2098f8d2 │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ - strteq r8, [r0], #1037 @ 0x40d │ │ │ │ - strhi pc, [sl], #-256 @ 0xffffff00 │ │ │ │ + strteq r8, [r0], #1035 @ 0x40b │ │ │ │ + strhi pc, [r8], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf583fab3 │ │ │ │ - blcs 0xba324 │ │ │ │ - strhi pc, [r4], #-0 │ │ │ │ + blcs 0xba344 │ │ │ │ + strhi pc, [r2], #-0 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r8, lsl #17 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf7989306 │ │ │ │ - blls 0x277080 │ │ │ │ + blls 0x277060 │ │ │ │ and r4, r3, r6, lsl #12 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0xb7d90 │ │ │ │ - orrhi pc, r1, r2 │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0xb7db0 │ │ │ │ + cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d5, d19 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r7, asr r8 @ │ │ │ │ movwls r4, #26161 @ 0x6631 │ │ │ │ - @ instruction: 0xf806f79d │ │ │ │ + @ instruction: 0xfff6f79c │ │ │ │ strb r9, [pc, r6, lsl #22]! │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls fp, [sp], #-676 @ 0xfffffd5c │ │ │ │ - @ instruction: 0x412cb11a │ │ │ │ - @ instruction: 0xf53f07e4 │ │ │ │ + vsubl.u8 , d20, d19 │ │ │ │ + movwls r4, #54275 @ 0xd403 │ │ │ │ + @ instruction: 0x4123b11a │ │ │ │ + @ instruction: 0xf53f07dd │ │ │ │ stmdbge r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strls r9, [r8, #-524] @ 0xfffffdf4 │ │ │ │ + strls r9, [r8], #-524 @ 0xfffffdf4 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 5, pc, cr8, cr9, {7} @ │ │ │ │ - bllt 0x2b5dd4 │ │ │ │ + mcr2 7, 5, pc, cr4, cr9, {7} @ │ │ │ │ + bllt 0x4b5df4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [lr], #-208 @ 0xffffff30 │ │ │ │ - bge 0x352e8 │ │ │ │ + blge 0x235308 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ - strcs r2, [pc], #-1280 @ 0xb7e14 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb7e34 │ │ │ │ strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ - blt 0xff9b5e1c │ │ │ │ + ldc2l 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ + blt 0xffbb5e3c │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :128], r7 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], fp │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - ldrthi pc, [r2], #-1 @ │ │ │ │ + strthi pc, [sl], #-1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - orrhi pc, r0, r2 │ │ │ │ + cmpphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - vst1.16 {d10-d11}, [r4] │ │ │ │ + vst1.16 {d10-d11}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e04dd │ │ │ │ - @ instruction: 0x4621aabc │ │ │ │ + strtmi sl, [r1], -r4, asr #21 │ │ │ │ @ instruction: 0xf7eea808 │ │ │ │ - @ instruction: 0xf8d8fe51 │ │ │ │ + @ instruction: 0xf8d8fe43 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - stc2l 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ - blt 0xfec35e88 │ │ │ │ + ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ + blt 0xfee35ea8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [sl], #-208 @ 0xffffff30 │ │ │ │ - bge 0xfe9b539c │ │ │ │ + bge 0xfebb53bc │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ - strcs r2, [pc], #-1280 @ 0xb7ec8 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb7ee8 │ │ │ │ strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ - blt 0xfe335ed0 │ │ │ │ - @ instruction: 0xf8bef7ef │ │ │ │ - blls 0x2de708 │ │ │ │ + stc2 7, cr15, [r0], {243} @ 0xf3 │ │ │ │ + blt 0xfe535ef0 │ │ │ │ + @ instruction: 0xf8b4f7ef │ │ │ │ + blls 0x2de728 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ bcs 0x418ca0 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r8, {r1, r8, fp} │ │ │ │ @ instruction: 0xf6444640 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ @ instruction: 0xf7f29000 │ │ │ │ - @ instruction: 0xf7fefa47 │ │ │ │ - vmvn.i16 , #49664 @ 0xc200 │ │ │ │ - blcs 0x47cb18 │ │ │ │ - ldmibge r6!, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefa43 │ │ │ │ + vmvn.i16 , #51712 @ 0xca00 │ │ │ │ + blcs 0x47cb38 │ │ │ │ + ldmibge lr!, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r8, fp, r3, asr r1 │ │ │ │ - andeq r8, fp, r7, lsr #2 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - strdeq r8, [fp], -fp │ │ │ │ - andeq r8, fp, pc, asr #1 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - muleq fp, pc, r0 @ │ │ │ │ - andeq r8, fp, r1, ror r0 │ │ │ │ - andeq r8, fp, r3, asr #32 │ │ │ │ - andeq r8, fp, r5, lsl r0 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - andeq r7, fp, r9, ror #31 │ │ │ │ - @ instruction: 0x000b7fbd │ │ │ │ - muleq fp, r1, pc @ │ │ │ │ - andeq r7, fp, r5, asr pc │ │ │ │ + andeq r8, fp, r3, ror r1 │ │ │ │ + andeq r8, fp, r7, asr #2 │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + andeq r8, fp, fp, lsl r1 │ │ │ │ + andeq r8, fp, pc, ror #1 │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + strheq r8, [fp], -pc @ │ │ │ │ + muleq fp, r1, r0 │ │ │ │ + andeq r8, fp, r3, rrx │ │ │ │ + andeq r8, fp, r5, lsr r0 │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + andeq r8, fp, r9 │ │ │ │ + ldrdeq r7, [fp], -sp │ │ │ │ + @ instruction: 0x000b7fb1 │ │ │ │ + andeq r7, fp, r5, ror pc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d8a9cd │ │ │ │ + @ instruction: 0xf8d8a9d5 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57e015f │ │ │ │ - vmul.f q13, q10, d3[1] │ │ │ │ + vmul.f q13, q10, d3[3] │ │ │ │ stmdbge r8, {r0, r1, r9, lr} │ │ │ │ movwcs r9, #4616 @ 0x1208 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ strls r2, [ip, #-515] @ 0xfffffdfd │ │ │ │ - mrc2 7, 3, pc, cr2, cr9, {7} │ │ │ │ - blt 0xbb5f8c │ │ │ │ + mcr2 7, 3, pc, cr14, cr9, {7} @ │ │ │ │ + blt 0xdb5fac │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xfff4f7f9 │ │ │ │ - ldmiblt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xfff0f7f9 │ │ │ │ + stmiblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r3, r4, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r5, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff4ef7f9 │ │ │ │ - stmiblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff4af7f9 │ │ │ │ + ldmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r1, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff88f7f9 │ │ │ │ - ldmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff84f7f9 │ │ │ │ + ldmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #1785856 @ 0x1b4000 │ │ │ │ + andcs sl, r2, #1916928 @ 0x1d4000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefc39 │ │ │ │ - @ instruction: 0xf640b95c │ │ │ │ + @ instruction: 0xf7fefc35 │ │ │ │ + @ instruction: 0xf640b964 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge r6, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge lr, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1032 @ 0xb8068 │ │ │ │ + strcs r3, [pc], #-1032 @ 0xb8088 │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ - stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + stmdblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1032192 @ 0xfc000 │ │ │ │ + andcs sl, r0, #1163264 @ 0x11c000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefc0b │ │ │ │ - @ instruction: 0xf004b92e │ │ │ │ - blcs 0x478ce4 │ │ │ │ - stmdbge r8!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefc07 │ │ │ │ + @ instruction: 0xf004b936 │ │ │ │ + blcs 0x478d04 │ │ │ │ + ldmdbge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r8, {r3, r8, r9, ip, pc} │ │ │ │ andls r2, r9, #0, 6 │ │ │ │ andcs r4, r3, #64, 12 @ 0x4000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #46348 @ 0xb50c │ │ │ │ @ instruction: 0xf7f9940a │ │ │ │ - @ instruction: 0xf7fefdd3 │ │ │ │ - @ instruction: 0xf640b98c │ │ │ │ + @ instruction: 0xf7fefdcf │ │ │ │ + @ instruction: 0xf640b994 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge r0, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r8, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #33795 @ 0x8403 │ │ │ │ movwcs r9, #1292 @ 0x50c │ │ │ │ stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9230a │ │ │ │ - @ instruction: 0xf7fefe95 │ │ │ │ - @ instruction: 0xf640b900 │ │ │ │ + @ instruction: 0xf7fefe91 │ │ │ │ + @ instruction: 0xf640b908 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmge sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #33795 @ 0x8403 │ │ │ │ movwcs r9, #1292 @ 0x50c │ │ │ │ stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9230a │ │ │ │ - @ instruction: 0xf7fefecf │ │ │ │ - vst2. {d11-d12}, [r4 :128], sl │ │ │ │ + @ instruction: 0xf7fefecb │ │ │ │ + vst2. {d11-d12}, [r4 :256], r2 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r8, {r0, r1, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8148 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8168 │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34509 │ │ │ │ - @ instruction: 0xf7fefabb │ │ │ │ - vst2.16 {d11,d13}, [r4], sl │ │ │ │ + @ instruction: 0xf7fefab7 │ │ │ │ + vst2.16 {d11,d13}, [r4 :64], r2 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r4, r6, r7, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8174 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8194 │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34509 │ │ │ │ - @ instruction: 0xf7fefaa5 │ │ │ │ - vbic.i16 d27, #196 @ 0x00c4 │ │ │ │ - blcc 0x1bcd94 │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + vbic.i16 d27, #204 @ 0x00cc │ │ │ │ + blcc 0x1bcdb4 │ │ │ │ @ instruction: 0xf63e2b0b │ │ │ │ - andge sl, r1, #11993088 @ 0xb70000 │ │ │ │ + andge sl, r1, #12517376 @ 0xbf0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r8, fp, r3, ror r3 │ │ │ │ - andeq r8, fp, r1, asr #6 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - andeq r8, fp, r7, lsl r3 │ │ │ │ - andeq r8, fp, r9, ror #5 │ │ │ │ - @ instruction: 0x000b82bb │ │ │ │ - andeq r8, fp, sp, lsl #5 │ │ │ │ - strdeq r6, [fp], -r9 │ │ │ │ - andeq r8, fp, fp, asr r2 │ │ │ │ - andeq r8, fp, r9, lsr #4 │ │ │ │ - strdeq r8, [fp], -r7 │ │ │ │ - andeq r8, fp, r1, asr #3 │ │ │ │ + muleq fp, r3, r3 │ │ │ │ + andeq r8, fp, r1, ror #6 │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + andeq r8, fp, r7, lsr r3 │ │ │ │ + andeq r8, fp, r9, lsl #6 │ │ │ │ + ldrdeq r8, [fp], -fp │ │ │ │ + andeq r8, fp, sp, lsr #5 │ │ │ │ + andeq r6, fp, r9, lsr #6 │ │ │ │ + andeq r8, fp, fp, ror r2 │ │ │ │ + andeq r8, fp, r9, asr #4 │ │ │ │ + andeq r8, fp, r7, lsl r2 │ │ │ │ + andeq r8, fp, r1, ror #3 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ cmpeq r9, r0, asr #12 │ │ │ │ - ldmge r6, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmge lr, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a908 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb81dc │ │ │ │ + streq pc, [pc, #-4] @ 0xb81fc │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1035 @ 0xfffffbf5 │ │ │ │ @ instruction: 0xf7f9940c │ │ │ │ - @ instruction: 0xf7fefef7 │ │ │ │ - vst2. {d11-d12}, [r4 :256], r8 │ │ │ │ + @ instruction: 0xf7fefef3 │ │ │ │ + vst2.8 {d11,d13}, [r4], r0 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r6, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r7, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xf8cef7fa │ │ │ │ - stmdalt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8caf7fa │ │ │ │ + ldmdalt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmdage r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930c │ │ │ │ - @ instruction: 0xf7fef845 │ │ │ │ - vst2.16 {d11-d12}, [r4 :64], r0 │ │ │ │ + @ instruction: 0xf7fef841 │ │ │ │ + vst2.16 {d11-d12}, [r4 :64], r8 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r3, r6, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r4, r6, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xf87cf7fa │ │ │ │ - ldmdalt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf878f7fa │ │ │ │ + ldmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #3211264 @ 0x310000 │ │ │ │ + andcs sl, r2, #3735552 @ 0x390000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefa85 │ │ │ │ - @ instruction: 0xf640b820 │ │ │ │ + @ instruction: 0xf7fefa81 │ │ │ │ + @ instruction: 0xf640b828 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdage sl, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1032 @ 0xb82e0 │ │ │ │ + strcs r3, [pc], #-1032 @ 0xb8300 │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1c762cc │ │ │ │ - stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1b762ec │ │ │ │ + ldmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #196608 @ 0x30000 │ │ │ │ + andcs sl, r0, #720896 @ 0xb0000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fdfa57 │ │ │ │ - @ instruction: 0xf3c4bff2 │ │ │ │ + @ instruction: 0xf7fdfa53 │ │ │ │ + @ instruction: 0xf3c4bffa │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #-1610612736 @ 0xa0000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-780 @ 0xfffffcf4 │ │ │ │ - mrc2 7, 2, pc, cr2, cr9, {7} │ │ │ │ - ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 2, pc, cr14, cr9, {7} @ │ │ │ │ + ldmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x00d6f47d │ │ │ │ + svcge 0x00def47d │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f9930c │ │ │ │ - @ instruction: 0xf7fdff89 │ │ │ │ - @ instruction: 0xf404bfc4 │ │ │ │ + @ instruction: 0xf7fdff85 │ │ │ │ + @ instruction: 0xf404bfcc │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47d6f70 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xffc0f7f9 │ │ │ │ - svclt 0x00abf7fd │ │ │ │ + @ instruction: 0xffbcf7f9 │ │ │ │ + svclt 0x00b3f7fd │ │ │ │ strcs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8, #964]! @ 0x3c4 │ │ │ │ - stmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ + ldmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r0, r1, r3, r9, ip, pc} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strls r2, [ip, #-1025] @ 0xfffffbff │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14508 │ │ │ │ - @ instruction: 0xf7fdfdd7 │ │ │ │ - rsbeq fp, r2, #252, 30 @ 0x3f0 │ │ │ │ - @ instruction: 0x81a4f101 │ │ │ │ + @ instruction: 0xf7fefdd3 │ │ │ │ + rsbeq fp, r2, #4, 16 @ 0x40000 │ │ │ │ + orrshi pc, ip, r1, lsl #2 │ │ │ │ ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrsbcs pc, [r0], #131 @ 0x83 @ │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r1, r2, r8, sl, pc} │ │ │ │ - svcge 0x00edf47d │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, sl, pc} │ │ │ │ + svcge 0x00f5f47d │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b187fe │ │ │ │ + @ instruction: 0xf5b187d2 │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - @ instruction: 0xf8d3af6d │ │ │ │ + @ instruction: 0xf8d3af75 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf4130c26 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf006af61 │ │ │ │ + @ instruction: 0xf006af69 │ │ │ │ @ instruction: 0xf1a3030d │ │ │ │ @ instruction: 0xf1dc0c0d │ │ │ │ - bl 0x127a048 │ │ │ │ + bl 0x127a068 │ │ │ │ svccs 0x0000070c │ │ │ │ - svcge 0x0056f47d │ │ │ │ + svcge 0x005ef47d │ │ │ │ @ instruction: 0xf0164640 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00c7f43d │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00cff43d │ │ │ │ @ instruction: 0xf0304640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00c1f43d │ │ │ │ - ldc2 7, cr15, [r0], {151} @ 0x97 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00c9f43d │ │ │ │ + stc2 7, cr15, [r0], {151} @ 0x97 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7974681 │ │ │ │ - @ instruction: 0xf006fc8b │ │ │ │ + @ instruction: 0xf006fc7b │ │ │ │ strmi r0, [r5], -pc, lsl #4 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6], #956 @ 0x3bc │ │ │ │ + ldc2 7, cr15, [r2], #956 @ 0x3bc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf79c4648 │ │ │ │ - @ instruction: 0xf1c4ff25 │ │ │ │ + @ instruction: 0xf1c4ff15 │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf79840a0 │ │ │ │ - @ instruction: 0x4604f935 │ │ │ │ + strmi pc, [r4], -r5, lsr #18 │ │ │ │ @ instruction: 0xf7982010 │ │ │ │ - @ instruction: 0x4623f931 │ │ │ │ + strtmi pc, [r3], -r1, lsr #18 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andls lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf79e200f │ │ │ │ - blmi 0xff1f74c0 │ │ │ │ + blmi 0xff1b74a0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorvs pc, r4, r6, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ strmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 7, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ + stc2 7, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ strbmi r2, [r0], -sp, lsl #6 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - @ instruction: 0xf8fef016 │ │ │ │ - svclt 0x007bf7fd │ │ │ │ + @ instruction: 0xf8d4f016 │ │ │ │ + svclt 0x0083f7fd │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - mvnhi pc, #1 │ │ │ │ - cmpphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + bicshi pc, r4, #1 │ │ │ │ + movthi pc, #33281 @ 0x8201 @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - ldrbhi pc, [r3], #-1 @ │ │ │ │ + ldrthi pc, [r5], #-1 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr2, cr13, {3} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr10, cr13, {3} │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ vrshr.s64 d20, d29, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf8b2f7f0 │ │ │ │ - mcrlt 7, 7, pc, cr3, cr13, {7} @ │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - strbhi pc, [r6, #-1]! @ │ │ │ │ - @ instruction: 0x81b8f201 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - strbhi pc, [lr, #-1] @ │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr0, cr13, {3} │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf890f7f0 │ │ │ │ - mcrlt 7, 6, pc, cr1, cr13, {7} @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + @ instruction: 0xf7fdf8af │ │ │ │ + tstcs r0, #236, 28 @ 0xec0 │ │ │ │ + msreq CPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + vqrshl.s8 d8, d28, d1 │ │ │ │ + @ instruction: 0x232081b0 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0xf5b28525 │ │ │ │ + @ instruction: 0xf47d1f00 │ │ │ │ + ldrdls sl, [r8, -r9] │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + rsbscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf88ef7f0 │ │ │ │ + mcrlt 7, 6, pc, cr11, cr13, {7} @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d13 │ │ │ │ - tstlt ip, r0, asr #8 │ │ │ │ - bfieq r4, r3, #2, #26 │ │ │ │ - blge 0x1df5a8c │ │ │ │ + tstlt sl, r3, lsl #8 │ │ │ │ + ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ + blge 0x1e75aa8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r2, r3, sl, ip, pc}^ │ │ │ │ - stmib sp, {r3, r8, sl, sp}^ │ │ │ │ + stmib sp, {r2, r3, r9, ip, pc}^ │ │ │ │ + stmib sp, {r3, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - @ instruction: 0xf7fdf9eb │ │ │ │ - strbmi fp, [r0], -r0, lsr #30 │ │ │ │ - @ instruction: 0xff42f7f1 │ │ │ │ - svclt 0x001bf7fd │ │ │ │ + @ instruction: 0xf7fdf9e9 │ │ │ │ + strbmi fp, [r0], -sl, lsr #30 │ │ │ │ + @ instruction: 0xff40f7f1 │ │ │ │ + svclt 0x0025f7fd │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ @ instruction: 0x07d930d4 │ │ │ │ - bge 0xfeb35bbc │ │ │ │ + bge 0xfed75bd8 │ │ │ │ eorseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - strls r7, [sl, #-1544] @ 0xfffff9f8 │ │ │ │ + strls r6, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ movwcc lr, #47565 @ 0xb9cd │ │ │ │ - @ instruction: 0xffcef7ef │ │ │ │ + @ instruction: 0xffccf7ef │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaa98 │ │ │ │ - stmdbcs sp, {r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdaaa1 │ │ │ │ + stmdbcs sp, {r1, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r2, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r2, r7, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf898bebc │ │ │ │ + @ instruction: 0xf898bec4 │ │ │ │ ldrdlt r3, [r3, -r9]! │ │ │ │ ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - vadd.i8 q13, , │ │ │ │ + vadd.i8 q13, , q15 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ + strvc lr, [r8], -sp, asr #19 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ef330b │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r4, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr9, cr13, {7} │ │ │ │ - ldc2l 7, cr15, [r0], {238} @ 0xee │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mcrlt 7, 7, pc, cr3, cr13, {7} @ │ │ │ │ + stc2l 7, cr15, [r8], {238} @ 0xee │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ andls r4, r6, #738197504 @ 0x2c000000 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79741dc │ │ │ │ - bls 0x2774cc │ │ │ │ - bcs 0x489e68 │ │ │ │ - strbhi pc, [r2, -r0, asr #32]! @ │ │ │ │ + bls 0x2774b0 │ │ │ │ + bcs 0x489e84 │ │ │ │ + ldrbhi pc, [ip, -r0, asr #32] @ │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xb7661c │ │ │ │ + blx 0x7f6638 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - strtmi pc, [r9], -r9, asr #16 │ │ │ │ + @ instruction: 0x4629f83b │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl, #948] @ 0x3b4 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr5, cr13, {7} │ │ │ │ - stc2 7, cr15, [ip], #952 @ 0x3b8 │ │ │ │ + ldc2 7, cr15, [ip, #948]! @ 0x3b4 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr15, cr13, {7} │ │ │ │ + stc2 7, cr15, [r4], #952 @ 0x3b8 │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ andls r4, r6, #738197504 @ 0x2c000000 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79741dc │ │ │ │ - bls 0x277484 │ │ │ │ - bcs 0x489eb0 │ │ │ │ - ldrhi pc, [r4, -r0, asr #32]! │ │ │ │ + bls 0x277468 │ │ │ │ + bcs 0x489ecc │ │ │ │ + strhi pc, [lr, -r0, asr #32]! │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x276664 │ │ │ │ + @ instruction: 0xf9f8f7ec │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - strtmi pc, [r9], -r5, lsr #16 │ │ │ │ + @ instruction: 0x4629f817 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2], {237} @ 0xed │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr1, cr13, {7} │ │ │ │ - stc2 7, cr15, [r8], {238} @ 0xee │ │ │ │ + ldc2 7, cr15, [r4], #948 @ 0x3b4 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + stc2 7, cr15, [r0], {238} @ 0xee │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - ldc2l 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - mcrlt 7, 4, pc, cr3, cr13, {7} @ │ │ │ │ + ldc2l 7, cr15, [sl, #964]! @ 0x3c4 │ │ │ │ + mcrlt 7, 4, pc, cr13, cr13, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr13, cr13, {1} │ │ │ │ + mcrge 4, 4, pc, cr7, cr13, {1} @ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [sp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf860f7f3 │ │ │ │ - mcrlt 7, 3, pc, cr5, cr13, {7} @ │ │ │ │ + @ instruction: 0xf85ef7f3 │ │ │ │ + mcrlt 7, 3, pc, cr15, cr13, {7} @ │ │ │ │ teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ vqdmulh.s d2, d1, d18 │ │ │ │ - blcs 0x959938 │ │ │ │ - stcge 6, cr15, [r7], {62} @ 0x3e │ │ │ │ + blcs 0x9598ac │ │ │ │ + stcge 6, cr15, [pc], {62} @ 0x3e │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq fp, fp, r8 │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - ldrdeq r8, [fp], -r9 │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r8, fp, pc, asr r8 │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r8, fp, r1, lsr #16 │ │ │ │ - andeq r6, fp, fp, lsr pc │ │ │ │ - andeq r8, fp, r5, asr #15 │ │ │ │ - @ instruction: 0x008676b4 │ │ │ │ + @ instruction: 0x000b88b7 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + strdeq r8, [fp], -r5 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r8, fp, fp, ror r8 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r8, fp, sp, lsr r8 │ │ │ │ + andeq r6, fp, r7, ror #30 │ │ │ │ + andeq r8, fp, r1, ror #15 │ │ │ │ + umulleq r7, r6, r4, r6 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404abc1 │ │ │ │ + @ instruction: 0xf404abc9 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x462186bf │ │ │ │ + @ instruction: 0x46218695 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r5, ror #7] │ │ │ │ - ldrbhi pc, [pc, #257] @ 0xb88e9 @ │ │ │ │ - @ instruction: 0xf94ef7ee │ │ │ │ + ldrhi pc, [r5, #257]! @ 0x101 │ │ │ │ + @ instruction: 0xf940f7ee │ │ │ │ submi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr6, cr7, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr4, cr7, {7} @ │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0x4621adf4 │ │ │ │ + @ instruction: 0x4621adfe │ │ │ │ @ instruction: 0xf7eea808 │ │ │ │ - strcs pc, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ + strcs pc, [r1], #-2299 @ 0xfffff705 │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 d16, d25, #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xff0767e6 │ │ │ │ - stcllt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ + blx 0xfeff6802 │ │ │ │ + stcllt 7, cr15, [sp, #1012]! @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - ldrthi pc, [sl], -r1 @ │ │ │ │ + ldrhi pc, [r0], -r1 │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -r4, lsl #23 │ │ │ │ + strtmi sl, [r1], -ip, lsl #23 │ │ │ │ strls sl, [fp, #-2056] @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - mvneq pc, #245760 @ 0x3c000 │ │ │ │ - blge 0xfe135e40 │ │ │ │ + mvneq pc, #16384 @ 0x4000 │ │ │ │ + blge 0xfe335e5c │ │ │ │ andvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #988] @ 0x3dc │ │ │ │ + stc2l 7, cr15, [r2, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdab70 │ │ │ │ - strteq fp, [r3], #-3524 @ 0xfffff23c │ │ │ │ - blge 0x1df5d60 │ │ │ │ + @ instruction: 0xf7fdab78 │ │ │ │ + strteq fp, [r3], #-3534 @ 0xfffff232 │ │ │ │ + blge 0x1ff5d7c │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrhi pc, [r8, -r1]! │ │ │ │ + strhi pc, [lr, -r1] │ │ │ │ strtmi r9, [r1], -fp, lsl #12 │ │ │ │ strls sl, [ip, -r8, lsl #16] │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf7ee8602 │ │ │ │ - @ instruction: 0xf648f901 │ │ │ │ + @ instruction: 0xf7ee85d8 │ │ │ │ + @ instruction: 0xf648f8f3 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ stmdbge r8, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b3 │ │ │ │ - @ instruction: 0xf3c4bda6 │ │ │ │ + @ instruction: 0xf3c4bdb0 │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x15a108 │ │ │ │ - blge 0x12b5aa8 │ │ │ │ + blcs 0x15a07c │ │ │ │ + blge 0x14b5ac4 │ │ │ │ strtmi sl, [r1], -r8, lsl #16 │ │ │ │ strls r9, [ip, #-1291] @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf8d2f7ee │ │ │ │ + @ instruction: 0xf8c4f7ee │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf644ab44 │ │ │ │ + @ instruction: 0xf644ab4c │ │ │ │ vsubl.s8 q10, d16, d29 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xdb59d0 │ │ │ │ - stclt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfb59ec │ │ │ │ + ldclt 7, cr15, [r1, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab37 │ │ │ │ + @ instruction: 0xf404ab3f │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x46218671 │ │ │ │ + strtmi r8, [r1], -r7, asr #12 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r2, ror #7] │ │ │ │ - strbhi pc, [r6, #-257] @ 0xfffffeff @ │ │ │ │ - @ instruction: 0xf8c4f7ee │ │ │ │ + ldrhi pc, [ip, #-257] @ 0xfffffeff │ │ │ │ + @ instruction: 0xf8b6f7ee │ │ │ │ adcne pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr12, cr7, {7} │ │ │ │ + mrc2 7, 2, pc, cr10, cr7, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fdaf76 │ │ │ │ - @ instruction: 0xf404bd68 │ │ │ │ + @ instruction: 0xf404bd72 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53d069b │ │ │ │ - @ instruction: 0xf8d8ad5e │ │ │ │ + @ instruction: 0xf8d8ad68 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff40f7f2 │ │ │ │ - stcllt 7, cr15, [r5, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xff3ef7f2 │ │ │ │ + stcllt 7, cr15, [pc, #-1012] @ 0xb8588 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - eorhi pc, pc, r1 │ │ │ │ + eorhi pc, r5, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, sl, r1 │ │ │ │ + andshi pc, r0, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - ldcge 4, cr15, [lr], #500 @ 0x1f4 │ │ │ │ + stclge 4, cr15, [r8], {125} @ 0x7d │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8990 │ │ │ │ + streq pc, [pc], #-4 @ 0xb89ac │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23408 │ │ │ │ - @ instruction: 0xf7fdfb6f │ │ │ │ - @ instruction: 0xf1b3bcb0 │ │ │ │ + @ instruction: 0xf7fdfb6d │ │ │ │ + @ instruction: 0xf1b3bcba │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acab │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b32603 │ │ │ │ + @ instruction: 0xf404acb5 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0042903 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b34603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf8988791 │ │ │ │ + @ instruction: 0xf8988789 │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r0], -r0 @ │ │ │ │ + strbhi pc, [sl], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb95d8 │ │ │ │ - ldcge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ + blcs 0xb95f4 │ │ │ │ + ldcge 4, cr15, [ip], {125} @ 0x7d │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ - strls r9, [fp], #-1292 @ 0xfffffaf4 │ │ │ │ - @ instruction: 0xf9fcf7f0 │ │ │ │ - ldcllt 7, cr15, [r9], #1012 @ 0x3f4 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #80, 4 │ │ │ │ - subhi pc, lr, r1 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #80, 4 │ │ │ │ - eorshi pc, r5, r1 │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - ldclge 4, cr15, [r2], #-500 @ 0xfffffe0c │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls sl, #35080 @ 0x8908 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8a30 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdf8b9 │ │ │ │ - @ instruction: 0xf404bc60 │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b32603 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89886df │ │ │ │ - ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ - stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - ldrhi pc, [r4], -r0 │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb9670 │ │ │ │ - mcrrge 4, 7, pc, r6, cr13 @ │ │ │ │ - movwcs r9, #4864 @ 0x1300 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - stmib sp, {r3, r5, ip, pc}^ │ │ │ │ + strls lr, [r8], -sp, asr #19 │ │ │ │ + strls r9, [ip, #-1802] @ 0xfffff8f6 │ │ │ │ + @ instruction: 0xf7f0940b │ │ │ │ + @ instruction: 0xf7fdf9fb │ │ │ │ + andscs fp, r0, #4, 26 @ 0x100 │ │ │ │ + subseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + eorcs r8, r0, #67 @ 0x43 │ │ │ │ + subseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b3802a │ │ │ │ + @ instruction: 0xf47d0fa0 │ │ │ │ + vmvn.i32 q13, #52735 @ 0x0000cdff │ │ │ │ + stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #37377 @ 0x9201 │ │ │ │ + @ instruction: 0xf0042300 │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf8b8f7f0 │ │ │ │ + stcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + ldrbhi pc, [sl], r0 @ │ │ │ │ + smullsne pc, r9, r8, r8 @ │ │ │ │ + eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ + @ instruction: 0xf0002900 │ │ │ │ + bicsmi r8, r2, #15728640 @ 0xf00000 │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47d2b00 │ │ │ │ + movwls sl, #3153 @ 0xc51 │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls lr, [r8], -sp, asr #19 │ │ │ │ + stmib sp, {r1, r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0450b │ │ │ │ @ instruction: 0xf7fdf9af │ │ │ │ - @ instruction: 0xf898bcac │ │ │ │ + @ instruction: 0xf898bcb8 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - ldrbhi pc, [r9, #-0]! @ │ │ │ │ + ldrbhi pc, [r5, #-0]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb96b0 │ │ │ │ - stcge 4, cr15, [r6], #-500 @ 0xfffffe0c │ │ │ │ + blcs 0xb96c8 │ │ │ │ + ldcge 4, cr15, [r2], #-500 @ 0xfffffe0c │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ strls r4, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8ac8 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8ae0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ @ instruction: 0xf98af7f0 │ │ │ │ - stclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ + ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ strls r0, [ip, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf7f0940b │ │ │ │ @ instruction: 0xf7fdff3f │ │ │ │ - movwcs fp, #7166 @ 0x1bfe │ │ │ │ + movwcs fp, #7178 @ 0x1c0a │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ strcs r4, [r0, #-1600] @ 0xfffff9c0 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r2, [r9, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf004950a │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ @ instruction: 0xf7fdf89b │ │ │ │ - vmov.i32 , #52991 @ 0x0000ceff │ │ │ │ + vqdmulh.s , q2, d2[6] │ │ │ │ movwcs r2, #515 @ 0x203 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ strbmi r3, [r0], -r8, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004920a │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ @ instruction: 0xf886f7f1 │ │ │ │ - mcrrlt 7, 15, pc, r9, cr13 @ │ │ │ │ + mrrclt 7, 15, pc, r5, cr13 @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - blge 0xff3f5d58 │ │ │ │ + blge 0xff6f5d70 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r2, [fp, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0xb8b7c │ │ │ │ + streq pc, [pc], #-4 @ 0xb8b94 │ │ │ │ strls r9, [sl], #-777 @ 0xfffffcf7 │ │ │ │ stc2 7, cr15, [ip, #960] @ 0x3c0 │ │ │ │ - bllt 0xfefb6b7c │ │ │ │ + bllt 0xff2b6b94 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [sl, -r0, asr #12] │ │ │ │ - blge 0xfedf6188 │ │ │ │ + blge 0xff0f61a0 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ ldc2l 7, cr15, [lr, #960]! @ 0x3c0 │ │ │ │ - ldclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ + stclt 7, cr15, [r3], #-1012 @ 0xfffffc0c │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [r9, -r0, asr #12] │ │ │ │ - blge 0xfe7761bc │ │ │ │ + blge 0xfea761d4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ stc2l 7, cr15, [r4, #960]! @ 0x3c0 │ │ │ │ - bllt 0x36be4 │ │ │ │ + stclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [lr, -r0, asr #12] │ │ │ │ - blge 0xfe0f61f0 │ │ │ │ + blge 0xfe3f6208 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ stc2l 7, cr15, [sl, #960] @ 0x3c0 │ │ │ │ - bllt 0xff9b6c18 │ │ │ │ + bllt 0xffcb6c30 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [r9, -r0, asr #12] │ │ │ │ - blge 0x1a76224 │ │ │ │ + blge 0x1d7623c │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0x5f6c14 │ │ │ │ - bllt 0xff336c4c │ │ │ │ + blx 0x5f6c2c │ │ │ │ + bllt 0xff636c64 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [pc, -r0]! │ │ │ │ + ldrhi pc, [r4, -r0]! │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #62914560 @ 0x3c00000 │ │ │ │ + bicsmi r8, r2, #46137344 @ 0x2c00000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r0, r3, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7f0940b │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ - @ instruction: 0xf404bba0 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r8, {r0, r1, r5, r8, r9, fp, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #34059 @ 0x850b │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004950c │ │ │ │ - movwls r0, #37903 @ 0x940f │ │ │ │ - @ instruction: 0xf7f0940a │ │ │ │ - @ instruction: 0xf7fdfce3 │ │ │ │ - movwcs fp, #2834 @ 0xb12 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfe6f6cc2 │ │ │ │ - blt 0x36cf8 │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - ldreq r4, [sl, -r0, asr #12] │ │ │ │ - bge 0xffe76304 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xf9a4f7f0 │ │ │ │ - bllt 0x1736d2c │ │ │ │ + strls r9, [sl, -r8, lsl #12] │ │ │ │ + strls r9, [fp], #-1292 @ 0xfffffaf4 │ │ │ │ + @ instruction: 0xf8a4f7f0 │ │ │ │ + bllt 0xfec36cb4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc, #-4] @ 0xb8d40 │ │ │ │ - vaddw.u8 , q2, d9 │ │ │ │ - stmdbge r8, {r0, r1, r9, lr} │ │ │ │ - @ instruction: 0xf5b34640 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - andls r8, sl, #35651584 @ 0x2200000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + blge 0xcf5ec0 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - movwcs r3, #1027 @ 0x403 │ │ │ │ - strpl lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f19308 │ │ │ │ - @ instruction: 0xf7fdf831 │ │ │ │ - @ instruction: 0xf8d8bb3e │ │ │ │ - @ instruction: 0x464030d0 │ │ │ │ - @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #6849 @ 0x1ac1 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + strls r2, [fp, #-771] @ 0xfffffcfd │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ + streq pc, [pc], #-4 @ 0xb8ce4 │ │ │ │ + strls r9, [sl], #-777 @ 0xfffffcf7 │ │ │ │ + stc2l 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ + bllt 0x8b6ce4 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdf96f │ │ │ │ - movwcs fp, #6948 @ 0x1b24 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf7fdfb99 │ │ │ │ + @ instruction: 0xf8d8bb0a │ │ │ │ + @ instruction: 0x464030d0 │ │ │ │ + @ instruction: 0xf57d071a │ │ │ │ + @ instruction: 0xf3c4ab03 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + movwcs r9, #520 @ 0x208 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r1, #167772160 @ 0xa000000 │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + @ instruction: 0xf7fdf9a5 │ │ │ │ + @ instruction: 0xf404bb66 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0042103 │ │ │ │ + tstls r9, pc, lsl #10 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + ldrhi pc, [fp], -r0 │ │ │ │ + andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwls r5, #33803 @ 0x840b │ │ │ │ + @ instruction: 0xf832f7f1 │ │ │ │ + bllt 0x13b6d78 │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldreq r4, [pc, -r0, asr #12] │ │ │ │ + bge 0xff476384 │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xdf6d8a │ │ │ │ - blt 0xfe736dc0 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - movwcs r4, #4611 @ 0x1203 │ │ │ │ + @ instruction: 0xf970f7f0 │ │ │ │ + bllt 0xd36dac │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - andcs r2, r0, #167772160 @ 0xa000000 │ │ │ │ + ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdfb1f │ │ │ │ - vst1.32 {d11-d12}, [r4], r4 │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b32603 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r7, r8, sl, pc} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - stmib sp, {r3, r5, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fdfb35 │ │ │ │ + vmlsl.u8 , d20, d22 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ + blx 0x8f6dca │ │ │ │ + blt 0xfe536e00 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + strhi pc, [pc, #0]! @ 0xb8e24 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls lr, [r8], -sp, asr #19 │ │ │ │ + stmib sp, {r1, r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7fdfa47 │ │ │ │ - @ instruction: 0xf898ba68 │ │ │ │ + @ instruction: 0xf7fdfa49 │ │ │ │ + @ instruction: 0xf898ba76 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - bichi pc, sp, #0 │ │ │ │ + bichi pc, fp, #0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb9a4c │ │ │ │ - bge 0x16f6040 │ │ │ │ + blcs 0xb9a60 │ │ │ │ + bge 0x1a76054 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strls r2, [ip, #-514] @ 0xfffffdfe │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8e64 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8e78 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xffbcf7ef │ │ │ │ - blt 0xfef36e6c │ │ │ │ + @ instruction: 0xffbef7ef │ │ │ │ + blt 0xff2b6e80 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [fp, -r0, asr #12] │ │ │ │ - bge 0xff6478 │ │ │ │ + bge 0x137648c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8eaf7f0 │ │ │ │ - blt 0xfe8b6ea0 │ │ │ │ + @ instruction: 0xf8ecf7f0 │ │ │ │ + blt 0xfec36eb4 │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #469762050 @ 0x1c000002 │ │ │ │ + bicsmi r8, r2, #335544322 @ 0x14000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r0, r3, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r9, [ip, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8ee0 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8ef4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff7ef7ef │ │ │ │ - blt 0x1fb6ee8 │ │ │ │ + @ instruction: 0xff80f7ef │ │ │ │ + blt 0xfe336efc │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1288] @ 0xfffffaf8 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ strls r2, [sl, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - mrc2 7, 4, pc, cr4, cr2, {7} │ │ │ │ - stmiblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr6, cr2, {7} │ │ │ │ + ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x19a4a0 │ │ │ │ - stmibge r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x19a49c │ │ │ │ + ldmibge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ vpadd.i8 d18, d1, d9 │ │ │ │ - @ instruction: 0xf1a38180 │ │ │ │ - bcs 0x27984c │ │ │ │ - cmpphi ip, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x207c5c │ │ │ │ - mvnshi pc, r1, lsl #4 │ │ │ │ + @ instruction: 0xf1a3815a │ │ │ │ + bcs 0x279860 │ │ │ │ + msrhi LR_usr, r1 │ │ │ │ + blcs 0x207c70 │ │ │ │ + bicshi pc, r9, r1, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ movweq r1, #14103 @ 0x3717 │ │ │ │ movwcs r1, #18713 @ 0x4919 │ │ │ │ - blvc 0xff1345e4 │ │ │ │ + blvc 0xff0f45f8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3c47b08 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfe63 │ │ │ │ - movwcs fp, #10682 @ 0x29ba │ │ │ │ + @ instruction: 0xf7fdfe65 │ │ │ │ + movwcs fp, #10696 @ 0x29c8 │ │ │ │ movwcs lr, #26602 @ 0x67ea │ │ │ │ @ instruction: 0xf8d8e7e8 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fdfe45 │ │ │ │ - @ instruction: 0xf8d8b99c │ │ │ │ + @ instruction: 0xf7fdfe47 │ │ │ │ + @ instruction: 0xf8d8b9aa │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ strls r9, [r8, #-521] @ 0xfffffdf7 │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfe2b │ │ │ │ - @ instruction: 0xf3c4b982 │ │ │ │ - blcs 0x141d04 │ │ │ │ - strhi pc, [r2], -r0 │ │ │ │ + @ instruction: 0xf7fdfe2d │ │ │ │ + @ instruction: 0xf3c4b990 │ │ │ │ + blcs 0x141d18 │ │ │ │ + ldrbhi pc, [r5, #0]! @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - stmdbge r8, {r0, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #53761 @ 0xd201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - mrc2 7, 4, pc, cr4, cr2, {7} │ │ │ │ - stmdblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr6, cr2, {7} │ │ │ │ + ldmdblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fdfdf7 │ │ │ │ - tstcs r0, #1277952 @ 0x138000 │ │ │ │ + @ instruction: 0xf7fdfdf9 │ │ │ │ + tstcs r0, #92, 18 @ 0x170000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x23208664 │ │ │ │ + @ instruction: 0x23208650 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b2864e │ │ │ │ + @ instruction: 0xf5b2863b │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r8, sp, lsr r9 │ │ │ │ + tstls r8, fp, asr #18 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ addscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fdfafd │ │ │ │ - tstcs r0, #753664 @ 0xb8000 │ │ │ │ - msreq SPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x23208664 │ │ │ │ - msreq SPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b2864e │ │ │ │ - @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r8, sp, lsl r9 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xf706e │ │ │ │ + ldmdblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ + strbhi pc, [pc], -r0 @ │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ + ldrthi pc, [sl], -r0 @ │ │ │ │ + svceq 0x00c0f5b2 │ │ │ │ + stmdbge ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fdfadd │ │ │ │ - vst2.8 {d27,d29}, [pc], lr │ │ │ │ + @ instruction: 0xf7fdfae1 │ │ │ │ + vst2.8 {d27,d29}, [pc :64], lr │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ orrmi r4, r3, #0, 6 │ │ │ │ - bge 0xfec762e8 │ │ │ │ + bge 0xfef362f8 │ │ │ │ tstpeq sp, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e290d │ │ │ │ - bcs 0x4a47f8 │ │ │ │ - ldcge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ + bcs 0x4a4828 │ │ │ │ + stclge 4, cr15, [r4, #248] @ 0xf8 │ │ │ │ bicne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strle r0, [r4, #-1574] @ 0xfffff9da │ │ │ │ umlalsne pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf43e2900 │ │ │ │ - stmib sp, {r0, r1, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7962306 │ │ │ │ - bls 0x278a00 │ │ │ │ + bls 0x2789f0 │ │ │ │ andls r4, r6, r1, lsl #12 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ - pldw [r6, r5, ror #28] │ │ │ │ - blls 0x2b89f0 │ │ │ │ + pldw [r6, r9, ror #28] │ │ │ │ + blls 0x2b89e0 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ - b 0x10bd334 │ │ │ │ + b 0x10bd344 │ │ │ │ @ instruction: 0xf6460043 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blx 0xff8f6fa0 │ │ │ │ + blx 0xff6f6fb0 │ │ │ │ vnmla.f32 s8, s26, s22 │ │ │ │ stmdbls r6, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r1], #-147 @ 0xffffff6d │ │ │ │ ldmdbne r3, {r8, ip, pc} │ │ │ │ teqpvc r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0443a │ │ │ │ @ instruction: 0xf79702dc │ │ │ │ - ldrtmi pc, [sl], -r1, lsr #28 @ │ │ │ │ + @ instruction: 0x463afe19 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 7, 15, cr15, cr8, cr14, {7} │ │ │ │ - ldmdblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + cdp2 7, 15, cr15, cr12, cr14, {7} │ │ │ │ + stmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi fp, [r0], -r2, ror #5 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r8, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r9, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfd4d │ │ │ │ - vmlal.u8 , d20, d20 │ │ │ │ - blcs 0x141ec0 │ │ │ │ - teqphi ip, #0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fdfd51 │ │ │ │ + @ instruction: 0xf3c4b8b4 │ │ │ │ + blcs 0x141ed0 │ │ │ │ + teqphi fp, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #10158080 @ 0x9b0000 │ │ │ │ + rsclt sl, r3, #11206656 @ 0xab0000 │ │ │ │ @ instruction: 0xf8d8930d │ │ │ │ - blcs 0x7053f0 │ │ │ │ - subhi pc, r8, r1, asr #4 │ │ │ │ + blcs 0x705400 │ │ │ │ + eorhi pc, r4, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x11591f4 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x115b174 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r2, r3, r5, r7, pc}^ @ │ │ │ │ + ldm pc, {r3, r7, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb9204 │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb9214 │ │ │ │ stmdbge r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x2f4838 │ │ │ │ + blvc 0x2f4848 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - ldc2 7, cr15, [ip, #-968] @ 0xfffffc38 │ │ │ │ - ldmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ + stmlt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ - ldmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ + stmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda84d │ │ │ │ - svclt 0x0000bfe7 │ │ │ │ + @ instruction: 0xf7fda85d │ │ │ │ + svclt 0x0000bff5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq r6, r6, r8, lsr #20 │ │ │ │ + addeq r6, r6, r8, lsl sl │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe777270 │ │ │ │ - ldmlt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + blx 0xfe877280 │ │ │ │ + stmialt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - strhi pc, [ip], -r0 │ │ │ │ + ldrbhi pc, [r0, #0]! @ │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404afe2 │ │ │ │ + @ instruction: 0xf404aff0 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #220, 30 @ 0x370 │ │ │ │ + rsclt sl, r4, #936 @ 0x3a8 │ │ │ │ strbmi fp, [r0], -ip, lsr #18 │ │ │ │ - @ instruction: 0xf8b4f7f9 │ │ │ │ + @ instruction: 0xf8b8f7f9 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf898a884 │ │ │ │ - blcs 0xc5648 │ │ │ │ - orrshi pc, r8, r1 │ │ │ │ + @ instruction: 0xf898a894 │ │ │ │ + blcs 0xc5658 │ │ │ │ + cmnphi r4, r1 @ p-variant is OBSOLETE │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb2001 │ │ │ │ - movwcs pc, #11289 @ 0x2c19 @ │ │ │ │ + movwcs pc, #11281 @ 0x2c11 @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - ldmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmlt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :256], r5 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :64], r9 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x00b5f47d │ │ │ │ + svcge 0x00c3f47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x2080f0 │ │ │ │ - svcge 0x00aff63d │ │ │ │ + blcs 0x208100 │ │ │ │ + svcge 0x00bdf63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r9, fp, sp, lsr #7 │ │ │ │ - andeq r7, fp, r7, lsl #5 │ │ │ │ - muleq fp, fp, r3 │ │ │ │ - andeq r9, fp, r9, lsl #7 │ │ │ │ - andeq r9, fp, pc, ror #6 │ │ │ │ - andeq r9, fp, r9, asr #6 │ │ │ │ + @ instruction: 0x000b93bd │ │ │ │ + @ instruction: 0x000b72b3 │ │ │ │ + andeq r9, fp, fp, lsr #7 │ │ │ │ + muleq fp, r9, r3 │ │ │ │ + andeq r9, fp, pc, ror r3 │ │ │ │ + andeq r9, fp, r9, asr r3 │ │ │ │ @ instruction: 0xf47d0720 │ │ │ │ - @ instruction: 0xf8d8af9c │ │ │ │ + @ instruction: 0xf8d8afaa │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - mlascs pc, r4, pc, sl @ │ │ │ │ - stc2l 7, cr15, [sl], #620 @ 0x26c │ │ │ │ + eorscs sl, pc, r2, lsr #31 │ │ │ │ + stc2l 7, cr15, [r2], #620 @ 0x26c │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ - @ instruction: 0xf8d8b83c │ │ │ │ - beq 0x15816b8 │ │ │ │ + @ instruction: 0xf8d8b84c │ │ │ │ + beq 0x15816c8 │ │ │ │ cmpne r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf57d07de │ │ │ │ - movwcs sl, #8068 @ 0x1f84 │ │ │ │ + movwcs sl, #8082 @ 0x1f92 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - stmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ teqeq r4, r8 @ │ │ │ │ - blx 0xff6f7348 │ │ │ │ + blx 0xff4f7358 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf78 │ │ │ │ - ldmib r8, {r1, r2, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdaf86 │ │ │ │ + ldmib r8, {r1, r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0134 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x006ff43d │ │ │ │ - ldmdalt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x007df43d │ │ │ │ + stmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - strbmi sl, [r0], -r8, ror #30 │ │ │ │ - blx 0xff6f7374 │ │ │ │ + @ instruction: 0x4640af76 │ │ │ │ + blx 0xff4f7384 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf62 │ │ │ │ - @ instruction: 0xf004b810 │ │ │ │ - blcs 0x8ba38c │ │ │ │ + @ instruction: 0xf7fdaf70 │ │ │ │ + @ instruction: 0xf004b820 │ │ │ │ + blcs 0x8ba39c │ │ │ │ qadd16mi fp, fp, r8 │ │ │ │ - strthi pc, [pc], r0 │ │ │ │ + strhi pc, [fp], r0 │ │ │ │ rscsne pc, pc, #4 │ │ │ │ rsbseq pc, r0, #570425344 @ 0x22000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - strbhi pc, [sp, -r0] @ │ │ │ │ + strhi pc, [r9, -r0]! │ │ │ │ rscsne pc, r8, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - stmiage r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage sp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1400591 │ │ │ │ - @ instruction: 0xf79687af │ │ │ │ - @ instruction: 0xf646fcc5 │ │ │ │ + @ instruction: 0xf796878b │ │ │ │ + @ instruction: 0xf646fcbd │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs fp, {r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7979306 │ │ │ │ - bmi 0xff3379f4 │ │ │ │ + bmi 0xff3379e4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2822 @ 0xfffff4fa │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ andsmi pc, ip, r0, asr #12 │ │ │ │ addseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf5004413 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - stc2 7, cr15, [lr], {151} @ 0x97 │ │ │ │ + stc2 7, cr15, [r6], {151} @ 0x97 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ strbmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ - svclt 0x00cdf7fc │ │ │ │ + ldc2 7, cr15, [r4, #952] @ 0x3b8 │ │ │ │ + svclt 0x00ddf7fc │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xffeef7f0 │ │ │ │ - svclt 0x00c7f7fc │ │ │ │ + @ instruction: 0xfff2f7f0 │ │ │ │ + svclt 0x00d7f7fc │ │ │ │ @ instruction: 0xf10002e7 │ │ │ │ strbmi r8, [r0], -r5, lsr #3 │ │ │ │ - blx 0xfe0f7444 │ │ │ │ + blx 0xfe1f7454 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0e │ │ │ │ - @ instruction: 0x4621bfbc │ │ │ │ + @ instruction: 0xf7fcaf1c │ │ │ │ + strtmi fp, [r1], -ip, asr #31 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - strcs pc, [r1], #-3153 @ 0xfffff3af │ │ │ │ + strcs pc, [r1], #-3145 @ 0xfffff3b7 │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, q3, q0 │ │ │ │ vrshr.s64 d20, d9, #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff24f7f0 │ │ │ │ - svclt 0x00abf7fc │ │ │ │ - stc2l 7, cr15, [r0, #948]! @ 0x3b4 │ │ │ │ - blls 0x2c24a0 │ │ │ │ + @ instruction: 0xff28f7f0 │ │ │ │ + svclt 0x00bbf7fc │ │ │ │ + ldc2l 7, cr15, [lr, #948] @ 0x3b4 │ │ │ │ + blls 0x2c24b0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f09400 │ │ │ │ - @ instruction: 0xf7fcff71 │ │ │ │ - @ instruction: 0xf898bf9c │ │ │ │ - blcs 0xc579c │ │ │ │ - svcge 0x0097f43c │ │ │ │ + @ instruction: 0xf7fcff75 │ │ │ │ + @ instruction: 0xf898bfac │ │ │ │ + blcs 0xc57ac │ │ │ │ + svcge 0x00a7f43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #200, 18 @ 0x320000 │ │ │ │ - svclt 0x0091f7fc │ │ │ │ + svclt 0x00a1f7fc │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1ff7486 │ │ │ │ + blx 0x1e77496 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - ldc2l 7, cr15, [ip, #-960] @ 0xfffffc40 │ │ │ │ - svclt 0x0081f7fc │ │ │ │ + stc2l 7, cr15, [r0, #-960]! @ 0xfffffc40 │ │ │ │ + svclt 0x0091f7fc │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1bf74a6 │ │ │ │ + blx 0x1a774b6 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmlal.s q8, d0, d1[7] │ │ │ │ strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - stc2l 7, cr15, [ip, #-960] @ 0xfffffc40 │ │ │ │ - svclt 0x0071f7fc │ │ │ │ + ldc2l 7, cr15, [r0, #-960] @ 0xfffffc40 │ │ │ │ + svclt 0x0081f7fc │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - mrrc2 7, 9, pc, r0, cr11 @ │ │ │ │ - stmialt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcrr2 7, 9, pc, r8, cr11 @ │ │ │ │ + ldmlt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - mcrr2 7, 9, pc, r6, cr11 @ │ │ │ │ - ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [lr], #-620 @ 0xfffffd94 │ │ │ │ + stmialt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ andls sl, ip, #8, 18 @ 0x20000 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ movwls r0, #33285 @ 0x8205 │ │ │ │ @ instruction: 0xf7f0950d │ │ │ │ - @ instruction: 0xf7fcfd93 │ │ │ │ - @ instruction: 0xf8d8bf4c │ │ │ │ + @ instruction: 0xf7fcfd97 │ │ │ │ + @ instruction: 0xf8d8bf5c │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fcf92d │ │ │ │ - bleq 0xff7a9250 │ │ │ │ + @ instruction: 0xf7fcf931 │ │ │ │ + bleq 0xff7a92a0 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff7a9230 │ │ │ │ + bleq 0xff7a9274 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7ff0301 │ │ │ │ - strtmi fp, [r1], -r2, lsl #21 │ │ │ │ + strtmi fp, [r1], -r6, lsl #21 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f12308 │ │ │ │ - @ instruction: 0xf7fcf88d │ │ │ │ - blcs 0xe9214 │ │ │ │ - ldcge 4, cr15, [r3], {62} @ 0x3e │ │ │ │ - bllt 0x16775c4 │ │ │ │ - b 0x117c53c │ │ │ │ + @ instruction: 0xf7fcf891 │ │ │ │ + blcs 0xe9264 │ │ │ │ + ldcge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ + bllt 0x18775d4 │ │ │ │ + b 0x117c54c │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bleq 0xff7b27ac │ │ │ │ + bleq 0xff7b27c4 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - strt r0, [lr], #-769 @ 0xfffffcff │ │ │ │ + ldrt r0, [r0], #-769 @ 0xfffffcff │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #12, 6 @ 0x30000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, sp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff64f7f8 │ │ │ │ - mcrlt 7, 7, pc, cr15, cr12, {7} @ │ │ │ │ + @ instruction: 0xff68f7f8 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr15, cr12, {7} │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1bf75c8 │ │ │ │ + blx 0x1a775d8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xfff8f7f0 │ │ │ │ - mcrlt 7, 7, pc, cr1, cr12, {7} @ │ │ │ │ + @ instruction: 0xfffcf7f0 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr1, cr12, {7} │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [r8], #-208 @ 0xffffff30 │ │ │ │ - mrcge 5, 6, APSR_nzcv, cr7, cr12, {1} │ │ │ │ + mcrge 5, 7, pc, cr7, cr12, {1} @ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi fp, [r0], -r2, ror #5 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8baf7f2 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr15, cr12, {7} │ │ │ │ - b 0x117c5dc │ │ │ │ - bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8bef7f2 │ │ │ │ + mcrlt 7, 6, pc, cr15, cr12, {7} @ │ │ │ │ b 0x117c5ec │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0x877684 │ │ │ │ + ldmiblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ b 0x117c5fc │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0xb37694 │ │ │ │ b 0x117c60c │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xffbf76a8 │ │ │ │ + stmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x117c61c │ │ │ │ + bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + blt 0xffcf76b8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldrbeq r3, [lr], #208 @ 0xd0 │ │ │ │ - mrcge 5, 4, APSR_nzcv, cr5, cr12, {1} │ │ │ │ + mcrge 5, 5, pc, cr5, cr12, {1} @ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi fp, [r0], -r2, ror #5 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fcf877 │ │ │ │ - blcs 0xce90e4 │ │ │ │ - mcrge 4, 0, pc, cr2, cr12, {3} @ │ │ │ │ + @ instruction: 0xf7fcf87b │ │ │ │ + blcs 0xce9134 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr2, cr12, {3} │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #35080 @ 0x8908 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9710 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9720 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf8b7 │ │ │ │ - @ instruction: 0x4621bdf0 │ │ │ │ + @ instruction: 0xf7fcf8bb │ │ │ │ + strtmi fp, [r1], -r0, lsl #28 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8fa15 │ │ │ │ + @ instruction: 0xf8d8fa11 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf852f7f2 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ - addeq r6, r6, r6, asr r7 │ │ │ │ + @ instruction: 0xf856f7f2 │ │ │ │ + mcrlt 7, 3, pc, cr7, cr12, {7} @ │ │ │ │ + addeq r6, r6, r6, asr #14 │ │ │ │ @ instruction: 0xf10002a3 │ │ │ │ - @ instruction: 0xf8d8852f │ │ │ │ + @ instruction: 0xf8d8850b │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x146360 │ │ │ │ - ldrbhi pc, [r6], -r0, asr #4 @ │ │ │ │ + blcs 0x146370 │ │ │ │ + ldrthi pc, [r2], -r0, asr #4 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf640ae46 │ │ │ │ + @ instruction: 0xf640ae56 │ │ │ │ vrsra.s64 , q15, #64 │ │ │ │ andsmi r0, ip, #48, 6 @ 0xc0000000 │ │ │ │ - stclge 4, cr15, [r8, #496] @ 0x1f0 │ │ │ │ + ldclge 4, cr15, [r8, #496] @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ee4308 │ │ │ │ - @ instruction: 0xf7fcf971 │ │ │ │ - blcs 0xe8e7c │ │ │ │ - bge 0x1ef6980 │ │ │ │ + @ instruction: 0xf7fcf975 │ │ │ │ + blcs 0xe8ecc │ │ │ │ + bge 0xfe0f6990 │ │ │ │ @ instruction: 0xf7fd2201 │ │ │ │ - strtmi fp, [r1], -r7, lsl #30 │ │ │ │ + qadd16mi fp, r1, r3 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f9dd │ │ │ │ + @ instruction: 0xf8d8f9d9 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf81af7f2 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + @ instruction: 0xf81ef7f2 │ │ │ │ + mcrlt 7, 1, pc, cr15, cr12, {7} @ │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - strbmi sl, [r0], -sl, ror #26 │ │ │ │ - mcr2 7, 3, pc, cr6, cr8, {7} @ │ │ │ │ + @ instruction: 0x4640ad78 │ │ │ │ + mcr2 7, 3, pc, cr10, cr8, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcad64 │ │ │ │ - @ instruction: 0x4621be12 │ │ │ │ + @ instruction: 0xf7fcad72 │ │ │ │ + strtmi fp, [r1], -r2, lsr #28 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f9c1 │ │ │ │ + @ instruction: 0xf8d8f9bd │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xfffef7f1 │ │ │ │ - mcrlt 7, 0, pc, cr3, cr12, {7} @ │ │ │ │ + @ instruction: 0xf802f7f2 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr3, cr12, {7} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [sp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe6f7f1 │ │ │ │ - stcllt 7, cr15, [fp, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xffeaf7f1 │ │ │ │ + ldcllt 7, cr15, [fp, #1008]! @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldcllt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f2340b │ │ │ │ - @ instruction: 0xf7fcfa77 │ │ │ │ - stmdbge r8, {r4, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7ef940a │ │ │ │ - @ instruction: 0xf7fcf805 │ │ │ │ - beq 0xfe9a8d7c │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [sl, -r8, lsl #12] │ │ │ │ + andls r9, fp, #12, 10 @ 0x3000000 │ │ │ │ + stc2 7, cr15, [r8], {239} @ 0xef │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca917 │ │ │ │ + stmdbge r8, {r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r9, #53770 @ 0xd20a │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ + blx 0x1ff7830 │ │ │ │ + stcllt 7, cr15, [r1, #-1008]! @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #-1409286144 @ 0xac000000 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - movwcs r5, #512 @ 0x200 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0042203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ - mrc2 7, 2, pc, cr8, cr8, {7} │ │ │ │ - ldclt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ - svcne 0x0020f1b2 │ │ │ │ - ldcge 4, cr15, [lr, #-496] @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff5ef7ee │ │ │ │ - stclt 7, cr15, [pc, #-1008] @ 0xb94f0 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r2, [r8, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0xb9884 │ │ │ │ + strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf80af7ef │ │ │ │ + stcllt 7, cr15, [pc, #-1008] @ 0xb94a0 │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0x432b1201 │ │ │ │ + movwls r9, #49677 @ 0xc20d │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r8, #0, 6 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xb98b8 │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + @ instruction: 0xf7f8940b │ │ │ │ + @ instruction: 0xf7fcfe5d │ │ │ │ + @ instruction: 0xf1b2bdaa │ │ │ │ + @ instruction: 0xf47c1f20 │ │ │ │ + tstls r8, pc, lsr #26 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xff64f7ee │ │ │ │ + stclt 7, cr15, [r1, #-1008]! @ 0xfffffc10 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ andls sl, r0, #8, 18 @ 0x20000 │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ - movwls r9, #46348 @ 0xb50c │ │ │ │ - blx 0xfe7f78ba │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca85e │ │ │ │ - vmvn.i32 , #12779519 @ 0x00c2ffff │ │ │ │ - stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #6 │ │ │ │ + strls lr, [r8], -sp, asr #19 │ │ │ │ + strls r9, [ip, #-1802] @ 0xfffff8f6 │ │ │ │ + @ instruction: 0xf7ef930b │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r7!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stclt 7, cr15, [r5, #1008] @ 0x3f0 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls sl, #35080 @ 0x8908 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9928 │ │ │ │ + strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + @ instruction: 0xf7ef950c │ │ │ │ + @ instruction: 0xf7fcf949 │ │ │ │ + @ instruction: 0xf3c4bcfc │ │ │ │ + movwls r2, #33539 @ 0x8303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #37376 @ 0x9200 │ │ │ │ - @ instruction: 0xf0042301 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf942f7ef │ │ │ │ + @ instruction: 0xf936f7ef │ │ │ │ stcllt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9944 │ │ │ │ + movwls sl, #35080 @ 0x8908 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #8969 @ 0x2309 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9974 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf92f │ │ │ │ - @ instruction: 0xf3c4bcd6 │ │ │ │ - stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #37376 @ 0x9200 │ │ │ │ - @ instruction: 0xf0042302 │ │ │ │ - strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ - strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf91cf7ef │ │ │ │ - stcllt 7, cr15, [r3], {252} @ 0xfc │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4640461a │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf7fcf923 │ │ │ │ + movwcs fp, #3286 @ 0xcd6 │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + stmib sp, {r6, r9, sl, lr}^ │ │ │ │ + strls r9, [sl, -r8, lsl #12] │ │ │ │ movwls r9, #46348 @ 0xb50c │ │ │ │ - ldc2 7, cr15, [r4], {239} @ 0xef │ │ │ │ + ldc2 7, cr15, [ip], {239} @ 0xef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fcaa3c │ │ │ │ - stmib sp, {r3, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaa43 │ │ │ │ + stmib sp, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #41943040 @ 0x2800000 │ │ │ │ andls r9, ip, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x577968 │ │ │ │ - ldclt 7, cr15, [pc, #-1008] @ 0xb95bc │ │ │ │ + blx 0x777970 │ │ │ │ + ldclt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb99bc │ │ │ │ + streq pc, [pc], #-4 @ 0xb99c4 │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03408 │ │ │ │ - @ instruction: 0xf7fcfd8b │ │ │ │ - stmdbge r8, {r1, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfd93 │ │ │ │ + stmdbge r8, {r1, r2, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf004550a │ │ │ │ strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r2, #960] @ 0x3c0 │ │ │ │ - stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ + stc2l 7, cr15, [sl, #960] @ 0x3c0 │ │ │ │ + ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f2340b │ │ │ │ - @ instruction: 0xf7fcf993 │ │ │ │ - andcs fp, r0, #120, 24 @ 0x7800 │ │ │ │ + @ instruction: 0xf7fcf99b │ │ │ │ + andcs fp, r0, #140, 24 @ 0x8c00 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r6, #-244] @ 0xffffff0c │ │ │ │ - ldcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ - svcne 0x0080f5b2 │ │ │ │ - stclge 4, cr15, [r2], #-496 @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr14, {7} │ │ │ │ - mrrclt 7, 15, pc, r3, cr12 @ │ │ │ │ + strls r9, [sl, -r8, lsl #12] │ │ │ │ + andls r9, fp, #12, 10 @ 0x3000000 │ │ │ │ + mrrc2 7, 14, pc, r2, cr15 @ │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcad28 │ │ │ │ + @ instruction: 0xf5b2bcf2 │ │ │ │ + @ instruction: 0xf47c1f80 │ │ │ │ + tstls r8, r7, ror ip │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + andscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + cdp2 7, 2, cr15, cr12, cr14, {7} │ │ │ │ + stcllt 7, cr15, [r9], #-1008 @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #34059 @ 0x850b │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950c │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf7ee3409 │ │ │ │ - @ instruction: 0xf7fcffc3 │ │ │ │ - vqdmulh.s , q2, d2[0] │ │ │ │ + @ instruction: 0xf7fcffcd │ │ │ │ + vmov.i32 , #51455 @ 0x0000c8ff │ │ │ │ stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf888f7ef │ │ │ │ - stclt 7, cr15, [pc], #-1008 @ 0xb96b0 │ │ │ │ + @ instruction: 0xf892f7ef │ │ │ │ + mcrrlt 7, 15, pc, r5, cr12 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9ab8 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9abc │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf875 │ │ │ │ - @ instruction: 0xf5b2bc1c │ │ │ │ + @ instruction: 0xf7fcf87f │ │ │ │ + @ instruction: 0xf5b2bc32 │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - tstls r8, r7, lsl ip │ │ │ │ + tstls r8, sp, lsr #24 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ subsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfdd7 │ │ │ │ - movwcs fp, #3080 @ 0xc08 │ │ │ │ - ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ - movwls r4, #1600 @ 0x640 │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + stc2l 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ + ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4640461a │ │ │ │ + stmib sp, {r8, r9, ip, pc}^ │ │ │ │ + strls r9, [sl, -r8, lsl #12] │ │ │ │ movwls r9, #46348 @ 0xb50c │ │ │ │ - blx 0xfe677ac4 │ │ │ │ + blx 0xfe977ac4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca8b1 │ │ │ │ - rsclt fp, r3, #108, 24 @ 0x6c00 │ │ │ │ + @ instruction: 0xf7fca8bd │ │ │ │ + rsclt fp, r3, #132, 24 @ 0x8400 │ │ │ │ @ instruction: 0xf8d8930d │ │ │ │ blcs 0x705d3c │ │ │ │ - cmpphi r5, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + teqphi r9, #64, 4 @ p-variant is OBSOLETE │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x115a8a8 │ │ │ │ + blcc 0x115a838 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r2, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r3, r5, r6, sl, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ ldc 3, cr2, [pc, #16] @ 0xb9b50 │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + stmdbge r8, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ blvc 0x2f5184 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - mrc2 7, 1, pc, cr14, cr1, {7} │ │ │ │ - mcrrlt 7, 15, pc, r3, cr12 @ │ │ │ │ + mcr2 7, 2, pc, cr10, cr1, {7} @ │ │ │ │ + mrrclt 7, 15, pc, fp, cr12 @ │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf8cd6708 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0094f43d │ │ │ │ - stclt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9ba8 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfe6b │ │ │ │ - @ instruction: 0xf1b2bba4 │ │ │ │ - @ instruction: 0xf47c1f20 │ │ │ │ - @ instruction: 0x9108ab9f │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcscc pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfddf │ │ │ │ - @ instruction: 0xf2c0bb90 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xfe376dd8 │ │ │ │ + strls r9, [sl, -r8, lsl #12] │ │ │ │ + andls r9, fp, #12, 10 @ 0x3000000 │ │ │ │ + blx 0x19f7b40 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcafa8 │ │ │ │ + vqdmulh.s , q2, d2[1] │ │ │ │ + movwls r2, #33539 @ 0x8303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ + cdp2 7, 7, cr15, cr8, cr14, {7} │ │ │ │ + bllt 0xff037ba4 │ │ │ │ + svcne 0x0020f1b2 │ │ │ │ + blge 0xfeef6dac │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0xf645a908 │ │ │ │ - vmlal.s q10, d16, d1[3] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2l 7, cr15, [sl, #952] @ 0x3b8 │ │ │ │ - bllt 0x1fb7bf8 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f2340b │ │ │ │ - @ instruction: 0xf7fcf889 │ │ │ │ - vqdmull.s , d0, d0[6] │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfded │ │ │ │ + vqdmlsl.s , d16, d26 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0x1976e28 │ │ │ │ + blge 0xfe9f6dd4 │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0xf645a908 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - bllt 0x15b7c48 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfdd9 │ │ │ │ + stmdbge r8, {r1, r2, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r9, #53770 @ 0xd20a │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf898f7f2 │ │ │ │ + bllt 0xfe1b7c18 │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47c429a │ │ │ │ + tstls r8, sp, ror fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + sbcseq pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ + bllt 0x1cb7c40 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9c68 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9c60 │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ef3408 │ │ │ │ - @ instruction: 0xf7fcff49 │ │ │ │ - tstls r8, r4, asr #22 │ │ │ │ + @ instruction: 0xf7fcff59 │ │ │ │ + tstls r8, r0, ror #22 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ eorseq pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd83 │ │ │ │ - tstls r8, r4, lsr fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - eorsne pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [r4, #952] @ 0x3b8 │ │ │ │ + bllt 0x1537c7c │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd73 │ │ │ │ - tstls r8, r4, lsr #22 │ │ │ │ + @ instruction: 0xf7fcfd85 │ │ │ │ + tstls r8, r2, asr #22 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ eorscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfce3 │ │ │ │ - tstls r8, r4, lsl fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rsbscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [r6], #952 @ 0x3b8 │ │ │ │ + bllt 0xdb7cb8 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd53 │ │ │ │ - tstls r8, r4, lsl #22 │ │ │ │ + @ instruction: 0xf7fcfd67 │ │ │ │ + tstls r8, r4, lsr #22 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ rsbspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcc3 │ │ │ │ - strdls fp, [r8, -r4] │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcsne pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [r8], {238} @ 0xee │ │ │ │ + bllt 0x637cf4 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd33 │ │ │ │ - smlattls r8, r4, sl, fp │ │ │ │ + @ instruction: 0xf7fcfd49 │ │ │ │ + tstls r8, r6, lsl #22 │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ addne pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd23 │ │ │ │ - ldrdls fp, [r8, -r4] │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcpl pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [sl, #-952]! @ 0xfffffc48 │ │ │ │ + blt 0xffeb7d30 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + @ instruction: 0xf645a908 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd13 │ │ │ │ - smlabtls r8, r4, sl, fp │ │ │ │ + @ instruction: 0xf7fcfd2b │ │ │ │ + smlattls r8, r8, sl, fp │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ rsbspl pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd03 │ │ │ │ - @ instruction: 0x9108bab4 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rscvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [ip, #-952] @ 0xfffffc48 │ │ │ │ + blt 0xff737d6c │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vmlal.s q11, d16, d1[5] │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcf3 │ │ │ │ - smlatbls r8, r4, sl, fp │ │ │ │ + @ instruction: 0xf7fcfd0d │ │ │ │ + smlabtls r8, sl, sl, fp │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ eorcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [lr], #952 @ 0x3b8 │ │ │ │ + blt 0xfefb7da8 │ │ │ │ + strbmi r9, [r0], -r8, lsl #2 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vrshr.s64 d17, d29, #64 │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfce3 │ │ │ │ - @ instruction: 0x9108ba94 │ │ │ │ + @ instruction: 0xf7fcfc6f │ │ │ │ + smlatbls r8, ip, sl, fp │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - adcsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + eorpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfc53 │ │ │ │ - smlabbls r8, r4, sl, fp │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + stc2l 7, cr15, [r0], #952 @ 0x3b8 │ │ │ │ + blt 0xfe837de4 │ │ │ │ + vaddw.s8 q9, q0, d1 │ │ │ │ + eormi r7, r1, r0, lsl #3 │ │ │ │ + @ instruction: 0xf47c2901 │ │ │ │ + @ instruction: 0xf7feaa95 │ │ │ │ + tstls r8, r5, lsl fp │ │ │ │ stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - eorpl pc, r1, #72351744 @ 0x4500000 │ │ │ │ + addcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfcc3 │ │ │ │ - tstcs r1, r4, ror sl │ │ │ │ - orrvc pc, r0, r0, asr #5 │ │ │ │ - stmdbcs r1, {r0, r5, lr} │ │ │ │ - bge 0x1bf7014 │ │ │ │ - blt 0xffdf7e20 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 q9, d16, d1 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [sl], #952 @ 0x3b8 │ │ │ │ - blt 0x17b7e38 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + stc2l 7, cr15, [r8], {238} @ 0xee │ │ │ │ + blt 0xfe237e14 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwls r2, #41473 @ 0xa201 │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f1340b │ │ │ │ - @ instruction: 0xf7fcfd6d │ │ │ │ - svclt 0x0000babe │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + @ instruction: 0xf7fcfd8b │ │ │ │ + svclt 0x0000bae8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnvc pc, #64, 4 │ │ │ │ @ instruction: 0xf040421c │ │ │ │ - @ instruction: 0xf00481b3 │ │ │ │ - blcc 0xfaad8 │ │ │ │ + @ instruction: 0xf00481ab │ │ │ │ + blcc 0xfaab0 │ │ │ │ @ instruction: 0xf63c2b0f │ │ │ │ - andge sl, r1, #172, 20 @ 0xac000 │ │ │ │ + andge sl, r1, #216, 20 @ 0xd8000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sl, fp, r3, asr #11 │ │ │ │ - andeq sl, fp, fp, asr #13 │ │ │ │ - @ instruction: 0x000ba6b1 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq r6, fp, r7, ror #7 │ │ │ │ - andeq sl, fp, sp, lsr r6 │ │ │ │ - blcs 0xe6a68 │ │ │ │ - ldmibge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andeq sl, fp, fp, lsl #11 │ │ │ │ + muleq fp, r3, r6 │ │ │ │ + andeq sl, fp, r9, ror r6 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq r6, fp, r7, lsl r4 │ │ │ │ + andeq sl, fp, r5, lsl #12 │ │ │ │ + blcs 0xe6a40 │ │ │ │ + ldmibge pc!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ed950c │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r7, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x1e37ef0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0xfe937ec8 │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0xf645a908 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2 7, cr15, [lr], #-952 @ 0xfffffc48 │ │ │ │ - stmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #6 │ │ │ │ - movwls r9, #25354 @ 0x630a │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - stmib sp, {r9, ip, lr}^ │ │ │ │ - andls r5, r9, #46137344 @ 0x2c00000 │ │ │ │ - blx 0x1877f1e │ │ │ │ - stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x4f703c │ │ │ │ - blt 0x14b7f3c │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfe6f7f22 │ │ │ │ - stmiblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfc5f │ │ │ │ + stmdbge r8, {r2, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0062303 │ │ │ │ + movwls r0, #41487 @ 0xa20f │ │ │ │ + andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f79209 │ │ │ │ + blls 0x278d14 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcab39 │ │ │ │ + tstls r8, ip, ror sl │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + andspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfef77ef6 │ │ │ │ + ldmiblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfe2f7f42 │ │ │ │ - ldmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0x1ef7f62 │ │ │ │ - stmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfbab │ │ │ │ + smlattls r8, r8, r9, fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + sbcscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfe7f7f32 │ │ │ │ + ldmiblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0xf645a908 │ │ │ │ vsubl.s8 q10, d0, d21 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xffaf7f82 │ │ │ │ - ldmiblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff40f200 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d22, d1, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xff677fa6 │ │ │ │ - stmiblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfc0d │ │ │ │ + vmla.i8 , q8, q5 │ │ │ │ + tstpls r8, r9, asr pc @ p-variant is OBSOLETE │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + addsvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xffff7f72 │ │ │ │ + ldmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ vmvn.i32 d23, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xff277fc6 │ │ │ │ - ldmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - strls r4, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfee77fe6 │ │ │ │ - stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfbed │ │ │ │ + smlatbls r8, sl, r9, fp │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + addvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xff877fae │ │ │ │ + ldmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47c2b32 │ │ │ │ - strteq sl, [r2], #-3972 @ 0xfffff07c │ │ │ │ - svcge 0x008af53c │ │ │ │ + strteq sl, [r2], #-4022 @ 0xfffff04a │ │ │ │ + svcge 0x00bcf53c │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ adchi pc, r4, #0 │ │ │ │ @ instruction: 0xf57e03e3 │ │ │ │ - @ instruction: 0x4621abda │ │ │ │ + strtmi sl, [r1], -r4, lsl #24 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7ec970c │ │ │ │ - @ instruction: 0xf644fd17 │ │ │ │ + @ instruction: 0xf644fd33 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0067f43c │ │ │ │ - ldmiblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0099f43c │ │ │ │ + stmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #781 @ 0x30d │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfc89 │ │ │ │ - strteq fp, [r2], #-2472 @ 0xfffff658 │ │ │ │ + @ instruction: 0xf7fcfcb1 │ │ │ │ + strteq fp, [r2], #-2524 @ 0xfffff624 │ │ │ │ orrshi pc, r2, r0, lsl #2 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - andcs sl, r0, r0, lsr #19 │ │ │ │ - blx 0xb77f0a │ │ │ │ + ldrdcs sl, [r0], -r4 │ │ │ │ + blx 0x1277ed2 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79d6819 │ │ │ │ - movwcs pc, #3693 @ 0xe6d @ │ │ │ │ + movwcs pc, #3721 @ 0xe89 @ │ │ │ │ rsbscc pc, r8, r8, asr #17 │ │ │ │ - stmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stmiblt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [lr, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [lr, #-944] @ 0xfffffc50 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f1030f │ │ │ │ - @ instruction: 0xf7fcfb7b │ │ │ │ - strbmi fp, [r0], -r0, lsl #19 │ │ │ │ - stc2l 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ + @ instruction: 0xf7fcfba3 │ │ │ │ + @ instruction: 0x4640b9b4 │ │ │ │ + mrc2 7, 0, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - vbic.i16 q13, #202 @ 0x00ca │ │ │ │ + @ instruction: 0xf3c4a9ae │ │ │ │ @ instruction: 0xf0042303 │ │ │ │ tstmi r3, #16, 4 │ │ │ │ - blt 0xbb80f8 │ │ │ │ + blt 0x17b80c0 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ + stc2l 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f1030f │ │ │ │ - @ instruction: 0xf7fcfb5f │ │ │ │ - @ instruction: 0xf8d8b964 │ │ │ │ + @ instruction: 0xf7fcfb87 │ │ │ │ + @ instruction: 0xf8d8b998 │ │ │ │ ldreq r2, [r3, #208] @ 0xd0 │ │ │ │ adcshi pc, pc, r0, lsl #2 │ │ │ │ vmvn.i32 d20, #-1426063360 @ 0xab000000 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ - strbmi fp, [r0], -ip, lsr #17 │ │ │ │ - stc2l 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ + @ instruction: 0x4640b8de │ │ │ │ + stc2l 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - vorr.i16 q13, #196 @ 0x00c4 │ │ │ │ + @ instruction: 0xf3c4a988 │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ tstmi r3, #16, 4 │ │ │ │ - stmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #781 @ 0x30d │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfbb7 │ │ │ │ - @ instruction: 0xf8d8b93a │ │ │ │ + @ instruction: 0xf7fcfbdf │ │ │ │ + @ instruction: 0xf8d8b96e │ │ │ │ rsclt r1, r3, #136 @ 0x88 │ │ │ │ ldmdbcs r9, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ cmpphi lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ stmdale sp!, {r0, r1, r2, r8, r9, fp, sp} │ │ │ │ stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ adchi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf011e8df │ │ │ │ adceq r0, r0, #160, 4 │ │ │ │ rsbeq r0, sl, #-1610612730 @ 0xa0000006 │ │ │ │ adceq r0, r4, #164, 4 @ 0x4000000a │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - @ instruction: 0xf8d8a8a7 │ │ │ │ + @ instruction: 0xf8d8a8db │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x146dc8 │ │ │ │ - ldmge lr, {r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x146d90 │ │ │ │ + ldmge r2, {r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7fc2001 │ │ │ │ - blcs 0x4a8434 │ │ │ │ + blcs 0x4a84cc │ │ │ │ tstcs r1, ip, lsl #18 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ msrhi CPSR_fsxc, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf978f7ec │ │ │ │ + stclge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ + @ instruction: 0xf994f7ec │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - ldmge fp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vst1.8 {d9-d12}, [r3]! │ │ │ │ - blcs 0x2d6e0c │ │ │ │ - ldmge r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x2d6dd4 │ │ │ │ + stmdbge r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - strbne pc, [r0, #964] @ 0x3c4 @ │ │ │ │ movwcs pc, #964 @ 0x3c4 @ │ │ │ │ - ldmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbne pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + stmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f414 │ │ │ │ - stmdage lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ biccs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ rscsvc pc, lr, #64, 4 │ │ │ │ stmdbge r8, {r1, r5, lr} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ subseq r2, fp, r4, lsl #4 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f54308 │ │ │ │ - @ instruction: 0xf7fcfc47 │ │ │ │ - blcs 0x4a83b8 │ │ │ │ + @ instruction: 0xf7fcfc6f │ │ │ │ + blcs 0x4a8450 │ │ │ │ smlabtcs r1, lr, r9, sp │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d17f │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - strb sl, [r1, r1, lsl #29] │ │ │ │ + strb sl, [r1, r7, lsr #29] │ │ │ │ ldmible pc!, {r0, r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ - blx 0x102670 │ │ │ │ + blx 0x102638 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smultble r4, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - svcge 0x00b9f47e │ │ │ │ + svcge 0x00ddf47e │ │ │ │ stmdbge r8, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ movwls r2, #41475 @ 0xa203 │ │ │ │ andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69209 │ │ │ │ - blls 0x278f0c │ │ │ │ + blls 0x278f74 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca8a1 │ │ │ │ - @ instruction: 0xf640b8a0 │ │ │ │ + @ instruction: 0xf7fca8c5 │ │ │ │ + @ instruction: 0xf640b8d4 │ │ │ │ strdmi r4, [r0], -pc @ │ │ │ │ movweq pc, #61446 @ 0xf006 @ │ │ │ │ @ instruction: 0xf7969306 │ │ │ │ - strmi pc, [r6], -r5, lsr #20 │ │ │ │ - stc2l 7, cr15, [r6, #-596]! @ 0xfffffdac │ │ │ │ + strmi pc, [r6], -r1, asr #20 │ │ │ │ + stc2 7, cr15, [r2, #596] @ 0x254 │ │ │ │ strmi r9, [r5], -r6, lsl #22 │ │ │ │ teqle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blcs 0xcbbd8 │ │ │ │ + blcs 0xcbba0 │ │ │ │ svclt 0x000c4629 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffc7828e │ │ │ │ + stc2 7, cr15, [sl], {234} @ 0xea │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmne r1!, {r9, sp}^ │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ ldrmi r2, [sp], #-406 @ 0xfffffe6a │ │ │ │ stmdavs r9, {r0, r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07116 │ │ │ │ @ instruction: 0xf7960258 │ │ │ │ - tstpcs r1, sp, asr #26 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, r9, ror #26 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf8d8fdc3 │ │ │ │ + @ instruction: 0xf8d8fddf │ │ │ │ @ instruction: 0xf8d83054 │ │ │ │ strbmi r2, [r0], -r8 │ │ │ │ - bne 0xff5552b4 │ │ │ │ - blx 0xff2782de │ │ │ │ + bne 0xff55527c │ │ │ │ + blx 0xff9782a6 │ │ │ │ @ instruction: 0xf8c8230c │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ - movwcs fp, #2134 @ 0x856 │ │ │ │ - svclt 0x0057f7fe │ │ │ │ + movwcs fp, #2186 @ 0x88a │ │ │ │ + svclt 0x007bf7fe │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r2, #-616]! @ 0xfffffd98 │ │ │ │ + stc2l 7, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ - mcrlt 7, 0, pc, cr4, cr14, {7} @ │ │ │ │ + mcrlt 7, 1, pc, cr10, cr14, {7} @ │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - svclt 0x0095f7fc │ │ │ │ + svclt 0x00c7f7fc │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #33286 @ 0x8206 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - stc2l 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + ldc2l 7, cr15, [r0], #980 @ 0x3d4 │ │ │ │ stmdacs r0, {r1, r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0070f43c │ │ │ │ - ldmdalt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x207833e │ │ │ │ + svcge 0x00a2f43c │ │ │ │ + stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe778306 │ │ │ │ rsbspl pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf916f7f6 │ │ │ │ + @ instruction: 0xf93ef7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcadce │ │ │ │ - @ instruction: 0xf7ecb822 │ │ │ │ - vqdmulh.s , , │ │ │ │ + @ instruction: 0xf7fcae00 │ │ │ │ + @ instruction: 0xf7ecb856 │ │ │ │ + vqdmulh.s d31, d31, d11 │ │ │ │ vmlal.s q10, d16, d1[0] │ │ │ │ stmdbge r8, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #240]! @ 0xba4b0 │ │ │ │ - ldmdalt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r1, #240]! @ 0xf0 │ │ │ │ + stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf796681c │ │ │ │ - bmi 0xfe4f8a34 │ │ │ │ + bmi 0xfe4f8a6c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldmne r2!, {r0, r1, r4, r7}^ │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf7962200 │ │ │ │ - @ instruction: 0xe64dfcd9 │ │ │ │ + @ instruction: 0xe64dfcf5 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf75 │ │ │ │ - vst2.32 {d11,d13}, [r4 :128], r4 │ │ │ │ + @ instruction: 0xf7ffafa9 │ │ │ │ + vst2. {d11,d13}, [r4], r8 │ │ │ │ @ instruction: 0xf5b1117c │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r8, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7ed3408 │ │ │ │ - @ instruction: 0xf7fbfb15 │ │ │ │ - movwcs fp, #3938 @ 0xf62 │ │ │ │ - bllt 0x20b843c │ │ │ │ + @ instruction: 0xf7fbfb3d │ │ │ │ + movwcs fp, #3990 @ 0xf96 │ │ │ │ + bllt 0xfe7b8404 │ │ │ │ @ instruction: 0xf67f290f │ │ │ │ ldrdcs sl, [r1], -r1 │ │ │ │ @ instruction: 0xf101fa00 │ │ │ │ svceq 0x00aaf411 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f011 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mcrge 4, 6, pc, cr4, cr15, {1} @ │ │ │ │ - blvc 0x1b75ae0 │ │ │ │ + blvc 0x1b75aa8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3c47b08 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fbf9ad │ │ │ │ - @ instruction: 0xf7ecbfb2 │ │ │ │ - vpmin.s8 , , │ │ │ │ + @ instruction: 0xf7fbf9d5 │ │ │ │ + @ instruction: 0xf7ecbfe6 │ │ │ │ + vpadd.i8 d31, d15, d11 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ stmdbge r8, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [pc, #-240] @ 0xba3b0 │ │ │ │ - svclt 0x00a3f7fb │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r1, #240] @ 0xf0 │ │ │ │ + svclt 0x00d7f7fb │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x4621d03f │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd42a │ │ │ │ - @ instruction: 0xf644fad1 │ │ │ │ + @ instruction: 0xf644faed │ │ │ │ vmlal.s q11, d0, d1[1] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [fp, #-240]! @ 0xffffff10 │ │ │ │ - svclt 0x0089f7fb │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [sp, #-240]! @ 0xffffff10 │ │ │ │ + svclt 0x00bdf7fb │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #11534336 @ 0xb00000 │ │ │ │ @ instruction: 0xf100970c │ │ │ │ @ instruction: 0xf7ec8115 │ │ │ │ - @ instruction: 0xf644fab5 │ │ │ │ + @ instruction: 0xf644fad1 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #-240] @ 0xba41c │ │ │ │ - svclt 0x006df7fb │ │ │ │ - blx 0xfea784c4 │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r1, #-240] @ 0xffffff10 │ │ │ │ + svclt 0x00a1f7fb │ │ │ │ + blx 0xff17848c │ │ │ │ adcvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff5ef7f5 │ │ │ │ + @ instruction: 0xff86f7f5 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbad0a │ │ │ │ - @ instruction: 0xf644bf5e │ │ │ │ + @ instruction: 0xf7fbad3c │ │ │ │ + @ instruction: 0xf644bf92 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwls r5, #34058 @ 0x850a │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #38156 @ 0x950c │ │ │ │ - mrc2 7, 7, pc, cr10, cr5, {7} │ │ │ │ + @ instruction: 0xff22f7f5 │ │ │ │ adcle r2, ip, r0, lsl #16 │ │ │ │ - svclt 0x0049f7fb │ │ │ │ + svclt 0x007df7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f180 │ │ │ │ + beq 0xfe99f148 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0031f47b │ │ │ │ + @ instruction: 0xf7f69309 │ │ │ │ + stmdacs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0065f47b │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f1b8 │ │ │ │ + beq 0xfe99f180 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0015f47b │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0049f47b │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ strbmi lr, [r0], -r0, asr #10 │ │ │ │ - ldc2l 7, cr15, [lr, #-944]! @ 0xfffffc50 │ │ │ │ - svclt 0x000df7fb │ │ │ │ + stc2 7, cr15, [r6, #944]! @ 0x3b0 │ │ │ │ + svclt 0x0041f7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f1f8 │ │ │ │ + beq 0xfe99f1c0 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr5, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0029f47b │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - ldmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq r5, r6, r2, lsl #17 │ │ │ │ - umulleq r5, r6, r8, r7 │ │ │ │ + @ instruction: 0x008658ba │ │ │ │ + ldrdeq r5, [r6], r0 │ │ │ │ ldrsbtcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ vmul.i8 d27, d30, d11 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70bf30 │ │ │ │ - blx 0x12785dc │ │ │ │ + blvs 0xff70bef8 │ │ │ │ + blx 0x19785a4 │ │ │ │ ldrsbcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ subscc pc, r8, r8, asr #17 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr6, cr14, {7} │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr10, cr14, {7} │ │ │ │ @ instruction: 0xf7ec4640 │ │ │ │ - @ instruction: 0xf7fbf9bd │ │ │ │ - @ instruction: 0xf8d8bed0 │ │ │ │ + @ instruction: 0xf7fbf9d9 │ │ │ │ + @ instruction: 0xf8d8bf04 │ │ │ │ subsne r0, fp, r4, ror r0 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf856f796 │ │ │ │ + @ instruction: 0xf872f796 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79d6819 │ │ │ │ - bfi pc, r9, #23, #4 @ │ │ │ │ + @ instruction: 0xe7dafbb5 │ │ │ │ ldrbt r2, [r7], r4, lsl #6 │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ @ instruction: 0xf8d3aed6 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r4, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mcrge 4, 6, pc, cr11, cr15, {1} @ │ │ │ │ @ instruction: 0xf02e4640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr9, cr11, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr13, cr11, {1} │ │ │ │ @ instruction: 0xf7962004 │ │ │ │ - @ instruction: 0xf646f833 │ │ │ │ + @ instruction: 0xf646f84f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - blx 0x1e78526 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr11, cr11, {7} │ │ │ │ + blx 0xfe5784ee │ │ │ │ + mcrlt 7, 6, pc, cr15, cr11, {7} @ │ │ │ │ ldrsbcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d84640 │ │ │ │ - bne 0xff2fe6e0 │ │ │ │ - mrc2 7, 6, pc, cr12, cr0, {7} │ │ │ │ + bne 0xff2fe6a8 │ │ │ │ + @ instruction: 0xff04f7f0 │ │ │ │ @ instruction: 0xf8c82305 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ - strbmi fp, [r0], -lr, lsl #29 │ │ │ │ - stc2 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ - mcrlt 7, 4, pc, cr9, cr11, {7} @ │ │ │ │ + strbmi fp, [r0], -r2, asr #29 │ │ │ │ + ldc2l 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr13, cr11, {7} │ │ │ │ strb r2, [r1], r2, lsl #6 │ │ │ │ ldrt r2, [pc], r0, lsl #6 │ │ │ │ ldrt r2, [sp], r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f30c │ │ │ │ + beq 0xfe99f2d4 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbsmi pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 3, pc, cr11, cr11, {3} @ │ │ │ │ + stmdacs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr15, cr11, {3} │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - stmialt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9a0f7ec │ │ │ │ + ldmlt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9bcf7ec │ │ │ │ submi pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr8, cr5, {7} │ │ │ │ + mcr2 7, 4, pc, cr0, cr5, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbac04 │ │ │ │ - @ instruction: 0xf644be58 │ │ │ │ + @ instruction: 0xf7fbac36 │ │ │ │ + @ instruction: 0xf644be8c │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwls r5, #34058 @ 0x850a │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #38156 @ 0x950c │ │ │ │ - ldc2l 7, cr15, [r4, #980]! @ 0x3d4 │ │ │ │ + mrc2 7, 0, pc, cr12, cr5, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fbaec1 │ │ │ │ - svclt 0x0000be42 │ │ │ │ + svclt 0x0000be76 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r6, pc, r6, lsl #17 │ │ │ │ ldrbeq r4, [r4, r4, lsr #23]! │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cmpphi r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi fp, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfff78748 │ │ │ │ + blx 0x7f8712 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d480c8 │ │ │ │ @ instruction: 0xf5073080 │ │ │ │ ldrcc r5, [r0, -r8, lsl #14] │ │ │ │ - bne 0x78c080 │ │ │ │ + bne 0x78c048 │ │ │ │ svclt 0x00184621 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #6 │ │ │ │ tsteq fp, r6, ror #10 │ │ │ │ - stc2l 7, cr15, [r6, #-748] @ 0xfffffd14 │ │ │ │ + stc2l 7, cr15, [r2, #-748]! @ 0xfffffd14 │ │ │ │ strmi r4, [r1], r3, lsl #12 │ │ │ │ svcmi 0x0068f5b3 │ │ │ │ sbcscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x1502b1c │ │ │ │ + beq 0x1502ae4 │ │ │ │ addsne lr, r2, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007d2 │ │ │ │ ldmdacs lr, {r2, r3, r5, r6, r7, pc} │ │ │ │ rschi pc, r1, r0 │ │ │ │ smlalcs pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ strtvs r8, [r3], -r8 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ svcvs 0x00a680f7 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - bmi 0xfe1a6dc0 │ │ │ │ + bmi 0xfe1a6d88 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf502588a │ │ │ │ @ instruction: 0xf8d242a0 │ │ │ │ ldmdavs r2, {r2, r3, r4, r9, sp}^ │ │ │ │ stcvs 8, cr6, [r2, #88]! @ 0x58 │ │ │ │ svcvs 0x00224691 │ │ │ │ @@ -174394,31 +174380,31 @@ │ │ │ │ addsmi r2, r1, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ rsbsne pc, pc, #216006656 @ 0xce00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ svcvs 0x00618192 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 3, cr8, [r0, #-908] @ 0xfffffc74 │ │ │ │ + stccs 3, cr8, [r0, #-916] @ 0xfffffc6c │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ ldreq r4, [r5, #1553] @ 0x611 │ │ │ │ sbcshi pc, sl, r0, asr #2 │ │ │ │ @ instruction: 0xf1000690 │ │ │ │ - bmi 0x1b5af0c │ │ │ │ + bmi 0x1b5aed4 │ │ │ │ ldreq pc, [r8, #-258] @ 0xfffffefe │ │ │ │ ldmdavs r1, {r2, r3, r5, r7, r9, sl, lr} │ │ │ │ andsmi r6, r9, r8, lsr #16 │ │ │ │ @ instruction: 0xf0004281 │ │ │ │ andcc r8, r4, #172, 2 @ 0x2b │ │ │ │ strbmi r3, [r2, #-1284]! @ 0xfffffafc │ │ │ │ @ instruction: 0xf04fd1f5 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9d6f7f5 │ │ │ │ + @ instruction: 0xf9fef7f5 │ │ │ │ cmnlt fp, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andeq pc, lr, #2 │ │ │ │ stmdbcs r0, {r1, r3, r4, r8, r9, lr} │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ @@ -174428,790 +174414,793 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ mcrvs 0, 3, r8, cr3, cr12, {7} │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdale fp!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 1, 5, r8, cr0, cr15, {4} │ │ │ │ - @ instruction: 0xf9f6f79a │ │ │ │ + blx 0x578710 │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ - bllt 0x1f94c74 │ │ │ │ + bllt 0x1f94c3c │ │ │ │ stclvs 8, cr6, [r3, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf5b31ad3 │ │ │ │ andsle r5, pc, #128, 30 @ 0x200 │ │ │ │ ldrbvc pc, [ip, #1600]! @ 0x640 @ │ │ │ │ stmdble r5!, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ svclt 0x00183b00 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - stc2 7, cr15, [r2], #748 @ 0x2ec │ │ │ │ + ldc2 7, cr15, [lr], #748 @ 0x2ec │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r7, #104, 30 @ 0x1a0 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - b 0x117d26c │ │ │ │ + b 0x117d234 │ │ │ │ bfieq r1, r2, #7, #24 │ │ │ │ ldmdbcs lr, {r1, r2, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r1, r2, r3, r8, ip, lr, pc} │ │ │ │ - bne 0xfe7960b8 │ │ │ │ + bne 0xfe796080 │ │ │ │ stmdale r9, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xffb2f7ef │ │ │ │ + @ instruction: 0xffdaf7ef │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strthi pc, [r1], r0, asr #32 │ │ │ │ + strthi pc, [r9], r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ addslt r8, sp, #240, 30 @ 0x3c0 │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ - stmda r2!, {r0, r1, r2, r3, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcc 0xfd62c │ │ │ │ - bcs 0x461590 │ │ │ │ - andhi pc, sp, r1, lsl #4 │ │ │ │ + stmda lr, {r0, r1, r2, r3, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + bcc 0xfd5f4 │ │ │ │ + bcs 0x461558 │ │ │ │ + andshi pc, r6, r1, lsl #4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ - addeq r0, r1, #156, 4 @ 0xc0000009 │ │ │ │ - ldrdeq r0, [sl, #28] │ │ │ │ - ldrsheq r0, [lr, #-31]! @ 0xffffffe1 │ │ │ │ - eorseq r0, pc, #1610612742 @ 0x60000006 │ │ │ │ - lsreq r0, ip, #3 │ │ │ │ + addeq r0, r5, #160, 4 │ │ │ │ + ldrdeq r0, [ip, #30] │ │ │ │ + cmneq lr, r1, lsl #4 │ │ │ │ + subeq r0, r1, #-1610612730 @ 0xa0000006 │ │ │ │ + @ instruction: 0x01a201ae │ │ │ │ smulbteq sl, r1, r0 │ │ │ │ tsteq r4, r2, asr r1 │ │ │ │ - stclvs 2, cr0, [r1, #144]! @ 0x90 │ │ │ │ - bne 0x1554c3c │ │ │ │ + stclvs 2, cr0, [r1, #152]! @ 0x98 │ │ │ │ + bne 0x1554c04 │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ @ instruction: 0xf63f428a │ │ │ │ @ instruction: 0xf8d4af17 │ │ │ │ strbmi r3, [r2], -r0, lsl #1 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1063b00 │ │ │ │ svclt 0x00180804 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - ldc2 7, cr15, [lr], #-748 @ 0xfffffd14 │ │ │ │ + mrrc2 7, 11, pc, sl, cr11 @ │ │ │ │ smlalcs pc, r9, r4, r8 @ │ │ │ │ movwmi lr, #39488 @ 0x9a40 │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ - bcs 0xd4274 │ │ │ │ + bcs 0xd423c │ │ │ │ svcge 0x0009f43f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [pc], -r0, asr #32 @ │ │ │ │ + ldrbhi pc, [r7], -r0, asr #32 @ │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmdblt sl, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r2, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r5, r6, r8, ror #6 │ │ │ │ - eorseq r1, r5, r0, lsl r5 │ │ │ │ + addeq r5, r6, r0, lsr #7 │ │ │ │ + eorseq r1, r5, r8, lsr #10 │ │ │ │ msrmi SPSR_f, pc, asr #8 │ │ │ │ smlabteq r0, pc, r6, pc @ │ │ │ │ vst4.8 {d20-d23}, [pc :64], r9 │ │ │ │ vmla.i d20, d15, d0[6] │ │ │ │ addmi r0, r1, #0 │ │ │ │ @ instruction: 0x0652d01b │ │ │ │ svcge 0x0029f57f │ │ │ │ rsbmi pc, pc, #3 │ │ │ │ svcmi 0x006ff1b2 │ │ │ │ - ldrhi pc, [r9], #-0 │ │ │ │ + ldrhi pc, [fp], #-0 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ andsmi r7, sl, r0, lsl r2 │ │ │ │ svcmi 0x0079f1b2 │ │ │ │ @ instruction: 0xf023d10b │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0289302 │ │ │ │ - blls 0x178e78 │ │ │ │ + blls 0x178e80 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ sadd16mi sl, r9, r7 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - stc2 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ + mrrc2 7, 15, pc, r8, cr11 @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r2, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf02d4620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf02e4620 │ │ │ │ + stmdacs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0008f47f │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - blx 0xffbf6b32 │ │ │ │ + blx 0x76afa │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r2, {r0, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0134620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ svceq 0x001a9b02 │ │ │ │ @ instruction: 0xf47f2a0e │ │ │ │ ldrmi sl, [r9], -lr, ror #29 │ │ │ │ @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {1} @ │ │ │ │ ldrtmi lr, [r0], -ip, ror #13 │ │ │ │ - mcr2 7, 1, pc, cr6, cr7, {4} @ │ │ │ │ + mcr2 7, 2, pc, cr2, cr7, {4} @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ andscs r4, r2, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x66659058 │ │ │ │ - @ instruction: 0xf8b6f7f5 │ │ │ │ + @ instruction: 0xf8def7f5 │ │ │ │ @ instruction: 0xf8d4e6f5 │ │ │ │ vst4. {d18-d21}, [pc :64], r0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ andsmi r4, r1, r0, lsl #2 │ │ │ │ svcvs 0x0080f1b1 │ │ │ │ - eorhi pc, r5, #0 │ │ │ │ + eorhi pc, r7, #0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - addshi pc, r2, #64, 4 │ │ │ │ + addshi pc, r4, #64, 4 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf10daeb1 │ │ │ │ eorcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ movwls fp, #8861 @ 0x229d │ │ │ │ - svc 0x005af1ee │ │ │ │ + svc 0x0086f1ee │ │ │ │ strbeq r9, [r9, #-2818]! @ 0xfffff4fe │ │ │ │ - ldrthi pc, [lr], -r0, lsl #2 @ │ │ │ │ + strbhi pc, [r7], -r0, lsl #2 @ │ │ │ │ addvc pc, r0, r5, lsl r4 @ │ │ │ │ - strhi pc, [sp, #-64]! @ 0xffffffc0 │ │ │ │ + ldrhi pc, [r5, #-64]! @ 0xffffffc0 │ │ │ │ eorvs pc, r8, #83886080 @ 0x5000000 │ │ │ │ svcvc 0x0020f5b2 │ │ │ │ - strbhi pc, [r9], #0 @ │ │ │ │ - strhi pc, [r6], #512 @ 0x200 │ │ │ │ + strbhi pc, [sp], #0 @ │ │ │ │ + strhi pc, [sl], #512 @ 0x200 │ │ │ │ @ instruction: 0xf0002a80 │ │ │ │ - @ instruction: 0xf5b28513 │ │ │ │ + @ instruction: 0xf5b2851b │ │ │ │ @ instruction: 0xf0007f00 │ │ │ │ - bcs 0xdbefc │ │ │ │ + bcs 0xdbee4 │ │ │ │ mcrge 4, 5, pc, cr3, cr15, {3} @ │ │ │ │ - ldrbeq pc, [pc, #-5]! @ 0xbab43 @ │ │ │ │ + ldrbeq pc, [pc, #-5]! @ 0xbab0b @ │ │ │ │ andls r4, r8, #19922944 @ 0x1300000 │ │ │ │ andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ adceq r0, sp, r5, lsl #4 │ │ │ │ - ldc 5, cr9, [pc, #28] @ 0xbab7c │ │ │ │ - @ instruction: 0x46207bb9 │ │ │ │ + ldc 5, cr9, [pc, #28] @ 0xbab44 │ │ │ │ + @ instruction: 0x46207bbb │ │ │ │ strls r2, [r6, #-1293] @ 0xfffffaf3 │ │ │ │ - blvc 0x1f61a0 │ │ │ │ - blx 0xfedf8b2e │ │ │ │ + blvc 0x1f6168 │ │ │ │ + blx 0xff7f8af6 │ │ │ │ @ instruction: 0xf8d4e692 │ │ │ │ vst4. {d17-d20}, [pc :64], r0 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ strmi r4, [sl], -r0 │ │ │ │ @ instruction: 0xf0004388 │ │ │ │ - svcvs 0x00618207 │ │ │ │ + svcvs 0x00618209 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 2, cr8, [r0, #-284] @ 0xfffffee4 │ │ │ │ + stccs 2, cr8, [r0, #-292] @ 0xfffffedc │ │ │ │ mcrge 4, 3, pc, cr6, cr15, {1} @ │ │ │ │ - ldrbne pc, [pc, #-1614]! @ 0xba54a @ │ │ │ │ + ldrbne pc, [pc, #-1614]! @ 0xba512 @ │ │ │ │ andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ - mvnshi pc, #64 @ 0x40 │ │ │ │ + strhi pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ movweq pc, #41795 @ 0xa343 @ │ │ │ │ stmdbcs r0, {r5, r9, sl, lr} │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bl 0x102fc4 │ │ │ │ + bl 0x102f8c │ │ │ │ @ instruction: 0xf7ec0143 │ │ │ │ - @ instruction: 0xe66dfb95 │ │ │ │ + @ instruction: 0xe66dfbbd │ │ │ │ rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ vst4.8 {d20-d23}, [pc :64], sl │ │ │ │ vmla.i d20, d15, d0[6] │ │ │ │ addmi r0, r2, #0 │ │ │ │ - msrhi SPSR_fs, #0 │ │ │ │ + msrhi SPSR_fsx, #0 │ │ │ │ @ instruction: 0xf57f0649 │ │ │ │ @ instruction: 0x4619ae58 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xff78f001 │ │ │ │ + @ instruction: 0xff80f001 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0026f43f │ │ │ │ stccs 6, cr14, [r0, #-336] @ 0xfffffeb0 │ │ │ │ - cmpphi r3, #0 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r5, #0 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ ldrmi r4, [sp], -r0, asr #12 │ │ │ │ - cdp 1, 14, cr15, cr0, cr14, {7} │ │ │ │ + svc 0x000cf1ee │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - @ instruction: 0xf940f7f0 │ │ │ │ + @ instruction: 0xf968f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe63fae3a │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff30c4d0 │ │ │ │ - @ instruction: 0xff4af7e9 │ │ │ │ + blvs 0xff30c498 │ │ │ │ + @ instruction: 0xff66f7e9 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldrb r6, [r2], -r3, lsr #11 │ │ │ │ rsbsvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ mcrge 4, 1, pc, cr5, cr15, {1} @ │ │ │ │ @ instruction: 0xf5b24641 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - subslt r8, sl, #402653187 @ 0x18000003 │ │ │ │ + subslt r8, sl, #200, 6 @ 0x20000003 │ │ │ │ vrsubhn.i16 d20, , q8 │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ andls r0, r5, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf9b4f7f5 │ │ │ │ + @ instruction: 0xf9dcf7f5 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe619ae14 │ │ │ │ - vsubl.u8 q9, d3, d0 │ │ │ │ - stmib sp, {r1, r8, r9, sp}^ │ │ │ │ - streq r2, [r9, #-518]! @ 0xfffffdfa │ │ │ │ - andeq pc, r1, #79 @ 0x4f │ │ │ │ - andls r9, r8, #4, 6 @ 0x10000000 │ │ │ │ - rsclt r9, sl, #1342177280 @ 0x50000000 │ │ │ │ + vsubl.u8 q9, d3, d1 │ │ │ │ + andls r2, r8, #134217728 @ 0x8000000 │ │ │ │ + andls r0, r5, #171966464 @ 0xa400000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ + rsclt r2, sl, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf1009209 │ │ │ │ - @ instruction: 0x4641837c │ │ │ │ + @ instruction: 0x4641837e │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - str pc, [r5], -pc, asr #30 │ │ │ │ + @ instruction: 0xe605ff77 │ │ │ │ ldrdne pc, [r8], r4 │ │ │ │ addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ vrsubhn.i16 d20, , q8 │ │ │ │ @ instruction: 0xf00103c2 │ │ │ │ addseq r0, r2, pc, lsl #2 │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - @ instruction: 0xf0059306 │ │ │ │ - streq r0, [sp, #-775]! @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf04f9308 │ │ │ │ + @ instruction: 0xf0059307 │ │ │ │ + andls r0, r9, #469762048 @ 0x1c000000 │ │ │ │ + @ instruction: 0xf04f052d │ │ │ │ + movwls r0, #33281 @ 0x8201 │ │ │ │ + movweq pc, #4175 @ 0x104f @ │ │ │ │ + @ instruction: 0xf04f9306 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strmi r2, [fp], -r4, lsl #6 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ strtle r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ - @ instruction: 0xffc2f7f0 │ │ │ │ + @ instruction: 0xffe8f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - strb sl, [r3, #3550]! @ 0xdde │ │ │ │ + strb sl, [r1, #3548]! @ 0xddc │ │ │ │ vmlal.u , d19, d2[6] │ │ │ │ streq r2, [r8, #-258]! @ 0xfffffefe │ │ │ │ addeq lr, r2, #323584 @ 0x4f000 │ │ │ │ rscshi pc, r5, #0, 2 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - ldrb pc, [r7, #2983] @ 0xba7 @ │ │ │ │ + ldrb pc, [r5, #3021] @ 0xbcd @ │ │ │ │ movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ movwls fp, #33514 @ 0x82ea │ │ │ │ @ instruction: 0xf8d42001 │ │ │ │ addseq r3, r2, r8, lsl #1 │ │ │ │ @ instruction: 0xf4152100 │ │ │ │ stmib sp, {r8, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f0104 │ │ │ │ andls r0, r9, #54525952 @ 0x3400000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ andls r4, r6, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strls r0, [r7, #-514] @ 0xfffffdfe │ │ │ │ @ instruction: 0xf7f0d0d2 │ │ │ │ - ldr pc, [r9, #3421]! @ 0xd5d │ │ │ │ + ldr pc, [r7, #3459]! @ 0xd83 │ │ │ │ @ instruction: 0xf100052a │ │ │ │ - vrsra.u64 d24, d18, #59 │ │ │ │ - bcc 0x103538 │ │ │ │ + vrsra.u64 d24, d20, #59 │ │ │ │ + bcc 0x103504 │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r0, r1, r4, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r3, r4, r9, sl, pc}^ @ │ │ │ │ subeq pc, lr, #18 │ │ │ │ rsbseq r0, r6, #40, 4 @ 0x80000002 │ │ │ │ bicseq r0, r3, r7, lsl #4 │ │ │ │ ldrheq r0, [r1, #18]! │ │ │ │ @ instruction: 0xf3c36f20 │ │ │ │ strbmi r2, [r1], -r2, lsl #6 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ - movwls fp, #29419 @ 0x72eb │ │ │ │ - ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ - andls r9, r4, #8, 6 @ 0x20000000 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + ldmdbeq r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + andls r9, r4, #469762048 @ 0x1c000000 │ │ │ │ movwvs pc, #1045 @ 0x415 @ │ │ │ │ tstphi r3, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ ldrvs pc, [r5, #-1604]! @ 0xfffff9bc │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r4, r1, sl, lsr #12 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0xfea78d48 │ │ │ │ - ldc 5, cr14, [pc, #528] @ 0xbafa0 │ │ │ │ - @ instruction: 0xf3c57b2f │ │ │ │ + blx 0xff3f8d14 │ │ │ │ + ldc 5, cr14, [pc, #520] @ 0xbaf64 │ │ │ │ + vbic.i16 d23, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf8d42242 │ │ │ │ - bcc 0xfafbc │ │ │ │ + bcc 0xfaf88 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ stmib sp, {r0, r1, r2, r8, sl}^ │ │ │ │ @ instruction: 0xf000110a │ │ │ │ - tstcs r1, pc │ │ │ │ - tstls r6, r8, lsl #10 │ │ │ │ - biceq pc, r2, r3, asr #7 │ │ │ │ - blvc 0x1f63ec │ │ │ │ + vaddl.u8 q8, d3, d15 │ │ │ │ + strls r0, [r8, #-450] @ 0xfffffe3e │ │ │ │ orrne pc, r2, #201326595 @ 0xc000003 │ │ │ │ movwls r9, #37127 @ 0x9107 │ │ │ │ + stc 3, cr2, [sp, #4] │ │ │ │ + movwls r7, #27396 @ 0x6b04 │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r1, r4, r5, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ cmppeq pc, r2, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ cmpeq lr, r5, asr r1 │ │ │ │ cmpeq r0, r7, asr #2 │ │ │ │ teqeq r2, r9, lsr r1 │ │ │ │ @ instruction: 0xf1000529 │ │ │ │ @ instruction: 0xf8d4828a │ │ │ │ vqadd.u8 q9, , q0 │ │ │ │ ldrbeq r0, [r2], -sl, lsl #6 │ │ │ │ - ldrhi pc, [r1, #256] @ 0x100 │ │ │ │ + ldrhi pc, [r8, #256] @ 0x100 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - bcs 0xcc67c │ │ │ │ + bcs 0xcc648 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - blvs 0xfe303614 │ │ │ │ + blvs 0xfe3035e0 │ │ │ │ andcc lr, r3, #2048 @ 0x800 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr9, {7} │ │ │ │ - @ instruction: 0xf8d4e544 │ │ │ │ + cdp2 7, 7, cr15, cr4, cr9, {7} │ │ │ │ + @ instruction: 0xf8d4e542 │ │ │ │ vaddl.u8 , d19, d8 │ │ │ │ - ldc 2, cr1, [pc, #528] @ 0xbb028 │ │ │ │ - @ instruction: 0xf3c37b0d │ │ │ │ + ldc 2, cr1, [pc, #528] @ 0xbaff4 │ │ │ │ + @ instruction: 0xf3c37b0e │ │ │ │ @ instruction: 0xf00103c2 │ │ │ │ subseq r0, r2, pc, lsl #2 │ │ │ │ strtmi r9, [r0], -r7, lsl #6 │ │ │ │ movweq pc, #28677 @ 0x7005 @ │ │ │ │ movwls r9, #33289 @ 0x8209 │ │ │ │ strmi r2, [fp], -r1, lsl #4 │ │ │ │ strbmi r9, [r1], -r6, lsl #4 │ │ │ │ stc 5, cr0, [sp, #180] @ 0xb4 │ │ │ │ @ instruction: 0xf53f7b04 │ │ │ │ ldr sl, [pc, -lr, ror #30]! │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ - andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ - addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - movwls r9, #29193 @ 0x7209 │ │ │ │ + sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ + orrne pc, r4, #201326595 @ 0xc000003 │ │ │ │ + movwls r9, #37383 @ 0x9207 │ │ │ │ andeq pc, r7, #5 │ │ │ │ andls r2, r8, #0, 6 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ strmi r2, [fp], -r4, lsl #6 │ │ │ │ andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ @ instruction: 0xf0404641 │ │ │ │ - strtmi r8, [r0], -r1, lsr #5 │ │ │ │ - tstcs r0, r8, lsl r7 │ │ │ │ + @ instruction: 0x4620829f │ │ │ │ + andcs lr, r0, #5767168 @ 0x580000 │ │ │ │ movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ - smlattls r8, sl, r2, fp │ │ │ │ - movwcc lr, #22989 @ 0x59cd │ │ │ │ - andls r0, r7, #171966464 @ 0xa400000 │ │ │ │ - subshi pc, r1, #0, 2 │ │ │ │ + streq r9, [r9, #-520]! @ 0xfffffdf8 │ │ │ │ + stmib sp, {r1, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + andls r3, r7, #335544320 @ 0x14000000 │ │ │ │ + subhi pc, pc, #0, 2 │ │ │ │ andcs r6, r1, #35, 30 @ 0x8c │ │ │ │ andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ ldmdbeq fp, {r0, r2, r9}^ │ │ │ │ @ instruction: 0xf7ef9304 │ │ │ │ - strbt pc, [r7], #2661 @ 0xa65 @ │ │ │ │ - ldrsbtgt pc, [r0], #-132 @ 0xffffff7c @ │ │ │ │ - @ instruction: 0xf005b29a │ │ │ │ - streq r0, [r9, #-3591]! @ 0xfffff1f9 │ │ │ │ - @ instruction: 0xf38cfabc │ │ │ │ - addsne lr, r2, pc, asr #20 │ │ │ │ - sbceq pc, r2, #134217731 @ 0x8000003 │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - subshi pc, pc, #64, 2 │ │ │ │ - strbcs pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ - andeq pc, r7, r0 │ │ │ │ - movwls r2, #19714 @ 0x4d02 │ │ │ │ + strbt pc, [r3], #2697 @ 0xa89 @ │ │ │ │ + @ instruction: 0xf3c36f20 │ │ │ │ + vmla.f q8, , d2[0] │ │ │ │ + @ instruction: 0xf0051289 │ │ │ │ + blx 0xfecbdec4 │ │ │ │ + pldw [r5], #-896 @ 0xfffffc80 │ │ │ │ + b 0x1496ab0 │ │ │ │ + @ instruction: 0xf0001353 │ │ │ │ + vmov.i32 q12, #56832 @ 0x0000de00 │ │ │ │ + @ instruction: 0xf0022541 │ │ │ │ + stccs 2, cr0, [r2, #-28] @ 0xffffffe4 │ │ │ │ rsbshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ - @ instruction: 0x46418294 │ │ │ │ - stmib sp, {r0, r8, sl, fp, sp}^ │ │ │ │ - andls lr, r7, r5, lsl #4 │ │ │ │ - addhi pc, r4, #0 │ │ │ │ - teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ + stmib sp, {r0, r2, r4, r7, r9, pc}^ │ │ │ │ + stccs 1, cr12, [r1, #-20] @ 0xffffffec │ │ │ │ + andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf0009304 │ │ │ │ + @ instruction: 0xf6448284 │ │ │ │ + vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d6, d5 │ │ │ │ + vsubl.s8 q9, d0, d13 │ │ │ │ + stmdacs r0, {r1, r3, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ - blvc 0xe763a8 │ │ │ │ + blvc 0xe36374 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blvc 0x2f6568 │ │ │ │ - @ instruction: 0xf832f7ef │ │ │ │ - stccs 4, cr14, [r0, #-696] @ 0xfffffd48 │ │ │ │ + blvc 0x2f6534 │ │ │ │ + @ instruction: 0xf858f7ef │ │ │ │ + stccs 4, cr14, [r0, #-688] @ 0xfffffd50 │ │ │ │ @ instruction: 0x81adf000 │ │ │ │ @ instruction: 0xf8d4461d │ │ │ │ - blx 0xfecbb258 │ │ │ │ + blx 0xfecbb224 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff42f787 │ │ │ │ + @ instruction: 0xff5cf787 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf005ac9a │ │ │ │ + @ instruction: 0xf005ac98 │ │ │ │ ldccs 5, cr0, [ip, #-252]! @ 0xffffff04 │ │ │ │ - ldcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ + ldcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - svcvs 0x0023ac90 │ │ │ │ + svcvs 0x0023ac8e │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - vshl.s8 d24, d25, d30 │ │ │ │ + vqshl.s8 d24, d16, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70c800 │ │ │ │ - ldc2 7, cr15, [lr, #932] @ 0x3a4 │ │ │ │ + blvs 0xff70c7cc │ │ │ │ + ldc2 7, cr15, [r8, #932]! @ 0x3a4 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7ef2010 │ │ │ │ - movwcs pc, #11403 @ 0x2c8b @ │ │ │ │ - str r6, [r1], #227 @ 0xe3 │ │ │ │ + movwcs pc, #11441 @ 0x2cb1 @ │ │ │ │ + ldrbt r6, [pc], #-227 @ 0xbaf60 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ vand d24, d16, d4 │ │ │ │ @ instruction: 0x064d187f │ │ │ │ - strbhi pc, [r2], #256 @ 0x100 @ │ │ │ │ + strbhi pc, [r9], #256 @ 0x100 @ │ │ │ │ @ instruction: 0xf57f0408 │ │ │ │ - @ instruction: 0xf794ac70 │ │ │ │ - b 0x14bab6c │ │ │ │ + @ instruction: 0xf794ac6e │ │ │ │ + b 0x14baba0 │ │ │ │ vhsub.s8 q8, q7, q4 │ │ │ │ vmvn.i16 q9, #4 @ 0x0004 │ │ │ │ @ instruction: 0x46052896 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ - @ instruction: 0xff60f799 │ │ │ │ + @ instruction: 0xff7af799 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x8f8e3a │ │ │ │ + blx 0xf78e06 │ │ │ │ stmiavs r2!, {r0, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - bne 0x154c858 │ │ │ │ + bne 0x154c824 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ - stc2l 7, cr15, [lr, #-932]! @ 0xfffffc5c │ │ │ │ + stc2 7, cr15, [r8, #932] @ 0x3a4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf8d80201 │ │ │ │ @ instruction: 0xf79a003c │ │ │ │ - strtmi pc, [r8], -sp, lsl #22 │ │ │ │ + strtmi pc, [r8], -r7, lsr #22 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ - blx 0x2f8e6a │ │ │ │ + blx 0x978e36 │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d16, d6 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - mrc2 7, 3, pc, cr12, cr12, {4} │ │ │ │ + mrc2 7, 4, pc, cr6, cr12, {4} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrt r6, [sp], #-1443 @ 0xfffffa5d │ │ │ │ + ldrt r6, [fp], #-1443 @ 0xfffffa5d │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xf9a6f7f0 │ │ │ │ + @ instruction: 0xf9ccf7f0 │ │ │ │ vstrcs d9, [r0, #-8] │ │ │ │ - stcge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ - @ instruction: 0x4603e416 │ │ │ │ + ldcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ + @ instruction: 0x4603e414 │ │ │ │ andcs r4, r9, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strt pc, [sp], #-3305 @ 0xfffff317 │ │ │ │ + strt pc, [fp], #-3343 @ 0xfffff2f1 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ - strmi lr, [r3], -r6, lsr #8 │ │ │ │ + stc2 7, cr15, [r8, #-960] @ 0xfffffc40 │ │ │ │ + strmi lr, [r3], -r4, lsr #8 │ │ │ │ andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - ldr pc, [pc], #-3291 @ 0xbb058 │ │ │ │ + ldr pc, [sp], #-3329 @ 0xfffff2ff │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ - @ instruction: 0x4603e418 │ │ │ │ + ldc2l 7, cr15, [sl], #960 @ 0x3c0 │ │ │ │ + @ instruction: 0x4603e416 │ │ │ │ andcs r4, r8, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - ldr pc, [r1], #-3277 @ 0xfffff333 │ │ │ │ + str pc, [pc], #-3315 @ 0xbb040 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r2, #-960]! @ 0xfffffc40 │ │ │ │ + ldc2 7, cr15, [r8, #960] @ 0x3c0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - str sl, [r7], #-3074 @ 0xfffff3fe │ │ │ │ + str sl, [r5], #-3072 @ 0xfffff400 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [r8, #-960]! @ 0xfffffc40 │ │ │ │ + stc2 7, cr15, [lr, #960] @ 0x3c0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabf8 │ │ │ │ - addslt fp, r8, #259072 @ 0x3f400 │ │ │ │ + @ instruction: 0xf7ffabf6 │ │ │ │ + addslt fp, r8, #257024 @ 0x3ec00 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ - blvc 0xfe636524 │ │ │ │ + blvc 0xfe5f64f0 │ │ │ │ stmdbeq r2, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0024641 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ rsbmi r0, sl, r3, asr #1 │ │ │ │ - bcs 0x41f0d8 │ │ │ │ + bcs 0x41f0a4 │ │ │ │ andls r9, r5, #1610612736 @ 0x60000000 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ movwls r0, #16901 @ 0x4205 │ │ │ │ - blvc 0x2f670c │ │ │ │ - @ instruction: 0xffccf7ee │ │ │ │ - bllt 0xff7f90dc │ │ │ │ - ldc 2, cr11, [pc, #-608] @ 0xbae84 │ │ │ │ - @ instruction: 0xf0057ba4 │ │ │ │ + blvc 0x2f66d8 │ │ │ │ + @ instruction: 0xfff2f7ee │ │ │ │ + bllt 0xff7790a8 │ │ │ │ + ldc 2, cr11, [pc, #-608] @ 0xbae50 │ │ │ │ + @ instruction: 0xf0057ba3 │ │ │ │ movwcs r0, #1287 @ 0x507 │ │ │ │ strbmi r0, [r1], -r2, lsl #18 │ │ │ │ andeq pc, r8, #2 │ │ │ │ sbceq pc, r3, r0, asr #7 │ │ │ │ andls r4, r7, sl, rrx │ │ │ │ andcs lr, r5, #3358720 @ 0x334000 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stc 5, cr2, [sp, #4] │ │ │ │ strls r7, [r4, #-2824] @ 0xfffff4f8 │ │ │ │ - @ instruction: 0xff42f7ee │ │ │ │ - bllt 0xff079118 │ │ │ │ + @ instruction: 0xff68f7ee │ │ │ │ + bllt 0xfeff90e4 │ │ │ │ streq pc, [r7, #5] │ │ │ │ biceq pc, r3, #201326595 @ 0xc000003 │ │ │ │ movwls r2, #19840 @ 0x4d80 │ │ │ │ - msrhi CPSR_fxc, #0 │ │ │ │ - blge 0xfec38a2c │ │ │ │ + teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ + blge 0xfebb89f8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - strbmi sl, [r1], -sl, lsr #23 │ │ │ │ + strbmi sl, [r1], -r8, lsr #23 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe9b8240 │ │ │ │ - bllt 0xfeaf9144 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe93820c │ │ │ │ + bllt 0xfea79110 │ │ │ │ @ instruction: 0xf005b298 │ │ │ │ - ldc 5, cr0, [pc, #-28] @ 0xbb134 │ │ │ │ - movwcs r7, #3007 @ 0xbbf │ │ │ │ + ldc 5, cr0, [pc, #-28] @ 0xbb100 │ │ │ │ + movwcs r7, #3006 @ 0xbbe │ │ │ │ strbmi r0, [r1], -r2, lsl #18 │ │ │ │ andeq pc, r8, #2 │ │ │ │ sbceq pc, r3, r0, asr #7 │ │ │ │ andls r4, r7, sl, rrx │ │ │ │ andls r2, r6, #53248 @ 0xd000 │ │ │ │ strtmi r9, [r0], -r5, lsl #4 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7ffff0b │ │ │ │ - @ instruction: 0xf3c5bb87 │ │ │ │ + @ instruction: 0xf7ffff31 │ │ │ │ + @ instruction: 0xf3c5bb85 │ │ │ │ vsubl.u8 , d19, d1 │ │ │ │ @ instruction: 0xf00503c2 │ │ │ │ - bcs 0x13c5b4 │ │ │ │ - adchi pc, r8, #0 │ │ │ │ + bcs 0x13c580 │ │ │ │ + adchi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x11bc10 │ │ │ │ - rsbshi pc, fp, #0 │ │ │ │ + bcs 0x11bbf4 │ │ │ │ + addhi pc, r1, #0 │ │ │ │ movwpl lr, #27085 @ 0x69cd │ │ │ │ rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi r2, [r1], -r0, lsl #6 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blvc 0xff53683c │ │ │ │ + blvc 0xff576808 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ - vldr d7, [pc, #16] @ 0xbb1d8 │ │ │ │ - vstr d7, [sp, #844] @ 0x34c │ │ │ │ - @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffee5 │ │ │ │ - svcvs 0x0020bb61 │ │ │ │ + vldr d7, [pc, #32] @ 0xbb1b4 │ │ │ │ + vstr d7, [sp, #840] @ 0x348 │ │ │ │ + @ instruction: 0xf7ee7b04 │ │ │ │ + @ instruction: 0xf7ffff0b │ │ │ │ + svcvs 0x0020bb5f │ │ │ │ biceq pc, r2, r3, asr #7 │ │ │ │ addne pc, r1, #335544323 @ 0x14000003 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ - b 0x14859f4 │ │ │ │ + b 0x14859c0 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - bcs 0x19bca4 │ │ │ │ - addshi pc, r6, #0 │ │ │ │ + bcs 0x19bc8c │ │ │ │ + addshi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - andcs r8, r1, #268435464 @ 0x10000008 │ │ │ │ + andcs r8, r1, #1879048200 @ 0x70000008 │ │ │ │ andls r9, r0, #8, 2 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ strcs r9, [r2, #-1285] @ 0xfffffafb │ │ │ │ - @ instruction: 0xf7ee9509 │ │ │ │ - @ instruction: 0xf7fffff9 │ │ │ │ - vbic.i16 d27, #47360 @ 0xb900 │ │ │ │ + @ instruction: 0xf7ef9509 │ │ │ │ + @ instruction: 0xf7fff81f │ │ │ │ + vbic.i16 d27, #46848 @ 0xb700 │ │ │ │ svcvs 0x002302c2 │ │ │ │ orrne pc, r1, r5, asr #7 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1485644 │ │ │ │ + b 0x1485610 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r2, r3, r9, pc} │ │ │ │ + stmdbcs r3, {r1, r4, r9, pc} │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ - ldc 2, cr8, [pc, #104] @ 0xbb2b8 │ │ │ │ - @ instruction: 0x46417bb1 │ │ │ │ + ldc 2, cr8, [pc, #128] @ 0xbb29c │ │ │ │ + strbmi r7, [r1], -lr, lsr #23 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ adcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - stc 5, cr5, [sp, #20] │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffe95 │ │ │ │ - ldmdbeq r9, {r0, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffebb │ │ │ │ + ldmdbeq r9, {r0, r1, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ rscpl pc, r8, #35 @ 0x23 │ │ │ │ orrvc pc, r0, r1 │ │ │ │ tstmi r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0419302 │ │ │ │ @ instruction: 0xf0215180 │ │ │ │ - blls 0x17b154 │ │ │ │ + blls 0x17b138 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabea │ │ │ │ - @ instruction: 0xf8d4baff │ │ │ │ + @ instruction: 0xf7ffabe8 │ │ │ │ + @ instruction: 0xf8d4bafd │ │ │ │ streq r1, [sp, #208] @ 0xd0 │ │ │ │ strbeq sp, [sl], -pc, lsl #8 │ │ │ │ - blge 0xff9387a4 │ │ │ │ - blt 0xffcb92a8 │ │ │ │ + blge 0xff8b8770 │ │ │ │ + blt 0xffc39274 │ │ │ │ @ instruction: 0x46204619 │ │ │ │ @ instruction: 0xf0019302 │ │ │ │ - blls 0x17a2f4 │ │ │ │ + blls 0x17a2d8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabd6 │ │ │ │ - streq fp, [r8], fp, ror #21 │ │ │ │ - bge 0xff5b88c4 │ │ │ │ - ldc 4, cr14, [pc, #528] @ 0xbb4dc │ │ │ │ - movwcs r7, #2960 @ 0xb90 │ │ │ │ + @ instruction: 0xf7ffabd4 │ │ │ │ + streq fp, [r8], r9, ror #21 │ │ │ │ + bge 0xff538890 │ │ │ │ + ldc 4, cr14, [pc, #520] @ 0xbb4a0 │ │ │ │ + movwcs r7, #2963 @ 0xb93 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ eorsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stc 3, cr9, [sp, #32] │ │ │ │ - @ instruction: 0xf7ee7b04 │ │ │ │ - @ instruction: 0xf7fffff5 │ │ │ │ - @ instruction: 0xf794bad3 │ │ │ │ - @ instruction: 0xf8d4fd4b │ │ │ │ + @ instruction: 0xf7ef7b04 │ │ │ │ + @ instruction: 0xf7fff81b │ │ │ │ + @ instruction: 0xf794bad1 │ │ │ │ + @ instruction: 0xf8d4fd65 │ │ │ │ vshr.u64 , q0, #59 │ │ │ │ strmi r0, [r0], sl, lsl #10 │ │ │ │ @ instruction: 0xf100065b │ │ │ │ - rsbeq r8, sp, lr, lsl r3 │ │ │ │ + rsbeq r8, sp, r5, lsr #6 │ │ │ │ andeq pc, r1, #69 @ 0x45 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7996ba9 │ │ │ │ - stmiavs r3!, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfe7561c8 │ │ │ │ + bne 0xfe756194 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ - blx 0xff3792d2 │ │ │ │ + blx 0xff9f929e │ │ │ │ rscvs r2, r3, r3, lsl #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xffaccc3c │ │ │ │ - @ instruction: 0xf96af79a │ │ │ │ + blvs 0xffaccc08 │ │ │ │ + @ instruction: 0xf984f79a │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79a4641 │ │ │ │ - strbmi pc, [r0], -r5, ror #18 @ │ │ │ │ + @ instruction: 0x4640f97f │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7942302 │ │ │ │ - blls 0x1ba7c8 │ │ │ │ + @ instruction: 0xf7943202 │ │ │ │ + blls 0x17a7fc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8514605 │ │ │ │ @ instruction: 0xf7991023 │ │ │ │ - stmdals r2, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9ccf795 │ │ │ │ + stmdals r3, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9e6f795 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ea4628 │ │ │ │ - @ instruction: 0xf7fffe69 │ │ │ │ - blx 0x1169db8 │ │ │ │ + @ instruction: 0xf7fffe83 │ │ │ │ + blx 0x1169d7c │ │ │ │ strbmi pc, [r1], -r3, lsl #6 @ │ │ │ │ @ instruction: 0x462043db │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffaf7 │ │ │ │ - strtmi fp, [r0], -r3, lsl #21 │ │ │ │ - @ instruction: 0xf91cf7f7 │ │ │ │ - blt 0x2079398 │ │ │ │ + @ instruction: 0xf7fffb1d │ │ │ │ + strtmi fp, [r0], -r1, lsl #21 │ │ │ │ + @ instruction: 0xf942f7f7 │ │ │ │ + blt 0x1ff9364 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ stmdaeq sl, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf000e5fb │ │ │ │ - andls r0, r7, #31 │ │ │ │ - andcs r9, r1, #8 │ │ │ │ - andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf6444620 │ │ │ │ + @ instruction: 0xf002e5fb │ │ │ │ + tstls r7, pc, lsl r2 │ │ │ │ + strbmi r9, [r1], -r8, lsl #4 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + @ instruction: 0xf6449200 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - strls lr, [r9, #-3589] @ 0xfffff1fb │ │ │ │ - cdp2 7, 5, cr15, cr4, cr14, {7} │ │ │ │ - blt 0x19f93cc │ │ │ │ + @ instruction: 0xcc05e9cd │ │ │ │ + strls r9, [r9, #-772] @ 0xfffffcfc │ │ │ │ + cdp2 7, 7, cr15, cr10, cr14, {7} │ │ │ │ + blt 0x1979398 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ strtmi lr, [r0], -r3, lsr #9 │ │ │ │ strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - stc2 7, cr15, [lr], #956 @ 0x3bc │ │ │ │ - blt 0x17793e0 │ │ │ │ - andls r2, r7, r0, lsl #6 │ │ │ │ - @ instruction: 0x2e05e9cd │ │ │ │ - eorsvs pc, r5, r4, asr #12 │ │ │ │ - andeq pc, r5, r0, asr #5 │ │ │ │ - andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - ldrmi r4, [ip, #1601] @ 0x641 │ │ │ │ - @ instruction: 0x4602bf18 │ │ │ │ - andls r2, r0, r1 │ │ │ │ - movwls r4, #34336 @ 0x8620 │ │ │ │ - @ instruction: 0xff64f7ee │ │ │ │ - blt 0x1179410 │ │ │ │ - andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f72308 │ │ │ │ - @ instruction: 0xf7fff921 │ │ │ │ - andls fp, r7, r9, lsr sl │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwls r2, #36357 @ 0x8e05 │ │ │ │ - @ instruction: 0xf8ccf7f7 │ │ │ │ - blt 0xc79438 │ │ │ │ + ldc2l 7, cr15, [r4], {239} @ 0xef │ │ │ │ + blt 0x16f93ac │ │ │ │ + andgt lr, r6, #3358720 @ 0x334000 │ │ │ │ + ldrvs pc, [r5, #-1604]! @ 0xfffff9bc │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ + vcgt.s8 d25, d6, d4 │ │ │ │ + vsubl.s8 q9, d0, d13 │ │ │ │ + movwcs r0, #522 @ 0x20a │ │ │ │ + addsmi r9, r8, #1073741825 @ 0x40000001 │ │ │ │ + qadd16mi fp, sl, r8 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + strtmi r9, [r0], -r0 │ │ │ │ + @ instruction: 0xf7ee9308 │ │ │ │ + @ instruction: 0xf7ffff89 │ │ │ │ + @ instruction: 0x4620ba3f │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf946f7f7 │ │ │ │ + blt 0xe793f0 │ │ │ │ + strtmi r9, [r0], -r5, lsl #2 │ │ │ │ + movwls r4, #17985 @ 0x4641 │ │ │ │ + andgt lr, r6, #3358720 @ 0x334000 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + @ instruction: 0xf8f0f7f7 │ │ │ │ + blt 0xb79408 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ - sbchi pc, fp, r0, asr #32 │ │ │ │ + sbchi pc, pc, r0, asr #32 │ │ │ │ stmiaeq r2, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ andeq pc, r7, #5 │ │ │ │ andls r0, r2, #110100480 @ 0x6900000 │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ - sbcshi pc, r5, r0, lsl #2 │ │ │ │ + sbcshi pc, r9, r0, lsl #2 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf794aa14 │ │ │ │ - vfma.f32 d31, d30, d3 │ │ │ │ + @ instruction: 0xf794aa10 │ │ │ │ + @ instruction: 0xf24efcab │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 7, cr15, [r0], #612 @ 0x264 │ │ │ │ + ldc2 7, cr15, [r8], #612 @ 0x264 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9dcf79c │ │ │ │ + @ instruction: 0xf9f4f79c │ │ │ │ strtmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - @ instruction: 0xf7fffd71 │ │ │ │ - vmlsl.u8 , d3, d5 │ │ │ │ + @ instruction: 0xf7fffd95 │ │ │ │ + vmlsl.u8 , d3, d1 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strbmi fp, [r1], -sp, ror #5 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ strtmi r0, [r0], -pc, lsl #6 │ │ │ │ strls r0, [r9, #-173] @ 0xffffff53 │ │ │ │ - strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - strcs r9, [r0, #-1284] @ 0xfffffafc │ │ │ │ - strcs r9, [pc, #-1285] @ 0xbafaf │ │ │ │ + strls r2, [r4, #-1281] @ 0xfffffaff │ │ │ │ + strcs r9, [r0, #-1286] @ 0xfffffafa │ │ │ │ + strcs r9, [pc, #-1285] @ 0xbaf7f │ │ │ │ @ instruction: 0xf7f09507 │ │ │ │ - @ instruction: 0xf7fff991 │ │ │ │ - vmul.f , , d1[7] │ │ │ │ + @ instruction: 0xf7fff9b5 │ │ │ │ + vmul.f , , d1[6] │ │ │ │ movwls r0, #25538 @ 0x63c2 │ │ │ │ movwls r2, #21263 @ 0x530f │ │ │ │ movweq pc, #28677 @ 0x7005 @ │ │ │ │ svclt 0x0055066d │ │ │ │ subvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi r9, [r1], -r7 │ │ │ │ strtmi r9, [r0], -r4, lsl #6 │ │ │ │ teqpvs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - ldc2l 7, cr15, [ip, #944]! @ 0x3b0 │ │ │ │ + cdp2 7, 2, cr15, cr0, cr12, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa9c8 │ │ │ │ - svclt 0x0000b9cd │ │ │ │ + @ instruction: 0xf7ffa9c4 │ │ │ │ + svclt 0x0000b9c9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ + ... │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ andeq r0, r0, sp │ │ │ │ ... │ │ │ │ vmlsl.u q8, d3, d2[6] │ │ │ │ svclt 0x005503c2 │ │ │ │ adcspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ @@ -175221,427 +175210,427 @@ │ │ │ │ strbmi r9, [r1], -r7 │ │ │ │ strtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwls r2, #21263 @ 0x530f │ │ │ │ movweq pc, #28677 @ 0x7005 @ │ │ │ │ @ instruction: 0xf6449304 │ │ │ │ vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7ec0305 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbeq pc, [pc, #-5]! @ 0xbb55b @ │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbeq pc, [pc, #-5]! @ 0xbb533 @ │ │ │ │ strbmi r2, [r1], -r2, lsl #4 │ │ │ │ adceq r9, sp, r0, lsl #4 │ │ │ │ rscsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andls r4, r8, r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff9507 │ │ │ │ - addslt fp, fp, #991232 @ 0xf2000 │ │ │ │ + addslt fp, fp, #958464 @ 0xea000 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ vorr.i16 d16, #186 @ 0x00ba │ │ │ │ @ instruction: 0xf00201c4 │ │ │ │ vsubl.u8 q8, d3, d16 │ │ │ │ movwmi r2, #43712 @ 0xaac0 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blx 0xfff793ea │ │ │ │ + stc2 7, cr15, [lr], {148} @ 0x94 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf7991025 │ │ │ │ - cdpvs 12, 6, cr15, cr3, cr7, {0} │ │ │ │ + mcrvs 12, 3, pc, cr3, cr11, {0} @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - ldrbmi r8, [r9], -r0, ror #1 │ │ │ │ + ldrbmi r8, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf1ca6ea3 │ │ │ │ andcs r0, r0, #9 │ │ │ │ - blx 0xff3f9428 │ │ │ │ + blx 0xff8f9400 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7eb4441 │ │ │ │ - @ instruction: 0xf7fffe87 │ │ │ │ - @ instruction: 0xf5b2b95f │ │ │ │ + @ instruction: 0xf7fffea7 │ │ │ │ + @ instruction: 0xf5b2b957 │ │ │ │ @ instruction: 0xf47f6f28 │ │ │ │ - @ instruction: 0x066aa954 │ │ │ │ - stcge 5, cr15, [sp], #508 @ 0x1fc │ │ │ │ + strbteq sl, [sl], -ip, asr #18 │ │ │ │ + stcge 5, cr15, [r7], #508 @ 0x1fc │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ strls r9, [r4, #-773] @ 0xfffffcfb │ │ │ │ - @ instruction: 0xff70f7ee │ │ │ │ + @ instruction: 0xff90f7ee │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa944 │ │ │ │ - blcs 0xe9b2c │ │ │ │ - ldmdbge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - blx 0xff079462 │ │ │ │ + @ instruction: 0xf7ffa93c │ │ │ │ + blcs 0xe9ae4 │ │ │ │ + ldmdbge r7!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff57943a │ │ │ │ strmi r4, [r5], -r2, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xffb795ce │ │ │ │ + stc2 7, cr15, [sl], {236} @ 0xec │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [lr], #956 @ 0x3bc │ │ │ │ + ldc2 7, cr15, [lr, #-956] @ 0xfffffc44 │ │ │ │ strtmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - @ instruction: 0xf7fffc9f │ │ │ │ - @ instruction: 0xed1fb933 │ │ │ │ + @ instruction: 0xf7fffcbf │ │ │ │ + @ instruction: 0xed1fb92b │ │ │ │ strbmi r7, [r1], -r8, asr #22 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ eorscs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - stc 5, cr5, [sp, #20] │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffd0f │ │ │ │ - @ instruction: 0xed1fb91f │ │ │ │ + @ instruction: 0xf7fffd2f │ │ │ │ + @ instruction: 0xed1fb917 │ │ │ │ @ instruction: 0x46417b52 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ addsmi pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - stc 5, cr5, [sp, #20] │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffc8f │ │ │ │ - andls fp, r6, #180224 @ 0x2c000 │ │ │ │ + @ instruction: 0xf7fffcaf │ │ │ │ + andls fp, r6, #49152 @ 0xc000 │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ movwls r4, #17952 @ 0x4620 │ │ │ │ strls r9, [r7, #-1285] @ 0xfffffafb │ │ │ │ @ instruction: 0xf7ee9208 │ │ │ │ - @ instruction: 0xf7fffb9b │ │ │ │ - @ instruction: 0xf1ffb8ff │ │ │ │ - andls pc, r0, #222208 @ 0x36400 │ │ │ │ + @ instruction: 0xf7fffbbb │ │ │ │ + @ instruction: 0xf1ffb8f7 │ │ │ │ + andls pc, r0, #242688 @ 0x3b400 │ │ │ │ eorseq pc, r9, r6, asr #4 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strbmi r6, [r1], -r3, lsr #30 │ │ │ │ adceq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00180300 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ stmib sp, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strls r3, [r4, #-775] @ 0xfffffcf9 │ │ │ │ - cdp2 7, 0, cr15, cr2, cr14, {7} │ │ │ │ - stmialt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + cdp2 7, 2, cr15, cr2, cr14, {7} │ │ │ │ + ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwpl lr, #27085 @ 0x69cd │ │ │ │ andcs pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - strb r9, [r7, #-768]! @ 0xfffffd00 │ │ │ │ + strb r9, [r1, #-768]! @ 0xfffffd00 │ │ │ │ movwpl lr, #27085 @ 0x69cd │ │ │ │ subeq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - ldrb r9, [sp, #-768] @ 0xfffffd00 │ │ │ │ + ldrb r9, [r7, #-768] @ 0xfffffd00 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ vrshr.s64 d16, d21, #64 │ │ │ │ movwls r0, #16906 @ 0x420a │ │ │ │ movtne pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmib sp, {r0, r6, r9, sl, lr}^ │ │ │ │ - str r5, [r1], #-1285 @ 0xfffffafb │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - andls r5, r0, #25165824 @ 0x1800000 │ │ │ │ - @ instruction: 0xf6444620 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf7ee9505 │ │ │ │ - @ instruction: 0xf7fffd67 │ │ │ │ - movwls fp, #18599 @ 0x48a7 │ │ │ │ - adcne pc, r9, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - bicsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - movwcs r4, #5697 @ 0x1641 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ff9300 │ │ │ │ - @ instruction: 0xf792bbdb │ │ │ │ - stcvs 8, cr15, [r3, #20]! │ │ │ │ - movwcs r6, #5859 @ 0x16e3 │ │ │ │ - strbtvs r6, [r3], -r0, lsr #13 │ │ │ │ - @ instruction: 0x4641e717 │ │ │ │ - @ instruction: 0xf7eb4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmlt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - ldmdble r1!, {r0, r1, r2, r4, ip, lr, pc} │ │ │ │ - svcvs 0x0000f5b2 │ │ │ │ - mvneq sp, r2, ror r1 │ │ │ │ - rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ - movwmi pc, #1027 @ 0x403 @ │ │ │ │ - @ instruction: 0x432b4620 │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - movwcc lr, #27085 @ 0x69cd │ │ │ │ - movwls r2, #21249 @ 0x5301 │ │ │ │ - movwcs r9, #54024 @ 0xd308 │ │ │ │ - @ instruction: 0xf7f69304 │ │ │ │ - @ instruction: 0xf7fff8d9 │ │ │ │ - vmul.i , , d1[5] │ │ │ │ - bcs 0x1400e0 │ │ │ │ - bcs 0x1af880 │ │ │ │ - ldmdage r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf53f0729 │ │ │ │ - @ instruction: 0xf8d4a854 │ │ │ │ - vst4. {d0-d3}, [r0 :64], r0 │ │ │ │ - blcs 0x2d83f4 │ │ │ │ - ldmdage r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf53f076a │ │ │ │ - vmul.i q13, q0, d2[2] │ │ │ │ - stmdacs r0, {r6, sp} │ │ │ │ - stmdage r5, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi r0, [r1], -fp, lsr #3 │ │ │ │ + @ instruction: 0xf7ff5505 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + strbmi r1, [r1], -r8, lsl #4 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ + strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ + stc2 7, cr15, [r6, #952] @ 0x3b8 │ │ │ │ + ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vcgt.s8 d25, d6, d4 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ + vhsub.s8 d16, d6, d10 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + tstls r7, sl, lsl #6 │ │ │ │ + svclt 0x00082800 │ │ │ │ + @ instruction: 0x4641461a │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + movwls r5, #1285 @ 0x505 │ │ │ │ + bllt 0xff5f9748 │ │ │ │ + @ instruction: 0xf818f792 │ │ │ │ + strbtvs r6, [r3], r3, lsr #27 │ │ │ │ + strtvs r2, [r0], r1, lsl #6 │ │ │ │ + ldr r6, [r6, -r3, ror #12] │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + @ instruction: 0xffcaf7eb │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa874 │ │ │ │ + vst2.16 {d11-d12}, [r5 :256], r9 │ │ │ │ + @ instruction: 0xf5b26220 │ │ │ │ + andsle r7, r7, r0, lsl #30 │ │ │ │ + @ instruction: 0xf5b2d931 │ │ │ │ + cmnle r2, r0, lsl #30 │ │ │ │ + strbmi r0, [r1], -fp, ror #3 │ │ │ │ vst1.64 {d11-d14}, [r3 :128]! │ │ │ │ - strtmi r4, [r0], -r0, lsl #7 │ │ │ │ + strtmi r4, [r0], -r0, lsl #6 │ │ │ │ movwls r4, #37675 @ 0x932b │ │ │ │ - movwls r2, #29440 @ 0x7300 │ │ │ │ - movwcs r9, #4869 @ 0x1305 │ │ │ │ - movwls r9, #25352 @ 0x6308 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r3, #4870 @ 0x1306 │ │ │ │ + movwls r9, #33541 @ 0x8305 │ │ │ │ movwls r2, #17165 @ 0x430d │ │ │ │ - @ instruction: 0xf980f7f6 │ │ │ │ - ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [r7, #-5] │ │ │ │ - @ instruction: 0xf47f2d10 │ │ │ │ - @ instruction: 0xf8d4a82a │ │ │ │ - @ instruction: 0x071520d0 │ │ │ │ - stmdage r5!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrdcs pc, [r4], r4 │ │ │ │ - biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ - andseq pc, r0, r2, lsr #3 │ │ │ │ - cmpmi r2, r2, asr #4 │ │ │ │ - @ instruction: 0xf43f4293 │ │ │ │ - blmi 0xfe5258dc │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - andsmi pc, ip, r0, asr #12 │ │ │ │ - addseq pc, r3, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf64658d1 │ │ │ │ - vsubl.s8 q11, d0, d20 │ │ │ │ - ldmdavs r3, {r1, r2, r4, r7, r9, sp} │ │ │ │ - strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ - mvnvc pc, r0, lsl #10 │ │ │ │ - ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - blx 0x16796d8 │ │ │ │ - rscvs r2, r3, r4, lsl #6 │ │ │ │ - stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svcvs 0x0020f5b2 │ │ │ │ - svcge 0x00fbf47e │ │ │ │ - @ instruction: 0xf57f05eb │ │ │ │ - @ instruction: 0x0728a9b5 │ │ │ │ - @ instruction: 0xf005d123 │ │ │ │ - ldccs 5, cr0, [r0, #-960] @ 0xfffffc40 │ │ │ │ - stccs 0, cr13, [r0, #-184]! @ 0xffffff48 │ │ │ │ - ldccs 0, cr13, [r0, #-156]! @ 0xffffff64 │ │ │ │ - svcge 0x00f4f47e │ │ │ │ - strtmi r6, [r0], -r3, ror #26 │ │ │ │ - bne 0xff315b3c │ │ │ │ - stc2l 7, cr15, [r0, #956]! @ 0x3bc │ │ │ │ - rscvs r2, r3, r5, lsl #6 │ │ │ │ - svclt 0x00eaf7fe │ │ │ │ - subsne r6, fp, r0, ror #30 │ │ │ │ - andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xff1af794 │ │ │ │ - msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf7fffa5d │ │ │ │ - @ instruction: 0xf3c5bb46 │ │ │ │ - @ instruction: 0xf0051303 │ │ │ │ - @ instruction: 0xf003051f │ │ │ │ - strvs r0, [r5, -lr, lsl #6]! │ │ │ │ - @ instruction: 0xf7fe6763 │ │ │ │ - strtmi fp, [r0], -pc, asr #31 │ │ │ │ - ldc2 7, cr15, [r4], {235} @ 0xeb │ │ │ │ - svclt 0x00caf7fe │ │ │ │ + @ instruction: 0xf8f8f7f6 │ │ │ │ + ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r3, #335544323 @ 0x14000003 │ │ │ │ + eorle r2, sl, r2, lsl #20 │ │ │ │ + @ instruction: 0xf47f2a03 │ │ │ │ + streq sl, [r9, -lr, asr #16]! │ │ │ │ + stmdage fp, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ + movwvc pc, #9216 @ 0x2400 @ │ │ │ │ + @ instruction: 0xf43f2b08 │ │ │ │ + strbeq sl, [sl, -fp, asr #16]! │ │ │ │ + stmdage r1, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + subcs pc, r0, r0, asr #7 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa83c │ │ │ │ + @ instruction: 0x01abb841 │ │ │ │ + rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ + orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0x432b4620 │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ + movwls r9, #25352 @ 0x6308 │ │ │ │ + movwls r2, #29440 @ 0x7300 │ │ │ │ + movwcs r9, #54021 @ 0xd305 │ │ │ │ + @ instruction: 0xf7f69304 │ │ │ │ + @ instruction: 0xf7fff99f │ │ │ │ + @ instruction: 0xf005b82d │ │ │ │ + ldccs 5, cr0, [r0, #-92] @ 0xffffffa4 │ │ │ │ + stmdage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ + @ instruction: 0xf57f0715 │ │ │ │ + @ instruction: 0xf8d4a81c │ │ │ │ + vaddl.u8 q9, d19, d4 │ │ │ │ + @ instruction: 0xf1a203c0 │ │ │ │ + submi r0, r2, #16 │ │ │ │ + addsmi r4, r3, #-2147483632 @ 0x80000010 │ │ │ │ + ldmdage r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + vmov.32 r4, d29[0] │ │ │ │ + @ instruction: 0xf6402f70 │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + ldrbtmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ + ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ + eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ + addscs pc, r6, #192, 4 │ │ │ │ + andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ + @ instruction: 0xf500440b │ │ │ │ + @ instruction: 0xf8d071ea │ │ │ │ + @ instruction: 0xf79501d4 │ │ │ │ + movwcs pc, #19049 @ 0x4a69 @ │ │ │ │ + @ instruction: 0xf7fe60e3 │ │ │ │ + @ instruction: 0xf5b2bffd │ │ │ │ + @ instruction: 0xf47e6f20 │ │ │ │ + strbeq sl, [fp, #4082]! @ 0xff2 │ │ │ │ + stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xd1230728 │ │ │ │ + ldrbeq pc, [r0, #5]! @ │ │ │ │ + eorle r2, lr, r0, lsl sp │ │ │ │ + eorle r2, r7, r0, lsr #26 │ │ │ │ + @ instruction: 0xf47e2d30 │ │ │ │ + stclvs 15, cr10, [r3, #-940]! @ 0xfffffc54 │ │ │ │ + stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7ef1ac9 │ │ │ │ + movwcs pc, #24063 @ 0x5dff @ │ │ │ │ + @ instruction: 0xf7fe60e3 │ │ │ │ + svcvs 0x0060bfe1 │ │ │ │ + b 0x117fa10 │ │ │ │ + @ instruction: 0xf7941000 │ │ │ │ + @ instruction: 0xf646ff2d │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ + vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ + ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ + blx 0x1cf972c │ │ │ │ + bllt 0x10b98bc │ │ │ │ + movwne pc, #13253 @ 0x33c5 @ │ │ │ │ + ldreq pc, [pc, #-5] @ 0xbb8c3 │ │ │ │ + movweq pc, #57347 @ 0xe003 @ │ │ │ │ + strbvs r6, [r3, -r5, lsr #14]! │ │ │ │ + svclt 0x00c6f7fe │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fefbdf │ │ │ │ - vmax.f32 , , │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - @ instruction: 0xf645012f │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ - blmi 0x18bb9dc │ │ │ │ - sbcsne pc, fp, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff278050 │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ - smlawteq pc, r0, r2, pc @ │ │ │ │ - eorne pc, ip, r5, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b5a │ │ │ │ - @ instruction: 0xf1ca12ef │ │ │ │ - vpmin.s8 d31, d21, d25 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf7fefc33 │ │ │ │ + strtmi fp, [r0], -r1, asr #31 │ │ │ │ + blx 0x79892 │ │ │ │ + svclt 0x00bcf7fe │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlawteq pc, r0, r2, pc @ │ │ │ │ + subne pc, r4, r5, asr #12 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b5f │ │ │ │ + @ instruction: 0xf1ca12db │ │ │ │ + vpmax.s8 , , │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ - blmi 0x15fba10 │ │ │ │ - rscne pc, r4, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfebf8084 │ │ │ │ - sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf3c56f23 │ │ │ │ - @ instruction: 0xf0051181 │ │ │ │ - blx 0xfed7cd88 │ │ │ │ - stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - stmdbcs r3, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ - stmdbcs r1, {r0, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ - ldc 0, cr13, [pc, #464] @ 0xbbb50 │ │ │ │ - strbmi r7, [r1], -r5, asr #22 │ │ │ │ - strtmi r9, [r0], -r7, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbeq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ + blmi 0x173b9d0 │ │ │ │ + rscne pc, pc, #68157440 @ 0x4100000 │ │ │ │ + blx 0xff7f8044 │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlawteq pc, r0, r2, pc @ │ │ │ │ + subne pc, r4, r5, asr #12 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b54 │ │ │ │ + @ instruction: 0xf1ca12e4 │ │ │ │ + vmull.u , d19, d3[3] │ │ │ │ + svcvs 0x002302c2 │ │ │ │ + orrne pc, r1, r5, asr #7 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + @ instruction: 0xf383fab3 │ │ │ │ + b 0x1485d54 │ │ │ │ + eorsle r1, r9, r3, asr r3 │ │ │ │ + rsble r2, sp, r3, lsl #18 │ │ │ │ + rsbsle r2, r4, r1, lsl #18 │ │ │ │ + blvc 0x11f6fd8 │ │ │ │ + andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ + andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17669 @ 0x4505 │ │ │ │ + blvc 0x2f6fac │ │ │ │ + blx 0x7f9936 │ │ │ │ + svclt 0x0070f7fe │ │ │ │ + beq 0xffad760c │ │ │ │ + orrne pc, r4, r3, asr #7 │ │ │ │ + streq pc, [r7, #-5] │ │ │ │ + @ instruction: 0xf282fab2 │ │ │ │ + biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ + stmdacs r1, {r3, r8, ip, pc} │ │ │ │ + subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ + strbmi r9, [r1], -r7, lsl #6 │ │ │ │ + andls r4, r4, #19922944 @ 0x1300000 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + andcs sp, r1, #55 @ 0x37 │ │ │ │ + andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - stc 5, cr5, [sp, #20] │ │ │ │ - @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fefafd │ │ │ │ - svcvs 0x0022bf79 │ │ │ │ - vmull.u q8, d19, d0[6] │ │ │ │ - @ instruction: 0xf0051184 │ │ │ │ - blx 0xfed3cdd0 │ │ │ │ - vsubl.u8 , d19, d2 │ │ │ │ - smlabtls r8, r2, r3, r0 │ │ │ │ - b 0x14859c4 │ │ │ │ - movwls r1, #29266 @ 0x7252 │ │ │ │ - ldrmi r4, [r3], -r1, asr #12 │ │ │ │ - stmib sp, {r2, r9, ip, pc}^ │ │ │ │ - eorsle r5, r7, r5, lsl #10 │ │ │ │ + strls r2, [r9, #-1280] @ 0xfffffb00 │ │ │ │ + blx 0x1a7997a │ │ │ │ + svclt 0x004ef7fe │ │ │ │ + strbmi r9, [r1], -r8, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ - strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ + strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ @ instruction: 0xf7ee9509 │ │ │ │ - @ instruction: 0xf7fefb47 │ │ │ │ - andls fp, r8, #348 @ 0x15c │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ - andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf7fefc23 │ │ │ │ + vrecps.f32 d27, d5, d27 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf645012f │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ + blmi 0x93bab8 │ │ │ │ + sbcvs pc, r3, #68157440 @ 0x4100000 │ │ │ │ + blx 0x1af812c │ │ │ │ + strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + strtmi r2, [r0], -r2, lsl #4 │ │ │ │ + @ instruction: 0xf8b6f7f0 │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7feaf1e │ │ │ │ + andls fp, r0, r3, lsr #30 │ │ │ │ adcspl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ - strls r9, [r9, #-1285] @ 0xfffffafb │ │ │ │ - stc2 7, cr15, [r4], {238} @ 0xee │ │ │ │ - svclt 0x0044f7fe │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ - smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r5, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b22 │ │ │ │ - @ instruction: 0xf1ca62c3 │ │ │ │ - strmi pc, [r3], -r5, asr #20 │ │ │ │ - andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0027f43e │ │ │ │ - svclt 0x002cf7fe │ │ │ │ - @ instruction: 0xf6449000 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - andls r0, r9, r5, lsl #4 │ │ │ │ - @ instruction: 0xf7ee4620 │ │ │ │ - @ instruction: 0xf7fefb11 │ │ │ │ - andls fp, r8, #33, 30 @ 0x84 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - andls r5, r0, #25165824 @ 0x1800000 │ │ │ │ - strbt r9, [r5], -r9, lsl #4 │ │ │ │ - blvc 0x3770e8 │ │ │ │ - tstls r0, r0, lsr #12 │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ - adcne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - stc 5, cr5, [sp, #20] │ │ │ │ - @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fefa89 │ │ │ │ - svclt 0x0000bf05 │ │ │ │ + strtmi r9, [r0], -r9 │ │ │ │ + blx 0xcf99e6 │ │ │ │ + svclt 0x0018f7fe │ │ │ │ + strbmi r9, [r1], -r8, lsl #4 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ + andls r9, r9, #0, 4 │ │ │ │ + ldc 6, cr14, [pc, #404] @ 0xbbbd8 │ │ │ │ + strtmi r7, [r0], -sl, lsl #22 │ │ │ │ + strbmi r9, [r1], -r0, lsl #2 │ │ │ │ + vhsub.s8 d25, d5, d7 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17669 @ 0x4505 │ │ │ │ + blvc 0x2f7094 │ │ │ │ + blx 0xfeaf9a1c │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr12, cr14, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - addeq r4, r6, r0, lsl r3 │ │ │ │ - eorseq r1, r5, ip, ror #9 │ │ │ │ + addeq r4, r6, r6, lsr r3 │ │ │ │ + eorseq r1, r5, r4, lsl #10 │ │ │ │ + ldrshteq r1, [r5], -r0 │ │ │ │ + eorseq r1, r5, r8, lsl r5 │ │ │ │ ldrsbteq r1, [r5], -r8 │ │ │ │ - eorseq r1, r5, r0, lsl #10 │ │ │ │ - eorseq r1, r5, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12cb8 │ │ │ │ + bl 0xfec12c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d8 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - @ instruction: 0xf82cf7e9 │ │ │ │ + @ instruction: 0xf840f7e9 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70d378 │ │ │ │ - @ instruction: 0xffe2f7e8 │ │ │ │ + blvs 0xff70d350 │ │ │ │ + @ instruction: 0xfff6f7e8 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x117fc74 │ │ │ │ + b 0x117fc4c │ │ │ │ @ instruction: 0xf7941000 │ │ │ │ - @ instruction: 0xf646fdfb │ │ │ │ + @ instruction: 0xf646fe0f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf93ef79c │ │ │ │ + @ instruction: 0xf952f79c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12d2c │ │ │ │ + bl 0xfec12d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ - blvs 0xff717048 │ │ │ │ + blvs 0xff717020 │ │ │ │ andls r6, r1, r3, lsl #17 │ │ │ │ @ instruction: 0xf7e81a9a │ │ │ │ - stmdals r1, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ - bl 0x198aac │ │ │ │ + bl 0x198a84 │ │ │ │ sbceq r1, r0, r0, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ @ instruction: 0xf00273cf │ │ │ │ - bl 0x17c3a4 │ │ │ │ + bl 0x17c37c │ │ │ │ addsmi r1, r1, r0, asr #32 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r0, fp, asr #16 │ │ │ │ andeq pc, r1, r1 │ │ │ │ sbcvc pc, pc, r0, lsl #10 │ │ │ │ subne lr, r3, r0, lsl #22 │ │ │ │ smlabtcs r0, r0, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmeq sl, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bl 0x17bddc │ │ │ │ + bl 0x17bdb4 │ │ │ │ @ instruction: 0xf0001342 │ │ │ │ @ instruction: 0xf5030004 │ │ │ │ - bl 0xd8b04 │ │ │ │ + bl 0xd8adc │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ cmpne ip, r1, lsl #22 │ │ │ │ @@ -175652,194 +175641,194 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b859 │ │ │ │ + @ instruction: 0xf646b86d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00c2f79b │ │ │ │ + svclt 0x00d6f79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b827 │ │ │ │ + @ instruction: 0xf646b83b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00fcf79b │ │ │ │ + ldmdalt r0, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - strlt fp, [r0, #-4049] @ 0xfffff02f │ │ │ │ + strlt fp, [r0, #-4069] @ 0xfffff01b │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, lsr #5 │ │ │ │ - blx 0xc782ba │ │ │ │ - eorseq r1, r5, r0, asr #10 │ │ │ │ + blx 0x1478292 │ │ │ │ + eorseq r1, r5, r8, asr r5 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x106890 │ │ │ │ + bl 0x106868 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13eca8 │ │ │ │ - bl 0x1784c0 │ │ │ │ + blx 0x13ec80 │ │ │ │ + bl 0x178498 │ │ │ │ andsle r0, r1, r1, asr #5 │ │ │ │ andle r2, r8, sl, lsl #22 │ │ │ │ tstle r4, r2, lsl #22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646ba41 │ │ │ │ + @ instruction: 0xf646ba55 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0x1d79b28 │ │ │ │ + blt 0xfe279b00 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - strlt fp, [r0, #-2721] @ 0xfffff55f │ │ │ │ + strlt fp, [r0, #-2741] @ 0xfffff54b │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - blx 0xffcf8334 │ │ │ │ - eorseq r1, r5, r4, asr r5 │ │ │ │ + blx 0x4f830e │ │ │ │ + eorseq r1, r5, ip, ror #10 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x106904 │ │ │ │ + bl 0x1068dc │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13ed24 │ │ │ │ - bl 0x17853c │ │ │ │ + blx 0x13ecfc │ │ │ │ + bl 0x178514 │ │ │ │ andsle r0, r0, r1, asr #5 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ @ instruction: 0xf646b9a3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00f4f79b │ │ │ │ + stmdalt r8, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b835 │ │ │ │ + @ instruction: 0xf646b849 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmdalt sl, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt lr, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12f48 │ │ │ │ + bl 0xfec12f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x17c218 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x17c1f0 │ │ │ │ sbcsmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1929000 │ │ │ │ - svclt 0x0000fab3 │ │ │ │ - eorseq r1, r5, r8, ror #10 │ │ │ │ + svclt 0x0000fad3 │ │ │ │ + eorseq r1, r5, r0, lsl #11 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x106984 │ │ │ │ + bl 0x10695c │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13eda0 │ │ │ │ - bl 0x1785b8 │ │ │ │ + blx 0x13ed78 │ │ │ │ + bl 0x178590 │ │ │ │ andle r0, r8, r1, asr #5 │ │ │ │ tstle sp, r3, lsl #22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646bad5 │ │ │ │ + @ instruction: 0xf646bae9 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0xfeb79c1c │ │ │ │ + blt 0xff079bf4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12fb4 │ │ │ │ + bl 0xfec12f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x17c284 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x17c25c │ │ │ │ rscmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1929000 │ │ │ │ - svclt 0x0000fa7d │ │ │ │ - eorseq r1, r5, r0, lsl #11 │ │ │ │ + svclt 0x0000fa9d │ │ │ │ + mlaseq r5, r8, r5, r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r8, asr #1 │ │ │ │ @ instruction: 0x460c4b19 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ @ instruction: 0xf44f9d4e │ │ │ │ smlabbcs r0, r4, r2, r7 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9347 │ │ │ │ @ instruction: 0xf1ed0300 │ │ │ │ - strls lr, [r0, #-3550] @ 0xfffff222 │ │ │ │ + strls lr, [r0, #-3586] @ 0xfffff1fe │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ stmiavs r4!, {r6, r9, sl, lr} │ │ │ │ svceq 0x0000f414 │ │ │ │ @ instruction: 0xf1a44c0e │ │ │ │ svclt 0x00080c18 │ │ │ │ strls r4, [r1], #-1636 @ 0xfffff99c │ │ │ │ - @ instruction: 0xffa8f7b9 │ │ │ │ + @ instruction: 0xffbcf7b9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r8, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xfffef1fe │ │ │ │ + @ instruction: 0xf812f1ff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r1, [r5], -r0 │ │ │ │ + eorseq r1, r5, r8, asr #11 │ │ │ │ ldrlt fp, [r0, #-482] @ 0xfffffe1e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmvs sl, {r1, r7, ip, sp, pc} │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ - @ instruction: 0xff8af793 │ │ │ │ + @ instruction: 0xff9ef793 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ - @ instruction: 0xffb6f7eb │ │ │ │ + @ instruction: 0xffd6f7eb │ │ │ │ strmi r9, [r8], -r1, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec130ac │ │ │ │ + bl 0xfec13084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf0133000 │ │ │ │ @ instruction: 0xd11a02f0 │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd01c │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ andsle r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xdc6f290f │ │ │ │ @ instruction: 0xdd712900 │ │ │ │ - blcs 0x44380c │ │ │ │ + blcs 0x4437e4 │ │ │ │ ldm pc, {r0, r1, r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [r3, #-12] │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ svcmi 0x0043430e │ │ │ │ stmdbcs pc, {r0, r1, r2, r3, r6} @ │ │ │ │ @ instruction: 0xf64fdd0b │ │ │ │ @@ -175849,33 +175838,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr5, {7} │ │ │ │ ldmle r2!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq fp, fp, r9, ror #30 │ │ │ │ - andeq fp, fp, sp, asr pc │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - strdeq fp, [fp], -pc @ │ │ │ │ - muleq fp, pc, pc @ │ │ │ │ - muleq fp, pc, pc @ │ │ │ │ - andeq fp, fp, r1, lsl #31 │ │ │ │ - andeq fp, fp, r1, lsl #31 │ │ │ │ + andeq fp, fp, r1, asr #30 │ │ │ │ + andeq fp, fp, r5, lsr pc │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + ldrdeq fp, [fp], -r7 │ │ │ │ + andeq fp, fp, r7, ror pc │ │ │ │ + andeq fp, fp, r7, ror pc │ │ │ │ + andeq fp, fp, r9, asr pc │ │ │ │ + andeq fp, fp, r9, asr pc │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ - ldc2l 0, cr15, [r8, #-176]! @ 0xffffff50 │ │ │ │ + ldc2 0, cr15, [r0, #176] @ 0xb0 │ │ │ │ ldrmi r1, [r8], -r3, asr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ @@ -175900,209 +175889,209 @@ │ │ │ │ strvc lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ stmdblt r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ stmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r9, lr} │ │ │ │ cmplt r4, #12, 18 @ 0x30000 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdavs sl, {r0, r4, r7, r9, sl, lr} │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ - mcr2 7, 6, pc, cr12, cr3, {4} @ │ │ │ │ + mcr2 7, 7, pc, cr0, cr3, {4} @ │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - cdp2 7, 15, cr15, cr8, cr11, {7} │ │ │ │ - blcs 0xd6590 │ │ │ │ + @ instruction: 0xff18f7eb │ │ │ │ + blcs 0xd6568 │ │ │ │ @ instruction: 0xf895d134 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x41609c │ │ │ │ + blcs 0x416074 │ │ │ │ @ instruction: 0xf1b8d00e │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ cmnlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x009ef7eb │ │ │ │ - bllt 0x13964c0 │ │ │ │ + svclt 0x00bef7eb │ │ │ │ + bllt 0x1396498 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andlt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r2, [r8], -r4, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r4, #-956] @ 0xfffffc44 │ │ │ │ - blcs 0xd64f8 │ │ │ │ + stc2l 7, cr15, [r4, #-956]! @ 0xfffffc44 │ │ │ │ + blcs 0xd64d0 │ │ │ │ ubfx sp, r6, #3, #5 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strb pc, [r4, r5, lsl #30] @ │ │ │ │ + bfi pc, r9, (invalid: 30:4) @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0xe7cbfeff │ │ │ │ + bfi pc, r3, (invalid: 30:11) @ │ │ │ │ vnmls.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 7, 2, pc, cr4, cr4, {4} │ │ │ │ + mcr2 7, 3, pc, cr8, cr4, {4} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strb sp, [r7, lr, lsr #1] │ │ │ │ - ldrdeq r3, [r6], lr │ │ │ │ + addeq r3, r6, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec132c8 │ │ │ │ + bl 0xfec132a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r4, lsr r2 │ │ │ │ ldrle r0, [r7, #-1435]! @ 0xfffffa65 │ │ │ │ - blcs 0x396108 │ │ │ │ + blcs 0x3960e0 │ │ │ │ ldreq sp, [r2], sl │ │ │ │ @ instruction: 0xf1a3d517 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ @ instruction: 0xf1bc0c0e │ │ │ │ svclt 0x00880f01 │ │ │ │ stmdale lr, {r0, r9, fp, sp} │ │ │ │ andvs r2, fp, sl, lsl #6 │ │ │ │ @ instruction: 0xc090f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0x4660d119 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x36b514 │ │ │ │ + blcs 0x36b4ec │ │ │ │ @ instruction: 0xf04fd0f0 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ - mulcs r1, r1, sp │ │ │ │ + @ instruction: 0x2001fdb1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7f3c000 │ │ │ │ - @ instruction: 0xe7ecfc7d │ │ │ │ - bicpl pc, r8, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xe7ecfc9d │ │ │ │ + mvnpl pc, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorseq pc, r8, fp, asr #12 │ │ │ │ + subseq pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - cdp2 1, 10, cr15, cr6, cr9, {6} │ │ │ │ + cdp2 1, 12, cr15, cr10, cr9, {6} │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - cdplt 7, 15, cr15, cr12, cr11, {7} │ │ │ │ + svclt 0x001cf7eb │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ee4610 │ │ │ │ - andcs fp, r0, pc, asr fp │ │ │ │ + andcs fp, r0, pc, ror fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ stmdblt fp, {r2, r7, ip, sp, pc} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs fp, {r1, r3, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x460cb353 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ andls r6, r3, #655360 @ 0xa0000 │ │ │ │ - stc2l 7, cr15, [r8, #588]! @ 0x24c │ │ │ │ + ldc2l 7, cr15, [ip, #588]! @ 0x24c │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr11, {7} │ │ │ │ - bllt 0x1f96758 │ │ │ │ + cdp2 7, 3, cr15, cr4, cr11, {7} │ │ │ │ + bllt 0x1f96730 │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ stmiblt pc, {r0, r1, r4, r7, r8, fp, ip, sp, pc}^ @ │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7eb4628 │ │ │ │ - ldrtmi pc, [r8], -r3, asr #29 @ │ │ │ │ + ldrtmi pc, [r8], -r3, ror #29 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x416288 │ │ │ │ + blcs 0x416260 │ │ │ │ stmdbvs r3!, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt pc, {r0, r1, r8, r9, fp, ip, sp, pc} @ │ │ │ │ strb r2, [lr, r0, lsl #14]! │ │ │ │ - stc2l 7, cr15, [r0, #588] @ 0x24c │ │ │ │ + ldc2l 7, cr15, [r4, #588] @ 0x24c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - bfi pc, r5, (invalid: 20:19) @ │ │ │ │ + @ instruction: 0xe7d3fa35 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strb pc, [r9, r7, lsr #28] @ │ │ │ │ + @ instruction: 0xe7c9fe3b │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strb pc, [fp, r1, lsr #28] @ │ │ │ │ + @ instruction: 0xe7cbfe35 │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [r6, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2 7, cr15, [sl, #592] @ 0x250 │ │ │ │ svclt 0x0000e7af │ │ │ │ - addeq r3, r6, r2, lsr #18 │ │ │ │ + addeq r3, r6, sl, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec13480 │ │ │ │ + bl 0xfec13458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ umulllt r2, r2, r6, r6 @ │ │ │ │ @ instruction: 0xf7939001 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79b4605 │ │ │ │ - pldw [r3, r1, lsl sp] │ │ │ │ - ldmdavs r1!, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r5, lsr #26] │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79b4604 │ │ │ │ - strtmi pc, [r9], -r9, lsl #26 │ │ │ │ + @ instruction: 0x4629fd1d │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7994200 │ │ │ │ - strtmi pc, [r9], -r9, lsr #19 │ │ │ │ + @ instruction: 0x4629f9bd │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7984200 │ │ │ │ - qadd8mi pc, r1, r9 @ │ │ │ │ + strtmi pc, [r1], -sp, lsr #31 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf99ef799 │ │ │ │ + @ instruction: 0xf9b2f799 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - blls 0x13be9c │ │ │ │ + blls 0x13bec4 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ andlt r2, r2, r9 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 7, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ + mcrrlt 7, 9, pc, r8, cr9 @ │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 d19, d8, #61 │ │ │ │ - blcs 0x140f08 │ │ │ │ + blcs 0x140ee0 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ addlt r4, r4, r4, lsl #12 │ │ │ │ @@ -176110,77 +176099,77 @@ │ │ │ │ addshi pc, sl, r0, asr #2 │ │ │ │ umlalscc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4245 @ 0x1095 │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0x07196813 │ │ │ │ @ instruction: 0xf793d07b │ │ │ │ - @ instruction: 0xf646fd29 │ │ │ │ + @ instruction: 0xf646fd3d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ strmi r6, [r6], -r9, asr #4 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - ldc2 7, cr15, [sl], #620 @ 0x26c │ │ │ │ - ldc2 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [lr], {155} @ 0x9b │ │ │ │ + ldc2 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf44f9b03 │ │ │ │ strmi r6, [r5], -r1, asr #4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - @ instruction: 0xf04ffcb1 │ │ │ │ + @ instruction: 0xf04ffcc5 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7994630 │ │ │ │ - @ instruction: 0xf04ff951 │ │ │ │ + @ instruction: 0xf04ff965 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strtmi pc, [r9], -r1, asr #30 │ │ │ │ + qsaxmi pc, r9, r5 @ │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf946f799 │ │ │ │ + @ instruction: 0xf95af799 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7984628 │ │ │ │ - @ instruction: 0x4620fe97 │ │ │ │ - stc2l 7, cr15, [r2], #940 @ 0x3ac │ │ │ │ + strtmi pc, [r0], -fp, lsr #29 │ │ │ │ + stc2 7, cr15, [r2, #-940] @ 0xfffffc54 │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - blx 0xff7fa206 │ │ │ │ + blx 0xffcfa1de │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r7, {r1, r2, r7, pc}^ │ │ │ │ ldmvs sl!, {r8, sl, ip, sp} │ │ │ │ - blcc 0x10d460 │ │ │ │ + blcc 0x10d438 │ │ │ │ ldrmi r2, [lr], -r3, lsl #20 │ │ │ │ - blcs 0x10b04d8 │ │ │ │ - blcs 0x8b34e8 │ │ │ │ + blcs 0x10b04b0 │ │ │ │ + blcs 0x8b34c0 │ │ │ │ ldrbeq sp, [sl, r7, lsl #26] │ │ │ │ stcvs 5, cr13, [r3, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - blx 0x11f848a │ │ │ │ + blx 0x17f8462 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - @ instruction: 0xf9aaf794 │ │ │ │ + @ instruction: 0xf9bef794 │ │ │ │ strmi r0, [r7], -fp, ror #15 │ │ │ │ andcs sp, r1, #25165824 @ 0x1800000 │ │ │ │ - blx 0x1204ff8 │ │ │ │ + blx 0x1204fd0 │ │ │ │ strcc pc, [r1, #-258] @ 0xfffffefe │ │ │ │ ldc2 7, cr15, [sl], #1020 @ 0x3fc │ │ │ │ ldrmi r1, [r8], fp, ror #24 │ │ │ │ - ble 0x144ce78 │ │ │ │ + ble 0x144ce50 │ │ │ │ strhtle r4, [r1], #-37 @ 0xffffffdb │ │ │ │ adcmi r1, fp, #29440 @ 0x7300 │ │ │ │ stcvs 1, cr13, [r3, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ andcs sp, r0, r7 │ │ │ │ - @ instruction: 0xf970f794 │ │ │ │ + @ instruction: 0xf984f794 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7eb41ac │ │ │ │ - @ instruction: 0x4620fcb9 │ │ │ │ - stc2l 7, cr15, [sl, #952] @ 0x3b8 │ │ │ │ + @ instruction: 0x4620fcd9 │ │ │ │ + stc2l 7, cr15, [sl, #952]! @ 0x3b8 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldrsheq r8, [fp], #-16 │ │ │ │ ldrmi r3, [lr], -r1, lsl #6 │ │ │ │ @@ -176194,41 +176183,41 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbeq r4, sp, r0, ror r7 │ │ │ │ fstmiaxle r0!, {d2-d16} @ Deprecated │ │ │ │ @ instruction: 0xf02c4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r5, ror #1 │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - @ instruction: 0x1c6bf951 │ │ │ │ + @ instruction: 0x1c6bf965 │ │ │ │ addsmi r4, lr, #7340032 @ 0x700000 │ │ │ │ movwcs sp, #15282 @ 0x3bb2 │ │ │ │ andcs r1, r0, #105 @ 0x69 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stclne 12, cr15, [fp], #388 @ 0x184 │ │ │ │ strcc r4, [r2, #-1688] @ 0xfffff968 │ │ │ │ ldclle 2, cr4, [r4, #716]! @ 0x2cc │ │ │ │ @ instruction: 0xf04fe7a4 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0xe7c8fabd │ │ │ │ + @ instruction: 0xe7c8fadd │ │ │ │ ldrtmi r1, [r8], -r9, rrx │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7ff4645 │ │ │ │ ldr pc, [r5, fp, asr #24] │ │ │ │ - tstpeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, ip, fp, asr #12 │ │ │ │ + rsbseq pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ adcscs r4, r9, #1024 @ 0x400 │ │ │ │ - stc2l 1, cr15, [r2], #804 @ 0x324 │ │ │ │ - ldrsbteq r1, [r5], -r4 │ │ │ │ + stc2 1, cr15, [r6, #-804] @ 0xfffffcdc │ │ │ │ + eorseq r1, r5, ip, ror #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -176246,365 +176235,365 @@ │ │ │ │ rscseq r0, lr, r9, asr r0 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ eorseq r0, r2, r4, asr r0 │ │ │ │ adcseq r0, ip, pc │ │ │ │ - @ instruction: 0xf912f791 │ │ │ │ + @ instruction: 0xf926f791 │ │ │ │ @ instruction: 0xf7914605 │ │ │ │ - strmi pc, [r6], -pc, lsl #18 │ │ │ │ + strmi pc, [r6], -r3, lsr #18 │ │ │ │ strtmi r4, [r8], -r2, lsl #13 │ │ │ │ mcr2 7, 4, pc, cr6, cr15, {7} @ │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strtmi pc, [r8], -pc, lsr #23 │ │ │ │ - blx 0xfea7a3e2 │ │ │ │ + strtmi pc, [r8], -r3, asr #23 │ │ │ │ + blx 0xfef7a3ba │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [r6, #160] @ 0xa0 │ │ │ │ + ldc2l 0, cr15, [lr, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ smlalsvs r8, r8, r4, r0 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r0], -r0, asr #1 │ │ │ │ - blx 0xfe6fa3fe │ │ │ │ + blx 0xfebfa3d6 │ │ │ │ andcs lr, r1, #188, 14 @ 0x2f00000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - blx 0xffcfa3fa │ │ │ │ + stc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - blx 0xfe17a42e │ │ │ │ + blx 0xfe67a406 │ │ │ │ movwcs r9, #2051 @ 0x803 │ │ │ │ @ instruction: 0x462a2110 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ - blx 0xffa438 │ │ │ │ + blx 0x14fa410 │ │ │ │ andcs r9, r4, #196608 @ 0x30000 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ - blx 0xff97a58a │ │ │ │ + stc2 7, cr15, [r2], {235} @ 0xeb │ │ │ │ rscsvs r2, fp, sp, lsl #6 │ │ │ │ andcs lr, r0, #40370176 @ 0x2680000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ ldr r4, [r5, r0, asr #15] │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0x46056d3b │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf793d010 │ │ │ │ - @ instruction: 0xf04ffbbf │ │ │ │ + @ instruction: 0xf04ffbd3 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7989003 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7999003 │ │ │ │ + stmdals r3, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ - stc2 7, cr15, [r6, #-688] @ 0xfffffd50 │ │ │ │ + ldc2 7, cr15, [sl, #-688] @ 0xfffffd50 │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ @ instruction: 0x46284270 │ │ │ │ - @ instruction: 0xffecf798 │ │ │ │ - blx 0xfeafa48a │ │ │ │ + @ instruction: 0xf800f799 │ │ │ │ + blx 0xfeffa462 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - blx 0xf7a4be │ │ │ │ + blx 0x147a496 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ - @ instruction: 0xffdaf798 │ │ │ │ + @ instruction: 0xffeef798 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - andcs pc, r4, #2752 @ 0xac0 │ │ │ │ + andcs pc, r4, #4032 @ 0xfc0 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ @ instruction: 0xf7eb7148 │ │ │ │ - @ instruction: 0xe751fb97 │ │ │ │ + @ instruction: 0xe751fbb7 │ │ │ │ andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xee1d4a33 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ @ instruction: 0xf8d36812 │ │ │ │ stmpl fp, {lr, pc} │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strbtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - @ instruction: 0x4638fb59 │ │ │ │ - blx 0xf7a6ac │ │ │ │ + ldrtmi pc, [r8], -sp, ror #22 @ │ │ │ │ + blx 0xf7a684 │ │ │ │ @ instruction: 0xf04fe732 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - blx 0x18fa51a │ │ │ │ + blx 0x1dfa4f2 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf7984606 │ │ │ │ - pldw [r3, pc, asr pc] │ │ │ │ - stmdavs r1!, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r3, ror pc] │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79b9003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5682 @ 0x1632 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ @ instruction: 0xf79a2303 │ │ │ │ - stmdals r3, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7eb6141 │ │ │ │ - @ instruction: 0xf06ffb4f │ │ │ │ + @ instruction: 0xf06ffb6f │ │ │ │ @ instruction: 0x46294270 │ │ │ │ @ instruction: 0xf7984628 │ │ │ │ - bmi 0x4fc514 │ │ │ │ + bmi 0x4fc53c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - andcs pc, sp, r5, lsl fp @ │ │ │ │ + andcs pc, sp, r9, lsr #22 │ │ │ │ andcs lr, r0, fp, lsr #14 │ │ │ │ - tstpeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - stc2l 1, cr15, [r0, #580] @ 0x244 │ │ │ │ - addeq r3, r6, sl, ror #9 │ │ │ │ - addeq r3, r6, lr, asr r4 │ │ │ │ - eorseq r1, r5, r4, ror #11 │ │ │ │ + stc2l 1, cr15, [r0, #580]! @ 0x244 │ │ │ │ + addeq r3, r6, r2, lsl r5 │ │ │ │ + addeq r3, r6, r6, lsl #9 │ │ │ │ + ldrshteq r1, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ @ instruction: 0xb3b8fb97 │ │ │ │ eorsle r2, r4, r1, lsl #16 │ │ │ │ eorsle r2, sp, r2, lsl #24 │ │ │ │ ldcle 12, cr2, [r5], {15} │ │ │ │ stclle 12, cr2, [r2, #-0] │ │ │ │ - blcs 0x444118 │ │ │ │ + blcs 0x4440f0 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq r6, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ rscseq r0, sp, r0, lsl r1 │ │ │ │ rsbeq r0, r9, pc, asr #1 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd14a429c │ │ │ │ - blx 0xffafa608 │ │ │ │ + blx 0xffffa5e0 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - blx 0x1f7a63c │ │ │ │ + blx 0xfe47a614 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff1af798 │ │ │ │ + @ instruction: 0xff2ef798 │ │ │ │ movwcs r9, #6402 @ 0x1902 │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ ldrdcs r4, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf793d0d2 │ │ │ │ - blmi 0xfeafb304 │ │ │ │ + blmi 0xfeafb32c │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - blx 0x1efa690 │ │ │ │ + blx 0xfe3fa668 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcr2 7, 7, pc, cr2, cr8, {4} @ │ │ │ │ + mrc2 7, 7, pc, cr6, cr8, {4} │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - tstpeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - ldc2 1, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ - blx 0xfe57a6b4 │ │ │ │ + ldc2l 1, cr15, [r4, #-580] @ 0xfffffdbc │ │ │ │ + blx 0xfea7a68c │ │ │ │ @ instruction: 0xf7934606 │ │ │ │ - blmi 0xfe5fb2ac │ │ │ │ + blmi 0xfe5fb2d4 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmiapl fp!, {r7, r9, sl, lr}^ │ │ │ │ stmdavs r8, {r0, r1, r2, r5, fp, sp, lr} │ │ │ │ ldrtmi r1, [fp], #-2458 @ 0xfffff666 │ │ │ │ - blx 0x13fa6e8 │ │ │ │ + blx 0x18fa6c0 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mrc2 7, 5, pc, cr6, cr8, {4} │ │ │ │ - blx 0x1d7a6f4 │ │ │ │ + mcr2 7, 6, pc, cr10, cr8, {4} @ │ │ │ │ + blx 0xfe27a6cc │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x2fa720 │ │ │ │ + blx 0x7fa6f8 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7984640 │ │ │ │ - andscs pc, ip, #2704 @ 0xa90 │ │ │ │ + andscs pc, ip, #3024 @ 0xbd0 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2 7, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ + ldc2 7, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - movwcs pc, #7157 @ 0x1bf5 @ │ │ │ │ + movwcs pc, #7177 @ 0x1c09 @ │ │ │ │ ldrtmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ andeq pc, r8, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mrc2 7, 4, pc, cr4, cr8, {4} │ │ │ │ + mcr2 7, 5, pc, cr8, cr8, {4} @ │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ ldrtmi r6, [r8], -r1, asr #2 │ │ │ │ - blx 0x167a8a0 │ │ │ │ - blx 0x137a744 │ │ │ │ + blx 0x1e7a878 │ │ │ │ + blx 0x187a71c │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ mulls r2, r4, r2 │ │ │ │ - @ instruction: 0xf9e0f79b │ │ │ │ + @ instruction: 0xf9f4f79b │ │ │ │ stmdals r2, {r0, r1, r2, r3, r5, r6, r9, fp, lr} │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ andcs r5, r0, #11206656 @ 0xab0000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - blx 0x77a778 │ │ │ │ + blx 0xc7a750 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ smmlsr sl, fp, r8, pc @ │ │ │ │ - @ instruction: 0xff26f790 │ │ │ │ + @ instruction: 0xff3af790 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ pldw [r3, pc @ ] │ │ │ │ - @ instruction: 0xf646fa27 │ │ │ │ + @ instruction: 0xf646fa3b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46042396 │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b8f79b │ │ │ │ + @ instruction: 0xf9ccf79b │ │ │ │ strtmi r9, [r2], -r2, lsl #18 │ │ │ │ ldrbmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xf79047d8 │ │ │ │ - andls pc, r3, pc, lsl #30 │ │ │ │ - @ instruction: 0xf9b8f798 │ │ │ │ + andls pc, r3, r3, lsr #30 │ │ │ │ + @ instruction: 0xf9ccf798 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - smlatbcs r1, pc, r9, pc @ │ │ │ │ + smlabtcs r1, r3, r9, pc @ │ │ │ │ @ instruction: 0xf0284650 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cad139 │ │ │ │ - blls 0x17c9b0 │ │ │ │ + blls 0x17c988 │ │ │ │ sbcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf7984618 │ │ │ │ - strb pc, [sp, r1, lsr #19] @ │ │ │ │ - @ instruction: 0xf9fef793 │ │ │ │ + @ instruction: 0xe7cdf9b5 │ │ │ │ + blx 0x57a7b4 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ ldmdavs r9, {r2, r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf990f79b │ │ │ │ + @ instruction: 0xf9a4f79b │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8c6f79a │ │ │ │ + @ instruction: 0xf8daf79a │ │ │ │ movwcs lr, #1812 @ 0x714 │ │ │ │ ldrmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ @ instruction: 0xf793e713 │ │ │ │ - blmi 0x113b158 │ │ │ │ + blmi 0x113b180 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf9a2f794 │ │ │ │ + @ instruction: 0xf9b6f794 │ │ │ │ @ instruction: 0xf793e6f6 │ │ │ │ - strmi pc, [r0], sp, asr #19 │ │ │ │ - @ instruction: 0xf9caf793 │ │ │ │ + strmi pc, [r0], r1, ror #19 │ │ │ │ + @ instruction: 0xf9def793 │ │ │ │ @ instruction: 0xf7934607 │ │ │ │ - blmi 0xdbb11c │ │ │ │ + blmi 0xdbb144 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r6], -ip, asr #12 │ │ │ │ @ instruction: 0xf8d958ea │ │ │ │ strmi r3, [r1], r0 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - strbmi pc, [r9], -r5, lsl #19 @ │ │ │ │ + @ instruction: 0x4649f999 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7984640 │ │ │ │ - pldw [r3, pc, ror #27] │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r3, lsl #28] │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf79b6241 │ │ │ │ - strbmi pc, [r1], -r1, asr #18 @ │ │ │ │ + @ instruction: 0x4641f955 │ │ │ │ andcs r4, r8, #56, 12 @ 0x3800000 │ │ │ │ - stc2l 7, cr15, [r2, #608]! @ 0x260 │ │ │ │ + ldc2l 7, cr15, [r6, #608]! @ 0x260 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf798221c │ │ │ │ - ldrtmi pc, [sl], -r1, asr #24 @ │ │ │ │ + @ instruction: 0x463afc55 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xc7a8c2 │ │ │ │ + blx 0x117a89a │ │ │ │ stmdbls r2, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf79347d8 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79b4606 │ │ │ │ - andcs pc, r0, r5, lsr #18 │ │ │ │ - mcr2 7, 2, pc, cr2, cr3, {4} @ │ │ │ │ + andcs pc, r0, r9, lsr r9 @ │ │ │ │ + mrc2 7, 2, pc, cr6, cr3, {4} │ │ │ │ @ instruction: 0x4603463a │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf79a9004 │ │ │ │ - bmi 0x4baee0 │ │ │ │ + bmi 0x4baf08 │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ stmiapl fp!, {r1, r4, fp, sp, lr} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64d440b │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ andls r0, r0, #1073741861 @ 0x40000025 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf954f794 │ │ │ │ + @ instruction: 0xf968f794 │ │ │ │ svclt 0x0000e763 │ │ │ │ - addeq r3, r6, r0, asr r3 │ │ │ │ - ldrshteq r1, [r5], -ip │ │ │ │ - strdeq r3, [r6], r8 │ │ │ │ - addeq r3, r6, r4, ror #4 │ │ │ │ - addeq r3, r6, r4, lsr #3 │ │ │ │ - addeq r3, r6, r8, ror #2 │ │ │ │ - ldrdeq r3, [r6], lr │ │ │ │ + addeq r3, r6, r8, ror r3 │ │ │ │ + eorseq r1, r5, r4, lsl r6 │ │ │ │ + addeq r3, r6, r0, lsr #6 │ │ │ │ + addeq r3, r6, ip, lsl #5 │ │ │ │ + addeq r3, r6, ip, asr #3 │ │ │ │ + umulleq r3, r6, r0, r1 │ │ │ │ + addeq r3, r6, r6, lsl #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf001b08c │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2468 @ 0x9a4 │ │ │ │ @@ -176679,119 +176668,119 @@ │ │ │ │ ldrtmi r2, [r0], -sl, lsl #4 │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ svcge 0x007ff57f │ │ │ │ @ instruction: 0xf7ffa904 │ │ │ │ @ instruction: 0xe77bfa57 │ │ │ │ ldrsbpl pc, [r0], #128 @ 0x80 @ │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - movwvc pc, #1103 @ 0x44f @ │ │ │ │ - movwmi pc, #704 @ 0x2c0 @ │ │ │ │ - bicne pc, r0, r4, asr #7 │ │ │ │ - ldrsbeq pc, [r4], #128 @ 0x80 @ │ │ │ │ - smlatbls r6, fp, r3, r4 │ │ │ │ + vst2.8 {d25-d28}, [pc], r4 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + vsubw.u8 q10, q2, d0 │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + @ instruction: 0xf8d04203 │ │ │ │ + @ instruction: 0x43ab00d4 │ │ │ │ + andls r9, r5, #-2147483647 @ 0x80000001 │ │ │ │ stmdbcs r0, {r2, r7, r8, ip, lr, pc} │ │ │ │ mvnshi pc, r0 │ │ │ │ strble r0, [fp, #-1665] @ 0xfffff97f │ │ │ │ umlalscc pc, r9, r6, r8 @ │ │ │ │ - blcs 0xce50c │ │ │ │ + blcs 0xce4e4 │ │ │ │ mvnshi pc, r0 │ │ │ │ tstcs r1, r3, lsr sp │ │ │ │ rsbsne pc, ip, r6, lsl #17 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf0006f7f │ │ │ │ andls r8, r3, #1073741885 @ 0x4000003d │ │ │ │ - @ instruction: 0xf892f793 │ │ │ │ + @ instruction: 0xf8a6f793 │ │ │ │ strmi r9, [r4], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8bef7eb │ │ │ │ + @ instruction: 0xf8def7eb │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bls 0x1cdce0 │ │ │ │ + bls 0x1cdcb8 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vand q12, q15, q1 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ strls r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf85af794 │ │ │ │ + @ instruction: 0xf86ef794 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ - movwcs pc, #18829 @ 0x498d @ │ │ │ │ + movwcs pc, #18861 @ 0x49ad @ │ │ │ │ strd r6, [r2], #3 @ │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #-2147483631 @ 0x80000011 │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r4, {r2, r8, r9, ip} │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - blx 0x47acd2 │ │ │ │ + tstcs r3, r3, lsl #4 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + tstmi r3, #4, 18 @ 0x10000 │ │ │ │ + subeq pc, r6, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r4, #335544320 @ 0x14000000 │ │ │ │ + blx 0x47acaa │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ sbc sl, lr, r1, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff9a8a10 │ │ │ │ + beq 0xff9a89e8 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #268435470 @ 0x1000000e │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r4, {r2, r8, r9, ip} │ │ │ │ - movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0xff9fad24 │ │ │ │ + @ instruction: 0xf0032102 │ │ │ │ + tstls r6, lr, lsl r3 │ │ │ │ + stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ + rsclt r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ + andls r9, r4, #335544320 @ 0x14000000 │ │ │ │ + blx 0xff9facfc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adc sl, r4, r3, lsr #30 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi r0, [sp], -r1, lsr #24 │ │ │ │ + vmull.u8 q8, d4, d17 │ │ │ │ + strmi r3, [sp], -r3, lsl #6 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - movwls r2, #27407 @ 0x6b0f │ │ │ │ - tstls r5, r4, lsl #4 │ │ │ │ + andls r2, r4, #15360 @ 0x3c00 │ │ │ │ + tstls r5, r6, lsl #6 │ │ │ │ adcshi pc, r0, r0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf64b80ed │ │ │ │ - vmov.i32 q11, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7ff020b │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ eormi r4, r2, r3, lsr #32 │ │ │ │ svclt 0x0000e720 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - strdeq r2, [r6], r2 @ │ │ │ │ + addeq r2, r6, sl, lsl pc │ │ │ │ vmull.u8 q8, d4, d21 │ │ │ │ @ instruction: 0xf00553c0 │ │ │ │ ldrmi r0, [pc], -pc │ │ │ │ @ instruction: 0xf8d69307 │ │ │ │ pkhtbmi r3, r0, r4, asr #1 │ │ │ │ rsbseq pc, pc, #4 │ │ │ │ @ instruction: 0xf1a09004 │ │ │ │ stcleq 0, cr0, [r1], #60 @ 0x3c │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1c7cff8 │ │ │ │ - @ instruction: 0x46921353 │ │ │ │ - @ instruction: 0xf0030940 │ │ │ │ - @ instruction: 0xf0010301 │ │ │ │ - andls r0, r6, #8, 2 │ │ │ │ + b 0x1c7cfd0 │ │ │ │ + @ instruction: 0xf0011353 │ │ │ │ + stmdbeq r0, {r3, r8}^ │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + andls r4, r6, #153092096 @ 0x9200000 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstmi r1, #135266304 @ 0x8100000 │ │ │ │ @ instruction: 0xf04f4303 │ │ │ │ tstls r5, r1, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r5, r8, #64, 4 │ │ │ │ mrshi pc, (UNDEF: 9) @ │ │ │ │ @@ -176800,91 +176789,91 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, sl, #48, 6 @ 0xc0000000 │ │ │ │ mcrge 4, 7, pc, cr13, cr15, {3} @ │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d6461d │ │ │ │ - ldc 0, cr3, [pc, #848] @ 0xbd154 │ │ │ │ + ldc 0, cr3, [pc, #848] @ 0xbd12c │ │ │ │ @ instruction: 0x97077b96 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ - andshi pc, r0, sp, asr #17 │ │ │ │ + smlabthi r4, sp, r9, lr │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bne 0x23754c │ │ │ │ + andsge pc, r8, sp, asr #17 │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ - blvc 0x2f8454 │ │ │ │ + blvc 0x2f842c │ │ │ │ rscshi pc, r3, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47f429d │ │ │ │ @ instruction: 0xf44faed6 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x461d0330 │ │ │ │ ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ strls r9, [r7, -r9, lsl #4] │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ @ instruction: 0xf8cd0301 │ │ │ │ - b 0x171ce9c │ │ │ │ + b 0x171ce74 │ │ │ │ stmib sp, {r0, r1, r9}^ │ │ │ │ @ instruction: 0xf47f1a05 │ │ │ │ @ instruction: 0xf64baeb5 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ - blge 0x1bd69c │ │ │ │ + vrshr.s64 d23, d9, #64 │ │ │ │ + blge 0x1bd674 │ │ │ │ ldc2l 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ andcs sl, r1, fp, lsr #29 │ │ │ │ vmlsl.u q15, d4, d2[1] │ │ │ │ ldrmi r4, [r5], -r3, lsl #6 │ │ │ │ stmdbeq pc, {r0, r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ rsbseq pc, pc, #4 │ │ │ │ - blx 0xfef00214 │ │ │ │ - b 0x14bb4b8 │ │ │ │ - @ instruction: 0xf0010a82 │ │ │ │ - vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x14897a8 │ │ │ │ + blx 0xfef001ec │ │ │ │ + @ instruction: 0xf001f989 │ │ │ │ + b 0x147d290 │ │ │ │ + vmlsl.u8 q8, d20, d2 │ │ │ │ + b 0x1489780 │ │ │ │ tstmi r1, #1458176 @ 0x164000 │ │ │ │ vqshlu.s64 d20, d8, #4 │ │ │ │ strb r5, [r7, r0, asr #15] │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbcs r1, {r1, r2, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr15, {3} │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ - rsbne pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + eorsne pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ stmdacs r0, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr5, cr15, {1} @ │ │ │ │ - @ instruction: 0xf004e7d1 │ │ │ │ - ldc 3, cr0, [pc, #508] @ 0xbd0d8 │ │ │ │ - @ instruction: 0xf3c47b60 │ │ │ │ - stcleq 2, cr4, [r1], #12 │ │ │ │ - movwls r0, #24731 @ 0x609b │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + stcleq 7, cr14, [r1], #836 @ 0x344 │ │ │ │ + movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - stc 0, cr5, [sp, #768] @ 0x300 │ │ │ │ - b 0x1c9bb1c │ │ │ │ - andls r1, r7, r3, asr r3 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bcs 0x48e7c8 │ │ │ │ - @ instruction: 0xf043bf08 │ │ │ │ - vsubw.u8 q8, q2, d1 │ │ │ │ - tstmi r1, #536870916 @ 0x20000004 │ │ │ │ - blcs 0xe132c │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf8d64319 │ │ │ │ + ldc 0, cr3, [pc, #848] @ 0xbd214 │ │ │ │ + @ instruction: 0x46307b5c │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + b 0x1c7d8cc │ │ │ │ + tstls r5, r3, asr r3 │ │ │ │ + @ instruction: 0xf0030092 │ │ │ │ + andls r0, r6, #67108864 @ 0x4000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svclt 0x00082a0f │ │ │ │ + movweq pc, #4163 @ 0x1043 @ │ │ │ │ + stc 2, cr9, [sp, #16] │ │ │ │ + blcs 0xdbb10 │ │ │ │ mcrge 4, 3, pc, cr1, cr15, {3} @ │ │ │ │ - sbcvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + addsvc pc, r9, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ @ instruction: 0xf7ffab04 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r6], -r5, lsr #3 │ │ │ │ - rsbne pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + eorsne pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ orrsle r2, ip, r0, lsl #16 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ @@ -176897,16 +176886,16 @@ │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ mcrge 4, 1, pc, cr15, cr15, {3} @ │ │ │ │ andeq pc, pc, #5 │ │ │ │ @ instruction: 0xf1a2461d │ │ │ │ @ instruction: 0xf004090f │ │ │ │ stcleq 3, cr0, [r1], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf989fab9 │ │ │ │ - beq 0xfe1b78c4 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + beq 0xfe1b78a0 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46904319 │ │ │ │ strbpl pc, [r0, r4, asr #7] @ │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -176923,15061 +176912,15057 @@ │ │ │ │ @ instruction: 0xe752ad9c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ @ instruction: 0xf86ef7ff │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ mcrge 4, 0, pc, cr5, cr15, {1} @ │ │ │ │ - blge 0x1f6d04 │ │ │ │ + blge 0x1f6cdc │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1f7affc │ │ │ │ + blx 0x1f7afd4 │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0039f47f │ │ │ │ - blge 0x1f6bac │ │ │ │ + blge 0x1f6b84 │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1bfb018 │ │ │ │ + blx 0x1bfaff0 │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x002bf47f │ │ │ │ ldcvs 6, cr14, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf43f0f0e │ │ │ │ ldrtmi sl, [r0], -r9, lsl #28 │ │ │ │ ldc2 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ vaba.s8 d30, d14, d15 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strls r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf7936808 │ │ │ │ - strt pc, [sp], -r9, lsl #29 │ │ │ │ - @ instruction: 0xffbcf7ed │ │ │ │ + @ instruction: 0xe62dfe9d │ │ │ │ + @ instruction: 0xffdcf7ed │ │ │ │ @ instruction: 0xf1fde713 │ │ │ │ - svclt 0x0000fefd │ │ │ │ + svclt 0x0000ff11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1426c │ │ │ │ + bl 0xfec14244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7924604 │ │ │ │ - @ instruction: 0xf646fef1 │ │ │ │ + @ instruction: 0xf646ff05 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ eoreq r2, r2, #1476395010 @ 0x58000002 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ ldmdavs r9, {r0, ip, pc} │ │ │ │ - mrc2 7, 7, pc, cr10, cr7, {4} │ │ │ │ + @ instruction: 0xff0ef797 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec142ac │ │ │ │ + bl 0xfec14284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed0f8 │ │ │ │ + bl 0x3ed0d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c58e0 │ │ │ │ + bl 0x3c58b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr4, cr3, {4} │ │ │ │ + mcr2 7, 5, pc, cr8, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00862ab8 │ │ │ │ + addeq r2, r6, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14304 │ │ │ │ + bl 0xfec142dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed150 │ │ │ │ + bl 0x3ed128 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 100), fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5938 │ │ │ │ + bl 0x3c5910 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr8, cr3, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror #20 │ │ │ │ + addeq r2, r6, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1435c │ │ │ │ + bl 0xfec14334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed1a8 │ │ │ │ + bl 0x3ed180 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_usr, fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5990 │ │ │ │ + bl 0x3c5968 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr12, cr3, {4} │ │ │ │ + mrc2 7, 2, pc, cr0, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl #20 │ │ │ │ + addeq r2, r6, r0, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec143b4 │ │ │ │ + bl 0xfec1438c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed200 │ │ │ │ + bl 0x3ed1d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a4f64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c59e8 │ │ │ │ + bl 0x3c59c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr0, cr3, {4} │ │ │ │ + mcr2 7, 1, pc, cr4, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008629b0 │ │ │ │ + ldrdeq r2, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1440c │ │ │ │ + bl 0xfec143e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed258 │ │ │ │ + bl 0x3ed230 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a40 │ │ │ │ + bl 0x3c5a18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #588]! @ 0x24c │ │ │ │ + ldc2l 7, cr15, [r8, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr r9 │ │ │ │ + addeq r2, r6, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14464 │ │ │ │ + bl 0xfec1443c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed2b0 │ │ │ │ + bl 0x3ed288 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a98 │ │ │ │ + bl 0x3c5a70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #588]! @ 0x24c │ │ │ │ + stc2l 7, cr15, [ip, #588] @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl #18 │ │ │ │ + addeq r2, r6, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec144bc │ │ │ │ + bl 0xfec14494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed308 │ │ │ │ + bl 0x3ed2e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5af0 │ │ │ │ + bl 0x3c5ac8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #588] @ 0x24c │ │ │ │ + stc2 7, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr #17 │ │ │ │ + ldrdeq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14514 │ │ │ │ + bl 0xfec144ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed360 │ │ │ │ + bl 0x3ed338 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b8f245 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b48 │ │ │ │ + bl 0x3c5b20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2l 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr r8 │ │ │ │ + addeq r2, r6, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1456c │ │ │ │ + bl 0xfec14544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed3b8 │ │ │ │ + bl 0x3ed390 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ba0 │ │ │ │ + bl 0x3c5b78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r6], r8 │ │ │ │ + addeq r2, r6, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec145c4 │ │ │ │ + bl 0xfec1459c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed410 │ │ │ │ + bl 0x3ed3e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5bf8 │ │ │ │ + bl 0x3c5bd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr #15 │ │ │ │ + addeq r2, r6, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1461c │ │ │ │ + bl 0xfec145f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed468 │ │ │ │ + bl 0x3ed440 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c50 │ │ │ │ + bl 0x3c5c28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], {147} @ 0x93 │ │ │ │ + ldc2l 7, cr15, [r0], #588 @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr #14 │ │ │ │ + addeq r2, r6, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14674 │ │ │ │ + bl 0xfec1464c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed4c0 │ │ │ │ + bl 0x3ed498 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ca8 │ │ │ │ + bl 0x3c5c80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #588 @ 0x24c │ │ │ │ + stc2l 7, cr15, [r4], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r6], r0 │ │ │ │ + addeq r2, r6, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec146cc │ │ │ │ + bl 0xfec146a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed518 │ │ │ │ + bl 0x3ed4f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d00 │ │ │ │ + bl 0x3c5cd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ + ldc2 7, cr15, [r8], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r6, r8, r6 │ │ │ │ + addeq r2, r6, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14724 │ │ │ │ + bl 0xfec146fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed570 │ │ │ │ + bl 0x3ed548 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d58 │ │ │ │ + bl 0x3c5d30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r8, cr3 @ │ │ │ │ + stc2l 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr #12 │ │ │ │ + addeq r2, r6, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1477c │ │ │ │ + bl 0xfec14754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed5c8 │ │ │ │ + bl 0x3ed5a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5db0 │ │ │ │ + bl 0x3c5d88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ + mcrr2 7, 9, pc, r0, cr3 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror #11 │ │ │ │ + addeq r2, r6, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec147d4 │ │ │ │ + bl 0xfec147ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed620 │ │ │ │ + bl 0x3ed5f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e08 │ │ │ │ + bl 0x3c5de0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ + ldc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r6, r0, r5 │ │ │ │ + @ instruction: 0x008625b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1482c │ │ │ │ + bl 0xfec14804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed678 │ │ │ │ + bl 0x3ed650 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e60 │ │ │ │ + bl 0x3c5e38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5fb4b6 │ │ │ │ + blx 0xffafb48e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr r5 │ │ │ │ + addeq r2, r6, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14884 │ │ │ │ + bl 0xfec1485c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed6d0 │ │ │ │ + bl 0x3ed6a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5eb8 │ │ │ │ + bl 0x3c5e90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeafb50e │ │ │ │ + blx 0xfeffb4e6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror #9 │ │ │ │ + addeq r2, r6, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec148dc │ │ │ │ + bl 0xfec148b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed728 │ │ │ │ + bl 0x3ed700 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f10 │ │ │ │ + bl 0x3c5ee8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ffb566 │ │ │ │ + blx 0xfe4fb53e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl #9 │ │ │ │ + @ instruction: 0x008624b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14934 │ │ │ │ + bl 0xfec1490c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed780 │ │ │ │ + bl 0x3ed758 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f68 │ │ │ │ + bl 0x3c5f40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14fb5be │ │ │ │ + blx 0x19fb596 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr r4 │ │ │ │ + addeq r2, r6, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1498c │ │ │ │ + bl 0xfec14964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed7d8 │ │ │ │ + bl 0x3ed7b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5fc0 │ │ │ │ + bl 0x3c5f98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9fb616 │ │ │ │ + blx 0xefb5ee │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r6], r8 │ │ │ │ + addeq r2, r6, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec149e4 │ │ │ │ + bl 0xfec149bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed830 │ │ │ │ + bl 0x3ed808 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6018 │ │ │ │ + bl 0x3c5ff0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffefb66c │ │ │ │ + blx 0x3fb646 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl #7 │ │ │ │ + addeq r2, r6, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a3c │ │ │ │ + bl 0xfec14a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed888 │ │ │ │ + bl 0x3ed860 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6070 │ │ │ │ + bl 0x3c6048 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3fb6c4 │ │ │ │ + blx 0xff8fb69c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr #6 │ │ │ │ + addeq r2, r6, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a94 │ │ │ │ + bl 0xfec14a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed8e0 │ │ │ │ + bl 0x3ed8b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c60c8 │ │ │ │ + bl 0x3c60a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8fb71c │ │ │ │ + blx 0xfedfb6f4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r6], r0 │ │ │ │ + strdeq r2, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14aec │ │ │ │ + bl 0xfec14ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed938 │ │ │ │ + bl 0x3ed910 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6120 │ │ │ │ + bl 0x3c60f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1dfb774 │ │ │ │ + blx 0xfe2fb74c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror r2 │ │ │ │ + addeq r2, r6, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b44 │ │ │ │ + bl 0xfec14b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed990 │ │ │ │ + bl 0x3ed968 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6178 │ │ │ │ + bl 0x3c6150 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12fb7cc │ │ │ │ + blx 0x17fb7a4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr #4 │ │ │ │ + addeq r2, r6, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b9c │ │ │ │ + bl 0xfec14b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed9e8 │ │ │ │ + bl 0x3ed9c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c61d0 │ │ │ │ + bl 0x3c61a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7fb824 │ │ │ │ + blx 0xcfb7fc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr #3 │ │ │ │ + strdeq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14bf4 │ │ │ │ + bl 0xfec14bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda40 │ │ │ │ + bl 0x3eda18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6228 │ │ │ │ + bl 0x3c6200 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f0f793 │ │ │ │ + blx 0x1fb854 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror r1 │ │ │ │ + umulleq r2, r6, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c4c │ │ │ │ + bl 0xfec14c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda98 │ │ │ │ + bl 0x3eda70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6280 │ │ │ │ + bl 0x3c6258 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c4f793 │ │ │ │ + @ instruction: 0xf9d8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl r1 │ │ │ │ + addeq r2, r6, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14ca4 │ │ │ │ + bl 0xfec14c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edaf0 │ │ │ │ + bl 0x3edac8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c62d8 │ │ │ │ + bl 0x3c62b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf998f793 │ │ │ │ + @ instruction: 0xf9acf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr #1 │ │ │ │ + addeq r2, r6, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14cfc │ │ │ │ + bl 0xfec14cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb48 │ │ │ │ + bl 0x3edb20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6330 │ │ │ │ + bl 0x3c6308 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf96cf793 │ │ │ │ + @ instruction: 0xf980f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, rrx │ │ │ │ + umulleq r2, r6, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d54 │ │ │ │ + bl 0xfec14d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edba0 │ │ │ │ + bl 0x3edb78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6388 │ │ │ │ + bl 0x3c6360 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf940f793 │ │ │ │ + @ instruction: 0xf954f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl r0 │ │ │ │ + addeq r2, r6, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14dac │ │ │ │ + bl 0xfec14d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edbf8 │ │ │ │ + bl 0x3edbd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c63e0 │ │ │ │ + bl 0x3c63b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf914f793 │ │ │ │ + @ instruction: 0xf928f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00861fb8 │ │ │ │ + addeq r1, r6, r0, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e04 │ │ │ │ + bl 0xfec14ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc50 │ │ │ │ + bl 0x3edc28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6438 │ │ │ │ + bl 0x3c6410 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e8f793 │ │ │ │ + @ instruction: 0xf8fcf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #30 │ │ │ │ + addeq r1, r6, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e5c │ │ │ │ + bl 0xfec14e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edca8 │ │ │ │ + bl 0x3edc80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6490 │ │ │ │ + bl 0x3c6468 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8bcf793 │ │ │ │ + @ instruction: 0xf8d0f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #30 │ │ │ │ + addeq r1, r6, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14eb4 │ │ │ │ + bl 0xfec14e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd00 │ │ │ │ + bl 0x3edcd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c64e8 │ │ │ │ + bl 0x3c64c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf890f793 │ │ │ │ + @ instruction: 0xf8a4f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00861eb0 │ │ │ │ + ldrdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f0c │ │ │ │ + bl 0xfec14ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd58 │ │ │ │ + bl 0x3edd30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6540 │ │ │ │ + bl 0x3c6518 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf864f793 │ │ │ │ + @ instruction: 0xf878f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr lr │ │ │ │ + addeq r1, r6, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f64 │ │ │ │ + bl 0xfec14f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eddb0 │ │ │ │ + bl 0x3edd88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6598 │ │ │ │ + bl 0x3c6570 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf838f793 │ │ │ │ + @ instruction: 0xf84cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #28 │ │ │ │ + addeq r1, r6, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14fbc │ │ │ │ + bl 0xfec14f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede08 │ │ │ │ + bl 0x3edde0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c65f0 │ │ │ │ + bl 0x3c65c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf80cf793 │ │ │ │ + @ instruction: 0xf820f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #27 │ │ │ │ + ldrdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15014 │ │ │ │ + bl 0xfec14fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede60 │ │ │ │ + bl 0x3ede38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6648 │ │ │ │ + bl 0x3c6620 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe0f792 │ │ │ │ + @ instruction: 0xfff4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr sp │ │ │ │ + addeq r1, r6, r8, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1506c │ │ │ │ + bl 0xfec15044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edeb8 │ │ │ │ + bl 0x3ede90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66a0 │ │ │ │ + bl 0x3c6678 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb4f792 │ │ │ │ + @ instruction: 0xffc8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec150c4 │ │ │ │ + bl 0xfec1509c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf10 │ │ │ │ + bl 0x3edee8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_fiq, r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66f8 │ │ │ │ + bl 0x3c66d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff88f792 │ │ │ │ + @ instruction: 0xff9cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #25 │ │ │ │ + addeq r1, r6, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1511c │ │ │ │ + bl 0xfec150f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf68 │ │ │ │ + bl 0x3edf40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6750 │ │ │ │ + bl 0x3c6728 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff5cf792 │ │ │ │ + @ instruction: 0xff70f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #24 │ │ │ │ + addeq r1, r6, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15174 │ │ │ │ + bl 0xfec1514c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edfc0 │ │ │ │ + bl 0x3edf98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c67a8 │ │ │ │ + bl 0x3c6780 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff30f792 │ │ │ │ + @ instruction: 0xff44f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec151cc │ │ │ │ + bl 0xfec151a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee018 │ │ │ │ + bl 0x3edff0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6800 │ │ │ │ + bl 0x3c67d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff04f792 │ │ │ │ + @ instruction: 0xff18f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r8, fp │ │ │ │ + addeq r1, r6, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15224 │ │ │ │ + bl 0xfec151fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee070 │ │ │ │ + bl 0x3ee048 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6858 │ │ │ │ + bl 0x3c6830 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr8, cr2, {4} │ │ │ │ + mcr2 7, 7, pc, cr12, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #22 │ │ │ │ + addeq r1, r6, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1527c │ │ │ │ + bl 0xfec15254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee0c8 │ │ │ │ + bl 0x3ee0a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c68b0 │ │ │ │ + bl 0x3c6888 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr12, cr2, {4} @ │ │ │ │ + mcr2 7, 6, pc, cr0, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #21 │ │ │ │ + addeq r1, r6, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec152d4 │ │ │ │ + bl 0xfec152ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee120 │ │ │ │ + bl 0x3ee0f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6908 │ │ │ │ + bl 0x3c68e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr0, cr2, {4} @ │ │ │ │ + mrc2 7, 4, pc, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r0, sl │ │ │ │ + @ instruction: 0x00861ab8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1532c │ │ │ │ + bl 0xfec15304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee178 │ │ │ │ + bl 0x3ee150 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6960 │ │ │ │ + bl 0x3c6938 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr4, cr2, {4} │ │ │ │ + mcr2 7, 3, pc, cr8, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr sl │ │ │ │ + addeq r1, r6, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15384 │ │ │ │ + bl 0xfec1535c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee1d0 │ │ │ │ + bl 0x3ee1a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c69b8 │ │ │ │ + bl 0x3c6990 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr8, cr2, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #19 │ │ │ │ + addeq r1, r6, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec153dc │ │ │ │ + bl 0xfec153b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee228 │ │ │ │ + bl 0x3ee200 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a10 │ │ │ │ + bl 0x3c69e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #584]! @ 0x248 │ │ │ │ + mrc2 7, 0, pc, cr0, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #19 │ │ │ │ + @ instruction: 0x008619b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15434 │ │ │ │ + bl 0xfec1540c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee280 │ │ │ │ + bl 0x3ee258 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a68 │ │ │ │ + bl 0x3c6a40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #584] @ 0x248 │ │ │ │ + stc2l 7, cr15, [r4, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr r9 │ │ │ │ + addeq r1, r6, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1548c │ │ │ │ + bl 0xfec15464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee2d8 │ │ │ │ + bl 0x3ee2b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ac0 │ │ │ │ + bl 0x3c6a98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #584]! @ 0x248 │ │ │ │ + ldc2 7, cr15, [r8, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r0, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec154e4 │ │ │ │ + bl 0xfec154bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee330 │ │ │ │ + bl 0x3ee308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b18 │ │ │ │ + bl 0x3c6af0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ + stc2 7, cr15, [ip, #584] @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #17 │ │ │ │ + addeq r1, r6, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1553c │ │ │ │ + bl 0xfec15514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee388 │ │ │ │ + bl 0x3ee360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b70 │ │ │ │ + bl 0x3c6b48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + stc2l 7, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #16 │ │ │ │ + addeq r1, r6, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15594 │ │ │ │ + bl 0xfec1556c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee3e0 │ │ │ │ + bl 0x3ee3b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6bc8 │ │ │ │ + bl 0x3c6ba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2 7, cr15, [r4, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r0 │ │ │ │ + strdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec155ec │ │ │ │ + bl 0xfec155c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee438 │ │ │ │ + bl 0x3ee410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c20 │ │ │ │ + bl 0x3c6bf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #584 @ 0x248 │ │ │ │ + stc2 7, cr15, [r8, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror r7 │ │ │ │ + addeq r1, r6, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15644 │ │ │ │ + bl 0xfec1561c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee490 │ │ │ │ + bl 0x3ee468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c78 │ │ │ │ + bl 0x3c6c50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], {146} @ 0x92 │ │ │ │ + ldc2l 7, cr15, [ip], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #14 │ │ │ │ + addeq r1, r6, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1569c │ │ │ │ + bl 0xfec15674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee4e8 │ │ │ │ + bl 0x3ee4c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6cd0 │ │ │ │ + bl 0x3c6ca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {146} @ 0x92 │ │ │ │ + ldc2 7, cr15, [r0], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #13 │ │ │ │ + strdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec156f4 │ │ │ │ + bl 0xfec156cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee540 │ │ │ │ + bl 0x3ee518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d28 │ │ │ │ + bl 0x3c6d00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + stc2 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror r6 │ │ │ │ + umulleq r1, r6, r8, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1574c │ │ │ │ + bl 0xfec15724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee598 │ │ │ │ + bl 0x3ee570 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d80 │ │ │ │ + bl 0x3c6d58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r4, cr2 @ │ │ │ │ + mrrc2 7, 9, pc, r8, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl r6 │ │ │ │ + addeq r1, r6, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157a4 │ │ │ │ + bl 0xfec1577c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee5f0 │ │ │ │ + bl 0x3ee5c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6dd8 │ │ │ │ + bl 0x3c6db0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {146} @ 0x92 │ │ │ │ + stc2 7, cr15, [ip], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #11 │ │ │ │ + addeq r1, r6, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157fc │ │ │ │ + bl 0xfec157d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee648 │ │ │ │ + bl 0x3ee620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e30 │ │ │ │ + bl 0x3c6e08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbfc482 │ │ │ │ + stc2 7, cr15, [r0], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #10 │ │ │ │ + umulleq r1, r6, r0, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15854 │ │ │ │ + bl 0xfec1582c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6a0 │ │ │ │ + bl 0x3ee678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e88 │ │ │ │ + bl 0x3c6e60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0fc4da │ │ │ │ + blx 0xff5fc4b2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl r5 │ │ │ │ + addeq r1, r6, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec158ac │ │ │ │ + bl 0xfec15884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6f8 │ │ │ │ + bl 0x3ee6d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ee0 │ │ │ │ + bl 0x3c6eb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5fc532 │ │ │ │ + blx 0xfeafc50a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008614b8 │ │ │ │ + addeq r1, r6, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15904 │ │ │ │ + bl 0xfec158dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee750 │ │ │ │ + bl 0x3ee728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f38 │ │ │ │ + bl 0x3c6f10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1afc58a │ │ │ │ + blx 0x1ffc562 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #8 │ │ │ │ + addeq r1, r6, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1595c │ │ │ │ + bl 0xfec15934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee7a8 │ │ │ │ + bl 0x3ee780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f90 │ │ │ │ + bl 0x3c6f68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffc5e2 │ │ │ │ + blx 0x14fc5ba │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #8 │ │ │ │ + addeq r1, r6, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec159b4 │ │ │ │ + bl 0xfec1598c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee800 │ │ │ │ + bl 0x3ee7d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 108), fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6fe8 │ │ │ │ + bl 0x3c6fc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4fc63a │ │ │ │ + blx 0x9fc612 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008613b0 │ │ │ │ + ldrdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a0c │ │ │ │ + bl 0xfec159e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee858 │ │ │ │ + bl 0x3ee830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7040 │ │ │ │ + bl 0x3c7018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9fc690 │ │ │ │ + blx 0xffefc668 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr r3 │ │ │ │ + addeq r1, r6, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a64 │ │ │ │ + bl 0xfec15a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee8b0 │ │ │ │ + bl 0x3ee888 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7098 │ │ │ │ + bl 0x3c7070 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeefc6e8 │ │ │ │ + blx 0xff3fc6c0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #6 │ │ │ │ + addeq r1, r6, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15abc │ │ │ │ + bl 0xfec15a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee908 │ │ │ │ + bl 0x3ee8e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c70f0 │ │ │ │ + bl 0x3c70c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3fc740 │ │ │ │ + blx 0xfe8fc718 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #5 │ │ │ │ + ldrdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b14 │ │ │ │ + bl 0xfec15aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee960 │ │ │ │ + bl 0x3ee938 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7148 │ │ │ │ + bl 0x3c7120 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18fc798 │ │ │ │ + blx 0x1dfc770 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr r2 │ │ │ │ + addeq r1, r6, r8, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b6c │ │ │ │ + bl 0xfec15b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee9b8 │ │ │ │ + bl 0x3ee990 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71a0 │ │ │ │ + bl 0x3c7178 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdfc7f0 │ │ │ │ + blx 0x12fc7c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15bc4 │ │ │ │ + bl 0xfec15b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea10 │ │ │ │ + bl 0x3ee9e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71f8 │ │ │ │ + bl 0x3c71d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2fc848 │ │ │ │ + blx 0x7fc820 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #3 │ │ │ │ + addeq r1, r6, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c1c │ │ │ │ + bl 0xfec15bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea68 │ │ │ │ + bl 0x3eea40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7250 │ │ │ │ + bl 0x3c7228 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9dcf792 │ │ │ │ + @ instruction: 0xf9f0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #2 │ │ │ │ + addeq r1, r6, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c74 │ │ │ │ + bl 0xfec15c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeac0 │ │ │ │ + bl 0x3eea98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c72a8 │ │ │ │ + bl 0x3c7280 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b0f792 │ │ │ │ + @ instruction: 0xf9c4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ccc │ │ │ │ + bl 0xfec15ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb18 │ │ │ │ + bl 0x3eeaf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7300 │ │ │ │ + bl 0x3c72d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf984f792 │ │ │ │ + @ instruction: 0xf998f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r8, r0 │ │ │ │ + addeq r1, r6, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d24 │ │ │ │ + bl 0xfec15cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb70 │ │ │ │ + bl 0x3eeb48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7358 │ │ │ │ + bl 0x3c7330 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf958f792 │ │ │ │ + @ instruction: 0xf96cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #32 │ │ │ │ + addeq r1, r6, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d7c │ │ │ │ + bl 0xfec15d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eebc8 │ │ │ │ + bl 0x3eeba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r4, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c73b0 │ │ │ │ + bl 0x3c7388 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf92cf792 │ │ │ │ + @ instruction: 0xf940f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #31 │ │ │ │ + addeq r1, r6, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15dd4 │ │ │ │ + bl 0xfec15dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec20 │ │ │ │ + bl 0x3eebf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7408 │ │ │ │ + bl 0x3c73e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf900f792 │ │ │ │ + @ instruction: 0xf914f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r0, pc @ │ │ │ │ + @ instruction: 0x00860fb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e2c │ │ │ │ + bl 0xfec15e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec78 │ │ │ │ + bl 0x3eec50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7460 │ │ │ │ + bl 0x3c7438 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d4f792 │ │ │ │ + @ instruction: 0xf8e8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr pc │ │ │ │ + addeq r0, r6, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e84 │ │ │ │ + bl 0xfec15e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eecd0 │ │ │ │ + bl 0x3eeca8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c74b8 │ │ │ │ + bl 0x3c7490 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a8f792 │ │ │ │ + @ instruction: 0xf8bcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #29 │ │ │ │ + addeq r0, r6, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15edc │ │ │ │ + bl 0xfec15eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed28 │ │ │ │ + bl 0x3eed00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7510 │ │ │ │ + bl 0x3c74e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf87cf792 │ │ │ │ + @ instruction: 0xf890f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #29 │ │ │ │ + @ instruction: 0x00860eb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f34 │ │ │ │ + bl 0xfec15f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed80 │ │ │ │ + bl 0x3eed58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b8f640 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7568 │ │ │ │ + bl 0x3c7540 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf850f792 │ │ │ │ + @ instruction: 0xf864f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr lr │ │ │ │ + addeq r0, r6, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f8c │ │ │ │ + bl 0xfec15f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eedd8 │ │ │ │ + bl 0x3eedb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c75c0 │ │ │ │ + bl 0x3c7598 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf824f792 │ │ │ │ + @ instruction: 0xf838f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15fe4 │ │ │ │ + bl 0xfec15fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee30 │ │ │ │ + bl 0x3eee08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7618 │ │ │ │ + bl 0x3c75f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff8f791 │ │ │ │ + @ instruction: 0xf80cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #27 │ │ │ │ + addeq r0, r6, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1603c │ │ │ │ + bl 0xfec16014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee88 │ │ │ │ + bl 0x3eee60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b4f64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7670 │ │ │ │ + bl 0x3c7648 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffccf791 │ │ │ │ + @ instruction: 0xffe0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #26 │ │ │ │ + addeq r0, r6, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16094 │ │ │ │ + bl 0xfec1606c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeee0 │ │ │ │ + bl 0x3eeeb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a8f640 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c76c8 │ │ │ │ + bl 0x3c76a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa0f791 │ │ │ │ + @ instruction: 0xffb4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r0 @ │ │ │ │ + strdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec160ec │ │ │ │ + bl 0xfec160c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef38 │ │ │ │ + bl 0x3eef10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_fiq, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7720 │ │ │ │ + bl 0x3c76f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff74f791 │ │ │ │ + @ instruction: 0xff88f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror ip │ │ │ │ + addeq r0, r6, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16144 │ │ │ │ + bl 0xfec1611c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef90 │ │ │ │ + bl 0x3eef68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrspl pc, r0, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7778 │ │ │ │ + bl 0x3c7750 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff48f791 │ │ │ │ + @ instruction: 0xff5cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #24 │ │ │ │ + addeq r0, r6, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1619c │ │ │ │ + bl 0xfec16174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eefe8 │ │ │ │ + bl 0x3eefc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c77d0 │ │ │ │ + bl 0x3c77a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff1cf791 │ │ │ │ + @ instruction: 0xff30f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #23 │ │ │ │ + strdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec161f4 │ │ │ │ + bl 0xfec161cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef040 │ │ │ │ + bl 0x3ef018 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7828 │ │ │ │ + bl 0x3c7800 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr0, cr1, {4} │ │ │ │ + @ instruction: 0xff04f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror fp │ │ │ │ + umulleq r0, r6, r8, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1624c │ │ │ │ + bl 0xfec16224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef098 │ │ │ │ + bl 0x3ef070 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7880 │ │ │ │ + bl 0x3c7858 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr4, cr1, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr8, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl fp │ │ │ │ + addeq r0, r6, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162a4 │ │ │ │ + bl 0xfec1627c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef0f0 │ │ │ │ + bl 0x3ef0c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c78d8 │ │ │ │ + bl 0x3c78b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr8, cr1, {4} │ │ │ │ + mcr2 7, 5, pc, cr12, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #21 │ │ │ │ + addeq r0, r6, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162fc │ │ │ │ + bl 0xfec162d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef148 │ │ │ │ + bl 0x3ef120 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7930 │ │ │ │ + bl 0x3c7908 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr12, cr1, {4} @ │ │ │ │ + mcr2 7, 4, pc, cr0, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #20 │ │ │ │ + umulleq r0, r6, r0, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16354 │ │ │ │ + bl 0xfec1632c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1a0 │ │ │ │ + bl 0x3ef178 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7988 │ │ │ │ + bl 0x3c7960 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr0, cr1, {4} @ │ │ │ │ + mrc2 7, 2, pc, cr4, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl sl │ │ │ │ + addeq r0, r6, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163ac │ │ │ │ + bl 0xfec16384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1f8 │ │ │ │ + bl 0x3ef1d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c79e0 │ │ │ │ + bl 0x3c79b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr4, cr1, {4} │ │ │ │ + mcr2 7, 1, pc, cr8, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008609b8 │ │ │ │ + addeq r0, r6, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16404 │ │ │ │ + bl 0xfec163dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef250 │ │ │ │ + bl 0x3ef228 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a38 │ │ │ │ + bl 0x3c7a10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ + ldc2l 7, cr15, [ip, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #18 │ │ │ │ + addeq r0, r6, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1645c │ │ │ │ + bl 0xfec16434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef2a8 │ │ │ │ + bl 0x3ef280 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a90 │ │ │ │ + bl 0x3c7a68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #580]! @ 0x244 │ │ │ │ + ldc2l 7, cr15, [r0, #580] @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #18 │ │ │ │ + addeq r0, r6, r0, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec164b4 │ │ │ │ + bl 0xfec1648c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef300 │ │ │ │ + bl 0x3ef2d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcc pc, r0, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ae8 │ │ │ │ + bl 0x3c7ac0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #580] @ 0x244 │ │ │ │ + stc2 7, cr15, [r4, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008608b0 │ │ │ │ + ldrdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1650c │ │ │ │ + bl 0xfec164e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef358 │ │ │ │ + bl 0x3ef330 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_usr, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b40 │ │ │ │ + bl 0x3c7b18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2l 7, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr r8 │ │ │ │ + addeq r0, r6, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16564 │ │ │ │ + bl 0xfec1653c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef3b0 │ │ │ │ + bl 0x3ef388 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_fiq, fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b98 │ │ │ │ + bl 0x3c7b70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ + stc2l 7, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #16 │ │ │ │ + addeq r0, r6, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165bc │ │ │ │ + bl 0xfec16594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef408 │ │ │ │ + bl 0x3ef3e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21acf64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7bf0 │ │ │ │ + bl 0x3c7bc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r0, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #15 │ │ │ │ + ldrdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16614 │ │ │ │ + bl 0xfec165ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef460 │ │ │ │ + bl 0x3ef438 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c48 │ │ │ │ + bl 0x3c7c20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #580 @ 0x244 │ │ │ │ + ldc2l 7, cr15, [r4], #580 @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr r7 │ │ │ │ + addeq r0, r6, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1666c │ │ │ │ + bl 0xfec16644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef4b8 │ │ │ │ + bl 0x3ef490 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ca0 │ │ │ │ + bl 0x3c7c78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #580 @ 0x244 │ │ │ │ + stc2l 7, cr15, [r8], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166c4 │ │ │ │ + bl 0xfec1669c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef510 │ │ │ │ + bl 0x3ef4e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7cf8 │ │ │ │ + bl 0x3c7cd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {145} @ 0x91 │ │ │ │ + ldc2 7, cr15, [ip], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #13 │ │ │ │ + addeq r0, r6, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1671c │ │ │ │ + bl 0xfec166f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef568 │ │ │ │ + bl 0x3ef540 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d50 │ │ │ │ + bl 0x3c7d28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, ip, cr1 @ │ │ │ │ + ldc2l 7, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #12 │ │ │ │ + addeq r0, r6, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16774 │ │ │ │ + bl 0xfec1674c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef5c0 │ │ │ │ + bl 0x3ef598 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 100), r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7da8 │ │ │ │ + bl 0x3c7d80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ + mcrr2 7, 9, pc, r4, cr1 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec167cc │ │ │ │ + bl 0xfec167a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef618 │ │ │ │ + bl 0x3ef5f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e00 │ │ │ │ + bl 0x3c7dd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {145} @ 0x91 │ │ │ │ + ldc2 7, cr15, [r8], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r8, r5 │ │ │ │ + addeq r0, r6, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16824 │ │ │ │ + bl 0xfec167fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef670 │ │ │ │ + bl 0x3ef648 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 108), r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e58 │ │ │ │ + bl 0x3c7e30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff6fd4a6 │ │ │ │ + blx 0xffbfd47e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #10 │ │ │ │ + addeq r0, r6, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1687c │ │ │ │ + bl 0xfec16854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef6c8 │ │ │ │ + bl 0x3ef6a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7eb0 │ │ │ │ + bl 0x3c7e88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfebfd4fe │ │ │ │ + blx 0xff0fd4d6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #9 │ │ │ │ + addeq r0, r6, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168d4 │ │ │ │ + bl 0xfec168ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef720 │ │ │ │ + bl 0x3ef6f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f08 │ │ │ │ + bl 0x3c7ee0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe0fd556 │ │ │ │ + blx 0xfe5fd52e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r0, r4 │ │ │ │ + @ instruction: 0x008604b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1692c │ │ │ │ + bl 0xfec16904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef778 │ │ │ │ + bl 0x3ef750 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f60 │ │ │ │ + bl 0x3c7f38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15fd5ae │ │ │ │ + blx 0x1afd586 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr r4 │ │ │ │ + addeq r0, r6, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16984 │ │ │ │ + bl 0xfec1695c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef7d0 │ │ │ │ + bl 0x3ef7a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7fb8 │ │ │ │ + bl 0x3c7f90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xafd606 │ │ │ │ + blx 0xffd5de │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #7 │ │ │ │ + addeq r0, r6, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169dc │ │ │ │ + bl 0xfec169b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef828 │ │ │ │ + bl 0x3ef800 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8010 │ │ │ │ + bl 0x3c7fe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffffd65c │ │ │ │ + blx 0x4fd636 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #7 │ │ │ │ + @ instruction: 0x008603b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a34 │ │ │ │ + bl 0xfec16a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef880 │ │ │ │ + bl 0x3ef858 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8068 │ │ │ │ + bl 0x3c8040 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4fd6b4 │ │ │ │ + blx 0xff9fd68c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr r3 │ │ │ │ + addeq r0, r6, r8, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a8c │ │ │ │ + bl 0xfec16a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef8d8 │ │ │ │ + bl 0x3ef8b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c80c0 │ │ │ │ + bl 0x3c8098 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9fd70c │ │ │ │ + blx 0xfeefd6e4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ae4 │ │ │ │ + bl 0xfec16abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef930 │ │ │ │ + bl 0x3ef908 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8118 │ │ │ │ + bl 0x3c80f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1efd764 │ │ │ │ + blx 0xfe3fd73c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #5 │ │ │ │ + addeq r0, r6, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b3c │ │ │ │ + bl 0xfec16b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef988 │ │ │ │ + bl 0x3ef960 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8170 │ │ │ │ + bl 0x3c8148 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13fd7bc │ │ │ │ + blx 0x18fd794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #4 │ │ │ │ + addeq r0, r6, r0, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b94 │ │ │ │ + bl 0xfec16b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef9e0 │ │ │ │ + bl 0x3ef9b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c81c8 │ │ │ │ + bl 0x3c81a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x8fd814 │ │ │ │ + blx 0xdfd7ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r0 @ │ │ │ │ + strdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16bec │ │ │ │ + bl 0xfec16bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa38 │ │ │ │ + bl 0x3efa10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8220 │ │ │ │ + bl 0x3c81f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f4f791 │ │ │ │ + blx 0x2fd844 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror r1 │ │ │ │ + addeq r0, r6, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c44 │ │ │ │ + bl 0xfec16c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa90 │ │ │ │ + bl 0x3efa68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8278 │ │ │ │ + bl 0x3c8250 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c8f791 │ │ │ │ + @ instruction: 0xf9dcf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #2 │ │ │ │ + addeq r0, r6, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c9c │ │ │ │ + bl 0xfec16c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efae8 │ │ │ │ + bl 0x3efac0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c82d0 │ │ │ │ + bl 0x3c82a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf99cf791 │ │ │ │ + @ instruction: 0xf9b0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #1 │ │ │ │ + strdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16cf4 │ │ │ │ + bl 0xfec16ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb40 │ │ │ │ + bl 0x3efb18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8328 │ │ │ │ + bl 0x3c8300 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf970f791 │ │ │ │ + @ instruction: 0xf984f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror r0 │ │ │ │ + umulleq r0, r6, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d4c │ │ │ │ + bl 0xfec16d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb98 │ │ │ │ + bl 0x3efb70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8380 │ │ │ │ + bl 0x3c8358 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf944f791 │ │ │ │ + @ instruction: 0xf958f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl r0 │ │ │ │ + addeq r0, r6, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16da4 │ │ │ │ + bl 0xfec16d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efbf0 │ │ │ │ + bl 0x3efbc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c83d8 │ │ │ │ + bl 0x3c83b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf918f791 │ │ │ │ + @ instruction: 0xf92cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #31 │ │ │ │ + addeq pc, r5, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16dfc │ │ │ │ + bl 0xfec16dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc48 │ │ │ │ + bl 0x3efc20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31bcf649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8430 │ │ │ │ + bl 0x3c8408 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ecf791 │ │ │ │ + @ instruction: 0xf900f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #30 │ │ │ │ + umulleq pc, r5, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e54 │ │ │ │ + bl 0xfec16e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efca0 │ │ │ │ + bl 0x3efc78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8488 │ │ │ │ + bl 0x3c8460 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c0f791 │ │ │ │ + @ instruction: 0xf8d4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl pc @ │ │ │ │ + addeq pc, r5, r8, lsr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16eac │ │ │ │ + bl 0xfec16e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efcf8 │ │ │ │ + bl 0x3efcd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11acf649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c84e0 │ │ │ │ + bl 0x3c84b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf894f791 │ │ │ │ + @ instruction: 0xf8a8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085feb8 │ │ │ │ + addeq pc, r5, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f04 │ │ │ │ + bl 0xfec16edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd50 │ │ │ │ + bl 0x3efd28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8538 │ │ │ │ + bl 0x3c8510 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf868f791 │ │ │ │ + @ instruction: 0xf87cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #28 │ │ │ │ + addeq pc, r5, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f5c │ │ │ │ + bl 0xfec16f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efda8 │ │ │ │ + bl 0x3efd80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b4f649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8590 │ │ │ │ + bl 0x3c8568 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf83cf791 │ │ │ │ + @ instruction: 0xf850f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #28 │ │ │ │ + addeq pc, r5, r0, lsr lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16fb4 │ │ │ │ + bl 0xfec16f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe00 │ │ │ │ + bl 0x3efdd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c85e8 │ │ │ │ + bl 0x3c85c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf810f791 │ │ │ │ + @ instruction: 0xf824f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085fdb0 │ │ │ │ + ldrdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1700c │ │ │ │ + bl 0xfec16fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe58 │ │ │ │ + bl 0x3efe30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8640 │ │ │ │ + bl 0x3c8618 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe4f790 │ │ │ │ + @ instruction: 0xfff8f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr sp @ │ │ │ │ + addeq pc, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17064 │ │ │ │ + bl 0xfec1703c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efeb0 │ │ │ │ + bl 0x3efe88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8698 │ │ │ │ + bl 0x3c8670 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb8f790 │ │ │ │ + @ instruction: 0xffccf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #26 │ │ │ │ + addeq pc, r5, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec170bc │ │ │ │ + bl 0xfec17094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff08 │ │ │ │ + bl 0x3efee0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c86f0 │ │ │ │ + bl 0x3c86c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff8cf790 │ │ │ │ + @ instruction: 0xffa0f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #25 │ │ │ │ + ldrdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17114 │ │ │ │ + bl 0xfec170ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff60 │ │ │ │ + bl 0x3eff38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8748 │ │ │ │ + bl 0x3c8720 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff60f790 │ │ │ │ + @ instruction: 0xff74f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr ip @ │ │ │ │ + addeq pc, r5, r8, ror ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1716c │ │ │ │ + bl 0xfec17144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3effb8 │ │ │ │ + bl 0x3eff90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87a0 │ │ │ │ + bl 0x3c8778 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff34f790 │ │ │ │ + @ instruction: 0xff48f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec171c4 │ │ │ │ + bl 0xfec1719c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0010 │ │ │ │ + bl 0x3effe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87f8 │ │ │ │ + bl 0x3c87d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff08f790 │ │ │ │ + @ instruction: 0xff1cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #23 │ │ │ │ + addeq pc, r5, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1721c │ │ │ │ + bl 0xfec171f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0068 │ │ │ │ + bl 0x3f0040 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8850 │ │ │ │ + bl 0x3c8828 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr12, cr0, {4} │ │ │ │ + mrc2 7, 7, pc, cr0, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #22 │ │ │ │ + addeq pc, r5, r0, ror fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17274 │ │ │ │ + bl 0xfec1724c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f00c0 │ │ │ │ + bl 0x3f0098 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c88a8 │ │ │ │ + bl 0x3c8880 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr0, cr0, {4} │ │ │ │ + mcr2 7, 6, pc, cr4, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r8, lsl fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec172cc │ │ │ │ + bl 0xfec172a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0118 │ │ │ │ + bl 0x3f00f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 96), r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8900 │ │ │ │ + bl 0x3c88d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr4, cr0, {4} @ │ │ │ │ + mrc2 7, 4, pc, cr8, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r8, sl @ │ │ │ │ + addeq pc, r5, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17324 │ │ │ │ + bl 0xfec172fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0170 │ │ │ │ + bl 0x3f0148 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8958 │ │ │ │ + bl 0x3c8930 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr8, cr0, {4} │ │ │ │ + mcr2 7, 3, pc, cr12, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #20 │ │ │ │ + addeq pc, r5, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1737c │ │ │ │ + bl 0xfec17354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f01c8 │ │ │ │ + bl 0x3f01a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c89b0 │ │ │ │ + bl 0x3c8988 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr12, cr0, {4} @ │ │ │ │ + mcr2 7, 2, pc, cr0, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #19 │ │ │ │ + addeq pc, r5, r0, lsl sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec173d4 │ │ │ │ + bl 0xfec173ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0220 │ │ │ │ + bl 0x3f01f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a08 │ │ │ │ + bl 0x3c89e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr0, cr0, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr4, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r0, r9 @ │ │ │ │ + @ instruction: 0x0085f9b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1742c │ │ │ │ + bl 0xfec17404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0278 │ │ │ │ + bl 0x3f0250 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a60 │ │ │ │ + bl 0x3c8a38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #576] @ 0x240 │ │ │ │ + stc2l 7, cr15, [r8, #576]! @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr r9 @ │ │ │ │ + addeq pc, r5, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17484 │ │ │ │ + bl 0xfec1745c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f02d0 │ │ │ │ + bl 0x3f02a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ab8 │ │ │ │ + bl 0x3c8a90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #576]! @ 0x240 │ │ │ │ + ldc2 7, cr15, [ip, #576]! @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #17 │ │ │ │ + addeq pc, r5, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec174dc │ │ │ │ + bl 0xfec174b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0328 │ │ │ │ + bl 0x3f0300 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8b10 │ │ │ │ + bl 0x3c8ae8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ + ldc2 7, cr15, [r0, #576] @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #17 │ │ │ │ + @ instruction: 0x0085f8b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17534 │ │ │ │ + bl 0xfec1750c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0380 │ │ │ │ + bl 0x3f0358 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8b68 │ │ │ │ + bl 0x3c8b40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-576] @ 0xfffffdc0 │ │ │ │ + stc2l 7, cr15, [r4, #-576]! @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr r8 @ │ │ │ │ + addeq pc, r5, r8, asr r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1758c │ │ │ │ + bl 0xfec17564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f03d8 │ │ │ │ + bl 0x3f03b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_usr, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8bc0 │ │ │ │ + bl 0x3c8b98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-576]! @ 0xfffffdc0 │ │ │ │ + ldc2 7, cr15, [r8, #-576]! @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec175e4 │ │ │ │ + bl 0xfec175bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0430 │ │ │ │ + bl 0x3f0408 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8c18 │ │ │ │ + bl 0x3c8bf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #576 @ 0x240 │ │ │ │ + stc2 7, cr15, [ip, #-576] @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #15 │ │ │ │ + addeq pc, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1763c │ │ │ │ + bl 0xfec17614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0488 │ │ │ │ + bl 0x3f0460 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8c70 │ │ │ │ + bl 0x3c8c48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], {144} @ 0x90 │ │ │ │ + stc2l 7, cr15, [r0], #576 @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #14 │ │ │ │ + addeq pc, r5, r0, asr r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17694 │ │ │ │ + bl 0xfec1766c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f04e0 │ │ │ │ + bl 0x3f04b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8cc8 │ │ │ │ + bl 0x3c8ca0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #576 @ 0x240 │ │ │ │ + ldc2 7, cr15, [r4], #576 @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r0 │ │ │ │ + strdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec176ec │ │ │ │ + bl 0xfec176c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0538 │ │ │ │ + bl 0x3f0510 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8d20 │ │ │ │ + bl 0x3c8cf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #-576 @ 0xfffffdc0 │ │ │ │ + stc2 7, cr15, [r8], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror r6 @ │ │ │ │ + addeq pc, r5, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17744 │ │ │ │ + bl 0xfec1771c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0590 │ │ │ │ + bl 0x3f0568 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8d78 │ │ │ │ + bl 0x3c8d50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r8, cr0 @ │ │ │ │ + mrrc2 7, 9, pc, ip, cr0 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #12 │ │ │ │ + addeq pc, r5, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1779c │ │ │ │ + bl 0xfec17774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f05e8 │ │ │ │ + bl 0x3f05c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8dd0 │ │ │ │ + bl 0x3c8da8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {144} @ 0x90 │ │ │ │ + ldc2 7, cr15, [r0], #-576 @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #11 │ │ │ │ + strdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec177f4 │ │ │ │ + bl 0xfec177cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0640 │ │ │ │ + bl 0x3f0618 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8e28 │ │ │ │ + bl 0x3c8e00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcfe472 │ │ │ │ + stc2 7, cr15, [r4], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror r5 @ │ │ │ │ + umulleq pc, r5, r8, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1784c │ │ │ │ + bl 0xfec17824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0698 │ │ │ │ + bl 0x3f0670 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8e80 │ │ │ │ + bl 0x3c8e58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1fe4ca │ │ │ │ + blx 0xff6fe4a2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl r5 @ │ │ │ │ + addeq pc, r5, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178a4 │ │ │ │ + bl 0xfec1787c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f06f0 │ │ │ │ + bl 0x3f06c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ed8 │ │ │ │ + bl 0x3c8eb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6fe522 │ │ │ │ + blx 0xfebfe4fa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #9 │ │ │ │ + addeq pc, r5, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178fc │ │ │ │ + bl 0xfec178d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0748 │ │ │ │ + bl 0x3f0720 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8f30 │ │ │ │ + bl 0x3c8f08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bfe57a │ │ │ │ + blx 0xfe0fe552 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #8 │ │ │ │ + umulleq pc, r5, r0, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17954 │ │ │ │ + bl 0xfec1792c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f07a0 │ │ │ │ + bl 0x3f0778 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8f88 │ │ │ │ + bl 0x3c8f60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10fe5d2 │ │ │ │ + blx 0x15fe5aa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl r4 @ │ │ │ │ + addeq pc, r5, r8, lsr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179ac │ │ │ │ + bl 0xfec17984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f07f8 │ │ │ │ + bl 0x3f07d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8fe0 │ │ │ │ + bl 0x3c8fb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5fe62a │ │ │ │ + blx 0xafe602 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085f3b8 │ │ │ │ + addeq pc, r5, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a04 │ │ │ │ + bl 0xfec179dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0850 │ │ │ │ + bl 0x3f0828 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11bcf645 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9038 │ │ │ │ + bl 0x3c9010 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffafe680 │ │ │ │ + blx 0xffffe658 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #6 │ │ │ │ + addeq pc, r5, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a5c │ │ │ │ + bl 0xfec17a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f08a8 │ │ │ │ + bl 0x3f0880 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9090 │ │ │ │ + bl 0x3c9068 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeffe6d8 │ │ │ │ + blx 0xff4fe6b0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #6 │ │ │ │ + addeq pc, r5, r0, lsr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ab4 │ │ │ │ + bl 0xfec17a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0900 │ │ │ │ + bl 0x3f08d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c90e8 │ │ │ │ + bl 0x3c90c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4fe730 │ │ │ │ + blx 0xfe9fe708 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085f2b0 │ │ │ │ + ldrdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b0c │ │ │ │ + bl 0xfec17ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0958 │ │ │ │ + bl 0x3f0930 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a4f649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9140 │ │ │ │ + bl 0x3c9118 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x19fe788 │ │ │ │ + blx 0x1efe760 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr r2 @ │ │ │ │ + addeq pc, r5, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b64 │ │ │ │ + bl 0xfec17b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f09b0 │ │ │ │ + bl 0x3f0988 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_fiq, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9198 │ │ │ │ + bl 0x3c9170 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xefe7e0 │ │ │ │ + blx 0x13fe7b8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #4 │ │ │ │ + addeq pc, r5, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17bbc │ │ │ │ + bl 0xfec17b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0a08 │ │ │ │ + bl 0x3f09e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_usr, ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c91f0 │ │ │ │ + bl 0x3c91c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3fe838 │ │ │ │ + blx 0x8fe810 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #3 │ │ │ │ + ldrdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c14 │ │ │ │ + bl 0xfec17bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0a60 │ │ │ │ + bl 0x3f0a38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, ip, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9248 │ │ │ │ + bl 0x3c9220 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e0f790 │ │ │ │ + @ instruction: 0xf9f4f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr r1 @ │ │ │ │ + addeq pc, r5, r8, ror r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c6c │ │ │ │ + bl 0xfec17c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ab8 │ │ │ │ + bl 0x3f0a90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c92a0 │ │ │ │ + bl 0x3c9278 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b4f790 │ │ │ │ + @ instruction: 0xf9c8f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17cc4 │ │ │ │ + bl 0xfec17c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0b10 │ │ │ │ + bl 0x3f0ae8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c92f8 │ │ │ │ + bl 0x3c92d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf988f790 │ │ │ │ + @ instruction: 0xf99cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #1 │ │ │ │ + addeq pc, r5, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d1c │ │ │ │ + bl 0xfec17cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0b68 │ │ │ │ + bl 0x3f0b40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9350 │ │ │ │ + bl 0x3c9328 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf95cf790 │ │ │ │ + @ instruction: 0xf970f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #32 │ │ │ │ + addeq pc, r5, r0, ror r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d74 │ │ │ │ + bl 0xfec17d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0bc0 │ │ │ │ + bl 0x3f0b98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 104), ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c93a8 │ │ │ │ + bl 0x3c9380 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf930f790 │ │ │ │ + @ instruction: 0xf944f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r0 │ │ │ │ + addeq pc, r5, r8, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17dcc │ │ │ │ + bl 0xfec17da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0c18 │ │ │ │ + bl 0x3f0bf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9400 │ │ │ │ + bl 0x3c93d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf904f790 │ │ │ │ + @ instruction: 0xf918f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r8, pc @ │ │ │ │ + addeq lr, r5, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e24 │ │ │ │ + bl 0xfec17dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0c70 │ │ │ │ + bl 0x3f0c48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9458 │ │ │ │ + bl 0x3c9430 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d8f790 │ │ │ │ + @ instruction: 0xf8ecf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #30 │ │ │ │ + addeq lr, r5, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e7c │ │ │ │ + bl 0xfec17e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0cc8 │ │ │ │ + bl 0x3f0ca0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c94b0 │ │ │ │ + bl 0x3c9488 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8acf790 │ │ │ │ + @ instruction: 0xf8c0f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #29 │ │ │ │ + addeq lr, r5, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ed4 │ │ │ │ + bl 0xfec17eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0d20 │ │ │ │ + bl 0x3f0cf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9508 │ │ │ │ + bl 0x3c94e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf880f790 │ │ │ │ + @ instruction: 0xf894f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r0, lr │ │ │ │ + @ instruction: 0x0085eeb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f2c │ │ │ │ + bl 0xfec17f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0d78 │ │ │ │ + bl 0x3f0d50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9560 │ │ │ │ + bl 0x3c9538 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf854f790 │ │ │ │ + @ instruction: 0xf868f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr lr │ │ │ │ + addeq lr, r5, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f84 │ │ │ │ + bl 0xfec17f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0dd0 │ │ │ │ + bl 0x3f0da8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c95b8 │ │ │ │ + bl 0x3c9590 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf828f790 │ │ │ │ + @ instruction: 0xf83cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #27 │ │ │ │ + addeq lr, r5, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17fdc │ │ │ │ + bl 0xfec17fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0e28 │ │ │ │ + bl 0x3f0e00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9610 │ │ │ │ + bl 0x3c95e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfffcf78f │ │ │ │ + @ instruction: 0xf810f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #27 │ │ │ │ + @ instruction: 0x0085edb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18034 │ │ │ │ + bl 0xfec1800c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0e80 │ │ │ │ + bl 0x3f0e58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9668 │ │ │ │ + bl 0x3c9640 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd0f78f │ │ │ │ + @ instruction: 0xffe4f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr sp │ │ │ │ + addeq lr, r5, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1808c │ │ │ │ + bl 0xfec18064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ed8 │ │ │ │ + bl 0x3f0eb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c96c0 │ │ │ │ + bl 0x3c9698 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa4f78f │ │ │ │ + @ instruction: 0xffb8f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec180e4 │ │ │ │ + bl 0xfec180bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0f30 │ │ │ │ + bl 0x3f0f08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9718 │ │ │ │ + bl 0x3c96f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff78f78f │ │ │ │ + @ instruction: 0xff8cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #25 │ │ │ │ + addeq lr, r5, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1813c │ │ │ │ + bl 0xfec18114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0f88 │ │ │ │ + bl 0x3f0f60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9770 │ │ │ │ + bl 0x3c9748 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff4cf78f │ │ │ │ + @ instruction: 0xff60f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #24 │ │ │ │ + addeq lr, r5, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18194 │ │ │ │ + bl 0xfec1816c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0fe0 │ │ │ │ + bl 0x3f0fb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c97c8 │ │ │ │ + bl 0x3c97a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff20f78f │ │ │ │ + @ instruction: 0xff34f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r0 │ │ │ │ + strdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec181ec │ │ │ │ + bl 0xfec181c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1038 │ │ │ │ + bl 0x3f1010 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9820 │ │ │ │ + bl 0x3c97f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr4, cr15, {4} │ │ │ │ + @ instruction: 0xff08f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror fp │ │ │ │ + addeq lr, r5, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18244 │ │ │ │ + bl 0xfec1821c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1090 │ │ │ │ + bl 0x3f1068 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9878 │ │ │ │ + bl 0x3c9850 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr8, cr15, {4} │ │ │ │ + cdp2 7, 13, cr15, cr12, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #22 │ │ │ │ + addeq lr, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1829c │ │ │ │ + bl 0xfec18274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f10e8 │ │ │ │ + bl 0x3f10c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c98d0 │ │ │ │ + bl 0x3c98a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr12, cr15, {4} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #21 │ │ │ │ + strdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec182f4 │ │ │ │ + bl 0xfec182cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1140 │ │ │ │ + bl 0x3f1118 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9928 │ │ │ │ + bl 0x3c9900 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr0, cr15, {4} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror sl │ │ │ │ + umulleq lr, r5, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1834c │ │ │ │ + bl 0xfec18324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1198 │ │ │ │ + bl 0x3f1170 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9980 │ │ │ │ + bl 0x3c9958 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr4, cr15, {4} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl sl │ │ │ │ + addeq lr, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec183a4 │ │ │ │ + bl 0xfec1837c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f11f0 │ │ │ │ + bl 0x3f11c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c99d8 │ │ │ │ + bl 0x3c99b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr8, cr15, {4} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #19 │ │ │ │ + addeq lr, r5, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec183fc │ │ │ │ + bl 0xfec183d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1248 │ │ │ │ + bl 0x3f1220 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9a30 │ │ │ │ + bl 0x3c9a08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #572]! @ 0x23c │ │ │ │ + cdp2 7, 0, cr15, cr0, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #18 │ │ │ │ + umulleq lr, r5, r0, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18454 │ │ │ │ + bl 0xfec1842c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f12a0 │ │ │ │ + bl 0x3f1278 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asreq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9a88 │ │ │ │ + bl 0x3c9a60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #572] @ 0x23c │ │ │ │ + ldc2l 7, cr15, [r4, #572] @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl r9 │ │ │ │ + addeq lr, r5, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec184ac │ │ │ │ + bl 0xfec18484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f12f8 │ │ │ │ + bl 0x3f12d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ae0 │ │ │ │ + bl 0x3c9ab8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #572] @ 0x23c │ │ │ │ + stc2 7, cr15, [r8, #572]! @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085e8b8 │ │ │ │ + addeq lr, r5, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18504 │ │ │ │ + bl 0xfec184dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1350 │ │ │ │ + bl 0x3f1328 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9b38 │ │ │ │ + bl 0x3c9b10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-572]! @ 0xfffffdc4 │ │ │ │ + ldc2l 7, cr15, [ip, #-572]! @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #16 │ │ │ │ + addeq lr, r5, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1855c │ │ │ │ + bl 0xfec18534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f13a8 │ │ │ │ + bl 0x3f1380 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9b90 │ │ │ │ + bl 0x3c9b68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-572]! @ 0xfffffdc4 │ │ │ │ + ldc2l 7, cr15, [r0, #-572] @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #16 │ │ │ │ + addeq lr, r5, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185b4 │ │ │ │ + bl 0xfec1858c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1400 │ │ │ │ + bl 0x3f13d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 104), sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9be8 │ │ │ │ + bl 0x3c9bc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-572] @ 0xfffffdc4 │ │ │ │ + stc2 7, cr15, [r4, #-572]! @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085e7b0 │ │ │ │ + ldrdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1860c │ │ │ │ + bl 0xfec185e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1458 │ │ │ │ + bl 0x3f1430 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9c40 │ │ │ │ + bl 0x3c9c18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #572 @ 0x23c │ │ │ │ + ldc2l 7, cr15, [r8], #572 @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr r7 │ │ │ │ + addeq lr, r5, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18664 │ │ │ │ + bl 0xfec1863c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f14b0 │ │ │ │ + bl 0x3f1488 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9c98 │ │ │ │ + bl 0x3c9c70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #572 @ 0x23c │ │ │ │ + stc2l 7, cr15, [ip], {143} @ 0x8f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #14 │ │ │ │ + addeq lr, r5, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec186bc │ │ │ │ + bl 0xfec18694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1508 │ │ │ │ + bl 0x3f14e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9cf0 │ │ │ │ + bl 0x3c9cc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {143} @ 0x8f │ │ │ │ + stc2 7, cr15, [r0], #572 @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #13 │ │ │ │ + ldrdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18714 │ │ │ │ + bl 0xfec186ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1560 │ │ │ │ + bl 0x3f1538 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 96), sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9d48 │ │ │ │ + bl 0x3c9d20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ + ldc2l 7, cr15, [r4], #-572 @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr r6 │ │ │ │ + addeq lr, r5, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1876c │ │ │ │ + bl 0xfec18744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f15b8 │ │ │ │ + bl 0x3f1590 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9da0 │ │ │ │ + bl 0x3c9d78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #-572 @ 0xfffffdc4 │ │ │ │ + mcrr2 7, 8, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187c4 │ │ │ │ + bl 0xfec1879c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1610 │ │ │ │ + bl 0x3f15e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9df8 │ │ │ │ + bl 0x3c9dd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {143} @ 0x8f │ │ │ │ + ldc2 7, cr15, [ip], {143} @ 0x8f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #11 │ │ │ │ + addeq lr, r5, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1881c │ │ │ │ + bl 0xfec187f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1668 │ │ │ │ + bl 0x3f1640 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9e50 │ │ │ │ + bl 0x3c9e28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7ff496 │ │ │ │ + blx 0xffcff46e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #10 │ │ │ │ + addeq lr, r5, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18874 │ │ │ │ + bl 0xfec1884c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f16c0 │ │ │ │ + bl 0x3f1698 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ea8 │ │ │ │ + bl 0x3c9e80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecff4ee │ │ │ │ + blx 0xff1ff4c6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec188cc │ │ │ │ + bl 0xfec188a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1718 │ │ │ │ + bl 0x3f16f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9f00 │ │ │ │ + bl 0x3c9ed8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1ff546 │ │ │ │ + blx 0xfe6ff51e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r8, r4 │ │ │ │ + addeq lr, r5, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18924 │ │ │ │ + bl 0xfec188fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1770 │ │ │ │ + bl 0x3f1748 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9f58 │ │ │ │ + bl 0x3c9f30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16ff59e │ │ │ │ + blx 0x1bff576 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #8 │ │ │ │ + addeq lr, r5, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1897c │ │ │ │ + bl 0xfec18954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f17c8 │ │ │ │ + bl 0x3f17a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9fb0 │ │ │ │ + bl 0x3c9f88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbff5f6 │ │ │ │ + blx 0x10ff5ce │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #7 │ │ │ │ + addeq lr, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec189d4 │ │ │ │ + bl 0xfec189ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1820 │ │ │ │ + bl 0x3f17f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca008 │ │ │ │ + bl 0x3c9fe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff64e │ │ │ │ + blx 0x5ff626 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r0, r3 │ │ │ │ + @ instruction: 0x0085e3b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a2c │ │ │ │ + bl 0xfec18a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1878 │ │ │ │ + bl 0x3f1850 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca060 │ │ │ │ + bl 0x3ca038 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5ff6a4 │ │ │ │ + blx 0xffaff67c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr r3 │ │ │ │ + addeq lr, r5, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a84 │ │ │ │ + bl 0xfec18a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f18d0 │ │ │ │ + bl 0x3f18a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca0b8 │ │ │ │ + bl 0x3ca090 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeaff6fc │ │ │ │ + blx 0xfefff6d4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #5 │ │ │ │ + addeq lr, r5, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18adc │ │ │ │ + bl 0xfec18ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1928 │ │ │ │ + bl 0x3f1900 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca110 │ │ │ │ + bl 0x3ca0e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1fff754 │ │ │ │ + blx 0xfe4ff72c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #5 │ │ │ │ + @ instruction: 0x0085e2b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b34 │ │ │ │ + bl 0xfec18b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1980 │ │ │ │ + bl 0x3f1958 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca168 │ │ │ │ + bl 0x3ca140 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14ff7ac │ │ │ │ + blx 0x19ff784 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr r2 │ │ │ │ + addeq lr, r5, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b8c │ │ │ │ + bl 0xfec18b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f19d8 │ │ │ │ + bl 0x3f19b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca1c0 │ │ │ │ + bl 0x3ca198 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9ff804 │ │ │ │ + blx 0xeff7dc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18be4 │ │ │ │ + bl 0xfec18bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1a30 │ │ │ │ + bl 0x3f1a08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca218 │ │ │ │ + bl 0x3ca1f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f8f78f │ │ │ │ + blx 0x3ff834 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #3 │ │ │ │ + addeq lr, r5, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c3c │ │ │ │ + bl 0xfec18c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1a88 │ │ │ │ + bl 0x3f1a60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca270 │ │ │ │ + bl 0x3ca248 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ccf78f │ │ │ │ + @ instruction: 0xf9e0f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #2 │ │ │ │ + addeq lr, r5, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c94 │ │ │ │ + bl 0xfec18c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1ae0 │ │ │ │ + bl 0x3f1ab8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca2c8 │ │ │ │ + bl 0x3ca2a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a0f78f │ │ │ │ + @ instruction: 0xf9b4f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r0 │ │ │ │ + strdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18cec │ │ │ │ + bl 0xfec18cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1b38 │ │ │ │ + bl 0x3f1b10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca320 │ │ │ │ + bl 0x3ca2f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf974f78f │ │ │ │ + @ instruction: 0xf988f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror r0 │ │ │ │ + addeq lr, r5, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d44 │ │ │ │ + bl 0xfec18d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1b90 │ │ │ │ + bl 0x3f1b68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca378 │ │ │ │ + bl 0x3ca350 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf948f78f │ │ │ │ + @ instruction: 0xf95cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #32 │ │ │ │ + addeq lr, r5, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d9c │ │ │ │ + bl 0xfec18d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1be8 │ │ │ │ + bl 0x3f1bc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca3d0 │ │ │ │ + bl 0x3ca3a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf91cf78f │ │ │ │ + @ instruction: 0xf930f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, asr #31 │ │ │ │ + strdeq sp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18df4 │ │ │ │ + bl 0xfec18dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1c40 │ │ │ │ + bl 0x3f1c18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca428 │ │ │ │ + bl 0x3ca400 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f0f78f │ │ │ │ + @ instruction: 0xf904f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, ror pc │ │ │ │ + umulleq sp, r5, r8, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e4c │ │ │ │ + bl 0xfec18e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1c98 │ │ │ │ + bl 0x3f1c70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca480 │ │ │ │ + bl 0x3ca458 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c4f78f │ │ │ │ + @ instruction: 0xf8d8f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, lsl pc │ │ │ │ + addeq sp, r5, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ea4 │ │ │ │ + bl 0xfec18e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1cf0 │ │ │ │ + bl 0x3f1cc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca4d8 │ │ │ │ + bl 0x3ca4b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf898f78f │ │ │ │ + @ instruction: 0xf8acf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, asr #29 │ │ │ │ + addeq sp, r5, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18efc │ │ │ │ + bl 0xfec18ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8134 │ │ │ │ - bl 0x3c5528 │ │ │ │ + bl 0x3e810c │ │ │ │ + bl 0x3c5500 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6130 │ │ │ │ + bl 0x3e6108 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ - bl 0x1c2388 │ │ │ │ + bl 0x1c2360 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf868f78f │ │ │ │ + @ instruction: 0xf87cf78f │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, ror #28 │ │ │ │ + addeq sp, r5, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18f5c │ │ │ │ + bl 0xfec18f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8194 │ │ │ │ - bl 0x3c5588 │ │ │ │ + bl 0x3e816c │ │ │ │ + bl 0x3c5560 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6190 │ │ │ │ + bl 0x3e6168 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ - bl 0x1c23e8 │ │ │ │ + bl 0x1c23c0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf838f78f │ │ │ │ + @ instruction: 0xf84cf78f │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsl #28 │ │ │ │ + addeq sp, r5, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18fbc │ │ │ │ + bl 0xfec18f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e81f4 │ │ │ │ - bl 0x3c55e8 │ │ │ │ + bl 0x3e81cc │ │ │ │ + bl 0x3c55c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e61f0 │ │ │ │ + bl 0x3e61c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ - bl 0x1c2448 │ │ │ │ + bl 0x1c2420 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf808f78f │ │ │ │ + @ instruction: 0xf81cf78f │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsr #27 │ │ │ │ + addeq sp, r5, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1901c │ │ │ │ + bl 0xfec18ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1e68 │ │ │ │ + bl 0x3f1e40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscs pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca650 │ │ │ │ + bl 0x3ca628 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffdcf78e │ │ │ │ + @ instruction: 0xfff0f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, asr #26 │ │ │ │ + addeq sp, r5, r0, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19074 │ │ │ │ + bl 0xfec1904c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1ec0 │ │ │ │ + bl 0x3f1e98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca6a8 │ │ │ │ + bl 0x3ca680 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb0f78e │ │ │ │ + @ instruction: 0xffc4f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], r0 │ │ │ │ + addeq sp, r5, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec190cc │ │ │ │ + bl 0xfec190a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1f18 │ │ │ │ + bl 0x3f1ef0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca700 │ │ │ │ + bl 0x3ca6d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff84f78e │ │ │ │ + @ instruction: 0xff98f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, r8, ip │ │ │ │ + addeq sp, r5, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19124 │ │ │ │ + bl 0xfec190fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e835c │ │ │ │ - bl 0x3c5750 │ │ │ │ + bl 0x3e8334 │ │ │ │ + bl 0x3c5728 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6358 │ │ │ │ + bl 0x3e6330 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ - bl 0x1c25ac │ │ │ │ + bl 0x1c2584 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff54f78e │ │ │ │ + @ instruction: 0xff68f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr ip │ │ │ │ + addeq sp, r5, r6, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19184 │ │ │ │ + bl 0xfec1915c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e83bc │ │ │ │ - bl 0x3c57b0 │ │ │ │ + bl 0x3e8394 │ │ │ │ + bl 0x3c5788 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e63b8 │ │ │ │ + bl 0x3e6390 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vmla.f d19, d16, d0[0] │ │ │ │ - bl 0x1c260c │ │ │ │ + bl 0x1c25e4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff24f78e │ │ │ │ + @ instruction: 0xff38f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, r6, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec191e4 │ │ │ │ + bl 0xfec191bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e841c │ │ │ │ - bl 0x3c5810 │ │ │ │ + bl 0x3e83f4 │ │ │ │ + bl 0x3c57e8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6418 │ │ │ │ + bl 0x3e63f0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x1c266c │ │ │ │ + bl 0x1c2644 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr4, cr14, {4} │ │ │ │ + @ instruction: 0xff08f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror fp │ │ │ │ + addeq sp, r5, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19244 │ │ │ │ + bl 0xfec1921c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e847c │ │ │ │ - bl 0x3c5870 │ │ │ │ + bl 0x3e8454 │ │ │ │ + bl 0x3c5848 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6478 │ │ │ │ + bl 0x3e6450 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ - bl 0x1c26cc │ │ │ │ + bl 0x1c26a4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 13, cr15, cr8, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl fp │ │ │ │ + addeq sp, r5, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec192a4 │ │ │ │ + bl 0xfec1927c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e84dc │ │ │ │ - bl 0x3c58d0 │ │ │ │ + bl 0x3e84b4 │ │ │ │ + bl 0x3c58a8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e64d8 │ │ │ │ + bl 0x3e64b0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x1c272c │ │ │ │ + bl 0x1c2704 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 10, cr15, cr8, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085dabe │ │ │ │ + addeq sp, r5, r6, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19304 │ │ │ │ + bl 0xfec192dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e853c │ │ │ │ - bl 0x3c5930 │ │ │ │ + bl 0x3e8514 │ │ │ │ + bl 0x3c5908 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6538 │ │ │ │ + bl 0x3e6510 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ - bl 0x1c278c │ │ │ │ + bl 0x1c2764 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 7, cr15, cr8, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr sl │ │ │ │ + addeq sp, r5, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19364 │ │ │ │ + bl 0xfec1933c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e859c │ │ │ │ - bl 0x3c5990 │ │ │ │ + bl 0x3e8574 │ │ │ │ + bl 0x3c5968 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6598 │ │ │ │ + bl 0x3e6570 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 q8, q0, d20 │ │ │ │ - bl 0x1c27ec │ │ │ │ + bl 0x1c27c4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec193c4 │ │ │ │ + bl 0xfec1939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e85fc │ │ │ │ - bl 0x3c59f0 │ │ │ │ + bl 0x3e85d4 │ │ │ │ + bl 0x3c59c8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e65f8 │ │ │ │ + bl 0x3e65d0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x1c284c │ │ │ │ + bl 0x1c2824 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, lr, r9 │ │ │ │ + addeq sp, r5, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19424 │ │ │ │ + bl 0xfec193fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e865c │ │ │ │ - bl 0x3c5a50 │ │ │ │ + bl 0x3e8634 │ │ │ │ + bl 0x3c5a28 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6658 │ │ │ │ + bl 0x3e6630 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ - bl 0x1c28ac │ │ │ │ + bl 0x1c2884 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #568] @ 0x238 │ │ │ │ + stc2l 7, cr15, [r8, #568]! @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr r9 │ │ │ │ + addeq sp, r5, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19484 │ │ │ │ + bl 0xfec1945c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e86bc │ │ │ │ - bl 0x3c5ab0 │ │ │ │ + bl 0x3e8694 │ │ │ │ + bl 0x3c5a88 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e66b8 │ │ │ │ + bl 0x3e6690 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ - bl 0x1c290c │ │ │ │ + bl 0x1c28e4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #568]! @ 0x238 │ │ │ │ + ldc2 7, cr15, [r8, #568]! @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec194e4 │ │ │ │ + bl 0xfec194bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e871c │ │ │ │ - bl 0x3c5b10 │ │ │ │ + bl 0x3e86f4 │ │ │ │ + bl 0x3c5ae8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6718 │ │ │ │ + bl 0x3e66f0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c296c │ │ │ │ + bl 0x1c2944 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-568]! @ 0xfffffdc8 │ │ │ │ + stc2 7, cr15, [r8, #568] @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror r8 │ │ │ │ + addeq sp, r5, r6, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19544 │ │ │ │ + bl 0xfec1951c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e877c │ │ │ │ - bl 0x3c5b70 │ │ │ │ + bl 0x3e8754 │ │ │ │ + bl 0x3c5b48 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6778 │ │ │ │ + bl 0x3e6750 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ - bl 0x1c29cc │ │ │ │ + bl 0x1c29a4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-568] @ 0xfffffdc8 │ │ │ │ + ldc2l 7, cr15, [r8, #-568] @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl r8 │ │ │ │ + addeq sp, r5, r6, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec195a4 │ │ │ │ + bl 0xfec1957c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e87dc │ │ │ │ - bl 0x3c5bd0 │ │ │ │ + bl 0x3e87b4 │ │ │ │ + bl 0x3c5ba8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e67d8 │ │ │ │ + bl 0x3e67b0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x1c2a2c │ │ │ │ + bl 0x1c2a04 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-568] @ 0xfffffdc8 │ │ │ │ + stc2 7, cr15, [r8, #-568]! @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d7be │ │ │ │ + addeq sp, r5, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19604 │ │ │ │ + bl 0xfec195dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e883c │ │ │ │ - bl 0x3c5c30 │ │ │ │ + bl 0x3e8814 │ │ │ │ + bl 0x3c5c08 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6838 │ │ │ │ + bl 0x3e6810 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ - bl 0x1c2a8c │ │ │ │ + bl 0x1c2a64 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #568 @ 0x238 │ │ │ │ + ldc2l 7, cr15, [r8], #568 @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr r7 │ │ │ │ + addeq sp, r5, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19664 │ │ │ │ + bl 0xfec1963c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e889c │ │ │ │ - bl 0x3c5c90 │ │ │ │ + bl 0x3e8874 │ │ │ │ + bl 0x3c5c68 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6898 │ │ │ │ + bl 0x3e6870 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ - bl 0x1c2aec │ │ │ │ + bl 0x1c2ac4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #568 @ 0x238 │ │ │ │ + stc2l 7, cr15, [r8], {142} @ 0x8e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, r6, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec196c4 │ │ │ │ + bl 0xfec1969c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e88fc │ │ │ │ - bl 0x3c5cf0 │ │ │ │ + bl 0x3e88d4 │ │ │ │ + bl 0x3c5cc8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e68f8 │ │ │ │ + bl 0x3e68d0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c2b4c │ │ │ │ + bl 0x1c2b24 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {142} @ 0x8e │ │ │ │ + ldc2 7, cr15, [r8], {142} @ 0x8e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, lr, r6 │ │ │ │ + addeq sp, r5, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19724 │ │ │ │ + bl 0xfec196fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e895c │ │ │ │ - bl 0x3c5d50 │ │ │ │ + bl 0x3e8934 │ │ │ │ + bl 0x3c5d28 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6958 │ │ │ │ + bl 0x3e6930 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x1c2bac │ │ │ │ + bl 0x1c2b84 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrrc2 7, 8, pc, r4, cr14 @ │ │ │ │ + stc2l 7, cr15, [r8], #-568 @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr r6 │ │ │ │ + addeq sp, r5, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19784 │ │ │ │ + bl 0xfec1975c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e89bc │ │ │ │ - bl 0x3c5db0 │ │ │ │ + bl 0x3e8994 │ │ │ │ + bl 0x3c5d88 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e69b8 │ │ │ │ + bl 0x3e6990 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ - bl 0x1c2c0c │ │ │ │ + bl 0x1c2be4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #-568 @ 0xfffffdc8 │ │ │ │ + ldc2 7, cr15, [r8], #-568 @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec197e4 │ │ │ │ + bl 0xfec197bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8a1c │ │ │ │ - bl 0x3c5e10 │ │ │ │ + bl 0x3e89f4 │ │ │ │ + bl 0x3c5de8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6a18 │ │ │ │ + bl 0x3e69f0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1c2c6c │ │ │ │ + bl 0x1c2c44 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xffe00462 │ │ │ │ + stc2 7, cr15, [r8], {142} @ 0x8e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror r5 │ │ │ │ + addeq sp, r5, r6, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19844 │ │ │ │ + bl 0xfec1981c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8a7c │ │ │ │ - bl 0x3c5e70 │ │ │ │ + bl 0x3e8a54 │ │ │ │ + bl 0x3c5e48 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6a78 │ │ │ │ + bl 0x3e6a50 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ - bl 0x1c2ccc │ │ │ │ + bl 0x1c2ca4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff2004c2 │ │ │ │ + blx 0xff70049a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl r5 │ │ │ │ + addeq sp, r5, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec198a4 │ │ │ │ + bl 0xfec1987c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8adc │ │ │ │ - bl 0x3c5ed0 │ │ │ │ + bl 0x3e8ab4 │ │ │ │ + bl 0x3c5ea8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6ad8 │ │ │ │ + bl 0x3e6ab0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - bl 0x1c2d2c │ │ │ │ + bl 0x1c2d04 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe600522 │ │ │ │ + blx 0xfeb004fa │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d4be │ │ │ │ + addeq sp, r5, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19904 │ │ │ │ + bl 0xfec198dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8b3c │ │ │ │ - bl 0x3c5f30 │ │ │ │ + bl 0x3e8b14 │ │ │ │ + bl 0x3c5f08 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6b38 │ │ │ │ + bl 0x3e6b10 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ - bl 0x1c2d8c │ │ │ │ + bl 0x1c2d64 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x1a00582 │ │ │ │ + blx 0x1f0055a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr r4 │ │ │ │ + addeq sp, r5, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19964 │ │ │ │ + bl 0xfec1993c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8b9c │ │ │ │ - bl 0x3c5f90 │ │ │ │ + bl 0x3e8b74 │ │ │ │ + bl 0x3c5f68 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6b98 │ │ │ │ + bl 0x3e6b70 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ - bl 0x1c2dec │ │ │ │ + bl 0x1c2dc4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xe005e2 │ │ │ │ + blx 0x13005ba │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec199c4 │ │ │ │ + bl 0xfec1999c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8bfc │ │ │ │ - bl 0x3c5ff0 │ │ │ │ + bl 0x3e8bd4 │ │ │ │ + bl 0x3c5fc8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6bf8 │ │ │ │ + bl 0x3e6bd0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vmla.f d19, d0, d0[1] │ │ │ │ - bl 0x1c2e4c │ │ │ │ + bl 0x1c2e24 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x200642 │ │ │ │ + blx 0x70061a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, lr, r3 │ │ │ │ + addeq sp, r5, r6, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19a24 │ │ │ │ + bl 0xfec199fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8c5c │ │ │ │ - bl 0x3c6050 │ │ │ │ + bl 0x3e8c34 │ │ │ │ + bl 0x3c6028 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6c58 │ │ │ │ + bl 0x3e6c30 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ - bl 0x1c2eac │ │ │ │ + bl 0x1c2e84 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff6006a0 │ │ │ │ + blx 0xffb00678 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr r3 │ │ │ │ + addeq sp, r5, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19a84 │ │ │ │ + bl 0xfec19a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8cbc │ │ │ │ - bl 0x3c60b0 │ │ │ │ + bl 0x3e8c94 │ │ │ │ + bl 0x3c6088 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6cb8 │ │ │ │ + bl 0x3e6c90 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - bl 0x1c2f0c │ │ │ │ + bl 0x1c2ee4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfea00700 │ │ │ │ + blx 0xfef006d8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19ae4 │ │ │ │ + bl 0xfec19abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8d1c │ │ │ │ - bl 0x3c6110 │ │ │ │ + bl 0x3e8cf4 │ │ │ │ + bl 0x3c60e8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6d18 │ │ │ │ + bl 0x3e6cf0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ - bl 0x1c2f6c │ │ │ │ + bl 0x1c2f44 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x1e00760 │ │ │ │ + blx 0xfe300738 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, ror r2 │ │ │ │ + addeq sp, r5, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19b44 │ │ │ │ + bl 0xfec19b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8d7c │ │ │ │ - bl 0x3c6170 │ │ │ │ + bl 0x3e8d54 │ │ │ │ + bl 0x3c6148 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6d78 │ │ │ │ + bl 0x3e6d50 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ - bl 0x1c2fcc │ │ │ │ + bl 0x1c2fa4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x12007c0 │ │ │ │ + blx 0x1700798 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl r2 │ │ │ │ + addeq sp, r5, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19ba4 │ │ │ │ + bl 0xfec19b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8ddc │ │ │ │ - bl 0x3c61d0 │ │ │ │ + bl 0x3e8db4 │ │ │ │ + bl 0x3c61a8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6dd8 │ │ │ │ + bl 0x3e6db0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ - bl 0x1c302c │ │ │ │ + bl 0x1c3004 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x600820 │ │ │ │ + blx 0xb007f8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d1be │ │ │ │ + addeq sp, r5, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19c04 │ │ │ │ + bl 0xfec19bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8e3c │ │ │ │ - bl 0x3c6230 │ │ │ │ + bl 0x3e8e14 │ │ │ │ + bl 0x3c6208 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6e38 │ │ │ │ + bl 0x3e6e10 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ - bl 0x1c308c │ │ │ │ + bl 0x1c3064 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9e4f78e │ │ │ │ + @ instruction: 0xf9f8f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr r1 │ │ │ │ + addeq sp, r5, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19c64 │ │ │ │ + bl 0xfec19c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8e9c │ │ │ │ - bl 0x3c6290 │ │ │ │ + bl 0x3e8e74 │ │ │ │ + bl 0x3c6268 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6e98 │ │ │ │ + bl 0x3e6e70 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ - bl 0x1c30ec │ │ │ │ + bl 0x1c30c4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9b4f78e │ │ │ │ + @ instruction: 0xf9c8f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], lr │ │ │ │ + addeq sp, r5, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19cc4 │ │ │ │ + bl 0xfec19c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8efc │ │ │ │ - bl 0x3c62f0 │ │ │ │ + bl 0x3e8ed4 │ │ │ │ + bl 0x3c62c8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6ef8 │ │ │ │ + bl 0x3e6ed0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - bl 0x1c314c │ │ │ │ + bl 0x1c3124 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf984f78e │ │ │ │ + @ instruction: 0xf998f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, lr, r0 │ │ │ │ + addeq sp, r5, r6, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19d24 │ │ │ │ + bl 0xfec19cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8f5c │ │ │ │ - bl 0x3c6350 │ │ │ │ + bl 0x3e8f34 │ │ │ │ + bl 0x3c6328 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6f58 │ │ │ │ + bl 0x3e6f30 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vsra.s64 d17, d24, #64 │ │ │ │ - bl 0x1c31ac │ │ │ │ + bl 0x1c3184 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf954f78e │ │ │ │ + @ instruction: 0xf968f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsr r0 │ │ │ │ + addeq sp, r5, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19d84 │ │ │ │ + bl 0xfec19d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8fbc │ │ │ │ - bl 0x3c63b0 │ │ │ │ + bl 0x3e8f94 │ │ │ │ + bl 0x3c6388 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6fb8 │ │ │ │ + bl 0x3e6f90 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x1c320c │ │ │ │ + bl 0x1c31e4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf924f78e │ │ │ │ + @ instruction: 0xf938f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], lr │ │ │ │ + addeq sp, r5, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19de4 │ │ │ │ + bl 0xfec19dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e901c │ │ │ │ - bl 0x3c6410 │ │ │ │ + bl 0x3e8ff4 │ │ │ │ + bl 0x3c63e8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e7018 │ │ │ │ + bl 0x3e6ff0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ - bl 0x1c326c │ │ │ │ + bl 0x1c3244 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8f4f78e │ │ │ │ + @ instruction: 0xf908f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, lr, ror pc │ │ │ │ + addeq ip, r5, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19e44 │ │ │ │ + bl 0xfec19e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e907c │ │ │ │ - bl 0x3c6470 │ │ │ │ + bl 0x3e9054 │ │ │ │ + bl 0x3c6448 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e7078 │ │ │ │ + bl 0x3e7050 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ - bl 0x1c32cc │ │ │ │ + bl 0x1c32a4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8c4f78e │ │ │ │ + @ instruction: 0xf8d8f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, lr, lsl pc │ │ │ │ + addeq ip, r5, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ea4 │ │ │ │ + bl 0xfec19e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2cf0 │ │ │ │ + bl 0x3f2cc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb4d8 │ │ │ │ + bl 0x3cb4b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf898f78e │ │ │ │ + @ instruction: 0xf8acf78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #29 │ │ │ │ + addeq ip, r5, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19efc │ │ │ │ + bl 0xfec19ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2d48 │ │ │ │ + bl 0x3f2d20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb530 │ │ │ │ + bl 0x3cb508 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf86cf78e │ │ │ │ + @ instruction: 0xf880f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #28 │ │ │ │ + umulleq ip, r5, r0, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f54 │ │ │ │ + bl 0xfec19f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2da0 │ │ │ │ + bl 0x3f2d78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a8f244 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb588 │ │ │ │ + bl 0x3cb560 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf840f78e │ │ │ │ + @ instruction: 0xf854f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl lr │ │ │ │ + addeq ip, r5, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19fac │ │ │ │ + bl 0xfec19f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2df8 │ │ │ │ + bl 0x3f2dd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_fiq, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb5e0 │ │ │ │ + bl 0x3cb5b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf814f78e │ │ │ │ + @ instruction: 0xf828f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085cdb8 │ │ │ │ + addeq ip, r5, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a004 │ │ │ │ + bl 0xfec19fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2e50 │ │ │ │ + bl 0x3f2e28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b8f644 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb638 │ │ │ │ + bl 0x3cb610 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe8f78d │ │ │ │ + @ instruction: 0xfffcf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #26 │ │ │ │ + addeq ip, r5, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a05c │ │ │ │ + bl 0xfec1a034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2ea8 │ │ │ │ + bl 0x3f2e80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb690 │ │ │ │ + bl 0x3cb668 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffbcf78d │ │ │ │ + @ instruction: 0xffd0f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #26 │ │ │ │ + addeq ip, r5, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a0b4 │ │ │ │ + bl 0xfec1a08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2f00 │ │ │ │ + bl 0x3f2ed8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb6e8 │ │ │ │ + bl 0x3cb6c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff90f78d │ │ │ │ + @ instruction: 0xffa4f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085ccb0 │ │ │ │ + ldrdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a10c │ │ │ │ + bl 0xfec1a0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2f58 │ │ │ │ + bl 0x3f2f30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb740 │ │ │ │ + bl 0x3cb718 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff64f78d │ │ │ │ + @ instruction: 0xff78f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr ip │ │ │ │ + addeq ip, r5, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a164 │ │ │ │ + bl 0xfec1a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2fb0 │ │ │ │ + bl 0x3f2f88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb798 │ │ │ │ + bl 0x3cb770 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff38f78d │ │ │ │ + @ instruction: 0xff4cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #24 │ │ │ │ + addeq ip, r5, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a1bc │ │ │ │ + bl 0xfec1a194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3008 │ │ │ │ + bl 0x3f2fe0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb7f0 │ │ │ │ + bl 0x3cb7c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff0cf78d │ │ │ │ + @ instruction: 0xff20f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #23 │ │ │ │ + ldrdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a214 │ │ │ │ + bl 0xfec1a1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3060 │ │ │ │ + bl 0x3f3038 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrpl pc, r4, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb848 │ │ │ │ + bl 0x3cb820 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 15, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr fp │ │ │ │ + addeq ip, r5, r8, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a26c │ │ │ │ + bl 0xfec1a244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f30b8 │ │ │ │ + bl 0x3f3090 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb8a0 │ │ │ │ + bl 0x3cb878 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 11, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 7, 12, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2c4 │ │ │ │ + bl 0xfec1a29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3110 │ │ │ │ + bl 0x3f30e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb8f8 │ │ │ │ + bl 0x3cb8d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 7, 9, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #21 │ │ │ │ + addeq ip, r5, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a31c │ │ │ │ + bl 0xfec1a2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3168 │ │ │ │ + bl 0x3f3140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb950 │ │ │ │ + bl 0x3cb928 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 7, 7, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #20 │ │ │ │ + addeq ip, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a374 │ │ │ │ + bl 0xfec1a34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f31c0 │ │ │ │ + bl 0x3f3198 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb9a8 │ │ │ │ + bl 0x3cb980 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r8, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3cc │ │ │ │ + bl 0xfec1a3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3218 │ │ │ │ + bl 0x3f31f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cba00 │ │ │ │ + bl 0x3cb9d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r8, r9 │ │ │ │ + addeq ip, r5, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a424 │ │ │ │ + bl 0xfec1a3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3270 │ │ │ │ + bl 0x3f3248 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cba58 │ │ │ │ + bl 0x3cba30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #564] @ 0x234 │ │ │ │ + stc2l 7, cr15, [ip, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #18 │ │ │ │ + addeq ip, r5, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a47c │ │ │ │ + bl 0xfec1a454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f32c8 │ │ │ │ + bl 0x3f32a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b4f645 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbab0 │ │ │ │ + bl 0x3cba88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #564]! @ 0x234 │ │ │ │ + stc2l 7, cr15, [r0, #564] @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #17 │ │ │ │ + addeq ip, r5, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4d4 │ │ │ │ + bl 0xfec1a4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3320 │ │ │ │ + bl 0x3f32f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbb08 │ │ │ │ + bl 0x3cbae0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #564] @ 0x234 │ │ │ │ + ldc2 7, cr15, [r4, #564] @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r0, r8 │ │ │ │ + @ instruction: 0x0085c8b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a52c │ │ │ │ + bl 0xfec1a504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3378 │ │ │ │ + bl 0x3f3350 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbb60 │ │ │ │ + bl 0x3cbb38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr r8 │ │ │ │ + addeq ip, r5, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a584 │ │ │ │ + bl 0xfec1a55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f33d0 │ │ │ │ + bl 0x3f33a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbbb8 │ │ │ │ + bl 0x3cbb90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2 7, cr15, [ip, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #15 │ │ │ │ + addeq ip, r5, r8, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5dc │ │ │ │ + bl 0xfec1a5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3428 │ │ │ │ + bl 0x3f3400 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbc10 │ │ │ │ + bl 0x3cbbe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #564 @ 0x234 │ │ │ │ + ldc2 7, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #15 │ │ │ │ + @ instruction: 0x0085c7b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a634 │ │ │ │ + bl 0xfec1a60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3480 │ │ │ │ + bl 0x3f3458 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbc68 │ │ │ │ + bl 0x3cbc40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], {141} @ 0x8d │ │ │ │ + stc2l 7, cr15, [r4], #564 @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr r7 │ │ │ │ + addeq ip, r5, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a68c │ │ │ │ + bl 0xfec1a664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f34d8 │ │ │ │ + bl 0x3f34b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbcc0 │ │ │ │ + bl 0x3cbc98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #564 @ 0x234 │ │ │ │ + ldc2 7, cr15, [r8], #564 @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a6e4 │ │ │ │ + bl 0xfec1a6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3530 │ │ │ │ + bl 0x3f3508 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbd18 │ │ │ │ + bl 0x3cbcf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #-564 @ 0xfffffdcc │ │ │ │ + stc2 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #13 │ │ │ │ + addeq ip, r5, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a73c │ │ │ │ + bl 0xfec1a714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3588 │ │ │ │ + bl 0x3f3560 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbd70 │ │ │ │ + bl 0x3cbd48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 8, pc, ip, cr13 @ │ │ │ │ + stc2l 7, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #12 │ │ │ │ + addeq ip, r5, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a794 │ │ │ │ + bl 0xfec1a76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f35e0 │ │ │ │ + bl 0x3f35b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbdc8 │ │ │ │ + bl 0x3cbda0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ + ldc2 7, cr15, [r4], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r0 │ │ │ │ + strdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7ec │ │ │ │ + bl 0xfec1a7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3638 │ │ │ │ + bl 0x3f3610 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbe20 │ │ │ │ + bl 0x3cbdf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffe0145e │ │ │ │ + stc2 7, cr15, [r8], {141} @ 0x8d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror r5 │ │ │ │ + addeq ip, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a844 │ │ │ │ + bl 0xfec1a81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3690 │ │ │ │ + bl 0x3f3668 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbe78 │ │ │ │ + bl 0x3cbe50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3014b6 │ │ │ │ + blx 0xff80148e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #10 │ │ │ │ + addeq ip, r5, r8, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a89c │ │ │ │ + bl 0xfec1a874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f36e8 │ │ │ │ + bl 0x3f36c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbed0 │ │ │ │ + bl 0x3cbea8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe80150e │ │ │ │ + blx 0xfed014e6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #9 │ │ │ │ + strdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a8f4 │ │ │ │ + bl 0xfec1a8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3740 │ │ │ │ + bl 0x3f3718 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbf28 │ │ │ │ + bl 0x3cbf00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1d01566 │ │ │ │ + blx 0xfe20153e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror r4 │ │ │ │ + umulleq ip, r5, r8, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a94c │ │ │ │ + bl 0xfec1a924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3798 │ │ │ │ + bl 0x3f3770 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbf80 │ │ │ │ + bl 0x3cbf58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12015be │ │ │ │ + blx 0x1701596 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl r4 │ │ │ │ + addeq ip, r5, r0, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9a4 │ │ │ │ + bl 0xfec1a97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f37f0 │ │ │ │ + bl 0x3f37c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbfd8 │ │ │ │ + bl 0x3cbfb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x701616 │ │ │ │ + blx 0xc015ee │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #7 │ │ │ │ + addeq ip, r5, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9fc │ │ │ │ + bl 0xfec1a9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3848 │ │ │ │ + bl 0x3f3820 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc030 │ │ │ │ + bl 0x3cc008 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffc0166c │ │ │ │ + blx 0x101646 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #6 │ │ │ │ + umulleq ip, r5, r0, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa54 │ │ │ │ + bl 0xfec1aa2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f38a0 │ │ │ │ + bl 0x3f3878 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc088 │ │ │ │ + bl 0x3cc060 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1016c4 │ │ │ │ + blx 0xff60169c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl r3 │ │ │ │ + addeq ip, r5, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aaac │ │ │ │ + bl 0xfec1aa84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f38f8 │ │ │ │ + bl 0x3f38d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc0e0 │ │ │ │ + bl 0x3cc0b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe60171c │ │ │ │ + blx 0xfeb016f4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085c2b8 │ │ │ │ + addeq ip, r5, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab04 │ │ │ │ + bl 0xfec1aadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3950 │ │ │ │ + bl 0x3f3928 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc138 │ │ │ │ + bl 0x3cc110 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1b01774 │ │ │ │ + blx 0x200174c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #4 │ │ │ │ + addeq ip, r5, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab5c │ │ │ │ + bl 0xfec1ab34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f39a8 │ │ │ │ + bl 0x3f3980 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc190 │ │ │ │ + bl 0x3cc168 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10017cc │ │ │ │ + blx 0x15017a4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #4 │ │ │ │ + addeq ip, r5, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1abb4 │ │ │ │ + bl 0xfec1ab8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3a00 │ │ │ │ + bl 0x3f39d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc1e8 │ │ │ │ + bl 0x3cc1c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x501824 │ │ │ │ + blx 0xa017fc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085c1b0 │ │ │ │ + ldrdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac0c │ │ │ │ + bl 0xfec1abe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3a58 │ │ │ │ + bl 0x3f3a30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc240 │ │ │ │ + bl 0x3cc218 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e4f78d │ │ │ │ + @ instruction: 0xf9f8f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr r1 │ │ │ │ + addeq ip, r5, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac64 │ │ │ │ + bl 0xfec1ac3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ab0 │ │ │ │ + bl 0x3f3a88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc298 │ │ │ │ + bl 0x3cc270 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b8f78d │ │ │ │ + @ instruction: 0xf9ccf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #2 │ │ │ │ + addeq ip, r5, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1acbc │ │ │ │ + bl 0xfec1ac94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3b08 │ │ │ │ + bl 0x3f3ae0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc2f0 │ │ │ │ + bl 0x3cc2c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf98cf78d │ │ │ │ + @ instruction: 0xf9a0f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #1 │ │ │ │ + ldrdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad14 │ │ │ │ + bl 0xfec1acec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3b60 │ │ │ │ + bl 0x3f3b38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r4, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc348 │ │ │ │ + bl 0x3cc320 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf960f78d │ │ │ │ + @ instruction: 0xf974f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr r0 │ │ │ │ + addeq ip, r5, r8, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad6c │ │ │ │ + bl 0xfec1ad44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3bb8 │ │ │ │ + bl 0x3f3b90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc3a0 │ │ │ │ + bl 0x3cc378 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf934f78d │ │ │ │ + @ instruction: 0xf948f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r8 │ │ │ │ + addeq ip, r5, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1adc4 │ │ │ │ + bl 0xfec1ad9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3c10 │ │ │ │ + bl 0x3f3be8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f64c │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc3f8 │ │ │ │ + bl 0x3cc3d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf908f78d │ │ │ │ + @ instruction: 0xf91cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #31 │ │ │ │ + addeq fp, r5, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae1c │ │ │ │ + bl 0xfec1adf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3c68 │ │ │ │ + bl 0x3f3c40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc450 │ │ │ │ + bl 0x3cc428 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8dcf78d │ │ │ │ + @ instruction: 0xf8f0f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #30 │ │ │ │ + addeq fp, r5, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae74 │ │ │ │ + bl 0xfec1ae4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3cc0 │ │ │ │ + bl 0x3f3c98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc4a8 │ │ │ │ + bl 0x3cc480 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b0f78d │ │ │ │ + @ instruction: 0xf8c4f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r8, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aecc │ │ │ │ + bl 0xfec1aea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3d18 │ │ │ │ + bl 0x3f3cf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc500 │ │ │ │ + bl 0x3cc4d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf884f78d │ │ │ │ + @ instruction: 0xf898f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r8, lr │ │ │ │ + addeq fp, r5, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af24 │ │ │ │ + bl 0xfec1aefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3d70 │ │ │ │ + bl 0x3f3d48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc558 │ │ │ │ + bl 0x3cc530 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf858f78d │ │ │ │ + @ instruction: 0xf86cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #28 │ │ │ │ + addeq fp, r5, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af7c │ │ │ │ + bl 0xfec1af54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3dc8 │ │ │ │ + bl 0x3f3da0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc5b0 │ │ │ │ + bl 0x3cc588 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf82cf78d │ │ │ │ + @ instruction: 0xf840f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #27 │ │ │ │ + addeq fp, r5, r0, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1afd4 │ │ │ │ + bl 0xfec1afac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3e20 │ │ │ │ + bl 0x3f3df8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc608 │ │ │ │ + bl 0x3cc5e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf800f78d │ │ │ │ + @ instruction: 0xf814f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r0, sp │ │ │ │ + @ instruction: 0x0085bdb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b02c │ │ │ │ + bl 0xfec1b004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3e78 │ │ │ │ + bl 0x3f3e50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc660 │ │ │ │ + bl 0x3cc638 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd4f78c │ │ │ │ + @ instruction: 0xffe8f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr sp │ │ │ │ + addeq fp, r5, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b084 │ │ │ │ + bl 0xfec1b05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ed0 │ │ │ │ + bl 0x3f3ea8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc6b8 │ │ │ │ + bl 0x3cc690 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa8f78c │ │ │ │ + @ instruction: 0xffbcf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #25 │ │ │ │ + addeq fp, r5, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b0dc │ │ │ │ + bl 0xfec1b0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3f28 │ │ │ │ + bl 0x3f3f00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc710 │ │ │ │ + bl 0x3cc6e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff7cf78c │ │ │ │ + @ instruction: 0xff90f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #25 │ │ │ │ + @ instruction: 0x0085bcb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b134 │ │ │ │ + bl 0xfec1b10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3f80 │ │ │ │ + bl 0x3f3f58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc768 │ │ │ │ + bl 0x3cc740 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff50f78c │ │ │ │ + @ instruction: 0xff64f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr ip │ │ │ │ + addeq fp, r5, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b18c │ │ │ │ + bl 0xfec1b164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3fd8 │ │ │ │ + bl 0x3f3fb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc7c0 │ │ │ │ + bl 0x3cc798 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff24f78c │ │ │ │ + @ instruction: 0xff38f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b1e4 │ │ │ │ + bl 0xfec1b1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4030 │ │ │ │ + bl 0x3f4008 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc818 │ │ │ │ + bl 0x3cc7f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr8, cr12, {4} │ │ │ │ + @ instruction: 0xff0cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #23 │ │ │ │ + addeq fp, r5, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b23c │ │ │ │ + bl 0xfec1b214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4088 │ │ │ │ + bl 0x3f4060 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc870 │ │ │ │ + bl 0x3cc848 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr12, cr12, {4} │ │ │ │ + cdp2 7, 14, cr15, cr0, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #22 │ │ │ │ + addeq fp, r5, r0, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b294 │ │ │ │ + bl 0xfec1b26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f40e0 │ │ │ │ + bl 0x3f40b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc8c8 │ │ │ │ + bl 0x3cc8a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr0, cr12, {4} │ │ │ │ + cdp2 7, 11, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r0 │ │ │ │ + strdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b2ec │ │ │ │ + bl 0xfec1b2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4138 │ │ │ │ + bl 0x3f4110 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc920 │ │ │ │ + bl 0x3cc8f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr4, cr12, {4} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror sl │ │ │ │ + addeq fp, r5, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b344 │ │ │ │ + bl 0xfec1b31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4190 │ │ │ │ + bl 0x3f4168 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc978 │ │ │ │ + bl 0x3cc950 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #20 │ │ │ │ + addeq fp, r5, r8, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b39c │ │ │ │ + bl 0xfec1b374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f41e8 │ │ │ │ + bl 0x3f41c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc9d0 │ │ │ │ + bl 0x3cc9a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr12, cr12, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #19 │ │ │ │ + strdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b3f4 │ │ │ │ + bl 0xfec1b3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4240 │ │ │ │ + bl 0x3f4218 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cca28 │ │ │ │ + bl 0x3cca00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #560]! @ 0x230 │ │ │ │ + cdp2 7, 0, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror r9 │ │ │ │ + umulleq fp, r5, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b44c │ │ │ │ + bl 0xfec1b424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4298 │ │ │ │ + bl 0x3f4270 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cca80 │ │ │ │ + bl 0x3cca58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #560] @ 0x230 │ │ │ │ + ldc2l 7, cr15, [r8, #560] @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl r9 │ │ │ │ + addeq fp, r5, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b4a4 │ │ │ │ + bl 0xfec1b47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f42f0 │ │ │ │ + bl 0x3f42c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccad8 │ │ │ │ + bl 0x3ccab0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #560] @ 0x230 │ │ │ │ + stc2 7, cr15, [ip, #560]! @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #17 │ │ │ │ + addeq fp, r5, r8, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b4fc │ │ │ │ + bl 0xfec1b4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4348 │ │ │ │ + bl 0x3f4320 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r0, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccb30 │ │ │ │ + bl 0x3ccb08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ + stc2 7, cr15, [r0, #560] @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #16 │ │ │ │ + umulleq fp, r5, r0, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b554 │ │ │ │ + bl 0xfec1b52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f43a0 │ │ │ │ + bl 0x3f4378 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccb88 │ │ │ │ + bl 0x3ccb60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ + ldc2l 7, cr15, [r4, #-560] @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl r8 │ │ │ │ + addeq fp, r5, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b5ac │ │ │ │ + bl 0xfec1b584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f43f8 │ │ │ │ + bl 0x3f43d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 96), ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccbe0 │ │ │ │ + bl 0x3ccbb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-560] @ 0xfffffdd0 │ │ │ │ + stc2 7, cr15, [r8, #-560]! @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085b7b8 │ │ │ │ + addeq fp, r5, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b604 │ │ │ │ + bl 0xfec1b5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4450 │ │ │ │ + bl 0x3f4428 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccc38 │ │ │ │ + bl 0x3ccc10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #560 @ 0x230 │ │ │ │ + ldc2l 7, cr15, [ip], #560 @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #14 │ │ │ │ + addeq fp, r5, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b65c │ │ │ │ + bl 0xfec1b634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f44a8 │ │ │ │ + bl 0x3f4480 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccc90 │ │ │ │ + bl 0x3ccc68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #560 @ 0x230 │ │ │ │ + ldc2l 7, cr15, [r0], {140} @ 0x8c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #14 │ │ │ │ + addeq fp, r5, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b6b4 │ │ │ │ + bl 0xfec1b68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4500 │ │ │ │ + bl 0x3f44d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccce8 │ │ │ │ + bl 0x3cccc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {140} @ 0x8c │ │ │ │ + stc2 7, cr15, [r4], #560 @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085b6b0 │ │ │ │ + ldrdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b70c │ │ │ │ + bl 0xfec1b6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4558 │ │ │ │ + bl 0x3f4530 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccd40 │ │ │ │ + bl 0x3ccd18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ + ldc2l 7, cr15, [r8], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr r6 │ │ │ │ + addeq fp, r5, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b764 │ │ │ │ + bl 0xfec1b73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f45b0 │ │ │ │ + bl 0x3f4588 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccd98 │ │ │ │ + bl 0x3ccd70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #-560 @ 0xfffffdd0 │ │ │ │ + mcrr2 7, 8, pc, ip, cr12 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #12 │ │ │ │ + addeq fp, r5, r8, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b7bc │ │ │ │ + bl 0xfec1b794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4608 │ │ │ │ + bl 0x3f45e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccdf0 │ │ │ │ + bl 0x3ccdc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {140} @ 0x8c │ │ │ │ + stc2 7, cr15, [r0], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #11 │ │ │ │ + ldrdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b814 │ │ │ │ + bl 0xfec1b7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4660 │ │ │ │ + bl 0x3f4638 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f64c │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cce48 │ │ │ │ + bl 0x3cce20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff902482 │ │ │ │ + blx 0xffe0245a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr r5 │ │ │ │ + addeq fp, r5, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b86c │ │ │ │ + bl 0xfec1b844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f46b8 │ │ │ │ + bl 0x3f4690 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccea0 │ │ │ │ + bl 0x3cce78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfee024da │ │ │ │ + blx 0xff3024b2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r0, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b8c4 │ │ │ │ + bl 0xfec1b89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4710 │ │ │ │ + bl 0x3f46e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscc pc, ip, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccef8 │ │ │ │ + bl 0x3cced0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe302532 │ │ │ │ + blx 0xfe80250a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #9 │ │ │ │ + addeq fp, r5, r8, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b91c │ │ │ │ + bl 0xfec1b8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4768 │ │ │ │ + bl 0x3f4740 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccf50 │ │ │ │ + bl 0x3ccf28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x180258a │ │ │ │ + blx 0x1d02562 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #8 │ │ │ │ + addeq fp, r5, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b974 │ │ │ │ + bl 0xfec1b94c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f47c0 │ │ │ │ + bl 0x3f4798 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccfa8 │ │ │ │ + bl 0x3ccf80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xd025e2 │ │ │ │ + blx 0x12025ba │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r8, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b9cc │ │ │ │ + bl 0xfec1b9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4818 │ │ │ │ + bl 0x3f47f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd000 │ │ │ │ + bl 0x3ccfd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x20263a │ │ │ │ + blx 0x702612 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r8, r3 │ │ │ │ + addeq fp, r5, r0, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba24 │ │ │ │ + bl 0xfec1b9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4870 │ │ │ │ + bl 0x3f4848 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd058 │ │ │ │ + bl 0x3cd030 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff702690 │ │ │ │ + blx 0xffc02668 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #6 │ │ │ │ + addeq fp, r5, r8, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba7c │ │ │ │ + bl 0xfec1ba54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f48c8 │ │ │ │ + bl 0x3f48a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd0b0 │ │ │ │ + bl 0x3cd088 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfec026e8 │ │ │ │ + blx 0xff1026c0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #5 │ │ │ │ + addeq fp, r5, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bad4 │ │ │ │ + bl 0xfec1baac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4920 │ │ │ │ + bl 0x3f48f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd108 │ │ │ │ + bl 0x3cd0e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe102740 │ │ │ │ + blx 0xfe602718 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r0, r2 │ │ │ │ + @ instruction: 0x0085b2b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb2c │ │ │ │ + bl 0xfec1bb04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4978 │ │ │ │ + bl 0x3f4950 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 96), lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd160 │ │ │ │ + bl 0x3cd138 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1602798 │ │ │ │ + blx 0x1b02770 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr r2 │ │ │ │ + addeq fp, r5, r0, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb84 │ │ │ │ + bl 0xfec1bb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f49d0 │ │ │ │ + bl 0x3f49a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd1b8 │ │ │ │ + bl 0x3cd190 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xb027f0 │ │ │ │ + blx 0x10027c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #3 │ │ │ │ + addeq fp, r5, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bbdc │ │ │ │ + bl 0xfec1bbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4a28 │ │ │ │ + bl 0x3f4a00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 104), lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd210 │ │ │ │ + bl 0x3cd1e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9fcf78c │ │ │ │ + blx 0x502820 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #3 │ │ │ │ + @ instruction: 0x0085b1b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc34 │ │ │ │ + bl 0xfec1bc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4a80 │ │ │ │ + bl 0x3f4a58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd268 │ │ │ │ + bl 0x3cd240 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d0f78c │ │ │ │ + @ instruction: 0xf9e4f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr r1 │ │ │ │ + addeq fp, r5, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc8c │ │ │ │ + bl 0xfec1bc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ad8 │ │ │ │ + bl 0x3f4ab0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd2c0 │ │ │ │ + bl 0x3cd298 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a4f78c │ │ │ │ + @ instruction: 0xf9b8f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r0, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bce4 │ │ │ │ + bl 0xfec1bcbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4b30 │ │ │ │ + bl 0x3f4b08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd318 │ │ │ │ + bl 0x3cd2f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf978f78c │ │ │ │ + @ instruction: 0xf98cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #1 │ │ │ │ + addeq fp, r5, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bd3c │ │ │ │ + bl 0xfec1bd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4b88 │ │ │ │ + bl 0x3f4b60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd370 │ │ │ │ + bl 0x3cd348 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf94cf78c │ │ │ │ + @ instruction: 0xf960f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #32 │ │ │ │ + addeq fp, r5, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bd94 │ │ │ │ + bl 0xfec1bd6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4be0 │ │ │ │ + bl 0x3f4bb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd3c8 │ │ │ │ + bl 0x3cd3a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf920f78c │ │ │ │ + @ instruction: 0xf934f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r0 │ │ │ │ + strdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bdec │ │ │ │ + bl 0xfec1bdc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4c38 │ │ │ │ + bl 0x3f4c10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd420 │ │ │ │ + bl 0x3cd3f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f4f78c │ │ │ │ + @ instruction: 0xf908f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror pc │ │ │ │ + addeq sl, r5, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1be44 │ │ │ │ + bl 0xfec1be1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4c90 │ │ │ │ + bl 0x3f4c68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd478 │ │ │ │ + bl 0x3cd450 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c8f78c │ │ │ │ + @ instruction: 0xf8dcf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #30 │ │ │ │ + addeq sl, r5, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1be9c │ │ │ │ + bl 0xfec1be74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ce8 │ │ │ │ + bl 0x3f4cc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd4d0 │ │ │ │ + bl 0x3cd4a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf89cf78c │ │ │ │ + @ instruction: 0xf8b0f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #29 │ │ │ │ + strdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bef4 │ │ │ │ + bl 0xfec1becc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4d40 │ │ │ │ + bl 0x3f4d18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd528 │ │ │ │ + bl 0x3cd500 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf870f78c │ │ │ │ + @ instruction: 0xf884f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror lr │ │ │ │ + umulleq sl, r5, r8, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bf4c │ │ │ │ + bl 0xfec1bf24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4d98 │ │ │ │ + bl 0x3f4d70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r0, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd580 │ │ │ │ + bl 0x3cd558 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf844f78c │ │ │ │ + @ instruction: 0xf858f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl lr │ │ │ │ + addeq sl, r5, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bfa4 │ │ │ │ + bl 0xfec1bf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4df0 │ │ │ │ + bl 0x3f4dc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd5d8 │ │ │ │ + bl 0x3cd5b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf818f78c │ │ │ │ + @ instruction: 0xf82cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #27 │ │ │ │ + addeq sl, r5, r8, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bffc │ │ │ │ + bl 0xfec1bfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4e48 │ │ │ │ + bl 0x3f4e20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd630 │ │ │ │ + bl 0x3cd608 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffecf78b │ │ │ │ + @ instruction: 0xf800f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #26 │ │ │ │ + umulleq sl, r5, r0, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c054 │ │ │ │ + bl 0xfec1c02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ea0 │ │ │ │ + bl 0x3f4e78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd688 │ │ │ │ + bl 0x3cd660 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc0f78b │ │ │ │ + @ instruction: 0xffd4f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl sp │ │ │ │ + addeq sl, r5, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c0ac │ │ │ │ + bl 0xfec1c084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ef8 │ │ │ │ + bl 0x3f4ed0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd6e0 │ │ │ │ + bl 0x3cd6b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff94f78b │ │ │ │ + @ instruction: 0xffa8f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085acb8 │ │ │ │ + addeq sl, r5, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c104 │ │ │ │ + bl 0xfec1c0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4f50 │ │ │ │ + bl 0x3f4f28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd738 │ │ │ │ + bl 0x3cd710 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff68f78b │ │ │ │ + @ instruction: 0xff7cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #24 │ │ │ │ + addeq sl, r5, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c15c │ │ │ │ + bl 0xfec1c134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4fa8 │ │ │ │ + bl 0x3f4f80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b8f64e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd790 │ │ │ │ + bl 0x3cd768 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff3cf78b │ │ │ │ + @ instruction: 0xff50f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #24 │ │ │ │ + addeq sl, r5, r0, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c1b4 │ │ │ │ + bl 0xfec1c18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5000 │ │ │ │ + bl 0x3f4fd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd7e8 │ │ │ │ + bl 0x3cd7c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff10f78b │ │ │ │ + @ instruction: 0xff24f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085abb0 │ │ │ │ + ldrdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c20c │ │ │ │ + bl 0xfec1c1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5058 │ │ │ │ + bl 0x3f5030 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd840 │ │ │ │ + bl 0x3cd818 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 7, 15, cr15, cr8, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr fp │ │ │ │ + addeq sl, r5, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c264 │ │ │ │ + bl 0xfec1c23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f50b0 │ │ │ │ + bl 0x3f5088 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd898 │ │ │ │ + bl 0x3cd870 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 11, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #22 │ │ │ │ + addeq sl, r5, r8, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c2bc │ │ │ │ + bl 0xfec1c294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5108 │ │ │ │ + bl 0x3f50e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd8f0 │ │ │ │ + bl 0x3cd8c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr12, cr11, {4} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #21 │ │ │ │ + ldrdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c314 │ │ │ │ + bl 0xfec1c2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5160 │ │ │ │ + bl 0x3f5138 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd948 │ │ │ │ + bl 0x3cd920 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr0, cr11, {4} │ │ │ │ + cdp2 7, 7, cr15, cr4, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr sl │ │ │ │ + addeq sl, r5, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c36c │ │ │ │ + bl 0xfec1c344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f51b8 │ │ │ │ + bl 0x3f5190 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd9a0 │ │ │ │ + bl 0x3cd978 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r0, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c3c4 │ │ │ │ + bl 0xfec1c39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5210 │ │ │ │ + bl 0x3f51e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcs pc, lr, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd9f8 │ │ │ │ + bl 0x3cd9d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #19 │ │ │ │ + addeq sl, r5, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c41c │ │ │ │ + bl 0xfec1c3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5268 │ │ │ │ + bl 0x3f5240 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_usr, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cda50 │ │ │ │ + bl 0x3cda28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #556] @ 0x22c │ │ │ │ + ldc2l 7, cr15, [r0, #556]! @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #18 │ │ │ │ + addeq sl, r5, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c474 │ │ │ │ + bl 0xfec1c44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f52c0 │ │ │ │ + bl 0x3f5298 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdaa8 │ │ │ │ + bl 0x3cda80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #556]! @ 0x22c │ │ │ │ + stc2l 7, cr15, [r4, #556] @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c4cc │ │ │ │ + bl 0xfec1c4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5318 │ │ │ │ + bl 0x3f52f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdb00 │ │ │ │ + bl 0x3cdad8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #556] @ 0x22c │ │ │ │ + ldc2 7, cr15, [r8, #556] @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r8, r8 │ │ │ │ + addeq sl, r5, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c524 │ │ │ │ + bl 0xfec1c4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5370 │ │ │ │ + bl 0x3f5348 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdb58 │ │ │ │ + bl 0x3cdb30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-556] @ 0xfffffdd4 │ │ │ │ + stc2l 7, cr15, [ip, #-556]! @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #16 │ │ │ │ + addeq sl, r5, r8, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c57c │ │ │ │ + bl 0xfec1c554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f53c8 │ │ │ │ + bl 0x3f53a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdbb0 │ │ │ │ + bl 0x3cdb88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-556]! @ 0xfffffdd4 │ │ │ │ + stc2l 7, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #15 │ │ │ │ + addeq sl, r5, r0, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c5d4 │ │ │ │ + bl 0xfec1c5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5420 │ │ │ │ + bl 0x3f53f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdc08 │ │ │ │ + bl 0x3cdbe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [r4, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r0, r7 │ │ │ │ + @ instruction: 0x0085a7b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c62c │ │ │ │ + bl 0xfec1c604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5478 │ │ │ │ + bl 0x3f5450 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdc60 │ │ │ │ + bl 0x3cdc38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], {139} @ 0x8b │ │ │ │ + stc2l 7, cr15, [r8], #556 @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr r7 │ │ │ │ + addeq sl, r5, r0, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c684 │ │ │ │ + bl 0xfec1c65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f54d0 │ │ │ │ + bl 0x3f54a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdcb8 │ │ │ │ + bl 0x3cdc90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #556 @ 0x22c │ │ │ │ + ldc2 7, cr15, [ip], #556 @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #13 │ │ │ │ + addeq sl, r5, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c6dc │ │ │ │ + bl 0xfec1c6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5528 │ │ │ │ + bl 0x3f5500 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdd10 │ │ │ │ + bl 0x3cdce8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [r0], {139} @ 0x8b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #13 │ │ │ │ + @ instruction: 0x0085a6b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c734 │ │ │ │ + bl 0xfec1c70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5580 │ │ │ │ + bl 0x3f5558 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdd68 │ │ │ │ + bl 0x3cdd40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 8, pc, r0, cr11 @ │ │ │ │ + stc2l 7, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr r6 │ │ │ │ + addeq sl, r5, r8, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c78c │ │ │ │ + bl 0xfec1c764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f55d8 │ │ │ │ + bl 0x3f55b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cddc0 │ │ │ │ + bl 0x3cdd98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c7e4 │ │ │ │ + bl 0xfec1c7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5630 │ │ │ │ + bl 0x3f5608 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cde18 │ │ │ │ + bl 0x3cddf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfff0344e │ │ │ │ + stc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #11 │ │ │ │ + addeq sl, r5, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c83c │ │ │ │ + bl 0xfec1c814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5688 │ │ │ │ + bl 0x3f5660 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cde70 │ │ │ │ + bl 0x3cde48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4034a6 │ │ │ │ + blx 0xff90347e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #10 │ │ │ │ + addeq sl, r5, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c894 │ │ │ │ + bl 0xfec1c86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f56e0 │ │ │ │ + bl 0x3f56b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdec8 │ │ │ │ + bl 0x3cdea0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9034fe │ │ │ │ + blx 0xfee034d6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r0 │ │ │ │ + strdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c8ec │ │ │ │ + bl 0xfec1c8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5738 │ │ │ │ + bl 0x3f5710 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdf20 │ │ │ │ + bl 0x3cdef8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1e03556 │ │ │ │ + blx 0xfe30352e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror r4 │ │ │ │ + addeq sl, r5, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c944 │ │ │ │ + bl 0xfec1c91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5790 │ │ │ │ + bl 0x3f5768 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdf78 │ │ │ │ + bl 0x3cdf50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13035ae │ │ │ │ + blx 0x1803586 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #8 │ │ │ │ + addeq sl, r5, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c99c │ │ │ │ + bl 0xfec1c974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f57e8 │ │ │ │ + bl 0x3f57c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdfd0 │ │ │ │ + bl 0x3cdfa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x803606 │ │ │ │ + blx 0xd035de │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #7 │ │ │ │ + strdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c9f4 │ │ │ │ + bl 0xfec1c9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5840 │ │ │ │ + bl 0x3f5818 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a8f64e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce028 │ │ │ │ + bl 0x3ce000 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffd0365c │ │ │ │ + blx 0x203636 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror r3 │ │ │ │ + umulleq sl, r5, r8, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ca4c │ │ │ │ + bl 0xfec1ca24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5898 │ │ │ │ + bl 0x3f5870 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce080 │ │ │ │ + bl 0x3ce058 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2036b4 │ │ │ │ + blx 0xff70368c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl r3 │ │ │ │ + addeq sl, r5, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1caa4 │ │ │ │ + bl 0xfec1ca7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f58f0 │ │ │ │ + bl 0x3f58c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce0d8 │ │ │ │ + bl 0x3ce0b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe70370c │ │ │ │ + blx 0xfec036e4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #5 │ │ │ │ + addeq sl, r5, r8, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cafc │ │ │ │ + bl 0xfec1cad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5948 │ │ │ │ + bl 0x3f5920 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 108), r1 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce130 │ │ │ │ + bl 0x3ce108 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1c03764 │ │ │ │ + blx 0xfe10373c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #4 │ │ │ │ + umulleq sl, r5, r0, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cb54 │ │ │ │ + bl 0xfec1cb2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f59a0 │ │ │ │ + bl 0x3f5978 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r0, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce188 │ │ │ │ + bl 0x3ce160 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11037bc │ │ │ │ + blx 0x1603794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl r2 │ │ │ │ + addeq sl, r5, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cbac │ │ │ │ + bl 0xfec1cb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f59f8 │ │ │ │ + bl 0x3f59d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce1e0 │ │ │ │ + bl 0x3ce1b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x603814 │ │ │ │ + blx 0xb037ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085a1b8 │ │ │ │ + addeq sl, r5, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cc04 │ │ │ │ + bl 0xfec1cbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5a50 │ │ │ │ + bl 0x3f5a28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce238 │ │ │ │ + bl 0x3ce210 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e8f78b │ │ │ │ + @ instruction: 0xf9fcf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #2 │ │ │ │ + addeq sl, r5, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cc5c │ │ │ │ + bl 0xfec1cc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5aa8 │ │ │ │ + bl 0x3f5a80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce290 │ │ │ │ + bl 0x3ce268 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9bcf78b │ │ │ │ + @ instruction: 0xf9d0f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #2 │ │ │ │ + addeq sl, r5, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ccb4 │ │ │ │ + bl 0xfec1cc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5b00 │ │ │ │ + bl 0x3f5ad8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce2e8 │ │ │ │ + bl 0x3ce2c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf990f78b │ │ │ │ + @ instruction: 0xf9a4f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq sl, [r5], r0 │ │ │ │ + ldrdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cd0c │ │ │ │ + bl 0xfec1cce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5b58 │ │ │ │ + bl 0x3f5b30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce340 │ │ │ │ + bl 0x3ce318 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf964f78b │ │ │ │ + @ instruction: 0xf978f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr r0 │ │ │ │ + addeq sl, r5, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cd64 │ │ │ │ + bl 0xfec1cd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5bb0 │ │ │ │ + bl 0x3f5b88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce398 │ │ │ │ + bl 0x3ce370 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf938f78b │ │ │ │ + @ instruction: 0xf94cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0 │ │ │ │ + addeq sl, r5, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cdbc │ │ │ │ + bl 0xfec1cd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5c08 │ │ │ │ + bl 0x3f5be0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce3f0 │ │ │ │ + bl 0x3ce3c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf90cf78b │ │ │ │ + @ instruction: 0xf920f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #31 │ │ │ │ + ldrdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ce14 │ │ │ │ + bl 0xfec1cdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5c60 │ │ │ │ + bl 0x3f5c38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce448 │ │ │ │ + bl 0x3ce420 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e0f78b │ │ │ │ + @ instruction: 0xf8f4f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr pc │ │ │ │ + addeq r9, r5, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ce6c │ │ │ │ + bl 0xfec1ce44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5cb8 │ │ │ │ + bl 0x3f5c90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce4a0 │ │ │ │ + bl 0x3ce478 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b4f78b │ │ │ │ + @ instruction: 0xf8c8f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cec4 │ │ │ │ + bl 0xfec1ce9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5d10 │ │ │ │ + bl 0x3f5ce8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce4f8 │ │ │ │ + bl 0x3ce4d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf888f78b │ │ │ │ + @ instruction: 0xf89cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #29 │ │ │ │ + addeq r9, r5, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cf1c │ │ │ │ + bl 0xfec1cef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5d68 │ │ │ │ + bl 0x3f5d40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce550 │ │ │ │ + bl 0x3ce528 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf85cf78b │ │ │ │ + @ instruction: 0xf870f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #28 │ │ │ │ + addeq r9, r5, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cf74 │ │ │ │ + bl 0xfec1cf4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5dc0 │ │ │ │ + bl 0x3f5d98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce5a8 │ │ │ │ + bl 0x3ce580 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf830f78b │ │ │ │ + @ instruction: 0xf844f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r8, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cfcc │ │ │ │ + bl 0xfec1cfa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5e18 │ │ │ │ + bl 0x3f5df0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce600 │ │ │ │ + bl 0x3ce5d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf804f78b │ │ │ │ + @ instruction: 0xf818f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r8, sp │ │ │ │ + addeq r9, r5, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d024 │ │ │ │ + bl 0xfec1cffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5e70 │ │ │ │ + bl 0x3f5e48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce658 │ │ │ │ + bl 0x3ce630 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd8f78a │ │ │ │ + @ instruction: 0xffecf78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #26 │ │ │ │ + addeq r9, r5, r8, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d07c │ │ │ │ + bl 0xfec1d054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5ec8 │ │ │ │ + bl 0x3f5ea0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce6b0 │ │ │ │ + bl 0x3ce688 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffacf78a │ │ │ │ + @ instruction: 0xffc0f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #25 │ │ │ │ + addeq r9, r5, r0, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d0d4 │ │ │ │ + bl 0xfec1d0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5f20 │ │ │ │ + bl 0x3f5ef8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce708 │ │ │ │ + bl 0x3ce6e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff80f78a │ │ │ │ + @ instruction: 0xff94f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r0, ip │ │ │ │ + @ instruction: 0x00859cb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d12c │ │ │ │ + bl 0xfec1d104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5f78 │ │ │ │ + bl 0x3f5f50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41bcf64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce760 │ │ │ │ + bl 0x3ce738 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff54f78a │ │ │ │ + @ instruction: 0xff68f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr ip │ │ │ │ + addeq r9, r5, r0, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d184 │ │ │ │ + bl 0xfec1d15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5fd0 │ │ │ │ + bl 0x3f5fa8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce7b8 │ │ │ │ + bl 0x3ce790 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff28f78a │ │ │ │ + @ instruction: 0xff3cf78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #23 │ │ │ │ + addeq r9, r5, r8, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d1dc │ │ │ │ + bl 0xfec1d1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6028 │ │ │ │ + bl 0x3f6000 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce810 │ │ │ │ + bl 0x3ce7e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr12, cr10, {4} │ │ │ │ + @ instruction: 0xff10f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #23 │ │ │ │ + @ instruction: 0x00859bb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d234 │ │ │ │ + bl 0xfec1d20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6080 │ │ │ │ + bl 0x3f6058 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce868 │ │ │ │ + bl 0x3ce840 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr0, cr10, {4} │ │ │ │ + cdp2 7, 14, cr15, cr4, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr fp │ │ │ │ + addeq r9, r5, r8, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d28c │ │ │ │ + bl 0xfec1d264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f60d8 │ │ │ │ + bl 0x3f60b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce8c0 │ │ │ │ + bl 0x3ce898 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr4, cr10, {4} │ │ │ │ + cdp2 7, 11, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d2e4 │ │ │ │ + bl 0xfec1d2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6130 │ │ │ │ + bl 0x3f6108 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce918 │ │ │ │ + bl 0x3ce8f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr8, cr10, {4} │ │ │ │ + cdp2 7, 8, cr15, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #21 │ │ │ │ + addeq r9, r5, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d33c │ │ │ │ + bl 0xfec1d314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6188 │ │ │ │ + bl 0x3f6160 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce970 │ │ │ │ + bl 0x3ce948 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr12, cr10, {4} │ │ │ │ + cdp2 7, 6, cr15, cr0, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #20 │ │ │ │ + addeq r9, r5, r0, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d394 │ │ │ │ + bl 0xfec1d36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f61e0 │ │ │ │ + bl 0x3f61b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce9c8 │ │ │ │ + bl 0x3ce9a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr0, cr10, {4} │ │ │ │ + cdp2 7, 3, cr15, cr4, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r0 │ │ │ │ + strdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d3ec │ │ │ │ + bl 0xfec1d3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6238 │ │ │ │ + bl 0x3f6210 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cea20 │ │ │ │ + bl 0x3ce9f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #552]! @ 0x228 │ │ │ │ + cdp2 7, 0, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror r9 │ │ │ │ + addeq r9, r5, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d444 │ │ │ │ + bl 0xfec1d41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6290 │ │ │ │ + bl 0x3f6268 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cea78 │ │ │ │ + bl 0x3cea50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #552] @ 0x228 │ │ │ │ + ldc2l 7, cr15, [ip, #552] @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #18 │ │ │ │ + addeq r9, r5, r8, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d49c │ │ │ │ + bl 0xfec1d474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f62e8 │ │ │ │ + bl 0x3f62c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cead0 │ │ │ │ + bl 0x3ceaa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #552] @ 0x228 │ │ │ │ + ldc2 7, cr15, [r0, #552]! @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #17 │ │ │ │ + strdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d4f4 │ │ │ │ + bl 0xfec1d4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6340 │ │ │ │ + bl 0x3f6318 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceb28 │ │ │ │ + bl 0x3ceb00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2 7, cr15, [r4, #552] @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror r8 │ │ │ │ + umulleq r9, r5, r8, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d54c │ │ │ │ + bl 0xfec1d524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6398 │ │ │ │ + bl 0x3f6370 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceb80 │ │ │ │ + bl 0x3ceb58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-552] @ 0xfffffdd8 │ │ │ │ + ldc2l 7, cr15, [r8, #-552] @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl r8 │ │ │ │ + addeq r9, r5, r0, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d5a4 │ │ │ │ + bl 0xfec1d57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f63f0 │ │ │ │ + bl 0x3f63c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cebd8 │ │ │ │ + bl 0x3cebb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-552] @ 0xfffffdd8 │ │ │ │ + stc2 7, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #15 │ │ │ │ + addeq r9, r5, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d5fc │ │ │ │ + bl 0xfec1d5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6448 │ │ │ │ + bl 0x3f6420 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cec30 │ │ │ │ + bl 0x3cec08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #552 @ 0x228 │ │ │ │ + stc2 7, cr15, [r0, #-552] @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #14 │ │ │ │ + umulleq r9, r5, r0, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d654 │ │ │ │ + bl 0xfec1d62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f64a0 │ │ │ │ + bl 0x3f6478 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cec88 │ │ │ │ + bl 0x3cec60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], {138} @ 0x8a │ │ │ │ + ldc2l 7, cr15, [r4], {138} @ 0x8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl r7 │ │ │ │ + addeq r9, r5, r8, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d6ac │ │ │ │ + bl 0xfec1d684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f64f8 │ │ │ │ + bl 0x3f64d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cece0 │ │ │ │ + bl 0x3cecb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {138} @ 0x8a │ │ │ │ + stc2 7, cr15, [r8], #552 @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008596b8 │ │ │ │ + addeq r9, r5, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d704 │ │ │ │ + bl 0xfec1d6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6550 │ │ │ │ + bl 0x3f6528 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ced38 │ │ │ │ + bl 0x3ced10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #-552 @ 0xfffffdd8 │ │ │ │ + ldc2l 7, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #12 │ │ │ │ + addeq r9, r5, r8, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d75c │ │ │ │ + bl 0xfec1d734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f65a8 │ │ │ │ + bl 0x3f6580 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ced90 │ │ │ │ + bl 0x3ced68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ + mrrc2 7, 8, pc, r0, cr10 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #12 │ │ │ │ + addeq r9, r5, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d7b4 │ │ │ │ + bl 0xfec1d78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6600 │ │ │ │ + bl 0x3f65d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 104), r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cede8 │ │ │ │ + bl 0x3cedc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {138} @ 0x8a │ │ │ │ + stc2 7, cr15, [r4], #-552 @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008595b0 │ │ │ │ + ldrdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d80c │ │ │ │ + bl 0xfec1d7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6658 │ │ │ │ + bl 0x3f6630 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cee40 │ │ │ │ + bl 0x3cee18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffa04472 │ │ │ │ + blx 0xfff0444a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr r5 │ │ │ │ + addeq r9, r5, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d864 │ │ │ │ + bl 0xfec1d83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f66b0 │ │ │ │ + bl 0x3f6688 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cee98 │ │ │ │ + bl 0x3cee70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfef044ca │ │ │ │ + blx 0xff4044a2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #10 │ │ │ │ + addeq r9, r5, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d8bc │ │ │ │ + bl 0xfec1d894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf816f78a │ │ │ │ + @ instruction: 0xf82af78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fa4a0 │ │ │ │ + bls 0x1fa478 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe204532 │ │ │ │ + blx 0xfe70450a │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r4, r4 │ │ │ │ + @ instruction: 0x008594bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d928 │ │ │ │ + bl 0xfec1d900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffe0f789 │ │ │ │ + @ instruction: 0xfff4f789 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fa50c │ │ │ │ + bls 0x1fa4e4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x148459e │ │ │ │ + blx 0x1984576 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #8 │ │ │ │ + addeq r9, r5, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d994 │ │ │ │ + bl 0xfec1d96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca75c │ │ │ │ + blmi 0x4ca734 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d17, d16, d0[1] │ │ │ │ - bl 0x189a04 │ │ │ │ + bl 0x1899dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r9, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r9, [r5], r2 │ │ │ │ + strdeq r9, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d9e8 │ │ │ │ + bl 0xfec1d9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca7b0 │ │ │ │ + blmi 0x4ca788 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d18, d0, d0[2] │ │ │ │ - bl 0x189a58 │ │ │ │ + bl 0x189a30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, fp, asr #21 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, ror r3 │ │ │ │ + addeq r9, r5, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1da3c │ │ │ │ + bl 0xfec1da14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca804 │ │ │ │ + blmi 0x4ca7dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d18, d16, d0[3] │ │ │ │ - bl 0x189aac │ │ │ │ + bl 0x189a84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r1, lsr #21 │ │ │ │ + @ instruction: 0xb003fab5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, sl, lsr #6 │ │ │ │ + addeq r9, r5, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1da90 │ │ │ │ + bl 0xfec1da68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca858 │ │ │ │ + blmi 0x4ca830 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x189b00 │ │ │ │ + bl 0x189ad8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r7, ror sl @ │ │ │ │ + andlt pc, r3, fp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r9, [r5], r6 │ │ │ │ + strdeq r9, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dae4 │ │ │ │ + bl 0xfec1dabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca8ac │ │ │ │ + blmi 0x4ca884 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c03cd4 │ │ │ │ - bl 0x189b54 │ │ │ │ + bl 0x189b2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, asr #20 │ │ │ │ + andlt pc, r3, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r2, lsl #5 │ │ │ │ + addeq r9, r5, sl, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1db38 │ │ │ │ + bl 0xfec1db10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca900 │ │ │ │ + blmi 0x4ca8d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmov.i32 q10, #2303 @ 0x000008ff │ │ │ │ - bl 0x189ba8 │ │ │ │ + bl 0x189b80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r3, lsr #20 │ │ │ │ + andlt pc, r3, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, lsr #4 │ │ │ │ + addeq r9, r5, r6, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1db8c │ │ │ │ + bl 0xfec1db64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca954 │ │ │ │ + blmi 0x4ca92c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03c94 │ │ │ │ - bl 0x189bfc │ │ │ │ + bl 0x189bd4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, sp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r9, [r5], sl │ │ │ │ + addeq r9, r5, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dbe0 │ │ │ │ + bl 0xfec1dbb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca9a8 │ │ │ │ + blmi 0x4ca980 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 d20, #2303 @ 0x000008ff │ │ │ │ - bl 0x189c50 │ │ │ │ + bl 0x189c28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, pc, asr #19 │ │ │ │ + andlt pc, r3, r3, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r6, lsl #3 │ │ │ │ + addeq r9, r5, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dc34 │ │ │ │ + bl 0xfec1dc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca9fc │ │ │ │ + blmi 0x4ca9d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c04c9c │ │ │ │ - bl 0x189ca4 │ │ │ │ + bl 0x189c7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r5, lsr #19 │ │ │ │ + @ instruction: 0xb003f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r2, lsr r1 │ │ │ │ + addeq r9, r5, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dc88 │ │ │ │ + bl 0xfec1dc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caa50 │ │ │ │ + blmi 0x4caa28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x189cf8 │ │ │ │ + bl 0x189cd0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, fp, ror r9 @ │ │ │ │ + andlt pc, r3, pc, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r9, [r5], lr │ │ │ │ + addeq r9, r5, r6, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dcdc │ │ │ │ + bl 0xfec1dcb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caaa4 │ │ │ │ + blmi 0x4caa7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x189d4c │ │ │ │ + bl 0x189d24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r1, asr r9 @ │ │ │ │ + andlt pc, r3, r5, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, sl, lsl #1 │ │ │ │ + strheq r9, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dd30 │ │ │ │ + bl 0xfec1dd08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caaf8 │ │ │ │ + blmi 0x4caad0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 q11, d0, d24 │ │ │ │ - bl 0x189da0 │ │ │ │ + bl 0x189d78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r7, lsr #18 │ │ │ │ + andlt pc, r3, fp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r6, lsr r0 │ │ │ │ + addeq r9, r5, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dd84 │ │ │ │ + bl 0xfec1dd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cab4c │ │ │ │ + blmi 0x4cab24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 q11, d16, d28 │ │ │ │ - bl 0x189df4 │ │ │ │ + bl 0x189dcc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror #31 │ │ │ │ + addeq r9, r5, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ddd8 │ │ │ │ + bl 0xfec1ddb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caba0 │ │ │ │ + blmi 0x4cab78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ - bl 0x189e48 │ │ │ │ + bl 0x189e20 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl #31 │ │ │ │ + @ instruction: 0x00858fb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1de2c │ │ │ │ + bl 0xfec1de04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cabf4 │ │ │ │ + blmi 0x4cabcc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c07cb4 │ │ │ │ - bl 0x189e9c │ │ │ │ + bl 0x189e74 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r9, lsr #17 │ │ │ │ + @ instruction: 0xb003f8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr pc │ │ │ │ + addeq r8, r5, r2, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1de80 │ │ │ │ + bl 0xfec1de58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cac48 │ │ │ │ + blmi 0x4cac20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ - bl 0x189ef0 │ │ │ │ + bl 0x189ec8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, pc, ror r8 @ │ │ │ │ + mullt r3, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror #29 │ │ │ │ + addeq r8, r5, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ded4 │ │ │ │ + bl 0xfec1deac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cac9c │ │ │ │ + blmi 0x4cac74 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c00cbc │ │ │ │ - bl 0x189f44 │ │ │ │ + bl 0x189f1c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r5, asr r8 @ │ │ │ │ + andlt pc, r3, r9, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, r2, lr │ │ │ │ + @ instruction: 0x00858eba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df28 │ │ │ │ + bl 0xfec1df00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cacf0 │ │ │ │ + blmi 0x4cacc8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d17, d0, d0[0] │ │ │ │ - bl 0x189f98 │ │ │ │ + bl 0x189f70 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, fp, lsr #16 │ │ │ │ + andlt pc, r3, pc, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsr lr │ │ │ │ + addeq r8, r5, r6, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df7c │ │ │ │ + bl 0xfec1df54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cad44 │ │ │ │ + blmi 0x4cad1c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x189fec │ │ │ │ + bl 0x189fc4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r1, lsl #16 │ │ │ │ + andlt pc, r3, r5, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, ror #27 │ │ │ │ + addeq r8, r5, r2, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dfd0 │ │ │ │ + bl 0xfec1dfa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cad98 │ │ │ │ + blmi 0x4cad70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c03c90 │ │ │ │ - bl 0x18a040 │ │ │ │ + bl 0x18a018 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, fp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, r6, sp │ │ │ │ + @ instruction: 0x00858dbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e024 │ │ │ │ + bl 0xfec1dffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cadec │ │ │ │ + blmi 0x4cadc4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmov.i32 d20, #1279 @ 0x000004ff │ │ │ │ - bl 0x18a094 │ │ │ │ + bl 0x18a06c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsr #31 │ │ │ │ + andlt pc, r3, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr #26 │ │ │ │ + addeq r8, r5, sl, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e078 │ │ │ │ + bl 0xfec1e050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cae40 │ │ │ │ + blmi 0x4cae18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c04c98 │ │ │ │ - bl 0x18a0e8 │ │ │ │ + bl 0x18a0c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsl #31 │ │ │ │ + mullt r3, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror #25 │ │ │ │ + addeq r8, r5, r6, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0cc │ │ │ │ + bl 0xfec1e0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cae94 │ │ │ │ + blmi 0x4cae6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ - bl 0x18a13c │ │ │ │ + bl 0x18a114 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, asr pc @ │ │ │ │ + andlt pc, r3, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, sl, ip │ │ │ │ + addeq r8, r5, r2, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e120 │ │ │ │ + bl 0xfec1e0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caee8 │ │ │ │ + blmi 0x4caec0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x18a190 │ │ │ │ + bl 0x18a168 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsr #30 │ │ │ │ + andlt pc, r3, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr #24 │ │ │ │ + addeq r8, r5, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e174 │ │ │ │ + bl 0xfec1e14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caf3c │ │ │ │ + blmi 0x4caf14 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c04cdc │ │ │ │ - bl 0x18a1e4 │ │ │ │ + bl 0x18a1bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, lsl #30 │ │ │ │ + andlt pc, r3, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], r2 │ │ │ │ + addeq r8, r5, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1c8 │ │ │ │ + bl 0xfec1e1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caf90 │ │ │ │ + blmi 0x4caf68 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d21, d0, d0[4] │ │ │ │ - bl 0x18a238 │ │ │ │ + bl 0x18a210 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, lr, fp │ │ │ │ + addeq r8, r5, r6, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e21c │ │ │ │ + bl 0xfec1e1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cafe4 │ │ │ │ + blmi 0x4cafbc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d21, d16, d0[5] │ │ │ │ - bl 0x18a28c │ │ │ │ + bl 0x18a264 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003feb1 │ │ │ │ + andlt pc, r3, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr #22 │ │ │ │ + addeq r8, r5, r2, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e270 │ │ │ │ + bl 0xfec1e248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb038 │ │ │ │ + blmi 0x4cb010 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d22, d0, d0[6] │ │ │ │ - bl 0x18a2e0 │ │ │ │ + bl 0x18a2b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, lsl #29 │ │ │ │ + mullt r3, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], r6 │ │ │ │ + addeq r8, r5, lr, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2c4 │ │ │ │ + bl 0xfec1e29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb08c │ │ │ │ + blmi 0x4cb064 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d22, d16, d0[7] │ │ │ │ - bl 0x18a334 │ │ │ │ + bl 0x18a30c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, asr lr @ │ │ │ │ + andlt pc, r3, r1, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr #21 │ │ │ │ + addeq r8, r5, sl, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e318 │ │ │ │ + bl 0xfec1e2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb0e0 │ │ │ │ + blmi 0x4cb0b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18a388 │ │ │ │ + bl 0x18a360 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsr lr @ │ │ │ │ + andlt pc, r3, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr #20 │ │ │ │ + addeq r8, r5, r6, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e36c │ │ │ │ + bl 0xfec1e344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb134 │ │ │ │ + blmi 0x4cb10c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c07cf4 │ │ │ │ - bl 0x18a3dc │ │ │ │ + bl 0x18a3b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, lsl #28 │ │ │ │ + andlt pc, r3, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], sl │ │ │ │ + addeq r8, r5, r2, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3c0 │ │ │ │ + bl 0xfec1e398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb188 │ │ │ │ + blmi 0x4cb160 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ - bl 0x18a430 │ │ │ │ + bl 0x18a408 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr #19 │ │ │ │ + addeq r8, r5, lr, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e414 │ │ │ │ + bl 0xfec1e3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb1dc │ │ │ │ + blmi 0x4cb1b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c00cfc │ │ │ │ - bl 0x18a484 │ │ │ │ + bl 0x18a45c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003fdb5 │ │ │ │ + andlt pc, r3, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr r9 │ │ │ │ + addeq r8, r5, sl, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e468 │ │ │ │ + bl 0xfec1e440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb230 │ │ │ │ + blmi 0x4cb208 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x18a4d8 │ │ │ │ + bl 0x18a4b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsl #27 │ │ │ │ + mullt r3, pc, sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], lr │ │ │ │ + addeq r8, r5, r6, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e4bc │ │ │ │ + bl 0xfec1e494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb284 │ │ │ │ + blmi 0x4cb25c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 q9, d0, d4 │ │ │ │ - bl 0x18a52c │ │ │ │ + bl 0x18a504 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, ror #26 │ │ │ │ + andlt pc, r3, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr #17 │ │ │ │ + ldrdeq r8, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e510 │ │ │ │ + bl 0xfec1e4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb2d8 │ │ │ │ + blmi 0x4cb2b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 q9, d16, d8 │ │ │ │ - bl 0x18a580 │ │ │ │ + bl 0x18a558 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, lsr sp @ │ │ │ │ + andlt pc, r3, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr r8 │ │ │ │ + addeq r8, r5, lr, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e564 │ │ │ │ + bl 0xfec1e53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb32c │ │ │ │ + blmi 0x4cb304 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ - bl 0x18a5d4 │ │ │ │ + bl 0x18a5ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsl #26 │ │ │ │ + andlt pc, r3, r1, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl #16 │ │ │ │ + addeq r8, r5, sl, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5b8 │ │ │ │ + bl 0xfec1e590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb380 │ │ │ │ + blmi 0x4cb358 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ - bl 0x18a628 │ │ │ │ + bl 0x18a600 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, ror #25 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsr #15 │ │ │ │ + ldrdeq r8, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e60c │ │ │ │ + bl 0xfec1e5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb3d4 │ │ │ │ + blmi 0x4cb3ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 q11, d16, d20 │ │ │ │ - bl 0x18a67c │ │ │ │ + bl 0x18a654 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003fcb9 │ │ │ │ + andlt pc, r3, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr r7 │ │ │ │ + addeq r8, r5, r2, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e660 │ │ │ │ + bl 0xfec1e638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb428 │ │ │ │ + blmi 0x4cb400 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ - bl 0x18a6d0 │ │ │ │ + bl 0x18a6a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsl #25 │ │ │ │ + andlt pc, r3, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl #14 │ │ │ │ + addeq r8, r5, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6b4 │ │ │ │ + bl 0xfec1e68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb47c │ │ │ │ + blmi 0x4cb454 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ - bl 0x18a724 │ │ │ │ + bl 0x18a6fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, ror #24 │ │ │ │ + andlt pc, r3, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008586b2 │ │ │ │ + ldrdeq r8, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e708 │ │ │ │ + bl 0xfec1e6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb4d0 │ │ │ │ + blmi 0x4cb4a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 q11, d0, d16 │ │ │ │ - bl 0x18a778 │ │ │ │ + bl 0x18a750 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsr ip @ │ │ │ │ + andlt pc, r3, pc, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr r6 │ │ │ │ + addeq r8, r5, r6, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e75c │ │ │ │ + bl 0xfec1e734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb524 │ │ │ │ + blmi 0x4cb4fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ - bl 0x18a7cc │ │ │ │ + bl 0x18a7a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsl ip @ │ │ │ │ + andlt pc, r3, r5, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl #12 │ │ │ │ + addeq r8, r5, r2, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e7b0 │ │ │ │ + bl 0xfec1e788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb578 │ │ │ │ + blmi 0x4cb550 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ - bl 0x18a820 │ │ │ │ + bl 0x18a7f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, ror #23 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008585b6 │ │ │ │ + ldrdeq r8, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e804 │ │ │ │ + bl 0xfec1e7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb5cc │ │ │ │ + blmi 0x4cb5a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ @ instruction: 0xf2c05c9c │ │ │ │ - bl 0x18a874 │ │ │ │ + bl 0x18a84c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003fbbd │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror #10 │ │ │ │ + addeq r8, r5, sl, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e858 │ │ │ │ + bl 0xfec1e830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb620 │ │ │ │ + blmi 0x4cb5f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ - bl 0x18a8c8 │ │ │ │ + bl 0x18a8a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, r3, fp │ │ │ │ + andlt pc, r3, r7, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl #10 │ │ │ │ + addeq r8, r5, r6, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e8ac │ │ │ │ + bl 0xfec1e884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb674 │ │ │ │ + blmi 0x4cb64c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ - bl 0x18a91c │ │ │ │ + bl 0x18a8f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, ror #22 │ │ │ │ + andlt pc, r3, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008584ba │ │ │ │ + addeq r8, r5, r2, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e900 │ │ │ │ + bl 0xfec1e8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb6c8 │ │ │ │ + blmi 0x4cb6a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ - bl 0x18a970 │ │ │ │ + bl 0x18a948 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsr fp @ │ │ │ │ + andlt pc, r3, r3, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror #8 │ │ │ │ + addeq r8, r5, lr, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e954 │ │ │ │ + bl 0xfec1e92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb71c │ │ │ │ + blmi 0x4cb6f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ - bl 0x18a9c4 │ │ │ │ + bl 0x18a99c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, lsl fp @ │ │ │ │ + andlt pc, r3, r9, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl r4 │ │ │ │ + addeq r8, r5, sl, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e9a8 │ │ │ │ + bl 0xfec1e980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb770 │ │ │ │ + blmi 0x4cb748 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ - bl 0x18aa18 │ │ │ │ + bl 0x18a9f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, ror #21 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008583be │ │ │ │ + addeq r8, r5, r6, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e9fc │ │ │ │ + bl 0xfec1e9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb7c4 │ │ │ │ + blmi 0x4cb79c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ - bl 0x18aa6c │ │ │ │ + bl 0x18aa44 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, asr #21 │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, ror #6 │ │ │ │ + umulleq r8, r5, r2, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ea50 │ │ │ │ + bl 0xfec1ea28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb818 │ │ │ │ + blmi 0x4cb7f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d17, d16, d0[3] │ │ │ │ - bl 0x18aac0 │ │ │ │ + bl 0x18aa98 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, r7, sl │ │ │ │ + andlt pc, r3, fp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl r3 │ │ │ │ + addeq r8, r5, lr, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eaa4 │ │ │ │ + bl 0xfec1ea7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb86c │ │ │ │ + blmi 0x4cb844 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ - bl 0x18ab14 │ │ │ │ + bl 0x18aaec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, ror #20 │ │ │ │ + andlt pc, r3, r1, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr #5 │ │ │ │ + addeq r8, r5, sl, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eaf8 │ │ │ │ + bl 0xfec1ead0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb8c0 │ │ │ │ + blmi 0x4cb898 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ - bl 0x18ab68 │ │ │ │ + bl 0x18ab40 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, asr #20 │ │ │ │ + andlt pc, r3, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror #4 │ │ │ │ + umulleq r8, r5, r6, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eb4c │ │ │ │ + bl 0xfec1eb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb914 │ │ │ │ + blmi 0x4cb8ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmov.i32 d19, #2303 @ 0x000008ff │ │ │ │ - bl 0x18abbc │ │ │ │ + bl 0x18ab94 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, lsl sl @ │ │ │ │ + andlt pc, r3, sp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl r2 │ │ │ │ + addeq r8, r5, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eba0 │ │ │ │ + bl 0xfec1eb78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb968 │ │ │ │ + blmi 0x4cb940 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c03c9c │ │ │ │ - bl 0x18ac10 │ │ │ │ + bl 0x18abe8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, ror #19 │ │ │ │ + andlt pc, r3, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr #3 │ │ │ │ + addeq r8, r5, lr, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ebf4 │ │ │ │ + bl 0xfec1ebcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb9bc │ │ │ │ + blmi 0x4cb994 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ - bl 0x18ac64 │ │ │ │ + bl 0x18ac3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, asr #19 │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror r1 │ │ │ │ + umulleq r8, r5, sl, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ec48 │ │ │ │ + bl 0xfec1ec20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cba10 │ │ │ │ + blmi 0x4cb9e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - bl 0x18acb8 │ │ │ │ + bl 0x18ac90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, fp, r9 │ │ │ │ + andlt pc, r3, pc, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl r1 │ │ │ │ + addeq r8, r5, r6, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ec9c │ │ │ │ + bl 0xfec1ec74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cba64 │ │ │ │ + blmi 0x4cba3c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ - bl 0x18ad0c │ │ │ │ + bl 0x18ace4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, ror r9 @ │ │ │ │ + andlt pc, r3, r5, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr #1 │ │ │ │ + strdeq r8, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ecf0 │ │ │ │ + bl 0xfec1ecc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbab8 │ │ │ │ + blmi 0x4cba90 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d16, d16, d0[1] │ │ │ │ - bl 0x18ad60 │ │ │ │ + bl 0x18ad38 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, asr #18 │ │ │ │ + andlt pc, r3, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror r0 │ │ │ │ + umulleq r8, r5, lr, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ed44 │ │ │ │ + bl 0xfec1ed1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbb0c │ │ │ │ + blmi 0x4cbae4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 d23, #2303 @ 0x000008ff │ │ │ │ - bl 0x18adb4 │ │ │ │ + bl 0x18ad8c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsl r9 @ │ │ │ │ + andlt pc, r3, r1, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr #32 │ │ │ │ + addeq r8, r5, sl, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ed98 │ │ │ │ + bl 0xfec1ed70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbb60 │ │ │ │ + blmi 0x4cbb38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c07cbc │ │ │ │ - bl 0x18ae08 │ │ │ │ + bl 0x18ade0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r7, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr #31 │ │ │ │ + strdeq r7, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1edec │ │ │ │ + bl 0xfec1edc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbbb4 │ │ │ │ + blmi 0x4cbb8c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d0, d8 │ │ │ │ - bl 0x18ae5c │ │ │ │ + bl 0x18ae34 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, asr #17 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror pc │ │ │ │ + addeq r7, r5, r2, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ee40 │ │ │ │ + bl 0xfec1ee18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbc08 │ │ │ │ + blmi 0x4cbbe0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d16, d12 │ │ │ │ - bl 0x18aeb0 │ │ │ │ + bl 0x18ae88 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, pc, r8 @ │ │ │ │ + @ instruction: 0xb003f8b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr #30 │ │ │ │ + addeq r7, r5, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ee94 │ │ │ │ + bl 0xfec1ee6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbc5c │ │ │ │ + blmi 0x4cbc34 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d17, d0, d0[2] │ │ │ │ - bl 0x18af04 │ │ │ │ + bl 0x18aedc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, ror r8 @ │ │ │ │ + andlt pc, r3, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], r2 │ │ │ │ + strdeq r7, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eee8 │ │ │ │ + bl 0xfec1eec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbcb0 │ │ │ │ + blmi 0x4cbc88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q10, d0, d16 │ │ │ │ - bl 0x18af58 │ │ │ │ + bl 0x18af30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, asr #16 │ │ │ │ + andlt pc, r3, pc, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, ror lr │ │ │ │ + addeq r7, r5, r6, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ef3c │ │ │ │ + bl 0xfec1ef14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbd04 │ │ │ │ + blmi 0x4cbcdc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q10, d16, d20 │ │ │ │ - bl 0x18afac │ │ │ │ + bl 0x18af84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsr #16 │ │ │ │ + andlt pc, r3, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsr #28 │ │ │ │ + addeq r7, r5, r2, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ef90 │ │ │ │ + bl 0xfec1ef68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbd58 │ │ │ │ + blmi 0x4cbd30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmov.i32 d18, #255 @ 0x000000ff │ │ │ │ - bl 0x18b000 │ │ │ │ + bl 0x18afd8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + andlt pc, r3, fp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], r6 │ │ │ │ + strdeq r7, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1efe4 │ │ │ │ + bl 0xfec1efbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbdac │ │ │ │ + blmi 0x4cbd84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c02c94 │ │ │ │ - bl 0x18b054 │ │ │ │ + bl 0x18b02c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, asr #31 │ │ │ │ + andlt pc, r3, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsl #27 │ │ │ │ + addeq r7, r5, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f038 │ │ │ │ + bl 0xfec1f010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbe00 │ │ │ │ + blmi 0x4cbdd8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - bl 0x18b0a8 │ │ │ │ + bl 0x18b080 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsr #31 │ │ │ │ + @ instruction: 0xb003ffb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr #26 │ │ │ │ + addeq r7, r5, r6, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f08c │ │ │ │ + bl 0xfec1f064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbe54 │ │ │ │ + blmi 0x4cbe2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ - bl 0x18b0fc │ │ │ │ + bl 0x18b0d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, ror pc @ │ │ │ │ + andlt pc, r3, sp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], sl │ │ │ │ + addeq r7, r5, r2, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f0e0 │ │ │ │ + bl 0xfec1f0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbea8 │ │ │ │ + blmi 0x4cbe80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ - bl 0x18b150 │ │ │ │ + bl 0x18b128 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, asr #30 │ │ │ │ + andlt pc, r3, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl #25 │ │ │ │ + addeq r7, r5, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f134 │ │ │ │ + bl 0xfec1f10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbefc │ │ │ │ + blmi 0x4cbed4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d16, d0, d0[0] │ │ │ │ - bl 0x18b1a4 │ │ │ │ + bl 0x18b17c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsr #30 │ │ │ │ + andlt pc, r3, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsr ip │ │ │ │ + addeq r7, r5, sl, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f188 │ │ │ │ + bl 0xfec1f160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbf50 │ │ │ │ + blmi 0x4cbf28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ - bl 0x18b1f8 │ │ │ │ + bl 0x18b1d0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], lr │ │ │ │ + addeq r7, r5, r6, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f1dc │ │ │ │ + bl 0xfec1f1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbfa4 │ │ │ │ + blmi 0x4cbf7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c06cb4 │ │ │ │ - bl 0x18b24c │ │ │ │ + bl 0x18b224 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r5, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl #23 │ │ │ │ + @ instruction: 0x00857bb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f230 │ │ │ │ + bl 0xfec1f208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbff8 │ │ │ │ + blmi 0x4cbfd0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q8, d0, d0 │ │ │ │ - bl 0x18b2a0 │ │ │ │ + bl 0x18b278 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsr #29 │ │ │ │ + @ instruction: 0xb003febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr fp │ │ │ │ + addeq r7, r5, lr, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f284 │ │ │ │ + bl 0xfec1f25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc04c │ │ │ │ + blmi 0x4cc024 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q8, d16, d4 │ │ │ │ - bl 0x18b2f4 │ │ │ │ + bl 0x18b2cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, ror lr @ │ │ │ │ + mullt r3, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror #21 │ │ │ │ + addeq r7, r5, sl, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f2d8 │ │ │ │ + bl 0xfec1f2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc0a0 │ │ │ │ + blmi 0x4cc078 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ - bl 0x18b344 │ │ │ │ + bl 0x18b31c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, asr lr @ │ │ │ │ + andlt pc, r3, r7, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl #21 │ │ │ │ + @ instruction: 0x00857ab6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f32c │ │ │ │ + bl 0xfec1f304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc0f4 │ │ │ │ + blmi 0x4cc0cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cb8 │ │ │ │ - bl 0x18b398 │ │ │ │ + bl 0x18b370 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsr #28 │ │ │ │ + andlt pc, r3, sp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsr sl │ │ │ │ + addeq r7, r5, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f380 │ │ │ │ + bl 0xfec1f358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc148 │ │ │ │ + blmi 0x4cc120 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18b3ec │ │ │ │ + bl 0x18b3c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, r3, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror #19 │ │ │ │ + addeq r7, r5, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f3d4 │ │ │ │ + bl 0xfec1f3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc19c │ │ │ │ + blmi 0x4cc174 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c07cf4 │ │ │ │ - bl 0x18b440 │ │ │ │ + bl 0x18b418 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r9, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, r2, r9 │ │ │ │ + @ instruction: 0x008579ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f428 │ │ │ │ + bl 0xfec1f400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc1f0 │ │ │ │ + blmi 0x4cc1c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b494 │ │ │ │ + bl 0x18b46c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, lsr #27 │ │ │ │ + @ instruction: 0xb003fdbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr r9 │ │ │ │ + addeq r7, r5, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f47c │ │ │ │ + bl 0xfec1f454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc244 │ │ │ │ + blmi 0x4cc21c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18b4e8 │ │ │ │ + bl 0x18b4c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsl #27 │ │ │ │ + mullt r3, r5, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror #17 │ │ │ │ + addeq r7, r5, r2, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f4d0 │ │ │ │ + bl 0xfec1f4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc298 │ │ │ │ + blmi 0x4cc270 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18b53c │ │ │ │ + bl 0x18b514 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, asr sp @ │ │ │ │ + andlt pc, r3, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, r6, r8 │ │ │ │ + @ instruction: 0x008578be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f524 │ │ │ │ + bl 0xfec1f4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc2ec │ │ │ │ + blmi 0x4cc2c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d21, d16, d0[5] │ │ │ │ - bl 0x18b590 │ │ │ │ + bl 0x18b568 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsr #26 │ │ │ │ + andlt pc, r3, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr #16 │ │ │ │ + addeq r7, r5, sl, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f578 │ │ │ │ + bl 0xfec1f550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc340 │ │ │ │ + blmi 0x4cc318 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d22, d0, d0[6] │ │ │ │ - bl 0x18b5e4 │ │ │ │ + bl 0x18b5bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsl #26 │ │ │ │ + andlt pc, r3, r7, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, ror #15 │ │ │ │ + addeq r7, r5, r6, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f5cc │ │ │ │ + bl 0xfec1f5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc394 │ │ │ │ + blmi 0x4cc36c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d22, d16, d0[7] │ │ │ │ - bl 0x18b638 │ │ │ │ + bl 0x18b610 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, sp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, sl, r7 │ │ │ │ + addeq r7, r5, r2, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f620 │ │ │ │ + bl 0xfec1f5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc3e8 │ │ │ │ + blmi 0x4cc3c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18b68c │ │ │ │ + bl 0x18b664 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsr #25 │ │ │ │ + andlt pc, r3, r3, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr #14 │ │ │ │ + addeq r7, r5, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f674 │ │ │ │ + bl 0xfec1f64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc43c │ │ │ │ + blmi 0x4cc414 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18b6e0 │ │ │ │ + bl 0x18b6b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsl #25 │ │ │ │ + mullt r3, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], r2 │ │ │ │ + addeq r7, r5, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f6c8 │ │ │ │ + bl 0xfec1f6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc490 │ │ │ │ + blmi 0x4cc468 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d17, d0, d0[0] │ │ │ │ - bl 0x18b734 │ │ │ │ + bl 0x18b70c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, asr ip @ │ │ │ │ + andlt pc, r3, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, lr, r6 │ │ │ │ + addeq r7, r5, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f71c │ │ │ │ + bl 0xfec1f6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc4e4 │ │ │ │ + blmi 0x4cc4bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d17, d16, d0[1] │ │ │ │ - bl 0x18b788 │ │ │ │ + bl 0x18b760 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsr ip @ │ │ │ │ + andlt pc, r3, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr #12 │ │ │ │ + addeq r7, r5, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f770 │ │ │ │ + bl 0xfec1f748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc538 │ │ │ │ + blmi 0x4cc510 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d18, d0, d0[2] │ │ │ │ - bl 0x18b7dc │ │ │ │ + bl 0x18b7b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsl #24 │ │ │ │ + andlt pc, r3, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], r6 │ │ │ │ + addeq r7, r5, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f7c4 │ │ │ │ + bl 0xfec1f79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc58c │ │ │ │ + blmi 0x4cc564 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x18b830 │ │ │ │ + bl 0x18b808 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsr #11 │ │ │ │ + addeq r7, r5, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f818 │ │ │ │ + bl 0xfec1f7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc5e0 │ │ │ │ + blmi 0x4cc5b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x18b884 │ │ │ │ + bl 0x18b85c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003fbb3 │ │ │ │ + andlt pc, r3, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr #10 │ │ │ │ + addeq r7, r5, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f86c │ │ │ │ + bl 0xfec1f844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc634 │ │ │ │ + blmi 0x4cc60c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c07cb4 │ │ │ │ - bl 0x18b8d8 │ │ │ │ + bl 0x18b8b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsl #23 │ │ │ │ + mullt r3, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], sl │ │ │ │ + addeq r7, r5, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f8c0 │ │ │ │ + bl 0xfec1f898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc688 │ │ │ │ + blmi 0x4cc660 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b92c │ │ │ │ + bl 0x18b904 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, asr fp @ │ │ │ │ + andlt pc, r3, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr #9 │ │ │ │ + addeq r7, r5, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f914 │ │ │ │ + bl 0xfec1f8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc6dc │ │ │ │ + blmi 0x4cc6b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c00cbc │ │ │ │ - bl 0x18b980 │ │ │ │ + bl 0x18b958 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsr fp @ │ │ │ │ + andlt pc, r3, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr r4 │ │ │ │ + addeq r7, r5, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f968 │ │ │ │ + bl 0xfec1f940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc730 │ │ │ │ + blmi 0x4cc708 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 q10, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b9d4 │ │ │ │ + bl 0x18b9ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, lsl #22 │ │ │ │ + andlt pc, r3, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], lr │ │ │ │ + addeq r7, r5, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f9bc │ │ │ │ + bl 0xfec1f994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc784 │ │ │ │ + blmi 0x4cc75c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c04cdc │ │ │ │ - bl 0x18ba28 │ │ │ │ + bl 0x18ba00 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, ror #21 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsr #7 │ │ │ │ + ldrdeq r7, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fa10 │ │ │ │ + bl 0xfec1f9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc7d8 │ │ │ │ + blmi 0x4cc7b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d21, d0, d0[4] │ │ │ │ - bl 0x18ba7c │ │ │ │ + bl 0x18ba54 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003fab7 │ │ │ │ + andlt pc, r3, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr r3 │ │ │ │ + addeq r7, r5, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fa64 │ │ │ │ + bl 0xfec1fa3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc82c │ │ │ │ + blmi 0x4cc804 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d18, d16, d0[3] │ │ │ │ - bl 0x18bad0 │ │ │ │ + bl 0x18baa8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsl #21 │ │ │ │ + andlt pc, r3, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsl #6 │ │ │ │ + addeq r7, r5, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fab8 │ │ │ │ + bl 0xfec1fa90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc880 │ │ │ │ + blmi 0x4cc858 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18bb24 │ │ │ │ + bl 0x18bafc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, ror #20 │ │ │ │ + andlt pc, r3, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr #5 │ │ │ │ + ldrdeq r7, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fb0c │ │ │ │ + bl 0xfec1fae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc8d4 │ │ │ │ + blmi 0x4cc8ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03cd4 │ │ │ │ - bl 0x18bb78 │ │ │ │ + bl 0x18bb50 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsr sl @ │ │ │ │ + andlt pc, r3, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr r2 │ │ │ │ + addeq r7, r5, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fb60 │ │ │ │ + bl 0xfec1fb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc928 │ │ │ │ + blmi 0x4cc900 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x18bbcc │ │ │ │ + bl 0x18bba4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsl #20 │ │ │ │ + andlt pc, r3, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl #4 │ │ │ │ + addeq r7, r5, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fbb4 │ │ │ │ + bl 0xfec1fb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc97c │ │ │ │ + blmi 0x4cc954 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18bc20 │ │ │ │ + bl 0x18bbf8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, ror #19 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008571b2 │ │ │ │ + ldrdeq r7, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fc08 │ │ │ │ + bl 0xfec1fbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc9d0 │ │ │ │ + blmi 0x4cc9a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q11, d0, d24 │ │ │ │ - bl 0x18bc74 │ │ │ │ + bl 0x18bc4c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003f9bb │ │ │ │ + andlt pc, r3, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr r1 │ │ │ │ + addeq r7, r5, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fc5c │ │ │ │ + bl 0xfec1fc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cca24 │ │ │ │ + blmi 0x4cc9fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q11, d16, d28 │ │ │ │ - bl 0x18bcc8 │ │ │ │ + bl 0x18bca0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r1, r9 │ │ │ │ + andlt pc, r3, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl #2 │ │ │ │ + addeq r7, r5, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fcb0 │ │ │ │ + bl 0xfec1fc88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cca78 │ │ │ │ + blmi 0x4cca50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ - bl 0x18bd1c │ │ │ │ + bl 0x18bcf4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, ror #18 │ │ │ │ + andlt pc, r3, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strheq r7, [r5], r6 │ │ │ │ + ldrdeq r7, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fd04 │ │ │ │ + bl 0xfec1fcdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccacc │ │ │ │ + blmi 0x4ccaa4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18bd70 │ │ │ │ + bl 0x18bd48 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsr r9 @ │ │ │ │ + andlt pc, r3, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, rrx │ │ │ │ + addeq r7, r5, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fd58 │ │ │ │ + bl 0xfec1fd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccb20 │ │ │ │ + blmi 0x4ccaf8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x18bdc4 │ │ │ │ + bl 0x18bd9c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsl r9 @ │ │ │ │ + andlt pc, r3, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr │ │ │ │ + addeq r7, r5, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fdac │ │ │ │ + bl 0xfec1fd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccb74 │ │ │ │ + blmi 0x4ccb4c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c04c9c │ │ │ │ - bl 0x18be18 │ │ │ │ + bl 0x18bdf0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, ror #17 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00856fba │ │ │ │ + addeq r6, r5, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fe00 │ │ │ │ + bl 0xfec1fdd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccbc8 │ │ │ │ + blmi 0x4ccba0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x18be6c │ │ │ │ + bl 0x18be44 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003f8bf │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, ror #30 │ │ │ │ + addeq r6, r5, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fe54 │ │ │ │ + bl 0xfec1fe2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccc1c │ │ │ │ + blmi 0x4ccbf4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x18bec0 │ │ │ │ + bl 0x18be98 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r5, r8 │ │ │ │ + andlt pc, r3, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsl pc │ │ │ │ + addeq r6, r5, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fea8 │ │ │ │ + bl 0xfec1fe80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccc70 │ │ │ │ + blmi 0x4ccc48 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18bf14 │ │ │ │ + bl 0x18beec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, ror #16 │ │ │ │ + andlt pc, r3, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00856ebe │ │ │ │ + addeq r6, r5, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fefc │ │ │ │ + bl 0xfec1fed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cccc4 │ │ │ │ + blmi 0x4ccc9c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18bf68 │ │ │ │ + bl 0x18bf40 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, asr #16 │ │ │ │ + andlt pc, r3, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, ror #28 │ │ │ │ + umulleq r6, r5, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ff50 │ │ │ │ + bl 0xfec1ff28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccd18 │ │ │ │ + blmi 0x4cccf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 d19, #255 @ 0x000000ff │ │ │ │ - bl 0x18bfbc │ │ │ │ + bl 0x18bf94 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsl r8 @ │ │ │ │ + andlt pc, r3, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsl lr │ │ │ │ + addeq r6, r5, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ffa4 │ │ │ │ + bl 0xfec1ff7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccd6c │ │ │ │ + blmi 0x4ccd44 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c03c94 │ │ │ │ - bl 0x18c010 │ │ │ │ + bl 0x18bfe8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, ror #31 │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + andlt pc, r3, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, asr #27 │ │ │ │ + addeq r6, r5, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fff8 │ │ │ │ + bl 0xfec1ffd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccdc0 │ │ │ │ + blmi 0x4ccd98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 d20, #2303 @ 0x000008ff │ │ │ │ - bl 0x18c064 │ │ │ │ + bl 0x18c03c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, asr #31 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, ror #26 │ │ │ │ + umulleq r6, r5, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2004c │ │ │ │ + bl 0xfec20024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cce14 │ │ │ │ + blmi 0x4ccdec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x18c0b8 │ │ │ │ + bl 0x18c090 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - mullt r3, r9, pc @ │ │ │ │ + andlt pc, r3, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsl sp │ │ │ │ + addeq r6, r5, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec200a0 │ │ │ │ + bl 0xfec20078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cce68 │ │ │ │ + blmi 0x4cce40 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x18c10c │ │ │ │ + bl 0x18c0e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, ror #30 │ │ │ │ + andlt pc, r3, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, asr #25 │ │ │ │ + addeq r6, r5, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec200f4 │ │ │ │ + bl 0xfec200cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccebc │ │ │ │ + blmi 0x4cce94 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x18c160 │ │ │ │ + bl 0x18c138 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, asr #30 │ │ │ │ + andlt pc, r3, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, ror ip │ │ │ │ + umulleq r6, r5, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20148 │ │ │ │ + bl 0xfec20120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccf10 │ │ │ │ + blmi 0x4ccee8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ - bl 0x18c1b4 │ │ │ │ + bl 0x18c18c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, lsl pc @ │ │ │ │ + andlt pc, r3, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsl ip │ │ │ │ + addeq r6, r5, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2019c │ │ │ │ + bl 0xfec20174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccf64 │ │ │ │ + blmi 0x4ccf3c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d16, d12 │ │ │ │ - bl 0x18c208 │ │ │ │ + bl 0x18c1e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, asr #23 │ │ │ │ + strdeq r6, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec201f0 │ │ │ │ + bl 0xfec201c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccfb8 │ │ │ │ + blmi 0x4ccf90 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c07cf8 │ │ │ │ - bl 0x18c25c │ │ │ │ + bl 0x18c234 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, asr #29 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, ror fp │ │ │ │ + umulleq r6, r5, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20244 │ │ │ │ + bl 0xfec2021c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd00c │ │ │ │ + blmi 0x4ccfe4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c2b0 │ │ │ │ + bl 0x18c288 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - mullt r3, sp, lr │ │ │ │ + @ instruction: 0xb003feb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr #22 │ │ │ │ + addeq r6, r5, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20298 │ │ │ │ + bl 0xfec20270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd060 │ │ │ │ + blmi 0x4cd038 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x18c304 │ │ │ │ + bl 0x18c2dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, ror lr @ │ │ │ │ + andlt pc, r3, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, asr #21 │ │ │ │ + strdeq r6, [r5], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec202ec │ │ │ │ + bl 0xfec202c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd0b4 │ │ │ │ + blmi 0x4cd08c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d22, d0, d0[7] │ │ │ │ - bl 0x18c358 │ │ │ │ + bl 0x18c330 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, asr #28 │ │ │ │ + andlt pc, r3, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, ror sl │ │ │ │ + addeq r6, r5, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20340 │ │ │ │ + bl 0xfec20318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd108 │ │ │ │ + blmi 0x4cd0e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cf0 │ │ │ │ - bl 0x18c3ac │ │ │ │ + bl 0x18c384 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, lsl lr @ │ │ │ │ + andlt pc, r3, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsr #20 │ │ │ │ + addeq r6, r5, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20394 │ │ │ │ + bl 0xfec2036c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd15c │ │ │ │ + blmi 0x4cd134 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18c400 │ │ │ │ + bl 0x18c3d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], r2 │ │ │ │ + strdeq r6, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec203e8 │ │ │ │ + bl 0xfec203c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd1b0 │ │ │ │ + blmi 0x4cd188 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ - bl 0x18c454 │ │ │ │ + bl 0x18c42c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, asr #27 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, ror r9 │ │ │ │ + addeq r6, r5, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2043c │ │ │ │ + bl 0xfec20414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd204 │ │ │ │ + blmi 0x4cd1dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x18c4a8 │ │ │ │ + bl 0x18c480 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, lsr #27 │ │ │ │ + @ instruction: 0xb003fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsr #18 │ │ │ │ + addeq r6, r5, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20490 │ │ │ │ + bl 0xfec20468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd258 │ │ │ │ + blmi 0x4cd230 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ - bl 0x18c4fc │ │ │ │ + bl 0x18c4d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, ror sp @ │ │ │ │ + andlt pc, r3, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], r6 @ │ │ │ │ + strdeq r6, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec204e4 │ │ │ │ + bl 0xfec204bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd2ac │ │ │ │ + blmi 0x4cd284 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ - bl 0x18c550 │ │ │ │ + bl 0x18c528 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, asr #26 │ │ │ │ + andlt pc, r3, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsl #17 │ │ │ │ + addeq r6, r5, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20538 │ │ │ │ + bl 0xfec20510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd300 │ │ │ │ + blmi 0x4cd2d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ - bl 0x18c5a4 │ │ │ │ + bl 0x18c57c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, lsr #26 │ │ │ │ + andlt pc, r3, r7, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsr #16 │ │ │ │ + addeq r6, r5, r6, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2058c │ │ │ │ + bl 0xfec20564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd354 │ │ │ │ + blmi 0x4cd32c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ - bl 0x18c5f8 │ │ │ │ + bl 0x18c5d0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], sl │ │ │ │ + addeq r6, r5, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec205e0 │ │ │ │ + bl 0xfec205b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd3a8 │ │ │ │ + blmi 0x4cd380 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - bl 0x18c64c │ │ │ │ + bl 0x18c624 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, asr #25 │ │ │ │ + andlt pc, r3, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsl #15 │ │ │ │ + addeq r6, r5, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20634 │ │ │ │ + bl 0xfec2060c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd3fc │ │ │ │ + blmi 0x4cd3d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18c6a0 │ │ │ │ + bl 0x18c678 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, lsr #25 │ │ │ │ + @ instruction: 0xb003fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr r7 │ │ │ │ + addeq r6, r5, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20688 │ │ │ │ + bl 0xfec20660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd450 │ │ │ │ + blmi 0x4cd428 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x18c6f4 │ │ │ │ + bl 0x18c6cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, ror ip @ │ │ │ │ + andlt pc, r3, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], lr │ │ │ │ + addeq r6, r5, r6, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec206dc │ │ │ │ + bl 0xfec206b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd4a4 │ │ │ │ + blmi 0x4cd47c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c748 │ │ │ │ + bl 0x18c720 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, asr ip @ │ │ │ │ + andlt pc, r3, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsl #13 │ │ │ │ + @ instruction: 0x008566b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20730 │ │ │ │ + bl 0xfec20708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd4f8 │ │ │ │ + blmi 0x4cd4d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ - bl 0x18c79c │ │ │ │ + bl 0x18c774 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, lsr #24 │ │ │ │ + andlt pc, r3, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsr r6 │ │ │ │ + addeq r6, r5, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20784 │ │ │ │ + bl 0xfec2075c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd54c │ │ │ │ + blmi 0x4cd524 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ - bl 0x18c7f0 │ │ │ │ + bl 0x18c7c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, ror #11 │ │ │ │ + addeq r6, r5, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec207d8 │ │ │ │ + bl 0xfec207b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd5a0 │ │ │ │ + blmi 0x4cd578 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d17, d16, d0[2] │ │ │ │ - bl 0x18c844 │ │ │ │ + bl 0x18c81c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsl #11 │ │ │ │ + @ instruction: 0x008565b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2082c │ │ │ │ + bl 0xfec20804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd5f4 │ │ │ │ + blmi 0x4cd5cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d18, d0, d0[3] │ │ │ │ - bl 0x18c898 │ │ │ │ + bl 0x18c870 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, lsr #23 │ │ │ │ + @ instruction: 0xb003fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsr r5 │ │ │ │ + addeq r6, r5, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20880 │ │ │ │ + bl 0xfec20858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd648 │ │ │ │ + blmi 0x4cd620 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02cd0 │ │ │ │ - bl 0x18c8ec │ │ │ │ + bl 0x18c8c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, ror fp @ │ │ │ │ + mullt r3, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, ror #9 │ │ │ │ + addeq r6, r5, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec208d4 │ │ │ │ + bl 0xfec208ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd69c │ │ │ │ + blmi 0x4cd674 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ - bl 0x18c940 │ │ │ │ + bl 0x18c918 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, asr fp @ │ │ │ │ + andlt pc, r3, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, r2, r4 │ │ │ │ + @ instruction: 0x008564ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20928 │ │ │ │ + bl 0xfec20900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd6f0 │ │ │ │ + blmi 0x4cd6c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - bl 0x18c994 │ │ │ │ + bl 0x18c96c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, lsr #22 │ │ │ │ + andlt pc, r3, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsr r4 │ │ │ │ + addeq r6, r5, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2097c │ │ │ │ + bl 0xfec20954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd744 │ │ │ │ + blmi 0x4cd71c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c9e8 │ │ │ │ + bl 0x18c9c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, lsl #22 │ │ │ │ + andlt pc, r3, r5, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, ror #7 │ │ │ │ + addeq r6, r5, r2, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec209d0 │ │ │ │ + bl 0xfec209a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd798 │ │ │ │ + blmi 0x4cd770 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x18ca3c │ │ │ │ + bl 0x18ca14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, r6, r3 │ │ │ │ + @ instruction: 0x008563be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20a24 │ │ │ │ + bl 0xfec209fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd7ec │ │ │ │ + blmi 0x4cd7c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d17, d0, d0[1] │ │ │ │ - bl 0x18ca90 │ │ │ │ + bl 0x18ca68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, lsr #21 │ │ │ │ + andlt pc, r3, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, asr #6 │ │ │ │ + addeq r6, r5, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20a78 │ │ │ │ + bl 0xfec20a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee49c │ │ │ │ + bl 0x3ee474 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ - bl 0x3c9ef0 │ │ │ │ + bl 0x3c9ec8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4018ac │ │ │ │ + bl 0x401884 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe1076d0 │ │ │ │ + blx 0xfe6076a8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, ror #5 │ │ │ │ + addeq r6, r5, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ad0 │ │ │ │ + bl 0xfec20aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee4f4 │ │ │ │ + bl 0x3ee4cc │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ - bl 0x3c9f48 │ │ │ │ + bl 0x3c9f20 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401904 │ │ │ │ + bl 0x4018dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1607728 │ │ │ │ + blx 0x1b07700 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, r4, r2 │ │ │ │ + @ instruction: 0x008562bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20b28 │ │ │ │ + bl 0xfec20b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee54c │ │ │ │ + bl 0x3ee524 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ - bl 0x3c9fa0 │ │ │ │ + bl 0x3c9f78 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40195c │ │ │ │ + bl 0x401934 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xb07780 │ │ │ │ + blx 0x1007758 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, lsr r2 │ │ │ │ + addeq r6, r5, r4, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20b80 │ │ │ │ + bl 0xfec20b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee5a4 │ │ │ │ + bl 0x3ee57c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ - bl 0x3c9ff8 │ │ │ │ + bl 0x3c9fd0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4019b4 │ │ │ │ + bl 0x40198c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9fcf787 │ │ │ │ + blx 0x5077b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, ror #3 │ │ │ │ + addeq r6, r5, ip, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20bd8 │ │ │ │ + bl 0xfec20bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee5fc │ │ │ │ + bl 0x3ee5d4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x3ca050 │ │ │ │ + bl 0x3ca028 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401a0c │ │ │ │ + bl 0x4019e4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9d0f787 │ │ │ │ + @ instruction: 0xf9e4f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, lsl #3 │ │ │ │ + @ instruction: 0x008561b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20c30 │ │ │ │ + bl 0xfec20c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee654 │ │ │ │ + bl 0x3ee62c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ - bl 0x3ca0a8 │ │ │ │ + bl 0x3ca080 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401a64 │ │ │ │ + bl 0x401a3c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9a4f787 │ │ │ │ + @ instruction: 0xf9b8f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, lsr r1 │ │ │ │ + addeq r6, r5, ip, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20c88 │ │ │ │ + bl 0xfec20c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee6ac │ │ │ │ + bl 0x3ee684 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ - bl 0x3ca100 │ │ │ │ + bl 0x3ca0d8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401abc │ │ │ │ + bl 0x401a94 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf978f787 │ │ │ │ + @ instruction: 0xf98cf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], ip │ │ │ │ + addeq r6, r5, r4, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ce0 │ │ │ │ + bl 0xfec20cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee704 │ │ │ │ + bl 0x3ee6dc │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - bl 0x3ca158 │ │ │ │ + bl 0x3ca130 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401b14 │ │ │ │ + bl 0x401aec │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf94cf787 │ │ │ │ + @ instruction: 0xf960f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, lsl #1 │ │ │ │ + addeq r6, r5, ip, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20d38 │ │ │ │ + bl 0xfec20d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee75c │ │ │ │ + bl 0x3ee734 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ - bl 0x3ca1b0 │ │ │ │ + bl 0x3ca188 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401b6c │ │ │ │ + bl 0x401b44 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf920f787 │ │ │ │ + @ instruction: 0xf934f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, lsr #32 │ │ │ │ + addeq r6, r5, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20d90 │ │ │ │ + bl 0xfec20d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee7b4 │ │ │ │ + bl 0x3ee78c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 q10, q0, d8 │ │ │ │ - bl 0x3ca208 │ │ │ │ + bl 0x3ca1e0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401bc4 │ │ │ │ + bl 0x401b9c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8f4f787 │ │ │ │ + @ instruction: 0xf908f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r4 │ │ │ │ + strdeq r5, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20de8 │ │ │ │ + bl 0xfec20dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee80c │ │ │ │ + bl 0x3ee7e4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ - bl 0x3ca260 │ │ │ │ + bl 0x3ca238 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401c1c │ │ │ │ + bl 0x401bf4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8c8f787 │ │ │ │ + @ instruction: 0xf8dcf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror pc │ │ │ │ + addeq r5, r5, r4, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20e40 │ │ │ │ + bl 0xfec20e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee864 │ │ │ │ + bl 0x3ee83c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ - bl 0x3ca2b8 │ │ │ │ + bl 0x3ca290 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401c74 │ │ │ │ + bl 0x401c4c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf89cf787 │ │ │ │ + @ instruction: 0xf8b0f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsr #30 │ │ │ │ + addeq r5, r5, ip, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20e98 │ │ │ │ + bl 0xfec20e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee8bc │ │ │ │ + bl 0x3ee894 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ - bl 0x3ca310 │ │ │ │ + bl 0x3ca2e8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401ccc │ │ │ │ + bl 0x401ca4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf870f787 │ │ │ │ + @ instruction: 0xf884f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, asr #29 │ │ │ │ + strdeq r5, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ef0 │ │ │ │ + bl 0xfec20ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee914 │ │ │ │ + bl 0x3ee8ec │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ - bl 0x3ca368 │ │ │ │ + bl 0x3ca340 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401d24 │ │ │ │ + bl 0x401cfc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf844f787 │ │ │ │ + @ instruction: 0xf858f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, ror lr │ │ │ │ + umulleq r5, r5, ip, lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20f48 │ │ │ │ + bl 0xfec20f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee96c │ │ │ │ + bl 0x3ee944 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ - bl 0x3ca3c0 │ │ │ │ + bl 0x3ca398 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401d7c │ │ │ │ + bl 0x401d54 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf818f787 │ │ │ │ + @ instruction: 0xf82cf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsl lr │ │ │ │ + addeq r5, r5, r4, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20fa0 │ │ │ │ + bl 0xfec20f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee9c4 │ │ │ │ + bl 0x3ee99c │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x3ca418 │ │ │ │ + bl 0x3ca3f0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401dd4 │ │ │ │ + bl 0x401dac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffecf786 │ │ │ │ + @ instruction: 0xf800f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr #27 │ │ │ │ + addeq r5, r5, ip, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ff8 │ │ │ │ + bl 0xfec20fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eea1c │ │ │ │ + bl 0x3ee9f4 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ - bl 0x3ca470 │ │ │ │ + bl 0x3ca448 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401e2c │ │ │ │ + bl 0x401e04 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffc0f786 │ │ │ │ + @ instruction: 0xffd4f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror #26 │ │ │ │ + umulleq r5, r5, r4, sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21050 │ │ │ │ + bl 0xfec21028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eea74 │ │ │ │ + bl 0x3eea4c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ - bl 0x3ca4c8 │ │ │ │ + bl 0x3ca4a0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401e84 │ │ │ │ + bl 0x401e5c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff94f786 │ │ │ │ + @ instruction: 0xffa8f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl sp │ │ │ │ + addeq r5, r5, ip, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec210a8 │ │ │ │ + bl 0xfec21080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeacc │ │ │ │ + bl 0x3eeaa4 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ - bl 0x3ca520 │ │ │ │ + bl 0x3ca4f8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401edc │ │ │ │ + bl 0x401eb4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff68f786 │ │ │ │ + @ instruction: 0xff7cf786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00855cbc │ │ │ │ + addeq r5, r5, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21100 │ │ │ │ + bl 0xfec210d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeb24 │ │ │ │ + bl 0x3eeafc │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ - bl 0x3ca578 │ │ │ │ + bl 0x3ca550 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401f34 │ │ │ │ + bl 0x401f0c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff3cf786 │ │ │ │ + @ instruction: 0xff50f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, ror #24 │ │ │ │ + addeq r5, r5, ip, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21158 │ │ │ │ + bl 0xfec21130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeb7c │ │ │ │ + bl 0x3eeb54 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ - bl 0x3ca5d0 │ │ │ │ + bl 0x3ca5a8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401f8c │ │ │ │ + bl 0x401f64 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff10f786 │ │ │ │ + @ instruction: 0xff24f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsl #24 │ │ │ │ + addeq r5, r5, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec211b0 │ │ │ │ + bl 0xfec21188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eebd4 │ │ │ │ + bl 0x3eebac │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ - bl 0x3ca628 │ │ │ │ + bl 0x3ca600 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401fe4 │ │ │ │ + bl 0x401fbc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 14, cr15, cr4, cr6, {4} │ │ │ │ + cdp2 7, 15, cr15, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00855bb4 │ │ │ │ + ldrdeq r5, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21208 │ │ │ │ + bl 0xfec211e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eec2c │ │ │ │ + bl 0x3eec04 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ - bl 0x3ca680 │ │ │ │ + bl 0x3ca658 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40203c │ │ │ │ + bl 0x402014 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 11, cr15, cr8, cr6, {4} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, asr fp │ │ │ │ + addeq r5, r5, r4, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21260 │ │ │ │ + bl 0xfec21238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eec84 │ │ │ │ + bl 0x3eec5c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ - bl 0x3ca6d8 │ │ │ │ + bl 0x3ca6b0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402094 │ │ │ │ + bl 0x40206c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 8, cr15, cr12, cr6, {4} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl #22 │ │ │ │ + addeq r5, r5, ip, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec212b8 │ │ │ │ + bl 0xfec21290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eecdc │ │ │ │ + bl 0x3eecb4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ - bl 0x3ca730 │ │ │ │ + bl 0x3ca708 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4020ec │ │ │ │ + bl 0x4020c4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 6, cr15, cr0, cr6, {4} │ │ │ │ + cdp2 7, 7, cr15, cr4, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsr #21 │ │ │ │ + ldrdeq r5, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21310 │ │ │ │ + bl 0xfec212e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eed34 │ │ │ │ + bl 0x3eed0c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ - bl 0x3ca788 │ │ │ │ + bl 0x3ca760 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402144 │ │ │ │ + bl 0x40211c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 3, cr15, cr4, cr6, {4} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr sl │ │ │ │ + addeq r5, r5, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21368 │ │ │ │ + bl 0xfec21340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eed8c │ │ │ │ + bl 0x3eed64 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x3ca7e0 │ │ │ │ + bl 0x3ca7b8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40219c │ │ │ │ + bl 0x402174 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 0, cr15, cr8, cr6, {4} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], ip │ │ │ │ + addeq r5, r5, r4, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec213c0 │ │ │ │ + bl 0xfec21398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eede4 │ │ │ │ + bl 0x3eedbc │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ - bl 0x3ca838 │ │ │ │ + bl 0x3ca810 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4021f4 │ │ │ │ + bl 0x4021cc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [ip, #536] @ 0x218 │ │ │ │ + ldc2l 7, cr15, [r0, #536]! @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsr #19 │ │ │ │ + addeq r5, r5, ip, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21418 │ │ │ │ + bl 0xfec213f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eee3c │ │ │ │ + bl 0x3eee14 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d19, d0, d0[0] │ │ │ │ - bl 0x3ca890 │ │ │ │ + bl 0x3ca868 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40224c │ │ │ │ + bl 0x402224 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r0, #536]! @ 0x218 │ │ │ │ + stc2l 7, cr15, [r4, #536] @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, asr #18 │ │ │ │ + addeq r5, r5, r4, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21470 │ │ │ │ + bl 0xfec21448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eee94 │ │ │ │ + bl 0x3eee6c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d19, d16, d0[1] │ │ │ │ - bl 0x3ca8e8 │ │ │ │ + bl 0x3ca8c0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4022a4 │ │ │ │ + bl 0x40227c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r4, #536] @ 0x218 │ │ │ │ + ldc2 7, cr15, [r8, #536] @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r4 │ │ │ │ + addeq r5, r5, ip, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec214c8 │ │ │ │ + bl 0xfec214a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeeec │ │ │ │ + bl 0x3eeec4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d20, d0, d0[2] │ │ │ │ - bl 0x3ca940 │ │ │ │ + bl 0x3ca918 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4022fc │ │ │ │ + bl 0x4022d4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-536] @ 0xfffffde8 │ │ │ │ + stc2l 7, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, ip, r8 @ │ │ │ │ + addeq r5, r5, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21520 │ │ │ │ + bl 0xfec214f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eef44 │ │ │ │ + bl 0x3eef1c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ - bl 0x3ca998 │ │ │ │ + bl 0x3ca970 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402354 │ │ │ │ + bl 0x40232c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ + stc2l 7, cr15, [r0, #-536] @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr #16 │ │ │ │ + addeq r5, r5, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21578 │ │ │ │ + bl 0xfec21550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce340 │ │ │ │ + blmi 0x4ce318 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x18d5e8 │ │ │ │ + bl 0x18d5c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, lsl #26 │ │ │ │ + andlt pc, r3, r7, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, ror #15 │ │ │ │ + addeq r5, r5, r6, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec215cc │ │ │ │ + bl 0xfec215a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce394 │ │ │ │ + blmi 0x4ce36c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x18d63c │ │ │ │ + bl 0x18d614 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, sp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r5, r5, sl, r7 @ │ │ │ │ + addeq r5, r5, r2, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21620 │ │ │ │ + bl 0xfec215f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce3e8 │ │ │ │ + blmi 0x4ce3c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d17, d0, d0[1] │ │ │ │ - bl 0x18d690 │ │ │ │ + bl 0x18d668 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, lsr #25 │ │ │ │ + andlt pc, r3, r3, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, asr #14 │ │ │ │ + addeq r5, r5, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21674 │ │ │ │ + bl 0xfec2164c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce43c │ │ │ │ + blmi 0x4ce414 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d17, d16, d0[2] │ │ │ │ - bl 0x18d6e4 │ │ │ │ + bl 0x18d6bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, lsl #25 │ │ │ │ + mullt r3, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r5, [r5], r2 │ │ │ │ + addeq r5, r5, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec216c8 │ │ │ │ + bl 0xfec216a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce490 │ │ │ │ + blmi 0x4ce468 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d18, d0, d0[3] │ │ │ │ - bl 0x18d738 │ │ │ │ + bl 0x18d710 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, asr ip @ │ │ │ │ + andlt pc, r3, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r5, r5, lr, r6 @ │ │ │ │ + addeq r5, r5, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2171c │ │ │ │ + bl 0xfec216f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce4e4 │ │ │ │ + blmi 0x4ce4bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c02cd0 │ │ │ │ - bl 0x18d78c │ │ │ │ + bl 0x18d764 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, lsr ip @ │ │ │ │ + andlt pc, r3, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, asr #12 │ │ │ │ + addeq r5, r5, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21770 │ │ │ │ + bl 0xfec21748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce538 │ │ │ │ + blmi 0x4ce510 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ - bl 0x18d7e0 │ │ │ │ + bl 0x18d7b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, lsl #24 │ │ │ │ + andlt pc, r3, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r5, [r5], r6 │ │ │ │ + addeq r5, r5, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec217c4 │ │ │ │ + bl 0xfec2179c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce58c │ │ │ │ + blmi 0x4ce564 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ - bl 0x18d834 │ │ │ │ + bl 0x18d80c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, lsr #11 │ │ │ │ + addeq r5, r5, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21818 │ │ │ │ + bl 0xfec217f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce5e0 │ │ │ │ + blmi 0x4ce5b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ - bl 0x18d888 │ │ │ │ + bl 0x18d860 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - @ instruction: 0xb003fbb3 │ │ │ │ + andlt pc, r3, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, asr #10 │ │ │ │ + addeq r5, r5, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2186c │ │ │ │ + bl 0xfec21844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce634 │ │ │ │ + blmi 0x4ce60c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18d8dc │ │ │ │ + bl 0x18d8b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, lsl #23 │ │ │ │ + mullt r3, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r5, [r5], sl │ │ │ │ + addeq r5, r5, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec218c0 │ │ │ │ + bl 0xfec21898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce688 │ │ │ │ + blmi 0x4ce660 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x18d930 │ │ │ │ + bl 0x18d908 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, asr fp @ │ │ │ │ + andlt pc, r3, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsr #9 │ │ │ │ + addeq r5, r5, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21914 │ │ │ │ + bl 0xfec218ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce6dc │ │ │ │ + blmi 0x4ce6b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ - bl 0x18d984 │ │ │ │ + bl 0x18d95c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, lsr fp @ │ │ │ │ + andlt pc, r3, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, asr r4 │ │ │ │ + addeq r5, r5, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21968 │ │ │ │ + bl 0xfec21940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce730 │ │ │ │ + blmi 0x4ce708 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c07cb8 │ │ │ │ - bl 0x18d9d8 │ │ │ │ + bl 0x18d9b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, lsl #22 │ │ │ │ + andlt pc, r3, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r5, [r5], lr │ │ │ │ + addeq r5, r5, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec219bc │ │ │ │ + bl 0xfec21994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce784 │ │ │ │ + blmi 0x4ce75c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18da2c │ │ │ │ + bl 0x18da04 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, ror #21 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsr #7 │ │ │ │ + ldrdeq r5, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21a10 │ │ │ │ + bl 0xfec219e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce7d8 │ │ │ │ + blmi 0x4ce7b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18da80 │ │ │ │ + bl 0x18da58 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - @ instruction: 0xb003fab7 │ │ │ │ + andlt pc, r3, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, asr r3 │ │ │ │ + addeq r5, r5, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21a64 │ │ │ │ + bl 0xfec21a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce82c │ │ │ │ + blmi 0x4ce804 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18dad4 │ │ │ │ + bl 0x18daac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, lsl #21 │ │ │ │ + andlt pc, r3, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, lsl #6 │ │ │ │ + addeq r5, r5, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21ab8 │ │ │ │ + bl 0xfec21a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce880 │ │ │ │ + blmi 0x4ce858 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x18db28 │ │ │ │ + bl 0x18db00 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, ror #20 │ │ │ │ + andlt pc, r3, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsr #5 │ │ │ │ + ldrdeq r5, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21b0c │ │ │ │ + bl 0xfec21ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce8d4 │ │ │ │ + blmi 0x4ce8ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x18db7c │ │ │ │ + bl 0x18db54 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, lsr sl @ │ │ │ │ + andlt pc, r3, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, asr r2 │ │ │ │ + addeq r5, r5, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21b60 │ │ │ │ + bl 0xfec21b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce928 │ │ │ │ + blmi 0x4ce900 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x18dbd0 │ │ │ │ + bl 0x18dba8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, lsl #20 │ │ │ │ + andlt pc, r3, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsl #4 │ │ │ │ + addeq r5, r5, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21bb4 │ │ │ │ + bl 0xfec21b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce97c │ │ │ │ + blmi 0x4ce954 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18dc24 │ │ │ │ + bl 0x18dbfc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, ror #19 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008551b2 │ │ │ │ + ldrdeq r5, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21c08 │ │ │ │ + bl 0xfec21be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce9d0 │ │ │ │ + blmi 0x4ce9a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18dc78 │ │ │ │ + bl 0x18dc50 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - @ instruction: 0xb003f9bb │ │ │ │ + andlt pc, r3, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, asr r1 │ │ │ │ + addeq r5, r5, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21c5c │ │ │ │ + bl 0xfec21c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cea24 │ │ │ │ + blmi 0x4ce9fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ - bl 0x18dccc │ │ │ │ + bl 0x18dca4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, r1, r9 │ │ │ │ + andlt pc, r3, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsl #2 │ │ │ │ + addeq r5, r5, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21cb0 │ │ │ │ + bl 0xfec21c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cea78 │ │ │ │ + blmi 0x4cea50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18dd20 │ │ │ │ + bl 0x18dcf8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, ror #18 │ │ │ │ + andlt pc, r3, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strheq r5, [r5], r6 │ │ │ │ + ldrdeq r5, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21d04 │ │ │ │ + bl 0xfec21cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceacc │ │ │ │ + blmi 0x4ceaa4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x18dd74 │ │ │ │ + bl 0x18dd4c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, lsr r9 @ │ │ │ │ + andlt pc, r3, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, rrx │ │ │ │ + addeq r5, r5, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21d58 │ │ │ │ + bl 0xfec21d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceb20 │ │ │ │ + blmi 0x4ceaf8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x18ddc8 │ │ │ │ + bl 0x18dda0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, lsl r9 @ │ │ │ │ + andlt pc, r3, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr │ │ │ │ + addeq r5, r5, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21dac │ │ │ │ + bl 0xfec21d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceb74 │ │ │ │ + blmi 0x4ceb4c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18de1c │ │ │ │ + bl 0x18ddf4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, ror #17 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00854fba │ │ │ │ + addeq r4, r5, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21e00 │ │ │ │ + bl 0xfec21dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cebc8 │ │ │ │ + blmi 0x4ceba0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18de70 │ │ │ │ + bl 0x18de48 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - @ instruction: 0xb003f8bf │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r6, ror #30 │ │ │ │ + addeq r4, r5, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21e54 │ │ │ │ + bl 0xfec21e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cec1c │ │ │ │ + blmi 0x4cebf4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x18dec4 │ │ │ │ + bl 0x18de9c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, r5, r8 │ │ │ │ + andlt pc, r3, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r2, lsl pc │ │ │ │ + addeq r4, r5, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21ea8 │ │ │ │ + bl 0xfec21e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cec70 │ │ │ │ + blmi 0x4cec48 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x18df18 │ │ │ │ + bl 0x18def0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, ror #16 │ │ │ │ + andlt pc, r3, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00854ebe │ │ │ │ + addeq r4, r5, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21efc │ │ │ │ + bl 0xfec21ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cecc4 │ │ │ │ + blmi 0x4cec9c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmull.s8 q8, d16, d4 │ │ │ │ - bl 0x18df68 │ │ │ │ + bl 0x18df40 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, asr #16 │ │ │ │ + andlt pc, r3, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, sl, ror #28 │ │ │ │ + umulleq r4, r5, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21f50 │ │ │ │ + bl 0xfec21f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ced18 │ │ │ │ + blmi 0x4cecf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmull.s8 , d0, d8 │ │ │ │ - bl 0x18dfbc │ │ │ │ + bl 0x18df94 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, lsl r8 @ │ │ │ │ + andlt pc, r3, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r6, lsl lr │ │ │ │ + addeq r4, r5, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21fa4 │ │ │ │ + bl 0xfec21f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ced6c │ │ │ │ + blmi 0x4ced44 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q8, d0, d28 │ │ │ │ - bl 0x18e010 │ │ │ │ + bl 0x18dfe8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7850000 │ │ │ │ - andlt pc, r3, sp, ror #31 │ │ │ │ + @ instruction: 0xf7860000 │ │ │ │ + andlt pc, r3, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r2, asr #27 │ │ │ │ + addeq r4, r5, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21ff8 │ │ │ │ + bl 0xfec21fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cedc0 │ │ │ │ + blmi 0x4ced98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18e064 │ │ │ │ + bl 0x18e03c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - andlt pc, r3, r3, asr #31 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, lr, ror #26 │ │ │ │ + umulleq r4, r5, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2204c │ │ │ │ + bl 0xfec22024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cee14 │ │ │ │ + blmi 0x4cedec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18e0b8 │ │ │ │ + bl 0x18e090 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - mullt r3, r9, pc @ │ │ │ │ + andlt pc, r3, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, sl, lsl sp │ │ │ │ + addeq r4, r5, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec220a0 │ │ │ │ + bl 0xfec22078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f12d8 │ │ │ │ - bl 0x3ce6cc │ │ │ │ + bl 0x3f12b0 │ │ │ │ + bl 0x3ce6a4 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef2d4 │ │ │ │ + bl 0x3ef2ac │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ - bl 0x1cb52c │ │ │ │ + bl 0x1cb504 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xffc2f785 │ │ │ │ + @ instruction: 0xffd6f785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, asr #25 │ │ │ │ + addeq r4, r5, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22108 │ │ │ │ + bl 0xfec220e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1340 │ │ │ │ - bl 0x3ce734 │ │ │ │ + bl 0x3f1318 │ │ │ │ + bl 0x3ce70c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef33c │ │ │ │ + bl 0x3ef314 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ - bl 0x1cb594 │ │ │ │ + bl 0x1cb56c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff8ef785 │ │ │ │ + @ instruction: 0xffa2f785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, sl, asr ip │ │ │ │ + addeq r4, r5, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22170 │ │ │ │ + bl 0xfec22148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f13a8 │ │ │ │ - bl 0x3ce79c │ │ │ │ + bl 0x3f1380 │ │ │ │ + bl 0x3ce774 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef3a4 │ │ │ │ + bl 0x3ef37c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ - bl 0x1cb5fc │ │ │ │ + bl 0x1cb5d4 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff5af785 │ │ │ │ + @ instruction: 0xff6ef785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r5], r2 │ │ │ │ + addeq r4, r5, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec221d8 │ │ │ │ + bl 0xfec221b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1410 │ │ │ │ - bl 0x3ce804 │ │ │ │ + bl 0x3f13e8 │ │ │ │ + bl 0x3ce7dc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef40c │ │ │ │ + bl 0x3ef3e4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ - bl 0x1cb664 │ │ │ │ + bl 0x1cb63c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff26f785 │ │ │ │ + @ instruction: 0xff3af785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, sl, lsl #23 │ │ │ │ + @ instruction: 0x00854bb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22240 │ │ │ │ + bl 0xfec22218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1478 │ │ │ │ - bl 0x3ce86c │ │ │ │ + bl 0x3f1450 │ │ │ │ + bl 0x3ce844 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef474 │ │ │ │ + bl 0x3ef44c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ - bl 0x1cb6cc │ │ │ │ + bl 0x1cb6a4 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - cdp2 7, 15, cr15, cr2, cr5, {4} │ │ │ │ + @ instruction: 0xff06f785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, lsr #22 │ │ │ │ + addeq r4, r5, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec222a8 │ │ │ │ + bl 0xfec22280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f14e0 │ │ │ │ - bl 0x3ce8d4 │ │ │ │ + bl 0x3f14b8 │ │ │ │ + bl 0x3ce8ac │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef4dc │ │ │ │ + bl 0x3ef4b4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x1cb734 │ │ │ │ + bl 0x1cb70c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - cdp2 7, 11, cr15, cr14, cr5, {4} │ │ │ │ + cdp2 7, 13, cr15, cr2, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00854aba │ │ │ │ + addeq r4, r5, r2, ror #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcs fp, [r8], #-3848 @ 0xfffff0f8 │ │ │ │ - blls 0x3dcb4c │ │ │ │ + blls 0x3dcb24 │ │ │ │ svcls 0x000f9e0e │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwls r9, #5120 @ 0x1400 │ │ │ │ strls r9, [r3, -r2, lsl #12] │ │ │ │ andls r9, r5, sp, lsl #26 │ │ │ │ - @ instruction: 0xf9d8f79f │ │ │ │ + @ instruction: 0xf9ecf79f │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ strls r1, [pc, -r4, ror #21] │ │ │ │ - bl 0x1a3098c │ │ │ │ + bl 0x1a30964 │ │ │ │ stmib sp, {r0, r2, r6, r8, sl}^ │ │ │ │ andlt r4, r6, ip, lsl #10 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff008fe0 │ │ │ │ + blt 0xff508fb8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r4, r3, r6, lsl #10 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ mcreq 1, 0, pc, cr0, cr4, {6} @ │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ mcrreq 11, 6, lr, r5, cr5 │ │ │ │ svclt 0x000845e0 │ │ │ │ svclt 0x00044573 │ │ │ │ vmlseq.f32 s28, s8, s31 │ │ │ │ @ instruction: 0x0c05ea6f │ │ │ │ @ instruction: 0xec06e9cd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe88901c │ │ │ │ + blt 0xfed88ff4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec223a8 │ │ │ │ + bl 0xfec22380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15ff1dc │ │ │ │ + b 0x15ff1b4 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xcb20c │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xcb1e4 │ │ │ │ and r7, r8, r8, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xcb1f8 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xcb1d0 │ │ │ │ andsle r7, sp, r7, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xcb200 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xcb1d8 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - @ instruction: 0xf862f79f │ │ │ │ - blne 0xff1e14 │ │ │ │ + @ instruction: 0xf876f79f │ │ │ │ + blne 0xff1dec │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x1a09090 │ │ │ │ - blvc 0x3c6894 │ │ │ │ + blt 0x1f09068 │ │ │ │ + blvc 0x3c686c │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x486854 │ │ │ │ + blvc 0x48682c │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000ba59 │ │ │ │ + svclt 0x0000ba6d │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec22454 │ │ │ │ + bl 0xfec2242c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - ldc 6, cr4, [pc, #12] @ 0xcb26c │ │ │ │ + ldc 6, cr4, [pc, #12] @ 0xcb244 │ │ │ │ andcc r7, r1, pc, lsl #22 │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ strmi lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ - ldc 1, cr11, [pc, #44] @ 0xcb29c │ │ │ │ + ldc 1, cr11, [pc, #44] @ 0xcb274 │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 5, cr4, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf79f0104 │ │ │ │ - stmdbls r5, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [sl], -r4, lsl #16 │ │ │ │ strls r9, [lr], #-1295 @ 0xfffffaf1 │ │ │ │ strvs lr, [ip, -sp, asr #19] │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000b92d │ │ │ │ + svclt 0x0000b941 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec224b4 │ │ │ │ + bl 0xfec2248c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15ff2e8 │ │ │ │ + b 0x15ff2c0 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xcb318 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xcb2f0 │ │ │ │ and r7, r8, r9, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xcb304 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xcb2dc │ │ │ │ andsle r7, sp, r8, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xcb30c │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xcb2e4 │ │ │ │ stmib sp, {r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - @ instruction: 0xffdcf79e │ │ │ │ - blne 0xff1f20 │ │ │ │ + @ instruction: 0xfff0f79e │ │ │ │ + blne 0xff1ef8 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdblt r8, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x4069a0 │ │ │ │ + ldmdblt ip, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 0x406978 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x486960 │ │ │ │ + blvc 0x486938 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000b93d │ │ │ │ + svclt 0x0000b951 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - ldmlt r4, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt r8!, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2256c │ │ │ │ + bl 0xfec22544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q8, q8, d12 │ │ │ │ addcs r0, ip, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1829000 │ │ │ │ - svclt 0x0000ff9f │ │ │ │ + svclt 0x0000ffbf │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x1ce3b8 │ │ │ │ - blx 0x3f23b0 │ │ │ │ + blls 0x1ce390 │ │ │ │ + blx 0x3f2388 │ │ │ │ subsmi pc, fp, #0, 24 │ │ │ │ vmlseq.f64 d30, d4, d20 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ svclt 0x00084574 │ │ │ │ mulle r5, ip, r5 │ │ │ │ @ instruction: 0x3e04e9cd │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt sl!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x246a3c │ │ │ │ + stmdblt lr, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 0x246a14 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blvc 0x2069fc │ │ │ │ + blvc 0x2069d4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdalt lr, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r2!, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec225e4 │ │ │ │ + bl 0xfec225bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip], {132} @ 0x84 │ │ │ │ + stc2l 7, cr15, [r0], #528 @ 0x210 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - mrrc2 7, 8, pc, lr, cr12 @ │ │ │ │ - blcs 0x1672d8 │ │ │ │ + ldc2l 7, cr15, [r2], #-560 @ 0xfffffdd0 │ │ │ │ + blcs 0x1672b0 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf7852508 │ │ │ │ - tstpcs r0, #1884160 @ p-variant is OBSOLETE @ 0x1cc000 │ │ │ │ + tstpcs r0, #2211840 @ p-variant is OBSOLETE @ 0x21c000 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x48925a │ │ │ │ + blx 0x989232 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dc4070 │ │ │ │ - blcc 0x1fa704 │ │ │ │ + blcc 0x1fa75c │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf95cf785 │ │ │ │ + @ instruction: 0xf970f785 │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf78b9500 │ │ │ │ - @ instruction: 0xe7e7faf7 │ │ │ │ + strb pc, [r7, fp, lsl #22]! @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x18b924 │ │ │ │ + vaddw.s8 q8, q8, d12 │ │ │ │ + blmi 0x18b8fc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1825243 │ │ │ │ - svclt 0x0000ff2d │ │ │ │ - eorseq r1, r5, r8, lsr #12 │ │ │ │ - stcpl 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ - strlt r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - bl 0x154084 │ │ │ │ - addvs r0, r3, ip, asr #4 │ │ │ │ - andvs r0, r2, fp, lsl #18 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrrne 3, 12, pc, r0, cr1 @ │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - @ instruction: 0xf8c00052 │ │ │ │ - sbcvs ip, r3, r8, lsl r0 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - @ instruction: 0xf8c03100 │ │ │ │ - cmpvs r1, r0, lsl r0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x0000ff4d │ │ │ │ + eorseq r1, r5, r0, asr #12 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + strlt r3, [r0, #-834] @ 0xfffffcbe │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - vabal.u8 , d1, d0 │ │ │ │ - vsubl.u8 q10, d1, d0 │ │ │ │ - stmdbeq fp, {r1, r9, sl, fp, ip, lr} │ │ │ │ - @ instruction: 0xf04f3201 │ │ │ │ - addvs r0, r2, r1, lsl #24 │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - bl 0x3d7df0 │ │ │ │ - @ instruction: 0xf0030c4e │ │ │ │ + umaalvs r4, r3, r3, r0 │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ @ instruction: 0xf8c01c40 │ │ │ │ vmov.i32 d28, #152 @ 0x00000098 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - movwmi r4, #45378 @ 0xb142 │ │ │ │ - @ instruction: 0xf8c00052 │ │ │ │ - sbcvs ip, r3, r4, lsl r0 │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x118ed84 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + @ instruction: 0xf8c05c02 │ │ │ │ + vmov.i32 d30, #144 @ 0x00000090 │ │ │ │ + bl 0x15788c │ │ │ │ + sbcvs r0, r3, ip, asr #4 │ │ │ │ + andvs r6, r2, r1, asr #2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0030052 │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - mcrrne 3, 12, pc, r0, cr1 @ │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf8c04313 │ │ │ │ - @ instruction: 0xf8c0c014 │ │ │ │ - vaddl.u8 q15, d1, d4 │ │ │ │ - addvs r0, r3, r2, asr #24 │ │ │ │ + vpmax.s8 d15, d12, d2 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf0035202 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + bl 0x3d2dc4 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + andcc r4, r1, #0, 4 │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + @ instruction: 0xf8c04242 │ │ │ │ + tstmi r3, #24 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ smlabtcc r0, r1, r3, pc @ │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - andcs r6, r0, r1, lsl #2 │ │ │ │ + andcc lr, r3, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf04f090b │ │ │ │ + @ instruction: 0xf0030c00 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + @ instruction: 0xf8c01c40 │ │ │ │ + vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + subseq r4, r2, r2, asr #24 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + vmlal.u q8, d1, d2[0] │ │ │ │ + stmib r0, {r8, ip, sp}^ │ │ │ │ + tstvs r1, r2, lsl #4 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x115c1a4 │ │ │ │ - addvs r0, r3, ip, lsl #4 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + b 0x115c180 │ │ │ │ + andvs r0, r3, ip, lsl #4 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vldmiami r1, {s29-s107} │ │ │ │ - @ instruction: 0xf001b500 │ │ │ │ - vsubl.u8 q8, d1, d1 │ │ │ │ - @ instruction: 0xf00c3342 │ │ │ │ - cmpvs r2, r8, lsl #24 │ │ │ │ - b 0x13cd7d0 │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf3c10342 │ │ │ │ - tstmi sl, #3088 @ 0xc10 │ │ │ │ - @ instruction: 0xf003094b │ │ │ │ - stmib r0, {r1, r8, r9}^ │ │ │ │ - vsubl.u8 q14, d1, d0 │ │ │ │ - @ instruction: 0xf8c01200 │ │ │ │ - tstmi r3, #12 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023c42 │ │ │ │ + @ instruction: 0xf0010208 │ │ │ │ + b 0x114c180 │ │ │ │ + andvs r0, r2, ip, lsl #4 │ │ │ │ + vmul.f q8, , d2[2] │ │ │ │ + @ instruction: 0xf0021c00 │ │ │ │ + cmpvs r3, r2, lsl #4 │ │ │ │ + b 0x114d7bc │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + stmib r0, {r0, r6, r7, sl, fp, ip}^ │ │ │ │ + vsubl.u8 q14, d1, d3 │ │ │ │ + tstmi r3, #536870916 @ 0x20000004 │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ - addvs r6, r1, r3, lsl #2 │ │ │ │ + smlabtcc r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + svclt 0x00004770 │ │ │ │ subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - b 0x1389f0 │ │ │ │ - bl 0x3cee24 │ │ │ │ + b 0x1389c8 │ │ │ │ + bl 0x3cedfc │ │ │ │ addvs r0, r2, r2, asr #4 │ │ │ │ @ instruction: 0xf002098a │ │ │ │ stcleq 2, cr0, [fp], {2} │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - blx 0x15bf1c │ │ │ │ - subvs pc, r2, ip, lsl #4 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - sbcvs r4, r1, r3, lsl r3 │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + b 0x14a39f4 │ │ │ │ + subvs r0, r2, ip, asr #4 │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + sbcvs r4, r2, fp, lsl #6 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - b 0x119e750 │ │ │ │ - blx 0x3cc284 │ │ │ │ - @ instruction: 0xf8c0fc02 │ │ │ │ - addsmi ip, sl, r4 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x118c280 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r3, r1, lsl #2 │ │ │ │ - andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf001098a │ │ │ │ + @ instruction: 0xf0020301 │ │ │ │ + @ instruction: 0xf04f0202 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + stcleq 5, cr11, [fp], {0} │ │ │ │ + vpmax.s8 d15, d2, d12 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + @ instruction: 0xf0035e01 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + vpmax.s8 d15, d12, d2 │ │ │ │ + and pc, r8, r0, asr #17 │ │ │ │ + subvs r6, r2, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ stcleq 5, cr11, [fp], {0} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, pc, #1 │ │ │ │ stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - sbcvs r6, r3, r2, asr #32 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x118befc │ │ │ │ + b 0x118bed4 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - subvs r4, r2, r2, asr #2 │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ + sbcvs r4, r3, r2, asr #2 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020c42 │ │ │ │ - stcleq 2, cr0, [fp], {8} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ stcvc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + stceq 1, cr15, [r2], {204} @ 0xcc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - @ instruction: 0xf1cc6002 │ │ │ │ - addvs r0, r2, r2, lsl #4 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - subvs r4, r1, r3, lsl r3 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + andvs r4, r2, fp, lsl #6 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ - vqdmulh.s q8, , d2[0] │ │ │ │ - @ instruction: 0xf0023e42 │ │ │ │ + vmull.u8 , d1, d1 │ │ │ │ + @ instruction: 0xf0020e42 │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ - b 0x114c350 │ │ │ │ - b 0x118bf64 │ │ │ │ - vsubw.u8 q8, , d14 │ │ │ │ - andvs r5, r2, r1, lsl #24 │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - subvs r6, r1, r3, asr #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x1157c20 │ │ │ │ + movwmi r0, #45582 @ 0xb20e │ │ │ │ + @ instruction: 0x2c00e9c0 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x118bfa4 │ │ │ │ + b 0x118bf7c │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - stmib r0, {r0, r7, r8, lr}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ + andvs r4, r3, r1, lsl #3 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ @ instruction: 0xf0010208 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf003090b │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - movwmi r4, #45378 @ 0xb142 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - @ instruction: 0xf0010208 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf003090b │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - andvs r4, r2, r2, asr #24 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - subvs r6, r3, r1, asr #1 │ │ │ │ + strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r2, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ + stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cdc34 │ │ │ │ + b 0x13ceb0c │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c43c │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + b 0x114c414 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf10c4142 │ │ │ │ - movwmi r0, #48129 @ 0xbc01 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #24 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x11a7c00 │ │ │ │ + tstcc r1, ip, lsl #6 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cda80 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c488 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x118e978 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + vldmiaeq r1, {s28-s106} │ │ │ │ + stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + @ instruction: 0xf00c0ccb │ │ │ │ + @ instruction: 0xf0020c08 │ │ │ │ + b 0x13cc050 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + stmib r0, {r0, r9, sl, fp, ip, lr}^ │ │ │ │ + vmull.p8 q14, d1, d2 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x1157d50 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13d449c │ │ │ │ - sbcvs r0, r3, r2, lsl #24 │ │ │ │ - stmdbeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + @ instruction: 0xf00c2200 │ │ │ │ + sbcvs r0, r2, r8, lsl #24 │ │ │ │ + b 0x13cdc9c │ │ │ │ + @ instruction: 0xf0020c03 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + tstmi sl, #134217729 @ 0x8000001 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + andgt lr, r1, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ + stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cdd10 │ │ │ │ + b 0x13cebe0 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c518 │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + b 0x114c4e8 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf10c4142 │ │ │ │ - movwmi r0, #48129 @ 0xbc01 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #24 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x119fcd4 │ │ │ │ + tstcc r1, ip, lsl #6 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ @ instruction: 0xf0010208 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf003090b │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d8 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf1cc4142 │ │ │ │ - movwmi r0, #48130 @ 0xbc02 │ │ │ │ - @ instruction: 0xf8c06002 │ │ │ │ - subvs ip, r3, ip │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x11a7d10 │ │ │ │ + @ instruction: 0xf1c1030c │ │ │ │ + stmib r0, {r1, r8}^ │ │ │ │ + sbcvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ + stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cdd9c │ │ │ │ + b 0x13cec6c │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf8c00208 │ │ │ │ vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c5a4 │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + b 0x114c574 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf1cc4142 │ │ │ │ - movwmi r0, #48130 @ 0xbc02 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #24 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13cdde8 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114c5f0 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x119eae0 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x119fd60 │ │ │ │ + @ instruction: 0xf1c1030c │ │ │ │ + addvs r0, r2, r2, lsl #2 │ │ │ │ + sbcvs r6, r1, r3 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + @ instruction: 0x1c11ea4f │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + @ instruction: 0xf00c0ccb │ │ │ │ + @ instruction: 0xf0020c08 │ │ │ │ + b 0x13cc1b4 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + stmib r0, {r0, r9, sl, fp, ip, lr}^ │ │ │ │ + vmull.p8 q14, d1, d2 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x1157eb4 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movteq pc, #9153 @ 0x23c1 @ │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ vpmax.s8 d15, d12, d17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ andeq pc, r8, #2 │ │ │ │ + stceq 1, cr15, [r0], #-816 @ 0xfffffcd0 │ │ │ │ stcleq 3, cr4, [fp], {26} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlabtmi r4, r1, r3, pc @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlawteq r0, r1, r1, pc @ │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r1, lsl #24 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ tstmi sl, #256 @ 0x100 │ │ │ │ @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x119be64 │ │ │ │ - @ instruction: 0xf1c1030c │ │ │ │ - stmib r0, {r4, r8}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf1cc3142 │ │ │ │ + movwmi r0, #48144 @ 0xbc10 │ │ │ │ + @ instruction: 0x2c01e9c0 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ tstmi sl, #0, 24 │ │ │ │ @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x119bea0 │ │ │ │ - @ instruction: 0xf1c1030c │ │ │ │ - stmib r0, {r3, r8}^ │ │ │ │ - addvs r3, r1, r0, lsl #4 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + vmull.u8 q10, d1, d2 │ │ │ │ + @ instruction: 0xf1cc3142 │ │ │ │ + movwmi r0, #48136 @ 0xbc08 │ │ │ │ + @ instruction: 0x2c01e9c0 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmeq sl, {r0, r8, r9, sp} │ │ │ │ stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - b 0x119c700 │ │ │ │ + b 0x119c6c8 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - b 0x3d46f4 │ │ │ │ + b 0x3d46bc │ │ │ │ @ instruction: 0xf8c00291 │ │ │ │ sbcvs ip, r3, r8 │ │ │ │ bicsmi lr, r1, #12, 20 @ 0xc000 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - b 0x119c734 │ │ │ │ + b 0x119c6fc │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movteq pc, #9153 @ 0x23c1 @ │ │ │ │ @@ -191985,45 +191970,45 @@ │ │ │ │ vpmax.s8 d15, d12, d17 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ stcleq 3, cr4, [fp], {26} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlabtmi r4, r1, r3, pc @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ tstmi sl, #256 @ 0x100 │ │ │ │ @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d12 │ │ │ │ vqdmulh.s , , d2[0] │ │ │ │ - b 0x119bf8c │ │ │ │ - addvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + b 0x119bf54 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andvs r2, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ tstmi sl, #0, 24 │ │ │ │ @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d12 │ │ │ │ vqdmulh.s , , d2[0] │ │ │ │ - b 0x119bfc4 │ │ │ │ - addvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + b 0x119bf8c │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andvs r2, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vmlal.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ @@ -192033,616 +192018,617 @@ │ │ │ │ movwmi r3, #45378 @ 0xb142 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + vqrdmlah.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0024c81 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x11580f4 │ │ │ │ + movwmi r0, #45582 @ 0xb20e │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + andvs r6, r3, r2, asr #32 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22e44 │ │ │ │ + bl 0xfec22e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [r6, #-528] @ 0xfffffdf0 │ │ │ │ + ldc2l 7, cr15, [r0, #-528]! @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffa20 │ │ │ │ + bls 0x1ff9ec │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8c4f785 │ │ │ │ + @ instruction: 0xf8def785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, lsl pc │ │ │ │ + addeq r3, r5, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22ea8 │ │ │ │ + bl 0xfec22e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ + ldc2 7, cr15, [lr, #-528]! @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffa84 │ │ │ │ + bls 0x1ffa50 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf892f785 │ │ │ │ + @ instruction: 0xf8acf785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00853eb0 │ │ │ │ + addeq r3, r5, r4, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22f0c │ │ │ │ + bl 0xfec22ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [r2], #528 @ 0x210 │ │ │ │ + stc2 7, cr15, [ip, #-528] @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffae8 │ │ │ │ + bls 0x1ffab4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vsra.s64 d19, d12, #64 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf860f785 │ │ │ │ + @ instruction: 0xf87af785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, asr #28 │ │ │ │ + addeq r3, r5, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22f70 │ │ │ │ + bl 0xfec22f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2l 7, cr15, [r0], {132} @ 0x84 │ │ │ │ + ldc2l 7, cr15, [sl], {132} @ 0x84 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffb4c │ │ │ │ + bls 0x1ffb18 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf82ef785 │ │ │ │ + @ instruction: 0xf848f785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror #27 │ │ │ │ + addeq r3, r5, ip, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22fd4 │ │ │ │ + bl 0xfec22fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [lr], {132} @ 0x84 │ │ │ │ + stc2 7, cr15, [r8], #528 @ 0x210 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffbb0 │ │ │ │ + bls 0x1ffb7c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfffcf784 │ │ │ │ + @ instruction: 0xf816f785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, lsl #27 │ │ │ │ + @ instruction: 0x00853db8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23038 │ │ │ │ + bl 0xfec23004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - mrrc2 7, 8, pc, ip, cr4 @ │ │ │ │ + ldc2l 7, cr15, [r6], #-528 @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffc14 │ │ │ │ + bls 0x1ffbe0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffcaf784 │ │ │ │ + @ instruction: 0xffe4f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr #26 │ │ │ │ + addeq r3, r5, r4, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2309c │ │ │ │ + bl 0xfec23068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [sl], #-528 @ 0xfffffdf0 │ │ │ │ + mcrr2 7, 8, pc, r4, cr4 @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffc78 │ │ │ │ + bls 0x1ffc44 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff98f784 │ │ │ │ + @ instruction: 0xffb2f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00853cbc │ │ │ │ + strdeq r3, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23100 │ │ │ │ + bl 0xfec230cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfff09d26 │ │ │ │ + ldc2 7, cr15, [r2], {132} @ 0x84 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffcdc │ │ │ │ + bls 0x1ffca8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff66f784 │ │ │ │ + @ instruction: 0xff80f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, asr ip │ │ │ │ + addeq r3, r5, ip, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23164 │ │ │ │ + bl 0xfec23130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xff189d92 │ │ │ │ + blx 0xff809d5e │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffd48 │ │ │ │ + bls 0x1ffd14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff30f784 │ │ │ │ + @ instruction: 0xff4af784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, ror #23 │ │ │ │ + addeq r3, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec231d0 │ │ │ │ + bl 0xfec2319c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfe409dfe │ │ │ │ + blx 0xfea89dca │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffdb4 │ │ │ │ + bls 0x1ffd80 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 15, cr15, cr10, cr4, {4} │ │ │ │ + @ instruction: 0xff14f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsl #23 │ │ │ │ + @ instruction: 0x00853bb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2323c │ │ │ │ + bl 0xfec23208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x1689e6a │ │ │ │ + blx 0x1d09e36 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffe20 │ │ │ │ + bls 0x1ffdec │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 12, cr15, cr4, cr4, {4} │ │ │ │ + cdp2 7, 13, cr15, cr14, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, lsl fp │ │ │ │ + addeq r3, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec232a8 │ │ │ │ + bl 0xfec23274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x909ed6 │ │ │ │ + blx 0xf89ea2 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffe8c │ │ │ │ + bls 0x1ffe58 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 8, cr15, cr14, cr4, {4} │ │ │ │ + cdp2 7, 10, cr15, cr8, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr #21 │ │ │ │ + ldrdeq r3, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23314 │ │ │ │ + bl 0xfec232e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xffb89f40 │ │ │ │ + blx 0x209f0e │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffef8 │ │ │ │ + bls 0x1ffec4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 5, cr15, cr8, cr4, {4} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, lsr sl │ │ │ │ + addeq r3, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23380 │ │ │ │ + bl 0xfec2334c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfee09fac │ │ │ │ + blx 0xff489f78 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fff64 │ │ │ │ + bls 0x1fff30 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 2, cr15, cr2, cr4, {4} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r0 │ │ │ │ + addeq r3, r5, r4, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec233ec │ │ │ │ + bl 0xfec233b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x208a018 │ │ │ │ + blx 0xfe709fe4 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fffd0 │ │ │ │ + bls 0x1fff9c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [ip, #528]! @ 0x210 │ │ │ │ + cdp2 7, 0, cr15, cr6, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, ror #18 │ │ │ │ + umulleq r3, r5, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23458 │ │ │ │ + bl 0xfec23424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fe0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x130a084 │ │ │ │ + blx 0x198a050 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x20003c │ │ │ │ + bls 0x200008 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [r6, #528]! @ 0x210 │ │ │ │ + ldc2l 7, cr15, [r0, #528] @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r5], r8 │ │ │ │ + addeq r3, r5, ip, lsr #18 │ │ │ │ stmvs fp, {r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorle r2, r2, sp, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {124} @ 0x7c │ │ │ │ - blle 0x6d6ef0 │ │ │ │ + blle 0x6d6ebc │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - bllt 0xd0b1cc │ │ │ │ + bllt 0xd0b210 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11af30 │ │ │ │ + blcs 0x11aefc │ │ │ │ strtmi sp, [r0], -r6, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - stc2 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ + ldc2 7, cr15, [r0], #908 @ 0x38c │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavs sl!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18b96c │ │ │ │ + bls 0x18b9a0 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13952 @ 0x3680 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [lr, #544] @ 0x220 │ │ │ │ + stc2 7, cr15, [r8, #544]! @ 0x220 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - stc2 7, cr15, [lr, #-524] @ 0xfffffdf4 │ │ │ │ + stc2 7, cr15, [r8, #-524]! @ 0xfffffdf4 │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [sl, #-876]! @ 0xfffffc94 │ │ │ │ + stc2l 7, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - stc2 7, cr15, [r4, #-524] @ 0xfffffdf4 │ │ │ │ + ldc2 7, cr15, [lr, #-524] @ 0xfffffdf4 │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ strtmi r9, [r0], -r2 │ │ │ │ - ldc2 7, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ + ldc2l 7, cr15, [r6, #-876] @ 0xfffffc94 │ │ │ │ stmdbvs r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf784681e │ │ │ │ - stmdbls r2, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdavs r9!, {r3, r6, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - ldc2l 7, cr15, [ip, #876] @ 0x36c │ │ │ │ - blcs 0xe8244 │ │ │ │ + mcr2 7, 0, pc, cr2, cr11, {6} @ │ │ │ │ + blcs 0xe8210 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed8cfd4 │ │ │ │ + blx 0xfed8cfa0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x40cfd8 │ │ │ │ + blcs 0x40cfa4 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x517008 │ │ │ │ + blle 0x516fd4 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - ldmiblt r8!, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1f03e8 │ │ │ │ + blcc 0x1f03b4 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e32100 │ │ │ │ - andcs pc, r1, r5, lsl #24 │ │ │ │ + andcs pc, r1, fp, lsr #24 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7839203 │ │ │ │ - bls 0x1cb858 │ │ │ │ + bls 0x1cb88c │ │ │ │ strtmi r4, [sl], r3, lsl #13 │ │ │ │ andseq r6, r2, #2686976 @ 0x290000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [r8, #-544] @ 0xfffffde0 │ │ │ │ + stc2 7, cr15, [r2, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf7839204 │ │ │ │ - bls 0x20b83c │ │ │ │ + bls 0x20b870 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - @ instruction: 0xf783fcfb │ │ │ │ - @ instruction: 0xf8d8fcb1 │ │ │ │ + @ instruction: 0xf783fd15 │ │ │ │ + @ instruction: 0xf8d8fccb │ │ │ │ pkhbtmi r3, r1, r8 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, pc, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, pc, asr #2 │ │ │ │ @ instruction: 0xf7842000 │ │ │ │ - ands pc, fp, r5, asr #18 │ │ │ │ + ands pc, fp, pc, asr r9 @ │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf7839204 │ │ │ │ - bls 0x20b660 │ │ │ │ + bls 0x20b694 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d8fc95 │ │ │ │ + @ instruction: 0xf8d8fcbb │ │ │ │ andls r2, r4, #0 │ │ │ │ - mrrc2 7, 8, pc, lr, cr3 @ │ │ │ │ + ldc2l 7, cr15, [r8], #-524 @ 0xfffffdf4 │ │ │ │ strmi r9, [r1], -r4, lsl #20 │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ - stc2 7, cr15, [sl], {219} @ 0xdb │ │ │ │ + ldc2 7, cr15, [r0], #876 @ 0x36c │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7902104 │ │ │ │ - @ instruction: 0x4648fa9d │ │ │ │ + @ instruction: 0x4648fab7 │ │ │ │ ldrbmi r9, [sl], -r0 │ │ │ │ strbmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf78347b8 │ │ │ │ - strmi pc, [r7], -r9, asr #24 │ │ │ │ - mcrr2 7, 8, pc, r6, cr3 @ │ │ │ │ + strmi pc, [r7], -r3, ror #24 │ │ │ │ + stc2l 7, cr15, [r0], #-524 @ 0xfffffdf4 │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7904638 │ │ │ │ - strbmi pc, [r9], -r5, ror #19 @ │ │ │ │ + @ instruction: 0x4649f9ff │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ - @ instruction: 0xf8d8f9fb │ │ │ │ + @ instruction: 0xf8d8fa15 │ │ │ │ ldrtmi r1, [sl], -r4 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d8fd27 │ │ │ │ + @ instruction: 0xf8d8fd4d │ │ │ │ ldrtmi r1, [r2], -r0 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fd21 │ │ │ │ + svcvs 0x00a3fd47 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf1a3af6f │ │ │ │ - blx 0xfed8d14c │ │ │ │ + blx 0xfed8d118 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r7, -r3, lsr #15]! │ │ │ │ - blcs 0x11b154 │ │ │ │ + blcs 0x11b120 │ │ │ │ @ instruction: 0xf7fed9b4 │ │ │ │ - svclt 0x0000ff0d │ │ │ │ + svclt 0x0000ff13 │ │ │ │ @ instruction: 0xf8d0b510 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ andsle r6, r4, r0, ror pc │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ svcvs 0x0070f41c │ │ │ │ ldmib r1, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ - blx 0xfed7fd78 │ │ │ │ - b 0x1409378 │ │ │ │ + blx 0xfed7fd44 │ │ │ │ + b 0x1409344 │ │ │ │ ldmdbeq fp, {r1, r2, r3, sl, fp}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ ldmdblt r3, {r0, r8, r9} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs lr, r0, r0, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -192658,69 +192644,69 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6e590 │ │ │ │ + blx 0xfed6e55c │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ eorsle r0, ip, sp, lsl #30 │ │ │ │ svceq 0x000ff1bc │ │ │ │ ldrmi sp, [sl], r3, ror #1 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @ instruction: 0x4691307c │ │ │ │ strmi r6, [r8], fp, lsr #31 │ │ │ │ - blcs 0x15dec4 │ │ │ │ - blcc 0x203aa0 │ │ │ │ + blcs 0x15de90 │ │ │ │ + blcc 0x203a6c │ │ │ │ stmdale r4!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - mvnlt pc, r5, lsr #20 │ │ │ │ + mvnlt pc, r3, asr #20 │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf7839201 │ │ │ │ - bls 0x14b4f8 │ │ │ │ + bls 0x14b52c │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - @ instruction: 0xf646fbe1 │ │ │ │ + @ instruction: 0xf646fc07 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf8d82396 │ │ │ │ ldmdavs sp, {} @ │ │ │ │ - @ instruction: 0xf862f784 │ │ │ │ + @ instruction: 0xf87cf784 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strbmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ svcvs 0x00bbbb03 │ │ │ │ andcs fp, r1, fp, ror r9 │ │ │ │ - blcs 0x106524 │ │ │ │ + blcs 0x1064f0 │ │ │ │ @ instruction: 0xf04fdada │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xffc8a5f4 │ │ │ │ + blx 0x60a5c2 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcle r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf1a3e7a5 │ │ │ │ - blx 0xfed8d28c │ │ │ │ + blx 0xfed8d258 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867bb │ │ │ │ - @ instruction: 0xf840f784 │ │ │ │ + @ instruction: 0xf85af784 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7db710a │ │ │ │ - strb pc, [r0, r9, lsl #23]! @ │ │ │ │ + strb pc, [r0, pc, lsr #23]! @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7884630 │ │ │ │ - @ instruction: 0xf8d8fbf5 │ │ │ │ + @ instruction: 0xf8d8fc0f │ │ │ │ ldrtmi r1, [r2], -r4 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - ldrb pc, [r2, r3, ror #24] @ │ │ │ │ + ldrb pc, [r2, r9, lsl #25] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb083 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ @@ -192741,194 +192727,194 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ svcvs 0x00834690 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ mcrrle 11, 0, r2, r0, cr2 │ │ │ │ - blle 0x111dca8 │ │ │ │ + blle 0x111dc74 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #17 │ │ │ │ eorsle r2, sp, r0, lsl #22 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - blx 0xfe50a54a │ │ │ │ + blx 0xfeb8a516 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46062396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10b55c │ │ │ │ - blls 0x11df78 │ │ │ │ + bls 0x10b590 │ │ │ │ + blls 0x11df44 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10b598 │ │ │ │ + blls 0x10b5cc │ │ │ │ ldmdavs ip, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc4f783 │ │ │ │ + @ instruction: 0xffdef783 │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ svcvs 0x00bb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8d3a4 │ │ │ │ + blx 0xfed8d370 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167bb │ │ │ │ - blcc 0x20660c │ │ │ │ + blcc 0x2065d8 │ │ │ │ ldmible sp!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - ldrb pc, [r2, fp, asr #20]! @ │ │ │ │ + @ instruction: 0xe7f2fa71 │ │ │ │ stmdbeq r0, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd00b │ │ │ │ vst4.8 {d3-d6}, [r3], r4 │ │ │ │ - blcs 0xe5590 │ │ │ │ - bcs 0xfc434 │ │ │ │ + blcs 0xe555c │ │ │ │ + bcs 0xfc400 │ │ │ │ movwcs fp, #7946 @ 0x1f0a │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec239f4 │ │ │ │ + bl 0xfec239c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stccs 0, cr11, [sp], {131} @ 0x83 │ │ │ │ svcvs 0x0083d00f │ │ │ │ @ instruction: 0x460c4616 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [lr], {124} @ 0x7c │ │ │ │ - blle 0x497418 │ │ │ │ + blle 0x4973e4 │ │ │ │ @ instruction: 0xf01c4628 │ │ │ │ - ldmiblt r8, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcc 0x1fbff4 │ │ │ │ + blcc 0x1fbfc0 │ │ │ │ stmible pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7ebf9ff │ │ │ │ + strb pc, [fp, r5, lsr #20]! @ │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - blx 0x28a65e │ │ │ │ + blx 0x90a62a │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x4b3470 │ │ │ │ + stmdavs r2!, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x4b343c │ │ │ │ stmib sp, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7832300 │ │ │ │ - bls 0x10b2a0 │ │ │ │ + bls 0x10b2d4 │ │ │ │ andls r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldmib sp, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46396818 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00abb989 │ │ │ │ rscvs r2, sl, sp, lsl #4 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0x2000e7b8 │ │ │ │ - @ instruction: 0xff28f783 │ │ │ │ + @ instruction: 0xff42f783 │ │ │ │ strmi r9, [r1], -r0, lsl #22 │ │ │ │ strtmi lr, [r8], -r7, ror #15 │ │ │ │ - stc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18d5b8 │ │ │ │ - bvs 0x74d6f0 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18d584 │ │ │ │ + bvs 0x74d6bc │ │ │ │ andcs lr, r0, r6, ror #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18d5ec │ │ │ │ - blvs 0x74d724 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18d5b8 │ │ │ │ + blvs 0x74d6f0 │ │ │ │ andcs lr, r0, ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18d620 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18d5ec │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18d654 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18d620 │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18d688 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18d654 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18d6bc │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18d688 │ │ │ │ svcvs 0x001a0382 │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @@ -192951,111 +192937,111 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r0], r3, lsl #31 │ │ │ │ andcs r4, r1, #12, 12 @ 0xc00000 │ │ │ │ - blcs 0x15e280 │ │ │ │ + blcs 0x15e24c │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x103a88 │ │ │ │ + blcs 0x103a54 │ │ │ │ ldrtmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xfff6f01b │ │ │ │ + @ instruction: 0xf814f01c │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x2069f8 │ │ │ │ + blcc 0x2069c4 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - ubfx pc, fp, #17, #19 │ │ │ │ + ldrb pc, [r2, r1, lsl #18]! @ │ │ │ │ andls r6, r0, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf9e2f783 │ │ │ │ + @ instruction: 0xf9fcf783 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46062396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10b200 │ │ │ │ - blls 0x11e2d4 │ │ │ │ + bls 0x10b234 │ │ │ │ + blls 0x11e2a0 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10b23c │ │ │ │ + blls 0x10b270 │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ ldmdblt r9, {r0, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andcs r6, sp, #748 @ 0x2ec │ │ │ │ - blcs 0xe4ecc │ │ │ │ + blcs 0xe4e98 │ │ │ │ @ instruction: 0xf1a3d0c7 │ │ │ │ - blx 0xfed8d700 │ │ │ │ + blx 0xfed8d6cc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xe7c067bb │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7effc71 │ │ │ │ + @ instruction: 0xe7effc77 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd02d │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ eorle r6, r8, r0, ror r3 │ │ │ │ - blcs 0x2a6b44 │ │ │ │ + blcs 0x2a6b10 │ │ │ │ stmvs fp, {r0, r2, r5, sl, fp, ip, lr, pc} │ │ │ │ eorle r2, r2, r3, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {124} @ 0x7c │ │ │ │ - blle 0x6d7748 │ │ │ │ + blle 0x6d7714 │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - stmiblt r0!, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11b788 │ │ │ │ + blcs 0x11b754 │ │ │ │ @ instruction: 0xf04fd9e6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf85ef7e3 │ │ │ │ + @ instruction: 0xf884f7e3 │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18b128 │ │ │ │ + bls 0x18b15c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13830 @ 0x3606 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf96cf788 │ │ │ │ + @ instruction: 0xf986f788 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf8ecf783 │ │ │ │ + @ instruction: 0xf906f783 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf918f7db │ │ │ │ + @ instruction: 0xf93ef7db │ │ │ │ stmiavs r0!, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstls r2, r9, lsl r8 │ │ │ │ - ldc2 7, cr15, [ip, #524] @ 0x20c │ │ │ │ + ldc2 7, cr15, [r6, #524]! @ 0x20c │ │ │ │ stmdbls r2, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andls r4, r0, r2, lsr r6 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ strtmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - svcvs 0x00bbf9c5 │ │ │ │ + svcvs 0x00bbf9eb │ │ │ │ adcsle r2, r3, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ svclt 0x0000e7ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -193081,51 +193067,51 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5660 @ 0x161c │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ svcvs 0x00834690 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x99e1f8 │ │ │ │ + blle 0x99e1c4 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - ldrshlt pc, [r0, #231] @ 0xe7 @ │ │ │ │ + bicslt pc, r0, r5, lsl pc @ │ │ │ │ andseq r6, fp, #3866624 @ 0x3b0000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ svcvs 0x00b3b314 │ │ │ │ @ instruction: 0xf896bb03 │ │ │ │ mvnlt r3, lr, ror #1 │ │ │ │ ldrdcc lr, [r1], -r7 │ │ │ │ andseq r4, fp, #17825792 @ 0x1100000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00b347a0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8d8b8 │ │ │ │ + blx 0xfed8d884 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167b3 │ │ │ │ - blcc 0x206b98 │ │ │ │ + blcc 0x206b64 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r2, r1, asr #31]! @ │ │ │ │ + ldrb pc, [r2, r7, ror #31]! @ │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - @ instruction: 0xf646f8c9 │ │ │ │ + @ instruction: 0xf646f8e3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ - bls 0x155b2c │ │ │ │ + bls 0x155af8 │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0xf7886819 │ │ │ │ - ldmdavs sl!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl!, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18afd4 │ │ │ │ - blls 0x19e4fc │ │ │ │ + bls 0x18b008 │ │ │ │ + blls 0x19e4c8 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x18b010 │ │ │ │ + blls 0x18b044 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ svclt 0x0000e7c9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -193137,66 +193123,66 @@ │ │ │ │ stclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vadd.i8 d22, d17, d12 │ │ │ │ - vmov.i32 d22, #1279 @ 0x000004ff │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ stmdavs sp, {r0, r2, r4, r5, sl, fp}^ │ │ │ │ movteq lr, #19203 @ 0x4b03 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ @ instruction: 0xf8dc680b │ │ │ │ - b 0x119cf60 │ │ │ │ - blx 0xfedcfd78 │ │ │ │ + b 0x119cf2c │ │ │ │ + blx 0xfedcfd44 │ │ │ │ strtmi pc, [r0], r4, lsl #7 │ │ │ │ @ instruction: 0xf1bc095b │ │ │ │ svclt 0x00c80f07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ svcvs 0x0083307c │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - blcs 0x15e78c │ │ │ │ - blcs 0x103da8 │ │ │ │ + blcs 0x15e758 │ │ │ │ + blcs 0x103d74 │ │ │ │ strbmi sp, [r8], -r8, lsl #22 │ │ │ │ - mcr2 0, 3, pc, cr6, cr11, {0} @ │ │ │ │ + mcr2 0, 4, pc, cr4, cr11, {0} @ │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x206ccc │ │ │ │ + blcc 0x206c98 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24648 │ │ │ │ - ldrb pc, [r2, fp, asr #30]! @ │ │ │ │ + @ instruction: 0xe7f2ff71 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xf852f783 │ │ │ │ + @ instruction: 0xf86cf783 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10aee0 │ │ │ │ - blls 0x11e5f8 │ │ │ │ + bls 0x10af14 │ │ │ │ + blls 0x11e5c4 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10af1c │ │ │ │ + blls 0x10af50 │ │ │ │ @ instruction: 0xf64e681c │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ ldclpl 3, cr0, [r8, #-208] @ 0xffffff30 │ │ │ │ - stc2 7, cr15, [r2], {131} @ 0x83 │ │ │ │ + ldc2 7, cr15, [ip], {131} @ 0x83 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf8d947c0 │ │ │ │ - blcs 0xd8ff0 │ │ │ │ + blcs 0xd8fbc │ │ │ │ @ instruction: 0xf1a3d0c1 │ │ │ │ - blx 0xfed8da2c │ │ │ │ + blx 0xfed8d9f8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, r8, r9, asr #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -193206,15 +193192,15 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6de20 │ │ │ │ + blx 0xfed6ddec │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ @@ -193222,129 +193208,129 @@ │ │ │ │ svceq 0x000df1bc │ │ │ │ stmdbvs ip, {r1, r8, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ rsbscc pc, ip, lr, lsl #17 │ │ │ │ @ instruction: 0xf8de4617 │ │ │ │ @ instruction: 0x460c3078 │ │ │ │ - blcs 0x15e878 │ │ │ │ - blcc 0x2043b4 │ │ │ │ + blcs 0x15e844 │ │ │ │ + blcc 0x204380 │ │ │ │ stmdale r3, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r1, r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #18 │ │ │ │ @ instruction: 0xf1c1b90b │ │ │ │ stmdavs r2!, {r8, fp} │ │ │ │ @ instruction: 0xf7829201 │ │ │ │ - bls 0x14cc50 │ │ │ │ + bls 0x14cc84 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7829201 │ │ │ │ - bls 0x14cdd8 │ │ │ │ + bls 0x14ce0c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5637 @ 0x1605 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xffc4f787 │ │ │ │ + @ instruction: 0xffdef787 │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xf82af7db │ │ │ │ + @ instruction: 0xf850f7db │ │ │ │ @ instruction: 0xb12b6fb3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ ldr r2, [r0, r1] │ │ │ │ - ble 0xfef97b30 │ │ │ │ + ble 0xfef97afc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r3, r3, lsl #29]! @ │ │ │ │ + ldrb pc, [r3, r9, lsr #29]! @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7874640 │ │ │ │ - bfi pc, sp, (invalid: 31:6) @ │ │ │ │ + @ instruction: 0xe7c6ffb7 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7874640 │ │ │ │ - bfi pc, r7, (invalid: 31:26) @ │ │ │ │ + @ instruction: 0xe7daffb1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec24160 │ │ │ │ + bl 0xfec2412c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xdc0c2b07 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - bcs 0x40d790 │ │ │ │ + bcs 0x40d75c │ │ │ │ stmdavs sl, {r0, r1, r2, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {34} @ 0x22 │ │ │ │ svclt 0x00184293 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ andcs r6, r1, #524 @ 0x20c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r1], #-496 @ 0xfffffe10 │ │ │ │ - blle 0x957bbc │ │ │ │ + blle 0x957b88 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - orrslt pc, r0, pc, asr #26 │ │ │ │ + orrslt pc, r0, sp, ror #26 │ │ │ │ movwcs r6, #10465 @ 0x28e1 │ │ │ │ ldrtmi r6, [r0], -r2, ror #16 │ │ │ │ strmi r0, [pc], -r9, asr #32 │ │ │ │ - @ instruction: 0xf88ef01c │ │ │ │ + @ instruction: 0xf8acf01c │ │ │ │ ldclne 3, cr11, [r9], #-832 @ 0xfffffcc0 │ │ │ │ movwcs r6, #10338 @ 0x2862 │ │ │ │ @ instruction: 0x460f4630 │ │ │ │ - @ instruction: 0xf886f01c │ │ │ │ + @ instruction: 0xf8a4f01c │ │ │ │ svcvs 0x00b3b320 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blcs 0x11bc10 │ │ │ │ + blcs 0x11bbdc │ │ │ │ @ instruction: 0xf04fd9dc │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr2, {7} │ │ │ │ + cdp2 7, 4, cr15, cr0, cr2, {7} │ │ │ │ @ instruction: 0xf1a3e7eb │ │ │ │ - blx 0xfed8dc2c │ │ │ │ + blx 0xfed8dbf8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867b3 │ │ │ │ - blx 0x1d0ae32 │ │ │ │ + blx 0xfe38adfe │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7da710a │ │ │ │ - @ instruction: 0xe7dcfeb9 │ │ │ │ - cdp2 7, 10, cr15, cr12, cr2, {4} │ │ │ │ + @ instruction: 0xe7dcfedf │ │ │ │ + cdp2 7, 12, cr15, cr6, cr2, {4} │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2l 7, cr15, [sl, #952] @ 0x3b8 │ │ │ │ + ldc2l 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - bfi pc, r1, (invalid: 31:12) @ │ │ │ │ - cdp2 7, 9, cr15, cr14, cr2, {4} │ │ │ │ + @ instruction: 0xe7ccffb7 │ │ │ │ + cdp2 7, 11, cr15, cr8, cr2, {4} │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - ldc2 7, cr15, [ip, #952]! @ 0x3b8 │ │ │ │ + stc2l 7, cr15, [r2, #952] @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - ldr pc, [r6, r3, lsl #31]! │ │ │ │ + ldr pc, [r6, r9, lsr #31]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb086 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ @@ -193366,20 +193352,20 @@ │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ stmvs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ svcvs 0x0083461c │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r9], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb5e66c │ │ │ │ + blle 0xb5e638 │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - movwlt pc, #36029 @ 0x8cbd @ │ │ │ │ + movwlt pc, #36059 @ 0x8cdb @ │ │ │ │ stmdavs fp!, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - blls 0x3e5a30 │ │ │ │ + blls 0x3e59fc │ │ │ │ svcvs 0x00bbb34b │ │ │ │ @ instruction: 0xf897bb3b │ │ │ │ @ instruction: 0xb32330ee │ │ │ │ ldrmi r6, [r1], -fp, ror #16 │ │ │ │ strbne r6, [r2, r8, ror #17]! │ │ │ │ andseq r9, fp, #0, 8 │ │ │ │ @ instruction: 0xf5039201 │ │ │ │ @@ -193387,532 +193373,532 @@ │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldrmi r9, [r8, ip, lsl #22] │ │ │ │ @ instruction: 0xb12b6fbb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ ldr r2, [r1, r1]! │ │ │ │ - blcs 0x11bd44 │ │ │ │ + blcs 0x11bd10 │ │ │ │ @ instruction: 0xf04fd9d4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r0, #904] @ 0x388 │ │ │ │ + stc2 7, cr15, [r6, #904]! @ 0x388 │ │ │ │ rsbmi lr, r4, #63438848 @ 0x3c80000 │ │ │ │ andls lr, r4, #54263808 @ 0x33c0000 │ │ │ │ - cdp2 7, 8, cr15, cr6, cr2, {4} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr2, {4} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r9, [r6], -r4, lsl #20 │ │ │ │ ldmdavs r9, {r0, r2, r8, r9, ip, pc} │ │ │ │ - cdp2 7, 9, cr15, cr0, cr7, {4} │ │ │ │ + cdp2 7, 10, cr15, cr10, cr7, {4} │ │ │ │ andls r6, r4, #6946816 @ 0x6a0000 │ │ │ │ - cdp2 7, 7, cr15, cr8, cr2, {4} │ │ │ │ + cdp2 7, 9, cr15, cr2, cr2, {4} │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ movwls r9, #19205 @ 0x4b05 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 8, cr15, cr2, cr7, {4} │ │ │ │ + cdp2 7, 9, cr15, cr12, cr7, {4} │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf783681c │ │ │ │ - @ instruction: 0x462afabd │ │ │ │ + @ instruction: 0x462afad7 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec243a0 │ │ │ │ + bl 0xfec2436c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155db8 │ │ │ │ + bl 0x155d84 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec243e0 │ │ │ │ + bl 0xfec243ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155df8 │ │ │ │ + bl 0x155dc4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24420 │ │ │ │ + bl 0xfec243ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e38 │ │ │ │ + bl 0x155e04 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff12f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24460 │ │ │ │ + bl 0xfec2442c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e78 │ │ │ │ + bl 0x155e44 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec244a0 │ │ │ │ + bl 0xfec2446c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155eb8 │ │ │ │ + bl 0x155e84 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ mrc2 7, 6, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec244e0 │ │ │ │ + bl 0xfec244ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155ef8 │ │ │ │ + bl 0x155ec4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24520 │ │ │ │ + bl 0xfec244ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f38 │ │ │ │ + bl 0x155f04 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24560 │ │ │ │ + bl 0xfec2452c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f78 │ │ │ │ + bl 0x155f44 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 3, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec245a0 │ │ │ │ + bl 0xfec2456c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155fb8 │ │ │ │ + bl 0x155f84 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 2, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec245e0 │ │ │ │ + bl 0xfec245ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155ff8 │ │ │ │ + bl 0x155fc4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24620 │ │ │ │ + bl 0xfec245ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156038 │ │ │ │ + bl 0x156004 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24660 │ │ │ │ + bl 0xfec2462c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156078 │ │ │ │ + bl 0x156044 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ ldc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec246a0 │ │ │ │ + bl 0xfec2466c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1560b8 │ │ │ │ + bl 0x156084 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ ldc2l 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec246e0 │ │ │ │ + bl 0xfec246ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1560f8 │ │ │ │ + bl 0x1560c4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8, -r2] │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24720 │ │ │ │ + bl 0xfec246ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156138 │ │ │ │ + bl 0x156104 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2110f8d2 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24760 │ │ │ │ + bl 0xfec2472c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156178 │ │ │ │ + bl 0x156144 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2118f8d2 │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec247a0 │ │ │ │ + bl 0xfec2476c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - movwne pc, #21067 @ 0x524b @ │ │ │ │ + bicseq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, -r2]! │ │ │ │ stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec247e8 │ │ │ │ + bl 0xfec247b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - orrsne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + cmnpne r5, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r8, -r2]! │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24830 │ │ │ │ + bl 0xfec247fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - movtcs pc, #37451 @ 0x924b @ │ │ │ │ + msrcs CPSR_c, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r0, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24878 │ │ │ │ + bl 0xfec24844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - @ instruction: 0x23a9f24b │ │ │ │ + orrcs pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r8, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec248c0 │ │ │ │ + bl 0xfec2488c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - msrne SPSR_c, #-1342177276 @ 0xb0000004 │ │ │ │ + teqpne r9, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, #-130] @ 0xffffff7e │ │ │ │ ldc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24908 │ │ │ │ + bl 0xfec248d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156320 │ │ │ │ + bl 0x1562ec │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2150 │ │ │ │ mullt r3, sp, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24948 │ │ │ │ + bl 0xfec24914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, #-130]! @ 0xffffff7e │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24990 │ │ │ │ + bl 0xfec2495c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1563a8 │ │ │ │ + bl 0x156374 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0, #-130]! @ 0xffffff7e @ │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec249d0 │ │ │ │ + bl 0xfec2499c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - orrcc pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + msrcc SPSR_sc, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldc2 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a14 │ │ │ │ + bl 0xfec249e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x15642c │ │ │ │ + bl 0x1563f8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2180 │ │ │ │ andlt pc, r3, r7, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a54 │ │ │ │ + bl 0xfec24a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ movtvc pc, #4675 @ 0x1243 @ │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0x2190f8d2 │ │ │ │ - blx 0xffe0b87e │ │ │ │ + blx 0xffe0b84a │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a9c │ │ │ │ + bl 0xfec24a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ cmnpeq r1, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, r2]! │ │ │ │ - blx 0xff50b8c6 │ │ │ │ + blx 0xff50b892 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24ae4 │ │ │ │ + bl 0xfec24ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1564fc │ │ │ │ + bl 0x1564c8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - blx 0xfed0b906 │ │ │ │ + blx 0xfed0b8d2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24b24 │ │ │ │ + bl 0xfec24af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d1, d12 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x15653c │ │ │ │ + bl 0x156508 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - blx 0xfe50b946 │ │ │ │ + blx 0xfe50b912 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @@ -193935,72 +193921,72 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461883f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r7], -r3, lsl #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x15f1dc │ │ │ │ + blcs 0x15f1a8 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x1049e8 │ │ │ │ + blcs 0x1049b4 │ │ │ │ ldrtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf846f01b │ │ │ │ + @ instruction: 0xf864f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x207958 │ │ │ │ + blcc 0x207924 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r2, fp, lsr #18]! @ │ │ │ │ + ubfx pc, r1, #18, #19 │ │ │ │ @ instruction: 0xf64668aa │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ andls r2, r3, #-1778384896 @ 0x96000000 │ │ │ │ - blx 0xc8b808 │ │ │ │ + blx 0x130b7d4 │ │ │ │ strmi r9, [r0], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - blx 0xf8b82c │ │ │ │ + blx 0x160b7f8 │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ - blx 0x98b820 │ │ │ │ + blx 0x100b7ec │ │ │ │ strmi r9, [r1], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - blx 0xc8b844 │ │ │ │ - bllt 0x1a7fd8 │ │ │ │ + blx 0x130b810 │ │ │ │ + bllt 0x1a7fa4 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ stmdacs r0, {r1, r3, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xd12adc1b │ │ │ │ - cdp2 7, 6, cr15, cr4, cr2, {4} │ │ │ │ + cdp2 7, 7, cr15, cr14, cr2, {4} │ │ │ │ @ instruction: 0xf7829003 │ │ │ │ - stmdbls r3, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r9, [fp], -r0, lsl #2 │ │ │ │ andls r4, r3, r2, asr #12 │ │ │ │ ldrmi r6, [r8, r1, lsr #16]! │ │ │ │ stmdavs r9!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - svcvs 0x00b3fa89 │ │ │ │ + svcvs 0x00b3faaf │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ stmdavs sl!, {r0, r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7829203 │ │ │ │ - bls 0x1cc0a4 │ │ │ │ + bls 0x1cc0d8 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7da9103 │ │ │ │ - stmdbls r3, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [sp, r8, lsl #12] │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ @ instruction: 0xf7fdd9ef │ │ │ │ - svclt 0x0000fc69 │ │ │ │ + svclt 0x0000fc6f │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167ecc │ │ │ │ - bl 0x18e3d8 │ │ │ │ + bl 0x167e98 │ │ │ │ + bl 0x18e3a4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ smmls r5, r0, r1, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -194010,31 +193996,31 @@ │ │ │ │ ldrdgt pc, [r4], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xfed67b20 │ │ │ │ + blx 0xfed67aec │ │ │ │ stmvs sp, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ - b 0x1467c30 │ │ │ │ + b 0x1467bfc │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x00c80f07 │ │ │ │ stceq 0, cr15, [r1], {76} @ 0x4c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi sp, [ip], -r3, ror #3 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0x4691307c │ │ │ │ strmi r6, [sp], -r3, lsl #31 │ │ │ │ - blcs 0x15f524 │ │ │ │ + blcs 0x15f4f0 │ │ │ │ strbmi sp, [r3, #-3115]! @ 0xfffff3d5 │ │ │ │ strbmi sp, [r0], -ip, lsr #22 │ │ │ │ - @ instruction: 0xff98f01a │ │ │ │ + @ instruction: 0xffb6f01a │ │ │ │ stmdavs fp!, {r3, r4, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ cmplt ip, #-268435452 @ 0xf0000004 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf898bb43 │ │ │ │ @ instruction: 0xb32b30ee │ │ │ │ stmdavs fp!, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -194046,65 +194032,65 @@ │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d847a0 │ │ │ │ teqlt r3, r8, ror r0 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8c8095b │ │ │ │ andcs r3, r1, r8, ror r0 │ │ │ │ - blcc 0x207a38 │ │ │ │ + blcc 0x207a04 │ │ │ │ ldmible r2, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - ubfx pc, r9, #16, #19 │ │ │ │ + @ instruction: 0xe7f2f87f │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf7829202 │ │ │ │ - bls 0x18c118 │ │ │ │ + bls 0x18c14c │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96cf787 │ │ │ │ + @ instruction: 0xf986f787 │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf954f782 │ │ │ │ + @ instruction: 0xf96ef782 │ │ │ │ strmi r9, [r6], -r2, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf960f787 │ │ │ │ + @ instruction: 0xf97af787 │ │ │ │ andls r6, r3, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf948f782 │ │ │ │ + @ instruction: 0xf962f782 │ │ │ │ stmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ andseq r9, r2, #2 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf954f787 │ │ │ │ + @ instruction: 0xf96ef787 │ │ │ │ stmdavs r0!, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldr r4, [lr, r8, asr #15]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x15680c │ │ │ │ + bl 0x1567d8 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ @ instruction: 0xe74d21f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x156848 │ │ │ │ + bl 0x156814 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ str r2, [pc, -r0, lsl #4]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -194114,128 +194100,128 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r0, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b9e98 │ │ │ │ - blx 0xfed50ca4 │ │ │ │ + b 0x11b9e64 │ │ │ │ + blx 0xfed50c70 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xce8a8 │ │ │ │ + blcs 0xce874 │ │ │ │ stmvs ip, {r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #24 │ │ │ │ ldrmi r6, [r0], r3, lsl #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x15f4c8 │ │ │ │ + blcs 0x15f494 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcc 0x2051f8 │ │ │ │ + blcc 0x2051c4 │ │ │ │ stmdale sp, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01a4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ andls r4, r0, #39845888 @ 0x2600000 │ │ │ │ - @ instruction: 0xf85af782 │ │ │ │ + @ instruction: 0xf874f782 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xf886f7da │ │ │ │ + @ instruction: 0xf8acf7da │ │ │ │ andls r6, r0, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf8b8f782 │ │ │ │ + @ instruction: 0xf8d2f782 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46072496 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf8c0f787 │ │ │ │ + @ instruction: 0xf8daf787 │ │ │ │ andls r6, r0, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf8a8f782 │ │ │ │ + @ instruction: 0xf8c2f782 │ │ │ │ strmi r9, [r5], -r0, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf8b4f787 │ │ │ │ + @ instruction: 0xf8cef787 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ svcvs 0x00b347c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8e944 │ │ │ │ + blx 0xfed8e910 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6067 @ 0x17b3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfed18960 │ │ │ │ + ble 0xfed1892c │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14620 │ │ │ │ - strb pc, [r2, fp, ror #30]! @ │ │ │ │ + @ instruction: 0xe7e2ff91 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05a │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ - blcs 0x2a7db8 │ │ │ │ + blcs 0x2a7d84 │ │ │ │ stmdavs fp, {r1, r4, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ suble r2, fp, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r0, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11c9d4 │ │ │ │ + blcs 0x11c9a0 │ │ │ │ @ instruction: 0x4638d83f │ │ │ │ - mcr2 0, 2, pc, cr10, cr10, {0} @ │ │ │ │ + mcr2 0, 3, pc, cr8, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ andls r4, r1, #38797312 @ 0x2500000 │ │ │ │ - @ instruction: 0xf842f782 │ │ │ │ + @ instruction: 0xf85cf782 │ │ │ │ @ instruction: 0xf6469a01 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46062496 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf84af787 │ │ │ │ + @ instruction: 0xf864f787 │ │ │ │ andls r6, r1, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xffcaf781 │ │ │ │ + @ instruction: 0xffe4f781 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r1 │ │ │ │ - @ instruction: 0xfff6f7d9 │ │ │ │ + @ instruction: 0xf81cf7da │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ svcvs 0x00bb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8ea2c │ │ │ │ + blx 0xfed8e9f8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167bb │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xdfc04 │ │ │ │ + blcs 0xdfbd0 │ │ │ │ @ instruction: 0xf04fdabf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 15, cr15, cr8, cr1, {7} │ │ │ │ + @ instruction: 0xff1ef7e1 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r6, r0, ror r3 │ │ │ │ @@ -194243,303 +194229,303 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ addlt r6, r2, ip, lsl #16 │ │ │ │ @ instruction: 0x2c07095b │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xcea98 │ │ │ │ + blcs 0xcea64 │ │ │ │ stmdavs ip, {r1, r3, r6, r8, ip, lr, pc}^ │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d045 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r5, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11cac8 │ │ │ │ + blcs 0x11ca94 │ │ │ │ ldrtmi sp, [r0], -r4, asr #16 │ │ │ │ - ldc2l 0, cr15, [r0, #104] @ 0x68 │ │ │ │ + stc2l 0, cr15, [lr, #104]! @ 0x68 │ │ │ │ stmdavs r2!, {r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14dde8 │ │ │ │ + bls 0x14de1c │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmdavs r2!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14dc30 │ │ │ │ + bls 0x14dc64 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - blls 0x14dcec │ │ │ │ + blls 0x14dd50 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ bfimi r4, r8, (invalid: 12:0) │ │ │ │ stmdavs r1!, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - svcvs 0x00b3f831 │ │ │ │ + svcvs 0x00b3f857 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8eb28 │ │ │ │ + blx 0xfed8eaf4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6067 @ 0x17b3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfef58b44 │ │ │ │ + ble 0xfef58b10 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - @ instruction: 0xe7e2fe79 │ │ │ │ + @ instruction: 0xe7e2fe9f │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18ec48 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18ec14 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76d2210 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18ec80 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18ec4c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18ecb8 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18ec84 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7352230 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d17, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18ecf0 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18ecbc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r9, -r0, asr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r4, r0, ror r3 │ │ │ │ @ instruction: 0xf02368cb │ │ │ │ - blcs 0x40ec58 │ │ │ │ + blcs 0x40ec24 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ - blcs 0x15f898 │ │ │ │ + blcs 0x15f864 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x1050c4 │ │ │ │ + blcs 0x105090 │ │ │ │ @ instruction: 0x4638db11 │ │ │ │ - stc2l 0, cr15, [sl], #104 @ 0x68 │ │ │ │ + stc2 0, cr15, [r8, #-104] @ 0xffffff98 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x11ccb8 │ │ │ │ + blcs 0x11cc84 │ │ │ │ @ instruction: 0xf04fd9ed │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r6, #900] @ 0x384 │ │ │ │ + stc2l 7, cr15, [ip, #900]! @ 0x384 │ │ │ │ @ instruction: 0xf781e7e9 │ │ │ │ - @ instruction: 0xf8d8fe9b │ │ │ │ + @ instruction: 0xf8d8feb5 │ │ │ │ strmi r3, [r1], r4 │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blcs 0x169fb8 │ │ │ │ - blcs 0x1052c0 │ │ │ │ + blcs 0x169f84 │ │ │ │ + blcs 0x10528c │ │ │ │ cmnle ip, r5, asr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - blx 0xc8bee6 │ │ │ │ + blx 0x130beb2 │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ andls r2, r2, #8 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr1, {4} │ │ │ │ + cdp2 7, 13, cr15, cr4, cr1, {4} │ │ │ │ @ instruction: 0xf6469a02 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mulls r3, r6, r3 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - bmi 0xe0dc08 │ │ │ │ + bmi 0xe0dc3c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmdals r3, {lr} │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmiane r9!, {r4, sl, lr} │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ strbmi r0, [sl], #-256 @ 0xffffff00 │ │ │ │ suble r2, r7, r0, lsl #24 │ │ │ │ biccc pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - @ instruction: 0xf781fe3f │ │ │ │ - strmi pc, [r4], -r9, lsr #28 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr1, {4} │ │ │ │ + @ instruction: 0xf781fe59 │ │ │ │ + strmi pc, [r4], -r3, asr #28 │ │ │ │ + cdp2 7, 4, cr15, cr0, cr1, {4} │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf78e4620 │ │ │ │ - strbmi pc, [r9], -r5, asr #23 @ │ │ │ │ + @ instruction: 0x4649fbdf │ │ │ │ @ instruction: 0xf78e4630 │ │ │ │ - @ instruction: 0xf8d8fbdb │ │ │ │ + @ instruction: 0xf8d8fbf5 │ │ │ │ @ instruction: 0x46221010 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0xf8d8ff07 │ │ │ │ + @ instruction: 0xf8d8ff2d │ │ │ │ ldrtmi r1, [r2], -ip │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - svcvs 0x00bbff01 │ │ │ │ + svcvs 0x00bbff27 │ │ │ │ addle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ @ instruction: 0xf8d8e787 │ │ │ │ @ instruction: 0x464d2010 │ │ │ │ @ instruction: 0xf7819202 │ │ │ │ - bls 0x18d990 │ │ │ │ + bls 0x18d9c4 │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0xf8d8fe2d │ │ │ │ + @ instruction: 0xf8d8fe53 │ │ │ │ andls r2, r2, #12 │ │ │ │ - ldc2l 7, cr15, [r6, #516]! @ 0x204 │ │ │ │ + cdp2 7, 1, cr15, cr0, cr1, {4} │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - mcr2 7, 1, pc, cr2, cr9, {6} @ │ │ │ │ + mcr2 7, 2, pc, cr8, cr9, {6} @ │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78e2102 │ │ │ │ - @ instruction: 0xe792fc35 │ │ │ │ + ldr pc, [r2, pc, asr #24] │ │ │ │ cmppmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - @ instruction: 0xe7b6fdf7 │ │ │ │ - blcs 0x11cddc │ │ │ │ + @ instruction: 0xe7b6fe11 │ │ │ │ + blcs 0x11cda8 │ │ │ │ @ instruction: 0xf7fdd9d7 │ │ │ │ - svclt 0x0000f8c9 │ │ │ │ - addeq r1, r5, sl, ror #20 │ │ │ │ - blmi 0xffd08690 │ │ │ │ + svclt 0x0000f8cf │ │ │ │ + umulleq r1, r5, lr, sl │ │ │ │ + blmi 0xffd0865c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r6, fp, lsl #17 │ │ │ │ - strble r0, [pc, #-2010]! @ 0xcda16 │ │ │ │ + strble r0, [pc, #-2010]! @ 0xcd9e2 │ │ │ │ @ instruction: 0xdc682b0b │ │ │ │ vadd.i8 q11, q13, q5 │ │ │ │ vrsra.s64 d18, d21, #64 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ vmls.f d20, d0, d1[1] │ │ │ │ - bcs 0xcf620 │ │ │ │ + bcs 0xcf5ec │ │ │ │ svclt 0x00186d02 │ │ │ │ @ instruction: 0xf64a461d │ │ │ │ - vqdmlal.s q11, d0, d1[0] │ │ │ │ + vorr.i32 d22, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf64a030c │ │ │ │ - vmls.i d21, d16, d1[7] │ │ │ │ + vmls.i d21, d16, d1[1] │ │ │ │ svclt 0x0018040c │ │ │ │ @ instruction: 0xf8d2461c │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x2a8264 │ │ │ │ + blcs 0x2a8230 │ │ │ │ movwcs sp, #7256 @ 0x1c58 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ strmi r6, [r7], -r3, lsl #31 │ │ │ │ - blcs 0x15fa80 │ │ │ │ - blcs 0x1053b0 │ │ │ │ + blcs 0x15fa4c │ │ │ │ + blcs 0x10537c │ │ │ │ @ instruction: 0x4638db5a │ │ │ │ - stc2 0, cr15, [r6], {26} │ │ │ │ + stc2 0, cr15, [r4], #-104 @ 0xffffff98 │ │ │ │ ldmib r6, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdavs r0!, {r1, r9, ip}^ │ │ │ │ - stc2l 7, cr15, [r2], #868 @ 0x364 │ │ │ │ + stc2 7, cr15, [r8, #-868] @ 0xfffffc9c │ │ │ │ svcvs 0x00bb6832 │ │ │ │ strmi r4, [ip], r3, lsl #13 │ │ │ │ andseq r4, r2, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf5024689 │ │ │ │ - blcs 0xe6bb0 │ │ │ │ + blcs 0xe6b7c │ │ │ │ @ instruction: 0xf646d04e │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ andls r2, r5, #629145600 @ 0x25800000 │ │ │ │ - stc2l 7, cr15, [ip, #516]! @ 0x204 │ │ │ │ + cdp2 7, 0, cr15, cr6, cr1, {4} │ │ │ │ strmi r9, [r6], -r5, lsl #20 │ │ │ │ @ instruction: 0xf7866829 │ │ │ │ - stmdavs sp!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sp!, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x150c0a0 │ │ │ │ + blx 0x1b8c06c │ │ │ │ @ instruction: 0x46024631 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xb12b6fbb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x4b1288 │ │ │ │ + blcs 0x4b1254 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #22 │ │ │ │ vadd.f32 d22, d11, d2 │ │ │ │ - vorr.i32 , #589824 @ 0x00090000 │ │ │ │ + vbic.i32 d19, #65536 @ 0x00010000 │ │ │ │ @ instruction: 0xf64a050c │ │ │ │ - @ instruction: 0xf2c05499 │ │ │ │ + vmvn.i32 , #65536 @ 0x00010000 │ │ │ │ @ instruction: 0xf8d2040c │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ orrsle r6, pc, r0, ror r3 @ │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1f12c0 │ │ │ │ + blcc 0x1f128c │ │ │ │ stmible r4!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14638 │ │ │ │ - bfi pc, r9, (invalid: 25:13) @ │ │ │ │ + @ instruction: 0xe7cdfcbf │ │ │ │ smlalcc pc, lr, r7, r8 @ │ │ │ │ adcle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0x46112310 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ stmib sp, {sl, fp, ip, sp, pc}^ │ │ │ │ strmi r3, [r8, r2, lsl #6]! │ │ │ │ svclt 0x0000e7b8 │ │ │ │ @@ -194550,2514 +194536,2515 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r5, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11ba56c │ │ │ │ - blx 0xfed51374 │ │ │ │ + b 0x11ba538 │ │ │ │ + blx 0xfed51340 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xcef78 │ │ │ │ + blcs 0xcef44 │ │ │ │ stmvs ip, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d050 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r0], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r0, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11cfa8 │ │ │ │ + blcs 0x11cf74 │ │ │ │ strbmi sp, [r0], -pc, asr #16 │ │ │ │ - blx 0x190a40a │ │ │ │ + blx 0x208a3d6 │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r6, [r5], -r3, lsr #16 │ │ │ │ @ instruction: 0xf7819301 │ │ │ │ - blls 0x14d90c │ │ │ │ + blls 0x14d940 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ andseq r4, fp, #7340032 @ 0x700000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf7866821 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7819301 │ │ │ │ - blls 0x14d8ec │ │ │ │ + blls 0x14d920 │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmiavs sl!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14d734 │ │ │ │ + bls 0x14d768 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94640 │ │ │ │ - blls 0x14d7f0 │ │ │ │ + blls 0x14d854 │ │ │ │ ldrtmi r6, [r2], -r0, lsr #16 │ │ │ │ @ instruction: 0x47c84639 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf1a3b133 │ │ │ │ - blx 0xfed8f01c │ │ │ │ + blx 0xfed8efe8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, r8, r8, asr #17 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xef3f8 │ │ │ │ + blcs 0xef3c4 │ │ │ │ @ instruction: 0xf04fdaaf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x8c3ce │ │ │ │ + stc2 7, cr15, [r4], #-900 @ 0xfffffc7c │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd070 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, fp, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwmi lr, #2513 @ 0x9d1 │ │ │ │ - b 0x11ba690 │ │ │ │ - blx 0xfed51490 │ │ │ │ + b 0x11ba65c │ │ │ │ + blx 0xfed5145c │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xcf094 │ │ │ │ + blcs 0xcf060 │ │ │ │ stmvs ip, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d056 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r6, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11d0c4 │ │ │ │ + blcs 0x11d090 │ │ │ │ @ instruction: 0x4630d855 │ │ │ │ - blx 0xff58a524 │ │ │ │ + blx 0xffd0a4f0 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - stc2l 7, cr15, [sl], {129} @ 0x81 │ │ │ │ + stc2l 7, cr15, [r4], #516 @ 0x204 │ │ │ │ @ instruction: 0xf6469a02 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ pkhbtmi r2, r0, r6, lsl #7 │ │ │ │ andseq r9, r2, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmdavs r2!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7819202 │ │ │ │ - bls 0x18d7d0 │ │ │ │ - blls 0x19fd0c │ │ │ │ + bls 0x18d804 │ │ │ │ + blls 0x19fcd8 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2l 7, cr15, [r4], {134} @ 0x86 │ │ │ │ + ldc2l 7, cr15, [lr], {134} @ 0x86 │ │ │ │ andls r6, r2, #10616832 @ 0xa20000 │ │ │ │ - mcrr2 7, 8, pc, r4, cr1 @ │ │ │ │ + mrrc2 7, 8, pc, lr, cr1 @ │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0], #-868 @ 0xfffffc9c │ │ │ │ + ldc2 7, cr15, [r6], {217} @ 0xd9 │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1603] @ 0xfffff9bd │ │ │ │ stmiavs r1!, {r3, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2 7, cr15, [r2, #-868]! @ 0xfffffc9c │ │ │ │ + stc2l 7, cr15, [r8, #-868] @ 0xfffffc9c │ │ │ │ @ instruction: 0xb12b6fb3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xef520 │ │ │ │ + blcs 0xef4ec │ │ │ │ @ instruction: 0xf04fdaa9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x1b8c4f6 │ │ │ │ + blx 0xfe50c4c2 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ - blcs 0x2a85b8 │ │ │ │ + blcs 0x2a8584 │ │ │ │ stmdavs fp, {r1, r3, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ suble r2, r5, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #31 │ │ │ │ strmi r2, [pc], -r1, lsl #4 │ │ │ │ - blcs 0x15fdcc │ │ │ │ + blcs 0x15fd98 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcc 0x205aa8 │ │ │ │ + blcc 0x205a74 │ │ │ │ ldmdale sl!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - tstplt r0, #315392 @ p-variant is OBSOLETE @ 0x4d000 │ │ │ │ + tstplt r0, #438272 @ p-variant is OBSOLETE @ 0x6b000 │ │ │ │ andls r6, r3, #7995392 @ 0x7a0000 │ │ │ │ - blx 0xff88c3d6 │ │ │ │ + blx 0xfff0c3a2 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - stc2 7, cr15, [sl], {217} @ 0xd9 │ │ │ │ + ldc2 7, cr15, [r0], #-868 @ 0xfffffc9c │ │ │ │ svcvs 0x00b1683b │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - bllt 0x1d26f24 │ │ │ │ + bllt 0x1d26ef0 │ │ │ │ smlalcc pc, lr, r6, r8 @ │ │ │ │ tstcs r0, #1811939329 @ 0x6c000001 │ │ │ │ @ instruction: 0x461168b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf79a461a │ │ │ │ - svcvs 0x00b3fd1d │ │ │ │ + svcvs 0x00b3fd37 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8f21c │ │ │ │ + blx 0xfed8f1e8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167b3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xe03f4 │ │ │ │ + blcs 0xe03c0 │ │ │ │ @ instruction: 0xf04fdac4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x10c5ca │ │ │ │ + blx 0xa8c596 │ │ │ │ andls lr, r3, #59506688 @ 0x38c0000 │ │ │ │ - stc2 7, cr15, [r8], {129} @ 0x81 │ │ │ │ + stc2 7, cr15, [r2], #-516 @ 0xfffffdfc │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - ldc2 7, cr15, [r2], {134} @ 0x86 │ │ │ │ + stc2 7, cr15, [ip], #-536 @ 0xfffffde8 │ │ │ │ @ instruction: 0x464268b8 │ │ │ │ @ instruction: 0xf7984641 │ │ │ │ - blls 0x1cdde0 │ │ │ │ + blls 0x1cde14 │ │ │ │ ldmdavs r8, {r1, r3, r9, fp, lr} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmiane r9!, {r0, r1, r3, r4, r7, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6439100 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ - bl 0x2cecd8 │ │ │ │ + bl 0x2ceca4 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - ldr pc, [r2, pc, lsl #23]! │ │ │ │ - addeq r1, r5, r4, lsl #10 │ │ │ │ + ldr pc, [r2, r9, lsr #23]! │ │ │ │ + addeq r1, r5, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec258a4 │ │ │ │ + bl 0xfec25870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x15a8a4 │ │ │ │ - bcs 0x1056d8 │ │ │ │ + bcs 0x15a870 │ │ │ │ + bcs 0x1056a4 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0x11cedc │ │ │ │ + bcs 0x11cea8 │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e12100 │ │ │ │ - @ instruction: 0x2000fab5 │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2590c │ │ │ │ + bl 0xfec258d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ - @ instruction: 0xf7810118 │ │ │ │ - andcs pc, r4, #924 @ 0x39c │ │ │ │ + @ instruction: 0xf7820118 │ │ │ │ + andcs pc, r4, #65536 @ 0x10000 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xc8c6a8 │ │ │ │ + bllt 0x160c674 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - addslt r4, r1, r6, lsr #23 │ │ │ │ + addslt r4, r1, r7, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb sl!, {r0, r1, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r4, {r0, r1, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addhi pc, pc, r0 │ │ │ │ + addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380e0 │ │ │ │ + @ instruction: 0xf1b380e1 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vaddw.u8 q12, q2, d16 │ │ │ │ - blcc 0x2d73a4 │ │ │ │ + vaddw.u8 q12, q2, d17 │ │ │ │ + blcc 0x2d7370 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r1, r3, r4, r8, pc}^ @ │ │ │ │ - orrseq pc, r0, #19 │ │ │ │ - tsteq r8, r8, lsl r1 │ │ │ │ - tsteq r8, r8, lsl r1 │ │ │ │ - strteq r0, [fp], #-280 @ 0xfffffee8 │ │ │ │ - tsteq r8, r7, asr #7 │ │ │ │ - tsteq r8, r8, lsl r1 │ │ │ │ - tsteq r8, r8, lsl r1 │ │ │ │ - tsteq r8, r8, lsl r1 │ │ │ │ - tsteq r8, r8, lsl r1 │ │ │ │ - tsteq r8, r8, lsl r1 │ │ │ │ - tsteq r8, r8, lsl r1 │ │ │ │ - mvnseq r0, #24, 2 │ │ │ │ - @ instruction: 0xf1b30360 │ │ │ │ + ldm pc, {r0, r1, r3, r4, r8, pc}^ @ │ │ │ │ + orrseq pc, r2, #19 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + strteq r0, [sp], #-281 @ 0xfffffee7 │ │ │ │ + tsteq r9, r9, asr #7 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + tsteq r9, r9, lsl r1 │ │ │ │ + mvnseq r0, #1073741830 @ 0x40000006 │ │ │ │ + @ instruction: 0xf1b30362 │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , q14 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - andshi pc, r7, #0 │ │ │ │ - rschi pc, r9, r0, lsl #4 │ │ │ │ + andshi pc, r9, #0 │ │ │ │ + rschi pc, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14ef9fc │ │ │ │ - rschi pc, r9, r0, asr #32 │ │ │ │ + blcs 0x14ef9d0 │ │ │ │ + rschi pc, sl, r0, asr #32 │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqsub.s8 d8, d0, d26 │ │ │ │ - @ instruction: 0xf5b585fe │ │ │ │ + vqsub.s8 d8, d0, d28 │ │ │ │ + @ instruction: 0xf5b58600 │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ - vqsub.s8 d8, d1, d13 │ │ │ │ - @ instruction: 0xf5b5818e │ │ │ │ + vqsub.s8 d8, d1, d15 │ │ │ │ + @ instruction: 0xf5b58191 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vhsub.s8 d8, d17, d24 │ │ │ │ - stccs 6, cr8, [r0, #-816] @ 0xfffffcd0 │ │ │ │ - addhi pc, sp, #2 │ │ │ │ + vhsub.s8 d8, d17, d26 │ │ │ │ + stccs 6, cr8, [r0, #-828] @ 0xfffffcc4 │ │ │ │ + addhi pc, pc, #2 │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - sbchi pc, fp, r0, asr #32 │ │ │ │ - vqdmulh.s q8, q10, d1[4] │ │ │ │ - stmiaeq r2!, {r1, r6, ip, sp} │ │ │ │ + sbchi pc, ip, r0, asr #32 │ │ │ │ + @ instruction: 0xf3c40923 │ │ │ │ + stcleq 0, cr4, [r1], #264 @ 0x108 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + movwmi r0, #14498 @ 0x38a2 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - stmdbeq r3!, {r0, r8, r9, lr} │ │ │ │ - subeq pc, r2, r4, asr #7 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - @ instruction: 0xf0034302 │ │ │ │ - vsubw.u8 q8, q2, d8 │ │ │ │ - vmla.i q10, q2, d2[0] │ │ │ │ - movwmi r5, #13313 @ 0x3401 │ │ │ │ - andne lr, r6, #3358720 @ 0x334000 │ │ │ │ - andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0x2c02a906 │ │ │ │ - andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ - msrhi SPSR_sxc, r4 │ │ │ │ - @ instruction: 0xf0042c03 │ │ │ │ - stccs 1, cr8, [r1], {114} @ 0x72 │ │ │ │ - cmpphi r3, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf6499209 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - andls r0, fp, #402653184 @ 0x18000000 │ │ │ │ - andeq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - @ instruction: 0xf90cf7ff │ │ │ │ - vst4.32 {d30-d33}, [pc :64], sl │ │ │ │ - vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vqsub.s8 q4, q0, q15 │ │ │ │ - @ instruction: 0xf5b380fa │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - vqshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b3844f │ │ │ │ - @ instruction: 0xf0006f60 │ │ │ │ - @ instruction: 0xf5b38200 │ │ │ │ - cmnle lr, r4, ror #30 │ │ │ │ - orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #4800 @ 0x12c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0013f80 │ │ │ │ - vabd.s8 d8, d16, d10 │ │ │ │ - @ instruction: 0xf5b38786 │ │ │ │ - @ instruction: 0xf0015f80 │ │ │ │ - vabd.s8 d8, d1, d11 │ │ │ │ - blcs 0xf002c │ │ │ │ - strhi pc, [r0], r1 │ │ │ │ - strbtle r0, [r8], #-227 @ 0xffffff1d │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - movwls r0, #48357 @ 0xbce5 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ - orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf0059209 │ │ │ │ - stmdbge r6, {r3, r8, sl} │ │ │ │ - streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ - @ instruction: 0xf8d34630 │ │ │ │ - stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ - @ instruction: 0xf0039506 │ │ │ │ - vsubw.u8 q8, q2, d8 │ │ │ │ - @ instruction: 0xf0044542 │ │ │ │ - @ instruction: 0x432b040f │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ - vmla.i q15, q2, d0[1] │ │ │ │ - blcs 0x297658 │ │ │ │ - blcs 0x4c2a98 │ │ │ │ - rschi pc, sl, r0 │ │ │ │ - teqle sl, r4, lsl #22 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffb6f7fc │ │ │ │ - cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x03a1f2c1 │ │ │ │ - subcs r4, r0, #35 @ 0x23 │ │ │ │ - addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ - msrhi SPSR_fxc, #0 │ │ │ │ - vmlal.s q9, d1, d0[0] │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - strbhi pc, [r1, #0]! @ │ │ │ │ + subcc pc, r2, r4, asr #7 │ │ │ │ + @ instruction: 0xf0024301 │ │ │ │ + vsubl.u8 q8, d4, d8 │ │ │ │ + vmla.i q8, q2, d2[0] │ │ │ │ + movwmi r5, #9217 @ 0x2401 │ │ │ │ + stmib sp, {r1, sl, fp, sp}^ │ │ │ │ + ldrtmi r1, [r0], -r6, lsl #4 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + movwls sl, #35078 @ 0x8906 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + stccs 1, cr8, [r3], {104} @ 0x68 │ │ │ │ + cmnphi r3, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0042c01 │ │ │ │ + andls r8, r9, #84, 2 │ │ │ │ + mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ + movweq pc, #25280 @ 0x62c0 @ │ │ │ │ + @ instruction: 0xf644920b │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7ff020c │ │ │ │ + adds pc, sl, fp, lsl #18 │ │ │ │ + cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + rsbshi pc, pc, #0 │ │ │ │ + rscshi pc, fp, r0, lsl #4 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + strbthi pc, [r0], #0 @ │ │ │ │ + ldrbhi pc, [r0], #-512 @ 0xfffffe00 @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + andhi pc, r1, #0 │ │ │ │ + svcvs 0x0064f5b3 │ │ │ │ + vst4.16 {d29,d31,d33,d35}, [pc :256], lr │ │ │ │ + vsubw.s8 , q8, d1 │ │ │ │ + eormi r0, r3, r1, lsl #6 │ │ │ │ + svccc 0x0080f5b3 │ │ │ │ + strhi pc, [fp, r1] │ │ │ │ + strhi pc, [r8, r0, lsl #4] │ │ │ │ + svcpl 0x0080f5b3 │ │ │ │ + strhi pc, [ip, -r1] │ │ │ │ + ldrbhi pc, [r0, #513] @ 0x201 @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + rsceq r8, r3, r2, lsl #13 │ │ │ │ + vmls.i , q2, d0[6] │ │ │ │ + movwcs r5, #513 @ 0x201 │ │ │ │ + stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ + vcgt.s8 d25, d1, d11 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ + bl 0x19d9ec │ │ │ │ + andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + b 0x1238d08 │ │ │ │ + ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ + sbfxcs pc, r3, #17, #17 │ │ │ │ + strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ + streq pc, [pc], #-4 @ 0xce908 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7ff3407 │ │ │ │ + strd pc, [r4], #-197 @ 0xffffff3b │ │ │ │ + movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ + subsle r2, r3, r7, lsl #22 │ │ │ │ + @ instruction: 0xf0002b0f │ │ │ │ + blcs 0x1eecd0 │ │ │ │ + @ instruction: 0x4621d13a │ │ │ │ + stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fc550a │ │ │ │ + vrecps.f32 d31, d16, d23 │ │ │ │ + vorr.i32 , #4352 @ 0x00001100 │ │ │ │ + eormi r0, r3, r1, lsr #7 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - ldcvs 1, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ - @ instruction: 0xf8d34630 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - andsle r6, r6, r0, ror pc │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - andsle r6, r2, r0, ror #30 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addeq lr, r1, #3072 @ 0xc00 │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf878f7ff │ │ │ │ - subscs lr, r0, #6 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ + stmdbls r9, {r7, r9} │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - andcs r8, r0, lr, ror #1 │ │ │ │ - ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - rscshi pc, ip, #68 @ 0x44 │ │ │ │ - tstcs r0, r1, lsl r0 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ + subcs r8, r0, #108, 6 @ 0xb0000001 │ │ │ │ + adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + subcs r8, r0, #947912704 @ 0x38800000 │ │ │ │ + eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xd11d4293 │ │ │ │ + @ instruction: 0x46306d33 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldmdavs fp, {r1, r2, r4, ip, lr, pc}^ │ │ │ │ + svcvs 0x0060f413 │ │ │ │ + vqadd.s8 d29, d1, d2 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18f654 │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a906 │ │ │ │ + @ instruction: 0xf7ff2250 │ │ │ │ + and pc, r6, r7, ror r8 @ │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + rschi pc, pc, r0 │ │ │ │ + blmi 0x2d69a0 │ │ │ │ + blls 0x4a8a0c │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0440300 │ │ │ │ + @ instruction: 0xb01182fd │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + pop {sl, fp} │ │ │ │ + svclt 0x000083f0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ movwcs r8, #838 @ 0x346 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - sbcshi pc, r0, r1 │ │ │ │ + sbcshi pc, r2, r1 │ │ │ │ ldrbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - vst4. {d8-d11}, [r4 :128], r4 │ │ │ │ + vst4. {d8-d11}, [r4 :128], r6 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r6, r0, lsl #31 │ │ │ │ + bicsle r7, r5, r0, lsl #31 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ - sbcsle r6, r0, r0, ror pc │ │ │ │ - ldmdavs r9, {r0, r2, r5, r6, r7, sl, fp}^ │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ - stceq 3, cr4, [r3], #-116 @ 0xffffff8c │ │ │ │ - cmnpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0034698 │ │ │ │ - @ instruction: 0xf004030d │ │ │ │ - stmdbcs r0, {r0, r2, r3, r9} │ │ │ │ - blcs 0x43e6b0 │ │ │ │ - movwcs fp, #7948 @ 0x1f0c │ │ │ │ - bcs 0x417658 │ │ │ │ + sbcle r6, pc, r0, ror pc @ │ │ │ │ + stceq 8, cr6, [r3], #-360 @ 0xfffffe98 │ │ │ │ + stcleq 6, cr4, [r5], #608 @ 0x260 │ │ │ │ + movweq pc, #53251 @ 0xd003 @ │ │ │ │ + rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + svclt 0x00182a00 │ │ │ │ + @ instruction: 0xf0052b0d │ │ │ │ + vabal.u8 q8, d4, d8 │ │ │ │ + svclt 0x000c3242 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf0044315 │ │ │ │ + bcs 0x40f25c │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0xcf664 │ │ │ │ - stccs 1, cr13, [r7, #-724] @ 0xfffffd2c │ │ │ │ - @ instruction: 0x4630d8b3 │ │ │ │ - mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ + blcs 0xcf634 │ │ │ │ + stccs 1, cr13, [r7, #-720] @ 0xfffffd30 │ │ │ │ + @ instruction: 0x4630d8b2 │ │ │ │ + mrc2 7, 0, pc, cr6, cr15, {7} │ │ │ │ @ instruction: 0x4630b1d8 │ │ │ │ - @ instruction: 0xfff6f019 │ │ │ │ + @ instruction: 0xf812f01a │ │ │ │ strhteq fp, [sp], #-24 @ 0xffffffe8 │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strtmi r2, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0x46174630 │ │ │ │ - blx 0xe0aaf2 │ │ │ │ + blx 0x150aac2 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ movwcs r8, #8837 @ 0x2285 │ │ │ │ stclne 6, cr4, [r9], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbhi pc, fp, #5 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - andcs pc, r1, pc, lsr #28 │ │ │ │ - vst1.32 {d30}, [pc :64], r2 │ │ │ │ + andcs pc, r1, sp, lsr #28 │ │ │ │ + vst1.32 {d30}, [pc :64], r1 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ movshi pc, #0 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - svcge 0x007df47f │ │ │ │ + svcge 0x007cf47f │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - b 0x1cf6dc │ │ │ │ + b 0x1cf6ac │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ - addsmi r8, sl, #1610612739 @ 0x60000003 │ │ │ │ - andshi pc, r7, #1 │ │ │ │ + addsmi r8, sl, #56, 4 @ 0x80000003 │ │ │ │ + andshi pc, r9, #1 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - @ instruction: 0xf5b381f8 │ │ │ │ + @ instruction: 0xf5b381fa │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vqrshl.s8 q12, q0, │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - bls 0x30de84 │ │ │ │ + bls 0x30de6c │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a03d8 │ │ │ │ - bl 0x20f824 │ │ │ │ + bl 0x1a03a8 │ │ │ │ + bl 0x20f7f4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2bc0 │ │ │ │ - smmul r3, r3, sp │ │ │ │ + smmul r2, r1, sp │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - b 0x11a1b44 │ │ │ │ + b 0x11a1b14 │ │ │ │ @ instruction: 0xf0140102 │ │ │ │ @ instruction: 0xf0405380 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ eormi r0, r2, r0, lsr #4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d16 │ │ │ │ @ instruction: 0xf0045500 │ │ │ │ addmi r0, r2, #2032 @ 0x7f0 │ │ │ │ strls r9, [sp, #-782] @ 0xfffffcf2 │ │ │ │ - strhi pc, [pc, -r0] │ │ │ │ + ldrhi pc, [r0, -r0] │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ - @ instruction: 0xf5b286ee │ │ │ │ + @ instruction: 0xf5b286ef │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - andcs sl, r1, #42, 30 @ 0xa8 │ │ │ │ + andcs sl, r1, #41, 30 @ 0xa4 │ │ │ │ vhsub.s8 d25, d1, d11 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x14f45c │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + bl 0x14f42c │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf8cd54c0 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ movwls r2, #50224 @ 0xc430 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf93ef7fe │ │ │ │ - orrcs lr, r0, #4718592 @ 0x480000 │ │ │ │ + @ instruction: 0xf93cf7fe │ │ │ │ + orrcs lr, r0, #4456448 @ 0x440000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - blcs 0xdec40 │ │ │ │ + blcs 0xdec10 │ │ │ │ strthi pc, [r2], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - svcge 0x0007f47f │ │ │ │ + svcge 0x0006f47f │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbhi pc, [r6], r3 @ │ │ │ │ - eorshi pc, sp, r1, lsl #4 │ │ │ │ + eorshi pc, pc, r1, lsl #4 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ strbhi pc, [sp], r3 @ │ │ │ │ - strhi pc, [r0], #513 @ 0x201 │ │ │ │ + strhi pc, [r1], #513 @ 0x201 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ strhi pc, [r8], r3 │ │ │ │ mvnshi pc, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b386a9 │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ - strtmi sl, [r1], -r6, ror #29 │ │ │ │ + strtmi sl, [r1], -r5, ror #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ mrc2 7, 7, pc, cr2, cr12, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf640e6da │ │ │ │ + ldc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf640e6d9 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r3, lsr r3 │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vrshl.s8 q4, , q0 │ │ │ │ vst2.16 {d24-d27}, [pc :64], lr │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ adcshi pc, sp, r3 │ │ │ │ - strbhi pc, [r0, #-512] @ 0xfffffe00 @ │ │ │ │ + strbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vmax.s8 d8, d1, d8 │ │ │ │ - addcs r8, r0, #-1073741767 @ 0xc0000039 │ │ │ │ + addcs r8, r0, #1073741882 @ 0x4000003a │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vst4. {d24-d27}, [pc :256], r8 │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ sbchi pc, fp, r3 │ │ │ │ vsubl.s8 q9, d1, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - mcrge 4, 5, pc, cr7, cr15, {3} @ │ │ │ │ + mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x14f564 │ │ │ │ - b 0x148f6a8 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + bl 0x14f534 │ │ │ │ + b 0x148f678 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0008f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xff98f7fd │ │ │ │ - vmax.s8 d30, d17, d2 │ │ │ │ + @ instruction: 0xff96f7fd │ │ │ │ + vmax.s8 d30, d17, d1 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - b 0x1cf4d8 │ │ │ │ + b 0x1cf4a8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vrshl.s8 q4, q13, q0 │ │ │ │ - @ instruction: 0xf5b3853b │ │ │ │ + @ instruction: 0xf5b3853c │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vmin.s8 d8, d17, d14 │ │ │ │ - blcs 0xefb94 │ │ │ │ + blcs 0xefb68 │ │ │ │ strthi pc, [lr], #1 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r2, r4 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ @ instruction: 0x81bcf043 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 2, pc, cr4, cr12, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr12, {7} @ │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ - mrc2 7, 5, pc, cr14, cr14, {7} │ │ │ │ - vst1.16 {d30-d32}, [pc], ip │ │ │ │ + mrc2 7, 5, pc, cr12, cr14, {7} │ │ │ │ + vst1.16 {d30-d32}, [pc], fp │ │ │ │ vsubw.s8 , , d4 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vqsub.s8 q4, q8, q11 │ │ │ │ - @ instruction: 0xf5b38485 │ │ │ │ + @ instruction: 0xf5b38486 │ │ │ │ @ instruction: 0xf0025f84 │ │ │ │ vcge.s8 q4, , q1 │ │ │ │ - blcs 0xfe0ef774 │ │ │ │ + blcs 0xfe0ef750 │ │ │ │ cmnphi r0, #2 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ tstphi r6, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #736 @ 0x2e0 │ │ │ │ + andcs sl, r1, #720 @ 0x2d0 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, pc, #4 │ │ │ │ @ instruction: 0xf0044293 │ │ │ │ - blcs 0xef708 │ │ │ │ + blcs 0xef6d8 │ │ │ │ addshi pc, r0, #4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_sxc, #1712 @ 0x6b0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ + msreq CPSR_sxc, #1680 @ 0x690 │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x68cda4 │ │ │ │ - stmdbeq r2!, {r4, r9, sl, sp, lr, pc} │ │ │ │ + blx 0x60cd74 │ │ │ │ + stmdbeq r2!, {r0, r1, r2, r3, r9, sl, sp, lr, pc} │ │ │ │ vsubw.s8 q9, , d31 │ │ │ │ vbic.i32 q8, #49408 @ 0x0000c100 │ │ │ │ eormi r4, r3, r2, asr #2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf1b33403 │ │ │ │ @ instruction: 0xf0001f20 │ │ │ │ - @ instruction: 0xf5b387de │ │ │ │ + @ instruction: 0xf5b387e0 │ │ │ │ @ instruction: 0xf0000fc0 │ │ │ │ - @ instruction: 0xf5b3876d │ │ │ │ + @ instruction: 0xf5b3876f │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff10cdf2 │ │ │ │ - tstcs pc, #236, 10 @ 0x3b000000 │ │ │ │ + blx 0xff08cdc2 │ │ │ │ + tstcs pc, #985661440 @ 0x3ac00000 │ │ │ │ orrseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vqrdmlah.s , q2, d1[0] │ │ │ │ + vmla.i , q2, d0[0] │ │ │ │ @ instruction: 0xf5b312c1 │ │ │ │ vmov.f32 d16, #-0.125 @ 0xbe000000 │ │ │ │ - @ instruction: 0xf0015440 │ │ │ │ - vqsub.s8 d8, d16, d21 │ │ │ │ - @ instruction: 0xf5b387c7 │ │ │ │ + @ instruction: 0xf0011441 │ │ │ │ + vqsub.s8 d8, d16, d23 │ │ │ │ + @ instruction: 0xf5b387c9 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - mulcs r1, r4, r2 │ │ │ │ - addeq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f4283 │ │ │ │ - stmdbcs r4, {r1, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - stclge 6, cr15, [pc, #252] @ 0xcef2c │ │ │ │ - bl 0x173654 │ │ │ │ - strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ - ldrvs pc, [r4], #-577 @ 0xfffffdbf │ │ │ │ - ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - @ instruction: 0x1c06e9cd │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + @ instruction: 0xf04f8297 │ │ │ │ + vmull.p8 q8, d0, d1 │ │ │ │ + ldrbmi r0, [r3, #-3712]! @ 0xfffff180 │ │ │ │ + ldclge 4, cr15, [r0, #508] @ 0x1fc │ │ │ │ + @ instruction: 0xf63f2904 │ │ │ │ + andls sl, r8, #13120 @ 0x3340 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + vshl.s8 d25, d9, d1 │ │ │ │ + vaddhn.i16 d22, q0, q14 │ │ │ │ + stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ + bl 0x1d5e30 │ │ │ │ + andls r0, sl, r2, lsl #9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8cd2340 │ │ │ │ - @ instruction: 0xf8d4e024 │ │ │ │ - strls r2, [fp, #-1168] @ 0xfffffb70 │ │ │ │ - blx 0xfe80ce52 │ │ │ │ - stcleq 5, cr14, [r3], #736 @ 0x2e0 │ │ │ │ + strls r2, [fp, #-832] @ 0xfffffcc0 │ │ │ │ + ldrcs pc, [r0], #2260 @ 0x8d4 │ │ │ │ + blx 0xfe78ce22 │ │ │ │ + stcleq 5, cr14, [r3], #732 @ 0x2dc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0xcee5c │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0xcee2c │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ @ instruction: 0xf0405280 │ │ │ │ - andls r8, lr, #172, 6 @ 0xb0000002 │ │ │ │ + andls r8, lr, #-1275068414 @ 0xb4000002 │ │ │ │ vrsubhn.i16 d16, q2, │ │ │ │ andls r5, sp, #0, 4 │ │ │ │ - stcge 5, cr15, [r5, #252]! @ 0xfc │ │ │ │ + stcge 5, cr15, [r4, #252]! @ 0xfc │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #41920 @ 0xa3c0 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8cd4403 │ │ │ │ strls ip, [r6], #-32 @ 0xffffffe0 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - @ instruction: 0xffb4f7fd │ │ │ │ - strtmi lr, [r1], -r8, lsl #11 │ │ │ │ + @ instruction: 0xffb2f7fd │ │ │ │ + strtmi lr, [r1], -r7, lsl #11 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ cmppcs r1, #3, 26 @ p-variant is OBSOLETE @ 0xc0 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ - ldrhi pc, [ip, #-0] │ │ │ │ + ldrhi pc, [sp, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - ldrbthi pc, [fp], #0 @ │ │ │ │ + ldrbthi pc, [ip], #0 @ │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ + stclge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stclge 4, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ + stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vmla.f32 q13, , q7 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x18fbf0 │ │ │ │ + vmla.f32 q13, , │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x18fbc0 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2550 │ │ │ │ - ldrb pc, [r1, #-3523] @ 0xfffff23d @ │ │ │ │ + ldrb pc, [r0, #-3521] @ 0xfffff23f @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf3c40348 │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - vmull.u8 q10, d4, d2 │ │ │ │ - eormi r3, r3, r2, asr #32 │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xcef44 @ │ │ │ │ + @ instruction: 0xf0045200 │ │ │ │ + vbic.i32 q8, #13565952 @ 0x00cf0000 │ │ │ │ + eormi r4, r3, r2, lsl #24 │ │ │ │ + subcc pc, r2, r4, asr #7 │ │ │ │ andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b38368 │ │ │ │ + @ instruction: 0xf5b38369 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - bl 0x17a444 │ │ │ │ + bl 0x17a410 │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff4af7fd │ │ │ │ - stcleq 5, cr14, [r3], #120 @ 0x78 │ │ │ │ + @ instruction: 0xff48f7fd │ │ │ │ + stcleq 5, cr14, [r3], #116 @ 0x74 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ + rsbseq pc, pc, r4 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ + vqrdmlah.s , q10, d0[0] │ │ │ │ strmi r5, [r7], -r0, asr #24 │ │ │ │ - cdpeq 0, 7, cr15, cr15, cr4, {0} │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rschi pc, r6, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930e │ │ │ │ strls r0, [sp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - ldrbhi pc, [fp, #64] @ 0x40 @ │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + ldrbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ - stmdbge r6, {r1, r3, ip, pc} │ │ │ │ + stmdbge r6, {r3, ip, pc} │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - movwgt lr, #47565 @ 0xb9cd │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ + movwgt lr, #47565 @ 0xb9cd │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ - strbt pc, [sp], #3865 @ 0xf19 @ │ │ │ │ + strbt pc, [ip], #3863 @ 0xf17 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r7, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf47f210d │ │ │ │ - bl 0x17a390 │ │ │ │ + bl 0x17a35c │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwls r4, #25346 @ 0x6302 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0049307 │ │ │ │ movwls r0, #33663 @ 0x837f │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ vshl.s8 d25, d11, d1 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x1d010c │ │ │ │ + vaddhn.i16 d22, q0, q14 │ │ │ │ + bl 0x1d00dc │ │ │ │ movwls r0, #42114 @ 0xa482 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d42300 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ strls r9, [r9], #-1036 @ 0xfffffbf4 │ │ │ │ - mcr2 7, 7, pc, cr10, cr13, {7} @ │ │ │ │ - ldcvs 4, cr14, [r3, #-760]! @ 0xfffffd08 │ │ │ │ + mcr2 7, 7, pc, cr8, cr13, {7} @ │ │ │ │ + ldcvs 4, cr14, [r3, #-756]! @ 0xfffffd0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + ldcge 4, cr15, [r0], #252 @ 0xfc │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :128], r4 │ │ │ │ + ldc2 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ + vst3.32 {d30-d32}, [pc :128], r3 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xcf068 @ │ │ │ │ cdpmi 3, 0, cr15, cr2, cr4, {6} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xcf0a0 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ movwhi pc, #57345 @ 0xe001 @ │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0efc6c │ │ │ │ - stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ + blcs 0xfe0efc3c │ │ │ │ + stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d9, d1 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x1d01b0 │ │ │ │ + vaddhn.i16 d22, q0, q14 │ │ │ │ + bl 0x1d0180 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd440b │ │ │ │ - strbt pc, [fp], #-3735 @ 0xfffff169 @ │ │ │ │ + strbt pc, [sl], #-3733 @ 0xfffff16b @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vaba.s8 q4, q8, q7 │ │ │ │ @ instruction: 0xf5b58149 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ vqadd.s8 d8, d16, d0 │ │ │ │ - @ instruction: 0xf5b5844d │ │ │ │ + @ instruction: 0xf5b5844e │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ vabd.s8 q4, , │ │ │ │ - stccs 0, cr8, [r0, #-12] │ │ │ │ + stccs 0, cr8, [r0, #-20] @ 0xffffffec │ │ │ │ strbhi pc, [r1, -r1] @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - mcrrge 4, 7, pc, sp, cr15 @ │ │ │ │ + mcrrge 4, 7, pc, ip, cr15 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - ldrt pc, [r7], #-3241 @ 0xfffff357 @ │ │ │ │ + ldrt pc, [r6], #-3239 @ 0xfffff359 @ │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - ldcge 4, cr15, [r3], #-508 @ 0xfffffe04 │ │ │ │ + ldcge 4, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ msrhi SPSR_fc, #1 │ │ │ │ - cmnphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r9, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ rschi pc, r7, #1 │ │ │ │ - tstphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + tstphi r5, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r2, r8, sl, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r6, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ strhi pc, [sp], r2, lsl #2 │ │ │ │ - bcs 0x10d51c │ │ │ │ + bcs 0x10d4ec │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a8f7ff │ │ │ │ + @ instruction: 0xf8a6f7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac60 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -lr, ror #23 │ │ │ │ + strtmi sl, [r1], -sp, ror #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff18d1f0 │ │ │ │ - bl 0x217e08 │ │ │ │ + blx 0xff28d1c0 │ │ │ │ + bl 0x217dd8 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0x90d564 │ │ │ │ - @ instruction: 0xf88ef7ff │ │ │ │ - bllt 0xff80d214 │ │ │ │ + bcs 0x90d534 │ │ │ │ + @ instruction: 0xf88cf7ff │ │ │ │ + bllt 0xff7cd1e4 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - @ instruction: 0xf5b38580 │ │ │ │ + @ instruction: 0xf5b38582 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xf0768 │ │ │ │ - blge 0xff4cc42c │ │ │ │ + blcs 0xf0740 │ │ │ │ + blge 0xff48c3fc │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3878b │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.8 {d8-d10}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b38287 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vabd.s8 q12, , q10 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - blls 0x3cd68c │ │ │ │ + blls 0x3cd66c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ - @ instruction: 0xf96af7fd │ │ │ │ - bllt 0xfeb8d278 │ │ │ │ + @ instruction: 0xf968f7fd │ │ │ │ + bllt 0xfeb4d248 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - strthi pc, [r6], r0 │ │ │ │ + strthi pc, [r8], r0 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ - ldrbthi pc, [sp], -r0 @ │ │ │ │ + ldrbthi pc, [pc], -r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x462185fd │ │ │ │ + @ instruction: 0x462185ff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfeb0d294 │ │ │ │ + blx 0xfec0d264 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41506 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020208 │ │ │ │ addsmi r8, ip, #1073741878 @ 0x40000036 │ │ │ │ - blge 0xfe24c4c0 │ │ │ │ + blge 0xfe20c490 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #128, 22 @ 0x20000 │ │ │ │ - blge 0x204c3d0 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + addmi sl, r1, #130048 @ 0x1fc00 │ │ │ │ + blge 0x200c3a0 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ - @ instruction: 0xf7fffbe1 │ │ │ │ - @ instruction: 0xf44fbb6f │ │ │ │ + @ instruction: 0xf7fffbdf │ │ │ │ + @ instruction: 0xf44fbb6e │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ sbcshi pc, r9, #2 │ │ │ │ - orrhi pc, r0, #0, 4 │ │ │ │ + orrhi pc, r1, #0, 4 │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ rschi pc, pc, #2 │ │ │ │ - strhi pc, [fp, -r0, lsl #4]! │ │ │ │ + strhi pc, [sp, -r0, lsl #4]! │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #104, 8 @ 0x68000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.16 {d24-d26}, [pc], r5 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0x134c538 │ │ │ │ + blge 0x130c508 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x114c448 │ │ │ │ + blge 0x110c418 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r9, #-2876] @ 0xfffff4c4 │ │ │ │ + strls sl, [r9, #-2875] @ 0xfffff4c5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ - bllt 0x70d39c │ │ │ │ + stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ + bllt 0x6cd36c │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vmin.s8 q4, q0, │ │ │ │ - vst2.16 {d24-d27}, [pc :128], r4 │ │ │ │ + vst2.16 {d24-d27}, [pc :128], r5 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ ldrthi pc, [r1], r1 @ │ │ │ │ strhi pc, [sl, #513]! @ 0x201 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xffecc5dc │ │ │ │ + bge 0xffe8c5ac │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ - @ instruction: 0xf7fffb53 │ │ │ │ - vst1.64 {d27-d28}, [pc :128], r1 │ │ │ │ + @ instruction: 0xf7fffb51 │ │ │ │ + vst1.64 {d27-d28}, [pc :128], r0 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ strbhi pc, [r4], #1 @ │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d13 │ │ │ │ - vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ + vst2.16 {d24-d27}, [pc :64], sl │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ mvnshi pc, #1 │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst2. {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff04c650 │ │ │ │ + bge 0xff00c620 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfef4c658 │ │ │ │ + bge 0xfef0c628 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf00c0922 │ │ │ │ - b 0x13d248c │ │ │ │ + b 0x13d245c │ │ │ │ stmiaeq r5!, {r1, r2, r3, sl, fp} │ │ │ │ andeq pc, r8, #2 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr4 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #37652 @ 0x9314 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf6490508 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6450306 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - b 0x120fcd4 │ │ │ │ + vmlal.s q8, d16, d1[2] │ │ │ │ + b 0x120fca4 │ │ │ │ strls r0, [r8], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fe9507 │ │ │ │ - @ instruction: 0xf7fffb01 │ │ │ │ - @ instruction: 0xf5b2ba8f │ │ │ │ + @ instruction: 0xf7fffaff │ │ │ │ + @ instruction: 0xf5b2ba8e │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ - addsmi r8, sl, #176, 6 @ 0xc0000002 │ │ │ │ - bge 0xfe2cc6bc │ │ │ │ + addsmi r8, sl, #-939524094 @ 0xc8000002 │ │ │ │ + bge 0xfe28c68c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf864f7fc │ │ │ │ + @ instruction: 0xf86af7fc │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - ldmib sp, {r1, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ vhadd.s8 d17, d1, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bls 0x3101b4 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bls 0x310184 │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfee0d4f2 │ │ │ │ - blt 0x1b8d4f8 │ │ │ │ + blx 0xfed8d4c2 │ │ │ │ + blt 0x1b4d4c8 │ │ │ │ @ instruction: 0xf10002e5 │ │ │ │ - @ instruction: 0xf414849f │ │ │ │ + @ instruction: 0xf41484a1 │ │ │ │ @ instruction: 0xf0402300 │ │ │ │ - bleq 0xa306c4 │ │ │ │ + bleq 0xa3069c │ │ │ │ stmib sp, {r1, r5, r6, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf0040570 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi sp, #128, 4 │ │ │ │ rsbmi r0, sl, r3, ror #25 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0032203 │ │ │ │ andls r0, r8, #8, 6 @ 0x20000000 │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbcc pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x43239209 │ │ │ │ @ instruction: 0xf7fe9306 │ │ │ │ - @ instruction: 0xf7fffe49 │ │ │ │ - vldmdbvs r3!, {s22-s88} │ │ │ │ + @ instruction: 0xf7fffe47 │ │ │ │ + vldmdbvs r3!, {s22-s87} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r1, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xe4c660 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bge 0xe0c630 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe78d574 │ │ │ │ - blt 0xb0d57c │ │ │ │ + blx 0xfe70d544 │ │ │ │ + blt 0xacd54c │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x11947b0 │ │ │ │ + b 0x1194780 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ - @ instruction: 0xf5b48631 │ │ │ │ + @ instruction: 0xf5b48633 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #24, 20 @ 0x18000 │ │ │ │ - bge 0x64c6a0 │ │ │ │ + addsmi sl, r3, #94208 @ 0x17000 │ │ │ │ + bge 0x60c670 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x1735d4 │ │ │ │ - stmdbge r6, {r2, r3, r7, r9} │ │ │ │ - movwcs r4, #9776 @ 0x2630 │ │ │ │ - @ instruction: 0xce09e9cd │ │ │ │ - strcs pc, [r8, #2258] @ 0x8d2 │ │ │ │ - @ instruction: 0xf7fd950b │ │ │ │ - @ instruction: 0xf7fff86f │ │ │ │ - stmdbeq r2!, {r0, r9, fp, ip, sp, pc} │ │ │ │ - smlalbtmi pc, r2, r4, r3 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - cdppl 3, 4, cr15, cr0, cr4, {6} │ │ │ │ - vsubw.u8 q10, q2, d10 │ │ │ │ - @ instruction: 0xf41451c0 │ │ │ │ - @ instruction: 0xf0001488 │ │ │ │ - @ instruction: 0xf5b485f2 │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, sl, #3899392 @ 0x3b8000 │ │ │ │ - stmibge fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x173a28 │ │ │ │ - stmdbge r6, {r1, r2, r3, r7, r9} │ │ │ │ - movwcs r4, #13872 @ 0x3630 │ │ │ │ - @ instruction: 0xec09e9cd │ │ │ │ - ldrcs pc, [r8, #2258] @ 0x8d2 │ │ │ │ - @ instruction: 0xf7fd950b │ │ │ │ - @ instruction: 0xf7fff845 │ │ │ │ - bl 0x17dd80 │ │ │ │ - strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ - ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - streq lr, [r2, #2821] @ 0xb05 │ │ │ │ - andgt lr, r6, sp, asr #19 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldrcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ - strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ - strls r2, [r9, #-1281] @ 0xfffffaff │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - blx 0xffa8d64e │ │ │ │ - ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vabd.s8 d8, d0, d12 │ │ │ │ - addcs r8, r0, #914358272 @ 0x36800000 │ │ │ │ - andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38723 │ │ │ │ - @ instruction: 0xf0012f10 │ │ │ │ - @ instruction: 0xf1b386c2 │ │ │ │ - @ instruction: 0xf47f5f80 │ │ │ │ - andcs sl, r1, #2654208 @ 0x288000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - andhi pc, ip, r4 │ │ │ │ - @ instruction: 0xf0034293 │ │ │ │ - blcs 0xf116c │ │ │ │ - ldrbthi pc, [fp], r3 @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_x, #3653632 @ 0x37c000 │ │ │ │ - stmibge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + bl 0x17999c │ │ │ │ + ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ + @ instruction: 0xf8cd2302 │ │ │ │ + stmib sp, {r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d2c709 │ │ │ │ + strls r2, [fp, #-1416] @ 0xfffffa78 │ │ │ │ + @ instruction: 0xf86cf7fd │ │ │ │ + ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf3c40922 │ │ │ │ + @ instruction: 0xf0024142 │ │ │ │ + vsubl.u8 q8, d4, d8 │ │ │ │ + movwmi r5, #44608 @ 0xae40 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + strne pc, [r8], #1044 @ 0x414 │ │ │ │ + ldrbhi pc, [r3, #0]! @ │ │ │ │ + svcne 0x0080f5b4 │ │ │ │ + stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf43f429a │ │ │ │ + stmib sp, {r0, r3, r5, r6, r7, r8, fp, sp, pc}^ │ │ │ │ + vhsub.s8 d19, d1, d6 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + tstls r8, r5, lsr r2 │ │ │ │ + addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr10, cr13, {7} @ │ │ │ │ - stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0024293 │ │ │ │ - vhadd.s8 q4, q0, │ │ │ │ - vst3. {d24-d26}, [pc :128], r2 │ │ │ │ - vmlal.s , d1, d0[4] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf8d2ec09 │ │ │ │ + strls r2, [fp, #-1432] @ 0xfffffa68 │ │ │ │ + @ instruction: 0xf842f7fd │ │ │ │ + ldmiblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subeq lr, r1, #2048 @ 0x800 │ │ │ │ + vrshl.s8 d25, d8, d1 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + bl 0x210ad8 │ │ │ │ + stmib sp, {r1, r7, r8, sl}^ │ │ │ │ + stmdbge r6, {r1, r2, lr, pc} │ │ │ │ + @ instruction: 0xf8d54630 │ │ │ │ + strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ + strcs r9, [r1, #-1292] @ 0xfffffaf4 │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vmls.f , q10, d0[0] │ │ │ │ + strls r5, [sl, #-1088] @ 0xfffffbc0 │ │ │ │ + @ instruction: 0xf7fd940b │ │ │ │ + @ instruction: 0xf7fffbe3 │ │ │ │ + vst2.32 {d27,d29}, [pc :256], r8 │ │ │ │ + vsubl.s8 , d17, d4 │ │ │ │ + addsmi r0, r3, #0, 4 │ │ │ │ + strhi pc, [fp, -r1] │ │ │ │ + ldrbhi pc, [ip, #512] @ 0x200 @ │ │ │ │ + vsubl.s8 q9, d17, d0 │ │ │ │ + addsmi r0, r3, #0, 4 │ │ │ │ + strhi pc, [r2, -r1]! │ │ │ │ + svccs 0x0010f1b3 │ │ │ │ + strbhi pc, [r1], r1 @ │ │ │ │ + svcpl 0x0080f1b3 │ │ │ │ + stmibge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.s8 q9, d0, d1 │ │ │ │ + b 0x1cfea4 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0041f80 │ │ │ │ + addsmi r8, r3, #11 │ │ │ │ + ldrthi pc, [r1], r3 @ │ │ │ │ + @ instruction: 0xf0032b00 │ │ │ │ + @ instruction: 0x462186fa │ │ │ │ + movwcs sl, #2054 @ 0x806 │ │ │ │ + movwls r9, #45834 @ 0xb30a │ │ │ │ + @ instruction: 0xf9dcf7fc │ │ │ │ + @ instruction: 0xf57f0322 │ │ │ │ + stmdbge r6, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fd4630 │ │ │ │ + @ instruction: 0xf7fffe87 │ │ │ │ + vst2.32 {d27,d29}, [pc], r2 │ │ │ │ + vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - cmpphi r3, r2 @ p-variant is OBSOLETE │ │ │ │ - rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subhi pc, r0, r2 │ │ │ │ + strbthi pc, [r3], #512 @ 0x200 @ │ │ │ │ + rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ - vmlal.s , d1, d0[0] │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ + vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - stmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d17 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x14ffe8 │ │ │ │ - b 0x149012c │ │ │ │ - strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ - vmlal.u8 q8, d20, d21 │ │ │ │ - movwcs r3, #3650 @ 0xe42 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - movwcc lr, #43469 @ 0xa9cd │ │ │ │ - svccs 0x0078f8d2 │ │ │ │ + tstphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ + subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + strls sl, [r9, #-2403] @ 0xfffff69d │ │ │ │ + strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + addeq lr, r5, #2048 @ 0x800 │ │ │ │ + vldmiami r4, {s29-s107} │ │ │ │ + stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ + @ instruction: 0xf0052300 │ │ │ │ + stmib sp, {r3, r8, sl}^ │ │ │ │ + @ instruction: 0xf8d2330a │ │ │ │ + stmdbge r6, {r3, r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ + @ instruction: 0xf00c4630 │ │ │ │ + vmull.u8 q8, d4, d8 │ │ │ │ + @ instruction: 0xf6490442 │ │ │ │ + vsubw.s8 , q8, d29 │ │ │ │ + b 0x13d0330 │ │ │ │ + @ instruction: 0x432c0c0e │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf7fd9407 │ │ │ │ + @ instruction: 0xf7fffa4f │ │ │ │ + @ instruction: 0xf5b3b93a │ │ │ │ + @ instruction: 0xf0013f88 │ │ │ │ + addsmi r8, r3, #-2147483599 @ 0x80000031 │ │ │ │ + orrhi pc, r1, r1 │ │ │ │ + svcne 0x0001f1b3 │ │ │ │ + stmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + b 0x1cfc40 │ │ │ │ + @ instruction: 0xf0140201 │ │ │ │ + @ instruction: 0xf0425380 │ │ │ │ + @ instruction: 0xf5b286a0 │ │ │ │ + @ instruction: 0xf0031f78 │ │ │ │ + addmi r8, sl, #18612224 @ 0x11c0000 │ │ │ │ + strbthi pc, [r7], #-3 @ │ │ │ │ + svcne 0x0040f5b2 │ │ │ │ + strhi pc, [r8, -r3] │ │ │ │ + svcne 0x0050f5b2 │ │ │ │ + ldrbthi pc, [r1], r3 @ │ │ │ │ + addcs r2, r0, #0, 6 │ │ │ │ + eorseq pc, r2, #192, 4 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ + b 0x1cf840 │ │ │ │ + addmi r0, r1, #-2147483648 @ 0x80000000 │ │ │ │ + sbcshi pc, r1, r4 │ │ │ │ + svcne 0x0048f5b1 │ │ │ │ + adcshi pc, fp, r4 │ │ │ │ + @ instruction: 0xf0034291 │ │ │ │ + vqshl.s8 q12, , │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + @ instruction: 0x46210535 │ │ │ │ + movwcs sl, #2054 @ 0x806 │ │ │ │ + movwls r9, #45834 @ 0xb30a │ │ │ │ + @ instruction: 0xf8e8f7fc │ │ │ │ + movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ - @ instruction: 0x53adf649 │ │ │ │ - movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - @ instruction: 0xf8cd432c │ │ │ │ - strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x158d748 │ │ │ │ - ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq lr, r2, #5120 @ 0x1400 │ │ │ │ + @ instruction: 0x26c0f8d2 │ │ │ │ + @ instruction: 0xf95ef7fe │ │ │ │ + stmialt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ - bichi pc, r7, r1 │ │ │ │ + rschi pc, r9, r1 │ │ │ │ + addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38182 │ │ │ │ - @ instruction: 0xf47f1f01 │ │ │ │ - orrcs sl, r0, r0, lsr r9 │ │ │ │ - teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ - orrpl pc, r0, #20 │ │ │ │ - strthi pc, [r1], r2, asr #32 │ │ │ │ - svcne 0x0078f5b2 │ │ │ │ - strbhi pc, [r8, -r3] @ │ │ │ │ - @ instruction: 0xf003428a │ │ │ │ - @ instruction: 0xf5b28468 │ │ │ │ + eorcs r8, r0, #143 @ 0x8f │ │ │ │ + andeq pc, r1, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + vst2. {d10-d11}, [r4 :64], fp │ │ │ │ + @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - @ instruction: 0xf5b28709 │ │ │ │ - @ instruction: 0xf0031f50 │ │ │ │ - movwcs r8, #1778 @ 0x6f2 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - addcs r0, r0, r2, lsr r2 │ │ │ │ - eorseq pc, r0, r0, asr #5 │ │ │ │ - tsteq r2, r4, lsl #20 │ │ │ │ - @ instruction: 0xf0044281 │ │ │ │ - @ instruction: 0xf5b180d2 │ │ │ │ - @ instruction: 0xf0041f48 │ │ │ │ - addsmi r8, r1, #188 @ 0xbc │ │ │ │ - ldrbhi pc, [lr], #-3 @ │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ - ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + vhsub.s8 d24, d1, d6 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + stmdbeq r3!, {r0, r2, r4, r5, r8, sl} │ │ │ │ + smlalbtmi pc, r2, r4, r3 @ │ │ │ │ + @ instruction: 0xf0030ce2 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + movwmi r0, #45576 @ 0xb208 │ │ │ │ + smlalbtcc pc, r2, r4, r3 @ │ │ │ │ + andeq pc, pc, r4 │ │ │ │ + vsubw.u8 q10, q2, d10 │ │ │ │ + rsceq r5, r4, r1, lsl #2 │ │ │ │ + @ instruction: 0x83aff102 │ │ │ │ + streq lr, [r1, #2821] @ 0xb05 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + ldrtmi r9, [r0], -r8 │ │ │ │ + stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ + ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fc930b │ │ │ │ - bls 0x34db78 │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2210a4 │ │ │ │ - @ instruction: 0xf8d20282 │ │ │ │ - @ instruction: 0xf7fe26c0 │ │ │ │ - @ instruction: 0xf7fff961 │ │ │ │ - @ instruction: 0xf5b3b8ef │ │ │ │ + @ instruction: 0xf7fe930b │ │ │ │ + @ instruction: 0xf7fffd5f │ │ │ │ + @ instruction: 0xf5b3b8ae │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ - vst4. {d24-d27}, [pc :128], sl │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ - addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - addshi pc, r0, r1 │ │ │ │ + addsmi r8, r3, #92, 2 │ │ │ │ + andshi pc, ip, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - movtne pc, #1028 @ 0x404 @ │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - andhi pc, r7, #3 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ - ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf3c40923 │ │ │ │ - stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - @ instruction: 0xf0043142 │ │ │ │ - movwmi r0, #40975 @ 0xa00f │ │ │ │ - smlabtpl r1, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf10200e4 │ │ │ │ - bl 0x230710 │ │ │ │ - stmib sp, {r0, r7, r8, sl}^ │ │ │ │ - andls r2, r8, r6, lsl #6 │ │ │ │ - tstls r9, r0, lsr r6 │ │ │ │ - @ instruction: 0xf8d5a906 │ │ │ │ - movwcs r2, #2064 @ 0x810 │ │ │ │ - movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svccc 0x0088f5b3 │ │ │ │ - cmpphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #29 │ │ │ │ - andeq pc, r1, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - rsceq sl, r7, r2, lsr #17 │ │ │ │ - teqphi fp, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ - movweq pc, #57348 @ 0xe004 @ │ │ │ │ - @ instruction: 0xf0032b0e │ │ │ │ - stmdage r6, {r6, pc} │ │ │ │ - strls r4, [fp, #-1569] @ 0xfffff9df │ │ │ │ - mcr2 7, 5, pc, cr0, cr11, {7} @ │ │ │ │ + stmiage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf10300e7 │ │ │ │ + @ instruction: 0xf004833a │ │ │ │ + blcs 0x4504a0 │ │ │ │ + eorshi pc, pc, r3 │ │ │ │ + strtmi sl, [r1], -r6, lsl #16 │ │ │ │ + @ instruction: 0xf7fb950b │ │ │ │ + ldcvs 14, cr15, [r3, #-652]! @ 0xfffffd74 │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r7, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f413 │ │ │ │ + stmge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x2b64ac │ │ │ │ + stmge r2, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vpmax.s8 d25, d1, d9 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + bcs 0xff50dbf8 │ │ │ │ + stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ + ldmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - blls 0x279ae0 │ │ │ │ - @ instruction: 0xf73f2b07 │ │ │ │ - bls 0x339ad8 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b9cec │ │ │ │ - @ instruction: 0xf8d30382 │ │ │ │ - @ instruction: 0xf7fc2ad0 │ │ │ │ - @ instruction: 0xf7fffcef │ │ │ │ - ldcvs 8, cr11, [r3, #-476]! @ 0xfffffe24 │ │ │ │ + @ instruction: 0xf43f6f60 │ │ │ │ + vadd.i8 q13, , │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x1905ac │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a906 │ │ │ │ + @ instruction: 0xf7fe2570 │ │ │ │ + @ instruction: 0xf7fff8cb │ │ │ │ + ldcvs 8, cr11, [r3, #-360]! @ 0xfffffe98 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r4, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + stmdage ip, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ - @ instruction: 0xf8cef7fe │ │ │ │ - ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x46306d33 │ │ │ │ - @ instruction: 0x2098f8d3 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldmdage r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - @ instruction: 0xf43f6f60 │ │ │ │ - vadd.i8 q13, , q7 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x190610 │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a906 │ │ │ │ - @ instruction: 0xf7fe2560 │ │ │ │ - @ instruction: 0xf7fff8b3 │ │ │ │ - vmul.i , q2, d1[0] │ │ │ │ - movwls r5, #38080 @ 0x94c0 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vcgt.s8 d20, d1, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x190638 │ │ │ │ - stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ - ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf8cda906 │ │ │ │ - @ instruction: 0xf8d3e020 │ │ │ │ - movwcs r2, #9280 @ 0x2440 │ │ │ │ - @ instruction: 0xf7fd930c │ │ │ │ - @ instruction: 0xf7fffa53 │ │ │ │ - vmlal.u8 , d4, d23 │ │ │ │ - stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ - vshl.s8 d19, d9, d1 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x190668 │ │ │ │ - stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ - ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ - @ instruction: 0xf8cda906 │ │ │ │ - @ instruction: 0xf8d3e020 │ │ │ │ - movwcs r2, #5176 @ 0x1438 │ │ │ │ - movwcc lr, #47565 @ 0xb9cd │ │ │ │ - blx 0xf8d9a4 │ │ │ │ - stmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svcvs 0x0030f5b5 │ │ │ │ - movwhi pc, #61441 @ 0xf001 @ │ │ │ │ - addhi pc, r1, #268435456 @ 0x10000000 │ │ │ │ - svcvs 0x00e0f5b5 │ │ │ │ - ldrbhi pc, [r1], #-1 @ │ │ │ │ - svcvs 0x0000f5b5 │ │ │ │ - svcge 0x00fff47e │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34f974 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ + @ instruction: 0xf8b0f7fe │ │ │ │ + ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ + movwmi lr, #43469 @ 0xa9cd │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - bicvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf858f7fe │ │ │ │ - svclt 0x00e6f7fe │ │ │ │ - sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf0024293 │ │ │ │ - vrhadd.s8 d8, d16, d20 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :64], r6 │ │ │ │ - vmlal.s , d1, d0[4] │ │ │ │ + orreq lr, r5, #3072 @ 0xc00 │ │ │ │ + smlabtgt r6, sp, r9, lr │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ + movwls r2, #49922 @ 0xc302 │ │ │ │ + blx 0x150d944 │ │ │ │ + stmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, r5, #3072 @ 0xc00 │ │ │ │ + smlabtgt r6, sp, r9, lr │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + eor pc, r0, sp, asr #17 │ │ │ │ + ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fd330b │ │ │ │ + @ instruction: 0xf7fffa37 │ │ │ │ + @ instruction: 0xf5b5b80c │ │ │ │ + @ instruction: 0xf0016f30 │ │ │ │ + vcgt.s8 d8, d1, d14 │ │ │ │ + @ instruction: 0xf5b58280 │ │ │ │ + @ instruction: 0xf0016fe0 │ │ │ │ + @ instruction: 0xf5b58450 │ │ │ │ + @ instruction: 0xf47e6f00 │ │ │ │ + qsub8mi sl, r1, sp │ │ │ │ + movwcs sl, #2054 @ 0x806 │ │ │ │ + movwls r9, #45834 @ 0xb30a │ │ │ │ + @ instruction: 0xffe6f7fb │ │ │ │ + vpmax.s8 d25, d1, d9 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ + bl 0x1a1280 │ │ │ │ + vhsub.s8 d16, d25, d2 │ │ │ │ + vqdmlal.s q11, d16, d1[3] │ │ │ │ + @ instruction: 0xf8d20306 │ │ │ │ + @ instruction: 0xf7fe2d28 │ │ │ │ + @ instruction: 0xf7fef855 │ │ │ │ + @ instruction: 0xf44fbfe4 │ │ │ │ + vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0x81a3f002 │ │ │ │ + ldrhi pc, [r6, #512] @ 0x200 │ │ │ │ + rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ - vmlal.s , d1, d0[0] │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc], sl │ │ │ │ + vmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - svcge 0x00c7f47e │ │ │ │ - stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ - @ instruction: 0xf00508a2 │ │ │ │ - @ instruction: 0xf0020508 │ │ │ │ - b 0x1210274 │ │ │ │ - strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ - strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - @ instruction: 0x432a2300 │ │ │ │ - andls sl, r7, #98304 @ 0x18000 │ │ │ │ - andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ - strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ - movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf7fd9408 │ │ │ │ - @ instruction: 0xf7fef949 │ │ │ │ - @ instruction: 0xf44fbfab │ │ │ │ - vbic.i32 d22, #4096 @ 0x00001000 │ │ │ │ - addsmi r0, sp, #0, 6 │ │ │ │ - sbchi pc, r0, #1 │ │ │ │ - rsbhi pc, r4, #268435456 @ 0x10000000 │ │ │ │ - mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #705 @ 0x2c1 @ │ │ │ │ - @ instruction: 0xf001429d │ │ │ │ - vst1.64 {d24-d27}, [pc], lr │ │ │ │ - vsubw.s8 q11, , d0 │ │ │ │ - addsmi r0, sp, #0, 6 │ │ │ │ - svcge 0x0093f47e │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34f89c │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - movtne pc, #22089 @ 0x5649 @ │ │ │ │ - movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - ldclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - @ instruction: 0xffecf7fd │ │ │ │ - svclt 0x007af7fe │ │ │ │ - cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ + subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + strls sl, [r9, #-4037] @ 0xfffff03b │ │ │ │ + vqdmulh.s q8, q10, d1[5] │ │ │ │ + stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + movwcs r0, #1346 @ 0x542 │ │ │ │ + stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ + ldrtmi r9, [r0], -r7, lsl #4 │ │ │ │ + vsubl.u8 q9, d4, d2 │ │ │ │ + stmib sp, {r0, r7, sl, lr}^ │ │ │ │ + strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ + @ instruction: 0xf946f7fd │ │ │ │ + svclt 0x00a9f7fe │ │ │ │ + teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], sl │ │ │ │ - vbic.i32 q11, #4096 @ 0x00001000 │ │ │ │ + vqsub.s8 d8, d17, d31 │ │ │ │ + vst1.16 {d24-d27}, [pc :128], r3 │ │ │ │ + vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - sbcshi pc, ip, r1 │ │ │ │ - bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + sbchi pc, sp, #1 │ │ │ │ + movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - strtmi sl, [r1], -r4, ror #30 │ │ │ │ - movwcs sl, #2054 @ 0x806 │ │ │ │ - movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff4af7fb │ │ │ │ - vpmax.s8 d25, d1, d9 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a13e4 │ │ │ │ - @ instruction: 0xf6490282 │ │ │ │ - vsubw.s8 q10, q0, d5 │ │ │ │ - @ instruction: 0xf8d20306 │ │ │ │ - @ instruction: 0xf7fd2ec8 │ │ │ │ - @ instruction: 0xf7feffbd │ │ │ │ - @ instruction: 0xf5b5bf4b │ │ │ │ - @ instruction: 0xf0016f10 │ │ │ │ - @ instruction: 0xf5b5816f │ │ │ │ - @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b58144 │ │ │ │ - @ instruction: 0xf47e6fc0 │ │ │ │ - qasxmi sl, r1, lr │ │ │ │ + qadd8mi sl, r1, r1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff24f7fb │ │ │ │ + @ instruction: 0xff7af7fb │ │ │ │ vpmax.s8 d25, d1, d9 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a1430 │ │ │ │ + bl 0x1a1358 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ - vrsra.s64 d19, d17, #64 │ │ │ │ + vqdmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ - @ instruction: 0xf7fd2e48 │ │ │ │ - @ instruction: 0xf7feff97 │ │ │ │ - vmax.f32 d27, d1, d21 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x190864 │ │ │ │ - stmdbge r6, {r0, r2, r7, r8, r9} │ │ │ │ + @ instruction: 0xf7fd2dd8 │ │ │ │ + @ instruction: 0xf7feffe9 │ │ │ │ + @ instruction: 0xf44fbf78 │ │ │ │ + vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ + addsmi r0, sp, #0, 6 │ │ │ │ + tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movweq pc, #705 @ 0x2c1 @ │ │ │ │ + @ instruction: 0xf001429d │ │ │ │ + vst4. {d24-d27}, [pc :64], fp │ │ │ │ + vqdmlal.s q11, d17, d0[0] │ │ │ │ + addsmi r0, sp, #0, 6 │ │ │ │ + svcge 0x0062f47e │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + @ instruction: 0xf7fb930b │ │ │ │ + bls 0x34f814 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addeq lr, r2, #3072 @ 0xc00 │ │ │ │ + movwmi pc, #22089 @ 0x5649 @ │ │ │ │ + movweq pc, #25280 @ 0x62c0 @ │ │ │ │ + mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ + @ instruction: 0xffbaf7fd │ │ │ │ + svclt 0x0049f7fe │ │ │ │ + svcvs 0x0010f5b5 │ │ │ │ + msrhi SPSR_fsx, r1 │ │ │ │ + svcvs 0x0040f5b5 │ │ │ │ + cmpphi r3, r1 @ p-variant is OBSOLETE │ │ │ │ + svcvs 0x00c0f5b5 │ │ │ │ + svcge 0x003cf47e │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + @ instruction: 0xf7fb930b │ │ │ │ + bls 0x34f7c8 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addeq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0x33b1f649 │ │ │ │ + movweq pc, #25280 @ 0x62c0 @ │ │ │ │ + mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ + @ instruction: 0xff94f7fd │ │ │ │ + svclt 0x0023f7fe │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, r5, #3072 @ 0xc00 │ │ │ │ + stmdbge r6, {r3, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8d37c0a │ │ │ │ + @ instruction: 0xf8d3ec0a │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwls r9, #37644 @ 0x930c │ │ │ │ - @ instruction: 0xf93ef7fd │ │ │ │ - svclt 0x0012f7fe │ │ │ │ + @ instruction: 0xf93af7fd │ │ │ │ + svclt 0x000ff7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ vhadd.s8 d17, d1, d10 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x110898 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x11086c │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x16148c │ │ │ │ - bl 0x1905e0 │ │ │ │ + bl 0x161460 │ │ │ │ + bl 0x1905b4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2280 │ │ │ │ - @ instruction: 0xf7fef843 │ │ │ │ - @ instruction: 0xf404bef9 │ │ │ │ + @ instruction: 0xf7fef83f │ │ │ │ + @ instruction: 0xf404bef6 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ @ instruction: 0xf47e7f80 │ │ │ │ - @ instruction: 0xf3c4aef2 │ │ │ │ + vqrdmlah.s q13, q10, d3[7] │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ stmdbge r6, {r1, r6, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ stmib sp, {r3, r8, r9}^ │ │ │ │ @ instruction: 0x432b220a │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xcfc0c │ │ │ │ + streq pc, [pc], #-4 @ 0xcfbe0 │ │ │ │ stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fd4308 │ │ │ │ - @ instruction: 0xf7fef9a1 │ │ │ │ - @ instruction: 0x4621bedb │ │ │ │ + @ instruction: 0xf7fef99d │ │ │ │ + @ instruction: 0x4621bed8 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #1610612736 @ 0x60000000 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr1, cr14, {1} │ │ │ │ + mcrge 4, 6, pc, cr14, cr14, {1} @ │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136460 │ │ │ │ + bl 0x136434 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x161504 │ │ │ │ - bl 0x190658 │ │ │ │ + bl 0x1614d8 │ │ │ │ + bl 0x19062c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf7fef807 │ │ │ │ - @ instruction: 0xf44fbebd │ │ │ │ + @ instruction: 0xf7fef803 │ │ │ │ + @ instruction: 0xf44fbeba │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [lr, #2]! @ │ │ │ │ - rscshi pc, r6, r1, lsl #4 │ │ │ │ + strbhi pc, [ip, #2]! @ │ │ │ │ + rscshi pc, r4, r1, lsl #4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, q4, q1 │ │ │ │ - vst2. {d24-d27}, [pc :256], r1 │ │ │ │ + vrshl.s8 q4, q3, q1 │ │ │ │ + vst2. {d24-d27}, [pc :128] │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - strbhi pc, [ip, #-2] @ │ │ │ │ + strbhi pc, [sl, #-2] @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621ae9c │ │ │ │ + @ instruction: 0x4621ae99 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff3ef7fb │ │ │ │ + @ instruction: 0xff38f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr0, cr14, {7} │ │ │ │ + ldc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ + mcrlt 7, 4, pc, cr13, cr14, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - mrrc2 7, 15, pc, r8, cr14 @ │ │ │ │ - mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr14 @ │ │ │ │ + mcrlt 7, 4, pc, cr1, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae7c │ │ │ │ + @ instruction: 0xf404ae79 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ - vst1.16 {d8-d10}, [r4 :256], r0 │ │ │ │ + vst1.16 {d8-d10}, [r4 :128], lr │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vmov.i64 q13, #0xffff000000000000 │ │ │ │ + vqrdmlah.s q13, q2, d1[7] │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [fp, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x150e18 │ │ │ │ + bl 0x150dec │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2309 │ │ │ │ - @ instruction: 0xf7fef98b │ │ │ │ - @ instruction: 0xf004be57 │ │ │ │ + @ instruction: 0xf7fef987 │ │ │ │ + @ instruction: 0xf004be54 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vand q4, , │ │ │ │ - blcs 0xf0890 │ │ │ │ - orrhi pc, r3, r2 │ │ │ │ + vand q4, , │ │ │ │ + blcs 0xf085c │ │ │ │ + orrhi pc, r1, r2 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - mcrge 4, 2, pc, cr5, cr14, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr2, cr14, {3} @ │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b457c │ │ │ │ + bl 0x1b4550 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3408 │ │ │ │ - @ instruction: 0xf7fefdeb │ │ │ │ - stmdbge r6, {r0, r1, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefde7 │ │ │ │ + stmdbge r6, {r5, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xffb8dd9a │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr6, cr14, {7} │ │ │ │ - vaddl.s8 q9, d0, d1 │ │ │ │ - addmi r0, r3, #144 @ 0x90 │ │ │ │ - mcrge 4, 0, pc, cr15, cr14, {3} @ │ │ │ │ - @ instruction: 0xf63e2904 │ │ │ │ - andls sl, r8, #12, 28 @ 0xc0 │ │ │ │ - addeq lr, lr, #2048 @ 0x800 │ │ │ │ - vshl.s8 d25, d10, d1 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ - stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ - bl 0x1d6de4 │ │ │ │ - stmdbge r6, {r1, r7, sl} │ │ │ │ + blx 0xffa8dd6e │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr3, cr14, {7} │ │ │ │ + cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ + cdpeq 2, 9, cr15, cr0, cr0, {6} │ │ │ │ + @ instruction: 0xf47e4573 │ │ │ │ + stmdbcs r4, {r0, r1, r3, r9, sl, fp, sp, pc} │ │ │ │ + mcrge 6, 0, pc, cr8, cr14, {1} @ │ │ │ │ + bl 0x1745b0 │ │ │ │ + strls r0, [r9], #-644 @ 0xfffffd7c │ │ │ │ + strtvs pc, [ip], #-577 @ 0xfffffdbf │ │ │ │ + ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ + @ instruction: 0x1c06e9cd │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + stmdbge r6, {r1, r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ - @ instruction: 0xf7fc950b │ │ │ │ - @ instruction: 0xf7fefbd9 │ │ │ │ - @ instruction: 0xf640bdf5 │ │ │ │ + @ instruction: 0xf8d4950b │ │ │ │ + @ instruction: 0xf7fc2510 │ │ │ │ + @ instruction: 0xf7fefbd5 │ │ │ │ + @ instruction: 0xf640bdf2 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - subhi pc, r6, #268435456 @ 0x10000000 │ │ │ │ + subhi pc, r4, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - orrshi pc, r9, r3 │ │ │ │ - andshi pc, r7, #536870912 @ 0x20000000 │ │ │ │ + orrshi pc, r7, r3 │ │ │ │ + andshi pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - @ instruction: 0xf5b38171 │ │ │ │ + @ instruction: 0xf5b3816f │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621add4 │ │ │ │ + @ instruction: 0x4621add1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr0, cr11, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr12, cr11, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ - stcllt 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ + mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ + stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ - teqphi fp, r3 @ p-variant is OBSOLETE │ │ │ │ - bichi pc, r9, r1, lsl #4 │ │ │ │ + teqphi r9, r3 @ p-variant is OBSOLETE │ │ │ │ + bichi pc, r7, r1, lsl #4 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - sbchi pc, r9, r3 │ │ │ │ - andhi pc, r4, #536870912 @ 0x20000000 │ │ │ │ + sbchi pc, r7, r3 │ │ │ │ + andhi pc, r2, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - @ instruction: 0xf5b28179 │ │ │ │ + @ instruction: 0xf5b28177 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - strtmi sl, [r1], -ip, lsr #27 │ │ │ │ + strtmi sl, [r1], -r9, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ - stclt 7, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ + ldclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf5b283c5 │ │ │ │ + @ instruction: 0xf5b283c3 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - addsmi r8, sl, #1069547520 @ 0x3fc00000 │ │ │ │ - strhi pc, [r3, -r1]! │ │ │ │ + addsmi r8, sl, #1061158912 @ 0x3f400000 │ │ │ │ + strhi pc, [r1, -r1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ - ldrhi pc, [sl, -r1, asr #32]! │ │ │ │ + ldrhi pc, [r8, -r1, asr #32]! │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ stmdals r9, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ - @ instruction: 0xf7fefde7 │ │ │ │ - @ instruction: 0xf5b3bd75 │ │ │ │ + @ instruction: 0xf7fefde3 │ │ │ │ + @ instruction: 0xf5b3bd72 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - vcgt.s8 d24, d1, d23 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vcgt.s8 d24, d1, d21 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x30ea94 │ │ │ │ + bls 0x30ea78 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a17c8 │ │ │ │ - bl 0x210c14 │ │ │ │ + bl 0x1a179c │ │ │ │ + bl 0x210be8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2b80 │ │ │ │ - @ instruction: 0xf7fefb1b │ │ │ │ - mvneq fp, #5824 @ 0x16c0 │ │ │ │ - ldclge 5, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ + @ instruction: 0xf7fefb17 │ │ │ │ + mvneq fp, #88, 26 @ 0x1600 │ │ │ │ + ldclge 5, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ - tstphi r3, #2 @ p-variant is OBSOLETE │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + tstphi r1, #2 @ p-variant is OBSOLETE │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe88df28 │ │ │ │ + blx 0xfe90defc │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x221804 │ │ │ │ + bl 0x2217d8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2c00 │ │ │ │ - @ instruction: 0xf7fefaff │ │ │ │ - @ instruction: 0xf404bd3f │ │ │ │ + @ instruction: 0xf7fefafb │ │ │ │ + @ instruction: 0xf404bd3c │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ - vcge.s8 d24, d1, d10 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vcge.s8 d24, d1, d8 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x30ea24 │ │ │ │ + bls 0x30ea08 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a1838 │ │ │ │ - bl 0x210c84 │ │ │ │ + bl 0x1a180c │ │ │ │ + bl 0x210c58 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2be0 │ │ │ │ - @ instruction: 0xf7fefae3 │ │ │ │ - strbteq fp, [r7], #3363 @ 0xd23 │ │ │ │ - msrhi CPSR_fs, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf7fefadf │ │ │ │ + strbteq fp, [r7], #3360 @ 0xd20 │ │ │ │ + msrhi CPSR_fx, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ad1c │ │ │ │ + @ instruction: 0xf404ad19 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - movwcs r8, #966 @ 0x3c6 │ │ │ │ + movwcs r8, #964 @ 0x3c4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ - @ instruction: 0xf7fb83c4 │ │ │ │ - bls 0x30ee7c │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + @ instruction: 0xf7fb83c2 │ │ │ │ + bls 0x30ee60 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ - ldcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - rscshi pc, r5, r2 │ │ │ │ - ldrhi pc, [lr], #-513 @ 0xfffffdff │ │ │ │ + rscshi pc, r3, r2 │ │ │ │ + ldrhi pc, [ip], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - vst4.8 {d8,d10,d12,d14}, [r4] │ │ │ │ + vst4.8 {d8,d10,d12,d14}, [r4]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ - rsceq r8, r1, r6, asr #11 │ │ │ │ - stclge 5, cr15, [r9], #504 @ 0x1f8 │ │ │ │ + rsceq r8, r1, r4, asr #11 │ │ │ │ + stclge 5, cr15, [r6], #504 @ 0x1f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x30ee28 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x30ee0c │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :256], ip │ │ │ │ + vst3. {d24-d26}, [pc :256], sl │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - strbhi pc, [pc], #1 @ 0xd0044 @ │ │ │ │ + strbhi pc, [sp], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r9, #-3262] @ 0xfffff342 │ │ │ │ + strls sl, [r9, #-3259] @ 0xfffff345 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d1190 │ │ │ │ + b 0x13d1164 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fefdaf │ │ │ │ - @ instruction: 0xf44fbc99 │ │ │ │ + @ instruction: 0xf7fefdab │ │ │ │ + @ instruction: 0xf44fbc96 │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - ldrhi pc, [r9, #-1] │ │ │ │ + ldrhi pc, [r7, #-1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :128], r0 │ │ │ │ + vst3. {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - stcge 4, cr15, [r3], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [fp], #-248 @ 0xffffff08 │ │ │ │ + ldclge 4, cr15, [r8], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r9, #-3190] @ 0xfffff38a │ │ │ │ + strls sl, [r9, #-3187] @ 0xfffff38d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - stc2l 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ - mrrclt 7, 15, pc, r2, cr14 @ │ │ │ │ + stc2l 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ + mcrrlt 7, 15, pc, pc, cr14 @ │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ - subhi pc, r6, r1 │ │ │ │ + subhi pc, r4, r1 │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - mcrrge 4, 7, pc, r9, cr14 @ │ │ │ │ + mcrrge 4, 7, pc, r6, cr14 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ - @ instruction: 0xf7fefca5 │ │ │ │ - @ instruction: 0xf44fbc33 │ │ │ │ + @ instruction: 0xf7fefca1 │ │ │ │ + @ instruction: 0xf44fbc30 │ │ │ │ vmlal.s , d17, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - strhi pc, [r2, #-1] │ │ │ │ + strhi pc, [r0, #-1] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst3. {d24-d26}, [pc :64], lr │ │ │ │ + vst3. {d24-d26}, [pc :64], ip │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldcge 4, cr15, [sp], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [sl], {126} @ 0x7e │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fefd9f │ │ │ │ - stmib sp, {r0, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefd9b │ │ │ │ + stmib sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d1, d6 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ tstls r8, r5, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0x178e1e4 │ │ │ │ - bllt 0xffc0e1f0 │ │ │ │ + blx 0x168e1b8 │ │ │ │ + bllt 0xffb4e1c4 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x174228 │ │ │ │ - stmdbge r6, {r2, r3, r7, r9} │ │ │ │ - movwcs r4, #9776 @ 0x2630 │ │ │ │ - @ instruction: 0xce09e9cd │ │ │ │ - strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ - @ instruction: 0xf7fc950b │ │ │ │ - @ instruction: 0xf7fefa45 │ │ │ │ - @ instruction: 0xf1b3bbd7 │ │ │ │ - @ instruction: 0xf0015f81 │ │ │ │ - vst4.32 {d24-d27}, [pc :64] │ │ │ │ - vsubl.s8 , d17, d0 │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - blge 0xff3cd430 │ │ │ │ - vsubw.s8 q9, q0, d1 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf0022b00 │ │ │ │ - @ instruction: 0xf5b385e1 │ │ │ │ - @ instruction: 0xf47e1f80 │ │ │ │ - strtmi sl, [r1], -r0, asr #23 │ │ │ │ - movwcs sl, #2054 @ 0x806 │ │ │ │ - movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x28e258 │ │ │ │ - bllt 0xfee0e260 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - adcshi pc, r3, r1 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - blge 0xfeb4d474 │ │ │ │ - @ instruction: 0xf53e06a5 │ │ │ │ - vldmdbvs r3!, {d10-d28} │ │ │ │ - @ instruction: 0xf8d34637 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ + bl 0x17a5f4 │ │ │ │ + ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ + @ instruction: 0xf8cd2302 │ │ │ │ + stmib sp, {r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d2c709 │ │ │ │ + strls r2, [fp, #-1408] @ 0xfffffa80 │ │ │ │ + blx 0x110e1e4 │ │ │ │ + bllt 0xff5ce1f0 │ │ │ │ + svcpl 0x0081f1b3 │ │ │ │ + addshi pc, ip, r1 │ │ │ │ + addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + movwcs sl, #7111 @ 0x1bc7 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0xe02a4 │ │ │ │ + ldrbhi pc, [lr, #2] @ │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + blge 0xff00d41c │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + @ instruction: 0xf7fb930b │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fd4630 │ │ │ │ + @ instruction: 0xf7fefa01 │ │ │ │ + @ instruction: 0xf5b3bbb0 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + addcs r8, r0, #176 @ 0xb0 │ │ │ │ + eoreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + strteq sl, [r5], r5, lsr #23 │ │ │ │ + blge 0xfe98d750 │ │ │ │ + @ instruction: 0x46376d33 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + blge 0xfe78d360 │ │ │ │ + stcleq 8, cr6, [r5], #364 @ 0x16c │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0050ce5 │ │ │ │ - vabal.u8 q8, d4, d8 │ │ │ │ - tstmi r5, #536870916 @ 0x20000004 │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - blge 0xfe5cd3a0 │ │ │ │ - @ instruction: 0xf63e2d07 │ │ │ │ - @ instruction: 0xf004ab90 │ │ │ │ - blcs 0x410ee8 │ │ │ │ - blge 0xfe3cd3b0 │ │ │ │ - @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffd4d3bc │ │ │ │ - @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffbcd3c8 │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - @ instruction: 0xf7ec4628 │ │ │ │ - strmi pc, [r1], r5, asr #29 │ │ │ │ - ldc2l 7, cr15, [r6, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0x46014632 │ │ │ │ - ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [r2, #860] @ 0x35c │ │ │ │ - msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ - orrscs pc, r6, #192, 4 │ │ │ │ - andmi pc, r4, r4, asr #7 │ │ │ │ - @ instruction: 0xf780681c │ │ │ │ - bmi 0xff5ceb0c │ │ │ │ - svccc 0x0070ee1d │ │ │ │ - ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x326574 │ │ │ │ - tstls r0, r2, lsl #2 │ │ │ │ - mvnseq pc, r4, asr #4 │ │ │ │ - orrseq pc, r3, r0, asr #5 │ │ │ │ - ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ - andls r4, r2, sl, lsr #8 │ │ │ │ - stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r4, #-512]! @ 0xfffffe00 │ │ │ │ - ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ + vstrcs d10, [r7, #-572] @ 0xfffffdc4 │ │ │ │ + blge 0xfe40db7c │ │ │ │ + movweq pc, #53252 @ 0xd004 @ │ │ │ │ + @ instruction: 0xf43e2b0d │ │ │ │ + ldrtmi sl, [r0], -r7, lsl #23 │ │ │ │ + @ instruction: 0xf9eaf7fe │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + ldrtmi sl, [r0], -lr, ror #23 │ │ │ │ + blx 0xffa0c302 │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf004abe8 │ │ │ │ + strtmi r0, [r8], -pc, lsl #12 │ │ │ │ + cdp2 7, 12, cr15, cr6, cr12, {7} │ │ │ │ + @ instruction: 0xf77f4681 │ │ │ │ + ldrtmi pc, [r2], -fp, ror #26 @ │ │ │ │ + strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d74638 │ │ │ │ - svcvs 0x00bbfe1d │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - svcne 0x005cabb6 │ │ │ │ - cmnmi r3, r3, ror #4 │ │ │ │ - @ instruction: 0xf7fe67bb │ │ │ │ - stmdbcs r6, {r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blge 0x114dc44 │ │ │ │ - bl 0x174b70 │ │ │ │ - strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ - ldrvs pc, [r4], #-577 @ 0xfffffdbf │ │ │ │ - ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - @ instruction: 0x1c06e9cd │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + @ instruction: 0xf646fda3 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ + vrsra.u64 d18, d6, #60 │ │ │ │ + ldmdavs ip, {r2, lr} │ │ │ │ + blx 0x70e0d4 │ │ │ │ + @ instruction: 0xee1d4ad1 │ │ │ │ + ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ + ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ + tsteq r2, r9, lsl #22 │ │ │ │ + vrhadd.s8 d25, d4, d0 │ │ │ │ + vsra.s64 q8, q14, #64 │ │ │ │ + ldmdbne r3, {r0, r1, r4, r7, r8} │ │ │ │ + strtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ + andls r9, r1, #2 │ │ │ │ + @ instruction: 0xf7806808 │ │ │ │ + strtmi pc, [sl], -r9, lsl #27 │ │ │ │ + @ instruction: 0x46384631 │ │ │ │ + mrc2 7, 1, pc, cr14, cr7, {6} │ │ │ │ + blcs 0xec1f8 │ │ │ │ + blge 0xfedcd408 │ │ │ │ + rsbmi r1, r3, #92, 30 @ 0x170 │ │ │ │ + ldrvs r4, [fp, r3, ror #2]! │ │ │ │ + bllt 0xfec4e314 │ │ │ │ + @ instruction: 0xf63e2906 │ │ │ │ + andls sl, r8, #62464 @ 0xf400 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + vshl.s8 d25, d9, d1 │ │ │ │ + vaddhn.i16 d22, q0, q14 │ │ │ │ + stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ + bl 0x1d7350 │ │ │ │ + andls r0, sl, r2, lsl #9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8cd2320 │ │ │ │ - @ instruction: 0xf8d4e024 │ │ │ │ - strls r2, [fp, #-1104] @ 0xfffffbb0 │ │ │ │ - @ instruction: 0xf90ef7fc │ │ │ │ - bllt 0xb8e374 │ │ │ │ + strls r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ + ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ + @ instruction: 0xf90af7fc │ │ │ │ + bllt 0xace348 │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ - andls sl, r8, #38912 @ 0x9800 │ │ │ │ - addeq lr, lr, #2048 @ 0x800 │ │ │ │ - strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ + andls sl, r8, #35840 @ 0x8c00 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ vshl.s8 d25, d11, d1 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d22, q0, q14 │ │ │ │ stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ - bl 0x1d73b4 │ │ │ │ - stmdbge r6, {r1, r7, sl} │ │ │ │ - @ instruction: 0x23204630 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ - @ instruction: 0xf8f2f7fc │ │ │ │ - bllt 0x48e3ac │ │ │ │ + bl 0x1d7388 │ │ │ │ + andls r0, sl, r2, lsl #9 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf8d42320 │ │ │ │ + @ instruction: 0xf7fc24d0 │ │ │ │ + @ instruction: 0xf7fef8ef │ │ │ │ + @ instruction: 0xf5b3bb0c │ │ │ │ + @ instruction: 0xf47e5f81 │ │ │ │ + stmdbeq r3!, {r0, r1, r2, r8, r9, fp, sp, pc} │ │ │ │ + smlalbtmi pc, r2, r4, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + movwmi r0, #48354 @ 0xbce2 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + smlalbtcc pc, r2, r4, r3 @ │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ + ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ + vsubw.u8 q10, q2, d10 │ │ │ │ + @ instruction: 0xf0045101 │ │ │ │ + stmib sp, {r0, r1, r2, r3}^ │ │ │ │ + movwcs r2, #774 @ 0x306 │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ + orreq lr, r1, r5, lsl #22 │ │ │ │ + movwcc lr, #43469 @ 0xa9cd │ │ │ │ + setend le │ │ │ │ + @ instruction: 0xf8d18596 │ │ │ │ + ldrtmi r2, [r0], -r0, ror #20 │ │ │ │ + @ instruction: 0xf7fda906 │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x13cd5d8 │ │ │ │ + movtne pc, #1028 @ 0x404 @ │ │ │ │ + svcne 0x0040f5b3 │ │ │ │ + bge 0xff70d5e4 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + @ instruction: 0xf7fb930b │ │ │ │ + movwcs pc, #6577 @ 0x19b1 @ │ │ │ │ + streq lr, [r3, #2821] @ 0xb05 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf8d59309 │ │ │ │ + @ instruction: 0xf7fd2a80 │ │ │ │ + @ instruction: 0xf7feff77 │ │ │ │ + vpmax.s8 , , q3 │ │ │ │ + addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ + bge 0xff10d614 │ │ │ │ + movtne pc, #1028 @ 0x404 @ │ │ │ │ + svcne 0x0040f5b3 │ │ │ │ + strbhi pc, [r2], #-2 @ │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ + ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ + orrpl pc, r0, #20 │ │ │ │ + strbhi pc, [r5, #65] @ 0x41 @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + movwls r2, #20992 @ 0x5200 │ │ │ │ + andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ + blx 0xfe78e434 │ │ │ │ + stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ + ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ + addeq lr, r2, #5120 @ 0x1400 │ │ │ │ + @ instruction: 0x2640f8d2 │ │ │ │ + blx 0x50e452 │ │ │ │ + blt 0xfe8ce458 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - blge 0x34d5b4 │ │ │ │ - @ instruction: 0xf3c40923 │ │ │ │ - @ instruction: 0xf0034142 │ │ │ │ - stcleq 3, cr0, [r2], #32 │ │ │ │ - @ instruction: 0xf002430b │ │ │ │ - vsubl.u8 q8, d4, d8 │ │ │ │ - vrhadd.s8 , , q1 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - movwmi r0, #42293 @ 0xa535 │ │ │ │ - smlabtpl r1, r4, r3, pc @ │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x210810 │ │ │ │ - stmib sp, {r0, r7, r8}^ │ │ │ │ - rsceq r3, r0, sl, lsl #6 │ │ │ │ - ldrhi pc, [r7, #257] @ 0x101 │ │ │ │ - bcs 0x190e744 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff94f7fd │ │ │ │ - @ instruction: 0xf47e2800 │ │ │ │ - @ instruction: 0xf404ab4c │ │ │ │ - @ instruction: 0xf5b31340 │ │ │ │ - @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aada │ │ │ │ - movwcs sl, #2054 @ 0x806 │ │ │ │ + bge 0xfe78d660 │ │ │ │ + @ instruction: 0xf53e00e5 │ │ │ │ + @ instruction: 0xf3c4aa97 │ │ │ │ + movwcs r5, #513 @ 0x201 │ │ │ │ + stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ + vcgt.s8 d25, d1, d11 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ + bl 0x19f590 │ │ │ │ + andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + b 0x123a8ac │ │ │ │ + ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ + @ instruction: 0x27d0f8d3 │ │ │ │ + strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ + streq pc, [pc], #-4 @ 0xd04ac │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7fd3407 │ │ │ │ + @ instruction: 0xf7feff23 │ │ │ │ + @ instruction: 0xf5b3ba72 │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + vrhadd.s8 d8, d17, d8 │ │ │ │ + @ instruction: 0xf5b3878b │ │ │ │ + @ instruction: 0xf0026f50 │ │ │ │ + @ instruction: 0xf5b38160 │ │ │ │ + @ instruction: 0xf47e6f60 │ │ │ │ + stmdage r6, {r0, r1, r5, r6, r9, fp, sp, pc} │ │ │ │ + movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9aef7fb │ │ │ │ - bl 0x219030 │ │ │ │ - stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ - movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0xfe10e78c │ │ │ │ - @ instruction: 0xff7af7fd │ │ │ │ - blt 0xff30e438 │ │ │ │ - andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - vst1.64 {d10-d11}, [r4], r2 │ │ │ │ - @ instruction: 0xf5b31340 │ │ │ │ - @ instruction: 0xf0021f40 │ │ │ │ - vshl.s8 q12, , │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - @ instruction: 0xf0140535 │ │ │ │ - @ instruction: 0xf0415380 │ │ │ │ - strtmi r8, [r1], -r6, asr #11 │ │ │ │ - andcs sl, r0, #393216 @ 0x60000 │ │ │ │ - stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fb220a │ │ │ │ - bls 0x34eedc │ │ │ │ - blls 0x23a894 │ │ │ │ - bl 0x221d40 │ │ │ │ - @ instruction: 0xf8d20282 │ │ │ │ - @ instruction: 0xf7fd2640 │ │ │ │ - @ instruction: 0xf7fefb13 │ │ │ │ - @ instruction: 0xf5b3baa1 │ │ │ │ - @ instruction: 0xf47e5f81 │ │ │ │ - smlaleq sl, r5, ip, sl │ │ │ │ - bge 0xfe74d994 │ │ │ │ + blx 0x1d0e4d0 │ │ │ │ + @ instruction: 0x46306d33 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + bge 0x160d5ec │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + @ instruction: 0xf43e6f60 │ │ │ │ + movwcs sl, #2639 @ 0xa4f │ │ │ │ + movwls sl, #2310 @ 0x906 │ │ │ │ + adcseq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + ldc2 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + blt 0x124e50c │ │ │ │ + rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r5 │ │ │ │ + vrshr.s64 q11, q8, #63 │ │ │ │ + addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ + bge 0xe8d728 │ │ │ │ + @ instruction: 0x46306d33 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + bge 0xc8d638 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + @ instruction: 0xf43e6f60 │ │ │ │ + strls sl, [r9, #-2601] @ 0xfffff5d7 │ │ │ │ + strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ + eorvc pc, r4, #536870916 @ 0x20000004 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + addeq lr, r5, #2048 @ 0x800 │ │ │ │ + vldmiami r4, {s29-s107} │ │ │ │ + stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ + @ instruction: 0xf0052300 │ │ │ │ + @ instruction: 0xf8520508 │ │ │ │ + stmdbge r6, {r4, r5, r7, sl, fp, sp} │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ + @ instruction: 0x0c0eea4c │ │ │ │ + stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf8cd330a │ │ │ │ + strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ + blx 0x78e582 │ │ │ │ + blt 0x24e58c │ │ │ │ + svcvs 0x0080f5b5 │ │ │ │ + bge 0x10d794 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + @ instruction: 0xf7fb930b │ │ │ │ + stmdals r9, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7fd2e28 │ │ │ │ + @ instruction: 0xf7fefa5b │ │ │ │ + rsceq fp, r2, sl, ror #19 │ │ │ │ + stmibge r6!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ - stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ + stmdbeq r3!, {r5, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff26f7fd │ │ │ │ - blt 0x1e0e4e0 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - orrhi pc, r9, r2 │ │ │ │ - strhi pc, [ip, r1, lsl #4] │ │ │ │ - svcvs 0x0050f5b3 │ │ │ │ - msrhi SPSR_c, r2 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - bge 0x1a4d6fc │ │ │ │ - strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7fb930b │ │ │ │ - vldmdbvs r3!, {s30-s142} │ │ │ │ - @ instruction: 0xf8d34630 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r6, r9, fp, sp, pc}^ │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - bge 0x154d624 │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - vcgt.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - @ instruction: 0xf7fc020c │ │ │ │ - @ instruction: 0xf7fefd95 │ │ │ │ - vst1.16 {d27-d28}, [pc], r7 │ │ │ │ - vmlal.s q11, d17, d0[4] │ │ │ │ - addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - teqphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ - rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - vldmdbvs r3!, {s20-s75} │ │ │ │ - @ instruction: 0xf8d34630 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r4, r5, r9, fp, sp, pc}^ │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - bge 0xbcd670 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - vrshl.s8 d20, d1, d18 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ - bl 0x150e5c │ │ │ │ - b 0x1490fa0 │ │ │ │ - strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ - vmlal.u8 q8, d20, d21 │ │ │ │ - movwcs r3, #3650 @ 0xe42 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - ldccs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ - @ instruction: 0xf00ca906 │ │ │ │ - vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d16b4 │ │ │ │ - @ instruction: 0x432c0c0e │ │ │ │ - movwcc lr, #43469 @ 0xa9cd │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fefb1d │ │ │ │ - @ instruction: 0xf5b5ba07 │ │ │ │ - @ instruction: 0xf47e6f80 │ │ │ │ - strtmi sl, [r1], -r2, lsl #20 │ │ │ │ - movwcs sl, #2054 @ 0x806 │ │ │ │ - movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf934f7fb │ │ │ │ - vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17aa00 │ │ │ │ - ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ - mcrcs 8, 1, pc, cr8, cr2, {6} @ │ │ │ │ - blx 0x188e5e8 │ │ │ │ - stmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf53e00e2 │ │ │ │ - vmul.f q13, q10, d0[6] │ │ │ │ - movwcs r5, #513 @ 0x201 │ │ │ │ - stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ - vcgt.s8 d25, d1, d11 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19f720 │ │ │ │ - andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - b 0x123aa3c │ │ │ │ - ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ - sbfxcs pc, r3, #17, #1 │ │ │ │ - strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd063c │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefe75 │ │ │ │ - svclt 0x0000b9c3 │ │ │ │ - addeq pc, r4, r0, ror r8 @ │ │ │ │ + mrc2 7, 3, pc, cr2, cr13, {7} │ │ │ │ + stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + umulleq pc, r4, sl, r8 @ │ │ │ │ subne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [lr], #-2 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strhi pc, [r1, #-65]! @ 0xffffffbf │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf996f7fb │ │ │ │ + @ instruction: 0xf998f7fb │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - blx 0x50e684 │ │ │ │ - ldmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x48e654 │ │ │ │ + ldmiblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d1, d10 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x1d1784 │ │ │ │ + vaddhn.i16 d22, q0, q14 │ │ │ │ + bl 0x1d1754 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strtcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfec8e6ba │ │ │ │ - stmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfec0e68a │ │ │ │ + stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strcs r3, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ vshl.s8 d25, d11, d1 │ │ │ │ - vmov.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x1d17bc │ │ │ │ + vaddhn.i16 d22, q0, q14 │ │ │ │ + bl 0x1d178c │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ ldrcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfe58e6f2 │ │ │ │ - stmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe50e6c2 │ │ │ │ + stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e7 │ │ │ │ - vmul.f q13, q2, d2[4] │ │ │ │ + vmul.f q13, q2, d1[4] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19f82c │ │ │ │ + bl 0x19f7fc │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ab48 │ │ │ │ + b 0x123ab18 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27c0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0748 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0718 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefdef │ │ │ │ - vst2.8 {d11,d13}, [r4 :256]! │ │ │ │ + @ instruction: 0xf7fefded │ │ │ │ + vst2.8 {d11,d13}, [r4 :256], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vcgt.s8 q12, , q14 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbeq r3!, {r0, r2, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ mvnhi pc, #1073741824 @ 0x40000000 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ - bcs 0x110eaf8 │ │ │ │ + bcs 0x110eac8 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fd930b │ │ │ │ - @ instruction: 0xf7fefdc1 │ │ │ │ - vst2.8 {d11,d13}, [r4] │ │ │ │ + @ instruction: 0xf7fefdbf │ │ │ │ + vst2.8 {d11,d13}, [r4], lr │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, , q9 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -pc, asr #9 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x34eb74 │ │ │ │ - blls 0x23abfc │ │ │ │ - bl 0x2220a8 │ │ │ │ + bls 0x34eb4c │ │ │ │ + blls 0x23abcc │ │ │ │ + bl 0x222078 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ - @ instruction: 0xf7fef95f │ │ │ │ - vst2. {d11-d12}, [r4 :128]! │ │ │ │ + @ instruction: 0xf7fef95d │ │ │ │ + vst2. {d11-d12}, [r4 :128], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 q12, , q4 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ movwcs r0, #1333 @ 0x535 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21f924 │ │ │ │ + bl 0x21f8f4 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ac40 │ │ │ │ + b 0x123ac10 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ubfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0840 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0810 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefd73 │ │ │ │ - rsceq fp, r2, r1, asr #17 │ │ │ │ + @ instruction: 0xf7fefd71 │ │ │ │ + rsceq fp, r2, r0, asr #17 │ │ │ │ ldrbthi pc, [r3], r1, lsl #2 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1d151c │ │ │ │ + b 0x1d14ec │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ - stmlt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [ip, #-1012]! @ 0xfffffc0c │ │ │ │ + stmlt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #952107008 @ 0x38c00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [r8, #-2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf00484a7 │ │ │ │ - blcs 0x451514 │ │ │ │ + blcs 0x4514e4 │ │ │ │ rsbhi pc, r8, #2 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - ldcvs 14, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ + ldcvs 14, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r1, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdage r5!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2b7520 │ │ │ │ - stmdage r1!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r4!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x2b74f0 │ │ │ │ + stmdage r0!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d1, d9 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xd0ec6c │ │ │ │ - stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - ldmdalt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xd0ec3c │ │ │ │ + stc2l 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1d11f8 │ │ │ │ + b 0x1d11c8 │ │ │ │ rsceq r0, r7, r2, lsl #6 │ │ │ │ ldrthi pc, [r1], #257 @ 0x101 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strthi pc, [r9], #-1 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strthi pc, [r8], r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ ldrhi pc, [r4], r2 │ │ │ │ @ instruction: 0xf0414293 │ │ │ │ @ instruction: 0x46218432 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3309 │ │ │ │ - blls 0x310548 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x310528 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9f6f7fd │ │ │ │ + @ instruction: 0xf9f4f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ movwcs sl, #2190 @ 0x88e │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21faa4 │ │ │ │ + bl 0x21fa74 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123adc0 │ │ │ │ + b 0x123ad90 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd09c0 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0990 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefcb3 │ │ │ │ - vst2.8 {d11-d12}, [r4], r1 │ │ │ │ + @ instruction: 0xf7fefcb1 │ │ │ │ + vst2.8 {d11-d12}, [r4], r0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vshl.s8 q12, , │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ movwcs r0, #1333 @ 0x535 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21fafc │ │ │ │ + bl 0x21facc │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ae18 │ │ │ │ + b 0x123ade8 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0a18 │ │ │ │ + streq pc, [pc], #-4 @ 0xd09e8 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fdfc87 │ │ │ │ - @ instruction: 0xf404bfd5 │ │ │ │ + @ instruction: 0xf7fdfc85 │ │ │ │ + @ instruction: 0xf404bfd4 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, , │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -fp, ror #5 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x350900 │ │ │ │ - blls 0x23ae70 │ │ │ │ - bl 0x22231c │ │ │ │ + bls 0x3508d8 │ │ │ │ + blls 0x23ae40 │ │ │ │ + bl 0x2222ec │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2610 │ │ │ │ - @ instruction: 0xf7fdf825 │ │ │ │ - @ instruction: 0x2180bfb3 │ │ │ │ + @ instruction: 0xf7fdf823 │ │ │ │ + @ instruction: 0x2180bfb2 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strbhi pc, [sl], #-65 @ 0xffffffbf @ │ │ │ │ svcne 0x0078f5b2 │ │ │ │ ldrbhi pc, [r4, #-2] @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -197071,1429 +197058,1429 @@ │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0034281 │ │ │ │ @ instruction: 0xf5b1801f │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, r1, #9 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x35087c │ │ │ │ + bls 0x350854 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2223a0 │ │ │ │ + bl 0x222370 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2760 │ │ │ │ - @ instruction: 0xf7fdffe3 │ │ │ │ - @ instruction: 0xf404bf71 │ │ │ │ + @ instruction: 0xf7fdffe1 │ │ │ │ + @ instruction: 0xf404bf70 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vhadd.s8 d24, d17, d0 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ @ instruction: 0x4621823f │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x350838 │ │ │ │ - blls 0x23af38 │ │ │ │ - bl 0x2223e4 │ │ │ │ + bls 0x350810 │ │ │ │ + blls 0x23af08 │ │ │ │ + bl 0x2223b4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2710 │ │ │ │ - @ instruction: 0xf7fdffc1 │ │ │ │ - rsceq fp, r5, pc, asr #30 │ │ │ │ + @ instruction: 0xf7fdffbf │ │ │ │ + rsceq fp, r5, lr, asr #30 │ │ │ │ strbhi pc, [r2, #-257]! @ 0xfffffeff @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1d1800 │ │ │ │ + b 0x1d17d0 │ │ │ │ @ instruction: 0x43a30203 │ │ │ │ - ldrhi pc, [pc], #-2 @ 0xd0b48 │ │ │ │ + ldrhi pc, [pc], #-2 @ 0xd0b18 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff40eb8e │ │ │ │ - svclt 0x001af7fd │ │ │ │ + blx 0xff38eb5e │ │ │ │ + svclt 0x0019f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ rsbshi pc, r5, r2 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x2313cc │ │ │ │ + bl 0x23139c │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe88ebea │ │ │ │ - mcrlt 7, 7, pc, cr12, cr13, {7} @ │ │ │ │ + blx 0xfe80ebba │ │ │ │ + mcrlt 7, 7, pc, cr11, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ea8 │ │ │ │ - @ instruction: 0xf7fdff47 │ │ │ │ - @ instruction: 0x4621bed5 │ │ │ │ + @ instruction: 0xf7fdff45 │ │ │ │ + @ instruction: 0x4621bed4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ + mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b05c │ │ │ │ + bl 0x17b02c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 4, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - @ instruction: 0xff30f7fc │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xff2ef7fc │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr13, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e38 │ │ │ │ - @ instruction: 0xf7fdff19 │ │ │ │ - strtmi fp, [r1], -r7, lsr #29 │ │ │ │ + @ instruction: 0xf7fdff17 │ │ │ │ + strtmi fp, [r1], -r6, lsr #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr12, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr14, cr10, {7} @ │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b0b8 │ │ │ │ + bl 0x17b088 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xff02f7fc │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr0, cr13, {7} │ │ │ │ + @ instruction: 0xff00f7fc │ │ │ │ + mcrlt 7, 4, pc, cr15, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ ldcvs 14, cr15, [r1, #-316]! @ 0xfffffec4 │ │ │ │ @ instruction: 0xf8d19809 │ │ │ │ vst4.32 {d3-d6}, [r3 :64], r8 │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xf1e38 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr11, cr13, {1} │ │ │ │ + bcs 0xf1e08 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr13, {1} │ │ │ │ @ instruction: 0xf412684a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf241ae76 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x1515c0 │ │ │ │ + @ instruction: 0xf241ae75 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + bl 0x151590 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ee8 │ │ │ │ - @ instruction: 0xf7fdfedb │ │ │ │ - strtmi fp, [r1], -r9, ror #28 │ │ │ │ + @ instruction: 0xf7fdfed9 │ │ │ │ + strtmi fp, [r1], -r8, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ mcr2 7, 1, pc, cr8, cr10, {7} @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr13, cr13, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr12, cr13, {3} │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr5, cr13, {1} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr4, cr13, {1} │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 14, cr10, [r9], {80} @ 0x50 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stcls 14, cr10, [r9], {79} @ 0x4f │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x17b154 │ │ │ │ + bl 0x17b124 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ - @ instruction: 0xf7fdfeb5 │ │ │ │ - strtmi fp, [r1], -r3, asr #28 │ │ │ │ + @ instruction: 0xf7fdfeb3 │ │ │ │ + strtmi fp, [r1], -r2, asr #28 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e08 │ │ │ │ - @ instruction: 0xf7fdfe9f │ │ │ │ - strtmi fp, [r1], -sp, lsr #28 │ │ │ │ + @ instruction: 0xf7fdfe9d │ │ │ │ + strtmi fp, [r1], -ip, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 0, pc, cr2, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr4, cr10, {7} │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b1ac │ │ │ │ + bl 0x17b17c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 0, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mcr2 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr6, cr13, {7} │ │ │ │ + mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr5, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ - @ instruction: 0xf7fdfe71 │ │ │ │ - @ instruction: 0x4621bdff │ │ │ │ + @ instruction: 0xf7fdfe6f │ │ │ │ + @ instruction: 0x4621bdfe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ stmdals r9, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0x3098f8d1 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ tstphi sp, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r0, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [r5, #244]! @ 0xf4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stclge 4, cr15, [r4, #244]! @ 0xf4 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrcs 8, 3, pc, cr8, cr2, {6} @ │ │ │ │ - mcr2 7, 2, pc, cr10, cr12, {7} @ │ │ │ │ - ldcllt 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ + mcr2 7, 2, pc, cr8, cr12, {7} @ │ │ │ │ + ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x350524 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x3504fc │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orrsne pc, r9, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mrccs 8, 2, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mrc2 7, 1, pc, cr0, cr12, {7} │ │ │ │ - ldclt 7, cr15, [lr, #1012]! @ 0x3f4 │ │ │ │ + mcr2 7, 1, pc, cr14, cr12, {7} @ │ │ │ │ + ldclt 7, cr15, [sp, #1012]! @ 0x3f4 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r0 │ │ │ │ vmvn.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [sl, #-1] │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r8, lsr #27 │ │ │ │ + strtmi sl, [r1], -r7, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ ldc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02e3 │ │ │ │ - ldcvs 13, cr10, [r3, #-632]! @ 0xfffffd88 │ │ │ │ + ldcvs 13, cr10, [r3, #-628]! @ 0xfffffd8c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [r1, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fc020c │ │ │ │ - @ instruction: 0xf7fdf8d5 │ │ │ │ - @ instruction: 0xf5b5bd87 │ │ │ │ + @ instruction: 0xf7fdf8d3 │ │ │ │ + @ instruction: 0xf5b5bd86 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - strtmi sl, [r1], -r2, lsl #27 │ │ │ │ + strtmi sl, [r1], -r1, lsl #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ stc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r9, {r8, r9, ip} │ │ │ │ @ instruction: 0x2098f8d1 │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strbhi pc, [r7, #65] @ 0x41 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r1, r2, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r0, r2, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [r9, #-244]! @ 0xffffff0c │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - stc2l 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad54 │ │ │ │ + @ instruction: 0x4621ad53 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b35c │ │ │ │ + bl 0x17b32c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - ldc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ - ldclt 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ + ldclt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad36 │ │ │ │ + @ instruction: 0x4621ad35 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ ldc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02a7 │ │ │ │ - ldcvs 13, cr10, [r3, #-176]! @ 0xffffff50 │ │ │ │ + ldcvs 13, cr10, [r3, #-172]! @ 0xffffff54 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r2, r5, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [pc, #-244] @ 0xd0e9c │ │ │ │ + ldcge 4, cr15, [lr, #-244] @ 0xffffff0c │ │ │ │ @ instruction: 0xf2419c09 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b3b8 │ │ │ │ + bl 0x17b388 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ - @ instruction: 0xf7fdfd83 │ │ │ │ - @ instruction: 0x4621bd11 │ │ │ │ + @ instruction: 0xf7fdfd81 │ │ │ │ + @ instruction: 0x4621bd10 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ - @ instruction: 0xf7fdfd6d │ │ │ │ - @ instruction: 0x4621bcfb │ │ │ │ + @ instruction: 0xf7fdfd6b │ │ │ │ + @ instruction: 0x4621bcfa │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b410 │ │ │ │ + bl 0x17b3e0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + stcllt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ - @ instruction: 0xf7fdfd3f │ │ │ │ - strtmi fp, [r1], -sp, asr #25 │ │ │ │ + @ instruction: 0xf7fdfd3d │ │ │ │ + strtmi fp, [r1], -ip, asr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b46c │ │ │ │ + bl 0x17b43c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - stc2 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [r5], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa330a │ │ │ │ - bls 0x3502e0 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x3502b8 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x43adf649 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - stc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [ip], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ - @ instruction: 0xf7fdfcf7 │ │ │ │ - strtmi fp, [r1], -r5, lsl #25 │ │ │ │ + @ instruction: 0xf7fdfcf5 │ │ │ │ + strtmi fp, [r1], -r4, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b4fc │ │ │ │ + bl 0x17b4cc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - stc2l 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + stcllt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cd8 │ │ │ │ - @ instruction: 0xf7fdfcc9 │ │ │ │ - @ instruction: 0x4621bc57 │ │ │ │ + @ instruction: 0xf7fdfcc7 │ │ │ │ + @ instruction: 0x4621bc56 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe30f11a │ │ │ │ + blx 0xfe40f0ea │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b558 │ │ │ │ + bl 0x17b528 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - ldc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ + ldc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ + ldclt 7, cr15, [pc], #-1012 @ 0xd0d2c │ │ │ │ svceq 0x00d8f5b3 │ │ │ │ ldrthi pc, [sp], #1 @ │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ strhi pc, [r4, #1] │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf980f7fa │ │ │ │ + @ instruction: 0xf984f7fa │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r3], #-244 @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r2], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - bls 0x3bc20c │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x3bc1d8 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b75c4 │ │ │ │ + bl 0x1b7594 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x35c368 │ │ │ │ + blls 0x35c338 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stcge 7, cr15, [pc], {61} @ 0x3d │ │ │ │ + stcge 7, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdbge r6, {r2, r3, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf906f7fb │ │ │ │ - stclt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ + stmdbge r6, {r0, r1, r3, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf904f7fb │ │ │ │ + stclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ce8 │ │ │ │ - @ instruction: 0xf7fdfc63 │ │ │ │ - @ instruction: 0xf44fbbf1 │ │ │ │ + @ instruction: 0xf7fdfc61 │ │ │ │ + @ instruction: 0xf44fbbf0 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ ldrbhi pc, [ip, -r1] @ │ │ │ │ ldrthi pc, [sp], #513 @ 0x201 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.64 {d24-d26}, [pc :128], r7 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - blge 0xff74e410 │ │ │ │ + blge 0xff70e3e0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdfb31 │ │ │ │ - strtmi fp, [r1], -sp, asr #23 │ │ │ │ + @ instruction: 0xf7fdfb2f │ │ │ │ + strtmi fp, [r1], -ip, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfed8f22e │ │ │ │ + blx 0xfee0f1fe │ │ │ │ vpmax.s8 d25, d1, d9 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a2b14 │ │ │ │ + bl 0x1a2ae4 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vorr.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fc2d08 │ │ │ │ - @ instruction: 0xf7fdfc25 │ │ │ │ - @ instruction: 0x4621bbb3 │ │ │ │ + @ instruction: 0xf7fdfc23 │ │ │ │ + @ instruction: 0x4621bbb2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe70f262 │ │ │ │ + blx 0xfe78f232 │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b6a0 │ │ │ │ + bl 0x17b670 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - stc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - bllt 0xfe80f28c │ │ │ │ + stc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + bllt 0xfe7cf25c │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 d8, d17, d12 │ │ │ │ vst3. {d24,d26,d28}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [r7, -r1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r4, lsl #23 │ │ │ │ + strtmi sl, [r1], -r3, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + mrrc2 7, 15, pc, lr, cr10 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff80f2cc │ │ │ │ - bllt 0x1f0f2d4 │ │ │ │ + blx 0xff78f29c │ │ │ │ + bllt 0x1ecf2a4 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1dce4dc │ │ │ │ + blge 0x1d8e4ac │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0x1c4e4e8 │ │ │ │ + blge 0x1c0e4b8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b5b2c │ │ │ │ + bl 0x1b5afc │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3408 │ │ │ │ - @ instruction: 0xf7fdfb13 │ │ │ │ - movwcs fp, #6987 @ 0x1b4b │ │ │ │ + @ instruction: 0xf7fdfb11 │ │ │ │ + movwcs fp, #6986 @ 0x1b4a │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe13d0 │ │ │ │ - strbhi pc, [pc, #-1]! @ 0xd1347 @ │ │ │ │ + blcs 0xe13a0 │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xd1317 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0x10ce544 │ │ │ │ + blge 0x108e514 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + blx 0xf316 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf93ef7fc │ │ │ │ - bllt 0xe0f35c │ │ │ │ + @ instruction: 0xf93cf7fc │ │ │ │ + bllt 0xdcf32c │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf5b384ff │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - strtmi sl, [r1], -r8, lsr #22 │ │ │ │ + strtmi sl, [r1], -r7, lsr #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffb0f376 │ │ │ │ + blx 0xffa0f346 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf94af7fc │ │ │ │ - bllt 0x80f38c │ │ │ │ + @ instruction: 0xf948f7fc │ │ │ │ + bllt 0x7cf35c │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1be0 │ │ │ │ + b 0x1d1bb0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #45613056 @ 0x2b80000 │ │ │ │ ldrhi pc, [lr, r1] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ strtmi r8, [r1], -ip, lsl #15 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x170f3ae │ │ │ │ + blx 0x168f37e │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r6, {r1, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdff83 │ │ │ │ - movwcs fp, #6909 @ 0x1afd │ │ │ │ + @ instruction: 0xf7fdff81 │ │ │ │ + movwcs fp, #6908 @ 0x1afc │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe146c │ │ │ │ + blcs 0xe143c │ │ │ │ ldrbhi pc, [r7], #1 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xffd4e5e0 │ │ │ │ + bge 0xffd0e5b0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf8cb │ │ │ │ - andcs fp, r1, #937984 @ 0xe5000 │ │ │ │ + @ instruction: 0xf7fdf8c9 │ │ │ │ + andcs fp, r1, #228, 20 @ 0xe4000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ bicshi pc, sp, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf1b54 │ │ │ │ + blcs 0xf1b24 │ │ │ │ mvnhi pc, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_s, #33792 @ 0x8400 │ │ │ │ - bge 0xff3cea2c │ │ │ │ + msreq CPSR_s, #31744 @ 0x7c00 │ │ │ │ + bge 0xff38e9fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf84cf7fc │ │ │ │ - blt 0xff28f438 │ │ │ │ + @ instruction: 0xf84af7fc │ │ │ │ + blt 0xff24f408 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1c8c │ │ │ │ + b 0x1d1c5c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #32, 14 @ 0x800000 │ │ │ │ ldrhi pc, [r0, -r1] │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ strtmi r8, [r1], -sp, lsr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x18f45a │ │ │ │ + blx 0x10f42a │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r6, {r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdfeed │ │ │ │ - andcs fp, r1, #684032 @ 0xa7000 │ │ │ │ + @ instruction: 0xf7fdfeeb │ │ │ │ + andcs fp, r1, #679936 @ 0xa6000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmnphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf1a20 │ │ │ │ + blcs 0xf19f0 │ │ │ │ ldrthi pc, [r3], r1 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_c, #929792 @ 0xe3000 │ │ │ │ - bge 0xfe44eaa8 │ │ │ │ + msreq CPSR_c, #921600 @ 0xe1000 │ │ │ │ + bge 0xfe40ea78 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf84ef7fc │ │ │ │ - blt 0xfe30f4b4 │ │ │ │ + @ instruction: 0xf84cf7fc │ │ │ │ + blt 0xfe2cf484 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1d08 │ │ │ │ + b 0x1d1cd8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #32 │ │ │ │ andshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462187fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff20f4d4 │ │ │ │ + blx 0xff18f4a4 │ │ │ │ @ instruction: 0xf57d0327 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdffaf │ │ │ │ - andcs fp, r1, #430080 @ 0x69000 │ │ │ │ + @ instruction: 0xf7fdffad │ │ │ │ + andcs fp, r1, #104, 20 @ 0x68000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, r1, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf165c │ │ │ │ + blcs 0xf162c │ │ │ │ adchi pc, r1, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_xc, #675840 @ 0xa5000 │ │ │ │ - bge 0x14ceb24 │ │ │ │ + msreq CPSR_xc, #667648 @ 0xa3000 │ │ │ │ + bge 0x148eaf4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff10f7fb │ │ │ │ - blt 0x138f530 │ │ │ │ + @ instruction: 0xff0ef7fb │ │ │ │ + blt 0x134f500 │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #41473 @ 0xa201 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ stmdbeq r1!, {r1, r6, r9, ip, sp} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ andls r0, r6, #82 @ 0x52 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #35078 @ 0x8906 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r1, #45888 @ 0xb340 │ │ │ │ - @ instruction: 0xf9eaf7fc │ │ │ │ + @ instruction: 0xf9e8f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdacb4 │ │ │ │ + @ instruction: 0xf7fdacb6 │ │ │ │ vmlsl.u8 , d20, d10 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ vcgt.s8 d25, d1, d10 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x192a7c │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + bl 0x192a4c │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x213a38 │ │ │ │ + bl 0x213a08 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r1], {62} @ 0x3e │ │ │ │ - blt 0x18cf5dc │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r3], {62} @ 0x3e │ │ │ │ + blt 0x18cf5ac │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010622 │ │ │ │ @ instruction: 0xf5b384c9 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ smlaleq r8, r7, pc, r2 @ │ │ │ │ - stmibge r7!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r6!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x30f824 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x30f80c │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9eaf7fb │ │ │ │ - ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9e8f7fb │ │ │ │ + ldmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ adchi pc, sp, r2 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf4148034 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9acf7fa │ │ │ │ + @ instruction: 0xf9aef7fa │ │ │ │ vadd.i8 d25, d1, d9 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ @ instruction: 0x462b0235 │ │ │ │ - bl 0x17ba78 │ │ │ │ + bl 0x17ba48 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x98f65c │ │ │ │ - ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x90f62c │ │ │ │ + stmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43d42a9 │ │ │ │ - addmi sl, r1, #2785280 @ 0x2a8000 │ │ │ │ - stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + addmi sl, r1, #2768896 @ 0x2a4000 │ │ │ │ + stmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28d0 │ │ │ │ - @ instruction: 0xf7fdfa0b │ │ │ │ - @ instruction: 0xf3c4b999 │ │ │ │ + @ instruction: 0xf7fdfa09 │ │ │ │ + @ instruction: 0xf3c4b998 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ vcgt.s8 d25, d1, d10 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x192b88 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + bl 0x192b58 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x213b44 │ │ │ │ + bl 0x213b14 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - blcs 0xfe90fa1c │ │ │ │ + blcs 0xfe90f9ec │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x3ce7e4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x3ce7b4 │ │ │ │ ldmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vmul.f q13, q2, d0[4] │ │ │ │ + vorr.i16 q13, #207 @ 0x00cf │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - b 0x1491ff0 │ │ │ │ - bl 0x164a70 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + b 0x1491fc0 │ │ │ │ + bl 0x164a40 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2848 │ │ │ │ + b 0x13d2818 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf8cd930b │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x158f740 │ │ │ │ - ldmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x150f710 │ │ │ │ + ldmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2350] @ 0xfffff6d2 │ │ │ │ + strls sl, [r9, #-2349] @ 0xfffff6d3 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x90f7a4 │ │ │ │ - stmdblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x88f774 │ │ │ │ + stmdblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2300] @ 0xfffff704 │ │ │ │ + strls sl, [r9, #-2299] @ 0xfffff705 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andvc pc, ip, #536870916 @ 0x20000004 │ │ │ │ + eorvc pc, r4, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r6, {r6, r7, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xf9eef7fb │ │ │ │ - ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9ecf7fb │ │ │ │ + ldmlt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ - ldmge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r5, r2 │ │ │ │ @ instruction: 0xf57d00e3 │ │ │ │ - strtmi sl, [r1], -sl, asr #17 │ │ │ │ + strtmi sl, [r1], -r9, asr #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff68f7f9 │ │ │ │ + @ instruction: 0xff6ef7f9 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3118 │ │ │ │ + bl 0x1a30e8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2960 │ │ │ │ - @ instruction: 0xf7fdf8cd │ │ │ │ - @ instruction: 0xf3c4b8b5 │ │ │ │ + @ instruction: 0xf7fdf8cb │ │ │ │ + @ instruction: 0xf3c4b8b4 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - b 0x1492148 │ │ │ │ - bl 0x164bc8 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + b 0x1492118 │ │ │ │ + bl 0x164b98 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0038f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdf9a5 │ │ │ │ - stcleq 8, cr11, [r5], #572 @ 0x23c │ │ │ │ + @ instruction: 0xf7fdf9a3 │ │ │ │ + stcleq 8, cr11, [r5], #568 @ 0x238 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ andeq pc, r8, #2 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fdfa0f │ │ │ │ - stcleq 8, cr11, [r5], #452 @ 0x1c4 │ │ │ │ + @ instruction: 0xf7fdfa0d │ │ │ │ + stcleq 8, cr11, [r5], #448 @ 0x1c0 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ - b 0x1212d1c │ │ │ │ + b 0x1212cec │ │ │ │ @ instruction: 0xf002050c │ │ │ │ strls r0, [r6, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ movwls sl, #47366 @ 0xb906 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fdf9f1 │ │ │ │ - ldcvs 8, cr11, [r3, #-332]! @ 0xfffffeb4 │ │ │ │ + @ instruction: 0xf7fdf9ef │ │ │ │ + ldcvs 8, cr11, [r3, #-328]! @ 0xfffffeb8 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r1, r3, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r3, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r5, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x152228 │ │ │ │ - b 0x149236c │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + bl 0x1521f8 │ │ │ │ + b 0x149233c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2a80 │ │ │ │ + b 0x13d2a50 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdf937 │ │ │ │ - strls fp, [r9, #-2081] @ 0xfffff7df │ │ │ │ + @ instruction: 0xf7fdf935 │ │ │ │ + strls fp, [r9, #-2080] @ 0xfffff7e0 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vqdmlal.s , d0, d1[4] │ │ │ │ - b 0x13d25e8 │ │ │ │ + b 0x13d25b8 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf90d │ │ │ │ - strls fp, [r9, #-4087] @ 0xfffff009 │ │ │ │ + @ instruction: 0xf7fcf90b │ │ │ │ + strls fp, [r9, #-4086] @ 0xfffff00a │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2b20 │ │ │ │ + b 0x13d2af0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf8e7 │ │ │ │ - @ instruction: 0xf414bfd1 │ │ │ │ + @ instruction: 0xf7fcf8e5 │ │ │ │ + @ instruction: 0xf414bfd0 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vrshl.s8 d16, d8, d9 │ │ │ │ vrsra.s64 q10, , #64 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - b 0x121229c │ │ │ │ + vmvn.i32 d23, #1280 @ 0x00000500 │ │ │ │ + b 0x121226c │ │ │ │ strls r0, [r7], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fb9506 │ │ │ │ - @ instruction: 0xf7fcf8c1 │ │ │ │ - ldcvs 15, cr11, [r3, #-684]! @ 0xfffffd54 │ │ │ │ + @ instruction: 0xf7fcf8bf │ │ │ │ + ldcvs 15, cr11, [r3, #-680]! @ 0xfffffd58 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x009df43c │ │ │ │ + svcge 0x009cf43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x152378 │ │ │ │ - b 0x14924bc │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + bl 0x152348 │ │ │ │ + b 0x149248c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2bd0 │ │ │ │ + b 0x13d2ba0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - ldcvs 15, cr11, [r3, #-484]! @ 0xfffffe1c │ │ │ │ + @ instruction: 0xf7fcf88d │ │ │ │ + ldcvs 15, cr11, [r3, #-480]! @ 0xfffffe20 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x006bf43c │ │ │ │ + svcge 0x006af43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x1523dc │ │ │ │ - b 0x1492520 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + bl 0x1523ac │ │ │ │ + b 0x14924f0 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2c34 │ │ │ │ + b 0x13d2c04 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf85d │ │ │ │ - strls fp, [r9, #-3911] @ 0xfffff0b9 │ │ │ │ + @ instruction: 0xf7fcf85b │ │ │ │ + strls fp, [r9, #-3910] @ 0xfffff0ba │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #4 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf8c8f7fb │ │ │ │ - svclt 0x002af7fc │ │ │ │ + @ instruction: 0xf8c6f7fb │ │ │ │ + svclt 0x0029f7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x12123b0 │ │ │ │ + b 0x1212380 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r4, [r8], #-1153 @ 0xfffffb7f │ │ │ │ - @ instruction: 0xf8aaf7fb │ │ │ │ - svclt 0x000cf7fc │ │ │ │ + @ instruction: 0xf8a8f7fb │ │ │ │ + svclt 0x000bf7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x12123ec │ │ │ │ + b 0x12123bc │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fcf88d │ │ │ │ - ldcvs 14, cr11, [r3, #-956]! @ 0xfffffc44 │ │ │ │ + @ instruction: 0xf7fcf88b │ │ │ │ + ldcvs 14, cr11, [r3, #-952]! @ 0xfffffc48 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 7, pc, cr1, cr12, {1} @ │ │ │ │ + mcrge 4, 7, pc, cr0, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d18 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ - bl 0x1524f0 │ │ │ │ - b 0x1492634 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ + bl 0x1524c0 │ │ │ │ + b 0x1492604 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2d48 │ │ │ │ + b 0x13d2d18 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcffd3 │ │ │ │ - ldcvs 14, cr11, [r3, #-756]! @ 0xfffffd0c │ │ │ │ + @ instruction: 0xf7fcffd1 │ │ │ │ + ldcvs 14, cr11, [r3, #-752]! @ 0xfffffd10 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r2, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 5, pc, cr15, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr14, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d18 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ - bl 0x152554 │ │ │ │ - b 0x1492698 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ + bl 0x152524 │ │ │ │ + b 0x1492668 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2dac │ │ │ │ + b 0x13d2d7c │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcffa1 │ │ │ │ - strls fp, [r9, #-3723] @ 0xfffff175 │ │ │ │ + @ instruction: 0xf7fcff9f │ │ │ │ + strls fp, [r9, #-3722] @ 0xfffff176 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmib sp, {r1, r3, r5, r8, r9, lr}^ │ │ │ │ andls r3, r7, #671088640 @ 0x28000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fcf80b │ │ │ │ - strtmi fp, [r1], -sp, ror #28 │ │ │ │ + @ instruction: 0xf7fcf809 │ │ │ │ + strtmi fp, [r1], -ip, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ - blcs 0x16dbd4 │ │ │ │ + stc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ + blcs 0x16dba4 │ │ │ │ eorhi pc, r0, r2, lsl #6 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042832c │ │ │ │ @ instruction: 0xf640801f │ │ │ │ - vsubl.s8 q9, d0, d9 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr12, {3} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28a0 │ │ │ │ - @ instruction: 0xf7fcfead │ │ │ │ - ldcvs 14, cr11, [r3, #-236]! @ 0xffffff14 │ │ │ │ + @ instruction: 0xf7fcfeab │ │ │ │ + ldcvs 14, cr11, [r3, #-232]! @ 0xffffff18 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 1, pc, cr13, cr12, {1} @ │ │ │ │ + mcrge 4, 1, pc, cr12, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d18 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ - bl 0x152658 │ │ │ │ - b 0x149279c │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ + bl 0x152628 │ │ │ │ + b 0x149276c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2eb0 │ │ │ │ + b 0x13d2e80 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcff1f │ │ │ │ - vmull.p8 , d4, d9 │ │ │ │ + @ instruction: 0xf7fcff1d │ │ │ │ + vmull.p8 , d4, d8 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - b 0x14926a0 │ │ │ │ - bl 0x165120 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + b 0x1492670 │ │ │ │ + bl 0x1650f0 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfef9 │ │ │ │ - strls fp, [r9, #-3555] @ 0xfffff21d │ │ │ │ + @ instruction: 0xf7fcfef7 │ │ │ │ + strls fp, [r9, #-3554] @ 0xfffff21e │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2f48 │ │ │ │ + b 0x13d2f18 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfed3 │ │ │ │ - strls fp, [r9, #-3517] @ 0xfffff243 │ │ │ │ + @ instruction: 0xf7fcfed1 │ │ │ │ + strls fp, [r9, #-3516] @ 0xfffff244 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2f94 │ │ │ │ + b 0x13d2f64 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfead │ │ │ │ - stmiaeq r3!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfeab │ │ │ │ + stmiaeq r3!, {r1, r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ vsubl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0030142 │ │ │ │ eormi r0, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf5b2430b │ │ │ │ @ instruction: 0xf3c43f00 │ │ │ │ @ instruction: 0xf0013103 │ │ │ │ vrshl.s8 q4, , │ │ │ │ - bcs 0xf236c │ │ │ │ + bcs 0xf233c │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xf854f7fc │ │ │ │ + @ instruction: 0xf852f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca9ac │ │ │ │ @ instruction: 0xf8d1bddc │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r3, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r1, #-496]! @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldclge 4, cr15, [r5, #-240] @ 0xffffff10 │ │ │ │ + ldclge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf8d1b96c │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r5, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r3, #-496] @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r2, #-496] @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldcge 4, cr15, [r7, #-240]! @ 0xffffff10 │ │ │ │ + ldcge 4, cr15, [r6, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ - bl 0x2408f0 │ │ │ │ + bl 0x2408c4 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2640 @ 0xa50 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9d6f7fc │ │ │ │ - stclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf9d4f7fc │ │ │ │ + stclt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x3513bc │ │ │ │ + bls 0x351394 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223860 │ │ │ │ + bl 0x223830 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ - @ instruction: 0xf7fcfd83 │ │ │ │ - bl 0x2413f4 │ │ │ │ + @ instruction: 0xf7fcfd81 │ │ │ │ + bl 0x2413c0 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2080 @ 0x820 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9b2f7fc │ │ │ │ - stclt 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf9b0f7fc │ │ │ │ + ldcllt 7, cr15, [pc], #1008 @ 0xd2390 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ ldmibcs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - @ instruction: 0xf7fcf9a1 │ │ │ │ - strtmi fp, [r1], -pc, ror #25 │ │ │ │ + @ instruction: 0xf7fcf99f │ │ │ │ + strtmi fp, [r1], -lr, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ + ldc2l 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ - stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - ldcllt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + stc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ + ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x35132c │ │ │ │ + bls 0x351304 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2238f0 │ │ │ │ + bl 0x2238c0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2620 │ │ │ │ - @ instruction: 0xf7fcfd3b │ │ │ │ - vqdmulh.s , q10, d1[2] │ │ │ │ + @ instruction: 0xf7fcfd39 │ │ │ │ + vqdmulh.s , q10, d0[2] │ │ │ │ movwls r5, #45569 @ 0xb201 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1944e8 │ │ │ │ + bl 0x1944b8 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ @ instruction: 0xf0054c42 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmiaeq r3!, {r3, r4, r5, r6, sl, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ vmls.f q8, q2, d2[0] │ │ │ │ @ instruction: 0x432b3403 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e4f7fc │ │ │ │ - stclt 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9e2f7fc │ │ │ │ + stclt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x3512bc │ │ │ │ + bls 0x351294 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223960 │ │ │ │ + bl 0x223930 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25f0 │ │ │ │ - @ instruction: 0xf7fcfd03 │ │ │ │ - @ instruction: 0x4621bc91 │ │ │ │ + @ instruction: 0xf7fcfd01 │ │ │ │ + @ instruction: 0x4621bc90 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258] @ 0x8d2 @ │ │ │ │ - ldc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - ldcllt 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ + stc2l 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ + ldcllt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbeq r5!, {r0, r1, r3, r8, sl, ip, pc} │ │ │ │ mcrrmi 3, 12, pc, r2, cr4 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ @ instruction: 0xf8d3a906 │ │ │ │ @@ -198501,140 +198488,140 @@ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ strls r4, [r6, #-1584] @ 0xfffff9d0 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3407 │ │ │ │ - @ instruction: 0xf7fcf999 │ │ │ │ - vmov.i32 , #51711 @ 0x0000c9ff │ │ │ │ + @ instruction: 0xf7fcf997 │ │ │ │ + vmov.i32 , #51455 @ 0x0000c8ff │ │ │ │ vcgt.s8 d19, d1, d0 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ movwls r0, #42293 @ 0xa535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ subseq r3, fp, r2, asr #6 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdage fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldclt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x3511d8 │ │ │ │ + bls 0x3511b0 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223a44 │ │ │ │ + bl 0x223a14 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2680 │ │ │ │ - @ instruction: 0xf7fcfc91 │ │ │ │ - @ instruction: 0x4621bc1f │ │ │ │ + @ instruction: 0xf7fcfc8f │ │ │ │ + @ instruction: 0x4621bc1e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93309 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - bls 0x2d2e80 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bls 0x2d2e50 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ vfma.f32 q13, , q10 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf7fe0535 │ │ │ │ @ instruction: 0xf404bbe0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strdeq r8, [r2], #75 @ 0x4b @ │ │ │ │ - blge 0xfff4f7cc │ │ │ │ + blge 0xfff0f79c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x310c48 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x310c30 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x101ee │ │ │ │ - bllt 0xffa101f8 │ │ │ │ + blx 0xfff901be │ │ │ │ + bllt 0xff9d01c8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrthi pc, [r7], #-1 @ │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - @ instruction: 0x4621abda │ │ │ │ + @ instruction: 0x4621abd9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1f1020c │ │ │ │ + blx 0x20901dc │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3af8 │ │ │ │ + bl 0x1a3ac8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ - @ instruction: 0xf7fcfbdd │ │ │ │ - @ instruction: 0xf5b3bbc5 │ │ │ │ + @ instruction: 0xf7fcfbdb │ │ │ │ + @ instruction: 0xf5b3bbc4 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b386e1 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abbc │ │ │ │ + @ instruction: 0x4621abbb │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfec90258 │ │ │ │ - bllt 0xfed10260 │ │ │ │ + blx 0xfec10228 │ │ │ │ + bllt 0xfecd0230 │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ strbthi pc, [r6], r0 @ │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ - blge 0xfeacf470 │ │ │ │ + blge 0xfea8f440 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ stmdbge r6, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcfa99 │ │ │ │ - @ instruction: 0xf5b3bb9b │ │ │ │ + @ instruction: 0xf7fcfa97 │ │ │ │ + @ instruction: 0xf5b3bb9a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0001f48 │ │ │ │ @ instruction: 0x21808792 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #255852544 @ 0xf400000 │ │ │ │ ldrhi pc, [pc, r0, asr #32] │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x12902b0 │ │ │ │ + blx 0x1390280 │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x223b9c │ │ │ │ + bl 0x223b6c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2870 │ │ │ │ - stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff84f4dc │ │ │ │ + stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff84f4ac │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - blls 0x350c78 │ │ │ │ + blls 0x350c58 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf812f7fc │ │ │ │ - bllt 0x1910300 │ │ │ │ + @ instruction: 0xf810f7fc │ │ │ │ + bllt 0x18d02d0 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ addhi pc, fp, #1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b281d8 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b285c7 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -198644,106 +198631,106 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b385c1 │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x462181d2 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrrc2 7, 15, pc, r8, cr9 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr9 @ │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x213838 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + bl 0x213808 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1920 @ 0x780 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab96 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x51036e │ │ │ │ + blx 0x59033e │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2790f8d2 │ │ │ │ - blx 0xfe39038a │ │ │ │ - bllt 0x710390 │ │ │ │ + blx 0xfe31035a │ │ │ │ + bllt 0x6d0360 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ vldmdbvs r3!, {s30-s212} │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x4cf4b4 │ │ │ │ + blge 0x4cf484 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x33cff0 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x33cfc0 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffa8f7fb │ │ │ │ + @ instruction: 0xffa6f7fb │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feab60 │ │ │ │ @ instruction: 0xf5b3bafc │ │ │ │ @ instruction: 0xf47c6fe0 │ │ │ │ - strtmi sl, [r1], -lr, ror #21 │ │ │ │ + strtmi sl, [r1], -sp, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe5103e6 │ │ │ │ + blx 0xfe4103b6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9c0f7fb │ │ │ │ - blt 0xff9903fc │ │ │ │ + @ instruction: 0xf9bef7fb │ │ │ │ + blt 0xff9503cc │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - bge 0xff84f604 │ │ │ │ + bge 0xff80f5d4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ stmdbge r6, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf9cf │ │ │ │ - bcs 0x100f74 │ │ │ │ - bge 0xff44f524 │ │ │ │ + @ instruction: 0xf7fcf9cd │ │ │ │ + bcs 0x100f40 │ │ │ │ + bge 0xff40f4f4 │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - vpmax.s8 q13, , q4 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x19311c │ │ │ │ + vpmax.s8 q13, , │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x1930ec │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 3, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0xc10446 │ │ │ │ - blt 0xfef9044c │ │ │ │ + blx 0xb90416 │ │ │ │ + blt 0xfef5041c │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - @ instruction: 0x4621aab2 │ │ │ │ + @ instruction: 0x4621aab1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x161045e │ │ │ │ + blx 0x151042e │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x149046c │ │ │ │ - blt 0xfea90474 │ │ │ │ + blx 0x141043c │ │ │ │ + blt 0xfea50444 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1000622 │ │ │ │ @ instruction: 0xf5b387ee │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x46218299 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8ecf7f9 │ │ │ │ + @ instruction: 0xf8f0f7f9 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3d74 │ │ │ │ + bl 0x1a3d44 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b40 │ │ │ │ - @ instruction: 0xf7fcf97d │ │ │ │ - @ instruction: 0xf5b2ba87 │ │ │ │ + @ instruction: 0xf7fcf97b │ │ │ │ + @ instruction: 0xf5b2ba86 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #20, 4 @ 0x40000001 │ │ │ │ addhi pc, lr, r1 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [r0], #1 │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strhi pc, [fp], #1 │ │ │ │ @@ -198753,91 +198740,91 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strhi pc, [fp, #-1] │ │ │ │ svcne 0x0048f5b3 │ │ │ │ addhi pc, r8, r1, asr #32 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f9950b │ │ │ │ - blls 0x311308 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x3112c8 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ usatcs pc, #0, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff04f71c │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff04f6ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x350e18 │ │ │ │ + bls 0x350df0 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223e04 │ │ │ │ + bl 0x223dd4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb26f0 │ │ │ │ - @ instruction: 0xf7fcfab1 │ │ │ │ - @ instruction: 0x4621ba3f │ │ │ │ + @ instruction: 0xf7fcfaaf │ │ │ │ + @ instruction: 0x4621ba3e │ │ │ │ @ instruction: 0xf7f8a806 │ │ │ │ - bls 0x2d24e0 │ │ │ │ + bls 0x2d24c8 │ │ │ │ vqdmulh.s d25, d1, d10 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x1a3e2c │ │ │ │ - bl 0x213278 │ │ │ │ + bl 0x1a3dfc │ │ │ │ + bl 0x213248 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2ba0 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [sl], {61} @ 0x3d │ │ │ │ - blt 0xfe550574 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [ip], {61} @ 0x3d │ │ │ │ + blt 0xfe550544 │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - stmdavs fp, {r1, r5, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r0, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x84f684 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bge 0x80f654 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2ef8 │ │ │ │ - @ instruction: 0xf7fcfa81 │ │ │ │ - strtmi fp, [r1], -pc, lsl #20 │ │ │ │ + @ instruction: 0xf7fcfa7f │ │ │ │ + strtmi fp, [r1], -lr, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf9aef7f9 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x223ea8 │ │ │ │ + bl 0x223e78 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb27f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x16cf7e8 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x16cf7b8 │ │ │ │ stmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010620 │ │ │ │ @ instruction: 0xf5b3807a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x462180fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf830f7f9 │ │ │ │ + @ instruction: 0xf834f7f9 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3eec │ │ │ │ + bl 0x1a3ebc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b10 │ │ │ │ - @ instruction: 0xf7fcf8c1 │ │ │ │ - strteq fp, [r3], -fp, asr #19 │ │ │ │ + @ instruction: 0xf7fcf8bf │ │ │ │ + strteq fp, [r3], -sl, asr #19 │ │ │ │ strbhi pc, [r7], r0, lsl #2 @ │ │ │ │ movweq pc, #62030 @ 0xf24e @ │ │ │ │ cmnpeq lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs r4, sp, #35 @ 0x23 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ movwcs r8, #62213 @ 0xf305 │ │ │ │ @@ -198847,1672 +198834,1672 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d8-d11}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strtmi r8, [r1], -pc, asr #4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xfffcf7f8 │ │ │ │ + @ instruction: 0xf800f7f9 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3f54 │ │ │ │ + bl 0x1a3f24 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2aa0 │ │ │ │ - @ instruction: 0xf7fcf88d │ │ │ │ - @ instruction: 0x4621b997 │ │ │ │ + @ instruction: 0xf7fcf88b │ │ │ │ + @ instruction: 0x4621b996 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8eef7f9 │ │ │ │ - blcs 0x16e580 │ │ │ │ + @ instruction: 0xf8f0f7f9 │ │ │ │ + blcs 0x16e550 │ │ │ │ orrhi pc, lr, #67108864 @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041838e │ │ │ │ @ instruction: 0xf6408349 │ │ │ │ - vmlal.s q10, d16, d1[2] │ │ │ │ + vsubl.s8 q10, d16, d17 │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmibge r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - andsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + stmdals r9, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ - @ instruction: 0xf7fcf9d7 │ │ │ │ - strtmi fp, [r1], -r5, ror #18 │ │ │ │ + @ instruction: 0xf7fcf9d5 │ │ │ │ + strtmi fp, [r1], -r4, ror #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x2906f8 │ │ │ │ + blx 0x1906c8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8e0f7fb │ │ │ │ - ldmdblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8def7fb │ │ │ │ + ldmdblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ stmdbge r6, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf88b │ │ │ │ - @ instruction: 0xf7f8b94b │ │ │ │ - bls 0x3126f4 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + @ instruction: 0xf7fcf889 │ │ │ │ + @ instruction: 0xf7f8b94a │ │ │ │ + bls 0x3126dc │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf952f7fa │ │ │ │ - ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf950f7fa │ │ │ │ + ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addcs r0, r0, r2, lsr #17 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ @ instruction: 0x0c00ea04 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf5bc4381 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vqsub.s8 d8, d17, d31 │ │ │ │ @ instruction: 0xf1bc8144 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ strls r8, [r9, #-673] @ 0xfffffd5f │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x2373bc │ │ │ │ + bl 0x23738c │ │ │ │ stmib sp, {r0, r1, r7, r8, r9}^ │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ ldccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ - blx 0x15907a2 │ │ │ │ + blx 0x1510772 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcad52 │ │ │ │ @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf934f7f9 │ │ │ │ @ instruction: 0xf57c02e1 │ │ │ │ - ldcvs 8, cr10, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + ldcvs 8, cr10, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 d18, d1, #64 │ │ │ │ + vmlal.s q9, d0, d1[6] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfc35 │ │ │ │ - stmdage r6, {r0, r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc33 │ │ │ │ + stmdage r6, {r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf8f2f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2258 @ 0x8d2 │ │ │ │ + movwcs sl, #2257 @ 0x8d1 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - eorscs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + andscs pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - ldc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ - stmialt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ + stmialt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ rsceq pc, r2, #15925248 @ 0xf30000 │ │ │ │ - popge {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmge ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r4!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2224 @ 0x8b0 │ │ │ │ + movwcs sl, #2223 @ 0x8af │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - rscne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + adcsne pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xffe1086a │ │ │ │ - stmialt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffd9083a │ │ │ │ + stmialt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ ldcvs 8, cr15, [r3, #-708]! @ 0xfffffd3c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r4, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmlal.s q9, d16, d1[6] │ │ │ │ + vmlal.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfbd5 │ │ │ │ - stmdage r6, {r0, r1, r2, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfbd3 │ │ │ │ + stmdage r6, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf892f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r7!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2162 @ 0x872 │ │ │ │ + movwcs sl, #2161 @ 0x871 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - addne pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + rsbne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xfee908e6 │ │ │ │ - stmdalt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfee108b6 │ │ │ │ + stmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fcff15 │ │ │ │ - @ instruction: 0x4621b85b │ │ │ │ + @ instruction: 0xf7fcff13 │ │ │ │ + @ instruction: 0x4621b85a │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr6, cr8, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a41f8 │ │ │ │ + bl 0x1a41c8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2ac0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00a9f43c │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00aaf43c │ │ │ │ stmialt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf84ef7f9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ - ldmdalt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 5, pc, cr10, cr10, {7} @ │ │ │ │ + ldmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ stmdbge r6, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fcff49 │ │ │ │ - stmdage r6, {r0, r3, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcff47 │ │ │ │ + stmdage r6, {r3, r5, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf854f7f9 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-120]! @ 0xffffff88 │ │ │ │ + ldcvs 8, cr10, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r4, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfb55 │ │ │ │ - ldcvs 8, cr11, [r3, #-28]! @ 0xffffffe4 │ │ │ │ + @ instruction: 0xf7fcfb53 │ │ │ │ + ldcvs 8, cr11, [r3, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge r9, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge fp, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf3c4a984 │ │ │ │ + @ instruction: 0xf3c4a986 │ │ │ │ ldrmi r4, [r9], r1, lsl #7 │ │ │ │ @ instruction: 0xf43b2b03 │ │ │ │ - shsub8mi sl, r0, r4 │ │ │ │ - mrc2 7, 2, pc, cr8, cr11, {7} │ │ │ │ + shsub8mi sl, r0, r3 │ │ │ │ + mrc2 7, 2, pc, cr6, cr11, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0x4630a85a │ │ │ │ - @ instruction: 0xf834f016 │ │ │ │ + @ instruction: 0xf850f016 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ vmov.i16 q13, #196 @ 0x00c4 │ │ │ │ strteq r3, [r1], r2, asr #6 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcshi pc, fp, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r3, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf04182d4 │ │ │ │ @ instruction: 0xf77d819b │ │ │ │ - @ instruction: 0x4605fe71 │ │ │ │ - @ instruction: 0xf9b2f77d │ │ │ │ + strmi pc, [r5], -r9, lsl #29 │ │ │ │ + @ instruction: 0xf9caf77d │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1efa34 │ │ │ │ + bl 0x1efa04 │ │ │ │ @ instruction: 0xf7ea0449 │ │ │ │ - vpadd.i8 d31, d1, d5 │ │ │ │ - vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - bl 0x112f18 │ │ │ │ + vpadd.i8 d31, d1, d9 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ + bl 0x112ee8 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - svcvs 0x00b3fa83 │ │ │ │ + svcvs 0x00b3faa7 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ svcne 0x005aa81c │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf7fc67b3 │ │ │ │ - bcs 0x100ad4 │ │ │ │ - svcge 0x00a7f43b │ │ │ │ + bcs 0x100aa4 │ │ │ │ + svcge 0x00a6f43b │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - vmax.f32 d26, d17, d18 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - bl 0x193768 │ │ │ │ + vmax.f32 d26, d17, d17 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x193738 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf806f7fb │ │ │ │ - svclt 0x0094f7fb │ │ │ │ + @ instruction: 0xf804f7fb │ │ │ │ + svclt 0x0093f7fb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xf640feeb │ │ │ │ - vrshr.s64 d17, d17, #64 │ │ │ │ + @ instruction: 0xf640feed │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xfff4f7fa │ │ │ │ + @ instruction: 0xfff2f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fba9f1 │ │ │ │ + @ instruction: 0xf7fba9f3 │ │ │ │ stmdbeq r3!, {r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ sbcseq r0, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf0024021 │ │ │ │ stmdaeq r7!, {r3, r9}^ │ │ │ │ - b 0x14a36f4 │ │ │ │ + b 0x14a36c4 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13003 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vand q4, q8, │ │ │ │ stmdbcs r0, {r1, r3, r4, r5, r7, r9, sl, pc} │ │ │ │ orrshi pc, r2, r1 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0xf10b08 │ │ │ │ + blx 0xe90ad8 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbab1b │ │ │ │ andls fp, r9, #192, 30 @ 0x300 │ │ │ │ orrvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbffb9 │ │ │ │ - andls fp, r9, #284 @ 0x11c │ │ │ │ + @ instruction: 0xf7fbffb7 │ │ │ │ + andls fp, r9, #280 @ 0x118 │ │ │ │ cmnpvs r9, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vrshr.s64 d16, d17, #64 │ │ │ │ + vsubl.s8 q8, d16, d9 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbffab │ │ │ │ - andls fp, r9, #57, 30 @ 0xe4 │ │ │ │ + @ instruction: 0xf7fbffa9 │ │ │ │ + andls fp, r9, #56, 30 @ 0xe0 │ │ │ │ msreq CPSR_sc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vmlal.s q8, d16, d1[4] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbff9d │ │ │ │ - @ instruction: 0xf44fbf2b │ │ │ │ + @ instruction: 0xf7fbff9b │ │ │ │ + @ instruction: 0xf44fbf2a │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - svcge 0x0023f47b │ │ │ │ + svcge 0x0022f47b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfebf │ │ │ │ - qadd16mi fp, r1, r7 │ │ │ │ + @ instruction: 0xf7fbfebd │ │ │ │ + qadd16mi fp, r1, r6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr2, cr8, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr8, {7} @ │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224480 │ │ │ │ + bl 0x224450 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff72f7fa │ │ │ │ + @ instruction: 0xff70f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadfa │ │ │ │ strtmi fp, [r1], -r8, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae3b │ │ │ │ qsaxmi fp, r1, r6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x2244d8 │ │ │ │ + bl 0x2244a8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1792 @ 0x700 │ │ │ │ - @ instruction: 0xff46f7fa │ │ │ │ + @ instruction: 0xff44f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaf6c │ │ │ │ qasxmi fp, r1, ip │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stclge 4, cr15, [r6, #240]! @ 0xf0 │ │ │ │ + stclge 4, cr15, [r7, #240]! @ 0xf0 │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224524 │ │ │ │ + bl 0x2244f4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0019f47b │ │ │ │ - ldcllt 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcrr2 7, 15, pc, lr, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff06f7fa │ │ │ │ + @ instruction: 0xff04f7fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaa71 │ │ │ │ strtmi fp, [r1], -sl, lsl #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ mrc2 7, 1, pc, cr14, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0078f43d │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224588 │ │ │ │ + bl 0x224558 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb29d0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr7, cr11, {3} @ │ │ │ │ svclt 0x006af7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-532]! @ 0xfffffdec │ │ │ │ + ldcvs 13, cr15, [r3, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfeccfdec │ │ │ │ + blge 0xfed0fdbc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33dbac │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x33db80 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr1, cr11, {3} @ │ │ │ │ - bllt 0xfe7d0d1c │ │ │ │ + bllt 0xfe810cec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-380]! @ 0xfffffe84 │ │ │ │ + ldcvs 13, cr15, [r3, #-396]! @ 0xfffffe74 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr13, {1} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33e718 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x33e6e8 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2600f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr11, {3} │ │ │ │ mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff0cf7f8 │ │ │ │ + @ instruction: 0xff08f7f8 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r6, {r2, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc4d │ │ │ │ - @ instruction: 0x4621be1f │ │ │ │ + @ instruction: 0xf7fbfc4b │ │ │ │ + @ instruction: 0x4621be1e │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_sxc, #4048 @ 0xfd0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr5, cr11, {3} │ │ │ │ + msreq CPSR_sxc, #3984 @ 0xf90 │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr4, cr11, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffe90d96 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr0, cr11, {7} │ │ │ │ + blx 0xffe10d66 │ │ │ │ + mcrlt 7, 0, pc, cr15, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - bls 0x311eac │ │ │ │ - bicseq pc, r4, #536870916 @ 0x20000004 │ │ │ │ + bls 0x311e8c │ │ │ │ + mvneq pc, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ mcrlt 7, 3, pc, cr1, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr6, cr13, {1} @ │ │ │ │ mcrlt 7, 2, pc, cr15, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr2, cr8, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr14, cr8, {7} │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc27 │ │ │ │ - stmdage r6, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbfc25 │ │ │ │ + stmdage r6, {r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - msreq CPSR_, #2864 @ 0xb30 │ │ │ │ - stclge 5, cr15, [fp, #492] @ 0x1ec │ │ │ │ + msreq CPSR_, #2800 @ 0xaf0 │ │ │ │ + stclge 5, cr15, [sl, #492] @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff510e2a │ │ │ │ - stcllt 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ + blx 0xff490dfa │ │ │ │ + stcllt 7, cr15, [r5, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 12, cr15, [r3, #-836]! @ 0xfffffcbc │ │ │ │ + ldcvs 12, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x0050f43b │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - blls 0x33eb98 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x33eb68 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2259] @ 0x8d3 @ │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 0, pc, cr13, cr11, {3} @ │ │ │ │ svclt 0x003cf7fb │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - @ instruction: 0x4621ad98 │ │ │ │ + @ instruction: 0x4621ad97 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr2, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [fp, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ - blls 0x22e394 │ │ │ │ + ldc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ + blls 0x22e364 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff18ffcc │ │ │ │ + blge 0xff18ff9c │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x33ddd8 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + bls 0x33dda8 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdadd2 │ │ │ │ strtmi fp, [r1], -pc, lsr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfee10ef6 │ │ │ │ + blx 0xfef10ec6 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0x46300335 │ │ │ │ stmdbge r6, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbfc41 │ │ │ │ - strtmi fp, [r1], -fp, asr #26 │ │ │ │ + @ instruction: 0xf7fbfc3f │ │ │ │ + strtmi fp, [r1], -sl, asr #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r2, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r1], {61} @ 0x3d │ │ │ │ vqdmulh.s d25, d1, d9 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224830 │ │ │ │ + bl 0x224800 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r3, #492] @ 0x1ec │ │ │ │ - bllt 0xffdd0f78 │ │ │ │ + bllt 0xffdd0f48 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r5], -r0 @ │ │ │ │ @ instruction: 0xf57b00e5 │ │ │ │ - @ instruction: 0x4621ad1e │ │ │ │ + @ instruction: 0x4621ad1d │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff010f82 │ │ │ │ + blx 0xff190f52 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4870 │ │ │ │ + bl 0x1a4840 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f929c0 │ │ │ │ - @ instruction: 0xf7fbfd21 │ │ │ │ - strtmi fp, [r1], -r9, lsl #26 │ │ │ │ + @ instruction: 0xf7fbfd1f │ │ │ │ + strtmi fp, [r1], -r8, lsl #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ - ldcllt 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ - @ instruction: 0xff3af1e7 │ │ │ │ + stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [fp], #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xff52f1e7 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc2d │ │ │ │ - strtmi fp, [r1], -sp, ror #25 │ │ │ │ + @ instruction: 0xf7fbfc2b │ │ │ │ + strtmi fp, [r1], -ip, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ + stc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe790ff6 │ │ │ │ - stcllt 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ + blx 0xfe710fc6 │ │ │ │ + ldcllt 7, cr15, [pc], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfbb1 │ │ │ │ - @ instruction: 0x4621bcd3 │ │ │ │ + @ instruction: 0xf7fbfbaf │ │ │ │ + @ instruction: 0x4621bcd2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffa9102a │ │ │ │ - stcllt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + blx 0xffa10ffa │ │ │ │ + stcllt 7, cr15, [r5], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb97 │ │ │ │ - @ instruction: 0x4621bcb9 │ │ │ │ + @ instruction: 0xf7fbfb95 │ │ │ │ + @ instruction: 0x4621bcb8 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0x1f9104c │ │ │ │ + blx 0xfe11101c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37634 @ 0x9302 │ │ │ │ - ldc2 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ movwcs sl, #11540 @ 0x2d14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x312784 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x312744 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ssatcs pc, #17, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe4901a0 │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe4d0170 │ │ │ │ ldcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc09 │ │ │ │ - strtmi fp, [r1], -r1, lsl #25 │ │ │ │ + @ instruction: 0xf7fbfc07 │ │ │ │ + strtmi fp, [r1], -r0, lsl #25 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ stmdbge r6, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb95 │ │ │ │ - @ instruction: 0x4621bc75 │ │ │ │ + @ instruction: 0xf7fbfb93 │ │ │ │ + @ instruction: 0x4621bc74 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ + ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfeb110e6 │ │ │ │ - stcllt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfea910b6 │ │ │ │ + stcllt 7, cr15, [r7], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff5910fc │ │ │ │ - mrrclt 7, 15, pc, ip, cr11 @ │ │ │ │ + blx 0xff5110cc │ │ │ │ + mrrclt 7, 15, pc, fp, cr11 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r2, #2 │ │ │ │ stmge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xff60f7fa │ │ │ │ + @ instruction: 0xff5ef7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fba880 │ │ │ │ @ instruction: 0x4621bcb0 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffd91144 │ │ │ │ - ldclt 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xffd11114 │ │ │ │ + ldclt 7, cr15, [r7], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ stc2l 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe99115c │ │ │ │ - stclt 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfe91112c │ │ │ │ + stclt 7, cr15, [fp], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdacs r0, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {123} @ 0x7b │ │ │ │ strtmi r2, [r1], -r2, lsl #6 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - ldc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x214688 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + bl 0x214658 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1872 @ 0x750 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [r8, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac7f │ │ │ │ strtmi fp, [r1], -ip, ror #24 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vpmin.s8 d31, d17, d29 │ │ │ │ - vrsra.s64 d23, d4, #64 │ │ │ │ - bls 0x2d3ebc │ │ │ │ + vpmax.s8 , , │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ + bls 0x2d3e8c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vfma.f32 q13, , q3 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf7ff0535 │ │ │ │ stmdage r6, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #12544 @ 0x3100 │ │ │ │ - blge 0xff7d0804 │ │ │ │ + msreq CPSR_, #12032 @ 0x2f00 │ │ │ │ + blge 0xff7907d4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97cf7fa │ │ │ │ - bllt 0xff691210 │ │ │ │ + @ instruction: 0xf97af7fa │ │ │ │ + bllt 0xff6511e0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1350338 │ │ │ │ - stclt 7, cr15, [pc], #-1004 @ 0xd2e5c │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1350308 │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0xd2e2c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffbd │ │ │ │ - @ instruction: 0x4621bbb7 │ │ │ │ + @ instruction: 0xf7fbffbb │ │ │ │ + @ instruction: 0x4621bbb6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff991252 │ │ │ │ + blx 0xff991222 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff90f7f9 │ │ │ │ - bllt 0xfeb91268 │ │ │ │ + @ instruction: 0xff8ef7f9 │ │ │ │ + bllt 0xfeb51238 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffe3 │ │ │ │ - @ instruction: 0x4621bb9d │ │ │ │ + @ instruction: 0xf7fbffe1 │ │ │ │ + @ instruction: 0x4621bb9c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff311286 │ │ │ │ + blx 0xff311256 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffb6f7f9 │ │ │ │ - bllt 0xfe51129c │ │ │ │ + @ instruction: 0xffb4f7f9 │ │ │ │ + bllt 0xfe4d126c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff81129e │ │ │ │ + blx 0xff79126e │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r1, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff67 │ │ │ │ - stmdage r6, {r0, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbff65 │ │ │ │ + stmdage r6, {r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #209920 @ 0x33400 │ │ │ │ - blge 0x1ed08cc │ │ │ │ + msreq CPSR_, #207872 @ 0x32c00 │ │ │ │ + blge 0x1e9089c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffd8f7f9 │ │ │ │ - bllt 0x1d912d8 │ │ │ │ + @ instruction: 0xffd6f7f9 │ │ │ │ + bllt 0x1d512a8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffeb │ │ │ │ - strtmi fp, [r1], -r5, ror #22 │ │ │ │ + @ instruction: 0xf7fbffe9 │ │ │ │ + strtmi fp, [r1], -r4, ror #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe5112f6 │ │ │ │ + blx 0xfe5112c6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffbef7f9 │ │ │ │ - bllt 0x171130c │ │ │ │ + @ instruction: 0xffbcf7f9 │ │ │ │ + bllt 0x16d12dc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff3d0434 │ │ │ │ - bllt 0xfed51330 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff3d0404 │ │ │ │ + bllt 0xfed51300 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - blls 0x352218 │ │ │ │ + blls 0x3521d8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x251864 │ │ │ │ + blls 0x25182c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab9b │ │ │ │ @ instruction: 0xf640bb9e │ │ │ │ - vrshr.s64 d17, d17, #64 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe791366 │ │ │ │ + blx 0xfe711336 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacd5 │ │ │ │ @ instruction: 0x4621bb90 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf98ef7f8 │ │ │ │ + @ instruction: 0xf992f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xff911384 │ │ │ │ + blx 0xff891354 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbabd5 │ │ │ │ @ instruction: 0x4621bb7e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf97cf7f8 │ │ │ │ + @ instruction: 0xf980f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfe1113a8 │ │ │ │ + blx 0x2091378 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaa51 │ │ │ │ @ instruction: 0xf404bb6c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -sl, lsr #11 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf94af7f8 │ │ │ │ + @ instruction: 0xf94ef7f8 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4cb8 │ │ │ │ + bl 0x1a4c88 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92ab0 │ │ │ │ - @ instruction: 0xf7fbf9db │ │ │ │ - strtmi fp, [r1], -r5, ror #21 │ │ │ │ + @ instruction: 0xf7fbf9d9 │ │ │ │ + strtmi fp, [r1], -r4, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x5113f6 │ │ │ │ + blx 0x5113c6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffdef7f9 │ │ │ │ - blt 0xff71140c │ │ │ │ + @ instruction: 0xffdcf7f9 │ │ │ │ + blt 0xff6d13dc │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r2, r6, r9, pc}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ andls r0, r8, #-738197504 @ 0xd4000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - ldc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae7f │ │ │ │ @ instruction: 0xf5b3bb1e │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -ip, ror #9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8fef7f8 │ │ │ │ + @ instruction: 0xf902f7f8 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4d50 │ │ │ │ + bl 0x1a4d20 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b50 │ │ │ │ - @ instruction: 0xf7fbf98f │ │ │ │ - @ instruction: 0x4621ba99 │ │ │ │ + @ instruction: 0xf7fbf98d │ │ │ │ + @ instruction: 0x4621ba98 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_c, #937984 @ 0xe5000 │ │ │ │ - bge 0xfe4d0a9c │ │ │ │ + msreq CPSR_c, #929792 @ 0xe3000 │ │ │ │ + bge 0xfe490a6c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff70f7f9 │ │ │ │ - blt 0xfe3914a8 │ │ │ │ + @ instruction: 0xff6ef7f9 │ │ │ │ + blt 0xfe351478 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff6914a8 │ │ │ │ + blx 0xff611478 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfea1 │ │ │ │ - @ instruction: 0x4621ba7b │ │ │ │ + @ instruction: 0xf7fbfe9f │ │ │ │ + @ instruction: 0x4621ba7a │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_xc, #815104 @ 0xc7000 │ │ │ │ - bge 0x1d50ad8 │ │ │ │ + msreq CPSR_xc, #806912 @ 0xc5000 │ │ │ │ + bge 0x1d10aa8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff92f7f9 │ │ │ │ - blt 0x1c114e4 │ │ │ │ + @ instruction: 0xff90f7f9 │ │ │ │ + blt 0x1bd14b4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffa5 │ │ │ │ - @ instruction: 0x4621ba5f │ │ │ │ + @ instruction: 0xf7fbffa3 │ │ │ │ + @ instruction: 0x4621ba5e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe391500 │ │ │ │ + blx 0xfe3914d0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff78f7f9 │ │ │ │ - blt 0x1591518 │ │ │ │ + @ instruction: 0xff76f7f9 │ │ │ │ + blt 0x15514e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - fldmdbxvs r2!, {d15-d51} @ Deprecated │ │ │ │ + fldmdbxvs r2!, {d15-d49} @ Deprecated │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs r2, {r1, r2, r5, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - bge 0xfe95064c │ │ │ │ - addmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ + bge 0xfe95061c │ │ │ │ + rsbmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x131154e │ │ │ │ + blx 0x129151e │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdaa9c │ │ │ │ @ instruction: 0x4621ba94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfee91560 │ │ │ │ + blx 0xfed91530 │ │ │ │ strtmi lr, [r1], -r7, ror #13 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe591570 │ │ │ │ + blx 0xfe491540 │ │ │ │ stmdbge r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ - @ instruction: 0xfffef7f9 │ │ │ │ + @ instruction: 0xfffcf7f9 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x20d1594 │ │ │ │ + ldmge pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blt 0x20d1564 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xe7ebfa9b │ │ │ │ + @ instruction: 0xe7ebfa97 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfec5 │ │ │ │ - @ instruction: 0x4621b9ff │ │ │ │ + @ instruction: 0xf7fbfec3 │ │ │ │ + @ instruction: 0x4621b9fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xb915c0 │ │ │ │ + blx 0xb91590 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr8, cr9, {7} │ │ │ │ - ldmiblt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr6, cr9, {7} │ │ │ │ + ldmiblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x14507f8 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x14507c8 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svclt 0x008af7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vldmdbvs r2!, {s30-s242} │ │ │ │ + vldmdbvs r2!, {s30-s238} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs r2, {r1, r4, r5, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs r2, {r0, r1, r4, r5, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stmiage sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - subeq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + stmiage lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + andseq pc, sp, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xff591638 │ │ │ │ + blx 0xff511608 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fcaa26 │ │ │ │ - strtmi fp, [r1], -r0, lsr #17 │ │ │ │ + strtmi fp, [r1], -r1, lsr #17 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_x, #20480 @ 0x5000 │ │ │ │ - stmibge pc!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ + msreq CPSR_x, #12288 @ 0x3000 │ │ │ │ + stmibge lr!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ - stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 2, pc, cr14, cr9, {7} @ │ │ │ │ + stmiblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf866f7f8 │ │ │ │ - orrvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf86af7f8 │ │ │ │ + orrsvc pc, ip, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf858f7f8 │ │ │ │ - msrvc SPSR_s, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0xf85cf7f8 │ │ │ │ + cmnpvc ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe67 │ │ │ │ - strtmi fp, [r1], -r1, lsl #19 │ │ │ │ + @ instruction: 0xf7fbfe65 │ │ │ │ + strtmi fp, [r1], -r0, lsl #19 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff42f7f7 │ │ │ │ + @ instruction: 0xff48f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ - blx 0xfe8916d0 │ │ │ │ + blx 0xfe8116a0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vmul.i8 q13, , q6 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf7fe0535 │ │ │ │ @ instruction: 0xf5b3be40 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ @ instruction: 0x462183b6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffb6f7f7 │ │ │ │ + @ instruction: 0xffbaf7f7 │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4fe0 │ │ │ │ + bl 0x1a4fb0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf847 │ │ │ │ - @ instruction: 0x4621b951 │ │ │ │ + @ instruction: 0xf7fbf845 │ │ │ │ + @ instruction: 0x4621b950 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8a8f7f8 │ │ │ │ + @ instruction: 0xf8aaf7f8 │ │ │ │ vcgt.s8 d18, d1, d13 │ │ │ │ - vrshr.s64 d16, d1, #64 │ │ │ │ + vmlal.s q8, d0, d1[6] │ │ │ │ rscsvs r0, r3, ip, lsl #4 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7faa906 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r5], #-240 @ 0xffffff10 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r7], #-240 @ 0xffffff10 │ │ │ │ stmiblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfef3 │ │ │ │ - strtmi fp, [r1], -sp, lsr #18 │ │ │ │ + @ instruction: 0xf7fbfef1 │ │ │ │ + strtmi fp, [r1], -ip, lsr #18 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8550a │ │ │ │ stmdbge r6, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfec7 │ │ │ │ - strtmi fp, [r1], -r1, lsr #18 │ │ │ │ + @ instruction: 0xf7fbfec5 │ │ │ │ + strtmi fp, [r1], -r0, lsr #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf878f7f8 │ │ │ │ - rsbsmi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf87af7f8 │ │ │ │ + submi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f43d │ │ │ │ ldmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe85 │ │ │ │ - @ instruction: 0x4621b8ff │ │ │ │ + @ instruction: 0xf7fbfe83 │ │ │ │ + @ instruction: 0x4621b8fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf92af7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ - ldmlt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ + ldmlt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf93ef7f8 │ │ │ │ + @ instruction: 0xf93cf7f8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe49 │ │ │ │ - strtmi fp, [r1], -r3, ror #17 │ │ │ │ + @ instruction: 0xf7fbfe47 │ │ │ │ + strtmi fp, [r1], -r2, ror #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff4cf7f7 │ │ │ │ + @ instruction: 0xff50f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf884f7f9 │ │ │ │ + @ instruction: 0xf882f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaef2 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0x6d33f9cb │ │ │ │ + @ instruction: 0x6d33f9c7 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ - eorvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf9c8f7f9 │ │ │ │ + @ instruction: 0xf9c6f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea91c │ │ │ │ @ instruction: 0xf04fbd5e │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ strbmi r0, [r1, #-3074]! @ 0xfffff3fe │ │ │ │ stclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r6, {r0, r1, r2, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r3, [r9, #-517] @ 0xfffffdfb │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fa9208 │ │ │ │ - blls 0x252760 │ │ │ │ + blls 0x252728 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vst2.8 {d10,d12}, [r4], r2 │ │ │ │ @ instruction: 0xf5b202e4 │ │ │ │ @ instruction: 0xf47d0fc4 │ │ │ │ sbcseq sl, fp, fp, asr ip │ │ │ │ andeq pc, r7, #7 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d1, d11 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ andls r0, r8, #-738197504 @ 0xd4000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - blx 0xfef118d0 │ │ │ │ + blx 0xfee918a0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac3b │ │ │ │ stmdage r6, {r1, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0x6d33f969 │ │ │ │ + @ instruction: 0x6d33f965 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r2, #248]! @ 0xf8 │ │ │ │ - rsccs pc, r5, #74448896 @ 0x4700000 │ │ │ │ + adcscs pc, sp, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf966f7f9 │ │ │ │ + @ instruction: 0xf964f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8ba │ │ │ │ @ instruction: 0x4621bdd5 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf962f7f8 │ │ │ │ + @ instruction: 0xf95ef7f8 │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x214e24 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + bl 0x214df4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ strtmi fp, [r1], -r3, lsr #23 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf950f7f8 │ │ │ │ + @ instruction: 0xf94cf7f8 │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x214e48 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + bl 0x214e18 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2690 │ │ │ │ stmdage r6, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr12, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x004cf43d │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2ff6c4 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x2ff694 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bddcc │ │ │ │ + bl 0x1bdd9c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92950 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0036f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ ldmdalt sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfeb119ec │ │ │ │ + blx 0xfea919bc │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac1c │ │ │ │ strmi fp, [r4, #2124] @ 0x84c │ │ │ │ stcge 4, cr15, [r1], #-492 @ 0xfffffe14 │ │ │ │ vrshl.s8 d25, d9, d1 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [pc], {59} @ 0x3b │ │ │ │ ldmdalt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - mcr2 7, 4, pc, cr2, cr7, {7} @ │ │ │ │ - cmnpvc r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + mcr2 7, 4, pc, cr6, cr7, {7} @ │ │ │ │ + orrvc pc, ip, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xff1d1a5c │ │ │ │ + bllt 0xff1d1a2c │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfea91a60 │ │ │ │ + blx 0xfea11a30 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbabe2 │ │ │ │ stmdage r6, {r1, r4, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr6, cr7, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr10, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfef90b98 │ │ │ │ + blge 0xfef90b68 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2fe980 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x2fe950 │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bded0 │ │ │ │ + bl 0x1bdea0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f828f0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00eff47a │ │ │ │ - bllt 0xfea11ac4 │ │ │ │ + bllt 0xfea11a94 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x311d38 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x311cf8 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2740f8d3 │ │ │ │ - bllt 0x1a51aec │ │ │ │ + bllt 0x1a51abc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x311d14 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x311cd4 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2730f8d3 │ │ │ │ - bllt 0x15d1b10 │ │ │ │ + bllt 0x15d1ae0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ svclt 0x00b7f7fa │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ + ldcvs 13, cr15, [r3, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [sp, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff42f7f8 │ │ │ │ + @ instruction: 0xff40f7f8 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7fdaf94 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + stc2 7, cr15, [sl, #988]! @ 0x3dc │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xbd0c90 │ │ │ │ + bge 0xc50c60 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2fe444 │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x2fe41c │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bdfd0 │ │ │ │ + bl 0x1bdfa0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82910 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006ff47a │ │ │ │ - blt 0x651bbc │ │ │ │ + blt 0x6d1b8c │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ + ldcvs 13, cr15, [r3, #-532]! @ 0xfffffdec │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xffd50cec │ │ │ │ + bge 0xffd50cbc │ │ │ │ vpmax.s8 d25, d1, d8 │ │ │ │ - vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 7, pc, cr8, cr8, {7} │ │ │ │ + mrc2 7, 7, pc, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7feaf4a │ │ │ │ stmdage r6, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [ip, #-988] @ 0xfffffc24 │ │ │ │ + stc2l 7, cr15, [r0, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - bls 0x2fe2dc │ │ │ │ - tstpvs r4, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + bls 0x2fe2ac │ │ │ │ + msrvs CPSR_fs, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1be064 │ │ │ │ + bl 0x1be034 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0025f47a │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xf4254 │ │ │ │ + blcs 0xf4224 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0007f43a │ │ │ │ vnmla.f32 s8, s27, s30 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vmla.f d20, d0, d0[5] │ │ │ │ ldmdavs fp, {r2, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf838f77d │ │ │ │ + @ instruction: 0xf850f77d │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0xec090 │ │ │ │ + blcs 0xec060 │ │ │ │ mcrge 4, 7, pc, cr13, cr10, {1} @ │ │ │ │ mcrlt 7, 6, pc, cr15, cr14, {7} @ │ │ │ │ vrshl.s8 d25, d9, d1 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c08 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfed50de8 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfed50db8 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr3, cr10, {7} │ │ │ │ vrshl.s8 d25, d9, d1 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c28 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe750e18 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe750de8 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr11, cr10, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [ip, #-988] @ 0xfffffc24 │ │ │ │ - bicsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ + ldc2 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ + mvnvc pc, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0x1451d48 │ │ │ │ - blcs 0x122960 │ │ │ │ - blge 0x3d1750 │ │ │ │ - blx 0x291d36 │ │ │ │ + blt 0x1451d18 │ │ │ │ + blcs 0x122930 │ │ │ │ + blge 0x3d1720 │ │ │ │ + blx 0x391d06 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r7, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r7], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf43e2d00 │ │ │ │ svcvs 0x00b3ac74 │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ - blcs 0x15bf7c │ │ │ │ + blcs 0x15bf4c │ │ │ │ rschi pc, r1, r0, lsl #6 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ ldrtmi r8, [r0], -r2, ror #1 │ │ │ │ - mcr2 0, 3, pc, cr2, cr4, {0} @ │ │ │ │ + mrc2 0, 3, pc, cr14, cr4, {0} │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ ldrtmi sl, [r0], -r2, lsl #29 │ │ │ │ @ instruction: 0xf7f74629 │ │ │ │ - svcvs 0x00b0fb19 │ │ │ │ + svcvs 0x00b0fb1d │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @ instruction: 0xf1a0ae7a │ │ │ │ @ instruction: 0xf1dc0c05 │ │ │ │ - bl 0x10d3dbc │ │ │ │ + bl 0x10d3d8c │ │ │ │ ldrvs r0, [r0, ip]! │ │ │ │ @ instruction: 0xf77c0100 │ │ │ │ - andcs pc, r4, #40704 @ 0x9f00 │ │ │ │ + andcs pc, r4, #46848 @ 0xb700 │ │ │ │ tstpvc sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffe8f7d3 │ │ │ │ + @ instruction: 0xf80cf7d4 │ │ │ │ mcrlt 7, 3, pc, cr9, cr10, {7} @ │ │ │ │ - blcs 0x1229e8 │ │ │ │ + blcs 0x1229b8 │ │ │ │ @ instruction: 0xf640d8bc │ │ │ │ - vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ + vmlal.s q10, d0, d1[2] │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr2, cr9, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr0, cr9, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faac73 │ │ │ │ @ instruction: 0x4621be58 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 2, pc, cr8, cr7, {7} │ │ │ │ + mrc2 7, 2, pc, cr4, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ - stmdacs r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a90f0c │ │ │ │ + stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1a90edc │ │ │ │ mcrlt 7, 2, pc, cr7, cr10, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - strb pc, [sp, r3, ror #28]! @ │ │ │ │ + ubfx pc, pc, #28, #14 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf88af7fa │ │ │ │ + @ instruction: 0xf888f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa98f │ │ │ │ strtmi fp, [r1], -lr, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [ip], #-988 @ 0xfffffc24 │ │ │ │ + ldc2 7, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - ldc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab04 │ │ │ │ @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [sl], {247} @ 0xf7 │ │ │ │ + ldc2 7, cr15, [lr], {247} @ 0xf7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faac3a │ │ │ │ strtmi fp, [r1], -sl, lsl #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 0, pc, cr10, cr7, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr6, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10d0fa8 │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10d0f78 │ │ │ │ ldcllt 7, cr15, [r9, #1000]! @ 0x3e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - @ instruction: 0xe7edfe15 │ │ │ │ + @ instruction: 0xe7edfe11 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f7950b │ │ │ │ - blls 0x313940 │ │ │ │ - ldrvs pc, [r4, #-577] @ 0xfffffdbf │ │ │ │ + blls 0x313900 │ │ │ │ + strvs pc, [ip, #-577]! @ 0xfffffdbf │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2770f8d3 │ │ │ │ - blt 0x1151ee0 │ │ │ │ + blt 0x1151eb0 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf862f7fa │ │ │ │ + @ instruction: 0xf860f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa929 │ │ │ │ strtmi fp, [r1], -lr, asr #27 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrc2 7, 3, pc, cr8, cr7, {7} │ │ │ │ + mrc2 7, 3, pc, cr4, cr7, {7} │ │ │ │ vqdmulh.s d25, d1, d8 │ │ │ │ - vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ - bl 0x2153f8 │ │ │ │ + vabal.s8 q11, d0, d28 │ │ │ │ + bl 0x2153c8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe26d0 │ │ │ │ @ instruction: 0x4621baf7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfef91f1a │ │ │ │ + blx 0xff091eea │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - ldc2l 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faaa46 │ │ │ │ - blcc 0x2035fc │ │ │ │ + blcc 0x2035cc │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf1e │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcr2 7, 3, pc, cr14, cr11, {6} @ │ │ │ │ + mrc2 7, 4, pc, cr2, cr11, {6} │ │ │ │ ldclt 7, cr15, [sp, #1000] @ 0x3e8 │ │ │ │ - blcs 0x122b80 │ │ │ │ + blcs 0x122b50 │ │ │ │ mcrge 6, 4, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf77be7f1 │ │ │ │ - @ instruction: 0xf008ff09 │ │ │ │ + @ instruction: 0xf008ff21 │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff34f7d3 │ │ │ │ + @ instruction: 0xff58f7d3 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ strtmi r1, [r0], -r9, ror #24 │ │ │ │ - cdp2 7, 10, cr15, cr14, cr7, {7} │ │ │ │ + cdp2 7, 11, cr15, cr2, cr7, {7} │ │ │ │ stclt 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ - mrc2 7, 7, pc, cr8, cr11, {3} │ │ │ │ + @ instruction: 0xff10f77b │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d34630 │ │ │ │ - stmdals r5, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e74629 │ │ │ │ - @ instruction: 0xf7fafe9d │ │ │ │ + @ instruction: 0xf7fafea1 │ │ │ │ stmdacc r4, {r1, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf63f2801 │ │ │ │ @ instruction: 0xf77baec9 │ │ │ │ - strbmi pc, [r2], -r3, ror #29 @ │ │ │ │ + @ instruction: 0x4642fefb │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0x462f4630 │ │ │ │ - @ instruction: 0xff0ef7d3 │ │ │ │ + @ instruction: 0xff32f7d3 │ │ │ │ stclt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq fp, r4, lr, asr #29 │ │ │ │ + strdeq fp, [r4], lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #924]! @ 0x39c │ │ │ │ + ldc2 7, cr15, [r4, #924]! @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - stc2 7, cr15, [ip, #924]! @ 0x39c │ │ │ │ + ldc2 7, cr15, [r0, #924]! @ 0x39c │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8, #924]! @ 0x39c │ │ │ │ + stc2 7, cr15, [ip, #924]! @ 0x39c │ │ │ │ @ instruction: 0xf8d54603 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ movlt r2, r0 │ │ │ │ stmdavs r1!, {r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmib r4, {r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf010c201 │ │ │ │ - b 0x1154068 │ │ │ │ + b 0x1154038 │ │ │ │ tstle r4, ip, lsl #4 │ │ │ │ @ instruction: 0x0c01ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ movwmi sp, #41221 @ 0xa105 │ │ │ │ andmi r6, sl, #14745600 @ 0xe10000 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r5, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0149303 │ │ │ │ - blls 0x1d345c │ │ │ │ + blls 0x1d349c │ │ │ │ stmdbvs r0!, {r3, r5, r8, ip, sp, pc} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ strvs lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200523,32 +200510,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [ip, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2l 7, cr15, [r4, #-924] @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ mvnslt r2, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ ldrle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ - blcs 0x1ae46c │ │ │ │ + blcs 0x1ae43c │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ andmi r6, fp, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ @ instruction: 0xf0149203 │ │ │ │ - bls 0x1d33cc │ │ │ │ + bls 0x1d340c │ │ │ │ stmiavs r0!, {r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r3], -r1, asr #12 │ │ │ │ ldrmi r9, [r8, r0, lsl #12]! │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -200564,17 +200551,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r6, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [r6, #-924] @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [sl, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r2, #-924] @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [r6, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ @@ -200584,3611 +200571,3611 @@ │ │ │ │ andle r2, r9, r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andls r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - mrrc2 0, 1, pc, ip, cr4 @ │ │ │ │ + ldc2l 0, cr15, [r8], #-80 @ 0xffffffb0 │ │ │ │ cmplt r0, r5, lsl #20 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ ldmib r4, {r0, r6, r9, sl, lr}^ │ │ │ │ movwls r3, #3 │ │ │ │ movwls r1, #6107 @ 0x17db │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b3dc │ │ │ │ + bl 0xfec2b3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-6 │ │ │ │ - stc2l 7, cr15, [lr], #-600 @ 0xfffffda8 │ │ │ │ + stc2 7, cr15, [r6], {150} @ 0x96 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b414 │ │ │ │ + bl 0xfec2b3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-14 │ │ │ │ - mrrc2 7, 9, pc, r2, cr6 @ │ │ │ │ + stc2l 7, cr15, [sl], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b44c │ │ │ │ + bl 0xfec2b41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-3 │ │ │ │ - ldc2 7, cr15, [r6], #-600 @ 0xfffffda8 │ │ │ │ + mcrr2 7, 9, pc, lr, cr6 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b484 │ │ │ │ + bl 0xfec2b454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-11 │ │ │ │ - ldc2 7, cr15, [sl], {150} @ 0x96 │ │ │ │ + ldc2 7, cr15, [r2], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b4bc │ │ │ │ + bl 0xfec2b48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-8 │ │ │ │ - blx 0x92136 │ │ │ │ + ldc2 7, cr15, [r6], {150} @ 0x96 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b4f4 │ │ │ │ + bl 0xfec2b4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - @ instruction: 0xf2c05cb1 │ │ │ │ - blls 0x297340 │ │ │ │ + vmull.s8 , d16, d1 │ │ │ │ + blls 0x297310 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x28432c │ │ │ │ - ldc2 7, cr15, [sl, #-584]! @ 0xfffffdb8 │ │ │ │ + blls 0x2842fc │ │ │ │ + ldc2l 7, cr15, [r2, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b53c │ │ │ │ + bl 0xfec2b50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmull.s8 q11, d0, d9 │ │ │ │ - blls 0x297388 │ │ │ │ + @ instruction: 0xf2c05cd9 │ │ │ │ + blls 0x297358 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284374 │ │ │ │ - ldc2 7, cr15, [r6, #-584] @ 0xfffffdb8 │ │ │ │ + blls 0x284344 │ │ │ │ + stc2 7, cr15, [lr, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b584 │ │ │ │ + bl 0xfec2b554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vqdmulh.s d22, d0, d1[4] │ │ │ │ - blls 0x2973d0 │ │ │ │ + vmvn.i32 d22, #511 @ 0x000001ff │ │ │ │ + blls 0x2973a0 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2843bc │ │ │ │ - ldc2l 7, cr15, [r2], #584 @ 0x248 │ │ │ │ + blls 0x28438c │ │ │ │ + stc2 7, cr15, [sl, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b5cc │ │ │ │ + bl 0xfec2b59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - @ instruction: 0xf2c06cb9 │ │ │ │ - blls 0x297418 │ │ │ │ + vmull.s8 q11, d16, d9 │ │ │ │ + blls 0x2973e8 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284404 │ │ │ │ - stc2l 7, cr15, [lr], {146} @ 0x92 │ │ │ │ + blls 0x2843d4 │ │ │ │ + stc2l 7, cr15, [r6], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b614 │ │ │ │ + bl 0xfec2b5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmov.i32 d23, #511 @ 0x000001ff │ │ │ │ - blls 0x297460 │ │ │ │ + vqdmulh.s d22, d16, d1[4] │ │ │ │ + blls 0x297430 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x28444c │ │ │ │ - stc2 7, cr15, [sl], #584 @ 0x248 │ │ │ │ + blls 0x28441c │ │ │ │ + stc2l 7, cr15, [r2], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b65c │ │ │ │ + bl 0xfec2b62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vqdmulh.s d23, d0, d1[6] │ │ │ │ - blls 0x2974a8 │ │ │ │ + vmvn.i32 d23, #2559 @ 0x000009ff │ │ │ │ + blls 0x297478 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284494 │ │ │ │ - stc2 7, cr15, [r6], {146} @ 0x92 │ │ │ │ + blls 0x284464 │ │ │ │ + ldc2 7, cr15, [lr], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b6a4 │ │ │ │ + bl 0xfec2b674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vqdmulh.s d23, d16, d1[0] │ │ │ │ - blls 0x2974f0 │ │ │ │ + @ instruction: 0xf2c07c91 │ │ │ │ + blls 0x2974c0 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2844dc │ │ │ │ - stc2l 7, cr15, [r2], #-584 @ 0xfffffdb8 │ │ │ │ + blls 0x2844ac │ │ │ │ + ldc2l 7, cr15, [sl], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b6ec │ │ │ │ + bl 0xfec2b6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf644461a │ │ │ │ - vmov.i32 d16, #2559 @ 0x000009ff │ │ │ │ - blls 0x297538 │ │ │ │ + vmin.s8 d20, d4, d10 │ │ │ │ + vqdmulh.s d23, d16, d1[6] │ │ │ │ + blls 0x297508 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284524 │ │ │ │ - ldc2 7, cr15, [lr], #-584 @ 0xfffffdb8 │ │ │ │ + blls 0x2844f4 │ │ │ │ + mrrc2 7, 9, pc, r6, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b734 │ │ │ │ + bl 0xfec2b704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcleq 6, cr15, [r1], #-272 @ 0xfffffef0 │ │ │ │ + mcrreq 6, 4, pc, r1, cr4 @ │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf792c008 │ │ │ │ - andlt pc, r4, sp, lsl ip @ │ │ │ │ + andlt pc, r4, r5, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b778 │ │ │ │ + bl 0xfec2b748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcleq 6, cr15, [r9], {68} @ 0x44 │ │ │ │ + ldceq 6, cr15, [r9], {68} @ 0x44 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf792c008 │ │ │ │ - strdlt pc, [r4], -fp │ │ │ │ + andlt pc, r4, r3, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b7bc │ │ │ │ + bl 0xfec2b78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404608 │ │ │ │ + bl 0x4045d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcdf0 │ │ │ │ + bl 0x3dcdc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {124} @ 0x7c │ │ │ │ + stc2 7, cr15, [r4], #-496 @ 0xfffffe10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsr #11 │ │ │ │ + ldrdeq fp, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b814 │ │ │ │ + bl 0xfec2b7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404660 │ │ │ │ + bl 0x404630 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r8, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dce48 │ │ │ │ + bl 0x3dce18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff912442 │ │ │ │ + blx 0xfff12412 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, asr r5 │ │ │ │ + addeq fp, r4, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b86c │ │ │ │ + bl 0xfec2b83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4046b8 │ │ │ │ + bl 0x404688 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcea0 │ │ │ │ + bl 0x3dce70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfee1249a │ │ │ │ + blx 0xff41246a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r4], r8 │ │ │ │ + addeq fp, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b8c4 │ │ │ │ + bl 0xfec2b894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404710 │ │ │ │ + bl 0x4046e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcef8 │ │ │ │ + bl 0x3dcec8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3124f2 │ │ │ │ + blx 0xfe9124c2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsr #9 │ │ │ │ + ldrdeq fp, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b91c │ │ │ │ + bl 0xfec2b8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404768 │ │ │ │ + bl 0x404738 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71b8f243 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcf50 │ │ │ │ + bl 0x3dcf20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x181254a │ │ │ │ + blx 0x1e1251a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, asr #8 │ │ │ │ + addeq fp, r4, r8, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b974 │ │ │ │ + bl 0xfec2b944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4047c0 │ │ │ │ + bl 0x404790 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcfa8 │ │ │ │ + bl 0x3dcf78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xd125a2 │ │ │ │ + blx 0x1312572 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r4], r0 │ │ │ │ + addeq fp, r4, r0, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b9cc │ │ │ │ + bl 0xfec2b99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404818 │ │ │ │ + bl 0x4047e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_fiq, r3 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd000 │ │ │ │ + bl 0x3dcfd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2125fa │ │ │ │ + blx 0x8125ca │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r4, r8, r3 │ │ │ │ + addeq fp, r4, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ba24 │ │ │ │ + bl 0xfec2b9f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404870 │ │ │ │ + bl 0x404840 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd058 │ │ │ │ + bl 0x3dd028 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff712650 │ │ │ │ + blx 0xffd12620 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, asr #6 │ │ │ │ + addeq fp, r4, r0, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ba7c │ │ │ │ + bl 0xfec2ba4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4048c8 │ │ │ │ + bl 0x404898 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd0b0 │ │ │ │ + bl 0x3dd080 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfec126a8 │ │ │ │ + blx 0xff212678 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, ror #5 │ │ │ │ + addeq fp, r4, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bad4 │ │ │ │ + bl 0xfec2baa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404920 │ │ │ │ + bl 0x4048f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd108 │ │ │ │ + bl 0x3dd0d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe112700 │ │ │ │ + blx 0xfe7126d0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r4, r0, r2 │ │ │ │ + addeq fp, r4, r0, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bb2c │ │ │ │ + bl 0xfec2bafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404978 │ │ │ │ + bl 0x404948 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd160 │ │ │ │ + bl 0x3dd130 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1612758 │ │ │ │ + blx 0x1c12728 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsr r2 │ │ │ │ + addeq fp, r4, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bb84 │ │ │ │ + bl 0xfec2bb54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4049d0 │ │ │ │ + bl 0x4049a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd1b8 │ │ │ │ + bl 0x3dd188 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xb127b0 │ │ │ │ + blx 0x1112780 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, ror #3 │ │ │ │ + addeq fp, r4, r0, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bbdc │ │ │ │ + bl 0xfec2bbac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404a28 │ │ │ │ + bl 0x4049f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd210 │ │ │ │ + bl 0x3dd1e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9fcf77c │ │ │ │ + blx 0x6127d8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsl #3 │ │ │ │ + @ instruction: 0x0084b1b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bc34 │ │ │ │ + bl 0xfec2bc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404a80 │ │ │ │ + bl 0x404a50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd268 │ │ │ │ + bl 0x3dd238 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d0f77c │ │ │ │ + @ instruction: 0xf9e8f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsr r1 │ │ │ │ + addeq fp, r4, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bc8c │ │ │ │ + bl 0xfec2bc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ad8 │ │ │ │ + bl 0x404aa8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd2c0 │ │ │ │ + bl 0x3dd290 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a4f77c │ │ │ │ + @ instruction: 0xf9bcf77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r4], r8 │ │ │ │ + addeq fp, r4, r8, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bce4 │ │ │ │ + bl 0xfec2bcb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404b30 │ │ │ │ + bl 0x404b00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd318 │ │ │ │ + bl 0x3dd2e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf978f77c │ │ │ │ + @ instruction: 0xf990f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsl #1 │ │ │ │ + strheq fp, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bd3c │ │ │ │ + bl 0xfec2bd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404b88 │ │ │ │ + bl 0x404b58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd370 │ │ │ │ + bl 0x3dd340 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf94cf77c │ │ │ │ + @ instruction: 0xf964f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsr #32 │ │ │ │ + addeq fp, r4, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bd94 │ │ │ │ + bl 0xfec2bd64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404be0 │ │ │ │ + bl 0x404bb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd3c8 │ │ │ │ + bl 0x3dd398 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf920f77c │ │ │ │ + @ instruction: 0xf938f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r0 │ │ │ │ + addeq fp, r4, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bdec │ │ │ │ + bl 0xfec2bdbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404c38 │ │ │ │ + bl 0x404c08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b4f240 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd420 │ │ │ │ + bl 0x3dd3f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f4f77c │ │ │ │ + @ instruction: 0xf90cf77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror pc │ │ │ │ + addeq sl, r4, r8, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2be44 │ │ │ │ + bl 0xfec2be14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404c90 │ │ │ │ + bl 0x404c60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd478 │ │ │ │ + bl 0x3dd448 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c8f77c │ │ │ │ + @ instruction: 0xf8e0f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsr #30 │ │ │ │ + addeq sl, r4, r0, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2be9c │ │ │ │ + bl 0xfec2be6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ce8 │ │ │ │ + bl 0x404cb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd4d0 │ │ │ │ + bl 0x3dd4a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf89cf77c │ │ │ │ + @ instruction: 0xf8b4f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr #29 │ │ │ │ + strdeq sl, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bef4 │ │ │ │ + bl 0xfec2bec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404d40 │ │ │ │ + bl 0x404d10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf240 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd528 │ │ │ │ + bl 0x3dd4f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf870f77c │ │ │ │ + @ instruction: 0xf888f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror lr │ │ │ │ + addeq sl, r4, r0, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bf4c │ │ │ │ + bl 0xfec2bf1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404d98 │ │ │ │ + bl 0x404d68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd580 │ │ │ │ + bl 0x3dd550 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf844f77c │ │ │ │ + @ instruction: 0xf85cf77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl lr │ │ │ │ + addeq sl, r4, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bfa4 │ │ │ │ + bl 0xfec2bf74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404df0 │ │ │ │ + bl 0x404dc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd5d8 │ │ │ │ + bl 0x3dd5a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf818f77c │ │ │ │ + @ instruction: 0xf830f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr #27 │ │ │ │ + strdeq sl, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bffc │ │ │ │ + bl 0xfec2bfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404e48 │ │ │ │ + bl 0x404e18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd630 │ │ │ │ + bl 0x3dd600 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffecf77b │ │ │ │ + @ instruction: 0xf804f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror #26 │ │ │ │ + umulleq sl, r4, r8, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c054 │ │ │ │ + bl 0xfec2c024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ea0 │ │ │ │ + bl 0x404e70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd688 │ │ │ │ + bl 0x3dd658 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc0f77b │ │ │ │ + @ instruction: 0xffd8f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl sp │ │ │ │ + addeq sl, r4, r0, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c0ac │ │ │ │ + bl 0xfec2c07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ef8 │ │ │ │ + bl 0x404ec8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd6e0 │ │ │ │ + bl 0x3dd6b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff94f77b │ │ │ │ + @ instruction: 0xffacf77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084acb8 │ │ │ │ + addeq sl, r4, r8, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c104 │ │ │ │ + bl 0xfec2c0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404f50 │ │ │ │ + bl 0x404f20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd738 │ │ │ │ + bl 0x3dd708 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff68f77b │ │ │ │ + @ instruction: 0xff80f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #24 │ │ │ │ + umulleq sl, r4, r0, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c15c │ │ │ │ + bl 0xfec2c12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404fa8 │ │ │ │ + bl 0x404f78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd790 │ │ │ │ + bl 0x3dd760 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff3cf77b │ │ │ │ + @ instruction: 0xff54f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl #24 │ │ │ │ + addeq sl, r4, r8, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c1b4 │ │ │ │ + bl 0xfec2c184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405000 │ │ │ │ + bl 0x404fd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd7e8 │ │ │ │ + bl 0x3dd7b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff10f77b │ │ │ │ + @ instruction: 0xff28f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084abb0 │ │ │ │ + addeq sl, r4, r0, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c20c │ │ │ │ + bl 0xfec2c1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405058 │ │ │ │ + bl 0x405028 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd840 │ │ │ │ + bl 0x3dd810 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr4, cr11, {3} @ │ │ │ │ + mrc2 7, 7, pc, cr12, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr fp │ │ │ │ + addeq sl, r4, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c264 │ │ │ │ + bl 0xfec2c234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4050b0 │ │ │ │ + bl 0x405080 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 96), r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd898 │ │ │ │ + bl 0x3dd868 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr8, cr11, {3} │ │ │ │ + mrc2 7, 6, pc, cr0, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl #22 │ │ │ │ + addeq sl, r4, r0, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c2bc │ │ │ │ + bl 0xfec2c28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405108 │ │ │ │ + bl 0x4050d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 100), r1 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd8f0 │ │ │ │ + bl 0x3dd8c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr12, cr11, {3} @ │ │ │ │ + mcr2 7, 5, pc, cr4, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #21 │ │ │ │ + ldrdeq sl, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c314 │ │ │ │ + bl 0xfec2c2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405160 │ │ │ │ + bl 0x405130 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd948 │ │ │ │ + bl 0x3dd918 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr0, cr11, {3} @ │ │ │ │ + mrc2 7, 3, pc, cr8, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr sl │ │ │ │ + addeq sl, r4, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c36c │ │ │ │ + bl 0xfec2c33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4051b8 │ │ │ │ + bl 0x405188 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd9a0 │ │ │ │ + bl 0x3dd970 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr4, cr11, {3} │ │ │ │ + mcr2 7, 2, pc, cr12, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r8 │ │ │ │ + addeq sl, r4, r8, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c3c4 │ │ │ │ + bl 0xfec2c394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405210 │ │ │ │ + bl 0x4051e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd9f8 │ │ │ │ + bl 0x3dd9c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr8, cr11, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsr #19 │ │ │ │ + ldrdeq sl, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c41c │ │ │ │ + bl 0xfec2c3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405268 │ │ │ │ + bl 0x405238 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dda50 │ │ │ │ + bl 0x3dda20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #492] @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [r4, #492]! @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr #18 │ │ │ │ + addeq sl, r4, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c474 │ │ │ │ + bl 0xfec2c444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4052c0 │ │ │ │ + bl 0x405290 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddaa8 │ │ │ │ + bl 0x3dda78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #492]! @ 0x1ec │ │ │ │ + stc2l 7, cr15, [r8, #492] @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r0 │ │ │ │ + addeq sl, r4, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c4cc │ │ │ │ + bl 0xfec2c49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405318 │ │ │ │ + bl 0x4052e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddb00 │ │ │ │ + bl 0x3ddad0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #492] @ 0x1ec │ │ │ │ + ldc2 7, cr15, [ip, #492] @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r8, r8 │ │ │ │ + addeq sl, r4, r8, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c524 │ │ │ │ + bl 0xfec2c4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405370 │ │ │ │ + bl 0x405340 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r0, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddb58 │ │ │ │ + bl 0x3ddb28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr #16 │ │ │ │ + addeq sl, r4, r0, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c57c │ │ │ │ + bl 0xfec2c54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4053c8 │ │ │ │ + bl 0x405398 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddbb0 │ │ │ │ + bl 0x3ddb80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-492]! @ 0xfffffe14 │ │ │ │ + stc2l 7, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror #15 │ │ │ │ + addeq sl, r4, r8, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c5d4 │ │ │ │ + bl 0xfec2c5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405420 │ │ │ │ + bl 0x4053f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddc08 │ │ │ │ + bl 0x3ddbd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-492] @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r0, r7 │ │ │ │ + addeq sl, r4, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c62c │ │ │ │ + bl 0xfec2c5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb864 │ │ │ │ - bl 0x3d8c58 │ │ │ │ + bl 0x3fb834 │ │ │ │ + bl 0x3d8c28 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9860 │ │ │ │ + bl 0x3f9830 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ - bl 0x1d5abc │ │ │ │ + bl 0x1d5a8c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], {123} @ 0x7b │ │ │ │ + stc2l 7, cr15, [r8], #492 @ 0x1ec │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r6, lsr r7 │ │ │ │ + addeq sl, r4, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c68c │ │ │ │ + bl 0xfec2c65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb8c4 │ │ │ │ - bl 0x3d8cb8 │ │ │ │ + bl 0x3fb894 │ │ │ │ + bl 0x3d8c88 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f98c0 │ │ │ │ + bl 0x3f9890 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ - bl 0x1d5b1c │ │ │ │ + bl 0x1d5aec │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #492 @ 0x1ec │ │ │ │ + ldc2 7, cr15, [r8], #492 @ 0x1ec │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r6 │ │ │ │ + addeq sl, r4, r6, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c6ec │ │ │ │ + bl 0xfec2c6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb924 │ │ │ │ - bl 0x3d8d18 │ │ │ │ + bl 0x3fb8f4 │ │ │ │ + bl 0x3d8ce8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9920 │ │ │ │ + bl 0x3f98f0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ - bl 0x1d5b7c │ │ │ │ + bl 0x1d5b4c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-492 @ 0xfffffe14 │ │ │ │ + stc2 7, cr15, [r8], {123} @ 0x7b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r6, ror r6 │ │ │ │ + addeq sl, r4, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c74c │ │ │ │ + bl 0xfec2c71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb984 │ │ │ │ - bl 0x3d8d78 │ │ │ │ + bl 0x3fb954 │ │ │ │ + bl 0x3d8d48 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9980 │ │ │ │ + bl 0x3f9950 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ - bl 0x1d5bdc │ │ │ │ + bl 0x1d5bac │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mcrr2 7, 7, pc, r0, cr11 @ │ │ │ │ + mrrc2 7, 7, pc, r8, cr11 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r6, lsl r6 │ │ │ │ + addeq sl, r4, r6, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c7ac │ │ │ │ + bl 0xfec2c77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4055f8 │ │ │ │ + bl 0x4055c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b8f241 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddde0 │ │ │ │ + bl 0x3dddb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {123} @ 0x7b │ │ │ │ + stc2 7, cr15, [ip], #-492 @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084a5b8 │ │ │ │ + addeq sl, r4, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c804 │ │ │ │ + bl 0xfec2c7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405650 │ │ │ │ + bl 0x405620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrspl pc, r1, #4 @ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dde38 │ │ │ │ + bl 0x3dde08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffb1342e │ │ │ │ + stc2 7, cr15, [r0], {123} @ 0x7b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #10 │ │ │ │ + umulleq sl, r4, r0, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c85c │ │ │ │ + bl 0xfec2c82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4056a8 │ │ │ │ + bl 0x405678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dde90 │ │ │ │ + bl 0x3dde60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff013486 │ │ │ │ + blx 0xff613456 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl #10 │ │ │ │ + addeq sl, r4, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c8b4 │ │ │ │ + bl 0xfec2c884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405700 │ │ │ │ + bl 0x4056d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddee8 │ │ │ │ + bl 0x3ddeb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5134de │ │ │ │ + blx 0xfeb134ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084a4b0 │ │ │ │ + addeq sl, r4, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c90c │ │ │ │ + bl 0xfec2c8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405758 │ │ │ │ + bl 0x405728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddf40 │ │ │ │ + bl 0x3ddf10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1a13536 │ │ │ │ + blx 0x2013506 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr r4 │ │ │ │ + addeq sl, r4, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c964 │ │ │ │ + bl 0xfec2c934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4057b0 │ │ │ │ + bl 0x405780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_fiq, r1 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddf98 │ │ │ │ + bl 0x3ddf68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xf1358e │ │ │ │ + blx 0x151355e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl #8 │ │ │ │ + addeq sl, r4, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c9bc │ │ │ │ + bl 0xfec2c98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405808 │ │ │ │ + bl 0x4057d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddff0 │ │ │ │ + bl 0x3ddfc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4135e6 │ │ │ │ + blx 0xa135b6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #7 │ │ │ │ + ldrdeq sl, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ca14 │ │ │ │ + bl 0xfec2c9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405860 │ │ │ │ + bl 0x405830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3de048 │ │ │ │ + bl 0x3de018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff91363c │ │ │ │ + blx 0xfff1360c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr r3 │ │ │ │ + addeq sl, r4, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ca6c │ │ │ │ + bl 0xfec2ca3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vaddw.s8 q8, q8, d12 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f98ac │ │ │ │ + bl 0x3f987c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d8ac │ │ │ │ + bl 0x20d87c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - ldrdlt pc, [r4], -pc @ │ │ │ │ + strdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq sl, [r4], r6 │ │ │ │ + addeq sl, r4, r6, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cad0 │ │ │ │ + bl 0xfec2caa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9910 │ │ │ │ + bl 0x3f98e0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d910 │ │ │ │ + bl 0x20d8e0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, sp, lsr #21 │ │ │ │ + andlt pc, r4, r5, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq sl, r4, r2, r2 │ │ │ │ + addeq sl, r4, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cb34 │ │ │ │ + bl 0xfec2cb04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9974 │ │ │ │ + bl 0x3f9944 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d974 │ │ │ │ + bl 0x20d944 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, fp, ror sl @ │ │ │ │ + mullt r4, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, lr, lsr #4 │ │ │ │ + addeq sl, r4, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cb98 │ │ │ │ + bl 0xfec2cb68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f99d8 │ │ │ │ + bl 0x3f99a8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d9d8 │ │ │ │ + bl 0x20d9a8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r9, asr #20 │ │ │ │ + andlt pc, r4, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, sl, asr #3 │ │ │ │ + strdeq sl, [r4], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cbfc │ │ │ │ + bl 0xfec2cbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9a3c │ │ │ │ + bl 0x3f9a0c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20da3c │ │ │ │ + bl 0x20da0c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r7, lsl sl @ │ │ │ │ + andlt pc, r4, pc, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r6, ror #2 │ │ │ │ + umulleq sl, r4, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cc60 │ │ │ │ + bl 0xfec2cc30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vmla.f d23, d0, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9aa0 │ │ │ │ + bl 0x3f9a70 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20daa0 │ │ │ │ + bl 0x20da70 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r5, ror #19 │ │ │ │ + strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r2, lsl #2 │ │ │ │ + addeq sl, r4, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ccc4 │ │ │ │ + bl 0xfec2cc94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9b04 │ │ │ │ + bl 0x3f9ad4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20db04 │ │ │ │ + bl 0x20dad4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - @ instruction: 0xb004f9b3 │ │ │ │ + andlt pc, r4, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq sl, r4, lr, r0 │ │ │ │ + addeq sl, r4, lr, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cd28 │ │ │ │ + bl 0xfec2ccf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9b68 │ │ │ │ + bl 0x3f9b38 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20db68 │ │ │ │ + bl 0x20db38 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r1, lsl #19 │ │ │ │ + mullt r4, r9, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, sl, lsr r0 │ │ │ │ + addeq sl, r4, sl, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cd8c │ │ │ │ + bl 0xfec2cd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9bcc │ │ │ │ + bl 0x3f9b9c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dbcc │ │ │ │ + bl 0x20db9c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, pc, asr #18 │ │ │ │ + andlt pc, r4, r7, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], r6 │ │ │ │ + addeq sl, r4, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cdf0 │ │ │ │ + bl 0xfec2cdc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 , q14, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9c30 │ │ │ │ + bl 0x3f9c00 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dc30 │ │ │ │ + bl 0x20dc00 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, sp, lsl r9 @ │ │ │ │ + andlt pc, r4, r5, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, ror pc │ │ │ │ + addeq r9, r4, r2, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ce54 │ │ │ │ + bl 0xfec2ce24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9c94 │ │ │ │ + bl 0x3f9c64 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dc94 │ │ │ │ + bl 0x20dc64 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, fp, ror #17 │ │ │ │ + andlt pc, r4, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsl #30 │ │ │ │ + addeq r9, r4, lr, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ceb8 │ │ │ │ + bl 0xfec2ce88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9cf8 │ │ │ │ + bl 0x3f9cc8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dcf8 │ │ │ │ + bl 0x20dcc8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - @ instruction: 0xb004f8b9 │ │ │ │ + ldrdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsr #29 │ │ │ │ + ldrdeq r9, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cf1c │ │ │ │ + bl 0xfec2ceec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9d5c │ │ │ │ + bl 0x3f9d2c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dd5c │ │ │ │ + bl 0x20dd2c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r7, lsl #17 │ │ │ │ + mullt r4, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr #28 │ │ │ │ + addeq r9, r4, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cf80 │ │ │ │ + bl 0xfec2cf50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9dc0 │ │ │ │ + bl 0x3f9d90 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ddc0 │ │ │ │ + bl 0x20dd90 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r5, asr r8 @ │ │ │ │ + andlt pc, r4, sp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, ror #27 │ │ │ │ + addeq r9, r4, r2, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cfe4 │ │ │ │ + bl 0xfec2cfb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9e24 │ │ │ │ + bl 0x3f9df4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20de24 │ │ │ │ + bl 0x20ddf4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r3, lsr #16 │ │ │ │ + andlt pc, r4, fp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, ror sp │ │ │ │ + addeq r9, r4, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d048 │ │ │ │ + bl 0xfec2d018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d21, d24, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9e88 │ │ │ │ + bl 0x3f9e58 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20de88 │ │ │ │ + bl 0x20de58 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -r1 │ │ │ │ + @ instruction: 0xf77b6808 │ │ │ │ + andlt pc, r4, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsl sp │ │ │ │ + addeq r9, r4, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d0ac │ │ │ │ + bl 0xfec2d07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9eec │ │ │ │ + bl 0x3f9ebc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20deec │ │ │ │ + bl 0x20debc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004ffbf │ │ │ │ + ldrdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00849cb6 │ │ │ │ + addeq r9, r4, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d110 │ │ │ │ + bl 0xfec2d0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q10, q0, d28 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9f50 │ │ │ │ + bl 0x3f9f20 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20df50 │ │ │ │ + bl 0x20df20 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, lsl #31 │ │ │ │ + andlt pc, r4, r5, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, asr ip │ │ │ │ + addeq r9, r4, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d174 │ │ │ │ + bl 0xfec2d144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9fb4 │ │ │ │ + bl 0x3f9f84 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dfb4 │ │ │ │ + bl 0x20df84 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, asr pc @ │ │ │ │ + andlt pc, r4, r3, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, ror #23 │ │ │ │ + addeq r9, r4, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d1d8 │ │ │ │ + bl 0xfec2d1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa018 │ │ │ │ + bl 0x3f9fe8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e018 │ │ │ │ + bl 0x20dfe8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsr #30 │ │ │ │ + andlt pc, r4, r1, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsl #23 │ │ │ │ + @ instruction: 0x00849bba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d23c │ │ │ │ + bl 0xfec2d20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa07c │ │ │ │ + bl 0x3fa04c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e07c │ │ │ │ + bl 0x20e04c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr #22 │ │ │ │ + addeq r9, r4, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d2a0 │ │ │ │ + bl 0xfec2d270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa0e0 │ │ │ │ + bl 0x3fa0b0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e0e0 │ │ │ │ + bl 0x20e0b0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, asr #29 │ │ │ │ + ldrdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, asr #21 │ │ │ │ + strdeq r9, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d304 │ │ │ │ + bl 0xfec2d2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d20, d20, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa144 │ │ │ │ + bl 0x3fa114 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e144 │ │ │ │ + bl 0x20e114 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, r3, lr │ │ │ │ + andlt pc, r4, fp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, asr sl │ │ │ │ + addeq r9, r4, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d368 │ │ │ │ + bl 0xfec2d338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa1a8 │ │ │ │ + bl 0x3fa178 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e1a8 │ │ │ │ + bl 0x20e178 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, ror #28 │ │ │ │ + andlt pc, r4, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], sl │ │ │ │ + addeq r9, r4, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d3cc │ │ │ │ + bl 0xfec2d39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q9, q8, d20 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa20c │ │ │ │ + bl 0x3fa1dc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e20c │ │ │ │ + bl 0x20e1dc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsr #28 │ │ │ │ + andlt pc, r4, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, r6, r9 │ │ │ │ + addeq r9, r4, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d430 │ │ │ │ + bl 0xfec2d400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa270 │ │ │ │ + bl 0x3fa240 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e270 │ │ │ │ + bl 0x20e240 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsr r9 │ │ │ │ + addeq r9, r4, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d494 │ │ │ │ + bl 0xfec2d464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa2d4 │ │ │ │ + bl 0x3fa2a4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e2d4 │ │ │ │ + bl 0x20e2a4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, asr #27 │ │ │ │ + andlt pc, r4, r3, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, asr #17 │ │ │ │ + strdeq r9, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d4f8 │ │ │ │ + bl 0xfec2d4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa338 │ │ │ │ + bl 0x3fa308 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e338 │ │ │ │ + bl 0x20e308 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, r9, sp │ │ │ │ + @ instruction: 0xb004fdb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, ror #16 │ │ │ │ + umulleq r9, r4, sl, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d55c │ │ │ │ + bl 0xfec2d52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d21, d28, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa39c │ │ │ │ + bl 0x3fa36c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e39c │ │ │ │ + bl 0x20e36c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, ror #26 │ │ │ │ + andlt pc, r4, pc, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsl #16 │ │ │ │ + addeq r9, r4, r6, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d5c0 │ │ │ │ + bl 0xfec2d590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa400 │ │ │ │ + bl 0x3fa3d0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e400 │ │ │ │ + bl 0x20e3d0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsr sp @ │ │ │ │ + andlt pc, r4, sp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsr #15 │ │ │ │ + ldrdeq r9, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d624 │ │ │ │ + bl 0xfec2d5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa464 │ │ │ │ + bl 0x3fa434 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e464 │ │ │ │ + bl 0x20e434 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, lsl #26 │ │ │ │ + andlt pc, r4, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsr r7 │ │ │ │ + addeq r9, r4, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d688 │ │ │ │ + bl 0xfec2d658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa4c8 │ │ │ │ + bl 0x3fa498 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e4c8 │ │ │ │ + bl 0x20e498 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, r9, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], sl │ │ │ │ + addeq r9, r4, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d6ec │ │ │ │ + bl 0xfec2d6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa52c │ │ │ │ + bl 0x3fa4fc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e52c │ │ │ │ + bl 0x20e4fc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, pc, ip @ │ │ │ │ + @ instruction: 0xb004fcb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, ror r6 │ │ │ │ + addeq r9, r4, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d750 │ │ │ │ + bl 0xfec2d720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa590 │ │ │ │ + bl 0x3fa560 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e590 │ │ │ │ + bl 0x20e560 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, ror #24 │ │ │ │ + andlt pc, r4, r5, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsl r6 │ │ │ │ + addeq r9, r4, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d7b4 │ │ │ │ + bl 0xfec2d784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa5f4 │ │ │ │ + bl 0x3fa5c4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e5f4 │ │ │ │ + bl 0x20e5c4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsr ip @ │ │ │ │ + andlt pc, r4, r3, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsr #11 │ │ │ │ + ldrdeq r9, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d818 │ │ │ │ + bl 0xfec2d7e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vmla.f d19, d16, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa658 │ │ │ │ + bl 0x3fa628 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e658 │ │ │ │ + bl 0x20e628 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsl #24 │ │ │ │ + andlt pc, r4, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, asr #10 │ │ │ │ + addeq r9, r4, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d87c │ │ │ │ + bl 0xfec2d84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa6bc │ │ │ │ + bl 0x3fa68c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e6bc │ │ │ │ + bl 0x20e68c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, pc, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, ror #9 │ │ │ │ + addeq r9, r4, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d8e0 │ │ │ │ + bl 0xfec2d8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q9, q8, d16 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa720 │ │ │ │ + bl 0x3fa6f0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e720 │ │ │ │ + bl 0x20e6f0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsr #23 │ │ │ │ + @ instruction: 0xb004fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsl #9 │ │ │ │ + @ instruction: 0x008494b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d944 │ │ │ │ + bl 0xfec2d914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d16, d0, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa784 │ │ │ │ + bl 0x3fa754 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e784 │ │ │ │ + bl 0x20e754 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, ror fp @ │ │ │ │ + andlt pc, r4, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsl r4 │ │ │ │ + addeq r9, r4, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d9a8 │ │ │ │ + bl 0xfec2d978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa7e8 │ │ │ │ + bl 0x3fa7b8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e7e8 │ │ │ │ + bl 0x20e7b8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, asr #22 │ │ │ │ + andlt pc, r4, r9, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008493ba │ │ │ │ + addeq r9, r4, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da0c │ │ │ │ + bl 0xfec2d9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa84c │ │ │ │ + bl 0x3fa81c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e84c │ │ │ │ + bl 0x20e81c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsl #22 │ │ │ │ + andlt pc, r4, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr r3 │ │ │ │ + addeq r9, r4, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da70 │ │ │ │ + bl 0xfec2da40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa8b0 │ │ │ │ + bl 0x3fa880 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e8b0 │ │ │ │ + bl 0x20e880 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -sp │ │ │ │ + strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], r2 │ │ │ │ + addeq r9, r4, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dad4 │ │ │ │ + bl 0xfec2daa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa914 │ │ │ │ + bl 0x3fa8e4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e914 │ │ │ │ + bl 0x20e8e4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsr #21 │ │ │ │ + andlt pc, r4, r3, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsl #5 │ │ │ │ + @ instruction: 0x008492be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2db38 │ │ │ │ + bl 0xfec2db08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa978 │ │ │ │ + bl 0x3fa948 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e978 │ │ │ │ + bl 0x20e948 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, ror sl @ │ │ │ │ + mullt r4, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsr #4 │ │ │ │ + addeq r9, r4, sl, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2db9c │ │ │ │ + bl 0xfec2db6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d18, d16, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa9dc │ │ │ │ + bl 0x3fa9ac │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e9dc │ │ │ │ + bl 0x20e9ac │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, asr #20 │ │ │ │ + andlt pc, r4, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr #3 │ │ │ │ + strdeq r9, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc00 │ │ │ │ + bl 0xfec2dbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d19, d0, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faa40 │ │ │ │ + bl 0x3faa10 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ea40 │ │ │ │ + bl 0x20ea10 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsl sl @ │ │ │ │ + andlt pc, r4, sp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, ror #2 │ │ │ │ + umulleq r9, r4, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc64 │ │ │ │ + bl 0xfec2dc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faaa4 │ │ │ │ + bl 0x3faa74 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eaa4 │ │ │ │ + bl 0x20ea74 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, ror #19 │ │ │ │ + strdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], lr │ │ │ │ + addeq r9, r4, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dcc8 │ │ │ │ + bl 0xfec2dc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d18, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fab08 │ │ │ │ + bl 0x3faad8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eb08 │ │ │ │ + bl 0x20ead8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004f9b1 │ │ │ │ + andlt pc, r4, r9, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, sl, r0 │ │ │ │ + addeq r9, r4, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd2c │ │ │ │ + bl 0xfec2dcfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fab6c │ │ │ │ + bl 0x3fab3c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eb6c │ │ │ │ + bl 0x20eb3c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, ror r9 @ │ │ │ │ + mullt r4, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr r0 │ │ │ │ + addeq r9, r4, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd90 │ │ │ │ + bl 0xfec2dd60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q10, q12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fabd0 │ │ │ │ + bl 0x3faba0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ebd0 │ │ │ │ + bl 0x20eba0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, asr #18 │ │ │ │ + andlt pc, r4, r5, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r8, [r4], r2 │ │ │ │ + addeq r9, r4, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ddf4 │ │ │ │ + bl 0xfec2ddc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 q8, q8, d4 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fac34 │ │ │ │ + bl 0x3fac04 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ec34 │ │ │ │ + bl 0x20ec04 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsl r9 @ │ │ │ │ + andlt pc, r4, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, ror #30 │ │ │ │ + umulleq r8, r4, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2de58 │ │ │ │ + bl 0xfec2de28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fac98 │ │ │ │ + bl 0x3fac68 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ec98 │ │ │ │ + bl 0x20ec68 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, ror #17 │ │ │ │ + andlt pc, r4, r1, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, lsl #30 │ │ │ │ + addeq r8, r4, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2debc │ │ │ │ + bl 0xfec2de8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d22, d16, d0[3] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3facfc │ │ │ │ + bl 0x3faccc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ecfc │ │ │ │ + bl 0x20eccc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004f8b7 │ │ │ │ + andlt pc, r4, pc, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, lsr #29 │ │ │ │ + ldrdeq r8, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2df20 │ │ │ │ + bl 0xfec2def0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fad60 │ │ │ │ + bl 0x3fad30 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ed60 │ │ │ │ + bl 0x20ed30 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsl #17 │ │ │ │ + mullt r4, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, asr #28 │ │ │ │ + addeq r8, r4, r2, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2df84 │ │ │ │ + bl 0xfec2df54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fadc4 │ │ │ │ + bl 0x3fad94 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20edc4 │ │ │ │ + bl 0x20ed94 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, asr r8 @ │ │ │ │ + andlt pc, r4, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r8, [r4], lr │ │ │ │ + addeq r8, r4, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dfe8 │ │ │ │ + bl 0xfec2dfb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fae28 │ │ │ │ + bl 0x3fadf8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ee28 │ │ │ │ + bl 0x20edf8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, lsr #16 │ │ │ │ + andlt pc, r4, r9, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, ror sp │ │ │ │ + addeq r8, r4, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e04c │ │ │ │ + bl 0xfec2e01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fae8c │ │ │ │ + bl 0x3fae5c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ee8c │ │ │ │ + bl 0x20ee5c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, pc, ror #31 │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + andlt pc, r4, r7, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, lsl sp │ │ │ │ + addeq r8, r4, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e0b0 │ │ │ │ + bl 0xfec2e080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faef0 │ │ │ │ + bl 0x3faec0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eef0 │ │ │ │ + bl 0x20eec0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - @ instruction: 0xb004ffbd │ │ │ │ + ldrdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00848cb2 │ │ │ │ + addeq r8, r4, r2, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e114 │ │ │ │ + bl 0xfec2e0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faf54 │ │ │ │ + bl 0x3faf24 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ef54 │ │ │ │ + bl 0x20ef24 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, fp, lsl #31 │ │ │ │ + andlt pc, r4, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, asr #24 │ │ │ │ + addeq r8, r4, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e178 │ │ │ │ + bl 0xfec2e148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d21, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fafb8 │ │ │ │ + bl 0x3faf88 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20efb8 │ │ │ │ + bl 0x20ef88 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r9, asr pc @ │ │ │ │ + andlt pc, r4, r1, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, ror #23 │ │ │ │ + addeq r8, r4, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e1dc │ │ │ │ + bl 0xfec2e1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb01c │ │ │ │ + bl 0x3fafec │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f01c │ │ │ │ + bl 0x20efec │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r7, lsr #30 │ │ │ │ + andlt pc, r4, pc, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, lsl #23 │ │ │ │ + @ instruction: 0x00848bb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e240 │ │ │ │ + bl 0xfec2e210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb080 │ │ │ │ + bl 0x3fb050 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f080 │ │ │ │ + bl 0x20f050 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - strdlt pc, [r4], -r5 │ │ │ │ + andlt pc, r4, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, lsr #22 │ │ │ │ + addeq r8, r4, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e2a4 │ │ │ │ + bl 0xfec2e274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb0e4 │ │ │ │ + bl 0x3fb0b4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f0e4 │ │ │ │ + bl 0x20f0b4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r3, asr #29 │ │ │ │ + ldrdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00848abe │ │ │ │ + addeq r8, r4, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e308 │ │ │ │ + bl 0xfec2e2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb148 │ │ │ │ + bl 0x3fb118 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f148 │ │ │ │ + bl 0x20f118 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - mullt r4, r1, lr │ │ │ │ + andlt pc, r4, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, asr sl │ │ │ │ + addeq r8, r4, sl, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e36c │ │ │ │ + bl 0xfec2e33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf793460a │ │ │ │ - andlt pc, r4, r1, lsr #31 │ │ │ │ + @ instruction: 0xb004ffb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e3a4 │ │ │ │ + bl 0xfec2e374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xff84f793 │ │ │ │ + @ instruction: 0xff9cf793 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e3dc │ │ │ │ + bl 0xfec2e3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - @ instruction: 0xff68f793 │ │ │ │ + @ instruction: 0xff80f793 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ ldmib r1, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r9, lr, pc} │ │ │ │ - b 0x1171464 │ │ │ │ + b 0x1171434 │ │ │ │ @ instruction: 0xf013020c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d143 │ │ │ │ - b 0x118725c │ │ │ │ - b 0x597e60 │ │ │ │ + b 0x118722c │ │ │ │ + b 0x597e30 │ │ │ │ svclt 0x0018030c │ │ │ │ teqle r3, r0 │ │ │ │ - bcs 0x2b1284 │ │ │ │ + bcs 0x2b1254 │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf1bc2401 │ │ │ │ svclt 0x00180f00 │ │ │ │ strtmi r2, [r2], r0, lsl #8 │ │ │ │ @ instruction: 0x460cbb7c │ │ │ │ - blx 0xffe932ba │ │ │ │ + ldc2 0, cr15, [r2], {17} │ │ │ │ stmdavs r5!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf778bb8d │ │ │ │ - @ instruction: 0x4607fdbb │ │ │ │ - ldc2 7, cr15, [r8, #480]! @ 0x1e0 │ │ │ │ + @ instruction: 0x4607fdd3 │ │ │ │ + ldc2l 7, cr15, [r0, #480] @ 0x1e0 │ │ │ │ @ instruction: 0xf7784680 │ │ │ │ - stmiavs r1!, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13830 @ 0x3606 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [lr], #912 @ 0x390 │ │ │ │ + ldc2l 7, cr15, [r2], #912 @ 0x390 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [r8], #912 @ 0x390 │ │ │ │ + stc2l 7, cr15, [ip], #912 @ 0x390 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf78400db │ │ │ │ - stmdbvs r1!, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - andcs pc, r1, r7, asr sp @ │ │ │ │ + andcs pc, r1, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7788ff8 │ │ │ │ - strmi pc, [r6], -r9, lsl #27 │ │ │ │ - stc2 7, cr15, [r6, #480] @ 0x1e0 │ │ │ │ + strmi pc, [r6], -r1, lsr #27 │ │ │ │ + ldc2 7, cr15, [lr, #480] @ 0x1e0 │ │ │ │ @ instruction: 0xf7784605 │ │ │ │ - strmi pc, [r7], -r3, lsl #27 │ │ │ │ - stc2 7, cr15, [r0, #480] @ 0x1e0 │ │ │ │ + @ instruction: 0x4607fd9b │ │ │ │ + ldc2 7, cr15, [r8, #480] @ 0x1e0 │ │ │ │ @ instruction: 0xf7784681 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ stcle 3, cr0, [ip, #-12]! │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r2], #912 @ 0x390 │ │ │ │ + ldc2 7, cr15, [r6], #912 @ 0x390 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ strtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [ip], #912 @ 0x390 │ │ │ │ + ldc2 7, cr15, [r0], #912 @ 0x390 │ │ │ │ ldrtmi r6, [r9], -r3, lsr #16 │ │ │ │ - blcc 0x2e8bcc │ │ │ │ + blcc 0x2e8b9c │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0x149513c │ │ │ │ + blx 0x1a9510c │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr], {228} @ 0xe4 │ │ │ │ + stc2 7, cr15, [r2], #912 @ 0x390 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ - blcc 0x2e8be4 │ │ │ │ + blcc 0x2e8bb4 │ │ │ │ sbcseq r4, fp, r8, asr #12 │ │ │ │ - blx 0x1115158 │ │ │ │ + blx 0x1715128 │ │ │ │ strbmi r6, [r0], -r1, lsr #18 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - stc2 7, cr15, [ip, #-912] @ 0xfffffc70 │ │ │ │ + ldc2 7, cr15, [r0, #-912] @ 0xfffffc70 │ │ │ │ movwcs r6, #14625 @ 0x3921 │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r6, #-912] @ 0xfffffc70 │ │ │ │ + stc2 7, cr15, [sl, #-912] @ 0xfffffc70 │ │ │ │ ldrbmi lr, [r2], -sp, lsr #15 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs r1!, {r0, r2, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ @ instruction: 0xf7e42201 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462a4639 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0x995194 │ │ │ │ + blx 0xf95164 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - ldc2l 7, cr15, [r2], #-912 @ 0xfffffc70 │ │ │ │ + ldc2l 7, cr15, [r6], #-912 @ 0xfffffc70 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78400db │ │ │ │ - bfi pc, r5, (invalid: 20:19) @ │ │ │ │ + ldrb pc, [r3, sp, lsr #20] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e5a8 │ │ │ │ + bl 0xfec2e578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldclmi 2, cr15, [sp], {71} @ 0x47 │ │ │ │ + stcmi 2, cr15, [sp], #284 @ 0x11c │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2073d8 │ │ │ │ + blls 0x2073a8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8], {143} @ 0x8f │ │ │ │ + stc2 7, cr15, [r0], #572 @ 0x23c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e5e8 │ │ │ │ + bl 0xfec2e5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcpl 2, cr15, [r1], #-284 @ 0xfffffee4 │ │ │ │ + stcpl 2, cr15, [r1], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207418 │ │ │ │ + blls 0x2073e8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r8], #-572 @ 0xfffffdc4 │ │ │ │ + stc2 7, cr15, [r0], {143} @ 0x8f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e628 │ │ │ │ + bl 0xfec2e5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stcpl 2, cr15, [r5], {71} @ 0x47 │ │ │ │ + mrrcpl 2, 4, pc, r5, cr7 @ │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207458 │ │ │ │ + blls 0x207428 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 8, pc, r8, cr15 @ │ │ │ │ + stc2l 7, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e668 │ │ │ │ + bl 0xfec2e638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldclpl 2, cr15, [r9], {71} @ 0x47 │ │ │ │ + stcpl 2, cr15, [r9], #284 @ 0x11c │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207498 │ │ │ │ + blls 0x207468 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8], #-572 @ 0xfffffdc4 │ │ │ │ + mcrr2 7, 8, pc, r0, cr15 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e6a8 │ │ │ │ + bl 0xfec2e678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stcvs 2, cr15, [sp], #-284 @ 0xfffffee4 │ │ │ │ + ldclpl 2, cr15, [sp], #284 @ 0x11c │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2074d8 │ │ │ │ + blls 0x2074a8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8], {143} @ 0x8f │ │ │ │ + stc2 7, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e6e8 │ │ │ │ + bl 0xfec2e6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db4b0 │ │ │ │ + blmi 0x4db480 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x19a75c │ │ │ │ + bl 0x19a72c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, fp, asr #24 │ │ │ │ + andlt pc, r3, r3, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, lr, ror r6 │ │ │ │ + addeq r8, r4, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e73c │ │ │ │ + bl 0xfec2e70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db504 │ │ │ │ + blmi 0x4db4d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x19a7b0 │ │ │ │ + bl 0x19a780 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r1, lsr #24 │ │ │ │ + andlt pc, r3, r9, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, sl, lsr #12 │ │ │ │ + addeq r8, r4, sl, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e790 │ │ │ │ + bl 0xfec2e760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db558 │ │ │ │ + blmi 0x4db528 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x19a804 │ │ │ │ + bl 0x19a7d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, pc, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r4], r6 │ │ │ │ + addeq r8, r4, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e7e4 │ │ │ │ + bl 0xfec2e7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db5ac │ │ │ │ + blmi 0x4db57c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x19a858 │ │ │ │ + bl 0x19a828 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, sp, asr #23 │ │ │ │ + andlt pc, r3, r5, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, r2, lsl #11 │ │ │ │ + @ instruction: 0x008485b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e838 │ │ │ │ + bl 0xfec2e808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db600 │ │ │ │ + blmi 0x4db5d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x19a8ac │ │ │ │ + bl 0x19a87c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r3, lsr #23 │ │ │ │ + @ instruction: 0xb003fbbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, lr, lsr #10 │ │ │ │ + addeq r8, r4, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e88c │ │ │ │ + bl 0xfec2e85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b654 │ │ │ │ + blmi 0x55b624 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnpl pc, r5, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1e954ae │ │ │ │ + blx 0xfe49547e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r4], sl │ │ │ │ + addeq r8, r4, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e8e8 │ │ │ │ + bl 0xfec2e8b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b6b0 │ │ │ │ + blmi 0x55b680 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvc pc, r5, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x131550a │ │ │ │ + blx 0x19154da │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, lr, ror r4 │ │ │ │ + addeq r8, r4, lr, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e944 │ │ │ │ + bl 0xfec2e914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b70c │ │ │ │ + blmi 0x55b6dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmpppl ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x795566 │ │ │ │ + blx 0xd95536 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r2, lsr #8 │ │ │ │ + addeq r8, r4, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e9a0 │ │ │ │ + bl 0xfec2e970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b768 │ │ │ │ + blmi 0x55b738 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ msrvc (UNDEF: 108), r5 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xffc155c0 │ │ │ │ + blx 0x215592 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r6, asr #7 │ │ │ │ + strdeq r8, [r4], r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ stcvs 1, cr11, [r4, #-944] @ 0xfffffc50 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi r3, #36, 16 @ 0x240000 │ │ │ │ streq pc, [lr], #-20 @ 0xffffffec │ │ │ │ ldrbeq sp, [sl], r1, lsl #2 │ │ │ │ stmvs ip, {r0, r1, r4, sl, ip, lr, pc} │ │ │ │ svclt 0x0018401c │ │ │ │ mrsle r2, (UNDEF: 7) │ │ │ │ - blcs 0x1b1b5c │ │ │ │ + blcs 0x1b1b2c │ │ │ │ strmi sp, [sp], -fp │ │ │ │ - @ instruction: 0xf914f011 │ │ │ │ + @ instruction: 0xf930f011 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77887f0 │ │ │ │ - @ instruction: 0x4607fa97 │ │ │ │ - blx 0xfe615644 │ │ │ │ + strmi pc, [r7], -pc, lsr #21 │ │ │ │ + blx 0xfec15614 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ movwcs r8, #159 @ 0x9f │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ umaal r4, r2, sl, r6 │ │ │ │ - blx 0xfe31565c │ │ │ │ + blx 0xfe91562c │ │ │ │ @ instruction: 0xf7784680 │ │ │ │ - andcs pc, r8, #544768 @ 0x85000 │ │ │ │ + andcs pc, r8, #643072 @ 0x9d000 │ │ │ │ ldrtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0xf04ffd25 │ │ │ │ + @ instruction: 0xf04ffd3d │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0xf04ffebb │ │ │ │ + @ instruction: 0xf04ffed3 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x464afeb5 │ │ │ │ + strbmi pc, [sl], -sp, asr #29 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2 7, cr15, [r6], {125} @ 0x7d │ │ │ │ + ldc2 7, cr15, [lr], {125} @ 0x7d │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf77d4630 │ │ │ │ - @ instruction: 0xf04ffe6d │ │ │ │ + @ instruction: 0xf04ffe85 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf77d4630 │ │ │ │ - @ instruction: 0xf04ffea5 │ │ │ │ + @ instruction: 0xf04ffebd │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x4631fe9f │ │ │ │ + @ instruction: 0x4631feb7 │ │ │ │ @ instruction: 0x464a4630 │ │ │ │ - blx 0xffd156d2 │ │ │ │ + stc2 7, cr15, [r8], {125} @ 0x7d │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x1b956d8 │ │ │ │ + blx 0xfe1956a8 │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x115880 │ │ │ │ + blx 0x215850 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs sl!, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf95ef7e4 │ │ │ │ + @ instruction: 0xf962f7e4 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf958f7e4 │ │ │ │ - blcs 0xf1cd4 │ │ │ │ + @ instruction: 0xf95cf7e4 │ │ │ │ + blcs 0xf1ca4 │ │ │ │ @ instruction: 0xf778d0a6 │ │ │ │ - strmi pc, [r1], pc, lsr #20 │ │ │ │ - blx 0xc15714 │ │ │ │ + strmi pc, [r1], r7, asr #20 │ │ │ │ + blx 0x12156e4 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0x46482210 │ │ │ │ - stc2l 7, cr15, [ip], {125} @ 0x7d │ │ │ │ + stc2l 7, cr15, [r4], #500 @ 0x1f4 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - mcr2 7, 3, pc, cr2, cr13, {3} @ │ │ │ │ + mrc2 7, 3, pc, cr10, cr13, {3} │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x4631fbb3 │ │ │ │ + ldrtmi pc, [r1], -fp, asr #23 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - mrc2 7, 0, pc, cr10, cr13, {3} │ │ │ │ + mrc2 7, 1, pc, cr2, cr13, {3} │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0x4631fe53 │ │ │ │ + ldrtmi pc, [r1], -fp, ror #28 @ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - blx 0xfea1576a │ │ │ │ + blx 0xff01573a │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x895770 │ │ │ │ + blx 0xe95740 │ │ │ │ stmdavs r9!, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf928f7e4 │ │ │ │ + @ instruction: 0xf92cf7e4 │ │ │ │ stmdavs r9!, {r1, r5, r6, sl, fp, ip} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e44690 │ │ │ │ - strtmi pc, [r2], -r1, lsr #18 │ │ │ │ + strtmi pc, [r2], -r5, lsr #18 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf9a8f7e4 │ │ │ │ + @ instruction: 0xf9acf7e4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf9a2f7e4 │ │ │ │ + @ instruction: 0xf9a6f7e4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff8683f0 │ │ │ │ + blle 0xff8683c0 │ │ │ │ svclt 0x0000e73b │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ eorsle r6, r0, r0, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ebd8 │ │ │ │ + bl 0xfec2eba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, r2, r7, ip, sp, pc} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdbvs fp, {r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andsmi sp, r3, #9 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ @@ -204197,1198 +204184,1198 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bd70 │ │ │ │ mvnsle r0, r0, lsl ip │ │ │ │ tstlt fp, fp, asr #18 │ │ │ │ strbteq r6, [r4], ip, asr #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ @ instruction: 0xf0119105 │ │ │ │ - blls 0x255aa8 │ │ │ │ + blls 0x255ae8 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bd70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andne lr, r4, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf8a4f7e4 │ │ │ │ + @ instruction: 0xf8a8f7e4 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e42001 │ │ │ │ - blls 0x255cd0 │ │ │ │ + blls 0x255cb0 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdacc r0, {r0, r3, r4, r7, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf892f7e4 │ │ │ │ + @ instruction: 0xf896f7e4 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strmi r4, [r2], -r0, lsl #8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x3c00e9d3 │ │ │ │ orreq lr, ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf6469302 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6462396 │ │ │ │ - vqdmulh.s d23, d0, d1[7] │ │ │ │ + vmvn.i32 d23, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ ldmdavs fp, {r2, r3, lr, pc} │ │ │ │ - blx 0x18158e0 │ │ │ │ + blx 0x1e158b0 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ecb0 │ │ │ │ + bl 0xfec2ec80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45ba78 │ │ │ │ + bmi 0x45ba48 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ @ instruction: 0xf2c07cf8 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf93ef779 │ │ │ │ + @ instruction: 0xf956f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, lr, lsr #1 │ │ │ │ + ldrdeq r8, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ecfc │ │ │ │ + bl 0xfec2eccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bac4 │ │ │ │ + bmi 0x45ba94 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf918f779 │ │ │ │ + @ instruction: 0xf930f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r2, rrx │ │ │ │ + umulleq r8, r4, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed48 │ │ │ │ + bl 0xfec2ed18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bb10 │ │ │ │ + bmi 0x45bae0 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f2f779 │ │ │ │ + @ instruction: 0xf90af779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r6, lsl r0 │ │ │ │ + addeq r8, r4, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed94 │ │ │ │ + bl 0xfec2ed64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bb5c │ │ │ │ + bmi 0x45bb2c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8ccf779 │ │ │ │ + @ instruction: 0xf8e4f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr #31 │ │ │ │ + strdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ede0 │ │ │ │ + bl 0xfec2edb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bba8 │ │ │ │ + bmi 0x45bb78 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a6f779 │ │ │ │ + @ instruction: 0xf8bef779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror pc │ │ │ │ + addeq r7, r4, lr, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee2c │ │ │ │ + bl 0xfec2edfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bbf4 │ │ │ │ + bmi 0x45bbc4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf880f779 │ │ │ │ + @ instruction: 0xf898f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r2, lsr pc │ │ │ │ + addeq r7, r4, r2, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee78 │ │ │ │ + bl 0xfec2ee48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc40 │ │ │ │ + bmi 0x45bc10 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf85af779 │ │ │ │ + @ instruction: 0xf872f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r6, ror #29 │ │ │ │ + addeq r7, r4, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2eec4 │ │ │ │ + bl 0xfec2ee94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc8c │ │ │ │ + bmi 0x45bc5c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d22, d0, d0[7] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf834f779 │ │ │ │ + @ instruction: 0xf84cf779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, sl, lr │ │ │ │ + addeq r7, r4, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ef10 │ │ │ │ + bl 0xfec2eee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bcd8 │ │ │ │ + bmi 0x45bca8 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ @ instruction: 0xf2c06cf0 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf80ef779 │ │ │ │ + @ instruction: 0xf826f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #28 │ │ │ │ + addeq r7, r4, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ef5c │ │ │ │ + bl 0xfec2ef2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bd24 │ │ │ │ + bmi 0x45bcf4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe8f778 │ │ │ │ + @ instruction: 0xf800f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r2, lsl #28 │ │ │ │ + addeq r7, r4, r2, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2efa8 │ │ │ │ + bl 0xfec2ef78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bd70 │ │ │ │ + blmi 0x49bd40 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fdcc │ │ │ │ + bl 0x48fd9c │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ - bl 0x458420 │ │ │ │ - bl 0x45add8 │ │ │ │ + bl 0x4583f0 │ │ │ │ + bl 0x45ada8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffc0f778 │ │ │ │ + @ instruction: 0xffd8f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00847dbe │ │ │ │ + addeq r7, r4, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2eff8 │ │ │ │ + bl 0xfec2efc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bdc0 │ │ │ │ + blmi 0x49bd90 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fe1c │ │ │ │ + bl 0x48fdec │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x458470 │ │ │ │ - bl 0x45ae28 │ │ │ │ + bl 0x458440 │ │ │ │ + bl 0x45adf8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff98f778 │ │ │ │ + @ instruction: 0xffb0f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #26 │ │ │ │ + umulleq r7, r4, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f048 │ │ │ │ + bl 0xfec2f018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49be10 │ │ │ │ + blmi 0x49bde0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fe6c │ │ │ │ + bl 0x48fe3c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ - bl 0x4584c0 │ │ │ │ - bl 0x45ae78 │ │ │ │ + bl 0x458490 │ │ │ │ + bl 0x45ae48 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff70f778 │ │ │ │ + @ instruction: 0xff88f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl sp │ │ │ │ + addeq r7, r4, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f098 │ │ │ │ + bl 0xfec2f068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49be60 │ │ │ │ + blmi 0x49be30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48febc │ │ │ │ + bl 0x48fe8c │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x458510 │ │ │ │ - bl 0x45aec8 │ │ │ │ + bl 0x4584e0 │ │ │ │ + bl 0x45ae98 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff48f778 │ │ │ │ + @ instruction: 0xff60f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #25 │ │ │ │ + strdeq r7, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f0e8 │ │ │ │ + bl 0xfec2f0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49beb0 │ │ │ │ + blmi 0x49be80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ff0c │ │ │ │ + bl 0x48fedc │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x458560 │ │ │ │ - bl 0x45af18 │ │ │ │ + bl 0x458530 │ │ │ │ + bl 0x45aee8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff20f778 │ │ │ │ + @ instruction: 0xff38f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror ip │ │ │ │ + addeq r7, r4, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f138 │ │ │ │ + bl 0xfec2f108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bf00 │ │ │ │ + blmi 0x49bed0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ff5c │ │ │ │ + bl 0x48ff2c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ - bl 0x4585b0 │ │ │ │ - bl 0x45af68 │ │ │ │ + bl 0x458580 │ │ │ │ + bl 0x45af38 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 7, pc, cr8, cr8, {3} │ │ │ │ + @ instruction: 0xff10f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #24 │ │ │ │ + addeq r7, r4, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f188 │ │ │ │ + bl 0xfec2f158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bf50 │ │ │ │ + blmi 0x49bf20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ffac │ │ │ │ + bl 0x48ff7c │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x458600 │ │ │ │ - bl 0x45afb8 │ │ │ │ + bl 0x4585d0 │ │ │ │ + bl 0x45af88 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 6, pc, cr0, cr8, {3} │ │ │ │ + mcr2 7, 7, pc, cr8, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f1d8 │ │ │ │ + bl 0xfec2f1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bfa0 │ │ │ │ + blmi 0x49bf70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fffc │ │ │ │ + bl 0x48ffcc │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ - bl 0x458650 │ │ │ │ - bl 0x45b008 │ │ │ │ + bl 0x458620 │ │ │ │ + bl 0x45afd8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 5, pc, cr8, cr8, {3} @ │ │ │ │ + mcr2 7, 6, pc, cr0, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #23 │ │ │ │ + @ instruction: 0x00847bbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f228 │ │ │ │ + bl 0xfec2f1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bff0 │ │ │ │ + blmi 0x49bfc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49004c │ │ │ │ + bl 0x49001c │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ - bl 0x4586a0 │ │ │ │ - bl 0x45b058 │ │ │ │ + bl 0x458670 │ │ │ │ + bl 0x45b028 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 4, pc, cr0, cr8, {3} @ │ │ │ │ + mrc2 7, 4, pc, cr8, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr fp │ │ │ │ + addeq r7, r4, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f278 │ │ │ │ + bl 0xfec2f248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c040 │ │ │ │ + blmi 0x51c010 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ - bl 0x1586fc │ │ │ │ + bl 0x1586cc │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r5, asr lr @ │ │ │ │ + andlt pc, r3, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r6, ror #21 │ │ │ │ + addeq r7, r4, r6, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f2d0 │ │ │ │ + bl 0xfec2f2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c098 │ │ │ │ + blmi 0x51c068 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ - bl 0x158754 │ │ │ │ + bl 0x158724 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r9, lsr #28 │ │ │ │ + andlt pc, r3, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, lr, lsl #21 │ │ │ │ + @ instruction: 0x00847abe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f328 │ │ │ │ + bl 0xfec2f2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c0f0 │ │ │ │ + blmi 0x51c0c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ - bl 0x1587ac │ │ │ │ + bl 0x15877c │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r6, lsr sl │ │ │ │ + addeq r7, r4, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f380 │ │ │ │ + bl 0xfec2f350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c148 │ │ │ │ + blmi 0x51c118 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ - bl 0x158804 │ │ │ │ + bl 0x1587d4 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f3d8 │ │ │ │ + bl 0xfec2f3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c1a0 │ │ │ │ + blmi 0x51c170 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x15885c │ │ │ │ + bl 0x15882c │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r5, lsr #27 │ │ │ │ + @ instruction: 0xb003fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r6, lsl #19 │ │ │ │ + @ instruction: 0x008479b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f430 │ │ │ │ + bl 0xfec2f400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c1f8 │ │ │ │ + blmi 0x51c1c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ - bl 0x1588b4 │ │ │ │ + bl 0x158884 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r9, ror sp @ │ │ │ │ + mullt r3, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, lr, lsr #18 │ │ │ │ + addeq r7, r4, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f488 │ │ │ │ + bl 0xfec2f458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c250 │ │ │ │ + blmi 0x49c220 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4902ac │ │ │ │ + bl 0x49027c │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ - bl 0x458900 │ │ │ │ - bl 0x45b2b8 │ │ │ │ + bl 0x4588d0 │ │ │ │ + bl 0x45b288 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r0, #-480] @ 0xfffffe20 │ │ │ │ + stc2l 7, cr15, [r8, #-480]! @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f4d8 │ │ │ │ + bl 0xfec2f4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c2a0 │ │ │ │ + blmi 0x49c270 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4902fc │ │ │ │ + bl 0x4902cc │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ - bl 0x458950 │ │ │ │ - bl 0x45b308 │ │ │ │ + bl 0x458920 │ │ │ │ + bl 0x45b2d8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8, #-480]! @ 0xfffffe20 │ │ │ │ + stc2l 7, cr15, [r0, #-480] @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #17 │ │ │ │ + @ instruction: 0x008478be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f528 │ │ │ │ + bl 0xfec2f4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c2f0 │ │ │ │ + blmi 0x49c2c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49034c │ │ │ │ + bl 0x49031c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x4589a0 │ │ │ │ - bl 0x45b358 │ │ │ │ + bl 0x458970 │ │ │ │ + bl 0x45b328 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0, #-480] @ 0xfffffe20 │ │ │ │ + ldc2 7, cr15, [r8, #-480] @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr r8 │ │ │ │ + addeq r7, r4, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f578 │ │ │ │ + bl 0xfec2f548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c340 │ │ │ │ + blmi 0x49c310 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49039c │ │ │ │ + bl 0x49036c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x4589f0 │ │ │ │ - bl 0x45b3a8 │ │ │ │ + bl 0x4589c0 │ │ │ │ + bl 0x45b378 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r8], {120} @ 0x78 │ │ │ │ + ldc2l 7, cr15, [r0], #480 @ 0x1e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #15 │ │ │ │ + addeq r7, r4, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f5c8 │ │ │ │ + bl 0xfec2f598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c390 │ │ │ │ + blmi 0x49c360 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4903ec │ │ │ │ + bl 0x4903bc │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vaddw.s8 q11, q8, d20 │ │ │ │ - bl 0x458a40 │ │ │ │ - bl 0x45b3f8 │ │ │ │ + bl 0x458a10 │ │ │ │ + bl 0x45b3c8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r0], #480 @ 0x1e0 │ │ │ │ + stc2l 7, cr15, [r8], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, lr, r7 │ │ │ │ + addeq r7, r4, lr, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f618 │ │ │ │ + bl 0xfec2f5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c3e0 │ │ │ │ + blmi 0x49c3b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49043c │ │ │ │ + bl 0x49040c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ - bl 0x458a90 │ │ │ │ - bl 0x45b448 │ │ │ │ + bl 0x458a60 │ │ │ │ + bl 0x45b418 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8], {120} @ 0x78 │ │ │ │ + stc2 7, cr15, [r0], #480 @ 0x1e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #14 │ │ │ │ + addeq r7, r4, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f668 │ │ │ │ + bl 0xfec2f638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c430 │ │ │ │ + blmi 0x49c400 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49048c │ │ │ │ + bl 0x49045c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ - bl 0x458ae0 │ │ │ │ - bl 0x45b498 │ │ │ │ + bl 0x458ab0 │ │ │ │ + bl 0x45b468 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r0], #-480 @ 0xfffffe20 │ │ │ │ + ldc2l 7, cr15, [r8], #-480 @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f6b8 │ │ │ │ + bl 0xfec2f688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c480 │ │ │ │ + blmi 0x49c450 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4904dc │ │ │ │ + bl 0x4904ac │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458b30 │ │ │ │ - bl 0x45b4e8 │ │ │ │ + bl 0x458b00 │ │ │ │ + bl 0x45b4b8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r8], #-480 @ 0xfffffe20 │ │ │ │ + mrrc2 7, 7, pc, r0, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #13 │ │ │ │ + ldrdeq r7, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f708 │ │ │ │ + bl 0xfec2f6d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c4d0 │ │ │ │ + blmi 0x49c4a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49052c │ │ │ │ + bl 0x4904fc │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ - bl 0x458b80 │ │ │ │ - bl 0x45b538 │ │ │ │ + bl 0x458b50 │ │ │ │ + bl 0x45b508 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r0], {120} @ 0x78 │ │ │ │ + stc2 7, cr15, [r8], #-480 @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr r6 │ │ │ │ + addeq r7, r4, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f758 │ │ │ │ + bl 0xfec2f728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c520 │ │ │ │ + blmi 0x49c4f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49057c │ │ │ │ + bl 0x49054c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ - bl 0x458bd0 │ │ │ │ - bl 0x45b588 │ │ │ │ + bl 0x458ba0 │ │ │ │ + bl 0x45b558 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffb1636e │ │ │ │ + stc2 7, cr15, [r0], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #12 │ │ │ │ + addeq r7, r4, lr, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f7a8 │ │ │ │ + bl 0xfec2f778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c570 │ │ │ │ + blmi 0x49c540 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4905cc │ │ │ │ + bl 0x49059c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x458c20 │ │ │ │ - bl 0x45b5d8 │ │ │ │ + bl 0x458bf0 │ │ │ │ + bl 0x45b5a8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff1163be │ │ │ │ + blx 0xff71638e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008475be │ │ │ │ + addeq r7, r4, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f7f8 │ │ │ │ + bl 0xfec2f7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c5c0 │ │ │ │ + blmi 0x49c590 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49061c │ │ │ │ + bl 0x4905ec │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ - bl 0x458c70 │ │ │ │ - bl 0x45b628 │ │ │ │ + bl 0x458c40 │ │ │ │ + bl 0x45b5f8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71640e │ │ │ │ + blx 0xfed163de │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #10 │ │ │ │ + umulleq r7, r4, lr, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f848 │ │ │ │ + bl 0xfec2f818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c610 │ │ │ │ + blmi 0x49c5e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49066c │ │ │ │ + bl 0x49063c │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ - bl 0x458cc0 │ │ │ │ - bl 0x45b678 │ │ │ │ + bl 0x458c90 │ │ │ │ + bl 0x45b648 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1d1645e │ │ │ │ + blx 0xfe31642e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl r5 │ │ │ │ + addeq r7, r4, lr, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f898 │ │ │ │ + bl 0xfec2f868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c660 │ │ │ │ + blmi 0x49c630 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4906bc │ │ │ │ + bl 0x49068c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458d10 │ │ │ │ - bl 0x45b6c8 │ │ │ │ + bl 0x458ce0 │ │ │ │ + bl 0x45b698 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x13164ae │ │ │ │ + blx 0x191647e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #9 │ │ │ │ + strdeq r7, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f8e8 │ │ │ │ + bl 0xfec2f8b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c6b0 │ │ │ │ + blmi 0x49c680 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49070c │ │ │ │ + bl 0x4906dc │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vmla.f d19, d0, d0[0] │ │ │ │ - bl 0x458d60 │ │ │ │ - bl 0x45b718 │ │ │ │ + bl 0x458d30 │ │ │ │ + bl 0x45b6e8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x9164fe │ │ │ │ + blx 0xf164ce │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror r4 │ │ │ │ + addeq r7, r4, lr, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f938 │ │ │ │ + bl 0xfec2f908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c700 │ │ │ │ + blmi 0x49c6d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49075c │ │ │ │ + bl 0x49072c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ - bl 0x458db0 │ │ │ │ - bl 0x45b768 │ │ │ │ + bl 0x458d80 │ │ │ │ + bl 0x45b738 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfff1654c │ │ │ │ + blx 0x51651e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #8 │ │ │ │ + addeq r7, r4, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f988 │ │ │ │ + bl 0xfec2f958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c750 │ │ │ │ + blmi 0x49c720 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4907ac │ │ │ │ + bl 0x49077c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ - bl 0x458e00 │ │ │ │ - bl 0x45b7b8 │ │ │ │ + bl 0x458dd0 │ │ │ │ + bl 0x45b788 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff51659c │ │ │ │ + blx 0xffb1656c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + addeq r7, r4, lr, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f9d8 │ │ │ │ + bl 0xfec2f9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c7a0 │ │ │ │ + blmi 0x49c770 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4907fc │ │ │ │ + bl 0x4907cc │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x458e50 │ │ │ │ - bl 0x45b808 │ │ │ │ + bl 0x458e20 │ │ │ │ + bl 0x45b7d8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfeb165ec │ │ │ │ + blx 0xff1165bc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #7 │ │ │ │ + @ instruction: 0x008473be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fa28 │ │ │ │ + bl 0xfec2f9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c7f0 │ │ │ │ + blmi 0x49c7c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49084c │ │ │ │ + bl 0x49081c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ - bl 0x458ea0 │ │ │ │ - bl 0x45b858 │ │ │ │ + bl 0x458e70 │ │ │ │ + bl 0x45b828 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe11663c │ │ │ │ + blx 0xfe71660c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr r3 │ │ │ │ + addeq r7, r4, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fa78 │ │ │ │ + bl 0xfec2fa48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c840 │ │ │ │ + blmi 0x49c810 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49089c │ │ │ │ + bl 0x49086c │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - bl 0x458ef0 │ │ │ │ - bl 0x45b8a8 │ │ │ │ + bl 0x458ec0 │ │ │ │ + bl 0x45b878 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x171668c │ │ │ │ + blx 0x1d1665c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #5 │ │ │ │ + addeq r7, r4, lr, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fac8 │ │ │ │ + bl 0xfec2fa98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c890 │ │ │ │ + blmi 0x49c860 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4908ec │ │ │ │ + bl 0x4908bc │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ - bl 0x458f40 │ │ │ │ - bl 0x45b8f8 │ │ │ │ + bl 0x458f10 │ │ │ │ + bl 0x45b8c8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xd166dc │ │ │ │ + blx 0x13166ac │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, lr, r2 │ │ │ │ + addeq r7, r4, lr, asr #5 │ │ │ │ @ instruction: 0xf7824611 │ │ │ │ - svclt 0x0000bcc5 │ │ │ │ + svclt 0x0000bcdd │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ @ instruction: 0xf645cf70 │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x40893c │ │ │ │ - bl 0x3d953c │ │ │ │ + bl 0x40890c │ │ │ │ + bl 0x3d950c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldmiblt sl!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r4, lr, asr #4 │ │ │ │ + blt 0x5966ec │ │ │ │ + addeq r7, r4, lr, ror r2 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ @ instruction: 0xf645cf70 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x408964 │ │ │ │ - bl 0x3d9564 │ │ │ │ + bl 0x408934 │ │ │ │ + bl 0x3d9534 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stmiblt r6!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r4, r6, lsr #4 │ │ │ │ + ldmiblt lr!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r4, r6, asr r2 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354730 │ │ │ │ + blmi 0x354700 │ │ │ │ stccc 2, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ + bl 0x216ac8 │ │ │ │ + strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ + @ instruction: 0xf8dc4661 │ │ │ │ + @ instruction: 0xf7780000 │ │ │ │ + svclt 0x0000b9e7 │ │ │ │ + addeq r7, r4, ip, lsr #4 │ │ │ │ + cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ + blmi 0x354730 │ │ │ │ + ldcmi 2, cr15, [r4], {69} @ 0x45 │ │ │ │ + ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + andcs pc, r3, lr, asr r8 @ │ │ │ │ bl 0x216af8 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ svclt 0x0000b9cf │ │ │ │ strdeq r7, [r4], ip │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ blmi 0x354760 │ │ │ │ - ldcmi 2, cr15, [r4], {69} @ 0x45 │ │ │ │ + stccs 2, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ bl 0x216b28 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ svclt 0x0000b9b7 │ │ │ │ addeq r7, r4, ip, asr #3 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ blmi 0x354790 │ │ │ │ - stccs 2, cr15, [r8], {69} @ 0x45 │ │ │ │ + ldccc 2, cr15, [r0], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ bl 0x216b58 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ svclt 0x0000b99f │ │ │ │ umulleq r7, r4, ip, r1 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ blmi 0x3547c0 │ │ │ │ - ldccc 2, cr15, [r0], {69} @ 0x45 │ │ │ │ + stcpl 2, cr15, [r0], #276 @ 0x114 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ bl 0x216b88 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ svclt 0x0000b987 │ │ │ │ addeq r7, r4, ip, ror #2 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ blmi 0x3547f0 │ │ │ │ - stcpl 2, cr15, [r0], #276 @ 0x114 │ │ │ │ + stcvs 2, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ bl 0x216bb8 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ svclt 0x0000b96f │ │ │ │ addeq r7, r4, ip, lsr r1 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ blmi 0x354820 │ │ │ │ - stcvs 2, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ + ldcmi 2, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ bl 0x216be8 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ svclt 0x0000b957 │ │ │ │ addeq r7, r4, ip, lsl #2 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ blmi 0x354850 │ │ │ │ - ldcmi 2, cr15, [r8], {69} @ 0x45 │ │ │ │ + ldcpl 2, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ bl 0x216c18 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ svclt 0x0000b93f │ │ │ │ ldrdeq r7, [r4], ip │ │ │ │ - cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354880 │ │ │ │ - ldcpl 2, cr15, [ip], {69} @ 0x45 │ │ │ │ - ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216c48 │ │ │ │ - strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ - @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b927 │ │ │ │ - addeq r7, r4, ip, lsr #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs ip, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ stmiavs ip, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #2 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0x4691461f │ │ │ │ andcs fp, r0, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460c83f8 │ │ │ │ - @ instruction: 0xff88f00f │ │ │ │ + @ instruction: 0xffa4f00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77783f8 │ │ │ │ - strmi pc, [r6], -r5, asr #18 │ │ │ │ - @ instruction: 0xf90ef777 │ │ │ │ + @ instruction: 0x4606f95d │ │ │ │ + @ instruction: 0xf926f777 │ │ │ │ @ instruction: 0xf7774605 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9856 @ 0x2680 │ │ │ │ strbmi r4, [sl], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf828f7e3 │ │ │ │ + @ instruction: 0xf82cf7e3 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r0], -r1, ror #16 │ │ │ │ - @ instruction: 0xf822f7e3 │ │ │ │ + @ instruction: 0xf826f7e3 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47b8463d │ │ │ │ strcs r6, [r8, -r2, ror #17] │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf77f17d3 │ │ │ │ - @ instruction: 0x464afeff │ │ │ │ + @ instruction: 0x464aff17 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e34630 │ │ │ │ - @ instruction: 0x4641f8db │ │ │ │ + @ instruction: 0x4641f8df │ │ │ │ @ instruction: 0x47a84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x2aa484 │ │ │ │ + blx 0x2aa454 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - mcr2 7, 7, pc, cr14, cr15, {3} @ │ │ │ │ + @ instruction: 0xff06f77f │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf8caf7e3 │ │ │ │ + @ instruction: 0xf8cef7e3 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fde4 │ │ │ │ + bl 0xfec2fdb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7772100 │ │ │ │ - strmi pc, [r4], -fp, asr #17 │ │ │ │ - @ instruction: 0xf8c8f777 │ │ │ │ + strmi pc, [r4], -r3, ror #17 │ │ │ │ + @ instruction: 0xf8e0f777 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf77e4620 │ │ │ │ - strtmi pc, [sl], -r5, asr #22 │ │ │ │ + @ instruction: 0x462afb5d │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834070 │ │ │ │ - svclt 0x0000bf03 │ │ │ │ + svclt 0x0000bf1b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fe24 │ │ │ │ + bl 0xfec2fdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7772100 │ │ │ │ - strmi pc, [r4], -fp, lsr #17 │ │ │ │ - @ instruction: 0xf8a8f777 │ │ │ │ + strmi pc, [r4], -r3, asr #17 │ │ │ │ + @ instruction: 0xf8c0f777 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf77e4620 │ │ │ │ - strtmi pc, [sl], -r5, lsr #21 │ │ │ │ + @ instruction: 0x462afabd │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834070 │ │ │ │ - svclt 0x0000bee3 │ │ │ │ + svclt 0x0000befb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fe64 │ │ │ │ + bl 0xfec2fe34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strmi r4, [r8], -r0, lsl #4 │ │ │ │ mrsls r2, SP_irq │ │ │ │ - stc2l 7, cr15, [r0, #-508]! @ 0xfffffe04 │ │ │ │ + ldc2l 7, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834010 │ │ │ │ - svclt 0x0000be3f │ │ │ │ + svclt 0x0000be57 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf7902003 │ │ │ │ - svclt 0x0000bbfb │ │ │ │ + svclt 0x0000bc13 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ cmnlt r3, r0, lsl #6 │ │ │ │ @@ -205401,768 +205388,768 @@ │ │ │ │ svceq 0x0001f01e │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46908ff8 │ │ │ │ @ instruction: 0xf00f460f │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmdbvs r8!, {r0, r7, pc} │ │ │ │ svclt 0x00cc2801 │ │ │ │ @ instruction: 0xf0444622 │ │ │ │ - bcs 0xd9508 │ │ │ │ + bcs 0xd94d8 │ │ │ │ andcs sp, r8, #123 @ 0x7b │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd8e48 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd8e18 │ │ │ │ andcc r4, r1, r2, lsl #1 │ │ │ │ strbeq pc, [r0], #-450 @ 0xfffffe3e @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1c21ad3 │ │ │ │ - blx 0x3d95a0 │ │ │ │ - blx 0xc1855c │ │ │ │ - blx 0xc15138 │ │ │ │ - b 0x1155534 │ │ │ │ - blx 0xbd9168 │ │ │ │ + blx 0x3d9570 │ │ │ │ + blx 0xc1852c │ │ │ │ + blx 0xc15108 │ │ │ │ + b 0x1155504 │ │ │ │ + blx 0xbd9138 │ │ │ │ tstpmi r1, #4, 24 @ p-variant is OBSOLETE @ 0x400 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x3e90a0 │ │ │ │ + blx 0x3e9070 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0xf78e430a │ │ │ │ - pkhbtmi pc, r2, r5, lsl #20 @ │ │ │ │ + strmi pc, [r2], sp, lsr #20 │ │ │ │ @ instruction: 0xf777468b │ │ │ │ - @ instruction: 0x4605f819 │ │ │ │ - @ instruction: 0xf816f777 │ │ │ │ + @ instruction: 0x4605f831 │ │ │ │ + @ instruction: 0xf82ef777 │ │ │ │ @ instruction: 0x46066839 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff32f7e2 │ │ │ │ + @ instruction: 0xff36f7e2 │ │ │ │ ldmdavs r9!, {r0, r9, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xff2cf7e2 │ │ │ │ - @ instruction: 0xf83af777 │ │ │ │ + @ instruction: 0xff30f7e2 │ │ │ │ + @ instruction: 0xf852f777 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ ldmvs sl!, {r6, r7, r8, r9, sl, lr}^ │ │ │ │ andcs fp, r0, #67584 @ 0x10800 │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - strbmi pc, [r9], -fp, ror #31 @ │ │ │ │ + strbmi pc, [r9], -pc, ror #31 @ │ │ │ │ @ instruction: 0x47c04630 │ │ │ │ ldmdblt sl!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffe0f7e2 │ │ │ │ + @ instruction: 0xffe4f7e2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - b 0x1cd8588 │ │ │ │ - b 0x1c995f8 │ │ │ │ + b 0x1cd85b8 │ │ │ │ + b 0x1c995c8 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - @ instruction: 0xe7e1fd73 │ │ │ │ + strb pc, [r1, fp, lsl #27]! @ │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - b 0x1cd856c │ │ │ │ - b 0x1c99614 │ │ │ │ + b 0x1cd859c │ │ │ │ + b 0x1c995e4 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - strb pc, [r8, r5, ror #26] @ │ │ │ │ + @ instruction: 0xe7c8fd7d │ │ │ │ @ instruction: 0x469b469a │ │ │ │ ldrmi lr, [r2], fp, lsr #15 │ │ │ │ @ instruction: 0xe7a84693 │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + addvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x161a14 │ │ │ │ + bl 0x1619e4 │ │ │ │ ldmdbvs r2, {r2, r3, r7, r9} │ │ │ │ svclt 0x0000e73e │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + addvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x161a30 │ │ │ │ + bl 0x161a00 │ │ │ │ ldmibvs r2, {r2, r3, r7, r9}^ │ │ │ │ svclt 0x0000e732 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3003c │ │ │ │ + bl 0xfec3000c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fee7c │ │ │ │ + bl 0x3fee4c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf778c010 │ │ │ │ - andlt pc, r6, r5, lsr #16 │ │ │ │ + andlt pc, r6, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, lsr #26 │ │ │ │ + addeq r6, r4, r6, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec300a8 │ │ │ │ + bl 0xfec30078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3feee8 │ │ │ │ + bl 0x3feeb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ - @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, pc, ror #31 │ │ │ │ + @ instruction: 0xf778c010 │ │ │ │ + andlt pc, r6, r7, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00846cba │ │ │ │ + addeq r6, r4, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30114 │ │ │ │ + bl 0xfec300e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fef54 │ │ │ │ + bl 0x3fef24 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - @ instruction: 0xb006ffb9 │ │ │ │ + ldrdlt pc, [r6], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, lr, asr #24 │ │ │ │ + addeq r6, r4, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30180 │ │ │ │ + bl 0xfec30150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fefc0 │ │ │ │ + bl 0x3fef90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r3, lsl #31 │ │ │ │ + mullt r6, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r2, ror #23 │ │ │ │ + addeq r6, r4, r2, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec301ec │ │ │ │ + bl 0xfec301bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff02c │ │ │ │ + bl 0x3feffc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, sp, asr #30 │ │ │ │ + andlt pc, r6, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, ror fp │ │ │ │ + addeq r6, r4, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30258 │ │ │ │ + bl 0xfec30228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff098 │ │ │ │ + bl 0x3ff068 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r7, lsl pc @ │ │ │ │ + andlt pc, r6, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, sl, lsl #22 │ │ │ │ + addeq r6, r4, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec302c4 │ │ │ │ + bl 0xfec30294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff104 │ │ │ │ + bl 0x3ff0d4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r1, ror #29 │ │ │ │ + strdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r6, r4, lr, sl │ │ │ │ + addeq r6, r4, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30330 │ │ │ │ + bl 0xfec30300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff170 │ │ │ │ + bl 0x3ff140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, fp, lsr #29 │ │ │ │ + andlt pc, r6, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r2, lsr sl │ │ │ │ + addeq r6, r4, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3039c │ │ │ │ + bl 0xfec3036c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff1dc │ │ │ │ + bl 0x3ff1ac │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 96), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r5, ror lr @ │ │ │ │ + andlt pc, r6, sp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, asr #19 │ │ │ │ + strdeq r6, [r4], r6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30408 │ │ │ │ + bl 0xfec303d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - b 0x11c024c │ │ │ │ - b 0x13dc228 │ │ │ │ + b 0x11c021c │ │ │ │ + b 0x13dc1f8 │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0e │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13dc23c │ │ │ │ + b 0x13dc20c │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13dca44 │ │ │ │ - b 0x7dc47c │ │ │ │ + b 0x13dca14 │ │ │ │ + b 0x7dc44c │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r9, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - cmpplt r8, #261120 @ p-variant is OBSOLETE @ 0x3fc00 │ │ │ │ + cmpplt r8, #6912 @ p-variant is OBSOLETE @ 0x1b00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [r0], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [r4], {226} @ 0xe2 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls lr, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls lr, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [sl], {226} @ 0xe2 │ │ │ │ andls r4, r7, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldcls 12, cr15, [r0, #-516] @ 0xfffffdfc │ │ │ │ + ldcls 12, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ @ instruction: 0xf6469504 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ - stcls 12, cr2, [pc, #-600] @ 0xd904c │ │ │ │ + stcls 12, cr2, [pc, #-600] @ 0xd901c │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r1], #-1539 @ 0xfffff9fd │ │ │ │ - bls 0x2aab74 │ │ │ │ + bls 0x2aab44 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r0], #-0 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr13, {4} │ │ │ │ andlt r2, r9, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec304d8 │ │ │ │ + bl 0xfec304a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - b 0x11c0314 │ │ │ │ - b 0x13dc2f8 │ │ │ │ + b 0x11c02e4 │ │ │ │ + b 0x13dc2c8 │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0c │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13dc30c │ │ │ │ + b 0x13dc2dc │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13dcb14 │ │ │ │ - b 0x7dc54c │ │ │ │ + b 0x13dcae4 │ │ │ │ + b 0x7dc51c │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - msrlt CPSR_, #154624 @ 0x25c00 │ │ │ │ + msrlt CPSR_, #183296 @ 0x2cc00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 7, cr15, [r8], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [ip], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls ip, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls ip, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ andls r4, r5, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stcls 12, cr15, [lr, #-100] @ 0xffffff9c │ │ │ │ + stcls 12, cr15, [lr, #-116] @ 0xffffff8c │ │ │ │ strmi r9, [r3], -r3, lsl #10 │ │ │ │ ldrtmi r9, [r1], -sp, lsl #26 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #20 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf78d9400 │ │ │ │ - andcs pc, r1, pc, lsr #26 │ │ │ │ + andcs pc, r1, r7, asr #26 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfec305a8 │ │ │ │ + bl 0xfec30578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x13f33f0 │ │ │ │ + b 0x13f33c0 │ │ │ │ @ instruction: 0xf01e0e04 │ │ │ │ tstle r6, r0, lsl pc │ │ │ │ streq pc, [r1], #-12 │ │ │ │ svclt 0x00082a00 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ andcs fp, r0, ip, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461687f0 │ │ │ │ @ instruction: 0xf00f460d │ │ │ │ - stmiblt r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7764770 │ │ │ │ - strmi pc, [r7], -pc, ror #25 │ │ │ │ - stc2l 7, cr15, [ip], #472 @ 0x1d8 │ │ │ │ + strmi pc, [r7], -r7, lsl #26 │ │ │ │ + stc2 7, cr15, [r4, #-472] @ 0xfffffe28 │ │ │ │ @ instruction: 0xf7764681 │ │ │ │ - strtmi pc, [r2], -r9, ror #25 │ │ │ │ + strtmi pc, [r2], -r1, lsl #26 │ │ │ │ stmdavs r9!, {r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r6], #-904 @ 0xfffffc78 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r4, [ip], -r2, lsr #13 │ │ │ │ @ instruction: 0x4648463a │ │ │ │ @ instruction: 0x47b06819 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r2], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0x46484652 │ │ │ │ - stc2 7, cr15, [r4], {226} @ 0xe2 │ │ │ │ + stc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - ldc2l 7, cr15, [lr], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r2], {226} @ 0xe2 │ │ │ │ ldr r2, [lr, r1]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r4!, {r2, r8, sl, fp, sp, lr} │ │ │ │ stceq 0, cr15, [lr], {20} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x122a898 │ │ │ │ + b 0x122a868 │ │ │ │ stmdavs ip, {r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10da04 │ │ │ │ + blcs 0x10d9d4 │ │ │ │ stmvs ip, {r1, r2, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ cmple r1, r7, lsr #12 │ │ │ │ - blls 0x36af14 │ │ │ │ + blls 0x36aee4 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [sp, fp, asr #16] │ │ │ │ @ instruction: 0xf00fd448 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf776d03a │ │ │ │ - pkhbtmi pc, r2, r3, lsl #25 @ │ │ │ │ - ldc2 7, cr15, [r0], {118} @ 0x76 │ │ │ │ + strmi pc, [r2], fp, lsr #25 │ │ │ │ + stc2 7, cr15, [r8], #472 @ 0x1d8 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - strmi pc, [r6], -sp, lsl #25 │ │ │ │ + strmi pc, [r6], -r5, lsr #25 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ ldrbmi r9, [r0], -sl, lsl #22 │ │ │ │ - blx 0xff297472 │ │ │ │ + blx 0xff397442 │ │ │ │ mrrcne 11, 0, r9, r8, cr11 │ │ │ │ stmdavs r1!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xff097482 │ │ │ │ + blx 0xff197452 │ │ │ │ @ instruction: 0x46324651 │ │ │ │ @ instruction: 0x47c04650 │ │ │ │ mrrcne 11, 0, r9, r9, cr10 @ │ │ │ │ stmdavs r1!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfed9749a │ │ │ │ + blx 0xfee9746a │ │ │ │ mrrcne 11, 0, r9, sl, cr11 │ │ │ │ stmdavs r1!, {r1, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfeb974aa │ │ │ │ + blx 0xfec9747a │ │ │ │ stmiavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ - stc2 7, cr15, [r0], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0x47c04658 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ + ldc2 7, cr15, [sl], {226} @ 0xe2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - blx 0x20155a4 │ │ │ │ + blx 0xfe715574 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - mcrr2 7, 7, pc, r2, cr6 @ │ │ │ │ + mrrc2 7, 7, pc, sl, cr6 @ │ │ │ │ @ instruction: 0xf7764682 │ │ │ │ - @ instruction: 0x4683fc3f │ │ │ │ - ldc2 7, cr15, [ip], #-472 @ 0xfffffe28 │ │ │ │ + pkhtbmi pc, r3, r7, asr #24 @ │ │ │ │ + mrrc2 7, 7, pc, r4, cr6 @ │ │ │ │ strmi r9, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - stc2 7, cr15, [r2], {118} @ 0x76 │ │ │ │ + ldc2 7, cr15, [sl], {118} @ 0x76 │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ movwcs r4, #9786 @ 0x263a │ │ │ │ - blx 0x91751e │ │ │ │ + blx 0xa174ee │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r5, r8, asr #15]! │ │ │ │ - blx 0xffe9737a │ │ │ │ + stc2 7, cr15, [lr], {118} @ 0x76 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x617536 │ │ │ │ + blx 0x717506 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldr r4, [r5, r8, asr #15]! │ │ │ │ - blx 0xffb97392 │ │ │ │ + stc2 7, cr15, [r2], {118} @ 0x76 │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x31754e │ │ │ │ + blx 0x41751e │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ str r4, [r1, r8, asr #15]! │ │ │ │ - blx 0xff8973aa │ │ │ │ + blx 0xffe9737a │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0x17564 │ │ │ │ + blx 0x117536 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r9, r8, asr #15] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee60c │ │ │ │ + b 0x11ee5dc │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xb122d105 │ │ │ │ @ instruction: 0xf014688c │ │ │ │ strtmi r0, [r5], -r1, lsl #8 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf00f9301 │ │ │ │ - ldmdblt r0, {r0, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7768ff0 │ │ │ │ - strmi pc, [r1], sp, asr #23 │ │ │ │ - blx 0xff39743a │ │ │ │ + strmi pc, [r1], r5, ror #23 │ │ │ │ + blx 0xff99740a │ │ │ │ @ instruction: 0xf7764680 │ │ │ │ - @ instruction: 0x4607fb93 │ │ │ │ - blx 0xfe517446 │ │ │ │ + strmi pc, [r7], -fp, lsr #23 │ │ │ │ + blx 0xfeb17416 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - movwcs pc, #10925 @ 0x2aad @ │ │ │ │ + movwcs pc, #10929 @ 0x2ab1 @ │ │ │ │ stmdavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46aa4630 │ │ │ │ - blx 0xfea97610 │ │ │ │ + blx 0xfeb975e0 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r8, asr #12] │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfe817624 │ │ │ │ + blx 0xfe9175f4 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfe697630 │ │ │ │ + blx 0xfe797600 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0xb1ad9d01 │ │ │ │ - blx 0xfe897492 │ │ │ │ + blx 0xfee97462 │ │ │ │ strmi r2, [r6], -r3, lsl #6 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ - blx 0xff71764c │ │ │ │ + blx 0xff81761c │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - blx 0xff497660 │ │ │ │ + blx 0xff597630 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x1117676 │ │ │ │ + blx 0x1217646 │ │ │ │ stmiavs r1!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0xf97682 │ │ │ │ + blx 0x1097652 │ │ │ │ str r2, [r2, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30904 │ │ │ │ + bl 0xfec308d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c4500 │ │ │ │ ldrle r0, [r4], #-1763 @ 0xfffff91d │ │ │ │ ldmib r1, {r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi ip, #0, 6 │ │ │ │ andsmi r6, ip, fp, lsl #17 │ │ │ │ ldrmi sp, [r7], -sp, lsl #2 │ │ │ │ @ instruction: 0xf00f460e │ │ │ │ - ldmdblt r8!, {r0, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x61753e │ │ │ │ + blx 0xc1750e │ │ │ │ and r4, ip, r5, lsl #12 │ │ │ │ @ instruction: 0xf7e26871 │ │ │ │ - @ instruction: 0x4629fa33 │ │ │ │ + @ instruction: 0x4629fa37 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10289 @ 0x2831 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ - ldmvs r1!, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee7c4 │ │ │ │ + b 0x11ee794 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10dc18 │ │ │ │ - bcs 0x109434 │ │ │ │ + blcs 0x10dbe8 │ │ │ │ + bcs 0x109404 │ │ │ │ @ instruction: 0xf04fbf0a │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ andle r0, r7, r0, lsl #24 │ │ │ │ strpl lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ streq pc, [r1], #-30 @ 0xffffffe2 │ │ │ │ andle r4, r8, r5, lsr #12 │ │ │ │ andlt r4, r3, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r6, r0 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - @ instruction: 0xf928f00f │ │ │ │ + @ instruction: 0xf944f00f │ │ │ │ @ instruction: 0xf04fb960 │ │ │ │ strbtmi r0, [r0], -r1, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff997608 │ │ │ │ + blx 0xfff975d8 │ │ │ │ @ instruction: 0xf7764607 │ │ │ │ - pkhtbmi pc, r0, pc, asr #21 @ │ │ │ │ - blx 0xfeb17614 │ │ │ │ + @ instruction: 0x4680faf7 │ │ │ │ + blx 0xff1175e4 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - strtmi pc, [sl], -r5, lsr #21 │ │ │ │ + @ instruction: 0x462afabd │ │ │ │ stmdavs r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - blx 0x5977d8 │ │ │ │ + blx 0x6977a8 │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ strbmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e246a9 │ │ │ │ - strbmi pc, [r2], -fp, lsl #20 @ │ │ │ │ + strbmi pc, [r2], -pc, lsl #20 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x463547b0 │ │ │ │ mcrls 6, 0, r4, cr1, cr9, {1} │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9fcf7e2 │ │ │ │ + blx 0x1177d4 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9f6f7e2 │ │ │ │ + @ instruction: 0xf9faf7e2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e24658 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e24650 │ │ │ │ - @ instruction: 0xf04ffa21 │ │ │ │ + @ instruction: 0xf04ffa25 │ │ │ │ ldr r0, [r0, r1, lsl #24]! │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ stmiavs sl, {r0, r1, r4, fp, sp, lr}^ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ @@ -206172,145 +206159,145 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbls r5, r6, r0, fp │ │ │ │ - @ instruction: 0xf8b4f00f │ │ │ │ + @ instruction: 0xf8d0f00f │ │ │ │ stmdblt r8, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andne lr, r3, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf93cf7e2 │ │ │ │ + @ instruction: 0xf940f7e2 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r8, fp, sp, lr} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - blls 0x257e00 │ │ │ │ + blls 0x257de0 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr} │ │ │ │ stmdacc r0, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf92af7e2 │ │ │ │ + @ instruction: 0xf92ef7e2 │ │ │ │ @ instruction: 0xf6469b05 │ │ │ │ - @ instruction: 0xf2c04cb1 │ │ │ │ + vmull.s8 q10, d16, d1 │ │ │ │ strmi r0, [r2], -sp, lsl #24 │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf78d681b │ │ │ │ - strdcs pc, [r1], -r7 │ │ │ │ + andcs pc, r1, pc, lsl #22 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee9ac │ │ │ │ + b 0x11ee97c │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ tstlt r2, r3, lsl #2 │ │ │ │ strbeq r6, [r4, ip, lsl #17]! │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x4617469b │ │ │ │ @ instruction: 0xf00f468a │ │ │ │ - ldmdblt r0, {r0, r1, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da8ff0 │ │ │ │ movwls r3, #4108 @ 0x100c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf776461c │ │ │ │ - blls 0x158118 │ │ │ │ + blls 0x158148 │ │ │ │ smlawbne r2, r1, r6, r4 │ │ │ │ suble r2, ip, r1, lsl #22 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e22302 │ │ │ │ - @ instruction: 0xf776f8df │ │ │ │ - movwcs pc, #10681 @ 0x29b9 @ │ │ │ │ + @ instruction: 0xf776f8e3 │ │ │ │ + movwcs pc, #10705 @ 0x29d1 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #4 │ │ │ │ @ instruction: 0xf7e2463d │ │ │ │ - @ instruction: 0xf776f8d5 │ │ │ │ - strbmi pc, [sl], -r3, ror #19 @ │ │ │ │ + @ instruction: 0xf776f8d9 │ │ │ │ + @ instruction: 0x464af9fb │ │ │ │ @ instruction: 0x46804631 │ │ │ │ @ instruction: 0xf8da47b8 │ │ │ │ andcs r1, r1, #4 │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf8c8f7e2 │ │ │ │ - @ instruction: 0xf9d6f776 │ │ │ │ + @ instruction: 0xf8ccf7e2 │ │ │ │ + @ instruction: 0xf9eef776 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r7, lsl #12]! │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf776d017 │ │ │ │ - movwcs pc, #14797 @ 0x39cd @ │ │ │ │ + movwcs pc, #14821 @ 0x39e5 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #8 │ │ │ │ - @ instruction: 0xf906f7e2 │ │ │ │ + @ instruction: 0xf90af7e2 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e22303 │ │ │ │ - @ instruction: 0x463af8fb │ │ │ │ + @ instruction: 0x463af8ff │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8da47d8 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf96cf7e2 │ │ │ │ + @ instruction: 0xf970f7e2 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ @ instruction: 0xf7e22201 │ │ │ │ - andcs pc, r1, r5, ror #18 │ │ │ │ + andcs pc, r1, r9, ror #18 │ │ │ │ movwcs lr, #10139 @ 0x279b │ │ │ │ tstpeq r7, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf892f7e2 │ │ │ │ + @ instruction: 0xf896f7e2 │ │ │ │ ldrle r0, [r4, #-1827] @ 0xfffff8dd │ │ │ │ - @ instruction: 0xf96af776 │ │ │ │ + @ instruction: 0xf982f776 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - stc2 7, cr15, [r4, #492]! @ 0x1ec │ │ │ │ + ldc2 7, cr15, [ip, #492]! @ 0x1ec │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77b2210 │ │ │ │ - strtmi pc, [sl], -r1, ror #26 │ │ │ │ + @ instruction: 0x462afd79 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xffd178c8 │ │ │ │ + blx 0x31789a │ │ │ │ @ instruction: 0xf776e79b │ │ │ │ - @ instruction: 0x4649f955 │ │ │ │ + strbmi pc, [r9], -sp, ror #18 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2, #500]! @ 0x1f4 │ │ │ │ + stc2l 7, cr15, [sl, #500] @ 0x1f4 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77b2210 │ │ │ │ - @ instruction: 0x462afbf1 │ │ │ │ + strtmi pc, [sl], -r9, lsl #24 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff8978ec │ │ │ │ + blx 0xffe978bc │ │ │ │ svclt 0x0000e789 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-867]! @ 0xfffffc9d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -206323,109 +206310,109 @@ │ │ │ │ stmdavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e10503 │ │ │ │ - stmdbvs r2!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e168a0 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - blx 0xfe8979dc │ │ │ │ + blx 0xfee979ac │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-460] @ 0xfffffe34 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x1473d00 │ │ │ │ + b 0x1473cd0 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed402 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strls r8, [r1], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - @ instruction: 0xff32f00e │ │ │ │ + @ instruction: 0xff4ef00e │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0x12a508 │ │ │ │ + blcs 0x12a4d8 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - ldc2l 7, cr15, [r8, #-472]! @ 0xfffffe28 │ │ │ │ + ldc2 7, cr15, [r0, #472] @ 0x1d8 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - @ instruction: 0x4680f8b9 │ │ │ │ - @ instruction: 0xf8b6f776 │ │ │ │ + pkhtbmi pc, r0, r1, asr #17 @ │ │ │ │ + @ instruction: 0xf8cef776 │ │ │ │ @ instruction: 0xf7764607 │ │ │ │ - @ instruction: 0x4682f8b3 │ │ │ │ - @ instruction: 0xf8b0f776 │ │ │ │ + strmi pc, [r2], fp, asr #17 │ │ │ │ + @ instruction: 0xf8c8f776 │ │ │ │ strmi r6, [r1], r1, lsr #16 │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e12200 │ │ │ │ - ldrtmi pc, [r8], -sp, asr #31 @ │ │ │ │ + @ instruction: 0x4638ffd1 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - movwcs pc, #12231 @ 0x2fc7 @ │ │ │ │ + movwcs pc, #12235 @ 0x2fcb @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e14650 │ │ │ │ - movwcs pc, #12225 @ 0x2fc1 @ │ │ │ │ + movwcs pc, #12229 @ 0x2fc5 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf7e14648 │ │ │ │ - @ instruction: 0xf776ffbb │ │ │ │ - strbmi pc, [r1], -r9, asr #17 @ │ │ │ │ + @ instruction: 0xf776ffbf │ │ │ │ + strbmi pc, [r1], -r1, ror #17 @ │ │ │ │ ldrbmi r4, [sl], -r6, lsl #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r4, sl, #12, #9 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf64646b0 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x463a2696 │ │ │ │ - cdp2 7, 12, cr15, cr12, cr2, {4} │ │ │ │ + cdp2 7, 14, cr15, cr4, cr2, {4} │ │ │ │ ldmdavs r1!, {r0, r8, r9, sl, fp, ip, pc} │ │ │ │ strbmi r4, [r0], -r2, asr #12 │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - ldrbmi pc, [sl], -r7, ror #16 @ │ │ │ │ + ldrbmi pc, [sl], -fp, ror #16 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ ldrbmi r4, [sl], -r8, lsr #15 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - cdp2 7, 11, cr15, cr4, cr2, {4} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr2, {4} │ │ │ │ @ instruction: 0x46426831 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf850f7e2 │ │ │ │ + @ instruction: 0xf854f7e2 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -206435,2670 +206422,2672 @@ │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-492] @ 0xfffffe14 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x1473e40 │ │ │ │ + b 0x1473e10 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed403 │ │ │ │ ldrmi r0, [lr], -r1, lsl #6 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r9, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - ldmdblt r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r0!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ submi r4, r0, #187695104 @ 0xb300000 │ │ │ │ @ instruction: 0xf77617c1 │ │ │ │ - strmi pc, [r2], fp, ror #25 │ │ │ │ - @ instruction: 0xf846f776 │ │ │ │ + strmi pc, [r2], r3, lsl #26 │ │ │ │ + @ instruction: 0xf85ef776 │ │ │ │ @ instruction: 0xf7764605 │ │ │ │ - strmi pc, [r1], r3, asr #16 │ │ │ │ - @ instruction: 0xf840f776 │ │ │ │ + pkhtbmi pc, r1, fp, asr #16 @ │ │ │ │ + @ instruction: 0xf858f776 │ │ │ │ @ instruction: 0x46804632 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e12303 │ │ │ │ - movwcs pc, #16249 @ 0x3f79 @ │ │ │ │ + movwcs pc, #16253 @ 0x3f7d @ │ │ │ │ andcs r6, r1, #2162688 @ 0x210000 │ │ │ │ ldrtmi r4, [lr], -r8, asr #12 │ │ │ │ - @ instruction: 0xff72f7e1 │ │ │ │ + @ instruction: 0xff76f7e1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ sbfxmi r4, r2, #12, #25 │ │ │ │ @ instruction: 0xf646462a │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ svcls 0x00012596 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ ldrbmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - @ instruction: 0x4652ffdb │ │ │ │ + @ instruction: 0x4652ffdf │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b8 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - andcs pc, r1, sp, asr #31 │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0xf7754698 │ │ │ │ - ldrtmi pc, [r2], -fp, asr #31 @ │ │ │ │ + ldrtmi pc, [r2], -r3, ror #31 @ │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7cd4628 │ │ │ │ - svccs 0x000dfff7 │ │ │ │ + @ instruction: 0xf7ce4628 │ │ │ │ + svccs 0x000df81b │ │ │ │ @ instruction: 0xf775d014 │ │ │ │ - ldrtmi pc, [sl], -r1, asr #31 @ │ │ │ │ + @ instruction: 0x463affd9 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ - @ instruction: 0xf7cd4628 │ │ │ │ - bls 0x159dcc │ │ │ │ + @ instruction: 0xf7ce4628 │ │ │ │ + bls 0x157e2c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf80cf77b │ │ │ │ + @ instruction: 0xf824f77b │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmlt lr, {r1, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt r2, {r1, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - ldrb pc, [r1, r5, lsr #16]! @ │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, r6, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - andvs r6, r1, r2, asr #1 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ - @ instruction: 0xf0010c8a │ │ │ │ - @ instruction: 0xf0030e0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11a1094 │ │ │ │ - @ instruction: 0xf002030e │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - subvs ip, r3, ip │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - b 0x115c1d4 │ │ │ │ + @ instruction: 0xe7f1f83d │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf002084a │ │ │ │ + sbcvs r0, r3, r0, lsl r2 │ │ │ │ + b 0x115c154 │ │ │ │ @ instruction: 0xf003020c │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11acec0 │ │ │ │ + b 0x11ace40 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - addvs r5, r2, r1, lsl #2 │ │ │ │ - andvs r6, r3, r1, lsl #2 │ │ │ │ + addvs r1, r3, r0, lsl #3 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - stmiaeq sl, {r8, sl, ip, sp, pc}^ │ │ │ │ + svclt 0x00004770 │ │ │ │ + strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - b 0x13e2ae4 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - sbcvs r0, r3, r0, lsl r2 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ + b 0x119c188 │ │ │ │ + subvs r0, r3, lr, lsl #6 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0034c03 │ │ │ │ - b 0x115ab3c │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x11a8f10 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - stmib r0, {r0, r8, ip, lr}^ │ │ │ │ - tstvs r1, r1, lsl #6 │ │ │ │ + @ instruction: 0xf0021c80 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + @ instruction: 0xf8c00310 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + @ instruction: 0xf8c05c01 │ │ │ │ + vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + b 0x11aa294 │ │ │ │ + movwmi r0, #41740 @ 0xa30c │ │ │ │ + andvs r6, r2, r3, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - movwcs fp, #1280 @ 0x500 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - stmdaeq fp, {r0, r1, r8, sp, lr}^ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x119c25c │ │ │ │ - andvs r0, r3, ip, lsl #6 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - vmull.p8 , d17, d0 │ │ │ │ - @ instruction: 0xf0023c03 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0034103 │ │ │ │ - movwmi r0, #41744 @ 0xa310 │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf0010c00 │ │ │ │ + @ instruction: 0xf8c0020f │ │ │ │ + b 0x14c9ee0 │ │ │ │ + @ instruction: 0xf00c0c51 │ │ │ │ + stmiaeq fp, {r4, sl, fp}^ │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0035e01 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + ands pc, r0, r0, asr #17 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf0010c00 │ │ │ │ + @ instruction: 0xf8c0020f │ │ │ │ + b 0x14c9f44 │ │ │ │ + @ instruction: 0xf00c0c51 │ │ │ │ + stmiaeq fp, {r4, sl, fp}^ │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0031e80 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ and pc, ip, r0, asr #17 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - stmiaeq sl, {r8, sl, ip, sp, pc}^ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - b 0x13e2b80 │ │ │ │ + andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf1c20c00 │ │ │ │ + stmib r0, {r1, r9}^ │ │ │ │ + b 0x14ca768 │ │ │ │ + @ instruction: 0xf0010c51 │ │ │ │ + stmiaeq fp, {r0, r1, r2, r3, r9, sl, fp}^ │ │ │ │ + @ instruction: 0xf00c0c8a │ │ │ │ + @ instruction: 0xf0030c10 │ │ │ │ + b 0x13dabb0 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ - sbcvs r0, r3, r0, lsl r2 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0034c03 │ │ │ │ - b 0x115abd8 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d3 │ │ │ │ - b 0x11ae3a4 │ │ │ │ - @ instruction: 0xf1c1030c │ │ │ │ - stmib r0, {r1, r8}^ │ │ │ │ - tstvs r1, r1, lsl #6 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + b 0x11a6390 │ │ │ │ + movwmi r0, #41740 @ 0xa30c │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11ae3f4 │ │ │ │ - @ instruction: 0xf1c1030c │ │ │ │ - addvs r0, r2, r2, lsl #2 │ │ │ │ - andvs r6, r3, r1, lsl #2 │ │ │ │ + andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + stmiaeq fp, {r8, sl, ip, sp, pc}^ │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + andeq pc, r2, #-2147483600 @ 0x80000030 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + vaddw.u8 q11, , d2 │ │ │ │ + sbcvs r1, r2, r0, lsl #5 │ │ │ │ + b 0x13dd1e8 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ + stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + cdppl 3, 0, cr15, cr1, cr1, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11ae448 │ │ │ │ - addvs r0, r2, ip, lsl #6 │ │ │ │ - andvs r6, r3, r1, lsl #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + andvs lr, r2, r0, lsl r0 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf001084b │ │ │ │ - stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stceq 0, cr6, [fp], {3} │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ smlabtpl r1, r1, r3, pc @ │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - stmiaeq sl, {r8, sl, ip, sp, pc}^ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - b 0x13e2cb4 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - tstvs r3, r0, lsl r2 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0034c03 │ │ │ │ - b 0x115ad0c │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x11a90e0 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - stmib r0, {r0, r8, ip, lr}^ │ │ │ │ - sbcvs r2, r1, r1, lsl #6 │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf0010c00 │ │ │ │ + @ instruction: 0xf8c0020f │ │ │ │ + b 0x14ca0d0 │ │ │ │ + @ instruction: 0xf00c0c51 │ │ │ │ + stmiaeq fp, {r4, sl, fp}^ │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0035e01 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + and pc, ip, r0, asr #17 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - andvs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stceq 1, cr6, [sl], {2} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ + stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + cdpvs 3, 0, cr15, cr0, cr1, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11ae528 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andvs r2, r3, r2, lsl #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - vpmax.s8 d15, d12, d17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + andvs lr, r2, r0, lsl r0 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0xf0012301 │ │ │ │ + addvs r0, r3, pc, lsl #24 │ │ │ │ + vpmax.s8 d15, d3, d17 │ │ │ │ + @ instruction: 0xf0020c8b │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + b 0x115ad78 │ │ │ │ + subvs r0, r2, ip, lsl #4 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ orrmi pc, r1, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r6, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + sbcvs r4, r1, r3, lsl r3 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - @ instruction: 0xf04f0210 │ │ │ │ - tstmi sl, #0, 24 │ │ │ │ - @ instruction: 0xf0030c8b │ │ │ │ - @ instruction: 0xf8c00310 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - vmull.u8 , d1, d3 │ │ │ │ - b 0x11aa7a0 │ │ │ │ - sbcvs r0, r1, ip, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + movwcs r0, #3087 @ 0xc0f │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stceq 0, cr6, [fp], {131} @ 0x83 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + tstmi r3, #805306368 @ 0x30000000 │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + sbcvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ + @ instruction: 0xf001084a │ │ │ │ + stceq 12, cr0, [fp], {15} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmdaeq fp, {r0, r1, sp, lr}^ │ │ │ │ stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2c01e9c0 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ orrmi pc, r1, r1, asr #7 │ │ │ │ - @ instruction: 0xf8c04313 │ │ │ │ - sbcvs ip, r1, r8 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + sbcvs r4, r1, r3, lsl r3 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec31404 │ │ │ │ + bl 0xfec313dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-768] @ 0xfffffd00 │ │ │ │ stmibvs lr, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ strle r0, [sp], #-1780 @ 0xfffff90c │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ @ instruction: 0xf1034605 │ │ │ │ - blcs 0x19ce2c │ │ │ │ + blcs 0x19ce04 │ │ │ │ tstphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strne r5, [r2], #-3662 @ 0xfffff1b2 │ │ │ │ orrslt r6, sl, sl, lsl #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bcs 0x174984 │ │ │ │ + bcs 0x17495c │ │ │ │ rschi pc, r2, r0 │ │ │ │ - blx 0x174aee │ │ │ │ - blcs 0x8b2e74 │ │ │ │ + blx 0x174ac6 │ │ │ │ + blcs 0x8b2e4c │ │ │ │ strtmi sp, [r8], -r6, ror #25 │ │ │ │ - blx 0xfff162aa │ │ │ │ + ldc2 0, cr15, [r0], {14} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf89580d5 │ │ │ │ stmibvs r0!, {r3, r5, r6, r7, ip}^ │ │ │ │ ldrdvc pc, [r4], r5 │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xb1214603 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ - b 0x129b214 │ │ │ │ + b 0x129b1ec │ │ │ │ tstmi pc, #17301504 @ 0x1080000 │ │ │ │ - blcs 0xf4728 │ │ │ │ + blcs 0xf4700 │ │ │ │ @ instruction: 0xf1bbd036 │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ @ instruction: 0xf1bb80c4 │ │ │ │ eorle r0, r6, r4, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ rsccs fp, r0, r8, lsl #30 │ │ │ │ andcs sp, r0, r7, lsr #32 │ │ │ │ - orrseq pc, r4, fp, asr #12 │ │ │ │ + @ instruction: 0x01acf64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, ror #22 │ │ │ │ rsccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf800f174 │ │ │ │ - bcs 0x134af8 │ │ │ │ + @ instruction: 0xf820f174 │ │ │ │ + bcs 0x134ad0 │ │ │ │ stmdbvs pc, {r1, r4, r5, r7, r8, ip, lr, pc} @ │ │ │ │ - blx 0x12b49fc │ │ │ │ + blx 0x12b49d4 │ │ │ │ @ instruction: 0xf010f001 │ │ │ │ @ instruction: 0xd1ab0001 │ │ │ │ @ instruction: 0xd1be2902 │ │ │ │ svccs 0x00013f01 │ │ │ │ @ instruction: 0xe7a6d8bb │ │ │ │ - bcs 0x174a18 │ │ │ │ + bcs 0x1749f0 │ │ │ │ stmdbvs sl, {r1, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ ldrle r0, [r3, #1938]! @ 0x792 │ │ │ │ stmdacs r2, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldcne 15, cr11, [r8], {12} │ │ │ │ @ instruction: 0xf7d13002 │ │ │ │ - @ instruction: 0xf027f8dd │ │ │ │ + @ instruction: 0xf027f8fd │ │ │ │ movwmi r0, #30688 @ 0x77e0 │ │ │ │ - ldc2 7, cr15, [lr, #-468]! @ 0xfffffe2c │ │ │ │ + ldc2l 7, cr15, [r2, #-468] @ 0xfffffe2c │ │ │ │ @ instruction: 0xf7754682 │ │ │ │ - stmdavs r2!, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7cd0900 │ │ │ │ - @ instruction: 0xf646fd65 │ │ │ │ + @ instruction: 0xf646fd85 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x91032196 │ │ │ │ strls lr, [r0, -ip, lsr #32] │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d1030f │ │ │ │ - stmibvs r2!, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r1, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ @ instruction: 0xf7e19204 │ │ │ │ - bls 0x2193a0 │ │ │ │ + bls 0x219378 │ │ │ │ suble r2, r4, r1, lsl #20 │ │ │ │ eorsle r2, fp, r2, lsl #20 │ │ │ │ cmnle r4, r0, lsl #20 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r0], {125} @ 0x7d │ │ │ │ + stc2l 7, cr15, [r4], #500 @ 0x1f4 │ │ │ │ movwcs r6, #6626 @ 0x19e2 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ ldrmi r6, [lr], #-2595 @ 0xfffff5dd │ │ │ │ - ldc2l 7, cr15, [lr, #-488]! @ 0xfffffe18 │ │ │ │ - ldcle 5, cr4, [pc, #-812]! @ 0xda060 │ │ │ │ + ldc2 7, cr15, [r2, #488] @ 0x1e8 │ │ │ │ + ldcle 5, cr4, [pc, #-812]! @ 0xda038 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r3, ror #19 │ │ │ │ @ instruction: 0xf00368e1 │ │ │ │ movwls r0, #20999 @ 0x5207 │ │ │ │ - blx 0xffb9832a │ │ │ │ - blcs 0x140fbc │ │ │ │ - blcs 0x18e450 │ │ │ │ - blcs 0x10e430 │ │ │ │ - blls 0x1ce8b8 │ │ │ │ + blx 0xffb98302 │ │ │ │ + blcs 0x140f94 │ │ │ │ + blcs 0x18e428 │ │ │ │ + blcs 0x10e408 │ │ │ │ + blls 0x1ce890 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - @ instruction: 0x9700fbf3 │ │ │ │ + strls pc, [r0, -r7, lsl #24] │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d1030f │ │ │ │ - strb pc, [fp, r9, asr #17] @ │ │ │ │ + strb pc, [fp, r9, ror #17] @ │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [lr], {125} @ 0x7d │ │ │ │ - blls 0x1d42f4 │ │ │ │ + ldc2l 7, cr15, [r2], #500 @ 0x1f4 │ │ │ │ + blls 0x1d42cc │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - @ instruction: 0xe7bdfcb3 │ │ │ │ + ldr pc, [sp, r7, asr #25]! │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ - blls 0x1d437c │ │ │ │ + ldc2l 7, cr15, [r8], #-500 @ 0xfffffe0c │ │ │ │ + blls 0x1d4354 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - bfi pc, r5, #24, #1 @ │ │ │ │ + ldrb pc, [r8, r9, lsr #24] @ │ │ │ │ stmdbcs pc, {r0, r5, r6, r8, fp, sp, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - ldc2l 7, cr15, [ip], {255} @ 0xff │ │ │ │ + ldc2l 7, cr15, [r8], {255} @ 0xff │ │ │ │ str r2, [sl, -r1] │ │ │ │ - bcs 0x1b4850 │ │ │ │ + bcs 0x1b4828 │ │ │ │ svcge 0x001af47f │ │ │ │ andcc lr, r1, r4, lsl #14 │ │ │ │ - @ instruction: 0xf846f7d1 │ │ │ │ + @ instruction: 0xf866f7d1 │ │ │ │ stmdals r4, {r0, r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - orrseq pc, r4, fp, asr #12 │ │ │ │ + @ instruction: 0x01acf64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorscs r4, r6, #13312 @ 0x3400 │ │ │ │ @ instruction: 0xf1739000 │ │ │ │ - andcs pc, r0, r1, asr #30 │ │ │ │ - orrseq pc, r4, fp, asr #12 │ │ │ │ + andcs pc, r0, r1, ror #30 │ │ │ │ + @ instruction: 0x01acf64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ subscs r4, pc, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf1739000 │ │ │ │ - andcs pc, r0, r7, lsr pc @ │ │ │ │ - orrseq pc, r4, fp, asr #12 │ │ │ │ + andcs pc, r0, r7, asr pc @ │ │ │ │ + @ instruction: 0x01acf64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbccs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff2cf173 │ │ │ │ - eorseq r2, r5, r0, lsr #13 │ │ │ │ - eorseq r2, r5, r8, asr #13 │ │ │ │ - ldrhteq r2, [r5], -r4 │ │ │ │ + @ instruction: 0xff4cf173 │ │ │ │ + ldrhteq r2, [r5], -r8 │ │ │ │ + eorseq r2, r5, r0, ror #13 │ │ │ │ + eorseq r2, r5, ip, asr #13 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, r5, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31694 │ │ │ │ + bl 0xfec3166c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ @ instruction: 0xf01cd102 │ │ │ │ tstle sl, r0, lsl pc │ │ │ │ - b 0x7f46e4 │ │ │ │ + b 0x7f46bc │ │ │ │ svclt 0x00140f03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00082a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4616bdf0 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf7759100 │ │ │ │ - @ instruction: 0xf646fca7 │ │ │ │ + @ instruction: 0xf646fcbb │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andcs r9, r1, r0, lsl #18 │ │ │ │ ldmdavs sp, {r0, r8, r9, ip, pc} │ │ │ │ - blx 0xf984aa │ │ │ │ + blx 0xf98482 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77a4629 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7759100 │ │ │ │ - ldmib sp, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r5], -r0, lsl #6 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - blx 0xb984ca │ │ │ │ + blx 0xb984a2 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77a4621 │ │ │ │ - @ instruction: 0x4638fc9b │ │ │ │ + ldrtmi pc, [r8], -pc, lsr #25 @ │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ strb r2, [r6, r1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31760 │ │ │ │ + bl 0xfec31738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6de508 │ │ │ │ + blmi 0x6de4e0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmppcc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xffb18366 │ │ │ │ + blx 0x1833e │ │ │ │ @ instruction: 0xf6464a0f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ vtst.8 d22, d5, d2 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - stc2 7, cr15, [r0], {118} @ 0x76 │ │ │ │ + ldc2 7, cr15, [r4], {118} @ 0x76 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, r4, lsl #12 │ │ │ │ - ldrdeq r5, [r4], lr │ │ │ │ + addeq r5, r4, ip, lsr #12 │ │ │ │ + addeq r5, r4, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec317d8 │ │ │ │ + bl 0xfec317b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55e5a0 │ │ │ │ + blmi 0x55e578 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xff5183ee │ │ │ │ + blx 0xffa183c6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, lr, lsl #11 │ │ │ │ + @ instruction: 0x008455b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec31834 │ │ │ │ + bl 0xfec3180c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55e5fc │ │ │ │ + blmi 0x55e5d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfe99844a │ │ │ │ + blx 0xfee98422 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, r2, lsr r5 │ │ │ │ + addeq r5, r4, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31890 │ │ │ │ + bl 0xfec31868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf77e9203 │ │ │ │ - blmi 0x558a4c │ │ │ │ + blmi 0x558a74 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf6469a03 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ stmiane sl!, {r0, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ cmnpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1c984b2 │ │ │ │ + blx 0xfe19848a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008454be │ │ │ │ + addeq r5, r4, r6, ror #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec318f8 │ │ │ │ + bl 0xfec318d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x71e680 │ │ │ │ + blmi 0x71e658 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @ instruction: 0xf644460e │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0x2984fe │ │ │ │ + blx 0x7984d6 │ │ │ │ @ instruction: 0xf6464b10 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmne sl!, {r0, r4, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xd9852a │ │ │ │ + blx 0x1298502 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r5, r4, r6, ror #8 │ │ │ │ - addeq r5, r4, r6, asr #8 │ │ │ │ + addeq r5, r4, lr, lsl #9 │ │ │ │ + addeq r5, r4, lr, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31974 │ │ │ │ + bl 0xfec3194c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7752102 │ │ │ │ - strmi pc, [r5], -r3, lsl #22 │ │ │ │ - blx 0x118562 │ │ │ │ + @ instruction: 0x4605fb17 │ │ │ │ + blx 0x61853a │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf77c4628 │ │ │ │ - @ instruction: 0x4632fd7d │ │ │ │ + @ instruction: 0x4632fd91 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf93ef782 │ │ │ │ + @ instruction: 0xf952f782 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-662 @ 0xfffffd6a │ │ │ │ vtst.8 d22, d5, d11 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiapl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0xffd985a8 │ │ │ │ + blx 0x298582 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, r2, asr #7 │ │ │ │ + addeq r5, r4, sl, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec319f0 │ │ │ │ + bl 0xfec319c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fb2d │ │ │ │ + @ instruction: 0xf646fb41 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d94f4 │ │ │ │ + blls 0x3d951c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d16, d0, d1[4] │ │ │ │ + vmvn.i32 d16, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, pc, lsl #23 │ │ │ │ + andlt pc, r6, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a5c │ │ │ │ + bl 0xfec31a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646faf7 │ │ │ │ + @ instruction: 0xf646fb0b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9488 │ │ │ │ + blls 0x3d94b0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d16, d16, d1[1] │ │ │ │ + @ instruction: 0xf2c00c95 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r9, asr fp @ │ │ │ │ + andlt pc, r6, sp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31ac8 │ │ │ │ + bl 0xfec31aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fac1 │ │ │ │ + @ instruction: 0xf646fad5 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d941c │ │ │ │ + blls 0x3d9444 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d0, d25 │ │ │ │ + @ instruction: 0xf2c00cf9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r3, lsr #22 │ │ │ │ + andlt pc, r6, r7, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31b34 │ │ │ │ + bl 0xfec31b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa8b │ │ │ │ + @ instruction: 0xf646fa9f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d93b0 │ │ │ │ + blls 0x3d93d8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d16, d13 │ │ │ │ + vmov.i32 , #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, sp, ror #21 │ │ │ │ + andlt pc, r6, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31ba0 │ │ │ │ + bl 0xfec31b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa55 │ │ │ │ + @ instruction: 0xf646fa69 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9344 │ │ │ │ + blls 0x3d936c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c01cf1 │ │ │ │ + vqdmulh.s d17, d16, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - @ instruction: 0xb006fab7 │ │ │ │ + andlt pc, r6, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c0c │ │ │ │ + bl 0xfec31be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa1f │ │ │ │ + @ instruction: 0xf646fa33 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d92d8 │ │ │ │ + blls 0x3d9300 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 q9, #1535 @ 0x000005ff │ │ │ │ + vmull.s8 q9, d0, d21 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r1, lsl #21 │ │ │ │ + mullt r6, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c78 │ │ │ │ + bl 0xfec31c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f9e9 │ │ │ │ + @ instruction: 0xf646f9fd │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d926c │ │ │ │ + blls 0x3d9294 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c02cb9 │ │ │ │ + vmull.s8 q9, d16, d9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, fp, asr #20 │ │ │ │ + andlt pc, r6, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31ce4 │ │ │ │ + bl 0xfec31cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f9b3 │ │ │ │ + @ instruction: 0xf646f9c7 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9200 │ │ │ │ + blls 0x3d9228 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 d19, #3583 @ 0x00000dff │ │ │ │ + vqdmulh.s d18, d16, d1[7] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r5, lsl sl @ │ │ │ │ + andlt pc, r6, r9, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31d50 │ │ │ │ + bl 0xfec31d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f97d │ │ │ │ + @ instruction: 0xf646f991 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9194 │ │ │ │ + blls 0x3d91bc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d16, d1 │ │ │ │ + vmov.i32 , #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - ldrdlt pc, [r6], -pc @ │ │ │ │ + strdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31dbc │ │ │ │ + bl 0xfec31d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f947 │ │ │ │ + @ instruction: 0xf646f95b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9128 │ │ │ │ + blls 0x3d9150 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d19, d16, d1[5] │ │ │ │ + @ instruction: 0xf2c03cb5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r9, lsr #19 │ │ │ │ + @ instruction: 0xb006f9bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31e28 │ │ │ │ + bl 0xfec31e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f911 │ │ │ │ + @ instruction: 0xf646f925 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d90bc │ │ │ │ + blls 0x3d90e4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d20, d0, d1[2] │ │ │ │ + vmov.i32 d20, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r3, ror r9 @ │ │ │ │ + andlt pc, r6, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31e94 │ │ │ │ + bl 0xfec31e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f8db │ │ │ │ + @ instruction: 0xf646f8ef │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9050 │ │ │ │ + blls 0x3d9078 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 q10, d16, d29 │ │ │ │ + vmvn.i32 q10, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, sp, lsr r9 @ │ │ │ │ + andlt pc, r6, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31f00 │ │ │ │ + bl 0xfec31ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f8a5 │ │ │ │ + @ instruction: 0xf646f8b9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d8fe4 │ │ │ │ + blls 0x3d900c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 d21, #511 @ 0x000001ff │ │ │ │ + vqdmulh.s d20, d16, d1[4] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r7, lsl #18 │ │ │ │ + andlt pc, r6, fp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31f6c │ │ │ │ + bl 0xfec31f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f86f │ │ │ │ + @ instruction: 0xf646f883 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d8f78 │ │ │ │ + blls 0x3d8fa0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 , #1535 @ 0x000005ff │ │ │ │ + vqdmulh.s d21, d0, d1[1] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - ldrdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31fd8 │ │ │ │ + bl 0xfec31fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f839 │ │ │ │ + @ instruction: 0xf646f84d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d8f0c │ │ │ │ + blls 0x3d8f34 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c05cd9 │ │ │ │ + vmull.s8 , d16, d25 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - mullt r6, fp, r8 │ │ │ │ + andlt pc, r6, pc, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32044 │ │ │ │ + bl 0xfec3201c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f803 │ │ │ │ + @ instruction: 0xf646f817 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d8ea0 │ │ │ │ + blls 0x3d8ec8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 d22, #3583 @ 0x00000dff │ │ │ │ + vmull.s8 q11, d0, d13 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r5, ror #16 │ │ │ │ + andlt pc, r6, r9, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec320b0 │ │ │ │ + bl 0xfec32088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ffcd │ │ │ │ + @ instruction: 0xf646ffe1 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dae34 │ │ │ │ + blls 0x3dae5c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 q11, d16, d17 │ │ │ │ + vmvn.i32 q11, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, pc, lsr #16 │ │ │ │ + andlt pc, r6, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3211c │ │ │ │ + bl 0xfec320f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff97 │ │ │ │ + @ instruction: 0xf646ffab │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dadc8 │ │ │ │ + blls 0x3dadf0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d0, d5 │ │ │ │ + @ instruction: 0xf2c06cd5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ - @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -r9 │ │ │ │ + @ instruction: 0xf78cc00c │ │ │ │ + andlt pc, r6, sp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32188 │ │ │ │ + bl 0xfec32160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff61 │ │ │ │ + @ instruction: 0xf646ff75 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dad5c │ │ │ │ + blls 0x3dad84 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d23, d0, d1[6] │ │ │ │ + vmvn.i32 d23, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, asr #31 │ │ │ │ + ldrdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec321f4 │ │ │ │ + bl 0xfec321cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff2b │ │ │ │ + @ instruction: 0xf646ff3f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dacf0 │ │ │ │ + blls 0x3dad18 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d23, d16, d1[3] │ │ │ │ + @ instruction: 0xf2c07c9d │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, lsl #31 │ │ │ │ + andlt pc, r6, r1, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32260 │ │ │ │ + bl 0xfec32238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fef5 │ │ │ │ + @ instruction: 0xf646ff09 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dac84 │ │ │ │ + blls 0x3dacac │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 d16, #511 @ 0x000001ff │ │ │ │ + vmull.s8 q8, d0, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, asr pc @ │ │ │ │ + andlt pc, r6, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec322cc │ │ │ │ + bl 0xfec322a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646febf │ │ │ │ + @ instruction: 0xf646fed3 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dac18 │ │ │ │ + blls 0x3dac40 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c00c95 │ │ │ │ + vqdmulh.s d16, d0, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, lsr #30 │ │ │ │ + andlt pc, r6, r5, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32338 │ │ │ │ + bl 0xfec32310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe89 │ │ │ │ + @ instruction: 0xf646fe9d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dabac │ │ │ │ + blls 0x3dabd4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c00cf9 │ │ │ │ + vqdmulh.s d16, d16, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, ror #29 │ │ │ │ + strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec323a4 │ │ │ │ + bl 0xfec3237c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe53 │ │ │ │ + @ instruction: 0xf646fe67 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dab40 │ │ │ │ + blls 0x3dab68 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 , #3583 @ 0x00000dff │ │ │ │ + vmull.s8 , d0, d29 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - @ instruction: 0xb006feb5 │ │ │ │ + andlt pc, r6, r9, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32410 │ │ │ │ + bl 0xfec323e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe1d │ │ │ │ + @ instruction: 0xf646fe31 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3daad4 │ │ │ │ + blls 0x3daafc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d17, d16, d1[0] │ │ │ │ + @ instruction: 0xf2c01c91 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, ror lr @ │ │ │ │ + mullt r6, r3, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3247c │ │ │ │ + bl 0xfec32454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fde7 │ │ │ │ + @ instruction: 0xf646fdfb │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3daa68 │ │ │ │ + blls 0x3daa90 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q9, d0, d21 │ │ │ │ + @ instruction: 0xf2c01cf5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, asr #28 │ │ │ │ + andlt pc, r6, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec324e8 │ │ │ │ + bl 0xfec324c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fdb1 │ │ │ │ + @ instruction: 0xf646fdc5 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da9fc │ │ │ │ + blls 0x3daa24 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q9, d16, d9 │ │ │ │ + vmov.i32 q9, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, lsl lr @ │ │ │ │ + andlt pc, r6, r7, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32554 │ │ │ │ + bl 0xfec3252c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd7b │ │ │ │ + @ instruction: 0xf646fd8f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da990 │ │ │ │ + blls 0x3da9b8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d18, d16, d1[7] │ │ │ │ + @ instruction: 0xf2c02cbd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - ldrdlt pc, [r6], -sp │ │ │ │ + strdlt pc, [r6], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec325c0 │ │ │ │ + bl 0xfec32598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd45 │ │ │ │ + @ instruction: 0xf646fd59 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da924 │ │ │ │ + blls 0x3da94c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 , #511 @ 0x000001ff │ │ │ │ + vmull.s8 , d0, d17 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, lsr #27 │ │ │ │ + @ instruction: 0xb006fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3262c │ │ │ │ + bl 0xfec32604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd0f │ │ │ │ + @ instruction: 0xf646fd23 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da8b8 │ │ │ │ + blls 0x3da8e0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c03cb5 │ │ │ │ + vmull.s8 , d16, d5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, ror sp @ │ │ │ │ + andlt pc, r6, r5, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32698 │ │ │ │ + bl 0xfec32670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fcd9 │ │ │ │ + @ instruction: 0xf646fced │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da84c │ │ │ │ + blls 0x3da874 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 d20, #2559 @ 0x000009ff │ │ │ │ + vqdmulh.s d19, d16, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, lsr sp @ │ │ │ │ + andlt pc, r6, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32704 │ │ │ │ + bl 0xfec326dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fca3 │ │ │ │ + @ instruction: 0xf646fcb7 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da7e0 │ │ │ │ + blls 0x3da808 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 q10, #3583 @ 0x00000dff │ │ │ │ + vqdmulh.s d20, d0, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, lsl #26 │ │ │ │ + andlt pc, r6, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32770 │ │ │ │ + bl 0xfec32748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc6d │ │ │ │ + @ instruction: 0xf646fc81 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da774 │ │ │ │ + blls 0x3da79c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d20, d16, d1[4] │ │ │ │ + @ instruction: 0xf2c04cb1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, asr #25 │ │ │ │ + andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec327dc │ │ │ │ + bl 0xfec327b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc37 │ │ │ │ + @ instruction: 0xf646fc4b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da708 │ │ │ │ + blls 0x3da730 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d21, d0, d1[1] │ │ │ │ + vmov.i32 d21, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - mullt r6, r9, ip │ │ │ │ + andlt pc, r6, sp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32848 │ │ │ │ + bl 0xfec32820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc01 │ │ │ │ + @ instruction: 0xf646fc15 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da69c │ │ │ │ + blls 0x3da6c4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 , d16, d25 │ │ │ │ + vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, ror #24 │ │ │ │ + andlt pc, r6, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec328b4 │ │ │ │ + bl 0xfec3288c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fbcb │ │ │ │ + @ instruction: 0xf646fbdf │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da630 │ │ │ │ + blls 0x3da658 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q11, d0, d13 │ │ │ │ + @ instruction: 0xf2c05cdd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, lsr #24 │ │ │ │ + andlt pc, r6, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32920 │ │ │ │ + bl 0xfec328f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb95 │ │ │ │ + @ instruction: 0xf646fba9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da5c4 │ │ │ │ + blls 0x3da5ec │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 q11, #511 @ 0x000001ff │ │ │ │ + vqdmulh.s d22, d0, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -r7 │ │ │ │ + andlt pc, r6, fp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3298c │ │ │ │ + bl 0xfec32964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb5f │ │ │ │ + @ instruction: 0xf646fb73 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da558 │ │ │ │ + blls 0x3da580 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c06cd5 │ │ │ │ + vmull.s8 q11, d16, d21 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, asr #23 │ │ │ │ + ldrdlt pc, [r6], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec329f8 │ │ │ │ + bl 0xfec329d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb29 │ │ │ │ + @ instruction: 0xf646fb3d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da4ec │ │ │ │ + blls 0x3da514 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 d23, #2559 @ 0x000009ff │ │ │ │ + vmull.s8 , d0, d9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, lsl #23 │ │ │ │ + mullt r6, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32a64 │ │ │ │ + bl 0xfec32a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646faf3 │ │ │ │ + @ instruction: 0xf646fb07 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da480 │ │ │ │ + blls 0x3da4a8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c07c9d │ │ │ │ + vqdmulh.s d23, d0, d1[7] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, asr fp @ │ │ │ │ + andlt pc, r6, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ad0 │ │ │ │ + bl 0xfec32aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fabd │ │ │ │ + @ instruction: 0xf646fad1 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da414 │ │ │ │ + blls 0x3da43c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf646c008 │ │ │ │ - vmull.s8 q8, d0, d1 │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + @ instruction: 0xf2c07cd1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, lsl fp @ │ │ │ │ + andlt pc, r6, r3, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32b3c │ │ │ │ + bl 0xfec32b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa87 │ │ │ │ + @ instruction: 0xf646fa9b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da3a8 │ │ │ │ + blls 0x3da3d0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vqdmulh.s d16, d0, d1[5] │ │ │ │ + vmvn.i32 d16, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, ror #21 │ │ │ │ + strdlt pc, [r6], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ba8 │ │ │ │ + bl 0xfec32b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa51 │ │ │ │ + @ instruction: 0xf646fa65 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da33c │ │ │ │ + blls 0x3da364 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vqdmulh.s d16, d16, d1[2] │ │ │ │ + @ instruction: 0xf2c00c99 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - @ instruction: 0xb006fab3 │ │ │ │ + andlt pc, r6, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32c14 │ │ │ │ + bl 0xfec32bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa1b │ │ │ │ + @ instruction: 0xf646fa2f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da2d0 │ │ │ │ + blls 0x3da2f8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vmull.s8 , d0, d29 │ │ │ │ + @ instruction: 0xf2c00cfd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, ror sl @ │ │ │ │ + mullt r6, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32c80 │ │ │ │ + bl 0xfec32c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf9dcf774 │ │ │ │ + @ instruction: 0xf9f0f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmla.i8 , q9, │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3deb94 │ │ │ │ + vmul.i8 , q9, │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3deb6c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x1099908 │ │ │ │ + blx 0x15998e0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32cf8 │ │ │ │ + bl 0xfec32cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf9a0f774 │ │ │ │ + @ instruction: 0xf9b4f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmla.i8 d31, d18, d27 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3dec0c │ │ │ │ + vmul.i8 d31, d18, d31 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3debe4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x199980 │ │ │ │ + blx 0x699958 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32d70 │ │ │ │ + bl 0xfec32d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf964f774 │ │ │ │ + @ instruction: 0xf978f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmla.i8 , q1, │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3dec84 │ │ │ │ + vmla.i8 d31, d18, d3 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3dec5c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9c6f78b │ │ │ │ + @ instruction: 0xf9daf78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32de8 │ │ │ │ + bl 0xfec32dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf928f774 │ │ │ │ + @ instruction: 0xf93cf774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmul.i8 d31, d2, d19 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3decfc │ │ │ │ + vmla.i8 , q1, │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3decd4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf98af78b │ │ │ │ + @ instruction: 0xf99ef78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32e60 │ │ │ │ + bl 0xfec32e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8ecf774 │ │ │ │ + @ instruction: 0xf900f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vtst.8 , q9, │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3ded74 │ │ │ │ + vmla.i8 d31, d2, d11 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3ded4c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf94ef78b │ │ │ │ + @ instruction: 0xf962f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ed8 │ │ │ │ + bl 0xfec32eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8b0f774 │ │ │ │ + @ instruction: 0xf8c4f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vtst.8 d31, d18, d27 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3dedec │ │ │ │ + vadd.i8 , q9, │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3dedc4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf912f78b │ │ │ │ + @ instruction: 0xf926f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32f50 │ │ │ │ + bl 0xfec32f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf874f774 │ │ │ │ + @ instruction: 0xf888f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vtst.8 , q1, │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3dee64 │ │ │ │ + vtst.8 d31, d18, d3 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3dee3c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8d6f78b │ │ │ │ + @ instruction: 0xf8eaf78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32fc8 │ │ │ │ + bl 0xfec32fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf838f774 │ │ │ │ + @ instruction: 0xf84cf774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 , q1, │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3deedc │ │ │ │ + vtst.8 , q1, │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3deeb4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf89af78b │ │ │ │ + @ instruction: 0xf8aef78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33040 │ │ │ │ + bl 0xfec33018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xfffcf773 │ │ │ │ + @ instruction: 0xf810f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 d31, d2, d7 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3def54 │ │ │ │ + vtst.8 d31, d2, d11 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3def2c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf85ef78b │ │ │ │ + @ instruction: 0xf872f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec330b8 │ │ │ │ + bl 0xfec33090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xffc0f773 │ │ │ │ + @ instruction: 0xffd4f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmax.f32 , q9, │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3defcc │ │ │ │ + vrecps.f32 , q9, │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3defa4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf822f78b │ │ │ │ + @ instruction: 0xf836f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33130 │ │ │ │ + bl 0xfec33108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff84f773 │ │ │ │ + @ instruction: 0xff98f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmax.f32 d31, d18, d15 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3df044 │ │ │ │ + vmax.f32 d31, d18, d19 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3df01c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xffe6f78a │ │ │ │ + @ instruction: 0xfffaf78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec331a8 │ │ │ │ + bl 0xfec33180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff48f773 │ │ │ │ + @ instruction: 0xff5cf773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 , q1, │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3df0bc │ │ │ │ + vmax.f32 , q1, │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3df094 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xffaaf78a │ │ │ │ + @ instruction: 0xffbef78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33220 │ │ │ │ + bl 0xfec331f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff0cf773 │ │ │ │ + @ instruction: 0xff20f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 d31, d2, d7 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3df134 │ │ │ │ + vmax.f32 d31, d2, d27 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3df10c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4130 │ │ │ │ - vmull.s8 , d16, d24 │ │ │ │ + vqdmulh.s d21, d16, d0[0] │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, ror #30 │ │ │ │ + andlt pc, r7, sp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec332a4 │ │ │ │ + bl 0xfec3327c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 6, pc, cr10, cr3, {3} @ │ │ │ │ + mrc2 7, 6, pc, cr14, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf242fed5 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3df1b8 │ │ │ │ + vceq.f32 , q9, │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3df190 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4140 │ │ │ │ - vmull.s8 , d16, d24 │ │ │ │ + vqdmulh.s d21, d16, d0[0] │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, lsr #30 │ │ │ │ + andlt pc, r7, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33328 │ │ │ │ + bl 0xfec33300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 4, pc, cr8, cr3, {3} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf242fe93 │ │ │ │ - @ instruction: 0xf2c07c9c │ │ │ │ - blls 0x3df23c │ │ │ │ + vceq.f32 d31, d18, d23 │ │ │ │ + @ instruction: 0xf2c07cb4 │ │ │ │ + blls 0x3df214 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, ror #29 │ │ │ │ + strdlt pc, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec333a8 │ │ │ │ + bl 0xfec33380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 2, pc, cr8, cr3, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf242fe53 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ - blls 0x3df2bc │ │ │ │ + vceq.f32 , q1, │ │ │ │ + vqdmulh.s d23, d16, d0[1] │ │ │ │ + blls 0x3df294 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, lsr #29 │ │ │ │ + @ instruction: 0xb007febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33428 │ │ │ │ + bl 0xfec33400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 0, pc, cr8, cr3, {3} @ │ │ │ │ + mrc2 7, 0, pc, cr12, cr3, {3} │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf242fe13 │ │ │ │ - @ instruction: 0xf2c07c9c │ │ │ │ - blls 0x3df33c │ │ │ │ + vceq.f32 d31, d2, d23 │ │ │ │ + @ instruction: 0xf2c07cb4 │ │ │ │ + blls 0x3df314 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, ror #28 │ │ │ │ + andlt pc, r7, fp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec334a8 │ │ │ │ + bl 0xfec33480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r8, #460] @ 0x1cc │ │ │ │ + ldc2l 7, cr15, [ip, #460] @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmla.f32 , q9, │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ - blls 0x3df3bc │ │ │ │ + vadd.f32 , q9, │ │ │ │ + vqdmulh.s d23, d16, d0[1] │ │ │ │ + blls 0x3df394 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, lsr #28 │ │ │ │ + andlt pc, r7, fp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33528 │ │ │ │ + bl 0xfec33500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r8, #460] @ 0x1cc │ │ │ │ + ldc2 7, cr15, [ip, #460] @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmla.f32 d31, d18, d3 │ │ │ │ - @ instruction: 0xf2c07c9c │ │ │ │ - blls 0x3df43c │ │ │ │ + vadd.f32 d31, d18, d23 │ │ │ │ + @ instruction: 0xf2c07cb4 │ │ │ │ + blls 0x3df414 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, ror #27 │ │ │ │ + strdlt pc, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec335a8 │ │ │ │ + bl 0xfec33580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r8, #-460] @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [ip, #-460] @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmla.f32 , q1, │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ - blls 0x3df4bc │ │ │ │ + vadd.f32 , q1, │ │ │ │ + vqdmulh.s d23, d16, d0[1] │ │ │ │ + blls 0x3df494 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, lsr #27 │ │ │ │ + @ instruction: 0xb007fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33628 │ │ │ │ + bl 0xfec33600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r8, #-460] @ 0xfffffe34 │ │ │ │ + ldc2 7, cr15, [ip, #-460] @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmla.f32 d31, d2, d3 │ │ │ │ - vqdmulh.s d22, d0, d0[7] │ │ │ │ - blls 0x3df53c │ │ │ │ + vadd.f32 d31, d2, d23 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + blls 0x3df514 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64e4150 │ │ │ │ - vmull.s8 , d16, d24 │ │ │ │ + vqdmulh.s d21, d16, d0[0] │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r5, ror #26 │ │ │ │ + andlt pc, r7, r9, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec336ac │ │ │ │ + bl 0xfec33684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r6], {115} @ 0x73 │ │ │ │ + ldc2l 7, cr15, [sl], {115} @ 0x73 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vfma.f32 , q9, │ │ │ │ - @ instruction: 0xf2c07cbc │ │ │ │ - blls 0x3df5c0 │ │ │ │ + sha1c.32 , q9, │ │ │ │ + @ instruction: 0xf2c07cd4 │ │ │ │ + blls 0x3df598 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r5, lsr #26 │ │ │ │ + andlt pc, r7, r9, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3372c │ │ │ │ + bl 0xfec33704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ + ldc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vfma.f32 d31, d18, d1 │ │ │ │ - @ instruction: 0xf2c07cbc │ │ │ │ - blls 0x3df640 │ │ │ │ + @ instruction: 0xf242fca5 │ │ │ │ + @ instruction: 0xf2c07cd4 │ │ │ │ + blls 0x3df618 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r5, ror #25 │ │ │ │ + strdlt pc, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec337ac │ │ │ │ + bl 0xfec33784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcrr2 7, 7, pc, r6, cr3 @ │ │ │ │ + mrrc2 7, 7, pc, sl, cr3 @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vfma.f32 , q1, │ │ │ │ - @ instruction: 0xf2c07cbc │ │ │ │ - blls 0x3df6c0 │ │ │ │ + sha1c.32 , q1, │ │ │ │ + @ instruction: 0xf2c07cd4 │ │ │ │ + blls 0x3df698 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r5, lsr #25 │ │ │ │ + @ instruction: 0xb007fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3382c │ │ │ │ + bl 0xfec33804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ + ldc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vfma.f32 d31, d2, d1 │ │ │ │ - @ instruction: 0xf2c07cbc │ │ │ │ - blls 0x3df740 │ │ │ │ + @ instruction: 0xf242fc25 │ │ │ │ + @ instruction: 0xf2c07cd4 │ │ │ │ + blls 0x3df718 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcpl 6, cr15, [r8], #312 @ 0x138 │ │ │ │ + stclpl 6, cr15, [r0], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r5, ror #24 │ │ │ │ + andlt pc, r7, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -209112,39 +209101,39 @@ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c5401 │ │ │ │ @ instruction: 0x432c680d │ │ │ │ ldrle r0, [r7], #-1765 @ 0xfffff91b │ │ │ │ stmdbvs fp, {r1, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r1, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x43234301 │ │ │ │ - strle r0, [pc], #-2012 @ 0xdc6e8 │ │ │ │ + strle r0, [pc], #-2012 @ 0xdc6c0 │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ - @ instruction: 0xf9b8f00c │ │ │ │ + @ instruction: 0xf9d0f00c │ │ │ │ mulcs r1, r8, r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77368e6 │ │ │ │ - @ instruction: 0x4681fb35 │ │ │ │ + strmi pc, [r1], r9, asr #22 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d033 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0x151a6b0 │ │ │ │ - blx 0xb9a506 │ │ │ │ - bvs 0xa1a054 │ │ │ │ - bcs 0xfe699240 │ │ │ │ + blx 0x151a688 │ │ │ │ + blx 0x109a4de │ │ │ │ + bvs 0xa1a02c │ │ │ │ + bcs 0xfe699218 │ │ │ │ strcs r4, [r0, #-1664] @ 0xfffff980 │ │ │ │ - blx 0x99a516 │ │ │ │ + blx 0xe9a4ee │ │ │ │ ands r4, r6, r6, lsl #12 │ │ │ │ @ instruction: 0xf7df6861 │ │ │ │ strtmi pc, [sl], -r1, asr #20 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ @ instruction: 0x9600fa3b │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ @@ -209157,35 +209146,35 @@ │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ movwcs lr, #10160 @ 0x27b0 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x81a718 │ │ │ │ + blx 0x81a6f0 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - blx 0xffe1a570 │ │ │ │ + blx 0x31a54a │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xff2ef778 │ │ │ │ + @ instruction: 0xff42f778 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - strtmi pc, [sl], -fp, ror #29 │ │ │ │ + @ instruction: 0x462afeff │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2l 7, cr15, [sl], #-480 @ 0xfffffe20 │ │ │ │ + stc2 7, cr15, [lr], {120} @ 0x78 │ │ │ │ @ instruction: 0xf773e7b4 │ │ │ │ - @ instruction: 0x4649fadf │ │ │ │ + @ instruction: 0x4649faf3 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff3cf77a │ │ │ │ + @ instruction: 0xff50f77a │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - @ instruction: 0x462afd7b │ │ │ │ + strtmi pc, [sl], -pc, lsl #27 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2l 7, cr15, [r8], #-480 @ 0xfffffe20 │ │ │ │ + ldc2l 7, cr15, [ip], #-480 @ 0xfffffe20 │ │ │ │ svclt 0x0000e7a2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @@ -209197,76 +209186,76 @@ │ │ │ │ strbteq r4, [r5], ip, lsr #6 │ │ │ │ @ instruction: 0xb1b2d417 │ │ │ │ @ instruction: 0xb124690c │ │ │ │ strpl lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ strbeq r4, [r4, ip, lsr #6]! │ │ │ │ ldrmi sp, [pc], -pc, lsl #8 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ - @ instruction: 0xf912f00c │ │ │ │ + @ instruction: 0xf92af00c │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77368e6 │ │ │ │ - pkhbtmi pc, r2, r1, lsl #21 @ │ │ │ │ + strmi pc, [r2], r5, lsr #21 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d030 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ @ instruction: 0xf9acf7df │ │ │ │ - blx 0xfe29a64c │ │ │ │ + blx 0xfe79a624 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ ldrbmi pc, [r2], -r3, lsr #19 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cmplt pc, r8, asr #15 │ │ │ │ - blx 0x1f1a668 │ │ │ │ + blx 0xfe41a640 │ │ │ │ strmi r6, [r0], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ @ instruction: 0xf996f7df │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ stmdbvs r1!, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff76d304 │ │ │ │ + blle 0xff76d2dc │ │ │ │ ldr r2, [r5, r1]! │ │ │ │ @ instruction: 0xf0052302 │ │ │ │ @ instruction: 0xf7df0107 │ │ │ │ @ instruction: 0x072bf97b │ │ │ │ @ instruction: 0xf773d514 │ │ │ │ - @ instruction: 0x4651fa53 │ │ │ │ + ldrbmi pc, [r1], -r7, ror #20 @ │ │ │ │ andcs r4, r0, #5242880 @ 0x500000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - ldrbmi pc, [r1], -sp, lsl #29 @ │ │ │ │ + ldrbmi pc, [r1], -r1, lsr #29 @ │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mcr2 7, 2, pc, cr10, cr8, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr14, cr8, {3} │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - sbfx pc, r9, #23, #24 │ │ │ │ - blx 0x109a6dc │ │ │ │ + ldr pc, [r7, sp, ror #23]! │ │ │ │ + blx 0x159a6b4 │ │ │ │ @ instruction: 0x46054651 │ │ │ │ @ instruction: 0xf77a4650 │ │ │ │ - @ instruction: 0x4651fe9b │ │ │ │ + ldrbmi pc, [r1], -pc, lsr #29 @ │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - ldc2l 7, cr15, [sl], {120} @ 0x78 │ │ │ │ + stc2l 7, cr15, [lr], #480 @ 0x1e0 │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - str pc, [r5, r7, asr #23]! │ │ │ │ + sbfx pc, fp, #23, #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcls 0, cr11, [lr], {136} @ 0x88 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @@ -209284,77 +209273,77 @@ │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf00c461e │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {54} @ 0x36 │ │ │ │ ldreq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ strcs fp, [r8], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf7732410 │ │ │ │ - @ instruction: 0xf646fa59 │ │ │ │ + @ instruction: 0xf646fa6d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6422396 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ - blls 0x4f6a20 │ │ │ │ + blls 0x4f69f8 │ │ │ │ andcs pc, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf778463d │ │ │ │ - @ instruction: 0x4639fa5f │ │ │ │ + @ instruction: 0x4639fa73 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ ldrtmi pc, [r1], -r5, ror #17 @ │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ @ instruction: 0xf8e0f7df │ │ │ │ strmi r9, [r6], -lr, lsl #18 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ @ instruction: 0x4629f8db │ │ │ │ andcs r9, r1, r7 │ │ │ │ @ instruction: 0xf8d6f7df │ │ │ │ strls r9, [r4, #-3345] @ 0xfffff2ef │ │ │ │ - stcls 6, cr4, [pc, #-12] @ 0xdc9e8 │ │ │ │ - bls 0x2ae2bc │ │ │ │ + stcls 6, cr4, [pc, #-12] @ 0xdc9c0 │ │ │ │ + bls 0x2ae294 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ stmib sp, {pc}^ │ │ │ │ strls r4, [r1], #-1282 @ 0xfffffafe │ │ │ │ - blx 0xffd9a830 │ │ │ │ + blx 0x29a80a │ │ │ │ andlt r2, r8, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c28 │ │ │ │ + bl 0xfec33c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt ip, r4, r0, asr r0 │ │ │ │ ldrsbtcc pc, [r8], #140 @ 0x8c @ │ │ │ │ eorsle r0, fp, fp, lsl pc │ │ │ │ stmvs r9, {r1, r3, r9, sl, lr} │ │ │ │ - b 0x11b6a90 │ │ │ │ + b 0x11b6a68 │ │ │ │ ldmibvs r3, {r0, r7, r8} │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @ instruction: 0xf4134686 │ │ │ │ eorsle r6, r5, r0, ror r0 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ tstls r1, r8, lsr #32 │ │ │ │ ldrbtmi r2, [r0], -r6, lsl #2 │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ - blx 0x1b6bbe │ │ │ │ + blx 0x1b6b96 │ │ │ │ vrhadd.s8 d31, d9, d1 │ │ │ │ - vrsra.s64 d16, d25, #64 │ │ │ │ + vsubw.s8 q8, q8, d9 │ │ │ │ and r0, sl, sp, lsl #6 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - blx 0x1b6bd6 │ │ │ │ + blx 0x1b6bae │ │ │ │ vrhadd.s8 d31, d9, d1 │ │ │ │ - vqdmlal.s q8, d0, d1[3] │ │ │ │ + vorr.i32 d16, #3328 @ 0x00000d00 │ │ │ │ ldmvs r4, {r0, r2, r3, r8, r9}^ │ │ │ │ stmib sp, {sl, ip, pc}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff3204 │ │ │ │ andlt pc, r4, r7, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -209383,53 +209372,53 @@ │ │ │ │ @ instruction: 0xf82ef7df │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf82af7df │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {sp} │ │ │ │ stmdbvs r2!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ - bcs 0x137fd0 │ │ │ │ + bcs 0x137fa8 │ │ │ │ ldmdavs r8, {r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stmiavs r2!, {r0, r4, r5, ip, lr, pc} │ │ │ │ svclt 0x00184213 │ │ │ │ @ instruction: 0xd1222000 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - mvnlt pc, sp, lsl #31 │ │ │ │ + mvnlt pc, r5, lsr #31 │ │ │ │ vmla.i8 d22, d3, d19 │ │ │ │ vqsub.s8 d16, d3, d26 │ │ │ │ - blcs 0x11dff4 │ │ │ │ + blcs 0x11dfcc │ │ │ │ ldrmi fp, [r5], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf980f773 │ │ │ │ + @ instruction: 0xf994f773 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7786819 │ │ │ │ - @ instruction: 0xf8cdf98b │ │ │ │ + @ instruction: 0xf8cdf99f │ │ │ │ ldrtmi r8, [r2], -r8 │ │ │ │ stmiavs r3!, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ movwls r4, #5704 @ 0x1648 │ │ │ │ smladxls r0, fp, r6, r4 │ │ │ │ - @ instruction: 0xf9eaf78a │ │ │ │ + @ instruction: 0xf9fef78a │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06da87f0 │ │ │ │ @ instruction: 0xe7cad4f3 │ │ │ │ @ instruction: 0x0098f8d3 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ ldmdavs r8, {r2, ip, lr, pc}^ │ │ │ │ rsbseq pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0xe7e8d1b9 │ │ │ │ @ instruction: 0xf00279da │ │ │ │ - bcs 0x15d3f8 │ │ │ │ + bcs 0x15d3d0 │ │ │ │ ldr sp, [r2, r3, ror #19]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r6, r5, lsl #12 │ │ │ │ @@ -209450,65 +209439,65 @@ │ │ │ │ tstmi sl, #671088640 @ 0x28000000 │ │ │ │ strle r0, [ip], #-1746 @ 0xfffff92e │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [lr], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - stmiblt r8!, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtle r1, [r0], #-3219 @ 0xfffff36d │ │ │ │ andcc r3, r2, #126976 @ 0x1f000 │ │ │ │ - blx 0x953520 │ │ │ │ + blx 0x9534f8 │ │ │ │ @ instruction: 0xf005f503 │ │ │ │ movtlt r0, #13571 @ 0x3503 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrdmi r4, [r8], -r8 │ │ │ │ @ instruction: 0xf7de6020 │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqpeq sl, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ vmax.s8 d20, d3, d6 │ │ │ │ - bcs 0x11dd34 │ │ │ │ + bcs 0x11dd0c │ │ │ │ ldrmi fp, [ip], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8e0f773 │ │ │ │ + @ instruction: 0xf8f4f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andls r4, r5, r2, lsr #12 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - strbmi pc, [r8], -fp, ror #17 @ │ │ │ │ + @ instruction: 0x4648f8ff │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf78a8800 │ │ │ │ - andcs pc, r1, sp, asr #18 │ │ │ │ + andcs pc, r1, r1, ror #18 │ │ │ │ @ instruction: 0xf733e7b5 │ │ │ │ - svclt 0x0000fb19 │ │ │ │ + svclt 0x0000fb2d │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ eorle r0, lr, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176d28 │ │ │ │ + b 0x1176d00 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle r1, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sp, sp, lsl r6 │ │ │ │ movwls r6, #10443 @ 0x28cb │ │ │ │ svclt 0x00182b01 │ │ │ │ andsle r4, r7, r8, lsr #12 │ │ │ │ @@ -209521,312 +209510,312 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00b460c │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf773d050 │ │ │ │ - @ instruction: 0xf646f885 │ │ │ │ + @ instruction: 0xf646f899 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d19, d6 │ │ │ │ strmi r0, [r6], -r8, lsr #4 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf88ef778 │ │ │ │ - @ instruction: 0xf844f773 │ │ │ │ + @ instruction: 0xf8a2f778 │ │ │ │ + @ instruction: 0xf858f773 │ │ │ │ @ instruction: 0xf7734607 │ │ │ │ - strmi pc, [r0], sp, lsl #16 │ │ │ │ - @ instruction: 0xf80af773 │ │ │ │ + strmi pc, [r0], r1, lsr #16 │ │ │ │ + @ instruction: 0xf81ef773 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x7dcb64 │ │ │ │ + blmi 0x7dcb3c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @ instruction: 0x11a4f64c │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8cd4689 │ │ │ │ stmiapl sl!, {r2, r3, pc}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ strbmi r1, [r2], #-2515 @ 0xfffff62d │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - @ instruction: 0xf8ddffd7 │ │ │ │ + @ instruction: 0xf8ddffeb │ │ │ │ stmdavs r1!, {r3, pc}^ │ │ │ │ strbmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x49cb2c │ │ │ │ + blmi 0x49cb04 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ ldrbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - @ instruction: 0xffc2f773 │ │ │ │ + @ instruction: 0xffd6f773 │ │ │ │ stmdavs r1!, {r0, r1, fp, ip, pc} │ │ │ │ movwcs r4, #9810 @ 0x2652 │ │ │ │ @ instruction: 0xff86f7de │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrbmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xff80f7de │ │ │ │ str r2, [pc, r1] │ │ │ │ - addeq r2, r4, r0, ror #27 │ │ │ │ - @ instruction: 0x00842db2 │ │ │ │ + addeq r2, r4, r8, lsl #28 │ │ │ │ + ldrdeq r2, [r4], sl │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013680a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176f60 │ │ │ │ + b 0x1176f38 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x137170 │ │ │ │ + blcs 0x137148 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - ldc2l 0, cr15, [r8, #44]! @ 0x2c │ │ │ │ + cdp2 0, 1, cr15, cr0, cr11, {0} │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffe8f772 │ │ │ │ + @ instruction: 0xfffcf772 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r0, r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xfff0f777 │ │ │ │ - @ instruction: 0xff72f772 │ │ │ │ + @ instruction: 0xf804f778 │ │ │ │ + @ instruction: 0xff86f772 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - strtmi pc, [fp], -r7, lsl #30 │ │ │ │ + qadd16mi pc, fp, fp @ │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf7794630 │ │ │ │ - @ instruction: 0xf772fe3d │ │ │ │ - strmi pc, [r2], r3, ror #30 │ │ │ │ - @ instruction: 0xff60f772 │ │ │ │ + @ instruction: 0xf772fe51 │ │ │ │ + @ instruction: 0x4682ff77 │ │ │ │ + @ instruction: 0xff74f772 │ │ │ │ @ instruction: 0xf7724680 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4681 │ │ │ │ @ instruction: 0x462afe7b │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7de4640 │ │ │ │ @ instruction: 0x4649fe75 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {2} │ │ │ │ @ instruction: 0xf77a5f70 │ │ │ │ - blmi 0xfdbdac │ │ │ │ + blmi 0xfdbdd4 │ │ │ │ subsvc pc, ip, r9, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - bl 0x1732b4 │ │ │ │ + bl 0x17328c │ │ │ │ ldmibne r1, {r1, r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ tstls r4, sl, lsl r6 │ │ │ │ @ instruction: 0xf7736800 │ │ │ │ - @ instruction: 0xf8ddff49 │ │ │ │ - bls 0x1c4f78 │ │ │ │ + @ instruction: 0xf8ddff5d │ │ │ │ + bls 0x1c4f50 │ │ │ │ stmdavs r1!, {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7de4650 │ │ │ │ @ instruction: 0x4649fedf │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - blx 0xc1ad1e │ │ │ │ + blx 0x111acf6 │ │ │ │ stmdbls r4, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ stmiapl sl!, {r3, fp, sp, lr}^ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf773461a │ │ │ │ - ldrbmi pc, [sl], -r9, lsr #30 @ │ │ │ │ + uasxmi pc, sl, sp @ │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7de6821 │ │ │ │ strbmi pc, [r1], -r1, asr #29 @ │ │ │ │ @ instruction: 0xf77a4650 │ │ │ │ - blmi 0x85bd2c │ │ │ │ + blmi 0x85bd54 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - blls 0x1f332c │ │ │ │ + blls 0x1f3304 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0x46194699 │ │ │ │ - bl 0x176ff0 │ │ │ │ + bl 0x176fc8 │ │ │ │ @ instruction: 0xf8cd030a │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff0af773 │ │ │ │ + @ instruction: 0xff1ef773 │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdavs r1!, {r0, r2, fp, ip, pc} │ │ │ │ mcr2 7, 5, pc, cr2, cr14, {6} @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - blmi 0x49bb74 │ │ │ │ + blmi 0x49bb9c │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #2523136 @ 0x268000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ @ instruction: 0xf8d94443 │ │ │ │ ldrmi r0, [sl], -r0 │ │ │ │ - mrc2 7, 7, pc, cr0, cr3, {3} │ │ │ │ + @ instruction: 0xff04f773 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ strbmi r2, [r0], -r3, lsl #4 │ │ │ │ mcr2 7, 4, pc, cr8, cr14, {6} @ │ │ │ │ svclt 0x0000e747 │ │ │ │ - addeq r2, r4, r4, ror ip │ │ │ │ - addeq r2, r4, r4, lsr ip │ │ │ │ - strdeq r2, [r4], ip │ │ │ │ - @ instruction: 0x00842bba │ │ │ │ + umulleq r2, r4, ip, ip │ │ │ │ + addeq r2, r4, ip, asr ip │ │ │ │ + addeq r2, r4, r4, lsr #24 │ │ │ │ + addeq r2, r4, r2, ror #23 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1177058 │ │ │ │ + b 0x1177030 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x137368 │ │ │ │ + blcs 0x137340 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - ldc2l 0, cr15, [ip], #44 @ 0x2c │ │ │ │ + ldc2 0, cr15, [r4, #-44] @ 0xffffffd4 │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 7, pc, cr12, cr2, {3} @ │ │ │ │ + @ instruction: 0xff00f772 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - mrc2 7, 7, pc, cr4, cr7, {3} │ │ │ │ - mrc2 7, 3, pc, cr6, cr2, {3} │ │ │ │ + @ instruction: 0xff08f777 │ │ │ │ + mcr2 7, 4, pc, cr10, cr2, {3} @ │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - strtmi pc, [fp], -fp, lsl #28 │ │ │ │ + @ instruction: 0x462bfe1f │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf7795f70 │ │ │ │ - @ instruction: 0xf772fd3f │ │ │ │ - stmdavs r1!, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf772fd53 │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4680 │ │ │ │ - blmi 0x121c6dc │ │ │ │ + blmi 0x121c6b4 │ │ │ │ sbcsvs pc, r8, r9, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17348c │ │ │ │ + bl 0x173464 │ │ │ │ ldmibne r1, {r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ pkhbtmi r4, r8, sl, lsl #12 │ │ │ │ strbmi r6, [r3], r0, lsl #16 │ │ │ │ - mrc2 7, 2, pc, cr12, cr3, {3} │ │ │ │ - mcr2 7, 2, pc, cr6, cr2, {3} @ │ │ │ │ + mrc2 7, 3, pc, cr0, cr3, {3} │ │ │ │ + mrc2 7, 2, pc, cr10, cr2, {3} │ │ │ │ ldrbmi r6, [r2], -r1, ror #16 │ │ │ │ strmi r2, [r1], r2, lsl #6 │ │ │ │ stc2l 7, cr15, [r4, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0x46414b35 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ - bl 0x1734c8 │ │ │ │ - bl 0x15dd48 │ │ │ │ + bl 0x1734a0 │ │ │ │ + bl 0x15dd20 │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr0, cr3, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr4, cr3, {3} │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - @ instruction: 0xf8ddf8cb │ │ │ │ + @ instruction: 0xf8ddf8df │ │ │ │ @ instruction: 0x46419010 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xffb6f777 │ │ │ │ + @ instruction: 0xffcaf777 │ │ │ │ stmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4648461a │ │ │ │ ldc2 7, cr15, [ip, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0xf8db4b22 │ │ │ │ ldrbmi r0, [r9], -r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - bl 0x173518 │ │ │ │ - bl 0x15dd98 │ │ │ │ + bl 0x1734f0 │ │ │ │ + bl 0x15dd70 │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 7, 0, pc, cr8, cr3, {3} │ │ │ │ - mcr2 7, 0, pc, cr2, cr2, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr12, cr3, {3} @ │ │ │ │ + mrc2 7, 0, pc, cr6, cr2, {3} │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strmi r2, [r1], r3, lsl #4 │ │ │ │ stc2 7, cr15, [r0, #-888]! @ 0xfffffc88 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ stc2 7, cr15, [r8, #888]! @ 0x378 │ │ │ │ @ instruction: 0x46594b12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmibne sl, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmibne sl, {r0, r9, ip, pc}^ │ │ │ │ strbmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8db461a │ │ │ │ @ instruction: 0xf7730000 │ │ │ │ - @ instruction: 0x4649fdfb │ │ │ │ + strbmi pc, [r9], -pc, lsl #28 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf888f778 │ │ │ │ + @ instruction: 0xf89cf778 │ │ │ │ strbmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7774648 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7de4648 │ │ │ │ strb pc, [r4, -r9, lsl #27] @ │ │ │ │ - umulleq r2, r4, ip, sl │ │ │ │ - addeq r2, r4, r0, ror #20 │ │ │ │ - addeq r2, r4, r0, lsl sl │ │ │ │ - ldrdeq r2, [r4], r0 │ │ │ │ + addeq r2, r4, r4, asr #21 │ │ │ │ + addeq r2, r4, r8, lsl #21 │ │ │ │ + addeq r2, r4, r8, lsr sl │ │ │ │ + strdeq r2, [r4], r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrbgt pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf6cf2210 │ │ │ │ addlt r6, pc, r0, lsl #5 │ │ │ │ @@ -209856,43 +209845,43 @@ │ │ │ │ @ instruction: 0xf5b28564 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ @ instruction: 0xf5b2837f │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ @ instruction: 0xf5b28365 │ │ │ │ cmnle r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41cd9c │ │ │ │ + blls 0x41cd84 │ │ │ │ rsble r2, r3, r3, lsl #22 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mcr2 7, 5, pc, cr0, cr6, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr6, {7} │ │ │ │ tstcs r0, fp, asr r0 │ │ │ │ orrcs pc, r0, pc, asr #5 │ │ │ │ cmple r5, sl, lsl #5 │ │ │ │ stceq 0, cr15, [r0], {19} │ │ │ │ msrhi CPSR_, r0, asr #32 │ │ │ │ @ instruction: 0xf100029d │ │ │ │ @ instruction: 0xf4138408 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ tsteq ip, #1828716544 @ 0x6d000000 │ │ │ │ cmnphi fp, #64, 2 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ + vqrshl.s8 q4, , q8 │ │ │ │ @ instruction: 0xf5b287b9 │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vabd.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b28640 │ │ │ │ + vabd.s8 q4, , q11 │ │ │ │ + @ instruction: 0xf5b28642 │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vqshl.s8 d8, d9, d18 │ │ │ │ - bcs 0xfe390 │ │ │ │ - ldrthi pc, [r9], #3 @ │ │ │ │ + vqshl.s8 d8, d15, d18 │ │ │ │ + bcs 0xfe370 │ │ │ │ + ldrthi pc, [pc], #3 @ 0xdd2d0 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -209902,136 +209891,136 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - strd pc, [sl], -r9 │ │ │ │ + strd pc, [sl], -r5 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - mcr2 7, 5, pc, cr10, cr12, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr14, cr12, {7} @ │ │ │ │ bicseq r9, sl, r5, lsl #22 │ │ │ │ sbcshi pc, r9, #64, 2 │ │ │ │ - blmi 0xff125358 │ │ │ │ - blls 0x4373c4 │ │ │ │ + blmi 0xff125330 │ │ │ │ + blls 0x43739c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ - strdlt r8, [pc], -r0 │ │ │ │ + strdlt r8, [pc], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf4018ff0 │ │ │ │ strcs r1, [r0, -r0, asr #4] │ │ │ │ svcne 0x0040f5b2 │ │ │ │ vst4.16 {d13-d16}, [r3 :256], r3 │ │ │ │ @ instruction: 0xf5b26274 │ │ │ │ sbcsle r6, r9, r8, ror #31 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ msrhi (UNDEF: 102), r0 │ │ │ │ svcvc 0x0050f5b2 │ │ │ │ - strhi pc, [r0, -r1] │ │ │ │ + strhi pc, [r2, -r1] │ │ │ │ andshi pc, r9, #0, 4 │ │ │ │ svcvc 0x00a0f5b2 │ │ │ │ - rschi pc, r5, r2 │ │ │ │ + rschi pc, r7, r2 │ │ │ │ ldrbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ @ instruction: 0xf0012a40 │ │ │ │ - @ instruction: 0xf5b28743 │ │ │ │ + @ instruction: 0xf5b28745 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - bcs 0xff008 │ │ │ │ + bcs 0xfefe8 │ │ │ │ ldrmi sp, [r9], -sl, asr #3 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fc970c │ │ │ │ - blls 0x25ccf0 │ │ │ │ + blls 0x25ccd8 │ │ │ │ bicseq r9, fp, fp, lsl #20 │ │ │ │ - strhi pc, [r4, -r2, lsl #2] │ │ │ │ + strhi pc, [r7, -r2, lsl #2] │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xdd51c │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xdd4f4 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ ldrle r0, [r5, #1503]! @ 0x5df │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ andcc pc, r0, #13762560 @ 0xd20000 │ │ │ │ andscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf836f7fc │ │ │ │ + @ instruction: 0xf832f7fc │ │ │ │ vst1.32 {d30}, [pc :128], r5 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, sl, r0, lsl #4 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ movthi pc, #20480 @ 0x5000 @ │ │ │ │ rschi pc, r9, r0, lsl #4 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ bicshi pc, pc, #1 │ │ │ │ orrshi pc, r3, #0, 4 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ msrhi CPSR_fsc, #0 │ │ │ │ - strbhi pc, [pc, #-512] @ 0xdd238 @ │ │ │ │ + strbhi pc, [pc, #-512] @ 0xdd210 @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ strthi pc, [lr], #-1 │ │ │ │ sbcshi pc, r6, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - stmdage r8, {r2, r3, r4, r5, r6, sl, pc} │ │ │ │ - stc2l 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ - blcs 0x1c4084 │ │ │ │ + stmdage r8, {r0, r2, r3, r4, r5, r6, sl, pc} │ │ │ │ + stc2l 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ + blcs 0x1c405c │ │ │ │ svcge 0x007ef43f │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andscc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ + ldc2 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ biceq lr, sl, r5, ror r7 │ │ │ │ andshi pc, fp, #64, 2 │ │ │ │ addcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0012a02 │ │ │ │ - bcs 0x1bd56c │ │ │ │ + bcs 0x1bd544 │ │ │ │ andhi pc, r8, r1 │ │ │ │ vst1.8 {d18-d19}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ - b 0x15dc98 │ │ │ │ + b 0x15dc70 │ │ │ │ @ instruction: 0xf0000201 │ │ │ │ @ instruction: 0xf5b287d8 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vcge.s8 q4, q1, q13 │ │ │ │ - @ instruction: 0xf5b28285 │ │ │ │ + vcgt.s8 d8, d18, d2 │ │ │ │ + @ instruction: 0xf5b28287 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vshl.s8 d8, d31, d18 │ │ │ │ - @ instruction: 0xf5b2851d │ │ │ │ + vqshl.s8 d8, d23, d18 │ │ │ │ + @ instruction: 0xf5b28520 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vshl.s8 q4, q9, q2 │ │ │ │ - bcs 0xfe0fd734 │ │ │ │ - ldrbhi pc, [r2], #4 @ │ │ │ │ + vshl.s8 q4, q13, q2 │ │ │ │ + bcs 0xfe0fd730 │ │ │ │ + ldrbhi pc, [sl], #4 @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - ldrhi pc, [r8], -r4 │ │ │ │ + strthi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmdage r8, {r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 3, pc, cr0, cr12, {7} │ │ │ │ + mrc2 7, 3, pc, cr2, cr12, {7} │ │ │ │ eorvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #984] @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [r0, #984] @ 0x3d8 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x004bf43f │ │ │ │ ldr r2, [r2, -r1]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ - vrhadd.s8 d8, d0, d15 │ │ │ │ + vand d8, d0, d1 │ │ │ │ @ instruction: 0xf5b28218 │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ - vhadd.s8 q4, q8, q10 │ │ │ │ + vhadd.s8 q4, q8, q11 │ │ │ │ @ instruction: 0xf5b28629 │ │ │ │ @ instruction: 0xf0027f80 │ │ │ │ - @ instruction: 0xf5b280b9 │ │ │ │ + @ instruction: 0xf5b280bb │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - bcs 0xfd764 │ │ │ │ + bcs 0xfd744 │ │ │ │ svcge 0x0016f47f │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -210042,15 +210031,15 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - ldrbt pc, [r2], r1, ror #27 @ │ │ │ │ + usat pc, #18, sp, asr #27 @ │ │ │ │ andvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ vand d8, d0, d9 │ │ │ │ vst4.32 {d24-d27}, [pc :128]! │ │ │ │ vaddl.s8 q11, d16, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ @@ -210063,85 +210052,85 @@ │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mvnshi pc, r1 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25c880 │ │ │ │ + blls 0x25c850 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x1bf3a0 │ │ │ │ - strbhi pc, [r8, -r2]! @ │ │ │ │ + blcs 0x1bf388 │ │ │ │ + strbhi pc, [ip, -r2]! @ │ │ │ │ svclt 0x00152b01 │ │ │ │ rscsvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ - rsbne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + eorsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ vst1.32 {d30-d32}, [pc :256], r1 │ │ │ │ vaddl.s8 q11, d0, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ - strthi pc, [r7], #-1 │ │ │ │ + strthi pc, [r9], #-1 │ │ │ │ adcshi pc, r8, r0, lsl #4 │ │ │ │ addvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ - vqshl.s8 d8, d1, d0 │ │ │ │ + vqshl.s8 d8, d3, d0 │ │ │ │ vst2. {d24-d27}, [pc :256]! │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ addhi pc, r1, #1 │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf1b28268 │ │ │ │ @ instruction: 0xf47f2f01 │ │ │ │ ldrmi sl, [r9], -sp, lsl #29 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41c9e0 │ │ │ │ + blls 0x41c9c8 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r8, {r0, r2, r7, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - ldrbt pc, [ip], -r1, asr #25 @ │ │ │ │ + @ instruction: 0xe67cfcbd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ - strthi pc, [r4], r1 │ │ │ │ + strthi pc, [r6], r1 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ rschi pc, r9, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b2 │ │ │ │ - strbhi pc, [sp, #-1]! @ │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xdd64f @ │ │ │ │ ldrbthi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b2 │ │ │ │ - ldrhi pc, [ip, r1] │ │ │ │ + ldrhi pc, [lr, r1] │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - ldrbthi pc, [r5], r1 @ │ │ │ │ + ldrbthi pc, [r7], r1 @ │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + stc2l 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x22ef68 │ │ │ │ + blls 0x22ef40 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ cps #31 │ │ │ │ - bcs 0xfea8c │ │ │ │ + bcs 0xfea70 │ │ │ │ mcrge 4, 2, pc, cr12, cr15, {1} @ │ │ │ │ - msreq SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ + orreq pc, r4, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + sbcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fb202c │ │ │ │ - ldrt pc, [ip], -r5, lsl #31 @ │ │ │ │ + ldrt pc, [ip], -r1, lsl #31 @ │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ vhadd.s8 q4, q0, q5 │ │ │ │ vst1.64 {d24-d27}, [pc :128], r5 │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ @@ -210150,314 +210139,314 @@ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vst4. {d24-d27}, [pc :64], fp │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ - blcs 0x104354 │ │ │ │ + ldc2l 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ + blcs 0x10432c │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - rscmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + adcsmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mrrc2 7, 15, pc, r2, cr6 @ │ │ │ │ + mcrr2 7, 15, pc, lr, cr6 @ │ │ │ │ @ instruction: 0xf5b2e60d │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ vhadd.s8 q4, q0, q14 │ │ │ │ @ instruction: 0xf5b28329 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b28084 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - bcs 0xfd924 │ │ │ │ + bcs 0xfd8fc │ │ │ │ ldclge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434630 │ │ │ │ vmlal.s q11, d0, d1[2] │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [r0, #3125]! @ 0xc35 @ │ │ │ │ + ldrb pc, [r0, #3121]! @ 0xc31 @ │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vcge.s8 d8, d0, d9 │ │ │ │ + vcge.s8 d8, d0, d10 │ │ │ │ vst2.16 {d24-d27}, [pc :128], r8 │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mvnhi pc, r1 │ │ │ │ teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vst4. {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ - blcs 0x1c43ec │ │ │ │ + ldc2 7, cr15, [r0], #-1008 @ 0xfffffc10 │ │ │ │ + blcs 0x1c43c4 │ │ │ │ stclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adcsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc2 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ + stc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf5b2e5c1 │ │ │ │ @ instruction: 0xf0016fa8 │ │ │ │ - vshl.s8 q4, , q0 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ @ instruction: 0xf5b28492 │ │ │ │ @ instruction: 0xf0016f88 │ │ │ │ - @ instruction: 0xf5b285cb │ │ │ │ + @ instruction: 0xf5b285cd │ │ │ │ @ instruction: 0xf0016fa0 │ │ │ │ - @ instruction: 0xf5b285a2 │ │ │ │ + @ instruction: 0xf5b285a4 │ │ │ │ @ instruction: 0xf47f6f80 │ │ │ │ ldrmi sl, [r9], -pc, lsr #27 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6fc2d │ │ │ │ + @ instruction: 0xf8d6fc31 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, pc, r0, lsl #4 │ │ │ │ - ldrbhi pc, [r1, #-258]! @ 0xfffffefe @ │ │ │ │ + ldrbhi pc, [r4, #-258]! @ 0xfffffefe @ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ vmla.f32 d26, d18, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ - bl 0x19e4fc │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ + bl 0x19e4d4 │ │ │ │ @ instruction: 0xf642038c │ │ │ │ - vmlal.s q8, d0, d0[7] │ │ │ │ + vsubl.s8 q8, d16, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xffaef7fb │ │ │ │ + @ instruction: 0xffaaf7fb │ │ │ │ @ instruction: 0xf5b2e589 │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vmin.s8 d8, d0, d27 │ │ │ │ + vmin.s8 d8, d0, d29 │ │ │ │ @ instruction: 0xf5b283c1 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b2855a │ │ │ │ + @ instruction: 0xf5b2855c │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b28537 │ │ │ │ + @ instruction: 0xf5b28539 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ @ instruction: 0x4619ad77 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6fbf5 │ │ │ │ + @ instruction: 0xf8d6fbf9 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ - strbhi pc, [fp], #66 @ 0x42 @ │ │ │ │ + strbhi pc, [lr], #66 @ 0x42 @ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ vadd.f32 q13, q1, │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ - bl 0x15e16c │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ + bl 0x15e144 │ │ │ │ stmdbge r8, {r0, r7, r9} │ │ │ │ movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - mcr2 7, 5, pc, cr0, cr11, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr11, {7} │ │ │ │ stceq 5, cr14, [sl], {87} @ 0x57 │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ tstls ip, r1, lsl r3 │ │ │ │ ldmdaeq r9, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ andcs pc, r3, #201326595 @ 0xc000003 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ vsubl.u8 , d3, d8 │ │ │ │ andls r1, r9, #128, 4 │ │ │ │ - b 0x111fc38 │ │ │ │ + b 0x111fc10 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ vmull.u8 q13, d3, d8 │ │ │ │ movwls r4, #20739 @ 0x5103 │ │ │ │ strtmi r4, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf7f9920b │ │ │ │ - blls 0x25cb30 │ │ │ │ + blls 0x25caf8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf403adfd │ │ │ │ @ instruction: 0xf5b26274 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ ldrmi sl, [r9], -r7, asr #26 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xf8d6fbcd │ │ │ │ + @ instruction: 0xf8d6fbd1 │ │ │ │ @ instruction: 0x463030d0 │ │ │ │ @ instruction: 0xf57f05db │ │ │ │ @ instruction: 0xf8ddad21 │ │ │ │ @ instruction: 0xf642c02c │ │ │ │ - vrsra.s64 d17, d12, #64 │ │ │ │ + vrsra.s64 d17, d20, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x46210235 │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf828f7fc │ │ │ │ + @ instruction: 0xf824f7fc │ │ │ │ vst3.8 {d30,d32,d34}, [pc] │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r5, r1]! │ │ │ │ + strhi pc, [r7, r1]! │ │ │ │ strbhi pc, [ip], #512 @ 0x200 @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.16 {d24}, [pc :256], r7 │ │ │ │ + vst1.16 {d24}, [pc :256], r9 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [fp, -r1] @ │ │ │ │ + strbhi pc, [sp, -r1] @ │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111ddc0 │ │ │ │ + b 0x111dd98 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1165390 │ │ │ │ + b 0x1165368 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff01b992 │ │ │ │ - beq 0x716cf0 │ │ │ │ + blx 0xfef1b96a │ │ │ │ + beq 0x716cc8 │ │ │ │ strbne pc, [r0, -r3, asr #7] @ │ │ │ │ mrseq pc, CPSR @ │ │ │ │ svclt 0x008c290b │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ stmdacs r0, {r0} │ │ │ │ strhi pc, [r0], -r0, asr #32 │ │ │ │ rsbsvs pc, r2, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x0072f5b2 │ │ │ │ ldcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ - stmmi r9, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdami r9, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf57f05d2 │ │ │ │ ldcvs 12, cr10, [r2, #-708]! @ 0xfffffd3c │ │ │ │ @ instruction: 0xf0000c98 │ │ │ │ @ instruction: 0xf8d20010 │ │ │ │ vaddl.u8 q14, d3, d0 │ │ │ │ movwmi r3, #8707 @ 0x2203 │ │ │ │ svceq 0x000ef01c │ │ │ │ ldrbeq sp, [r5], r2, lsl #2 │ │ │ │ stcge 5, cr15, [r2], #252 @ 0xfc │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xf47f4214 │ │ │ │ + @ instruction: 0xf47f4222 │ │ │ │ @ instruction: 0x4630ac9d │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf00b9107 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ movweq lr, #23005 @ 0x59dd │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ vmoveq r0, fp, d10 │ │ │ │ rsbseq pc, r0, #2 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ streq lr, [r2, #-2691] @ 0xfffff57d │ │ │ │ @ instruction: 0xf88cf7de │ │ │ │ strmi r2, [r6], -r0, lsl #24 │ │ │ │ stmdbls r7, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4628 │ │ │ │ tstcs r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf7ca9305 │ │ │ │ - blls 0x25bde8 │ │ │ │ + blls 0x25be40 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ @ instruction: 0x46314632 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strbmi r3, [r0, r2, lsl #6] │ │ │ │ stmdage r8, {r1, r3, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff39ba6c │ │ │ │ + blx 0xff49ba44 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbspl pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfeb1ba64 │ │ │ │ + blx 0xfea1ba3c │ │ │ │ stmdage r8, {r0, r1, r5, r6, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9f6f7fc │ │ │ │ + @ instruction: 0xf9f2f7fc │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorscs pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe81ba7c │ │ │ │ + blx 0xfe71ba54 │ │ │ │ stmdage r8, {r0, r1, r2, r4, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfed9ba9c │ │ │ │ - blcs 0x1c46e0 │ │ │ │ + blx 0xfee9ba74 │ │ │ │ + blcs 0x1c46b8 │ │ │ │ mrrcge 4, 3, pc, r0, cr15 @ │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorscs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe41ba9c │ │ │ │ + blx 0xfe31ba74 │ │ │ │ vst3.16 {d30-d32}, [pc], r7 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andsmi r1, sl, r0, lsl #4 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ - ldrbhi pc, [pc, -r2] @ │ │ │ │ + strbhi pc, [r5, -r2]! @ │ │ │ │ addshi pc, sp, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - ldrhi pc, [r8], -r2 │ │ │ │ + ldrhi pc, [ip], -r2 │ │ │ │ strthi pc, [sp], #-512 @ 0xfffffe00 │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - strbhi pc, [sp, #2]! @ │ │ │ │ - ldrbhi pc, [r8, #-513]! @ 0xfffffdff @ │ │ │ │ + ldrbhi pc, [r1, #2]! @ │ │ │ │ + ldrbhi pc, [sl, #-513]! @ 0xfffffdff @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - ldrbhi pc, [pc, r2] @ │ │ │ │ + strbhi pc, [r5, r2]! @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ - ldrhi pc, [r6, r2]! │ │ │ │ + ldrhi pc, [ip, r2]! │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ ldmdaeq r9, {r0, r2, r5, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111df58 │ │ │ │ + b 0x111df30 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1165528 │ │ │ │ + b 0x1165500 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffd1bb28 │ │ │ │ + blx 0xffc1bb00 │ │ │ │ @ instruction: 0xf5b2e401 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ vqadd.s8 d8, d16, d18 │ │ │ │ @ instruction: 0xf5b281d5 │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ @ instruction: 0xf5b28796 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ @ instruction: 0xf5b28780 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r8, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blx 0x139bb6c │ │ │ │ - blcs 0x1c47b0 │ │ │ │ - blge 0xffb1ac80 │ │ │ │ + blx 0x149bb44 │ │ │ │ + blcs 0x1c4788 │ │ │ │ + blge 0xffb1ac58 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xa1bb6c │ │ │ │ - bllt 0xff8dbb94 │ │ │ │ + blx 0x91bb44 │ │ │ │ + bllt 0xff8dbb6c │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vhsub.s8 q4, q0, q7 │ │ │ │ + vqsub.s8 q4, q0, q2 │ │ │ │ @ instruction: 0xf5b2830a │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vqsub.s8 d8, d17, d0 │ │ │ │ - @ instruction: 0xf5b2819b │ │ │ │ + vqsub.s8 d8, d17, d6 │ │ │ │ + @ instruction: 0xf5b2819d │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vhadd.s8 q4, , │ │ │ │ - bcs 0xffb68 │ │ │ │ - andhi pc, r5, r3 │ │ │ │ + vhadd.s8 q4, , │ │ │ │ + bcs 0xffb48 │ │ │ │ + andhi pc, fp, r3 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -210467,482 +210456,482 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffa8f │ │ │ │ + @ instruction: 0xf7fffa8b │ │ │ │ @ instruction: 0xf44fbba0 │ │ │ │ vaddw.s8 q11, q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r1, #-2] │ │ │ │ + strhi pc, [r5, #-2] │ │ │ │ @ instruction: 0x83bdf200 │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.64 {d24-d26}, [pc :256], sl │ │ │ │ + vst1.8 {d24}, [pc], r0 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbthi pc, [sp], r1, lsl #4 @ │ │ │ │ + strbthi pc, [pc], r1, lsl #4 @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :256], r0 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :256], r4 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r4, #2] │ │ │ │ + strhi pc, [r8, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111e0bc │ │ │ │ + b 0x111e094 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x116568c │ │ │ │ + b 0x1165664 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x109bc8c │ │ │ │ - bllt 0x14dbcb4 │ │ │ │ + blx 0xf9bc64 │ │ │ │ + bllt 0x14dbc8c │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrbthi pc, [lr], #0 @ │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ stmdage r8, {r0, r3, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x25c294 │ │ │ │ + blls 0x25c274 │ │ │ │ @ instruction: 0xf53f029f │ │ │ │ - blls 0x4089b4 │ │ │ │ + blls 0x40898c │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 3, cr8, [r3, #-400]! @ 0xfffffe70 │ │ │ │ + ldcvs 3, cr8, [r3, #-432]! @ 0xfffffe50 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrthi pc, [r8], -r3 @ │ │ │ │ + strbhi pc, [r0], -r3 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621ab1b │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 q11, d16, d25 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff957 │ │ │ │ + @ instruction: 0xf7fff953 │ │ │ │ @ instruction: 0xf5b2bb12 │ │ │ │ @ instruction: 0xf0006f50 │ │ │ │ @ instruction: 0xf5b284a4 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ @ instruction: 0xf5b28479 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ stmdage r8, {r0, r2, r8, r9, fp, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf936f7fc │ │ │ │ - bls 0x40496c │ │ │ │ + @ instruction: 0xf938f7fc │ │ │ │ + bls 0x404944 │ │ │ │ @ instruction: 0xf102029d │ │ │ │ - bcs 0x13de2c │ │ │ │ - rsbhi pc, sl, r2, asr #32 │ │ │ │ + bcs 0x13de10 │ │ │ │ + rsbhi pc, sp, r2, asr #32 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r1, r2, r8, r9, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe6980 │ │ │ │ - bge 0xffb1ae80 │ │ │ │ + blcs 0xe6958 │ │ │ │ + bge 0xffb1ae58 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - addsne pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbsne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf924f7f6 │ │ │ │ - blt 0xff8dbd94 │ │ │ │ + @ instruction: 0xf920f7f6 │ │ │ │ + blt 0xff8dbd6c │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ strthi pc, [sl], -r0 │ │ │ │ svcvs 0x00c0f5b2 │ │ │ │ ldrhi pc, [r5], -r0 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - bge 0xff59afac │ │ │ │ + bge 0xff59af84 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434630 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff90b │ │ │ │ + @ instruction: 0xf7fff907 │ │ │ │ vst1.64 {d27-d28}, [pc], r6 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [pc, #-0] @ 0xdddd8 │ │ │ │ + strhi pc, [pc, #-0] @ 0xdddb0 │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0xfed1aff0 │ │ │ │ + bge 0xfed1afc8 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf842f7fc │ │ │ │ + @ instruction: 0xf83ef7fc │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8e8f7f6 │ │ │ │ - blt 0xfe9dbe0c │ │ │ │ + @ instruction: 0xf8e4f7f6 │ │ │ │ + blt 0xfe9dbde4 │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst1.64 {d24-d26}, [pc :64], r2 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrthi pc, [r9], r0 @ │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldrmi sl, [r9], -sp, lsl #21 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434630 │ │ │ │ vsubl.s8 q9, d16, d21 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff8c5 │ │ │ │ + @ instruction: 0xf7fff8c1 │ │ │ │ vst1.32 {d27-d28}, [pc], r0 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r0, r0] │ │ │ │ + strhi pc, [r1, r0] │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0x1b9b07c │ │ │ │ + bge 0x1b9b054 │ │ │ │ setend be │ │ │ │ - stmdage r8, {r0, r2, r5, r8, r9, sl, pc} │ │ │ │ + stmdage r8, {r3, r5, r8, r9, sl, pc} │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25c048 │ │ │ │ + blls 0x25c028 │ │ │ │ @ instruction: 0xf53f0658 │ │ │ │ - blls 0x408810 │ │ │ │ + blls 0x4087e8 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 4, cr8, [r3, #-836]! @ 0xfffffcbc │ │ │ │ + ldcvs 4, cr8, [r3, #-868]! @ 0xfffffc9c │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - subhi pc, r8, #4 │ │ │ │ + subshi pc, r0, #4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ strtmi sl, [r1], -r9, asr #20 │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vsubl.s8 q10, d16, d9 │ │ │ │ + vmlal.s q10, d0, d1[4] │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff885 │ │ │ │ + @ instruction: 0xf7fff881 │ │ │ │ @ instruction: 0xf5b2ba40 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ @ instruction: 0xf5b28601 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b285ec │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r8, {r0, r1, r4, r5, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xffc6f7fb │ │ │ │ + @ instruction: 0xffc2f7fb │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subscs pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf86cf7f6 │ │ │ │ - blt 0xadbf04 │ │ │ │ + @ instruction: 0xf868f7f6 │ │ │ │ + blt 0xadbedc │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ ldrhi pc, [pc], r0 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ ldrbthi pc, [r4], -r0 @ │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ - bge 0x79b11c │ │ │ │ + bge 0x79b0f4 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x25c058 │ │ │ │ + blls 0x25c038 │ │ │ │ addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - ldrbthi pc, [r1], r1, lsl #2 @ │ │ │ │ + ldrbthi pc, [r4], r1, lsl #2 @ │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 7, cr8, [r3, #-588]! @ 0xfffffdb4 │ │ │ │ + ldcvs 7, cr8, [r3, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - addhi pc, pc, #3 │ │ │ │ + addshi pc, r7, #3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621a9fd │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 q8, d0, d25 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff839 │ │ │ │ + @ instruction: 0xf7fff835 │ │ │ │ @ instruction: 0xf5b2b9f4 │ │ │ │ @ instruction: 0xf0016f24 │ │ │ │ - @ instruction: 0xf5b282de │ │ │ │ + @ instruction: 0xf5b282e0 │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - @ instruction: 0xf5b282b5 │ │ │ │ + @ instruction: 0xf5b282b7 │ │ │ │ @ instruction: 0xf47f6f20 │ │ │ │ ldrmi sl, [r9], -r7, ror #19 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6f865 │ │ │ │ + @ instruction: 0xf8d6f869 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, r9, r0, lsl #4 │ │ │ │ - sbcshi pc, r3, r2, lsl #2 │ │ │ │ + sbcshi pc, r6, r2, lsl #2 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf642a9d3 │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ + vrsra.s64 q8, q2, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x41bfba │ │ │ │ + blx 0x31bf92 │ │ │ │ stmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0064f5b2 │ │ │ │ - msrhi SPSR_x, r1 │ │ │ │ + msrhi SPSR_s, r1 │ │ │ │ svcvs 0x0074f5b2 │ │ │ │ - cmpphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ ldmibge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25c0c8 │ │ │ │ + blls 0x25c0b0 │ │ │ │ @ instruction: 0xf53f01dd │ │ │ │ @ instruction: 0xf8d6a9ad │ │ │ │ ldrbeq r3, [ip, #208] @ 0xd0 │ │ │ │ stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ stmdals r8, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ stmdavs fp, {r0, r3, sl, fp, ip, pc} │ │ │ │ - bls 0x36f824 │ │ │ │ + bls 0x36f7fc │ │ │ │ @ instruction: 0xf0134627 │ │ │ │ tstle r5, lr, lsl #30 │ │ │ │ movweq lr, #19008 @ 0x4a40 │ │ │ │ @ instruction: 0x06d84313 │ │ │ │ ldmibge r8, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f07d3 │ │ │ │ - blls 0x3c8680 │ │ │ │ + blls 0x3c8658 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - blcs 0x17ea24 │ │ │ │ + blcs 0x17ea1c │ │ │ │ stmibge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcc pc, [r8], #129 @ 0x81 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmnpcc r1, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + movtcc pc, #4677 @ 0x1245 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00a2305 │ │ │ │ - stmdacs r0, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x131b158 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x131b130 │ │ │ │ @ instruction: 0xf7dd9805 │ │ │ │ strmi pc, [r4], -r1, lsl #27 │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ andls pc, r5, sp, ror sp @ │ │ │ │ @ instruction: 0xf7dd4628 │ │ │ │ - blls 0x29d658 │ │ │ │ + blls 0x29d630 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #9730 @ 0x2602 │ │ │ │ stmdbls r5, {sp} │ │ │ │ andls r4, r1, r3, ror #12 │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf788c000 │ │ │ │ - @ instruction: 0xf7fffe83 │ │ │ │ + @ instruction: 0xf7fffe97 │ │ │ │ @ instruction: 0xf5b2ba2d │ │ │ │ @ instruction: 0xf0017f10 │ │ │ │ - @ instruction: 0xf5b28036 │ │ │ │ + @ instruction: 0xf5b28038 │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b28006 │ │ │ │ + @ instruction: 0xf5b28008 │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ @ instruction: 0x4619a955 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb970c │ │ │ │ - blls 0x25e004 │ │ │ │ + blls 0x25dfec │ │ │ │ bicseq r9, fp, fp, lsl #20 │ │ │ │ - rsbhi pc, pc, r2, lsl #2 │ │ │ │ + rsbshi pc, r2, r2, lsl #2 │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xde208 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xde1e0 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ @ instruction: 0xf57f05df │ │ │ │ vmul.i8 d26, d2, d31 │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ - bl 0x19edb4 │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ + bl 0x19ed8c │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf642cc00 │ │ │ │ - vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf2c00c94 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, sl, fp} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf85c3250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fff9bb │ │ │ │ + @ instruction: 0xf7fff9b7 │ │ │ │ @ instruction: 0xf5b2b92a │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b28190 │ │ │ │ + @ instruction: 0xf5b28192 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b2816b │ │ │ │ + @ instruction: 0xf5b2816d │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ @ instruction: 0x4619a91d │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb970c │ │ │ │ - @ instruction: 0xf8d6ff9b │ │ │ │ + @ instruction: 0xf8d6ff9f │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, ip, r0, lsl #4 │ │ │ │ - sbchi pc, fp, r2, lsl #2 │ │ │ │ + sbchi pc, lr, r2, lsl #2 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf642a909 │ │ │ │ - vrsra.s64 q8, q6, #64 │ │ │ │ + vrsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 d16, d28, #64 │ │ │ │ + vrshr.s64 q8, q2, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x89c14e │ │ │ │ + blx 0x79c126 │ │ │ │ ldmlt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ - msrhi CPSR_s, #1 │ │ │ │ + msrhi CPSR_sx, #1 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - rscshi pc, fp, #1 │ │ │ │ + rscshi pc, sp, #1 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ stmiage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14085bc │ │ │ │ + b 0x1408594 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f5930c │ │ │ │ - @ instruction: 0xf7ffffb9 │ │ │ │ + @ instruction: 0xf7ffffb5 │ │ │ │ vst2. {d27-d28}, [pc], sl │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r0, -r2]! @ │ │ │ │ - strbhi pc, [sl], -r0, lsl #4 @ │ │ │ │ + strbhi pc, [r6, -r2]! @ │ │ │ │ + strbhi pc, [ip], -r0, lsl #4 @ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vabd.s8 d8, d2, d13 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], r6 │ │ │ │ + vaba.s8 d8, d2, d3 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [ip], r2 │ │ │ │ + ldrhi pc, [r2], r2 │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r3, r5, r7, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111e650 │ │ │ │ + b 0x111e628 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1165c20 │ │ │ │ + b 0x1165bf8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff74f7f5 │ │ │ │ + @ instruction: 0xff70f7f5 │ │ │ │ stmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.64 {d24}, [pc], r7 │ │ │ │ + vst1.64 {d24}, [pc]! │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrthi pc, [sl], r0, lsl #4 @ │ │ │ │ + ldrthi pc, [ip], r0, lsl #4 @ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vaba.s8 q4, q1, │ │ │ │ - vst4. {d24-d27}, [pc], r4 │ │ │ │ + vaba.s8 q4, q1, │ │ │ │ + vst4. {d24-d27}, [pc], r8 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r5], r2 │ │ │ │ + ldrhi pc, [fp], r2 │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r1, r2, r3, r4, r6, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111e6e4 │ │ │ │ + b 0x111e6bc │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1165cb4 │ │ │ │ + b 0x1165c8c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff2af7f5 │ │ │ │ + @ instruction: 0xff26f7f5 │ │ │ │ ldmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.64 {d24-d27}, [pc :256], r3 │ │ │ │ + vst1.64 {d24-d27}, [pc :256], r5 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ stmdage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140873c │ │ │ │ + b 0x1408714 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vrshr.s64 d20, d5, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f5930c │ │ │ │ - @ instruction: 0xf7fffef9 │ │ │ │ + @ instruction: 0xf7fffef5 │ │ │ │ @ instruction: 0xf5b2b80a │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vhsub.s8 d8, d17, d26 │ │ │ │ - @ instruction: 0xf5b283cc │ │ │ │ + vhsub.s8 d8, d17, d30 │ │ │ │ + @ instruction: 0xf5b283ce │ │ │ │ @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b2827c │ │ │ │ + @ instruction: 0xf5b28280 │ │ │ │ @ instruction: 0xf0026f50 │ │ │ │ - @ instruction: 0xf5b2824f │ │ │ │ + @ instruction: 0xf5b28253 │ │ │ │ @ instruction: 0xf47e6f20 │ │ │ │ @ instruction: 0xf013aff7 │ │ │ │ @ instruction: 0xf47e0c40 │ │ │ │ ldmdaeq r9, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ @@ -210950,1228 +210939,1229 @@ │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fac30b │ │ │ │ - @ instruction: 0xf7fefd33 │ │ │ │ + @ instruction: 0xf7fefd2f │ │ │ │ @ instruction: 0xf44fbfda │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - @ instruction: 0x83aaf002 │ │ │ │ + movshi pc, #2 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ vhsub.s8 d4, d17, d10 │ │ │ │ - vst2.16 {d24-d27}, [pc :128], r1 │ │ │ │ + vst2.16 {d24-d27}, [pc :128], r3 │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mvnhi pc, #2 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r0 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ svcge 0x00b6f47e │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14aa7fc │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13dec14 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d4 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44576 @ 0xae20 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - teqphi r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ + teqphi ip, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ vcgt.s8 d16, d0, d13 │ │ │ │ vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fbc030 │ │ │ │ - @ instruction: 0xf7fefc53 │ │ │ │ + @ instruction: 0xf7fefc4f │ │ │ │ @ instruction: 0xf5b2bf8a │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ - vcgt.s8 d8, d17, d0 │ │ │ │ - @ instruction: 0xf5b28266 │ │ │ │ + vcgt.s8 d8, d17, d8 │ │ │ │ + @ instruction: 0xf5b28268 │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ - vqshl.s8 q4, q12, │ │ │ │ - @ instruction: 0xf5b2850d │ │ │ │ + vshl.s8 d8, d0, d17 │ │ │ │ + @ instruction: 0xf5b28510 │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ - vaba.s8 d8, d19, d31 │ │ │ │ - bcs 0xfe0fe990 │ │ │ │ - strbhi pc, [sl, r3]! @ │ │ │ │ + vabd.s8 q4, , │ │ │ │ + bcs 0xfe0fe98c │ │ │ │ + ldrbhi pc, [r2, r3]! @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - strbhi pc, [lr, r3] @ │ │ │ │ + ldrbhi pc, [r6, r3] @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ stmdage r8, {r2, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 4, pc, cr8, cr11, {7} │ │ │ │ + mrc2 7, 4, pc, cr10, cr11, {7} │ │ │ │ sbcscc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf001400a │ │ │ │ - @ instruction: 0xf5b283a7 │ │ │ │ + @ instruction: 0xf5b283a9 │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ vqrdmlsh.s q13, , d2[7] │ │ │ │ andls r4, r8, #536870916 @ 0x20000004 │ │ │ │ addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0030849 │ │ │ │ andls r0, r9, #3840 @ 0xf00 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x1121728 │ │ │ │ + b 0x1121700 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ @ instruction: 0xf7fb920b │ │ │ │ - blls 0x25d130 │ │ │ │ + blls 0x25d0f8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vst2.8 {d10-d11}, [r3], r5 │ │ │ │ @ instruction: 0xf5b26274 │ │ │ │ @ instruction: 0xf63f6fe8 │ │ │ │ @ instruction: 0xf7fea8bd │ │ │ │ stceq 15, cr11, [sl], {81} @ 0x51 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc pc, r3, r3, asr #7 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ strbeq r4, [r8, #1583] @ 0x62f │ │ │ │ - addhi pc, r1, #1073741840 @ 0x40000010 │ │ │ │ + addhi pc, r3, #1073741840 @ 0x40000010 │ │ │ │ ldmeq sl, {r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ smlabtmi r3, r3, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0016800 │ │ │ │ @ instruction: 0xf0030110 │ │ │ │ - b 0x1121564 │ │ │ │ + b 0x112153c │ │ │ │ @ instruction: 0xf010040c │ │ │ │ strtmi r0, [r0], lr, lsl #30 │ │ │ │ - b 0x1192948 │ │ │ │ + b 0x1192920 │ │ │ │ @ instruction: 0x43210105 │ │ │ │ @ instruction: 0xf10106c9 │ │ │ │ - vmlal.u q12, d3, d0[6] │ │ │ │ + vmlal.u q12, d3, d2[6] │ │ │ │ strmi r2, [ip], -r1, lsl #2 │ │ │ │ ldrmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ vmls.i8 d2, d1, d16 │ │ │ │ - ldrtmi r8, [r0], -r0, ror #4 │ │ │ │ + ldrtmi r8, [r0], -r2, ror #4 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0xfe21a580 │ │ │ │ + blx 0xfe81a558 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - bls 0x24a47c │ │ │ │ + bls 0x24a454 │ │ │ │ addeq lr, r2, r4, asr #20 │ │ │ │ - @ instruction: 0xf8cef772 │ │ │ │ + @ instruction: 0xf8e2f772 │ │ │ │ @ instruction: 0xf7714605 │ │ │ │ - blls 0x29d67c │ │ │ │ + blls 0x29d6a4 │ │ │ │ ldrbeq r4, [fp], -r6, lsl #12 │ │ │ │ - msrhi SPSR_, r3, asr #2 │ │ │ │ + msrhi SPSR_f, r3, asr #2 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4639 │ │ │ │ @ instruction: 0xf771fb79 │ │ │ │ - @ instruction: 0x4641fc37 │ │ │ │ + strbmi pc, [r1], -fp, asr #24 @ │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4604 │ │ │ │ - blmi 0xff0dd358 │ │ │ │ + blmi 0xff0dd330 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvs pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r3!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ stmiane fp!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - stc2 7, cr15, [r6], #-456 @ 0xfffffe38 │ │ │ │ + ldc2 7, cr15, [sl], #-456 @ 0xfffffe38 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xff49c546 │ │ │ │ + blx 0xff49c51e │ │ │ │ svclt 0x008cf7fe │ │ │ │ submi pc, r5, sl, asr #4 │ │ │ │ andeq pc, r6, r0, asr #5 │ │ │ │ adcscs pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ svclt 0x000c2f00 │ │ │ │ ldrmi r4, [r0], r0, lsl #13 │ │ │ │ ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ mcrge 4, 5, pc, cr14, cr14, {3} @ │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41da24 │ │ │ │ + blls 0x41da0c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefce3 │ │ │ │ + @ instruction: 0xf7fefcdf │ │ │ │ stmdage r8, {r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subcc pc, sp, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6], {245} @ 0xf5 │ │ │ │ + ldc2l 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d944 │ │ │ │ + blls 0x25d924 │ │ │ │ addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - @ instruction: 0x83a1f101 │ │ │ │ + @ instruction: 0x83a4f101 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ + ldcvs 4, cr8, [r3, #-8]! │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [sl], r2 │ │ │ │ + strthi pc, [r2], r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ae73 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefcaf │ │ │ │ + @ instruction: 0xf7fefcab │ │ │ │ stmdage r8, {r1, r3, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - ldc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ - bls 0x4052a4 │ │ │ │ + ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + bls 0x40527c │ │ │ │ setend be │ │ │ │ - bcs 0x13f40c │ │ │ │ - ldrbthi pc, [fp], #-65 @ 0xffffffbf @ │ │ │ │ + bcs 0x13f3f0 │ │ │ │ + ldrbthi pc, [lr], #-65 @ 0xffffffbf @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r2, r7, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r3, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe72b8 │ │ │ │ + blcs 0xe7290 │ │ │ │ mcrge 4, 2, pc, cr12, cr14, {1} @ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - subcc pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + eorcc pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + stc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ mcrlt 7, 2, pc, cr3, cr14, {7} @ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ movwls r4, #22020 @ 0x5604 │ │ │ │ - ldc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + ldc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ stmdbls ip, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ addvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ setend be │ │ │ │ - bcs 0xff234 │ │ │ │ + bcs 0xff218 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr0, cr14, {1} │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ - ldcvs 6, cr8, [r3, #-24]! @ 0xffffffe8 │ │ │ │ + ldcvs 6, cr8, [r3, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - rsbshi pc, ip, r3 │ │ │ │ + addhi pc, r5, r3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ae1d │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc59 │ │ │ │ + @ instruction: 0xf7fefc55 │ │ │ │ stmdage r8, {r2, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d848 │ │ │ │ + blls 0x25d828 │ │ │ │ addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ - rsbhi pc, ip, #1073741824 @ 0x40000000 │ │ │ │ + rsbhi pc, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [r3, #-104]! @ 0xffffff98 │ │ │ │ + ldcvs 4, cr8, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strthi pc, [r5], -r2 │ │ │ │ + strthi pc, [sp], -r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621adf5 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc31 │ │ │ │ + @ instruction: 0xf7fefc2d │ │ │ │ stmdage r8, {r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - mcrr2 7, 15, pc, r6, cr11 @ │ │ │ │ + mcrr2 7, 15, pc, sl, cr11 @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf01330f8 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x409f18 │ │ │ │ - blcs 0x12d39c │ │ │ │ + blls 0x409ef0 │ │ │ │ + blcs 0x12d374 │ │ │ │ ldclge 6, cr15, [ip, #248] @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subcc pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + ldc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ ldcllt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d86c │ │ │ │ + blls 0x41d854 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ - vrshr.s64 d18, d17, #64 │ │ │ │ + vsubl.s8 q9, d16, d1 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc07 │ │ │ │ + @ instruction: 0xf7fefc03 │ │ │ │ ldrmi fp, [r9], -r2, asr #27 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d848 │ │ │ │ + blls 0x41d830 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r3, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefbf5 │ │ │ │ + @ instruction: 0xf7fefbf1 │ │ │ │ @ instruction: 0x4619bdb0 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d824 │ │ │ │ + blls 0x41d80c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vsubl.s8 q10, d0, d5 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefbe3 │ │ │ │ + @ instruction: 0xf7fefbdf │ │ │ │ stmdage r8, {r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfff1c80e │ │ │ │ - blcs 0x1c5454 │ │ │ │ + blx 0x1c7e6 │ │ │ │ + blcs 0x1c542c │ │ │ │ ldcge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - subcs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + andscs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xff59c80e │ │ │ │ + blx 0xff49c7e6 │ │ │ │ stclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434630 │ │ │ │ vrshr.s64 d23, d21, #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefbc5 │ │ │ │ + @ instruction: 0xf7fefbc1 │ │ │ │ stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x25d5e4 │ │ │ │ + blls 0x25d5b4 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x1c0144 │ │ │ │ - strthi pc, [sl], -r1 │ │ │ │ + blcs 0x1c012c │ │ │ │ + strthi pc, [lr], -r1 │ │ │ │ svclt 0x00152b01 │ │ │ │ rscspl pc, r9, #76546048 @ 0x4900000 │ │ │ │ addvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xfeb1c862 │ │ │ │ + blx 0xfea1c83a │ │ │ │ stcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ - ldrdeq r1, [r4], r4 │ │ │ │ + strdeq r1, [r4], ip │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0x79c88a │ │ │ │ + blx 0x69c862 │ │ │ │ ldrbeq r9, [pc], -r5, lsl #22 │ │ │ │ ldclge 5, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1c54d8 │ │ │ │ + blcs 0x1c54b0 │ │ │ │ ldclge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addseq pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe51c892 │ │ │ │ + blx 0xfe41c86a │ │ │ │ stcllt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfea1c8b6 │ │ │ │ + blx 0xfeb1c88e │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf01330f8 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x409dd4 │ │ │ │ - blcs 0x12d4e0 │ │ │ │ + blls 0x409dac │ │ │ │ + blcs 0x12d4b8 │ │ │ │ ldcge 6, cr15, [sl, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsccs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1e9c8c6 │ │ │ │ + blx 0x1d9c89e │ │ │ │ ldclt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d4a4 │ │ │ │ + blls 0x25d46c │ │ │ │ @ instruction: 0xf53e065b │ │ │ │ - blls 0x409da4 │ │ │ │ + blls 0x409d7c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r5, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb5f │ │ │ │ + @ instruction: 0xf7fefb5b │ │ │ │ stmdage r8, {r1, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x1e1c916 │ │ │ │ - blcs 0x1c555c │ │ │ │ + blx 0x1f1c8ee │ │ │ │ + blcs 0x1c5534 │ │ │ │ ldcge 4, cr15, [r2, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subeq pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x149c916 │ │ │ │ + blx 0x139c8ee │ │ │ │ stclt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xff19c938 │ │ │ │ + blx 0xff09c910 │ │ │ │ ldrbeq r9, [fp], -r5, lsl #22 │ │ │ │ stcge 5, cr15, [r0, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1c5588 │ │ │ │ + blcs 0x1c5560 │ │ │ │ ldclge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorsne pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xf1c942 │ │ │ │ + blx 0xe1c91a │ │ │ │ ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d6ac │ │ │ │ + blls 0x41d694 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vrshr.s64 d17, d9, #64 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefb27 │ │ │ │ + @ instruction: 0xf7fefb23 │ │ │ │ ldrmi fp, [r9], -r2, ror #25 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d688 │ │ │ │ + blls 0x41d670 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ - vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ + vmlal.s q9, d0, d1[2] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefb15 │ │ │ │ + @ instruction: 0xf7fefb11 │ │ │ │ @ instruction: 0x4619bcd0 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434630 │ │ │ │ vmlal.s q11, d16, d1[4] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb07 │ │ │ │ + @ instruction: 0xf7fefb03 │ │ │ │ stmdage r8, {r1, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x81c9c6 │ │ │ │ - blcs 0x1c560c │ │ │ │ + blx 0x91c99e │ │ │ │ + blcs 0x1c55e4 │ │ │ │ ldcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adcscc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xffe9c9c4 │ │ │ │ + blx 0xffd9c99c │ │ │ │ ldclt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434630 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefae9 │ │ │ │ + @ instruction: 0xf7fefae5 │ │ │ │ ldrmi fp, [r9], -r4, lsr #25 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d4c0 │ │ │ │ + blls 0x25d4a0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ stmdbls ip, {r5, r9} │ │ │ │ - bcs 0xeea90 │ │ │ │ - addhi pc, ip, #1 │ │ │ │ + bcs 0xeea68 │ │ │ │ + addhi pc, pc, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ ldcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ - ldcvs 4, cr8, [r3, #-992]! @ 0xfffffc20 │ │ │ │ + ldcvs 5, cr8, [r3, #-0] │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [pc, -r2]! │ │ │ │ + strbhi pc, [r7, -r2] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ac7d │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ + vrshr.s64 d16, d9, #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefab9 │ │ │ │ + @ instruction: 0xf7fefab5 │ │ │ │ stmdage r8, {r2, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff49ca60 │ │ │ │ - blcc 0x1456a8 │ │ │ │ + blx 0xff59ca38 │ │ │ │ + blcc 0x145680 │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ stmdbge r8, {r0, r1, r3, r5, r6, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d3, d16 │ │ │ │ vsubl.s8 q9, d0, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefaa7 │ │ │ │ + @ instruction: 0xf7fefaa3 │ │ │ │ stmdage r8, {r1, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x25d308 │ │ │ │ + blls 0x25d2d0 │ │ │ │ @ instruction: 0xf53e0658 │ │ │ │ - blls 0x409c08 │ │ │ │ + blls 0x409be0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ vmlal.s q8, d16, d1[5] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa91 │ │ │ │ + @ instruction: 0xf7fefa8d │ │ │ │ stmdage r8, {r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfea9cab0 │ │ │ │ - blcs 0x1c56f8 │ │ │ │ + blx 0xfeb9ca88 │ │ │ │ + blcs 0x1c56d0 │ │ │ │ mcrrge 4, 3, pc, r4, cr14 @ │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscsvc pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe11cab0 │ │ │ │ + blx 0x201ca88 │ │ │ │ ldclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d53c │ │ │ │ + blls 0x41d524 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefa6f │ │ │ │ + @ instruction: 0xf7fefa6b │ │ │ │ ldrmi fp, [r9], -sl, lsr #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d518 │ │ │ │ + blls 0x41d500 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r5, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ - vsubl.s8 q9, d0, d9 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefa5d │ │ │ │ + @ instruction: 0xf7fefa59 │ │ │ │ @ instruction: 0x4619bc18 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d4f4 │ │ │ │ + blls 0x41d4dc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r3, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ vmlal.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa4b │ │ │ │ + @ instruction: 0xf7fefa47 │ │ │ │ ldrmi fp, [r9], -r6, lsl #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d4d0 │ │ │ │ - blcs 0x12d75c │ │ │ │ - blge 0x1c454 │ │ │ │ + blls 0x41d4b8 │ │ │ │ + blcs 0x12d734 │ │ │ │ + blge 0x1c42c │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbscs pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xf1cb40 │ │ │ │ - bllt 0xffddcb68 │ │ │ │ + blx 0xe1cb18 │ │ │ │ + bllt 0xffddcb40 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d228 │ │ │ │ + blls 0x25d1f0 │ │ │ │ @ instruction: 0xf53e065d │ │ │ │ - blls 0x409b28 │ │ │ │ + blls 0x409b00 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa21 │ │ │ │ + @ instruction: 0xf7fefa1d │ │ │ │ @ instruction: 0x4619bbdc │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d47c │ │ │ │ + blls 0x41d464 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ vsubl.s8 q8, d0, d17 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa0f │ │ │ │ + @ instruction: 0xf7fefa0b │ │ │ │ ldrmi fp, [r9], -sl, asr #23 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d458 │ │ │ │ + blls 0x41d440 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vsubl.s8 q10, d16, d29 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fef9fd │ │ │ │ + @ instruction: 0xf7fef9f9 │ │ │ │ stmdage r8, {r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0x59cbd8 │ │ │ │ + blx 0x69cbb0 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ sbcvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf9f0f7f5 │ │ │ │ - bllt 0xfebdcbf8 │ │ │ │ + @ instruction: 0xf9ecf7f5 │ │ │ │ + bllt 0xfebdcbd0 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d378 │ │ │ │ + blls 0x25d358 │ │ │ │ addseq r9, pc, #12, 20 @ 0xc000 │ │ │ │ - eorhi pc, r1, r1, lsl #2 │ │ │ │ + eorhi pc, r4, r1, lsl #2 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 2, cr8, [r3, #-228]! @ 0xffffff1c │ │ │ │ + ldcvs 2, cr8, [r3, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbthi pc, [ip], #-2 @ │ │ │ │ + ldrbthi pc, [r5], #-2 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ strtmi sl, [r1], -sp, lsl #23 │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fef9c9 │ │ │ │ + @ instruction: 0xf7fef9c5 │ │ │ │ stmdage r8, {r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf9b4f7fb │ │ │ │ + @ instruction: 0xf9b6f7fb │ │ │ │ addseq r9, fp, #5120 @ 0x1400 │ │ │ │ - blge 0x1f9c158 │ │ │ │ - blcs 0x145894 │ │ │ │ - strbhi pc, [r2], #-66 @ 0xffffffbe @ │ │ │ │ + blge 0x1f9c130 │ │ │ │ + blcs 0x14586c │ │ │ │ + strbhi pc, [fp], #-66 @ 0xffffffbe @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r4, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe7884 │ │ │ │ - blge 0x1a9bd80 │ │ │ │ + blcs 0xe785c │ │ │ │ + blge 0x1a9bd58 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - andcs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + sbcsne pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9a2f7f5 │ │ │ │ - bllt 0x185cc94 │ │ │ │ + @ instruction: 0xf99ef7f5 │ │ │ │ + bllt 0x185cc6c │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d380 │ │ │ │ + blls 0x41d368 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ vmlal.s q9, d0, d1[5] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef991 │ │ │ │ - vstmiaeq sl, {d11-} │ │ │ │ - @ instruction: 0xf0020848 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x116b0d8 │ │ │ │ - ldmeq r9, {r0, r9, sl, fp}^ │ │ │ │ + @ instruction: 0xf7fef98d │ │ │ │ + stmdaeq sl, {r2, r3, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf00208c8 │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + b 0x115f0e0 │ │ │ │ + ldceq 14, cr0, [r9], {1} │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0010230 │ │ │ │ andsmi r0, sl, r0, lsl r1 │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ andseq pc, r0, r0 │ │ │ │ cmpcs r0, fp, lsl #6 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0x0c0cea40 │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vcge.s8 d8, d1, d0 │ │ │ │ - bcs 0x10ff950 │ │ │ │ - msrhi CPSR_s, #2 │ │ │ │ + vcge.s8 d8, d1, d6 │ │ │ │ + bcs 0x10ff934 │ │ │ │ + msrhi CPSR_fxc, #2 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ - blge 0x99bf08 │ │ │ │ + blge 0x99bee0 │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x79be18 │ │ │ │ + blge 0x79bdf0 │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f5930c │ │ │ │ - @ instruction: 0xf7fef94f │ │ │ │ - stmdage r8, {r1, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf964f7fb │ │ │ │ - blcs 0x1c597c │ │ │ │ - blge 0x19be48 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - andscs pc, r5, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf93ef7f5 │ │ │ │ - blt 0xfff5cd5c │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf928f7fb │ │ │ │ - bls 0x405988 │ │ │ │ - setend be │ │ │ │ - bcs 0x13ee84 │ │ │ │ - sbcshi pc, r8, r1, asr #32 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, r9, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe799c │ │ │ │ - bge 0xff79be98 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorsvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf916f7f5 │ │ │ │ - blt 0xff55cdac │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - ldmdaeq r8, {r4, r9}^ │ │ │ │ - vmlseq.f32 s28, s2, s4 │ │ │ │ - subcs r0, r0, #14221312 @ 0xd90000 │ │ │ │ - eorseq pc, r0, #192, 4 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf003401a │ │ │ │ - vmull.u8 q8, d3, d15 │ │ │ │ - @ instruction: 0xf0004303 │ │ │ │ - movwmi r0, #45072 @ 0xb010 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - b 0x10df228 │ │ │ │ - addmi r0, sl, #12, 24 @ 0xc00 │ │ │ │ - ldrhi pc, [sl, #1]! │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #32, 2 │ │ │ │ - ldrhi pc, [fp, #1] │ │ │ │ - @ instruction: 0xf47e2a40 │ │ │ │ - vldmdbvs r2!, {s20-s188} │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf41220f8 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - stmdbge r8, {r0, r5, r7, r9, fp, sp, pc} │ │ │ │ - andmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - @ instruction: 0xf8d6f7f5 │ │ │ │ - blt 0xfe55ce2c │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf94af7f5 │ │ │ │ + bllt 0x35cd14 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + blls 0x41d2c0 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmov.i32 d18, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + @ instruction: 0xf7fef939 │ │ │ │ + @ instruction: 0x4619baf8 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fb4604 │ │ │ │ + blls 0x25d1f0 │ │ │ │ + addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ + subhi pc, r4, r1, lsl #2 │ │ │ │ + @ instruction: 0xf0412a01 │ │ │ │ + ldcvs 0, cr8, [r3, #-872]! @ 0xfffffc98 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + @ instruction: 0x83a4f002 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0x4621aad9 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fef911 │ │ │ │ + ldmdaeq sl, {r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + b 0x11610fc │ │ │ │ + ldceq 14, cr0, [r9], {1} │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + @ instruction: 0xf0010230 │ │ │ │ + andsmi r0, sl, r0, lsl r1 │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + andseq pc, r0, r0 │ │ │ │ + cmpcs r0, fp, lsl #6 │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0c0cea40 │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + strhcs r8, [r0, #-94] @ 0xffffffa2 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + bcs 0x1100450 │ │ │ │ + bge 0xfeb1bfd4 │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ + ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ + svcmi 0x0070f412 │ │ │ │ + bge 0xfe91bee4 │ │ │ │ + vmla.i8 d26, d4, d8 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8d0f7f5 │ │ │ │ + blt 0xfe4dce08 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434630 │ │ │ │ vsubl.s8 q9, d0, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef8c9 │ │ │ │ - stmdage r8, {r2, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8def7fb │ │ │ │ + @ instruction: 0xf7fef8c3 │ │ │ │ + stmdage r8, {r1, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8e0f7fb │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subne pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf8bcf7f5 │ │ │ │ - blt 0x1edce60 │ │ │ │ + @ instruction: 0xf8b6f7f5 │ │ │ │ + blt 0x1e5ce3c │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vaba.s8 d8, d1, d29 │ │ │ │ - vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ + vabd.s8 q4, , │ │ │ │ + vst2.8 {d24-d27}, [pc :256], r9 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r1, -r1]! @ │ │ │ │ + strbhi pc, [r5, -r1]! @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - vldmiaeq sl, {s20-s114} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c97e8 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e03 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e26f8 │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r2, r4, r5, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - mvnpl pc, #74448896 @ 0x4700000 │ │ │ │ + @ instruction: 0x53bdf647 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ eorsmi pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 2, pc, cr12, cr10, {7} │ │ │ │ - blt 0xddcee8 │ │ │ │ + mrc2 7, 2, pc, cr6, cr10, {7} │ │ │ │ + blt 0xd5cec4 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ - tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ - subshi pc, sl, #268435456 @ 0x10000000 │ │ │ │ + tstphi r6, r2 @ p-variant is OBSOLETE │ │ │ │ + subshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - orrshi pc, r5, r2 │ │ │ │ + orrshi pc, r9, r2 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - bge 0xa1c104 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14ab320 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + bge 0x99c0e0 │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13df73c │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d3 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strthi pc, [r7], #66 @ 0x42 │ │ │ │ + strthi pc, [sp], #66 @ 0x42 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vsubw.s8 q11, q8, d29 │ │ │ │ @ instruction: 0xf641030d │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fac030 │ │ │ │ - @ instruction: 0xf7fefe21 │ │ │ │ - @ instruction: 0xf5b2b9f8 │ │ │ │ + @ instruction: 0xf7fefe1b │ │ │ │ + @ instruction: 0xf5b2b9f6 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - vmax.s8 d8, d17, d18 │ │ │ │ - @ instruction: 0xf5b28272 │ │ │ │ + vmax.s8 d8, d17, d22 │ │ │ │ + @ instruction: 0xf5b28274 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b28187 │ │ │ │ + @ instruction: 0xf5b2818b │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - @ instruction: 0x0c9aa9e9 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c96fc │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e02 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e27c4 │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r2, r3, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r1, r4, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - msrvc CPSR_fsc, #74448896 @ 0x4700000 │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rscsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ - ldmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ + ldmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vaba.s8 d8, d1, d13 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :256], fp │ │ │ │ + vabd.s8 d8, d1, d17 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :256]! │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r1, -r1] @ │ │ │ │ + strbhi pc, [r5, -r1] @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - @ instruction: 0x0c9aa9a5 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c9674 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e02 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e284c │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r1, r5, r6, sl, pc}^ │ │ │ │ + stmib sp, {r0, r3, r5, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - teqpvs sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + movwvs pc, #54855 @ 0xd647 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rscsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ - ldmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + ldmdblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf842f7fb │ │ │ │ - bcs 0x14589c │ │ │ │ + @ instruction: 0xf846f7fb │ │ │ │ + bcs 0x145878 │ │ │ │ ldcvs 1, cr13, [r3, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0x1098f8d3 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - teqphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ + teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vmla.i8 q13, q1, │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ - bl 0x19fd70 │ │ │ │ + vmul.i8 q13, q1, │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ + bl 0x19fd4c │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf7fd22a0 │ │ │ │ - @ instruction: 0xf7fefd8b │ │ │ │ - @ instruction: 0x4619b954 │ │ │ │ + @ instruction: 0xf7fefd89 │ │ │ │ + @ instruction: 0x4619b952 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - blls 0x25f000 │ │ │ │ + blls 0x25efe4 │ │ │ │ bicseq r9, ip, fp, lsl #20 │ │ │ │ - andhi pc, r2, r1, lsl #2 │ │ │ │ + andhi pc, r3, r1, lsl #2 │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ - ldmdbge lr!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x03bcf642 │ │ │ │ + ldmdbge ip!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + bicseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldcleq 6, cr15, [ip], #-264 @ 0xfffffef8 │ │ │ │ + ldceq 6, cr15, [r4], {66} @ 0x42 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf85ca908 │ │ │ │ @ instruction: 0xf04f2022 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf7fac000 │ │ │ │ - @ instruction: 0xf7fef9b9 │ │ │ │ - ldrmi fp, [r9], -r8, lsr #18 │ │ │ │ + @ instruction: 0xf7fef9b3 │ │ │ │ + ldrmi fp, [r9], -r6, lsr #18 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xffc8f7fa │ │ │ │ + @ instruction: 0xffcaf7fa │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x2309d8 │ │ │ │ + blls 0x2309b4 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ setend le │ │ │ │ - bcs 0xff3ac │ │ │ │ - ldmdbge r4, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + bcs 0xff38c │ │ │ │ + ldmdbge r2, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - rsbsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + addsne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d3a908 │ │ │ │ @ instruction: 0xf8523260 │ │ │ │ @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fefc1b │ │ │ │ - ldrmi fp, [r9], -r2, lsl #18 │ │ │ │ + @ instruction: 0xf7fefc15 │ │ │ │ + ldrmi fp, [r9], -r0, lsl #18 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - bls 0x3df088 │ │ │ │ + bls 0x3df074 │ │ │ │ tstle pc, r1, lsl #20 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r3, r4, r8, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r3, r4, r8, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe7d7c │ │ │ │ - stmiage sl!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + blcs 0xe7d58 │ │ │ │ + stmiage r8!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #2259 @ 0x8d3 @ │ │ │ │ - ldc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ - ldmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + ldmlt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25ef9c │ │ │ │ + blls 0x25ef80 │ │ │ │ @ instruction: 0xf53e01da │ │ │ │ - @ instruction: 0xf8d6a8d3 │ │ │ │ + @ instruction: 0xf8d6a8d1 │ │ │ │ @ instruction: 0x463030d0 │ │ │ │ @ instruction: 0xf57e05db │ │ │ │ - @ instruction: 0xf8dda8cd │ │ │ │ + @ instruction: 0xf8dda8cb │ │ │ │ @ instruction: 0xf642c02c │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xff61d1c6 │ │ │ │ - ldmlt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff49d1a2 │ │ │ │ + ldmlt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xff38f7fa │ │ │ │ - bls 0x3c5e04 │ │ │ │ + @ instruction: 0xff3af7fa │ │ │ │ + bls 0x3c5de0 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8d6804d │ │ │ │ - bcs 0x16b53c │ │ │ │ + @ instruction: 0xf8d6804e │ │ │ │ + bcs 0x16b518 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ @ instruction: 0xf57e05d8 │ │ │ │ - @ instruction: 0xf642a8a5 │ │ │ │ - vqdmlal.s q8, d0, d0[7] │ │ │ │ + @ instruction: 0xf642a8a3 │ │ │ │ + vsubw.s8 q8, q8, d4 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf2c00c94 │ │ │ │ tstls r1, r5, lsr ip │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf920f7fa │ │ │ │ - stmlt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf91af7fa │ │ │ │ + stmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff58f7fa │ │ │ │ + @ instruction: 0xff5cf7fa │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rsbne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff21d25c │ │ │ │ - ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff19d238 │ │ │ │ + ldmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff3ef7fa │ │ │ │ + @ instruction: 0xff42f7fa │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ ldrbeq r4, [lr, #1584] @ 0x630 │ │ │ │ - stmdage sl!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r8!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d2, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x29d28c │ │ │ │ - ldmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x21d268 │ │ │ │ + ldmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff26f7fa │ │ │ │ + @ instruction: 0xff2af7fa │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ - ldrbeq r4, [pc, #1584] @ 0xdf8dc │ │ │ │ - ldmdage r2, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrbeq r4, [pc, #1584] @ 0xdf8b8 │ │ │ │ + ldmdage r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d2, d11 │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf9eef7fd │ │ │ │ - stmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9ecf7fd │ │ │ │ + stmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - mcr2 7, 6, pc, cr2, cr10, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr4, cr10, {7} @ │ │ │ │ @ instruction: 0xf0139b05 │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ - @ instruction: 0xf8d6a839 │ │ │ │ + @ instruction: 0xf8d6a837 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf57e05d6 │ │ │ │ - stcls 8, cr10, [fp], {51} @ 0x33 │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + stcls 8, cr10, [fp], {49} @ 0x31 │ │ │ │ + addvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x18971c │ │ │ │ + bl 0x1896f8 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fef96f │ │ │ │ - ldrmi fp, [r9], -r6, lsr #16 │ │ │ │ + @ instruction: 0xf7fef969 │ │ │ │ + ldrmi fp, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - stmdals fp, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + stmdals fp, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2360 │ │ │ │ - @ instruction: 0xf7fefa61 │ │ │ │ - @ instruction: 0x4619b812 │ │ │ │ + @ instruction: 0xf7fefa5f │ │ │ │ + @ instruction: 0x4619b810 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - @ instruction: 0xf8d6fe8f │ │ │ │ + @ instruction: 0xf8d6fe91 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, sp, r0, lsl #4 │ │ │ │ - ldrhi pc, [r1, -r0, lsl #2] │ │ │ │ + ldrhi pc, [r2, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642affd │ │ │ │ - vqdmlal.s q8, d0, d0[7] │ │ │ │ + @ instruction: 0xf642affb │ │ │ │ + vsubw.s8 q8, q8, d4 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf936f7fa │ │ │ │ - svclt 0x00edf7fd │ │ │ │ + @ instruction: 0xf930f7fa │ │ │ │ + svclt 0x00ebf7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 7, 5, pc, cr6, cr10, {7} │ │ │ │ + mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rsbne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x99d3a0 │ │ │ │ - svclt 0x00d3f7fd │ │ │ │ + blx 0x91d37c │ │ │ │ + svclt 0x00d1f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25ed88 │ │ │ │ + blls 0x25ed6c │ │ │ │ orrvc pc, r0, #19 │ │ │ │ - svcge 0x00c8f47d │ │ │ │ + svcge 0x00c6f47d │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ ldrbeq r4, [r7, #1584] @ 0x630 │ │ │ │ - svcge 0x00c2f57d │ │ │ │ + svcge 0x00c0f57d │ │ │ │ @ instruction: 0xf6429c0b │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - blx 0xff51d3cc │ │ │ │ - svclt 0x00b7f7fd │ │ │ │ + blx 0xff39d3a8 │ │ │ │ + svclt 0x00b5f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - mrc2 7, 1, pc, cr4, cr10, {7} │ │ │ │ + mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x230cbc │ │ │ │ + blls 0x230c98 │ │ │ │ @ instruction: 0xf3c2990b │ │ │ │ @ instruction: 0xf0132200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0x100e50 │ │ │ │ - svcge 0x00a2f43d │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + bcs 0x100e30 │ │ │ │ + svcge 0x00a0f43d │ │ │ │ + addvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fdf8df │ │ │ │ - sadd8mi fp, r9, r6 │ │ │ │ + @ instruction: 0xf7fdf8d9 │ │ │ │ + sadd8mi fp, r9, r4 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ + mrc2 7, 1, pc, cr8, cr10, {7} │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x230cfc │ │ │ │ + blls 0x230cd8 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ cps #25 │ │ │ │ - bcs 0x101038 │ │ │ │ - svcge 0x0082f43d │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + bcs 0x101018 │ │ │ │ + svcge 0x0080f43d │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - rsbsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + addsne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d3a908 │ │ │ │ @ instruction: 0xf85232b0 │ │ │ │ @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fdfa89 │ │ │ │ - ssub16mi fp, r9, r0 │ │ │ │ + @ instruction: 0xf7fdfa83 │ │ │ │ + ldrmi fp, [r9], -lr, ror #30 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - blls 0x25ec38 │ │ │ │ + blls 0x25ec1c │ │ │ │ @ instruction: 0xf53d01dd │ │ │ │ - @ instruction: 0xf8d6af65 │ │ │ │ + @ instruction: 0xf8d6af63 │ │ │ │ @ instruction: 0x463030d0 │ │ │ │ @ instruction: 0xf57d05dc │ │ │ │ - @ instruction: 0xf8ddaf5f │ │ │ │ + @ instruction: 0xf8ddaf5d │ │ │ │ vhadd.s8 d28, d2, d28 │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf894f7fa │ │ │ │ - svclt 0x004bf7fd │ │ │ │ + @ instruction: 0xf88ef7fa │ │ │ │ + svclt 0x0049f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 7, 0, pc, cr4, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ vadd.i8 d25, d2, d11 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x1898f8 │ │ │ │ + bl 0x1898d4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf986f7fd │ │ │ │ - svclt 0x0037f7fd │ │ │ │ + @ instruction: 0xf984f7fd │ │ │ │ + svclt 0x0035f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ bicseq r9, sl, r5, lsl #22 │ │ │ │ - svcge 0x002cf53d │ │ │ │ + svcge 0x002af53d │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ ldrbeq r4, [fp, #1584] @ 0x630 │ │ │ │ - svcge 0x0026f57d │ │ │ │ + svcge 0x0024f57d │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + rscsne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x1c9940 │ │ │ │ + bl 0x1c991c │ │ │ │ @ instruction: 0xf852038c │ │ │ │ @ instruction: 0xf8d3202c │ │ │ │ @ instruction: 0xf7fa3330 │ │ │ │ - @ instruction: 0xf7fdf85b │ │ │ │ - sadd16mi fp, r9, r2 │ │ │ │ + @ instruction: 0xf7fdf855 │ │ │ │ + sadd16mi fp, r9, r0 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - ldc2 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x230e04 │ │ │ │ + blls 0x230de0 │ │ │ │ @ instruction: 0xf3c2990b │ │ │ │ @ instruction: 0xf0132200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0x100cc4 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr14, cr13, {1} │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + bcs 0x100ca4 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr12, cr13, {1} │ │ │ │ + addvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7fa2310 │ │ │ │ - @ instruction: 0xf7fdfa0b │ │ │ │ - @ instruction: 0x4619bef2 │ │ │ │ + @ instruction: 0xf7fdfa05 │ │ │ │ + @ instruction: 0x4619bef0 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - bls 0x3dec68 │ │ │ │ + bls 0x3dec54 │ │ │ │ tstle pc, r1, lsl #20 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r5, r7, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r4, r5, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe819c │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr10, cr13, {1} │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + blcs 0xe8178 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr8, cr13, {1} │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x21d5ae │ │ │ │ - mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ + blx 0x19d58a │ │ │ │ + mcrlt 7, 6, pc, cr11, cr13, {7} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vadd.i8 d25, d2, d11 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x1899f4 │ │ │ │ + bl 0x1899d0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ rsccs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf908f7fd │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + @ instruction: 0xf906f7fd │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr13, {7} │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ - ldrbhi pc, [sl, r0]! @ │ │ │ │ + ldrbhi pc, [ip, r0]! @ │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - strbhi pc, [r9, r0] @ │ │ │ │ + strbhi pc, [fp, r0] @ │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - mcrge 4, 5, pc, cr12, cr13, {3} @ │ │ │ │ + mcrge 4, 5, pc, cr10, cr13, {3} @ │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1409a3c │ │ │ │ + b 0x1409a18 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfd79 │ │ │ │ - ldmdaeq r9, {r1, r3, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfd73 │ │ │ │ + ldmdaeq r9, {r3, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111fa90 │ │ │ │ + b 0x111fa6c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1167060 │ │ │ │ + b 0x116703c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorvs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ - mcrlt 7, 3, pc, cr5, cr13, {7} @ │ │ │ │ + stc2l 7, cr15, [lr, #-976] @ 0xfffffc30 │ │ │ │ + mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fad0 │ │ │ │ + b 0x149faac │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -212179,36 +212169,36 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfd2f │ │ │ │ - ldmdaeq sl, {r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfd29 │ │ │ │ + ldmdaeq sl, {r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f2f08 │ │ │ │ + b 0x13f2ee4 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [sl, #-976] @ 0xfffffc30 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + stc2 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr9, cr13, {7} │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fb64 │ │ │ │ + b 0x149fb40 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -212216,72 +212206,72 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfce5 │ │ │ │ - ldmdaeq r9, {r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfcdf │ │ │ │ + ldmdaeq r9, {r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111fbb8 │ │ │ │ + b 0x111fb94 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1167188 │ │ │ │ + b 0x1167164 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ - ldcllt 7, cr15, [r1, #1012] @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [sl], #976 @ 0x3d0 │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0xdfb84 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fbf8 │ │ │ │ + b 0x149fbd4 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x1403ff0 │ │ │ │ + b 0x1403fcc │ │ │ │ @ instruction: 0xf6430c01 │ │ │ │ vmlal.s q10, d0, d1[4] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc9d │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfc97 │ │ │ │ + ldmdaeq r9, {r2, r3, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111fc48 │ │ │ │ + b 0x111fc24 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1167218 │ │ │ │ + b 0x11671f4 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ - stclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ + stclt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fc88 │ │ │ │ + b 0x149fc64 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -212289,16 +212279,16 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfc53 │ │ │ │ - ldmdaeq sl, {r2, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfc4d │ │ │ │ + ldmdaeq sl, {r1, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @@ -212306,713 +212296,714 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - ldc2 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ - stcllt 7, cr15, [r1, #-1012] @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ + ldclt 7, cr15, [pc, #-1012]! @ 0xdf4bc │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fd18 │ │ │ │ + b 0x149fcf4 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x1404110 │ │ │ │ + b 0x14040ec │ │ │ │ @ instruction: 0xf6430c01 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc0d │ │ │ │ - @ instruction: 0xf5b2bd1e │ │ │ │ + @ instruction: 0xf7fdfc07 │ │ │ │ + @ instruction: 0xf5b2bd1c │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ - vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r9 │ │ │ │ vrhadd.s8 d7, d0, d0 │ │ │ │ - vbic.i32 d24, #3584 @ 0x00000e00 │ │ │ │ + vbic.i32 d24, #3840 @ 0x00000f00 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ mvnshi pc, #2 │ │ │ │ - ldrbthi pc, [r5], -r1, lsl #4 @ │ │ │ │ + ldrbthi pc, [ip], -r1, lsl #4 @ │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst2.8 {d24-d27}, [pc :64], r1 │ │ │ │ + vst2.8 {d24-d27}, [pc :64], r7 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - rschi pc, r6, #2 │ │ │ │ + rschi pc, ip, #2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - ldcge 4, cr15, [r1, #-500] @ 0xfffffe0c │ │ │ │ + stcge 4, cr15, [pc, #-500] @ 0xdf748 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ @ instruction: 0xf8d6fc23 │ │ │ │ - blls 0x227cb4 │ │ │ │ + blls 0x227c90 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - stcge 4, cr15, [r3, #-244] @ 0xffffff0c │ │ │ │ - bcs 0x1461ac │ │ │ │ - cmpphi r6, r3 @ p-variant is OBSOLETE │ │ │ │ + stcge 4, cr15, [r1, #-244] @ 0xffffff0c │ │ │ │ + bcs 0x146188 │ │ │ │ + cmpphi ip, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ - @ instruction: 0x4621acfc │ │ │ │ + @ instruction: 0x4621acfa │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s q10, d16, d1[3] │ │ │ │ + vsubl.s8 q10, d16, d21 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x1f1d96e │ │ │ │ + blx 0x1d9d94a │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ - stcllt 7, cr15, [sp], #1012 @ 0x3f4 │ │ │ │ + stcge 4, cr15, [r2, #500]! @ 0x1f4 │ │ │ │ + stcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ svccc 0x0040f5b2 │ │ │ │ - ldrbhi pc, [pc, #-2] @ 0xdf9ae @ │ │ │ │ + strbhi pc, [r5, #-2]! @ │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - msrhi CPSR_fxc, #0, 4 │ │ │ │ + msrhi CPSR_fs, #0, 4 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vshl.s8 q4, , │ │ │ │ - vst1.64 {d24-d26}, [pc :128], r1 │ │ │ │ + vshl.s8 q4, , │ │ │ │ + vst1.64 {d24-d26}, [pc :128], r8 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi sp, r2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r4, lsr #2 │ │ │ │ + orrcs r8, r0, sl, lsr #2 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - ldrmi sl, [r9], -sl, asr #25 │ │ │ │ + ldrmi sl, [r9], -r8, asr #25 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ stmdbge r8, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - blls 0x25f5e8 │ │ │ │ + blls 0x25f5ac │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdacbc │ │ │ │ - @ instruction: 0xf403bd6f │ │ │ │ + @ instruction: 0xf7fdacba │ │ │ │ + @ instruction: 0xf403bd6d │ │ │ │ @ instruction: 0xf5b26274 │ │ │ │ @ instruction: 0xf47d6fe8 │ │ │ │ - @ instruction: 0xf7fdacb9 │ │ │ │ - @ instruction: 0xf44fbc9b │ │ │ │ + @ instruction: 0xf7fdacb7 │ │ │ │ + @ instruction: 0xf44fbc99 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - addshi pc, r4, r1 │ │ │ │ + addshi pc, r8, r1 │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - b 0x14cac70 │ │ │ │ + b 0x14cac44 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a0280 │ │ │ │ + b 0x14a025c │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x146328c │ │ │ │ + b 0x1463268 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x179da4e │ │ │ │ - stcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x161da2a │ │ │ │ + stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.8 {d24}, [pc :128]! │ │ │ │ + vst1.8 {d24}, [pc :128] │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - mrrcge 4, 7, pc, ip, cr13 @ │ │ │ │ + mrrcge 4, 7, pc, sl, cr13 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 q8, d0, d9 │ │ │ │ + vmla.i8 d26, d5, d8 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fdffff │ │ │ │ - @ instruction: 0xf5b2bc38 │ │ │ │ + @ instruction: 0xf7fdfffd │ │ │ │ + @ instruction: 0xf5b2bc36 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - @ instruction: 0xf1b28779 │ │ │ │ + @ instruction: 0xf1b2877d │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r3, r5, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r2, r3, r5, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111ff44 │ │ │ │ + b 0x111ff20 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1167514 │ │ │ │ + b 0x11674f0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfff9db0c │ │ │ │ - stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ + blx 0xffe1dae8 │ │ │ │ + stclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - cmpphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - stcge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ + stcge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1409f90 │ │ │ │ + b 0x1409f6c │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfacf │ │ │ │ - @ instruction: 0xf5b2bbe0 │ │ │ │ + @ instruction: 0xf7fdfac9 │ │ │ │ + @ instruction: 0xf5b2bbde │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b281dc │ │ │ │ + @ instruction: 0xf5b281e0 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14cab04 │ │ │ │ + b 0x14caad8 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a03ec │ │ │ │ + b 0x14a03c8 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x14633f8 │ │ │ │ + b 0x14633d4 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rscsmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - blx 0xfea1dbb8 │ │ │ │ - bllt 0xfee5dbe0 │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - movwmi r0, #44559 @ 0xae0f │ │ │ │ - @ instruction: 0xf0010859 │ │ │ │ - vorr.i32 d16, #176 @ 0x000000b0 │ │ │ │ - b 0x1126e08 │ │ │ │ - orrseq r0, sp, #-2147483645 @ 0x80000003 │ │ │ │ - ldrthi pc, [r4], #-257 @ 0xfffffeff @ │ │ │ │ + blx 0xfe89db94 │ │ │ │ + bllt 0xfedddbbc │ │ │ │ + b 0x14a1cf4 │ │ │ │ + @ instruction: 0xf0014c93 │ │ │ │ + @ instruction: 0xf002010f │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ setend be │ │ │ │ - @ instruction: 0x270285fe │ │ │ │ - stcllt 7, cr15, [r3], #-1016 @ 0xfffffc08 │ │ │ │ + cmpeq r9, #956301312 @ 0x39000000 │ │ │ │ + strhi pc, [r4], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf7fe2702 │ │ │ │ + bcs 0x14ed7c │ │ │ │ + ldrhi pc, [sp], #-65 @ 0xffffffbf │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r2, r4, r5, r6, r7, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe881c │ │ │ │ + blge 0xfe29cd14 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + eorseq pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf9bef7f4 │ │ │ │ + bllt 0x205dc28 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [r3, #-96]! @ 0xffffffa0 │ │ │ │ + ldcvs 4, cr8, [r3, #-272]! @ 0xfffffef0 │ │ │ │ + @ instruction: 0x2098f8d3 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + strhi pc, [r5], r1 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43d2b00 │ │ │ │ + strtmi sl, [r1], -r9, ror #22 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf9a1 │ │ │ │ + bcs 0x10e9f0 │ │ │ │ + blge 0x181cd68 │ │ │ │ + @ instruction: 0xf0412901 │ │ │ │ + ldcvs 5, cr8, [r3, #-696]! @ 0xfffffd48 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbthi pc, [pc], r1 @ │ │ │ │ + strbhi pc, [sl, -r1] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -r9, lsl #23 │ │ │ │ + strtmi sl, [r1], -r9, asr #22 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf9c5 │ │ │ │ - bcs 0x14ea58 │ │ │ │ - ldrthi pc, [lr], #-65 @ 0xffffffbf @ │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r7, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8878 │ │ │ │ - blge 0x1c1cd70 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcscc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9a8f7f4 │ │ │ │ - bllt 0x19ddc84 │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - stmdbcs r1, {r0, r1, r2, r3, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ - strhi pc, [r8, #65]! @ 0x41 │ │ │ │ + @ instruction: 0xf7fdf981 │ │ │ │ + ldrmi fp, [r9], -r0, asr #22 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + blls 0x41e284 │ │ │ │ + blcs 0x14acdc │ │ │ │ + orrshi pc, pc, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r2, r6, r8, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r4, r8, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe88b8 │ │ │ │ - blge 0x141cdb0 │ │ │ │ + blcs 0xe88dc │ │ │ │ + blge 0xa9cdd4 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - andcs pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + eorspl pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf988f7f4 │ │ │ │ - bllt 0x11ddcc4 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf974f7fa │ │ │ │ - @ instruction: 0xac089b0c │ │ │ │ - @ instruction: 0xf0412b01 │ │ │ │ - ldcvs 3, cr8, [r3, #-616]! @ 0xfffffd98 │ │ │ │ + @ instruction: 0xf95ef7f4 │ │ │ │ + bllt 0x85dce8 │ │ │ │ + @ instruction: 0xf0412a01 │ │ │ │ + ldcvs 3, cr8, [r3, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [r9, -r1] │ │ │ │ + ldrbhi pc, [ip], -r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -r9, lsr #22 │ │ │ │ + strtmi sl, [r1], -r9, lsl #22 │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf965 │ │ │ │ - bcs 0x14e998 │ │ │ │ - bichi pc, r1, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf7fdf941 │ │ │ │ + bcs 0x14e930 │ │ │ │ + cmpphi r1, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r4, r6, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r3, r4, r5, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8938 │ │ │ │ - blge 0x41ce30 │ │ │ │ + blcs 0xe8950 │ │ │ │ + bge 0xffc1ce48 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorne pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + rscscc pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf948f7f4 │ │ │ │ - bllt 0x1ddd44 │ │ │ │ + @ instruction: 0xf924f7f4 │ │ │ │ + blt 0xff9ddd5c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-304]! @ 0xfffffed0 │ │ │ │ + ldcvs 3, cr8, [r3, #-604]! @ 0xfffffda4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [sl, #1]! │ │ │ │ + strthi pc, [fp], -r1 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -pc, ror #21 │ │ │ │ + strtmi sl, [r1], -pc, asr #21 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 q10, d0, d17 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf92b │ │ │ │ - bcs 0x14e924 │ │ │ │ - orrshi pc, r1, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf7fdf907 │ │ │ │ + bcs 0x14e8bc │ │ │ │ + movwhi pc, #53313 @ 0xd041 @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r1, r2, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r6, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe89ac │ │ │ │ - bge 0xff59cea4 │ │ │ │ + blcs 0xe89c4 │ │ │ │ + bge 0xfed9cebc │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - sbcspl pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + subcs pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf90ef7f4 │ │ │ │ - blt 0xff35ddb8 │ │ │ │ + @ instruction: 0xf8eaf7f4 │ │ │ │ + blt 0xfeb5ddd0 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-32]! @ 0xffffffe0 │ │ │ │ + ldcvs 3, cr8, [r3, #-16]! │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbhi pc, [r0, #1] @ │ │ │ │ + ldrbhi pc, [r1, #-1]! @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621aab5 │ │ │ │ + @ instruction: 0x4621aa95 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s q11, d16, d1[6] │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8cd │ │ │ │ + strtmi fp, [r1], -ip, lsl #21 │ │ │ │ + vmin.s8 d20, d11, d16 │ │ │ │ + vsubl.s8 , d0, d5 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8c3 │ │ │ │ + strtmi fp, [r1], -r2, lsl #21 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ + vmlal.s q10, d0, d1[5] │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8b9 │ │ │ │ + @ instruction: 0x4621ba78 │ │ │ │ + vmin.s8 d20, d10, d16 │ │ │ │ + vrshr.s64 d23, d29, #64 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8af │ │ │ │ + vst1.16 {d27-d28}, [pc :128], lr │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + msrhi SPSR_fx, r2 │ │ │ │ + ldrbhi pc, [r7], #-513 @ 0xfffffdff @ │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + strhi pc, [r0, r1]! │ │ │ │ + orrvc pc, r0, pc, asr #8 │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + @ instruction: 0xf5b2877b │ │ │ │ + @ instruction: 0xf47d3f80 │ │ │ │ + stmdage r8, {r1, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xf97ef7fa │ │ │ │ + blls 0x2466c4 │ │ │ │ + @ instruction: 0xf0022a01 │ │ │ │ + bcs 0x1810c8 │ │ │ │ + bge 0x17dd098 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + subcs pc, sp, #78643200 @ 0x4b00000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f49305 │ │ │ │ + blls 0x25e204 │ │ │ │ + @ instruction: 0xf47d2800 │ │ │ │ + @ instruction: 0xf7fdab03 │ │ │ │ + @ instruction: 0xf5b2ba4c │ │ │ │ + @ instruction: 0xf0023f81 │ │ │ │ + vhadd.s8 q4, , │ │ │ │ + vst2.8 {d24-d27}, [pc :64], r7 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + rsbshi pc, r5, r2 │ │ │ │ + bicvc pc, r0, pc, asr #8 │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + orrcs r8, r0, r2, rrx │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + @ instruction: 0x4619aa32 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + vmla.i8 , , │ │ │ │ + vmlal.s q10, d0, d1[2] │ │ │ │ + @ instruction: 0xf7fd020a │ │ │ │ + @ instruction: 0x4621bad3 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8f1 │ │ │ │ - bcs 0x14e8b0 │ │ │ │ - rscshi pc, pc, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf7fdf847 │ │ │ │ + stmdbcs r1, {r1, r2, r9, fp, ip, sp, pc} │ │ │ │ + rsbshi pc, pc, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r2, r3, r5, r6, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r4, r6, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8a20 │ │ │ │ - bge 0xfe71cf18 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - andsvc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8d4f7f4 │ │ │ │ - blt 0xfe4dde2c │ │ │ │ + blcs 0xe8b44 │ │ │ │ + ldmibge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcvc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8caf7f4 │ │ │ │ - blt 0xfe25de40 │ │ │ │ + @ instruction: 0xf82af7f4 │ │ │ │ + stmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - addmi pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + rscvs pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8c0f7f4 │ │ │ │ - blt 0x1fdde54 │ │ │ │ + @ instruction: 0xf820f7f4 │ │ │ │ + ldmiblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rscvc pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + adcscs pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8b6f7f4 │ │ │ │ - blt 0x1d5de68 │ │ │ │ - bicvc pc, r0, pc, asr #8 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vrhadd.s8 q4, , │ │ │ │ - orrcs r8, r0, r1, asr r4 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf816f7f4 │ │ │ │ + ldmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.32 {d24}, [pc :64], fp │ │ │ │ + vmin.s8 q4, , q13 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], r6 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - ldrbhi pc, [r6, -r1]! @ │ │ │ │ - svccc 0x0080f5b2 │ │ │ │ - bge 0x1c5d09c │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - bls 0x3de4b4 │ │ │ │ - bcs 0x146ad0 │ │ │ │ - strhi pc, [r5], #2 │ │ │ │ - @ instruction: 0xf47d2a02 │ │ │ │ - @ instruction: 0x4621aa5e │ │ │ │ - @ instruction: 0xf64b4630 │ │ │ │ - vmvn.i32 q9, #1280 @ 0x00000500 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8daf7f4 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x29d0d4 │ │ │ │ - blt 0x14dded8 │ │ │ │ - svccc 0x0081f5b2 │ │ │ │ - rsbhi pc, r2, r2 │ │ │ │ - tstphi r1, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + tstphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, r0, pc, asr #8 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24-d27}, [pc :256], r0 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - subshi pc, sp, r2 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - bge 0xe5d10c │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf948f7fa │ │ │ │ - submi pc, r9, #805306372 @ 0x30000004 │ │ │ │ + strdcs r8, [r0, r9] │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + @ instruction: 0x4619a9d0 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + bls 0x3de35c │ │ │ │ + bcs 0x186be0 │ │ │ │ + stmibge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + andne pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blt 0xff69df24 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - sbcpl pc, sp, #77594624 @ 0x4a00000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf84ef7f4 │ │ │ │ - blt 0x35df38 │ │ │ │ - @ instruction: 0xf0412901 │ │ │ │ - ldcvs 2, cr8, [r3, #-488]! @ 0xfffffe18 │ │ │ │ - @ instruction: 0x2098f8d3 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r2, #-1] @ │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621a9f5 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf831 │ │ │ │ - strtmi fp, [r1], -ip, ror #19 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf827 │ │ │ │ - strtmi fp, [r1], -r2, ror #19 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf81d │ │ │ │ - @ instruction: 0xf2c0b9d8 │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldrbthi pc, [r5], -r1 @ │ │ │ │ - cmnphi r0, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ + @ instruction: 0xf83ef7f4 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0x1c9d1dc │ │ │ │ + ldmiblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :64], r9 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - rscshi pc, r4, r2 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldmibge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf8e6f7fa │ │ │ │ - blls 0x246818 │ │ │ │ - @ instruction: 0xf47d2a02 │ │ │ │ - stmdbge r8, {r3, r6, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6444630 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ - @ instruction: 0xf7f4020a │ │ │ │ - blls 0x25e118 │ │ │ │ - @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdaa71 │ │ │ │ - @ instruction: 0xf2c0b9ba │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + vst1.32 {d24-d27}, [pc :256], r9 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - bichi pc, r0, r2 │ │ │ │ - adcshi pc, r3, #268435456 @ 0x10000000 │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ + subhi pc, r6, r2 │ │ │ │ + bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24-d27}, [pc], r1 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - andshi pc, r6, r2 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldmibge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - @ instruction: 0xf8d6f8b1 │ │ │ │ - blls 0x228398 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - ldmibge r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bcs 0x146890 │ │ │ │ - cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47d2a02 │ │ │ │ - strtmi sl, [r1], -sl, lsl #19 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 d16, d9, #64 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf806f7f4 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xd9d27c │ │ │ │ - ldmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + orrcs r8, r0, fp, lsl r0 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + stmdage r8, {r2, r3, r4, r7, r8, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xf8b0f7fa │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43d6f80 │ │ │ │ + bls 0x3ca678 │ │ │ │ + @ instruction: 0xf0022a01 │ │ │ │ + bcs 0x180e48 │ │ │ │ + stmibge r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rsbcs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + rsbseq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffa0f7f3 │ │ │ │ - ldmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a957 │ │ │ │ - vqdmlal.s q8, d0, d0[7] │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vrshr.s64 d17, d28, #64 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xfe51e0a8 │ │ │ │ - stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf57d05c9 │ │ │ │ - movwls sl, #6459 @ 0x193b │ │ │ │ - stceq 6, cr15, [ip], {66} @ 0x42 │ │ │ │ - ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0x03bcf642 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf85c3022 │ │ │ │ - @ instruction: 0xf04f2022 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf7f9c000 │ │ │ │ - @ instruction: 0xf7fdf9b7 │ │ │ │ - bcs 0x10e5a4 │ │ │ │ - stmdbge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addeq lr, r1, #3072 @ 0xc00 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - stc2 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ - ldmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vmul.i8 d26, d2, d1 │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ - bl 0x1a0e10 │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7f922d0 │ │ │ │ - @ instruction: 0xf7fdfa4d │ │ │ │ - bcs 0x10e560 │ │ │ │ - stmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x03bcf642 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa39 │ │ │ │ - bcs 0x10e538 │ │ │ │ - stmiage ip!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - msreq SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf7f39305 │ │ │ │ + blls 0x26005c │ │ │ │ + @ instruction: 0xf47d2800 │ │ │ │ + @ instruction: 0xf7fdaa2f │ │ │ │ + @ instruction: 0x4621b978 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s q9, d0, d1[1] │ │ │ │ + @ instruction: 0xf7f3020d │ │ │ │ + @ instruction: 0xf7fdff99 │ │ │ │ + bcs 0x10e5e0 │ │ │ │ + ldmdbge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + orreq pc, r4, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorsne pc, ip, #69206016 @ 0x4200000 │ │ │ │ + sbcsne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa25 │ │ │ │ - @ instruction: 0xf8d6b8dc │ │ │ │ - bcs 0x16c4e4 │ │ │ │ - svclt 0x00144630 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe02e8 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf57d05de │ │ │ │ - stmib sp, {r0, r1, r2, r3, r6, r7, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf642cc00 │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ - @ instruction: 0xf6420335 │ │ │ │ - vmull.s8 q8, d16, d12 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, sl, fp} │ │ │ │ + @ instruction: 0xf7fdfa89 │ │ │ │ + @ instruction: 0xf8d6b944 │ │ │ │ + bcs 0x1643ec │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + movwcs r3, #9215 @ 0x23ff │ │ │ │ + strbeq r4, [r9, #1584] @ 0x630 │ │ │ │ + ldmdbge r8!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6429301 │ │ │ │ + vmull.s8 q8, d16, d20 │ │ │ │ + @ instruction: 0xf6420c35 │ │ │ │ + vrsra.s64 q8, q2, #64 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ - @ instruction: 0xf94ef7f9 │ │ │ │ - poplt {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe0324 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - ldrbeq r4, [sp, #1584] @ 0x630 │ │ │ │ - ldmge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xcc00e9cd │ │ │ │ - stclvs 2, cr15, [ip], #-264 @ 0xfffffef8 │ │ │ │ - ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ - msreq SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ - teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vstmiaeq r2, {d14-d19} │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf8dc3022 │ │ │ │ - @ instruction: 0xf7f92220 │ │ │ │ - @ instruction: 0xf7fdf92d │ │ │ │ - bcs 0x10e490 │ │ │ │ - ldmge r8, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf9b0f7f9 │ │ │ │ + stmdblt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + vmul.i8 d26, d2, d15 │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ + bl 0x1a0dcc │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7f92320 │ │ │ │ + @ instruction: 0xf7fdfc27 │ │ │ │ + bcs 0x10e554 │ │ │ │ + stmdbge lr, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + orrvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ - cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - @ instruction: 0xf9d4f7f9 │ │ │ │ - stmlt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ + blx 0x129e10c │ │ │ │ + stmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a887 │ │ │ │ - vorr.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf642a8fd │ │ │ │ + vrsra.s64 q8, q2, #64 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xfe51e24a │ │ │ │ - ldmdalt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xd9e134 │ │ │ │ + stmialt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf642a873 │ │ │ │ - vqdmlal.s q8, d16, d0[3] │ │ │ │ + @ instruction: 0xf642a8e9 │ │ │ │ + vsubw.s8 q8, q8, d4 │ │ │ │ @ instruction: 0xf6420335 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x201e272 │ │ │ │ - stmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf57d05c9 │ │ │ │ - movwls sl, #6231 @ 0x1857 │ │ │ │ - stceq 6, cr15, [ip], {66} @ 0x42 │ │ │ │ - ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ - msreq SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ + blx 0x89e15c │ │ │ │ + ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + ldrtmi r2, [r0], -r2, lsl #20 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + @ instruction: 0xf04f3cff │ │ │ │ + ldrbeq r0, [lr, #3074] @ 0xc02 │ │ │ │ + stmiage ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xcc00e9cd │ │ │ │ + bicseq pc, r4, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stceq 6, cr15, [r4], #264 @ 0x108 │ │ │ │ + ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf85c3022 │ │ │ │ - @ instruction: 0xf04f2022 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf7f9c000 │ │ │ │ - @ instruction: 0xf7fdf8d3 │ │ │ │ - bcs 0x10e3dc │ │ │ │ - ldmdage lr!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - mvneq pc, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf7f92022 │ │ │ │ + @ instruction: 0xf7fdf947 │ │ │ │ + @ instruction: 0xf8d6b8ba │ │ │ │ + bcs 0x16c500 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + @ instruction: 0xf04f3cff │ │ │ │ + ldrtmi r0, [r0], -r2, lsl #24 │ │ │ │ + @ instruction: 0xf57d05dd │ │ │ │ + stmib sp, {r0, r2, r3, r5, r7, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf242cc00 │ │ │ │ + vmull.s8 q11, d16, d4 │ │ │ │ + @ instruction: 0xf6420c35 │ │ │ │ + vsubw.s8 q8, q8, d4 │ │ │ │ + bl 0x3e0ebc │ │ │ │ + stmdbge r8, {r1, r7, sl, fp} │ │ │ │ + eorcc pc, r2, r3, asr r8 @ │ │ │ │ + eorcs pc, r0, #220, 16 @ 0xdc0000 │ │ │ │ + @ instruction: 0xf926f7f9 │ │ │ │ + ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + vtst.8 d26, d18, d5 │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ + bl 0x1a0ee0 │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7f92350 │ │ │ │ + @ instruction: 0xf7fdf9cd │ │ │ │ + bcs 0x10e440 │ │ │ │ + stmge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + teqpne r4, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcseq pc, ip, #69206016 @ 0x4200000 │ │ │ │ + adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa53 │ │ │ │ - bcs 0x10e3b4 │ │ │ │ - stmdage sl!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrvs SPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + @ instruction: 0xf7fdfb89 │ │ │ │ + bcs 0x10e418 │ │ │ │ + ldmdage r0!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mvneq pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - rsbeq pc, ip, #69206016 @ 0x4200000 │ │ │ │ + adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8d3a908 │ │ │ │ - @ instruction: 0xf8523280 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa3d │ │ │ │ - cmpcs r0, r8, lsl r8 │ │ │ │ - teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47d428a │ │ │ │ - ldcvs 8, cr10, [r2, #-68]! @ 0xffffffbc │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf41220f8 │ │ │ │ - @ instruction: 0xf43d6f70 │ │ │ │ - stmdbge r8, {r0, r3, fp, sp, pc} │ │ │ │ - sbccc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - mrc2 7, 1, pc, cr14, cr3, {7} │ │ │ │ - svclt 0x00f9f7fc │ │ │ │ + @ instruction: 0xf7fdfb75 │ │ │ │ + @ instruction: 0xf8d6b860 │ │ │ │ + bcs 0x1645b4 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + movwcs r3, #9215 @ 0x23ff │ │ │ │ + strbeq r4, [r9, #1584] @ 0x630 │ │ │ │ + ldmdage r4, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf6429301 │ │ │ │ + vmull.s8 q8, d16, d20 │ │ │ │ + @ instruction: 0xf6420c35 │ │ │ │ + vsubw.s8 q8, q8, d4 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ + eorcc pc, r2, r3, asr r8 @ │ │ │ │ + eorcs pc, r2, ip, asr r8 @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8ccf7f9 │ │ │ │ + ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + @ instruction: 0xf642a83b │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + @ instruction: 0xf6420335 │ │ │ │ + vrshr.s64 q8, q2, #64 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0x141e2b8 │ │ │ │ + stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + vadd.i8 d26, d2, d23 │ │ │ │ + vsubw.s8 q11, q8, d4 │ │ │ │ + bl 0x1a0fbc │ │ │ │ + @ instruction: 0xf642038c │ │ │ │ + vsubl.s8 q8, d16, d4 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ + addcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0xe9e2e4 │ │ │ │ + ldmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #48, 2 │ │ │ │ + stmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ + ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stmdage r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + vmla.i8 d26, d4, d8 │ │ │ │ + vrshr.s64 d19, d1, #64 │ │ │ │ + strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + mrc2 7, 1, pc, cr6, cr3, {7} │ │ │ │ + svclt 0x00f5f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013aff1 │ │ │ │ + @ instruction: 0xf013afed │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - ldc2 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ - svclt 0x00d3f7fc │ │ │ │ + ldc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + svclt 0x00cff7fc │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - svcge 0x00cef47c │ │ │ │ + svcge 0x00caf47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213022,233 +213013,233 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfe99 │ │ │ │ - @ instruction: 0xf44fbfaa │ │ │ │ + @ instruction: 0xf7fcfe91 │ │ │ │ + @ instruction: 0xf44fbfa6 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x00a2f47c │ │ │ │ + svcge 0x009ef47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140a850 │ │ │ │ + b 0x140a830 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfe6f │ │ │ │ - @ instruction: 0xf1b2bf80 │ │ │ │ + @ instruction: 0xf7fcfe67 │ │ │ │ + @ instruction: 0xf1b2bf7c │ │ │ │ @ instruction: 0xf47c7f80 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11208ac │ │ │ │ + b 0x112088c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1167e7c │ │ │ │ + b 0x1167e5c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr6, cr3, {7} @ │ │ │ │ - svclt 0x0057f7fc │ │ │ │ - sbcsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ - svclt 0x004ff7fc │ │ │ │ - addsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + mrc2 7, 1, pc, cr14, cr3, {7} │ │ │ │ + svclt 0x0053f7fc │ │ │ │ + adcne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ - svclt 0x0047f7fc │ │ │ │ + svclt 0x004bf7fc │ │ │ │ + rsbne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ + svclt 0x0043f7fc │ │ │ │ eoreq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ - svclt 0x003ff7fc │ │ │ │ + ldc2l 7, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x003bf7fc │ │ │ │ rsbsvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - ldc2l 7, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ - svclt 0x0037f7fc │ │ │ │ + ldc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x0033f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013af2f │ │ │ │ + @ instruction: 0xf013af2b │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcfc77 │ │ │ │ - @ instruction: 0xf44fbf12 │ │ │ │ + @ instruction: 0xf7fcfc6f │ │ │ │ + @ instruction: 0xf44fbf0e │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x000af47c │ │ │ │ + svcge 0x0006f47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140a980 │ │ │ │ + b 0x140a960 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfdd7 │ │ │ │ - ldceq 14, cr11, [sl], {232} @ 0xe8 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf7fcfdcf │ │ │ │ + b 0x14d00f8 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e04 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e3e28 │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r6, r7, r8, pc}^ │ │ │ │ + stmib sp, {r9, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - movwne pc, #54856 @ 0xd648 @ │ │ │ │ + bicseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe21e5c2 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr11, cr12, {7} │ │ │ │ + blx 0x201e5a2 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140aa20 │ │ │ │ + b 0x140aa00 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d0, d1[4] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfd87 │ │ │ │ - ldceq 14, cr11, [sl], {152} @ 0x98 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - streq pc, [pc], #-3 @ 0xe0634 │ │ │ │ - ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + @ instruction: 0xf7fcfd7f │ │ │ │ + ldmdaeq r9, {r2, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf1ce4321 │ │ │ │ - @ instruction: 0xf0130e20 │ │ │ │ - tstls r8, r0, asr #8 │ │ │ │ - orrspl pc, sp, #74448896 @ 0x4700000 │ │ │ │ + strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + ldceq 3, cr4, [sl], {17} │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstls r8, r2, lsr #6 │ │ │ │ + strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ + cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + msrpl SPSR_fsc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf041a908 │ │ │ │ - stmib sp, {r3, r5, r9, pc}^ │ │ │ │ + stmib sp, {r2, r3, r5, r9, pc}^ │ │ │ │ @ instruction: 0xf6412409 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf04f020a │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f9c030 │ │ │ │ - @ instruction: 0xf7fcfb37 │ │ │ │ - sbcseq fp, r9, #1760 @ 0x6e0 │ │ │ │ - mcrge 5, 3, pc, cr10, cr12, {3} @ │ │ │ │ + @ instruction: 0xf7fcfb2f │ │ │ │ + sbcseq fp, r9, #1696 @ 0x6a0 │ │ │ │ + mcrge 5, 3, pc, cr6, cr12, {3} @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcfa0d │ │ │ │ - ldmdaeq r9, {r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfa09 │ │ │ │ + ldmdaeq r9, {r1, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120b18 │ │ │ │ + b 0x1120af8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11680e8 │ │ │ │ + b 0x11680c8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ - mcrlt 7, 1, pc, cr1, cr12, {7} @ │ │ │ │ + stc2 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr13, cr12, {7} │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + @ instruction: 0xf001020f │ │ │ │ + vorr.i32 d16, #176 @ 0x000000b0 │ │ │ │ + tstmi r1, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - movwmi r0, #41999 @ 0xa40f │ │ │ │ - vmov.i16 q8, #185 @ 0x00b9 │ │ │ │ - @ instruction: 0xf0014e04 │ │ │ │ - @ instruction: 0x43210110 │ │ │ │ - cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ - strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - @ instruction: 0xf6479108 │ │ │ │ - vsubw.s8 q11, q8, d13 │ │ │ │ + @ instruction: 0xf0024e04 │ │ │ │ + @ instruction: 0x43220210 │ │ │ │ + @ instruction: 0xf0139108 │ │ │ │ + @ instruction: 0xf1ce0440 │ │ │ │ + @ instruction: 0xf6470e20 │ │ │ │ + vorr.i32 q11, #3328 @ 0x00000d00 │ │ │ │ stmdbge r8, {r0, r2, r3, r8, r9} │ │ │ │ - msrhi CPSR_xc, r1, asr #32 │ │ │ │ + msrhi CPSR_sxc, r1, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ sbcsmi pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff11e748 │ │ │ │ - ldcllt 7, cr15, [r7, #1008]! @ 0x3f0 │ │ │ │ + blx 0xfef1e728 │ │ │ │ + ldcllt 7, cr15, [r3, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213258,191 +213249,192 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfcc1 │ │ │ │ - ldmdaeq r9, {r1, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfcb9 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120c00 │ │ │ │ + b 0x1120be0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11681d0 │ │ │ │ + b 0x11681b0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [ip], {243} @ 0xf3 │ │ │ │ - stclt 7, cr15, [sp, #1008]! @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ + stclt 7, cr15, [r9, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02d8 │ │ │ │ - ldmdaeq r9, {r0, r3, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r2, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120c50 │ │ │ │ + b 0x1120c30 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ ldrtmi r3, [r0], -r3, lsl #24 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ vsubl.u8 q8, d3, d13 │ │ │ │ @ instruction: 0xf1cc1e80 │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf94b │ │ │ │ - sbcseq fp, ip, #132, 26 @ 0x2100 │ │ │ │ - stcge 5, cr15, [r0, #496] @ 0x1f0 │ │ │ │ + @ instruction: 0xf7fcf947 │ │ │ │ + sbcseq fp, ip, #128, 26 @ 0x2000 │ │ │ │ + ldclge 5, cr15, [ip, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf923 │ │ │ │ - ldmdaeq r9, {r2, r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf91f │ │ │ │ + ldmdaeq r9, {r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120cec │ │ │ │ + b 0x1120ccc │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11682bc │ │ │ │ + b 0x116829c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - subsvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + eorvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8fef7fc │ │ │ │ - ldclt 7, cr15, [r7, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf8faf7fc │ │ │ │ + ldclt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d23, d17, #64 │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf8d9 │ │ │ │ - ldcvs 13, cr11, [r2, #-72]! @ 0xffffffb8 │ │ │ │ + @ instruction: 0xf7fcf8d5 │ │ │ │ + ldcvs 13, cr11, [r2, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r8, {r0, r3, r8, sl, fp, sp, pc} │ │ │ │ - addsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r2, r8, sl, fp, sp, pc} │ │ │ │ + rsbmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - blx 0x109e92e │ │ │ │ - ldcllt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ - ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ - svcmi 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r0], #240 @ 0xf0 │ │ │ │ - vmla.i8 d26, d4, d8 │ │ │ │ - vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ - strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfb25 │ │ │ │ - ldmdaeq sl, {r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f3c030 │ │ │ │ + @ instruction: 0xf7fcfb35 │ │ │ │ + ldcvs 12, cr11, [r2, #-976]! @ 0xfffffc30 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf41220f8 │ │ │ │ + @ instruction: 0xf43c4f70 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + eormi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f3c030 │ │ │ │ + @ instruction: 0xf7fcfb1b │ │ │ │ + ldmdaeq sl, {r1, r3, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f41c4 │ │ │ │ + b 0x13f41a8 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vraddhn.i16 d16, , q8 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3586 @ 0xfffff1fe │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - blx 0xfeb9e9aa │ │ │ │ - ldclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ + blx 0xfe91e98e │ │ │ │ + ldclt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vsubl.s8 q11, d16, d25 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf85d │ │ │ │ - b 0x14cfc84 │ │ │ │ + @ instruction: 0xf7fcf857 │ │ │ │ + b 0x14cfc50 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a1270 │ │ │ │ + b 0x14a1254 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x146427c │ │ │ │ + b 0x1464260 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rsbseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x199ea3a │ │ │ │ - ldcllt 7, cr15, [r3], #-1008 @ 0xfffffc10 │ │ │ │ + blx 0x171ea1e │ │ │ │ + stcllt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213452,105 +213444,105 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb3d │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb33 │ │ │ │ + ldmdaeq r9, {r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120f08 │ │ │ │ + b 0x1120eec │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11684d8 │ │ │ │ + b 0x11684bc │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ addpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x71eace │ │ │ │ - stclt 7, cr15, [r9], #-1008 @ 0xfffffc10 │ │ │ │ + blx 0x49eab2 │ │ │ │ + stclt 7, cr15, [r3], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf57c02da │ │ │ │ - ldmdaeq r9, {r0, r2, r5, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r3, r4, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120f58 │ │ │ │ + b 0x1120f3c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168528 │ │ │ │ + b 0x116850c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - subsvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + eorvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffc8f7fb │ │ │ │ - stclt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ + @ instruction: 0xffc2f7fb │ │ │ │ + bllt 0xfffdeb28 │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140af94 │ │ │ │ + b 0x140af78 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfacd │ │ │ │ - @ instruction: 0xf013bbde │ │ │ │ + @ instruction: 0xf7fcfac3 │ │ │ │ + @ instruction: 0xf013bbd8 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r3, r4, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcf925 │ │ │ │ - ldmdaeq r9, {r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf91b │ │ │ │ + ldmdaeq r9, {r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1121024 │ │ │ │ + b 0x1121008 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11685f4 │ │ │ │ + b 0x11685d8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe39ebe8 │ │ │ │ - bllt 0xfe7dec10 │ │ │ │ + blx 0xfe11ebcc │ │ │ │ + bllt 0xfe65ebf4 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213560,89 +213552,89 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfa65 │ │ │ │ - b 0x14cfa44 │ │ │ │ + @ instruction: 0xf7fcfa5b │ │ │ │ + b 0x14cfa10 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ @ instruction: 0xf00c010f │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - b 0x13e867c │ │ │ │ + b 0x13e8660 │ │ │ │ ldceq 12, cr0, [r9], {1} │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - b 0x11454c0 │ │ │ │ + b 0x11454a4 │ │ │ │ vrhadd.s8 d16, d3, d12 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r0, r3, r9, sl, fp, ip} │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ @ instruction: 0xf7f3930b │ │ │ │ - @ instruction: 0xf7fcfa41 │ │ │ │ - @ instruction: 0xf013bb52 │ │ │ │ + @ instruction: 0xf7fcfa37 │ │ │ │ + @ instruction: 0xf013bb4c │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r2, r3, r6, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r6, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xf88cf7f8 │ │ │ │ - bllt 0xddece0 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14ad104 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + @ instruction: 0xf882f7f8 │ │ │ │ + bllt 0xc5ecc4 │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13e1528 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d3 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - ldrhi pc, [r9], r0, asr #32 │ │ │ │ + ldrhi pc, [fp], r0, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vqdmlal.s , d16, d1[3] │ │ │ │ + vrsra.s64 d23, d13, #64 │ │ │ │ vcgt.s8 d16, d0, d13 │ │ │ │ vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcff2f │ │ │ │ - b 0x14cf964 │ │ │ │ + @ instruction: 0xf7fcff25 │ │ │ │ + b 0x14cf930 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a1590 │ │ │ │ + b 0x14a1574 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x146459c │ │ │ │ + b 0x1464580 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf9d2f7f3 │ │ │ │ - blt 0xff9ded80 │ │ │ │ + @ instruction: 0xf9c8f7f3 │ │ │ │ + blt 0xff85ed64 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213652,74 +213644,74 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf9ad │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf9a3 │ │ │ │ + ldmdaeq r9, {r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1121228 │ │ │ │ + b 0x112120c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11687f8 │ │ │ │ + b 0x11687dc │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf988f7f3 │ │ │ │ - blt 0xfe75ee14 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14ad238 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + @ instruction: 0xf97ef7f3 │ │ │ │ + blt 0xfe5dedf8 │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13e165c │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d2 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44552 @ 0xae08 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strbhi pc, [sp, #-64]! @ 0xffffffc0 @ │ │ │ │ + strbhi pc, [pc, #-64]! @ 0xe0df4 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - vmla.i8 d26, d8, d8 │ │ │ │ - vorr.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf647a908 │ │ │ │ + vqdmlal.s , d16, d1[7] │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vsubl.s8 q11, d16, d13 │ │ │ │ + vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfe95 │ │ │ │ - b 0x14cf830 │ │ │ │ + @ instruction: 0xf7fcfe8b │ │ │ │ + b 0x14cf7fc │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a16c4 │ │ │ │ + b 0x14a16a8 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x14646d0 │ │ │ │ + b 0x14646b4 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xf938f7f3 │ │ │ │ - blt 0x135eeb4 │ │ │ │ + @ instruction: 0xf92ef7f3 │ │ │ │ + blt 0x11dee98 │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ @ instruction: 0xf00c910c │ │ │ │ ldceq 12, cr0, [r9], {16} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @@ -213728,16 +213720,16 @@ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ sbcspl pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ @ instruction: 0x1e09e9cd │ │ │ │ @ instruction: 0xf1cca908 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ - @ instruction: 0xf914f7f3 │ │ │ │ - blt 0xa5eefc │ │ │ │ + @ instruction: 0xf90af7f3 │ │ │ │ + blt 0x8deee0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213747,57 +213739,57 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q11, d16, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf8ef │ │ │ │ - ldmdaeq r9, {r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8e5 │ │ │ │ + ldmdaeq r9, {r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11213a4 │ │ │ │ + b 0x1121388 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168974 │ │ │ │ + b 0x1168958 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbsvs pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8caf7f3 │ │ │ │ - ldmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8c0f7f3 │ │ │ │ + ldmiblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161be4 │ │ │ │ + blcs 0x161bc8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmdaeq r9, {r2, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1121400 │ │ │ │ + b 0x11213e4 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11689d0 │ │ │ │ + b 0x11689b4 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf89cf7f3 │ │ │ │ - stmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf892f7f3 │ │ │ │ + stmiblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213807,52 +213799,52 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf877 │ │ │ │ - ldmdaeq sl, {r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf86d │ │ │ │ + ldmdaeq sl, {r1, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f4870 │ │ │ │ + b 0x13f4854 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmov.i32 d16, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3585 @ 0xfffff1ff │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf852f7f3 │ │ │ │ - stmdblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf848f7f3 │ │ │ │ + ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14a14d4 │ │ │ │ + b 0x14a14b8 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x14058cc │ │ │ │ + b 0x14058b0 │ │ │ │ @ instruction: 0xf6430c01 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcf82f │ │ │ │ - ldmdaeq sl, {r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf825 │ │ │ │ + ldmdaeq sl, {r1, r3, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @@ -213860,31 +213852,31 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4303 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf80cf7f3 │ │ │ │ - ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf802f7f3 │ │ │ │ + ldmdblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - ldmdbge r8, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #6408 @ 0x1908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - mrc2 7, 2, pc, cr8, cr7, {7} │ │ │ │ - ldmlt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + mcr2 7, 2, pc, cr14, cr7, {7} @ │ │ │ │ + ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213894,1955 +213886,1957 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fcffc9 │ │ │ │ - b 0x14cf50c │ │ │ │ + @ instruction: 0xf7fcffbf │ │ │ │ + b 0x14cf4d8 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a19e8 │ │ │ │ + b 0x14a19cc │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x14649f4 │ │ │ │ + b 0x14649d8 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rsbmi pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xffa6f7f2 │ │ │ │ - ldmlt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff9cf7f2 │ │ │ │ + ldmlt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140b628 │ │ │ │ + b 0x140b60c │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcff83 │ │ │ │ - ldceq 8, cr11, [sl], {148} @ 0x94 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf7fcff79 │ │ │ │ + b 0x14cf44c │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e03 │ │ │ │ - @ instruction: 0xf1ce010f │ │ │ │ - b 0x13e4a90 │ │ │ │ - @ instruction: 0xf0130c01 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ - stmib sp, {r0, r2, r3, r6, sl, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - tstpne r5, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + mvneq pc, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ eorspl pc, r1, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ - stmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14ad69c │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + stmdalt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + @ instruction: 0xf0020c10 │ │ │ │ + b 0x13e1ac0 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + vmull.p8 q10, d3, d2 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44552 @ 0xae08 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - sbcshi pc, r2, #64 @ 0x40 │ │ │ │ + sbcshi pc, r4, #64 @ 0x40 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vbic.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 , q0, d13 │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vsubl.s8 q11, d16, d13 │ │ │ │ + vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfc63 │ │ │ │ - ldmibvc fp, {r1, r3, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc59 │ │ │ │ + ldmibvc fp, {r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mcrlt 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr8, cr13, {7} @ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161f38 │ │ │ │ + blcs 0x161f1c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - strtmi fp, [r1], -sl, asr #18 │ │ │ │ + strtmi fp, [r1], -r6, asr #18 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s q8, d16, d1[1] │ │ │ │ + vrshr.s64 d16, d13, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fcfe63 │ │ │ │ - ldcvs 8, cr11, [r2, #-120]! @ 0xffffff88 │ │ │ │ + @ instruction: 0xf7fcfe59 │ │ │ │ + ldcvs 8, cr11, [r2, #-96]! @ 0xffffffa0 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - stmdbge r8, {r0, r2, r4, fp, sp, pc} │ │ │ │ - rsbscc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, fp, sp, pc} │ │ │ │ + subcc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - mcr2 7, 2, pc, cr10, cr2, {7} @ │ │ │ │ - stmdalt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ - ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - svcge 0x00fcf43b │ │ │ │ - vmla.i8 d26, d4, d8 │ │ │ │ - vmlal.s q9, d16, d1[6] │ │ │ │ - strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fbfe31 │ │ │ │ - ldmibvc fp, {r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f2c030 │ │ │ │ + @ instruction: 0xf7fbfe3f │ │ │ │ + ldcvs 15, cr11, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf41220f8 │ │ │ │ + @ instruction: 0xf43b6f70 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + adcscs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f2c030 │ │ │ │ + @ instruction: 0xf7fbfe25 │ │ │ │ + ldmibvc fp, {r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldcllt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [pc], #1008 @ 0xe1768 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161fd4 │ │ │ │ + blcs 0x161fbc │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r0, r1, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161ff8 │ │ │ │ + blcs 0x161fe0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - @ instruction: 0x4621b978 │ │ │ │ + @ instruction: 0x4621b970 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfe03 │ │ │ │ - @ instruction: 0x4621bfbe │ │ │ │ + @ instruction: 0xf7fbfdf7 │ │ │ │ + @ instruction: 0x4621bfb6 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 q9, d0, d5 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdf9 │ │ │ │ - @ instruction: 0x4621bfb4 │ │ │ │ + @ instruction: 0xf7fbfded │ │ │ │ + strtmi fp, [r1], -ip, lsr #31 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vrshr.s64 d19, d21, #64 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdef │ │ │ │ - strtmi fp, [r1], -sl, lsr #31 │ │ │ │ - @ instruction: 0xf64a4630 │ │ │ │ - vsubl.s8 q11, d16, d21 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfde5 │ │ │ │ - strtmi fp, [r1], -r0, lsr #31 │ │ │ │ + @ instruction: 0xf7fbfde3 │ │ │ │ + strtmi fp, [r1], -r2, lsr #31 │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfddb │ │ │ │ - qadd8mi fp, r1, r6 │ │ │ │ - vmin.s8 d20, d11, d16 │ │ │ │ - vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdd1 │ │ │ │ - strtmi fp, [r1], -ip, lsl #31 │ │ │ │ + @ instruction: 0xf7fbfdd9 │ │ │ │ + qadd8mi fp, r1, r8 │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdc7 │ │ │ │ - strtmi fp, [r1], -r2, lsl #31 │ │ │ │ + @ instruction: 0xf7fbfdcf │ │ │ │ + strtmi fp, [r1], -lr, lsl #31 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ + vsubl.s8 q8, d0, d29 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdbd │ │ │ │ - ldmibvc fp, {r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - stcllt 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - smlabtgt r9, sp, r9, lr │ │ │ │ - andls sl, fp, #8, 18 @ 0x20000 │ │ │ │ - movwls r2, #20993 @ 0x5201 │ │ │ │ - vsubl.u8 , d3, d12 │ │ │ │ - andls r4, r8, #268435464 @ 0x10000008 │ │ │ │ - blx 0xf9f472 │ │ │ │ - @ instruction: 0xf47c2800 │ │ │ │ - blls 0x24b544 │ │ │ │ - @ instruction: 0xf7fd2701 │ │ │ │ - strtmi fp, [r1], -r2, lsr #16 │ │ │ │ + @ instruction: 0xf7fbfdc5 │ │ │ │ + strtmi fp, [r1], -r4, lsl #31 │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vrshr.s64 d16, d29, #64 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd97 │ │ │ │ - qsaxmi fp, r1, r2 │ │ │ │ + @ instruction: 0xf7fbfdbb │ │ │ │ + qsub16mi fp, r1, sl │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd8d │ │ │ │ - ldmibvc fp, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfdb1 │ │ │ │ + ldmibvc fp, {r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stcllt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + stcllt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + movwls lr, #21001 @ 0x5209 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vsubl.u8 q14, d3, d11 │ │ │ │ + @ instruction: 0xf8cd4c81 │ │ │ │ + @ instruction: 0xf7f8c020 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strcs r9, [r1, -r5, lsl #22] │ │ │ │ + ldmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - subcc pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + addseq pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [sl, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x0035f7fb │ │ │ │ + stc2 7, cr15, [sl, #968] @ 0x3c8 │ │ │ │ + svclt 0x0049f7fb │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - addsne pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + eorspl pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x002bf7fb │ │ │ │ + stc2 7, cr15, [r0, #968] @ 0x3c8 │ │ │ │ + svclt 0x003ff7fb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162144 │ │ │ │ + blcs 0x1620f4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - @ instruction: 0xf44fbb91 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - ldrhi pc, [fp, r0] │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ + @ instruction: 0x4621bc59 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmov.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfd6d │ │ │ │ + strtmi fp, [r1], -ip, lsr #30 │ │ │ │ + @ instruction: 0xf64a4630 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfd63 │ │ │ │ + ldmibvc fp, {r1, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + bllt 0xfe31f4f0 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.32 {d24-d26}, [pc], r1 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vst1.32 {d24}, [pc :64], sl │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - svcge 0x0023f47b │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ - ldrbeq r9, [r8], -r5, lsl #22 │ │ │ │ - svcge 0x0019f57b │ │ │ │ - @ instruction: 0xf8d26d32 │ │ │ │ - @ instruction: 0xf41220f8 │ │ │ │ - @ instruction: 0xf43b6f70 │ │ │ │ - bls 0x3cd1a8 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - stmdbge r8, {r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d7, d16 │ │ │ │ - vmov.i32 d20, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - blls 0x260ba4 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbafb7 │ │ │ │ - @ instruction: 0xf44fbf00 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - strthi pc, [r4], #0 │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ - smlabteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf000428a │ │ │ │ - vst3.16 {d24-d26}, [pc :256], r9 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mcrge 4, 7, pc, cr11, cr11, {3} @ │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6fdfd │ │ │ │ - blls 0x229900 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr13, cr11, {1} │ │ │ │ - bcs 0x147df8 │ │ │ │ - @ instruction: 0x81b4f001 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aed6 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 d18, d13, #64 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - ldc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x007ef47b │ │ │ │ - mcrlt 7, 6, pc, cr7, cr11, {7} @ │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - strthi pc, [fp], r0 │ │ │ │ - svcvc 0x0060f5b2 │ │ │ │ - ldrbthi pc, [fp], -r0 @ │ │ │ │ - svcvc 0x0020f5b2 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr11, cr11, {3} │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - vadd.f32 , q10, │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0xf44fbf5d │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmnphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf000428a │ │ │ │ - vst2.16 {d24-d27}, [pc], ip │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr11, cr11, {3} │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ + strhi pc, [r0], r0 │ │ │ │ + msrvc CPSR_, pc, asr #8 │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47b428a │ │ │ │ + sadd16mi sl, r9, sl │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6fdad │ │ │ │ - blls 0x2299a0 │ │ │ │ - svcvs 0x0080f012 │ │ │ │ - mcrge 4, 4, pc, cr13, cr11, {1} @ │ │ │ │ - bcs 0x147e98 │ │ │ │ - sbcshi pc, r1, r1 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r6, lsl #29 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - stc2 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ + blls 0x260d10 │ │ │ │ + @ instruction: 0xf57b0658 │ │ │ │ + ldcvs 15, cr10, [r2, #-64]! @ 0xffffffc0 │ │ │ │ + ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + svcge 0x0009f43b │ │ │ │ + bcs 0x187d78 │ │ │ │ + svcge 0x0005f47b │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsccc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + ldc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x002ef47b │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr7, cr11, {7} │ │ │ │ + svcge 0x00aef47b │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr11, {7} │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.8 {d24}, [pc :128], r6 │ │ │ │ + vst3.32 {d24-d26}, [pc :128], r3 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - strhi pc, [r1, -r0] │ │ │ │ + ldrbthi pc, [r8], #-0 @ │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ - stmdage r8, {r1, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r1, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - ldc2l 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ - blls 0x247efc │ │ │ │ + ldc2l 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43b6f80 │ │ │ │ + bls 0x3cd104 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x181830 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr3, cr11, {3} │ │ │ │ + bcs 0x181c88 │ │ │ │ + mcrge 4, 6, pc, cr13, cr11, {3} @ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcvs pc, sp, #78643200 @ 0x4b00000 │ │ │ │ + rsbscs pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260a2c │ │ │ │ + blls 0x260ae8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaefb │ │ │ │ - @ instruction: 0xf5b2be44 │ │ │ │ - @ instruction: 0xf0007f20 │ │ │ │ - @ instruction: 0xf5b283a4 │ │ │ │ + @ instruction: 0xf7fbaf75 │ │ │ │ + @ instruction: 0xf5b2bebe │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b28388 │ │ │ │ - @ instruction: 0xf47b7f00 │ │ │ │ - stmdage r8, {r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf5b286aa │ │ │ │ + @ instruction: 0xf0007f60 │ │ │ │ + @ instruction: 0xf5b2867a │ │ │ │ + @ instruction: 0xf47b7f20 │ │ │ │ + stmdage r8, {r1, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - stc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ - rscsvs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + stc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ + subsvc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + svclt 0x0054f7fb │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24,d26,d28}, [pc], r4 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], r6 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - ldrhi pc, [pc] @ 0xe1744 │ │ │ │ - svccc 0x0081f5b2 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr11, cr11, {3} │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + movthi pc, #45056 @ 0xb000 @ │ │ │ │ + msrvc CPSR_, pc, asr #8 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47b428a │ │ │ │ + stmdage r8, {r1, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + stc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43b6f80 │ │ │ │ + bls 0x3cd064 │ │ │ │ + @ instruction: 0xf0012a01 │ │ │ │ + bcs 0x18199c │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr13, cr11, {3} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rsbspl pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x260a48 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaf25 │ │ │ │ + @ instruction: 0xf44fbe6e │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + strhi pc, [r5, -r0]! │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf000428a │ │ │ │ + vst1.8 {d24}, [pc], r0 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr9, cr11, {3} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e0c10 │ │ │ │ - bcs 0x148374 │ │ │ │ - ldrhi pc, [r1, -r0] │ │ │ │ + bls 0x3e0c6c │ │ │ │ + bcs 0x1482d0 │ │ │ │ + subshi pc, r5, r1 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -ip, lsl #28 │ │ │ │ + strtmi sl, [r1], -sl, asr #28 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmov.i32 q10, #1280 @ 0x00000500 │ │ │ │ + vsubl.s8 q11, d16, d5 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - stc2 7, cr15, [r8], {242} @ 0xf2 │ │ │ │ + stc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr4, cr11, {3} │ │ │ │ - ldcllt 7, cr15, [sp, #1004]! @ 0x3ec │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf000428a │ │ │ │ - vst3.16 {d24-d26}, [pc :64], r3 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - strthi pc, [r9], #-0 │ │ │ │ - msrvc CPSR_, pc, asr #8 │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47b428a │ │ │ │ - ldrmi sl, [r9], -r8, ror #27 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr2, cr11, {3} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr11, cr11, {7} │ │ │ │ + svcvc 0x0020f5b2 │ │ │ │ + @ instruction: 0x83a3f000 │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + orrhi pc, r7, #0 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + mcrge 4, 1, pc, cr15, cr11, {3} @ │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - blls 0x260b34 │ │ │ │ - ldrbeq r9, [sp], -fp, lsl #16 │ │ │ │ - ldrhi pc, [r8, r0, lsl #2]! │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - addeq lr, r0, #2048 @ 0x800 │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - ldc2l 7, cr15, [sl, #988] @ 0x3dc │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stclge 4, cr15, [sp, #236] @ 0xec │ │ │ │ - mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ + vadd.f32 , q2, │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + @ instruction: 0xf44fbed1 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + strbhi pc, [r3] @ │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf000428a │ │ │ │ + @ instruction: 0xf5b2859e │ │ │ │ + @ instruction: 0xf47b3f81 │ │ │ │ + stmdage r8, {r1, r4, r9, sl, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + stc2 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + blls 0x247f74 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x183390 │ │ │ │ + mcrge 4, 0, pc, cr3, cr11, {3} @ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - addsne pc, sp, #78643200 @ 0x4b00000 │ │ │ │ + eormi pc, sp, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xffd1f7c6 │ │ │ │ - stclt 7, cr15, [fp, #1004]! @ 0x3ec │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x162444 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fc2301 │ │ │ │ - stmib sp, {r0, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r8, {r0, r3, r8, lr, pc} │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ - vmull.u8 q9, d3, d11 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x260954 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaeab │ │ │ │ + @ instruction: 0xf44fbdf4 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + ldrbhi pc, [r2], #-0 @ │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf000428a │ │ │ │ + vst3.8 {d24-d26}, [pc :128], r8 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + ldclge 4, cr15, [pc, #492] @ 0xe1988 │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + ldc2l 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ + stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf100065d │ │ │ │ + vaba.s8 d24, d18, d23 │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ + bl 0x162090 │ │ │ │ + stmdbge r8, {r7, r9} │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7f721c0 │ │ │ │ + blls 0x260f00 │ │ │ │ + @ instruction: 0xf43b2800 │ │ │ │ + @ instruction: 0xf7fbadc4 │ │ │ │ + @ instruction: 0x4621be77 │ │ │ │ + @ instruction: 0xf64b4630 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfbe3 │ │ │ │ + ldmibvc fp, {r1, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + svclt 0x0078f7fc │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + movwls lr, #21001 @ 0x5209 │ │ │ │ + stmib sp, {r1, r9, sp}^ │ │ │ │ + vsubl.u8 q14, d3, d11 │ │ │ │ andls r4, r8, #192, 4 │ │ │ │ - @ instruction: 0xf96cf7f8 │ │ │ │ + @ instruction: 0xf960f7f8 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + stmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr2, cr11, {7} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x189f61a │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + blx 0x1b9f602 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr7, cr12, {7} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - andsmi pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + rscscc pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xff21f81e │ │ │ │ - ldcllt 7, cr15, [pc, #-1004]! @ 0xe146c │ │ │ │ + blx 0xfef1f806 │ │ │ │ + ldcllt 7, cr15, [r7, #-1004]! @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vbic.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 , q0, d13 │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vsubl.s8 q11, d16, d29 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf991 │ │ │ │ - stmib sp, {r3, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf985 │ │ │ │ + stmib sp, {r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - bicsvs pc, sp, #74448896 @ 0x4700000 │ │ │ │ + @ instruction: 0x63adf647 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - andseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + rscvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf97af7f8 │ │ │ │ - ldcllt 7, cr15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf96ef7f8 │ │ │ │ + stcllt 7, cr15, [r9, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1624f8 │ │ │ │ + blcs 0x1624e0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x16251c │ │ │ │ + blcs 0x162504 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xfe55f8f4 │ │ │ │ + blt 0xfe41f8dc │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 q11, q0, d13 │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf93f │ │ │ │ - stmib sp, {r1, r2, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf933 │ │ │ │ + stmib sp, {r1, r2, r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - tstpeq sp, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + mvnvc pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - sbcsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + adcvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf928f7f8 │ │ │ │ - ldcllt 7, cr15, [pc], #1004 @ 0xe1d44 │ │ │ │ + @ instruction: 0xf91cf7f8 │ │ │ │ + ldcllt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x16259c │ │ │ │ + blcs 0x162584 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r2, r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmdblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1625c0 │ │ │ │ + blcs 0x1625a8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmib sp, {r0, r2, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6482c09 │ │ │ │ - vrshr.s64 d16, d29, #64 │ │ │ │ + vsubl.s8 q8, d16, d13 │ │ │ │ strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7f8940c │ │ │ │ - @ instruction: 0xf7fbf99f │ │ │ │ - stmib sp, {r1, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf993 │ │ │ │ + stmib sp, {r1, r2, r3, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - movwne pc, #54856 @ 0xd648 @ │ │ │ │ + bicseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbeq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + eorseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf988f7f8 │ │ │ │ - ldclt 7, cr15, [pc], #1004 @ 0xe1dc4 │ │ │ │ + @ instruction: 0xf97cf7f8 │ │ │ │ + ldclt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x16261c │ │ │ │ + blcs 0x162604 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r1, r2, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162640 │ │ │ │ + blcs 0x162628 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r1, r3, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ - @ instruction: 0xf648030d │ │ │ │ - vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d21, d29, #64 │ │ │ │ + vcgt.s8 d16, d8, d13 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf8ad │ │ │ │ - stmib sp, {r2, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf8a1 │ │ │ │ + stmib sp, {r2, r3, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - bicvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ + orrsvc pc, sp, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - sbcvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + addsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf896f7f8 │ │ │ │ - stcllt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf88af7f8 │ │ │ │ + stcllt 7, cr15, [r5], #-1004 @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ @ instruction: 0xf648030d │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ + vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf91f │ │ │ │ - stmib sp, {r1, r2, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf913 │ │ │ │ + stmib sp, {r1, r2, r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6482c09 │ │ │ │ - vrshr.s64 d16, d29, #64 │ │ │ │ + vsubl.s8 q8, d16, d13 │ │ │ │ strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7f8940c │ │ │ │ - @ instruction: 0xf7fbf911 │ │ │ │ - stmib sp, {r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf905 │ │ │ │ + stmib sp, {r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - msrvc CPSR_fsc, #74448896 @ 0x4700000 │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + subvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf85af7f8 │ │ │ │ - ldclt 7, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf84ef7f8 │ │ │ │ + stclt 7, cr15, [r9], #-1004 @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vorr.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vqdmlal.s q8, d16, d1[5] │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vrshr.s64 d23, d13, #64 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf843 │ │ │ │ - ldmibvc fp, {r1, r3, r4, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf837 │ │ │ │ + ldmibvc fp, {r1, r4, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmialt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162778 │ │ │ │ + blcs 0x162760 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - @ instruction: 0xf1d9b8b8 │ │ │ │ - stmdage r8, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1d9b8b3 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - blx 0xd1fb36 │ │ │ │ + blx 0xb9fb1e │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3ccba4 │ │ │ │ + bls 0x3ccb6c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x1831cc │ │ │ │ - stcge 4, cr15, [r9], {123} @ 0x7b │ │ │ │ + bcs 0x1831b4 │ │ │ │ + stcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - andsmi pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ + rscscc pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260598 │ │ │ │ + blls 0x260550 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbacb1 │ │ │ │ - stmdage r8, {r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaca9 │ │ │ │ + stmdage r8, {r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89105 │ │ │ │ - @ instruction: 0xf8d6fb0f │ │ │ │ - blls 0x229edc │ │ │ │ + @ instruction: 0xf8d6fb09 │ │ │ │ + blls 0x229ec4 │ │ │ │ svcvc 0x0080f412 │ │ │ │ - blge 0xffcdec90 │ │ │ │ + blge 0xffadec78 │ │ │ │ stmdals r8, {r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r3, sl, fp, ip, pc} │ │ │ │ strtmi r4, [r0], r1, lsl #13 │ │ │ │ svceq 0x000ef012 │ │ │ │ strhi pc, [r3] │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ stmdbls fp, {r1, r3, sl, fp, ip, pc} │ │ │ │ movwmi r4, #40994 @ 0xa022 │ │ │ │ @ instruction: 0xf47b4615 │ │ │ │ - @ instruction: 0x4630abdc │ │ │ │ - @ instruction: 0xff48f006 │ │ │ │ + @ instruction: 0x4630abd4 │ │ │ │ + @ instruction: 0xff58f006 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf76eac8b │ │ │ │ - strmi pc, [r7], -sp, lsl #18 │ │ │ │ - @ instruction: 0xf90af76e │ │ │ │ + @ instruction: 0xf76eac83 │ │ │ │ + @ instruction: 0x4607f919 │ │ │ │ + @ instruction: 0xf916f76e │ │ │ │ strmi r2, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ strtmi r0, [sl], -r1, lsl #20 │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4638 │ │ │ │ - @ instruction: 0x462af83d │ │ │ │ + @ instruction: 0x462af835 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - @ instruction: 0x462af837 │ │ │ │ + strtmi pc, [sl], -pc, lsr #16 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4638 │ │ │ │ - movwcs pc, #14509 @ 0x38ad @ │ │ │ │ + movwcs pc, #14501 @ 0x38a5 @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - stclne 8, cr15, [fp], #-668 @ 0xfffffd64 │ │ │ │ + stclne 8, cr15, [fp], #-636 @ 0xfffffd84 │ │ │ │ ldrbmi r4, [r3, #-1565] @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf7fbd1e3 │ │ │ │ - ldrmi fp, [r9], -r1, ror #24 │ │ │ │ + @ instruction: 0x4619bc59 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d19, d2, d10 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f82180 │ │ │ │ - blls 0x260cac │ │ │ │ + blls 0x260c74 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab92 │ │ │ │ - ldrmi fp, [r9], -r5, asr #24 │ │ │ │ + @ instruction: 0xf7fbab8a │ │ │ │ + @ instruction: 0x4619bc3d │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - ldmib sp, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d19, d2, d10 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ - blls 0x260c74 │ │ │ │ + blls 0x260c3c │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab76 │ │ │ │ - stmdage r8, {r0, r3, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab6e │ │ │ │ + stmdage r8, {r0, r5, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - blx 0xfe29fc88 │ │ │ │ - blls 0x2484d8 │ │ │ │ + blx 0xfe11fc70 │ │ │ │ + blls 0x2484c0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x1830e8 │ │ │ │ - blge 0x1a5eea4 │ │ │ │ + bcs 0x1830d0 │ │ │ │ + blge 0x185ee8c │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorsvs pc, r5, #78643200 @ 0x4b00000 │ │ │ │ + andvs pc, sp, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260450 │ │ │ │ + blls 0x260408 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac0d │ │ │ │ - stmdage r8, {r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac05 │ │ │ │ + stmdage r8, {r1, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - blx 0x1b1fcc4 │ │ │ │ + blx 0x199fcac │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cca14 │ │ │ │ + bls 0x3cc9dc │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x1830e8 │ │ │ │ - blge 0x115eeec │ │ │ │ + bcs 0x1830d0 │ │ │ │ + blge 0xf5eed4 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorvs pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + rscspl pc, r9, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260408 │ │ │ │ + blls 0x2603c0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabe9 │ │ │ │ - @ instruction: 0x4619bb32 │ │ │ │ + @ instruction: 0xf7fbabe1 │ │ │ │ + ldrmi fp, [r9], -sl, lsr #22 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - blls 0x2605c8 │ │ │ │ + blls 0x2605a0 │ │ │ │ @ instruction: 0xf53b065c │ │ │ │ - stmdbge r8, {r3, r5, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - blls 0x25fec0 │ │ │ │ + blls 0x25fe88 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab20 │ │ │ │ - stmdage r8, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab18 │ │ │ │ + stmdage r8, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - blx 0xd9fd30 │ │ │ │ + blx 0xc1fd18 │ │ │ │ vadd.i8 d25, d2, d11 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721f0 │ │ │ │ - blls 0x261090 │ │ │ │ + blls 0x261048 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab08 │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab00 │ │ │ │ + stmdage r8, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - blx 0x79fd60 │ │ │ │ + blx 0x61fd48 │ │ │ │ adcvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0xfeb1fd78 │ │ │ │ + bllt 0xfe91fd60 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e05d0 │ │ │ │ - bcs 0x1489b4 │ │ │ │ + bls 0x3e05a0 │ │ │ │ + bcs 0x14899c │ │ │ │ strhi pc, [r5, #-0]! │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -ip, ror #21 │ │ │ │ + strtmi sl, [r1], -r4, ror #21 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ + vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf968f7f2 │ │ │ │ + @ instruction: 0xf95cf7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xfe61efb0 │ │ │ │ - blt 0xff85fdb4 │ │ │ │ + blge 0xfe41ef98 │ │ │ │ + blt 0xff65fd9c │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e0594 │ │ │ │ - bcs 0x1489f0 │ │ │ │ + bls 0x3e0564 │ │ │ │ + bcs 0x1489d8 │ │ │ │ ldrhi pc, [sl], #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -lr, asr #21 │ │ │ │ + strtmi sl, [r1], -r6, asr #21 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s q9, d16, d1[7] │ │ │ │ + vmlal.s q9, d16, d1[1] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf94af7f2 │ │ │ │ + @ instruction: 0xf93ef7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1e9efec │ │ │ │ - blt 0xff0dfdf0 │ │ │ │ + blge 0x1c9efd4 │ │ │ │ + blt 0xfeedfdd8 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - stmdage r8, {r0, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xf9c8f7f8 │ │ │ │ + @ instruction: 0xf9c2f7f8 │ │ │ │ vadd.i8 d25, d2, d11 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - blls 0x260fbc │ │ │ │ + blls 0x260f74 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa9e │ │ │ │ - stmdage r8, {r0, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa96 │ │ │ │ + stmdage r8, {r0, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xf9b0f7f8 │ │ │ │ + @ instruction: 0xf9aaf7f8 │ │ │ │ adcvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0x109fe4c │ │ │ │ + bllt 0xe9fe34 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e0500 │ │ │ │ - bcs 0x148a84 │ │ │ │ - bge 0xfe2df760 │ │ │ │ + bls 0x3e04d0 │ │ │ │ + bcs 0x148a6c │ │ │ │ + bge 0x20df748 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adcpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf904f7f2 │ │ │ │ + @ instruction: 0xf8f8f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xd1f078 │ │ │ │ - blt 0x1f5fe7c │ │ │ │ + blge 0xb1f060 │ │ │ │ + blt 0x1d5fe64 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f98b │ │ │ │ - blls 0x22a1e4 │ │ │ │ + @ instruction: 0xf8d6f985 │ │ │ │ + blls 0x22a1cc │ │ │ │ svcvs 0x0080f012 │ │ │ │ - bge 0x1bdef98 │ │ │ │ - bcs 0x1486dc │ │ │ │ + bge 0x19def80 │ │ │ │ + bcs 0x1486c4 │ │ │ │ ldrbhi pc, [r3, #-0] @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r4, ror #20 │ │ │ │ + @ instruction: 0x4621aa5c │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 d19, d13, #64 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8e0f7f2 │ │ │ │ + @ instruction: 0xf8d4f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x41f0c0 │ │ │ │ - blt 0x165fec4 │ │ │ │ + blge 0x21f0a8 │ │ │ │ + blt 0x145feac │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f967 │ │ │ │ - blls 0x22a22c │ │ │ │ + @ instruction: 0xf8d6f961 │ │ │ │ + blls 0x22a214 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - bge 0x12defe0 │ │ │ │ - bcs 0x148724 │ │ │ │ + bge 0x10defc8 │ │ │ │ + bcs 0x14870c │ │ │ │ ldrbthi pc, [fp], #0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r0, asr #20 │ │ │ │ + @ instruction: 0x4621aa38 │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vmov.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8bcf7f2 │ │ │ │ + @ instruction: 0xf8b0f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xffb1f108 │ │ │ │ - blt 0xd5ff0c │ │ │ │ + bge 0xff91f0f0 │ │ │ │ + blt 0xb5fef4 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f943 │ │ │ │ - blls 0x22a274 │ │ │ │ + @ instruction: 0xf8d6f93d │ │ │ │ + blls 0x22a25c │ │ │ │ svcvs 0x0080f012 │ │ │ │ - bge 0x9df028 │ │ │ │ - bcs 0x14876c │ │ │ │ + bge 0x7df010 │ │ │ │ + bcs 0x148754 │ │ │ │ strbthi pc, [r9], #0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aa1c │ │ │ │ + @ instruction: 0x4621aa14 │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf898f7f2 │ │ │ │ + @ instruction: 0xf88cf7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xff21f150 │ │ │ │ - blt 0x45ff54 │ │ │ │ + bge 0xff01f138 │ │ │ │ + blt 0x25ff3c │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f91f │ │ │ │ - blls 0x22a2bc │ │ │ │ + @ instruction: 0xf8d6f919 │ │ │ │ + blls 0x22a2a4 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - ldmibge pc!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - bcs 0x1487b4 │ │ │ │ + ldmibge r7!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x14879c │ │ │ │ strbthi pc, [r7], #-0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a9f8 │ │ │ │ + @ instruction: 0x4621a9f0 │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vsubl.s8 q10, d16, d17 │ │ │ │ + vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf874f7f2 │ │ │ │ + @ instruction: 0xf868f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xfe91f198 │ │ │ │ - stmiblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0xfe71f180 │ │ │ │ + stmiblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vrshr.s64 d20, d1, #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - ldrmi fp, [r9], -fp, lsl #21 │ │ │ │ + ldrmi fp, [r9], -r3, lsl #21 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vsubl.s8 q10, d0, d1 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619ba7f │ │ │ │ + @ instruction: 0x4619ba77 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - vadd.i8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619ba73 │ │ │ │ + ldrmi fp, [r9], -fp, ror #20 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - ldcvs 8, cr15, [r1, #-628]! @ 0xfffffd8c │ │ │ │ - bls 0x3c8c1c │ │ │ │ + ldcvs 8, cr15, [r1, #-620]! @ 0xfffffd94 │ │ │ │ + bls 0x3c8c04 │ │ │ │ ldrsbtne pc, [r8], #129 @ 0x81 @ │ │ │ │ @ instruction: 0xf1000658 │ │ │ │ @ instruction: 0xf4118292 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - bcs 0x18c6ec │ │ │ │ - ldmibge r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x18c6b4 │ │ │ │ + stmibge r9!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - subsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + eormi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf82ef7f2 │ │ │ │ + @ instruction: 0xf822f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x179f224 │ │ │ │ - stmiblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bge 0x159f20c │ │ │ │ + ldmiblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf898f7f8 │ │ │ │ + @ instruction: 0xf894f7f8 │ │ │ │ ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ - ldmibge r9, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge r1, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [r8, #-984] @ 0xfffffc28 │ │ │ │ + ldc2 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge r1, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x1220050 │ │ │ │ + stmibge r9, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x1020038 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f8a1 │ │ │ │ - blls 0x22a3b8 │ │ │ │ + @ instruction: 0xf8d6f89b │ │ │ │ + blls 0x22a3a0 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - stmibge r1, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bcs 0x1488b0 │ │ │ │ + ldmdbge r9!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x148898 │ │ │ │ rsbhi pc, sp, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a97a │ │ │ │ + @ instruction: 0x4621a972 │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 d17, d13, #64 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xfff6f7f1 │ │ │ │ + @ instruction: 0xffeaf7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x99f294 │ │ │ │ - stmdblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0x79f27c │ │ │ │ + stmdblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf8d6f87d │ │ │ │ - blls 0x22a400 │ │ │ │ + @ instruction: 0xf8d6f877 │ │ │ │ + blls 0x22a3e8 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - ldmdbge sp, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x1488f8 │ │ │ │ + ldmdbge r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x1488e0 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a956 │ │ │ │ + strtmi sl, [r1], -lr, asr #18 │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xffd2f7f1 │ │ │ │ + @ instruction: 0xffc6f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge lr!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e026c │ │ │ │ - bcs 0x108d18 │ │ │ │ - ldmdbge sp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bls 0x3e023c │ │ │ │ + bcs 0x108d00 │ │ │ │ + ldmdbge r5!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xffbaf7f1 │ │ │ │ + @ instruction: 0xffaef7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf824f7f8 │ │ │ │ + @ instruction: 0xf820f7f8 │ │ │ │ ldrbeq r9, [sp], -r5, lsl #22 │ │ │ │ rsbshi pc, r0, #0, 2 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff5af7fa │ │ │ │ + @ instruction: 0xff52f7fa │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge sp, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e0210 │ │ │ │ - bcs 0x148d74 │ │ │ │ + bls 0x3e01e0 │ │ │ │ + bcs 0x148d5c │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -ip, lsl #18 │ │ │ │ + strtmi sl, [r1], -r4, lsl #18 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 d19, d21, #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff88f7f1 │ │ │ │ + @ instruction: 0xff7cf7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmlt sp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3e01d8 │ │ │ │ - bcs 0x188dac │ │ │ │ - ldmge r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bls 0x3e01a8 │ │ │ │ + bcs 0x188d94 │ │ │ │ + stmiage fp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adceq pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff70f7f1 │ │ │ │ + @ instruction: 0xff64f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge ip, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmialt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r4, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3e21a4 │ │ │ │ - bcs 0x148de0 │ │ │ │ + bls 0x3e2174 │ │ │ │ + bcs 0x148dc8 │ │ │ │ eorhi pc, pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a8d6 │ │ │ │ + strtmi sl, [r1], -lr, asr #17 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vrshr.s64 d21, d29, #64 │ │ │ │ + vrshr.s64 d21, d5, #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff52f7f1 │ │ │ │ + @ instruction: 0xff46f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge lr!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3e2168 │ │ │ │ - bcs 0x148e1c │ │ │ │ + bls 0x3e2138 │ │ │ │ + bcs 0x148e04 │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a8b8 │ │ │ │ + @ instruction: 0x4621a8b0 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff34f7f1 │ │ │ │ + @ instruction: 0xff28f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdbge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xffbcf7f7 │ │ │ │ + @ instruction: 0xffb6f7f7 │ │ │ │ rsbpl pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xff92f7f7 │ │ │ │ + @ instruction: 0xff8ef7f7 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf100065a │ │ │ │ vand d24, d18, d24 │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ - bl 0x162b3c │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ + bl 0x162b24 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721a0 │ │ │ │ - blls 0x2604b4 │ │ │ │ + blls 0x26046c │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba882 │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba87a │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - @ instruction: 0xff92f7f7 │ │ │ │ - blls 0x248ac0 │ │ │ │ + @ instruction: 0xff8cf7f7 │ │ │ │ + blls 0x248aa8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182950 │ │ │ │ - ldmdage r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x182938 │ │ │ │ + stmdage r9!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ subseq pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261e68 │ │ │ │ + blls 0x261e20 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba919 │ │ │ │ - stmdage r8, {r1, r5, r6, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba911 │ │ │ │ + stmdage r8, {r1, r3, r4, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - @ instruction: 0xff74f7f7 │ │ │ │ - blls 0x248afc │ │ │ │ + @ instruction: 0xff6ef7f7 │ │ │ │ + blls 0x248ae4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182880 │ │ │ │ - ldmdage r3, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x182868 │ │ │ │ + stmdage fp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261e2c │ │ │ │ + blls 0x261de4 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba8fb │ │ │ │ - stmdage r8, {r2, r6, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba8f3 │ │ │ │ + stmdage r8, {r2, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xff1cf7f7 │ │ │ │ + @ instruction: 0xff1af7f7 │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf002065c │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0x102e7c │ │ │ │ - ldmdage r1!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x102e64 │ │ │ │ + stmdage r9!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2900 │ │ │ │ - stmdbge r8, {r1, r2, r3, r5, fp, sp, pc} │ │ │ │ - addscc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + stmdbge r8, {r1, r2, r5, fp, sp, pc} │ │ │ │ + rsbcc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mcr2 7, 5, pc, cr12, cr1, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr0, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r9, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162f84 │ │ │ │ + blcs 0x162f6c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 7, pc, cr0, cr7, {7} │ │ │ │ + mcr2 7, 7, pc, cr14, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf002065d │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0x102d8c │ │ │ │ - stmdage r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf47b2900 │ │ │ │ - stmdbge r8, {r1, fp, sp, pc} │ │ │ │ - eorpl pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + bcs 0x102d74 │ │ │ │ + svcge 0x00fdf43a │ │ │ │ + @ instruction: 0xf47a2900 │ │ │ │ + stmdbge r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + rscsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr0, cr1, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr4, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmiage ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00f5f7fa │ │ │ │ + stmiage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00edf7fa │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf8d6ff07 │ │ │ │ - blls 0x22a6ec │ │ │ │ + @ instruction: 0xf8d6ff01 │ │ │ │ + blls 0x22a6d4 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - svcge 0x00e7f43a │ │ │ │ - bcs 0x148be4 │ │ │ │ + svcge 0x00dff43a │ │ │ │ + bcs 0x148bcc │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf47a2a02 │ │ │ │ - strtmi sl, [r1], -r0, ror #31 │ │ │ │ + @ instruction: 0x4621afd8 │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - mrc2 7, 2, pc, cr12, cr1, {7} │ │ │ │ + mrc2 7, 2, pc, cr0, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00d1f7fa │ │ │ │ + stmge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00c9f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3e1f80 │ │ │ │ - bcs 0x109004 │ │ │ │ - svcge 0x00c7f47a │ │ │ │ + bls 0x3e1f50 │ │ │ │ + bcs 0x108fec │ │ │ │ + svcge 0x00bff47a │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr4, cr1, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr8, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00b9f7fa │ │ │ │ + stmdage r8!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00b1f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3e1f50 │ │ │ │ - bcs 0x109034 │ │ │ │ - svcge 0x00aff47a │ │ │ │ + bls 0x3e1f20 │ │ │ │ + bcs 0x10901c │ │ │ │ + svcge 0x00a7f47a │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbsmi pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mcr2 7, 1, pc, cr12, cr1, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00a1f7fa │ │ │ │ + ldmdage r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0099f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf244feb5 │ │ │ │ + vceq.f32 d31, d20, d31 │ │ │ │ vsubl.s8 q10, d0, d25 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - ldrmi fp, [r9], -r3, asr #16 │ │ │ │ + @ instruction: 0x4619b83b │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf649fea9 │ │ │ │ + @ instruction: 0xf649fea3 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ @ instruction: 0xf7fb0206 │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r5, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 4, pc, cr14, cr7, {7} │ │ │ │ + mrc2 7, 4, pc, cr8, cr7, {7} │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43a6f80 │ │ │ │ - bls 0x3ce280 │ │ │ │ + bls 0x3ce248 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182e6c │ │ │ │ - svcge 0x0077f47a │ │ │ │ + bcs 0x182e54 │ │ │ │ + svcge 0x006ff47a │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - andseq pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + rscvc pc, sp, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261c74 │ │ │ │ + blls 0x261c2c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa81f │ │ │ │ - stmdage r8, {r3, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7faa817 │ │ │ │ + stmdage r8, {r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - mrc2 7, 3, pc, cr10, cr7, {7} │ │ │ │ - blls 0x248cf0 │ │ │ │ + mrc2 7, 3, pc, cr4, cr7, {7} │ │ │ │ + blls 0x248cd8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182e74 │ │ │ │ - svcge 0x0059f47a │ │ │ │ + bcs 0x182e5c │ │ │ │ + svcge 0x0051f47a │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - addsvc pc, sp, #78643200 @ 0x4b00000 │ │ │ │ + rsbsvc pc, r5, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261c38 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa801 │ │ │ │ - stmdage r8, {r1, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + blls 0x261bf0 │ │ │ │ + @ instruction: 0xf47a2800 │ │ │ │ + @ instruction: 0xf7faaff9 │ │ │ │ + stmdage r8, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - mrc2 7, 2, pc, cr12, cr7, {7} │ │ │ │ - blls 0x248d2c │ │ │ │ + mrc2 7, 2, pc, cr6, cr7, {7} │ │ │ │ + blls 0x248d14 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182b68 │ │ │ │ - svcge 0x003bf47a │ │ │ │ + bcs 0x182b50 │ │ │ │ + svcge 0x0033f47a │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorvc pc, r5, #78643200 @ 0x4b00000 │ │ │ │ + rscsvs pc, sp, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261bfc │ │ │ │ + blls 0x261bb4 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafe3 │ │ │ │ - vmax.f32 d27, d5, d28 │ │ │ │ - vqdmlal.s , d16, d1[2] │ │ │ │ + @ instruction: 0xf7faafdb │ │ │ │ + vmax.f32 d27, d5, d20 │ │ │ │ + vrsra.s64 d19, d9, #64 │ │ │ │ @ instruction: 0xf7fb030d │ │ │ │ - @ instruction: 0xf411bd8b │ │ │ │ + @ instruction: 0xf411bd83 │ │ │ │ @ instruction: 0xf43a4f70 │ │ │ │ - bcs 0x18e1c8 │ │ │ │ - svcge 0x001ff47a │ │ │ │ + bcs 0x18e190 │ │ │ │ + svcge 0x0017f47a │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - addsmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + rsbmi pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261bc4 │ │ │ │ + blls 0x261b7c │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafc7 │ │ │ │ - ldcvs 15, cr11, [r2, #-64]! @ 0xffffffc0 │ │ │ │ + @ instruction: 0xf7faafbf │ │ │ │ + ldcvs 15, cr11, [r2, #-32]! @ 0xffffffe0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ rsbshi pc, r0, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faad86 │ │ │ │ - ldcvs 14, cr11, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + ldcvs 14, cr11, [r2, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ rschi pc, r2, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faa8e2 │ │ │ │ - ldcvs 14, cr11, [r2, #-944]! @ 0xfffffc50 │ │ │ │ + @ instruction: 0xf7faa8e3 │ │ │ │ + ldcvs 14, cr11, [r2, #-912]! @ 0xfffffc70 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbcshi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae89 │ │ │ │ - @ instruction: 0xf242beda │ │ │ │ - vmlal.s q11, d0, d0[7] │ │ │ │ - bl 0x162eac │ │ │ │ + @ instruction: 0xf242bed2 │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ + bl 0x162e94 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - mrc2 7, 6, pc, cr6, cr6, {7} │ │ │ │ + mcr2 7, 6, pc, cr10, cr6, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mcrge 4, 6, pc, cr9, cr10, {1} @ │ │ │ │ - svclt 0x007cf7fa │ │ │ │ + mcrge 4, 6, pc, cr1, cr10, {1} @ │ │ │ │ + svclt 0x0074f7fa │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeae10 │ │ │ │ + bcs 0xeadf8 │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr5, cr10, {7} │ │ │ │ + mcrlt 7, 5, pc, cr13, cr10, {7} @ │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x261378 │ │ │ │ + blls 0x261340 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faaeac │ │ │ │ - ldcvs 15, cr11, [r2, #-380]! @ 0xfffffe84 │ │ │ │ + @ instruction: 0xf7faaea4 │ │ │ │ + ldcvs 15, cr11, [r2, #-348]! @ 0xfffffea4 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorshi pc, sl, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faadc4 │ │ │ │ - ldcvs 14, cr11, [r2, #-608]! @ 0xfffffda0 │ │ │ │ + ldcvs 14, cr11, [r2, #-576]! @ 0xfffffdc0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faadd0 │ │ │ │ - ldcvs 14, cr11, [r2, #-536]! @ 0xfffffde8 │ │ │ │ + ldcvs 14, cr11, [r2, #-504]! @ 0xfffffe08 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faad6a │ │ │ │ - ldcvs 14, cr11, [r2, #-464]! @ 0xfffffe30 │ │ │ │ + ldcvs 14, cr11, [r2, #-432]! @ 0xfffffe50 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ adcshi pc, r8, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaa5b │ │ │ │ - b 0x1112048 │ │ │ │ + b 0x1112010 │ │ │ │ ldrbeq r0, [r1], r4, lsl #4 │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr13, cr10, {1} │ │ │ │ - blt 0x1f206c8 │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr5, cr10, {1} │ │ │ │ + blt 0x1f206b0 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaee8 │ │ │ │ - bge 0xffa9f8e8 │ │ │ │ - mcrlt 7, 2, pc, cr9, cr10, {7} @ │ │ │ │ + bcs 0xeaed0 │ │ │ │ + bge 0xffa9f8d0 │ │ │ │ + mcrlt 7, 2, pc, cr1, cr10, {7} @ │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r2, r4, r5, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaf0c │ │ │ │ - bge 0xfff1f90c │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr7, cr10, {7} │ │ │ │ + bcs 0xeaef4 │ │ │ │ + bge 0xfff1f8f4 │ │ │ │ + mcrlt 7, 1, pc, cr15, cr10, {7} @ │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaf30 │ │ │ │ - blge 0x175f930 │ │ │ │ - mcrlt 7, 1, pc, cr5, cr10, {7} @ │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ + bcs 0xeaf18 │ │ │ │ + blge 0x175f918 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr13, cr10, {7} │ │ │ │ + addvs pc, r4, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf8d29305 │ │ │ │ @ instruction: 0xf7f621d0 │ │ │ │ - blls 0x261fd8 │ │ │ │ + blls 0x261f90 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faae14 │ │ │ │ - ldcvs 14, cr11, [r2, #-796]! @ 0xfffffce4 │ │ │ │ + @ instruction: 0xf7faae0c │ │ │ │ + ldcvs 14, cr11, [r2, #-764]! @ 0xfffffd04 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faac78 │ │ │ │ - ldcvs 14, cr11, [r2, #-0] │ │ │ │ + @ instruction: 0xf7faac73 │ │ │ │ + ldcvs 13, cr11, [r2, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaf9d │ │ │ │ - ldcvs 13, cr11, [r2, #-952]! @ 0xfffffc48 │ │ │ │ + @ instruction: 0xf7faaf9e │ │ │ │ + ldcvs 13, cr11, [r2, #-920]! @ 0xfffffc68 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faadfe │ │ │ │ - ldcvs 13, cr11, [r2, #-880]! @ 0xfffffc90 │ │ │ │ + ldcvs 13, cr11, [r2, #-848]! @ 0xfffffcb0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faab6e │ │ │ │ - ldcvs 13, cr11, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ + @ instruction: 0xf7faab69 │ │ │ │ + ldcvs 13, cr11, [r2, #-776]! @ 0xfffffcf8 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaace │ │ │ │ - ldcvs 13, cr11, [r2, #-736]! @ 0xfffffd20 │ │ │ │ + ldcvs 13, cr11, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81b4f000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaf22 │ │ │ │ - ldcvs 13, cr11, [r2, #-664]! @ 0xfffffd68 │ │ │ │ + @ instruction: 0xf7faaf23 │ │ │ │ + ldcvs 13, cr11, [r2, #-632]! @ 0xfffffd88 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81aef000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae5b │ │ │ │ - ldcvs 13, cr11, [r2, #-592]! @ 0xfffffdb0 │ │ │ │ + ldcvs 13, cr11, [r2, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab8c │ │ │ │ - bcs 0x111e88 │ │ │ │ - ldclge 4, cr15, [pc, #-232]! @ 0xe279c │ │ │ │ + bcs 0x111e50 │ │ │ │ + ldclge 4, cr15, [r7, #-232]! @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r2, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - rsbpl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r2, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + eorspl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261880 │ │ │ │ + blls 0x261838 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faae25 │ │ │ │ - ldcvs 13, cr11, [r2, #-440]! @ 0xfffffe48 │ │ │ │ + @ instruction: 0xf7faae1d │ │ │ │ + ldcvs 13, cr11, [r2, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faac08 │ │ │ │ - bcs 0x111e3c │ │ │ │ - ldclge 4, cr15, [r9, #-232] @ 0xffffff18 │ │ │ │ + bcs 0x111e04 │ │ │ │ + ldclge 4, cr15, [r1, #-232] @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ - sbcscc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + stmdbge r8, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ + adccc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261834 │ │ │ │ + blls 0x2617ec │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faadff │ │ │ │ - ldcvs 13, cr11, [r2, #-288]! @ 0xfffffee0 │ │ │ │ + @ instruction: 0xf7faadf7 │ │ │ │ + ldcvs 13, cr11, [r2, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaaf8 │ │ │ │ - ldcvs 13, cr11, [r2, #-216]! @ 0xffffff28 │ │ │ │ + ldcvs 13, cr11, [r2, #-184]! @ 0xffffff48 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb130 │ │ │ │ - blge 0x3dfb30 │ │ │ │ - stclt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ + bcs 0xeb118 │ │ │ │ + blge 0x3dfb18 │ │ │ │ + ldclt 7, cr15, [sp, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faae40 │ │ │ │ - ldcvs 13, cr11, [r2, #-80]! @ 0xffffffb0 │ │ │ │ + @ instruction: 0xf7faae41 │ │ │ │ + ldcvs 13, cr11, [r2, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb174 │ │ │ │ - bge 0xfe95fb74 │ │ │ │ - stclt 7, cr15, [r3, #-1000] @ 0xfffffc18 │ │ │ │ + bcs 0xeb15c │ │ │ │ + bge 0xfe95fb5c │ │ │ │ + ldcllt 7, cr15, [fp], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ rsbsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faad7d │ │ │ │ - ldcvs 12, cr11, [r2, #-968]! @ 0xfffffc38 │ │ │ │ + ldcvs 12, cr11, [r2, #-936]! @ 0xfffffc58 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb1b8 │ │ │ │ + bcs 0xeb1a0 │ │ │ │ stcge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - stcllt 7, cr15, [r1], #1000 @ 0x3e8 │ │ │ │ + ldcllt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ + @ instruction: 0xf00279d2 │ │ │ │ + bcs 0x1631ec │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0xeb1bc │ │ │ │ + bge 0x1ddfbb8 │ │ │ │ + stcllt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163204 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb1d4 │ │ │ │ - bge 0x1ddfbd0 │ │ │ │ - ldcllt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ + ldclge 4, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ + stcllt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x16321c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb1ec │ │ │ │ - ldclge 4, cr15, [r5, #504]! @ 0x1f8 │ │ │ │ - stcllt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ + blge 0xd1fbe0 │ │ │ │ + ldclt 7, cr15, [r5], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163234 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb204 │ │ │ │ - blge 0xe5fbf8 │ │ │ │ - ldclt 7, cr15, [sp], #1000 @ 0x3e8 │ │ │ │ + bge 0x1ddfc00 │ │ │ │ + stclt 7, cr15, [r9], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x16324c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb21c │ │ │ │ - bge 0x1ddfc18 │ │ │ │ - ldclt 7, cr15, [r1], #1000 @ 0x3e8 │ │ │ │ + bge 0xfe3dfc18 │ │ │ │ + ldclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163264 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb234 │ │ │ │ - bge 0xfe3dfc30 │ │ │ │ - stclt 7, cr15, [r5], #1000 @ 0x3e8 │ │ │ │ + blge 0x125fc30 │ │ │ │ + ldclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x16327c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb24c │ │ │ │ - blge 0x125fc48 │ │ │ │ - ldclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ + blge 0x65fc48 │ │ │ │ + stclt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163294 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb264 │ │ │ │ - blge 0x65fc60 │ │ │ │ - stclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ + stmdbge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldcllt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1632ac │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb27c │ │ │ │ - stmdbge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ + stcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ + stcllt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1632c4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb294 │ │ │ │ - stcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ - ldcllt 7, cr15, [r5], #-1000 @ 0xfffffc18 │ │ │ │ + ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ + stcllt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1632dc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb2ac │ │ │ │ - ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ - stcllt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ + blge 0xfe35fca8 │ │ │ │ + mrrclt 7, 15, pc, r5, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1632f4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb2c4 │ │ │ │ - blge 0xfe35fcc0 │ │ │ │ - mrrclt 7, 15, pc, sp, cr10 @ │ │ │ │ + bge 0x17dfcc0 │ │ │ │ + mcrrlt 7, 15, pc, r9, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x16330c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb2dc │ │ │ │ - bge 0x17dfcd8 │ │ │ │ - mrrclt 7, 15, pc, r1, cr10 @ │ │ │ │ + ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldclt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163324 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb2f4 │ │ │ │ - ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrrlt 7, 15, pc, r5, cr10 @ │ │ │ │ + blge 0xfe1dfcf0 │ │ │ │ + ldclt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x16333c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb30c │ │ │ │ - blge 0xfe1dfd08 │ │ │ │ - ldclt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ + blge 0x9dfd08 │ │ │ │ + stclt 7, cr15, [r5], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163354 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb324 │ │ │ │ - blge 0x9dfd20 │ │ │ │ - stclt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ + ldmge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x16336c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb33c │ │ │ │ - ldmge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stclt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ + blge 0xfea9fd38 │ │ │ │ + stclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163384 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb354 │ │ │ │ - blge 0xfea9fd50 │ │ │ │ - ldclt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ + mcrge 4, 0, pc, cr0, cr14, {3} @ │ │ │ │ + stclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x16339c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb36c │ │ │ │ - ldclge 4, cr15, [pc, #504]! @ 0xe2d64 │ │ │ │ - stclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ + blge 0xfec1fd68 │ │ │ │ + bllt 0xffe60b58 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1633b4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb384 │ │ │ │ - blge 0xfec1fd80 │ │ │ │ - bllt 0x60b70 │ │ │ │ + stclge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xffb60b70 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1633cc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb39c │ │ │ │ - stclge 4, cr15, [sp, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xffd60b88 │ │ │ │ + stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ + bllt 0xff860b88 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1633e4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb3b4 │ │ │ │ - stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ - bllt 0xffa60ba0 │ │ │ │ + ldmdbge r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0xff560ba0 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x1633fc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb3cc │ │ │ │ - ldmdbge sp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xff760bb8 │ │ │ │ + stmiage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0xff260bb8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163414 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb3e4 │ │ │ │ - stmiage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xff460bd0 │ │ │ │ + ldclge 4, cr15, [r1, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xfef60bd0 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x16342c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb3fc │ │ │ │ - ldclge 4, cr15, [r0, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xff160be8 │ │ │ │ + blge 0xff6dfdf8 │ │ │ │ + bllt 0xfec60be8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ bcs 0x163444 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ bcs 0xeb414 │ │ │ │ - blge 0xff6dfe10 │ │ │ │ - bllt 0xfee60c00 │ │ │ │ - @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x16345c │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb42c │ │ │ │ svcge 0x00a2f47e │ │ │ │ - bllt 0xfeb60c18 │ │ │ │ + bllt 0xfe960c00 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae9e │ │ │ │ - ldmibvc r2, {r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7faae98 │ │ │ │ + ldmibvc r2, {r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae92 │ │ │ │ - svclt 0x0000bb8c │ │ │ │ + @ instruction: 0xf7faae8c │ │ │ │ + svclt 0x0000bb84 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfedceef4 │ │ │ │ + blmi 0xfee0eedc │ │ │ │ eorcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ @ instruction: 0xf1c60300 │ │ │ │ - movwcs lr, #3736 @ 0xe98 │ │ │ │ + movwcs lr, #3764 @ 0xeb4 │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ - suble r4, r1, r4, ror pc │ │ │ │ + suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r0, r1, r2, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addhi pc, pc, #64 @ 0x40 │ │ │ │ + addshi pc, r1, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - vmull.u8 q8, d21, d25 │ │ │ │ - @ instruction: 0xf0013203 │ │ │ │ - vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ - tstmi r1, #67108866 @ 0x4000002 │ │ │ │ - strcs pc, [r1], -r5, asr #7 │ │ │ │ + vmull.u8 q8, d21, d28 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + vmov.i32 d16, #13631488 @ 0x00d00000 │ │ │ │ + tstmi r4, #67108866 @ 0x4000002 │ │ │ │ streq pc, [pc, -r5] │ │ │ │ - stmdbeq ip!, {r3, r7, r9, sl, lr} │ │ │ │ + strcs pc, [r1], -r5, asr #7 │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1c30fc │ │ │ │ - blcs 0x156e8c │ │ │ │ - stmib sp, {r2, r4, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf0007117 │ │ │ │ - stmdals r3, {r0, r4, r8, pc} │ │ │ │ - vorr.i16 d26, #210 @ 0x00d2 │ │ │ │ - @ instruction: 0xf0045340 │ │ │ │ - vraddhn.i16 d16, , │ │ │ │ - andsls r1, r3, #276824064 @ 0x10800000 │ │ │ │ - andcs r9, r0, #369098752 @ 0x16000000 │ │ │ │ - ldrls r2, [r5, #-1025] @ 0xfffffbff │ │ │ │ - ldrcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f79312 │ │ │ │ - strb pc, [r1, r5, ror #20] @ │ │ │ │ - vmlsl.u8 , d5, d3 │ │ │ │ - ldrmi r1, [fp], r1, lsl #7 │ │ │ │ - ldrsbeq pc, [r0], #130 @ 0x82 @ │ │ │ │ - andcs pc, r0, r0, asr #7 │ │ │ │ - adcsle r2, r7, r0, lsl #16 │ │ │ │ - stceq 13, cr6, [r9], #72 @ 0x48 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r5, asr #7 │ │ │ │ - tstls r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf0126812 │ │ │ │ - eorsle r0, r2, lr, lsl #4 │ │ │ │ - @ instruction: 0xf0020a2a │ │ │ │ - stmdbcs sl, {r0, r1, r2, r3, r8} │ │ │ │ - @ instruction: 0xf002d8a5 │ │ │ │ - vsubl.u8 q8, d5, d12 │ │ │ │ - bcs 0x1e896c │ │ │ │ - bicshi pc, lr, r0 │ │ │ │ - @ instruction: 0xf0002a08 │ │ │ │ - @ instruction: 0x200c81b8 │ │ │ │ - rsbvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - blx 0xed98e │ │ │ │ - stmdals r3, {r0, r9, sp} │ │ │ │ - ldrdvs pc, [r8], r0 │ │ │ │ - bls 0xffc1d4d4 │ │ │ │ - @ instruction: 0x23b8f8d2 │ │ │ │ - @ instruction: 0xf0409205 │ │ │ │ - b 0x138310c │ │ │ │ - bcs 0x1235a4 │ │ │ │ - movwls sp, #24965 @ 0x6185 │ │ │ │ - cdp2 0, 5, cr15, cr14, cr5, {0} │ │ │ │ - stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrshi pc, r9, r0 │ │ │ │ - @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfedf2fc4 │ │ │ │ - ldmdbeq r2, {r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x06c9e0d7 │ │ │ │ - svcge 0x0075f53f │ │ │ │ - @ instruction: 0xf415e7c8 │ │ │ │ - @ instruction: 0xf43f1000 │ │ │ │ - blls 0x1ceb90 │ │ │ │ - ldrsbeq pc, [r0], #131 @ 0x83 @ │ │ │ │ - andcs pc, r0, r0, asr #7 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - ldcvs 15, cr10, [fp, #-420] @ 0xfffffe5c │ │ │ │ - @ instruction: 0xf013681b │ │ │ │ - tstle r2, lr, lsl #6 │ │ │ │ - @ instruction: 0xf53f06cb │ │ │ │ - @ instruction: 0xf004af60 │ │ │ │ - vmlsl.u8 q8, d5, d1 │ │ │ │ - strcc r1, [r1], -r1, lsl #9 │ │ │ │ - stmdbne r0, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0002c03 │ │ │ │ - strls r8, [r6], #-468 @ 0xfffffe2c │ │ │ │ - svceq 0x0000f1ba │ │ │ │ - @ instruction: 0x81baf000 │ │ │ │ - @ instruction: 0xf43f2e03 │ │ │ │ - cdpcs 15, 0, cr10, cr4, cr14, {2} │ │ │ │ - mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - stccs 1, cr8, [r0], {228} @ 0xe4 │ │ │ │ - bicshi pc, pc, r0 │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - cdp2 0, 1, cr15, cr12, cr5, {0} │ │ │ │ + b 0x14b4754 │ │ │ │ + blcs 0x169d2c │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ + rsble r2, r5, r3, lsl #22 │ │ │ │ + ldrls r2, [r7, -r1, lsl #22] │ │ │ │ + ldrcs lr, [r3], -sp, asr #19 │ │ │ │ + tstphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ + ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ + subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ + movweq pc, #4108 @ 0x100c @ │ │ │ │ + strbne pc, [r2, #-965] @ 0xfffffc3b @ │ │ │ │ + tstls r6, #24, 8 @ 0x18000000 │ │ │ │ + movwcs r2, #5120 @ 0x1400 │ │ │ │ + ldrls r9, [r9], #-1301 @ 0xfffffaeb │ │ │ │ + tstls sl, #536870913 @ 0x20000001 │ │ │ │ + blx 0x1820cec │ │ │ │ + bls 0x1dcc14 │ │ │ │ + orrne pc, r1, #335544323 @ 0x14000003 │ │ │ │ + @ instruction: 0xf8d2469b │ │ │ │ + vshr.u64 q8, q0, #64 │ │ │ │ + stmdacs r0, {sp} │ │ │ │ + ldcvs 0, cr13, [r2, #-728] @ 0xfffffd28 │ │ │ │ + @ instruction: 0xf0010ca9 │ │ │ │ + vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ + movwmi r3, #4099 @ 0x1003 │ │ │ │ + ldmdavs r2, {r2, r8, ip, pc} │ │ │ │ + andeq pc, lr, #18 │ │ │ │ + beq 0xb96e08 │ │ │ │ + tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ + stmiale r4!, {r1, r3, r8, fp, sp} │ │ │ │ + andeq pc, ip, #2 │ │ │ │ + strne pc, [r1, -r5, asr #7] │ │ │ │ + @ instruction: 0xf0002a04 │ │ │ │ + bcs 0x3034d4 │ │ │ │ + @ instruction: 0x81b9f000 │ │ │ │ + vhadd.s8 d18, d2, d12 │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ + blcs 0x1a363c │ │ │ │ + andcs pc, r1, #0, 22 │ │ │ │ + @ instruction: 0xf8d09803 │ │ │ │ + ldmib r2, {r3, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf8d29aec │ │ │ │ + andls r2, r5, #184, 6 @ 0xe0000002 │ │ │ │ + sbcshi pc, lr, r0, asr #32 │ │ │ │ + andeq lr, r2, #303104 @ 0x4a000 │ │ │ │ + orrle r2, r4, r1, lsl #20 │ │ │ │ + @ instruction: 0xf0059306 │ │ │ │ + blls 0x2a2744 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x203390 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff91ef48 │ │ │ │ - streq pc, [r2, #-425] @ 0xfffffe57 │ │ │ │ - blx 0xfee2ba44 │ │ │ │ - b 0x14e0458 │ │ │ │ - adcmi r0, r3, r9, asr #3 │ │ │ │ - stmdbeq sp!, {r2, r8, ip, pc}^ │ │ │ │ - andls r9, r7, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xff9cf76c │ │ │ │ - @ instruction: 0xf76c9005 │ │ │ │ - bls 0x2e2cc0 │ │ │ │ - andls r4, r8, r1, lsl #12 │ │ │ │ - andls r9, sl, #196608 @ 0x30000 │ │ │ │ - @ instruction: 0xffc4f7c4 │ │ │ │ - strls r2, [r9, -r0, lsl #6] │ │ │ │ - ldmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ - ands fp, r7, sl, lsl #14 │ │ │ │ - mrc2 7, 3, pc, cr6, cr8, {6} │ │ │ │ + bls 0x1c3400 │ │ │ │ + ldrdmi pc, [r4], r2 │ │ │ │ + @ instruction: 0xf284fab4 │ │ │ │ + sbcs r0, r8, r2, asr r9 │ │ │ │ + @ instruction: 0xf53f06c9 │ │ │ │ + @ instruction: 0xe7c8af74 │ │ │ │ + andne pc, r0, r5, lsl r4 @ │ │ │ │ + svcge 0x0070f43f │ │ │ │ + @ instruction: 0xf8d39b03 │ │ │ │ + vshr.u64 q8, q0, #64 │ │ │ │ + stmdacs r0, {sp} │ │ │ │ + svcge 0x0068f43f │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r8, sl, fp, sp, lr} │ │ │ │ + movweq pc, #57363 @ 0xe013 @ │ │ │ │ + strbteq sp, [r3], r2, lsl #2 │ │ │ │ + svcge 0x005ff53f │ │ │ │ + strne pc, [r1], #965 @ 0x3c5 │ │ │ │ + stmdbeq r1, {r2, r3, ip, sp, lr, pc} │ │ │ │ + vrsubhn.i16 d19, , │ │ │ │ + @ instruction: 0x2c031a40 │ │ │ │ + bicshi pc, r5, r0 │ │ │ │ + @ instruction: 0xf1b99406 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + mcrcs 1, 0, r8, cr3, cr11, {5} │ │ │ │ + svcge 0x004df43f │ │ │ │ + @ instruction: 0xf0002e04 │ │ │ │ + mcrcs 1, 0, r8, cr2, cr14, {7} │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf0002c00 │ │ │ │ + stmdals r3, {r5, r6, r7, r8, pc} │ │ │ │ + @ instruction: 0xf0059204 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + cmpphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf10a9a04 │ │ │ │ + @ instruction: 0xf0440a01 │ │ │ │ + @ instruction: 0xf1aa09e0 │ │ │ │ + movwcs r0, #5378 @ 0x1502 │ │ │ │ + @ instruction: 0xf585fab5 │ │ │ │ + biceq lr, sl, pc, asr #20 │ │ │ │ + smlatbls r4, r3, r0, r4 │ │ │ │ + movwls r0, #47469 @ 0xb96d │ │ │ │ + @ instruction: 0xf76c9207 │ │ │ │ + andls pc, r5, r7, lsr #31 │ │ │ │ + @ instruction: 0xffa4f76c │ │ │ │ + strmi r9, [r1], -r7, lsl #20 │ │ │ │ + stmdals r3, {r3, ip, pc} │ │ │ │ + @ instruction: 0xf7c4920a │ │ │ │ + movwcs pc, #4059 @ 0xfdb @ │ │ │ │ + movwls r9, #30473 @ 0x7709 │ │ │ │ + @ instruction: 0xb70ae9dd │ │ │ │ + @ instruction: 0xf7d8e017 │ │ │ │ + blls 0x262818 │ │ │ │ + strmi r9, [r1], -r0, lsl #6 │ │ │ │ + strtmi r9, [r0], -r4, lsl #22 │ │ │ │ + @ instruction: 0xf786461a │ │ │ │ + stmdbls r8, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldrbmi r4, [r0], #1594 @ 0x63a │ │ │ │ + stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7724608 │ │ │ │ + blls 0x2e0e88 │ │ │ │ + movwls r3, #29441 @ 0x7301 │ │ │ │ + vqsub.u8 d20, d16, d14 │ │ │ │ + stmdals r3, {r0, r5, r6, r8, pc} │ │ │ │ + andls pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8d09a08 │ │ │ │ + stmdbls r5, {r3, r7, ip, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + blx 0xffa20dc6 │ │ │ │ + b 0x6f47a8 │ │ │ │ + sbcsle r0, r8, r5, lsl #30 │ │ │ │ + mcr2 7, 2, pc, cr6, cr8, {6} @ │ │ │ │ movwls r9, #2821 @ 0xb05 │ │ │ │ - blls 0x1f4684 │ │ │ │ - ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf8d8f786 │ │ │ │ - ldrtmi r9, [sl], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf02a44c8 │ │ │ │ - strmi r0, [r8], -r0, ror #21 │ │ │ │ - @ instruction: 0xfff6f771 │ │ │ │ - movwcc r9, #6919 @ 0x1b07 │ │ │ │ - addsmi r9, lr, #469762048 @ 0x1c000000 │ │ │ │ - msrhi SPSR_irq, r0 │ │ │ │ - @ instruction: 0xf8cd9803 │ │ │ │ - bls 0x30aeac │ │ │ │ - ldrdcc pc, [r8], r0 │ │ │ │ - @ instruction: 0xf0039905 │ │ │ │ - @ instruction: 0xf7c8030f │ │ │ │ - strbmi pc, [r0], -sp, asr #23 @ │ │ │ │ - svceq 0x0005ea18 │ │ │ │ - @ instruction: 0xf7d8d0d8 │ │ │ │ - blls 0x262804 │ │ │ │ - movwcs r9, #33536 @ 0x8300 │ │ │ │ - ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7864620 │ │ │ │ - @ instruction: 0xf108f8b1 │ │ │ │ - @ instruction: 0xf7d80001 │ │ │ │ - andls pc, sl, r3, asr #28 │ │ │ │ - @ instruction: 0xf7d84640 │ │ │ │ - movwcs pc, #36415 @ 0x8e3f @ │ │ │ │ - stmdbls sl, {r1, r9, sl, lr} │ │ │ │ - movwls r2, #0 │ │ │ │ - @ instruction: 0xf852f786 │ │ │ │ - stmib sp, {r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - ldmdbge r2, {r0, r1, r2, r4, r8, ip, sp, lr} │ │ │ │ - vorr.i32 d25, #55552 @ 0x0000d900 │ │ │ │ - stmdals r3, {r6, r8, r9, ip, lr} │ │ │ │ - streq pc, [r3], #-4 │ │ │ │ - vorr.i32 d25, #53760 @ 0x0000d200 │ │ │ │ - movwcc r1, #4992 @ 0x1380 │ │ │ │ - strbne pc, [r0, #965] @ 0x3c5 @ │ │ │ │ - andsls r9, r3, #20, 12 @ 0x1400000 │ │ │ │ - ldrls r9, [r5, #-1046] @ 0xfffffbea │ │ │ │ - @ instruction: 0xf7f7931a │ │ │ │ - strb pc, [r3], r7, ror #18 @ │ │ │ │ + strmi r2, [r1], -r8, lsl #6 │ │ │ │ + @ instruction: 0x4620461a │ │ │ │ + @ instruction: 0xf8bcf786 │ │ │ │ + andeq pc, r1, r8, lsl #2 │ │ │ │ + mrc2 7, 1, pc, cr10, cr8, {6} │ │ │ │ + strbmi r9, [r0], -sl │ │ │ │ + mrc2 7, 1, pc, cr6, cr8, {6} │ │ │ │ + strmi r2, [r2], -r8, lsl #6 │ │ │ │ + andcs r9, r0, sl, lsl #18 │ │ │ │ + @ instruction: 0xf7869300 │ │ │ │ + @ instruction: 0xe7c8f85d │ │ │ │ ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ movtpl pc, #965 @ 0x3c5 @ │ │ │ │ tstls r2, #196608 @ 0x30000 │ │ │ │ - movtne pc, #965 @ 0x3c5 @ │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ + orrne pc, r0, #335544323 @ 0x14000003 │ │ │ │ + vsubw.u8 , , d1 │ │ │ │ + stmib sp, {r6, r7, r8, sl, ip}^ │ │ │ │ + @ instruction: 0xf00c2613 │ │ │ │ + ldrls r0, [r7, -r3, lsl #4] │ │ │ │ + andsls r9, r6, #24, 8 @ 0x18000000 │ │ │ │ + ldrls r9, [r5, #-794] @ 0xfffffce6 │ │ │ │ + @ instruction: 0xf95ef7f7 │ │ │ │ + tstls r9, #203423744 @ 0xc200000 │ │ │ │ + vorr.i16 d26, #210 @ 0x00d2 │ │ │ │ + stmdals r3, {r6, r8, r9, ip, lr} │ │ │ │ + vorr.i32 d25, #53760 @ 0x0000d200 │ │ │ │ + @ instruction: 0xf00c1340 │ │ │ │ + movwcc r0, #4609 @ 0x1201 │ │ │ │ strne pc, [r1, #965] @ 0x3c5 │ │ │ │ - andsls r3, r3, #67108864 @ 0x4000000 │ │ │ │ - ldrls r9, [r5, #-1046] @ 0xfffffbea │ │ │ │ - @ instruction: 0xf7f7931a │ │ │ │ - ssat pc, #16, r3, asr #18 @ │ │ │ │ + andsls r9, r6, #24, 8 @ 0x18000000 │ │ │ │ + ldrls r9, [r5, #-794] @ 0xfffffce6 │ │ │ │ + @ instruction: 0xf94af7f7 │ │ │ │ + svclt 0x0000e6ae │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwls r9, #26627 @ 0x6803 │ │ │ │ - stc2 0, cr15, [r4, #20] │ │ │ │ + ldc2 0, cr15, [r2, #20] │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ adcshi pc, pc, r0 │ │ │ │ ldrmi r9, [ip], -r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf1baaf21 │ │ │ │ + @ instruction: 0xf1baaf20 │ │ │ │ svclt 0x00140f01 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #5 │ │ │ │ vsubl.u8 , d5, d15 │ │ │ │ andsls r4, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ - bls 0x1c32d8 │ │ │ │ + bls 0x1c32c4 │ │ │ │ smlalcs pc, r8, r2, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldrmi r8, [r0, #215] @ 0xd7 │ │ │ │ movwcs fp, #16156 @ 0x3f1c │ │ │ │ - bleq 0x1df0dc │ │ │ │ + bleq 0x1df0c8 │ │ │ │ @ instruction: 0xf76c9307 │ │ │ │ - strmi pc, [r0], r7, lsr #30 │ │ │ │ - cdp2 7, 15, cr15, cr0, cr12, {3} │ │ │ │ + @ instruction: 0x4680ff31 │ │ │ │ + cdp2 7, 15, cr15, cr10, cr12, {3} │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7c49803 │ │ │ │ - @ instruction: 0xf1b9ff1b │ │ │ │ + @ instruction: 0xf1b9ff31 │ │ │ │ vpmax.f32 d16, d0, d0 │ │ │ │ andcs r8, r8, #132 @ 0x84 │ │ │ │ movweq pc, #61446 @ 0xf006 @ │ │ │ │ @ instruction: 0xf6469306 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ - blx 0x116e22c │ │ │ │ + blx 0x116e218 │ │ │ │ andls pc, ip, #-1342177280 @ 0xb0000000 │ │ │ │ - blls 0x2ab7e0 │ │ │ │ + blls 0x2ab7cc │ │ │ │ vpmax.s8 d15, d11, d2 │ │ │ │ - bls 0x207800 │ │ │ │ + bls 0x2077ec │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0x0c03ea44 │ │ │ │ - bl 0x334a48 │ │ │ │ + bl 0x334a34 │ │ │ │ @ instruction: 0xf8cd0602 │ │ │ │ movwls r9, #32836 @ 0x8044 │ │ │ │ strls r9, [lr, #-1549] @ 0xfffff9f3 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs fp, #4060 @ 0xfdc │ │ │ │ @ instruction: 0xdd53990c │ │ │ │ @ instruction: 0xf04f9b0e │ │ │ │ @@ -215851,228 +215845,228 @@ │ │ │ │ movwls r1, #17152 @ 0x4300 │ │ │ │ strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ eor ip, r6, r8, lsr #32 │ │ │ │ ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7c89500 │ │ │ │ - bls 0x321b38 │ │ │ │ + bls 0x321b7c │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - ldc2 7, cr15, [lr, #864] @ 0x360 │ │ │ │ + ldc2 7, cr15, [r4, #864] @ 0x360 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ ldmdavs r9, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bbd05e │ │ │ │ subsle r0, r8, r3, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf775d052 │ │ │ │ - bls 0x2e1488 │ │ │ │ + bls 0x2e149c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7713401 │ │ │ │ - blls 0x262ca4 │ │ │ │ + blls 0x262cb8 │ │ │ │ strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ - blls 0x2171a8 │ │ │ │ + blls 0x217194 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - blls 0x362670 │ │ │ │ + blls 0x362634 │ │ │ │ @ instruction: 0xf1bb4602 │ │ │ │ strbmi r0, [r0], -r2, lsl #30 │ │ │ │ eorsle r6, r2, r9, lsl r8 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf1bbd02c │ │ │ │ eorle r0, r6, r1, lsl #30 │ │ │ │ - @ instruction: 0xff6af774 │ │ │ │ + @ instruction: 0xff74f774 │ │ │ │ ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7c89500 │ │ │ │ - ldrb pc, [r4, fp, lsr #21] @ │ │ │ │ - addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ + ldrb pc, [r4, r1, asr #21] @ │ │ │ │ + addsmi r1, r1, #23040 @ 0x5a00 │ │ │ │ movwcc sp, #8194 @ 0x2002 │ │ │ │ mvnsle r4, fp, lsl #5 │ │ │ │ @ instruction: 0xf10e9b0d │ │ │ │ ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ @ instruction: 0xf8ddd19a │ │ │ │ stmdbls pc, {r2, r6, ip, pc} @ │ │ │ │ andle r2, r6, pc, lsl #18 │ │ │ │ vqrdmulh.s d15, d9, d10 │ │ │ │ stmdals r3, {r4, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7f600db │ │ │ │ - andcs pc, r1, sp, ror lr @ │ │ │ │ - svccs 0x0003e5e4 │ │ │ │ - mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - @ instruction: 0xf774e5df │ │ │ │ - @ instruction: 0xe7d7ffb1 │ │ │ │ - @ instruction: 0xf88af775 │ │ │ │ + andcs pc, r1, pc, ror #28 │ │ │ │ + svccs 0x0003e5e2 │ │ │ │ + mcrge 4, 2, pc, cr4, cr15, {3} @ │ │ │ │ + @ instruction: 0xf774e5dd │ │ │ │ + @ instruction: 0xe7d7ffbb │ │ │ │ + @ instruction: 0xf894f775 │ │ │ │ @ instruction: 0xf775e7d4 │ │ │ │ - bfi pc, r9, #16, #2 @ │ │ │ │ - @ instruction: 0xf8dcf775 │ │ │ │ + ldrb pc, [r1, r3, lsr #16] @ │ │ │ │ + @ instruction: 0xf8e6f775 │ │ │ │ @ instruction: 0xf775e7ab │ │ │ │ - str pc, [r8, r1, lsr #18]! │ │ │ │ - @ instruction: 0xf8faf775 │ │ │ │ + str pc, [r8, fp, lsr #18]! │ │ │ │ + @ instruction: 0xf904f775 │ │ │ │ @ instruction: 0xf8dde7a5 │ │ │ │ @ instruction: 0xf109c028 │ │ │ │ - blls 0x3e551c │ │ │ │ + blls 0x3e5508 │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ @ instruction: 0xf8ddaf7b │ │ │ │ strb lr, [r9, ip, lsr #32] │ │ │ │ @ instruction: 0xf57f06aa │ │ │ │ - ldr sl, [ip, #3618]! @ 0xe22 │ │ │ │ + ldr sl, [sl, #3617]! @ 0xe21 │ │ │ │ movwls r1, #27832 @ 0x6cb8 │ │ │ │ - @ instruction: 0xf9c4f7c8 │ │ │ │ + @ instruction: 0xf9daf7c8 │ │ │ │ @ instruction: 0xf1b89b06 │ │ │ │ tstle r7, r0, lsl #30 │ │ │ │ str r4, [sp, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf044d108 │ │ │ │ str r0, [r7, -r0, ror #9]! │ │ │ │ andle r2, r3, r0, ror #17 │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ @ instruction: 0xe721469b │ │ │ │ @ instruction: 0xf7c84618 │ │ │ │ - ldrb pc, [r7, pc, lsr #19]! @ │ │ │ │ + ldrb pc, [r7, r5, asr #19]! @ │ │ │ │ ldrbmi r9, [sl], -r9, lsl #30 │ │ │ │ adcsle r2, r8, pc, lsl #30 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #22 │ │ │ │ - blx 0x289180 │ │ │ │ + blx 0x28916c │ │ │ │ @ instruction: 0xf7f6f303 │ │ │ │ - ldr pc, [r0, pc, lsr #28]! │ │ │ │ + ldr pc, [r0, r1, lsr #28]! │ │ │ │ andls r9, r4, #196608 @ 0x30000 │ │ │ │ - stc2l 0, cr15, [lr], #-20 @ 0xffffffec │ │ │ │ + ldc2l 0, cr15, [ip], #-20 @ 0xffffffec │ │ │ │ adcle r2, sl, r0, lsl #16 │ │ │ │ - bls 0x1ee990 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - strtmi fp, [r2], r8, lsl #30 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr0, cr15, {1} │ │ │ │ - ldrbmi r2, [r5], -r1, lsl #6 │ │ │ │ - strtmi r2, [r2], r8, lsl #2 │ │ │ │ + bls 0x1ee97c │ │ │ │ + beq 0x15f5a4 │ │ │ │ + strtmi fp, [r1], r8, lsl #30 │ │ │ │ + mcrge 4, 2, pc, cr15, cr15, {1} @ │ │ │ │ + strbmi r2, [sp], -r1, lsl #6 │ │ │ │ + strtmi r2, [r1], r8, lsl #2 │ │ │ │ smlatbls r4, r3, r0, r4 │ │ │ │ - @ instruction: 0xf08ae652 │ │ │ │ + @ instruction: 0xf089e651 │ │ │ │ cdpcs 5, 0, cr0, cr4, cr1, {0} │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ stccs 5, cr0, [r0, #-4] │ │ │ │ - ldclge 4, cr15, [r9, #-508]! @ 0xfffffe04 │ │ │ │ + ldclge 4, cr15, [r7, #-508]! @ 0xfffffe04 │ │ │ │ andls r9, r5, #196608 @ 0x30000 │ │ │ │ - mrrc2 0, 0, pc, r0, cr5 @ │ │ │ │ + mrrc2 0, 0, pc, lr, cr5 @ │ │ │ │ addle r2, ip, r0, lsl #16 │ │ │ │ strcs r2, [r2], #-520 @ 0xfffffdf8 │ │ │ │ - @ instruction: 0xf1099204 │ │ │ │ - bls 0x2255d4 │ │ │ │ + @ instruction: 0xf10a9204 │ │ │ │ + bls 0x2259c0 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ - strls r0, [r6], #-2690 @ 0xfffff57e │ │ │ │ - @ instruction: 0xf1d7e638 │ │ │ │ - @ instruction: 0x4620fe39 │ │ │ │ - stclne 5, cr14, [r0], #-400 @ 0xfffffe70 │ │ │ │ + strls r0, [r6], #-2434 @ 0xfffff67e │ │ │ │ + @ instruction: 0xf1d7e637 │ │ │ │ + strtmi pc, [r0], -r3, asr #28 │ │ │ │ + stclne 5, cr14, [r0], #-392 @ 0xfffffe78 │ │ │ │ @ instruction: 0xf7c89204 │ │ │ │ - strmi pc, [r2], fp, ror #18 │ │ │ │ + strmi pc, [r1], r1, lsl #19 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - bls 0x2222d0 │ │ │ │ + bls 0x2222f4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #8050 @ 0x1f72 │ │ │ │ - @ instruction: 0xf1092108 │ │ │ │ - b 0x11e5608 │ │ │ │ - adcmi r0, r3, sl, lsl #20 │ │ │ │ + @ instruction: 0xf10a2108 │ │ │ │ + b 0x11e59f4 │ │ │ │ + adcmi r0, r3, r9, lsl #18 │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ - stccs 6, cr14, [r2], {30} │ │ │ │ + stccs 6, cr14, [r2], {29} │ │ │ │ stcne 0, cr13, [r0], #84 @ 0x54 │ │ │ │ @ instruction: 0xf7c89205 │ │ │ │ - pkhtbmi pc, r2, r3, asr #18 @ │ │ │ │ + strmi pc, [r1], r9, ror #18 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x005bf43f │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x1207a44 │ │ │ │ - bls 0x225a60 │ │ │ │ + beq 0x15f644 │ │ │ │ + b 0x1207a30 │ │ │ │ + bls 0x225648 │ │ │ │ strcs r4, [r0, #-163] @ 0xffffff5d │ │ │ │ - andcs lr, r3, r6, lsl #12 │ │ │ │ + andcs lr, r3, r5, lsl #12 │ │ │ │ @ instruction: 0xf7c89204 │ │ │ │ - @ instruction: 0x4682f93d │ │ │ │ + pkhtbmi pc, r1, r3, asr #18 @ │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - bls 0x222274 │ │ │ │ + bls 0x222298 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ tstcs r8, r4, asr #30 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x19f388 │ │ │ │ + beq 0x15f670 │ │ │ │ + stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r4, [r0, #-1587] @ 0xfffff9cd │ │ │ │ - ldrb r9, [r1, #260]! @ 0x104 │ │ │ │ + ldrb r9, [r0, #260]! @ 0x104 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - strbgt pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ + strbgt pc, [r8, #-2271]! @ 0xfffff721 @ │ │ │ │ vst4.32 {d27-d30}, [pc] │ │ │ │ @ instruction: 0xf6cf6371 │ │ │ │ @ instruction: 0xf8dc6300 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc034 │ │ │ │ andmi r0, fp, r0, lsl #24 │ │ │ │ mrrcvs 4, 4, pc, r1, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ strmi r2, [ip], -r0, lsl #4 │ │ │ │ strbmi r4, [r3, #-1542]! @ 0xfffff9fa │ │ │ │ andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf000920c │ │ │ │ - ldmdale pc!, {r0, r1, r2, r3, r5, r9, pc} @ │ │ │ │ + ldmdale pc!, {r0, r4, r5, r9, pc} @ │ │ │ │ mcrrvs 4, 4, pc, r0, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ @ instruction: 0xf0004563 │ │ │ │ - vrhadd.s8 q4, q8, q14 │ │ │ │ + vrhadd.s8 q4, q8, │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - rscshi pc, fp, r0 │ │ │ │ + rscshi pc, sp, r0 │ │ │ │ andvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - @ instruction: 0xf00180e3 │ │ │ │ + @ instruction: 0xf00180e5 │ │ │ │ @ instruction: 0xf5b37398 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - @ instruction: 0xf5b382a5 │ │ │ │ + @ instruction: 0xf5b382a9 │ │ │ │ @ instruction: 0xf0401f40 │ │ │ │ - stmdage r6, {r0, r3, r4, r6, r7, pc} │ │ │ │ - ldc2 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ + stmdage r6, {r0, r1, r3, r4, r6, r7, pc} │ │ │ │ + ldc2 7, cr15, [r0, #984] @ 0x3d8 │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ - ldcvs 0, cr8, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ + ldcvs 0, cr8, [r3, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf0000f70 │ │ │ │ - stcls 0, cr8, [r7], {203} @ 0xcb │ │ │ │ + stcls 0, cr8, [r7], {205} @ 0xcd │ │ │ │ @ instruction: 0xf6482108 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ stmib sp, {r0, r2, r3, r9}^ │ │ │ │ tstcs r7, r2, lsl #4 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ - bls 0x349f50 │ │ │ │ + bls 0x349f3c │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - ldrsht pc, [sl], sp @ │ │ │ │ + ldrsht pc, [ip], r3 @ │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vand q4, q0, │ │ │ │ + vand q4, q0, q11 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ @ instruction: 0xf6cf6100 │ │ │ │ addmi r6, fp, #0, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - adchi pc, r4, r0, asr #32 │ │ │ │ + adchi pc, r6, r0, asr #32 │ │ │ │ bicsvc pc, r0, #20 │ │ │ │ - adchi pc, pc, #0 │ │ │ │ + adcshi pc, r4, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addshi pc, ip, r0, asr #32 │ │ │ │ + addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf14002e3 │ │ │ │ - stcvs 0, cr8, [r3, #-612] @ 0xfffffd9c │ │ │ │ + stcvs 0, cr8, [r3, #-620] @ 0xfffffd94 │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svceq 0x0070f413 │ │ │ │ - addshi pc, r2, r0 │ │ │ │ + addshi pc, r4, r0 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ movwmi r0, #48320 @ 0xbcc0 │ │ │ │ @ instruction: 0x0ca20921 │ │ │ │ tstpeq r2, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ @@ -216081,919 +216075,922 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcne 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ cmpeq r1, ip, asr #20 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ strcs r9, [r8], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ + @ instruction: 0xf2c004f5 │ │ │ │ strls r0, [r3], #-1037 @ 0xfffffbf3 │ │ │ │ - blx 0xfeca13b8 │ │ │ │ - vst4.16 {d30-d33}, [pc :128], fp │ │ │ │ + blx 0xfea213a4 │ │ │ │ + vst4.16 {d30-d33}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6c41 │ │ │ │ strbmi r4, [r3, #-3072]! @ 0xfffff400 │ │ │ │ - vst4.16 {d29-d32}, [pc :64], sl │ │ │ │ + vst4.16 {d29-d32}, [pc :64], ip │ │ │ │ @ instruction: 0xf6cf6050 │ │ │ │ addmi r4, r3, #0 │ │ │ │ - stmdage r6, {r1, r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ + stmdage r6, {r5, r6, r8, ip, lr, pc} │ │ │ │ ldrbvc pc, [r8], #4 @ │ │ │ │ - stc2 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ + ldc2 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ svcne 0x0000f5b4 │ │ │ │ @ instruction: 0x1c06e9dd │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrdcc lr, [r8], -sp │ │ │ │ - adcshi pc, r3, #0 │ │ │ │ + adcshi pc, r9, #0 │ │ │ │ svceq 0x0020f5b4 │ │ │ │ - @ instruction: 0x81b6f000 │ │ │ │ - cmple r9, r0, lsl #24 │ │ │ │ + @ instruction: 0x81b9f000 │ │ │ │ + cmple fp, r0, lsl #24 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4122108 │ │ │ │ - suble r0, r3, r0, ror pc │ │ │ │ + suble r0, r5, r0, ror pc │ │ │ │ strcs r4, [r0], #-1538 @ 0xfffff9fe │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strbtvc pc, [r1], #1608 @ 0x648 @ │ │ │ │ + ldrtvc pc, [r1], #1608 @ 0x648 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - ldrsbt pc, [r4], -pc @ │ │ │ │ + ldrsbt pc, [r6], -r1 @ │ │ │ │ bicpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blcs 0x143cc4 │ │ │ │ - stmdaeq r3!, {r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ + stceq 1, cr13, [r3], #184 @ 0xb8 │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ - andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ - stmiaeq r2!, {r2, r3, r9, ip, pc}^ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - stmdbge r6, {r0, r1, r8, r9, lr} │ │ │ │ - stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ - @ instruction: 0xf003920a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - @ instruction: 0xf7f92406 │ │ │ │ - and pc, sl, r5, asr #21 │ │ │ │ + @ instruction: 0xf04f08e2 │ │ │ │ + movwls r0, #48130 @ 0xbc02 │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + vmul.i q8, q2, d3[4] │ │ │ │ + @ instruction: 0xf0024c03 │ │ │ │ + b 0x1163ca4 │ │ │ │ + stmdbge r6, {r2, r3, r9} │ │ │ │ + @ instruction: 0xf003920a │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + andls r5, r6, #268435456 @ 0x10000000 │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xe347c │ │ │ │ + andls r4, r7, #-1946157056 @ 0x8c000000 │ │ │ │ + @ instruction: 0xf7f99309 │ │ │ │ + @ instruction: 0xe00afab9 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #32, 2 │ │ │ │ - addshi pc, r1, #0 │ │ │ │ - blmi 0xff3ab4b0 │ │ │ │ - blls 0x43d51c │ │ │ │ + addshi pc, r5, #0 │ │ │ │ + blmi 0xff3eb4a0 │ │ │ │ + blls 0x43d50c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, pc, r1, lsl r3 @ │ │ │ │ + andlt r8, pc, r5, lsl r3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdaeq fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ andeq pc, pc, #1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - beq 0x19ddec │ │ │ │ - @ instruction: 0xf00308e3 │ │ │ │ - stceq 3, cr0, [r2], #64 @ 0x40 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - stmdaeq ip, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf10002a2 │ │ │ │ - eoreq r8, r7, #-1073741797 @ 0xc000001b │ │ │ │ - stcvs 5, cr13, [r0, #-840] @ 0xfffffcb8 │ │ │ │ - ldrsbtcs pc, [r8], #128 @ 0x80 @ │ │ │ │ - sbcle r0, sp, r2, lsl pc │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0xf4f64 │ │ │ │ - sbchi pc, r8, #0 │ │ │ │ - b 0x11bd520 │ │ │ │ - b 0x1163d4c │ │ │ │ - @ instruction: 0xf0100208 │ │ │ │ + beq 0x19ddd8 │ │ │ │ + @ instruction: 0xf0020c8a │ │ │ │ + stmiaeq fp, {r4, r9}^ │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stmdaeq r1, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + adceq r1, r2, #128, 2 │ │ │ │ + cmnphi r2, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + ldrble r0, [r3, #551] @ 0x227 │ │ │ │ + @ instruction: 0xf8d06d00 │ │ │ │ + svceq 0x001220f8 │ │ │ │ + vmla.i , q10, d2[3] │ │ │ │ + ldrmi r5, [r3], r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + stmdavs r0, {r0, r2, r3, r6, r7, r9, pc} │ │ │ │ + andeq lr, sl, #72, 20 @ 0x48000 │ │ │ │ + @ instruction: 0xf010431a │ │ │ │ tstle r1, lr, lsl #30 │ │ │ │ - ldrtle r0, [sp], #1749 @ 0x6d5 │ │ │ │ - @ instruction: 0xd1bb4211 │ │ │ │ + ldrtle r0, [pc], #1749 @ 0xe351c │ │ │ │ + @ instruction: 0xd1bd4211 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0051304 │ │ │ │ - bicslt pc, r0, #593920 @ 0x91000 │ │ │ │ + bicslt pc, r0, #651264 @ 0x9f000 │ │ │ │ @ instruction: 0xf3c49904 │ │ │ │ @ instruction: 0xf6426700 │ │ │ │ @ instruction: 0x31017498 │ │ │ │ @ instruction: 0xf76c00cd │ │ │ │ - @ instruction: 0xf04ffc85 │ │ │ │ + @ instruction: 0xf04ffc8f │ │ │ │ @ instruction: 0xf1cb0c12 │ │ │ │ @ instruction: 0xf6460209 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ pkhbtmi r2, r1, r6, lsl #3 │ │ │ │ andmi pc, r2, #12, 22 @ 0x3000 │ │ │ │ - strbmi pc, [sp], #-1606 @ 0xfffff9ba @ │ │ │ │ + ldrmi pc, [sp], #-1606 @ 0xfffff9ba │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7716809 │ │ │ │ - strbmi pc, [r1], -r7, lsl #25 @ │ │ │ │ + @ instruction: 0x4641fc91 │ │ │ │ @ instruction: 0xf6462001 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ + vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf1bb020d │ │ │ │ svclt 0x00180f00 │ │ │ │ @ instruction: 0xf7d84614 │ │ │ │ - stmdbls r5, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0x1214fa │ │ │ │ + blx 0xffea14e4 │ │ │ │ @ instruction: 0x46064651 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x464bfafb │ │ │ │ + @ instruction: 0x464bfaf1 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf7835500 │ │ │ │ - ldrdcs pc, [r1], -r3 │ │ │ │ - vst1.16 {d30}, [pc :256], r9 │ │ │ │ + ldrdcs pc, [r1], -sp │ │ │ │ + vst1.16 {d30}, [pc :256], fp │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - svcge 0x0072f47f │ │ │ │ - vmul.i q8, q10, d3[4] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ + svcge 0x0074f47f │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #768 @ 0x300 │ │ │ │ - @ instruction: 0xf0040ca2 │ │ │ │ - @ instruction: 0xf00271d8 │ │ │ │ - b 0x14a3e24 │ │ │ │ - b 0x116b038 │ │ │ │ - @ instruction: 0xf5b1020c │ │ │ │ - @ instruction: 0xf0041f00 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf0001440 │ │ │ │ - @ instruction: 0xf5b18192 │ │ │ │ + tstmi sl, #768 @ 0x300 │ │ │ │ + @ instruction: 0xf00308e3 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + b 0x11a3a0c │ │ │ │ + @ instruction: 0xf004030c │ │ │ │ + @ instruction: 0xf3c47cd8 │ │ │ │ + @ instruction: 0xf5bc1e40 │ │ │ │ + b 0x14ab1e0 │ │ │ │ + @ instruction: 0xf0001494 │ │ │ │ + @ instruction: 0xf5bc8196 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - stcvs 15, cr10, [r1, #-340] @ 0xfffffeac │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - svcge 0x004ef43f │ │ │ │ - tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - vhadd.s8 d28, d7, d0 │ │ │ │ - @ instruction: 0xf2c004fd │ │ │ │ - bl 0x124658 │ │ │ │ - strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ - @ instruction: 0xf7f50049 │ │ │ │ - @ instruction: 0xe73efe51 │ │ │ │ - vmul.i q8, q10, d3[4] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0020ca2 │ │ │ │ - b 0x14a3e88 │ │ │ │ - movwmi r1, #44180 @ 0xac94 │ │ │ │ - bicsvc pc, r8, r4 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - orrshi pc, pc, r0 │ │ │ │ - svceq 0x0000f5b1 │ │ │ │ - adchi pc, r2, r0 │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - stcvs 15, cr10, [r1, #-124] @ 0xffffff84 │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svceq 0x0070f411 │ │ │ │ - svcge 0x0018f43f │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - vhadd.s8 d30, d9, d0 │ │ │ │ - @ instruction: 0xf2c01491 │ │ │ │ - bl 0x3e46c4 │ │ │ │ - strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - ldc2 7, cr15, [r2, #980]! @ 0x3d4 │ │ │ │ - b 0x14dd2bc │ │ │ │ - b 0x14a6fe8 │ │ │ │ - @ instruction: 0xf00e4c91 │ │ │ │ - stmiaeq fp, {r4, r9, sl, fp}^ │ │ │ │ - streq pc, [pc, #-4] @ 0xe36ac │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - @ instruction: 0xf00311b0 │ │ │ │ - eormi r0, r1, r0, lsl r3 │ │ │ │ - streq lr, [r5, #-2638] @ 0xfffff5b2 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - strbcs r4, [r0], #-803 @ 0xfffffcdd │ │ │ │ - strteq pc, [r0], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - @ instruction: 0xf00042a1 │ │ │ │ - strbcs r8, [r0], #-311 @ 0xfffffec9 │ │ │ │ - strteq pc, [r0], #704 @ 0x2c0 │ │ │ │ - eorsle r4, r8, r1, lsr #5 │ │ │ │ - @ instruction: 0xf47f2940 │ │ │ │ - stcvs 14, cr10, [r1, #-892] @ 0xfffffc84 │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svceq 0x0070f411 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - tstcs r7, r1, lsl #4 │ │ │ │ - strls r4, [r0, #-1634] @ 0xfffff99e │ │ │ │ - ldrbtvc pc, [r5], #-1608 @ 0xfffff9b8 @ │ │ │ │ + @ instruction: 0xf8d0af57 │ │ │ │ + @ instruction: 0xf8dcc050 │ │ │ │ + @ instruction: 0xf01cc108 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + @ instruction: 0xf004af4f │ │ │ │ + tstls r0, r1, lsl #8 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + vhadd.s8 q8, , │ │ │ │ + vmls.i d16, d16, d1[3] │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + mcr2 7, 2, pc, cr2, cr5, {7} @ │ │ │ │ + stceq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + stmiaeq r3!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + @ instruction: 0xf004430b │ │ │ │ + vsra.u64 , q4, #60 │ │ │ │ + @ instruction: 0xf5b11e40 │ │ │ │ + b 0x14ab248 │ │ │ │ + @ instruction: 0xf0001494 │ │ │ │ + @ instruction: 0xf5b181a4 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + stmdbcs r0, {r2, r5, r7, pc} │ │ │ │ + svcge 0x0020f47f │ │ │ │ + @ instruction: 0xf8d16d01 │ │ │ │ + @ instruction: 0xf4111108 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + @ instruction: 0xf004af19 │ │ │ │ + @ instruction: 0xf8cd0401 │ │ │ │ + @ instruction: 0xf8cde004 │ │ │ │ + bl 0x213678 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + strbtne pc, [r1], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe6ccfd77 │ │ │ │ + str pc, [r8, -r3, lsr #27] │ │ │ │ + vfnmami.f32 s28, s2, s30 │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmul.i q8, q10, d3[2] │ │ │ │ + cmpcs r0, r3, lsl #10 │ │ │ │ + asrsne pc, r0, #5 @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x1473730 │ │ │ │ + @ instruction: 0xf0040505 │ │ │ │ + vmull.p8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf00c4403 │ │ │ │ + @ instruction: 0x43230c10 │ │ │ │ + vmls.i d18, d0, d0[0] │ │ │ │ + b 0x13e4744 │ │ │ │ + adcmi r0, r1, #3584 @ 0xe00 │ │ │ │ + teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ + vmls.i d18, d0, d0[0] │ │ │ │ + adcmi r0, r1, #160, 8 @ 0xa0000000 │ │ │ │ + stmdbcs r0, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ + mcrge 4, 7, pc, cr0, cr15, {3} @ │ │ │ │ + @ instruction: 0xf8d16d01 │ │ │ │ + @ instruction: 0xf4111108 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + andls sl, r1, #3472 @ 0xd90 │ │ │ │ + strtmi r2, [sl], -r7, lsl #2 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbvc pc, [r5], #-1608 @ 0xfffff9b8 @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + strb pc, [ip], r7, ror #26 @ │ │ │ │ @ instruction: 0xf004a806 │ │ │ │ @ instruction: 0xf7f674d8 │ │ │ │ - @ instruction: 0xf5b4fb8f │ │ │ │ + @ instruction: 0xf5b4fb7f │ │ │ │ @ instruction: 0xf04f1f00 │ │ │ │ @ instruction: 0xf47f0200 │ │ │ │ ldcvs 14, cr10, [r3, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf0133108 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ stmdbls r6, {r0, r3, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - strvc pc, [r9], #-1606 @ 0xfffff9ba │ │ │ │ + ldrbvs pc, [r9], #1606 @ 0x646 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ strcs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x30a768 │ │ │ │ + blls 0x30a758 │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ strls r9, [r0], #-2569 @ 0xfffff5f7 │ │ │ │ - ldc2 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ + stc2 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ stcvs 6, cr14, [r1, #-676] @ 0xfffffd5c │ │ │ │ ldrdne pc, [r8, -r1] │ │ │ │ svcvs 0x0070f011 │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ tstcs r7, r1, lsl #4 │ │ │ │ - strls r4, [r0, #-1634] @ 0xfffff99e │ │ │ │ - ldrbtpl pc, [r9], #-1606 @ 0xfffff9ba @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f59402 │ │ │ │ - ldr pc, [r6], r9, lsr #27 │ │ │ │ - @ instruction: 0xf8d46d34 │ │ │ │ - @ instruction: 0xf0144108 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - andls sl, r1, #2288 @ 0x8f0 │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - @ instruction: 0xf8cd4602 │ │ │ │ - ldrtmi ip, [r0], -r0 │ │ │ │ - strtvs pc, [r5], #1606 @ 0x646 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f59402 │ │ │ │ - pkhbt pc, r0, r3, lsl #27 @ │ │ │ │ - @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf0111108 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf00cae79 │ │ │ │ - strls r0, [r1], #-3073 @ 0xfffff3ff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - ldrteq pc, [r5], #-583 @ 0xfffffdb9 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mcrreq 11, 0, lr, ip, cr12 │ │ │ │ - b 0x14c87dc │ │ │ │ - @ instruction: 0xf7f5014c │ │ │ │ - @ instruction: 0xe668fd7b │ │ │ │ + @ instruction: 0xf8cd462a │ │ │ │ + @ instruction: 0xf646c000 │ │ │ │ + vmls.i d21, d0, d1[2] │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + ldc2 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ + ldcvs 6, cr14, [r4, #-596]! @ 0xfffffdac │ │ │ │ + ldrdmi pc, [r8, -r4] │ │ │ │ + svcvs 0x0070f014 │ │ │ │ + mcrge 4, 4, pc, cr14, cr15, {1} @ │ │ │ │ + bl 0xff147f88 │ │ │ │ + strmi r0, [r2], -r1, asr #3 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf6464630 │ │ │ │ + vmvn.i32 q11, #327680 @ 0x00050000 │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + stc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ + stcvs 6, cr14, [r1, #-508] @ 0xfffffe04 │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr8, cr15, {1} │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + vhadd.s8 q8, , │ │ │ │ + vaddhn.i16 d16, q0, │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + stc2l 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ + svclt 0x0000e667 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrsbtcs pc, [r8], #140 @ 0x8c @ │ │ │ │ @ instruction: 0xf43f0f12 │ │ │ │ - vmov.i8 q13, #207 @ 0xcf │ │ │ │ + vmov.i8 q13, #205 @ 0xcd │ │ │ │ rsceq r5, r4, #3088 @ 0xc10 │ │ │ │ - mrshi pc, (UNDEF: 80) @ │ │ │ │ + mrshi pc, (UNDEF: 82) @ │ │ │ │ @ instruction: 0x2098f8dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrshi pc, (UNDEF: 75) @ │ │ │ │ + mrshi pc, (UNDEF: 77) @ │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xec014 │ │ │ │ - mcrge 4, 2, pc, cr10, cr15, {1} @ │ │ │ │ + bcs 0xec008 │ │ │ │ + mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ strbmi r2, [r2], -r9, lsl #8 │ │ │ │ - bl 0xff148828 │ │ │ │ + bl 0xff14881c │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldrvs pc, [sp], #1608 @ 0x648 │ │ │ │ + strbtvs pc, [sp], #-1608 @ 0xfffff9b8 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe638f87b │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ + ldrt pc, [r6], -sp, ror #16 @ │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi r3, #192, 24 @ 0xc000 │ │ │ │ - b 0x14a6874 │ │ │ │ - stmdbeq r2!, {r2, r4, r6, r7, r9, sl, fp, ip}^ │ │ │ │ + tstmi r3, #192, 28 @ 0xc00 │ │ │ │ + @ instruction: 0x0c220949 │ │ │ │ + vldmiane r4, {s29-s107} │ │ │ │ strbeq pc, [r0, #-20] @ 0xffffffec @ │ │ │ │ - sbcshi pc, lr, r0, asr #32 │ │ │ │ - @ instruction: 0xf0020064 │ │ │ │ - movwls r0, #37377 @ 0x9201 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - tstmi r4, #75 @ 0x4b │ │ │ │ + rschi pc, r0, r0, asr #32 │ │ │ │ + @ instruction: 0xf0010064 │ │ │ │ + movwls r0, #37121 @ 0x9101 │ │ │ │ + @ instruction: 0xf0040053 │ │ │ │ + @ instruction: 0xf00c021e │ │ │ │ + movwmi r0, #44033 @ 0xac01 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, r1, #14 │ │ │ │ - tstmi r3, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf8cd950a │ │ │ │ - stmib sp, {r3, r4, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f64307 │ │ │ │ - @ instruction: 0xe612f817 │ │ │ │ - vmul.i q8, q10, d3[4] │ │ │ │ - @ instruction: 0xf0034c03 │ │ │ │ - andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stceq 3, cr9, [r3], #40 @ 0x28 │ │ │ │ - stmdbge r6, {r2, r3, r9, ip, pc} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ - movwls r5, #45569 @ 0xb201 │ │ │ │ - movtne pc, #964 @ 0x3c4 @ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0041280 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8acf7f9 │ │ │ │ - stceq 5, cr14, [r3], #964 @ 0x3c4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtpl r0, r4, r3, pc @ │ │ │ │ - vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ - b 0x14a4fe0 │ │ │ │ - b 0x14b6934 │ │ │ │ - stmdbeq r2!, {r2, r4, r6, r7, r9, sl, fp, ip}^ │ │ │ │ + b 0x11cdc84 │ │ │ │ + strls r0, [sl, #-780] @ 0xfffffcf4 │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + @ instruction: 0xf804f7f6 │ │ │ │ + stceq 6, cr14, [r2], #60 @ 0x3c │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stmiaeq r3!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + @ instruction: 0x2c0be9cd │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + tstmi r3, #16, 6 @ 0x40000000 │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + andls r1, r6, #64, 6 │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xe38b4 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + @ instruction: 0xf7f99409 │ │ │ │ + strb pc, [lr, #2205]! @ 0x89d @ │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi sl, #0, 10 │ │ │ │ + cdpeq 3, 12, cr15, cr0, cr4, {6} │ │ │ │ + @ instruction: 0x0c230961 │ │ │ │ + vldmiane r4, {s29-s107} │ │ │ │ @ instruction: 0x0640f014 │ │ │ │ - adchi pc, ip, r0, asr #32 │ │ │ │ - @ instruction: 0xf0020064 │ │ │ │ - stmib sp, {r0, r9}^ │ │ │ │ - @ instruction: 0xf004360a │ │ │ │ - b 0x14a4938 │ │ │ │ - tstmi r4, #76, 6 @ 0x30000001 │ │ │ │ - strne lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andeq pc, r1, #14 │ │ │ │ + @ instruction: 0xf040920a │ │ │ │ + rsbeq r8, r4, sp, lsr #1 │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf004005b │ │ │ │ + movwmi r0, #50190 @ 0xc40e │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #98304 @ 0x18000 │ │ │ │ + b 0x11cdd18 │ │ │ │ + strls r0, [fp], -ip, lsl #6 │ │ │ │ + @ instruction: 0x5e06e9cd │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf854f7f4 │ │ │ │ - stcvs 5, cr14, [r1, #-796] @ 0xfffffce4 │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - stclge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ - tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - vhadd.s8 d28, d7, d0 │ │ │ │ - @ instruction: 0xf2c00499 │ │ │ │ - bl 0x124974 │ │ │ │ - strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ - @ instruction: 0xf7f50049 │ │ │ │ - ldr pc, [r0, #3267]! @ 0xcc3 │ │ │ │ - @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf0111108 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - andls sl, r1, #10816 @ 0x2a40 │ │ │ │ - strbtmi r2, [r2], -r7, lsl #2 │ │ │ │ - @ instruction: 0xf6469500 │ │ │ │ - vmov.i32 d21, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf842f7f4 │ │ │ │ + @ instruction: 0xf8d0e5c5 │ │ │ │ + @ instruction: 0xf8dcc050 │ │ │ │ + @ instruction: 0xf01cc108 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + @ instruction: 0xf004adbd │ │ │ │ + tstls r0, r1, lsl #8 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + vhadd.s8 q8, , │ │ │ │ + vmls.i d16, d0, d1[6] │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ ldc2 7, cr15, [r0], #980 @ 0x3d4 │ │ │ │ - ldcvs 5, cr14, [r4, #-628]! @ 0xfffffd8c │ │ │ │ + stcvs 5, cr14, [r1, #-692] @ 0xfffffd4c │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + stcge 4, cr15, [r6, #252]! @ 0xfc │ │ │ │ + tstcs r7, r1, lsl #4 │ │ │ │ + @ instruction: 0xf8cd462a │ │ │ │ + @ instruction: 0xf646c000 │ │ │ │ + vmls.i d20, d16, d1[5] │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + ldc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ + ldcvs 5, cr14, [r4, #-612]! @ 0xfffffd9c │ │ │ │ ldrdmi pc, [r8, -r4] │ │ │ │ svceq 0x00f0f014 │ │ │ │ - ldcge 4, cr15, [r6, #252] @ 0xfc │ │ │ │ - bl 0xff148188 │ │ │ │ + ldcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ + bl 0xff148180 │ │ │ │ strmi r0, [r2], -r1, asr #3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmls.i d22, d0, d1[0] │ │ │ │ + vmov.i32 d22, #65536 @ 0x00010000 │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - ldc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ - stcvs 5, cr14, [r1, #-540] @ 0xfffffde4 │ │ │ │ + stc2 7, cr15, [r6], {245} @ 0xf5 │ │ │ │ + stcvs 5, cr14, [r1, #-524] @ 0xfffffdf4 │ │ │ │ ldrdne pc, [r8, -r1] │ │ │ │ svceq 0x00f0f011 │ │ │ │ - stcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - @ instruction: 0xf646e000 │ │ │ │ - @ instruction: 0xf2c074d1 │ │ │ │ - bl 0x3e49f4 │ │ │ │ - strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - stc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ - stcvs 5, cr14, [r3, #-444] @ 0xfffffe44 │ │ │ │ + ldclge 4, cr15, [ip, #-252]! @ 0xffffff04 │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6460061 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + stc2l 7, cr15, [lr], #-980 @ 0xfffffc2c │ │ │ │ + stcvs 5, cr14, [r3, #-428] @ 0xfffffe54 │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svcvs 0x0070f013 │ │ │ │ - stclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ + stclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ stceq 3, cr4, [r2], #44 @ 0x2c │ │ │ │ vmul.i q8, q2, d1[4] │ │ │ │ @ instruction: 0xf0013c03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf0040210 │ │ │ │ - b 0x1164a3c │ │ │ │ + b 0x1164a34 │ │ │ │ movwmi r0, #49676 @ 0xc20c │ │ │ │ strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - ldrbpl pc, [sp], #1606 @ 0x646 @ │ │ │ │ + strtpl pc, [sp], #1606 @ 0x646 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - strb pc, [sl, #-3165] @ 0xfffff3a3 @ │ │ │ │ - tsteq r3, r9, lsl #6 │ │ │ │ - streq pc, [pc], #-4 @ 0xe3a20 │ │ │ │ - andne lr, lr, #323584 @ 0x4f000 │ │ │ │ + strb pc, [r6, #-3145] @ 0xfffff3b7 @ │ │ │ │ + tsteq fp, r9, lsl #6 │ │ │ │ + streq pc, [pc], #-4 @ 0xe3a18 │ │ │ │ + tstne ip, pc, asr #20 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf0014323 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, sl} │ │ │ │ + stmdbge r6, {r4, sl} │ │ │ │ @ instruction: 0xf8cd4322 │ │ │ │ - stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ movwcs r3, #4615 @ 0x1207 │ │ │ │ @ instruction: 0xf7f5930a │ │ │ │ - ldr pc, [r2, #-3895]! @ 0xfffff0c9 │ │ │ │ - subseq r9, r3, sl, lsl #6 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - andne lr, lr, #323584 @ 0x4f000 │ │ │ │ - tstls r6, fp, lsr #6 │ │ │ │ - stmdbge r6, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ - tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #12 │ │ │ │ - @ instruction: 0xf0044313 │ │ │ │ - stmib sp, {r0, r1, r2, sl}^ │ │ │ │ + str pc, [lr, #-3875]! @ 0xfffff0dd │ │ │ │ + b 0x14a3b6c │ │ │ │ + @ instruction: 0xf002110c │ │ │ │ + @ instruction: 0xf0030202 │ │ │ │ + b 0x116468c │ │ │ │ + andls r0, r7, #-536870912 @ 0xe0000000 │ │ │ │ + andseq pc, r0, #1 │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + streq pc, [r7], #-4 │ │ │ │ + stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ movwcs r4, #4872 @ 0x1308 │ │ │ │ @ instruction: 0xf7f3930b │ │ │ │ - ldr pc, [sl, #-4007] @ 0xfffff059 │ │ │ │ + ldr pc, [r6, #-3987] @ 0xfffff06d │ │ │ │ strbmi r2, [r2], -r8, lsl #8 │ │ │ │ - bl 0xff148a88 │ │ │ │ + bl 0xff148a80 │ │ │ │ @ instruction: 0xf8cd01c1 │ │ │ │ @ instruction: 0xf648e004 │ │ │ │ - vmvn.i32 d22, #65536 @ 0x00010000 │ │ │ │ + vaddhn.i16 d22, q0, │ │ │ │ @ instruction: 0xf8cd040d │ │ │ │ strls sl, [r3], #-0 │ │ │ │ - @ instruction: 0xff4cf7f8 │ │ │ │ - @ instruction: 0xf89ce509 │ │ │ │ + @ instruction: 0xff3cf7f8 │ │ │ │ + @ instruction: 0xf89ce505 │ │ │ │ @ instruction: 0xf0022007 │ │ │ │ - bcs 0x1642e0 │ │ │ │ + bcs 0x1642d8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - ldrt r2, [r2], r1, lsl #4 │ │ │ │ + ldrt r2, [r0], r1, lsl #4 │ │ │ │ @ instruction: 0x2098f8d0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xec2c4 │ │ │ │ - stcge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ - stmibvc r2, {r4, r5, r6, r7, sl, sp, lr, pc}^ │ │ │ │ + bcs 0xec2bc │ │ │ │ + stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ + stmibvc r2, {r2, r3, r5, r6, r7, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - strbt sl, [r5], #3359 @ 0xd1f │ │ │ │ - @ instruction: 0xf9b6f1d7 │ │ │ │ + strbt sl, [r1], #3354 @ 0xd1a │ │ │ │ + @ instruction: 0xf9baf1d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3acec │ │ │ │ + bl 0xfec3ace4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xf84af7d8 │ │ │ │ + @ instruction: 0xf83af7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000b8d9 │ │ │ │ + svclt 0x0000b8dd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad1c │ │ │ │ + bl 0xfec3ad14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xf832f7d8 │ │ │ │ + @ instruction: 0xf822f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000b92d │ │ │ │ + svclt 0x0000b931 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad4c │ │ │ │ + bl 0xfec3ad44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - @ instruction: 0xf81af7d8 │ │ │ │ + @ instruction: 0xf80af7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000bbeb │ │ │ │ + svclt 0x0000bbef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad7c │ │ │ │ + bl 0xfec3ad74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - @ instruction: 0xf802f7d8 │ │ │ │ + @ instruction: 0xfff2f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000bb33 │ │ │ │ + svclt 0x0000bb37 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3adac │ │ │ │ + bl 0xfec3ada4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4087d0 │ │ │ │ + bl 0x4087c8 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x3e422c │ │ │ │ + bl 0x3e4224 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bbe0 │ │ │ │ + bl 0x41bbd8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8e6f76d │ │ │ │ + @ instruction: 0xf8eaf76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083bfb8 │ │ │ │ + addeq fp, r3, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ae04 │ │ │ │ + bl 0xfec3adfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408828 │ │ │ │ + bl 0x408820 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x3e4284 │ │ │ │ + bl 0x3e427c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bc38 │ │ │ │ + bl 0x41bc30 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8baf76d │ │ │ │ + @ instruction: 0xf8bef76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, ror #30 │ │ │ │ + addeq fp, r3, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ae5c │ │ │ │ + bl 0xfec3ae54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408880 │ │ │ │ + bl 0x408878 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ - bl 0x3e42dc │ │ │ │ + bl 0x3e42d4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bc90 │ │ │ │ + bl 0x41bc88 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf88ef76d │ │ │ │ + @ instruction: 0xf892f76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsl #30 │ │ │ │ + addeq fp, r3, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3aeb4 │ │ │ │ + bl 0xfec3aeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4088d8 │ │ │ │ + bl 0x4088d0 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ - bl 0x3e4334 │ │ │ │ + bl 0x3e432c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bce8 │ │ │ │ + bl 0x41bce0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf862f76d │ │ │ │ + @ instruction: 0xf866f76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083beb0 │ │ │ │ + @ instruction: 0x0083beb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3af0c │ │ │ │ + bl 0xfec3af04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408930 │ │ │ │ + bl 0x408928 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vsra.s64 d16, d8, #64 │ │ │ │ - bl 0x3e438c │ │ │ │ + bl 0x3e4384 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bd40 │ │ │ │ + bl 0x41bd38 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf836f76d │ │ │ │ + @ instruction: 0xf83af76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, asr lr │ │ │ │ + addeq fp, r3, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3af64 │ │ │ │ + bl 0xfec3af5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408988 │ │ │ │ + bl 0x408980 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ - bl 0x3e43e4 │ │ │ │ + bl 0x3e43dc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bd98 │ │ │ │ + bl 0x41bd90 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf80af76d │ │ │ │ + @ instruction: 0xf80ef76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, lsl #28 │ │ │ │ + addeq fp, r3, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3afbc │ │ │ │ + bl 0xfec3afb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4089e0 │ │ │ │ + bl 0x4089d8 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ - bl 0x3e443c │ │ │ │ + bl 0x3e4434 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bdf0 │ │ │ │ + bl 0x41bde8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffdef76c │ │ │ │ + @ instruction: 0xffe2f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsr #27 │ │ │ │ + @ instruction: 0x0083bdb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b014 │ │ │ │ + bl 0xfec3b00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408a38 │ │ │ │ + bl 0x408a30 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x3e4494 │ │ │ │ + bl 0x3e448c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41be48 │ │ │ │ + bl 0x41be40 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffb2f76c │ │ │ │ + @ instruction: 0xffb6f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, asr sp │ │ │ │ + addeq fp, r3, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b06c │ │ │ │ + bl 0xfec3b064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408a90 │ │ │ │ + bl 0x408a88 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x3e44ec │ │ │ │ + bl 0x3e44e4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bea0 │ │ │ │ + bl 0x41be98 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff86f76c │ │ │ │ + @ instruction: 0xff8af76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r3], r8 │ │ │ │ + addeq fp, r3, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b0c4 │ │ │ │ + bl 0xfec3b0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408ae8 │ │ │ │ + bl 0x408ae0 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x3e4544 │ │ │ │ + bl 0x3e453c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bef8 │ │ │ │ + bl 0x41bef0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff5af76c │ │ │ │ + @ instruction: 0xff5ef76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, lsr #25 │ │ │ │ + addeq fp, r3, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b11c │ │ │ │ + bl 0xfec3b114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408b40 │ │ │ │ + bl 0x408b38 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vaddw.s8 q11, q8, d8 │ │ │ │ - bl 0x3e459c │ │ │ │ + bl 0x3e4594 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bf50 │ │ │ │ + bl 0x41bf48 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff2ef76c │ │ │ │ + @ instruction: 0xff32f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, asr #24 │ │ │ │ + addeq fp, r3, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b174 │ │ │ │ + bl 0xfec3b16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408b98 │ │ │ │ + bl 0x408b90 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x3e45f4 │ │ │ │ + bl 0x3e45ec │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bfa8 │ │ │ │ + bl 0x41bfa0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff02f76c │ │ │ │ + @ instruction: 0xff06f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r3], r0 │ │ │ │ + strdeq fp, [r3], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b1cc │ │ │ │ + bl 0xfec3b1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408bf0 │ │ │ │ + bl 0x408be8 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d18, d16, d0[7] │ │ │ │ - bl 0x3e464c │ │ │ │ + bl 0x3e4644 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c000 │ │ │ │ + bl 0x41bff8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 13, cr15, cr6, cr12, {3} │ │ │ │ + cdp2 7, 13, cr15, cr10, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r3, r8, fp │ │ │ │ + addeq fp, r3, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b224 │ │ │ │ + bl 0xfec3b21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408c48 │ │ │ │ + bl 0x408c40 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d17, d0, d0[4] │ │ │ │ - bl 0x3e46a4 │ │ │ │ + bl 0x3e469c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c058 │ │ │ │ + bl 0x41c050 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 10, cr15, cr10, cr12, {3} │ │ │ │ + cdp2 7, 10, cr15, cr14, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, asr #22 │ │ │ │ + addeq fp, r3, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b27c │ │ │ │ + bl 0xfec3b274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408ca0 │ │ │ │ + bl 0x408c98 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d18, d0, d0[6] │ │ │ │ - bl 0x3e46fc │ │ │ │ + bl 0x3e46f4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c0b0 │ │ │ │ + bl 0x41c0a8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 7, cr15, cr14, cr12, {3} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, ror #21 │ │ │ │ + strdeq fp, [r3], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b2d4 │ │ │ │ + bl 0xfec3b2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408cf8 │ │ │ │ + bl 0x408cf0 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vsra.s64 q8, q6, #64 │ │ │ │ - bl 0x3e4754 │ │ │ │ + bl 0x3e474c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c108 │ │ │ │ + bl 0x41c100 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 5, cr15, cr2, cr12, {3} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r3, r0, sl │ │ │ │ + umulleq fp, r3, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b32c │ │ │ │ + bl 0xfec3b324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408d50 │ │ │ │ + bl 0x408d48 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ - bl 0x3e47ac │ │ │ │ + bl 0x3e47a4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c160 │ │ │ │ + bl 0x41c158 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 2, cr15, cr6, cr12, {3} │ │ │ │ + cdp2 7, 2, cr15, cr10, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r8, lsr sl │ │ │ │ + addeq fp, r3, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b384 │ │ │ │ + bl 0xfec3b37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408da8 │ │ │ │ + bl 0x408da0 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ - bl 0x3e4804 │ │ │ │ + bl 0x3e47fc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c1b8 │ │ │ │ + bl 0x41c1b0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [sl, #432]! @ 0x1b0 │ │ │ │ + ldc2l 7, cr15, [lr, #432]! @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r0, ror #19 │ │ │ │ + addeq fp, r3, r8, ror #19 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldmdalt r0, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r4, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - blt 0x6a1fa8 │ │ │ │ + blt 0x7a1fa0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b3ec │ │ │ │ + bl 0xfec3b3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt ip, r3, r0, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d12a │ │ │ │ ldmdblt sl, {r2, r3, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, ip, r0, r8 @ │ │ │ │ @@ -217001,756 +216998,760 @@ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r6, [r1], -r3, asr #26 │ │ │ │ @ instruction: 0xf04f6882 │ │ │ │ vmull.s8 q8, d7, d1 │ │ │ │ - bne 0xff57f22c │ │ │ │ + bne 0xff57f224 │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - bcs 0x174e34 │ │ │ │ + bcs 0x174e2c │ │ │ │ uqadd16mi fp, r3, r8 │ │ │ │ @ instruction: 0xf7cb2201 │ │ │ │ - tstpcs r0, r3, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r3, lsl sp @ p-variant is OBSOLETE │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf6c1230a │ │ │ │ andcs r7, r1, #224, 6 @ 0x80000003 │ │ │ │ svcvs 0x0080f011 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0xffaa21a2 │ │ │ │ + blx 0xffea219a │ │ │ │ @ instruction: 0xf8d0e7e3 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf7d7d402 │ │ │ │ - bfi pc, r7, #24, #5 @ │ │ │ │ - movcs pc, #69206016 @ 0x4200000 │ │ │ │ + ldrb pc, [ip, r7, lsl #24] @ │ │ │ │ + @ instruction: 0x23b8f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01b4f64b │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcseq pc, r4, fp, asr #12 │ │ │ │ + rsceq pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1a122fa │ │ │ │ - svclt 0x0000fe09 │ │ │ │ + svclt 0x0000fe1d │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7744300 │ │ │ │ - svclt 0x0000bb39 │ │ │ │ + svclt 0x0000bb3d │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - bllt 0x1a208c │ │ │ │ - strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ - b 0x14a71f0 │ │ │ │ - vqdmulh.s q8, , d1[0] │ │ │ │ - @ instruction: 0xf0025e80 │ │ │ │ - @ instruction: 0xf003021e │ │ │ │ - b 0x1164f4c │ │ │ │ - @ instruction: 0xf00c020e │ │ │ │ - addvs r0, r2, lr, lsl ip │ │ │ │ - sbcne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - b 0x1134f34 │ │ │ │ - stmib r0, {r2, r3, r8}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ + bllt 0x2a2084 │ │ │ │ + vmla.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0031c40 │ │ │ │ + strlt r0, [r0, #-798] @ 0xfffffce2 │ │ │ │ + b 0x13e71ec │ │ │ │ + beq 0xff3a72d4 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + stmib r0, {lr, pc}^ │ │ │ │ + andcs r2, r0, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - tstmi r3, #3840 @ 0xf00 │ │ │ │ - addvs r0, r3, sl, asr #17 │ │ │ │ - @ instruction: 0xf002084b │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0034103 │ │ │ │ - movwmi r0, #41744 @ 0xa310 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0030c0f │ │ │ │ + stmiaeq sl, {r4, r8, r9}^ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + stceq 0, cr6, [fp], {3} │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andcs r2, r0, r1, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + @ instruction: 0xf0030c1e │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + b 0x1178948 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - subeq r0, sl, fp, asr #21 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ + beq 0xff366490 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - stmdaeq r9, {r7, sl, fp, ip, lr}^ │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + b 0x11b4fa0 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - stmdaeq r9, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ + stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + b 0x11b4fcc │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - b 0x14b8dc4 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - @ instruction: 0xf00c031e │ │ │ │ - tstmi r3, #7680 @ 0x1e00 │ │ │ │ + b 0x14d17bc │ │ │ │ + beq 0xff3a74c4 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + cdppl 3, 8, cr15, cr0, cr1, {6} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf8c011c0 │ │ │ │ + stmib r0, {lr, pc}^ │ │ │ │ + andcs r1, r0, r1, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + b 0x14a4524 │ │ │ │ + @ instruction: 0xf3c13cd1 │ │ │ │ + @ instruction: 0xf0021340 │ │ │ │ + strlt r0, [r0, #-542] @ 0xfffffde2 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + beq 0xff36bf10 │ │ │ │ + stceq 0, cr15, [r2], {12} │ │ │ │ + stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + @ instruction: 0x0c0eea4c │ │ │ │ + movweq pc, #16387 @ 0x4003 @ │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + b 0xfe1b5054 │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x11674c8 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + addvs r5, r2, r0, lsl #25 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ - smlabtgt r0, r0, r9, lr │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + movwne lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmull.u q8, d17, d2[2] │ │ │ │ - strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - vmlseq.f32 s29, s2, s30 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf3c10bcb │ │ │ │ - @ instruction: 0xf00e1c40 │ │ │ │ - @ instruction: 0xf0030e1e │ │ │ │ - b 0x13e5024 │ │ │ │ - stmib r0, {r1, r2, r3, sl, fp}^ │ │ │ │ - vmull.u8 q9, d1, d0 │ │ │ │ - stceq 2, cr1, [r9], {192} @ 0xc0 │ │ │ │ - @ instruction: 0xf0014313 │ │ │ │ - subsmi r0, r9, r4, lsl #2 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x14b8e48 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x1167500 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + addvs r5, r2, r0, lsl #25 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, sp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0x14d1878 │ │ │ │ - beq 0xff3a7580 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + movwne lr, #2496 @ 0x9c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + beq 0xff3d18b8 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - addvs lr, r2, r0 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2763] @ 0xfffff535 │ │ │ │ - vmla.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0035e80 │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x11ab7c0 │ │ │ │ - @ instruction: 0xf002030e │ │ │ │ - stmib r0, {r1, r2, r3, r4, r9}^ │ │ │ │ - vsubw.u8 q14, , d1 │ │ │ │ - @ instruction: 0xf3c11340 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - sbcvs r6, r3, r1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubl.u8 , d17, d0 │ │ │ │ + tstmi r3, #0, 28 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + and pc, r0, r0, asr #17 │ │ │ │ + movwne lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b6f0 │ │ │ │ + bl 0xfec3b6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0xe4b70 │ │ │ │ + bl 0xe4b78 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xf44ffc45 │ │ │ │ + @ instruction: 0xf44ffc41 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mcrlt 7, 3, pc, cr0, cr0, {3} @ │ │ │ │ - addeq fp, r3, r2, ror r6 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr12, cr0, {3} │ │ │ │ + addeq fp, r3, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b748 │ │ │ │ + bl 0xfec3b750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vsra.s64 d16, d8, #64 │ │ │ │ - bl 0xe4bc8 │ │ │ │ + bl 0xe4bd0 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xf04ffc19 │ │ │ │ + @ instruction: 0xf04ffc15 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr0, {3} │ │ │ │ - addeq fp, r3, sl, lsl r6 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr0, cr0, {3} │ │ │ │ + addeq fp, r3, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b7a0 │ │ │ │ + bl 0xfec3b7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r8, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0xe4c20 │ │ │ │ + bl 0xe4c28 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andcs pc, r0, #242688 @ 0x3b400 │ │ │ │ + andcs pc, r0, #238592 @ 0x3a400 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7744010 │ │ │ │ - svclt 0x0000b999 │ │ │ │ - addeq fp, r3, r2, asr #11 │ │ │ │ + svclt 0x0000b995 │ │ │ │ + @ instruction: 0x0083b5ba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b7fc │ │ │ │ + bl 0xfec3b804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xff0223c2 │ │ │ │ + blx 0xfef223ca │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e68c │ │ │ │ + bls 0x17e694 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xff0223ee │ │ │ │ + blx 0xfef223f6 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, fp, lsr #23 │ │ │ │ + andlt pc, r5, r7, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, asr r5 │ │ │ │ - addeq fp, r3, lr, lsr #10 │ │ │ │ + addeq fp, r3, r2, asr r5 │ │ │ │ + addeq fp, r3, r6, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b884 │ │ │ │ + bl 0xfec3b88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x1f2244a │ │ │ │ + blx 0x1e22452 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e714 │ │ │ │ + bls 0x17e71c │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0x1f22476 │ │ │ │ + blx 0x1e2247e │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r7, ror #22 │ │ │ │ + andlt pc, r5, r3, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrdeq fp, [r3], r2 │ │ │ │ - addeq fp, r3, r6, lsr #9 │ │ │ │ + addeq fp, r3, sl, asr #9 │ │ │ │ + umulleq fp, r3, lr, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b90c │ │ │ │ + bl 0xfec3b914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x1b224d2 │ │ │ │ + blx 0x1a224da │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e79c │ │ │ │ + bls 0x17e7a4 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xe224fe │ │ │ │ + blx 0xd22506 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r3, lsr #22 │ │ │ │ + andlt pc, r5, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, asr #8 │ │ │ │ - addeq fp, r3, lr, lsl r4 │ │ │ │ + addeq fp, r3, r2, asr #8 │ │ │ │ + addeq fp, r3, r6, lsl r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b994 │ │ │ │ + bl 0xfec3b99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xffd22558 │ │ │ │ + blx 0xffc22560 │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e824 │ │ │ │ + bls 0x17e82c │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - blx 0xffd22584 │ │ │ │ + blx 0xffc2258c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 7, cr15, [lr, #-448] @ 0xfffffe40 │ │ │ │ + stc2 7, cr15, [sl, #-448] @ 0xfffffe40 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r2, asr #7 │ │ │ │ - addeq fp, r3, sl, lsl #7 │ │ │ │ + @ instruction: 0x0083b3ba │ │ │ │ + addeq fp, r3, r2, lsl #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ba28 │ │ │ │ + bl 0xfec3ba30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xfeaa25ec │ │ │ │ + blx 0xfe9a25f4 │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e8b8 │ │ │ │ + bls 0x17e8c0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xfeaa2618 │ │ │ │ + blx 0xfe9a2620 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 7, cr15, [r4], {112} @ 0x70 │ │ │ │ + stc2l 7, cr15, [r0], {112} @ 0x70 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, pc, lsl #21 │ │ │ │ + andlt pc, r5, fp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, lr, lsr #6 │ │ │ │ - strdeq fp, [r3], r6 │ │ │ │ + addeq fp, r3, r6, lsr #6 │ │ │ │ + addeq fp, r3, lr, ror #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3babc │ │ │ │ + bl 0xfec3bac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x1822680 │ │ │ │ + blx 0x1722688 │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e94c │ │ │ │ + bls 0x17e954 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - blx 0x18226ac │ │ │ │ + blx 0x17226b4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldc2l 7, cr15, [sl], #-448 @ 0xfffffe40 │ │ │ │ + ldc2l 7, cr15, [r6], #-448 @ 0xfffffe40 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r5, asr #20 │ │ │ │ + andlt pc, r5, r1, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - umulleq fp, r3, sl, r2 │ │ │ │ - addeq fp, r3, r2, ror #4 │ │ │ │ + umulleq fp, r3, r2, r2 │ │ │ │ + addeq fp, r3, sl, asr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bb50 │ │ │ │ + bl 0xfec3bb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x5a2714 │ │ │ │ + blx 0x4a271c │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e9e0 │ │ │ │ + bls 0x17e9e8 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0x5a2740 │ │ │ │ + blx 0x4a2748 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldc2 7, cr15, [r0], #-448 @ 0xfffffe40 │ │ │ │ + stc2 7, cr15, [ip], #-448 @ 0xfffffe40 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r6, lsl #4 │ │ │ │ - addeq fp, r3, lr, asr #3 │ │ │ │ + strdeq fp, [r3], lr │ │ │ │ + addeq fp, r3, r6, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bbe4 │ │ │ │ + bl 0xfec3bbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf9fcf76b │ │ │ │ + @ instruction: 0xf9f8f76b │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ea74 │ │ │ │ + bls 0x17ea7c │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf9c8f76c │ │ │ │ + @ instruction: 0xf9c4f76c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - blmi 0x4a4810 │ │ │ │ + blmi 0x4a4808 │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2290 @ 0xfffff70e │ │ │ │ stmib sp, {r0, r2, r4, sl, lr}^ │ │ │ │ ldmne fp!, {sl, ip, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b0f76c │ │ │ │ + @ instruction: 0xf9acf76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq fp, r3, r2, ror r1 │ │ │ │ - addeq fp, r3, r8, lsr r1 │ │ │ │ + addeq fp, r3, sl, ror #2 │ │ │ │ + addeq fp, r3, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bc78 │ │ │ │ + bl 0xfec3bc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf9b2f76b │ │ │ │ + @ instruction: 0xf9aef76b │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17eb08 │ │ │ │ + bls 0x17eb10 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf97ef76c │ │ │ │ + @ instruction: 0xf97af76c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - blmi 0x4a477c │ │ │ │ + blmi 0x4a4774 │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r5], #-2298 @ 0xfffff706 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf966f76c │ │ │ │ + @ instruction: 0xf962f76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldrdeq fp, [r3], lr │ │ │ │ - addeq fp, r3, r4, lsr #1 │ │ │ │ + ldrdeq fp, [r3], r6 │ │ │ │ + umulleq fp, r3, ip, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bd0c │ │ │ │ + bl 0xfec3bd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf934f76b │ │ │ │ + @ instruction: 0xf930f76b │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17eb9c │ │ │ │ + bls 0x17eba4 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf934f76c │ │ │ │ + @ instruction: 0xf930f76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x15a291a │ │ │ │ + blx 0x14a2922 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1422926 │ │ │ │ + blx 0x132292e │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r7, lsl r9 @ │ │ │ │ + andlt pc, r5, r3, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, asr #32 │ │ │ │ - addeq fp, r3, r6 │ │ │ │ + addeq fp, r3, r2, asr #32 │ │ │ │ + strdeq sl, [r3], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bdac │ │ │ │ + bl 0xfec3bdb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf8e4f76b │ │ │ │ + @ instruction: 0xf8e0f76b │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ec3c │ │ │ │ + bls 0x17ec44 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf8e4f76c │ │ │ │ + @ instruction: 0xf8e0f76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1a29ba │ │ │ │ + blx 0xa29c0 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x229c4 │ │ │ │ + blx 0xfff229cc │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r7, asr #17 │ │ │ │ + andlt pc, r5, r3, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, sl, lsr #31 │ │ │ │ - addeq sl, r3, r6, ror #30 │ │ │ │ + addeq sl, r3, r2, lsr #31 │ │ │ │ + addeq sl, r3, lr, asr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3be4c │ │ │ │ + bl 0xfec3be54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf8c8f76b │ │ │ │ + @ instruction: 0xf8c4f76b │ │ │ │ @ instruction: 0x46064b1e │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ecdc │ │ │ │ + bls 0x17ece4 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf894f76c │ │ │ │ + @ instruction: 0xf890f76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - strtmi pc, [r1], -r3, asr #28 │ │ │ │ + @ instruction: 0x4621fe3f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 1, pc, cr12, cr3, {3} │ │ │ │ + mrc2 7, 1, pc, cr8, cr3, {3} │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r5, ror r8 @ │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, sl, lsl #30 │ │ │ │ - addeq sl, r3, r2, asr #29 │ │ │ │ + addeq sl, r3, r2, lsl #30 │ │ │ │ + @ instruction: 0x0083aeba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bef0 │ │ │ │ + bl 0xfec3bef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf8aef76b │ │ │ │ + @ instruction: 0xf8aaf76b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf8b8f770 │ │ │ │ + @ instruction: 0xf8b4f770 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x17b074 │ │ │ │ + bl 0x17b07c │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf810f76c │ │ │ │ + @ instruction: 0xf80cf76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r3, r2, asr lr │ │ │ │ + addeq sl, r3, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bf5c │ │ │ │ + bl 0xfec3bf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf878f76b │ │ │ │ + @ instruction: 0xf874f76b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf882f770 │ │ │ │ + @ instruction: 0xf87ef770 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmla.f d22, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x17b0e0 │ │ │ │ + bl 0x17b0e8 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffdaf76b │ │ │ │ + @ instruction: 0xffd6f76b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r3, r6, ror #27 │ │ │ │ + ldrdeq sl, [r3], lr │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x6d02b963 │ │ │ │ @ instruction: 0xf0126812 │ │ │ │ strdle r0, [r7], -r0 @ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -217759,181 +217760,181 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ mvnsle r0, r0, ror #31 │ │ │ │ push {r0, r8, r9, sp} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c004 │ │ │ │ + bl 0xfec3c00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r4], r8 │ │ │ │ strmi r4, [lr], -ip, lsl #12 │ │ │ │ @ instruction: 0x46074619 │ │ │ │ - @ instruction: 0xf9e6f7ff │ │ │ │ + @ instruction: 0xf9def7ff │ │ │ │ ldmib r4, {r3, r6, r8, r9, ip, sp, pc}^ │ │ │ │ orrlt r2, sl, #0, 6 │ │ │ │ ldmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldclpl 3, cr7, [sp, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x0606065d │ │ │ │ andeq r0, fp, fp, lsl #22 │ │ │ │ ldrdcs pc, [r4], #135 @ 0x87 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ @ instruction: 0xf64680de │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ movwls r2, #14486 @ 0x3896 │ │ │ │ - @ instruction: 0xffa0f76a │ │ │ │ + @ instruction: 0xff9cf76a │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ bicscc pc, r6, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf772009a │ │ │ │ - ldmvs r1!, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000290f │ │ │ │ @ instruction: 0x462280b1 │ │ │ │ @ instruction: 0xf7c34638 │ │ │ │ - andcs pc, r1, pc, ror r8 @ │ │ │ │ + andcs pc, r1, r7, lsl #17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdale r7!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r4, lr, fp, ror #28 │ │ │ │ - andeq r4, lr, r1, asr #30 │ │ │ │ - strdeq r4, [lr], -r5 │ │ │ │ - strdeq r4, [lr], -r5 │ │ │ │ - strdeq r4, [lr], -r5 │ │ │ │ - andeq r4, lr, fp, ror #28 │ │ │ │ - andeq r4, lr, fp, ror #28 │ │ │ │ - andeq r4, lr, fp, ror #28 │ │ │ │ - andeq r4, lr, sp, lsl #31 │ │ │ │ - @ instruction: 0x000e4eb9 │ │ │ │ - @ instruction: 0x000e4eb9 │ │ │ │ + andeq r4, lr, r3, ror lr │ │ │ │ + andeq r4, lr, r9, asr #30 │ │ │ │ + strdeq r4, [lr], -sp │ │ │ │ + strdeq r4, [lr], -sp │ │ │ │ + strdeq r4, [lr], -sp │ │ │ │ + andeq r4, lr, r3, ror lr │ │ │ │ + andeq r4, lr, r3, ror lr │ │ │ │ + andeq r4, lr, r3, ror lr │ │ │ │ + muleq lr, r5, pc @ │ │ │ │ + andeq r4, lr, r1, asr #29 │ │ │ │ + andeq r4, lr, r1, asr #29 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xff64f76a │ │ │ │ + @ instruction: 0xff60f76a │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff90f7c2 │ │ │ │ + @ instruction: 0xff98f7c2 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ @ instruction: 0x009933d6 │ │ │ │ - @ instruction: 0xff60f7c2 │ │ │ │ + @ instruction: 0xff68f7c2 │ │ │ │ andcs lr, r0, r5, asr #15 │ │ │ │ - @ instruction: 0x01b4f64b │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b58 │ │ │ │ andls r7, r0, r3, asr r2 │ │ │ │ - @ instruction: 0xf9eaf169 │ │ │ │ + @ instruction: 0xf9f2f169 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ - blmi 0x15a53c0 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ + blmi 0x15a53c8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1693273 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, pc, pc, lsl #22 │ │ │ │ - @ instruction: 0xff3af76a │ │ │ │ + @ instruction: 0xff36f76a │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - @ instruction: 0xe78cfef7 │ │ │ │ + @ instruction: 0xe78cfef3 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xff20f76a │ │ │ │ + @ instruction: 0xff1cf76a │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff4cf7c2 │ │ │ │ + @ instruction: 0xff54f7c2 │ │ │ │ @ instruction: 0xee1d4a3f │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ stmdbls r3, {r1, r4, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -r3 │ │ │ │ andcs r5, r0, #8585216 @ 0x830000 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - cdp2 7, 14, cr15, cr10, cr11, {3} │ │ │ │ + cdp2 7, 14, cr15, cr6, cr11, {3} │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - strb pc, [lr, -fp, asr #27]! @ │ │ │ │ + @ instruction: 0xe76efdb3 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - cdp2 7, 15, cr15, cr10, cr10, {3} │ │ │ │ + cdp2 7, 15, cr15, cr6, cr10, {3} │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff26f7c2 │ │ │ │ + @ instruction: 0xff2ef7c2 │ │ │ │ @ instruction: 0xf04f9903 │ │ │ │ strmi r4, [r8], -r0, lsl #5 │ │ │ │ - blx 0xd22d72 │ │ │ │ + blx 0xc22d7a │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ @ instruction: 0x009933d6 │ │ │ │ - cdp2 7, 15, cr15, cr0, cr2, {6} │ │ │ │ + cdp2 7, 15, cr15, cr8, cr2, {6} │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - ldrb pc, [r2, -pc, lsr #27] @ │ │ │ │ + @ instruction: 0xe752fd97 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - smlaldx pc, ip, r5, ip @ │ │ │ │ - cdp2 7, 13, cr15, cr10, cr10, {3} │ │ │ │ + smlaldx pc, ip, sp, ip @ │ │ │ │ + cdp2 7, 13, cr15, cr6, cr10, {3} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - mcr2 7, 3, pc, cr12, cr2, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr2, {3} @ │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x422dba │ │ │ │ + blx 0x322dc2 │ │ │ │ @ instruction: 0x4638e731 │ │ │ │ - blx 0x822f18 │ │ │ │ + blx 0xa22f20 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xfa2f20 │ │ │ │ + blx 0x11a2f28 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r8], r0, lsr #17 │ │ │ │ tstls r3, r9, lsl r8 │ │ │ │ - blx 0x1e22dca │ │ │ │ - stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ blx 0x1d22dd2 │ │ │ │ + stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ + blx 0x1c22dda │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ stmdbls r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r9, r1, r0, lsl #4 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 11, cr15, cr4, cr11, {3} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr11, {3} │ │ │ │ ldrbt r6, [sl], r3, ror #16 │ │ │ │ - ldrhteq r2, [r5], -r4 │ │ │ │ - addeq sl, r3, lr, asr #24 │ │ │ │ - addeq sl, r3, lr, lsl #24 │ │ │ │ - addeq sl, r3, r8, asr #22 │ │ │ │ + eorseq r2, r5, ip, asr #21 │ │ │ │ + addeq sl, r3, r6, asr #24 │ │ │ │ + addeq sl, r3, r6, lsl #24 │ │ │ │ + addeq sl, r3, r0, asr #22 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x14a8d9c │ │ │ │ + b 0x14a8da4 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -217947,79 +217948,79 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c2f4 │ │ │ │ + bl 0xfec3c2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ - blmi 0x1655c4 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ + blmi 0x1655cc │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - @ instruction: 0xf8def169 │ │ │ │ - eorseq r2, r5, r4, asr #21 │ │ │ │ + @ instruction: 0xf8e6f169 │ │ │ │ + ldrsbteq r2, [r5], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c31c │ │ │ │ + bl 0xfec3c324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ umulllt ip, r5, r0, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ @ instruction: 0x460430bd │ │ │ │ stmdblt fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsble r2, r9, r0, lsl #18 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - stc2l 7, cr15, [r6, #576]! @ 0x240 │ │ │ │ + stc2l 7, cr15, [r2, #576]! @ 0x240 │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ - blmi 0x1bbd4e4 │ │ │ │ + blmi 0x1bbd4ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorvs pc, r4, r6, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ stmdavs r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrmi r6, [r3], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf76b2200 │ │ │ │ - movwcs pc, #3543 @ 0xdd7 @ │ │ │ │ + movwcs pc, #3539 @ 0xdd3 @ │ │ │ │ adcscc pc, sp, r4, lsl #17 │ │ │ │ teqle ip, r0, lsl #26 │ │ │ │ umlalscs pc, ip, r4, r8 @ │ │ │ │ umlalscc pc, fp, r4, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ andcs r8, sp, #138 @ 0x8a │ │ │ │ rscpl pc, lr, r4, lsl #17 │ │ │ │ - blcs 0xfd52c │ │ │ │ + blcs 0xfd534 │ │ │ │ @ instruction: 0xf76ad0ca │ │ │ │ - ldmdavs r1!, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - @ instruction: 0xf894fd87 │ │ │ │ + @ instruction: 0xf894fd83 │ │ │ │ stmdals r2, {r0, r3, r4, r5, r7, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46018099 │ │ │ │ andeq pc, r4, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7709002 │ │ │ │ - stmdals r2, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7c26149 │ │ │ │ - movwcs pc, #3555 @ 0xde3 @ │ │ │ │ + movwcs pc, #3563 @ 0xdeb @ │ │ │ │ adcscc pc, fp, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01e │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7cac000 │ │ │ │ - andcs pc, r0, r7, lsr #24 │ │ │ │ + andcs pc, r0, pc, lsr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, sp, #240, 26 @ 0x3c00 │ │ │ │ rsccc pc, lr, r4, lsl #17 │ │ │ │ ldr r6, [r5, r2, ror #1] │ │ │ │ @@ -218031,65 +218032,65 @@ │ │ │ │ addle r2, r9, r0, lsl #22 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ umlalscs pc, r9, r4, r8 @ │ │ │ │ eorcc pc, r5, #536870912 @ 0x20000000 │ │ │ │ andls r0, r3, #146 @ 0x92 │ │ │ │ - stc2 7, cr15, [r4, #424]! @ 0x1a8 │ │ │ │ + stc2 7, cr15, [r0, #424]! @ 0x1a8 │ │ │ │ ldmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - blmi 0xca473c │ │ │ │ + blmi 0xca4734 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmdavs r2!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r8], #-2299 @ 0xfffff705 │ │ │ │ ldrmi r9, [r3], #-0 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [r6, #-428]! @ 0xfffffe54 │ │ │ │ + ldc2l 7, cr15, [r2, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andsle r6, r0, r0, ror r3 │ │ │ │ @ instruction: 0xf76b2000 │ │ │ │ - andcs pc, r4, #249856 @ 0x3d000 │ │ │ │ + andcs pc, r4, #233472 @ 0x39000 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ - stc2 7, cr15, [r6, #776] @ 0x308 │ │ │ │ + stc2 7, cr15, [lr, #776] @ 0x308 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ vst2.16 {d6-d7}, [r3 :64], fp │ │ │ │ - blcc 0xfe068 │ │ │ │ + blcc 0xfe070 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0x11d2bc │ │ │ │ + blcs 0x11d2c4 │ │ │ │ ldrb sp, [r8, -r0, asr #1]! │ │ │ │ @ instruction: 0xf8942300 │ │ │ │ @ instruction: 0xf88420b9 │ │ │ │ - bcs 0xf1678 │ │ │ │ + bcs 0xf1680 │ │ │ │ strcs fp, [ip, #-3860] @ 0xfffff0ec │ │ │ │ @ instruction: 0xf76a2504 │ │ │ │ - ldmdavs r1!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - stmdals r2, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff14f76f │ │ │ │ + @ instruction: 0xff10f76f │ │ │ │ andcs r9, r4, #131072 @ 0x20000 │ │ │ │ cmppvs r1, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [sl, #-776] @ 0xfffffcf8 │ │ │ │ + stc2l 7, cr15, [r2, #-776]! @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xe72330bc │ │ │ │ andcs r4, r4, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf76f9002 │ │ │ │ - stmdals r2, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e766 │ │ │ │ - addeq sl, r3, r0, lsl sl │ │ │ │ - addeq sl, r3, sl, lsl r9 │ │ │ │ + addeq sl, r3, r8, lsl #20 │ │ │ │ + addeq sl, r3, r2, lsl r9 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -218100,46 +218101,46 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #3664 @ 0xe50 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [sl, #-424] @ 0xfffffe58 │ │ │ │ + ldc2 7, cr15, [r6, #-424] @ 0xfffffe58 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - ldc2 7, cr15, [sl], {214} @ 0xd6 │ │ │ │ + stc2 7, cr15, [r2], {214} @ 0xd6 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76afcab │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afca7 │ │ │ │ + stmdavs r1!, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x62498c │ │ │ │ + blmi 0x624984 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xffea3306 │ │ │ │ + blx 0xff8a330e │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - strdcs pc, [r1], -r3 │ │ │ │ + andcs pc, r1, pc, ror #25 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - ldr pc, [ip, fp, lsl #30]! │ │ │ │ - addeq sl, r3, lr, ror #15 │ │ │ │ + ldr pc, [ip, r3, lsl #30]! │ │ │ │ + addeq sl, r3, r6, ror #15 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -218150,219 +218151,219 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #2064 @ 0x810 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [r6], #424 @ 0x1a8 │ │ │ │ + ldc2 7, cr15, [r2], #424 @ 0x1a8 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0xfeea3386 │ │ │ │ + blx 0xfe8a338e │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76afc47 │ │ │ │ - stmdavs r1!, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afc43 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x6248c4 │ │ │ │ + blmi 0x6248bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - stmdavs r4!, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xfe5a33ce │ │ │ │ + blx 0x1fa33d6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, pc, lsl #25 │ │ │ │ + andcs pc, r1, fp, lsl #25 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - ldr pc, [ip, r7, lsr #29]! │ │ │ │ - addeq sl, r3, r6, lsr #14 │ │ │ │ + @ instruction: 0xe7bcfe9f │ │ │ │ + addeq sl, r3, lr, lsl r7 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c6bc │ │ │ │ + bl 0xfec3c6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - mrrc2 7, 6, pc, r2, cr10 @ │ │ │ │ + mcrr2 7, 6, pc, lr, cr10 @ │ │ │ │ @ instruction: 0xf76a4607 │ │ │ │ - stmdavs r9!, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #22 @ │ │ │ │ + @ instruction: 0x4631fb37 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff9232ce │ │ │ │ - stc2 7, cr15, [sl], #424 @ 0x1a8 │ │ │ │ + blx 0xff8232d6 │ │ │ │ + stc2 7, cr15, [r6], #424 @ 0x1a8 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ mulls r3, r8, r2 │ │ │ │ - ldc2 7, cr15, [r8], #444 @ 0x1bc │ │ │ │ + ldc2 7, cr15, [r4], #444 @ 0x1bc │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2], {107} @ 0x6b │ │ │ │ + stc2 7, cr15, [lr], {107} @ 0x6b │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strtmi pc, [r1], -fp, lsr #22 │ │ │ │ + @ instruction: 0x4621fb13 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 7, 7, pc, cr14, cr2, {3} │ │ │ │ + mrc2 7, 7, pc, cr10, cr2, {3} │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b7fe3f │ │ │ │ + @ instruction: 0xe7b7fe37 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq sl, r3, r8, asr r6 │ │ │ │ + addeq sl, r3, r0, asr r6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c7a8 │ │ │ │ + bl 0xfec3c7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xff82337e │ │ │ │ + blx 0xff723386 │ │ │ │ @ instruction: 0xf76a4680 │ │ │ │ - stmdavs r9!, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4631fad9 │ │ │ │ + ldrtmi pc, [r1], -r1, asr #21 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 7, 0, pc, cr12, cr2, {3} @ │ │ │ │ - ldc2 7, cr15, [r4], #-424 @ 0xfffffe58 │ │ │ │ + mcr2 7, 0, pc, cr8, cr2, {3} @ │ │ │ │ + ldc2 7, cr15, [r0], #-424 @ 0xfffffe58 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ mulls r3, r8, r2 │ │ │ │ - mcrr2 7, 6, pc, r2, cr15 @ │ │ │ │ + ldc2 7, cr15, [lr], #-444 @ 0xfffffe44 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x21acf64c │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - blx 0xfe8233d2 │ │ │ │ + blx 0xfe7233da │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4621fab5 │ │ │ │ + @ instruction: 0x4621fa9d │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfeda3402 │ │ │ │ + blx 0xfeca340a │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r7, r9, asr #27]! │ │ │ │ + ldr pc, [r7, r1, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq sl, r3, ip, ror #10 │ │ │ │ + addeq sl, r3, r4, ror #10 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c890 │ │ │ │ + bl 0xfec3c898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ ldc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf646b3a0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - strmi pc, [r2], -r9, ror #20 │ │ │ │ + @ instruction: 0x4602fa51 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - blx 0xfeda3498 │ │ │ │ - blx 0xff22347e │ │ │ │ + blx 0xfeca34a0 │ │ │ │ + blx 0xff123486 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900372bc │ │ │ │ - blx 0xff5a349e │ │ │ │ + blx 0xff4a34a6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xc234b2 │ │ │ │ + blx 0xb234ba │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -r5, asr #20 │ │ │ │ + strtmi pc, [r1], -sp, lsr #20 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x11a34e2 │ │ │ │ + blx 0x10a34ea │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x165f70 │ │ │ │ + bcs 0x165f78 │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq sl, r3, ip, lsl #9 │ │ │ │ + addeq sl, r3, r4, lsl #9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -218374,58 +218375,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0xf642fb5f │ │ │ │ + @ instruction: 0xf642fb5b │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - blx 0x1c2356a │ │ │ │ - blx 0xffca3558 │ │ │ │ + blx 0x1b23572 │ │ │ │ + blx 0xffba3560 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ - blx 0xfe223584 │ │ │ │ + blx 0xfe12358c │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9baf771 │ │ │ │ - blx 0xff923574 │ │ │ │ + @ instruction: 0xf9b6f771 │ │ │ │ + blx 0xff82357c │ │ │ │ ldmvs r1!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf9def7d6 │ │ │ │ + @ instruction: 0xf9c6f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0x4621bb7b │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blmi 0x6e4080 │ │ │ │ + blmi 0x6e4078 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiane sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bl 0x30a008 │ │ │ │ + bl 0x30a010 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ stmdavs r8, {r0, r1, r3, r6, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - ldmdavs sp!, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r1, ror r8 │ │ │ │ - @ instruction: 0xf9bef7d6 │ │ │ │ + @ instruction: 0xf9a6f7d6 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - @ instruction: 0x2001fabb │ │ │ │ + @ instruction: 0x2001fab7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq sl, r3, ip, ror r3 │ │ │ │ + addeq sl, r3, r4, ror r3 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -218437,58 +218438,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0xf642fae1 │ │ │ │ + @ instruction: 0xf642fadd │ │ │ │ pkhbtmi r7, r1, r8, lsl #5 │ │ │ │ @ instruction: 0xf76f6821 │ │ │ │ - @ instruction: 0xf76afaef │ │ │ │ - stmdavs r1!, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afaeb │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424680 │ │ │ │ @ instruction: 0xf7727250 │ │ │ │ - movwcs pc, #6663 @ 0x1a07 @ │ │ │ │ + movwcs pc, #6659 @ 0x1a03 @ │ │ │ │ @ instruction: 0x4641221a │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - @ instruction: 0xf76af93d │ │ │ │ - stmdavs r6!, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76af939 │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #18 @ │ │ │ │ + ldrtmi pc, [r1], -fp, asr #18 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9f4f772 │ │ │ │ + @ instruction: 0xf9f0f772 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vsra.s64 q11, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ - bl 0x34a0fc │ │ │ │ + bl 0x34a104 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x461a443b │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf942f7d6 │ │ │ │ + @ instruction: 0xf92af7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, r9, lsl sl @ │ │ │ │ + andcs pc, r1, r5, lsl sl @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrc2 7, 15, pc, r4, cr14 @ │ │ │ │ + mcrr2 7, 15, pc, ip, cr14 @ │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq sl, r3, sl, lsl #5 │ │ │ │ + addeq sl, r3, r2, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrsbtpl pc, [r0], r0 @ │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -218510,58 +218511,58 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - @ instruction: 0xf9e6f76a │ │ │ │ + @ instruction: 0xf9e2f76a │ │ │ │ @ instruction: 0xf76a4681 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #19 @ │ │ │ │ + @ instruction: 0x4631f9df │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ ldrtmi lr, [r1], -r8 │ │ │ │ @ instruction: 0xf1ba3d01 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ streq pc, [r2], #-866 @ 0xfffffc9e │ │ │ │ - @ instruction: 0xf8d8f7d6 │ │ │ │ + @ instruction: 0xf8c0f7d6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blls 0x163f98 │ │ │ │ + blls 0x163f90 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r9, asr #17 @ │ │ │ │ + @ instruction: 0x4659f8b1 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9c6f772 │ │ │ │ - bl 0x38c214 │ │ │ │ + @ instruction: 0xf9c2f772 │ │ │ │ + bl 0x38c21c │ │ │ │ andcs r0, r0, r6, lsl #6 │ │ │ │ vsub.i32 d17, d19, d18 │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff623a36 │ │ │ │ + blx 0xff423a3e │ │ │ │ ldrmi lr, [r8], -r7, lsr #15 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r9, r0, r0, lsl #22 │ │ │ │ stmiane r3!, {r1, r2, r3, r4, r5, fp, sp, lr}^ │ │ │ │ streq pc, [r2], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf7d64621 │ │ │ │ - @ instruction: 0x4631f89b │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #17 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf998f772 │ │ │ │ + @ instruction: 0xf994f772 │ │ │ │ rscle r3, pc, #1, 26 @ 0x40 │ │ │ │ @ instruction: 0x4628e7d7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x469a461d │ │ │ │ @@ -218571,59 +218572,59 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d06c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r2, r3, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3ccb4 │ │ │ │ + bl 0xfec3ccbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ cmnlt r1, r0, asr #2 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldmdblt r0!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - strmi pc, [r7], -r9, asr #18 │ │ │ │ - @ instruction: 0xf97af76a │ │ │ │ + strmi pc, [r7], -r5, asr #18 │ │ │ │ + @ instruction: 0xf976f76a │ │ │ │ stmdavs r6!, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - @ instruction: 0xf846f7d6 │ │ │ │ + @ instruction: 0xf82ef7d6 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - @ instruction: 0xf76af8d7 │ │ │ │ - stmdavs r1!, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76af8d3 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x8e41e4 │ │ │ │ + blmi 0x8e41dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900018bb │ │ │ │ - bllt 0x1336c48 │ │ │ │ + bllt 0x1336c50 │ │ │ │ tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {r0, sp}^ │ │ │ │ - @ instruction: 0xf820f7d6 │ │ │ │ + @ instruction: 0xf808f7d6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724640 │ │ │ │ - strdcs pc, [r1], -r3 │ │ │ │ + andcs pc, r1, pc, ror #23 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -218631,230 +218632,230 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrvs pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - @ instruction: 0xe7d4f8dd │ │ │ │ - addeq sl, r3, r6, asr #32 │ │ │ │ + @ instruction: 0xe7d4f8d9 │ │ │ │ + addeq sl, r3, lr, lsr r0 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r9, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3cdc4 │ │ │ │ + bl 0xfec3cdcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r1, r0 │ │ │ │ - blx 0xfe7a3bdc │ │ │ │ + blx 0xfe7a3be4 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf8cef76a │ │ │ │ + @ instruction: 0xf8caf76a │ │ │ │ strmi r6, [r7], -r9, lsr #17 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - @ instruction: 0xffcef7d5 │ │ │ │ + @ instruction: 0xffb6f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76af85f │ │ │ │ - @ instruction: 0xf642f929 │ │ │ │ + @ instruction: 0xf76af85b │ │ │ │ + @ instruction: 0xf642f925 │ │ │ │ stmdavs r1!, {r2, r3, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x9240f4 │ │ │ │ + blmi 0x9240ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r8], #-2090 @ 0xfffff7d6 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ @ instruction: 0xf64cbb52 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0x461a0195 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {sp}^ │ │ │ │ - @ instruction: 0xffa8f7d5 │ │ │ │ + @ instruction: 0xff90f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, r5, lsr #17 │ │ │ │ + andcs pc, r1, r1, lsr #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r5!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fe4770 │ │ │ │ - @ instruction: 0xe7adfab1 │ │ │ │ + str pc, [sp, r9, lsr #21]! │ │ │ │ orrsvc pc, r4, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf864f76b │ │ │ │ + @ instruction: 0xf860f76b │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r9, r3, r6, asr pc │ │ │ │ + addeq r9, r3, lr, asr #30 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3cec0 │ │ │ │ + bl 0xfec3cec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r0, ror r0 │ │ │ │ - blx 0x823cd8 │ │ │ │ + blx 0x823ce0 │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf850f76a │ │ │ │ + @ instruction: 0xf84cf76a │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ @ instruction: 0xf7d56819 │ │ │ │ - strtmi pc, [r9], -pc, asr #30 │ │ │ │ + qasxmi pc, r9, r7 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffe0f771 │ │ │ │ + @ instruction: 0xffdcf771 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - @ instruction: 0xf8a8f76a │ │ │ │ + @ instruction: 0xf8a4f76a │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - @ instruction: 0xf8b6f76f │ │ │ │ - @ instruction: 0x53a8f64e │ │ │ │ + @ instruction: 0xf8b2f76f │ │ │ │ + bicpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76a78d8 │ │ │ │ - strmi pc, [r7], -pc, ror #25 │ │ │ │ - @ instruction: 0xf830f76a │ │ │ │ + strmi pc, [r7], -fp, ror #25 │ │ │ │ + @ instruction: 0xf82cf76a │ │ │ │ ldrbtmi r4, [fp], #-2852 @ 0xfffff4dc │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ strbvc pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf76b6838 │ │ │ │ - blmi 0x863d6c │ │ │ │ + blmi 0x863d64 │ │ │ │ tstpmi r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17c10c │ │ │ │ + bl 0x17c114 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - blmi 0x665d48 │ │ │ │ + blmi 0x665d40 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe8f76a │ │ │ │ + @ instruction: 0xffe4f76a │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {sp}^ │ │ │ │ - @ instruction: 0xff00f7d5 │ │ │ │ + mcr2 7, 7, pc, cr8, cr5, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7719804 │ │ │ │ - strdcs pc, [r1], -sp │ │ │ │ + strdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x623db4 │ │ │ │ + blx 0x423dbc │ │ │ │ svclt 0x0000e78e │ │ │ │ - addeq r9, r3, r6, asr #28 │ │ │ │ - addeq r9, r3, ip, lsl lr │ │ │ │ - strdeq r9, [r3], lr │ │ │ │ + addeq r9, r3, lr, lsr lr │ │ │ │ + addeq r9, r3, r4, lsl lr │ │ │ │ + strdeq r9, [r3], r6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsble r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r8, r0, ror r3 │ │ │ │ tstlt r3, fp, lsl #16 │ │ │ │ - blcs 0x100114 │ │ │ │ + blcs 0x10011c │ │ │ │ push {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3cff4 │ │ │ │ + bl 0xfec3cffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, r8, r8, asr #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d05a │ │ │ │ @ instruction: 0xf982f7ff │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0xffbaf769 │ │ │ │ + @ instruction: 0xffb6f769 │ │ │ │ @ instruction: 0xf7694606 │ │ │ │ - @ instruction: 0xf646ffb7 │ │ │ │ + @ instruction: 0xf646ffb3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf8d82396 │ │ │ │ strmi r1, [r7], -r8 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d5681d │ │ │ │ - @ instruction: 0x4602feb1 │ │ │ │ + @ instruction: 0x4602fe99 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - mrc2 7, 7, pc, cr10, cr1, {3} │ │ │ │ + mrc2 7, 7, pc, cr6, cr1, {3} │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d59303 │ │ │ │ - strtmi pc, [r1], -r1, lsr #29 │ │ │ │ + strtmi pc, [r1], -r9, lsl #29 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr10, cr1, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr6, cr1, {3} @ │ │ │ │ stmdbmi r6!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ mrc 8, 0, r6, cr13, cr8, {0} │ │ │ │ ldrbtmi r3, [r9], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf8d86809 │ │ │ │ ldmdapl r9, {r2, sp}^ │ │ │ │ - bl 0x2ac044 │ │ │ │ + bl 0x2ac04c │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf64cb34a │ │ │ │ vsra.s64 d20, d28, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - mulcs r1, r1, pc @ │ │ │ │ + andcs pc, r1, sp, lsl #31 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1666ec │ │ │ │ + bcs 0x1666f4 │ │ │ │ mulcs r0, r6, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf990f7fe │ │ │ │ + @ instruction: 0xf988f7fe │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ @ instruction: 0xf76e4638 │ │ │ │ - blls 0x1e5d0c │ │ │ │ + blls 0x1e5d04 │ │ │ │ @ instruction: 0xf64ce7c7 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ mulls r1, r5, r1 │ │ │ │ @ instruction: 0xf8cd6808 │ │ │ │ @ instruction: 0xf76ac000 │ │ │ │ - andcs pc, r1, r7, ror #30 │ │ │ │ + andcs pc, r1, r3, ror #30 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq r9, r3, sl, lsl #26 │ │ │ │ + addeq r9, r3, r2, lsl #26 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ @ instruction: 0xf0006370 │ │ │ │ ldmdavs r3, {r1, r2, r7, pc}^ │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ addhi pc, r7, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -218866,85 +218867,85 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d060 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - blls 0x1e5bcc │ │ │ │ + blls 0x1e5bc4 │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ ldmdavs r9, {r0, r2, r5, fp, sp, lr} │ │ │ │ - mrc2 7, 0, pc, cr14, cr5, {6} │ │ │ │ + mcr2 7, 0, pc, cr6, cr5, {6} @ │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - cdp 14, 1, cr15, cr13, cr7, {3} │ │ │ │ + cdp 14, 1, cr15, cr13, cr3, {3} │ │ │ │ @ instruction: 0xf7695f70 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e4606 │ │ │ │ - @ instruction: 0xf64eff85 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + @ instruction: 0xf64eff81 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ ldmvc r8, {r2, r4, r5, r8, r9}^ │ │ │ │ - blx 0xff0a3d32 │ │ │ │ + blx 0xfefa3d3a │ │ │ │ @ instruction: 0xf7694607 │ │ │ │ - blmi 0xbe5b8c │ │ │ │ + blmi 0xbe5b84 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl sl!, {r0, r2, ip, pc}^ │ │ │ │ @ instruction: 0xf64918bb │ │ │ │ vqdmlsl.s , d16, d0[4] │ │ │ │ ldmibne r1, {r0, r2, r4, r7, r8, r9, sl} │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 13, cr15, cr6, cr10, {3} │ │ │ │ + cdp2 7, 13, cr15, cr2, cr10, {3} │ │ │ │ vqdmulh.s d20, d9, d19 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf8cd681b │ │ │ │ stmiapl sl!, {r4, pc}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 12, cr15, cr4, cr10, {3} │ │ │ │ + cdp2 7, 12, cr15, cr0, cr10, {3} │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r3, {r1, r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blls 0x1e5acc │ │ │ │ + blls 0x1e5ac4 │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d56859 │ │ │ │ - strtmi pc, [r1], -pc, asr #27 │ │ │ │ + @ instruction: 0x4621fdb7 │ │ │ │ stmdals r4, {r1, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr12, cr1, {3} @ │ │ │ │ + mcr2 7, 6, pc, cr8, cr1, {3} @ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ssub16mi sl, r8, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8d6f7fe │ │ │ │ + @ instruction: 0xf8cef7fe │ │ │ │ svclt 0x0000e781 │ │ │ │ - addeq r9, r3, r4, ror #23 │ │ │ │ - @ instruction: 0x00839bba │ │ │ │ - umulleq r9, r3, ip, fp │ │ │ │ + ldrdeq r9, [r3], ip │ │ │ │ + @ instruction: 0x00839bb2 │ │ │ │ + umulleq r9, r3, r4, fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ ldmdavs r2, {r0, r2, r7, ip, sp, pc} │ │ │ │ streq pc, [lr], #-18 @ 0xffffffee │ │ │ │ - b 0x125a474 │ │ │ │ + b 0x125a47c │ │ │ │ ldrbteq r0, [r6], r3, lsl #12 │ │ │ │ @ instruction: 0xf8d0d476 │ │ │ │ @ instruction: 0xf01240b0 │ │ │ │ tstle r5, r0, ror r2 │ │ │ │ cmnle r8, r0, lsl #24 │ │ │ │ ldrsbtcs pc, [r4], r0 @ │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ @@ -218962,70 +218963,70 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - cdp2 7, 9, cr15, cr2, cr9, {3} │ │ │ │ + cdp2 7, 8, cr15, cr14, cr9, {3} │ │ │ │ @ instruction: 0xf7694681 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #29 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsl #29 @ │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - ldc2l 7, cr15, [sl, #-852] @ 0xfffffcac │ │ │ │ + stc2l 7, cr15, [r2, #-852] @ 0xfffffcac │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blls 0x164324 │ │ │ │ + blls 0x16431c │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, lr, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ suble r2, r1, r0, lsl #20 │ │ │ │ ldmdavs sp!, {r1, r9, fp, ip, pc} │ │ │ │ - beq 0x1e0a14 │ │ │ │ - stc2l 7, cr15, [r4, #-852] @ 0xfffffcac │ │ │ │ + beq 0x1e0a1c │ │ │ │ + stc2 7, cr15, [ip, #-852]! @ 0xfffffcac │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - @ instruction: 0x4649f877 │ │ │ │ + @ instruction: 0x4649f873 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0x4651683d │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fd37 │ │ │ │ + @ instruction: 0x4629fd1f │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf90af772 │ │ │ │ + @ instruction: 0xf906f772 │ │ │ │ @ instruction: 0xf0262001 │ │ │ │ ldrtmi r0, [r1], -r3, lsl #6 │ │ │ │ bicsle r2, sp, r0, lsl #24 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe8ff0 │ │ │ │ - ldr pc, [pc, r5, asr #16] │ │ │ │ + @ instruction: 0xe79ff83d │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [sp, r1, lsl #6] │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x237ae4 │ │ │ │ + bl 0x237aec │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - ldc2l 7, cr15, [ip], #852 @ 0x354 │ │ │ │ + stc2l 7, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7724640 │ │ │ │ - stccc 8, cr15, [r1], {207} @ 0xcf │ │ │ │ + stccc 8, cr15, [r1], {203} @ 0xcb │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e784 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @@ -219043,48 +219044,48 @@ │ │ │ │ ldrdlt r1, [r2], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ cmnplt r8, #540 @ p-variant is OBSOLETE @ 0x21c │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2l 7, cr15, [r0, #420]! @ 0x1a4 │ │ │ │ + stc2l 7, cr15, [ip, #420]! @ 0x1a4 │ │ │ │ @ instruction: 0xf7694607 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4631fcb9 │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #25 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffecf771 │ │ │ │ + @ instruction: 0xffe8f771 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - stc2 7, cr15, [r4, #424] @ 0x1a8 │ │ │ │ + stc2 7, cr15, [r0, #424] @ 0x1a8 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fc9d │ │ │ │ + strtmi pc, [r1], -r5, lsl #25 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [sl, #452] @ 0x1c4 │ │ │ │ + ldc2 7, cr15, [r6, #452] @ 0x1c4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffaaf7fd │ │ │ │ + @ instruction: 0xffa2f7fd │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - addeq r9, r3, ip, lsr r9 │ │ │ │ + addeq r9, r3, r4, lsr r9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -219096,117 +219097,117 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d03d │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fdbb │ │ │ │ + @ instruction: 0xf642fdb7 │ │ │ │ @ instruction: 0x46077298 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r8, #440] @ 0x1b8 │ │ │ │ - stc2l 7, cr15, [sl, #-420] @ 0xfffffe5c │ │ │ │ + stc2l 7, cr15, [r4, #440] @ 0x1b8 │ │ │ │ + stc2l 7, cr15, [r6, #-420] @ 0xfffffe5c │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r9], -r9, asr #24 │ │ │ │ + @ instruction: 0x4629fc31 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl], {113} @ 0x71 │ │ │ │ + ldc2l 7, cr15, [r6], {113} @ 0x71 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ movtlt fp, #39688 @ 0x9b08 │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xf8d9fd0f │ │ │ │ + @ instruction: 0xf8d9fd0b │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - stc2 7, cr15, [r6], #-852 @ 0xfffffcac │ │ │ │ + stc2 7, cr15, [lr], {213} @ 0xd5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714630 │ │ │ │ - andcs pc, r1, r3, lsr #26 │ │ │ │ + andcs pc, r1, pc, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xff3af7fd │ │ │ │ + @ instruction: 0xff32f7fd │ │ │ │ ldrhlt lr, [r9, #-113]! @ 0xffffff8f │ │ │ │ mvneq pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - ldrb pc, [ip, sp, ror #25] @ │ │ │ │ + ldrb pc, [ip, r9, ror #25] @ │ │ │ │ orrpl pc, r4, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - ldrb pc, [r4, r5, ror #25] @ │ │ │ │ + ldrb pc, [r4, r1, ror #25] @ │ │ │ │ msrcs (UNDEF: 108), ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7ccfcdd │ │ │ │ - addeq r9, r3, sl, asr r8 │ │ │ │ + @ instruction: 0xe7ccfcd9 │ │ │ │ + addeq r9, r3, r2, asr r8 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d070 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ push {r0, r4, r5, r6, sl, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec3d5c8 │ │ │ │ + bl 0xfec3d5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d3 │ │ │ │ cmnlt r1, r0, asr #2 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ ldmdblt r0!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fd27 │ │ │ │ + @ instruction: 0xf642fd23 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r4, #-440]! @ 0xfffffe48 │ │ │ │ - stc2l 7, cr15, [sl], #420 @ 0x1a4 │ │ │ │ + ldc2 7, cr15, [r0, #-440]! @ 0xfffffe48 │ │ │ │ + stc2l 7, cr15, [r6], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf7694606 │ │ │ │ - stmdavs r4!, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r9, ror #17 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621fbb3 │ │ │ │ + @ instruction: 0x4621fb9b │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr6, cr1, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr2, cr1, {3} @ │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {lr}^ │ │ │ │ tsteq r2, r8, lsl #22 │ │ │ │ @ instruction: 0x910018b3 │ │ │ │ - bllt 0x17f7540 │ │ │ │ + bllt 0x17f7548 │ │ │ │ vcge.s8 d27, d28, d8 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - ldc2l 7, cr15, [sl], #-424 @ 0xfffffe58 │ │ │ │ + ldc2l 7, cr15, [r6], #-424 @ 0xfffffe58 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - blx 0xfe5a43ca │ │ │ │ + blx 0x1fa43d2 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - andcs pc, r1, pc, lsl #25 │ │ │ │ + andcs pc, r1, fp, lsl #25 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219214,31 +219215,31 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vand , q6, q12 │ │ │ │ vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - mcrr2 7, 6, pc, lr, cr10 @ │ │ │ │ + mcrr2 7, 6, pc, sl, cr10 @ │ │ │ │ vaba.s8 q15, q14, q1 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - mcrr2 7, 6, pc, r6, cr10 @ │ │ │ │ + mcrr2 7, 6, pc, r2, cr10 @ │ │ │ │ vabd.s8 q15, q14, q5 │ │ │ │ vmla.f d17, d16, d0[6] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - ldc2 7, cr15, [lr], #-424 @ 0xfffffe58 │ │ │ │ + ldc2 7, cr15, [sl], #-424 @ 0xfffffe58 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r9, r3, r2, lsr r7 │ │ │ │ + addeq r9, r3, sl, lsr #14 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x16ad0c │ │ │ │ + bcs 0x16ad14 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -219248,55 +219249,55 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #15168 @ 0x3b40 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - mrrc2 7, 6, pc, r6, cr9 @ │ │ │ │ + mrrc2 7, 6, pc, r2, cr9 @ │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0x9a44aa │ │ │ │ + blx 0x3a44b2 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf769fe55 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769fe51 │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e9003 │ │ │ │ - blmi 0x6e579c │ │ │ │ + blmi 0x6e5794 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76a461a │ │ │ │ - stmdavs r4!, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0xa44f0 │ │ │ │ + blx 0xffaa44f8 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - ldrdcs pc, [r1], -r1 │ │ │ │ + andcs pc, r1, sp, asr #29 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcr2 7, 0, pc, cr14, cr13, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr6, cr13, {7} @ │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - strdeq r9, [r3], lr │ │ │ │ + strdeq r9, [r3], r6 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x16adf4 │ │ │ │ + bcs 0x16adfc │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -219306,49 +219307,49 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #7744 @ 0x1e40 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xff9a43d6 │ │ │ │ + blx 0xff8a43de │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0xfeca4590 │ │ │ │ + blx 0xfe6a4598 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf769fde1 │ │ │ │ - stmdavs r1!, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769fddd │ │ │ │ + stmdavs r1!, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e9003 │ │ │ │ - blmi 0x6e56b4 │ │ │ │ + blmi 0x6e56ac │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76a461a │ │ │ │ - stmdavs r4!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0xfe3a45d8 │ │ │ │ + blx 0x1da45e0 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - andcs pc, r1, sp, asr lr @ │ │ │ │ + andcs pc, r1, r9, asr lr @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r2, #1012] @ 0x3f4 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - addeq r9, r3, r6, lsl r5 │ │ │ │ + addeq r9, r3, lr, lsl #10 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsble r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r2, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219359,69 +219360,69 @@ │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d03d │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fbad │ │ │ │ + @ instruction: 0xf642fba9 │ │ │ │ @ instruction: 0x460772bc │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - blx 0xfefa44ca │ │ │ │ - blx 0x10244ba │ │ │ │ + blx 0xfeea44d2 │ │ │ │ + blx 0xf244c2 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4629fa3b │ │ │ │ + strtmi pc, [r9], -r3, lsr #20 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe2244f0 │ │ │ │ + blx 0xfe1244f8 │ │ │ │ vnmls.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xb3a9bb68 │ │ │ │ cmnpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xf8d9fb01 │ │ │ │ + @ instruction: 0xf8d9fafd │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - blx 0x7246bc │ │ │ │ + blx 0x1246c4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714630 │ │ │ │ - andcs pc, r1, r5, lsl fp @ │ │ │ │ + andcs pc, r1, r1, lsl fp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x166fcc │ │ │ │ + bcs 0x166fd4 │ │ │ │ @ instruction: 0x4618d89c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ cmnlt r9, r5, lsr #15 │ │ │ │ msrne (UNDEF: 100), ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7d0fad3 │ │ │ │ + ldrb pc, [r0, pc, asr #21] @ │ │ │ │ tstpvs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strb pc, [r8, fp, asr #21] @ │ │ │ │ + strb pc, [r8, r7, asr #21] @ │ │ │ │ mvnscs pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strb pc, [r0, r3, asr #21] @ │ │ │ │ - addeq r9, r3, lr, lsr r4 │ │ │ │ + @ instruction: 0xe7c0fabf │ │ │ │ + addeq r9, r3, r6, lsr r4 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stmdavs sl, {r1, r3, r5, r6, ip, lr, pc} │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r5, r0, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219435,64 +219436,64 @@ │ │ │ │ strmi sp, [r8], sl, asr #8 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf769d03d │ │ │ │ - strmi pc, [r6], -r1, ror #21 │ │ │ │ - blx 0xff8a45dc │ │ │ │ + @ instruction: 0x4606fadd │ │ │ │ + blx 0xff7a45e4 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldmdavs sp, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a4f7d5 │ │ │ │ + @ instruction: 0xf98cf7d5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714629 │ │ │ │ - @ instruction: 0xf8d8fcd7 │ │ │ │ - bllt 0xfefb2860 │ │ │ │ + @ instruction: 0xf8d8fcd3 │ │ │ │ + bllt 0xfefb2868 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8d82001 │ │ │ │ @ instruction: 0xf7d5100c │ │ │ │ - @ instruction: 0x4621f995 │ │ │ │ + @ instruction: 0x4621f97d │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8], {113} @ 0x71 │ │ │ │ + stc2l 7, cr15, [r4], {113} @ 0x71 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf8d81f70 │ │ │ │ ldrbtmi r2, [fp], #-4 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ stmiapl r9, {}^ @ │ │ │ │ - bl 0x2aca5c │ │ │ │ + bl 0x2aca64 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf64cb312 │ │ │ │ vsra.s64 d19, d20, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - andcs pc, r1, r5, lsl #21 │ │ │ │ + andcs pc, r1, r1, lsl #21 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - str pc, [ip, fp, lsl #25]! │ │ │ │ + str pc, [ip, r3, lsl #25]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - bfi pc, r1, (invalid: 22:13) @ │ │ │ │ + strb pc, [sp, sp, lsl #22] @ │ │ │ │ cmpppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x19a4698 │ │ │ │ + blx 0x18a46a0 │ │ │ │ ldrb r2, [fp, r1] │ │ │ │ - strdeq r9, [r3], r2 │ │ │ │ + addeq r9, r3, sl, ror #5 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -219502,73 +219503,73 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0xffba493a │ │ │ │ + blx 0xffba4942 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0e9 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fa71 │ │ │ │ + @ instruction: 0xf642fa6d │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - blx 0x20a4740 │ │ │ │ - blx 0x124730 │ │ │ │ + blx 0x1fa4748 │ │ │ │ + @ instruction: 0xf9fcf769 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf7714681 │ │ │ │ - andscs pc, sl, #2441216 @ 0x254000 │ │ │ │ + andscs pc, sl, #2375680 @ 0x244000 │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf7704628 │ │ │ │ - @ instruction: 0xf769f8cb │ │ │ │ - ldmdavs r3!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769f8c7 │ │ │ │ + ldmdavs r3!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460568b1 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1e4d78 │ │ │ │ + blls 0x1e4d20 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7714628 │ │ │ │ - @ instruction: 0xf769f935 │ │ │ │ - blmi 0x66521c │ │ │ │ + @ instruction: 0xf769f931 │ │ │ │ + blmi 0x665214 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movweq lr, #11017 @ 0x2b09 │ │ │ │ - bl 0x30b5f0 │ │ │ │ + bl 0x30b5f8 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ strmi r1, [r2], #-2219 @ 0xfffff755 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - ldmdavs sp!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r1, ror r8 │ │ │ │ - @ instruction: 0xf8caf7d5 │ │ │ │ + @ instruction: 0xf8b2f7d5 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714620 │ │ │ │ - mulcs r1, sp, ip │ │ │ │ + mulcs r1, r9, ip │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - umulleq r9, r3, r8, r1 │ │ │ │ + umulleq r9, r3, r0, r1 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -219578,156 +219579,156 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460d │ │ │ │ ldrdlt r1, [r4], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0x15a4a6a │ │ │ │ + blx 0x15a4a72 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0e9 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642f9d9 │ │ │ │ + @ instruction: 0xf642f9d5 │ │ │ │ pkhbtmi r7, r2, r8, lsl #5 │ │ │ │ @ instruction: 0xf76e6821 │ │ │ │ - @ instruction: 0xf769f9e7 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769f9e3 │ │ │ │ + stmdavs r1!, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424607 │ │ │ │ @ instruction: 0xf7717250 │ │ │ │ - movwcs pc, #6399 @ 0x18ff @ │ │ │ │ + movwcs pc, #6395 @ 0x18fb @ │ │ │ │ @ instruction: 0x4639221a │ │ │ │ @ instruction: 0xf7704638 │ │ │ │ - @ instruction: 0xf769f835 │ │ │ │ - pkhtbmi pc, r1, fp, asr #18 @ │ │ │ │ - @ instruction: 0xf98cf769 │ │ │ │ + @ instruction: 0xf769f831 │ │ │ │ + pkhtbmi pc, r1, r7, asr #18 @ │ │ │ │ + @ instruction: 0xf988f769 │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ andcs r6, r1, r9, lsr #17 │ │ │ │ - @ instruction: 0xf858f7d5 │ │ │ │ + @ instruction: 0xf840f7d5 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - blmi 0x6e5920 │ │ │ │ + blmi 0x6e5918 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bl 0x38b710 │ │ │ │ + bl 0x38b718 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ stmdavs r8, {r1, r3, r6, sl, lr} │ │ │ │ - @ instruction: 0xf94cf76a │ │ │ │ + @ instruction: 0xf948f76a │ │ │ │ stmdavs r9!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1e4c08 │ │ │ │ + blls 0x1e4bb0 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strbmi r3, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7714621 │ │ │ │ - andcs pc, r1, sp, lsl #18 │ │ │ │ + andcs pc, r1, r9, lsl #18 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addeq r9, r3, r4, ror r0 │ │ │ │ + addeq r9, r3, ip, rrx │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ addshi pc, r0, r0 │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3dd7c │ │ │ │ + bl 0xfec3dd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x43224200 │ │ │ │ svclt 0x004806d2 │ │ │ │ strbtle r4, [sp], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, ror r0 │ │ │ │ - blx 0xfee24ba4 │ │ │ │ + blx 0xfee24bac │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf91cf769 │ │ │ │ + @ instruction: 0xf918f769 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {r0, sp} │ │ │ │ @ instruction: 0xf7d46819 │ │ │ │ - strtmi pc, [r9], -r7, ror #31 │ │ │ │ + strtmi pc, [r9], -pc, asr #31 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x7a499a │ │ │ │ + blx 0x6a49a2 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - @ instruction: 0xf940f769 │ │ │ │ + @ instruction: 0xf93cf769 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - @ instruction: 0xf94ef76e │ │ │ │ - @ instruction: 0x53a8f64e │ │ │ │ + @ instruction: 0xf94af76e │ │ │ │ + bicpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76978d8 │ │ │ │ - strmi pc, [r7], -r7, lsl #27 │ │ │ │ - @ instruction: 0xf8c8f769 │ │ │ │ + strmi pc, [r7], -r3, lsl #27 │ │ │ │ + @ instruction: 0xf8c4f769 │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ strbvc pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blmi 0x8e4e9c │ │ │ │ + blmi 0x8e4e94 │ │ │ │ orrcc pc, r0, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17cfdc │ │ │ │ + bl 0x17cfe4 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - blmi 0x6e4e78 │ │ │ │ + blmi 0x6e4e70 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf880f76a │ │ │ │ + @ instruction: 0xf87cf76a │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {r0, sp}^ │ │ │ │ - @ instruction: 0xff98f7d4 │ │ │ │ + @ instruction: 0xff80f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7719804 │ │ │ │ - andcs pc, r1, fp, ror #22 │ │ │ │ + andcs pc, r1, r7, ror #22 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - str pc, [r9, r7, lsr #21] │ │ │ │ - addeq r8, r3, r6, ror pc │ │ │ │ - addeq r8, r3, ip, asr #30 │ │ │ │ - addeq r8, r3, lr, lsr #30 │ │ │ │ + @ instruction: 0xe789fa9f │ │ │ │ + addeq r8, r3, lr, ror #30 │ │ │ │ + addeq r8, r3, r4, asr #30 │ │ │ │ + addeq r8, r3, r6, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -219746,106 +219747,106 @@ │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addshi pc, pc, r0 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0x122e4c │ │ │ │ + beq 0x122e54 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d7809c │ │ │ │ - bls 0x4f2ff4 │ │ │ │ - beq 0x163134 │ │ │ │ + bls 0x4f2ffc │ │ │ │ + beq 0x16313c │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - @ instruction: 0xf826f769 │ │ │ │ + @ instruction: 0xf822f769 │ │ │ │ @ instruction: 0xf7694681 │ │ │ │ - andls pc, r1, r3, lsr #16 │ │ │ │ - @ instruction: 0xf820f769 │ │ │ │ + andls pc, r1, pc, lsl r8 @ │ │ │ │ + @ instruction: 0xf81cf769 │ │ │ │ @ instruction: 0xf7694680 │ │ │ │ - @ instruction: 0xf642f885 │ │ │ │ + @ instruction: 0xf642f881 │ │ │ │ ldmdavs r9!, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76e9005 │ │ │ │ - @ instruction: 0xf8d7f893 │ │ │ │ + @ instruction: 0xf8d7f88f │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - uadd16mi pc, r9, r7 @ │ │ │ │ + @ instruction: 0x4659feff │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffa8f770 │ │ │ │ + @ instruction: 0xffa4f770 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - @ instruction: 0xff0cf7d4 │ │ │ │ + mrc2 7, 7, pc, cr4, cr4, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7709801 │ │ │ │ - @ instruction: 0x9600ff9d │ │ │ │ - blcs 0x10d998 │ │ │ │ - blls 0x25b28c │ │ │ │ - bls 0x1386bc │ │ │ │ + @ instruction: 0x9600ff99 │ │ │ │ + blcs 0x10d9a0 │ │ │ │ + blls 0x25b294 │ │ │ │ + bls 0x1386c4 │ │ │ │ cdpls 6, 0, cr4, cr4, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4659fef7 │ │ │ │ + @ instruction: 0x4659fedf │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xfff4f770 │ │ │ │ - blcs 0x10d9b8 │ │ │ │ - blcc 0x15ae94 │ │ │ │ - bl 0x38b9c0 │ │ │ │ + @ instruction: 0xfff0f770 │ │ │ │ + blcs 0x10d9c0 │ │ │ │ + blcc 0x15ae9c │ │ │ │ + bl 0x38b9c8 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d40402 │ │ │ │ - @ instruction: 0x4659fedf │ │ │ │ + ldrbmi pc, [r9], -r7, asr #29 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff70f770 │ │ │ │ - blcs 0x10d9f4 │ │ │ │ - bls 0x51b12c │ │ │ │ + @ instruction: 0xff6cf770 │ │ │ │ + blcs 0x10d9fc │ │ │ │ + bls 0x51b134 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - mcr2 7, 6, pc, cr12, cr4, {6} @ │ │ │ │ + mrc2 7, 5, pc, cr4, cr4, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7709801 │ │ │ │ - blls 0x1a6b80 │ │ │ │ + blls 0x1a6b78 │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr14, cr4, {6} │ │ │ │ + mcr2 7, 5, pc, cr6, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704640 │ │ │ │ - ldr pc, [r4, pc, asr #30]! │ │ │ │ + ldr pc, [r4, fp, asr #30]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ - @ instruction: 0xe760f9d3 │ │ │ │ + strb pc, [r0, -fp, asr #19]! @ │ │ │ │ @ instruction: 0xe7f24630 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, lr, r0 │ │ │ │ movwls r4, #13978 @ 0x369a │ │ │ │ svclt 0x0000e76a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, asr #17 │ │ │ │ stmdbvs fp, {r0, r2, r3, r8, r9, ip, sp, pc} │ │ │ │ - blcs 0x8f7f28 │ │ │ │ + blcs 0x8f7f30 │ │ │ │ stmvs fp, {r0, r2, r3, r4, sl, fp, ip, lr, pc} │ │ │ │ tstle r1, pc, lsl #22 │ │ │ │ stmiblt r3, {r0, r1, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ movwcs r1, #4304 @ 0x10d0 │ │ │ │ @ instruction: 0xf8804606 │ │ │ │ vmvn.i32 , #156 @ 0x0000009c │ │ │ │ @@ -219858,244 +219859,244 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf98af7fd │ │ │ │ + @ instruction: 0xf982f7fd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xf88e4 │ │ │ │ + stmdbvs r3!, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xf88ec │ │ │ │ @ instruction: 0xf896d158 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x44117c │ │ │ │ + blcs 0x441184 │ │ │ │ @ instruction: 0xf768d059 │ │ │ │ - stccs 15, cr15, [r0, #-300] @ 0xfffffed4 │ │ │ │ + stccs 15, cr15, [r0, #-284] @ 0xfffffee4 │ │ │ │ stclle 6, cr4, [r0, #-516] @ 0xfffffdfc │ │ │ │ - bvs 0xa24818 │ │ │ │ - bcs 0xfe6a3a04 │ │ │ │ + bvs 0xa24820 │ │ │ │ + bcs 0xfe6a3a0c │ │ │ │ ands r2, lr, r0, lsl #14 │ │ │ │ movwls r2, #994 @ 0x3e2 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe824e2e │ │ │ │ + blx 0xfea24e36 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mrc2 7, 1, pc, cr6, cr4, {6} │ │ │ │ + mrc2 7, 0, pc, cr14, cr4, {6} │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - andcs pc, r4, #51, 30 @ 0xcc │ │ │ │ + andcs pc, r4, #47, 30 @ 0xbc │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf76d3701 │ │ │ │ - adcsmi pc, sp, #644 @ 0x284 │ │ │ │ + adcsmi pc, sp, #628 @ 0x274 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mrc2 7, 0, pc, cr14, cr4, {6} │ │ │ │ + mcr2 7, 0, pc, cr6, cr4, {6} @ │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - mvncs pc, #2800 @ 0xaf0 │ │ │ │ + mvncs pc, #2736 @ 0xab0 │ │ │ │ strbmi r9, [r2], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2 7, cr15, [sl, #784]! @ 0x310 │ │ │ │ + stc2l 7, cr15, [r2, #784] @ 0x310 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xffeef7c0 │ │ │ │ + @ instruction: 0xfff6f7c0 │ │ │ │ @ instruction: 0xf7c44630 │ │ │ │ - usad8 r5, r9, r8 │ │ │ │ + str pc, [r5, r1, lsr #16] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xff70f76d │ │ │ │ + @ instruction: 0xff6cf76d │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r2, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmlsl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-2710 @ 0xfffff56a │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldmpl r2, {r1, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [sl, r1, asr #29] │ │ │ │ + @ instruction: 0xe78afebd │ │ │ │ strbmi r0, [r1], -sl, lsr #1 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xff4ef76d │ │ │ │ + @ instruction: 0xff4af76d │ │ │ │ svclt 0x0000e7cd │ │ │ │ - @ instruction: 0x00838bba │ │ │ │ + @ instruction: 0x00838bb2 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d055 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r1, r2, r4, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3e210 │ │ │ │ + bl 0xfec3e218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ orrlt r2, r9, #64, 2 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ orrlt pc, r8, #7667712 @ 0x750000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 13, cr15, cr6, cr8, {3} │ │ │ │ + cdp2 7, 13, cr15, cr2, cr8, {3} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - stc2 7, cr15, [r2, #848]! @ 0x350 │ │ │ │ + stc2 7, cr15, [sl, #848] @ 0x350 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - @ instruction: 0xf768f8d5 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf768f8d1 │ │ │ │ + stmdavs r9!, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76d4606 │ │ │ │ - strbmi pc, [r0], -fp, lsl #30 @ │ │ │ │ - blx 0x1324e1a │ │ │ │ - blcs 0x2c1304 │ │ │ │ + strbmi pc, [r0], -r7, lsl #30 @ │ │ │ │ + blx 0x1224e22 │ │ │ │ + blcs 0x2c130c │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbhi r5, [r1, #-3401]! @ 0xfffff2b7 │ │ │ │ @ instruction: 0x21c1ad99 │ │ │ │ - @ instruction: 0xf8acf7fd │ │ │ │ + @ instruction: 0xf8a4f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blmi 0x18b8e84 │ │ │ │ + blmi 0x18b8e8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11a8f64b │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 6, cr15, cr6, cr9, {3} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr9, {3} │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d4682c │ │ │ │ - @ instruction: 0x4602fd53 │ │ │ │ + @ instruction: 0x4602fd3b │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xf926f771 │ │ │ │ + @ instruction: 0xf922f771 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x14078d4 │ │ │ │ + blmi 0x14078dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 3, cr15, cr14, cr9, {3} │ │ │ │ - blmi 0x11e1094 │ │ │ │ + cdp2 7, 3, cr15, cr10, cr9, {3} │ │ │ │ + blmi 0x11e109c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 2, cr15, cr10, cr9, {3} │ │ │ │ - blmi 0xfa106c │ │ │ │ + cdp2 7, 2, cr15, cr6, cr9, {3} │ │ │ │ + blmi 0xfa1074 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 1, cr15, cr6, cr9, {3} │ │ │ │ - blmi 0xd61044 │ │ │ │ + cdp2 7, 1, cr15, cr2, cr9, {3} │ │ │ │ + blmi 0xd6104c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 0, cr15, cr2, cr9, {3} │ │ │ │ - blmi 0xb2101c │ │ │ │ + ldc2l 7, cr15, [lr, #420]! @ 0x1a4 │ │ │ │ + blmi 0xb21024 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x31b8f64b │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr, #420]! @ 0x1a4 │ │ │ │ - blmi 0x8e0ff4 │ │ │ │ + stc2l 7, cr15, [sl, #420]! @ 0x1a4 │ │ │ │ + blmi 0x8e0ffc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #420] @ 0x1a4 │ │ │ │ - blmi 0x6a0fcc │ │ │ │ + ldc2l 7, cr15, [r6, #420] @ 0x1a4 │ │ │ │ + blmi 0x6a0fd4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, fp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r6, #420] @ 0x1a4 │ │ │ │ + stc2l 7, cr15, [r2, #420] @ 0x1a4 │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - @ instruction: 0x01b4f64b │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf846f167 │ │ │ │ - addeq r8, r3, r4, lsr #21 │ │ │ │ - addeq r8, r3, r4, asr sl │ │ │ │ - addeq r8, r3, ip, lsr #20 │ │ │ │ - addeq r8, r3, r4, lsl #20 │ │ │ │ - ldrdeq r8, [r3], ip │ │ │ │ - @ instruction: 0x008389b4 │ │ │ │ - addeq r8, r3, ip, lsl #19 │ │ │ │ - addeq r8, r3, r4, ror #18 │ │ │ │ - ldrsbteq r2, [r5], -r4 │ │ │ │ + @ instruction: 0xf84ef167 │ │ │ │ + umulleq r8, r3, ip, sl │ │ │ │ + addeq r8, r3, ip, asr #20 │ │ │ │ + addeq r8, r3, r4, lsr #20 │ │ │ │ + strdeq r8, [r3], ip │ │ │ │ + ldrdeq r8, [r3], r4 │ │ │ │ + addeq r8, r3, ip, lsr #19 │ │ │ │ + addeq r8, r3, r4, lsl #19 │ │ │ │ + addeq r8, r3, ip, asr r9 │ │ │ │ + eorseq r2, r5, ip, ror #21 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -220110,32 +220111,32 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ bfieq r2, r6, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf7680810 │ │ │ │ - stmdavs lr!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #24 @ │ │ │ │ + ldrtmi pc, [r1], -pc, asr #24 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r8], #448 @ 0x1c0 │ │ │ │ - stc2l 7, cr15, [r2, #416] @ 0x1a0 │ │ │ │ + ldc2l 7, cr15, [r4], #448 @ 0x1c0 │ │ │ │ + ldc2 7, cr15, [lr, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf6426829 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - ldc2l 7, cr15, [r0, #436] @ 0x1b4 │ │ │ │ + stc2l 7, cr15, [ip, #436] @ 0x1b4 │ │ │ │ @ instruction: 0xf7694640 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -220143,110 +220144,110 @@ │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - stc2 7, cr15, [r6], #-848 @ 0xfffffcb0 │ │ │ │ + stc2 7, cr15, [lr], {212} @ 0xd4 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7704621 │ │ │ │ - andcs pc, r1, r3, lsr #26 │ │ │ │ + andcs pc, r1, pc, lsl sp @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - bfi pc, r1, (invalid: 26:22) @ │ │ │ │ + ldrb pc, [r6, sp, lsl #26] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe7c2fcfd │ │ │ │ + @ instruction: 0xe7c2fcf9 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [lr, r9, ror #25]! │ │ │ │ + str pc, [lr, r5, ror #25]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe79afcd5 │ │ │ │ + @ instruction: 0xe79afcd1 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d21, d16, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [r6, r1, asr #25] │ │ │ │ + @ instruction: 0xe786fcbd │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d21, d0, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [r2, -sp, lsr #25]! @ │ │ │ │ + ldrb pc, [r2, -r9, lsr #25]! @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe75efc99 │ │ │ │ + @ instruction: 0xe75efc95 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ - blmi 0x3a794c │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ + blmi 0x3a7954 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf166427a │ │ │ │ - svclt 0x0000ff19 │ │ │ │ - addeq r8, r3, sl, asr #16 │ │ │ │ - strdeq r8, [r3], sl │ │ │ │ - ldrdeq r8, [r3], r2 │ │ │ │ - addeq r8, r3, sl, lsr #15 │ │ │ │ - addeq r8, r3, r2, lsl #15 │ │ │ │ - addeq r8, r3, sl, asr r7 │ │ │ │ - addeq r8, r3, r2, lsr r7 │ │ │ │ - addeq r8, r3, sl, lsl #14 │ │ │ │ - eorseq r2, r5, r8, ror #21 │ │ │ │ + svclt 0x0000ff21 │ │ │ │ + addeq r8, r3, r2, asr #16 │ │ │ │ + strdeq r8, [r3], r2 │ │ │ │ + addeq r8, r3, sl, asr #15 │ │ │ │ + addeq r8, r3, r2, lsr #15 │ │ │ │ + addeq r8, r3, sl, ror r7 │ │ │ │ + addeq r8, r3, r2, asr r7 │ │ │ │ + addeq r8, r3, sl, lsr #14 │ │ │ │ + addeq r8, r3, r2, lsl #14 │ │ │ │ + eorseq r2, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ suble r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r0, r7, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -220261,38 +220262,38 @@ │ │ │ │ ldmib r4, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ bfieq r2, r6, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf7680810 │ │ │ │ - stmdavs lr!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4631fb39 │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #22 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff3a52f2 │ │ │ │ - ldc2 7, cr15, [r4], {104} @ 0x68 │ │ │ │ + blx 0xff2a52fa │ │ │ │ + ldc2 7, cr15, [r0], {104} @ 0x68 │ │ │ │ @ instruction: 0xf6426829 │ │ │ │ @ instruction: 0x460672bc │ │ │ │ - stc2 7, cr15, [r2], #436 @ 0x1b4 │ │ │ │ + ldc2 7, cr15, [lr], {109} @ 0x6d │ │ │ │ @ instruction: 0xf7694640 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r2, r4, r6, r7, pc}^ @ │ │ │ │ - blpl 0x12e3560 │ │ │ │ - blge 0xfe6c8314 │ │ │ │ + blpl 0x12e3568 │ │ │ │ + blge 0xfe6c831c │ │ │ │ ldmibvc r2, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r7!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fc4770 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, r1, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -220300,276 +220301,276 @@ │ │ │ │ vmla.f d22, d0, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xffc25510 │ │ │ │ + blx 0xff625518 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7704621 │ │ │ │ - andcs pc, r1, r9, ror #23 │ │ │ │ + andcs pc, r1, r5, ror #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe7d6fbd7 │ │ │ │ + @ instruction: 0xe7d6fbd3 │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - strb pc, [r2, r3, asr #23] @ │ │ │ │ + @ instruction: 0xe7c2fbbf │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [lr, pc, lsr #23]! │ │ │ │ + str pc, [lr, fp, lsr #23]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d16, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe79afb9b │ │ │ │ + @ instruction: 0xe79afb97 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [r6, r7, lsl #23] │ │ │ │ + str pc, [r6, r3, lsl #23] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe772fb73 │ │ │ │ + ldrb pc, [r2, -pc, ror #22]! @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe75efb5f │ │ │ │ + @ instruction: 0xe75efb5b │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ - blmi 0x3a7bc0 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ + blmi 0x3a7bc8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1664242 │ │ │ │ - svclt 0x0000fddf │ │ │ │ - ldrdeq r8, [r3], r6 │ │ │ │ - addeq r8, r3, r6, lsl #11 │ │ │ │ - addeq r8, r3, lr, asr r5 │ │ │ │ - addeq r8, r3, r6, lsr r5 │ │ │ │ - addeq r8, r3, lr, lsl #10 │ │ │ │ - addeq r8, r3, r6, ror #9 │ │ │ │ - @ instruction: 0x008384be │ │ │ │ - umulleq r8, r3, r6, r4 │ │ │ │ - ldrshteq r2, [r5], -ip │ │ │ │ + svclt 0x0000fde7 │ │ │ │ + addeq r8, r3, lr, asr #11 │ │ │ │ + addeq r8, r3, lr, ror r5 │ │ │ │ + addeq r8, r3, r6, asr r5 │ │ │ │ + addeq r8, r3, lr, lsr #10 │ │ │ │ + addeq r8, r3, r6, lsl #10 │ │ │ │ + ldrdeq r8, [r3], lr │ │ │ │ + @ instruction: 0x008384b6 │ │ │ │ + addeq r8, r3, lr, lsl #9 │ │ │ │ + eorseq r2, r5, r4, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ vaddl.u8 q10, d4, d8 │ │ │ │ @ instruction: 0xf1bc1c03 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ ldcls 0, cr8, [r0], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r0], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ movwls r8, #12487 @ 0x30c7 │ │ │ │ - movcs pc, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0x23b8f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r1, r0 │ │ │ │ - blcs 0x14e3dc │ │ │ │ + blcs 0x14e3e4 │ │ │ │ rschi pc, r7, r0 │ │ │ │ - blx 0x1825546 │ │ │ │ + blx 0x172554e │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [sl], r0, lsl #13 │ │ │ │ @ instruction: 0xf76d6819 │ │ │ │ - @ instruction: 0x2c05fb65 │ │ │ │ + @ instruction: 0x2c05fb61 │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ - @ instruction: 0x53a8f64e │ │ │ │ + bicpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7685d18 │ │ │ │ - @ instruction: 0x4604ff9b │ │ │ │ - blx 0xff825574 │ │ │ │ + @ instruction: 0x4604ff97 │ │ │ │ + blx 0xff72557c │ │ │ │ andls r4, r5, r8, ror fp │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1681 @ 0xfffff96f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64918a3 │ │ │ │ vmls.i d23, d16, d0[4] │ │ │ │ - bl 0x168a44 │ │ │ │ + bl 0x168a4c │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ strtmi r4, [r1], -r2, lsl #8 │ │ │ │ stmdavs r0!, {r2, sl, ip, pc} │ │ │ │ - blx 0xfeca55a4 │ │ │ │ - blcs 0x1ce444 │ │ │ │ + blx 0xfeba55ac │ │ │ │ + blcs 0x1ce44c │ │ │ │ addhi pc, r5, r0 │ │ │ │ - blx 0xff1255ac │ │ │ │ + blx 0xff0255b4 │ │ │ │ @ instruction: 0xf7684605 │ │ │ │ - @ instruction: 0xf8dafabd │ │ │ │ + @ instruction: 0xf8dafab9 │ │ │ │ strmi r4, [r6], -r0 │ │ │ │ andcs r4, r0, r9, asr r6 │ │ │ │ - @ instruction: 0xf9bcf7d4 │ │ │ │ + @ instruction: 0xf9a4f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704628 │ │ │ │ - blmi 0x1a26160 │ │ │ │ + blmi 0x1a26158 │ │ │ │ ldrbtmi r9, [fp], #-2064 @ 0xfffff7f0 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ tstls r0, r1, asr #8 │ │ │ │ vmax.f32 d27, d9, d11 │ │ │ │ vrhadd.s8 d20, d25, d8 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ vsra.s64 d16, d5, #64 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - blx 0xfe125600 │ │ │ │ + blx 0x2025608 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ andcs r9, r0, r3, lsl #18 │ │ │ │ - @ instruction: 0xf998f7d4 │ │ │ │ + @ instruction: 0xf980f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704630 │ │ │ │ - blmi 0x15e62c8 │ │ │ │ + blmi 0x15e62c0 │ │ │ │ mvnvc pc, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ - bl 0x30e4a0 │ │ │ │ + bl 0x30e4a8 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ ldrmi ip, [r3], #-0 │ │ │ │ @ instruction: 0xf769461a │ │ │ │ - andcs pc, r1, r1, ror #20 │ │ │ │ + andcs pc, r1, sp, asr sl @ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xf01ed009 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ - b 0x1193614 │ │ │ │ + b 0x119361c │ │ │ │ @ instruction: 0xf01e0e03 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strbtmi sl, [r0], -lr, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - smlsldx pc, ip, r7, ip @ │ │ │ │ + strb pc, [ip, -pc, ror #24] @ │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded043 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ strbtmi sl, [r0], -lr, lsr #30 │ │ │ │ @ instruction: 0xf768e7de │ │ │ │ - strmi pc, [r6], -pc, ror #20 │ │ │ │ - blx 0x1c256bc │ │ │ │ + strmi pc, [r6], -fp, ror #20 │ │ │ │ + blx 0x1b256c4 │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ ldrbmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4629f937 │ │ │ │ + @ instruction: 0x4629f91f │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl], #-448 @ 0xfffffe40 │ │ │ │ + stc2l 7, cr15, [r6], #-448 @ 0xfffffe40 │ │ │ │ vqdmulh.s d20, d9, d19 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf859681b │ │ │ │ - bl 0x16f954 │ │ │ │ + bl 0x16f95c │ │ │ │ andls r0, r0, r8 │ │ │ │ ldrtmi r1, [sl], #-2227 @ 0xfffff74d │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xf8dafa03 │ │ │ │ + @ instruction: 0xf8daf9ff │ │ │ │ stmdbls r3, {lr} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4621f91b │ │ │ │ + strtmi pc, [r1], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr], #448 @ 0x1c0 │ │ │ │ + stc2l 7, cr15, [sl], #448 @ 0x1c0 │ │ │ │ @ instruction: 0xf768e781 │ │ │ │ - @ instruction: 0xf646fa75 │ │ │ │ + @ instruction: 0xf646fa71 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6422396 │ │ │ │ @ instruction: 0x468072bc │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - blx 0x20a573c │ │ │ │ + blx 0x1fa5744 │ │ │ │ @ instruction: 0xf89ee717 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ @ instruction: 0xf63f0f02 │ │ │ │ strbtmi sl, [r0], -r8, ror #29 │ │ │ │ vaba.s8 d30, d19, d8 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ - blmi 0x267a6c │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + blmi 0x267a74 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x20a4030 │ │ │ │ - umulleq r8, r3, r6, r3 │ │ │ │ - addeq r8, r3, r6, asr #6 │ │ │ │ - strdeq r8, [r3], r6 │ │ │ │ - addeq r8, r3, r6, lsr r2 │ │ │ │ - eorseq r2, r5, r4, lsl fp │ │ │ │ + blx 0xfe3a4038 │ │ │ │ + addeq r8, r3, lr, lsl #7 │ │ │ │ + addeq r8, r3, lr, lsr r3 │ │ │ │ + addeq r8, r3, lr, ror #5 │ │ │ │ + addeq r8, r3, lr, lsr #4 │ │ │ │ + eorseq r2, r5, ip, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -220581,102 +220582,102 @@ │ │ │ │ @ instruction: 0x4326432e │ │ │ │ @ instruction: 0xf10006f6 │ │ │ │ @ instruction: 0xf8d080ae │ │ │ │ @ instruction: 0xf01360b0 │ │ │ │ tstle r7, r0, ror r3 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d080c1 │ │ │ │ - blcs 0xf3cec │ │ │ │ + blcs 0xf3cf4 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strmi r9, [r7], -r4, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r1, r0, r8 │ │ │ │ - blx 0x1ca5a2e │ │ │ │ + blx 0x1ca5a36 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-48] @ 0xffffffd0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ - b 0x14ce29c │ │ │ │ + b 0x14ce2a4 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ vabdl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf7682796 │ │ │ │ - @ instruction: 0x4681f9bd │ │ │ │ - @ instruction: 0xf9baf768 │ │ │ │ + @ instruction: 0x4681f9b9 │ │ │ │ + @ instruction: 0xf9b6f768 │ │ │ │ @ instruction: 0xf7689001 │ │ │ │ - @ instruction: 0x4680f9b7 │ │ │ │ - @ instruction: 0xf9e8f768 │ │ │ │ + @ instruction: 0x4680f9b3 │ │ │ │ + @ instruction: 0xf9e4f768 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - @ instruction: 0xf9f6f76d │ │ │ │ + @ instruction: 0xf9f2f76d │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xf87af7d4 │ │ │ │ + @ instruction: 0xf862f7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - @ instruction: 0xf8d7fbad │ │ │ │ + @ instruction: 0xf8d7fba9 │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - ldrbmi pc, [r9], -pc, ror #16 @ │ │ │ │ + @ instruction: 0x4659f857 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0xfe9a5886 │ │ │ │ - blls 0x18d2c8 │ │ │ │ + blx 0xfe8a588e │ │ │ │ + blls 0x18d2d0 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r4, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - @ instruction: 0xf85af7d4 │ │ │ │ + @ instruction: 0xf842f7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704640 │ │ │ │ - blls 0x126ba4 │ │ │ │ + blls 0x126b9c │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x368f0c │ │ │ │ + bl 0x368f14 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - @ instruction: 0xf842f7d4 │ │ │ │ + @ instruction: 0xf82af7d4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - blls 0x1e68f4 │ │ │ │ + blls 0x1e68ec │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d44611 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #16 @ │ │ │ │ + @ instruction: 0x4659f817 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0x19a5906 │ │ │ │ - blcs 0x10e750 │ │ │ │ + blx 0x18a590e │ │ │ │ + blcs 0x10e758 │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - ldrbmi pc, [r9], -r1, lsr #16 @ │ │ │ │ + ldrbmi pc, [r9], -r9, lsl #16 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1625922 │ │ │ │ + blx 0x152592a │ │ │ │ @ instruction: 0x4610e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xea5b6a │ │ │ │ + blx 0xca5b72 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ andcs sl, r1, r0, ror #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220705,15 +220706,15 @@ │ │ │ │ ldrsbt pc, [r4], r0 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ pkhbtmi sp, sl, sp, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x4691461d │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4671b339 │ │ │ │ - blx 0xfe225c00 │ │ │ │ + blx 0xfe225c08 │ │ │ │ andcs fp, r1, r8, lsr fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r7, lr, r8 │ │ │ │ @@ -220725,145 +220726,145 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0d7 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7682496 │ │ │ │ - @ instruction: 0x4607f891 │ │ │ │ - @ instruction: 0xf88ef768 │ │ │ │ + strmi pc, [r7], -sp, lsl #17 │ │ │ │ + @ instruction: 0xf88af768 │ │ │ │ @ instruction: 0xf7684606 │ │ │ │ - andls pc, r0, fp, lsl #17 │ │ │ │ - @ instruction: 0xf8f0f768 │ │ │ │ + andls pc, r0, r7, lsl #17 │ │ │ │ + @ instruction: 0xf8ecf768 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900172bc │ │ │ │ - @ instruction: 0xf8fef76d │ │ │ │ + @ instruction: 0xf8faf76d │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strmi pc, [r2], -r3, lsl #31 │ │ │ │ + strmi pc, [r2], -fp, ror #30 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffccf76f │ │ │ │ + @ instruction: 0xffc8f76f │ │ │ │ stmdavs r4!, {r0, r1, r5, r7, r9, sl, lr} │ │ │ │ stmdbls ip, {sp} │ │ │ │ - @ instruction: 0xff78f7d3 │ │ │ │ + @ instruction: 0xff60f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4630 │ │ │ │ - @ instruction: 0xf1b8ffc1 │ │ │ │ + @ instruction: 0xf1b8ffbd │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #26 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xff64f7d3 │ │ │ │ + @ instruction: 0xff4cf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704628 │ │ │ │ - ldr pc, [r8, r1, ror #16] │ │ │ │ + @ instruction: 0xe798f85d │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xff58f7d3 │ │ │ │ + @ instruction: 0xff40f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f9800 │ │ │ │ - strb pc, [r1, r1, lsr #31]! @ │ │ │ │ + @ instruction: 0xe7e1ff9d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ @ instruction: 0xf0144008 │ │ │ │ @ instruction: 0xf0000ce0 │ │ │ │ ldcls 0, cr8, [r1], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r1], {174} @ 0xae │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ ldrmi r8, [sl], sp, asr #1 │ │ │ │ - movcs pc, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0x23b8f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - blcs 0x14e99c │ │ │ │ + blcs 0x14e9a4 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ - @ instruction: 0xf87ef768 │ │ │ │ + @ instruction: 0xf87af768 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf76d6819 │ │ │ │ - andcs pc, r0, r7, lsl #17 │ │ │ │ - stc2l 7, cr15, [r4], {104} @ 0x68 │ │ │ │ + andcs pc, r0, r3, lsl #17 │ │ │ │ + stc2l 7, cr15, [r0], {104} @ 0x68 │ │ │ │ andls r2, r4, r5, lsl #24 │ │ │ │ tstphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x53a8f64e │ │ │ │ + bicpl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7685d18 │ │ │ │ - @ instruction: 0x4604fcb9 │ │ │ │ - @ instruction: 0xfffaf767 │ │ │ │ + @ instruction: 0x4604fcb5 │ │ │ │ + @ instruction: 0xfff6f767 │ │ │ │ andls r4, r3, sl, lsl #23 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1680 @ 0xfffff970 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64918a3 │ │ │ │ vmls.i d23, d16, d0[4] │ │ │ │ ldmibne r1, {r0, r2, r4, r7, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r4, [r2], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7686820 │ │ │ │ - blls 0x567cf8 │ │ │ │ + blls 0x567cf0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ @ instruction: 0xf7678095 │ │ │ │ - @ instruction: 0x4605ffdf │ │ │ │ - @ instruction: 0xffdcf767 │ │ │ │ + @ instruction: 0x4605ffdb │ │ │ │ + @ instruction: 0xffd8f767 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621fedb │ │ │ │ + strtmi pc, [r1], -r3, asr #29 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff6cf76f │ │ │ │ - bls 0x1fabc8 │ │ │ │ + @ instruction: 0xff68f76f │ │ │ │ + bls 0x1fabd0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stccs 12, cr9, [r1], {17} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r1, r2, lsl #22 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ suble r0, ip, r0, lsl #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adcshi pc, r1, r0 │ │ │ │ tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - @ instruction: 0xf8d9ffc7 │ │ │ │ + @ instruction: 0xf8d9ffc3 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d39910 │ │ │ │ - @ instruction: 0x4621feb3 │ │ │ │ + @ instruction: 0x4621fe9b │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffb0f76f │ │ │ │ + @ instruction: 0xffacf76f │ │ │ │ @ instruction: 0xf6494b63 │ │ │ │ vmla.f d23, d16, d0[4] │ │ │ │ - bls 0x16849c │ │ │ │ + bls 0x1684a4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8586810 │ │ │ │ - blls 0x1afe60 │ │ │ │ + blls 0x1afe68 │ │ │ │ @ instruction: 0x0c02eb07 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xff7cf768 │ │ │ │ + @ instruction: 0xff78f768 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8de8ff0 │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @@ -220872,96 +220873,96 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf01e8ff0 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ ldrbeq sl, [ip], r4, asr #30 │ │ │ │ @ instruction: 0xe740d4f0 │ │ │ │ - @ instruction: 0xf99ef7fc │ │ │ │ + @ instruction: 0xf996f7fc │ │ │ │ @ instruction: 0xf1bbe751 │ │ │ │ rsbsle r0, r4, r0, lsl #30 │ │ │ │ tstpvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - @ instruction: 0xe7b2ff7b │ │ │ │ + @ instruction: 0xe7b2ff77 │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded04f │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ ldrb sl, [r5, r8, lsr #30] │ │ │ │ - @ instruction: 0xffc0f767 │ │ │ │ + @ instruction: 0xffbcf767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - strb pc, [r0, -r9, asr #31] @ │ │ │ │ - @ instruction: 0xff7ef767 │ │ │ │ + strb pc, [r0, -r5, asr #31] @ │ │ │ │ + @ instruction: 0xff7af767 │ │ │ │ @ instruction: 0xf7674605 │ │ │ │ - @ instruction: 0x4606ff7b │ │ │ │ - @ instruction: 0xff44f767 │ │ │ │ + @ instruction: 0x4606ff77 │ │ │ │ + @ instruction: 0xff40f767 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ andls r4, r5, r1, asr r6 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r1], -r3, asr #28 │ │ │ │ + strtmi pc, [r1], -fp, lsr #28 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf976f770 │ │ │ │ - bls 0x1fabd0 │ │ │ │ + @ instruction: 0xf972f770 │ │ │ │ + bls 0x1fabd8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ stmdane fp!, {r4, r6, fp, ip}^ │ │ │ │ ldrtmi r1, [r9], #-2442 @ 0xfffff676 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ svceq 0x0000f1bb │ │ │ │ vhadd.s8 d29, d11, d23 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff36f768 │ │ │ │ + @ instruction: 0xff32f768 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #26 │ │ │ │ @ instruction: 0xf7744628 │ │ │ │ - @ instruction: 0xf8d9fcc1 │ │ │ │ + @ instruction: 0xf8d9fcbd │ │ │ │ ldmdbls r0, {lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621fe1d │ │ │ │ + strtmi pc, [r1], -r5, lsl #28 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff1af76f │ │ │ │ + @ instruction: 0xff16f76f │ │ │ │ @ instruction: 0xf89ee768 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ stmible r5, {r1, r8, r9, sl, fp} │ │ │ │ vmin.s8 q15, , │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff16f768 │ │ │ │ + @ instruction: 0xff12f768 │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff0ef768 │ │ │ │ + @ instruction: 0xff0af768 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff06f768 │ │ │ │ + @ instruction: 0xff02f768 │ │ │ │ vaba.s8 d30, d3, d29 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ - blmi 0x268078 │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + blmi 0x268080 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff78f19d │ │ │ │ - ldrdeq r7, [r3], r2 │ │ │ │ - addeq r7, r3, r4, lsl #27 │ │ │ │ - addeq r7, r3, ip, lsr #26 │ │ │ │ - addeq r7, r3, r4, asr ip │ │ │ │ - eorseq r2, r5, r4, lsl fp │ │ │ │ + @ instruction: 0xff84f19d │ │ │ │ + addeq r7, r3, sl, asr #27 │ │ │ │ + addeq r7, r3, ip, ror sp │ │ │ │ + addeq r7, r3, r4, lsr #26 │ │ │ │ + addeq r7, r3, ip, asr #24 │ │ │ │ + eorseq r2, r5, ip, lsr #22 │ │ │ │ ldmvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ push {r0, r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec3f1ec │ │ │ │ + bl 0xfec3f1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r5, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r3], {137} @ 0x89 │ │ │ │ stccs 0, cr13, [r1], {72} @ 0x48 │ │ │ │ addshi pc, fp, r0 │ │ │ │ ldrmi r6, [fp], fp, asr #16 │ │ │ │ movwls r6, #14475 @ 0x388b │ │ │ │ @@ -220973,201 +220974,201 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r9, ror r0 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ @ instruction: 0xf6468090 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf7682596 │ │ │ │ - andls pc, r5, r5, ror #22 │ │ │ │ - cdp2 7, 10, cr15, cr6, cr7, {3} │ │ │ │ + andls pc, r5, r1, ror #22 │ │ │ │ + cdp2 7, 10, cr15, cr2, cr7, {3} │ │ │ │ @ instruction: 0xf7674680 │ │ │ │ - strmi pc, [r7], -r3, lsr #29 │ │ │ │ - cdp2 7, 10, cr15, cr0, cr7, {3} │ │ │ │ + @ instruction: 0x4607fe9f │ │ │ │ + cdp2 7, 9, cr15, cr12, cr7, {3} │ │ │ │ stmdbls r3, {r1, r2, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - @ instruction: 0x4631fd9f │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #27 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr0, cr15, {3} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr15, {3} │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4629fd95 │ │ │ │ + @ instruction: 0x4629fd7d │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr15, {3} │ │ │ │ + cdp2 7, 2, cr15, cr2, cr15, {3} │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale lr!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ tsteq lr, r1, lsl #2 │ │ │ │ sbcseq r0, r9, r6, lsr #32 │ │ │ │ @ instruction: 0xf4126812 │ │ │ │ andle r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf012684d │ │ │ │ stmiavs pc, {r1, r2, r3, r8, r9}^ @ │ │ │ │ strtmi r6, [fp], lr, lsl #17 │ │ │ │ @ instruction: 0x960346ba │ │ │ │ - b 0x125c770 │ │ │ │ + b 0x125c778 │ │ │ │ teqmi sl, #1610612736 @ 0x60000000 │ │ │ │ strle r0, [sp, #1746]! @ 0x6d2 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdp2 7, 5, cr15, cr12, cr7, {3} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr7, {3} │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r2, r9, sl, lr} │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf76d6819 │ │ │ │ - blls 0x266274 │ │ │ │ + blls 0x26626c │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf76e8700 │ │ │ │ - stccs 13, cr15, [r1], {221} @ 0xdd │ │ │ │ + stccs 13, cr15, [r1], {217} @ 0xd9 │ │ │ │ sbcshi pc, fp, r0 │ │ │ │ ldrbmi r9, [r1], -r3, lsl #22 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - stc2l 7, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ + stc2 7, cr15, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4621 │ │ │ │ - andcs pc, r1, r1, asr #28 │ │ │ │ + andcs pc, r1, sp, lsr lr @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf858f7fc │ │ │ │ + @ instruction: 0xf850f7fc │ │ │ │ @ instruction: 0xf8d2e775 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsbsle r6, r2, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ @ instruction: 0xf47f0370 │ │ │ │ ssaxmi sl, r8, fp │ │ │ │ @ instruction: 0x2100e7b1 │ │ │ │ - blx 0xffda5ef4 │ │ │ │ + blx 0xffca5efc │ │ │ │ @ instruction: 0xf7679005 │ │ │ │ - strmi pc, [r1], sp, asr #28 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr7, {3} │ │ │ │ + strmi pc, [r1], r9, asr #28 │ │ │ │ + cdp2 7, 4, cr15, cr6, cr7, {3} │ │ │ │ @ instruction: 0xf7674680 │ │ │ │ - strmi pc, [r4], -r7, asr #28 │ │ │ │ - cdp2 7, 4, cr15, cr4, cr7, {3} │ │ │ │ + strmi pc, [r4], -r3, asr #28 │ │ │ │ + cdp2 7, 4, cr15, cr0, cr7, {3} │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - strmi pc, [r6], -r1, asr #28 │ │ │ │ + @ instruction: 0x4606fe3d │ │ │ │ @ instruction: 0xf7679007 │ │ │ │ - @ instruction: 0xf24efe3d │ │ │ │ + @ instruction: 0xf24efe39 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldrtmi r9, [r8], -r6 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - vpadd.i8 , q15, │ │ │ │ + vpadd.i8 , q15, │ │ │ │ vrsra.s64 d18, d24, #64 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - @ instruction: 0xf24efc07 │ │ │ │ + @ instruction: 0xf24efc03 │ │ │ │ vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x46282396 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - stmdavs lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, r3, lsl #18 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #25 @ │ │ │ │ + @ instruction: 0x4631fcd3 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf81ef770 │ │ │ │ + @ instruction: 0xf81af770 │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r9], -r1, ror #25 │ │ │ │ + strtmi pc, [r9], -r9, asr #25 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf814f770 │ │ │ │ + @ instruction: 0xf810f770 │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x6e028a93 │ │ │ │ - cdp2 7, 0, cr15, cr0, cr7, {3} │ │ │ │ + ldc2l 7, cr15, [ip, #412]! @ 0x19c │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7701206 │ │ │ │ - blls 0x266814 │ │ │ │ + blls 0x26680c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7739800 │ │ │ │ - blls 0x1e77cc │ │ │ │ + blls 0x1e77c4 │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - @ instruction: 0x4602fcbf │ │ │ │ + strmi pc, [r2], -r7, lsr #25 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf892f770 │ │ │ │ + @ instruction: 0xf88ef770 │ │ │ │ ldmibvc r2, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ldrmi sl, [r8], -r7, ror #29 │ │ │ │ vaba.s8 d30, d14, d29 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf8cd2396 │ │ │ │ ldrtmi r8, [sp], -r0 │ │ │ │ strbmi r9, [r9], -r1, lsl #14 │ │ │ │ andcs r9, r9, r5, lsl #30 │ │ │ │ @ instruction: 0x463b681a │ │ │ │ - ldc2 7, cr15, [r2, #-440]! @ 0xfffffe48 │ │ │ │ - ldc2 7, cr15, [sl, #412] @ 0x19c │ │ │ │ + stc2 7, cr15, [lr, #-440]! @ 0xfffffe48 │ │ │ │ + ldc2 7, cr15, [r6, #412] @ 0x19c │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r7, r9, sl, lr} │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - shadd8mi pc, fp, pc @ │ │ │ │ + shadd8mi pc, fp, fp @ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r2, [r1, #-3] │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [sl, #-440] @ 0xfffffe48 │ │ │ │ + ldc2 7, cr15, [r6, #-440] @ 0xfffffe48 │ │ │ │ vaba.s8 d30, d14, d27 │ │ │ │ vrshr.s64 d18, d28, #64 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sp}^ │ │ │ │ strbmi r8, [r9], -r0, lsl #14 │ │ │ │ andcs r9, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf76e6812 │ │ │ │ - str pc, [lr, -sp, lsl #26]! │ │ │ │ + str pc, [lr, -r9, lsl #26]! │ │ │ │ sbccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strhi lr, [r0, -sp, asr #19] │ │ │ │ - blls 0x239bd4 │ │ │ │ + blls 0x239bdc │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - stc2 7, cr15, [r0, #-440] @ 0xfffffe48 │ │ │ │ + ldc2l 7, cr15, [ip], #440 @ 0x1b8 │ │ │ │ strbmi lr, [r9], -r1, lsr #14 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ @ instruction: 0xf76d72ff │ │ │ │ - ldr pc, [sp, -r5, lsr #19] │ │ │ │ + ldr pc, [sp, -r1, lsr #19] │ │ │ │ ldrtmi r9, [sl], -r5, lsl #28 │ │ │ │ andcs r4, r9, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf7738004 │ │ │ │ - @ instruction: 0xf767fd07 │ │ │ │ - strmi pc, [r7], -r9, lsl #27 │ │ │ │ + @ instruction: 0xf767fd03 │ │ │ │ + strmi pc, [r7], -r5, lsl #27 │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf90ef770 │ │ │ │ + @ instruction: 0xf90af770 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7739400 │ │ │ │ - @ instruction: 0xe786fcf7 │ │ │ │ + @ instruction: 0xe786fcf3 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [lr], #460 @ 0x1cc │ │ │ │ - blls 0x262108 │ │ │ │ + stc2l 7, cr15, [sl], #460 @ 0x1cc │ │ │ │ + blls 0x262110 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r3, sp}^ │ │ │ │ @ instruction: 0xf7739800 │ │ │ │ - ldrb pc, [r4, -r5, ror #25]! @ │ │ │ │ + ldrb pc, [r4, -r1, ror #25]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldmdavs ip, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x7c14ea5f │ │ │ │ @@ -221188,75 +221189,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - @ instruction: 0x4680fcfb │ │ │ │ - ldc2l 7, cr15, [r8], #412 @ 0x19c │ │ │ │ + @ instruction: 0x4680fcf7 │ │ │ │ + ldc2l 7, cr15, [r4], #412 @ 0x19c │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631fbf3 │ │ │ │ + @ instruction: 0x4631fbdb │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [r4], {111} @ 0x6f │ │ │ │ + stc2 7, cr15, [r0], {111} @ 0x6f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - blx 0xffb26316 │ │ │ │ + blx 0xff52631e │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfc79 │ │ │ │ + @ instruction: 0xf1bbfc75 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602fbd9 │ │ │ │ + strmi pc, [r2], -r1, asr #23 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - stc2l 7, cr15, [sl], #-444 @ 0xfffffe44 │ │ │ │ - blcs 0x10f004 │ │ │ │ + stc2l 7, cr15, [r6], #-444 @ 0xfffffe44 │ │ │ │ + blcs 0x10f00c │ │ │ │ @ instruction: 0xf767d137 │ │ │ │ - stcls 13, cr15, [r5], {49} @ 0x31 │ │ │ │ + stcls 13, cr15, [r5], {45} @ 0x2d │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - ldc2 7, cr15, [lr, #-432]! @ 0xfffffe50 │ │ │ │ + ldc2 7, cr15, [sl, #-432]! @ 0xfffffe50 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicmi pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d028 │ │ │ │ + bl 0x30d030 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - stc2l 7, cr15, [lr], #416 @ 0x1a0 │ │ │ │ + stc2l 7, cr15, [sl], #416 @ 0x1a0 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - blx 0xfec2638e │ │ │ │ + blx 0xfe626396 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - andcs pc, r1, r9, lsr #25 │ │ │ │ + andcs pc, r1, r5, lsr #25 │ │ │ │ andcs lr, r0, r7, lsl #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 6, pc, cr0, cr11, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr8, cr11, {7} │ │ │ │ @ instruction: 0xf04fe78f │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76c4650 │ │ │ │ - strb pc, [r0, r5, asr #29] @ │ │ │ │ + strb pc, [r0, r1, asr #29] @ │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 11, cr15, cr14, cr12, {3} │ │ │ │ + cdp2 7, 11, cr15, cr10, cr12, {3} │ │ │ │ svclt 0x0000e7aa │ │ │ │ - addeq r7, r3, r4, ror #14 │ │ │ │ + addeq r7, r3, ip, asr r7 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, sl, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ tstle fp, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -221265,251 +221266,251 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3!, {r1, r9, fp, sp}^ │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f6cc │ │ │ │ + bl 0xfec3f6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ @ instruction: 0xf8d0680b │ │ │ │ @ instruction: 0x461d10d0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ movlt pc, #304 @ 0x130 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - mcrr2 7, 6, pc, r8, cr7 @ │ │ │ │ + mcrr2 7, 6, pc, r4, cr7 @ │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0x1326456 │ │ │ │ + blx 0xd2645e │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4629 │ │ │ │ - @ instruction: 0xf767fb91 │ │ │ │ - stmdavs r1!, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf767fb8d │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76c9003 │ │ │ │ - blmi 0x6277e8 │ │ │ │ + blmi 0x6277e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf768461a │ │ │ │ - stmdavs r4!, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r9, lsr r6 │ │ │ │ - blx 0xa2649e │ │ │ │ + blx 0x4264a6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4630 │ │ │ │ - andcs pc, r1, r1, lsr #24 │ │ │ │ + andcs pc, r1, sp, lsl ip @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7fbbdf0 │ │ │ │ - @ instruction: 0xe7bcfe39 │ │ │ │ - addeq r7, r3, sl, asr #12 │ │ │ │ + @ instruction: 0xe7bcfe31 │ │ │ │ + addeq r7, r3, r2, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ - b 0x18b85a4 │ │ │ │ + b 0x18b85ac │ │ │ │ @ instruction: 0xf0007c14 │ │ │ │ @ instruction: 0xf8de808e │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf8d08088 │ │ │ │ @ instruction: 0xf1bcc0b0 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d0808b │ │ │ │ stccs 0, cr4, [r0], {180} @ 0xb4 │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ stceq 0, cr15, [lr], {30} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11fd5cc │ │ │ │ + b 0x11fd5d4 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ strmi sp, [r9], pc, ror #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ movwls r4, #18067 @ 0x4693 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - @ instruction: 0x4680fbfb │ │ │ │ - blx 0xfff263a2 │ │ │ │ + @ instruction: 0x4680fbf7 │ │ │ │ + blx 0xffe263aa │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r1, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631fabf │ │ │ │ + ldrtmi pc, [r1], -r7, lsr #21 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2, #444]! @ 0x1bc │ │ │ │ + stc2l 7, cr15, [lr, #444]! @ 0x1bc │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r0 │ │ │ │ - blx 0xfee2657c │ │ │ │ + blx 0xfe826584 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfde7 │ │ │ │ + @ instruction: 0xf1bbfde3 │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r9, r1, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -r5, lsr #21 │ │ │ │ + strmi pc, [r2], -sp, lsl #21 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - ldc2l 7, cr15, [r8, #444] @ 0x1bc │ │ │ │ - blcs 0x10f26c │ │ │ │ + ldc2l 7, cr15, [r4, #444] @ 0x1bc │ │ │ │ + blcs 0x10f274 │ │ │ │ @ instruction: 0xf767d140 │ │ │ │ - @ instruction: 0x9c05fbfd │ │ │ │ + @ instruction: 0x9c05fbf9 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - stc2 7, cr15, [sl], {108} @ 0x6c │ │ │ │ + stc2 7, cr15, [r6], {108} @ 0x6c │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmpppl ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d290 │ │ │ │ + bl 0x30d298 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xfefa643e │ │ │ │ + blx 0xfeea6446 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r8 │ │ │ │ - blx 0x1f265f4 │ │ │ │ + blx 0x19265fc │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - andcs pc, r1, fp, asr #28 │ │ │ │ + andcs pc, r1, r7, asr #28 │ │ │ │ strbtmi lr, [r0], -r0 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - str pc, [r6, r3, lsl #27] │ │ │ │ + @ instruction: 0xe786fd7b │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7704300 │ │ │ │ - @ instruction: 0xe7b6f919 │ │ │ │ + @ instruction: 0xe7b6f915 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7704300 │ │ │ │ - @ instruction: 0xe79ff911 │ │ │ │ - strdeq r7, [r3], ip │ │ │ │ + ldr pc, [pc, sp, lsl #18] │ │ │ │ + strdeq r7, [r3], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ @ instruction: 0xf8d34098 │ │ │ │ @ instruction: 0xf414e004 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf41e8086 │ │ │ │ @ instruction: 0xf0000c70 │ │ │ │ - b 0x18c8950 │ │ │ │ + b 0x18c8958 │ │ │ │ @ instruction: 0xf0007c1e │ │ │ │ ldmdavs fp, {r0, r1, r7, pc} │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ @ instruction: 0xf1bcc0b0 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ - blcs 0xf4a24 │ │ │ │ + blcs 0xf4a2c │ │ │ │ @ instruction: 0x4689d174 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ strls r4, [r4, #-1683] @ 0xfffff96d │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - strmi pc, [r0], r7, lsl #22 │ │ │ │ - blx 0x226522 │ │ │ │ + strmi pc, [r0], r3, lsl #22 │ │ │ │ + blx 0x12652a │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631f9ff │ │ │ │ + ldrtmi pc, [r1], -r7, ror #19 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1326560 │ │ │ │ + blx 0x1226568 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - @ instruction: 0xf9f4f7d3 │ │ │ │ + @ instruction: 0xf9dcf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfa3d │ │ │ │ + @ instruction: 0xf1bbfa39 │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -r5, ror #19 │ │ │ │ + strmi pc, [r2], -sp, asr #19 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - blx 0xca6594 │ │ │ │ - blcs 0x10f3ec │ │ │ │ + blx 0xba659c │ │ │ │ + blcs 0x10f3f4 │ │ │ │ @ instruction: 0xf767d13e │ │ │ │ - @ instruction: 0x9c05fb3d │ │ │ │ + @ instruction: 0x9c05fb39 │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - blx 0x13a65a2 │ │ │ │ + blx 0x12a65aa │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d410 │ │ │ │ + bl 0x30d418 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xfffa65bc │ │ │ │ + blx 0xffea65c4 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - @ instruction: 0xf9b8f7d3 │ │ │ │ + @ instruction: 0xf9a0f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - @ instruction: 0x2001fab5 │ │ │ │ + @ instruction: 0x2001fab1 │ │ │ │ vaddl.u8 q15, d14, d5 │ │ │ │ stccs 4, cr6, [r2], {3} │ │ │ │ svcge 0x0079f63f │ │ │ │ andlt r4, r7, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ @ instruction: 0xf7fbe7f5 │ │ │ │ - str pc, [r8, r5, asr #25] │ │ │ │ + @ instruction: 0xe788fcbd │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - stc2l 7, cr15, [sl], {108} @ 0x6c │ │ │ │ + stc2l 7, cr15, [r6], {108} @ 0x6c │ │ │ │ vst1.32 {d30}, [pc :256], r9 │ │ │ │ strbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76c4640 │ │ │ │ - str pc, [r3, r3, asr #25]! │ │ │ │ - addeq r7, r3, ip, ror r3 │ │ │ │ + @ instruction: 0xe7a3fcbf │ │ │ │ + addeq r7, r3, r4, ror r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r2, lsl #26 │ │ │ │ ldmdavs r7, {r1, r2, r9, sl, lr} │ │ │ │ svceq 0x00f0f017 │ │ │ │ @@ -221530,112 +221531,112 @@ │ │ │ │ andcs r2, r0, r1 │ │ │ │ stmvs sl, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, lr, pc, lsl #20 │ │ │ │ @ instruction: 0xf0072b10 │ │ │ │ svclt 0x00d4070e │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f00 │ │ │ │ - blcs 0xf14f0 │ │ │ │ + blcs 0xf14f8 │ │ │ │ @ instruction: 0x460dd1d9 │ │ │ │ ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ vmvn.i32 q9, #156 @ 0x0000009c │ │ │ │ teqlt r1, r0, asr #2 │ │ │ │ @ instruction: 0x46304619 │ │ │ │ stc2 7, cr15, [r4], {252} @ 0xfc │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ ldrtmi lr, [r0], -r9, asr #15 │ │ │ │ - stc2l 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + mrrc2 7, 15, pc, lr, cr11 @ │ │ │ │ stmdavs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ stmiavs r9!, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0x1ea6828 │ │ │ │ + blx 0x20a6830 │ │ │ │ strmi r6, [r1], fp, ror #18 │ │ │ │ cmnle fp, r0, lsl #22 │ │ │ │ umlalscc pc, sl, r6, r8 @ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blx 0x17a66dc │ │ │ │ + blx 0x16a66e4 │ │ │ │ strmi r2, [r0], r0, lsl #24 │ │ │ │ strcs fp, [r0, -r2, asr #31] │ │ │ │ - bvs 0xa26264 │ │ │ │ - bcs 0xfe6a5450 │ │ │ │ + bvs 0xa2626c │ │ │ │ + bcs 0xfe6a5458 │ │ │ │ rsbs sp, r7, r0, lsr #24 │ │ │ │ movwls r2, #835 @ 0x343 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0xf7c3030f │ │ │ │ - stmdbvs r9!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-1 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2], #444 @ 0x1bc │ │ │ │ + ldc2l 7, cr15, [lr], {111} @ 0x6f │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ strcc r4, [r1, -r8, asr #12] │ │ │ │ - blx 0x1fa6740 │ │ │ │ + blx 0x1ea6748 │ │ │ │ @ instruction: 0xd01b42bc │ │ │ │ - blcs 0x102b44 │ │ │ │ + blcs 0x102b4c │ │ │ │ stmdbvs r9!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8da2001 │ │ │ │ ldrtmi r3, [r9], #-0 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [sl], #-444 @ 0xfffffe44 │ │ │ │ + stc2 7, cr15, [r6], #-444 @ 0xfffffe44 │ │ │ │ movwls r2, #835 @ 0x343 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf8d64630 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7c3030f │ │ │ │ - @ instruction: 0xe7dbfa31 │ │ │ │ + @ instruction: 0xe7dbfa39 │ │ │ │ cmnlt r3, fp, lsr #16 │ │ │ │ orrslt r6, r3, #1753088 @ 0x1ac000 │ │ │ │ subsmi r0, sl, #227 @ 0xe3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x15a6790 │ │ │ │ + blx 0x14a6798 │ │ │ │ strbmi r6, [sl], -r9, lsr #17 │ │ │ │ @ instruction: 0xf7bf4630 │ │ │ │ - ldrtmi pc, [r0], -r1, asr #21 @ │ │ │ │ - blx 0xffc268f8 │ │ │ │ + ldrtmi pc, [r0], -r9, asr #21 @ │ │ │ │ + blx 0xffe26900 │ │ │ │ stmiavs fp!, {r0, r2, r3, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a12b0d │ │ │ │ - blcs 0x102aa8 │ │ │ │ - blmi 0x6dcc78 │ │ │ │ + blcs 0x102ab0 │ │ │ │ + blmi 0x6dcc80 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - @ instruction: 0xe787f999 │ │ │ │ + @ instruction: 0xe787f995 │ │ │ │ strmi r6, [r1], -sl, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - blx 0xaa67e8 │ │ │ │ + blx 0x9a67f0 │ │ │ │ stmiavs fp!, {r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - strble r0, [pc, #2011] @ 0xe921b │ │ │ │ + strble r0, [pc, #2011] @ 0xe9223 │ │ │ │ strb r2, [r9, r4, lsl #4] │ │ │ │ - blcs 0x102af4 │ │ │ │ + blcs 0x102afc │ │ │ │ stmdbvs fp!, {r0, r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbmi r0, r2, #228 @ 0xe4 │ │ │ │ sbcle r2, r3, r0, lsl #24 │ │ │ │ svclt 0x0000e7be │ │ │ │ - addeq r7, r3, r8, ror #2 │ │ │ │ + addeq r7, r3, r0, ror #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ - bllt 0x15a6a60 │ │ │ │ - bllt 0xfef26a60 │ │ │ │ + bllt 0x15a6a68 │ │ │ │ + bllt 0xfed26a68 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8dfb08a │ │ │ │ @ instruction: 0x468ce530 │ │ │ │ rsbsvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @@ -221646,413 +221647,413 @@ │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi r2, [r6], r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #33542 @ 0x8306 │ │ │ │ - msrhi SPSR_fsxc, r0 │ │ │ │ + msrhi SPSR_fsx, r0 │ │ │ │ teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ addhi pc, lr, r0, asr #4 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vand d8, d16, d1 │ │ │ │ - vst4. {d24-d27}, [pc :128], r6 │ │ │ │ + vand d8, d16, d0 │ │ │ │ + vst4. {d24-d27}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - sbcshi pc, r9, r0 │ │ │ │ + sbcshi pc, r8, r0 │ │ │ │ msrvs CPSR_s, pc, asr #8 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf040428a │ │ │ │ - vshr.u64 q12, q3, #52 │ │ │ │ - bcs 0xfd2fc │ │ │ │ - andshi pc, ip, #0 │ │ │ │ + vshr.u64 q12, , #52 │ │ │ │ + bcs 0xfd304 │ │ │ │ + andshi pc, fp, #0 │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ - vmla.i q12, q14, d2[3] │ │ │ │ + vmla.i q12, q14, d1[3] │ │ │ │ stmdacs r2, {r0, r7, lr} │ │ │ │ addshi pc, r1, #0 │ │ │ │ @ instruction: 0xf0002803 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r9, pc} │ │ │ │ - eorshi pc, r5, #64 @ 0x40 │ │ │ │ + eorshi pc, r4, #64 @ 0x40 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ stmdaeq r1, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ addcs r4, r0, #1140850688 @ 0x44000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xfe109584 │ │ │ │ - addhi pc, r2, r0, asr #32 │ │ │ │ + bcs 0xfe10958c │ │ │ │ + addhi pc, r1, r0, asr #32 │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ adcshi pc, pc, #0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ - rsbsle r2, r1, r0, lsl #16 │ │ │ │ + rsbsle r2, r0, r0, lsl #16 │ │ │ │ ldrsbteq pc, [r0], lr @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - @ instruction: 0xf8de8206 │ │ │ │ + @ instruction: 0xf8de8205 │ │ │ │ @ instruction: 0x462640b4 │ │ │ │ - cmnle r7, r0, lsl #24 │ │ │ │ + cmnle r6, r0, lsl #24 │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ @ instruction: 0xf767b350 │ │ │ │ - @ instruction: 0x4607f8ff │ │ │ │ - @ instruction: 0xf8fcf767 │ │ │ │ + @ instruction: 0x4607f8fb │ │ │ │ + @ instruction: 0xf8f8f767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ movwls r9, #10498 @ 0x2902 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - @ instruction: 0x4602fff7 │ │ │ │ + @ instruction: 0x4602ffdf │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xf840f76f │ │ │ │ + @ instruction: 0xf83cf76f │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffecf7d2 │ │ │ │ + @ instruction: 0xffd4f7d2 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4621 │ │ │ │ - tstpcs r0, #3473408 @ p-variant is OBSOLETE @ 0x350000 │ │ │ │ + tstpcs r0, #3211264 @ p-variant is OBSOLETE @ 0x310000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movwls r4, #1594 @ 0x63a │ │ │ │ - @ instruction: 0xff38f76d │ │ │ │ + @ instruction: 0xff34f76d │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff9af7fa │ │ │ │ - eors r2, r5, r1 │ │ │ │ + @ instruction: 0xff92f7fa │ │ │ │ + eors r2, r4, r1 │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst4.32 {d24-d27}, [pc :256], r4 │ │ │ │ + vst4.32 {d24-d27}, [pc :256], r3 │ │ │ │ vand d6, d0, d0 │ │ │ │ - @ instruction: 0xf6cf8083 │ │ │ │ + @ instruction: 0xf6cf8082 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - vst4.8 {d29-d32}, [pc :256], r8 │ │ │ │ + vst4.8 {d29-d32}, [pc :256], r7 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - b 0x14dd130 │ │ │ │ + b 0x14dd134 │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035280 │ │ │ │ - b 0x14a9890 │ │ │ │ + b 0x14a9898 │ │ │ │ @ instruction: 0xf00e0e4c │ │ │ │ tstmi r3, #480 @ 0x1e0 │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - b 0x1193038 │ │ │ │ + b 0x1193040 │ │ │ │ @ instruction: 0xf04f020e │ │ │ │ stmib sp, {r1, r9, sl, fp}^ │ │ │ │ - b 0x14b8450 │ │ │ │ + b 0x14b8458 │ │ │ │ @ instruction: 0xf00333dc │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - b 0x11b0740 │ │ │ │ - andls r0, r5, #939524096 @ 0x38000000 │ │ │ │ - vsubw.u8 , q6, d6 │ │ │ │ - andls r5, r4, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf9c4f7ff │ │ │ │ - ldmdavs sl, {r0, r3, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, r9, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - subhi pc, r5, #64 @ 0x40 │ │ │ │ - tstcs r0, sl │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - vmlseq.f32 s29, s24, s30 │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ + andls r0, r5, #2013265920 @ 0x78000000 │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ vrsra.u8 d20, d3, #4 │ │ │ │ - stmdbge r4, {r6, r9, ip} │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - @ instruction: 0xf41ce7cb │ │ │ │ - @ instruction: 0xf0001240 │ │ │ │ - @ instruction: 0x461880d6 │ │ │ │ - vst1.64 {d30}, [pc :64], r6 │ │ │ │ - @ instruction: 0xf6cf6134 │ │ │ │ + movwls r5, #25089 @ 0x6201 │ │ │ │ + @ instruction: 0xf7ff9204 │ │ │ │ + blmi 0xff7a736c │ │ │ │ + blls 0x342cc4 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0400300 │ │ │ │ + andlt r8, sl, r6, asr #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + pop {sl, fp} │ │ │ │ + b 0x14c9438 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0035280 │ │ │ │ + b 0x14a98fc │ │ │ │ + @ instruction: 0xf00e0e4c │ │ │ │ + tstmi r3, #480 @ 0x1e0 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + b 0x11930a4 │ │ │ │ + @ instruction: 0xf04f020e │ │ │ │ + strb r0, [ip, r1, lsl #28] │ │ │ │ + subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ + sbcshi pc, r6, r0 │ │ │ │ + bfi r4, r8, #12, #11 │ │ │ │ + teqpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, pc, asr #13 │ │ │ │ + mvnsle r4, sl, lsl #5 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + bcs 0x1c911c │ │ │ │ + vsra.u64 , q8, #52 │ │ │ │ + stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ + msrhi SPSR_, r0 │ │ │ │ + mvnle r2, r3, lsl #18 │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + vfnmacs.f32 s29, s24, s30 │ │ │ │ + andeq pc, pc, #12 │ │ │ │ + @ instruction: 0xf0039101 │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + @ instruction: 0xf00e5180 │ │ │ │ + tstmi r3, #480 @ 0x1e0 │ │ │ │ + vmlseq.f32 s28, s2, s28 │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xfffef7fe │ │ │ │ + @ instruction: 0xf6cfe7a9 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - vsra.u64 , , #52 │ │ │ │ - bcs 0xfd4b8 │ │ │ │ - tstphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ - mvnsle r2, r3, lsl #20 │ │ │ │ - orrmi pc, r1, ip, asr #7 │ │ │ │ - @ instruction: 0xf0002902 │ │ │ │ - stmdbcs r3, {r5, r6, r8, pc} │ │ │ │ - b 0x14dd470 │ │ │ │ - b 0x14a9a40 │ │ │ │ - @ instruction: 0xf00c2edc │ │ │ │ - tstls r1, pc, lsl #4 │ │ │ │ + @ instruction: 0xf41cd1cc │ │ │ │ + bicle r1, r9, r0, asr #4 │ │ │ │ + ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + biceq pc, r0, #19 │ │ │ │ + b 0x14dd02c │ │ │ │ + vrsra.u64 , q6, #52 │ │ │ │ + @ instruction: 0xf00311c0 │ │ │ │ + andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ + b 0x14b9958 │ │ │ │ + b 0x14b18a0 │ │ │ │ + vmla.f q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0015e80 │ │ │ │ + @ instruction: 0xf002011e │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + b 0x116fe44 │ │ │ │ + b 0x13e9580 │ │ │ │ + @ instruction: 0xf6430c01 │ │ │ │ + vsra.s64 d23, d25, #64 │ │ │ │ + @ instruction: 0xf8cd010e │ │ │ │ + @ instruction: 0xf7fec000 │ │ │ │ + @ instruction: 0xe77cff31 │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ + cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - b 0x1479934 │ │ │ │ - vmull.p8 q8, d12, d1 │ │ │ │ - vmlal.u , d28, d0[0] │ │ │ │ - @ instruction: 0xf8cd4101 │ │ │ │ - @ instruction: 0xf7fee000 │ │ │ │ - @ instruction: 0xe7a9fffd │ │ │ │ - orrvs pc, r0, pc, asr #13 │ │ │ │ - bicle r4, ip, sl, lsl #5 │ │ │ │ - subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ - stcvs 1, cr13, [r3, #-804] @ 0xfffffcdc │ │ │ │ + b 0x14b99bc │ │ │ │ + stmib sp, {r2, r3, r4, r6, r9}^ │ │ │ │ + @ instruction: 0xf0023e07 │ │ │ │ + blx 0xbe95bc │ │ │ │ + @ instruction: 0xf00cf30e │ │ │ │ + b 0x116c5c0 │ │ │ │ + stmdbge r4, {r1, r2, r3, r9} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + movwls r9, #25093 @ 0x6205 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf7ff9204 │ │ │ │ + smmul r8, pc, r9 @ │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + rsbsle r2, r8, r0, lsl #20 │ │ │ │ + @ instruction: 0xf47f2a03 │ │ │ │ + @ instruction: 0xf3ccaf79 │ │ │ │ + bcs 0x1797bc │ │ │ │ + mrshi pc, (UNDEF: 4) @ │ │ │ │ + @ instruction: 0xf47f2a03 │ │ │ │ + b 0x14d4b88 │ │ │ │ + b 0x14a9af8 │ │ │ │ + @ instruction: 0xf3cc2edc │ │ │ │ + vmlal.u , d12, d0[0] │ │ │ │ + @ instruction: 0xf0035180 │ │ │ │ + @ instruction: 0xf00e031e │ │ │ │ + b 0x146c654 │ │ │ │ + tstmi r3, #1, 28 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + andgt pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xff82f7fe │ │ │ │ + @ instruction: 0xf41ce72d │ │ │ │ + @ instruction: 0xf47f1240 │ │ │ │ + stcvs 15, cr10, [r3, #-324] @ 0xfffffebc │ │ │ │ @ instruction: 0xf013689b │ │ │ │ - sbcle r0, r4, r0, asr #7 │ │ │ │ + @ instruction: 0xf43f03c0 │ │ │ │ + b 0x14d4b3c │ │ │ │ + vrsra.u64 q8, q6, #52 │ │ │ │ + @ instruction: 0xf0034103 │ │ │ │ + andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ + b 0x14b9a4c │ │ │ │ + b 0x14b9894 │ │ │ │ + vsra.u8 q8, q6, #4 │ │ │ │ + @ instruction: 0xf0013e03 │ │ │ │ + @ instruction: 0xf0020110 │ │ │ │ + @ instruction: 0xf00c0210 │ │ │ │ + b 0x116be74 │ │ │ │ + b 0x1129674 │ │ │ │ + @ instruction: 0xf2440c0c │ │ │ │ + vorr.i32 d17, #9 @ 0x00000009 │ │ │ │ + @ instruction: 0xf8cd010e │ │ │ │ + @ instruction: 0xf7fec000 │ │ │ │ + str pc, [r2, -r3, asr #27] │ │ │ │ + ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + biceq pc, r0, #19 │ │ │ │ + svcge 0x0024f43f │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ bicne pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - bicvc pc, r1, r3, asr #12 │ │ │ │ + msreq (UNDEF: 105), r4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff30f7fe │ │ │ │ - b 0x14e2b48 │ │ │ │ - vrsra.u64 d20, d12, #52 │ │ │ │ - @ instruction: 0xf04f3203 │ │ │ │ - @ instruction: 0xf0030e03 │ │ │ │ - tstmi r3, #16, 6 @ 0x40000000 │ │ │ │ - subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0x3e07e9cd │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vpmax.u8 d15, d14, d28 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr12, {0} │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - stcmi 3, cr15, [r3], {204} @ 0xcc │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - movwls r9, #25092 @ 0x6204 │ │ │ │ - @ instruction: 0xf91ef7ff │ │ │ │ - vqshl.u8 q15, q4, #4 │ │ │ │ - bcs 0xfd5a8 │ │ │ │ - bcs 0x1dcf88 │ │ │ │ - svcge 0x0079f47f │ │ │ │ - addmi pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x1c91c4 │ │ │ │ - svcge 0x0071f47f │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - vfnmacs.f32 s29, s24, s30 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - vmlseq.f32 s28, s2, s28 │ │ │ │ - vrsra.u8 d20, d3, #4 │ │ │ │ - vaddw.u8 q10, q6, d1 │ │ │ │ - @ instruction: 0xf8cd12c0 │ │ │ │ - @ instruction: 0xf04fe000 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ - @ instruction: 0xf7fec004 │ │ │ │ - str pc, [sp, -r1, lsl #31]! │ │ │ │ - subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ - svcge 0x0051f47f │ │ │ │ + @ instruction: 0xff08f7fd │ │ │ │ + stcvs 6, cr14, [r3, #-876] @ 0xfffffc94 │ │ │ │ + @ instruction: 0xf013689b │ │ │ │ + @ instruction: 0xf43f03c0 │ │ │ │ + b 0x14d4aa0 │ │ │ │ + vrsra.u64 , q6, #52 │ │ │ │ + @ instruction: 0xf00311c0 │ │ │ │ + andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ + b 0x14b9ae8 │ │ │ │ + b 0x14b1a30 │ │ │ │ + vmla.f q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0015e80 │ │ │ │ + @ instruction: 0xf002011e │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + b 0x116ffd4 │ │ │ │ + b 0x13e9710 │ │ │ │ + @ instruction: 0xf2440c01 │ │ │ │ + vorr.i32 d16, #1 @ 0x00000001 │ │ │ │ + @ instruction: 0xf8cd010e │ │ │ │ + @ instruction: 0xf7fec000 │ │ │ │ + ldrt pc, [r4], r9, ror #28 @ │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ - svcge 0x004bf43f │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ stceq 0, cr15, [pc], {12} │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c0cea41 │ │ │ │ - msrne R9_usr, r4 │ │ │ │ + cmnpne r1, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - stcvs 7, cr14, [r3, #-8] │ │ │ │ + stc2l 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + stcvs 6, cr14, [r3, #-564] @ 0xfffffdcc │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4ae8 │ │ │ │ + b 0x14d4a04 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b9a94 │ │ │ │ - b 0x14b19dc │ │ │ │ + b 0x14b9b84 │ │ │ │ + b 0x14b1acc │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x116ff80 │ │ │ │ - b 0x13e96bc │ │ │ │ + b 0x1170070 │ │ │ │ + b 0x13e97ac │ │ │ │ @ instruction: 0xf2440c01 │ │ │ │ - vbic.i32 q8, #1 @ 0x00000001 │ │ │ │ + vmla.f d16, d16, d1[0] │ │ │ │ @ instruction: 0xf8cd010e │ │ │ │ @ instruction: 0xf7fdc000 │ │ │ │ - ldrb pc, [fp], r7, lsl #30 @ │ │ │ │ - ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ - biceq pc, r0, #19 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - bicne pc, r0, ip, asr #7 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - movwmi r9, #45569 @ 0xb201 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - tstpeq r9, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 3, pc, cr8, cr14, {7} @ │ │ │ │ - stcvs 6, cr14, [r3, #-720] @ 0xfffffd30 │ │ │ │ - @ instruction: 0xf013689b │ │ │ │ - @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4a4c │ │ │ │ - vrsra.u64 q8, q6, #52 │ │ │ │ - @ instruction: 0xf0034103 │ │ │ │ - andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14b9b30 │ │ │ │ - b 0x14b9978 │ │ │ │ - vsra.u8 q8, q6, #4 │ │ │ │ - @ instruction: 0xf0013e03 │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - b 0x116bf58 │ │ │ │ - b 0x1129758 │ │ │ │ - @ instruction: 0xf2440c0c │ │ │ │ - vbic.i32 , #9 @ 0x00000009 │ │ │ │ - @ instruction: 0xf8cd010e │ │ │ │ - @ instruction: 0xf7fec000 │ │ │ │ - str pc, [sp], sp, asr #26 │ │ │ │ - ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ - biceq pc, r0, #19 │ │ │ │ - mcrge 4, 5, pc, cr15, cr15, {1} @ │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - bicne pc, r0, ip, asr #7 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - movwmi r9, #45569 @ 0xb201 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - biceq pc, r9, r4, asr #4 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 4, pc, cr2, cr13, {7} │ │ │ │ - andcs lr, r0, r6, ror #12 │ │ │ │ - @ instruction: 0xf01ce664 │ │ │ │ - @ instruction: 0xf47f0f80 │ │ │ │ - b 0x14d49b0 │ │ │ │ - andls r4, r0, #156, 6 @ 0x70000002 │ │ │ │ - subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - smlabtcc r3, ip, r3, pc @ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr12, {0} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x1179bd8 │ │ │ │ - vsubl.u8 q8, d12, d14 │ │ │ │ - @ instruction: 0xf7fe4101 │ │ │ │ - @ instruction: 0xe64bfbbf │ │ │ │ + @ instruction: 0xe666fe93 │ │ │ │ + strbt r2, [r4], -r0 │ │ │ │ + svceq 0x0080f01c │ │ │ │ + mcrge 4, 4, pc, cr8, cr15, {3} @ │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + b 0x14cd79c │ │ │ │ + vrshr.u8 q8, q6, #4 │ │ │ │ + @ instruction: 0xf00c3103 │ │ │ │ + @ instruction: 0xf0030e0f │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + movwmi r0, #45584 @ 0xb210 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + blx 0xff126fb6 │ │ │ │ + svclt 0x0000e64b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svceq 0x0080f01c │ │ │ │ - mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ + mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ cdpne 3, 4, cr15, cr0, cr12, {6} │ │ │ │ - b 0x14b9c24 │ │ │ │ + b 0x14b9c2c │ │ │ │ @ instruction: 0xf002024c │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x14793e8 │ │ │ │ + b 0x14793f0 │ │ │ │ @ instruction: 0xf04f0202 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - strt pc, [sp], -r1, lsr #23 │ │ │ │ + strt pc, [ip], -r1, lsr #23 │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ bicscs lr, ip, pc, asr #20 │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ vqshlu.s8 q10, q8, #4 │ │ │ │ tstmi r3, #128, 28 @ 0x800 │ │ │ │ vmlseq.f32 s28, s28, s2 │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ mcr2 7, 3, pc, cr4, cr14, {7} @ │ │ │ │ - @ instruction: 0xf01ce610 │ │ │ │ - @ instruction: 0xd1a60f80 │ │ │ │ + @ instruction: 0xf01ce60f │ │ │ │ + @ instruction: 0xd1a50f80 │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ subne pc, r0, ip, asr #7 │ │ │ │ - b 0x14b9c94 │ │ │ │ + b 0x14b9c9c │ │ │ │ @ instruction: 0xf002024c │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ movwmi r4, #8449 @ 0x2101 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - ldrb pc, [r5, #2921]! @ 0xb69 @ │ │ │ │ + ldrb pc, [r4, #2921]! @ 0xb69 @ │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ stmdacs r0, {sp} │ │ │ │ - stclge 4, cr15, [r6, #252]! @ 0xfc │ │ │ │ + stclge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ ldrsbteq pc, [r0], lr @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf8deaf7a │ │ │ │ - bcs 0xf1364 │ │ │ │ - ldclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ + @ instruction: 0xf8deaf79 │ │ │ │ + bcs 0xf136c │ │ │ │ + ldclge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ stc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ stmdacs r0, {r1, r8, fp, ip, pc} │ │ │ │ ldcge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ @ instruction: 0xf7669103 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - stmdals r2, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46012210 │ │ │ │ - blx 0x1ba6e70 │ │ │ │ + blx 0x1aa6e78 │ │ │ │ strbmi r9, [r1], -r2, lsl #16 │ │ │ │ - stc2 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ ldmibvc fp, {r1, r3, r7, r8, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldmibvc fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf1d1e53e │ │ │ │ - svclt 0x0000feb1 │ │ │ │ + svclt 0x0000fead │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec402f8 │ │ │ │ + bl 0xfec40300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt lr, r2, r0, asr r0 │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded004 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @@ -222063,62 +222064,62 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ addsmi r6, sl, r0, lsl #31 │ │ │ │ sbceq lr, r1, #2048 @ 0x800 │ │ │ │ ldmdale lr, {r0, r2, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r9, lr, r5, lsl r1 │ │ │ │ - andeq r9, lr, r9, ror #2 │ │ │ │ - andeq r9, lr, pc, asr r1 │ │ │ │ - andeq r9, lr, r3, ror r1 │ │ │ │ - andeq r9, lr, r5, asr r1 │ │ │ │ - andeq r9, lr, r5, asr r1 │ │ │ │ + andeq r9, lr, sp, lsl r1 │ │ │ │ + andeq r9, lr, r1, ror r1 │ │ │ │ + andeq r9, lr, r7, ror #2 │ │ │ │ + andeq r9, lr, fp, ror r1 │ │ │ │ + andeq r9, lr, sp, asr r1 │ │ │ │ + andeq r9, lr, sp, asr r1 │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ - bcs 0x2e30d0 │ │ │ │ + bcs 0x2e30d8 │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r6, r1] │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - @ instruction: 0x01b4f64b │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8a0f165 │ │ │ │ - eorseq r2, r5, r4, lsr #22 │ │ │ │ + @ instruction: 0xf8a8f165 │ │ │ │ + eorseq r2, r5, ip, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40398 │ │ │ │ + bl 0xfec403a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andsle r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4116851 │ │ │ │ andsle r6, r2, r0, ror pc │ │ │ │ @ instruction: 0xf0106810 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x1b27160 │ │ │ │ + blx 0x13a7168 │ │ │ │ andcs fp, r1, r8, asr #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x005805c8 │ │ │ │ - strble r2, [pc, #0]! @ 0xe91f0 │ │ │ │ + strble r2, [pc, #0]! @ 0xe91f8 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, ror #16 │ │ │ │ - blcs 0x11e5a0 │ │ │ │ + blcs 0x11e5a8 │ │ │ │ @ instruction: 0xf8d4d139 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ mvnslt r2, r0, asr #2 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff80f7fb │ │ │ │ sbcsle r2, sl, r0, lsl #16 │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ @@ -222126,58 +222127,58 @@ │ │ │ │ @ instruction: 0xff66f7ff │ │ │ │ stcvs 1, cr11, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -r9, asr #1 │ │ │ │ - blx 0x19a71d4 │ │ │ │ + blx 0x12271dc │ │ │ │ ldmdavs r1, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ @ instruction: 0xe7c1d1d3 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, r9, asr #31] @ │ │ │ │ + ldrb pc, [pc, r1, asr #31] @ │ │ │ │ andls r6, r1, #2752512 @ 0x2a0000 │ │ │ │ - ldc2 7, cr15, [r8, #408] @ 0x198 │ │ │ │ + ldc2 7, cr15, [r4, #408] @ 0x198 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4, #760] @ 0x2f8 │ │ │ │ + stc2l 7, cr15, [ip, #760] @ 0x2f8 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr, #-840]! @ 0xfffffcb8 │ │ │ │ + stc2 7, cr15, [r6, #-840]! @ 0xfffffcb8 │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ str sp, [r2, r1, asr #1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40488 │ │ │ │ + bl 0xfec40490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r1, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r0, {r0, r4, ip, lr, pc} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ stmiavs fp!, {r1, r8, ip, lr, pc} │ │ │ │ strle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ @ instruction: 0xf7e54620 │ │ │ │ - stmiblt r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x005805c8 │ │ │ │ ldrble r2, [r0, #0]! │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, lsr #17 │ │ │ │ - blcs 0x11e690 │ │ │ │ + blcs 0x11e698 │ │ │ │ @ instruction: 0xf8d4d141 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ @ instruction: 0xb3212140 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff0af7fb │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ andcc lr, r3, #3489792 @ 0x354000 │ │ │ │ @@ -222185,32 +222186,32 @@ │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ stcvs 1, cr11, [r3, #-864]! @ 0xfffffca0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -sl, asr #1 │ │ │ │ - @ instruction: 0xf9ecf7e5 │ │ │ │ + @ instruction: 0xf9cef7e5 │ │ │ │ ldmdavs r1, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r3] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xff4ef7fa │ │ │ │ + @ instruction: 0xff46f7fa │ │ │ │ @ instruction: 0xf766e7da │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d2692a │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - ldc2l 7, cr15, [lr, #760]! @ 0x2f8 │ │ │ │ + mcr2 7, 0, pc, cr6, cr14, {5} @ │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79bd0b9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -222236,27 +222237,27 @@ │ │ │ │ mrshi pc, (UNDEF: 101) @ │ │ │ │ smlabtmi r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst4.32 {d24-d27}, [pc :64], r7 │ │ │ │ @ instruction: 0xf6c06130 │ │ │ │ addmi r4, sl, #0, 2 │ │ │ │ vorr.i32 d29, #176 @ 0x000000b0 │ │ │ │ - vmlal.u8 q10, d3, d3 │ │ │ │ - andseq r3, sl, #49152 @ 0xc000 │ │ │ │ - msrhi CPSR_sc, #0, 2 │ │ │ │ + @ instruction: 0xf3c34903 │ │ │ │ + andseq r3, sl, #196608 @ 0x30000 │ │ │ │ + msrhi CPSR_s, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, sl, #64, 2 │ │ │ │ mvnhi pc, #0 │ │ │ │ - blmi 0xfef31418 │ │ │ │ - blls 0x3c3484 │ │ │ │ + blmi 0xfef31420 │ │ │ │ + blls 0x3c348c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ - andlt r8, ip, r4, lsl #5 │ │ │ │ + andlt r8, ip, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vst1.64 {d24}, [pc :256], r0 │ │ │ │ @ instruction: 0xf6c06c20 │ │ │ │ strbmi r6, [r2, #-3072]! @ 0xfffff400 │ │ │ │ mvnhi pc, r0 │ │ │ │ @@ -222267,58 +222268,58 @@ │ │ │ │ @ instruction: 0xf6c06010 │ │ │ │ addmi r6, r2, #0 │ │ │ │ subscs sp, r0, #-2147483594 @ 0x80000036 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ subcs r4, r0, sl │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ - vqshl.s8 q4, q13, q0 │ │ │ │ - bcs 0x1109cdc │ │ │ │ - rsbhi pc, ip, #0 │ │ │ │ + vshl.s8 d8, d0, d16 │ │ │ │ + bcs 0x1109ce0 │ │ │ │ + rsbhi pc, fp, #0 │ │ │ │ mvnshi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - eorcs r8, pc, #-1929379840 @ 0x8d000000 │ │ │ │ + eorcs r8, pc, #-1828716544 @ 0x93000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf94b8 │ │ │ │ + bcs 0xf94c0 │ │ │ │ ldcvs 1, cr13, [sl, #-768]! @ 0xfffffd00 │ │ │ │ strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - rsbhi pc, r0, r1 │ │ │ │ + rsbhi pc, r6, r1 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082d0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1a92c00 │ │ │ │ @ instruction: 0x46b84638 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ - bleq 0xff7900dc │ │ │ │ + bleq 0xff7900e4 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - b 0x116a040 │ │ │ │ + b 0x116a048 │ │ │ │ @ instruction: 0xf1410601 │ │ │ │ - @ instruction: 0xf7668207 │ │ │ │ - @ instruction: 0xf646fc51 │ │ │ │ + @ instruction: 0xf766820d │ │ │ │ + @ instruction: 0xf646fc4d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - strmi pc, [r2], -sp, asr #22 │ │ │ │ + @ instruction: 0x4602fb35 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xfe6a72c2 │ │ │ │ + blx 0xfe5a72ca │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7be4640 │ │ │ │ - rscs pc, r1, sp, lsr #26 │ │ │ │ + rscs pc, r1, r5, lsr sp @ │ │ │ │ stmdami r3, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andseq r0, r8, #25600 @ 0x6400 │ │ │ │ - sbcshi pc, r1, #0, 2 │ │ │ │ + sbcshi pc, r0, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, r2, #64 @ 0x40 │ │ │ │ svcge 0x0070f47f │ │ │ │ ldmdavs r0, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f010 │ │ │ │ @@ -222335,36 +222336,36 @@ │ │ │ │ stmdbls r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ @ instruction: 0xf0021440 │ │ │ │ @ instruction: 0xf001021e │ │ │ │ tstmi r4, #62914560 @ 0x3c00000 │ │ │ │ @ instruction: 0xf10402d9 │ │ │ │ @ instruction: 0xf1400601 │ │ │ │ - @ instruction: 0xf76687c5 │ │ │ │ - strtmi pc, [r1], -r3, lsl #24 │ │ │ │ + @ instruction: 0xf76687cb │ │ │ │ + @ instruction: 0x4621fbff │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - strtmi pc, [r9], -fp, lsr #21 │ │ │ │ - ldrtmi r9, [r8], -r2, lsl #20 │ │ │ │ - stc2l 7, cr15, [sl], #760 @ 0x2f8 │ │ │ │ - blx 0xfff27336 │ │ │ │ + bls 0x1a8024 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + ldc2l 7, cr15, [r2], #760 @ 0x2f8 │ │ │ │ + blx 0xffe2733e │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xfe92758c │ │ │ │ + blx 0xfe727594 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7be4638 │ │ │ │ - ldrd pc, [r3], pc @ │ │ │ │ + adc pc, r3, r7, ror #25 │ │ │ │ andsne pc, r0, #1 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ - vqsub.s8 q4, q8, │ │ │ │ - bcs 0x10a048 │ │ │ │ - orrshi pc, ip, r0 │ │ │ │ + vqsub.s8 q4, q8, q8 │ │ │ │ + bcs 0x10a04c │ │ │ │ + orrshi pc, fp, r0 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ andmi r0, sl, r0, lsl #5 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf5b284ae │ │ │ │ + @ instruction: 0xf5b284b4 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0x064eaf1b │ │ │ │ svcge 0x0018f53f │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf57f05d5 │ │ │ │ stcvs 15, cr10, [r1, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0xf00208da │ │ │ │ @@ -222373,105 +222374,105 @@ │ │ │ │ strmi r6, [r0], sl, lsl #16 │ │ │ │ svceq 0x000ef012 │ │ │ │ strbeq sp, [r4], r2, lsl #2 │ │ │ │ svcge 0x0004f53f │ │ │ │ subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf1410258 │ │ │ │ - bcs 0x10996c │ │ │ │ + bcs 0x10998c │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ - @ instruction: 0xf01882cb │ │ │ │ + @ instruction: 0xf01882d1 │ │ │ │ @ instruction: 0xf47f0401 │ │ │ │ @ instruction: 0x2610aef3 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0x627634 │ │ │ │ + blx 0x62763c │ │ │ │ subsle r2, sp, r0, lsl #16 │ │ │ │ - blx 0xfeaa73da │ │ │ │ + blx 0xfe9a73e2 │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0x460d4638 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - blx 0xff52754a │ │ │ │ + blx 0xff727552 │ │ │ │ @ instruction: 0xf7d24640 │ │ │ │ - ldrtmi pc, [r3], -r7, lsl #21 @ │ │ │ │ + ldrtmi pc, [r3], -pc, ror #20 @ │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - stc2l 7, cr15, [sl], #508 @ 0x1fc │ │ │ │ + stc2l 7, cr15, [r6], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf6c0e048 │ │ │ │ addmi r5, sl, #0, 2 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025180 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117aa8c │ │ │ │ + b 0x117aa94 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ mvnshi pc, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ - blls 0x1962f4 │ │ │ │ + blls 0x1962fc │ │ │ │ movwls r4, #9769 @ 0x2629 │ │ │ │ andseq r0, r8, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584638 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - strmi pc, [r5], -r7, lsr #23 │ │ │ │ - blx 0x18a746a │ │ │ │ + strmi pc, [r5], -pc, lsr #23 │ │ │ │ + blx 0x17a7472 │ │ │ │ strmi r9, [r4], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002d9 │ │ │ │ - @ instruction: 0xf8d7830c │ │ │ │ + @ instruction: 0xf8d78312 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ strtmi r2, [sl], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffb2f7c1 │ │ │ │ + @ instruction: 0xffbaf7c1 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x4a76e0 │ │ │ │ + blx 0x2a76e8 │ │ │ │ str r2, [ip], r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117ab1c │ │ │ │ + b 0x117ab24 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ - orrhi pc, r6, r0, lsl #2 │ │ │ │ + orrhi pc, r5, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ - rschi pc, r2, r0 │ │ │ │ + rschi pc, r1, r0 │ │ │ │ svceq 0x000ef011 │ │ │ │ @ instruction: 0xf018d103 │ │ │ │ @ instruction: 0xf47f0f10 │ │ │ │ @ instruction: 0x4638ae71 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x19dab0 │ │ │ │ + blls 0x19dab8 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - strmi pc, [r5], -r1, ror #22 │ │ │ │ - blx 0x14274f6 │ │ │ │ + strmi pc, [r5], -r9, ror #22 │ │ │ │ + blx 0x13274fe │ │ │ │ strmi r9, [r4], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002de │ │ │ │ - @ instruction: 0xf8d782d7 │ │ │ │ + @ instruction: 0xf8d782dd │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ cmpcs r3, sl, lsr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ - blx 0x8a7686 │ │ │ │ + blx 0xaa768e │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9e0f7fa │ │ │ │ + @ instruction: 0xf9d8f7fa │ │ │ │ addseq lr, ip, #184, 14 @ 0x2e00000 │ │ │ │ mcrge 5, 2, pc, cr4, cr15, {1} @ │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ @@ -222479,1382 +222480,1385 @@ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr4, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ @ instruction: 0xf956f7ff │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ movwls r9, #11010 @ 0x2b02 │ │ │ │ ldrsbeq r0, [sl], #-172 @ 0xffffff54 │ │ │ │ - orrpl pc, r0, r3, asr #7 │ │ │ │ + addpl pc, r0, r3, asr #7 │ │ │ │ rscsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ - b 0x11ea030 │ │ │ │ - svclt 0x00580401 │ │ │ │ - vmov.i32 q10, #45568 @ 0x0000b200 │ │ │ │ - ldrtmi r4, [r8], -r3, lsl #2 │ │ │ │ - blx 0x8276da │ │ │ │ - @ instruction: 0xf7664606 │ │ │ │ - blls 0x1a8334 │ │ │ │ - sbcseq r4, fp, #5242880 @ 0x500000 │ │ │ │ - mvnhi pc, #64, 2 │ │ │ │ - ldrdcc pc, [r8], r7 │ │ │ │ - @ instruction: 0x46324638 │ │ │ │ - @ instruction: 0xf00321e1 │ │ │ │ - tstls r0, pc, lsl #6 │ │ │ │ - @ instruction: 0xf7c14629 │ │ │ │ - strtmi pc, [r1], -r7, lsr #30 │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - ldrb pc, [r3, -r3, lsl #19]! @ │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - andmi r0, sl, r0, lsr #5 │ │ │ │ - svceq 0x0000f5b2 │ │ │ │ - movwhi pc, #16384 @ 0x4000 @ │ │ │ │ - sbcshi pc, sp, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a40 │ │ │ │ - vqadd.s8 d8, d16, d31 │ │ │ │ - bcs 0x109e80 │ │ │ │ - tstphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ - vsubl.s8 q9, d0, d31 │ │ │ │ - andmi r0, sl, r0, asr #4 │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - stcvs 13, cr10, [r2, #-932] @ 0xfffffc5c │ │ │ │ - @ instruction: 0xf0116811 │ │ │ │ - strdle r0, [sl, -r0] │ │ │ │ - @ instruction: 0x1098f8d2 │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - ldclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0x4638add9 │ │ │ │ - @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0044f43f │ │ │ │ - bleq 0xff81047c │ │ │ │ - sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - strcc pc, [r3, #-963] @ 0xfffffc3d │ │ │ │ - sbcseq r4, lr, #20, 6 @ 0x50000000 │ │ │ │ - ldrbhi pc, [sl, r0, asr #2] @ │ │ │ │ - blx 0xfe127624 │ │ │ │ - andls r4, r2, r1, lsr #12 │ │ │ │ - @ instruction: 0xf928f7fa │ │ │ │ - stccs 8, cr9, [pc, #-8] @ 0xe9890 │ │ │ │ - cmpphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ - strtmi r4, [r9], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7be4638 │ │ │ │ - str pc, [r7, -r3, ror #22]! │ │ │ │ - svceq 0x0020f5b2 │ │ │ │ - vhadd.s8 , q0, │ │ │ │ - @ instruction: 0xf5b281f2 │ │ │ │ + smlabtmi r3, r3, r3, pc @ │ │ │ │ + andseq r4, r8, #4, 6 @ 0x10000000 │ │ │ │ + svclt 0x00584638 │ │ │ │ + @ instruction: 0xf7be4252 │ │ │ │ + strmi pc, [r6], -r5, lsr #22 │ │ │ │ + blx 0xff527584 │ │ │ │ + strmi r9, [r5], -r2, lsl #22 │ │ │ │ + @ instruction: 0xf14002db │ │ │ │ + @ instruction: 0xf8d783ec │ │ │ │ + ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ + mvncs r4, r2, lsr r6 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strtmi r9, [r9], -r0, lsl #2 │ │ │ │ + @ instruction: 0xff30f7c1 │ │ │ │ + strtmi r4, [r8], -r1, lsr #12 │ │ │ │ + @ instruction: 0xf97cf7fa │ │ │ │ + subscs lr, r0, #116, 14 @ 0x1d00000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b2400a │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - cmpcs r0, lr, lsr r2 │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -r7, lsr #27 │ │ │ │ - movwls sl, #10244 @ 0x2804 │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a8ca8 │ │ │ │ - @ instruction: 0xf57f02d9 │ │ │ │ - movwcs sl, #7581 @ 0x1d9d │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - ldr pc, [r6, #3855] @ 0xf0f │ │ │ │ - @ instruction: 0x0098f8d2 │ │ │ │ - svcvs 0x0070f410 │ │ │ │ - ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - ldr sl, [r1, -fp, lsl #27] │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf7fa9207 │ │ │ │ - blls 0x1a8cf0 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - subcs r0, r0, r0, lsr #3 │ │ │ │ - eoreq pc, r0, r0, asr #5 │ │ │ │ - stcls 0, cr4, [r4], {25} │ │ │ │ - ldmib sp, {r0, r7, r9, lr}^ │ │ │ │ - @ instruction: 0xf0003205 │ │ │ │ - vshl.s8 q4, q9, q8 │ │ │ │ - stmdbcs r0, {r4, r6, r7, r9, pc}^ │ │ │ │ - ldrbhi pc, [r1], #0 @ │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - strbhi pc, [r1], #0 @ │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - tstcs r1, fp, ror #26 │ │ │ │ - stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - vrhadd.s8 d20, d4, d0 │ │ │ │ - vaddw.s8 , q0, d1 │ │ │ │ - @ instruction: 0xf7fe010e │ │ │ │ - strb pc, [r0, #-2109]! @ 0xfffff7c3 @ │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ - stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4132401 │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26e96c │ │ │ │ - svclt 0x000c4638 │ │ │ │ - tstpeq sp, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ - tstpcc r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x000c9b05 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf916f7fe │ │ │ │ - @ instruction: 0xf411e545 │ │ │ │ - @ instruction: 0xf0401480 │ │ │ │ - stmdage r4, {r0, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0x4623fc91 │ │ │ │ - stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - ldr pc, [r6, #-3759]! @ 0xfffff151 │ │ │ │ - tstls r2, r4, lsl #16 │ │ │ │ - stc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ - stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf4132401 │ │ │ │ - stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26e9c0 │ │ │ │ - svclt 0x000c4638 │ │ │ │ - cmppne r5, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x31a1f644 │ │ │ │ - svclt 0x000c9b05 │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf964f7fd │ │ │ │ - @ instruction: 0xf04fe51b │ │ │ │ - vmov.i32 d16, #255 @ 0x000000ff │ │ │ │ - strbmi r0, [r2, #-3232]! @ 0xfffff360 │ │ │ │ - andhi pc, r7, #0 │ │ │ │ - subeq pc, r0, pc, asr #32 │ │ │ │ - msrhi (UNDEF: 105), r0 │ │ │ │ - addeq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf0004282 │ │ │ │ - @ instruction: 0xf5b281ed │ │ │ │ - @ instruction: 0xf47f0f20 │ │ │ │ - sbcseq sl, r9, #448 @ 0x1c0 │ │ │ │ - bicshi pc, ip, #0, 2 │ │ │ │ - stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #3155 @ 0xc53 @ │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - ldrbt pc, [r8], #3201 @ 0xc81 @ │ │ │ │ - strls r2, [sl], #-513 @ 0xfffffdff │ │ │ │ - eorhi pc, r0, sp, asr #17 │ │ │ │ - andls r0, r9, #28, 4 @ 0xc0000001 │ │ │ │ - ldclge 5, cr15, [r0], #252 @ 0xfc │ │ │ │ - andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ - andpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - movwls r2, #29957 @ 0x7505 │ │ │ │ - @ instruction: 0xff1af7fe │ │ │ │ - sbcslt lr, sl, #-452984832 @ 0xe5000000 │ │ │ │ - ldceq 2, cr9, [sl], {7} │ │ │ │ - @ instruction: 0xf002a904 │ │ │ │ - strls r0, [r9], #-528 @ 0xfffffdf0 │ │ │ │ - andeq lr, r9, #270336 @ 0x42000 │ │ │ │ - andls r2, r8, #16777216 @ 0x1000000 │ │ │ │ - subpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - andshi pc, r8, sp, asr #17 │ │ │ │ - movwpl pc, #963 @ 0x3c3 @ │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fe2304 │ │ │ │ - strb pc, [lr], #3843 @ 0xf03 @ │ │ │ │ - @ instruction: 0xf8cd2201 │ │ │ │ - andls r8, r9, #32 │ │ │ │ - strls r0, [sl], #-538 @ 0xfffffde6 │ │ │ │ - stclge 5, cr15, [r6], {63} @ 0x3f │ │ │ │ + vcgt.s8 d8, d0, d11 │ │ │ │ + bcs 0x1109ba0 │ │ │ │ + adcshi pc, pc, r0 │ │ │ │ + orrshi pc, r4, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + eorcs r8, pc, #1677721600 @ 0x64000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + bcs 0xf986c │ │ │ │ + stclge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs r2, {r0, r1, r3, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r6], #252 @ 0xfc │ │ │ │ - ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strls r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ - vrshr.u64 , q5, #61 │ │ │ │ - andls r5, r7, #0, 6 │ │ │ │ - movwmi lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xf9d0f7fd │ │ │ │ - ldcvs 4, cr14, [r8, #-676]! @ 0xfffffd5c │ │ │ │ - @ instruction: 0xf0010049 │ │ │ │ - vorr.i32 d16, #190 @ 0x000000be │ │ │ │ - movwmi r5, #41600 @ 0xa280 │ │ │ │ - stmdavs r2, {r3, r9, ip, pc} │ │ │ │ - strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ - svceq 0x00f0f012 │ │ │ │ - tstle sl, sl, lsl #2 │ │ │ │ - @ instruction: 0x2098f8d0 │ │ │ │ + ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ - @ instruction: 0xf4126842 │ │ │ │ + ldclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ + movwls r4, #9784 @ 0x2638 │ │ │ │ + @ instruction: 0xf8fcf7ff │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + blls 0x19558c │ │ │ │ + @ instruction: 0xf3c30bdc │ │ │ │ + @ instruction: 0xf00412c0 │ │ │ │ + vmov.i32 d16, #12451840 @ 0x00be0000 │ │ │ │ + tstmi r4, #12582912 @ 0xc00000 │ │ │ │ + @ instruction: 0xf14002de │ │ │ │ + @ instruction: 0xf76687e1 │ │ │ │ + @ instruction: 0x4621fa7d │ │ │ │ + @ instruction: 0xf7fa9002 │ │ │ │ + stmdals r2, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0012d0f │ │ │ │ + @ instruction: 0x4602815f │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + blx 0x1c277a6 │ │ │ │ + @ instruction: 0xf5b2e728 │ │ │ │ + rsble r0, sp, r0, lsr #30 │ │ │ │ + mvnshi pc, r0, lsl #4 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + subhi pc, r5, #0 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #128, 2 │ │ │ │ + stcge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ + stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ + stc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ + sbcseq r9, r9, #2048 @ 0x800 │ │ │ │ + ldcge 5, cr15, [lr, #508] @ 0x1fc │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + @ instruction: 0xff10f7fe │ │ │ │ + @ instruction: 0xf8d2e597 │ │ │ │ + @ instruction: 0xf4100098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r7, sl, fp, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - @ instruction: 0xf8cd5440 │ │ │ │ - bfi r8, r8, #0, #22 │ │ │ │ - svcne 0x0010f1b2 │ │ │ │ - stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ - vsubl.s8 q9, d0, d15 │ │ │ │ - andmi r0, sl, r0, asr #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf5b2822c │ │ │ │ - @ instruction: 0xf47f0f80 │ │ │ │ - strls sl, [r7], #-3193 @ 0xfffff387 │ │ │ │ - vqdmulh.s q8, , d0[3] │ │ │ │ - @ instruction: 0xf0041241 │ │ │ │ - tstmi r4, #4, 8 @ 0x4000000 │ │ │ │ - strls r0, [r8], #-2266 @ 0xfffff726 │ │ │ │ - @ instruction: 0xf3c3a904 │ │ │ │ - @ instruction: 0xf0024403 │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - @ instruction: 0x43225cc0 │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ - blx 0xfe6a7b52 │ │ │ │ - @ instruction: 0xf5b2e45f │ │ │ │ + ldmdavs r2, {r0, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stcge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ + stmdage r4, {r1, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ + andls r9, r7, #-2147483648 @ 0x80000000 │ │ │ │ + ldc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + cmpcs r0, r2, lsl #22 │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + andsmi r0, r9, r0, lsr #32 │ │ │ │ + addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ + andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ + strbthi pc, [r9], #0 @ │ │ │ │ + sbcshi pc, r7, #0, 4 │ │ │ │ + @ instruction: 0xf0002940 │ │ │ │ + @ instruction: 0xf5b184d8 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - umaalcs r8, r0, r9, r1 │ │ │ │ - eoreq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf47f4282 │ │ │ │ - stmdage r4, {r0, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ + stmdbcs r0, {r3, r6, r7, sl, pc} │ │ │ │ + stclge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ + ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ + smlabtmi r0, sp, r9, lr │ │ │ │ + tstpvc r9, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf83ef7fe │ │ │ │ + stmdage r4, {r0, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a8a08 │ │ │ │ - strcs r9, [r0], #-2308 @ 0xfffff6fc │ │ │ │ + blls 0x1a8c08 │ │ │ │ + strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + svcne 0x0080f413 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ + @ instruction: 0xf644bf0c │ │ │ │ + @ instruction: 0xf6440125 │ │ │ │ + blls 0x235da4 │ │ │ │ + @ instruction: 0xf2c0bf0c │ │ │ │ + vaddw.s8 q8, q0, d14 │ │ │ │ + @ instruction: 0xf7fe010e │ │ │ │ + strb pc, [r6, #-2327] @ 0xfffff6e9 @ │ │ │ │ + strne pc, [r0], #1041 @ 0x411 │ │ │ │ + bichi pc, r8, #64 @ 0x40 │ │ │ │ + strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ + stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + strtmi r4, [r2], -r3, lsr #12 │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + mrc2 7, 5, pc, cr0, cr14, {7} │ │ │ │ + stmdage r4, {r0, r1, r2, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9102 │ │ │ │ + blls 0x1a8bb4 │ │ │ │ + strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - vmax.f32 d27, d4, d12 │ │ │ │ - @ instruction: 0xf643513d │ │ │ │ - blls 0x23e254 │ │ │ │ + @ instruction: 0xf644bf0c │ │ │ │ + @ instruction: 0xf644114d │ │ │ │ + blls 0x236078 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - ldrt pc, [sl], #-2179 @ 0xfffff77d @ │ │ │ │ - vmla.i d18, d0, d0[0] │ │ │ │ - b 0x129e28 │ │ │ │ - @ instruction: 0xf5b20200 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - vcge.s8 d8, d16, d23 │ │ │ │ - @ instruction: 0xf5b281a4 │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - vcge.s8 d8, d16, d29 │ │ │ │ - bcs 0x10a950 │ │ │ │ - bichi pc, r9, #0 │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe6a7bba │ │ │ │ - stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ - ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmppmi r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - mrc2 7, 7, pc, cr2, cr13, {7} │ │ │ │ - stcvs 4, cr14, [r2, #-84] @ 0xffffffac │ │ │ │ + ldr pc, [ip, #-2405] @ 0xfffff69b │ │ │ │ + ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + stceq 2, cr15, [r0], #768 @ 0x300 │ │ │ │ + @ instruction: 0xf0004562 │ │ │ │ + @ instruction: 0xf04f820e │ │ │ │ + vhadd.s8 q0, q0, q0 │ │ │ │ + vbic.i32 q12, #0 @ 0x00000000 │ │ │ │ + addmi r0, r2, #128 @ 0x80 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + svceq 0x0020f5b2 │ │ │ │ + stcge 4, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf10002d9 │ │ │ │ + ldrmi r8, [r9], -r3, ror #7 │ │ │ │ + strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ + mcrr2 7, 15, pc, ip, cr10 @ │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + andcs lr, r1, #-117440512 @ 0xf9000000 │ │ │ │ + @ instruction: 0xf8cd940a │ │ │ │ + andseq r8, ip, #32 │ │ │ │ + @ instruction: 0xf53f9209 │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + vsubl.u8 , d3, d4 │ │ │ │ + sbcslt r5, fp, #0, 4 │ │ │ │ + strcs lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fe9307 │ │ │ │ + strbt pc, [r6], #3867 @ 0xf1b @ │ │ │ │ + andls fp, r7, #-1610612723 @ 0xa000000d │ │ │ │ + stmdbge r4, {r1, r3, r4, r7, sl, fp} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + b 0x118ea84 │ │ │ │ + vsubl.u8 q8, d3, d8 │ │ │ │ + @ instruction: 0xf8cd5440 │ │ │ │ + vmov.i32 d25, #184 @ 0x000000b8 │ │ │ │ + andls r5, r8, #0, 6 │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + movwls r2, #41729 @ 0xa301 │ │ │ │ + @ instruction: 0xff04f7fe │ │ │ │ + andcs lr, r1, #-822083584 @ 0xcf000000 │ │ │ │ + andls r9, r9, #167772160 @ 0xa000000 │ │ │ │ + @ instruction: 0xf8cd021a │ │ │ │ + @ instruction: 0xf53f8020 │ │ │ │ + stcvs 12, cr10, [r2, #-796] @ 0xfffffce4 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ - @ instruction: 0x0098f8d2 │ │ │ │ - svcvs 0x0070f410 │ │ │ │ - stcge 4, cr15, [sl], {63} @ 0x3f │ │ │ │ + @ instruction: 0x1098f8d2 │ │ │ │ + svcvs 0x0070f411 │ │ │ │ + ldcge 4, cr15, [ip], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdaeq ip, {r0, r2, sl, fp, sp, pc}^ │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - ldreq pc, [r0], #-4 │ │ │ │ - svceq 0x000ef011 │ │ │ │ - streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ - strbteq sp, [r6], r2, lsl #2 │ │ │ │ - blge 0xfff27120 │ │ │ │ - movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff1af7fe │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - blls 0x1951c0 │ │ │ │ - @ instruction: 0xf1040064 │ │ │ │ - sbcseq r0, sp, #4096 @ 0x1000 │ │ │ │ - strbhi pc, [ip], #-320 @ 0xfffffec0 @ │ │ │ │ - @ instruction: 0xf8a4f766 │ │ │ │ - andls r4, r2, r1, lsr #12 │ │ │ │ - @ instruction: 0xff4cf7f9 │ │ │ │ - bls 0x17b574 │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ + strcs r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ + sbcslt r9, sl, #25165824 @ 0x1800000 │ │ │ │ + movwpl pc, #963 @ 0x3c3 @ │ │ │ │ + stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fd4304 │ │ │ │ + strt pc, [sl], #2513 @ 0x9d1 │ │ │ │ + subeq r6, r9, r8, lsr sp │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + addpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + andls r4, r8, #671088640 @ 0x28000000 │ │ │ │ + tstcs r1, r2, lsl #16 │ │ │ │ + @ instruction: 0xf0129409 │ │ │ │ + strdls r0, [sl, -r0] │ │ │ │ + @ instruction: 0xf8d0d10a │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + stmdavs r2, {r0, r2, r4, r7, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldcge 4, cr15, [r0], {63} @ 0x3f │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ + andshi pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf1b2e7d5 │ │ │ │ + @ instruction: 0xf47f1f10 │ │ │ │ + andcs sl, pc, #34048 @ 0x8500 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + bcs 0xf9b44 │ │ │ │ + eorshi pc, r3, #0 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + ldclge 4, cr15, [sl], #-508 @ 0xfffffe04 │ │ │ │ + stcleq 4, cr9, [ip], {7} │ │ │ │ + subne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + streq pc, [r4], #-4 │ │ │ │ + ldmeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ + stmdbge r4, {r3, sl, ip, pc} │ │ │ │ + strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stclpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0xf8cd3303 │ │ │ │ + movwls ip, #20496 @ 0x5010 │ │ │ │ + @ instruction: 0xf7ff9206 │ │ │ │ + strbt pc, [r0], #-2967 @ 0xfffff469 @ │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + movhi pc, r0 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + addmi r0, r2, #32 │ │ │ │ + mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ + tstls r2, r4, lsl #16 │ │ │ │ + blx 0xfe8a7b62 │ │ │ │ + stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf4132400 │ │ │ │ + stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ + bls 0x26eb88 │ │ │ │ + svclt 0x000c4638 │ │ │ │ + cmpppl r5, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x51a9f643 │ │ │ │ + svclt 0x000c9b05 │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf884f7fd │ │ │ │ + subcs lr, r0, fp, lsr r4 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + andeq lr, r0, #4096 @ 0x1000 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + @ instruction: 0x83bef000 │ │ │ │ + @ instruction: 0x81abf200 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + bichi pc, r4, #0 │ │ │ │ + msrhi SPSR_fx, #0, 4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + stmdage r4, {r4, r6, r7, r8, r9, pc} │ │ │ │ + @ instruction: 0xf7fa2401 │ │ │ │ + stmdbls r4, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf6443205 │ │ │ │ + vmla.f d20, d0, d1[2] │ │ │ │ + @ instruction: 0xf7fd010e │ │ │ │ + ldr pc, [r6], #-3827 @ 0xfffff10d │ │ │ │ + ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f011 │ │ │ │ + @ instruction: 0xf8d2d10a │ │ │ │ + @ instruction: 0xf4100098 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + ldmdavs r2, {r0, r1, r3, sl, fp, sp, pc}^ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stcge 4, cr15, [r6], {63} @ 0x3f │ │ │ │ + @ instruction: 0xf003085c │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + @ instruction: 0xf0110410 │ │ │ │ + b 0x11ed858 │ │ │ │ + tstle r2, r2, lsl #8 │ │ │ │ + @ instruction: 0xf53f06e6 │ │ │ │ + @ instruction: 0x4638abf9 │ │ │ │ + @ instruction: 0xf7fe9302 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ + rsbeq r9, r4, r2, lsl #22 │ │ │ │ + beq 0x166050 │ │ │ │ + @ instruction: 0xf14002dd │ │ │ │ + @ instruction: 0xf7668453 │ │ │ │ + strtmi pc, [r1], -r1, lsr #17 │ │ │ │ + @ instruction: 0xf7f99002 │ │ │ │ + bls 0x1a9968 │ │ │ │ + ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ + @ instruction: 0xf994f7be │ │ │ │ + @ instruction: 0xf896f766 │ │ │ │ + strmi r1, [r4], -r1, ror #24 │ │ │ │ + @ instruction: 0xff3af7f9 │ │ │ │ + strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7be4638 │ │ │ │ - @ instruction: 0xf766f98b │ │ │ │ - stclne 8, cr15, [r1], #-612 @ 0xfffffd9c │ │ │ │ - ldr r4, [pc], #1540 @ 0xe9c60 │ │ │ │ + strb pc, [r5, #-2441] @ 0xfffff677 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - blge 0xff6a6e64 │ │ │ │ + blge 0xff526e78 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0xaa7c5a │ │ │ │ + blx 0x727c6e │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4139a06 │ │ │ │ @ instruction: 0xf0401480 │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r9, pc}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ @ instruction: 0xf6439b05 │ │ │ │ - vaddw.s8 , q8, d17 │ │ │ │ + vsra.s64 d19, d9, #64 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7ffff91 │ │ │ │ - smlalbtcs fp, r0, r0, fp │ │ │ │ + @ instruction: 0xf7ffff8b │ │ │ │ + strhcs fp, [r0, #-186] @ 0xffffff46 │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0xf413abb9 │ │ │ │ + @ instruction: 0xf413abb3 │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ @ instruction: 0x46198198 │ │ │ │ andls sl, r2, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a88c4 │ │ │ │ + blls 0x1a88a0 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffd21 │ │ │ │ - vqdmlsl.s , d16, d24 │ │ │ │ + @ instruction: 0xf7fffd1b │ │ │ │ + vqdmlsl.s , d16, d18 │ │ │ │ addmi r0, r2, #160 @ 0xa0 │ │ │ │ - blge 0xfe9a6ecc │ │ │ │ + blge 0xfe826ee0 │ │ │ │ addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ andls sl, r7, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf7fa9202 │ │ │ │ - blls 0x1a8898 │ │ │ │ + blls 0x1a8874 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffb1b │ │ │ │ - @ instruction: 0x4641bb92 │ │ │ │ - mrc2 7, 7, pc, cr6, cr9, {7} │ │ │ │ + @ instruction: 0xf7fffb15 │ │ │ │ + strbmi fp, [r1], -ip, lsl #23 │ │ │ │ + mcr2 7, 7, pc, cr8, cr9, {7} @ │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ stcleq 0, cr15, [r2], #316 @ 0x13c │ │ │ │ @ instruction: 0x462a4638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf7c1c000 │ │ │ │ - ldrbt pc, [r1], #3823 @ 0xeef @ │ │ │ │ + strbt pc, [fp], #3825 @ 0xef1 @ │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ - @ instruction: 0xf8d7ff2d │ │ │ │ + @ instruction: 0xf8d7ff1f │ │ │ │ @ instruction: 0xf04f3088 │ │ │ │ ldrtmi r0, [r8], -r3, asr #24 │ │ │ │ @ instruction: 0xf003462a │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf87cf7c2 │ │ │ │ - stmdage r4, {r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf87ef7c2 │ │ │ │ + stmdage r4, {r1, r3, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - blx 0xff0a7d28 │ │ │ │ + blx 0xfed27d3c │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r9, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - bls 0x27a154 │ │ │ │ + bls 0x27a168 │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ - vaddw.s8 q10, q8, d25 │ │ │ │ + vaddw.s8 q10, q8, d17 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7ffff29 │ │ │ │ - stmdage r4, {r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffff23 │ │ │ │ + stmdage r4, {r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a880c │ │ │ │ + blls 0x1a87e8 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ stcne 4, cr15, [r0], {19} │ │ │ │ svclt 0x000b9a06 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ - cmppmi r1, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r9, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff0cf7fd │ │ │ │ - bllt 0xfe7d9c │ │ │ │ + @ instruction: 0xff06f7fd │ │ │ │ + bllt 0xe67db0 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0xfe3a7d90 │ │ │ │ + blx 0x2027da4 │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4132401 │ │ │ │ stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26edb8 │ │ │ │ + bls 0x26edcc │ │ │ │ svclt 0x000c4638 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ - orrvc pc, r9, r4, asr #4 │ │ │ │ + orrsvc pc, r1, r4, asr #4 │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - mrc2 7, 7, pc, cr0, cr13, {7} │ │ │ │ - bllt 0x8e7dd4 │ │ │ │ + mcr2 7, 7, pc, cr10, cr13, {7} @ │ │ │ │ + bllt 0x767de8 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a8798 │ │ │ │ + blls 0x1a8774 │ │ │ │ @ instruction: 0xf57f02d8 │ │ │ │ - movwcs sl, #6933 @ 0x1b15 │ │ │ │ + movwcs sl, #6927 @ 0x1b0f │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffa97 │ │ │ │ - adccs fp, pc, #14336 @ 0x3800 │ │ │ │ + @ instruction: 0xf7fffa91 │ │ │ │ + adccs fp, pc, #8, 22 @ 0x2000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b2400a │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ - stmdbge r4, {r0, r2, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ andpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ andmi pc, r3, #201326595 @ 0xc000003 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xffcef7fa │ │ │ │ - blt 0xffee7e24 │ │ │ │ + @ instruction: 0xffc8f7fa │ │ │ │ + blt 0xffd67e38 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a8748 │ │ │ │ + blls 0x1a8724 │ │ │ │ orrne pc, r0, r3, lsl r4 @ │ │ │ │ @ instruction: 0x81bcf040 │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - tstpvs r9, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r1, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff28f7fc │ │ │ │ - blt 0xff8e7e54 │ │ │ │ + @ instruction: 0xff22f7fc │ │ │ │ + blt 0xff767e68 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0xca7e48 │ │ │ │ + blx 0x927e5c │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4132401 │ │ │ │ stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26ee70 │ │ │ │ + bls 0x26ee84 │ │ │ │ svclt 0x000c4638 │ │ │ │ - cmnpvs r9, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01b1f644 │ │ │ │ + orrvs pc, r1, r4, asr #4 │ │ │ │ + @ instruction: 0x01b9f644 │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff0cf7fc │ │ │ │ - blt 0xff1e7e8c │ │ │ │ + @ instruction: 0xff06f7fc │ │ │ │ + blt 0xff067ea0 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0x5a7e80 │ │ │ │ + blx 0x227e94 │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4134638 │ │ │ │ - bls 0x2710a4 │ │ │ │ + bls 0x2710b8 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {sl, fp, ip}^ │ │ │ │ @ instruction: 0xf6431400 │ │ │ │ - @ instruction: 0xf6435101 │ │ │ │ - blls 0x23e41c │ │ │ │ + @ instruction: 0xf64341f9 │ │ │ │ + blls 0x23e410 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fc010e │ │ │ │ - @ instruction: 0xf7fffeef │ │ │ │ - @ instruction: 0xf5b1baa6 │ │ │ │ + @ instruction: 0xf7fffee9 │ │ │ │ + @ instruction: 0xf5b1baa0 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ subcs r8, r0, pc, lsl r2 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004281 │ │ │ │ @ instruction: 0xf5b18211 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - @ instruction: 0x2100aa97 │ │ │ │ + @ instruction: 0x2100aa91 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6434100 │ │ │ │ - vorr.i32 d23, #1 @ 0x00000001 │ │ │ │ + vaddw.s8 , q0, d9 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffd69 │ │ │ │ - @ instruction: 0xf5b2ba8c │ │ │ │ + @ instruction: 0xf7fffd63 │ │ │ │ + @ instruction: 0xf5b2ba86 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ addmi r8, r2, #128, 4 │ │ │ │ subhi pc, lr, #0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #128, 2 │ │ │ │ - bge 0x20a7114 │ │ │ │ + bge 0x1f27128 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6637 @ 0x19ed @ │ │ │ │ + movwcs pc, #6623 @ 0x19df @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffb25 │ │ │ │ - stmiaeq r9, {r1, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fffb1f │ │ │ │ + stmiaeq r9, {r2, r3, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ mrrcpl 10, 4, lr, r3, cr15 │ │ │ │ vsubw.u8 q10, , d12 │ │ │ │ subseq r3, r9, #3, 28 @ 0x30 │ │ │ │ msrhi CPSR_s, #0, 2 │ │ │ │ @ instruction: 0xf100069a │ │ │ │ @ instruction: 0x065b82f7 │ │ │ │ - bge 0x18a7454 │ │ │ │ + bge 0x1727468 │ │ │ │ @ instruction: 0xf00ca904 │ │ │ │ andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ - @ instruction: 0xf7fff911 │ │ │ │ - stmiaeq sl, {r1, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fff90b │ │ │ │ + stmiaeq sl, {r2, r3, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ andseq pc, r0, #2 │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ ldreq r4, [sp], sl, lsl #6 │ │ │ │ cmppl r3, pc, asr #20 │ │ │ │ mvnshi pc, r0, lsl #2 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ cmpcs r0, r8, lsl #2 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, r4, lr} │ │ │ │ - bge 0xfa719c │ │ │ │ + bge 0xe271b0 │ │ │ │ @ instruction: 0xf04fa904 │ │ │ │ movwcs r0, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xf8cd9405 │ │ │ │ stmib sp, {r4, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2306 │ │ │ │ - @ instruction: 0xf7fff965 │ │ │ │ - strtmi fp, [r1], -lr, lsr #20 │ │ │ │ + @ instruction: 0xf7fff95f │ │ │ │ + strtmi fp, [r1], -r8, lsr #20 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d7fd91 │ │ │ │ + @ instruction: 0xf8d7fd83 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034632 │ │ │ │ strtmi r0, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c19400 │ │ │ │ - @ instruction: 0xf7fffd8d │ │ │ │ - @ instruction: 0xf403bb8f │ │ │ │ + @ instruction: 0xf7fffd8f │ │ │ │ + @ instruction: 0xf403bb89 │ │ │ │ @ instruction: 0xf5b22220 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vqsub.s8 q4, q8, │ │ │ │ - bcs 0x10ab04 │ │ │ │ + bcs 0x10ab18 │ │ │ │ movwhi pc, #12288 @ 0x3000 @ │ │ │ │ adccs pc, r0, #50331648 @ 0x3000000 │ │ │ │ svccs 0x0080f5b2 │ │ │ │ ldrhi pc, [r4, #-0] │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ ldrbthi pc, [r9], #0 @ │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - bge 0x227208 │ │ │ │ + ldmibge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xd27ffc │ │ │ │ + blx 0xb28010 │ │ │ │ @ instruction: 0x46386d3b │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svceq 0x0070f413 │ │ │ │ - ldmibge r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r2!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [lr, #320] @ 0x140 │ │ │ │ strbthi pc, [r0], r0, asr #2 @ │ │ │ │ @ instruction: 0xf7fb2100 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x17a7140 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1627154 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xff06f765 │ │ │ │ + cdp2 7, 15, cr15, cr12, cr5, {3} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff14f76a │ │ │ │ - cdp2 7, 9, cr15, cr6, cr5, {3} │ │ │ │ + @ instruction: 0xff0af76a │ │ │ │ + cdp2 7, 8, cr15, cr12, cr5, {3} │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6, #836] @ 0x344 │ │ │ │ + ldc2l 7, cr15, [r8, #-836]! @ 0xfffffcbc │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf76d4630 │ │ │ │ - blmi 0xff3e9914 │ │ │ │ + blmi 0xff3e9900 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R8_fiq, ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - cdp2 7, 6, cr15, cr2, cr6, {3} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr6, {3} │ │ │ │ strbmi r2, [r9], -r0 │ │ │ │ @ instruction: 0xf7d16824 │ │ │ │ - @ instruction: 0x4602fd7b │ │ │ │ + @ instruction: 0x4602fd5d │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andcc sp, r2, #0 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr13, {3} │ │ │ │ - bllt 0x9280b4 │ │ │ │ + cdp2 7, 4, cr15, cr6, cr13, {3} │ │ │ │ + bllt 0x7a80c8 │ │ │ │ eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vqsub.s8 q4, q8, q12 │ │ │ │ - bcs 0x10aaa0 │ │ │ │ + bcs 0x10aab4 │ │ │ │ movthi pc, #36864 @ 0x9000 @ │ │ │ │ adccs pc, r0, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b2 │ │ │ │ ldrbhi pc, [r3, #-0]! @ │ │ │ │ strhi pc, [r4, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ stmdage r4, {r0, r1, r4, r8, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fffbab │ │ │ │ - strcs fp, [r0], #-2446 @ 0xfffff672 │ │ │ │ + @ instruction: 0xf7fffba5 │ │ │ │ + strcs fp, [r0], #-2440 @ 0xfffff678 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ mvnscc pc, r3, asr #12 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - ldc2l 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - stmiblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ + ldmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x00a0f011 │ │ │ │ - ldmdbge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r7, r8, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xf2938 │ │ │ │ - stmdbge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0xf294c │ │ │ │ + stmdbge r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbtcs pc, [r0], r7 @ │ │ │ │ - bcs 0xfba24 │ │ │ │ - stmdbge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0xfba38 │ │ │ │ + stmdbge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - movwls sl, #10593 @ 0x2961 │ │ │ │ - stc2 7, cr15, [r4], {254} @ 0xfe │ │ │ │ + movwls sl, #10587 @ 0x295b │ │ │ │ + ldc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x194c94 │ │ │ │ + blls 0x194c90 │ │ │ │ andeq pc, pc, #3 │ │ │ │ - beq 0xff7ecdcc │ │ │ │ + beq 0xff7ecde0 │ │ │ │ mvnseq pc, r1 │ │ │ │ orrpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf011430a │ │ │ │ @ instruction: 0xf0020f40 │ │ │ │ - b 0x14aaa78 │ │ │ │ + b 0x14aaa8c │ │ │ │ svclt 0x000c11d1 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ subpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf0040192 │ │ │ │ - b 0x116b208 │ │ │ │ + b 0x116b21c │ │ │ │ tstmi ip, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf7664310 │ │ │ │ - @ instruction: 0x4621fab5 │ │ │ │ - ldc2 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ - blt 0xfeba81a0 │ │ │ │ + strtmi pc, [r1], -fp, lsr #21 │ │ │ │ + stc2 7, cr15, [ip], #996 @ 0x3e4 │ │ │ │ + blt 0xfea281b4 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfeba81a8 │ │ │ │ - ldmdblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfea281bc │ │ │ │ + stmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8b2f7fe │ │ │ │ - stmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8acf7fe │ │ │ │ + stmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ adceq pc, r0, #19 │ │ │ │ @ instruction: 0xf47f4691 │ │ │ │ - @ instruction: 0x6d3aa923 │ │ │ │ + @ instruction: 0x6d3aa91d │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff794650 │ │ │ │ + beq 0xff79464c │ │ │ │ addpl pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ svcvs 0x0070f011 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ ldrsbtcs pc, [r0], r7 @ │ │ │ │ @ instruction: 0xf0404690 │ │ │ │ - bcs 0x10b44c │ │ │ │ - stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x10b460 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - ldrtmi sl, [r8], -r7, lsl #18 │ │ │ │ + ldrtmi sl, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a92b4 │ │ │ │ + blls 0x1a92b0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf04faa71 │ │ │ │ - bleq 0x76c21c │ │ │ │ + @ instruction: 0xf04faa6b │ │ │ │ + bleq 0x76c230 │ │ │ │ andeq pc, pc, r3 │ │ │ │ mvnseq pc, #2 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x14adf38 │ │ │ │ - b 0x14af188 │ │ │ │ - b 0x10ea540 │ │ │ │ + b 0x14adf4c │ │ │ │ + b 0x14af19c │ │ │ │ + b 0x10ea554 │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - blx 0x1727fec │ │ │ │ + blx 0x14a8000 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x27bb24 │ │ │ │ + bl 0x27bb38 │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r2, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r0, r5, lsr #16 │ │ │ │ - ldc2 7, cr15, [r2], {209} @ 0xd1 │ │ │ │ + ldc2l 7, cr15, [r4], #-836 @ 0xfffffcbc │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4638 │ │ │ │ - @ instruction: 0xf1b8fd8f │ │ │ │ + @ instruction: 0xf1b8fd85 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ - blt 0xf28284 │ │ │ │ + blt 0xda8298 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #32, 2 │ │ │ │ - stmiage r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge sl!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf830f7fa │ │ │ │ + @ instruction: 0xf822f7fa │ │ │ │ strcs r9, [r0], #-2308 @ 0xfffff6fc │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6431400 │ │ │ │ - vmla.f d23, d0, d1[6] │ │ │ │ + vmla.f d23, d0, d1[4] │ │ │ │ ldmib sp, {r1, r2, r3, r8}^ │ │ │ │ @ instruction: 0xf7fd3205 │ │ │ │ - @ instruction: 0xf7fffb8b │ │ │ │ - smlatbcs r0, lr, r8, fp │ │ │ │ + @ instruction: 0xf7fffb85 │ │ │ │ + smlatbcs r0, r8, r8, fp │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6434100 │ │ │ │ - vmla.f d22, d0, d1[4] │ │ │ │ + vorr.i32 q11, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb7f │ │ │ │ - smlatbcs r1, r2, r8, fp │ │ │ │ + @ instruction: 0xf7fffb79 │ │ │ │ + @ instruction: 0x2101b89c │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6444100 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vmla.f d17, d16, d1[4] │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb73 │ │ │ │ - @ instruction: 0x4638b896 │ │ │ │ + @ instruction: 0xf7fffb6d │ │ │ │ + @ instruction: 0x4638b890 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - orrspl pc, r5, r4, asr #4 │ │ │ │ + orrspl pc, sp, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0x1b282f2 │ │ │ │ - stmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x19a8306 │ │ │ │ + stmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf936f7fe │ │ │ │ - stmlt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf930f7fe │ │ │ │ + ldmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - @ instruction: 0xf92ef7fe │ │ │ │ - ldmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf928f7fe │ │ │ │ + ldmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xffeaf7f9 │ │ │ │ + @ instruction: 0xffdcf7f9 │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf922f7fe │ │ │ │ - stmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf91cf7fe │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - bls 0x2aa2bc │ │ │ │ + bls 0x2aa298 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ - vsra.s64 d22, d25, #64 │ │ │ │ + vsra.s64 d22, d17, #64 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb3b │ │ │ │ - stmdage r4, {r1, r2, r3, r4, r6, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffb35 │ │ │ │ + stmdage r4, {r3, r4, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f92401 │ │ │ │ - stmdbls r4, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6443205 │ │ │ │ - vmla.f d18, d0, d1[7] │ │ │ │ + vbic.i32 q9, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb29 │ │ │ │ - subeq fp, r9, ip, asr #16 │ │ │ │ + @ instruction: 0xf7fffb23 │ │ │ │ + subeq fp, r9, r6, asr #16 │ │ │ │ andls r9, r6, #83886080 @ 0x5000000 │ │ │ │ streq pc, [r2], #-1 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ vsubl.u8 , d3, d7 │ │ │ │ @ instruction: 0x43221280 │ │ │ │ bicpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ movwls r9, #16904 @ 0x4208 │ │ │ │ - @ instruction: 0xff70f7fe │ │ │ │ - ldmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strdeq r5, [r3], r0 │ │ │ │ + @ instruction: 0xff6af7fe │ │ │ │ + ldmdalt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrdeq r5, [r3], ip │ │ │ │ eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ addhi pc, r1, #0 │ │ │ │ andshi pc, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst1.16 {d8-d11}, [r1]! │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 q4, q1, q8 │ │ │ │ - bcs 0x10b8e4 │ │ │ │ + bcs 0x10b8f8 │ │ │ │ strhi pc, [r9, #-0]! │ │ │ │ sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ ldmdaeq sl, {r2, r3, r4, r6, r7, r9, fp}^ │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc4305 │ │ │ │ - @ instruction: 0xf7fffb13 │ │ │ │ - @ instruction: 0xf011b808 │ │ │ │ + @ instruction: 0xf7fffb0d │ │ │ │ + @ instruction: 0xf011b802 │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ - stmdage r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svcge 0x00fcf47e │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0060f412 │ │ │ │ - svcge 0x00fcf43e │ │ │ │ + svcge 0x00f6f43e │ │ │ │ vmull.u8 q8, d19, d9 │ │ │ │ @ instruction: 0xf0013003 │ │ │ │ @ instruction: 0xf0120110 │ │ │ │ - b 0x112e064 │ │ │ │ + b 0x112e078 │ │ │ │ strmi r0, [sp], -r0, lsl #2 │ │ │ │ strbeq sp, [r9], r2, lsl #2 │ │ │ │ - svcge 0x00eef53e │ │ │ │ + svcge 0x00e8f53e │ │ │ │ ldrsbteq pc, [r0], r7 @ │ │ │ │ svcvs 0x0070f012 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, sl, pc} │ │ │ │ - svcge 0x00e4f47e │ │ │ │ + svcge 0x00def47e │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0x4638afdf │ │ │ │ + @ instruction: 0x4638afd9 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a9064 │ │ │ │ + blls 0x1a9060 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf04fa949 │ │ │ │ - bleq 0x76c46c │ │ │ │ + @ instruction: 0xf04fa943 │ │ │ │ + bleq 0x76c480 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rscseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0122000 │ │ │ │ - b 0x11ae17c │ │ │ │ - b 0x14ab088 │ │ │ │ + b 0x11ae190 │ │ │ │ + b 0x14ab09c │ │ │ │ svclt 0x000c12d2 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ cmnppl pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ biccc lr, r2, r1, asr #20 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ streq r4, [r9], #-793 @ 0xfffffce7 │ │ │ │ - @ instruction: 0xf94af766 │ │ │ │ + @ instruction: 0xf940f766 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x27bd74 │ │ │ │ + bl 0x27bd88 │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r1, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r1, r5, lsr #16 │ │ │ │ - blx 0x1ba840a │ │ │ │ + blx 0x142841e │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4638 │ │ │ │ - @ instruction: 0xf1b8ff3d │ │ │ │ + @ instruction: 0xf1b8ff33 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mrrc2 7, 6, pc, r8, cr5 @ │ │ │ │ - strmi r4, [r1], -sl, asr #12 │ │ │ │ + stmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcrr2 7, 6, pc, lr, cr5 @ │ │ │ │ + strmi r4, [r1], -r2, asr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - stc2 7, cr15, [r4], {189} @ 0xbd │ │ │ │ + stc2 7, cr15, [r6], {189} @ 0xbd │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x5a84d6 │ │ │ │ - mcrr2 7, 6, pc, ip, cr5 @ │ │ │ │ - strmi r4, [r4], -r2, asr #12 │ │ │ │ + blx 0x2284ea │ │ │ │ + mcrr2 7, 6, pc, r2, cr5 @ │ │ │ │ + strmi r4, [r4], -sl, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r8], #-756 @ 0xfffffd0c │ │ │ │ + ldc2l 7, cr15, [sl], #-756 @ 0xfffffd0c │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - blx 0x2a84ee │ │ │ │ - ldmlt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldc2 7, cr15, [lr], #-404 @ 0xfffffe6c │ │ │ │ + blx 0xfff28500 │ │ │ │ + ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - stc2l 7, cr15, [sl], #-756 @ 0xfffffd0c │ │ │ │ + stc2l 7, cr15, [ip], #-756 @ 0xfffffd0c │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfff28508 │ │ │ │ - ldc2 7, cr15, [r2], #-404 @ 0xfffffe6c │ │ │ │ + blx 0xffba851c │ │ │ │ + stc2 7, cr15, [r8], #-404 @ 0xfffffe6c │ │ │ │ strmi r4, [r4], -r2, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - mrrc2 7, 11, pc, lr, cr13 @ │ │ │ │ + stc2l 7, cr15, [r0], #-756 @ 0xfffffd0c │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xffc28520 │ │ │ │ - ldmlt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff8a8534 │ │ │ │ + ldmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andeq pc, r2, #2 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ strls r2, [r5], #-513 @ 0xfffffdff │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - mrc2 7, 0, pc, cr8, cr14, {7} │ │ │ │ - svclt 0x0059f7fe │ │ │ │ + mrc2 7, 0, pc, cr2, cr14, {7} │ │ │ │ + svclt 0x0053f7fe │ │ │ │ @ instruction: 0xf00479d4 │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7fe2401 │ │ │ │ - @ instruction: 0xf5b2bf9d │ │ │ │ + @ instruction: 0xf5b2bf97 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - ldrmi sl, [r9], -fp, asr #30 │ │ │ │ + ldrmi sl, [r9], -r5, asr #30 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff38f7f9 │ │ │ │ + @ instruction: 0xff2ef7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff98f7fc │ │ │ │ - svclt 0x0041f7fe │ │ │ │ + @ instruction: 0xff92f7fc │ │ │ │ + svclt 0x003bf7fe │ │ │ │ str lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ streq pc, [r4], #-4 │ │ │ │ movtne pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ - svclt 0x0031f7fe │ │ │ │ + stc2l 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ + svclt 0x002bf7fe │ │ │ │ svccs 0x0020f5b2 │ │ │ │ - svcge 0x002cf47e │ │ │ │ + svcge 0x0026f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff1af7f9 │ │ │ │ + @ instruction: 0xff10f7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ - svclt 0x0023f7fe │ │ │ │ + mcr2 7, 2, pc, cr6, cr12, {7} @ │ │ │ │ + svclt 0x001df7fe │ │ │ │ cmpeq sl, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0x81a2f100 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - blls 0x1aa2a0 │ │ │ │ + blls 0x1aa28c │ │ │ │ @ instruction: 0xf53e03db │ │ │ │ - stmdbge r4, {r0, r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefadb │ │ │ │ - sadd16mi fp, r9, r0 │ │ │ │ + @ instruction: 0xf7fefad5 │ │ │ │ + ldrmi fp, [r9], -sl, lsl #30 │ │ │ │ @ instruction: 0xf100035a │ │ │ │ stmdage r4, {r0, r4, r5, r6, r7, r8, pc} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1aa068 │ │ │ │ + blls 0x1aa044 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ stmdami r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rschi pc, r1, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - blcs 0xfe10b284 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr4, cr14, {3} │ │ │ │ + blcs 0xfe10b298 │ │ │ │ + mcrge 4, 7, pc, cr14, cr14, {3} @ │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs fp, {r2, r3, r6, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xf3248 │ │ │ │ - mcrge 4, 7, pc, cr4, cr14, {1} @ │ │ │ │ + blcs 0xf325c │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr14, cr14, {1} │ │ │ │ ldrsbtcc pc, [r0], r7 @ │ │ │ │ - blcs 0xfbf34 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr14, cr14, {3} │ │ │ │ + blcs 0xfbf48 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr8, cr14, {3} │ │ │ │ ldrsbtpl pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47e2d00 │ │ │ │ - @ instruction: 0xf7feaed9 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe4a8406 │ │ │ │ + @ instruction: 0xf7feaed3 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r0, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe22841a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf7d1681c │ │ │ │ - strmi pc, [r2], -r9, lsl #21 │ │ │ │ + strmi pc, [r2], -fp, ror #20 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - blx 0xff5a8444 │ │ │ │ + blx 0xff328458 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - @ instruction: 0xffbaf76a │ │ │ │ + @ instruction: 0xffb0f76a │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1f285ec │ │ │ │ + blx 0x17a8600 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76d4630 │ │ │ │ - @ instruction: 0xf7fffb75 │ │ │ │ - movteq fp, #55329 @ 0xd821 │ │ │ │ + @ instruction: 0xf7fffb6b │ │ │ │ + movteq fp, #55323 @ 0xd81b │ │ │ │ orrhi pc, r9, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - mrc2 7, 5, pc, cr14, cr9, {7} │ │ │ │ + mrc2 7, 5, pc, cr4, cr9, {7} │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf47e3380 │ │ │ │ - ldcvs 14, cr10, [sl, #-652]! @ 0xfffffd74 │ │ │ │ + ldcvs 14, cr10, [sl, #-628]! @ 0xfffffd8c │ │ │ │ ldmdavs r2, {r3, r4, r5, r9, sl, lr} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr12, cr14, {1} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr6, cr14, {1} │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c29d06 │ │ │ │ ldreq r2, [r4, #320] @ 0x140 │ │ │ │ cmpphi r7, #64, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fa4619 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00fef43e │ │ │ │ + stmdacs r0, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f8f43e │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0x11a849e │ │ │ │ + blx 0xf284b2 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0x11a8658 │ │ │ │ + blx 0xa2866c │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4629 │ │ │ │ - @ instruction: 0xf765fad3 │ │ │ │ - @ instruction: 0xf642fb9d │ │ │ │ + @ instruction: 0xf765fac9 │ │ │ │ + @ instruction: 0xf642fb93 │ │ │ │ stmdavs r1!, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76a9002 │ │ │ │ - blmi 0xfefa95dc │ │ │ │ + blmi 0xfefa95c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r3], #-1048 @ 0xfffffbe8 │ │ │ │ andls r4, r0, sl, lsl r6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mvnshi pc, #0 │ │ │ │ tstpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7666808 │ │ │ │ - stmdavs r4!, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r1, asr #12 │ │ │ │ movteq lr, #42912 @ 0xa7a0 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stmdals r4, {r0, r1, r3, lr} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vcge.s8 d8, d0, d29 │ │ │ │ - blcs 0x10af28 │ │ │ │ + blcs 0x10af3c │ │ │ │ rsbhi pc, r8, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr12, cr14, {1} │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr6, cr14, {1} │ │ │ │ ldmdavs r9, {r0, r1, r2, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r1, r0, asr #32 │ │ │ │ - bicsne pc, r9, r4, asr #4 │ │ │ │ + bicsne pc, r1, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - stccs 8, cr11, [r0], {195} @ 0xc3 │ │ │ │ + stccs 8, cr11, [r0], {189} @ 0xbd │ │ │ │ tstphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0001f018 │ │ │ │ - mcrge 4, 1, pc, cr2, cr14, {3} @ │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf1c22610 │ │ │ │ @ instruction: 0xf7fe0402 │ │ │ │ - @ instruction: 0xf5b2bf2b │ │ │ │ + @ instruction: 0xf5b2bf25 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - b 0x14d6048 │ │ │ │ + b 0x14d6044 │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x13ed864 │ │ │ │ - b 0x14ad800 │ │ │ │ + b 0x13ed878 │ │ │ │ + b 0x14ad814 │ │ │ │ stceq 14, cr0, [sl], {67} @ 0x43 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ andseq pc, r0, #2 │ │ │ │ stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ @ instruction: 0x43221340 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xffa2881a │ │ │ │ - ldcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ + blx 0xff8a882e │ │ │ │ + stcllt 7, cr15, [pc, #1016]! @ 0xeac38 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x16b070 │ │ │ │ + bcs 0x16b084 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ ldrbt r2, [ip], #-513 @ 0xfffffdff │ │ │ │ - blx 0xfeaa85d4 │ │ │ │ + blx 0xfe8285e8 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - blx 0xff5a8740 │ │ │ │ + blx 0xff628754 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ - @ instruction: 0xf960f7f9 │ │ │ │ - svclt 0x0050f7fe │ │ │ │ + @ instruction: 0xf952f7f9 │ │ │ │ + svclt 0x004af7fe │ │ │ │ @ instruction: 0xf100034e │ │ │ │ stmdage r4, {r0, r1, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7f99102 │ │ │ │ - blls 0x1a9ebc │ │ │ │ + blls 0x1a9ea0 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, fp, r1, lsl #2 │ │ │ │ - bls 0x251884 │ │ │ │ + bls 0x251898 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andhi pc, pc, #0 │ │ │ │ eorshi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldcvs 2, cr8, [fp, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x1995f98 │ │ │ │ - blls 0x3c48fc │ │ │ │ + blmi 0x1995f94 │ │ │ │ + blls 0x3c4910 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SPSR_und │ │ │ │ - @ instruction: 0x21adf244 │ │ │ │ + @ instruction: 0x21a5f244 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - cmpeq r9, #205824 @ 0x32400 │ │ │ │ + cmpeq r9, #199680 @ 0x30c00 │ │ │ │ tstphi r4, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10003da │ │ │ │ ldceq 2, cr8, [sl], {220} @ 0xdc │ │ │ │ vraddhn.i16 d25, , │ │ │ │ strls r1, [r4], #-1216 @ 0xfffffb40 │ │ │ │ vmov.i32 q8, #188 @ 0x000000bc │ │ │ │ @ instruction: 0xf0043c03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116f5e4 │ │ │ │ + b 0x116f5f8 │ │ │ │ @ instruction: 0x4323020c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf8d2f7fb │ │ │ │ - ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ - blx 0x13a868c │ │ │ │ + @ instruction: 0xf8ccf7fb │ │ │ │ + stclt 7, cr15, [fp, #1016] @ 0x3f8 │ │ │ │ + blx 0x11286a0 │ │ │ │ strmi r4, [r4], -sl, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0x1ea87f8 │ │ │ │ + blx 0x1f2880c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - cdp2 7, 8, cr15, cr0, cr10, {3} │ │ │ │ + cdp2 7, 7, cr15, cr6, cr10, {3} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8fef7f9 │ │ │ │ - mcrlt 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ + @ instruction: 0xf8f0f7f9 │ │ │ │ + mcrlt 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefec7 │ │ │ │ - @ instruction: 0xf1d0bd74 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ + @ instruction: 0xf7fefec1 │ │ │ │ + @ instruction: 0xf1d0bd6e │ │ │ │ + stmdage r4, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - stclge 4, cr15, [r8, #-248]! @ 0xffffff08 │ │ │ │ - bls 0x2d1558 │ │ │ │ + stclge 4, cr15, [r2, #-248]! @ 0xffffff08 │ │ │ │ + bls 0x2d156c │ │ │ │ strls lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ - blcs 0xfc398 │ │ │ │ + blcs 0xfc3ac │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0x4638ad5d │ │ │ │ - @ instruction: 0xf880f7fe │ │ │ │ + @ instruction: 0x4638ad57 │ │ │ │ + @ instruction: 0xf87af7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf765aec9 │ │ │ │ - pkhbtmi pc, r0, r1, lsl #20 @ │ │ │ │ - blx 0x4a8704 │ │ │ │ + @ instruction: 0xf765aec3 │ │ │ │ + strmi pc, [r0], r7, lsl #20 │ │ │ │ + blx 0x228718 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46072496 │ │ │ │ strtmi r4, [r8], -lr, lsr #12 │ │ │ │ @ instruction: 0xf7d16825 │ │ │ │ - strmi pc, [r2], -r9, lsl #18 │ │ │ │ + strmi pc, [r2], -fp, ror #17 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf99af76d │ │ │ │ + @ instruction: 0xf990f76d │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0xba8740 │ │ │ │ + blx 0x928754 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x300cf0 │ │ │ │ + bl 0x300d04 │ │ │ │ ldmne ip!, {r1, r8, r9} │ │ │ │ @ instruction: 0xf1b94410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64c82c3 │ │ │ │ vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs r4, r0, #0 │ │ │ │ @ instruction: 0xf7666808 │ │ │ │ - @ instruction: 0xf7fef9f5 │ │ │ │ - stmdage r4, {r0, r2, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldc2l 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ + @ instruction: 0xf7fef9eb │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + stc2l 7, cr15, [r8], #996 @ 0x3e4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, lr, cr11 @ │ │ │ │ - ldclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ + mrrc2 7, 15, pc, r8, cr11 @ │ │ │ │ + ldclt 7, cr15, [r5, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef9ef │ │ │ │ - @ instruction: 0x2608bd12 │ │ │ │ + @ instruction: 0xf7fef9e9 │ │ │ │ + strcs fp, [r8], -ip, lsl #26 │ │ │ │ ldrmi lr, [r9], -sp, ror #13 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ ldreq r9, [r9], -r2, lsl #22 │ │ │ │ - stcge 5, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + ldclge 5, cr15, [lr], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr0, cr10, {7} │ │ │ │ - ldcllt 7, cr15, [pc], #1016 @ 0xeae10 │ │ │ │ - addeq r5, r3, lr, lsr r4 │ │ │ │ + mcr2 7, 1, pc, cr10, cr10, {7} @ │ │ │ │ + ldcllt 7, cr15, [r9], #1016 @ 0x3f8 │ │ │ │ + addeq r5, r3, sl, lsr #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrdeq r5, [r3], r4 │ │ │ │ + addeq r5, r3, r0, asr #3 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9c40 │ │ │ │ + blls 0x1a9c1c │ │ │ │ @ instruction: 0xf100061d │ │ │ │ ldcvs 1, cr8, [fp, #-592]! @ 0xfffffdb0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf8d7acdd │ │ │ │ + @ instruction: 0xf8d7acd7 │ │ │ │ @ instruction: 0x463830d0 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf140059c │ │ │ │ tstcs r0, r7, ror r2 │ │ │ │ - blx 0x1528a5e │ │ │ │ + blx 0x13a8a72 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf646ae3f │ │ │ │ + @ instruction: 0xf646ae39 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7652496 │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #19 @ │ │ │ │ + @ instruction: 0x4631f979 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d16826 │ │ │ │ - strmi pc, [r2], -r3, lsl #17 │ │ │ │ + strmi pc, [r2], -r5, ror #16 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf8ccf76d │ │ │ │ - @ instruction: 0xf9def765 │ │ │ │ + @ instruction: 0xf8c2f76d │ │ │ │ + @ instruction: 0xf9d4f765 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900272bc │ │ │ │ - @ instruction: 0xf9ecf76a │ │ │ │ + @ instruction: 0xf9e2f76a │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf946f766 │ │ │ │ + @ instruction: 0xf93cf766 │ │ │ │ strbmi r6, [r1], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d12000 │ │ │ │ - @ instruction: 0x4621f85f │ │ │ │ + strtmi pc, [r1], -r1, asr #16 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf95cf76d │ │ │ │ - mcrlt 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ + @ instruction: 0xf952f76d │ │ │ │ + mcrlt 7, 0, pc, cr2, cr14, {7} @ │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ - ldcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ @ instruction: 0xf100060e │ │ │ │ stmdage r4, {r5, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [pc], #-1016 @ 0xea728 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ + stc2 7, cr15, [r8], #996 @ 0x3e4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr10, cr10, {7} │ │ │ │ - ldcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ + mrc2 7, 0, pc, cr4, cr10, {7} │ │ │ │ + ldcllt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff9cf7fd │ │ │ │ + @ instruction: 0xff96f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x1962c4 │ │ │ │ + blls 0x1962c0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0x1d68934 │ │ │ │ + blge 0x1d68948 │ │ │ │ svceq 0x0018f015 │ │ │ │ - blge 0x1be7c3c │ │ │ │ + blge 0x1be7c50 │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ stmdbeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0x1ae8b48 │ │ │ │ + bllt 0x1ae8b5c │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 3, pc, cr4, cr15, {5} │ │ │ │ - ldcllt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ + mrc2 7, 3, pc, cr6, cr15, {5} │ │ │ │ + stcllt 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf47e428b │ │ │ │ - ldcvs 12, cr10, [fp, #-364]! @ 0xfffffe94 │ │ │ │ + ldcvs 12, cr10, [fp, #-340]! @ 0xfffffeac │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ - blmi 0xfe4d5cc0 │ │ │ │ - blls 0x3c4bd4 │ │ │ │ + blmi 0xfe4d5cbc │ │ │ │ + blls 0x3c4be8 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf644aeda │ │ │ │ - vmla.f d20, d16, d1[5] │ │ │ │ + vmla.f d20, d16, d1[7] │ │ │ │ ldr r0, [r7], -lr, lsl #2 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117bb94 │ │ │ │ + b 0x117bba8 │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cfbc4 │ │ │ │ + b 0x11cfbd8 │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - mrc2 7, 0, pc, cr2, cr11, {7} │ │ │ │ - stclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ + mcr2 7, 0, pc, cr12, cr11, {7} @ │ │ │ │ + stclt 7, cr15, [r7], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe2608 │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r0, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9aa4 │ │ │ │ + blls 0x1a9a80 │ │ │ │ stmdbge r4, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf100061f │ │ │ │ @ instruction: 0xf7fa8178 │ │ │ │ - @ instruction: 0xf7fefb97 │ │ │ │ - ldcvs 12, cr11, [fp, #-104]! @ 0xffffff98 │ │ │ │ + @ instruction: 0xf7fefb91 │ │ │ │ + ldcvs 12, cr11, [fp, #-80]! @ 0xffffffb0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, pc, r0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf8d7ac09 │ │ │ │ + @ instruction: 0xf8d7ac03 │ │ │ │ @ instruction: 0x463830b0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - @ instruction: 0xf8d7ac03 │ │ │ │ + @ instruction: 0xf8d7abfd │ │ │ │ stccs 0, cr5, [r0, #-720] @ 0xfffffd30 │ │ │ │ - blge 0xa7e10 │ │ │ │ - @ instruction: 0xff22f7fd │ │ │ │ + blge 0xfff27e24 │ │ │ │ + @ instruction: 0xff1cf7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf765ad6b │ │ │ │ - @ instruction: 0xf646f8b3 │ │ │ │ + @ instruction: 0xf765ad65 │ │ │ │ + @ instruction: 0xf646f8a9 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46212396 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ ldmdavs ip, {r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xffaef7d0 │ │ │ │ + @ instruction: 0xff90f7d0 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76c4621 │ │ │ │ - @ instruction: 0xf44ffff7 │ │ │ │ + @ instruction: 0xf44fffed │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a4630 │ │ │ │ - str pc, [r3, #-2773]! @ 0xfffff52b │ │ │ │ + str pc, [r3, #-2763]! @ 0xfffff535 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ - bllt 0xff7e8c58 │ │ │ │ + ldc2 7, cr15, [r0], {253} @ 0xfd │ │ │ │ + bllt 0xff668c6c │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d3d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r3, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xff3a7d78 │ │ │ │ + blge 0xff227d8c │ │ │ │ ldmdavs r9, {r0, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 2, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0x51b5f644 │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [fp, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x1115b84 │ │ │ │ - blls 0x3c4d10 │ │ │ │ + blmi 0x1115b80 │ │ │ │ + blls 0x3c4d24 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf244ae3c │ │ │ │ - vaddw.s8 q9, q8, d17 │ │ │ │ + vsra.s64 d18, d9, #64 │ │ │ │ ldrb r0, [r3, #270]! @ 0x10e │ │ │ │ stmdavs fp, {r0, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d1d10a │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - stmdavs fp, {r0, r1, r2, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r0, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe7a7dd8 │ │ │ │ + blge 0xfe627dec │ │ │ │ ldmdavs r9, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 0, APSR_nzcv, cr15, cr15, {3} │ │ │ │ msrvs R9_fiq, r7 │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ addmi lr, fp, #897581056 @ 0x35800000 │ │ │ │ - blge 0xfe3a7ef8 │ │ │ │ + blge 0xfe227f0c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe227e04 │ │ │ │ + blge 0x20a7e18 │ │ │ │ ldmdavs r9, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ - cmpppl r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldmibvc fp, {r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmib sp, {r1, r2, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ subseq r4, ip, r6, lsl #8 │ │ │ │ @@ -223862,143 +223866,143 @@ │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldceq 3, cr4, [sl], {20} │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fa4304 │ │ │ │ - @ instruction: 0xf7fefb9f │ │ │ │ - stmdbge r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb99 │ │ │ │ + stmdbge r4, {r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef8cb │ │ │ │ - stmdage r4, {r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef8c5 │ │ │ │ + stmdage r4, {r1, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a99a8 │ │ │ │ + blls 0x1a998c │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ @ instruction: 0xf7fb80e7 │ │ │ │ - @ instruction: 0xf7fefbaf │ │ │ │ - ldmibvc fp, {r2, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefba9 │ │ │ │ + ldmibvc fp, {r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf7f9e72e │ │ │ │ - strt pc, [r8], #2593 @ 0xa21 │ │ │ │ - addeq r5, r3, r0, asr #1 │ │ │ │ + strt pc, [r8], #2579 @ 0xa13 │ │ │ │ + addeq r5, r3, ip, lsr #1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r0], #248 @ 0xf8 │ │ │ │ - @ instruction: 0xffe8f764 │ │ │ │ + stmdacs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [sl], {62} @ 0x3e │ │ │ │ + @ instruction: 0xffdef764 │ │ │ │ @ instruction: 0xf7644680 │ │ │ │ - strtmi pc, [r1], -r5, ror #31 │ │ │ │ + @ instruction: 0x4621ffdb │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 7, pc, cr0, cr0, {6} @ │ │ │ │ + mcr2 7, 6, pc, cr2, cr0, {6} @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76c4629 │ │ │ │ - stmdavs r5!, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5!, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - mrc2 7, 6, pc, cr6, cr0, {6} │ │ │ │ + mrc2 7, 5, pc, cr8, cr0, {6} │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf76c4638 │ │ │ │ - strb pc, [pc, #3943] @ 0xebd5f @ │ │ │ │ - @ instruction: 0xf9f4f7f9 │ │ │ │ + strb pc, [pc, #3933] @ 0xebd69 @ │ │ │ │ + @ instruction: 0xf9e6f7f9 │ │ │ │ ldmdblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - blge 0x227f04 │ │ │ │ + bge 0xa7f18 │ │ │ │ ldmdavs r9, {r0, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ - bicsne pc, r1, r4, asr #4 │ │ │ │ + bicne pc, r9, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldceq 4, cr14, [sl], {198} @ 0xc6 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ strls r1, [r4], #-1216 @ 0xfffffb40 │ │ │ │ vmov.i32 q8, #188 @ 0x000000bc │ │ │ │ @ instruction: 0xf0043c03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116fb48 │ │ │ │ + b 0x116fb5c │ │ │ │ @ instruction: 0x4323020c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - ldc2l 7, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ - blt 0xff8e8e50 │ │ │ │ + stc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ + blt 0xff768e64 │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ - bge 0xff7a8058 │ │ │ │ + bge 0xff62806c │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ streq sl, [ip], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7f9d458 │ │ │ │ - stmdbge r4, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefbad │ │ │ │ - ldrmi fp, [r9], -lr, asr #21 │ │ │ │ + @ instruction: 0xf7fefba7 │ │ │ │ + ldrmi fp, [r9], -r8, asr #21 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1ca8e6c │ │ │ │ + blx 0x19a8e80 │ │ │ │ ldreq r9, [lr], -r2, lsl #22 │ │ │ │ - bge 0xff1a8488 │ │ │ │ + bge 0xff02849c │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf992f7fb │ │ │ │ - blt 0xff068e94 │ │ │ │ + @ instruction: 0xf98cf7fb │ │ │ │ + blt 0xfeee8ea8 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x195f48 │ │ │ │ + blls 0x195f44 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bge 0xff7e8cb0 │ │ │ │ + bge 0xff7e8cc4 │ │ │ │ svceq 0x000cf015 │ │ │ │ - bge 0xff667fb8 │ │ │ │ + bge 0xff667fcc │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf1021052 │ │ │ │ @ instruction: 0xf7ff0901 │ │ │ │ @ instruction: 0xf7fabad0 │ │ │ │ - @ instruction: 0xf7fefee7 │ │ │ │ - ldmibvc fp, {r1, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefee1 │ │ │ │ + ldmibvc fp, {r2, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfed68ee0 │ │ │ │ + bllt 0xfed68ef4 │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025c80 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117bef4 │ │ │ │ + b 0x117bf08 │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cff24 │ │ │ │ + b 0x11cff38 │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - blx 0x1328f04 │ │ │ │ - blt 0x2068f14 │ │ │ │ - blx 0x9a8f04 │ │ │ │ + blx 0x11a8f18 │ │ │ │ + blt 0x1ee8f28 │ │ │ │ + blx 0x6a8f18 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xd28f12 │ │ │ │ - blt 0x1e68f24 │ │ │ │ + blx 0xba8f26 │ │ │ │ + blt 0x1ce8f38 │ │ │ │ orrseq pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7656808 │ │ │ │ - str pc, [lr], #-3857 @ 0xfffff0ef │ │ │ │ + str pc, [lr], #-3847 @ 0xfffff0f9 │ │ │ │ bicpl pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ strbmi r9, [sl], -r1 │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff32f765 │ │ │ │ - bllt 0xff5a8f4c │ │ │ │ - ldc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ - blt 0x1868f54 │ │ │ │ - @ instruction: 0xf942f7f9 │ │ │ │ + @ instruction: 0xff28f765 │ │ │ │ + bllt 0xff428f60 │ │ │ │ + ldc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + blt 0x16e8f68 │ │ │ │ + @ instruction: 0xf934f7f9 │ │ │ │ svclt 0x0000e588 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf8d0b921 │ │ │ │ @ instruction: 0xf0022c10 │ │ │ │ tstmi r3, #4, 4 @ 0x40000000 │ │ │ │ @@ -224071,19 +224075,19 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04178 │ │ │ │ @ instruction: 0xf8d04210 │ │ │ │ @ instruction: 0xf8d03218 │ │ │ │ @ instruction: 0xf0032228 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x11e35d8 │ │ │ │ + b 0x11e35ec │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x11bb92c │ │ │ │ + b 0x11bb940 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x11bb944 │ │ │ │ + b 0x11bb958 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c48 │ │ │ │ andsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @@ -224099,64 +224103,64 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42314 │ │ │ │ + bl 0xfec42328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ rsbcs r0, ip, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ - svclt 0x0000f8cb │ │ │ │ + svclt 0x0000f8cd │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42340 │ │ │ │ + bl 0xfec42354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - blmi 0x16b610 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ + blmi 0x16b624 │ │ │ │ andls r2, r0, r2, ror r2 │ │ │ │ - @ instruction: 0xf8b8f163 │ │ │ │ - eorseq r2, r5, r4, asr #22 │ │ │ │ + @ instruction: 0xf8baf163 │ │ │ │ + eorseq r2, r5, ip, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42368 │ │ │ │ + bl 0xfec4237c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - blmi 0x16b638 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ + blmi 0x16b64c │ │ │ │ andls r2, r0, r8, ror r2 │ │ │ │ - @ instruction: 0xf8a4f163 │ │ │ │ - eorseq r2, r5, r8, asr fp │ │ │ │ + @ instruction: 0xf8a6f163 │ │ │ │ + eorseq r2, r5, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42390 │ │ │ │ + bl 0xfec423a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - blmi 0x16b660 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ + blmi 0x16b674 │ │ │ │ andls r2, r0, lr, ror r2 │ │ │ │ - @ instruction: 0xf890f163 │ │ │ │ - eorseq r2, r5, r8, ror fp │ │ │ │ + @ instruction: 0xf892f163 │ │ │ │ + mlaseq r5, r0, fp, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec423b8 │ │ │ │ + bl 0xfec423cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - blmi 0x16b688 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ + blmi 0x16b69c │ │ │ │ andls r2, r0, r4, lsl #5 │ │ │ │ - @ instruction: 0xf87cf163 │ │ │ │ - eorseq r2, r5, ip, lsl #23 │ │ │ │ + @ instruction: 0xf87ef163 │ │ │ │ + eorseq r2, r5, r4, lsr #23 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #96, 24 @ 0x6000 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ rscscc pc, r8, r0, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -224166,24 +224170,24 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf5003034 │ │ │ │ tstcs r0, pc, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xfcfe0 │ │ │ │ + bl 0xfcff4 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d12 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ eorcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstle r7, sl, lsl r7 │ │ │ │ - blcs 0x22d6a4 │ │ │ │ + blcs 0x22d6b8 │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x1e724c │ │ │ │ - bleq 0x3b3e90 │ │ │ │ + blne 0x1e7260 │ │ │ │ + bleq 0x3b3ea4 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -224193,45 +224197,45 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4248c │ │ │ │ + bl 0xfec424a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64b0335 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ eorscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ - svclt 0x0000f80f │ │ │ │ + svclt 0x0000f811 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec424b8 │ │ │ │ + bl 0xfec424cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, lsr #25 │ │ │ │ stcne 8, cr15, [r8], #832 @ 0x340 │ │ │ │ svccs 0x0070f412 │ │ │ │ @ instruction: 0xf043b293 │ │ │ │ svclt 0x00080cff │ │ │ │ @ instruction: 0xf4124663 │ │ │ │ @ instruction: 0xf4430f70 │ │ │ │ svclt 0x0008427f │ │ │ │ stmdbcs r3, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c1d81f │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ - blvs 0xfe16e2f4 │ │ │ │ + blvs 0xfe16e308 │ │ │ │ stc2 10, cr15, [lr], {12} @ │ │ │ │ ldmdale r6, {r1, r5, r6, r8, sl, lr} │ │ │ │ - bcs 0x4fb524 │ │ │ │ + bcs 0x4fb538 │ │ │ │ orrslt sp, r2, #5111808 @ 0x4e0000 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb440 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb454 │ │ │ │ smlalbteq pc, r0, r2, r1 @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @@ -224256,50 +224260,50 @@ │ │ │ │ @ instruction: 0xf023e7dd │ │ │ │ ldreq r0, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0x46180c1b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ - movcc pc, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0x33b8f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ - @ instruction: 0xff98f162 │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff9af162 │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbne pc, r4, fp, asr #12 │ │ │ │ + rsbsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r0, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [r0, #616] @ 0x268 │ │ │ │ - ldrhteq r2, [r5], -r0 │ │ │ │ + stc2 1, cr15, [r6, #616] @ 0x268 │ │ │ │ + eorseq r2, r5, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec425c0 │ │ │ │ + bl 0xfec425d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r3, r8, lsr #4 │ │ │ │ stcgt 8, cr15, [ip], #832 @ 0x340 │ │ │ │ tstpeq pc, r3, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ ldmdbeq sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ stmdale r8, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ smlaldxmi r4, r1, lr, r4 │ │ │ │ vst2.8 {d16-d19}, [pc], r3 │ │ │ │ @ instruction: 0xf1a34e70 │ │ │ │ - blx 0xfedac130 │ │ │ │ + blx 0xfedac144 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c00119 │ │ │ │ @ instruction: 0xf41c1228 │ │ │ │ eorle r0, r2, pc, ror pc │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ andpl pc, r3, #204, 6 @ 0x30000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #234881024 @ p-variant is OBSOLETE @ 0xe000000 │ │ │ │ - bcs 0x2fcde0 │ │ │ │ + bcs 0x2fcdf4 │ │ │ │ cmpmi r1, pc, asr #20 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ svceq 0x00f0f01e │ │ │ │ ldclcs 4, cr15, [r0], #-140 @ 0xffffff74 │ │ │ │ subpl lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -224315,20 +224319,20 @@ │ │ │ │ @ instruction: 0xf64fbd00 │ │ │ │ @ instruction: 0xe7ce7eff │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ vst1.64 {d30}, [pc], r3 │ │ │ │ @ instruction: 0xe7c64e7f │ │ │ │ cdpvc 6, 15, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - movcc pc, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0x33b8f642 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ - @ instruction: 0xff22f162 │ │ │ │ + @ instruction: 0xff24f162 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e468a │ │ │ │ @ instruction: 0xf7ff4683 │ │ │ │ @@ -224337,68 +224341,68 @@ │ │ │ │ ldmib sp, {r0, r4, r8, r9, ip}^ │ │ │ │ andmi r8, r3, ip, lsl #8 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf047463a │ │ │ │ @ instruction: 0xf1aa0201 │ │ │ │ @ instruction: 0xf1a90104 │ │ │ │ vcgt.s8 d16, d3, d4 │ │ │ │ - vmull.s q8, d16, d0[6] │ │ │ │ + vmlsl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf1090a35 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ andls r4, r1, #190840832 @ 0xb600000 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcpl 0x0004f853 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ svcvs 0x0004f851 │ │ │ │ sbclt r1, r5, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0x0c07eb47 │ │ │ │ - b 0xfe17193c │ │ │ │ + b 0xfe171950 │ │ │ │ @ instruction: 0xf14c0206 │ │ │ │ @ instruction: 0xf85a0c00 │ │ │ │ @ instruction: 0xf0105035 │ │ │ │ svclt 0x00180f01 │ │ │ │ vmlsl.u q10, d0, d0[5] │ │ │ │ eormi r1, sl, pc │ │ │ │ - b 0xfe17cb74 │ │ │ │ + b 0xfe17cb88 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ - bls 0x15fc98 │ │ │ │ + bls 0x15fcac │ │ │ │ @ instruction: 0xf50bb16a │ │ │ │ tstcs r0, sp, lsr r3 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8432c08 │ │ │ │ @ instruction: 0xf0221c04 │ │ │ │ - b 0x117bef0 │ │ │ │ + b 0x117bf04 │ │ │ │ @ instruction: 0xf8437244 │ │ │ │ ldrbmi r2, [r8], -r8, lsl #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe73b4ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blmi 0x103cdd0 │ │ │ │ + blmi 0x103cde4 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x13cfb0 │ │ │ │ + bl 0x13cfc4 │ │ │ │ @ instruction: 0xf7ff0847 │ │ │ │ @ instruction: 0xf50afea3 │ │ │ │ @ instruction: 0xf50a533d │ │ │ │ eorslt r5, pc, #64, 24 @ 0x4000 │ │ │ │ - bgt 0x1a5cac │ │ │ │ + bgt 0x1a5cc0 │ │ │ │ @ instruction: 0xf10c4605 │ │ │ │ @ instruction: 0x7cde0928 │ │ │ │ @ instruction: 0xf89c007f │ │ │ │ @ instruction: 0xf10c2031 │ │ │ │ andls r0, r1, #40, 20 @ 0x28000 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ streq pc, [r1], -r6, lsl #1 │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ vcgt.s8 d18, d3, d0 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ @ instruction: 0x461c0635 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ eorcc pc, r0, sp, lsr #17 │ │ │ │ eorscc pc, r1, ip, lsl #17 │ │ │ │ eorle r0, r6, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -224409,384 +224413,384 @@ │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - @ instruction: 0xf942f745 │ │ │ │ + @ instruction: 0xf938f745 │ │ │ │ vpmax.u8 , , │ │ │ │ @ instruction: 0xf856b2db │ │ │ │ @ instruction: 0xf8382033 │ │ │ │ andsmi r3, r0, r4, lsr #32 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8284303 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xeb247 │ │ │ │ + strne pc, [pc, #-965] @ 0xeb25b │ │ │ │ bicsle r2, r1, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3031 │ │ │ │ - blmi 0x3ab154 │ │ │ │ - blls 0x34568c │ │ │ │ + blmi 0x3ab168 │ │ │ │ + blls 0x3456a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1cf8ff0 │ │ │ │ - svclt 0x0000fc05 │ │ │ │ + svclt 0x0000fbfb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - beq 0x11e6268 │ │ │ │ - blmi 0xf97ed4 │ │ │ │ + beq 0x11e627c │ │ │ │ + blmi 0xf97ee8 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdavs fp, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @ instruction: 0xf50bfe1d │ │ │ │ @ instruction: 0xf50b533d │ │ │ │ rsbeq r5, r4, r0, asr #24 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blgt 0x1a5dbc │ │ │ │ + blgt 0x1a5dd0 │ │ │ │ ldclvc 6, cr4, [lr], {5} │ │ │ │ @ instruction: 0xf904fa09 │ │ │ │ mlascs r3, ip, r8, pc @ │ │ │ │ streq pc, [r8, -ip, lsl #2]! │ │ │ │ - bleq 0xb27acc │ │ │ │ + bleq 0xb27ae0 │ │ │ │ vsubl.u8 , d6, d1 │ │ │ │ @ instruction: 0xf0860680 │ │ │ │ rscslt r0, r3, #1048576 @ 0x100000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3306 │ │ │ │ @ instruction: 0xf88c3020 │ │ │ │ @ instruction: 0x072b3033 │ │ │ │ - b 0x65f748 │ │ │ │ + b 0x65f75c │ │ │ │ svclt 0x00180f09 │ │ │ │ tstle fp, sl, asr r6 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5ef8 │ │ │ │ + bhi 0xfd5f0c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7449900 │ │ │ │ - rsclt pc, fp, #972 @ 0x3cc │ │ │ │ + rsclt pc, fp, #932 @ 0x3a4 │ │ │ │ eorscs pc, r3, r6, asr r8 @ │ │ │ │ eorcc pc, r4, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8484058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xeb34b │ │ │ │ + strne pc, [pc, #-965] @ 0xeb35f │ │ │ │ bicsle r2, r8, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3033 │ │ │ │ - blmi 0x3ab050 │ │ │ │ - blls 0x345790 │ │ │ │ + blmi 0x3ab064 │ │ │ │ + blls 0x3457a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1cf8ff0 │ │ │ │ - svclt 0x0000fb83 │ │ │ │ + svclt 0x0000fb79 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r1, lsl #13 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ stc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4605fd5b │ │ │ │ @ instruction: 0xf7a04648 │ │ │ │ - @ instruction: 0xf000fd4d │ │ │ │ + @ instruction: 0xf000fd43 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ - blx 0x1245908 │ │ │ │ - blx 0x12a839c │ │ │ │ + blx 0x124591c │ │ │ │ + blx 0x12a83b0 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d503 │ │ │ │ tstle r7, r1 │ │ │ │ strcc r5, [r1], #-1336 @ 0xfffffac8 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe6074ff8 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ @ instruction: 0xf78d4648 │ │ │ │ - @ instruction: 0xe7effb13 │ │ │ │ + strb pc, [pc, r9, lsl #22]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r5], -r7, lsr #26 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fd19 │ │ │ │ + @ instruction: 0xf000fd0f │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r4, r1, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x125f83c │ │ │ │ - blx 0x12a8410 │ │ │ │ + blx 0x125f850 │ │ │ │ + blx 0x12a8424 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ @ instruction: 0xf78d4640 │ │ │ │ - strb pc, [r9, sp, lsl #22]! @ │ │ │ │ + strb pc, [r9, r3, lsl #22]! @ │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ strb r4, [r9, #4088] @ 0xff8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ @ instruction: 0x4606fd37 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0x4605fcf1 │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - stc2l 7, cr15, [r2], #640 @ 0x280 │ │ │ │ + ldc2l 7, cr15, [r8], {160} @ 0xa0 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r2, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ @ instruction: 0xf004fa46 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf848d109 │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0x464be59a │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xffc296c4 │ │ │ │ + blx 0xff9a96d8 │ │ │ │ strb r9, [ip, r1, lsl #20]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ @ instruction: 0x4605fcff │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fcaf │ │ │ │ + @ instruction: 0xf000fca5 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ @ instruction: 0x46384633 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0x2c10fb21 │ │ │ │ + @ instruction: 0x2c10fb17 │ │ │ │ ldrtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - ldrb r4, [pc, #-2032] @ 0xeb108 │ │ │ │ + ldrb r4, [pc, #-2032] @ 0xeb11c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ strmi pc, [r5], -sp, asr #25 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fc7d │ │ │ │ + @ instruction: 0xf000fc73 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1633 @ 0xfffff99f │ │ │ │ strcc lr, [r2], #-2 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, r9, lsr r8 @ │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ @ instruction: 0x46384633 │ │ │ │ @ instruction: 0xf8cd3402 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0x2c10faf5 │ │ │ │ + @ instruction: 0x2c10faeb │ │ │ │ ldrtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [sp, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ @ instruction: 0x4606fc9b │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fc4b │ │ │ │ + @ instruction: 0xf000fc41 │ │ │ │ vst3.8 {d16,d18,d20}, [r5] │ │ │ │ strcs r6, [r0], #-1378 @ 0xfffffa9e │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ strle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ @ instruction: 0x4638d1f8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [r9, #-2032] @ 0xfffff810 │ │ │ │ andcs pc, r4, r9, asr r8 @ │ │ │ │ - bl 0x2fd258 │ │ │ │ + bl 0x2fd26c │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xff2a97ec │ │ │ │ + blx 0xff029800 │ │ │ │ svclt 0x0000e7ec │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r5], -r5, lsr #24 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fc17 │ │ │ │ + @ instruction: 0xf000fc0d │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r6, r8, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x125fa44 │ │ │ │ - blx 0x12a8618 │ │ │ │ + blx 0x125fa58 │ │ │ │ + blx 0x12a862c │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f4 │ │ │ │ rscle r0, pc, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xf9def78d │ │ │ │ + @ instruction: 0xf9d4f78d │ │ │ │ strb fp, [r7, r0, asr #4]! │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ strb r4, [r5], #4088 @ 0xff8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ @ instruction: 0x4607fc33 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xff8a98de │ │ │ │ + blx 0xff6298f2 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10a │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ ldr r4, [r5], #2032 @ 0x7f0 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9a2f78d │ │ │ │ + @ instruction: 0xf998f78d │ │ │ │ sublt r9, r0, #4096 @ 0x1000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ - blx 0xfffa9aba │ │ │ │ + blx 0xfffa9ace │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4605fbb3 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fba5 │ │ │ │ + @ instruction: 0xf000fb9b │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r6, r0, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x125fb24 │ │ │ │ - blx 0x12a86fc │ │ │ │ + blx 0x125fb38 │ │ │ │ + blx 0x12a8710 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f4 │ │ │ │ rscle r0, pc, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xf96cf78d │ │ │ │ + @ instruction: 0xf962f78d │ │ │ │ strbmi lr, [r0], -r8, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0000e454 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -r1, asr #23 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ @ instruction: 0x4606fb7b │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0x1c299c2 │ │ │ │ + blx 0x19a99d6 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10a │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strt r4, [r3], #-2032 @ 0xfffff810 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf930f78d │ │ │ │ + @ instruction: 0xf926f78d │ │ │ │ strb r9, [ip, r1, lsl #20]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r3, asr #22 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xe29a32 │ │ │ │ + blx 0xba9a46 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r9, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10b │ │ │ │ @@ -224794,28 +224798,28 @@ │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ ldrbmi fp, [r3], -fp, ror #23 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78d9201 │ │ │ │ - bls 0x16a07c │ │ │ │ + bls 0x16a068 │ │ │ │ strb fp, [sl, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -pc, asr #22 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r9, lsl #22 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xfffa9aa4 │ │ │ │ + blx 0xffd29ab8 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r1, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10b │ │ │ │ @@ -224823,134 +224827,134 @@ │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4653bbb1 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78d9201 │ │ │ │ - bls 0x16a008 │ │ │ │ + bls 0x169ff4 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fb15 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fac5 │ │ │ │ + @ instruction: 0xf000fabb │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ strcs r6, [r0], #-1888 @ 0xfffff8a0 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x129fce4 │ │ │ │ + blx 0x129fcf8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf819d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ @ instruction: 0x4640463b │ │ │ │ @ instruction: 0xf8cd3402 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - strcc pc, [r1, #-2359] @ 0xfffff6c9 │ │ │ │ + strcc pc, [r1, #-2349] @ 0xfffff6d3 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1e29ccc │ │ │ │ + bllt 0x1e29ce0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r7], -r1, ror #21 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fa91 │ │ │ │ + @ instruction: 0xf000fa87 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ vpmax.u8 , q2, │ │ │ │ strle r0, [r9], #-2011 @ 0xfffff825 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x14a9d18 │ │ │ │ + bllt 0x14a9d2c │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ @ instruction: 0x46294633 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0xe7ebf8ff │ │ │ │ + @ instruction: 0xe7ebf8f5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4607fab1 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fa61 │ │ │ │ + @ instruction: 0xf000fa57 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1633 @ 0xfffff99f │ │ │ │ vpmax.u8 , q2, │ │ │ │ strle r0, [r9], #-2011 @ 0xfffff825 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x8a9d78 │ │ │ │ + bllt 0x8a9d8c │ │ │ │ andcs pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0x46294633 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - ubfx pc, r5, #17, #12 │ │ │ │ + strb pc, [fp, fp, asr #17]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - blx 0x20a9db0 │ │ │ │ + blx 0x20a9dc4 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xf29db8 │ │ │ │ + blx 0xf29dcc │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xba9c44 │ │ │ │ + blx 0x929c58 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r8, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec19d │ │ │ │ + streq pc, [pc, #965] @ 0xec1b1 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - sublt pc, r0, #964 @ 0x3c4 │ │ │ │ + sublt pc, r0, #924 @ 0x39c │ │ │ │ strbmi lr, [r8], -r7, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bad7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ - blx 0x11a9e28 │ │ │ │ + blx 0x11a9e3c │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f9fb │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f9ed │ │ │ │ + @ instruction: 0xf000f9e3 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r8, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -224958,29 +224962,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859baa5 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bd3c │ │ │ │ + bls 0x16bd28 │ │ │ │ strb fp, [r5, r0, asr #4]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ - blx 0x2a9ea0 │ │ │ │ + blx 0x2a9eb4 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f9bf │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f9b1 │ │ │ │ + @ instruction: 0xf000f9a7 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r9, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -224988,73 +224992,73 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859ba69 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bd74 │ │ │ │ + bls 0x16bd60 │ │ │ │ strb fp, [r5, r0, lsl #4]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf104469b │ │ │ │ @ instruction: 0xf8cd0810 │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r7, asr #19 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ strmi pc, [r6], -r1, lsl #19 │ │ │ │ @ instruction: 0xf7a04650 │ │ │ │ - @ instruction: 0xf000f973 │ │ │ │ + @ instruction: 0xf000f969 │ │ │ │ vst2.8 {d16,d18}, [r9] │ │ │ │ ldrbeq r6, [r3, r0, ror #18]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle lr, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xebb87 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xebb9b @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ strbmi r3, [r4, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4650d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ ldmdavc r9!, {r0, r1, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ - blls 0x13d890 │ │ │ │ + blls 0x13d8a4 │ │ │ │ ldrbmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - @ instruction: 0xff36f78c │ │ │ │ + @ instruction: 0xff2cf78c │ │ │ │ svclt 0x0000e7e8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf98cf7ff │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf946f7ff │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf938f7a0 │ │ │ │ + @ instruction: 0xf92ef7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r0, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec381 │ │ │ │ + streq pc, [pc, #965] @ 0xec395 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, sp, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - @ instruction: 0xe7e8feff │ │ │ │ + @ instruction: 0xe7e8fef5 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -225062,15 +225066,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf952f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r6], -fp, lsl #18 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f8fd │ │ │ │ + @ instruction: 0xf000f8f3 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r0, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225078,43 +225082,43 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b9b5 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bb5c │ │ │ │ + bls 0x16bb48 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf914f7ff │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8cef7ff │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8c0f7a0 │ │ │ │ + @ instruction: 0xf8b6f7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec471 │ │ │ │ + streq pc, [pc, #965] @ 0xec485 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, sp, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - @ instruction: 0xe7e8feb3 │ │ │ │ + strb pc, [r8, r9, lsr #29]! @ │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -225122,15 +225126,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf8daf7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f893 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f885 │ │ │ │ + @ instruction: 0xf000f87b │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r1, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225138,29 +225142,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b93d │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bb1c │ │ │ │ + bls 0x16bb08 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf89ef7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f857 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f849 │ │ │ │ + @ instruction: 0xf000f83f │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225168,29 +225172,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b901 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bb0c │ │ │ │ + bls 0x16baf8 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf862f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f81b │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f80d │ │ │ │ + @ instruction: 0xf000f803 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225198,32 +225202,32 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf024b8c5 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a9201 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x3ace44 │ │ │ │ + bl 0x3ace58 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf78c464b │ │ │ │ - bls 0x16ba88 │ │ │ │ + bls 0x16ba74 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ffcb │ │ │ │ + @ instruction: 0xf000ffc1 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r9, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225231,44 +225235,44 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b883 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - ldc2 7, cr15, [r8, #560]! @ 0x230 │ │ │ │ + stc2 7, cr15, [lr, #560]! @ 0x230 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff9af7fe │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff8cf79f │ │ │ │ + @ instruction: 0xff82f79f │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec6d9 │ │ │ │ + streq pc, [pc, #965] @ 0xec6ed │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - ldc2l 7, cr15, [lr, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2l 7, cr15, [r4, #-560]! @ 0xfffffdd0 │ │ │ │ strbmi lr, [r8], -r7, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000b839 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225277,15 +225281,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xffa4f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0x4606ff5d │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ff4f │ │ │ │ + @ instruction: 0xf000ff45 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r1, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225293,29 +225297,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b807 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - ldc2 7, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r2, #-560]! @ 0xfffffdd0 │ │ │ │ strb r9, [r5, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff68f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r6], -r1, lsr #30 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ff13 │ │ │ │ + @ instruction: 0xf000ff09 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225323,29 +225327,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf859bfcb │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ - ldc2 7, cr15, [sl, #-560] @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ strb r9, [r5, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff2cf7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r6], -r5, ror #29 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fed7 │ │ │ │ + @ instruction: 0xf000fecd │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225353,46 +225357,46 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bf8f │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a9201 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x3ad0b0 │ │ │ │ - bl 0x1ad2bc │ │ │ │ + bl 0x3ad0c4 │ │ │ │ + bl 0x1ad2d0 │ │ │ │ strbmi r0, [fp], -r1, asr #3 │ │ │ │ - ldc2l 7, cr15, [r8], {140} @ 0x8c │ │ │ │ + stc2l 7, cr15, [lr], {140} @ 0x8c │ │ │ │ ldrb r9, [pc, r1, lsl #20] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0xf104469b │ │ │ │ @ instruction: 0xf8cd0810 │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r7, ror #29 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r5], -r1, lsr #29 │ │ │ │ @ instruction: 0xf79f4650 │ │ │ │ - @ instruction: 0xf000fe93 │ │ │ │ + @ instruction: 0xf000fe89 │ │ │ │ vst2.8 {d16,d18}, [r9] │ │ │ │ and r6, r7, r0, ror #18 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vmlsl.u q8, d5, d3[3] │ │ │ │ strcc r0, [r1, -pc, asr #10] │ │ │ │ andle r4, sp, r4, asr #10 │ │ │ │ ldrble r0, [r5, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r3, #2035]! @ 0x7f3 │ │ │ │ strbmi r7, [fp], -r1, lsr #16 │ │ │ │ ldmdavc sl!, {r0, r1, fp, ip, pc} │ │ │ │ andls r4, r0, r9, asr r4 │ │ │ │ @ instruction: 0xf78c4650 │ │ │ │ - strb pc, [r9, r3, lsl #26]! @ │ │ │ │ + @ instruction: 0xe7e9fcf9 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0042f7fe │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -225400,33 +225404,33 @@ │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr6, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - mrc2 7, 2, pc, cr8, cr15, {4} │ │ │ │ + mcr2 7, 2, pc, cr14, cr15, {4} @ │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r0, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xec949 │ │ │ │ + streq pc, [pc, #965] @ 0xec95d │ │ │ │ andsle r2, r5, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1bdeb8 │ │ │ │ + blls 0x1bdecc │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsl r8 @ │ │ │ │ movwls r4, #1089 @ 0x441 │ │ │ │ ldrtmi r3, [fp], -r1, lsl #8 │ │ │ │ - streq pc, [pc, #965] @ 0xec971 │ │ │ │ - ldc2 7, cr15, [lr], #560 @ 0x230 │ │ │ │ + streq pc, [pc, #965] @ 0xec985 │ │ │ │ + ldc2 7, cr15, [r4], #560 @ 0x230 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225435,63 +225439,63 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r7, ror #28 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r1, lsr #28 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fe13 │ │ │ │ + @ instruction: 0xf000fe09 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r0, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec60c │ │ │ │ + strne pc, [pc], #-964 @ 0xec620 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr14, cr14, {7} @ │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1bdf04 │ │ │ │ + blls 0x1bdf18 │ │ │ │ eorcs pc, r5, fp, lsl r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2l 7, cr15, [ip], #-560 @ 0xfffffdd0 │ │ │ │ + ldc2l 7, cr15, [r2], #-560 @ 0xfffffdd0 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #636] @ 0x27c │ │ │ │ + stc2l 7, cr15, [ip, #636] @ 0x27c │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xeca4d │ │ │ │ + streq pc, [pc, #965] @ 0xeca61 │ │ │ │ andsle r2, r5, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1bdfbc │ │ │ │ + blls 0x1bdfd0 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsr r8 @ │ │ │ │ movwls r4, #1089 @ 0x441 │ │ │ │ ldrtmi r3, [fp], -r1, lsl #8 │ │ │ │ - streq pc, [pc, #965] @ 0xeca75 │ │ │ │ - mcrr2 7, 8, pc, r2, cr12 @ │ │ │ │ + streq pc, [pc, #965] @ 0xeca89 │ │ │ │ + ldc2 7, cr15, [r8], #-560 @ 0xfffffdd0 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr14, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225500,127 +225504,127 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r5, ror #27 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0x4604fd9f │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd91 │ │ │ │ + @ instruction: 0xf000fd87 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r1, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec710 │ │ │ │ + strne pc, [pc], #-964 @ 0xec724 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr12, cr14, {7} @ │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be008 │ │ │ │ + blls 0x1be01c │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - stc2 7, cr15, [r0], {140} @ 0x8c │ │ │ │ + blx 0xffeaa57e │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r9, lsr #27 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r3, ror #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd55 │ │ │ │ + @ instruction: 0xf000fd4b │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r2, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec788 │ │ │ │ + strne pc, [pc], #-964 @ 0xec79c │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr0, cr14, {7} │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be080 │ │ │ │ + blls 0x1be094 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - blx 0xff3aa5e2 │ │ │ │ + blx 0xff12a5f6 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r5], -r7, lsr #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd19 │ │ │ │ + @ instruction: 0xf000fd0f │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ ldrtmi r6, [r8], -r2, ror #6 │ │ │ │ @ instruction: 0x07ea461f │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xec43f │ │ │ │ + strne pc, [pc, #-965] @ 0xec453 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bdd3 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ andls r0, r3, r1, lsl #4 │ │ │ │ addeq lr, r2, #11264 @ 0x2c00 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ ldrmi r4, [r1], #-1595 @ 0xfffff9c5 │ │ │ │ eorcs pc, r4, r9, asr r8 @ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe32a666 │ │ │ │ + blx 0x20aa67a │ │ │ │ strb r9, [r0, r3, lsl #16]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ stc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6], {159} @ 0x9f │ │ │ │ + stc2l 7, cr15, [ip], {159} @ 0x9f │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xecc4d │ │ │ │ + streq pc, [pc, #965] @ 0xecc61 │ │ │ │ andsle r2, r6, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1be1bc │ │ │ │ + blls 0x1be1d0 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsr r8 @ │ │ │ │ movwls r3, #1025 @ 0x401 │ │ │ │ cmpeq r1, r8, lsl #22 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf78c058f │ │ │ │ - @ instruction: 0x2c08fb41 │ │ │ │ + @ instruction: 0x2c08fb37 │ │ │ │ strbmi sp, [r8], -r8, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bd79 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225629,110 +225633,110 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r3, ror #25 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0x4604fc9d │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fc8f │ │ │ │ + @ instruction: 0xf000fc85 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r1, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec914 │ │ │ │ + strne pc, [pc], #-964 @ 0xec928 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be20c │ │ │ │ + blls 0x1be220 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf78c4643 │ │ │ │ - @ instruction: 0xe7e4fafd │ │ │ │ + @ instruction: 0xe7e4faf3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r7, lsr #25 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r1, ror #24 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fc53 │ │ │ │ + @ instruction: 0xf000fc49 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r2, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec98c │ │ │ │ + strne pc, [pc], #-964 @ 0xec9a0 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be284 │ │ │ │ + blls 0x1be298 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf78c4643 │ │ │ │ - strb pc, [r4, r7, asr #21]! @ │ │ │ │ + @ instruction: 0xe7e4fabd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r5], -r5, lsr #24 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fc17 │ │ │ │ + @ instruction: 0xf000fc0d │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ ldrtmi r6, [r8], -r2, ror #6 │ │ │ │ @ instruction: 0x07ea461f │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xec643 │ │ │ │ + strne pc, [pc, #-965] @ 0xec657 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bcd1 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ andls r0, r3, r1, lsl #4 │ │ │ │ addeq lr, r2, #11264 @ 0x2c00 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ - bl 0x17e318 │ │ │ │ + bl 0x17e32c │ │ │ │ @ instruction: 0xf85901c1 │ │ │ │ @ instruction: 0xf8cd2024 │ │ │ │ @ instruction: 0xf78c8000 │ │ │ │ - stmdals r3, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7df │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ @ instruction: 0x46cb4615 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xff92aa66 │ │ │ │ + blx 0xff92aa7a │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf79f46d1 │ │ │ │ - @ instruction: 0xf000fbd1 │ │ │ │ + @ instruction: 0xf000fbc7 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ @ instruction: 0xf1046262 │ │ │ │ @ instruction: 0x07fb0a10 │ │ │ │ stmdavs fp!, {r3, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r1, r6, lsl r0 @ │ │ │ │ stmdaeq r3, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ eorvs sp, r0, r0, lsl r1 │ │ │ │ @@ -225742,468 +225746,468 @@ │ │ │ │ strcc r1, [r4, #-1807] @ 0xfffff8f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r1], -r0, lsl #22 │ │ │ │ andls r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xf9d4f78c │ │ │ │ + @ instruction: 0xf9caf78c │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ pkhbtmi r4, fp, r1, lsl #13 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ movwls lr, #4 │ │ │ │ - blx 0xffa2aae2 │ │ │ │ + blx 0xffa2aaf6 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfe8aaaea │ │ │ │ + blx 0xfe8aaafe │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0xfe52a976 │ │ │ │ + blx 0xfe2aa98a │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ ldrle r0, [r7, #-2035] @ 0xfffff80d │ │ │ │ @ instruction: 0xf0159b00 │ │ │ │ - bl 0x1acb18 │ │ │ │ + bl 0x1acb2c │ │ │ │ @ instruction: 0xf8590187 │ │ │ │ ldrmi r3, [r9], #-40 @ 0xffffffd8 │ │ │ │ stmdbcc r4, {r0, r1, r5, r8, ip, lr, pc} │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ @ instruction: 0xf3c6b997 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec76b │ │ │ │ + strne pc, [pc, #-965] @ 0xec77f │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ strbtle r0, [r7], #2035 @ 0x7f3 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r9, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorne pc, r8, r9, asr #16 │ │ │ │ @ instruction: 0x4650d1f5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x15bc0c │ │ │ │ + blls 0x15bc20 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78c1202 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r1, [r2, r2, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r1, lsl #13 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ usatmi r4, #19, r4, lsl #12 │ │ │ │ - blx 0xfe42ab92 │ │ │ │ + blx 0xfe42aba6 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe46b8 │ │ │ │ strmi pc, [r5], -r5, asr #22 │ │ │ │ ldrtmi r4, [r7], -r8, asr #12 │ │ │ │ - blx 0xeaaa2a │ │ │ │ + blx 0xc2aa3e │ │ │ │ movweq pc, #61440 @ 0xf000 @ │ │ │ │ msrvs SPSR_x, #1124073472 @ 0x43000000 │ │ │ │ ldrbmi r4, [r1], r8, asr #12 │ │ │ │ - beq 0x528fcc │ │ │ │ + beq 0x528fe0 │ │ │ │ strle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ ldrbeq r6, [sl, r6, lsr #16]! │ │ │ │ strle r4, [lr], #-1102 @ 0xfffffbb2 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xec80f │ │ │ │ + strne pc, [pc, #-965] @ 0xec823 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8cdbbe9 │ │ │ │ ldrtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf8d89303 │ │ │ │ andls r2, r2, r0 │ │ │ │ - @ instruction: 0xf9a6f78c │ │ │ │ + @ instruction: 0xf99cf78c │ │ │ │ movweq lr, #10717 @ 0x29dd │ │ │ │ svclt 0x0000e7e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ @ instruction: 0x4691469b │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7fee102 │ │ │ │ strmi pc, [r5], -r7, asr #22 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r6], -r1, lsl #22 │ │ │ │ @ instruction: 0xf79f4650 │ │ │ │ - @ instruction: 0xf000faf3 │ │ │ │ + @ instruction: 0xf000fae9 │ │ │ │ vst2.8 {d16-d19}, [r3] │ │ │ │ ldrbmi r6, [r0], -r2, ror #6 │ │ │ │ @ instruction: 0x46cb46da │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrle r0, [r5, #-2033] @ 0xfffff80f │ │ │ │ eorcs pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07ea4417 │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec8a7 │ │ │ │ + strne pc, [pc, #-965] @ 0xec8bb │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2033 @ 0x7f1 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r7], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe42ac98 │ │ │ │ + bllt 0xfe42acac │ │ │ │ stmdbls r2, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8529305 │ │ │ │ tstls r0, r4, lsr #32 │ │ │ │ andls r4, r4, r9, lsr r6 │ │ │ │ - @ instruction: 0xf948f78c │ │ │ │ + @ instruction: 0xf93ef78c │ │ │ │ movweq lr, #18909 @ 0x49dd │ │ │ │ svclt 0x0000e7cf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x1678d4 │ │ │ │ + bcs 0x1678e8 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ strmi pc, [r5], -r3, lsr #21 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000fa95 │ │ │ │ + @ instruction: 0xf000fa8b │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec93b │ │ │ │ + strne pc, [pc, #-965] @ 0xec94f │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe624 │ │ │ │ + blls 0xfe638 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf89ef78c │ │ │ │ + @ instruction: 0xf894f78c │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109b3c │ │ │ │ + beq 0x109b50 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r2, r5, r4, asr #23 │ │ │ │ + ldrsbteq r2, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167960 │ │ │ │ + bcs 0x167974 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605fa5d │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000fa4f │ │ │ │ + @ instruction: 0xf000fa45 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec9c7 │ │ │ │ + strne pc, [pc, #-965] @ 0xec9db │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe6b0 │ │ │ │ + blls 0xfe6c4 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf858f78c │ │ │ │ + @ instruction: 0xf84ef78c │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109bc8 │ │ │ │ + beq 0x109bdc │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r2, r5, r8, asr #23 │ │ │ │ + eorseq r2, r5, r0, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x1679ec │ │ │ │ + bcs 0x167a00 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605fa17 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000fa09 │ │ │ │ + @ instruction: 0xf000f9ff │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xeca53 │ │ │ │ + strne pc, [pc, #-965] @ 0xeca67 │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe73c │ │ │ │ + blls 0xfe750 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf812f78c │ │ │ │ + @ instruction: 0xf808f78c │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109c54 │ │ │ │ + beq 0x109c68 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r2, r5, ip, asr #23 │ │ │ │ + eorseq r2, r5, r4, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167a78 │ │ │ │ + bcs 0x167a8c │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605f9d1 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f9c3 │ │ │ │ + @ instruction: 0xf000f9b9 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xecadf │ │ │ │ + strne pc, [pc, #-965] @ 0xecaf3 │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe7c8 │ │ │ │ + blls 0xfe7dc │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xffccf78b │ │ │ │ + @ instruction: 0xffc2f78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109ce0 │ │ │ │ + beq 0x109cf4 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - ldrsbteq r2, [r5], -r0 │ │ │ │ + eorseq r2, r5, r8, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x229324 │ │ │ │ + bleq 0x229338 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ strmi pc, [r5], -fp, lsl #19 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f97d │ │ │ │ + @ instruction: 0xf000f973 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad164 │ │ │ │ - blx 0x77e866 │ │ │ │ + blls 0x1ad178 │ │ │ │ + blx 0x77e87a │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - @ instruction: 0xff8cf78b │ │ │ │ + @ instruction: 0xff82f78b │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecba7 │ │ │ │ + strne pc, [pc, #-965] @ 0xecbbb │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrsbteq r2, [r5], -r4 │ │ │ │ + eorseq r2, r5, ip, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x2293c8 │ │ │ │ + bleq 0x2293dc │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ @ instruction: 0x4605f939 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f92b │ │ │ │ + @ instruction: 0xf000f921 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad208 │ │ │ │ - blx 0x77e90a │ │ │ │ + blls 0x1ad21c │ │ │ │ + blx 0x77e91e │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - @ instruction: 0xff3af78b │ │ │ │ + @ instruction: 0xff30f78b │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecc4b │ │ │ │ + strne pc, [pc, #-965] @ 0xecc5f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrsbteq r2, [r5], -r8 │ │ │ │ + ldrshteq r2, [r5], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x22946c │ │ │ │ + bleq 0x229480 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ strmi pc, [r5], -r7, ror #17 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f8d9 │ │ │ │ + @ instruction: 0xf000f8cf │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad2ac │ │ │ │ - blx 0x77e9ae │ │ │ │ + blls 0x1ad2c0 │ │ │ │ + blx 0x77e9c2 │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - cdp2 7, 14, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 7, 13, cr15, cr14, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xeccef │ │ │ │ + strne pc, [pc, #-965] @ 0xecd03 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrsbteq r2, [r5], -ip │ │ │ │ + ldrshteq r2, [r5], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x229510 │ │ │ │ + bleq 0x229524 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ @ instruction: 0x4605f895 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f887 │ │ │ │ + @ instruction: 0xf000f87d │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad350 │ │ │ │ - blx 0x77ea52 │ │ │ │ + blls 0x1ad364 │ │ │ │ + blx 0x77ea66 │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - cdp2 7, 9, cr15, cr6, cr11, {4} │ │ │ │ + cdp2 7, 8, cr15, cr12, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecd93 │ │ │ │ + strne pc, [pc, #-965] @ 0xecda7 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r2, r5, r0, ror #23 │ │ │ │ + ldrshteq r2, [r5], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0xf64246f3 │ │ │ │ - vmls.i d19, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c034dc │ │ │ │ andls r0, r1, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xf844f7fe │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf836f79f │ │ │ │ + @ instruction: 0xf82cf79f │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xeccb3 @ │ │ │ │ - beq 0x2295cc │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xeccc7 @ │ │ │ │ + beq 0x2295e0 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x1535d0 │ │ │ │ + bl 0x1535e4 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - cdp2 7, 4, cr15, cr10, cr11, {4} │ │ │ │ + cdp2 7, 4, cr15, cr0, cr11, {4} │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ ldrbmi r7, [r4, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -226212,29 +226216,29 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ - strbcc pc, [r8, r2, asr #12] @ │ │ │ │ + strbcc pc, [r0, r2, asr #12]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ strmi pc, [r6], -r5, lsl #16 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000fff7 │ │ │ │ + @ instruction: 0xf000ffed │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ strcs r6, [r2, #-2146] @ 0xfffff79e │ │ │ │ @ instruction: 0x46424653 │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ ldmdavc ip!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153648 │ │ │ │ + bl 0x15365c │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf78b04fc │ │ │ │ - @ instruction: 0xf005fe0d │ │ │ │ + @ instruction: 0xf005fe03 │ │ │ │ ldrbmi r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ @@ -226246,29 +226250,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0xf64246f3 │ │ │ │ - vmls.i d19, d16, d0[3] │ │ │ │ + vmls.i d19, d16, d0[5] │ │ │ │ andls r0, r1, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xffc2f7fd │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffb4f79e │ │ │ │ + @ instruction: 0xffaaf79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xecdb7 @ │ │ │ │ - beq 0x2296d0 │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xecdcb @ │ │ │ │ + beq 0x2296e4 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x1536d4 │ │ │ │ + bl 0x1536e8 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - stc2l 7, cr15, [r8, #556] @ 0x22c │ │ │ │ + ldc2 7, cr15, [lr, #556]! @ 0x22c │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ ldrbmi r7, [r4, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -226277,29 +226281,29 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ - ldrbcc pc, [r0, r2, asr #12] @ │ │ │ │ + strbcc pc, [r8, r2, asr #12]! @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r6], -r3, lsl #31 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000ff75 │ │ │ │ + @ instruction: 0xf000ff6b │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ strcs r6, [r2, #-2146] @ 0xfffff79e │ │ │ │ @ instruction: 0x46424653 │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ ldmdavc ip!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x15374c │ │ │ │ + bl 0x153760 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf78b04fc │ │ │ │ - @ instruction: 0xf005fd8b │ │ │ │ + @ instruction: 0xf005fd81 │ │ │ │ ldrbmi r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ @@ -226313,397 +226317,397 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ andls r4, r1, #28, 24 @ 0x1c00 │ │ │ │ @ instruction: 0xff44f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff36f79e │ │ │ │ + @ instruction: 0xff2cf79e │ │ │ │ andeq pc, pc, r0 │ │ │ │ - bvs 0x19aa4b4 │ │ │ │ + bvs 0x19aa4c8 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed3bc │ │ │ │ + strle r0, [pc], #-2027 @ 0xed3d0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [r2], -r7, lsr #16 │ │ │ │ ldrbmi r9, [fp], -r1, lsl #18 │ │ │ │ - bl 0x13eca8 │ │ │ │ + bl 0x13ecbc │ │ │ │ @ instruction: 0xf78b0147 │ │ │ │ - andcs pc, r0, #3904 @ 0xf40 │ │ │ │ + andcs pc, r0, #3264 @ 0xcc0 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - bl 0x27e504 │ │ │ │ + bl 0x27e518 │ │ │ │ ldrtmi r2, [fp], #-771 @ 0xfffffcfd │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ - bcs 0x1f9c08 │ │ │ │ + bcs 0x1f9c1c │ │ │ │ ldcleq 8, cr15, [r0], #524 @ 0x20c │ │ │ │ andscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xe7d5d1f0 │ │ │ │ - eorseq r2, r5, r4, ror #23 │ │ │ │ + ldrshteq r2, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ andls r4, r1, #28, 24 @ 0x1c00 │ │ │ │ mrc2 7, 7, pc, cr12, cr13, {7} │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr14, cr14, {4} @ │ │ │ │ + mcr2 7, 7, pc, cr4, cr14, {4} @ │ │ │ │ andeq pc, pc, r0 │ │ │ │ - bvs 0x19aa544 │ │ │ │ + bvs 0x19aa558 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed44c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed460 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [r2], -r7, lsr #16 │ │ │ │ ldrbmi r9, [fp], -r1, lsl #18 │ │ │ │ - bl 0x13ed38 │ │ │ │ + bl 0x13ed4c │ │ │ │ @ instruction: 0xf78b0147 │ │ │ │ - andcs pc, r0, #62720 @ 0xf500 │ │ │ │ + andcs pc, r0, #60160 @ 0xeb00 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - bl 0x27e594 │ │ │ │ + bl 0x27e5a8 │ │ │ │ ldrtmi r2, [fp], #-771 @ 0xfffffcfd │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ - bcs 0x1f9c98 │ │ │ │ + bcs 0x1f9cac │ │ │ │ ldcleq 8, cr15, [r0], #524 @ 0x20c │ │ │ │ andscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xe7d5d1f0 │ │ │ │ - eorseq r2, r5, r8, ror #23 │ │ │ │ + eorseq r2, r5, r0, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ ldcmi 6, cr4, [ip], {14} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ @ instruction: 0x4605feb1 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - eorseq pc, r1, #2608 @ 0xa30 │ │ │ │ - bvs 0x14ea8dc │ │ │ │ + eorseq pc, r1, #2448 @ 0x990 │ │ │ │ + bvs 0x14ea8f0 │ │ │ │ andeq pc, pc, r0 │ │ │ │ cmppvs pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - blvs 0x19aa5e4 │ │ │ │ + blvs 0x19aa5f8 │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ - strle r0, [pc], #-2027 @ 0xed4ec │ │ │ │ + strle r0, [pc], #-2027 @ 0xed500 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfedf8 │ │ │ │ + blls 0xfee0c │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - stc2 7, cr15, [r4], #556 @ 0x22c │ │ │ │ + ldc2 7, cr15, [sl], {139} @ 0x8b │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - eorseq r2, r5, ip, ror #23 │ │ │ │ + eorseq r2, r5, r4, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ ldcmi 6, cr4, [ip], {14} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r5], -fp, ror #28 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - eorseq pc, r1, #1488 @ 0x5d0 │ │ │ │ - bvs 0x14ea968 │ │ │ │ + eorseq pc, r1, #1328 @ 0x530 │ │ │ │ + bvs 0x14ea97c │ │ │ │ andeq pc, pc, r0 │ │ │ │ cmppvs pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - blvs 0x19aa670 │ │ │ │ + blvs 0x19aa684 │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ - strle r0, [pc], #-2027 @ 0xed578 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed58c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfee84 │ │ │ │ + blls 0xfee98 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - mrrc2 7, 8, pc, lr, cr11 @ │ │ │ │ + mrrc2 7, 8, pc, r4, cr11 @ │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - ldrshteq r2, [r5], -r0 │ │ │ │ + eorseq r2, r5, r8, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f1 │ │ │ │ ldrdge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ andls r2, r1, #0, 10 │ │ │ │ mcr2 7, 1, pc, cr6, cr13, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - mrc2 7, 0, pc, cr8, cr14, {4} │ │ │ │ + mcr2 7, 0, pc, cr14, cr14, {4} @ │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ ldrbeq r4, [r1, r0, asr #12]! │ │ │ │ @ instruction: 0xf815d50f │ │ │ │ stmdbls r1, {r1, r3, lr} │ │ │ │ stmiaeq r4!, {r0, r5, r6, fp, ip}^ │ │ │ │ - ldc2 7, cr15, [r0], #-556 @ 0xfffffdd4 │ │ │ │ + stc2 7, cr15, [r6], #-556 @ 0xfffffdd4 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, fp, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrshteq r2, [r5], -r4 │ │ │ │ + eorseq r2, r5, ip, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f1 │ │ │ │ ldrdge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ andls r2, r1, #0, 10 │ │ │ │ stc2l 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #632] @ 0x278 │ │ │ │ + stc2l 7, cr15, [ip, #632] @ 0x278 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ ldrbeq r4, [r1, r0, asr #12]! │ │ │ │ @ instruction: 0xf815d50f │ │ │ │ stmdbls r1, {r1, r3, lr} │ │ │ │ stmiaeq r4!, {r0, r5, r6, fp, ip}^ │ │ │ │ - blx 0xffcab4ba │ │ │ │ + blx 0xffa2b4ce │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, fp, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrshteq r2, [r5], -r8 │ │ │ │ + eorseq r2, r5, r0, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x1682dc │ │ │ │ - strbcc pc, [r4], #1602 @ 0x642 @ │ │ │ │ + blcs 0x1682f0 │ │ │ │ + ldrbcc pc, [ip], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12ad94 │ │ │ │ + bvs 0xfe12ada8 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #632] @ 0x278 │ │ │ │ + stc2 7, cr15, [r4, #632] @ 0x278 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed70c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed720 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3740 │ │ │ │ - bl 0x36e33c │ │ │ │ - blx 0x530742 │ │ │ │ + bl 0x3d3754 │ │ │ │ + bl 0x36e350 │ │ │ │ + blx 0x530756 │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a1f2c │ │ │ │ + blls 0x1a1f40 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - @ instruction: 0xe7d7fbf5 │ │ │ │ + ldrb pc, [r7, fp, ror #23] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x168374 │ │ │ │ - strbcc pc, [r8], #1602 @ 0x642 @ │ │ │ │ + blcs 0x168388 │ │ │ │ + strbtcc pc, [r0], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12ae2c │ │ │ │ + bvs 0xfe12ae40 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2, #-632] @ 0xfffffd88 │ │ │ │ + ldc2 7, cr15, [r8, #-632]! @ 0xfffffd88 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed7a4 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed7b8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d37d8 │ │ │ │ - bl 0x36e3d4 │ │ │ │ - blx 0x5307da │ │ │ │ + bl 0x3d37ec │ │ │ │ + bl 0x36e3e8 │ │ │ │ + blx 0x5307ee │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a1fc4 │ │ │ │ + blls 0x1a1fd8 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - ldrb pc, [r7, r9, lsr #23] @ │ │ │ │ + bfc pc, #23, #1 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x16840c │ │ │ │ - strbcc pc, [ip], #1602 @ 0x642 @ │ │ │ │ + blcs 0x168420 │ │ │ │ + strbtcc pc, [r4], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12aec4 │ │ │ │ + bvs 0xfe12aed8 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ stc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6], #632 @ 0x278 │ │ │ │ + stc2l 7, cr15, [ip], #632 @ 0x278 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed83c │ │ │ │ + strle r0, [pc], #-2027 @ 0xed850 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3870 │ │ │ │ - bl 0x36e46c │ │ │ │ - blx 0x530872 │ │ │ │ + bl 0x3d3884 │ │ │ │ + bl 0x36e480 │ │ │ │ + blx 0x530886 │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a205c │ │ │ │ + blls 0x1a2070 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - @ instruction: 0xe7d7fb5d │ │ │ │ + @ instruction: 0xe7d7fb53 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x1684a4 │ │ │ │ - ldrbcc pc, [r0], #1602 @ 0x642 @ │ │ │ │ + blcs 0x1684b8 │ │ │ │ + strbtcc pc, [r8], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12af5c │ │ │ │ + bvs 0xfe12af70 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [sl], #632 @ 0x278 │ │ │ │ + stc2 7, cr15, [r0], #632 @ 0x278 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed8d4 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed8e8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3908 │ │ │ │ - bl 0x36e504 │ │ │ │ - blx 0x53090a │ │ │ │ + bl 0x3d391c │ │ │ │ + bl 0x36e518 │ │ │ │ + blx 0x53091e │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a20f4 │ │ │ │ + blls 0x1a2108 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - bfi pc, r1, #22, #2 @ │ │ │ │ + ldrb pc, [r7, r7, lsl #22] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329a7c │ │ │ │ + bleq 0x329a90 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fc71 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fc63 │ │ │ │ + @ instruction: 0xf000fc59 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vqshl.s64 , q2, #0 │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f25c │ │ │ │ + bl 0x27f270 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2dd4 │ │ │ │ + blne 0xff9a2de8 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee180 │ │ │ │ + bl 0x2ee194 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adbcc │ │ │ │ - blx 0x52e68e │ │ │ │ - bls 0x235db8 │ │ │ │ + bl 0x1adbe0 │ │ │ │ + blx 0x52e6a2 │ │ │ │ + bls 0x235dcc │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d158 │ │ │ │ - blls 0x1fe1a8 │ │ │ │ - blls 0x1d25a0 │ │ │ │ - blx 0xff52b7d0 │ │ │ │ + b 0x117d16c │ │ │ │ + blls 0x1fe1bc │ │ │ │ + blls 0x1d25b4 │ │ │ │ + blx 0xff2ab7e4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226711,40 +226715,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329b20 │ │ │ │ + bleq 0x329b34 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fc1f │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fc11 │ │ │ │ + @ instruction: 0xf000fc07 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vqshl.s64 , q4, #0 │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f300 │ │ │ │ + bl 0x27f314 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2e78 │ │ │ │ + blne 0xff9a2e8c │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee224 │ │ │ │ + bl 0x2ee238 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adc70 │ │ │ │ - blx 0x52e732 │ │ │ │ - bls 0x235e5c │ │ │ │ + bl 0x1adc84 │ │ │ │ + blx 0x52e746 │ │ │ │ + bls 0x235e70 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d1fc │ │ │ │ - blls 0x1fe24c │ │ │ │ - blls 0x1d2644 │ │ │ │ - blx 0x20ab874 │ │ │ │ + b 0x117d210 │ │ │ │ + blls 0x1fe260 │ │ │ │ + blls 0x1d2658 │ │ │ │ + blx 0x1e2b888 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226752,40 +226756,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329bc4 │ │ │ │ + bleq 0x329bd8 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ strmi pc, [r5], -sp, asr #23 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fbbf │ │ │ │ + @ instruction: 0xf000fbb5 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vqshl.s64 , q6, #0 │ │ │ │ + vqshl.s64 , q10, #0 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f3a4 │ │ │ │ + bl 0x27f3b8 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2f1c │ │ │ │ + blne 0xff9a2f30 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee2c8 │ │ │ │ + bl 0x2ee2dc │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1add14 │ │ │ │ - blx 0x52e7d6 │ │ │ │ - bls 0x235f00 │ │ │ │ + bl 0x1add28 │ │ │ │ + blx 0x52e7ea │ │ │ │ + bls 0x235f14 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d2a0 │ │ │ │ - blls 0x1fe2f0 │ │ │ │ - blls 0x1d26e8 │ │ │ │ - blx 0xc2b918 │ │ │ │ + b 0x117d2b4 │ │ │ │ + blls 0x1fe304 │ │ │ │ + blls 0x1d26fc │ │ │ │ + blx 0x9ab92c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226793,40 +226797,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329c68 │ │ │ │ + bleq 0x329c7c │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fb7b │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fb6d │ │ │ │ + @ instruction: 0xf000fb63 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ @ instruction: 0xf6426362 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vqshl.s64 , q12, #0 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f448 │ │ │ │ + bl 0x27f45c │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2fc0 │ │ │ │ + blne 0xff9a2fd4 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee36c │ │ │ │ + bl 0x2ee380 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1addb8 │ │ │ │ - blx 0x52e87a │ │ │ │ - bls 0x235fa4 │ │ │ │ + bl 0x1addcc │ │ │ │ + blx 0x52e88e │ │ │ │ + bls 0x235fb8 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d344 │ │ │ │ - blls 0x1fe394 │ │ │ │ - blls 0x1d278c │ │ │ │ - @ instruction: 0xf9daf78b │ │ │ │ + b 0x117d358 │ │ │ │ + blls 0x1fe3a8 │ │ │ │ + blls 0x1d27a0 │ │ │ │ + @ instruction: 0xf9d0f78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226835,30 +226839,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x469246f3 │ │ │ │ - blx 0xc2bbca │ │ │ │ + blx 0xc2bbde │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - strbcc pc, [r4], #1602 @ 0x642 @ │ │ │ │ + ldrbcc pc, [ip], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blx 0x7aba5e │ │ │ │ + blx 0x52ba72 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xed6eb @ │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xed6ff @ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640463b │ │ │ │ strle r0, [r9, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf99af78b │ │ │ │ + @ instruction: 0xf990f78b │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226869,61 +226873,61 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ strmi pc, [r5], -sp, ror #21 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fadf │ │ │ │ + @ instruction: 0xf000fad5 │ │ │ │ @ instruction: 0xf642070f │ │ │ │ - vmlsl.s , d16, d0[2] │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ vst1.8 {d16-d18}, [r7 :256], r5 │ │ │ │ strcs r6, [r2], #-1890 @ 0xfffff89e │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [sl], #-1595 @ 0xfffff9c5 │ │ │ │ strbeq r4, [r9, r0, asr #12]! │ │ │ │ ldmdavc r1!, {r0, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ ldcleq 0, cr15, [ip], #4 │ │ │ │ andcs lr, r2, #12, 22 @ 0x3000 │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d24442 │ │ │ │ @ instruction: 0xf8cd2cf0 │ │ │ │ @ instruction: 0xf78bb000 │ │ │ │ - strcc pc, [r1], #-2391 @ 0xfffff6a9 │ │ │ │ - strne pc, [pc, #-965] @ 0xed8d7 │ │ │ │ + strcc pc, [r1], #-2381 @ 0xfffff6b3 │ │ │ │ + strne pc, [pc, #-965] @ 0xed8eb │ │ │ │ stccs 6, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x469246f3 │ │ │ │ - blx 0xfebabccc │ │ │ │ + blx 0xfebabce0 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - strbcc pc, [ip], #1602 @ 0x642 @ │ │ │ │ + strbtcc pc, [r4], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blx 0xfe72bb60 │ │ │ │ + blx 0xfe4abb74 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xed7ef @ │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xed803 @ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640463b │ │ │ │ strle r0, [r9, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf918f78b │ │ │ │ + @ instruction: 0xf90ef78b │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226934,186 +226938,186 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ strmi pc, [r5], -fp, ror #20 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fa5d │ │ │ │ + @ instruction: 0xf000fa53 │ │ │ │ @ instruction: 0xf642070f │ │ │ │ - @ instruction: 0xf2c036d0 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ vst1.8 {d16-d18}, [r7 :256], r5 │ │ │ │ strcs r6, [r2], #-1890 @ 0xfffff89e │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [sl], #-1595 @ 0xfffff9c5 │ │ │ │ strbeq r4, [r9, r0, asr #12]! │ │ │ │ ldmdavc r1!, {r0, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ ldcleq 0, cr15, [ip], #4 │ │ │ │ andcs lr, r2, #12, 22 @ 0x3000 │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d24442 │ │ │ │ @ instruction: 0xf8cd2cf0 │ │ │ │ @ instruction: 0xf78bb000 │ │ │ │ - strcc pc, [r1], #-2261 @ 0xfffff72b │ │ │ │ - strne pc, [pc, #-965] @ 0xed9db │ │ │ │ + strcc pc, [r1], #-2251 @ 0xfffff735 │ │ │ │ + strne pc, [pc, #-965] @ 0xed9ef │ │ │ │ stccs 6, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ - strbtcc pc, [r4], #1602 @ 0x642 @ │ │ │ │ + ldrbtcc pc, [ip], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0xa2bdd8 │ │ │ │ + blx 0xa2bdec │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x6abc64 │ │ │ │ + blx 0x42bc78 │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1a9f38 │ │ │ │ - strle r0, [pc], #-2027 @ 0xede00 │ │ │ │ + beq 0x1a9f4c │ │ │ │ + strle r0, [pc], #-2027 @ 0xede14 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r0, r4, r8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - blx 0x870e3a │ │ │ │ + blx 0x870e4e │ │ │ │ @ instruction: 0xf00cb10a │ │ │ │ ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1bf008 │ │ │ │ + bl 0x1bf01c │ │ │ │ @ instruction: 0xf10c036c │ │ │ │ @ instruction: 0xf1bc3cff │ │ │ │ @ instruction: 0xf8933fff │ │ │ │ - b 0x11bd20c │ │ │ │ + b 0x11bd220 │ │ │ │ mvnle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r3, lsl #22 │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf874f78b │ │ │ │ + @ instruction: 0xf86af78b │ │ │ │ svclt 0x0000e7d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ - strbtcc pc, [r8], #1602 @ 0x642 @ │ │ │ │ + strmi pc, [r0], #-1602 @ 0xfffff9be │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9c4f79e │ │ │ │ + @ instruction: 0xf9baf79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1a9fdc │ │ │ │ - strle r0, [pc], #-2027 @ 0xedea4 │ │ │ │ + beq 0x1a9ff0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xedeb8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r0, r4, r8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - blx 0x870ede │ │ │ │ + blx 0x870ef2 │ │ │ │ @ instruction: 0xf00cb10a │ │ │ │ ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1bf0ac │ │ │ │ + bl 0x1bf0c0 │ │ │ │ @ instruction: 0xf10c036c │ │ │ │ @ instruction: 0xf1bc3cff │ │ │ │ @ instruction: 0xf8933fff │ │ │ │ - b 0x11bd2b0 │ │ │ │ + b 0x11bd2c4 │ │ │ │ mvnle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r3, lsl #22 │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf822f78b │ │ │ │ + @ instruction: 0xf818f78b │ │ │ │ svclt 0x0000e7d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mcrrne 0, 8, fp, lr, cr5 │ │ │ │ ldrmi r4, [r3], r0, lsl #13 │ │ │ │ @ instruction: 0xf6420236 │ │ │ │ - vmls.i d19, d16, d0[7] │ │ │ │ + vaddhn.i16 d20, q0, q2 │ │ │ │ @ instruction: 0xf8cd0435 │ │ │ │ @ instruction: 0xf7fde008 │ │ │ │ @ instruction: 0x4605f97f │ │ │ │ @ instruction: 0xf5064640 │ │ │ │ @ instruction: 0xf79e6a4f │ │ │ │ - @ instruction: 0xf000f96f │ │ │ │ + @ instruction: 0xf000f965 │ │ │ │ @ instruction: 0xf506000f │ │ │ │ vst1.8 {d22-d24}, [r0 :256] │ │ │ │ strbmi r6, [r2], #1890 @ 0x762 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strls r4, [r3], -r6, asr #8 │ │ │ │ @ instruction: 0x07ea463b │ │ │ │ @ instruction: 0xf894d50f │ │ │ │ strbmi ip, [r0], -r0 │ │ │ │ vmlals.f32 s18, s4, s6 │ │ │ │ orreq lr, ip, fp, lsl #22 │ │ │ │ ands pc, ip, sl, lsr r8 @ │ │ │ │ andscs pc, ip, r2, lsr r8 @ │ │ │ │ - b 0x1193770 │ │ │ │ + b 0x1193784 │ │ │ │ @ instruction: 0xf78a420e │ │ │ │ - strcc pc, [r1], #-4071 @ 0xfffff019 │ │ │ │ - strne pc, [pc, #-965] @ 0xedbb7 │ │ │ │ + strcc pc, [r1], #-4061 @ 0xfffff023 │ │ │ │ + strne pc, [pc, #-965] @ 0xedbcb │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mcrrne 0, 8, fp, lr, cr5 │ │ │ │ ldrmi r4, [r3], r0, lsl #13 │ │ │ │ @ instruction: 0xf6420236 │ │ │ │ - @ instruction: 0xf2c034f0 │ │ │ │ + vaddhn.i16 d20, q0, q4 │ │ │ │ @ instruction: 0xf8cd0435 │ │ │ │ @ instruction: 0xf7fde008 │ │ │ │ @ instruction: 0x4605f937 │ │ │ │ @ instruction: 0xf5064640 │ │ │ │ @ instruction: 0xf79e6a4f │ │ │ │ - @ instruction: 0xf000f927 │ │ │ │ + @ instruction: 0xf000f91d │ │ │ │ @ instruction: 0xf506000f │ │ │ │ vst1.8 {d22-d24}, [r0 :256] │ │ │ │ strbmi r6, [r2], #1890 @ 0x762 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strls r4, [r3], -r6, asr #8 │ │ │ │ @ instruction: 0x07ea463b │ │ │ │ @ instruction: 0xf894d50f │ │ │ │ strbmi ip, [r0], -r0 │ │ │ │ vmlals.f32 s18, s4, s6 │ │ │ │ orreq lr, ip, fp, lsl #22 │ │ │ │ ands pc, ip, sl, lsr r8 @ │ │ │ │ andscs pc, ip, r2, lsr r8 @ │ │ │ │ - b 0x1193800 │ │ │ │ + b 0x1193814 │ │ │ │ @ instruction: 0xf78a420e │ │ │ │ - strcc pc, [r1], #-3999 @ 0xfffff061 │ │ │ │ - strne pc, [pc, #-965] @ 0xedc47 │ │ │ │ + strcc pc, [r1], #-3989 @ 0xfffff06b │ │ │ │ + strne pc, [pc, #-965] @ 0xedc5b │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -227121,30 +227125,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ @ instruction: 0x4605f8f5 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - @ instruction: 0xf000f8e7 │ │ │ │ + @ instruction: 0xf000f8dd │ │ │ │ @ instruction: 0xf642060f │ │ │ │ - @ instruction: 0xf2c038f4 │ │ │ │ + vmlal.s8 q10, d0, d12 │ │ │ │ vst2.8 {d16-d17}, [r6 :256], r5 │ │ │ │ strcs r6, [r0], #-1634 @ 0xfffff99e │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbmi r4, [ip], #1587 @ 0x633 │ │ │ │ @ instruction: 0x07ea4638 │ │ │ │ @ instruction: 0xf818d50e │ │ │ │ - bl 0x176080 │ │ │ │ + bl 0x176094 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x16e2c0 │ │ │ │ + bl 0x16e2d4 │ │ │ │ ldrtmi r2, [sl], #-524 @ 0xfffffdf4 │ │ │ │ ldclcs 8, cr15, [r0], #840 @ 0x348 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff5ef78a │ │ │ │ + @ instruction: 0xff54f78a │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -227154,68 +227158,68 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ @ instruction: 0x4605f8b3 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - @ instruction: 0xf000f8a5 │ │ │ │ + @ instruction: 0xf000f89b │ │ │ │ @ instruction: 0xf642060f │ │ │ │ - @ instruction: 0xf2c038f8 │ │ │ │ + vmov.i16 d20, #0 @ 0x0000 │ │ │ │ vst2.8 {d16-d17}, [r6 :256], r5 │ │ │ │ strcs r6, [r0], #-1634 @ 0xfffff99e │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbmi r4, [ip], #1587 @ 0x633 │ │ │ │ @ instruction: 0x07ea4638 │ │ │ │ @ instruction: 0xf818d50e │ │ │ │ - bl 0x176104 │ │ │ │ + bl 0x176118 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x16e344 │ │ │ │ + bl 0x16e358 │ │ │ │ ldrtmi r2, [sl], #-524 @ 0xfffffdf4 │ │ │ │ ldclcs 8, cr15, [r0], #840 @ 0x348 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff1cf78a │ │ │ │ + @ instruction: 0xff12f78a │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45334 │ │ │ │ + bl 0xfec45348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ - bls 0x16c414 │ │ │ │ + bls 0x16c428 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - blx 0x18bb188 │ │ │ │ + blx 0x18bb19c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c01f04 │ │ │ │ - b 0xfe1721a0 │ │ │ │ + b 0xfe1721b4 │ │ │ │ strbmi r0, [r4, #-769]! @ 0xfffffcff │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ andcc pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r0], -sp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b919 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45390 │ │ │ │ + bl 0xfec453a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ - bls 0x12c3c0 │ │ │ │ + bls 0x12c3d4 │ │ │ │ @ instruction: 0xf1029901 │ │ │ │ andcc r3, pc, #65280 @ 0xff00 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strle r0, [r7, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, ip, r9 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @@ -227223,22 +227227,22 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [r4, #257] @ 0x101 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000b8ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec453e4 │ │ │ │ + bl 0xfec453f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf85ef7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ strcc r1, [lr], #-3753 @ 0xfffff157 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r4, #-143]! @ 0xffffff71 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorscs pc, r2, r5, asr r8 @ │ │ │ │ @@ -227248,25 +227252,25 @@ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ movweq lr, #10828 @ 0x2a4c │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b8bd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45448 │ │ │ │ + bl 0xfec4545c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf82cf7fd │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ vmax.f32 d17, d3, d25 │ │ │ │ - vmls.i d16, d16, d0[6] │ │ │ │ + vaddhn.i16 d17, q0, q0 │ │ │ │ @ instruction: 0xf85e0435 │ │ │ │ - blx 0x18bde80 │ │ │ │ + blx 0x18bde94 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -227274,112 +227278,112 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b889 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec454b0 │ │ │ │ + bl 0xfec454c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x1366c8 │ │ │ │ + bcc 0x1366dc │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8013b18 │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000b861 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45500 │ │ │ │ + bl 0xfec45514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xffd0f7fc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ - blx 0x18af7f4 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ + blx 0x18af808 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blx 0xfedae56c │ │ │ │ + blx 0xfedae580 │ │ │ │ addsmi pc, r4, #201326594 @ 0xc000002 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ tstpeq r0, #-1073741784 @ p-variant is OBSOLETE @ 0xc0000028 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b831 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45560 │ │ │ │ + bl 0xfec45574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xffa0f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1de48c │ │ │ │ - b 0x1aefa8 │ │ │ │ - b 0xfe1aefd4 │ │ │ │ + b 0xfe1de4a0 │ │ │ │ + b 0x1aefbc │ │ │ │ + b 0xfe1aefe8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec455bc │ │ │ │ + bl 0xfec455d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff72f7fc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ - blx 0x18af8b0 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ + blx 0x18af8c4 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ - blx 0xfe7ee628 │ │ │ │ + blx 0xfe7ee63c │ │ │ │ addsmi pc, r4, #156, 24 @ 0x9c00 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bfd5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45618 │ │ │ │ + bl 0xfec4562c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff44f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r4, #-2587]! @ 0xfffff5e5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -227387,62 +227391,62 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bfa7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45674 │ │ │ │ + bl 0xfec45688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff16f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svccc 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe17fa7c │ │ │ │ - b 0x1bf17c │ │ │ │ - b 0xfe1af0e4 │ │ │ │ + b 0xfe17fa90 │ │ │ │ + b 0x1bf190 │ │ │ │ + b 0xfe1af0f8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x007af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456cc │ │ │ │ + bl 0xfec456e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ strmi pc, [r4], -r9, ror #29 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 0, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - strcs pc, [pc], #-964 @ 0xee4f4 │ │ │ │ - bl 0x488544 │ │ │ │ + strcs pc, [pc], #-964 @ 0xee508 │ │ │ │ + bl 0x488558 │ │ │ │ @ instruction: 0xf85e07c5 │ │ │ │ - blx 0xfe5c65d4 │ │ │ │ + blx 0xfe5c65e8 │ │ │ │ ldmdavs r3, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs pc, {r0, r2, r3, r4, r5, r6, fp, sp, lr} @ │ │ │ │ rsbsmi fp, fp, fp, lsl sl │ │ │ │ stmdavs lr, {r0, r1, r4, r5, lr}^ │ │ │ │ andvs r4, fp, fp, ror r0 │ │ │ │ movweq lr, #51846 @ 0xca86 │ │ │ │ rsbsmi r4, r3, fp, lsr #32 │ │ │ │ - bl 0x48664c │ │ │ │ + bl 0x486660 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ stmvs ip, {r2, r4, r5, sp, lr} │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blt 0x57ad38 │ │ │ │ + blt 0x57ad4c │ │ │ │ rsbmi fp, r2, fp, lsl sl │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ @@ -227451,312 +227455,312 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf1044683 │ │ │ │ @ instruction: 0xf7fc0a08 │ │ │ │ vceq.f32 d31, d19, d17 │ │ │ │ - vqrdmlah.s d16, d16, d0[6] │ │ │ │ + vmull.p8 , d0, d0 │ │ │ │ @ instruction: 0xf1a40e35 │ │ │ │ @ instruction: 0xf1a50c08 │ │ │ │ @ instruction: 0xf85c0108 │ │ │ │ @ instruction: 0xf8519f08 │ │ │ │ strbmi r5, [r2, #3848]! @ 0xf08 │ │ │ │ movwmi lr, #39503 @ 0x9a4f │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x11c86d4 │ │ │ │ + b 0x11c86e8 │ │ │ │ sbclt r4, r2, #1207959552 @ 0x48000000 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stmiaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsvs pc, r2, lr, asr r8 @ │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14db01c │ │ │ │ + b 0x14db030 │ │ │ │ @ instruction: 0xf8d84202 │ │ │ │ - b 0x118e5c8 │ │ │ │ - b 0x11bee20 │ │ │ │ - b 0xfe17f1d0 │ │ │ │ - b 0xfe1aede0 │ │ │ │ - b 0x16f1dc │ │ │ │ - b 0x1aedec │ │ │ │ - b 0xfe16f1e8 │ │ │ │ - b 0xfe1aedf0 │ │ │ │ + b 0x118e5dc │ │ │ │ + b 0x11bee34 │ │ │ │ + b 0xfe17f1e4 │ │ │ │ + b 0xfe1aedf4 │ │ │ │ + b 0x16f1f0 │ │ │ │ + b 0x1aee00 │ │ │ │ + b 0xfe16f1fc │ │ │ │ + b 0xfe1aee04 │ │ │ │ subvs r0, sl, r5, lsl #6 │ │ │ │ bicsle r6, r0, fp │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bee9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 2, pc, cr6, cr12, {7} │ │ │ │ - blx 0x18d4a0c │ │ │ │ - bls 0x12d80c │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr3, {2} │ │ │ │ + blx 0x18d4a20 │ │ │ │ + bls 0x12d820 │ │ │ │ + cdpne 2, 0, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ - strcs pc, [pc], #-960 @ 0xee618 │ │ │ │ + strcs pc, [pc], #-960 @ 0xee62c │ │ │ │ strtmi r6, [r8], -fp, lsl #16 │ │ │ │ - bl 0x48877c │ │ │ │ + bl 0x488790 │ │ │ │ @ instruction: 0xf85e05cc │ │ │ │ - b 0xfe2c6718 │ │ │ │ + b 0xfe2c672c │ │ │ │ @ instruction: 0xf8d20c03 │ │ │ │ - b 0x40e630 │ │ │ │ + b 0x40e644 │ │ │ │ stmdavs sp!, {r1, r2, sl, fp}^ │ │ │ │ streq lr, [r3], -ip, lsl #21 │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ movweq lr, #27272 @ 0x6a88 │ │ │ │ @ instruction: 0xf85e402b │ │ │ │ rsbsmi r5, r3, r4, lsr r0 │ │ │ │ - bl 0x486778 │ │ │ │ + bl 0x48678c │ │ │ │ ldmib r1, {r2, r6, r7, r8, r9}^ │ │ │ │ ldmdavs lr, {r1, r9, sl, fp, lr}^ │ │ │ │ movwgt lr, #10706 @ 0x29d2 │ │ │ │ andeq lr, lr, #140, 20 @ 0x8c000 │ │ │ │ eorsmi r4, r2, r3, rrx │ │ │ │ - b 0xfe17e710 │ │ │ │ + b 0xfe17e724 │ │ │ │ rsbmi r0, r3, lr, lsl #4 │ │ │ │ addvs r6, fp, sl, asr #1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bea1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45880 │ │ │ │ + bl 0xfec45894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7fc9101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.u8 q11, d0, d18 │ │ │ │ strtmi r2, [r8], -pc, lsl #24 │ │ │ │ - bl 0x1c86e0 │ │ │ │ + bl 0x1c86f4 │ │ │ │ subsmi r0, r5, lr, asr #13 │ │ │ │ eorscs pc, lr, r3, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s5 │ │ │ │ stmdavs r5!, {r1, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r2, #581632 @ 0x8e000 │ │ │ │ ldrd pc, [r4], -r6 │ │ │ │ andvs r6, sl, lr, asr #16 │ │ │ │ andeq lr, r5, #548864 @ 0x86000 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ andeq lr, r6, #581632 @ 0x8e000 │ │ │ │ - bl 0x1c6800 │ │ │ │ + bl 0x1c6814 │ │ │ │ @ instruction: 0xf85302cc │ │ │ │ ldmib r1, {r2, r3, r4, r5, lr, pc}^ │ │ │ │ ldmdavs r3, {r1, r8, sl, sp, lr}^ │ │ │ │ and lr, r2, #212, 18 @ 0x350000 │ │ │ │ - b 0xfe27e894 │ │ │ │ - b 0xbf1f28 │ │ │ │ - b 0x9b172c │ │ │ │ + b 0xfe27e8a8 │ │ │ │ + b 0xbf1f3c │ │ │ │ + b 0x9b1740 │ │ │ │ rsbmi r0, fp, r2, lsl #6 │ │ │ │ andeq lr, r6, #140, 20 @ 0x8c000 │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be57 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45914 │ │ │ │ + bl 0xfec45928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x136b2c │ │ │ │ + bcc 0x136b40 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d505 │ │ │ │ - blcs 0xfa73c │ │ │ │ + blcs 0xfa750 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, r1, ror #10 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr12, {7} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45960 │ │ │ │ + bl 0xfec45974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ - blx 0x18afc54 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ + blx 0x18afc68 │ │ │ │ @ instruction: 0xf932fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xee9cc │ │ │ │ + blcs 0xee9e0 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - b 0x1bf1ec │ │ │ │ - b 0xbef3d8 │ │ │ │ - b 0x11b17dc │ │ │ │ + b 0x1bf200 │ │ │ │ + b 0xbef3ec │ │ │ │ + b 0x11b17f0 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 0, pc, cr2, cr12, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec459bc │ │ │ │ + bl 0xfec459d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf855425b │ │ │ │ subsmi ip, r3, ip, lsr r0 │ │ │ │ - b 0x1bfdcc │ │ │ │ - b 0xfe1af430 │ │ │ │ + b 0x1bfde0 │ │ │ │ + b 0xfe1af444 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a18 │ │ │ │ + bl 0xfec45a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12dd38 │ │ │ │ + bls 0x12dd4c │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vqrdmlah.s d16, d16, d0[6] │ │ │ │ + vmull.p8 , d0, d0 │ │ │ │ ldmdavs r3, {r0, r2, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {r7, sl, fp, sp} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408890 │ │ │ │ + b 0xfe4088a4 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b7670 │ │ │ │ + b 0xfe1b7684 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x4869a8 │ │ │ │ + bl 0x4869bc │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ addcs pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r2, r2, r0, lsl #7 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ab8 │ │ │ │ + bl 0xfec45acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12dc98 │ │ │ │ + bls 0x12dcac │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vqrdmlah.s d16, d16, d0[6] │ │ │ │ + vmull.p8 , d0, d0 │ │ │ │ ldmdavs r3, {r0, r2, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {sl, fp, lr} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408930 │ │ │ │ + b 0xfe408944 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1bf510 │ │ │ │ + b 0xfe1bf524 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x486a48 │ │ │ │ + bl 0x486a5c │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ andmi pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r4, r2, r0, lsl #6 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45b58 │ │ │ │ + bl 0xfec45b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x136d70 │ │ │ │ + bcc 0x136d84 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf801425b │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bd0f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ba4 │ │ │ │ + bl 0xfec45bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ - blx 0x18afe98 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ + blx 0x18afeac │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ subsmi r0, fp, #143 @ 0x8f │ │ │ │ @ instruction: 0xf8554294 │ │ │ │ - b 0x1e6ad4 │ │ │ │ - b 0xbef618 │ │ │ │ - b 0x11b1a1c │ │ │ │ + b 0x1e6ae8 │ │ │ │ + b 0xbef62c │ │ │ │ + b 0x11b1a30 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45bfc │ │ │ │ + bl 0xfec45c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mrrc2 7, 15, pc, r2, cr12 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r4, #-603]! @ 0xfffffda5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -227764,110 +227768,110 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bcb5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c58 │ │ │ │ + bl 0xfec45c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x100280 │ │ │ │ + bls 0x100294 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vqrdmlah.s d16, d16, d0[6] │ │ │ │ + vmull.p8 , d0, d0 │ │ │ │ rsclt r0, r5, #848 @ 0x350 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xeea84 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeea98 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stccs 0, cr15, [r0], {140} @ 0x8c │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408c10 │ │ │ │ + b 0xfe408c24 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf0834073 │ │ │ │ eormi r2, fp, r0, lsl #7 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49f6cc │ │ │ │ + b 0xfe49f6e0 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45cf0 │ │ │ │ + bl 0xfec45d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x100318 │ │ │ │ + bls 0x10032c │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vqrdmlah.s d16, d16, d0[6] │ │ │ │ + vmull.p8 , d0, d0 │ │ │ │ rsclt r0, r5, #848 @ 0x350 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xeeb1c │ │ │ │ + strcs pc, [pc], #-964 @ 0xeeb30 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stcmi 1, cr15, [r0], {12} │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408ca8 │ │ │ │ + b 0xfe408cbc │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf1034073 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49f764 │ │ │ │ + b 0xfe49f778 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d88 │ │ │ │ + bl 0xfec45d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe3acb8e │ │ │ │ + blx 0xfe3acba2 │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vqdmulh.s d16, d16, d0[6] │ │ │ │ + vmull.s8 , d0, d0 │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeebb0 │ │ │ │ - bl 0x408be0 │ │ │ │ - bls 0x1706cc │ │ │ │ + strcs pc, [pc], #-964 @ 0xeebc4 │ │ │ │ + bl 0x408bf4 │ │ │ │ + bls 0x1706e0 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0xfe186c98 │ │ │ │ - b 0x3f1bd8 │ │ │ │ + b 0xfe186cac │ │ │ │ + b 0x3f1bec │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3febe4 │ │ │ │ + b 0xfe3febf8 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andvs r4, pc, sl, asr r0 @ │ │ │ │ subsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r9, sl, r1, lsl #22 │ │ │ │ subsmi r6, sl, sl, asr #16 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ @@ -227875,75 +227879,75 @@ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000bbd7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45e14 │ │ │ │ + bl 0xfec45e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x122cc1a │ │ │ │ + blx 0x122cc2e │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vqdmulh.s d16, d16, d0[6] │ │ │ │ + vmull.s8 , d0, d0 │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeec3c │ │ │ │ - bl 0x408c6c │ │ │ │ - bls 0x170758 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeec50 │ │ │ │ + bl 0x408c80 │ │ │ │ + bls 0x17076c │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x9c6d24 │ │ │ │ - b 0x3f1c60 │ │ │ │ + b 0x9c6d38 │ │ │ │ + b 0x3f1c74 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fec70 │ │ │ │ + b 0xfe3fec84 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x13eddc │ │ │ │ + blls 0x13edf0 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ movweq lr, #14894 @ 0x3a2e │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000bb8f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ea4 │ │ │ │ + bl 0xfec45eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x2cca8 │ │ │ │ + blx 0x2ccbc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vqdmulh.s d16, d16, d0[6] │ │ │ │ + vmull.s8 , d0, d0 │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeeccc │ │ │ │ - bl 0x408cfc │ │ │ │ - bls 0x1707e8 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeece0 │ │ │ │ + bl 0x408d10 │ │ │ │ + bls 0x1707fc │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x986db4 │ │ │ │ - b 0x3f1cf4 │ │ │ │ + b 0x986dc8 │ │ │ │ + b 0x3f1d08 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fed00 │ │ │ │ + b 0xfe3fed14 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x13ee6c │ │ │ │ + blls 0x13ee80 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ @@ -227952,18 +227956,18 @@ │ │ │ │ svclt 0x0000bb47 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xfee2cd38 │ │ │ │ + blx 0xfee2cd4c │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbteq pc, [r8], #579 @ 0x243 @ │ │ │ │ + strne pc, [r0], #-579 @ 0xfffffdbd │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -227971,41 +227975,41 @@ │ │ │ │ @ instruction: 0xf8544013 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x188ec0 │ │ │ │ - b 0xfe16f5b4 │ │ │ │ - b 0x16f5a8 │ │ │ │ - b 0xfe16f5b8 │ │ │ │ + b 0x188ed4 │ │ │ │ + b 0xfe16f5c8 │ │ │ │ + b 0x16f5bc │ │ │ │ + b 0xfe16f5cc │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x22cda0 │ │ │ │ + bllt 0x22cdb4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0x1dacdbc │ │ │ │ + blx 0x1dacdd0 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbteq pc, [r8], #579 @ 0x243 @ │ │ │ │ + strne pc, [r0], #-579 @ 0xfffffdbd │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x9caa10 │ │ │ │ + b 0x9caa24 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x20ae0c │ │ │ │ + bl 0x20ae20 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -228020,18 +228024,18 @@ │ │ │ │ svclt 0x0000babf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xc2ce48 │ │ │ │ + blx 0xc2ce5c │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbteq pc, [r8], #579 @ 0x243 @ │ │ │ │ + strne pc, [r0], #-579 @ 0xfffffdbd │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228039,41 +228043,41 @@ │ │ │ │ @ instruction: 0xf8544313 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x1188fd0 │ │ │ │ - b 0xfe16f6c4 │ │ │ │ - b 0x16f6b8 │ │ │ │ - b 0xfe16f6c8 │ │ │ │ + b 0x1188fe4 │ │ │ │ + b 0xfe16f6d8 │ │ │ │ + b 0x16f6cc │ │ │ │ + b 0xfe16f6dc │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x202ceb0 │ │ │ │ + blt 0x202cec4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf9eaf7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbteq pc, [r8], #579 @ 0x243 @ │ │ │ │ + strne pc, [r0], #-579 @ 0xfffffdbd │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x19cab20 │ │ │ │ + b 0x19cab34 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x20af1c │ │ │ │ + bl 0x20af30 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -228091,15 +228095,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbteq pc, [r8], #579 @ 0x243 @ │ │ │ │ + strne pc, [r0], #-579 @ 0xfffffdbd │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228107,31 +228111,31 @@ │ │ │ │ @ instruction: 0xf8544053 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0xfe1890e0 │ │ │ │ - b 0xfe16f7d4 │ │ │ │ - b 0x16f7c8 │ │ │ │ - b 0xfe16f7d8 │ │ │ │ + b 0xfe1890f4 │ │ │ │ + b 0xfe16f7e8 │ │ │ │ + b 0x16f7dc │ │ │ │ + b 0xfe16f7ec │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec461d8 │ │ │ │ + bl 0xfec461ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136980 │ │ │ │ + bcc 0x136994 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strtmi r7, [r4], #2076 @ 0x81c │ │ │ │ @@ -228144,15 +228148,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf938f7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ @@ -228169,89 +228173,89 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf908f7fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ svcne 0x00330535 │ │ │ │ - blx 0x18bc0e4 │ │ │ │ + blx 0x18bc0f8 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe1801b8 │ │ │ │ - b 0x16f8ec │ │ │ │ - b 0xfe16f908 │ │ │ │ + b 0xfe1801cc │ │ │ │ + b 0x16f900 │ │ │ │ + b 0xfe16f91c │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec462f0 │ │ │ │ + bl 0xfec46304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8d6f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136a98 │ │ │ │ + bcc 0x136aac │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec0d198 │ │ │ │ + bl 0xfec0d1ac │ │ │ │ @ instruction: 0xf8010c04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4030 │ │ │ │ svclt 0x0000b93d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf8aaf7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - bl 0xfebf724c │ │ │ │ - b 0x3f21a4 │ │ │ │ - b 0xc72194 │ │ │ │ - b 0x13f2998 │ │ │ │ + bl 0xfebf7260 │ │ │ │ + b 0x3f21b8 │ │ │ │ + b 0xc721a8 │ │ │ │ + b 0x13f29ac │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b90b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf878f7fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ svcne 0x00330535 │ │ │ │ - blx 0x18bc204 │ │ │ │ + blx 0x18bc218 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r7, #165888 @ 0x28800 │ │ │ │ @@ -228259,73 +228263,73 @@ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b8d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46414 │ │ │ │ + bl 0xfec46428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf844f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136bbc │ │ │ │ + bcc 0x136bd0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80d2be │ │ │ │ + blx 0x80d2d2 │ │ │ │ @ instruction: 0xf801fc04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4030 │ │ │ │ svclt 0x0000b8ab │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf818f7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x7f7372 │ │ │ │ - b 0xcae2c8 │ │ │ │ - b 0x3f2ab8 │ │ │ │ - b 0x13f22bc │ │ │ │ + blx 0x7f7386 │ │ │ │ + b 0xcae2dc │ │ │ │ + b 0x3f2acc │ │ │ │ + b 0x13f22d0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b879 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xffe6f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18baf0c │ │ │ │ + blx 0x18baf20 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ vqdmulh.s d15, d2, d7 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ @@ -228337,31 +228341,31 @@ │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vceq.f32 d17, d19, d12 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r9 @ │ │ │ │ @ instruction: 0xf913b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7f2fa2 │ │ │ │ - b 0x96e3a0 │ │ │ │ - b 0x3ef788 │ │ │ │ - b 0x13f238c │ │ │ │ + blx 0x7f2fb6 │ │ │ │ + b 0x96e3b4 │ │ │ │ + b 0x3ef79c │ │ │ │ + b 0x13f23a0 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228370,93 +228374,93 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmax.f32 d17, d3, d24 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8330535 │ │ │ │ - blx 0x18cb488 │ │ │ │ + blx 0x18cb49c │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x533002 │ │ │ │ + blx 0x533016 │ │ │ │ @ instruction: 0xf855f107 │ │ │ │ - b 0xfe14b4f0 │ │ │ │ - b 0x12f814 │ │ │ │ - b 0xfe12f81c │ │ │ │ + b 0xfe14b504 │ │ │ │ + b 0x12f828 │ │ │ │ + b 0xfe12f830 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4661c │ │ │ │ + bl 0xfec46630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff40f7fb │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x138474 │ │ │ │ + blls 0x138488 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 0, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe40949c │ │ │ │ + b 0xfe4094b0 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4875b4 │ │ │ │ + bl 0x4875c8 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe189642 │ │ │ │ + blx 0xfe189656 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bf87 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vceq.f32 d17, d19, d12 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r8 @ │ │ │ │ @ instruction: 0xf813b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7f311e │ │ │ │ - b 0x96e51c │ │ │ │ - b 0x3ef904 │ │ │ │ - b 0x13f2508 │ │ │ │ + blx 0x7f3132 │ │ │ │ + b 0x96e530 │ │ │ │ + b 0x3ef918 │ │ │ │ + b 0x13f251c │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004ef7fb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228465,62 +228469,62 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmax.f32 d17, d3, d24 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8330535 │ │ │ │ - blx 0x18cb604 │ │ │ │ + blx 0x18cb618 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x2b317e │ │ │ │ + blx 0x2b3192 │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ - b 0xfe14b66c │ │ │ │ - b 0x12f990 │ │ │ │ - b 0xfe12f998 │ │ │ │ + b 0xfe14b680 │ │ │ │ + b 0x12f9a4 │ │ │ │ + b 0xfe12f9ac │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46798 │ │ │ │ + bl 0xfec467ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ mcr2 7, 4, pc, cr2, cr11, {7} @ │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x1385f0 │ │ │ │ + blls 0x138604 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 0, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe409618 │ │ │ │ + b 0xfe40962c │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x487730 │ │ │ │ + bl 0x487744 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe9897be │ │ │ │ + blx 0xfe9897d2 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -228530,15 +228534,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ vceq.f32 d16, d3, d0 │ │ │ │ - vmls.i d16, d16, d0[6] │ │ │ │ + vaddhn.i16 d17, q0, q0 │ │ │ │ @ instruction: 0xf9160435 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r9 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -228554,63 +228558,63 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ mcr2 7, 0, pc, cr2, cr11, {7} @ │ │ │ │ - rsceq pc, r8, #805306372 @ 0x30000004 │ │ │ │ + andne pc, r0, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18cb770 │ │ │ │ + blx 0x18cb784 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x5b32ea │ │ │ │ + blx 0x5b32fe │ │ │ │ @ instruction: 0xf852f307 │ │ │ │ - b 0xfe1cb7d8 │ │ │ │ - b 0x1b02fc │ │ │ │ - b 0xfe1b0304 │ │ │ │ + b 0xfe1cb7ec │ │ │ │ + b 0x1b0310 │ │ │ │ + b 0xfe1b0318 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr0, cr11, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46900 │ │ │ │ + bl 0xfec46914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x178758 │ │ │ │ + bls 0x17876c │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 0, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe409780 │ │ │ │ + b 0xfe409794 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x487898 │ │ │ │ + bl 0x4878ac │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe189926 │ │ │ │ + blx 0xfe18993a │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -228620,15 +228624,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ stc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ vceq.f32 d16, d3, d0 │ │ │ │ - vmls.i d16, d16, d0[6] │ │ │ │ + vaddhn.i16 d17, q0, q0 │ │ │ │ @ instruction: 0xf8160435 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -228644,208 +228648,208 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - rsceq pc, r8, #805306372 @ 0x30000004 │ │ │ │ + andne pc, r0, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18cb8d8 │ │ │ │ + blx 0x18cb8ec │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x2b3452 │ │ │ │ + blx 0x2b3466 │ │ │ │ @ instruction: 0xf852f303 │ │ │ │ - b 0xfe1cb940 │ │ │ │ - b 0x1b0464 │ │ │ │ - b 0xfe1b046c │ │ │ │ + b 0xfe1cb954 │ │ │ │ + b 0x1b0478 │ │ │ │ + b 0xfe1b0480 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46a68 │ │ │ │ + bl 0xfec46a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x1788c0 │ │ │ │ + bls 0x1788d4 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 0, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4098e8 │ │ │ │ + b 0xfe4098fc │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x487a00 │ │ │ │ + bl 0x487a14 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe989a8e │ │ │ │ + blx 0xfe989aa2 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bd61 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, asr #25 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - @ instruction: 0xf99af084 │ │ │ │ + @ instruction: 0xf99cf084 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109ae0 │ │ │ │ + b 0xfe109af4 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe13796c │ │ │ │ + b 0xfe137980 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bd21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, lsl #25 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - @ instruction: 0xf98ef084 │ │ │ │ + @ instruction: 0xf990f084 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109b60 │ │ │ │ + b 0xfe109b74 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe1379ec │ │ │ │ + b 0xfe137a00 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bce1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, asr #24 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - @ instruction: 0xf9caf084 │ │ │ │ + @ instruction: 0xf9ccf084 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109be0 │ │ │ │ + b 0xfe109bf4 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137a6c │ │ │ │ + b 0xfe137a80 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bca1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, lsl #24 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - @ instruction: 0xf9c0f084 │ │ │ │ + @ instruction: 0xf9c2f084 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109c60 │ │ │ │ + b 0xfe109c74 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137aec │ │ │ │ + b 0xfe137b00 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bc61 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46d00 │ │ │ │ + bl 0xfec46d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff4adb02 │ │ │ │ + blx 0xff4adb16 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1374a8 │ │ │ │ + bcc 0x1374bc │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @@ -228858,137 +228862,137 @@ │ │ │ │ svclt 0x0000bc33 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0xfe92db5e │ │ │ │ + blx 0xfe92db72 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x877c62 │ │ │ │ - b 0xc2f3b8 │ │ │ │ - b 0x172ba8 │ │ │ │ - b 0x118045c │ │ │ │ + blx 0x877c76 │ │ │ │ + b 0xc2f3cc │ │ │ │ + b 0x172bbc │ │ │ │ + b 0x1180470 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0x1d2dbbe │ │ │ │ + blx 0x1d2dbd2 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18bb7f8 │ │ │ │ + blx 0x18bb80c │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #138240 @ 0x21c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bbcf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46e24 │ │ │ │ + bl 0xfec46e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x102dc26 │ │ │ │ + blx 0x102dc3a │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1375cc │ │ │ │ + bcc 0x1375e0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80dcc6 │ │ │ │ - b 0x14eec68 │ │ │ │ + blx 0x80dcda │ │ │ │ + b 0x14eec7c │ │ │ │ @ instruction: 0xf8812c2c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe9adc60 │ │ │ │ + bllt 0xfe9adc74 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0x52dc7e │ │ │ │ + blx 0x52dc92 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b7d82 │ │ │ │ - b 0xc2f4f4 │ │ │ │ - b 0x172cc8 │ │ │ │ - b 0x118057c │ │ │ │ + blx 0x2b7d96 │ │ │ │ + b 0xc2f508 │ │ │ │ + b 0x172cdc │ │ │ │ + b 0x1180590 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1dadcc0 │ │ │ │ + bllt 0x1dadcd4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0xff92dcdc │ │ │ │ + blx 0xff92dcf0 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18cf918 │ │ │ │ + blx 0x18cf92c │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #171008 @ 0x29c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bb3f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46f44 │ │ │ │ + bl 0xfec46f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0xfec2dd44 │ │ │ │ + blx 0xfec2dd58 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ @@ -229004,142 +229008,142 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ - blx 0x202dda4 │ │ │ │ + blx 0x202ddb8 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svchi 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x877eaa │ │ │ │ - b 0xc0f604 │ │ │ │ - b 0x172df0 │ │ │ │ - b 0x1180664 │ │ │ │ + blx 0x877ebe │ │ │ │ + b 0xc0f618 │ │ │ │ + b 0x172e04 │ │ │ │ + b 0x1180678 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff8adde8 │ │ │ │ + blt 0xff8addfc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ - blx 0x142de04 │ │ │ │ + blx 0x142de18 │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ svcne 0x00210635 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xff301416 │ │ │ │ - blx 0x18d4674 │ │ │ │ + blx 0xff30142a │ │ │ │ + blx 0x18d4688 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe173e88 │ │ │ │ + b 0xfe173e9c │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x19ff44 │ │ │ │ - b 0xfe170688 │ │ │ │ + b 0x19ff58 │ │ │ │ + b 0xfe17069c │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfeb2de54 │ │ │ │ + blt 0xfeb2de68 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47070 │ │ │ │ + bl 0xfec47084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0x6ade70 │ │ │ │ + blx 0x6ade84 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80df12 │ │ │ │ - b 0x14c6eb4 │ │ │ │ + blx 0x80df26 │ │ │ │ + b 0x14c6ec8 │ │ │ │ @ instruction: 0xf8812c1c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x202deac │ │ │ │ + blt 0x202dec0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf9eaf7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b7fce │ │ │ │ - b 0xcaef38 │ │ │ │ + blx 0x2b7fe2 │ │ │ │ + b 0xcaef4c │ │ │ │ @ instruction: 0xf50c0e02 │ │ │ │ - b 0x182f10 │ │ │ │ - b 0x1180784 │ │ │ │ + b 0x182f24 │ │ │ │ + b 0x1180798 │ │ │ │ andhi r0, sl, lr, lsl #4 │ │ │ │ strbmi sp, [r0], -r7, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x13adf10 │ │ │ │ + blt 0x13adf24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf9b8f7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ svcne 0x00210635 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xffb0153e │ │ │ │ - blx 0x18d479c │ │ │ │ + blx 0xffb01552 │ │ │ │ + blx 0x18d47b0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe173fb0 │ │ │ │ + b 0xfe173fc4 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x1a006c │ │ │ │ - b 0xfe1707b0 │ │ │ │ + b 0x1a0080 │ │ │ │ + b 0xfe1707c4 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x62df7c │ │ │ │ + blt 0x62df90 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47198 │ │ │ │ + bl 0xfec471ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf982f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x137940 │ │ │ │ + bcc 0x137954 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ svclt 0x00b845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -229153,67 +229157,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xf956f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd44c │ │ │ │ + blx 0x18bd460 │ │ │ │ @ instruction: 0xf933fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x19fee0 │ │ │ │ - b 0x173054 │ │ │ │ - b 0xc73054 │ │ │ │ - b 0x13f3844 │ │ │ │ + b 0x19fef4 │ │ │ │ + b 0x173068 │ │ │ │ + b 0xc73068 │ │ │ │ + b 0x13f3858 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xf922f7fb │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00ac45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x181678 │ │ │ │ - b 0xfe1708d8 │ │ │ │ + b 0x18168c │ │ │ │ + b 0xfe1708ec │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec472c0 │ │ │ │ + bl 0xfec472d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8eef7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x137a68 │ │ │ │ + bcc 0x137a7c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strmi r7, [r4, #2076]! @ 0x81c │ │ │ │ ssat16mi fp, #5, r8 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -229227,67 +229231,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xf8c2f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd574 │ │ │ │ + blx 0x18bd588 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x19fe08 │ │ │ │ - b 0x17317c │ │ │ │ - b 0xc7317c │ │ │ │ - b 0x13f396c │ │ │ │ + b 0x19fe1c │ │ │ │ + b 0x173190 │ │ │ │ + b 0xc73190 │ │ │ │ + b 0x13f3980 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xf88ef7fb │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x002c45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x1817a0 │ │ │ │ - b 0xfe170a00 │ │ │ │ + b 0x1817b4 │ │ │ │ + b 0xfe170a14 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec473e8 │ │ │ │ + bl 0xfec473fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xf85af7fb │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x137b8c │ │ │ │ + blcc 0x137ba0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r9 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ svclt 0x00a845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -229301,67 +229305,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ @ instruction: 0xf82ef7fb │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd69c │ │ │ │ + blx 0x18bd6b0 │ │ │ │ @ instruction: 0xf932fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1e01d0 │ │ │ │ - b 0x1b32a4 │ │ │ │ - b 0xc732a4 │ │ │ │ - b 0x13f3a98 │ │ │ │ + b 0x1e01e4 │ │ │ │ + b 0x1b32b8 │ │ │ │ + b 0xc732b8 │ │ │ │ + b 0x13f3aac │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ @ instruction: 0xfffaf7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00d445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1c18c8 │ │ │ │ - b 0xfe1b0f28 │ │ │ │ + b 0x1c18dc │ │ │ │ + b 0xfe1b0f3c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47510 │ │ │ │ + bl 0xfec47524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xffc6f7fa │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x137cb4 │ │ │ │ + blcc 0x137cc8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r8 │ │ │ │ strmi r7, [r4, #2068]! @ 0x814 │ │ │ │ strtmi fp, [r4], r8, lsr #30 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -229375,71 +229379,71 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ @ instruction: 0xff9af7fa │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd7c4 │ │ │ │ + blx 0x18bd7d8 │ │ │ │ @ instruction: 0xf832fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1e01f8 │ │ │ │ - b 0x1b33cc │ │ │ │ - b 0xc733cc │ │ │ │ - b 0x13f3bc0 │ │ │ │ + b 0x1e020c │ │ │ │ + b 0x1b33e0 │ │ │ │ + b 0xc733e0 │ │ │ │ + b 0x13f3bd4 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00f8f7fa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ @ instruction: 0xff66f7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x009445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1c19f0 │ │ │ │ - b 0xfe1b1050 │ │ │ │ + b 0x1c1a04 │ │ │ │ + b 0xfe1b1064 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00c4f7fa │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47638 │ │ │ │ + bl 0xfec4764c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f913 │ │ │ │ - bl 0xfec01bfc │ │ │ │ + bl 0xfec01c10 │ │ │ │ svclt 0x00a8040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @@ -229450,23 +229454,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff04f7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf933350e │ │ │ │ - blx 0x18e40c4 │ │ │ │ + blx 0x18e40d8 │ │ │ │ @ instruction: 0xf934fe80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ streq lr, [ip, -r2, lsr #23] │ │ │ │ - bl 0xfec20430 │ │ │ │ + bl 0xfec20444 │ │ │ │ @ instruction: 0xf8310702 │ │ │ │ @ instruction: 0xf856cf02 │ │ │ │ addsmi r2, sp, #62 @ 0x3e │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -229477,69 +229481,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ mcr2 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeae0494 │ │ │ │ + bl 0xfeae04a8 │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bf2b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4776c │ │ │ │ + bl 0xfec47780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf8120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f813 │ │ │ │ - bl 0xfec01d30 │ │ │ │ + bl 0xfec01d44 │ │ │ │ svclt 0x0028040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa4070 │ │ │ │ svclt 0x0000befd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec477c8 │ │ │ │ + bl 0xfec477dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 14, 11, cr15, cr1, cr11, {3} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svcgt 0x0002f833 │ │ │ │ svccs 0x0002f834 │ │ │ │ - bl 0xfe981b7c │ │ │ │ + bl 0xfe981b90 │ │ │ │ svclt 0x00980e0c │ │ │ │ vmlaeq.f64 d14, d18, d28 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ @@ -229553,49 +229557,49 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeae04c4 │ │ │ │ + bl 0xfeae04d8 │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4789c │ │ │ │ + bl 0xfec478b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138044 │ │ │ │ + bcc 0x138058 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x8286d0 │ │ │ │ - b 0x14b370c │ │ │ │ + bl 0x8286e4 │ │ │ │ + b 0x14b3720 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrlt 7, 3, pc, cr4, cr10, {7} @ │ │ │ │ @@ -229603,26 +229607,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ svcvs 0x0002f933 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @ instruction: 0x0c0eeb16 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ vfmsvc.f64 d30, d6, d14 │ │ │ │ - b 0x14dd250 │ │ │ │ + b 0x14dd264 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13f097c │ │ │ │ + b 0x13f0990 │ │ │ │ addsmi r7, ip, #52736 @ 0xce00 │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ streq lr, [r8], -r7, lsr #20 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -229633,50 +229637,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1401d8c │ │ │ │ - b 0xfe28fac8 │ │ │ │ - b 0x170ff4 │ │ │ │ - b 0xfe170fe4 │ │ │ │ + b 0x1401da0 │ │ │ │ + b 0xfe28fadc │ │ │ │ + b 0x171008 │ │ │ │ + b 0xfe170ff8 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec479e0 │ │ │ │ + bl 0xfec479f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138188 │ │ │ │ + bcc 0x13819c │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x828814 │ │ │ │ - b 0x14b3850 │ │ │ │ + bl 0x828828 │ │ │ │ + b 0x14b3864 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, ip, lsl #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ @@ -229685,79 +229689,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r1], ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ mcrne 14, 5, r1, cr1, cr2, {5} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svchi 0x0002f832 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ stmdaeq r4, {r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14c12f8 │ │ │ │ - b 0xc739f8 │ │ │ │ - b 0x13f40a8 │ │ │ │ - b 0x40fbb0 │ │ │ │ - b 0x13f38b0 │ │ │ │ + b 0x14c130c │ │ │ │ + b 0xc73a0c │ │ │ │ + b 0x13f40bc │ │ │ │ + b 0x40fbc4 │ │ │ │ + b 0x13f38c4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bd89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ - b 0x14b492c │ │ │ │ + b 0x14b4940 │ │ │ │ @ instruction: 0xf8560c5c │ │ │ │ - bl 0x12109c0 │ │ │ │ + bl 0x12109d4 │ │ │ │ ldrbmi r0, [r5, #-516]! @ 0xfffffdfc │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bd4f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47b24 │ │ │ │ + bl 0xfec47b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1382cc │ │ │ │ + bcc 0x1382e0 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0xff028958 │ │ │ │ - b 0x14b3994 │ │ │ │ + bl 0xff02896c │ │ │ │ + b 0x14b39a8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -229765,26 +229769,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f933 │ │ │ │ @ instruction: 0xf932b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff08c5c0 │ │ │ │ - b 0x14b39dc │ │ │ │ - bl 0x1c90578 │ │ │ │ + bl 0xff08c5d4 │ │ │ │ + b 0x14b39f0 │ │ │ │ + bl 0x1c9058c │ │ │ │ @ instruction: 0xf8557ee8 │ │ │ │ - b 0x14ccaa4 │ │ │ │ + b 0x14ccab8 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s14, s13 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -229794,76 +229798,76 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #30 │ │ │ │ mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8542f04 │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ - bl 0xfed90634 │ │ │ │ - b 0x14b3a48 │ │ │ │ - bl 0x1c905b4 │ │ │ │ - blx 0x18cd5d0 │ │ │ │ - b 0x14f0434 │ │ │ │ + bl 0xfed90648 │ │ │ │ + b 0x14b3a5c │ │ │ │ + bl 0x1c905c8 │ │ │ │ + blx 0x18cd5e4 │ │ │ │ + b 0x14f0448 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13f4a78 │ │ │ │ + b 0x13f4a8c │ │ │ │ addsmi r7, sp, #49664 @ 0xc200 │ │ │ │ eors pc, lr, r6, asr r8 @ │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bcad │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47c68 │ │ │ │ + bl 0xfec47c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138410 │ │ │ │ + bcc 0x138424 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0xff028a9c │ │ │ │ - b 0x14b3ad8 │ │ │ │ + bl 0xff028ab0 │ │ │ │ + b 0x14b3aec │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0xffc2eac2 │ │ │ │ + blx 0xffc2ead6 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf832b2c6 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff02c704 │ │ │ │ + bl 0xff02c718 │ │ │ │ @ instruction: 0xf8550c07 │ │ │ │ - bl 0x1ac8bdc │ │ │ │ + bl 0x1ac8bf0 │ │ │ │ addsmi r0, ip, #1835008 @ 0x1c0000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -229872,43 +229876,43 @@ │ │ │ │ mcrrlt 7, 15, pc, r6, cr10 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0xfee2eb32 │ │ │ │ + blx 0xfee2eb46 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ - blx 0x18bc76c │ │ │ │ + blx 0x18bc780 │ │ │ │ @ instruction: 0xf854fe80 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0xfed9077c │ │ │ │ + bl 0xfed90790 │ │ │ │ @ instruction: 0xf8560c0c │ │ │ │ - bl 0x19a8c6c │ │ │ │ + bl 0x19a8c80 │ │ │ │ addsmi r0, sp, #536870912 @ 0x20000000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bc0f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47da4 │ │ │ │ + bl 0xfec47db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0x202eba2 │ │ │ │ + blx 0x202ebb6 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ @ instruction: 0xf11c4f01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ @@ -229923,95 +229927,95 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff5aebfc │ │ │ │ + bllt 0xff5aec10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47e1c │ │ │ │ + bl 0xfec47e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ vnegne.f64 d15, d1 │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f914 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x000ff112 │ │ │ │ - b 0x14e0b2c │ │ │ │ - blle 0x410800 │ │ │ │ + b 0x14e0b40 │ │ │ │ + blle 0x410814 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr2, {6} │ │ │ │ svclt 0x00b82a00 │ │ │ │ @ instruction: 0xfe0efa4c │ │ │ │ - bcs 0x4e7874 │ │ │ │ + bcs 0x4e7888 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x420bc8 │ │ │ │ + blx 0x420bdc │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf8d44 │ │ │ │ - b 0x473c88 │ │ │ │ - b 0x13f448c │ │ │ │ + b 0xbf8d58 │ │ │ │ + b 0x473c9c │ │ │ │ + b 0x13f44a0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, r7, r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bb91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0xaec9c │ │ │ │ + blx 0xaecb0 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf1127f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r7!, {s29-s107} │ │ │ │ @ instruction: 0xf1c2db0c │ │ │ │ - bcs 0xf3cdc │ │ │ │ - blx 0x12e0bc0 │ │ │ │ - blle 0x26fd14 │ │ │ │ + bcs 0xf3cf0 │ │ │ │ + blx 0x12e0bd4 │ │ │ │ + blle 0x26fd28 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe40176c │ │ │ │ - blx 0x18b1518 │ │ │ │ + b 0xfe401780 │ │ │ │ + blx 0x18b152c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a0df8 │ │ │ │ - b 0xfe17153c │ │ │ │ + b 0x1a0e0c │ │ │ │ + b 0xfe171550 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x14aed04 │ │ │ │ + bllt 0x14aed18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47f24 │ │ │ │ + bl 0xfec47f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0xff02ed20 │ │ │ │ + blx 0xff02ed34 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x4b4554 │ │ │ │ + blle 0x4b4568 │ │ │ │ @ instruction: 0xf1cc7814 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ svclt 0x00b80f00 │ │ │ │ vseleq.f32 s30, s28, s9 │ │ │ │ @ instruction: 0xf1bcdb06 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ @@ -230019,194 +230023,194 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x5aed7c │ │ │ │ + bllt 0x5aed90 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47f9c │ │ │ │ + bl 0xfec47fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ @ instruction: 0x1eb1fa81 │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f0f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3db0e │ │ │ │ @ instruction: 0xf1c2c000 │ │ │ │ - bcs 0xf45d8 │ │ │ │ - blx 0xc20cbc │ │ │ │ - blle 0x270618 │ │ │ │ + bcs 0xf45ec │ │ │ │ + blx 0xc20cd0 │ │ │ │ + blle 0x27062c │ │ │ │ @ instruction: 0xf04f2a0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s4, s24 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4638d1d6 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff52ee00 │ │ │ │ + blt 0xff52ee14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0x10aee1c │ │ │ │ + blx 0x10aee30 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x001ff112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x433e54 │ │ │ │ + blle 0x433e68 │ │ │ │ @ instruction: 0xf1c2681f │ │ │ │ - bcs 0xf3e5c │ │ │ │ - blx 0xae0d40 │ │ │ │ - blle 0x26fe94 │ │ │ │ + bcs 0xf3e70 │ │ │ │ + blx 0xae0d54 │ │ │ │ + blle 0x26fea8 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe4018ec │ │ │ │ - blx 0x18b1698 │ │ │ │ + b 0xfe401900 │ │ │ │ + blx 0x18b16ac │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a0f78 │ │ │ │ - b 0xfe1716bc │ │ │ │ + b 0x1a0f8c │ │ │ │ + b 0xfe1716d0 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe4aee84 │ │ │ │ + blt 0xfe4aee98 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec480a4 │ │ │ │ + bl 0xfec480b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf9fcf7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x132304 │ │ │ │ + bcc 0x132318 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r5, sp, lsl #5 │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf11c0e00 │ │ │ │ - blle 0xffc34b14 │ │ │ │ + blle 0xffc34b28 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0x1227a84 │ │ │ │ + blx 0x1227a98 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x474714 │ │ │ │ + bl 0x474728 │ │ │ │ ldrb r0, [pc, r4, ror #28] │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x142ef08 │ │ │ │ + blt 0x142ef1c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48128 │ │ │ │ + bl 0xfec4813c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ mrcne 9, 5, APSR_nzcv, cr1, cr11, {5} @ │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ - bcs 0x4e8fa4 │ │ │ │ + bcs 0x4e8fb8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x420eb4 │ │ │ │ + blx 0x420ec8 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf9030 │ │ │ │ - b 0x473f74 │ │ │ │ - b 0x13f4778 │ │ │ │ + b 0xbf9044 │ │ │ │ + b 0x473f88 │ │ │ │ + b 0x13f478c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r4, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf04f3302 │ │ │ │ @ instruction: 0xf1120e00 │ │ │ │ - blle 0xffa74bc4 │ │ │ │ + blle 0xffa74bd8 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ vmlseq.f32 s28, s4, s31 │ │ │ │ - ble 0xff77b794 │ │ │ │ + ble 0xff77b7a8 │ │ │ │ stc2 10, cr15, [lr], {76} @ 0x4c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ vmuleq.f64 d30, d12, d14 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x2aef94 │ │ │ │ + blt 0x2aefa8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf974f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff112 │ │ │ │ ldmdavs pc, {r1, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0x0c02ea6f │ │ │ │ - blle 0x7bb7f0 │ │ │ │ + blle 0x7bb804 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe401a78 │ │ │ │ - blx 0x18b1824 │ │ │ │ + b 0xfe401a8c │ │ │ │ + blx 0x18b1838 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a1104 │ │ │ │ - b 0xfe171848 │ │ │ │ + b 0x1a1118 │ │ │ │ + b 0xfe17185c │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf70cfa47 │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @ instruction: 0x0c67eb0c │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48240 │ │ │ │ + bl 0xfec48254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf92ef7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x1324a0 │ │ │ │ + bcc 0x1324b4 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ @@ -230215,109 +230219,109 @@ │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ svclt 0x00b80f08 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavc r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0xa27c20 │ │ │ │ + blx 0xa27c34 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x4748b0 │ │ │ │ + bl 0x4748c4 │ │ │ │ @ instruction: 0xe7df0e54 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec482c4 │ │ │ │ + bl 0xfec482d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr13, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ - bcs 0x4e9140 │ │ │ │ + bcs 0x4e9154 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x421050 │ │ │ │ + blx 0x421064 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbf91cc │ │ │ │ - b 0x474110 │ │ │ │ - b 0x13f4914 │ │ │ │ + b 0xbf91e0 │ │ │ │ + b 0x474124 │ │ │ │ + b 0x13f4928 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r5, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f10 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3dbe5 │ │ │ │ - b 0x1ce112c │ │ │ │ - bcs 0xf4938 │ │ │ │ - blx 0xc27c98 │ │ │ │ + b 0x1ce1140 │ │ │ │ + bcs 0xf494c │ │ │ │ + blx 0xc27cac │ │ │ │ @ instruction: 0xf00cfc0e │ │ │ │ - bl 0x474940 │ │ │ │ + bl 0x474954 │ │ │ │ @ instruction: 0xe7d80e5c │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000b937 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf8a4f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x0020f112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x374188 │ │ │ │ - b 0x1ccb208 │ │ │ │ - bcs 0xf4198 │ │ │ │ - bcs 0x8e7e00 │ │ │ │ + blle 0x37419c │ │ │ │ + b 0x1ccb21c │ │ │ │ + bcs 0xf41ac │ │ │ │ + bcs 0x8e7e14 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x2e10fc │ │ │ │ + blx 0x2e1110 │ │ │ │ @ instruction: 0xf851fc02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, sl, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0xadf5a8 │ │ │ │ + blx 0xadf5bc │ │ │ │ @ instruction: 0xf007f70c │ │ │ │ - bl 0x3f41d8 │ │ │ │ + bl 0x3f41ec │ │ │ │ ubfx r0, r7, #24, #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec483e0 │ │ │ │ + bl 0xfec483f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf85ef7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138b88 │ │ │ │ + bcc 0x138b9c │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d00b │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x829214 │ │ │ │ + bl 0x829228 │ │ │ │ @ instruction: 0xf11c0c0e │ │ │ │ - b 0x14b4220 │ │ │ │ + b 0x14b4234 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmialt r0, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -230325,28 +230329,28 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ @ instruction: 0xf933b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x70ce80 │ │ │ │ - b 0x14b42b4 │ │ │ │ - bl 0x1490e38 │ │ │ │ + bl 0x70ce94 │ │ │ │ + b 0x14b42c8 │ │ │ │ + bl 0x1490e4c │ │ │ │ @ instruction: 0xf11c7ee8 │ │ │ │ @ instruction: 0xf14e0c01 │ │ │ │ @ instruction: 0xf8550e00 │ │ │ │ - b 0x14cd36c │ │ │ │ + b 0x14cd380 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4648d1dc │ │ │ │ @@ -230357,53 +230361,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xfff0f7f9 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x14028e4 │ │ │ │ - b 0xfe290620 │ │ │ │ - b 0x171b4c │ │ │ │ - b 0xfe171b3c │ │ │ │ + b 0x14028f8 │ │ │ │ + b 0xfe290634 │ │ │ │ + b 0x171b60 │ │ │ │ + b 0xfe171b50 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0x4648d1dd │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48538 │ │ │ │ + bl 0xfec4854c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffb2f7f9 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138ce0 │ │ │ │ + bcc 0x138cf4 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d00b │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x82936c │ │ │ │ + bl 0x829380 │ │ │ │ @ instruction: 0xf10c0c0e │ │ │ │ - b 0x14b4378 │ │ │ │ + b 0x14b438c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -230412,26 +230416,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xff82f7f9 │ │ │ │ @ instruction: 0xf1a41ea9 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ mrcne 5, 5, r0, cr3, cr5, {1} │ │ │ │ andcs r3, r0, #234881024 @ 0xe000000 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @ instruction: 0xf833b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x80cfdc │ │ │ │ + bl 0x80cff0 │ │ │ │ @ instruction: 0xf8550c08 │ │ │ │ @ instruction: 0xf10c7037 │ │ │ │ - bl 0x11743e4 │ │ │ │ - b 0xa733ec │ │ │ │ + bl 0x11743f8 │ │ │ │ + b 0xa73400 │ │ │ │ ldrbmi r0, [r4, #-1543]! @ 0xfffff9f9 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -230442,38 +230446,38 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xff46f7f9 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - bl 0x121151c │ │ │ │ + bl 0x1211530 │ │ │ │ @ instruction: 0xf11c0204 │ │ │ │ @ instruction: 0xf1420c01 │ │ │ │ ldrbmi r0, [r5, #-512]! @ 0xfffffe00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, pc, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4868c │ │ │ │ + bl 0xfec486a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, sp, lsr ip │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @@ -230483,79 +230487,79 @@ │ │ │ │ @ instruction: 0xffe8f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec486d4 │ │ │ │ + bl 0xfec486e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, sp, lsr ip │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xf1630 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xf1644 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffc2f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48720 │ │ │ │ + bl 0xfec48734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xce01e9cd │ │ │ │ @ instruction: 0xffa6f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48754 │ │ │ │ + bl 0xfec48768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xcc01e9cd │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xf16a4 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xf16b8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff8cf7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4878c │ │ │ │ + bl 0xfec487a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xb02e0c │ │ │ │ + blmi 0xb02e20 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3715 @ 0xe83 @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movweq pc, #45325 @ 0xb10d @ │ │ │ │ ldrmi r1, [sp], -sl, ror #24 │ │ │ │ streq pc, [r1], -lr │ │ │ │ svcgt 0x0001f914 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf812b96e │ │ │ │ - bl 0xfec0c1d8 │ │ │ │ + bl 0xfec0c1ec │ │ │ │ @ instruction: 0xf8050c06 │ │ │ │ @ instruction: 0xf00ecf01 │ │ │ │ @ instruction: 0xf10e0601 │ │ │ │ @ instruction: 0xf9140e01 │ │ │ │ cdpcs 15, 0, cr12, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf812d0f1 │ │ │ │ @ instruction: 0xf1be6c02 │ │ │ │ @@ -230565,74 +230569,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e5de8 │ │ │ │ - blls 0x2cb688 │ │ │ │ + blmi 0x2e5dfc │ │ │ │ + blls 0x2cb69c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr2, cr9, {7} @ │ │ │ │ - stc2 1, cr15, [ip], {201} @ 0xc9 │ │ │ │ + stc2 1, cr15, [r2], {201} @ 0xc9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48844 │ │ │ │ + bl 0xfec48858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc82ec8 │ │ │ │ + blmi 0xc82edc │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3623 @ 0xe27 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt lr!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1af750 │ │ │ │ + blvs 0x1af764 │ │ │ │ vmlaeq.f64 d14, d22, d30 │ │ │ │ svc 0x0002f823 │ │ │ │ streq pc, [r1], -ip │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f935 │ │ │ │ rscsle r2, r1, r0, lsl #28 │ │ │ │ stcvs 8, cr15, [r4], {50} @ 0x32 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b97a0 │ │ │ │ - b 0x1722e4 │ │ │ │ - b 0x11b1ef4 │ │ │ │ + b 0x9b97b4 │ │ │ │ + b 0x1722f8 │ │ │ │ + b 0x11b1f08 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c9be5b │ │ │ │ - svclt 0x0000fba5 │ │ │ │ + svclt 0x0000fb9b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -230657,18 +230661,18 @@ │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ ldrtmi r0, [sl], #-3844 @ 0xfffff0fc │ │ │ │ andle r6, r1, sl, lsr #32 │ │ │ │ strb r3, [r2, r4, lsl #10]! │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf1011f0a │ │ │ │ - blx 0x18b27c8 │ │ │ │ + blx 0x18b27dc │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e1f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r4, #15 │ │ │ │ eorspl pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @@ -230677,21 +230681,21 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bdf1 │ │ │ │ - svclt 0x0000fb3b │ │ │ │ + svclt 0x0000fb31 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec489e8 │ │ │ │ + bl 0xfec489fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xb03068 │ │ │ │ + blmi 0xb0307c │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3413 @ 0xd55 @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -230716,74 +230720,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e6044 │ │ │ │ - blls 0x2cb8e4 │ │ │ │ + blmi 0x2e6058 │ │ │ │ + blls 0x2cb8f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ - blx 0xff8adfb8 │ │ │ │ + blx 0xff62dfcc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48aa0 │ │ │ │ + bl 0xfec48ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc83124 │ │ │ │ + blmi 0xc83138 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3321 @ 0xcf9 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt r6!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1af9ac │ │ │ │ + blvs 0x1af9c0 │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ @ instruction: 0xf00cef02 │ │ │ │ @ instruction: 0xf10c0601 │ │ │ │ @ instruction: 0xf9350c01 │ │ │ │ cdpcs 15, 0, cr14, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf832d0f2 │ │ │ │ @ instruction: 0xf1bc6c04 │ │ │ │ - bl 0xfec75524 │ │ │ │ + bl 0xfec75538 │ │ │ │ @ instruction: 0xf8230e06 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b99fc │ │ │ │ - b 0x172540 │ │ │ │ - b 0x11b2150 │ │ │ │ + b 0x9b9a10 │ │ │ │ + b 0x172554 │ │ │ │ + b 0x11b2164 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c9bd2d │ │ │ │ - svclt 0x0000fa77 │ │ │ │ + svclt 0x0000fa6d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -230805,38 +230809,38 @@ │ │ │ │ @ instruction: 0xf845443a │ │ │ │ @ instruction: 0xf00c2b04 │ │ │ │ @ instruction: 0xf10c0701 │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ - bl 0xfe9755ec │ │ │ │ + bl 0xfe975600 │ │ │ │ eorvs r0, sl, r7, lsl #4 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22fb78 │ │ │ │ + blcc 0x22fb8c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c5afc │ │ │ │ - b 0x1b2614 │ │ │ │ - b 0xfe1b2628 │ │ │ │ + b 0xfe1c5b10 │ │ │ │ + b 0x1b2628 │ │ │ │ + b 0xfe1b263c │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e61cc │ │ │ │ - blls 0x2cba88 │ │ │ │ + blmi 0x2e61e0 │ │ │ │ + blls 0x2cba9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r8, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ - blx 0x42e15c │ │ │ │ + blx 0x1ae170 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ @@ -230848,24 +230852,24 @@ │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @ instruction: 0xf914b977 │ │ │ │ - bl 0xff01068c │ │ │ │ + bl 0xff0106a0 │ │ │ │ @ instruction: 0xf0030c07 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xec02f914 │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ - b 0x14bc6ec │ │ │ │ + b 0x14bc700 │ │ │ │ @ instruction: 0xf8060e5e │ │ │ │ andle lr, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -230875,18 +230879,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bc65 │ │ │ │ - svclt 0x0000f9af │ │ │ │ + svclt 0x0000f9a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d00 │ │ │ │ + bl 0xfec48d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -230895,15 +230899,15 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt fp!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1b000c │ │ │ │ + blcc 0x1b0020 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f826 │ │ │ │ svcgt 0x0002f935 │ │ │ │ rscle r2, pc, r0, lsl #22 │ │ │ │ @@ -230911,104 +230915,104 @@ │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ svceq 0x0008f1be │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f826 │ │ │ │ andcc sp, r2, #1 │ │ │ │ @ instruction: 0xf1a4e7db │ │ │ │ @ instruction: 0xf2430c02 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr], #-1589 @ 0xfffff9cb │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c05f02 │ │ │ │ strmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x2e6360 │ │ │ │ - blls 0x24bc1c │ │ │ │ + blmi 0x2e6374 │ │ │ │ + blls 0x24bc30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfff2fbac │ │ │ │ - @ instruction: 0xf942f1c9 │ │ │ │ + bllt 0xfff2fbc0 │ │ │ │ + @ instruction: 0xf938f1c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x182fbde │ │ │ │ + blx 0x182fbf2 │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr13, {0} │ │ │ │ ldrmi r9, [r4], r1, lsl #18 │ │ │ │ @ instruction: 0xf1a34675 │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorhi pc, ip, r3, asr r8 @ │ │ │ │ - bl 0xfed77b84 │ │ │ │ - bl 0x1ab244c │ │ │ │ + bl 0xfed77b98 │ │ │ │ + bl 0x1ab2460 │ │ │ │ ldmdaeq r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x22fd4c │ │ │ │ + blcs 0x22fd60 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorvc pc, ip, r6, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f7f3c │ │ │ │ + bl 0x12f7f50 │ │ │ │ @ instruction: 0xf1bc77e7 │ │ │ │ - b 0x14b586c │ │ │ │ - b 0x11725a8 │ │ │ │ + b 0x14b5880 │ │ │ │ + b 0x11725bc │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22fdfc │ │ │ │ + blcc 0x22fe10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c5d80 │ │ │ │ - b 0x1b2898 │ │ │ │ - b 0xfe1b28ac │ │ │ │ + b 0xfe1c5d94 │ │ │ │ + b 0x1b28ac │ │ │ │ + b 0xfe1b28c0 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e6450 │ │ │ │ - blls 0x2cbd0c │ │ │ │ + blmi 0x2e6464 │ │ │ │ + blls 0x2cbd20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe12fc9c │ │ │ │ - @ instruction: 0xf8caf1c9 │ │ │ │ + bllt 0xfe12fcb0 │ │ │ │ + @ instruction: 0xf8c0f1c9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ smlabbls r1, r0, r6, r4 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xffa2fccc │ │ │ │ + blx 0xffa2fce0 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @@ -231018,15 +231022,15 @@ │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ svc 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x7c02f914 │ │ │ │ @ instruction: 0x0c07ebbc │ │ │ │ - b 0x14bc970 │ │ │ │ + b 0x14bc984 │ │ │ │ @ instruction: 0xf8060c5c │ │ │ │ andle ip, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -231036,18 +231040,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9bb23 │ │ │ │ - svclt 0x0000f86d │ │ │ │ + svclt 0x0000f863 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f84 │ │ │ │ + bl 0xfec48f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -231056,109 +231060,109 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt r3!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1b0290 │ │ │ │ + blcc 0x1b02a4 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0xf826085b │ │ │ │ @ instruction: 0xf00e3f02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ @ instruction: 0xf9350e01 │ │ │ │ - blcs 0x1259e8 │ │ │ │ + blcs 0x1259fc │ │ │ │ @ instruction: 0xf932d0f0 │ │ │ │ - bl 0xff000df8 │ │ │ │ + bl 0xff000e0c │ │ │ │ @ instruction: 0xf1be0c03 │ │ │ │ - b 0x14b5a10 │ │ │ │ + b 0x14b5a24 │ │ │ │ @ instruction: 0xf8260c5c │ │ │ │ andle ip, r1, r2, lsl #30 │ │ │ │ ldrb r3, [ip, r2, lsl #4] │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645a4 │ │ │ │ - b 0x9b9ee8 │ │ │ │ - b 0x172a2c │ │ │ │ - b 0x11b263c │ │ │ │ + b 0x9b9efc │ │ │ │ + b 0x172a40 │ │ │ │ + b 0x11b2650 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ - @ instruction: 0xf1c9bab7 │ │ │ │ - svclt 0x0000f801 │ │ │ │ + @ instruction: 0xf1c8bab7 │ │ │ │ + svclt 0x0000fff7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x7afe60 │ │ │ │ + blx 0x7afe74 │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr13, {0} │ │ │ │ ldrmi r9, [r4], r1, lsl #18 │ │ │ │ @ instruction: 0xf1a34675 │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorvc pc, ip, r3, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f8198 │ │ │ │ + bl 0x12f81ac │ │ │ │ ldmdaeq r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x22ffd0 │ │ │ │ + blcs 0x22ffe4 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorhi pc, ip, r6, asr r8 @ │ │ │ │ - bl 0xfed77e30 │ │ │ │ - bl 0x1ab26f8 │ │ │ │ + bl 0xfed77e44 │ │ │ │ + bl 0x1ab270c │ │ │ │ @ instruction: 0xf1bc77e8 │ │ │ │ - b 0x14b5af0 │ │ │ │ - b 0x117282c │ │ │ │ + b 0x14b5b04 │ │ │ │ + b 0x1172840 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x230080 │ │ │ │ + blcc 0x230094 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c6004 │ │ │ │ - b 0x1b2b1c │ │ │ │ - b 0xfe1b2b30 │ │ │ │ + b 0xfe1c6018 │ │ │ │ + b 0x1b2b30 │ │ │ │ + b 0xfe1b2b44 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e66d4 │ │ │ │ - blls 0x2cbf90 │ │ │ │ + blmi 0x2e66e8 │ │ │ │ + blls 0x2cbfa4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x10aff20 │ │ │ │ - @ instruction: 0xff88f1c8 │ │ │ │ + blt 0x10aff34 │ │ │ │ + @ instruction: 0xff7ef1c8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ @@ -231169,20 +231173,20 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svchi 0x0001f912 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r8, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f518c │ │ │ │ + b 0x17f51a0 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x127e3a4 │ │ │ │ + b 0x127e3b8 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r6, -lr]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -231192,24 +231196,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96af7f9 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf9332500 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9320800 │ │ │ │ - blx 0xfe425c06 │ │ │ │ - b 0x14e5838 │ │ │ │ - b 0x1401374 │ │ │ │ + blx 0xfe425c1a │ │ │ │ + b 0x14e584c │ │ │ │ + b 0x1401388 │ │ │ │ @ instruction: 0xf5ac4c4e │ │ │ │ - b 0x174440c │ │ │ │ + b 0x1744420 │ │ │ │ @ instruction: 0xf83139ee │ │ │ │ svclt 0x0008ef02 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ @ instruction: 0xf3c07cff │ │ │ │ @@ -231230,104 +231234,104 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041f1d │ │ │ │ @ instruction: 0xf91ef7f9 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmul.i d16, d16, d0[6] │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ svcne 0x00310835 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8552600 │ │ │ │ - blx 0xfe17dcaa │ │ │ │ - b 0x14e28cc │ │ │ │ - b 0x1411410 │ │ │ │ + blx 0xfe17dcbe │ │ │ │ + b 0x14e28e0 │ │ │ │ + b 0x1411424 │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r3, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x4037c4 │ │ │ │ - b 0xfe1728d8 │ │ │ │ + b 0x4037d8 │ │ │ │ + b 0xfe1728ec │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrdlt sp, [r3, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r6!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ mrcne 6, 2, r4, cr5, cr12, {0} │ │ │ │ - bleq 0x52e520 │ │ │ │ + bleq 0x52e534 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xf8cef7f9 │ │ │ │ @ instruction: 0xf1044631 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ svcge 0x0001f915 │ │ │ │ @ instruction: 0xf91e4632 │ │ │ │ ldrtmi r9, [fp], -r1, lsl #30 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ orrcs pc, r9, #206848 @ 0x32800 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - bls 0x12c870 │ │ │ │ - blls 0x134888 │ │ │ │ + bls 0x12c884 │ │ │ │ + blls 0x13489c │ │ │ │ subvs lr, r3, #270336 @ 0x42000 │ │ │ │ - bcc 0xfe103b8c │ │ │ │ + bcc 0xfe103ba0 │ │ │ │ rscne lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ @ instruction: 0x46a4097f │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc r9, (UNDEF: 1) │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blls 0x1e6184 │ │ │ │ + blls 0x1e6198 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r3, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000b919 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - bleq 0xffb2eab0 │ │ │ │ - bleq 0xe6eca8 │ │ │ │ + blne 0x12eac4 │ │ │ │ + bleq 0xe6ecbc │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xf880f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff33b9d6 │ │ │ │ + blx 0xff33b9ea │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff5945e0 │ │ │ │ - b 0x1198de8 │ │ │ │ + bleq 0xff5945f4 │ │ │ │ + b 0x1198dfc │ │ │ │ ldrmi r4, [r0], r3, asr #4 │ │ │ │ andmi pc, r0, #679477248 @ 0x28800000 │ │ │ │ rsccc lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00043f02 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ ldmvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -231347,26 +231351,26 @@ │ │ │ │ stmialt r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e460c │ │ │ │ - beq 0xffb2eb60 │ │ │ │ - beq 0xe6ed58 │ │ │ │ + bne 0x12eb74 │ │ │ │ + beq 0xe6ed6c │ │ │ │ strcs r9, [r0, #-1] │ │ │ │ @ instruction: 0xf828f7f9 │ │ │ │ - blmi 0x12e3a0 │ │ │ │ + blmi 0x12e3b4 │ │ │ │ movweq pc, #16809 @ 0x41a9 @ │ │ │ │ @ instruction: 0xf1091f21 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ svccs 0x0004f853 │ │ │ │ svcmi 0x0004f856 │ │ │ │ @ instruction: 0xf04f46be │ │ │ │ - blx 0xff205482 │ │ │ │ + blx 0xff205496 │ │ │ │ sbclt ip, r4, #2, 28 │ │ │ │ sbcsvc lr, ip, #323584 @ 0x4f000 │ │ │ │ subeq lr, lr, #270336 @ 0x42000 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845be │ │ │ │ svclt 0x0004455a │ │ │ │ streq pc, [r1, -r0] │ │ │ │ @@ -231375,15 +231379,15 @@ │ │ │ │ @ instruction: 0xf8517034 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ strbmi r1, [fp, #-15] │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ - blls 0x15e778 │ │ │ │ + blls 0x15e78c │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r1, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000b86f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -231395,21 +231399,21 @@ │ │ │ │ @ instruction: 0xffdcf7f8 │ │ │ │ strcs r4, [r0, #-1577] @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf1013f01 │ │ │ │ ssatmi r0, #9, r0, lsl #18 │ │ │ │ svc 0x0001f816 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcgt 0x0001f817 │ │ │ │ - bl 0x7fab14 │ │ │ │ - bl 0x12f5350 │ │ │ │ + bl 0x7fab28 │ │ │ │ + bl 0x12f5364 │ │ │ │ @ instruction: 0xf5bc0e08 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xee468 │ │ │ │ + beq 0xee47c │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb125d1e2 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -231421,21 +231425,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xffa0f7f8 │ │ │ │ cdpne 2, 11, cr2, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf2431ebb │ │ │ │ - vmul.i d16, d16, d0[6] │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ smladxcc lr, r5, r8, r0 │ │ │ │ @ instruction: 0xf8334616 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf8350900 │ │ │ │ - bl 0x825f98 │ │ │ │ - bl 0x12753cc │ │ │ │ + bl 0x825fac │ │ │ │ + bl 0x12753e0 │ │ │ │ @ instruction: 0xf5bc0e06 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @@ -231459,27 +231463,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xff56f7f8 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ svcne 0x00290e04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ ldrmi r3, [sp], -ip, lsl #12 │ │ │ │ svcls 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f85e │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ stmdbeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - b 0x11bf03c │ │ │ │ - blx 0x18b3064 │ │ │ │ + b 0x11bf050 │ │ │ │ + blx 0x18b3078 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ strbmi r1, [r6, #-15]! │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -231499,22 +231503,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0af7f8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9122600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9150301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x775cb4 │ │ │ │ - b 0x14b48e8 │ │ │ │ - bl 0x141186c │ │ │ │ + bl 0x775cc8 │ │ │ │ + b 0x14b48fc │ │ │ │ + bl 0x1411880 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2fc2cc │ │ │ │ + ble 0x2fc2e0 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -231531,41 +231535,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 6, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ mrcne 6, 5, r0, cr11, cr5, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc12648 │ │ │ │ - b 0x2b558c │ │ │ │ - b 0x13f4190 │ │ │ │ + b 0xc1265c │ │ │ │ + b 0x2b55a0 │ │ │ │ + b 0x13f41a4 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq ip, {r1, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4f4d9c │ │ │ │ + blle 0xff4f4db0 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ ldrdlt lr, [r2, -r4]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -231575,15 +231579,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 3, pc, cr12, cr8, {7} @ │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r2, #25600 @ 0x6400 │ │ │ │ @@ -231592,17 +231596,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da27 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149a238 │ │ │ │ + b 0x149a24c │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe17666c │ │ │ │ + b 0xfe176680 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ @@ -231621,16 +231625,16 @@ │ │ │ │ mrcne 14, 2, r1, cr13, cr6, {2} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr4, cr8, {7} │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svc 0x0001f815 │ │ │ │ @ instruction: 0xf8162300 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ - bl 0xfeff2ea0 │ │ │ │ - bl 0x1c756d8 │ │ │ │ + bl 0xfeff2eb4 │ │ │ │ + bl 0x1c756ec │ │ │ │ ldrmi r0, [lr, #3598] @ 0xe0e │ │ │ │ @ instruction: 0x469cbfbc │ │ │ │ tstlt sl, r3, lsl r6 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, asr #10 │ │ │ │ @@ -231645,31 +231649,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e6310 │ │ │ │ + blx 0x18e6324 │ │ │ │ @ instruction: 0xf832f880 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ - bl 0xfeff4b14 │ │ │ │ + bl 0xfeff4b28 │ │ │ │ @ instruction: 0xf8570e0e │ │ │ │ - bl 0x1c127fc │ │ │ │ + bl 0x1c12810 │ │ │ │ strbmi r0, [ip, #3084] @ 0xc0c │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf4b34 │ │ │ │ - b 0x475754 │ │ │ │ - b 0x13f5f58 │ │ │ │ - b 0x1235774 │ │ │ │ + b 0xbf4b48 │ │ │ │ + b 0x475768 │ │ │ │ + b 0x13f5f6c │ │ │ │ + b 0x1235788 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrdlt sp, [r5, -fp]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -231680,32 +231684,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff5963b4 │ │ │ │ + blne 0xff5963c8 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x183d5c │ │ │ │ - b 0xfe172fe8 │ │ │ │ + b 0x183d70 │ │ │ │ + b 0xfe172ffc │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1df │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -231719,22 +231723,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9120301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfeff6024 │ │ │ │ - b 0x14b4c50 │ │ │ │ - bl 0x1c11bdc │ │ │ │ + bl 0xfeff6038 │ │ │ │ + b 0x14b4c64 │ │ │ │ + bl 0x1c11bf0 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2fc63c │ │ │ │ + ble 0x2fc650 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -231751,41 +231755,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ vceq.f32 d16, d3, d2 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ mrcne 6, 5, r0, cr11, cr5, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc129b8 │ │ │ │ - b 0x2b58fc │ │ │ │ - b 0x13f4500 │ │ │ │ + b 0xc129cc │ │ │ │ + b 0x2b5910 │ │ │ │ + b 0x13f4514 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq sl, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4f510c │ │ │ │ + blle 0xff4f5120 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ ldrdlt lr, [r2, -r4]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -231795,15 +231799,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r9, #182272 @ 0x2c800 │ │ │ │ @@ -231812,17 +231816,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da27 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149a5a8 │ │ │ │ + b 0x149a5bc │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe1769dc │ │ │ │ + b 0xfe1769f0 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ @@ -231830,27 +231834,27 @@ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bcf5 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [fp, r0, lsl #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49be0 │ │ │ │ + bl 0xfec49bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ mrcne 12, 3, APSR_nzcv, cr2, cr15, {2} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svcgt 0x0001f91e │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11c │ │ │ │ - b 0x14e9278 │ │ │ │ + b 0x14e928c │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1793 @ 0x701 │ │ │ │ @ instruction: 0xf881b10f │ │ │ │ teqmi r3, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vrsubhn.i16 d16, q0, │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @@ -231866,15 +231870,15 @@ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ @ instruction: 0xf78cfa4f │ │ │ │ svclt 0x000445bc │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, r9, r1, lsl #14 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14c42ec │ │ │ │ + b 0x14c4300 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ strb r0, [pc, r0, lsl #25] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stc2 10, cr15, [ip], {67} @ 0x43 @ │ │ │ │ strb r2, [r7, r0, lsl #6] │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @@ -231883,129 +231887,129 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xb0a96 │ │ │ │ + blx 0xb0aaa │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r5, lr, lsl #12 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x1a9ba4 │ │ │ │ - blx 0x4f2300 │ │ │ │ + blx 0x1a9bb8 │ │ │ │ + blx 0x4f2314 │ │ │ │ strbmi pc, [r6, #3214]! @ 0xc8e @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ bicsmi sp, r2, #5 │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ @ instruction: 0xf0004e00 │ │ │ │ - b 0x12f32ec │ │ │ │ + b 0x12f3300 │ │ │ │ @ instruction: 0xf8310202 │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ sbclt r0, r2, #65536 @ 0x10000 │ │ │ │ vrshr.u64 d20, d19, #64 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ - b 0xbfabc8 │ │ │ │ - b 0x475b0c │ │ │ │ - b 0x13f6310 │ │ │ │ + b 0xbfabdc │ │ │ │ + b 0x475b20 │ │ │ │ + b 0x13f6324 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r7, r0 │ │ │ │ svccs 0x0002f933 │ │ │ │ svcgt 0x0002f915 │ │ │ │ svceq 0x000ff11c │ │ │ │ - b 0x14e2a10 │ │ │ │ + b 0x14e2a24 │ │ │ │ andcs r7, r0, #3616 @ 0xe20 │ │ │ │ @ instruction: 0xf1bcdbdf │ │ │ │ - ble 0xff3b672c │ │ │ │ + ble 0xff3b6740 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xfe0cfa42 │ │ │ │ ldrb r2, [r6, r0, lsl #4] │ │ │ │ - bcs 0x104594 │ │ │ │ + bcs 0x1045a8 │ │ │ │ ldrb sp, [r2, sp, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ svclt 0x0000bc2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe830b5a │ │ │ │ + blx 0xfe830b6e │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf91e3f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ movwcs r1, #2010 @ 0x7da │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xc767a8 │ │ │ │ + blle 0xc767bc │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1e9c74 │ │ │ │ - blx 0x11af3d4 │ │ │ │ + blx 0x1e9c88 │ │ │ │ + blx 0x11af3e8 │ │ │ │ strbmi pc, [r3, #-2056] @ 0xfffff7f8 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ bicsmi sp, fp, #5 │ │ │ │ @ instruction: 0xf1c30fdb │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ teqmi fp, #67108864 @ 0x4000000 │ │ │ │ svchi 0x0004f851 │ │ │ │ streq pc, [r1, -r3] │ │ │ │ - b 0xfe31f6e4 │ │ │ │ + b 0xfe31f6f8 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ strbmi r1, [r5, #-15]! │ │ │ │ eorscc pc, r3, r6, asr r8 @ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ bicle r6, lr, sl │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf1c8bbd9 │ │ │ │ - blx 0x11b4c0c │ │ │ │ + blx 0x11b4c20 │ │ │ │ movwcs pc, #520 @ 0x208 @ │ │ │ │ @ instruction: 0x461ae7db │ │ │ │ bicsle r2, r2, r0, lsl #22 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr14, cr4, {0} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfb0c1e │ │ │ │ + blx 0xfb0c32 │ │ │ │ @ instruction: 0xf1054639 │ │ │ │ @ instruction: 0x27003eff │ │ │ │ svcgt 0x0001f916 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf89edb29 │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xb3685c │ │ │ │ + blle 0xb36870 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a9d1c │ │ │ │ + blx 0x1a9d30 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x009c0fff │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ stmdble r4, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf2db8 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf2dcc │ │ │ │ tstlt sp, fp, lsr #12 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r1, asr #10 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ @@ -232013,29 +232017,29 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ movwcs fp, #2953 @ 0xb89 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e6469c │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ - blx 0x9740c0 │ │ │ │ + blx 0x9740d4 │ │ │ │ ldrb pc, [lr, ip, lsl #24] @ │ │ │ │ bicsle r2, r7, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ ldrmi r0, [r4], r1, lsl #10 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff8b0cd4 │ │ │ │ + blx 0xff8b0ce8 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s24, s4 │ │ │ │ @@ -232045,62 +232049,62 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xbfae04 │ │ │ │ - b 0x335d48 │ │ │ │ - b 0x13f354c │ │ │ │ + b 0xbfae18 │ │ │ │ + b 0x335d5c │ │ │ │ + b 0x13f3560 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r5, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff576994 │ │ │ │ + ble 0xff5769a8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf90cfa22 │ │ │ │ - bcs 0x12ccdc │ │ │ │ + bcs 0x12ccf0 │ │ │ │ @ instruction: 0x4696d1d5 │ │ │ │ bfi r4, r1, #13, #10 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ svclt 0x0000bb15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe1b0d8c │ │ │ │ + blx 0xfe1b0da0 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff11c │ │ │ │ @ instruction: 0xf8dedb2f │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc769d8 │ │ │ │ + blle 0xc769ec │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a9ea8 │ │ │ │ - blx 0xb30e14 │ │ │ │ + blx 0x1a9ebc │ │ │ │ + blx 0xb30e28 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d030 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x123f9f0 │ │ │ │ - blx 0x18b4228 │ │ │ │ + b 0x123fa04 │ │ │ │ + blx 0x18b423c │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -232109,114 +232113,114 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fbac5 │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf1cce7dd │ │ │ │ - blx 0x975e3c │ │ │ │ + blx 0x975e50 │ │ │ │ @ instruction: 0xf04ff20c │ │ │ │ ldrb r0, [r6, r0, lsl #24] │ │ │ │ - bcs 0x104898 │ │ │ │ + bcs 0x1048ac │ │ │ │ ldrb sp, [r2, pc, asr #3] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ strb r0, [lr, r0, lsl #24] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr0, {4} │ │ │ │ - blx 0x930e50 │ │ │ │ + blx 0x930e64 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf992db30 │ │ │ │ @ instruction: 0xf1bc3000 │ │ │ │ - blle 0xd36a90 │ │ │ │ + blle 0xd36aa4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e9f80 │ │ │ │ - blx 0x14f1ecc │ │ │ │ + blx 0x1e9f94 │ │ │ │ + blx 0x14f1ee0 │ │ │ │ ldrbmi pc, [r4, #3724]! @ 0xe8c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce6ecc │ │ │ │ + b 0x1ce6ee0 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabdl.u8 q8, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r7, -r3]! │ │ │ │ movwpl pc, #1288 @ 0x508 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0x46402f30 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1b30ec8 │ │ │ │ + blt 0x1b30edc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r4, [r3, r3, ror #12]! │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stc2 10, cr15, [ip], {67} @ 0x43 @ │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ - bl 0x47670c │ │ │ │ + bl 0x476720 │ │ │ │ ldrb r0, [r7, ip, ror #24] │ │ │ │ bicle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ ldrb r0, [r1, r1, lsl #8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xf9bef7f8 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf04f360e │ │ │ │ eor r0, r8, r0, lsl #28 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x32a048 │ │ │ │ - blx 0x4ef784 │ │ │ │ + blx 0x32a05c │ │ │ │ + blx 0x4ef798 │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ andle r0, r6, r0, lsl #16 │ │ │ │ andeq lr, r8, #454656 @ 0x6f000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ - b 0x1483770 │ │ │ │ - blx 0x18b6794 │ │ │ │ + b 0x1483784 │ │ │ │ + blx 0x18b67a8 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf00ecf02 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf915d01d │ │ │ │ movwcc ip, #12034 @ 0x2f02 │ │ │ │ svceq 0x000ff11c │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ - blle 0xff9049ec │ │ │ │ + blle 0xff904a00 │ │ │ │ @ instruction: 0x8000f9b3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1ce9ad8 │ │ │ │ - blx 0x12f37ec │ │ │ │ + b 0x1ce9aec │ │ │ │ + blx 0x12f3800 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ @ instruction: 0xf0020800 │ │ │ │ - bl 0x3f5fcc │ │ │ │ + bl 0x3f5fe0 │ │ │ │ ldrb r0, [r0, r2, ror #4] │ │ │ │ @ instruction: 0xf1b84642 │ │ │ │ bicle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf1bee7cb │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -232228,83 +232232,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf952f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svchi 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff118 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb17 │ │ │ │ @ instruction: 0xf1b82000 │ │ │ │ - blle 0xd36c40 │ │ │ │ + blle 0xd36c54 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1aa128 │ │ │ │ - blx 0x143206c │ │ │ │ + blx 0x1aa13c │ │ │ │ + blx 0x1432080 │ │ │ │ strbmi pc, [r2, #-2056] @ 0xfffff7f8 @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce7074 │ │ │ │ + b 0x1ce7088 │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b3864 │ │ │ │ + b 0x14b3878 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe30464c │ │ │ │ - blx 0x18b38a8 │ │ │ │ + b 0xfe304660 │ │ │ │ + blx 0x18b38bc │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a3174 │ │ │ │ - b 0xfe1738b8 │ │ │ │ + b 0x1a3188 │ │ │ │ + b 0xfe1738cc │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ smlawtlt r5, r8, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ - bl 0x3f60b8 │ │ │ │ + bl 0x3f60cc │ │ │ │ ldrb r0, [r6, r8, ror #24] │ │ │ │ - bcs 0x104b0c │ │ │ │ + bcs 0x104b20 │ │ │ │ ldrb sp, [r2, fp, asr #3] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf8eaf7f8 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svcgt 0x0001f915 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xbb6d10 │ │ │ │ + blle 0xbb6d24 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r6], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ stmdble r4, {r0, r8, r9} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf3258 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf326c │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x127f52c │ │ │ │ + b 0x127f540 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r6, -r8]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -232325,15 +232329,15 @@ │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7f8 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -232345,30 +232349,30 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf858429f │ │ │ │ - b 0xbfb2b4 │ │ │ │ - b 0x3361f8 │ │ │ │ - b 0x13f39fc │ │ │ │ + b 0xbfb2c8 │ │ │ │ + b 0x33620c │ │ │ │ + b 0x13f3a10 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r9, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff576e48 │ │ │ │ + ble 0xff576e5c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ vseleq.f32 s30, s24, s5 │ │ │ │ andeq pc, r1, #14 │ │ │ │ ldmdbeq lr, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x12d184 │ │ │ │ + bcs 0x12d198 │ │ │ │ @ instruction: 0x4696d1d1 │ │ │ │ bfi r4, r1, #13, #6 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -232378,31 +232382,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf826f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f11c │ │ │ │ @ instruction: 0xf8dedb2f │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc76e90 │ │ │ │ + blle 0xc76ea4 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1aa370 │ │ │ │ - blx 0xb312cc │ │ │ │ + blx 0x1aa384 │ │ │ │ + blx 0xb312e0 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d034 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x18bfea8 │ │ │ │ - b 0x12724b0 │ │ │ │ + blx 0x18bfebc │ │ │ │ + b 0x12724c4 │ │ │ │ @ instruction: 0xf8510508 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -232410,21 +232414,21 @@ │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fb869 │ │ │ │ strbmi r0, [r2], -r0, lsl #16 │ │ │ │ - b 0x1ced264 │ │ │ │ + b 0x1ced278 │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ - blx 0x9752f8 │ │ │ │ + blx 0x97530c │ │ │ │ @ instruction: 0xf00cfc0c │ │ │ │ - bl 0x173b04 │ │ │ │ + bl 0x173b18 │ │ │ │ @ instruction: 0xe7d2025c │ │ │ │ - bcs 0x104d48 │ │ │ │ + bcs 0x104d5c │ │ │ │ strb sp, [lr, fp, asr #3] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ strb r0, [sl, r0, lsl #16] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -232437,33 +232441,33 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d138 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19f35e │ │ │ │ + blx 0xfe19f372 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff384c12 │ │ │ │ - bl 0x57c194 │ │ │ │ + blx 0xff384c26 │ │ │ │ + bl 0x57c1a8 │ │ │ │ cmpmi fp, r2, lsl #22 │ │ │ │ svcmi 0x0000f5bb │ │ │ │ - beq 0x12f940 │ │ │ │ + beq 0x12f954 │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x444be4 │ │ │ │ + ble 0x444bf8 │ │ │ │ svcmi 0x0000f51b │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14c4bf8 │ │ │ │ + b 0x14c4c0c │ │ │ │ svclt 0x00a8222b │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf809b10b │ │ │ │ - b 0x12fb3d4 │ │ │ │ + b 0x12fb3e8 │ │ │ │ vmlal.u8 q8, d7, d1 │ │ │ │ @ instruction: 0xf00c074f │ │ │ │ andcc r0, r1, r1, lsl #2 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ sbcle r2, r6, r0, lsl #18 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -232484,51 +232488,51 @@ │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ @ instruction: 0xf7f74683 │ │ │ │ @ instruction: 0x4641ff55 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], r6, lsl #12 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf6c2c │ │ │ │ + blcs 0xf6c40 │ │ │ │ @ instruction: 0x469cd13f │ │ │ │ @ instruction: 0x2002f9b0 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xa000f8b1 │ │ │ │ - blx 0xfe19544e │ │ │ │ + blx 0xfe195462 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1fc04a │ │ │ │ - bl 0x57c274 │ │ │ │ + blx 0xff1fc05e │ │ │ │ + bl 0x57c288 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ eormi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf006bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x310064 │ │ │ │ + ble 0x310078 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf006bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x1303c7c │ │ │ │ - blx 0x18b54b0 │ │ │ │ + b 0x1303c90 │ │ │ │ + blx 0x18b54c4 │ │ │ │ ldmdahi fp!, {r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf6cac │ │ │ │ + blcs 0xf6cc0 │ │ │ │ @ instruction: 0xf1bed0bf │ │ │ │ andle r0, r5, r8, lsl #30 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andcc r3, r2, r2, lsl #14 │ │ │ │ ldr r3, [r0, r2, lsl #2]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf50bd004 │ │ │ │ @@ -232539,55 +232543,55 @@ │ │ │ │ svclt 0x0070f7f7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - bleq 0xffb2fe00 │ │ │ │ - bleq 0xe6fff8 │ │ │ │ + blne 0x12fe14 │ │ │ │ + bleq 0xe7000c │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fed9 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0x1fb6d14 │ │ │ │ + bllt 0x1fb6d28 │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs r7, {r2, r3, r6, fp, sp, lr}^ │ │ │ │ stmdbge r7, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdaeq sl, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09eb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x11c50b4 │ │ │ │ + bllt 0x11c50c8 │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x1c50c4 │ │ │ │ + bllt 0x1c50d8 │ │ │ │ sbclt r4, r3, #2013265920 @ 0x78000000 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #35468 @ 0x8a8c │ │ │ │ movweq lr, #39427 @ 0x9a03 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x231678 │ │ │ │ + blcc 0x23168c │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ sbcle r2, pc, r0, lsl #22 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ - b 0x14ed488 │ │ │ │ + b 0x14ed49c │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090301 │ │ │ │ ldrb r4, [r7, r0, lsl #24] │ │ │ │ - blls 0x15fa4c │ │ │ │ + blls 0x15fa60 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r1, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74ff0 │ │ │ │ svclt 0x0000bf07 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -232608,35 +232612,35 @@ │ │ │ │ andcc r0, r1, pc, asr #14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf990d0f5 │ │ │ │ @ instruction: 0xf99e2000 │ │ │ │ @ instruction: 0xf99e3001 │ │ │ │ @ instruction: 0xf9909000 │ │ │ │ - blx 0xfe19b60e │ │ │ │ + blx 0xfe19b622 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff384ebe │ │ │ │ - bl 0x57c438 │ │ │ │ + blx 0xff384ed2 │ │ │ │ + bl 0x57c44c │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f5ba │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x4c5090 │ │ │ │ + ble 0x4c50a4 │ │ │ │ svcmi 0x0000f51a │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14c50a4 │ │ │ │ + b 0x14c50b8 │ │ │ │ svclt 0x00a4222a │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf801b10b │ │ │ │ @ instruction: 0xf10c200c │ │ │ │ - b 0x12f665c │ │ │ │ + b 0x12f6670 │ │ │ │ @ instruction: 0xf1bc0809 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ strbeq pc, [pc, -r7, asr #7] @ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r7, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d004 │ │ │ │ @@ -232652,45 +232656,45 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7fe05 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ @ instruction: 0xf1a94606 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #2 │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x970146bc │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d6, d1 │ │ │ │ andcc r0, r2, pc, lsl #13 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0x12f820 │ │ │ │ + bleq 0x12f834 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa002f8b1 │ │ │ │ @ instruction: 0x7000f8be │ │ │ │ strmi pc, [r3, #-2946] @ 0xfffff47e │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ orrcs pc, r7, #206848 @ 0x32800 │ │ │ │ - beq 0x1ae348 │ │ │ │ + beq 0x1ae35c │ │ │ │ @ instruction: 0xf1ba415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b530c │ │ │ │ + b 0x14b5320 │ │ │ │ svclt 0x00a4422a │ │ │ │ - bleq 0x16f72c │ │ │ │ + bleq 0x16f740 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bada08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x16f740 │ │ │ │ + bleq 0x16f754 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe2b20ac │ │ │ │ + blx 0xfe2b20c0 │ │ │ │ andcc r9, r2, r1, lsl #22 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0xf8599301 │ │ │ │ vmvn.i32 d26, #234 @ 0x000000ea │ │ │ │ @ instruction: 0xf830068f │ │ │ │ tstcc r2, r2, lsl #24 │ │ │ │ @@ -232709,29 +232713,29 @@ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr12, cr7, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vqdmull.s q8, d16, d0[6] │ │ │ │ + vqdmlsl.s , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x002bfd85 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6854 │ │ │ │ ldmdavs pc, {r8, fp} @ │ │ │ │ - blx 0xfe20d94e │ │ │ │ + blx 0xfe20d962 │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, ip, sp, lr} │ │ │ │ stmdage r6, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smladeq sl, r7, fp, lr │ │ │ │ @ instruction: 0x0c08eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -232776,25 +232780,25 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d139 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19f8aa │ │ │ │ + blx 0xfe19f8be │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff38515e │ │ │ │ + blx 0xff385172 │ │ │ │ ldmne r2, {r0, r1, r3, r7, r8, r9, sp} │ │ │ │ addcc r4, r0, #-1073741802 @ 0xc0000016 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ - beq 0x12fe90 │ │ │ │ + beq 0x12fea4 │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ cmncs pc, #268435456 @ 0x10000000 │ │ │ │ - ble 0x405114 │ │ │ │ + ble 0x405128 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfb7 │ │ │ │ andsne r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf007bfa8 │ │ │ │ tstlt sl, r1, lsl #4 │ │ │ │ @@ -232823,33 +232827,33 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strmi r4, [r3], r8, lsl #13 │ │ │ │ @ instruction: 0xf7f74616 │ │ │ │ strmi pc, [r7], -sp, lsr #25 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ vmla.i8 d16, d3, d0 │ │ │ │ - vmull.s q8, d16, d0[6] │ │ │ │ + vmlsl.s8 , d0, d0 │ │ │ │ @ instruction: 0x46490a35 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xffd78 │ │ │ │ + blcs 0xffd8c │ │ │ │ ldrmi sp, [ip], r2, asr #2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ - blx 0xfe195a5a │ │ │ │ + blx 0xfe195a6e │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1fc596 │ │ │ │ + blx 0xff1fc5aa │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b49ac │ │ │ │ + b 0x14b49c0 │ │ │ │ svclt 0x00a4422e │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -232880,50 +232884,50 @@ │ │ │ │ svclt 0x0000bcc7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - bleq 0xffb30354 │ │ │ │ - bleq 0xe7054c │ │ │ │ + blne 0x130368 │ │ │ │ + bleq 0xe70560 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ ldrtmi pc, [r2], -pc, lsr #24 @ │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf7268 │ │ │ │ + blcs 0xf727c │ │ │ │ stmdavs ip, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20daca │ │ │ │ + blx 0xfe20dade │ │ │ │ stmdavs ip, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe20dbd2 │ │ │ │ - bl 0x75da94 │ │ │ │ - bl 0x17f62a4 │ │ │ │ + blx 0xfe20dbe6 │ │ │ │ + bl 0x75daa8 │ │ │ │ + bl 0x17f62b8 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ @ instruction: 0xf11abb83 │ │ │ │ @ instruction: 0xf15c4880 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ - bl 0x7227a4 │ │ │ │ - bl 0x17f5abc │ │ │ │ + bl 0x7227b8 │ │ │ │ + bl 0x17f5ad0 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ tstmi lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d5b2c3 │ │ │ │ mrscc r8, (UNDEF: 4) │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe417b88 │ │ │ │ - b 0x1b46e0 │ │ │ │ - b 0xfe1b46e8 │ │ │ │ + b 0xfe417b9c │ │ │ │ + b 0x1b46f4 │ │ │ │ + b 0xfe1b46fc │ │ │ │ @ instruction: 0xf8450308 │ │ │ │ @ instruction: 0xf00e3b04 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf72d8 │ │ │ │ + blcs 0xf72ec │ │ │ │ @ instruction: 0xf1bed0c7 │ │ │ │ andle r0, ip, r4, lsl #30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tstcc r4, r4, lsl #10 │ │ │ │ ldr r3, [r8, r4, lsl #4]! │ │ │ │ stmibvc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -232938,46 +232942,46 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ tstls r1, r1, lsl #30 │ │ │ │ - blx 0xff131b0e │ │ │ │ + blx 0xff131b22 │ │ │ │ strmi r9, [r0], r1, lsl #18 │ │ │ │ rscscc pc, pc, r9, lsl #2 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf01e46ce │ │ │ │ tstle r8, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdaeq pc, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ andcc r3, r1, r1, lsl #14 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf997d0f6 │ │ │ │ @ instruction: 0xf9902000 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf997c000 │ │ │ │ - blx 0xfe19bb6e │ │ │ │ + blx 0xfe19bb82 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff38541e │ │ │ │ - bl 0x57c9a4 │ │ │ │ + blx 0xff385432 │ │ │ │ + bl 0x57c9b8 │ │ │ │ cmpmi fp, r2, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {28} │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf008bfa2 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x461a0c7f │ │ │ │ @ instruction: 0xf51cda0f │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bd33ff │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c5414 │ │ │ │ + b 0x14c5428 │ │ │ │ svclt 0x00a42c2c │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ tstlt fp, r1, lsl #6 │ │ │ │ andgt pc, lr, r1, lsl #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdbeq r2, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0010f1be │ │ │ │ @@ -232986,50 +232990,50 @@ │ │ │ │ ldr r3, [r4, r1]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf506d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xffa31bcc │ │ │ │ + bllt 0xffa31be0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460e4692 │ │ │ │ @ instruction: 0xf7f74681 │ │ │ │ @ instruction: 0xf1a8fb51 │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ strmi r0, [r7], -r0, lsl #16 │ │ │ │ @ instruction: 0xf1aa46c6 │ │ │ │ vhadd.s8 d16, d3, d2 │ │ │ │ - vmull.s q8, d16, d0[6] │ │ │ │ + vmlsl.s8 , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, fp}^ │ │ │ │ @ instruction: 0xf01e4500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [pc, r7, asr #7] │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf01e3102 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xb002f8b0 │ │ │ │ - blx 0xfe195c8a │ │ │ │ + blx 0xfe195c9e │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff3bc866 │ │ │ │ + blx 0xff3bc87a │ │ │ │ ldmne r2, {r2, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b4c7c │ │ │ │ + b 0x14b4c90 │ │ │ │ svclt 0x00a4422b │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -233060,93 +233064,93 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ svcne 0x002bfad3 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6857 │ │ │ │ ldmdavs ip, {fp} │ │ │ │ @ instruction: 0x9c04fb87 │ │ │ │ ldmdavs r4, {r0, r1, r2, r3, r4, r6, fp, sp, lr} │ │ │ │ strge pc, [r7, -r4, lsl #23] │ │ │ │ - beq 0x3ae9b0 │ │ │ │ + beq 0x3ae9c4 │ │ │ │ @ instruction: 0x0c07eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r1], r1, lsl #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf11ad12d │ │ │ │ @ instruction: 0xf15c4780 │ │ │ │ svclt 0x00680c00 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - bl 0x17fa574 │ │ │ │ + bl 0x17fa588 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ tstle r8, r0, lsl #30 │ │ │ │ - b 0x12608a8 │ │ │ │ + b 0x12608bc │ │ │ │ @ instruction: 0xf1be0508 │ │ │ │ @ instruction: 0xf8560f03 │ │ │ │ @ instruction: 0xf8518037 │ │ │ │ - b 0xfe40fe54 │ │ │ │ - b 0x3f6dbc │ │ │ │ - b 0xfe3f6dc4 │ │ │ │ + b 0xfe40fe68 │ │ │ │ + b 0x3f6dd0 │ │ │ │ + b 0xfe3f6dd8 │ │ │ │ @ instruction: 0xf8410707 │ │ │ │ andle r7, sp, lr, lsr #32 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ - b 0x14edc7c │ │ │ │ + b 0x14edc90 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090801 │ │ │ │ ldrb r4, [pc, r0, lsl #24] │ │ │ │ @ instruction: 0xf50bb125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffc31dbc │ │ │ │ + blt 0xffc31dd0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46044690 │ │ │ │ - blx 0x17b1dd8 │ │ │ │ + blx 0x17b1dec │ │ │ │ @ instruction: 0x26004632 │ │ │ │ svccc 0x00014605 │ │ │ │ ldrtmi r4, [r1], -r0, asr #12 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0x100214 │ │ │ │ + blcs 0x100228 │ │ │ │ @ instruction: 0xf990d13c │ │ │ │ @ instruction: 0xf992c000 │ │ │ │ @ instruction: 0xf990e000 │ │ │ │ @ instruction: 0xf9928001 │ │ │ │ - blx 0xfe417e2a │ │ │ │ - blx 0xfe327662 │ │ │ │ - bl 0xff016250 │ │ │ │ - bl 0x1c76e50 │ │ │ │ - bl 0x7f7658 │ │ │ │ - bl 0x1476e68 │ │ │ │ + blx 0xfe417e3e │ │ │ │ + blx 0xfe327676 │ │ │ │ + bl 0xff016264 │ │ │ │ + bl 0x1c76e64 │ │ │ │ + bl 0x7f766c │ │ │ │ + bl 0x1476e7c │ │ │ │ @ instruction: 0xf5bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf3d10 │ │ │ │ - ble 0x48581c │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf3d24 │ │ │ │ + ble 0x485830 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbd │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r3], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf005bfa8 │ │ │ │ @@ -233155,118 +233159,118 @@ │ │ │ │ andgt pc, r1, r7, lsl #16 │ │ │ │ vorr.i32 d20, #56832 @ 0x0000de00 │ │ │ │ @ instruction: 0xf001054f │ │ │ │ andcc r0, r1, r1, lsl #6 │ │ │ │ tstcc r1, r1, lsl #4 │ │ │ │ sbcle r2, r2, r0, lsl #22 │ │ │ │ andle r2, r4, r0, lsl r9 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3acf @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3ae3 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b6 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe231e8c │ │ │ │ + blt 0xfe231ea0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf9f2f7f7 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmul.i d16, d16, d0[6] │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf0020835 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3b2d24 │ │ │ │ + bls 0x3b2d38 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x130510 │ │ │ │ + beq 0x130524 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x312724 │ │ │ │ + ble 0x312738 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2c01c │ │ │ │ - b 0x334b8c │ │ │ │ - b 0x11b6390 │ │ │ │ + b 0xc2c030 │ │ │ │ + b 0x334ba0 │ │ │ │ + b 0x11b63a4 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xf4335 │ │ │ │ + streq pc, [pc, #965] @ 0xf4349 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ ldr r3, [r2, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000ba15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - bleq 0xffb308b8 │ │ │ │ - bleq 0xe70ab0 │ │ │ │ + blne 0x1308cc │ │ │ │ + bleq 0xe70ac4 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4633f97d │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20e052 │ │ │ │ + blx 0xfe20e066 │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20e15a │ │ │ │ - bl 0xfef1a7fc │ │ │ │ - bl 0x1bf6008 │ │ │ │ - bl 0x6f7010 │ │ │ │ - bl 0x17f600c │ │ │ │ + blx 0xfe20e16e │ │ │ │ + bl 0xfef1a810 │ │ │ │ + bl 0x1bf601c │ │ │ │ + bl 0x6f7024 │ │ │ │ + bl 0x17f6020 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14e049c │ │ │ │ + b 0x14e04b0 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c6004 │ │ │ │ + blx 0x18c6018 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe300820 │ │ │ │ + b 0xfe300834 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x232144 │ │ │ │ + blne 0x232158 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, sl, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb12ee7b9 │ │ │ │ @@ -233284,15 +233288,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ mrcne 9, 3, APSR_nzcv, cr2, cr7, {0} @ │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3cd3 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3ce7 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -233307,23 +233311,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c5bec │ │ │ │ + b 0x14c5c00 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3d4f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3d63 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b9 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f741f0 │ │ │ │ @@ -233334,66 +233338,66 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf8b0f7f7 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41c196 │ │ │ │ - blx 0xfe3679ca │ │ │ │ - bl 0xff01a9bc │ │ │ │ - bl 0x1c771bc │ │ │ │ - bl 0x7f79c4 │ │ │ │ - bl 0x14771d0 │ │ │ │ + blx 0xfe41c1aa │ │ │ │ + blx 0xfe3679de │ │ │ │ + bl 0xff01a9d0 │ │ │ │ + bl 0x1c771d0 │ │ │ │ + bl 0x7f79d8 │ │ │ │ + bl 0x14771e4 │ │ │ │ @ instruction: 0xf1bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b69ac │ │ │ │ + b 0x14b69c0 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xf45a1 │ │ │ │ + streq pc, [pc, #965] @ 0xf45b5 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbfee08 │ │ │ │ - b 0x335e24 │ │ │ │ - b 0x12b6628 │ │ │ │ + b 0xbfee1c │ │ │ │ + b 0x335e38 │ │ │ │ + b 0x12b663c │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b57c02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d13 │ │ │ │ - vqdmull.s q8, d16, d0[6] │ │ │ │ + vqdmlsl.s , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x0032f83d │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -233401,34 +233405,34 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2f307c │ │ │ │ + bls 0x2f3090 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14e073c │ │ │ │ + b 0x14e0750 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c6294 │ │ │ │ - b 0x12b3498 │ │ │ │ + blx 0x18c62a8 │ │ │ │ + b 0x12b34ac │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe32439c │ │ │ │ + b 0xfe3243b0 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x237ec0 │ │ │ │ - b 0xfe2356e8 │ │ │ │ + b 0x237ed4 │ │ │ │ + b 0xfe2356fc │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb12ee7bc │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -233458,16 +233462,16 @@ │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @ instruction: 0xf11c417f │ │ │ │ @ instruction: 0xf1470c80 │ │ │ │ @ instruction: 0xf5bc0700 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf4214 │ │ │ │ - ble 0x485c38 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf4228 │ │ │ │ + ble 0x485c4c │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0x37fff177 │ │ │ │ @ instruction: 0xf000bfbd │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf000bfa8 │ │ │ │ @@ -233494,104 +233498,104 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xff70f7f6 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmul.i d16, d16, d0[6] │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf0020835 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3b3228 │ │ │ │ + bls 0x3b323c │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x130a1c │ │ │ │ + beq 0x130a30 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x312c30 │ │ │ │ + ble 0x312c44 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2c528 │ │ │ │ - b 0x335098 │ │ │ │ - b 0x11b689c │ │ │ │ + b 0xc2c53c │ │ │ │ + b 0x3350ac │ │ │ │ + b 0x11b68b0 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, fp, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xf4841 │ │ │ │ + streq pc, [pc, #965] @ 0xf4855 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ str r3, [lr, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f647f0 │ │ │ │ svclt 0x0000bf8f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - bleq 0xffb30dc4 │ │ │ │ - bleq 0xe70fbc │ │ │ │ + blne 0x130dd8 │ │ │ │ + bleq 0xe70fd0 │ │ │ │ @ instruction: 0xf7f69001 │ │ │ │ @ instruction: 0x4633fef7 │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20e55e │ │ │ │ + blx 0xfe20e572 │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20e666 │ │ │ │ - bl 0xfef1ad08 │ │ │ │ - bl 0x1bf6514 │ │ │ │ + blx 0xfe20e67a │ │ │ │ + bl 0xfef1ad1c │ │ │ │ + bl 0x1bf6528 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f74fc │ │ │ │ - bl 0x17f6520 │ │ │ │ + bl 0x6f7510 │ │ │ │ + bl 0x17f6534 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14e09b0 │ │ │ │ + b 0x14e09c4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c6518 │ │ │ │ + blx 0x18c652c │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe300d34 │ │ │ │ + b 0xfe300d48 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x232658 │ │ │ │ + blne 0x23266c │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, r6, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb12ee7b5 │ │ │ │ @@ -233609,15 +233613,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ cdpne 14, 7, cr15, cr2, cr13, {4} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf41e7 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf41fb @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -233634,23 +233638,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c6108 │ │ │ │ + b 0x14c611c │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf426b @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf427f @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b5 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f641f0 │ │ │ │ @@ -233661,68 +233665,68 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ mcr2 7, 1, pc, cr2, cr6, {7} @ │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41c6b2 │ │ │ │ - blx 0xfe367ee6 │ │ │ │ - bl 0xff01aed8 │ │ │ │ - bl 0x1c776d8 │ │ │ │ - bl 0x7f7ee0 │ │ │ │ - bl 0x14776ec │ │ │ │ + blx 0xfe41c6c6 │ │ │ │ + blx 0xfe367efa │ │ │ │ + bl 0xff01aeec │ │ │ │ + bl 0x1c776ec │ │ │ │ + bl 0x7f7ef4 │ │ │ │ + bl 0x1477700 │ │ │ │ @ instruction: 0xf51c0e0e │ │ │ │ @ instruction: 0xf14e4c00 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b6ed0 │ │ │ │ + b 0x14b6ee4 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xf4ac5 │ │ │ │ + streq pc, [pc, #965] @ 0xf4ad9 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbff32c │ │ │ │ - b 0x336348 │ │ │ │ - b 0x12b6b4c │ │ │ │ + b 0xbff340 │ │ │ │ + b 0x33635c │ │ │ │ + b 0x12b6b60 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b17c02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f647f0 │ │ │ │ svclt 0x0000be43 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d3, d13 │ │ │ │ - vqdmull.s q8, d16, d0[6] │ │ │ │ + vqdmlsl.s , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fdab │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -233730,190 +233734,190 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2f35a0 │ │ │ │ + bls 0x2f35b4 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14e0c68 │ │ │ │ + b 0x14e0c7c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c67c0 │ │ │ │ - b 0x12b39c4 │ │ │ │ + blx 0x18c67d4 │ │ │ │ + b 0x12b39d8 │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe3248c8 │ │ │ │ + b 0xfe3248dc │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x2383ec │ │ │ │ - b 0xfe235c14 │ │ │ │ + b 0x238400 │ │ │ │ + b 0xfe235c28 │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb12ee7b8 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r9, r3, r0, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4ba14 │ │ │ │ + bl 0xfec4ba28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15b434 │ │ │ │ + bcc 0x15b448 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ ldrmi ip, [ip], #0 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 7, cr15, [ip, #984]! @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ba68 │ │ │ │ + bl 0xfec4ba7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ ldc2 7, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ ldrmi r0, [ip], #143 @ 0x8f │ │ │ │ @ instruction: 0xf85642a5 │ │ │ │ - b 0x3fc96c │ │ │ │ - b 0xc778b0 │ │ │ │ - b 0x13f80b4 │ │ │ │ + b 0x3fc980 │ │ │ │ + b 0xc778c4 │ │ │ │ + b 0x13f80c8 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bac8 │ │ │ │ + bl 0xfec4badc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ stc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18c1920 │ │ │ │ + blx 0x18c1934 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrmi r1, [sl], #-15 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1a49f8 │ │ │ │ - b 0x175124 │ │ │ │ - b 0xfe175140 │ │ │ │ + b 0xfe1a4a0c │ │ │ │ + b 0x175138 │ │ │ │ + b 0xfe175154 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bd4b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bb2c │ │ │ │ + bl 0xfec4bb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r8], #984 @ 0x3d8 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15b54c │ │ │ │ + bcc 0x15b560 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ - bl 0xfec24964 │ │ │ │ + bl 0xfec24978 │ │ │ │ @ instruction: 0xf8010c03 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64010 │ │ │ │ svclt 0x0000bd1f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bb84 │ │ │ │ + bl 0xfec4bb98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ stc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfebf4bf4 │ │ │ │ + bl 0xfebf4c08 │ │ │ │ adcmi r0, r5, #768 @ 0x300 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bced │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bbe8 │ │ │ │ + bl 0xfec4bbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ mrrc2 7, 15, pc, sl, cr6 @ │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18c1a40 │ │ │ │ + blx 0x18c1a54 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ - bne 0xff578a5c │ │ │ │ + bne 0xff578a70 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1a4b18 │ │ │ │ - b 0x175244 │ │ │ │ - b 0xfe175260 │ │ │ │ + b 0xfe1a4b2c │ │ │ │ + b 0x175258 │ │ │ │ + b 0xfe175274 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bcbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bc4c │ │ │ │ + bl 0xfec4bc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ @@ -233925,22 +233929,22 @@ │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bc9c │ │ │ │ + bl 0xfec4bcb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ - blx 0x32a92 │ │ │ │ + blx 0x32aa6 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svcgt 0x0002f834 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ adcmi r0, r5, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -233950,317 +233954,317 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bc61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bd00 │ │ │ │ + bl 0xfec4bd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xff4b2aee │ │ │ │ + blx 0xff4b2b02 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18c073c │ │ │ │ + blx 0x18c0750 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bd64 │ │ │ │ + bl 0xfec4bd78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe832b52 │ │ │ │ - bls 0x19af88 │ │ │ │ + blx 0xfe832b66 │ │ │ │ + bls 0x19af9c │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0x824b94 │ │ │ │ - b 0x14b7ba4 │ │ │ │ + bl 0x824ba8 │ │ │ │ + b 0x14b7bb8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0x1d32baa │ │ │ │ + blx 0x1d32bbe │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0x17d60535 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18f07f0 │ │ │ │ + blx 0x18f0804 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0x874e30 │ │ │ │ - bl 0x1277c00 │ │ │ │ + bl 0x874e44 │ │ │ │ + bl 0x1277c14 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - b 0x14d4ce0 │ │ │ │ + b 0x14d4cf4 │ │ │ │ adcmi r0, r3, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s16, s15 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r3, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff3b2bfc │ │ │ │ + bllt 0xff3b2c10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x173920 │ │ │ │ + blls 0x173934 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ strcc r0, [ip], #-1333 @ 0xfffffacb │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x594870 │ │ │ │ - bl 0x1277c70 │ │ │ │ + bl 0x594884 │ │ │ │ + bl 0x1277c84 │ │ │ │ ldrbmi r7, [r4, #-738]! @ 0xfffffd1e │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe532c70 │ │ │ │ + bllt 0xfe532c84 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bea0 │ │ │ │ + bl 0xfec4beb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xb2c8c │ │ │ │ - bls 0x19b0c4 │ │ │ │ + blx 0xb2ca0 │ │ │ │ + bls 0x19b0d8 │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0x824cd0 │ │ │ │ - b 0x14b7ce0 │ │ │ │ + bl 0x824ce4 │ │ │ │ + b 0x14b7cf4 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x1a32cc8 │ │ │ │ + bllt 0x1a32cdc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0xff5b2ce4 │ │ │ │ + blx 0xff5b2cf8 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {5} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0x26000535 │ │ │ │ @ instruction: 0xf833340e │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r0, {r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x14057b0 │ │ │ │ - b 0xc94064 │ │ │ │ - b 0x3f8564 │ │ │ │ - b 0x13f7d68 │ │ │ │ + b 0x14057c4 │ │ │ │ + b 0xc94078 │ │ │ │ + b 0x3f8578 │ │ │ │ + b 0x13f7d7c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bb2d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ - blx 0xfe732d58 │ │ │ │ + blx 0xfe732d6c │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x5949ac │ │ │ │ + bl 0x5949c0 │ │ │ │ sbclt r0, r2, #768 @ 0x300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ andeq pc, r0, #-2147483631 @ 0x80000011 │ │ │ │ - b 0x1406384 │ │ │ │ - b 0xfe2d40c0 │ │ │ │ - b 0x1755ec │ │ │ │ - b 0xfe1755e0 │ │ │ │ + b 0x1406398 │ │ │ │ + b 0xfe2d40d4 │ │ │ │ + b 0x175600 │ │ │ │ + b 0xfe1755f4 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f643f0 │ │ │ │ svclt 0x0000baf3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bfdc │ │ │ │ + bl 0xfec4bff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x1932dc8 │ │ │ │ - bls 0x19b200 │ │ │ │ + blx 0x1932ddc │ │ │ │ + bls 0x19b214 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0xff024e0c │ │ │ │ - b 0x14b7e1c │ │ │ │ + bl 0xff024e20 │ │ │ │ + b 0x14b7e30 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xff2b2e04 │ │ │ │ + blt 0xff2b2e18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0xe32e20 │ │ │ │ + blx 0xe32e34 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ vceq.f32 d17, d19, d19 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0x17d60535 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18f0a68 │ │ │ │ + blx 0x18f0a7c │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0xff0750a8 │ │ │ │ - b 0x14b7e78 │ │ │ │ + bl 0xff0750bc │ │ │ │ + b 0x14b7e8c │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - bl 0x1c94f58 │ │ │ │ - b 0x14b8694 │ │ │ │ - b 0xab7ff0 │ │ │ │ + bl 0x1c94f6c │ │ │ │ + b 0x14b86a8 │ │ │ │ + b 0xab8004 │ │ │ │ adcmi r0, r3, #8, 14 @ 0x200000 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe432e78 │ │ │ │ + blt 0xfe432e8c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x1736a4 │ │ │ │ + blls 0x1736b8 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ strcc r0, [ip], #-1333 @ 0xfffffacb │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0xfed94aec │ │ │ │ - b 0x14b7eec │ │ │ │ - bl 0x1b1326c │ │ │ │ - b 0x14b5700 │ │ │ │ + bl 0xfed94b00 │ │ │ │ + b 0x14b7f00 │ │ │ │ + bl 0x1b13280 │ │ │ │ + b 0x14b5714 │ │ │ │ ldrbmi r0, [r4, #-3164]! @ 0xfffff3a4 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1532ef0 │ │ │ │ + blt 0x1532f04 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c120 │ │ │ │ + bl 0xfec4c134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9bef7f6 │ │ │ │ - bls 0x19b344 │ │ │ │ + bls 0x19b358 │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0xff024f50 │ │ │ │ - b 0x14b7f60 │ │ │ │ + bl 0xff024f64 │ │ │ │ + b 0x14b7f74 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xa32f48 │ │ │ │ + blt 0xa32f5c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf992f7f6 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc fp, [lr], #-690 @ 0xfffffd4e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf831b2c6 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfeff51e8 │ │ │ │ - bl 0x1ab7fb8 │ │ │ │ + bl 0xfeff51fc │ │ │ │ + bl 0x1ab7fcc │ │ │ │ @ instruction: 0xf8550707 │ │ │ │ - b 0x14cd090 │ │ │ │ + b 0x14cd0a4 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r4, ror #3 │ │ │ │ @@ -234268,27 +234272,27 @@ │ │ │ │ stmiblt lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x173560 │ │ │ │ + blls 0x173574 │ │ │ │ svcne 0x002c1f21 │ │ │ │ @ instruction: 0xf854350c │ │ │ │ - blx 0x18c0c20 │ │ │ │ + blx 0x18c0c34 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - bl 0xfed79058 │ │ │ │ - bl 0x197802c │ │ │ │ + bl 0xfed7906c │ │ │ │ + bl 0x1978040 │ │ │ │ @ instruction: 0xf8560202 │ │ │ │ - b 0x14ed120 │ │ │ │ + b 0x14ed134 │ │ │ │ adcmi r0, r5, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @@ -234302,21 +234306,21 @@ │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ sbcslt r1, lr, #1360 @ 0x550 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf920f7f6 │ │ │ │ @ instruction: 0x46474639 │ │ │ │ svcgt 0x0001f815 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x7fd880 │ │ │ │ + bl 0x7fd894 │ │ │ │ @ instruction: 0xf1480c06 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xf11d4 │ │ │ │ + beq 0xf11e8 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34560 @ 0x00008700 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb127d1e4 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -234329,19 +234333,19 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strmi r0, [r4], -r0, lsl #16 │ │ │ │ @ instruction: 0xf8e8f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8334645 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f74fc │ │ │ │ + bl 0x7f7510 │ │ │ │ @ instruction: 0xf1480c02 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ @@ -234366,32 +234370,32 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ @ instruction: 0xf89ef7f6 │ │ │ │ svcne 0x00319b01 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ ldrtmi r3, [lr], ip, lsl #10 │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14718d2 │ │ │ │ @ instruction: 0xf1b90900 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe35529c │ │ │ │ - b 0x1759c8 │ │ │ │ - b 0xfe1759e4 │ │ │ │ + b 0xfe3552b0 │ │ │ │ + b 0x1759dc │ │ │ │ + b 0xfe1759f8 │ │ │ │ andvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1bed1de │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234406,21 +234410,21 @@ │ │ │ │ @ instruction: 0xf856f7f6 │ │ │ │ @ instruction: 0x4631b27a │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stmibvc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - bl 0x7f8a20 │ │ │ │ - bl 0x1337a2c │ │ │ │ + bl 0x7f8a34 │ │ │ │ + bl 0x1337a40 │ │ │ │ @ instruction: 0xf1ba7cec │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ ldrbmi r0, [r7], -r0, lsl #22 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2ff034 │ │ │ │ + ble 0x2ff048 │ │ │ │ svceq 0x0080f11a │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -234437,39 +234441,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf810f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {1} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ - b 0x14b6f74 │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ + b 0x14b6f88 │ │ │ │ strcc r7, [lr], -r2, ror #17 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f51e │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16,d18}, [pc], r1 │ │ │ │ - b 0x1248abc │ │ │ │ - blx 0x18b66e4 │ │ │ │ + b 0x1248ad0 │ │ │ │ + blx 0x18b66f8 │ │ │ │ @ instruction: 0xf831f980 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ eorsls pc, r9, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c09ea2c │ │ │ │ vmlaeq.f32 s28, s18, s28 │ │ │ │ vmlseq.f32 s28, s28, s24 │ │ │ │ and pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d011 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f76ec │ │ │ │ - bl 0x12f8af8 │ │ │ │ + bl 0x7f7700 │ │ │ │ + bl 0x12f8b0c │ │ │ │ @ instruction: 0xf5be7cec │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ - blle 0xff637afc │ │ │ │ + blle 0xff637b10 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ ldrdlt lr, [r5, -r9]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -234480,29 +234484,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffbaf7f5 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - bl 0x577758 │ │ │ │ - bl 0x12f8370 │ │ │ │ + bl 0x57776c │ │ │ │ + bl 0x12f8384 │ │ │ │ @ instruction: 0xf1bc72e2 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xa77b68 │ │ │ │ + ble 0xa77b7c │ │ │ │ svcmi 0x0000f1bc │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ - b 0x11e0f90 │ │ │ │ + b 0x11e0fa4 │ │ │ │ ldrmi r0, [r6, #777]! @ 0x309 │ │ │ │ andeq lr, sl, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, sl, #532480 @ 0x82000 │ │ │ │ @@ -234523,21 +234527,21 @@ │ │ │ │ sbcslt r4, sp, #4, 12 @ 0x400000 │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff68f7f5 │ │ │ │ mrcne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf8122600 │ │ │ │ @ instruction: 0xf04fcf01 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - bl 0xfeff5ff8 │ │ │ │ - bl 0x1ab840c │ │ │ │ + bl 0xfeff600c │ │ │ │ + bl 0x1ab8420 │ │ │ │ ldrbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ @ instruction: 0x46f4bfbc │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x1281810 │ │ │ │ + b 0x1281824 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb126d1e7 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -234547,30 +234551,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff34f7f5 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e9068 │ │ │ │ + blx 0x18e907c │ │ │ │ @ instruction: 0xf04ff880 │ │ │ │ - bl 0xfeff7868 │ │ │ │ - bl 0x1bf8c74 │ │ │ │ + bl 0xfeff787c │ │ │ │ + bl 0x1bf8c88 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ strbmi r8, [ip, #56] @ 0x38 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf7888 │ │ │ │ - b 0x4784a8 │ │ │ │ - b 0x13f8cac │ │ │ │ - b 0x12384c8 │ │ │ │ + b 0xbf789c │ │ │ │ + b 0x4784bc │ │ │ │ + b 0x13f8cc0 │ │ │ │ + b 0x12384dc │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrdlt sp, [r5, -sp]! @ │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -234579,29 +234583,29 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x175090 │ │ │ │ + blls 0x1750a4 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1abc040 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xf4df5 │ │ │ │ + bl 0x1abc054 │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xf4e09 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0xfe17790c │ │ │ │ - b 0x1475d2c │ │ │ │ + b 0xfe177920 │ │ │ │ + b 0x1475d40 │ │ │ │ @ instruction: 0xf8560e09 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ strmi r1, [ip, #15]! │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -234615,24 +234619,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460fb25d │ │ │ │ cdpne 6, 5, cr4, cr6, cr4, {0} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr8, cr5, {7} @ │ │ │ │ - bvc 0xffa6fea0 │ │ │ │ + bvc 0xffa6feb4 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svcgt 0x0001f916 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0xfeffdd74 │ │ │ │ - b 0x14b8d8c │ │ │ │ + bl 0xfeffdd88 │ │ │ │ + b 0x14b8da0 │ │ │ │ ldrbtmi r7, [r0], ip, ror #25 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ svceq 0x0080f1be │ │ │ │ - bleq 0x131b78 │ │ │ │ + bleq 0x131b8c │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x461a087f │ │ │ │ @ instruction: 0xf11eda09 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ svclt 0x00be0c00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -234649,41 +234653,41 @@ │ │ │ │ svclt 0x0000bef5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460eb21d │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ stmibvc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ @ instruction: 0xf51ee01a │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - bmi 0x132750 │ │ │ │ + bmi 0x132764 │ │ │ │ sbclt r4, r2, #1476395008 @ 0x58000000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xc2d6f0 │ │ │ │ - b 0x375e64 │ │ │ │ - b 0x1177e68 │ │ │ │ + b 0xc2d704 │ │ │ │ + b 0x375e78 │ │ │ │ + b 0x1177e7c │ │ │ │ @ instruction: 0xf8a10a0a │ │ │ │ andsle sl, r3, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ - bl 0xfeffde40 │ │ │ │ - b 0x14b8e58 │ │ │ │ + bl 0xfeffde54 │ │ │ │ + b 0x14b8e6c │ │ │ │ ldrbtmi r7, [r2], ip, ror #25 │ │ │ │ @ instruction: 0x0c09eb6c │ │ │ │ svcmi 0x0000f5be │ │ │ │ - bleq 0x131c44 │ │ │ │ + bleq 0x131c58 │ │ │ │ @ instruction: 0xf000dbd5 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d97aff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -234692,40 +234696,40 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x174ecc │ │ │ │ + blls 0x174ee0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf04f17df │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - b 0x14b7ab8 │ │ │ │ - bne 0xff593a44 │ │ │ │ + b 0x14b7acc │ │ │ │ + bne 0xff593a58 │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ - beq 0x131ca8 │ │ │ │ + beq 0x131cbc │ │ │ │ @ instruction: 0xf1b2da29 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe1997d8 │ │ │ │ - b 0x175f18 │ │ │ │ - b 0xfe175f20 │ │ │ │ + b 0xfe1997ec │ │ │ │ + b 0x175f2c │ │ │ │ + b 0xfe175f34 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d5 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234745,20 +234749,20 @@ │ │ │ │ svcgt 0x0001f912 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f896c │ │ │ │ + b 0x17f8980 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x1281b84 │ │ │ │ + b 0x1281b98 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb126d1e0 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -234767,35 +234771,35 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b21d │ │ │ │ ldc2l 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ svcgt 0x0002f933 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbgt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiacc ip, {s29-s107} │ │ │ │ mcrrmi 10, 4, lr, r9, cr12 │ │ │ │ cdpmi 5, 0, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0x3ee9ea5e │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf08 │ │ │ │ - b 0x11777f8 │ │ │ │ - blx 0x18b6018 │ │ │ │ + b 0x117780c │ │ │ │ + blx 0x18b602c │ │ │ │ svclt 0x0008f880 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf591c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf5930 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0xc958ec │ │ │ │ - b 0x3f9030 │ │ │ │ - b 0x1478834 │ │ │ │ + b 0xc95900 │ │ │ │ + b 0x3f9044 │ │ │ │ + b 0x1478848 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ bicsle ip, r7, r0 │ │ │ │ @ instruction: 0xf504b122 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f543f8 │ │ │ │ @@ -234805,68 +234809,68 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldc2 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vmul.i d16, d16, d0[6] │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ svcne 0x00290835 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe27ec72 │ │ │ │ - b 0x14e607c │ │ │ │ - b 0x1414be8 │ │ │ │ + blx 0xfe27ec86 │ │ │ │ + b 0x14e6090 │ │ │ │ + b 0x1414bfc │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0501 │ │ │ │ @ instruction: 0x432b4c00 │ │ │ │ svcpl 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea85 │ │ │ │ - b 0x406e80 │ │ │ │ - b 0xfe1760b0 │ │ │ │ + b 0x406e94 │ │ │ │ + b 0xfe1760c4 │ │ │ │ andvs r0, sl, r5, lsl #4 │ │ │ │ ldrdlt sp, [r3, -ip]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ - blx 0x14c70f0 │ │ │ │ + blx 0x14c7104 │ │ │ │ @ instruction: 0xf102f883 │ │ │ │ @ instruction: 0xf10439ff │ │ │ │ @ instruction: 0xf7f50b10 │ │ │ │ @ instruction: 0xf04ffce3 │ │ │ │ strtmi r0, [r1], -r0, lsl #20 │ │ │ │ strcs r2, [r0, -r0, asr #12] │ │ │ │ svcgt 0x0001f919 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14dc510 │ │ │ │ - blls 0x13cc60 │ │ │ │ + b 0x14dc524 │ │ │ │ + blls 0x13cc74 │ │ │ │ mcrrvs 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf1ac4662 │ │ │ │ - b 0x17f8b20 │ │ │ │ + b 0x17f8b34 │ │ │ │ svclt 0x00041ce3 │ │ │ │ @ instruction: 0x46a6227f │ │ │ │ andvc fp, sl, r4, lsl #2 │ │ │ │ - b 0x1381d34 │ │ │ │ + b 0x1381d48 │ │ │ │ vmlsl.u8 q8, d0, d14 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dc │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r8, r0 │ │ │ │ @@ -234876,42 +234880,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r2], ip, lsl #12 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d19, d8 │ │ │ │ - vqdmull.s q8, d16, d0[6] │ │ │ │ + vqdmlsl.s , d0, d0 │ │ │ │ @ instruction: 0xf7f50b35 │ │ │ │ @ instruction: 0xf04ffc99 │ │ │ │ @ instruction: 0x1ea10900 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr10, {5} │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ - beq 0x4b1db8 │ │ │ │ + beq 0x4b1dcc │ │ │ │ @ instruction: 0xf83e2500 │ │ │ │ strtmi ip, [r2], -r2, lsl #30 │ │ │ │ strcs r4, [r0, -fp, lsr #12] │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14dc5a8 │ │ │ │ - blls 0x144cf8 │ │ │ │ + b 0x14dc5bc │ │ │ │ + blls 0x144d0c │ │ │ │ mcrrmi 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf5ac4662 │ │ │ │ - b 0x18089b8 │ │ │ │ + b 0x18089cc │ │ │ │ @ instruction: 0xf8313ce3 │ │ │ │ svclt 0x00083f02 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stmdbeq r7, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008b2c7 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85b45f2 │ │ │ │ - b 0x9d1ab8 │ │ │ │ - b 0x1765fc │ │ │ │ - b 0x1176200 │ │ │ │ + b 0x9d1acc │ │ │ │ + b 0x176610 │ │ │ │ + b 0x1176214 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf1b9d1d3 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @@ -234923,29 +234927,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, r4, cr5 @ │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ movwcs r0, #1845 @ 0x735 │ │ │ │ @ instruction: 0xf04f360c │ │ │ │ @ instruction: 0xf85c0900 │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ - bcs 0x274978 │ │ │ │ - b 0x1179998 │ │ │ │ - b 0x14b637c │ │ │ │ + bcs 0x27498c │ │ │ │ + b 0x11799ac │ │ │ │ + b 0x14b6390 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11c6268 │ │ │ │ - blx 0x18b6690 │ │ │ │ + b 0x11c627c │ │ │ │ + blx 0x18b66a4 │ │ │ │ strbmi pc, [r6, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, r7, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -234958,18 +234962,18 @@ │ │ │ │ svclt 0x0000bc8b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ svccc 0x00010a00 │ │ │ │ - blx 0x14c72d8 │ │ │ │ + blx 0x14c72ec │ │ │ │ cdpne 8, 5, cr15, cr4, cr3, {4} │ │ │ │ - bleq 0x4f1ed0 │ │ │ │ - blx 0xffdb3aa2 │ │ │ │ + bleq 0x4f1ee4 │ │ │ │ + blx 0xffdb3ab6 │ │ │ │ svcgt 0x0001f914 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svccc 0x0001f917 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlagt.f64 d15, d24, d12 │ │ │ │ andseq r1, sp, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @@ -234978,21 +234982,21 @@ │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ vmlseq.f64 d14, d2, d14 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ @ instruction: 0x232cea4f │ │ │ │ strmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2fe90c │ │ │ │ + ble 0x2fe920 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ orrcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ smlabblt r1, r9, r6, r4 │ │ │ │ - b 0x1391c14 │ │ │ │ + b 0x1391c28 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cc │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ @@ -235000,43 +235004,43 @@ │ │ │ │ ldclt 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe933b46 │ │ │ │ + blx 0xfe933b5a │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bee01b │ │ │ │ - b 0x14c9784 │ │ │ │ + b 0x14c9798 │ │ │ │ @ instruction: 0xf1724e2e │ │ │ │ svclt 0x00bc32ff │ │ │ │ - bleq 0x171b90 │ │ │ │ + bleq 0x171ba4 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12e26a4 │ │ │ │ + b 0x12e26b8 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea2c │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d020 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe4a97ce │ │ │ │ - b 0x14ee3e0 │ │ │ │ - b 0x14d2b7c │ │ │ │ - bl 0x888400 │ │ │ │ - b 0x14b940c │ │ │ │ - b 0x11c67e4 │ │ │ │ + blx 0xfe4a97e2 │ │ │ │ + b 0x14ee3f4 │ │ │ │ + b 0x14d2b90 │ │ │ │ + bl 0x888414 │ │ │ │ + b 0x14b9420 │ │ │ │ + b 0x11c67f8 │ │ │ │ cmpmi r2, ip, lsl r3 │ │ │ │ vmoveq.32 d10[0], lr │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ svcmi 0x0000f1be │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ @ instruction: 0xf000dbc7 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @@ -235049,17 +235053,17 @@ │ │ │ │ svclt 0x0000bbd5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x10b3c0a │ │ │ │ + blx 0x10b3c1e │ │ │ │ svcne 0x003b1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccs 0x0004f851 │ │ │ │ svcls 0x0004f853 │ │ │ │ stcmi 0, cr15, [r0], {2} │ │ │ │ mrrceq 10, 4, lr, r2, cr12 │ │ │ │ @ instruction: 0x7ec2ea4f │ │ │ │ @@ -235068,114 +235072,114 @@ │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #18 │ │ │ │ @ instruction: 0xf1b946ca │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ - beq 0x171c78 │ │ │ │ + beq 0x171c8c │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s5, s28 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0x4a5d84 │ │ │ │ - b 0xfe4794c8 │ │ │ │ + b 0x4a5d98 │ │ │ │ + b 0xfe4794dc │ │ │ │ andvs r0, sl, r2, lsl #4 │ │ │ │ smlawtlt r6, lr, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe1b3c88 │ │ │ │ + bllt 0xfe1b3c9c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mcrne 6, 2, r4, cr13, cr1, {4} │ │ │ │ subslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffcb3ca8 │ │ │ │ + blx 0xffcb3cbc │ │ │ │ mvnscc pc, r9, lsl #2 │ │ │ │ stmdbeq pc, {r0, r3, r8, ip, sp, lr, pc} @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svccs 0x0001f915 │ │ │ │ - blx 0xfe3ff8ee │ │ │ │ - b 0x14e8908 │ │ │ │ - b 0x14d487c │ │ │ │ - bl 0x801500 │ │ │ │ - b 0x14b8d2c │ │ │ │ - b 0x1380528 │ │ │ │ - bl 0x13d054c │ │ │ │ + blx 0xfe3ff902 │ │ │ │ + b 0x14e891c │ │ │ │ + b 0x14d4890 │ │ │ │ + bl 0x801514 │ │ │ │ + b 0x14b8d40 │ │ │ │ + b 0x138053c │ │ │ │ + bl 0x13d0560 │ │ │ │ @ instruction: 0xf11e020b │ │ │ │ @ instruction: 0xf14a0e80 │ │ │ │ - bl 0x7f8510 │ │ │ │ - bl 0x117954c │ │ │ │ + bl 0x7f8524 │ │ │ │ + bl 0x1179560 │ │ │ │ @ instruction: 0xf5be020a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - b 0x14b8520 │ │ │ │ + b 0x14b8534 │ │ │ │ svclt 0x00a42c2e │ │ │ │ @ instruction: 0xf04f461f │ │ │ │ - ble 0x338f28 │ │ │ │ + ble 0x338f3c │ │ │ │ svcmi 0x0000f51e │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [pc], -r0, lsl #25 │ │ │ │ @ instruction: 0xf885b10b │ │ │ │ - b 0x1325d48 │ │ │ │ + b 0x1325d5c │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1b8d1c4 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xab3d40 │ │ │ │ + bllt 0xab3d54 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe533d64 │ │ │ │ + blx 0xfe533d78 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bce01b │ │ │ │ - b 0x14c99a4 │ │ │ │ + b 0x14c99b8 │ │ │ │ @ instruction: 0xf1734e2c │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x171db0 │ │ │ │ + bleq 0x171dc4 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12e28c4 │ │ │ │ + b 0x12e28d8 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea22 │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d024 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe4819ee │ │ │ │ - b 0x14eea00 │ │ │ │ - b 0x14d4974 │ │ │ │ - bl 0x888df8 │ │ │ │ - b 0x14b962c │ │ │ │ + blx 0xfe481a02 │ │ │ │ + b 0x14eea14 │ │ │ │ + b 0x14d4988 │ │ │ │ + bl 0x888e0c │ │ │ │ + b 0x14b9640 │ │ │ │ cmpmi fp, sl, lsl #20 │ │ │ │ - bmi 0x5b0724 │ │ │ │ + bmi 0x5b0738 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ - beq 0x13232c │ │ │ │ + beq 0x132340 │ │ │ │ @ instruction: 0x0c0ceb1e │ │ │ │ movweq lr, #43843 @ 0xab43 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf000dbc3 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7c97eff │ │ │ │ @@ -235187,40 +235191,40 @@ │ │ │ │ svclt 0x0000bac1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - blx 0xcb3e28 │ │ │ │ + blx 0xcb3e3c │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf85e2f04 │ │ │ │ @ instruction: 0xf0029f04 │ │ │ │ - b 0x1408e74 │ │ │ │ - b 0x14b8fc0 │ │ │ │ - blx 0xff354186 │ │ │ │ + b 0x1408e88 │ │ │ │ + b 0x14b8fd4 │ │ │ │ + blx 0xff35419a │ │ │ │ @ instruction: 0xf04f8c05 │ │ │ │ @ instruction: 0xf1180900 │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f8e8c │ │ │ │ - bl 0x17f7eb0 │ │ │ │ + bl 0x6f8ea0 │ │ │ │ + bl 0x17f7ec4 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], r0, ror #13 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e9eb8 │ │ │ │ + b 0x14e9ecc │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c7eb0 │ │ │ │ - b 0xfe3350b4 │ │ │ │ - b 0x11b7ec0 │ │ │ │ + blx 0x18c7ec4 │ │ │ │ + b 0xfe3350c8 │ │ │ │ + b 0x11b7ed4 │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ bicle r6, sl, sl │ │ │ │ @ instruction: 0xf504b123 │ │ │ │ @@ -235232,33 +235236,33 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4698 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf9d6f7f5 │ │ │ │ - blx 0x14bd8ac │ │ │ │ + blx 0x14bd8c0 │ │ │ │ @ instruction: 0xf107f588 │ │ │ │ vacge.f32 , q12, │ │ │ │ strcc r1, [pc, -r0, asr #17] │ │ │ │ strcs r0, [r0], -sp, lsr #4 │ │ │ │ svcgt 0x0001f91e │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcls 0x0001f911 │ │ │ │ - blx 0xfe3fe72a │ │ │ │ - bl 0x828350 │ │ │ │ - bl 0x1338f60 │ │ │ │ - bl 0x7f8358 │ │ │ │ - bl 0x12f8f4c │ │ │ │ + blx 0xfe3fe73e │ │ │ │ + bl 0x828364 │ │ │ │ + bl 0x1338f74 │ │ │ │ + bl 0x7f836c │ │ │ │ + bl 0x12f8f60 │ │ │ │ @ instruction: 0xf5bc0909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b8b44 │ │ │ │ + b 0x14b8b58 │ │ │ │ svclt 0x00a42a2c │ │ │ │ @ instruction: 0xf04f461a │ │ │ │ - ble 0x33894c │ │ │ │ + ble 0x338960 │ │ │ │ svcmi 0x0000f51c │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -235275,78 +235279,78 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf984f7f5 │ │ │ │ cdpne 2, 11, cr11, cr1, cr11, {1} │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdbmi r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smladcc lr, sl, r4, r0 │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x132538 │ │ │ │ + beq 0x13254c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r7, #-709]! @ 0xfffffd3b │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x434e14 │ │ │ │ - bl 0x137c378 │ │ │ │ + bcc 0x434e28 │ │ │ │ + bl 0x137c38c │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3b0d38 │ │ │ │ + beq 0x3b0d4c │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x132604 │ │ │ │ + bleq 0x132618 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000b9bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - b 0x14c7868 │ │ │ │ + b 0x14c787c │ │ │ │ ldrbeq r0, [sp, r3, ror #18] │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf924f7f5 │ │ │ │ svcne 0x003a1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85246ae │ │ │ │ strbmi fp, [ip], r4, lsl #30 │ │ │ │ - beq 0x1321bc │ │ │ │ + beq 0x1321d0 │ │ │ │ @ instruction: 0xec0bfbc3 │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - b 0x14ea0b0 │ │ │ │ + b 0x14ea0c4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c98a8 │ │ │ │ - b 0xfe4b52ac │ │ │ │ - b 0x12798bc │ │ │ │ + blx 0x18c98bc │ │ │ │ + b 0xfe4b52c0 │ │ │ │ + b 0x12798d0 │ │ │ │ vrsubhn.i16 d16, q0, q5 │ │ │ │ adcsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s24, s28 │ │ │ │ movweq lr, #14990 @ 0x3a8e │ │ │ │ bicsle r6, r3, fp │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ @@ -235360,39 +235364,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf8daf7f5 │ │ │ │ rsbslt r1, sp, #1680 @ 0x690 │ │ │ │ strbne pc, [r0, r7, asr #6] @ │ │ │ │ - ldclcc 1, cr15, [pc], #32 @ 0xf6128 │ │ │ │ + ldclcc 1, cr15, [pc], #32 @ 0xf613c │ │ │ │ eoreq r2, sp, #0, 12 │ │ │ │ stmdaeq pc, {r3, r8, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1473580 │ │ │ │ @ instruction: 0xf91c0700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9110201 │ │ │ │ @ instruction: 0xf04f9f01 │ │ │ │ - blx 0xfe1b992a │ │ │ │ + blx 0xfe1b993e │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x12bc6a0 │ │ │ │ + bl 0x12bc6b4 │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b8d40 │ │ │ │ + b 0x14b8d54 │ │ │ │ svclt 0x00a42a23 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ - ble 0x338b48 │ │ │ │ + ble 0x338b5c │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ ldrmi r0, [r6], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10a │ │ │ │ - b 0x129e168 │ │ │ │ + b 0x129e17c │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r0, #79]! @ 0x4f │ │ │ │ ldrdlt sp, [r6, -r1]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -235404,41 +235408,41 @@ │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf886f7f5 │ │ │ │ ldrteq r1, [sp], #-3753 @ 0xfffff157 │ │ │ │ strbcc pc, [r0, r7, asr #6] @ │ │ │ │ andmi pc, r0, #88080384 @ 0x5400000 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x13273c │ │ │ │ + beq 0x132750 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r0, #709]! @ 0x2c5 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x435018 │ │ │ │ - bl 0x137c57c │ │ │ │ + bcc 0x43502c │ │ │ │ + bl 0x137c590 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3b0f34 │ │ │ │ + beq 0x3b0f48 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x132808 │ │ │ │ + bleq 0x13281c │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -235450,76 +235454,76 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ stmdaeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf826f7f5 │ │ │ │ @ instruction: 0x07ea1f39 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85e4692 │ │ │ │ strbmi fp, [r4], r4, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xac0bfbc3 │ │ │ │ - bmi 0xfe1326f8 │ │ │ │ + bmi 0xfe13270c │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - beq 0x3b0f00 │ │ │ │ + beq 0x3b0f14 │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r2], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14ea2c0 │ │ │ │ + b 0x14ea2d4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c8ab8 │ │ │ │ - b 0xfe3b54bc │ │ │ │ - b 0x1238acc │ │ │ │ + blx 0x18c8acc │ │ │ │ + b 0xfe3b54d0 │ │ │ │ + b 0x1238ae0 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - beq 0x430af8 │ │ │ │ + beq 0x430b0c │ │ │ │ movweq lr, #14986 @ 0x3a8a │ │ │ │ bicle r6, pc, fp │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000b865 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d4f8 │ │ │ │ + bl 0xfec4d50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd2f7f4 │ │ │ │ stmdbls r1, {r9, fp, ip, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xf631c │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xf6330 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbeq r3, [r3, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf41 │ │ │ │ @ instruction: 0xf8913000 │ │ │ │ - blx 0x1ee332 │ │ │ │ + blx 0x1ee346 │ │ │ │ @ instruction: 0xf881ee04 │ │ │ │ ldrmi lr, [r4] │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54030 │ │ │ │ svclt 0x0000b839 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d550 │ │ │ │ + bl 0xfec4d564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xffa2f7f4 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -235531,68 +235535,68 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f540f0 │ │ │ │ svclt 0x0000b807 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d5b4 │ │ │ │ + bl 0xfec4d5c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xff70f7f4 │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18bdff0 │ │ │ │ + blx 0x18be004 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andne pc, r3, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, lr, asr #17 │ │ │ │ ldrtmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d61c │ │ │ │ + bl 0xfec4d630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xff40f7f4 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ - blls 0x105834 │ │ │ │ + blls 0x105848 │ │ │ │ andeq pc, pc, #4, 2 │ │ │ │ @ instruction: 0xf10c3901 │ │ │ │ tstcc r1, r1, lsl #24 │ │ │ │ @ instruction: 0xf3c007c4 │ │ │ │ svclt 0x0041004f │ │ │ │ mulmi r0, ip, r8 │ │ │ │ mul r0, r1, r8 │ │ │ │ vmlacc.f64 d15, d14, d4 │ │ │ │ and pc, r0, r1, lsl #17 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00a6f7f4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d674 │ │ │ │ + bl 0xfec4d688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xff10f7f4 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -235604,26 +235608,26 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bf75 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d6d8 │ │ │ │ + bl 0xfec4d6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d3, d7 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ mrc2 7, 6, pc, cr14, cr4, {7} │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18be114 │ │ │ │ + blx 0x18be128 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andcc pc, r1, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -235636,31 +235640,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andslt fp, lr, #131 @ 0x83 │ │ │ │ strmi r2, [r7], -r0, lsl #10 │ │ │ │ ldrmi r1, [r0], ip, lsl #30 │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr8, cr4, {7} @ │ │ │ │ - blmi 0x1326a0 │ │ │ │ + blmi 0x1326b4 │ │ │ │ strtmi r4, [sl], r9, lsr #12 │ │ │ │ @ instruction: 0x468446b6 │ │ │ │ @ instruction: 0xf9389701 │ │ │ │ - blx 0x18c25f8 │ │ │ │ + blx 0x18c260c │ │ │ │ @ instruction: 0xf854f28c │ │ │ │ tstcc r1, r4, lsl #30 │ │ │ │ eorsvs pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [lr, -r3, lsl #23] │ │ │ │ - b 0xfe0fc8f4 │ │ │ │ + b 0xfe0fc908 │ │ │ │ cmnmi pc, r3, lsl #4 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0x187b00 │ │ │ │ - b 0xfe176db0 │ │ │ │ + b 0x187b14 │ │ │ │ + b 0xfe176dc4 │ │ │ │ svclt 0x00010200 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf00c4042 │ │ │ │ eorsmi r0, r2, r1, lsl #6 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ tstmi sp, #66 @ 0x42 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ @@ -235674,38 +235678,38 @@ │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr4, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf04ffe5b │ │ │ │ @ instruction: 0xf1a40e00 │ │ │ │ ldrbtmi r0, [r2], -r8, lsl #2 │ │ │ │ strls r4, [r1, #-1778] @ 0xfffff90e │ │ │ │ @ instruction: 0xf859b2c5 │ │ │ │ @ instruction: 0xf8513032 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f9618 │ │ │ │ + bl 0x2f962c │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8d16864 │ │ │ │ - blx 0xfe26263a │ │ │ │ + blx 0xfe26264e │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ eorle r4, r1, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe246828 │ │ │ │ + b 0xfe24683c │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ - b 0x147d798 │ │ │ │ + b 0x147d7ac │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ andcs r2, r1, #15 │ │ │ │ stmib r1, {r1, r8, r9, fp, sp}^ │ │ │ │ bicsle r7, r5, r0, lsl #10 │ │ │ │ @ instruction: 0xf1be9d01 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @@ -235715,29 +235719,29 @@ │ │ │ │ mcrlt 7, 5, pc, cr0, cr4, {7} @ │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [r5, #-2699] @ 0xfffff575 │ │ │ │ streq lr, [r6, -r7, asr #20] │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1f9698 │ │ │ │ + b 0xfe1f96ac │ │ │ │ svclt 0x0008050b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl r6 │ │ │ │ andslt r4, sp, #136, 12 @ 0x8800000 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4622fdf9 │ │ │ │ @ instruction: 0xf1a82400 │ │ │ │ vcgt.s8 d16, d3, d4 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf1080935 │ │ │ │ @ instruction: 0xf04f080c │ │ │ │ strtmi r4, [r2], r0, lsl #22 │ │ │ │ strls r4, [r1], -lr, lsr #13 │ │ │ │ @ instruction: 0x1002f9b2 │ │ │ │ @ instruction: 0xf853b2c5 │ │ │ │ @ instruction: 0xf04f6f04 │ │ │ │ @@ -235748,15 +235752,15 @@ │ │ │ │ svclt 0x00084557 │ │ │ │ svclt 0x00094559 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbsmi r4, r1, r1, ror r0 │ │ │ │ stceq 3, cr15, [r0], {192} @ 0xc0 │ │ │ │ eormi fp, r9, r5, lsl pc │ │ │ │ submi r4, lr, r9, lsr #32 │ │ │ │ - b 0x1206850 │ │ │ │ + b 0x1206864 │ │ │ │ vraddhn.i16 d16, q0, q6 │ │ │ │ ldrmi r1, [r8, #15] │ │ │ │ bicsle r6, fp, lr, lsl r0 │ │ │ │ @ instruction: 0xb1249e01 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ @@ -235765,34 +235769,34 @@ │ │ │ │ svclt 0x0000be3d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ smlatbcs r0, r5, sp, pc @ │ │ │ │ @ instruction: 0xf1a64622 │ │ │ │ strmi r0, [sl], r8, lsl #28 │ │ │ │ stmdbeq r8, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ sbclt r9, r5, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf85e6853 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f9784 │ │ │ │ + bl 0x2f9798 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8de6864 │ │ │ │ - blx 0xfe2627a6 │ │ │ │ + blx 0xfe2627ba │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ andsle r4, pc, r3, asr r5 @ │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe246994 │ │ │ │ + b 0xfe2469a8 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ ldrbmi r3, [r1, #520]! @ 0x208 │ │ │ │ strvc lr, [r0, #-2510] @ 0xfffff632 │ │ │ │ @@ -235805,43 +235809,43 @@ │ │ │ │ stcllt 7, cr15, [ip, #976]! @ 0x3d0 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [r5, #-2699] @ 0xfffff575 │ │ │ │ streq lr, [r6, -r7, asr #20] │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1f9800 │ │ │ │ + b 0xfe1f9814 │ │ │ │ svclt 0x0008050b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7d6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f44698 │ │ │ │ svcne 0x0022fd45 │ │ │ │ strmi r2, [r4], r0, lsl #8 │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 0, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x1329fc │ │ │ │ + blmi 0x132a10 │ │ │ │ @ instruction: 0xf9389501 │ │ │ │ - blx 0x18ba8c8 │ │ │ │ + blx 0x18ba8dc │ │ │ │ @ instruction: 0xf937f38c │ │ │ │ andcc r5, r1, r0, lsr #32 │ │ │ │ eorsvs pc, r3, lr, asr r8 @ │ │ │ │ svccc 0x0004f852 │ │ │ │ strne pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ cmnmi sp, r9, asr #16 │ │ │ │ svclt 0x0008454d │ │ │ │ svclt 0x00154551 │ │ │ │ - b 0xfe1c69d0 │ │ │ │ + b 0xfe1c69e4 │ │ │ │ eorsmi r0, r1, fp, lsl #2 │ │ │ │ svclt 0x00154031 │ │ │ │ submi r4, fp, fp, asr #32 │ │ │ │ @ instruction: 0xf00c2100 │ │ │ │ movwmi r0, #49409 @ 0xc101 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andsvs r2, r3, r4, lsl #16 │ │ │ │ @@ -235858,77 +235862,77 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ andcs pc, r0, #63232 @ 0xf700 │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ vmin.s8 d20, d19, d6 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ strls r0, [r1], #-1845 @ 0xfffff8cb │ │ │ │ eorscc pc, lr, r6, asr r8 @ │ │ │ │ - blx 0xfe135258 │ │ │ │ + blx 0xfe13526c │ │ │ │ eorsmi pc, lr, r9, asr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcpl 0x0008f851 │ │ │ │ eorslt pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x4c03fb84 │ │ │ │ biceq lr, sl, #7168 @ 0x1c00 │ │ │ │ svcmi 0x0080f1bc │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ eorle r6, r4, fp, asr #16 │ │ │ │ - bl 0x13fcd98 │ │ │ │ + bl 0x13fcdac │ │ │ │ rsbmi r0, ip, ip, lsl #24 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ streq lr, [fp], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c0aea0c │ │ │ │ - b 0xfe406acc │ │ │ │ + b 0xfe406ae0 │ │ │ │ stmib r1, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf10e4300 │ │ │ │ - b 0x117752c │ │ │ │ + b 0x1177540 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ @ instruction: 0xf04f200f │ │ │ │ - blcs 0x17a138 │ │ │ │ + blcs 0x17a14c │ │ │ │ stcls 1, cr13, [r1], {206} @ 0xce │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ qasxmi lr, r0, r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ - b 0x13e5e24 │ │ │ │ + b 0x13e5e38 │ │ │ │ @ instruction: 0xf06f0405 │ │ │ │ subsmi r4, sp, r0, lsl #10 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [sl, #-2565] @ 0xfffff5fb │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1b896c │ │ │ │ + b 0xfe1b8980 │ │ │ │ svclt 0x00080305 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdaeq r2, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ strcs r1, [r0], #-3873 @ 0xfffff0df │ │ │ │ - cdpeq 2, 14, cr15, cr8, cr3, {2} │ │ │ │ + cdpne 2, 0, cr15, cr0, cr3, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ @ instruction: 0xf04f3702 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x132b68 │ │ │ │ + blmi 0x132b7c │ │ │ │ strls r4, [r1, #-1700] @ 0xfffff95c │ │ │ │ eorcc pc, ip, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf937b2c2 │ │ │ │ @ instruction: 0xf10c502c │ │ │ │ @ instruction: 0xf85e0c01 │ │ │ │ @ instruction: 0xf8516032 │ │ │ │ - blx 0xfe1c25da │ │ │ │ + blx 0xfe1c25ee │ │ │ │ ldmne fp, {r0, r2, r8, sl, ip, sp}^ │ │ │ │ strbmi r4, [sp, #-365] @ 0xfffffe93 │ │ │ │ ldrbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ subsmi fp, r3, r5, lsl pc │ │ │ │ movweq lr, #47746 @ 0xba82 │ │ │ │ eorsmi r4, r3, r3, lsr r0 │ │ │ │ subsmi fp, sl, r5, lsl pc │ │ │ │ @@ -235949,20 +235953,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmdaeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ vhsub.s8 d18, d3, d0 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf1a50935 │ │ │ │ strcc r0, [r4, -r8, lsl #2] │ │ │ │ strls r4, [r1], #-1684 @ 0xfffff96c │ │ │ │ eorsmi pc, ip, r8, asr r8 @ │ │ │ │ - blx 0xfe1353cc │ │ │ │ + blx 0xfe1353e0 │ │ │ │ eorsvs pc, ip, r7, asr r8 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcpl 0x0008f851 │ │ │ │ biceq lr, sl, #9216 @ 0x2400 │ │ │ │ eorslt pc, sl, r9, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ @@ -235985,47 +235989,47 @@ │ │ │ │ svcgt 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ streq lr, [r5], #-2635 @ 0xfffff5b5 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf010405d │ │ │ │ - b 0x23a710 │ │ │ │ + b 0x23a724 │ │ │ │ svclt 0x0018050a │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #28] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff7b4ace │ │ │ │ + blx 0xff7b4ae2 │ │ │ │ cdpne 2, 6, cr11, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf0044631 │ │ │ │ @ instruction: 0xf10604f8 │ │ │ │ @ instruction: 0xf1c30e10 │ │ │ │ andcc r0, r1, #8, 10 @ 0x2000000 │ │ │ │ movwlt r4, #13980 @ 0x369c │ │ │ │ teqeq lr, r7, lsl r8 │ │ │ │ ldrne lr, [r7], -r6, asr #20 │ │ │ │ - b 0x14e36fc │ │ │ │ + b 0x14e3710 │ │ │ │ rscseq r0, r6, r6, asr #24 │ │ │ │ mcrreq 0, 0, pc, r4, cr12 @ │ │ │ │ ldrbteq pc, [r7], -r6, lsr #32 @ │ │ │ │ stmiaeq r7!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ @ instruction: 0xf008107f │ │ │ │ @ instruction: 0xf0070611 │ │ │ │ - b 0x13f87c8 │ │ │ │ - b 0x13f9b5c │ │ │ │ - blx 0x18b9b64 │ │ │ │ - blx 0xc35d7c │ │ │ │ + b 0x13f87dc │ │ │ │ + b 0x13f9b70 │ │ │ │ + blx 0x18b9b78 │ │ │ │ + blx 0xc35d90 │ │ │ │ rscslt pc, r6, #5242880 @ 0x500000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x07c646b4 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ strmi r0, [lr, #79] @ 0x4f │ │ │ │ @@ -236039,70 +236043,70 @@ │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0xf7f44683 │ │ │ │ rsclt pc, fp, #146432 @ 0x23c00 │ │ │ │ vceq.f32 d17, d31, d17 │ │ │ │ @ instruction: 0xf6cf07f0 │ │ │ │ vaba.s8 , , │ │ │ │ - vmls.i d16, d16, d0[6] │ │ │ │ + vaddhn.i16 d17, q0, q0 │ │ │ │ @ instruction: 0xf6480435 │ │ │ │ @ instruction: 0xf6cf0688 │ │ │ │ @ instruction: 0xf00576ff │ │ │ │ @ instruction: 0xf1c305f0 │ │ │ │ @ instruction: 0xf1a80910 │ │ │ │ @ instruction: 0xf1080e02 │ │ │ │ @ instruction: 0xf8cd020e │ │ │ │ @ instruction: 0xf640b004 │ │ │ │ @ instruction: 0xf10e780f │ │ │ │ ldrmi r0, [ip], r2, lsl #28 │ │ │ │ @ instruction: 0xf8beb353 │ │ │ │ vhadd.s8 d28, d4, d0 │ │ │ │ - blx 0xfe8098e8 │ │ │ │ + blx 0xfe8098fc │ │ │ │ @ instruction: 0xf3ccfc9c │ │ │ │ - b 0x2bd40c │ │ │ │ - b 0x37dc14 │ │ │ │ - b 0x13f9408 │ │ │ │ - blx 0x8b9c14 │ │ │ │ - b 0x3f5620 │ │ │ │ - b 0x279924 │ │ │ │ - b 0x13b9f28 │ │ │ │ + b 0x2bd420 │ │ │ │ + b 0x37dc28 │ │ │ │ + b 0x13f941c │ │ │ │ + blx 0x8b9c28 │ │ │ │ + b 0x3f5634 │ │ │ │ + b 0x279938 │ │ │ │ + b 0x13b9f3c │ │ │ │ vqdmulh.s d16, d1, d12 │ │ │ │ - b 0x3fdc44 │ │ │ │ - b 0x13b9f6c │ │ │ │ + b 0x3fdc58 │ │ │ │ + b 0x13b9f80 │ │ │ │ @ instruction: 0xf2420c0c │ │ │ │ - b 0x3c1894 │ │ │ │ - b 0x13f9578 │ │ │ │ - blx 0x8b9c3c │ │ │ │ - blx 0xc35e48 │ │ │ │ - blx 0x8f5440 │ │ │ │ + b 0x3c18a8 │ │ │ │ + b 0x13f958c │ │ │ │ + blx 0x8b9c50 │ │ │ │ + blx 0xc35e5c │ │ │ │ + blx 0x8f5454 │ │ │ │ vstrcs s30, [r0, #-552] @ 0xfffffdd8 │ │ │ │ ldrbmi fp, [r4], r8, lsl #30 │ │ │ │ - blx 0xfe1355a4 │ │ │ │ + blx 0xfe1355b8 │ │ │ │ vsli.64 d20, d6, #0 │ │ │ │ @ instruction: 0xf854008f │ │ │ │ @ instruction: 0xf831b03a │ │ │ │ - b 0x422840 │ │ │ │ - b 0xb79c68 │ │ │ │ - b 0x137946c │ │ │ │ + b 0x422854 │ │ │ │ + b 0xb79c7c │ │ │ │ + b 0x1379480 │ │ │ │ @ instruction: 0xf8a10a0c │ │ │ │ @ instruction: 0xd1bea000 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfedb4c24 │ │ │ │ + bllt 0xfedb4c38 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ pkhbtmi r4, r2, r7, lsl #12 │ │ │ │ - blx 0x934c42 │ │ │ │ + blx 0x934c56 │ │ │ │ rscslt r1, r4, #33, 30 @ 0x84 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strbteq pc, [r0], r6 @ │ │ │ │ streq pc, [r0, -r4, asr #3]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ teqlt ip, #164, 12 @ 0xa400000 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r3], {147} @ 0x93 @ │ │ │ │ @@ -236115,32 +236119,32 @@ │ │ │ │ ldmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r2!, {r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r4, {r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00300db │ │ │ │ - b 0x1403af4 │ │ │ │ - b 0x13f9cf8 │ │ │ │ - blx 0xbf9ce8 │ │ │ │ + b 0x1403b08 │ │ │ │ + b 0x13f9d0c │ │ │ │ + blx 0xbf9cfc │ │ │ │ cdpcs 3, 0, cr15, cr0, cr7, {0} │ │ │ │ ldrmi fp, [ip], r8, lsl #30 │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4082b4 │ │ │ │ - blx 0x18b7910 │ │ │ │ + b 0xfe4082c8 │ │ │ │ + blx 0x18b7924 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - b 0x1e6dec │ │ │ │ - b 0xfe1b7930 │ │ │ │ + b 0x1e6e00 │ │ │ │ + b 0xfe1b7944 │ │ │ │ andvs r0, fp, r8, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r2, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1634ce0 │ │ │ │ + bllt 0x1634cf4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4df18 │ │ │ │ + bl 0xfec4df2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236156,52 +236160,52 @@ │ │ │ │ strtmi pc, [r0], -pc, lsr #22 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4df78 │ │ │ │ + bl 0xfec4df8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf831d017 │ │ │ │ - blx 0xff429dc6 │ │ │ │ + blx 0xff429dda │ │ │ │ vabal.u8 q10, d16, d14 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ea469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf7 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f7026 │ │ │ │ + blx 0xff3f703a │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x15b4ddc │ │ │ │ + blx 0x15b4df0 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r6, r0, lsl #2] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf851bf44 │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ @ instruction: 0xf1037023 │ │ │ │ @@ -236212,46 +236216,46 @@ │ │ │ │ @ instruction: 0x4620fabf │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e058 │ │ │ │ + bl 0xfec4e06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d016 │ │ │ │ - blx 0xff28ef22 │ │ │ │ + blx 0xff28ef36 │ │ │ │ vabal.u8 q10, d0, d2 │ │ │ │ - blcs 0x1faed8 │ │ │ │ + blcs 0x1faeec │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -sl, ror #15 │ │ │ │ - blx 0xfe334e78 │ │ │ │ + blx 0xfe334e8c │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff28893a │ │ │ │ + blx 0xff28894e │ │ │ │ ldrb r4, [r5, r2, lsl #10] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e0d4 │ │ │ │ + bl 0xfec4e0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236291,304 +236295,304 @@ │ │ │ │ strtmi pc, [r0], -r1, lsr #20 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e194 │ │ │ │ + bl 0xfec4e1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf931d00d │ │ │ │ @ instruction: 0xf013c013 │ │ │ │ @ instruction: 0xf9320f01 │ │ │ │ - blx 0xfe42f012 │ │ │ │ + blx 0xfe42f026 │ │ │ │ andsle ip, r6, lr, lsl #28 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ - bl 0x1a48960 │ │ │ │ + bl 0x1a48974 │ │ │ │ movwcc r0, #5390 @ 0x150e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -fp, ror #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bl 0x6265b8 │ │ │ │ + bl 0x6265cc │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ strbtmi r0, [r4], -r1, lsl #6 │ │ │ │ streq lr, [r5, #-2894] @ 0xfffff4b2 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e214 │ │ │ │ + bl 0xfec4e228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, lr, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf931d01d │ │ │ │ - blx 0xfe42a062 │ │ │ │ - bl 0xfee2a88c │ │ │ │ - bl 0x1a3a088 │ │ │ │ + blx 0xfe42a076 │ │ │ │ + bl 0xfee2a8a0 │ │ │ │ + bl 0x1a3a09c │ │ │ │ strbtmi r0, [r4], -lr, lsl #28 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7e4469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r3, lsr #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f72ce │ │ │ │ + blx 0xff3f72e2 │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8fef7f4 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r7, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d50c │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ - blx 0xfe29315a │ │ │ │ + blx 0xfe29316e │ │ │ │ ldrbeq ip, [lr, r7, lsl #28] │ │ │ │ - bl 0xfee2c530 │ │ │ │ - bl 0x1a3a108 │ │ │ │ + bl 0xfee2c544 │ │ │ │ + bl 0x1a3a11c │ │ │ │ strbtmi r0, [r4], -lr, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1fb120 │ │ │ │ + blcs 0x1fb134 │ │ │ │ strbmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xf966f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0x6178c4 │ │ │ │ + bl 0x6178d8 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ - bl 0x1477d10 │ │ │ │ + bl 0x1477d24 │ │ │ │ strbtmi r0, [r4], -r5, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e320 │ │ │ │ + bl 0xfec4e334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [lr, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d01a │ │ │ │ - blx 0xfe18f1ea │ │ │ │ - bne 0xfe982178 │ │ │ │ - bl 0x1a489b4 │ │ │ │ + blx 0xfe18f1fe │ │ │ │ + bne 0xfe98218c │ │ │ │ + bl 0x1a489c8 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ - blcs 0x1fb1a8 │ │ │ │ + blcs 0x1fb1bc │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -r6, ror #15 │ │ │ │ @ instruction: 0xf920f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff288c0a │ │ │ │ + blx 0xff288c1e │ │ │ │ ldrb r4, [r1, r2, lsl #10] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e3a4 │ │ │ │ + bl 0xfec4e3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf87cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf1e │ │ │ │ @ instruction: 0xf912ec01 │ │ │ │ - blx 0x8aa1e2 │ │ │ │ + blx 0x8aa1f6 │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xf8e8f7f4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e404 │ │ │ │ + bl 0xfec4e418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf84cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x8a6f5a │ │ │ │ + blx 0x8a6f6e │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620f8b9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e464 │ │ │ │ + bl 0xfec4e478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf81cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x266fba │ │ │ │ + blx 0x266fce │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r9, lsl #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e4c4 │ │ │ │ + bl 0xfec4e4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffecf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf1e │ │ │ │ @ instruction: 0xf812ec01 │ │ │ │ - blx 0x8aa302 │ │ │ │ + blx 0x8aa316 │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xf858f7f4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e524 │ │ │ │ + bl 0xfec4e538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffbcf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ andscc pc, ip, r1, lsr r8 @ │ │ │ │ ands pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x4a707a │ │ │ │ + blx 0x4a708e │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ strtmi pc, [r0], -r9, lsr #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e584 │ │ │ │ + bl 0xfec4e598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff8cf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x2670da │ │ │ │ + blx 0x2670ee │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r0, r9 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e5e4 │ │ │ │ + bl 0xfec4e5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff5cf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ and pc, ip, r1, lsl r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea27078 │ │ │ │ + bl 0xfea2708c │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc004f │ │ │ │ @@ -236597,28 +236601,28 @@ │ │ │ │ @ instruction: 0x4620ffbd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e65c │ │ │ │ + bl 0xfec4e670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff20f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea270f0 │ │ │ │ + bl 0xfea27104 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -236627,28 +236631,28 @@ │ │ │ │ strtmi pc, [r0], -r1, lsl #31 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e6d4 │ │ │ │ + bl 0xfec4e6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 7, pc, cr4, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r1, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - bne 0xffa27168 │ │ │ │ + bne 0xffa2717c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrmi r1, [ip], #-15 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [sp], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @@ -236656,91 +236660,91 @@ │ │ │ │ @ instruction: 0xff46f7f3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e748 │ │ │ │ + bl 0xfec4e75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr10, cr3, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfad64 │ │ │ │ - bcc 0x14396c │ │ │ │ + bls 0xfad78 │ │ │ │ + bcc 0x143980 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x8b258a │ │ │ │ + blx 0x8b259e │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ @ instruction: 0xff10f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1759f4 │ │ │ │ + bl 0x175a08 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e7c4 │ │ │ │ + bl 0xfec4e7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 3, pc, cr12, cr3, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfade0 │ │ │ │ - bcc 0x1839ec │ │ │ │ + bls 0xfadf4 │ │ │ │ + bcc 0x183a00 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf831d018 │ │ │ │ - blx 0x8b260e │ │ │ │ + blx 0x8b2622 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 6, pc, cr2, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1b56f0 │ │ │ │ + bl 0x1b5704 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e840 │ │ │ │ + bl 0xfec4e854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 1, pc, cr14, cr3, {7} @ │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24b72a │ │ │ │ + blx 0x24b73e │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe95 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236749,91 +236753,91 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e8bc │ │ │ │ + bl 0xfec4e8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [r0, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfaed8 │ │ │ │ - bcc 0x143ae0 │ │ │ │ + bls 0xfaeec │ │ │ │ + bcc 0x143af4 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x4b26fe │ │ │ │ + blx 0x4b2712 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 2, pc, cr6, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x175b68 │ │ │ │ + bl 0x175b7c │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e938 │ │ │ │ + bl 0xfec4e94c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfaf54 │ │ │ │ - bcc 0x183b60 │ │ │ │ + bls 0xfaf68 │ │ │ │ + bcc 0x183b74 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf931d018 │ │ │ │ - blx 0x4b2782 │ │ │ │ + blx 0x4b2796 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 0, pc, cr8, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1b5864 │ │ │ │ + bl 0x1b5878 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e9b4 │ │ │ │ + bl 0xfec4e9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24b89e │ │ │ │ + blx 0x24b8b2 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fddb │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236842,27 +236846,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ea30 │ │ │ │ + bl 0xfec4ea44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf852d513 │ │ │ │ @ instruction: 0xf851602e │ │ │ │ - blx 0xfe1c3916 │ │ │ │ - beq 0x886878 │ │ │ │ + blx 0xfe1c392a │ │ │ │ + beq 0x88688c │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [ip], -r6, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c199b │ │ │ │ ldmdbne fp, {sl, fp} │ │ │ │ streq lr, [ip, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf10e461c │ │ │ │ @@ -236873,15 +236877,15 @@ │ │ │ │ @ instruction: 0x4620fd95 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eaac │ │ │ │ + bl 0xfec4eac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ @@ -236892,18 +236896,18 @@ │ │ │ │ @ instruction: 0xf01e0608 │ │ │ │ eorle r0, r7, r1, lsl #30 │ │ │ │ eorvs pc, ip, r6, asr r8 @ │ │ │ │ strcc pc, [r6], -r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s12, s28 │ │ │ │ - bl 0x87c1d0 │ │ │ │ + bl 0x87c1e4 │ │ │ │ @ instruction: 0xf1460e03 │ │ │ │ - bl 0x879100 │ │ │ │ - bl 0x123b114 │ │ │ │ + bl 0x879114 │ │ │ │ + bl 0x123b128 │ │ │ │ ldrbtmi r0, [r4], -r6, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ stc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @@ -236911,23 +236915,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, ip, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vmlacc.f64 d15, d22, d3 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127c844 │ │ │ │ - b 0x14d1180 │ │ │ │ + b 0x127c858 │ │ │ │ + b 0x14d1194 │ │ │ │ ldmibne fp, {r1, r2, r3, r5, r9, sl, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x123ddc0 │ │ │ │ + bl 0x123ddd4 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ ldr r4, [r6, r6, ror #13]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eb64 │ │ │ │ + bl 0xfec4eb78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r8, lsl #10 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236950,35 +236954,35 @@ │ │ │ │ ldc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ebe0 │ │ │ │ + bl 0xfec4ebf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d51c │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8520f01 │ │ │ │ - blx 0xfe1cfac2 │ │ │ │ + blx 0xfe1cfad6 │ │ │ │ @ instruction: 0xd1273e06 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127c91c │ │ │ │ + b 0x127c930 │ │ │ │ vrsubhn.i16 d22, q0, q7 │ │ │ │ ldmibne fp, {r0, r1, r2, r3, ip} │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x123de9c │ │ │ │ + bl 0x123deb0 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [r2], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ @@ -236986,27 +236990,27 @@ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf10c425b │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ - bl 0x1c7baac │ │ │ │ - beq 0x87b3ac │ │ │ │ + bl 0x1c7bac0 │ │ │ │ + beq 0x87b3c0 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [lr], -r6, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18f6 │ │ │ │ ldmdbne r6!, {r9, sl, fp} │ │ │ │ streq lr, [lr, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf1bc4634 │ │ │ │ @ instruction: 0xd1b40f04 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eca0 │ │ │ │ + bl 0xfec4ecb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ @@ -237018,15 +237022,15 @@ │ │ │ │ eorvs pc, lr, ip, asr r8 @ │ │ │ │ strgt pc, [r6], -r3, lsl #23 │ │ │ │ stceq 1, cr15, [r0], {220} @ 0xdc │ │ │ │ strbeq lr, [r6], -r6, ror #22 │ │ │ │ tstcs ip, #323584 @ 0x4f000 │ │ │ │ stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ movwvs lr, #27203 @ 0x6a43 │ │ │ │ - bl 0x5bc3c8 │ │ │ │ + bl 0x5bc3dc │ │ │ │ @ instruction: 0xf146030c │ │ │ │ ldmdbne fp, {r9, sl} │ │ │ │ streq lr, [r6, #-2885] @ 0xfffff4bb │ │ │ │ vmov.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ @ instruction: 0xe7d74676 │ │ │ │ @@ -237034,26 +237038,26 @@ │ │ │ │ @ instruction: 0x4620fc53 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bdf0 │ │ │ │ vaddl.u8 q11, d0, d30 │ │ │ │ - blx 0xfe1bbb6e │ │ │ │ - b 0x14c534c │ │ │ │ + blx 0xfe1bbb82 │ │ │ │ + b 0x14c5360 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13fca3c │ │ │ │ + b 0x13fca50 │ │ │ │ eorsne r6, r6, #1536 @ 0x600 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - bl 0x123dfb8 │ │ │ │ + bl 0x123dfcc │ │ │ │ ldrmi r0, [ip], -r6, lsl #10 │ │ │ │ @ instruction: 0xe7b34676 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ed5c │ │ │ │ + bl 0xfec4ed70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -237065,120 +237069,120 @@ │ │ │ │ ldc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4edac │ │ │ │ + bl 0xfec4edc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ @ instruction: 0x2c02f931 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xffc35bae │ │ │ │ + blx 0xffc35bc2 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4edfc │ │ │ │ + bl 0xfec4ee10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xff235bfe │ │ │ │ + blx 0xff235c12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ee4c │ │ │ │ + bl 0xfec4ee60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ stccs 8, cr15, [r1], {17} │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfe835c4e │ │ │ │ + blx 0xfe835c62 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ee9c │ │ │ │ + bl 0xfec4eeb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ stccs 8, cr15, [r2], {49} @ 0x31 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x1e35c9e │ │ │ │ + blx 0x1e35cb2 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eeec │ │ │ │ + bl 0xfec4ef00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x1435cee │ │ │ │ + blx 0x1435d02 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ef3c │ │ │ │ + bl 0xfec4ef50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xfedb5d18 │ │ │ │ - b 0x14c95f4 │ │ │ │ + blx 0xfedb5d2c │ │ │ │ + b 0x14c9608 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [ip, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237188,20 +237192,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fb1d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ef98 │ │ │ │ + bl 0xfec4efac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xfe235d74 │ │ │ │ - b 0x14c9650 │ │ │ │ + blx 0xfe235d88 │ │ │ │ + b 0x14c9664 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [r2, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237211,15 +237215,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -pc, ror #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eff4 │ │ │ │ + bl 0xfec4f008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622fa55 │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -237228,44 +237232,44 @@ │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ streq lr, [lr, #-2932] @ 0xfffff48c │ │ │ │ @ instruction: 0x461abfbc │ │ │ │ tstcc r4, r4, ror r6 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff135e04 │ │ │ │ + blx 0xff135e18 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f054 │ │ │ │ + bl 0xfec4f068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ stmdavc fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf172429c │ │ │ │ svclt 0x00bc0e00 │ │ │ │ andcs r4, r0, #28, 12 @ 0x1c00000 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ strbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0x4628d1f1 │ │ │ │ - blx 0xfe635e5c │ │ │ │ + blx 0xfe635e70 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f0ac │ │ │ │ + bl 0xfec4f0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -237273,22 +237277,22 @@ │ │ │ │ addsmi r8, ip, #720896 @ 0xb0000 │ │ │ │ mcreq 1, 0, pc, cr0, cr12, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ addsmi r0, r1, #143 @ 0x8f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ - blx 0x1ab5eb8 │ │ │ │ + blx 0x1ab5ecc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f108 │ │ │ │ + bl 0xfec4f11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -237305,20 +237309,20 @@ │ │ │ │ stmdals r1, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f16c │ │ │ │ + bl 0xfec4f180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf99af7f3 │ │ │ │ - b 0x14c9824 │ │ │ │ + b 0x14c9838 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [lr, #-2940] @ 0xfffff484 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237328,20 +237332,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r5, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f1c8 │ │ │ │ + bl 0xfec4f1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96cf7f3 │ │ │ │ - b 0x14c9880 │ │ │ │ + b 0x14c9894 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [lr, #-2930] @ 0xfffff48e │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237351,15 +237355,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f9d7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f224 │ │ │ │ + bl 0xfec4f238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622f93d │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -237375,15 +237379,15 @@ │ │ │ │ @ instruction: 0xf9a8f7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f284 │ │ │ │ + bl 0xfec4f298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -237395,15 +237399,15 @@ │ │ │ │ @ instruction: 0xf980f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f2d4 │ │ │ │ + bl 0xfec4f2e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -237415,15 +237419,15 @@ │ │ │ │ @ instruction: 0xf958f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f324 │ │ │ │ + bl 0xfec4f338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -237436,24 +237440,24 @@ │ │ │ │ @ instruction: 0xf92ef7f3 │ │ │ │ andlt r9, r2, r0, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f378 │ │ │ │ + bl 0xfec4f38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0x10419c │ │ │ │ + blcs 0x1041b0 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr2, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ mrscc r2, R9_usr │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ @@ -237461,15 +237465,15 @@ │ │ │ │ @ instruction: 0x4620f8fd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f3dc │ │ │ │ + bl 0xfec4f3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -237487,15 +237491,15 @@ │ │ │ │ strtmi pc, [r0], -r9, asr #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f444 │ │ │ │ + bl 0xfec4f458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -237513,15 +237517,15 @@ │ │ │ │ stmdals r1, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f4ac │ │ │ │ + bl 0xfec4f4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -237536,15 +237540,15 @@ │ │ │ │ strtmi pc, [r0], -r7, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f508 │ │ │ │ + bl 0xfec4f51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -237559,15 +237563,15 @@ │ │ │ │ @ instruction: 0x4620f839 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f564 │ │ │ │ + bl 0xfec4f578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -237582,187 +237586,187 @@ │ │ │ │ stmdals r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f5c0 │ │ │ │ + bl 0xfec4f5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff6ef7f2 │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r9 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ - bl 0xfec09b84 │ │ │ │ + bl 0xfec09b98 │ │ │ │ svclt 0x00a8030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ @ instruction: 0xffd8f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f624 │ │ │ │ + bl 0xfec4f638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff3cf7f2 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf931d50a │ │ │ │ @ instruction: 0xf935301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e82f4 │ │ │ │ + bl 0xfe9e8308 │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xffa6f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f688 │ │ │ │ + bl 0xfec4f69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff0af7f2 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a8358 │ │ │ │ + bl 0xfe9a836c │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xff74f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f6ec │ │ │ │ + bl 0xfec4f700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mrc2 7, 6, pc, cr8, cr2, {7} │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r8 │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec09cb0 │ │ │ │ + bl 0xfec09cc4 │ │ │ │ svclt 0x0028030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ @ instruction: 0xff42f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f750 │ │ │ │ + bl 0xfec4f764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 5, pc, cr6, cr2, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf831d50a │ │ │ │ @ instruction: 0xf835301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e8220 │ │ │ │ + bl 0xfe9e8234 │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xff10f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f7b4 │ │ │ │ + bl 0xfec4f7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mrc2 7, 3, pc, cr4, cr2, {7} │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a8284 │ │ │ │ + bl 0xfe9a8298 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 6, pc, cr14, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f818 │ │ │ │ + bl 0xfec4f82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ tstls r1, r4, lsl r6 │ │ │ │ mcr2 7, 2, pc, cr2, cr2, {7} @ │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ tstpeq r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x123ea90 │ │ │ │ + bl 0x123eaa4 │ │ │ │ @ instruction: 0xf10c75e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ mrc2 7, 5, pc, cr2, cr2, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f870 │ │ │ │ + bl 0xfec4f884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ tstls r1, sp, lsl r6 │ │ │ │ mrc2 7, 0, pc, cr6, cr2, {7} │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ andseq pc, r0, #12, 2 │ │ │ │ @@ -237776,31 +237780,31 @@ │ │ │ │ mcr2 7, 4, pc, cr6, cr2, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f8c8 │ │ │ │ + bl 0xfec4f8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf113425d │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892db0c │ │ │ │ - blcs 0x130700 │ │ │ │ - blx 0xca85e4 │ │ │ │ - blle 0x27771c │ │ │ │ + blcs 0x130714 │ │ │ │ + blx 0xca85f8 │ │ │ │ + blle 0x277730 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {14} @ │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ @@ -237814,23 +237818,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ cdpne 13, 11, cr15, cr1, cr13, {5} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3bbf74 │ │ │ │ + blle 0x3bbf88 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ - blx 0x9a865c │ │ │ │ - blle 0x277f9c │ │ │ │ + blx 0x9a8670 │ │ │ │ + blle 0x277fb0 │ │ │ │ @ instruction: 0xf04f2c0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s8, s4 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -237846,54 +237850,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r1, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ svcne 0x0031fd6d │ │ │ │ vmax.f32 d17, d3, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ svceq 0x001ff114 │ │ │ │ movweq pc, #16643 @ 0x4103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3bb7f4 │ │ │ │ + blle 0x3bb808 │ │ │ │ stccs 8, cr6, [r0], {26} │ │ │ │ - blx 0x9a86dc │ │ │ │ - blle 0x27781c │ │ │ │ + blx 0x9a86f0 │ │ │ │ + blle 0x277830 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4092c0 │ │ │ │ - blx 0x18b9038 │ │ │ │ + b 0xfe4092d4 │ │ │ │ + blx 0x18b904c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a8914 │ │ │ │ - b 0xfe179058 │ │ │ │ + b 0x1a8928 │ │ │ │ + b 0xfe17906c │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0x4648d1da │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r0, #968] @ 0x3c8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4fa40 │ │ │ │ + bl 0xfec4fa54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf912425d │ │ │ │ @ instruction: 0xf113cf01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ - blcs 0x12f49c │ │ │ │ - blx 0x1428758 │ │ │ │ - blle 0x278090 │ │ │ │ + blcs 0x12f4b0 │ │ │ │ + blx 0x142876c │ │ │ │ + blle 0x2780a4 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s24 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q15, d0, d1 │ │ │ │ @@ -237907,65 +237911,65 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr1, cr3, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f933 │ │ │ │ svceq 0x000ff114 │ │ │ │ - b 0x14e87c4 │ │ │ │ - blle 0x398470 │ │ │ │ + b 0x14e87d8 │ │ │ │ + blle 0x398484 │ │ │ │ svclt 0x00b82c00 │ │ │ │ @ instruction: 0xfe07fa42 │ │ │ │ @ instruction: 0x2c0fdb05 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a885c │ │ │ │ + blx 0x1a8870 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xc009d8 │ │ │ │ - b 0x47b91c │ │ │ │ - b 0x13fc120 │ │ │ │ + b 0xc009ec │ │ │ │ + b 0x47b930 │ │ │ │ + b 0x13fc134 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, fp, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000bd47 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ ldc2 7, cr15, [r4], #968 @ 0x3c8 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf1142f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x11a8850 │ │ │ │ - blle 0x2779a4 │ │ │ │ + blx 0x11a8864 │ │ │ │ + blle 0x2779b8 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe4093fc │ │ │ │ - blx 0x18b91a8 │ │ │ │ + b 0xfe409410 │ │ │ │ + blx 0x18b91bc │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a8a88 │ │ │ │ - b 0xfe1791cc │ │ │ │ + b 0x1a8a9c │ │ │ │ + b 0xfe1791e0 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237998,152 +238002,152 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ @ instruction: 0xf04fbcc3 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r6], -r1, lsl #6 │ │ │ │ - blx 0xab29d4 │ │ │ │ + blx 0xab29e8 │ │ │ │ @ instruction: 0xf04ff608 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ ldrb r0, [lr, r1, lsl #6] │ │ │ │ bicsle r2, r8, r0, lsl #28 │ │ │ │ @ instruction: 0xf00046b4 │ │ │ │ ldrb r0, [r8, r1, lsl #6] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ stmdbeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r0, r3, r5, sp, lr, pc} │ │ │ │ svclt 0x00bc2d00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x377320 │ │ │ │ - vstrcs d13, [pc, #-56] @ 0xf8a64 │ │ │ │ - blx 0x1afb3c │ │ │ │ + blx 0x377334 │ │ │ │ + vstrcs d13, [pc, #-56] @ 0xf8a78 │ │ │ │ + blx 0x1afb50 │ │ │ │ @ instruction: 0xf5befe05 │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf04f46f2 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - bvc 0xf63f4 │ │ │ │ + bvc 0xf6408 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12ac6c8 │ │ │ │ + b 0x12ac6dc │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, fp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - beq 0x1b32fc │ │ │ │ + beq 0x1b3310 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8204 @ 0x200c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdad1 │ │ │ │ ldrbtmi r0, [r2], r0, lsl #28 │ │ │ │ - bcs 0x132a80 │ │ │ │ + bcs 0x132a94 │ │ │ │ @ instruction: 0x4696d1de │ │ │ │ bfi r4, r2, #13, #19 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xff1b6af6 │ │ │ │ + blx 0xff1b6b0a │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff113 │ │ │ │ @ instruction: 0xf8dedb32 │ │ │ │ - blcs 0x100b54 │ │ │ │ + blcs 0x100b68 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ - blx 0x97bb5c │ │ │ │ - blle 0x3f5380 │ │ │ │ + blx 0x97bb70 │ │ │ │ + blle 0x3f5394 │ │ │ │ @ instruction: 0xdc2b2b1f │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorle r4, r9, sl, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8781824 @ 0x00860000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1ac7a0 │ │ │ │ - b 0x1793c4 │ │ │ │ - b 0xfe1793bc │ │ │ │ + b 0xfe1ac7b4 │ │ │ │ + b 0x1793d8 │ │ │ │ + b 0xfe1793d0 │ │ │ │ andvs r0, sl, ip, lsl #4 │ │ │ │ ldrdlt sp, [r5, -r2]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [sp, r2, ror #12] │ │ │ │ - bcs 0x10a610 │ │ │ │ + bcs 0x10a624 │ │ │ │ @ instruction: 0xe7d9d1d6 │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ ldrb r0, [r5, r0, lsl #24] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0x1a36bb2 │ │ │ │ + blx 0x1a36bc6 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11e │ │ │ │ - b 0x14ef46c │ │ │ │ + b 0x14ef480 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ @ instruction: 0x432bc000 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xb125d1ea │ │ │ │ movwpl pc, #1289 @ 0x509 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0x46482f30 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff136c00 │ │ │ │ + bllt 0xff136c14 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb16 │ │ │ │ ldcle 15, cr0, [r9], {7} │ │ │ │ stc2 10, cr15, [lr], {3} @ │ │ │ │ @ instruction: 0xf88cfa4f │ │ │ │ svclt 0x000445c4 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, r9, r1, lsl #8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14ca4d4 │ │ │ │ + b 0x14ca4e8 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ strb r0, [pc, r0, lsl #25] │ │ │ │ stc2 10, cr15, [r7], {67} @ 0x43 @ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r2, [r9, r0, lsl #6] │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ @@ -238151,18 +238155,18 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x2b6c6e │ │ │ │ + blx 0x2b6c82 │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r2, lr, lsl #12 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ svceq 0x00d243d2 │ │ │ │ @@ -238178,88 +238182,88 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d014 │ │ │ │ @ instruction: 0xf1152f02 │ │ │ │ svclt 0x00bc0f0f │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ - blle 0xff941510 │ │ │ │ + blle 0xff941524 │ │ │ │ svclt 0x00bc2d00 │ │ │ │ @ instruction: 0xfe08fa42 │ │ │ │ - blle 0xff7c151c │ │ │ │ + blle 0xff7c1530 │ │ │ │ stclle 13, cr2, [fp, #60] @ 0x3c │ │ │ │ - bcs 0x10a77c │ │ │ │ + bcs 0x10a790 │ │ │ │ @ instruction: 0xe7d5d1d0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bb3b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfeb36d28 │ │ │ │ + blx 0xfeb36d3c │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf2430c04 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ rsbslt r0, fp, #55574528 @ 0x3500000 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fa │ │ │ │ - blcs 0x12f9cc │ │ │ │ - blcs 0x8efa4c │ │ │ │ - blx 0x2efe5c │ │ │ │ - blx 0x11b55a0 │ │ │ │ + blcs 0x12f9e0 │ │ │ │ + blcs 0x8efa60 │ │ │ │ + blx 0x2efe70 │ │ │ │ + blx 0x11b55b4 │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ - b 0x147a9b0 │ │ │ │ + b 0x147a9c4 │ │ │ │ @ instruction: 0xf8510707 │ │ │ │ @ instruction: 0xf0078f04 │ │ │ │ sbclt r0, r7, #1, 28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x194ea4 │ │ │ │ - b 0xfe1795e8 │ │ │ │ + b 0x194eb8 │ │ │ │ + b 0xfe1795fc │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d1 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffab6db4 │ │ │ │ - blx 0x12c9758 │ │ │ │ + blt 0xffab6dc8 │ │ │ │ + blx 0x12c976c │ │ │ │ strcs pc, [r0, -r2, lsl #4] │ │ │ │ @ instruction: 0x463ae7d9 │ │ │ │ bicsle r2, r0, r0, lsl #30 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604b25e │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1336de8 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xf8e40 │ │ │ │ + blx 0x1336dfc │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xf8e54 │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ @ instruction: 0xf04f0710 │ │ │ │ @ instruction: 0xf91c0e00 │ │ │ │ - blcs 0x108a38 │ │ │ │ + blcs 0x108a4c │ │ │ │ @ instruction: 0xf000da19 │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, pc, lsl #5 │ │ │ │ @@ -238281,116 +238285,116 @@ │ │ │ │ movwcs lr, #2007 @ 0x7d7 │ │ │ │ andeq pc, r1, #0 │ │ │ │ bfi r4, sp, #12, #7 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0xf0002500 │ │ │ │ strb r0, [ip, r1, lsl #4] │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0x10a720 │ │ │ │ + blcs 0x10a734 │ │ │ │ mvnscs sp, #199 @ 0xc7 │ │ │ │ bfi r4, r5, (invalid: 12:4) │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9eef7f2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ stccs 0, cr14, [r0, #-160] @ 0xffffff60 │ │ │ │ - blx 0xc28ddc │ │ │ │ + blx 0xc28df0 │ │ │ │ @ instruction: 0xf04ffc08 │ │ │ │ - blle 0x43c6f4 │ │ │ │ + blle 0x43c708 │ │ │ │ ldcle 13, cr2, [fp], #-60 @ 0xffffffc4 │ │ │ │ stc2 10, cr15, [r5], {12} @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf904c │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf9060 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85742b3 │ │ │ │ - b 0xc9d00c │ │ │ │ - b 0x3fc750 │ │ │ │ - b 0x147bf54 │ │ │ │ + b 0xc9d020 │ │ │ │ + b 0x3fc764 │ │ │ │ + b 0x147bf68 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ andsle ip, r0, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ - blle 0xff93bf4c │ │ │ │ + blle 0xff93bf60 │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdac9 │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ ldrdlt lr, [r2, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xa36f38 │ │ │ │ + blt 0xa36f4c │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r6], r8, asr #3 │ │ │ │ svclt 0x0000e7ca │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ @ instruction: 0xf98cf7f2 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - bcs 0x104bc0 │ │ │ │ + bcs 0x104bd4 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf115db0c │ │ │ │ - blle 0xabcc3c │ │ │ │ - blle 0xb043c4 │ │ │ │ + blle 0xabcc50 │ │ │ │ + blle 0xb043d8 │ │ │ │ stcle 13, cr2, [sp, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xb11a4694 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0xfe3290dc │ │ │ │ - b 0x1797f8 │ │ │ │ - b 0xfe179824 │ │ │ │ + b 0xfe3290f0 │ │ │ │ + b 0x17980c │ │ │ │ + b 0xfe179838 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ ldrdlt sp, [r3, -r7]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r4, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r4], r0, lsl #4 │ │ │ │ @ instruction: 0xf1c5e7de │ │ │ │ - blx 0x97c01c │ │ │ │ + blx 0x97c030 │ │ │ │ @ instruction: 0xf04ff20c │ │ │ │ ldrb r0, [r7, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r5], {2} @ │ │ │ │ @ instruction: 0xf805fa2c │ │ │ │ bicle r4, sp, r2, asr #10 │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ strb r0, [sp, r0, lsl #24] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec50240 │ │ │ │ + bl 0xfec50254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xf92ef7f2 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -238405,49 +238409,49 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f08 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892dbec │ │ │ │ - blcs 0x13109c │ │ │ │ - blx 0xcafc28 │ │ │ │ + blcs 0x1310b0 │ │ │ │ + blx 0xcafc3c │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3fc0ac │ │ │ │ + bl 0x3fc0c0 │ │ │ │ ubfx r0, lr, #24, #2 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt r0, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f243e7 │ │ │ │ cdpne 8, 11, cr15, cr1, cr13, {7} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a9050 │ │ │ │ + blx 0x1a9064 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xc011cc │ │ │ │ - b 0x47c110 │ │ │ │ - b 0x13fc914 │ │ │ │ + b 0xc011e0 │ │ │ │ + b 0x47c124 │ │ │ │ + b 0x13fc928 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r0, r0 │ │ │ │ svceq 0x0010f114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa7c924 │ │ │ │ + blle 0xffa7c938 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ ldrsbtmi sp, [sl], #173 @ 0xad │ │ │ │ cdpeq 0, 0, cr15, cr1, cr2, {0} │ │ │ │ vnmlseq.f64 d30, d2, d14 │ │ │ │ @ instruction: 0x4640e7dd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt ip!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -238456,23 +238460,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf8aaf7f2 │ │ │ │ svcne 0x0029b273 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ bicsmi r3, lr, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0020f113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x33c180 │ │ │ │ + blle 0x33c194 │ │ │ │ ldrdcs pc, [r0], -lr │ │ │ │ - blle 0x783d88 │ │ │ │ + blle 0x783d9c │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ andeq lr, r8, #140, 20 @ 0x8c000 │ │ │ │ @@ -238483,15 +238487,15 @@ │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ ldrshtmi fp, [r2], #141 @ 0x8d │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ mrrceq 11, 0, lr, r2, cr12 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec503d4 │ │ │ │ + bl 0xfec503e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xf864f7f2 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -238506,76 +238510,76 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf992dbec │ │ │ │ - blcs 0x131230 │ │ │ │ - blx 0x14afdbc │ │ │ │ + blcs 0x131244 │ │ │ │ + blx 0x14afdd0 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3fc240 │ │ │ │ + bl 0x3fc254 │ │ │ │ strb r0, [r1, lr, ror #24]! │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r6!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f243e7 │ │ │ │ cdpne 8, 11, cr15, cr1, cr3, {1} │ │ │ │ vceq.f32 d17, d19, d27 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a91e4 │ │ │ │ + blx 0x1a91f8 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xc01360 │ │ │ │ - b 0x47c2a4 │ │ │ │ - b 0x13fcaa8 │ │ │ │ + b 0xc01374 │ │ │ │ + b 0x47c2b8 │ │ │ │ + b 0x13fcabc │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r1, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa7cab8 │ │ │ │ + blle 0xffa7cacc │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff8042c0 │ │ │ │ + ble 0xff8042d4 │ │ │ │ @ instruction: 0xf002413a │ │ │ │ - bl 0x47cacc │ │ │ │ + bl 0x47cae0 │ │ │ │ ldrb r0, [ip, r2, ror #28] │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000b871 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xffdef7f1 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf114350c │ │ │ │ @ instruction: 0xf1030f1f │ │ │ │ svclt 0x00b80304 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ stccs 3, cr4, [r0], {231} @ 0xe7 │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1a9284 │ │ │ │ + blx 0x1a9298 │ │ │ │ @ instruction: 0xf851fc04 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -238594,18 +238598,18 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff98f7f1 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ @ instruction: 0xf1153201 │ │ │ │ - blle 0xafcfb0 │ │ │ │ + blle 0xafcfc4 │ │ │ │ stccs 8, cr7, [r0, #-76] @ 0xffffffb4 │ │ │ │ vstrcs d13, [r7, #-172] @ 0xffffff54 │ │ │ │ - blx 0x1f046c │ │ │ │ + blx 0x1f0480 │ │ │ │ @ instruction: 0xf1befe05 │ │ │ │ svclt 0x009c0fff │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x469c0eff │ │ │ │ @@ -238618,64 +238622,64 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbfeb │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r6], r1, lsl #6 │ │ │ │ - blx 0x9f3380 │ │ │ │ + blx 0x9f3394 │ │ │ │ @ instruction: 0xf04ff908 │ │ │ │ @ instruction: 0xf0090c00 │ │ │ │ @ instruction: 0xf0000e01 │ │ │ │ - bl 0x47a004 │ │ │ │ + bl 0x47a018 │ │ │ │ @ instruction: 0xe7d90e59 │ │ │ │ bicsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ strbtmi r0, [r6], r1, lsl #6 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff40f7f1 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {3} │ │ │ │ @ instruction: 0xf2431eb3 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ - b 0x1cc2844 │ │ │ │ + b 0x1cc2858 │ │ │ │ eor r0, r6, r2, lsl #16 │ │ │ │ @ instruction: 0xa000f8b3 │ │ │ │ - blle 0xb83c50 │ │ │ │ + blle 0xb83c64 │ │ │ │ @ instruction: 0xdc312a0f │ │ │ │ vseleq.f32 s30, s4, s20 │ │ │ │ svccc 0x0080f5be │ │ │ │ @ instruction: 0x46f1bf3c │ │ │ │ - beq 0x1355a0 │ │ │ │ + beq 0x1355b4 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - blx 0x18d7c6c │ │ │ │ + blx 0x18d7c80 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x126d080 │ │ │ │ + b 0x126d094 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ vmlaeq.f32 s28, s28, s18 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8213 @ 0x2015 │ │ │ │ svceq 0x0010f112 │ │ │ │ @ instruction: 0xf04fdad4 │ │ │ │ ldrbmi r0, [r1], r0, lsl #20 │ │ │ │ - blx 0xbb3434 │ │ │ │ + blx 0xbb3448 │ │ │ │ @ instruction: 0xf04ffe08 │ │ │ │ @ instruction: 0xf00e0a00 │ │ │ │ - bl 0x3fc4b8 │ │ │ │ + bl 0x3fc4cc │ │ │ │ @ instruction: 0xe7da095e │ │ │ │ @ instruction: 0xf1ba46d1 │ │ │ │ bicsle r0, r2, r0, lsl #30 │ │ │ │ ldrdlt lr, [r5, -r5]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -238686,30 +238690,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ mrc2 7, 6, pc, cr14, cr1, {7} │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f113 │ │ │ │ @ instruction: 0xf8dedb2d │ │ │ │ - blcs 0x10151c │ │ │ │ - blcs 0x8f01d4 │ │ │ │ - blx 0x1b05f4 │ │ │ │ - blx 0xc38534 │ │ │ │ + blcs 0x101530 │ │ │ │ + blcs 0x8f01e8 │ │ │ │ + blx 0x1b0608 │ │ │ │ + blx 0xc38548 │ │ │ │ strbmi pc, [sl, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d032 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1246134 │ │ │ │ - blx 0x18ba96c │ │ │ │ + b 0x1246148 │ │ │ │ + blx 0x18ba980 │ │ │ │ ldrbmi pc, [r6, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ @@ -238717,46 +238721,46 @@ │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbf23 │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ - blx 0x9b34f0 │ │ │ │ + blx 0x9b3504 │ │ │ │ @ instruction: 0xf04ff208 │ │ │ │ @ instruction: 0xf0020c00 │ │ │ │ - bl 0x33b98c │ │ │ │ + bl 0x33b9a0 │ │ │ │ @ instruction: 0xe7d40252 │ │ │ │ - bcs 0x10afe0 │ │ │ │ + bcs 0x10aff4 │ │ │ │ ldrb sp, [r0, sp, asr #3] │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ strb r0, [ip, r0, lsl #24] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ mrc2 7, 3, pc, cr12, cr1, {7} │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf1062700 │ │ │ │ - b 0x1cbaa08 │ │ │ │ + b 0x1cbaa1c │ │ │ │ andcc r0, r1, #14680064 @ 0xe00000 │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf992db30 │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xd3d1dc │ │ │ │ + blle 0xd3d1f0 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1f06c4 │ │ │ │ - blx 0x14f8620 │ │ │ │ + blx 0x1f06d8 │ │ │ │ + blx 0x14f8634 │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ced618 │ │ │ │ + b 0x1ced62c │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -238770,30 +238774,30 @@ │ │ │ │ mcrlt 7, 6, pc, cr2, cr1, {7} @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r4, [r3, r3, ror #12]! │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ - bl 0x402250 │ │ │ │ + bl 0x402264 │ │ │ │ ldrb r0, [r9, r8, ror #24] │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ ldrb r0, [r3, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr8, cr1, {7} │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r4, lr, lsl #12 │ │ │ │ ldcle 13, cr2, [r7], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ @@ -238810,22 +238814,22 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf115d018 │ │ │ │ @ instruction: 0xf1030f0f │ │ │ │ svclt 0x00bc0302 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xff94b0b8 │ │ │ │ + blle 0xff94b0cc │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff444af8 │ │ │ │ + ble 0xff444b0c │ │ │ │ stc2 10, cr15, [r8], {66} @ 0x42 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ - bl 0x47cf08 │ │ │ │ + bl 0x47cf1c │ │ │ │ ldrb r0, [r5, ip, ror #28] │ │ │ │ - bcs 0x10b164 │ │ │ │ + bcs 0x10b178 │ │ │ │ ldrb sp, [r1, ip, asr #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -238835,54 +238839,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ ldc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svceq 0x001ff113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb15 │ │ │ │ - blcs 0x101774 │ │ │ │ - blcs 0x8f0438 │ │ │ │ - blx 0x1b085c │ │ │ │ - blx 0x143878c │ │ │ │ + blcs 0x101788 │ │ │ │ + blcs 0x8f044c │ │ │ │ + blx 0x1b0870 │ │ │ │ + blx 0x14387a0 │ │ │ │ strbmi pc, [r2, #-2051] @ 0xfffff7fd @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ced7a8 │ │ │ │ + b 0x1ced7bc │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b9f98 │ │ │ │ + b 0x14b9fac │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe30ad80 │ │ │ │ - blx 0x18b9fdc │ │ │ │ + b 0xfe30ad94 │ │ │ │ + blx 0x18b9ff0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a98a8 │ │ │ │ - b 0xfe179fec │ │ │ │ + b 0x1a98bc │ │ │ │ + b 0xfe17a000 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ smlawtlt r5, ip, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ - bl 0x3fc7ec │ │ │ │ + bl 0x3fc800 │ │ │ │ ldrb r0, [r6, r8, ror #24] │ │ │ │ - bcs 0x10b240 │ │ │ │ + bcs 0x10b254 │ │ │ │ ldrb sp, [r2, fp, asr #3] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, lr, r8, lsl #22 │ │ │ │ @@ -238892,125 +238896,125 @@ │ │ │ │ strdls r3, [r1, -pc] │ │ │ │ stc2l 7, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ @ instruction: 0xf1033901 │ │ │ │ @ instruction: 0xf1030638 │ │ │ │ @ instruction: 0xf1c60518 │ │ │ │ - blx 0x18bc8b8 │ │ │ │ - blx 0xa37a58 │ │ │ │ + blx 0x18bc8cc │ │ │ │ + blx 0xa37a6c │ │ │ │ vaddl.u8 , d7, d6 │ │ │ │ - blx 0x203480 │ │ │ │ - blx 0xa38878 │ │ │ │ - b 0x1136c60 │ │ │ │ + blx 0x203494 │ │ │ │ + blx 0xa3888c │ │ │ │ + b 0x1136c74 │ │ │ │ @ instruction: 0x4328000c │ │ │ │ ldmib r2, {r2, r4, r5, r6, r7, lr}^ │ │ │ │ - blx 0xa92c58 │ │ │ │ + blx 0xa92c6c │ │ │ │ @ instruction: 0xf1c3fc03 │ │ │ │ - blx 0xa3b0e0 │ │ │ │ - blx 0x279070 │ │ │ │ - b 0x1437080 │ │ │ │ + blx 0xa3b0f4 │ │ │ │ + blx 0x279084 │ │ │ │ + b 0x1437094 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa3b0f0 │ │ │ │ + blx 0xa3b104 │ │ │ │ vmax.s8 d31, d3, d6 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ - b 0x13fad50 │ │ │ │ - blx 0x33c89a │ │ │ │ - blx 0x377086 │ │ │ │ - blx 0xfe91289a │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ + b 0x13fad64 │ │ │ │ + blx 0x33c8ae │ │ │ │ + blx 0x37709a │ │ │ │ + blx 0xfe9128ae │ │ │ │ stmdbls r1, {r0, r3, ip} │ │ │ │ eorsls pc, r8, r5, asr r8 @ │ │ │ │ - beq 0x1344a4 │ │ │ │ + beq 0x1344b8 │ │ │ │ sbceq lr, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf8d0680c │ │ │ │ stmdavs r8, {r2, pc} │ │ │ │ andeq lr, r0, ip, lsl #21 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - b 0x10996c │ │ │ │ + b 0x109980 │ │ │ │ rsbmi r0, r0, r9 │ │ │ │ - b 0xfe4918d4 │ │ │ │ + b 0xfe4918e8 │ │ │ │ @ instruction: 0xf1c3000c │ │ │ │ - b 0xfd13c │ │ │ │ - b 0xf98e8 │ │ │ │ - b 0xfe0f98e4 │ │ │ │ + b 0xfd150 │ │ │ │ + b 0xf98fc │ │ │ │ + b 0xfe0f98f8 │ │ │ │ subvs r0, r8, ip │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ - blx 0x909c40 │ │ │ │ - b 0x11b890c │ │ │ │ - blx 0x8fa118 │ │ │ │ - bl 0x2764f0 │ │ │ │ + blx 0x909c54 │ │ │ │ + b 0x11b8920 │ │ │ │ + blx 0x8fa12c │ │ │ │ + bl 0x276504 │ │ │ │ @ instruction: 0xf85500c7 │ │ │ │ - b 0x11959c8 │ │ │ │ + b 0x11959dc │ │ │ │ stmvs sp, {r2, r3, r9} │ │ │ │ rsbmi r6, sl, r0, asr #16 │ │ │ │ eorsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r4, sl, sl, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ ldrbmi r6, [r8], -fp, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f14ff0 │ │ │ │ @ instruction: 0xf64bbd51 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x1799e4 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ + blmi 0x1799f8 │ │ │ │ subseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff1b5f60 │ │ │ │ - ldrshteq r2, [r5], -ip │ │ │ │ + blx 0xff335f74 │ │ │ │ + eorseq r2, r5, r4, lsl ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d9b7c │ │ │ │ + blcs 0x4d9b90 │ │ │ │ addhi pc, lr, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf995c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf9970 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8c00 │ │ │ │ - bls 0x14b17c │ │ │ │ + blls 0x1f8c14 │ │ │ │ + bls 0x14b190 │ │ │ │ ldreq pc, [r0, -r3, lsl #2]! │ │ │ │ andseq pc, r0, r3, lsl #2 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf607fa24 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ rscsmi r4, ip, r6, lsl #6 │ │ │ │ rsclt r6, pc, #80, 16 @ 0x500000 │ │ │ │ vmlsmi.f32 s28, s8, s30 │ │ │ │ @ instruction: 0x4c06ea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vnmlami.f32 s28, s12, s28 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xf95df │ │ │ │ + strcs pc, [pc, #-965] @ 0xf95f3 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - blx 0x113a24 │ │ │ │ + blx 0x113a38 │ │ │ │ sbcsmi pc, ip, r6, lsl #12 │ │ │ │ @ instruction: 0xf1a34334 │ │ │ │ - blx 0x8fb260 │ │ │ │ + blx 0x8fb274 │ │ │ │ teqpmi r4, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - bl 0x289d50 │ │ │ │ + bl 0x289d64 │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x0001407c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ stmdavs pc, {r2, r3, r4, r5, lr} @ │ │ │ │ @@ -239019,607 +239023,607 @@ │ │ │ │ rsbmi r0, r0, r0, lsr #14 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ subvs r4, r8, r0, rrx │ │ │ │ strteq pc, [r0], #-419 @ 0xfffffe5d │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x909d9c │ │ │ │ + blx 0x909db0 │ │ │ │ teqpmi sl, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmvs ip, {r1, r5, r8, r9, lr} │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf8564062 │ │ │ │ - b 0x18db20 │ │ │ │ + b 0x18db34 │ │ │ │ eormi r0, sl, ip, lsl #4 │ │ │ │ rsbmi r6, r2, r0, asr #16 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c9ba8 │ │ │ │ + b 0x1c9bbc │ │ │ │ andmi r0, r3, lr, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addne pc, r4, fp, asr #12 │ │ │ │ + addsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025e │ │ │ │ - svclt 0x0000fa15 │ │ │ │ - eorseq r2, r5, r0, lsl ip │ │ │ │ + svclt 0x0000fa1b │ │ │ │ + eorseq r2, r5, r8, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, r3, r0, lsr #22 │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b8aac │ │ │ │ - blls 0x1cb2d8 │ │ │ │ + bls 0x1b8ac0 │ │ │ │ + blls 0x1cb2ec │ │ │ │ @ instruction: 0xf887fa5f │ │ │ │ ldmib r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1c30500 │ │ │ │ @ instruction: 0xf1030620 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ @ instruction: 0xf3c70900 │ │ │ │ - blx 0x903714 │ │ │ │ + blx 0x903728 │ │ │ │ @ instruction: 0xf04ffc03 │ │ │ │ - blx 0x245edc │ │ │ │ - b 0x14372fc │ │ │ │ + blx 0x245ef0 │ │ │ │ + b 0x1437310 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa3b36c │ │ │ │ - blx 0x1392fc │ │ │ │ - blx 0xa77f18 │ │ │ │ - blx 0x937310 │ │ │ │ - b 0x1436f0c │ │ │ │ - blx 0x8fcb18 │ │ │ │ - b 0x1276b14 │ │ │ │ + blx 0xa3b380 │ │ │ │ + blx 0x139310 │ │ │ │ + blx 0xa77f2c │ │ │ │ + blx 0x937324 │ │ │ │ + b 0x1436f20 │ │ │ │ + blx 0x8fcb2c │ │ │ │ + b 0x1276b28 │ │ │ │ sbcsmi r0, r8, r9, lsl #10 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - bl 0x28a728 │ │ │ │ - bl 0x1f9e38 │ │ │ │ + bl 0x28a73c │ │ │ │ + bl 0x1f9e4c │ │ │ │ stmdavs ip, {r0, r2, r9, fp} │ │ │ │ eorsls pc, r8, r6, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r0 │ │ │ │ - b 0xfe413b48 │ │ │ │ + b 0xfe413b5c │ │ │ │ @ instruction: 0xf8d10000 │ │ │ │ eormi ip, r8, r4 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ andvs r4, r8, r0, rrx │ │ │ │ andeq lr, ip, lr, lsl #21 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, sl, r0, lsl #20 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ @ instruction: 0xf1a36048 │ │ │ │ ldmib r2, {r5, sl, fp}^ │ │ │ │ - blx 0x101b60 │ │ │ │ + blx 0x101b74 │ │ │ │ sbcsmi pc, sl, lr, lsl #28 │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r7, r6, lsl #22 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r1, r2, r3, r7, fp, sp, lr}^ │ │ │ │ eormi r4, sl, r2, ror r0 │ │ │ │ rsbsmi r4, r2, sl, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c9cd4 │ │ │ │ + b 0x1c9ce8 │ │ │ │ andmi r0, r3, sl, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsne pc, r4, fp, asr #12 │ │ │ │ + adcne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025f │ │ │ │ - svclt 0x0000f97f │ │ │ │ - eorseq r2, r5, r4, lsr #24 │ │ │ │ + svclt 0x0000f985 │ │ │ │ + eorseq r2, r5, ip, lsr ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ rsbsle r2, r6, r8, lsl #22 │ │ │ │ ldmdale sl!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f897c │ │ │ │ + blls 0x1f8990 │ │ │ │ strcc pc, [r1, -pc, asr #32] │ │ │ │ @ instruction: 0xf1039a01 │ │ │ │ @ instruction: 0xf1c40438 │ │ │ │ - blx 0xa7b078 │ │ │ │ - blx 0x2b6c0c │ │ │ │ + blx 0xa7b08c │ │ │ │ + blx 0x2b6c20 │ │ │ │ msrmi CPSR_fs, #20971520 @ 0x1400000 │ │ │ │ ldreq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf505fa26 │ │ │ │ strcs pc, [pc], -r0, asr #7 │ │ │ │ addsmi r4, ip, ip, lsr #6 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr4, {0} │ │ │ │ strmi lr, [r0, #-2514] @ 0xfffff62e │ │ │ │ @ instruction: 0xf80efb07 │ │ │ │ str pc, [r7, -lr, lsr #23] │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ @ instruction: 0xf1a3b2c5 │ │ │ │ - bl 0x2f9cac │ │ │ │ - blx 0x1fd44c │ │ │ │ - b 0x1435c34 │ │ │ │ + bl 0x2f9cc0 │ │ │ │ + blx 0x1fd460 │ │ │ │ + b 0x1435c48 │ │ │ │ @ instruction: 0xf1c30c00 │ │ │ │ - blx 0x9f9cbc │ │ │ │ - b 0x1435c40 │ │ │ │ - blx 0x1fcc44 │ │ │ │ + blx 0x9f9cd0 │ │ │ │ + b 0x1435c54 │ │ │ │ + blx 0x1fcc58 │ │ │ │ vhadd.s8 d31, d3, d3 │ │ │ │ - vmls.i d16, d16, d0[6] │ │ │ │ - bl 0x1fad24 │ │ │ │ + vaddhn.i16 d17, q0, q0 │ │ │ │ + bl 0x1fad38 │ │ │ │ @ instruction: 0xf85401c5 │ │ │ │ stmdavs r9, {r0, r2, r4, r5, ip, lr}^ │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ rsbsmi r6, r8, pc, lsl #16 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stcls 0, cr4, [r1, #-160] @ 0xffffff60 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, lr}^ @ │ │ │ │ - b 0xfe411c90 │ │ │ │ + b 0xfe411ca4 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ - b 0xfccf8 │ │ │ │ + b 0xfcd0c │ │ │ │ eormi r0, r8, lr │ │ │ │ subvs r4, r8, r8, ror r0 │ │ │ │ streq pc, [r0, -r3, asr #3]! │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ - blx 0x909ef8 │ │ │ │ - b 0x11b78b0 │ │ │ │ - blx 0xfa4c8 │ │ │ │ - bl 0x2368a8 │ │ │ │ + blx 0x909f0c │ │ │ │ + b 0x11b78c4 │ │ │ │ + blx 0xfa4dc │ │ │ │ + bl 0x2368bc │ │ │ │ @ instruction: 0xf85400c6 │ │ │ │ teqmi sl, #54 @ 0x36 │ │ │ │ stmdavs r0, {r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c9e38 │ │ │ │ + b 0x1c9e4c │ │ │ │ eorsmi r0, r3, r8, lsl #6 │ │ │ │ addvs r4, fp, r3, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2 │ │ │ │ strbmi r6, [r8], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ @ instruction: 0xf64bbb75 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x179d9c │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ + blmi 0x179db0 │ │ │ │ andvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8e6f18c │ │ │ │ - eorseq r2, r5, r8, lsr ip │ │ │ │ + @ instruction: 0xf8ecf18c │ │ │ │ + eorseq r2, r5, r0, asr ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d9f44 │ │ │ │ + blcs 0x4d9f58 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf9d63 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf9d77 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8848 │ │ │ │ - bls 0x16683c │ │ │ │ + blls 0x1f885c │ │ │ │ + bls 0x166850 │ │ │ │ ldceq 1, cr15, [r0], #-12 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldreq pc, [r0], #-259 @ 0xfffffefd │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldmib r2, {sl, sp}^ │ │ │ │ - blx 0x413148 │ │ │ │ - blx 0x278d58 │ │ │ │ - blx 0x8f955c │ │ │ │ - b 0x14f7384 │ │ │ │ - bl 0x80cd88 │ │ │ │ + blx 0x41315c │ │ │ │ + blx 0x278d6c │ │ │ │ + blx 0x8f9570 │ │ │ │ + b 0x14f7398 │ │ │ │ + bl 0x80cd9c │ │ │ │ @ instruction: 0xf1440c05 │ │ │ │ strteq r0, [r4], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x11fae04 │ │ │ │ - b 0x14cade8 │ │ │ │ - bl 0x80cdac │ │ │ │ + b 0x11fae18 │ │ │ │ + b 0x14cadfc │ │ │ │ + bl 0x80cdc0 │ │ │ │ vmull.u8 q8, d0, d5 │ │ │ │ @ instruction: 0xf1a3250f │ │ │ │ @ instruction: 0xf1440020 │ │ │ │ - blx 0x27ad8c │ │ │ │ - b 0x14b5d90 │ │ │ │ + blx 0x27ada0 │ │ │ │ + b 0x14b5da4 │ │ │ │ @ instruction: 0xf1c30e00 │ │ │ │ - blx 0xa79e18 │ │ │ │ - b 0x14b5d9c │ │ │ │ - blx 0x27d5a0 │ │ │ │ + blx 0xa79e2c │ │ │ │ + b 0x14b5db0 │ │ │ │ + blx 0x27d5b4 │ │ │ │ vhadd.s8 d31, d3, d3 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ - bl 0x27b680 │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ + bl 0x27b694 │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x00014078 │ │ │ │ andeq lr, ip, r0, lsl #20 │ │ │ │ stmdavs pc, {r3, r4, r5, lr} @ │ │ │ │ andvs r4, r8, r8, ror r0 │ │ │ │ @ instruction: 0xf1a36848 │ │ │ │ - b 0xfe47ba54 │ │ │ │ - b 0x47d5d8 │ │ │ │ + b 0xfe47ba68 │ │ │ │ b 0x47d5ec │ │ │ │ - b 0xfe47d604 │ │ │ │ + b 0x47d600 │ │ │ │ + b 0xfe47d618 │ │ │ │ subvs r0, r8, r0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x90a05c │ │ │ │ + blx 0x90a070 │ │ │ │ teqpmi sl, #14, 28 @ p-variant is OBSOLETE @ 0xe0 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ eorsvs pc, r5, r6, asr r8 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c9fbc │ │ │ │ + b 0x1c9fd0 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ addvs r4, fp, fp, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andmi r4, r2, r2, lsr #32 │ │ │ │ sbcvs r4, sl, sl, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff237df4 │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blt 0xff237e08 │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addne pc, r4, fp, asr #12 │ │ │ │ + addsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0261 │ │ │ │ - svclt 0x0000f835 │ │ │ │ - eorseq r2, r5, ip, asr #24 │ │ │ │ + svclt 0x0000f83b │ │ │ │ + eorseq r2, r5, r4, ror #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ rsble r2, sl, r0, lsr #22 │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b86ec │ │ │ │ + bls 0x1b8700 │ │ │ │ ldmib r2, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1034500 │ │ │ │ subsmi r0, lr, #32, 28 @ 0x200 │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf9edb @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf9eef @ │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ vseleq.f32 s30, s28, s11 │ │ │ │ vmlseq.f32 s28, s12, s28 │ │ │ │ sbclt r4, r6, #221 @ 0xdd │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ - strcs pc, [pc, #-960] @ 0xf9ae4 │ │ │ │ + strcs pc, [pc, #-960] @ 0xf9af8 │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf000fa04 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ @ instruction: 0xf003fa04 │ │ │ │ - strbteq pc, [r8], #579 @ 0x243 @ │ │ │ │ + strne pc, [r0], #-579 @ 0xfffffdbd │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ biceq lr, r6, r4, lsl #22 │ │ │ │ eorsls pc, r6, r4, asr r8 @ │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, fp, sp, lr} │ │ │ │ rsbsmi r6, r0, lr, lsl #16 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ stmdavs lr, {r4, r5, r6, lr}^ │ │ │ │ - b 0xfe411f0c │ │ │ │ + b 0xfe411f20 │ │ │ │ @ instruction: 0xf1c30006 │ │ │ │ - b 0xfcf74 │ │ │ │ + b 0xfcf88 │ │ │ │ eorsmi r0, r8, lr │ │ │ │ subvs r4, r8, r0, ror r0 │ │ │ │ strteq pc, [r0], -r3, lsr #3 │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf606fa00 │ │ │ │ - blx 0x90a174 │ │ │ │ + blx 0x90a188 │ │ │ │ teqpmi r2, #12, 24 @ p-variant is OBSOLETE @ 0xc00 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r4, lsl #22 │ │ │ │ eorspl pc, r5, r4, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmvs r8, {r2, r6, fp, sp, lr} │ │ │ │ - b 0x1ca034 │ │ │ │ + b 0x1ca048 │ │ │ │ eormi r0, fp, lr, lsl #6 │ │ │ │ addvs r4, fp, r3, asr #32 │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2, lsr #32 │ │ │ │ strbmi r6, [r0], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ @ instruction: 0xf64bba37 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vshr.s64 d17, d4, #64 │ │ │ │ - blmi 0x17a018 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ + blmi 0x17a02c │ │ │ │ rsbeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffa8f18b │ │ │ │ - eorseq r2, r5, r0, ror #24 │ │ │ │ + @ instruction: 0xffaef18b │ │ │ │ + eorseq r2, r5, r8, ror ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51170 │ │ │ │ + bl 0xfec51184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf996f7f1 │ │ │ │ - bls 0x160b88 │ │ │ │ + bls 0x160b9c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf912b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3fa078 │ │ │ │ - b 0x438fc8 │ │ │ │ - b 0x93cfc0 │ │ │ │ - b 0x13fa3c4 │ │ │ │ + blx 0x3fa08c │ │ │ │ + b 0x438fdc │ │ │ │ + b 0x93cfd4 │ │ │ │ + b 0x13fa3d8 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r4, fp, asr #12 │ │ │ │ + adcsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000ff61 │ │ │ │ - eorseq r2, r5, r4, ror ip │ │ │ │ + svclt 0x0000ff67 │ │ │ │ + eorseq r2, r5, ip, lsl #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51200 │ │ │ │ + bl 0xfec51214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf94ef7f1 │ │ │ │ - bls 0x160c18 │ │ │ │ + bls 0x160c2c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf812b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3fa108 │ │ │ │ - b 0x439058 │ │ │ │ - b 0x93d050 │ │ │ │ - b 0x13fa454 │ │ │ │ + blx 0x3fa11c │ │ │ │ + b 0x43906c │ │ │ │ + b 0x93d064 │ │ │ │ + b 0x13fa468 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r4, fp, asr #12 │ │ │ │ + adcsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000ff19 │ │ │ │ - eorseq r2, r5, r8, lsl #25 │ │ │ │ + svclt 0x0000ff1f │ │ │ │ + eorseq r2, r5, r0, lsr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51290 │ │ │ │ + bl 0xfec512a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf906f7f1 │ │ │ │ - bls 0x160ca8 │ │ │ │ + bls 0x160cbc │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r9 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xfa0d0 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa0e4 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r4, fp, asr #12 │ │ │ │ + adcsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000fed1 │ │ │ │ - mlaseq r5, ip, ip, r2 │ │ │ │ + svclt 0x0000fed7 │ │ │ │ + ldrhteq r2, [r5], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51320 │ │ │ │ + bl 0xfec51334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8bef7f1 │ │ │ │ - bls 0x160d38 │ │ │ │ + bls 0x160d4c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xfa160 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa174 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdblt r8, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r4, fp, asr #12 │ │ │ │ + adcsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0281 │ │ │ │ - svclt 0x0000fe89 │ │ │ │ - ldrhteq r2, [r5], -r0 │ │ │ │ + svclt 0x0000fe8f │ │ │ │ + eorseq r2, r5, r8, asr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec513b0 │ │ │ │ + bl 0xfec513c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xf876f7f1 │ │ │ │ - blcs 0x520dcc │ │ │ │ + blcs 0x520de0 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf990b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xfa1ec │ │ │ │ + streq pc, [pc], #964 @ 0xfa200 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40b7cc │ │ │ │ - b 0x93d204 │ │ │ │ - b 0x13fa608 │ │ │ │ + b 0x40b7e0 │ │ │ │ + b 0x93d218 │ │ │ │ + b 0x13fa61c │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r4, fp, asr #12 │ │ │ │ + adcsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fe43 │ │ │ │ - eorseq r2, r5, r4, asr #25 │ │ │ │ + svclt 0x0000fe49 │ │ │ │ + ldrsbteq r2, [r5], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5143c │ │ │ │ + bl 0xfec51450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xf830f7f1 │ │ │ │ - blcs 0x520e58 │ │ │ │ + blcs 0x520e6c │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf890b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xfa278 │ │ │ │ + streq pc, [pc], #964 @ 0xfa28c │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40b858 │ │ │ │ - b 0x93d290 │ │ │ │ - b 0x13fa694 │ │ │ │ + b 0x40b86c │ │ │ │ + b 0x93d2a4 │ │ │ │ + b 0x13fa6a8 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt ip, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r4, fp, asr #12 │ │ │ │ + adcsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fdfd │ │ │ │ - ldrsbteq r2, [r5], -r8 │ │ │ │ + svclt 0x0000fe03 │ │ │ │ + ldrshteq r2, [r5], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec514c8 │ │ │ │ + bl 0xfec514dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xffeaf7f0 │ │ │ │ - blcs 0x520ee4 │ │ │ │ + blcs 0x520ef8 │ │ │ │ strtmi sp, [sl], -r2, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf9b2340c │ │ │ │ - blx 0x18be300 │ │ │ │ + blx 0x18be314 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r6, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0x40714099 │ │ │ │ - b 0x14b8a0 │ │ │ │ - b 0xfe13a74c │ │ │ │ + b 0x14b8b4 │ │ │ │ + b 0xfe13a760 │ │ │ │ @ instruction: 0xf8cc0106 │ │ │ │ mvnle r1, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r8, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r4, fp, asr #12 │ │ │ │ + adcsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b0282 │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ - eorseq r2, r5, ip, ror #25 │ │ │ │ + svclt 0x0000fdbf │ │ │ │ + eorseq r2, r5, r4, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51550 │ │ │ │ + bl 0xfec51564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xffa6f7f0 │ │ │ │ - blcs 0x520f6c │ │ │ │ + blcs 0x520f80 │ │ │ │ strtmi sp, [sl], -r1, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldmdahi r1, {r2, r3, sl, ip, sp}^ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvs 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ addsmi lr, r9, lr, lsr r0 │ │ │ │ @@ -239627,107 +239631,107 @@ │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f140f0 │ │ │ │ @ instruction: 0xf64bb805 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ - blmi 0x17a47c │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ + blmi 0x17a490 │ │ │ │ addeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r6, #-556]! @ 0xfffffdd4 │ │ │ │ - eorseq r2, r5, r0, lsl #26 │ │ │ │ + ldc2l 1, cr15, [ip, #-556]! @ 0xfffffdd4 │ │ │ │ + eorseq r2, r5, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec515d4 │ │ │ │ + bl 0xfec515e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff64f7f0 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ stmdbls r3, {sl, fp} │ │ │ │ - bcc 0x1a0ff8 │ │ │ │ + bcc 0x1a100c │ │ │ │ svceq 0x0001f010 │ │ │ │ andeq pc, r2, #-2147483648 @ 0x80000000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8b2bf1e │ │ │ │ - blx 0x14b2408 │ │ │ │ + blx 0x14b241c │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ @ instruction: 0xf10ce01c │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00caf7f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #2 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f855 │ │ │ │ eoreq pc, lr, r1, lsr r8 @ │ │ │ │ - strne pc, [pc], #-964 @ 0xfa464 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa478 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ andeq lr, r7, #32, 20 @ 0x20000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eorgt pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5169c │ │ │ │ + bl 0xfec516b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff00f7f0 │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r6} │ │ │ │ @ instruction: 0xf1a29b01 │ │ │ │ andcc r0, lr, #512 @ 0x200 │ │ │ │ svceq 0x0001f010 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ addseq lr, r0, pc, asr #20 │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcbf1e │ │ │ │ - blx 0x14b24d8 │ │ │ │ + blx 0x14b24ec │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ ldrmi lr, [r4, #3073] @ 0xc01 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04010 │ │ │ │ svclt 0x0000bf65 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x17a04c │ │ │ │ + blls 0x17a060 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x002c008f │ │ │ │ - blx 0x18c7954 │ │ │ │ + blx 0x18c7968 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf8b12f04 │ │ │ │ tstcc r4, r2 │ │ │ │ adcmi r0, r5, #0, 18 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @@ -239735,71 +239739,71 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bf2f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51764 │ │ │ │ + bl 0xfec51778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46061e94 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ mrc2 7, 4, pc, cr12, cr0, {7} │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ @ instruction: 0x1e5d9901 │ │ │ │ - blcs 0x10c758c │ │ │ │ + blcs 0x10c75a0 │ │ │ │ @ instruction: 0xf8b4d819 │ │ │ │ - blx 0xcb258c │ │ │ │ + blx 0xcb25a0 │ │ │ │ @ instruction: 0xf00cfc05 │ │ │ │ - blx 0xc7d598 │ │ │ │ - bl 0x839da4 │ │ │ │ + blx 0xc7d5ac │ │ │ │ + bl 0x839db8 │ │ │ │ @ instruction: 0xf0100c0e │ │ │ │ svclt 0x00180f01 │ │ │ │ andsgt pc, r2, r1, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2fa7e8 │ │ │ │ + bcs 0x2fa7fc │ │ │ │ ldrtmi sp, [r0], -r8, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ @ instruction: 0xf04fbeff │ │ │ │ strb r0, [ip, r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcne 0x0014b082 │ │ │ │ vmax.s8 d20, d19, d0 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139f7c │ │ │ │ + blls 0x139f90 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ strcc r1, [r4], #-3678 @ 0xfffff1a2 │ │ │ │ stmdale r0!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ - blx 0xad4694 │ │ │ │ - blx 0xaf9614 │ │ │ │ + blx 0xad46a8 │ │ │ │ + blx 0xaf9628 │ │ │ │ @ instruction: 0xf00cfe03 │ │ │ │ - bl 0x7fd608 │ │ │ │ + bl 0x7fd61c │ │ │ │ sbclt r0, r7, #3584 @ 0xe00 │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s14, s29 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x206e2c │ │ │ │ + bcs 0x206e40 │ │ │ │ strbmi sp, [r0], -r1, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbec1 │ │ │ │ strb r0, [r4, r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51844 │ │ │ │ + bl 0xfec51858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ @ instruction: 0xf105014f │ │ │ │ @@ -239827,69 +239831,69 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf106038f │ │ │ │ svcne 0x0030020c │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ andcc r1, r4, r6, ror #28 │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0xad4700 │ │ │ │ - blx 0xaf9700 │ │ │ │ + blx 0xad4714 │ │ │ │ + blx 0xaf9714 │ │ │ │ @ instruction: 0xf00cfe04 │ │ │ │ - bl 0x7fd6f4 │ │ │ │ + bl 0x7fd708 │ │ │ │ sbcslt r0, pc, #3584 @ 0xe00 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ ldmdbeq fp, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8554282 │ │ │ │ - b 0xc967e0 │ │ │ │ - b 0x3fdf24 │ │ │ │ - b 0x147d728 │ │ │ │ + b 0xc967f4 │ │ │ │ + b 0x3fdf38 │ │ │ │ + b 0x147d73c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbe4d │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139e20 │ │ │ │ + blls 0x139e34 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x142a4d0 │ │ │ │ - blx 0x147d77c │ │ │ │ + b 0x142a4e4 │ │ │ │ + blx 0x147d790 │ │ │ │ @ instruction: 0xf1bcfe03 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - beq 0x20f68c4 │ │ │ │ - ble 0x38c1d0 │ │ │ │ + beq 0x20f68d8 │ │ │ │ + ble 0x38c1e4 │ │ │ │ svceq 0x0080f11c │ │ │ │ @ instruction: 0xf15e46e2 │ │ │ │ @ instruction: 0xf04f0e00 │ │ │ │ svclt 0x00bc0900 │ │ │ │ - beq 0xfe1368dc │ │ │ │ + beq 0xfe1368f0 │ │ │ │ @ instruction: 0xb10a4691 │ │ │ │ andsge pc, r0, r1, lsl #16 │ │ │ │ - b 0x12c67b0 │ │ │ │ + b 0x12c67c4 │ │ │ │ vabdl.u8 q8, d5, d9 │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r7, r8, sl} │ │ │ │ smlawtlt r7, ip, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -239904,19 +239908,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2l 7, cr15, [r0, #-960]! @ 0xfffffc40 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14bb088 │ │ │ │ - blx 0xc1a3bc │ │ │ │ - blx 0x4b981c │ │ │ │ - blx 0x14b8c34 │ │ │ │ - b 0x1437020 │ │ │ │ + b 0x14bb09c │ │ │ │ + blx 0xc1a3d0 │ │ │ │ + blx 0x4b9830 │ │ │ │ + blx 0x14b8c48 │ │ │ │ + b 0x1437034 │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svceq 0x0080f1bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -239924,15 +239928,15 @@ │ │ │ │ @ instruction: 0xf11cda0a │ │ │ │ strbtmi r0, [r2], r0, lsl #31 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], r0, lsl #21 │ │ │ │ @ instruction: 0xf885b10a │ │ │ │ - b 0x12a285c │ │ │ │ + b 0x12a2870 │ │ │ │ stmeq r0, {r0, r3, r9, sl} │ │ │ │ adcsmi r3, r9, #8388608 @ 0x800000 │ │ │ │ smlawtlt r6, sp, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -239940,46 +239944,46 @@ │ │ │ │ svclt 0x0000bd9f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139cc0 │ │ │ │ + blls 0x139cd4 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14ee4c4 │ │ │ │ - blx 0xc1a468 │ │ │ │ - blx 0x4b98c8 │ │ │ │ - b 0x1438ce0 │ │ │ │ + b 0x14ee4d8 │ │ │ │ + blx 0xc1a47c │ │ │ │ + blx 0x4b98dc │ │ │ │ + b 0x1438cf4 │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147cd48 │ │ │ │ + blx 0x147cd5c │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf51cda2c │ │ │ │ strbtmi r4, [r1], r0, lsl #30 │ │ │ │ - beq 0x136e50 │ │ │ │ + beq 0x136e64 │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - blx 0x18cccf8 │ │ │ │ + blx 0x18ccd0c │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12a2988 │ │ │ │ + b 0x12a299c │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbaaa04 │ │ │ │ - b 0x33e140 │ │ │ │ - b 0x147d944 │ │ │ │ + b 0xbaaa18 │ │ │ │ + b 0x33e154 │ │ │ │ + b 0x147d958 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r6, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @@ -239990,71 +239994,71 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179bf8 │ │ │ │ + blls 0x179c0c │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ - blx 0x3791c4 │ │ │ │ + blx 0x3791d8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937060 │ │ │ │ + beq 0x937074 │ │ │ │ vpmax.s8 , , q7 │ │ │ │ - blx 0x14aa70c │ │ │ │ - b 0x14391c8 │ │ │ │ + blx 0x14aa720 │ │ │ │ + b 0x14391dc │ │ │ │ @ instruction: 0xf5bc0c0a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xb3e1ac │ │ │ │ + ble 0xb3e1c0 │ │ │ │ svcmi 0x0000f51c │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ vst1.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x1286ddc │ │ │ │ + b 0x1286df0 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc82aa0 │ │ │ │ - b 0x3fe1e4 │ │ │ │ - b 0x147d9e8 │ │ │ │ + b 0xc82ab4 │ │ │ │ + b 0x3fe1f8 │ │ │ │ + b 0x147d9fc │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ - beq 0x176a04 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfab24 │ │ │ │ + beq 0x176a18 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfab38 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ @ instruction: 0xf04ffc43 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ @ instruction: 0x46771eb3 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xc04240 │ │ │ │ + blx 0xc04254 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r0], r0, lsl #31 │ │ │ │ ldrmi fp, [r6], -r4, lsr #30 │ │ │ │ ldmeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ @ instruction: 0xf10e801e │ │ │ │ teqmi r7, #1, 28 │ │ │ │ @@ -240076,15 +240080,15 @@ │ │ │ │ stc2 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf1a84631 │ │ │ │ vmull.p8 q8, d0, d2 │ │ │ │ cps #15 │ │ │ │ strcs r0, [r0], -lr, lsl #16 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xc036b8 │ │ │ │ + blx 0xc036cc │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r7], -r0, lsl #31 │ │ │ │ ldrmi fp, [r3], -r4, lsr #30 │ │ │ │ strdlt r2, [r2, -pc] │ │ │ │ tstmi lr, #79 @ 0x4f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ strdle r4, [fp, #80]! @ 0x50 │ │ │ │ @@ -240096,33 +240100,33 @@ │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svcne 0x00164604 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf8564607 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0x97cf24 │ │ │ │ + blx 0x97cf38 │ │ │ │ sbcslt pc, sl, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ eorgt pc, r0, r1, lsr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf64fbf24 │ │ │ │ @ instruction: 0xf0037eff │ │ │ │ @ instruction: 0xf3c30901 │ │ │ │ - b 0xbff784 │ │ │ │ - b 0x47db54 │ │ │ │ - b 0x13fe358 │ │ │ │ + b 0xbff798 │ │ │ │ + b 0x47db68 │ │ │ │ + b 0x13fe36c │ │ │ │ @ instruction: 0xf8210c0e │ │ │ │ andcc ip, r1, r0, lsr #32 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ bicsle r2, ip, r4, lsl #16 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240131,34 +240135,34 @@ │ │ │ │ stclt 7, cr15, [r0], #-960 @ 0xfffffc40 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe3b8b5e │ │ │ │ + blx 0xfe3b8b72 │ │ │ │ svcne 0x003b4631 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ svccs 0x0004f853 │ │ │ │ @ instruction: 0xf04f3104 │ │ │ │ - blx 0x97cfb4 │ │ │ │ + blx 0x97cfc8 │ │ │ │ sbclt pc, r2, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0901 │ │ │ │ - b 0x129a7d0 │ │ │ │ - b 0xbfc3fc │ │ │ │ - b 0x47dbe4 │ │ │ │ - b 0x13fe3e8 │ │ │ │ + b 0x129a7e4 │ │ │ │ + b 0xbfc410 │ │ │ │ + b 0x47dbf8 │ │ │ │ + b 0x13fe3fc │ │ │ │ stmdbeq r0, {r1, r2, r3, sl, fp} │ │ │ │ @ instruction: 0xf82142bb │ │ │ │ bicsle ip, sp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -240167,65 +240171,65 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139940 │ │ │ │ + blls 0x139954 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x142a9b0 │ │ │ │ - blx 0x147dc5c │ │ │ │ + b 0x142a9c4 │ │ │ │ + blx 0x147dc70 │ │ │ │ @ instruction: 0xf5bcfe03 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfada4 │ │ │ │ - ble 0x24c6b0 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfadb8 │ │ │ │ + ble 0x24c6c4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00bc45ce │ │ │ │ ldrmi r4, [r1], ip, asr #13 │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ andcc ip, r1, r0, lsl r0 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb04d │ │ │ │ + streq pc, [pc, #965] @ 0xfb061 │ │ │ │ bicsle r2, r1, r8, lsl #16 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe3b8c64 │ │ │ │ + bllt 0xfe3b8c78 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ - blx 0xffeb8c84 │ │ │ │ + blx 0xffeb8c98 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14bb55c │ │ │ │ - blx 0xc1a890 │ │ │ │ - blx 0x4b9cf0 │ │ │ │ - blx 0x14b9108 │ │ │ │ - b 0x14374f4 │ │ │ │ + b 0x14bb570 │ │ │ │ + blx 0xc1a8a4 │ │ │ │ + blx 0x4b9d04 │ │ │ │ + blx 0x14b911c │ │ │ │ + b 0x1437508 │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svcvc 0x0080f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -240239,169 +240243,169 @@ │ │ │ │ strcc r0, [r2, #-2176] @ 0xfffff780 │ │ │ │ ldrhle r4, [r2, #41] @ 0x29 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfb8d04 │ │ │ │ + bllt 0xfb8d18 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1397f8 │ │ │ │ + blls 0x13980c │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14ee98c │ │ │ │ - blx 0xc1a930 │ │ │ │ - blx 0x4b9d90 │ │ │ │ - b 0x14391a8 │ │ │ │ + b 0x14ee9a0 │ │ │ │ + blx 0xc1a944 │ │ │ │ + blx 0x4b9da4 │ │ │ │ + b 0x14391bc │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147d210 │ │ │ │ + blx 0x147d224 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf1bada2a │ │ │ │ svclt 0x00ab0f00 │ │ │ │ @ instruction: 0xf00046e1 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ - blx 0x18bd1bc │ │ │ │ + blx 0x18bd1d0 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12a2e4c │ │ │ │ + b 0x12a2e60 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbaaec8 │ │ │ │ - b 0x33e604 │ │ │ │ - b 0x147de08 │ │ │ │ + b 0xbaaedc │ │ │ │ + b 0x33e618 │ │ │ │ + b 0x147de1c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r8, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff8b8dbc │ │ │ │ + blt 0xff8b8dd0 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179734 │ │ │ │ + blls 0x179748 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ vpmax.s8 d15, d9, d14 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ - blx 0x1f9794 │ │ │ │ - blx 0x14aabd0 │ │ │ │ - b 0x143766c │ │ │ │ + blx 0x1f97a8 │ │ │ │ + blx 0x14aabe4 │ │ │ │ + b 0x1437680 │ │ │ │ @ instruction: 0xf5bc0c02 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - ble 0xabb670 │ │ │ │ + ble 0xabb684 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ sbclt r0, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x128729c │ │ │ │ + b 0x12872b0 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc82f60 │ │ │ │ - b 0x3fe6a4 │ │ │ │ - b 0x147dea8 │ │ │ │ + b 0xc82f74 │ │ │ │ + b 0x3fe6b8 │ │ │ │ + b 0x147debc │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, fp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x2038e80 │ │ │ │ - beq 0x176ec4 │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xfb004 │ │ │ │ + blt 0x2038e94 │ │ │ │ + beq 0x176ed8 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xfb018 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139678 │ │ │ │ + blls 0x13968c │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r7, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x8000f9b6 │ │ │ │ stmdbeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x9375c8 │ │ │ │ + beq 0x9375dc │ │ │ │ vfmsvc.f32 s29, s16, s30 │ │ │ │ stc2 10, cr15, [r0], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x14aac84 │ │ │ │ - blx 0x4b9750 │ │ │ │ + blx 0x14aac98 │ │ │ │ + blx 0x4b9764 │ │ │ │ svclt 0x0058f909 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x14aacb0 │ │ │ │ - b 0x1339368 │ │ │ │ - blx 0x147cf6c │ │ │ │ - bl 0x83a758 │ │ │ │ + blx 0x14aacc4 │ │ │ │ + b 0x133937c │ │ │ │ + blx 0x147cf80 │ │ │ │ + bl 0x83a76c │ │ │ │ @ instruction: 0xf14e0c08 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xfae28 │ │ │ │ - ble 0x34cb28 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xfae3c │ │ │ │ + ble 0x34cb3c │ │ │ │ svceq 0x0080f11c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005da1e │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #25 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb355 │ │ │ │ + streq pc, [pc, #965] @ 0xfb369 │ │ │ │ lslsle r2, r8, #20 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x2b8f6c │ │ │ │ + blt 0x2b8f80 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -240409,29 +240413,29 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf96af7f0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c6ff4 │ │ │ │ + blcs 0x10c7008 │ │ │ │ @ instruction: 0xf9b0d856 │ │ │ │ @ instruction: 0xf1c28000 │ │ │ │ @ instruction: 0xf1b20920 │ │ │ │ - b 0x14bd87c │ │ │ │ - blx 0xb1aba0 │ │ │ │ - blx 0xb3a00c │ │ │ │ - blx 0x4b9014 │ │ │ │ - b 0x1439430 │ │ │ │ + b 0x14bd890 │ │ │ │ + blx 0xb1abb4 │ │ │ │ + blx 0xb3a020 │ │ │ │ + blx 0x4b9028 │ │ │ │ + b 0x1439444 │ │ │ │ @ instruction: 0xf1c30c09 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x3b9950 │ │ │ │ + blx 0x3b9964 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ - b 0x142ad80 │ │ │ │ - b 0x12fe04c │ │ │ │ + b 0x142ad94 │ │ │ │ + b 0x12fe060 │ │ │ │ @ instruction: 0xf1b30809 │ │ │ │ @ instruction: 0xf00c0920 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ @@ -240439,15 +240443,15 @@ │ │ │ │ svceq 0x0080f1bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ uxtahmi r0, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf11cda09 │ │ │ │ @ instruction: 0xf15e0f80 │ │ │ │ - ble 0x83e864 │ │ │ │ + ble 0x83e878 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -240464,124 +240468,124 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0016b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vmul.i d16, d16, d0[6] │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, fp}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139490 │ │ │ │ + blls 0x1394a4 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ mrcne 6, 2, r4, cr13, cr7, {0} │ │ │ │ - blcs 0x10c88f0 │ │ │ │ + blcs 0x10c8904 │ │ │ │ @ instruction: 0xf8d6d859 │ │ │ │ @ instruction: 0xf1c59000 │ │ │ │ - b 0x14bd96c │ │ │ │ - blx 0xb5ac94 │ │ │ │ - blx 0xb7a108 │ │ │ │ - blx 0x4b9504 │ │ │ │ - b 0x1439924 │ │ │ │ + b 0x14bd980 │ │ │ │ + blx 0xb5aca8 │ │ │ │ + blx 0xb7a11c │ │ │ │ + blx 0x4b9518 │ │ │ │ + b 0x1439938 │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b9a40 │ │ │ │ + blx 0x3b9a54 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x93781c │ │ │ │ + beq 0x937830 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x3b9950 │ │ │ │ + blx 0x3b9964 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x9377ec │ │ │ │ - blx 0x14aae94 │ │ │ │ - b 0x1379950 │ │ │ │ - blx 0x147d554 │ │ │ │ - bl 0x83a93c │ │ │ │ + beq 0x937800 │ │ │ │ + blx 0x14aaea8 │ │ │ │ + b 0x1379964 │ │ │ │ + blx 0x147d568 │ │ │ │ + bl 0x83a950 │ │ │ │ @ instruction: 0xf14e0c09 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - ble 0xcbd540 │ │ │ │ + ble 0xcbd554 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0e01 │ │ │ │ - ble 0x98e154 │ │ │ │ + ble 0x98e168 │ │ │ │ streq lr, [lr, -r7, asr #20] │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, lr, r8, asr r8 @ │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ vmlaeq.f32 s28, s18, s29 │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x207980 │ │ │ │ + bcs 0x207994 │ │ │ │ @ instruction: 0xb127d1ae │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fb911 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [r9, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfb2c4 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfb2d8 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179390 │ │ │ │ + blls 0x1793a4 │ │ │ │ svcne 0x003a4629 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ andcc r1, r4, #1488 @ 0x5d0 │ │ │ │ ldmdale r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ - beq 0x937904 │ │ │ │ + beq 0x937918 │ │ │ │ vfmsvc.f32 s29, s18, s30 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf903fa29 │ │ │ │ - blx 0x3b9a38 │ │ │ │ + blx 0x3b9a4c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x9378dc │ │ │ │ - blx 0x14aaf7c │ │ │ │ - b 0x1439a38 │ │ │ │ + beq 0x9378f0 │ │ │ │ + blx 0x14aaf90 │ │ │ │ + b 0x1439a4c │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x47e220 │ │ │ │ - b 0x1379a48 │ │ │ │ + blx 0x47e234 │ │ │ │ + b 0x1379a5c │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b9b64 │ │ │ │ + blx 0x3b9b78 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2f │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r2, lsr #20 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - b 0x14cbcc4 │ │ │ │ + b 0x14cbcd8 │ │ │ │ @ instruction: 0xf8581010 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x43627c │ │ │ │ - b 0xc7e29c │ │ │ │ - b 0x147eaa0 │ │ │ │ + b 0x436290 │ │ │ │ + b 0xc7e2b0 │ │ │ │ + b 0x147eab4 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1aecc02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -240598,26 +240602,26 @@ │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ andcs pc, r0, #956 @ 0x3bc │ │ │ │ @ instruction: 0x1eb39901 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ - ldccs 3, cr3, [pc, #-8]! @ 0xfb2d8 │ │ │ │ + ldccs 3, cr3, [pc, #-8]! @ 0xfb2ec │ │ │ │ @ instruction: 0xf8b3d832 │ │ │ │ - blx 0xcb32e8 │ │ │ │ + blx 0xcb32fc │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xc7e2f4 │ │ │ │ - bl 0x83ab08 │ │ │ │ - bl 0x12be330 │ │ │ │ + blx 0xc7e308 │ │ │ │ + bl 0x83ab1c │ │ │ │ + bl 0x12be344 │ │ │ │ @ instruction: 0xf5bc0e07 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00220e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfb448 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfb45c │ │ │ │ andle r4, r3, #252706816 @ 0xf100000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @@ -240672,43 +240676,43 @@ │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ @ instruction: 0xf04fff4f │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ uhasxmi r1, r3, r2 │ │ │ │ @ instruction: 0xf1054676 │ │ │ │ andcc r3, r4, #16711680 @ 0xff0000 │ │ │ │ ldmdale fp!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x2b6158 │ │ │ │ + beq 0x2b616c │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x137a30 │ │ │ │ + beq 0x137a44 │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18be45c │ │ │ │ - b 0x11f9e60 │ │ │ │ + blx 0x18be470 │ │ │ │ + b 0x11f9e74 │ │ │ │ @ instruction: 0xf831030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc23558 │ │ │ │ - b 0x33e49c │ │ │ │ - b 0x13fd8a0 │ │ │ │ + b 0xc2356c │ │ │ │ + b 0x33e4b0 │ │ │ │ + b 0x13fd8b4 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b123 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240722,35 +240726,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ cdp2 7, 15, cr15, cr6, cr15, {7} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [sl], -ip, lsl #12 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x1b6208 │ │ │ │ + beq 0x1b621c │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x137af0 │ │ │ │ + beq 0x137b04 │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18be51c │ │ │ │ - b 0x11f9f20 │ │ │ │ + blx 0x18be530 │ │ │ │ + b 0x11f9f34 │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ ldrbmi r0, [r6, #-2304]! @ 0xfffff700 │ │ │ │ eorsge pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0aea2c │ │ │ │ stmdbeq sl, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @@ -240766,55 +240770,55 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13afe4 │ │ │ │ + blls 0x13aff8 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xe000f9b6 │ │ │ │ stmdaeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x937c5c │ │ │ │ + beq 0x937c70 │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r0], {46} @ 0x2e @ │ │ │ │ vseleq.f32 s30, s6, s29 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x136b318 │ │ │ │ - blx 0x379de4 │ │ │ │ + blx 0x136b32c │ │ │ │ + blx 0x379df8 │ │ │ │ svclt 0x0058f808 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ stmdaeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x136b344 │ │ │ │ - b 0x14b95f8 │ │ │ │ - blx 0x133edfc │ │ │ │ - bl 0x8395ec │ │ │ │ + blx 0x136b358 │ │ │ │ + b 0x14b960c │ │ │ │ + blx 0x133ee10 │ │ │ │ + bl 0x839600 │ │ │ │ @ instruction: 0xf1480c0e │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfb734 │ │ │ │ - ble 0x2cd1bc │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfb748 │ │ │ │ + ble 0x2cd1d0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf005da1e │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #24 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb9e5 │ │ │ │ + streq pc, [pc, #965] @ 0xfb9f9 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 7, 11, cr15, cr14, cr15, {7} │ │ │ │ @@ -240829,44 +240833,44 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ cdp2 7, 2, cr15, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c7684 │ │ │ │ + blcs 0x10c7698 │ │ │ │ @ instruction: 0xf9b0d854 │ │ │ │ @ instruction: 0xf1c2e000 │ │ │ │ @ instruction: 0xf1b20820 │ │ │ │ - b 0x14bdf0c │ │ │ │ - blx 0xc99e48 │ │ │ │ - blx 0xcba69c │ │ │ │ - blx 0x37aea4 │ │ │ │ - b 0x14396bc │ │ │ │ + b 0x14bdf20 │ │ │ │ + blx 0xc99e5c │ │ │ │ + blx 0xcba6b0 │ │ │ │ + blx 0x37aeb8 │ │ │ │ + b 0x14396d0 │ │ │ │ @ instruction: 0xf1c30c08 │ │ │ │ svclt 0x00580820 │ │ │ │ - blx 0x3b9fcc │ │ │ │ + blx 0x3b9fe0 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ - b 0x142b410 │ │ │ │ - b 0x147e6dc │ │ │ │ + b 0x142b424 │ │ │ │ + b 0x147e6f0 │ │ │ │ @ instruction: 0xf1b30e08 │ │ │ │ @ instruction: 0xf00c0820 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf808fa49 │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf803fa49 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr8, {2} │ │ │ │ svcvc 0x0080f5bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ @ instruction: 0x46f00cff │ │ │ │ @ instruction: 0xf1beda07 │ │ │ │ - ble 0x83f2f0 │ │ │ │ + ble 0x83f304 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -240883,57 +240887,57 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13ae04 │ │ │ │ + blls 0x13ae18 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ strcc r1, [r4, #-3674] @ 0xfffff1a6 │ │ │ │ ldmdale r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - beq 0x937e80 │ │ │ │ + beq 0x937e94 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b9fac │ │ │ │ + blx 0x3b9fc0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937e58 │ │ │ │ - blx 0x136b504 │ │ │ │ - b 0x1439fc0 │ │ │ │ + beq 0x937e6c │ │ │ │ + blx 0x136b518 │ │ │ │ + b 0x1439fd4 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x33e7a8 │ │ │ │ - b 0x1339fd0 │ │ │ │ + blx 0x33e7bc │ │ │ │ + b 0x1339fe4 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3ba0d8 │ │ │ │ + blx 0x3ba0ec │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2f │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x12b2070 │ │ │ │ - blx 0x18bd004 │ │ │ │ + b 0x12b2084 │ │ │ │ + blx 0x18bd018 │ │ │ │ vmlal.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41b8ac │ │ │ │ - b 0xafe81c │ │ │ │ - b 0x12fd820 │ │ │ │ + b 0x41b8c0 │ │ │ │ + b 0xafe830 │ │ │ │ + b 0x12fd834 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ @ instruction: 0xd1ae0f04 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240947,98 +240951,98 @@ │ │ │ │ @ instruction: 0xe7d27cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17ad04 │ │ │ │ + blls 0x17ad18 │ │ │ │ @ instruction: 0xf1a64629 │ │ │ │ vmull.p8 q8, d0, d4 │ │ │ │ strcc r0, [ip], -pc, lsl #1 │ │ │ │ cdpne 5, 5, cr2, cr10, cr0, {0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r7, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -lr │ │ │ │ - beq 0x937f88 │ │ │ │ + beq 0x937f9c │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3ba0b4 │ │ │ │ + blx 0x3ba0c8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937f60 │ │ │ │ - blx 0x136b60c │ │ │ │ - b 0x143a0c8 │ │ │ │ + beq 0x937f74 │ │ │ │ + blx 0x136b620 │ │ │ │ + b 0x143a0dc │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x33e8b0 │ │ │ │ - b 0x133a0d8 │ │ │ │ + blx 0x33e8c4 │ │ │ │ + b 0x133a0ec │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3ba1e0 │ │ │ │ + blx 0x3ba1f4 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2d │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r2, lsr #20 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ - b 0x14ccecc │ │ │ │ + b 0x14ccee0 │ │ │ │ @ instruction: 0xf8571010 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41e908 │ │ │ │ - b 0xafe928 │ │ │ │ - b 0x12fd92c │ │ │ │ + b 0x41e91c │ │ │ │ + b 0xafe93c │ │ │ │ + b 0x12fd940 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [r8, #-956] @ 0xfffffc44 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7d9 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d47cff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec52b44 │ │ │ │ + bl 0xfec52b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13ac0c │ │ │ │ + bls 0x13ac20 │ │ │ │ stmdbls r1, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0103a02 │ │ │ │ @ instruction: 0xf1020f01 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ svclt 0x001c008f │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ andsgt pc, r3, r1, lsl #16 │ │ │ │ - blcs 0x30857c │ │ │ │ + blcs 0x308590 │ │ │ │ @ instruction: 0x4620d1f1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef4010 │ │ │ │ svclt 0x0000bd19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec52b90 │ │ │ │ + bl 0xfec52ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ stmdbls r1, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ eorcc pc, ip, r1, lsr r8 @ │ │ │ │ svcpl 0x0004f854 │ │ │ │ @@ -241050,39 +241054,39 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef40f0 │ │ │ │ svclt 0x0000bce9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec52bf0 │ │ │ │ + bl 0xfec52c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13ab60 │ │ │ │ + bls 0x13ab74 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x1e939901 │ │ │ │ @ instruction: 0xf010320e │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ - b 0x14bc620 │ │ │ │ + b 0x14bc634 │ │ │ │ setend le │ │ │ │ svclt 0x001c0102 │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f04293 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 7, cr15, [r0], {239} @ 0xef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52c40 │ │ │ │ + bl 0xfec52c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stc2 7, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r4, [ip], #-1577 @ 0xfffff9d7 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf85e884b │ │ │ │ @@ -241101,15 +241105,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4604 │ │ │ │ @ instruction: 0xf04ffc01 │ │ │ │ cdpne 12, 11, cr0, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf9314667 │ │ │ │ - blcs 0xfe10b6c4 │ │ │ │ + blcs 0xfe10b6d8 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4616087f │ │ │ │ ldrmi sp, [r8], r9, lsl #20 │ │ │ │ @ instruction: 0xf15e3380 │ │ │ │ @@ -241130,25 +241134,25 @@ │ │ │ │ svclt 0x0000bc53 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ strcs r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xff139aee │ │ │ │ + blx 0xff139b02 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xf1084629 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ @ instruction: 0xf93e004f │ │ │ │ - blcs 0xfe10b74c │ │ │ │ + blcs 0xfe10b760 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ andeq pc, r0, #124, 2 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrbcs fp, [pc, -r4, lsr #31]! │ │ │ │ - ble 0x30d3ac │ │ │ │ + ble 0x30d3c0 │ │ │ │ orrcc r4, r0, #32505856 @ 0x1f00000 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2780bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e704f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ @@ -241161,17 +241165,17 @@ │ │ │ │ svclt 0x0000bc15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ - blx 0x20b9b72 │ │ │ │ + blx 0x20b9b86 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ @ instruction: 0xf513da2d │ │ │ │ @@ -241202,24 +241206,24 @@ │ │ │ │ @ instruction: 0xe7d87cff │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032fb2d │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14cf86c │ │ │ │ + b 0x14cf880 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ - ble 0xb3ec74 │ │ │ │ + ble 0xb3ec88 │ │ │ │ svcmi 0x0000f513 │ │ │ │ @ instruction: 0xf15e469c │ │ │ │ svclt 0x00ae0e00 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @@ -241232,24 +241236,24 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r2], {33} @ 0x21 │ │ │ │ ldrdlt sp, [r5, -r7]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f39c84 │ │ │ │ + bllt 0x1f39c98 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfbdec │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfbe00 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52edc │ │ │ │ + bl 0xfec52ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blx 0xff9b9ca8 │ │ │ │ + blx 0xff9b9cbc │ │ │ │ @ instruction: 0xf1a62300 │ │ │ │ ldrmi r0, [lr], -r2, lsl #28 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ uqsub8mi r0, r7, pc @ │ │ │ │ ldrmi fp, [r1], -r4, lsl #31 │ │ │ │ @@ -241261,19 +241265,19 @@ │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef40f8 │ │ │ │ svclt 0x0000bb43 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52f3c │ │ │ │ + bl 0xfec52f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - blx 0xfedb9d08 │ │ │ │ + blx 0xfedb9d1c │ │ │ │ @ instruction: 0x46291ebb │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ strcs r0, [r0, #-79] @ 0xffffffb1 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svceq 0x00fff1bc │ │ │ │ @@ -241291,89 +241295,89 @@ │ │ │ │ svclt 0x0000bb11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ - blx 0x1fb9d78 │ │ │ │ + blx 0x1fb9d8c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ @ instruction: 0xf855b2c2 │ │ │ │ @ instruction: 0xf8313f04 │ │ │ │ @ instruction: 0xf04fc02e │ │ │ │ @ instruction: 0xf5b30800 │ │ │ │ @ instruction: 0xf8573f80 │ │ │ │ svclt 0x00242032 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - b 0x140be3c │ │ │ │ + b 0x140be50 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, pc, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff4b9dd8 │ │ │ │ + blt 0xff4b9dec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032fa39 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blx 0x18c524c │ │ │ │ + blx 0x18c5260 │ │ │ │ @ instruction: 0xf852fe80 │ │ │ │ @ instruction: 0xf8b13f04 │ │ │ │ tstcc r4, r2 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0x1258e6c │ │ │ │ - b 0xbfd294 │ │ │ │ - b 0x1beeb0 │ │ │ │ - b 0x13fcab4 │ │ │ │ + b 0x1258e80 │ │ │ │ + b 0xbfd2a8 │ │ │ │ + b 0x1beec4 │ │ │ │ + b 0x13fcac8 │ │ │ │ stmdbeq r0, {r0, r1, r8, r9} │ │ │ │ @ instruction: 0xf82142b2 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000ba8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec530a8 │ │ │ │ + bl 0xfec530bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf9fcf7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46671eb1 │ │ │ │ svccc 0x0002f931 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x20d734 │ │ │ │ + ble 0x20d748 │ │ │ │ ldrmi r2, [r6, #1536]! @ 0x600 │ │ │ │ @ instruction: 0x4633bfbc │ │ │ │ tstlt sl, r6, lsl r6 │ │ │ │ andscc pc, ip, r5, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -241381,25 +241385,25 @@ │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef40f8 │ │ │ │ svclt 0x0000ba53 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5311c │ │ │ │ + bl 0xfec53130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7f9c1 │ │ │ │ strtmi r0, [r9], -r2, lsl #24 │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ @ instruction: 0xf93c004f │ │ │ │ @ instruction: 0xf5b33f02 │ │ │ │ - b 0x14dbd44 │ │ │ │ + b 0x14dbd58 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ svclt 0x00a40201 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ strcs sp, [r0, #-2564] @ 0xfffff5fc │ │ │ │ svclt 0x00bc45ae │ │ │ │ ldrmi r4, [r5], -fp, lsr #12 │ │ │ │ @@ -241407,39 +241411,39 @@ │ │ │ │ stmeq r0, {r1, r2, r3, r5, r8, r9, lr} │ │ │ │ ldrmi r3, [ip, #258]! @ 0x102 │ │ │ │ @ instruction: 0xb126d1e5 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x7b9f40 │ │ │ │ + blt 0x7b9f54 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d3, d5 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ @ instruction: 0xf984f7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ - bcs 0x132860 │ │ │ │ + bcs 0x132874 │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12ac090 │ │ │ │ + b 0x12ac0a4 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc040ac │ │ │ │ + b 0xc040c0 │ │ │ │ andsmi r0, r3, r2, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ ldrdlt sp, [r6, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @@ -241452,36 +241456,36 @@ │ │ │ │ @ instruction: 0xe7d973ff │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032f939 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14cbe54 │ │ │ │ + b 0x14cbe68 │ │ │ │ @ instruction: 0xf17c7ce3 │ │ │ │ - ble 0xa7f85c │ │ │ │ + ble 0xa7f870 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ - b 0x1248488 │ │ │ │ + b 0x124849c │ │ │ │ stmdbeq r0, {r3, r8, sl} │ │ │ │ @ instruction: 0xf85742b2 │ │ │ │ - b 0xc3417c │ │ │ │ - b 0x1bf0c0 │ │ │ │ - b 0x13fccc4 │ │ │ │ + b 0xc34190 │ │ │ │ + b 0x1bf0d4 │ │ │ │ + b 0x13fccd8 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, sl, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @@ -241491,29 +241495,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r2], r2, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17a490 │ │ │ │ + blls 0x17a4a4 │ │ │ │ vpadd.i8 , , │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ svcne 0x003a0535 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ svceq 0x0001f010 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ movweq lr, #27271 @ 0x6a87 │ │ │ │ svclt 0x0018b2c6 │ │ │ │ vmvn.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsne pc, r6, r5, asr r8 @ │ │ │ │ - b 0x1cd9a0 │ │ │ │ - b 0xfe1bcd10 │ │ │ │ + b 0x1cd9b4 │ │ │ │ + b 0xfe1bcd24 │ │ │ │ andsvs r0, r3, r7, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r8, ror #3 │ │ │ │ @ instruction: 0xf950f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -241521,32 +241525,32 @@ │ │ │ │ @ instruction: 0xf04f87f0 │ │ │ │ @ instruction: 0x463431ff │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ strbeq pc, [r0], -r3, asr #3 @ │ │ │ │ stceq 1, cr15, [r4], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf606fa21 │ │ │ │ @ instruction: 0xf1c34316 │ │ │ │ @ instruction: 0xf1c30220 │ │ │ │ - blx 0x93dde0 │ │ │ │ + blx 0x93ddf4 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ svcne 0x0004f85c │ │ │ │ @ instruction: 0xf010b2c2 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - blx 0x15c240 │ │ │ │ - b 0x2ba588 │ │ │ │ - b 0x117c990 │ │ │ │ - b 0xfe17c9a8 │ │ │ │ - b 0x17c98c │ │ │ │ - b 0xfe17c9ac │ │ │ │ - blx 0x93c994 │ │ │ │ + blx 0x15c254 │ │ │ │ + b 0x2ba59c │ │ │ │ + b 0x117c9a4 │ │ │ │ + b 0xfe17c9bc │ │ │ │ + b 0x17c9a0 │ │ │ │ + b 0xfe17c9c0 │ │ │ │ + blx 0x93c9a8 │ │ │ │ svclt 0x0018f107 │ │ │ │ @ instruction: 0xf8cc460c │ │ │ │ ldrbmi r2, [r4, #0]! │ │ │ │ ldrbmi sp, [r0], -r2, ror #3 │ │ │ │ @ instruction: 0xf90af7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -241554,48 +241558,48 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x68d9d4 │ │ │ │ - blle 0x7461d4 │ │ │ │ + blle 0x68d9e8 │ │ │ │ + blle 0x7461e8 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x1bf268 │ │ │ │ - blx 0x1b85ec │ │ │ │ - blx 0x9bba28 │ │ │ │ - b 0x117b224 │ │ │ │ - blx 0x17c630 │ │ │ │ - b 0x11781fc │ │ │ │ + blx 0x1bf27c │ │ │ │ + blx 0x1b8600 │ │ │ │ + blx 0x9bba3c │ │ │ │ + b 0x117b238 │ │ │ │ + blx 0x17c644 │ │ │ │ + b 0x1178210 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ebf94 │ │ │ │ + blx 0x11ebfa8 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14bff3c │ │ │ │ + b 0x14bff50 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x77f248 │ │ │ │ - blle 0x8c664c │ │ │ │ + blle 0x77f25c │ │ │ │ + blle 0x8c6660 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - ble 0x5fc654 │ │ │ │ + ble 0x5fc668 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ @@ -241606,65 +241610,65 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9ccec0 │ │ │ │ + blx 0x9cced4 │ │ │ │ @ instruction: 0xf1acf10c │ │ │ │ - blx 0x9bf328 │ │ │ │ - b 0x113b2dc │ │ │ │ + blx 0x9bf33c │ │ │ │ + b 0x113b2f0 │ │ │ │ andcs r0, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf11cc010 │ │ │ │ - b 0x14bffc0 │ │ │ │ + b 0x14bffd4 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x461117da │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x67fed8 │ │ │ │ + blle 0x67feec │ │ │ │ svceq 0x0040f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {3} @ │ │ │ │ tstmi sl, #41984 @ 0xa400 │ │ │ │ @ instruction: 0xf06fd04f │ │ │ │ - b 0x1ccc6ec │ │ │ │ - b 0xfe158e7c │ │ │ │ + b 0x1ccc700 │ │ │ │ + b 0xfe158e90 │ │ │ │ @ instruction: 0xf04f71e3 │ │ │ │ @ instruction: 0xf8c00c01 │ │ │ │ ldrmi ip, [r0], -r0, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ cpsid │ │ │ │ @ instruction: 0xf1b00c20 │ │ │ │ - blx 0x97c794 │ │ │ │ - blx 0x1f8b18 │ │ │ │ - b 0x11bb34c │ │ │ │ + blx 0x97c7a8 │ │ │ │ + blx 0x1f8b2c │ │ │ │ + b 0x11bb360 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11ccf50 │ │ │ │ + blx 0x11ccf64 │ │ │ │ ldrmi pc, [r0], -r0, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0120 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x17d7c4 │ │ │ │ - blx 0x1f934c │ │ │ │ - blx 0x9b877c │ │ │ │ + blx 0x17d7d8 │ │ │ │ + blx 0x1f9360 │ │ │ │ + blx 0x9b8790 │ │ │ │ msrmi CPSR_c, #14, 28 @ 0xe0 │ │ │ │ vst1.8 {d15-d16}, [ip], r2 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0xa0dbf4 │ │ │ │ + blx 0xa0dc08 │ │ │ │ @ instruction: 0xf1bcfe0c │ │ │ │ - blx 0x13d3e4 │ │ │ │ - b 0x14b977c │ │ │ │ + blx 0x13d3f8 │ │ │ │ + b 0x14b9790 │ │ │ │ svclt 0x005c0e05 │ │ │ │ vst1.16 {d15-d16}, [r4], r1 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084572 │ │ │ │ lsrsle r4, r2, r6 │ │ │ │ @@ -241674,46 +241678,46 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xc7c7b0 │ │ │ │ + blle 0xc7c7c4 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r0, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x97f45c │ │ │ │ - blx 0x9f8418 │ │ │ │ + blx 0x97f470 │ │ │ │ + blx 0x9f842c │ │ │ │ @ instruction: 0xf1aef10e │ │ │ │ - blx 0x1bfc68 │ │ │ │ - b 0x113b41c │ │ │ │ - blx 0x9bc420 │ │ │ │ - b 0x113bc2c │ │ │ │ + blx 0x1bfc7c │ │ │ │ + b 0x113b430 │ │ │ │ + blx 0x9bc434 │ │ │ │ + b 0x113bc40 │ │ │ │ andcs r0, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x1bc498 │ │ │ │ + blx 0x1bc4ac │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x17d4a0 │ │ │ │ + blx 0x17d4b4 │ │ │ │ @ instruction: 0xf1acfe0e │ │ │ │ - blx 0x97d8a8 │ │ │ │ - b 0x117842c │ │ │ │ + blx 0x97d8bc │ │ │ │ + b 0x1178440 │ │ │ │ movwmi r0, #4366 @ 0x110e │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ vseleq.f32 s30, s24, s1 │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ @@ -241722,60 +241726,60 @@ │ │ │ │ @ instruction: 0xd1b34572 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6c016c │ │ │ │ + blle 0x6c0180 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1b │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3520 @ 0xdc0 │ │ │ │ @ instruction: 0xf04fd00e │ │ │ │ @ instruction: 0xf8c40c01 │ │ │ │ @ instruction: 0xf06fc220 │ │ │ │ - b 0x1ccc890 │ │ │ │ - b 0xfe158820 │ │ │ │ + b 0x1ccc8a4 │ │ │ │ + b 0xfe158834 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf10cbd30 │ │ │ │ @ instruction: 0xf1cc31ff │ │ │ │ @ instruction: 0xf1b10c21 │ │ │ │ - blx 0x97c53c │ │ │ │ - blx 0x1f8cc4 │ │ │ │ - b 0x11bb4f4 │ │ │ │ + blx 0x97c550 │ │ │ │ + blx 0x1f8cd8 │ │ │ │ + b 0x11bb508 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf000fa43 │ │ │ │ - blx 0x11cd0d8 │ │ │ │ + blx 0x11cd0ec │ │ │ │ ldmdaeq r0, {r0, r8, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r1, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1aebd30 │ │ │ │ @ instruction: 0xf1ce0c20 │ │ │ │ - blx 0x1bc578 │ │ │ │ - blx 0x1b8934 │ │ │ │ - blx 0x9bb530 │ │ │ │ - b 0x1178504 │ │ │ │ + blx 0x1bc58c │ │ │ │ + blx 0x1b8948 │ │ │ │ + blx 0x9bb544 │ │ │ │ + b 0x1178518 │ │ │ │ movwmi r0, #4364 @ 0x110c │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ - blx 0x14dd28 │ │ │ │ - blx 0x93b548 │ │ │ │ - b 0x1138554 │ │ │ │ + blx 0x14dd3c │ │ │ │ + blx 0x93b55c │ │ │ │ + b 0x1138568 │ │ │ │ @ instruction: 0xf1be000c │ │ │ │ - blx 0x113f5a4 │ │ │ │ + blx 0x113f5b8 │ │ │ │ svclt 0x005cfe0e │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ svclt 0x00084573 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a24628 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -241785,35 +241789,35 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xebc96c │ │ │ │ + blle 0xebc980 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r0, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cebb50 │ │ │ │ + b 0x1cebb64 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x97fe1c │ │ │ │ - blx 0x1f85d0 │ │ │ │ - blx 0x9f89a8 │ │ │ │ + blx 0x97fe30 │ │ │ │ + blx 0x1f85e4 │ │ │ │ + blx 0x9f89bc │ │ │ │ movwmi pc, #36366 @ 0x8e0e @ │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14be6b8 │ │ │ │ - b 0x10fcb2c │ │ │ │ + b 0x14be6cc │ │ │ │ + b 0x10fcb40 │ │ │ │ stmiane r0, {r2, r3, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -241822,48 +241826,48 @@ │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x18d204 │ │ │ │ - blx 0x178634 │ │ │ │ - blx 0x939618 │ │ │ │ - blx 0x97be3c │ │ │ │ - b 0x14b9a24 │ │ │ │ - b 0x147fe24 │ │ │ │ - blx 0x93fe2c │ │ │ │ + blx 0x18d218 │ │ │ │ + blx 0x178648 │ │ │ │ + blx 0x93962c │ │ │ │ + blx 0x97be50 │ │ │ │ + b 0x14b9a38 │ │ │ │ + b 0x147fe38 │ │ │ │ + blx 0x93fe40 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs sp, r0, #-2147483606 @ 0x8000002a │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db5f0 │ │ │ │ @ instruction: 0xf1c11014 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x12c02f8 │ │ │ │ + blle 0x12c030c │ │ │ │ @ instruction: 0xf1be461e │ │ │ │ - blle 0x13c0244 │ │ │ │ + blle 0x13c0258 │ │ │ │ svceq 0x002ff1be │ │ │ │ @ instruction: 0xf1aedc3e │ │ │ │ @ instruction: 0xf1ce0120 │ │ │ │ - blx 0x17f6d4 │ │ │ │ - blx 0x1f965c │ │ │ │ - blx 0x9b8a94 │ │ │ │ + blx 0x17f6e8 │ │ │ │ + blx 0x1f9670 │ │ │ │ + blx 0x9b8aa8 │ │ │ │ msrmi CPSR_c, #12, 24 @ 0xc00 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ - b 0x113d690 │ │ │ │ - blx 0x8ccae0 │ │ │ │ + b 0x113d6a4 │ │ │ │ + blx 0x8ccaf4 │ │ │ │ strne pc, [ip], #-3212 @ 0xfffff374 │ │ │ │ @ instruction: 0x4c01ea4c │ │ │ │ smlawteq r0, lr, r1, pc @ │ │ │ │ - blx 0x20df1c │ │ │ │ - blx 0xc39a88 │ │ │ │ + blx 0x20df30 │ │ │ │ + blx 0xc39a9c │ │ │ │ msrmi CPSR_fc, #-2147483645 @ 0x80000003 │ │ │ │ streq pc, [r0, #-446]! @ 0xfffffe42 │ │ │ │ @ instruction: 0xfe0efa47 │ │ │ │ @ instruction: 0x412cbf5c │ │ │ │ ldrbmi r4, [r3, #-801]! @ 0xfffffcdf │ │ │ │ addmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r3], -r4, lsl #30 │ │ │ │ @@ -241878,115 +241882,115 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnle r4, sl, lsl r3 │ │ │ │ ldrmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xfc6e4 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xfc6f8 │ │ │ │ smlawteq r1, r1, r1, pc @ │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1bc430a │ │ │ │ svclt 0x005c0120 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11cd324 │ │ │ │ + blx 0x11cd338 │ │ │ │ strmi pc, [lr], -ip, lsl #2 │ │ │ │ @ instruction: 0xf0020853 │ │ │ │ - b 0x11bcf0c │ │ │ │ - b 0x14d9610 │ │ │ │ + b 0x11bcf20 │ │ │ │ + b 0x14d9624 │ │ │ │ ldmne sl, {r0, r5, r6, sl, fp} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x14e9164 │ │ │ │ - b 0x114cb4c │ │ │ │ - b 0x11ccb68 │ │ │ │ + b 0x14e9178 │ │ │ │ + b 0x114cb60 │ │ │ │ + b 0x11ccb7c │ │ │ │ strne r4, [r9], #-769 @ 0xfffffcff │ │ │ │ svclt 0x0008458c │ │ │ │ @ instruction: 0xd1bb429a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16fcb54 │ │ │ │ + ble 0x16fcb68 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ vst1.8 {d15-d16}, [r1], r2 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x9291a0 │ │ │ │ - blx 0x179fb0 │ │ │ │ - blx 0x979794 │ │ │ │ + blx 0x9291b4 │ │ │ │ + blx 0x179fc4 │ │ │ │ + blx 0x9797a8 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x94d43c │ │ │ │ + blx 0x94d450 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ eorcc pc, r0, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cebd70 │ │ │ │ + b 0x1cebd84 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x97cc38 │ │ │ │ - blx 0x1f8fec │ │ │ │ + blx 0x97cc4c │ │ │ │ + blx 0x1f9000 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x14cd3f8 │ │ │ │ + b 0x14cd40c │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3220 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15abdc8 │ │ │ │ + b 0x15abddc │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x485420 │ │ │ │ + blle 0x485434 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x94d170 │ │ │ │ - blle 0x339434 │ │ │ │ + blx 0x94d184 │ │ │ │ + blle 0x339448 │ │ │ │ vstrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r0, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vpmax.u8 d15, d2, d1 │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ @ instruction: 0xd1ef4291 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x2004dc │ │ │ │ + ble 0x2004f0 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0x10e62c │ │ │ │ - bcs 0x8f34a4 │ │ │ │ + bcs 0x10e640 │ │ │ │ + bcs 0x8f34b8 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -241999,119 +242003,119 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f20 │ │ │ │ - blle 0x3854c4 │ │ │ │ - blle 0x4470c8 │ │ │ │ + blle 0x3854d8 │ │ │ │ + blle 0x4470dc │ │ │ │ vldrle s4, [r6, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r0, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrsbmi r4, [r1], #50 @ 0x32 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmpeq r1, #3072 @ 0xc00 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14e6bc │ │ │ │ - blx 0x9f9508 │ │ │ │ + blx 0x14e6d0 │ │ │ │ + blx 0x9f951c │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ strb sp, [r8, r4, ror #3]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0x133550 │ │ │ │ - blcs 0x8f3560 │ │ │ │ + blcs 0x133564 │ │ │ │ + blcs 0x8f3574 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x114b144 │ │ │ │ + blx 0x114b158 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x1bd54c │ │ │ │ + bl 0x1bd560 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14e714 │ │ │ │ - blx 0x11b9164 │ │ │ │ + blx 0x14e728 │ │ │ │ + blx 0x11b9178 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec53b70 │ │ │ │ + bl 0xfec53b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r6], {238} @ 0xee │ │ │ │ - bls 0x1a2d94 │ │ │ │ + bls 0x1a2da8 │ │ │ │ @ instruction: 0xf1019b01 │ │ │ │ @ instruction: 0x46940e10 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ ldrmi r0, [ip], #79 @ 0x4f │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ - bl 0x18e22c │ │ │ │ + bl 0x18e240 │ │ │ │ @ instruction: 0xf7ee1403 │ │ │ │ strtmi pc, [r0], -r3, lsl #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - strbteq pc, [r8], r3, asr #4 @ │ │ │ │ + strne pc, [r0], -r3, asr #4 │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17bb74 │ │ │ │ + bls 0x17bb88 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ ldrmi r3, [r3], -lr, lsl #10 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ streq lr, [r3, -r1, lsl #20] │ │ │ │ @ instruction: 0x0c01ea2c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ @ instruction: 0xf8ae4423 │ │ │ │ mvnle ip, r0 │ │ │ │ - bl 0x18e320 │ │ │ │ + bl 0x18e334 │ │ │ │ @ instruction: 0xf7ee04c4 │ │ │ │ strtmi pc, [r0], -r9, asr #25 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17bb00 │ │ │ │ + bls 0x17bb14 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ ldrmi r3, [r3], -ip, lsl #12 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ smlabbeq r3, r5, sl, lr │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ @@ -242125,20 +242129,20 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec53cbc │ │ │ │ + bl 0xfec53cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0xffd3aa8a │ │ │ │ + blx 0xffd3aa9e │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ adcmi r4, r3, #44, 8 @ 0x2c000000 │ │ │ │ @@ -242154,27 +242158,27 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-748] @ 0xfffffd14 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ - b 0x118dc10 │ │ │ │ + b 0x118dc24 │ │ │ │ adcmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ mvnle r4, r6, ror #10 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ strtmi pc, [r0], -r1, lsr #24 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -242184,53 +242188,53 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-508] @ 0xfffffe04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf857442c │ │ │ │ adcmi lr, r3, #62 @ 0x3e │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ - b 0x18e174 │ │ │ │ - b 0xfe17d418 │ │ │ │ + b 0x18e188 │ │ │ │ + b 0xfe17d42c │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ strtmi pc, [r0], -r5, ror #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec53e0c │ │ │ │ + bl 0xfec53e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0x133abda │ │ │ │ + blx 0x133abee │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ svclt 0x00082c00 │ │ │ │ - blne 0x1a0e4b0 │ │ │ │ + blne 0x1a0e4c4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fbb5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242238,29 +242242,29 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-76] @ 0xffffffb4 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ svclt 0x00082c00 │ │ │ │ - b 0x118e524 │ │ │ │ - blne 0x19fd4f0 │ │ │ │ + b 0x118e538 │ │ │ │ + blne 0x19fd504 │ │ │ │ @ instruction: 0xf8ac4566 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb79 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242268,29 +242272,29 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbeq pc, [r8, r3, asr #4]! @ │ │ │ │ + strne pc, [r0, -r3, asr #4] │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-860] @ 0xfffffca4 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0xf857461c │ │ │ │ - blne 0x1a34e20 │ │ │ │ - b 0x18e2c4 │ │ │ │ - b 0xfe17d568 │ │ │ │ + blne 0x1a34e34 │ │ │ │ + b 0x18e2d8 │ │ │ │ + b 0xfe17d57c │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb3d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242311,24 +242315,24 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0018428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331564 │ │ │ │ + b 0x331578 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c05c │ │ │ │ + b 0x40c070 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfff3ad80 │ │ │ │ + blt 0xfff3ad94 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ee4615 │ │ │ │ strmi pc, [r0], r7, ror #20 │ │ │ │ @@ -242343,17 +242347,17 @@ │ │ │ │ svclt 0x0018428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce6a4 │ │ │ │ - blx 0x8bda40 │ │ │ │ - b 0x11fc864 │ │ │ │ + b 0x9ce6b8 │ │ │ │ + blx 0x8bda54 │ │ │ │ + b 0x11fc878 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000babf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242367,26 +242371,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x140e448 │ │ │ │ + b 0x140e45c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331654 │ │ │ │ + b 0x331668 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c144 │ │ │ │ + b 0x40c158 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe23ae68 │ │ │ │ + blt 0xfe23ae7c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7eeb2d6 │ │ │ │ @ instruction: 0x4680f9f3 │ │ │ │ @@ -242400,17 +242404,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9ce788 │ │ │ │ - blx 0x8bdb28 │ │ │ │ - b 0x11fc140 │ │ │ │ + b 0x9ce79c │ │ │ │ + blx 0x8bdb3c │ │ │ │ + b 0x11fc154 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000ba4d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242428,17 +242432,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce7f8 │ │ │ │ - blx 0x8bdb98 │ │ │ │ - b 0x11fc9b8 │ │ │ │ + b 0x9ce80c │ │ │ │ + blx 0x8bdbac │ │ │ │ + b 0x11fc9cc │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000ba15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242448,18 +242452,18 @@ │ │ │ │ strmi pc, [r0], r3, lsl #19 │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0xf1a5f93d │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d4bd8 │ │ │ │ + b 0x14d4bec │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #30 │ │ │ │ - blx 0x8c4fd4 │ │ │ │ + blx 0x8c4fe8 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242481,17 +242485,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0008428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x33180c │ │ │ │ + b 0x331820 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c304 │ │ │ │ + b 0x40c318 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -242513,17 +242517,17 @@ │ │ │ │ svclt 0x0008428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce94c │ │ │ │ - blx 0x8bdce8 │ │ │ │ - b 0x11fcb0c │ │ │ │ + b 0x9ce960 │ │ │ │ + blx 0x8bdcfc │ │ │ │ + b 0x11fcb20 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b96b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242537,19 +242541,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x140e6f0 │ │ │ │ + b 0x140e704 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x3318fc │ │ │ │ + b 0x331910 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c3ec │ │ │ │ + b 0x40c400 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r0!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -242570,17 +242574,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cea30 │ │ │ │ - blx 0x8bddd0 │ │ │ │ - b 0x11fc3e8 │ │ │ │ + b 0x9cea44 │ │ │ │ + blx 0x8bdde4 │ │ │ │ + b 0x11fc3fc │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b8f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242598,17 +242602,17 @@ │ │ │ │ sadd16mi fp, r8, r4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ceaa0 │ │ │ │ - blx 0x8bde40 │ │ │ │ - b 0x11fcc60 │ │ │ │ + b 0x9ceab4 │ │ │ │ + blx 0x8bde54 │ │ │ │ + b 0x11fcc74 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b8c1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242618,18 +242622,18 @@ │ │ │ │ strmi pc, [r0], pc, lsr #16 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5ffe9 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d4e80 │ │ │ │ + b 0x14d4e94 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ uqadd16mi fp, r0, r4 │ │ │ │ - blx 0x8c527c │ │ │ │ + blx 0x8c5290 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242651,17 +242655,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0038428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331ab4 │ │ │ │ + b 0x331ac8 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c5ac │ │ │ │ + b 0x40c5c0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -242683,17 +242687,17 @@ │ │ │ │ svclt 0x0038428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cebf4 │ │ │ │ - blx 0x8bdf90 │ │ │ │ - b 0x11fcdb4 │ │ │ │ + b 0x9cec08 │ │ │ │ + blx 0x8bdfa4 │ │ │ │ + b 0x11fcdc8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b817 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242707,19 +242711,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x140e998 │ │ │ │ + b 0x140e9ac │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331ba4 │ │ │ │ + b 0x331bb8 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c694 │ │ │ │ + b 0x40c6a8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00dcf7ed │ │ │ │ @@ -242740,17 +242744,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cecd8 │ │ │ │ - blx 0x8be078 │ │ │ │ - b 0x11fc690 │ │ │ │ + b 0x9cecec │ │ │ │ + blx 0x8be08c │ │ │ │ + b 0x11fc6a4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfa5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242768,17 +242772,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ced48 │ │ │ │ - blx 0x8be0e8 │ │ │ │ - b 0x11fcf08 │ │ │ │ + b 0x9ced5c │ │ │ │ + blx 0x8be0fc │ │ │ │ + b 0x11fcf1c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf6d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242788,18 +242792,18 @@ │ │ │ │ pkhtbmi pc, r0, fp, asr #29 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fe95 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5128 │ │ │ │ + b 0x14d513c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #30 │ │ │ │ - blx 0x8c5524 │ │ │ │ + blx 0x8c5538 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242821,17 +242825,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0098428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331d5c │ │ │ │ + b 0x331d70 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c854 │ │ │ │ + b 0x40c868 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 15, cr15, cr12, cr13, {7} │ │ │ │ @@ -242853,17 +242857,17 @@ │ │ │ │ svclt 0x0098428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cee9c │ │ │ │ - blx 0x8be238 │ │ │ │ - b 0x11fd05c │ │ │ │ + b 0x9ceeb0 │ │ │ │ + blx 0x8be24c │ │ │ │ + b 0x11fd070 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bec3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242877,19 +242881,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x140ec40 │ │ │ │ + b 0x140ec54 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331e4c │ │ │ │ + b 0x331e60 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c93c │ │ │ │ + b 0x40c950 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 8, cr15, cr8, cr13, {7} │ │ │ │ @@ -242910,17 +242914,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cef80 │ │ │ │ - blx 0x8be320 │ │ │ │ - b 0x11fc938 │ │ │ │ + b 0x9cef94 │ │ │ │ + blx 0x8be334 │ │ │ │ + b 0x11fc94c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be51 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242938,17 +242942,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ceff0 │ │ │ │ - blx 0x8be390 │ │ │ │ - b 0x11fd1b0 │ │ │ │ + b 0x9cf004 │ │ │ │ + blx 0x8be3a4 │ │ │ │ + b 0x11fd1c4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242958,18 +242962,18 @@ │ │ │ │ strmi pc, [r0], r7, lsl #27 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fd41 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d53d0 │ │ │ │ + b 0x14d53e4 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #31 │ │ │ │ - blx 0x8c57cc │ │ │ │ + blx 0x8c57e0 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242991,17 +242995,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00b8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332004 │ │ │ │ + b 0x332018 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40cafc │ │ │ │ + b 0x40cb10 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ @@ -243023,17 +243027,17 @@ │ │ │ │ svclt 0x00b8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf144 │ │ │ │ - blx 0x8be4e0 │ │ │ │ - b 0x11fd304 │ │ │ │ + b 0x9cf158 │ │ │ │ + blx 0x8be4f4 │ │ │ │ + b 0x11fd318 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd6f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243047,19 +243051,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x140eee8 │ │ │ │ + b 0x140eefc │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x3320f4 │ │ │ │ + b 0x332108 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40cbe4 │ │ │ │ + b 0x40cbf8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #-948]! @ 0xfffffc4c │ │ │ │ @@ -243080,17 +243084,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf228 │ │ │ │ - blx 0x8be5c8 │ │ │ │ - b 0x11fcbe0 │ │ │ │ + b 0x9cf23c │ │ │ │ + blx 0x8be5dc │ │ │ │ + b 0x11fcbf4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bcfd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243108,17 +243112,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf298 │ │ │ │ - blx 0x8be638 │ │ │ │ - b 0x11fd458 │ │ │ │ + b 0x9cf2ac │ │ │ │ + blx 0x8be64c │ │ │ │ + b 0x11fd46c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bcc5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243128,18 +243132,18 @@ │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fbed │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5678 │ │ │ │ + b 0x14d568c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #31 │ │ │ │ - blx 0x8c5a74 │ │ │ │ + blx 0x8c5a88 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243161,17 +243165,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00a8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x3322ac │ │ │ │ + b 0x3322c0 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40cda4 │ │ │ │ + b 0x40cdb8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrrclt 7, 14, pc, r4, cr13 @ │ │ │ │ @@ -243193,17 +243197,17 @@ │ │ │ │ svclt 0x00a8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf3ec │ │ │ │ - blx 0x8be788 │ │ │ │ - b 0x11fd5ac │ │ │ │ + b 0x9cf400 │ │ │ │ + blx 0x8be79c │ │ │ │ + b 0x11fd5c0 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc1b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243217,26 +243221,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x140f190 │ │ │ │ + b 0x140f1a4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x33239c │ │ │ │ + b 0x3323b0 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40ce8c │ │ │ │ + b 0x40cea0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff93bbac │ │ │ │ + bllt 0xff93bbc0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ strmi pc, [r0], pc, asr #22 │ │ │ │ @@ -243250,17 +243254,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf4d0 │ │ │ │ - blx 0x8be870 │ │ │ │ - b 0x11fce88 │ │ │ │ + b 0x9cf4e4 │ │ │ │ + blx 0x8be884 │ │ │ │ + b 0x11fce9c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bba9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243278,17 +243282,17 @@ │ │ │ │ @ instruction: 0x4618bfb4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf540 │ │ │ │ - blx 0x8be8e0 │ │ │ │ - b 0x11fd700 │ │ │ │ + b 0x9cf554 │ │ │ │ + blx 0x8be8f4 │ │ │ │ + b 0x11fd714 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bb71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243298,28 +243302,28 @@ │ │ │ │ pkhtbmi pc, r0, pc, asr #21 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fa99 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5920 │ │ │ │ + b 0x14d5934 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfb4 │ │ │ │ - blx 0x8c5d1c │ │ │ │ + blx 0x8c5d30 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfbbcf8 │ │ │ │ + bllt 0xfbbd0c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], r9, lsr #21 │ │ │ │ @@ -243331,24 +243335,24 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00d8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332554 │ │ │ │ + b 0x332568 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40d04c │ │ │ │ + b 0x40d060 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x13bd6c │ │ │ │ + bllt 0x13bd80 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], pc, ror #20 │ │ │ │ @@ -243363,17 +243367,17 @@ │ │ │ │ svclt 0x00d8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf694 │ │ │ │ - blx 0x8bea30 │ │ │ │ - b 0x11fd854 │ │ │ │ + b 0x9cf6a8 │ │ │ │ + blx 0x8bea44 │ │ │ │ + b 0x11fd868 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bac7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243387,26 +243391,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x140f438 │ │ │ │ + b 0x140f44c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332644 │ │ │ │ + b 0x332658 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40d134 │ │ │ │ + b 0x40d148 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe43be54 │ │ │ │ + blt 0xfe43be68 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ @ instruction: 0x4680f9fb │ │ │ │ @@ -243420,17 +243424,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf778 │ │ │ │ - blx 0x8beb18 │ │ │ │ - b 0x11fd130 │ │ │ │ + b 0x9cf78c │ │ │ │ + blx 0x8beb2c │ │ │ │ + b 0x11fd144 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba55 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243448,17 +243452,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, asr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf7e8 │ │ │ │ - blx 0x8beb88 │ │ │ │ - b 0x11fd9a8 │ │ │ │ + b 0x9cf7fc │ │ │ │ + blx 0x8beb9c │ │ │ │ + b 0x11fd9bc │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba1d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243468,18 +243472,18 @@ │ │ │ │ strmi pc, [r0], fp, lsl #19 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f945 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5bc8 │ │ │ │ + b 0x14d5bdc │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, asr #31 │ │ │ │ - blx 0x8c5fc4 │ │ │ │ + blx 0x8c5fd8 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243501,17 +243505,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00c8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x3327fc │ │ │ │ + b 0x332810 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40d2f4 │ │ │ │ + b 0x40d308 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt ip!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -243533,17 +243537,17 @@ │ │ │ │ svclt 0x00c8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf93c │ │ │ │ - blx 0x8becd8 │ │ │ │ - b 0x11fdafc │ │ │ │ + b 0x9cf950 │ │ │ │ + blx 0x8becec │ │ │ │ + b 0x11fdb10 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b973 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243557,19 +243561,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x140f6e0 │ │ │ │ + b 0x140f6f4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x3328ec │ │ │ │ + b 0x332900 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40d3dc │ │ │ │ + b 0x40d3f0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -243590,17 +243594,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cfa20 │ │ │ │ - blx 0x8bedc0 │ │ │ │ - b 0x11fd3d8 │ │ │ │ + b 0x9cfa34 │ │ │ │ + blx 0x8bedd4 │ │ │ │ + b 0x11fd3ec │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b901 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243618,17 +243622,17 @@ │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cfa90 │ │ │ │ - blx 0x8bee30 │ │ │ │ - b 0x11fdc50 │ │ │ │ + b 0x9cfaa4 │ │ │ │ + blx 0x8bee44 │ │ │ │ + b 0x11fdc64 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b8c9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243638,18 +243642,18 @@ │ │ │ │ @ instruction: 0x4680f837 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ @ instruction: 0xf1a5fff1 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5e70 │ │ │ │ + b 0x14d5e84 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfd4 │ │ │ │ - blx 0x8c626c │ │ │ │ + blx 0x8c6280 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243662,50 +243666,50 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ ldrmi r4, [fp], lr, lsl #12 │ │ │ │ @ instruction: 0xf7ec4617 │ │ │ │ @ instruction: 0xf8b4ffff │ │ │ │ @ instruction: 0xf1a69cac │ │ │ │ vrhadd.s8 d16, d3, d8 │ │ │ │ - vqdmulh.s d16, d16, d0[6] │ │ │ │ + vmull.s8 , d0, d0 │ │ │ │ @ instruction: 0xf1ab0c35 │ │ │ │ strmi r0, [r0], r8, lsl #12 │ │ │ │ @ instruction: 0xf10b3f08 │ │ │ │ strls r0, [r1], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf589fa5f │ │ │ │ svcmi 0x0008f856 │ │ │ │ svccc 0x0008f857 │ │ │ │ @ instruction: 0xf088fa5f │ │ │ │ svc 0x0008f851 │ │ │ │ - beq 0xff278f18 │ │ │ │ + beq 0xff278f2c │ │ │ │ eorspl pc, r5, ip, asr r8 @ │ │ │ │ - b 0xfe20e47c │ │ │ │ + b 0xfe20e490 │ │ │ │ ldmdavs r2!, {r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf8da402b │ │ │ │ subsmi r5, ip, r4 │ │ │ │ - b 0x14d84ec │ │ │ │ + b 0x14d8500 │ │ │ │ vqshrn.u16 d18, , #8 │ │ │ │ subsmi r2, r3, pc, lsl #16 │ │ │ │ - b 0x1cf9d8 │ │ │ │ - bl 0x3fef24 │ │ │ │ + b 0x1cf9ec │ │ │ │ + bl 0x3fef38 │ │ │ │ @ instruction: 0xf85c05c0 │ │ │ │ - b 0x1fe3d8 │ │ │ │ + b 0x1fe3ec │ │ │ │ stmdavs r8, {sl}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ - b 0xfe196354 │ │ │ │ + b 0xfe196368 │ │ │ │ stmdavs ip!, {r9}^ │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ bicle r6, fp, fp, asr #32 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt sl!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5554c │ │ │ │ + bl 0xfec55560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xffacf7ec │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff66f7ec │ │ │ │ movweq lr, #2565 @ 0xa05 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @@ -243713,62 +243717,62 @@ │ │ │ │ andeq lr, r0, #139264 @ 0x22000 │ │ │ │ addslt r4, fp, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf8c44313 │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000b81b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5558c │ │ │ │ + bl 0xfec555a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ @ instruction: 0xff8af7ec │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff44f7ec │ │ │ │ ldmdbcs r0, {r0, r8, fp, ip, pc} │ │ │ │ strmi sp, [r2], -r2, lsr #16 │ │ │ │ @ instruction: 0xf04fb199 │ │ │ │ @ instruction: 0xf1c13cff │ │ │ │ @ instruction: 0xf1a10340 │ │ │ │ @ instruction: 0xf1c10e20 │ │ │ │ - blx 0xbfe840 │ │ │ │ + blx 0xbfe854 │ │ │ │ eormi pc, r8, r3, lsl #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andmi r4, r3, fp, lsl #6 │ │ │ │ @ instruction: 0xf8d4b299 │ │ │ │ strtmi r3, [r0], -ip, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ andlt r3, r3, ip, lsr #25 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00e4f7ec │ │ │ │ - cmppne r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbne pc, r4, fp, asr #12 │ │ │ │ + rsbsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18722b9 │ │ │ │ - svclt 0x0000fd55 │ │ │ │ - eorseq r2, r5, r4, lsl sp │ │ │ │ + svclt 0x0000fd5b │ │ │ │ + eorseq r2, r5, ip, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec55618 │ │ │ │ + bl 0xfec5562c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff44f7ec │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ - blcs 0x101440 │ │ │ │ + blcs 0x101454 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe12afb4 │ │ │ │ + blcs 0xfe12afc8 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ @ instruction: 0xb1024694 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strhle r4, [r8, #33]! @ 0x21 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ @@ -243782,23 +243786,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5ff0f │ │ │ │ cdpne 14, 11, cr0, cr1, cr2, {0} │ │ │ │ vrshl.s8 d19, d14, d3 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - blcs 0x1004b4 │ │ │ │ + blcs 0x1004c8 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ - b 0xc2af2c │ │ │ │ + b 0xc2af40 │ │ │ │ @ instruction: 0xf5b30c07 │ │ │ │ svclt 0x00084f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ ldrshtmi r7, [fp], -pc │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ @@ -243815,76 +243819,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fecd │ │ │ │ svcne 0x00310e04 │ │ │ │ vrshl.s8 d19, d12, d3 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @ instruction: 0xf1b3c03c │ │ │ │ svclt 0x00044f00 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x118e740 │ │ │ │ - b 0x1bed78 │ │ │ │ + b 0x118e754 │ │ │ │ + b 0x1bed8c │ │ │ │ vsubw.u8 q8, q0, d12 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ andvs r4, fp, lr, lsr #11 │ │ │ │ @ instruction: 0xb122d1e0 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x001ef7ec │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec55784 │ │ │ │ + bl 0xfec55798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ cdp2 7, 8, cr15, cr14, cr12, {7} │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ @ instruction: 0xf1130c00 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4694237f │ │ │ │ subsmi sp, fp, #0 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x124a9c4 │ │ │ │ + b 0x124a9d8 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xb125d1e9 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 7, 14, cr15, cr12, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - vqdmlsl.s q8, d16, d0[6] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf7ec0735 │ │ │ │ mrcne 14, 5, APSR_nzcv, cr2, cr7, {2} │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ - blx 0x18cef7c │ │ │ │ + blx 0x18cef90 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x1272220 │ │ │ │ + b 0x1272234 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ adcsmi r0, r2, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -243905,15 +243909,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fe19 │ │ │ │ svcne 0x00310e04 │ │ │ │ vrshl.s8 d19, d12, d3 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ subsmi sp, fp, #29 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ @@ -243929,20 +243933,20 @@ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ @ instruction: 0xf000be6f │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [sp, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec558ec │ │ │ │ + bl 0xfec55900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x13de64 │ │ │ │ + bls 0x13de78 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -243954,71 +243958,71 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000be39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55950 │ │ │ │ + bl 0xfec55964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [r8, #944]! @ 0x3b0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf9320535 │ │ │ │ - blx 0x18ce37c │ │ │ │ + blx 0x18ce390 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xfe9bc │ │ │ │ + blcs 0xfe9d0 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2ae440 │ │ │ │ - b 0x281fc4 │ │ │ │ - b 0xc01fa4 │ │ │ │ - b 0x14817b4 │ │ │ │ + b 0x2ae454 │ │ │ │ + b 0x281fd8 │ │ │ │ + b 0xc01fb8 │ │ │ │ + b 0x14817c8 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000be05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec559b8 │ │ │ │ + bl 0xfec559cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ ldc2l 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ vrecps.f32 d17, d3, d17 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ @ instruction: 0xf8540635 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1ca3f0 │ │ │ │ - bl 0xfec1db70 │ │ │ │ + b 0xfe1ca404 │ │ │ │ + bl 0xfec1db84 │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x002c4562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1cf294 │ │ │ │ - b 0xfe1bf43c │ │ │ │ + b 0x1cf2a8 │ │ │ │ + b 0xfe1bf450 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #944] @ 0x3b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55a1c │ │ │ │ + bl 0xfec55a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x13dd34 │ │ │ │ + bls 0x13dd48 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -244030,144 +244034,144 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bda1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55a80 │ │ │ │ + bl 0xfec55a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ ldc2 7, cr15, [r0, #-944] @ 0xfffffc50 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d3 │ │ │ │ - vmls.f d16, d16, d0[6] │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf9320535 │ │ │ │ - blx 0x18ce4ac │ │ │ │ + blx 0x18ce4c0 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xfeaec │ │ │ │ + blcs 0xfeb00 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2ae710 │ │ │ │ - b 0x2820f4 │ │ │ │ - b 0xc020d4 │ │ │ │ - b 0x14818e4 │ │ │ │ + b 0x2ae724 │ │ │ │ + b 0x282108 │ │ │ │ + b 0xc020e8 │ │ │ │ + b 0x14818f8 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bd6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55ae8 │ │ │ │ + bl 0xfec55afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ ldc2l 7, cr15, [sl], {236} @ 0xec │ │ │ │ vrecps.f32 d17, d3, d17 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ @ instruction: 0xf8540635 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1ca520 │ │ │ │ - bl 0xfec1dca0 │ │ │ │ + b 0xfe1ca534 │ │ │ │ + bl 0xfec1dcb4 │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x00944562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1cf3c4 │ │ │ │ - b 0xfe1bf56c │ │ │ │ + b 0x1cf3d8 │ │ │ │ + b 0xfe1bf580 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd03c0 │ │ │ │ + blmi 0xbd03d4 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0354 │ │ │ │ + bhi 0xfd0368 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf93ef725 │ │ │ │ + @ instruction: 0xf934f725 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfed99 │ │ │ │ + streq pc, [pc, #965] @ 0xfedad │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ stc2l 7, cr15, [ip], #944 @ 0x3b0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xa3b0f8 │ │ │ │ + blx 0x7bb10c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd048c │ │ │ │ + blmi 0xbd04a0 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-944 @ 0xfffffc50 │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd041c │ │ │ │ + bhi 0xdd0430 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf8e2f725 │ │ │ │ + @ instruction: 0xf8d8f725 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244178,398 +244182,398 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9c0f1bc │ │ │ │ + @ instruction: 0xf9b6f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0550 │ │ │ │ + blmi 0xbd0564 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff63caba │ │ │ │ + blx 0xff63cace │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd04e4 │ │ │ │ + bhi 0xfd04f8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf87af725 │ │ │ │ + @ instruction: 0xf870f725 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfef29 │ │ │ │ + streq pc, [pc, #965] @ 0xfef3d │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ stc2 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf95cf1bc │ │ │ │ + @ instruction: 0xf952f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd061c │ │ │ │ + blmi 0xbd0630 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1d3cb82 │ │ │ │ + blx 0x1d3cb96 │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd05ac │ │ │ │ + bhi 0xdd05c0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf89af725 │ │ │ │ + @ instruction: 0xf890f725 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xff13cbea │ │ │ │ + blx 0xff13cbfe │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8f8f1bc │ │ │ │ + @ instruction: 0xf8eef1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd06e0 │ │ │ │ + blmi 0xbd06f4 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x43cc4a │ │ │ │ + blx 0x43cc5e │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0674 │ │ │ │ + bhi 0xfd0688 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xffabc972 │ │ │ │ + blx 0xff83c986 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff0b9 │ │ │ │ + streq pc, [pc, #965] @ 0xff0cd │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x183ccb2 │ │ │ │ + blx 0x183ccc6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf894f1bc │ │ │ │ + @ instruction: 0xf88af1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd07ac │ │ │ │ + blmi 0xbd07c0 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeb3cd10 │ │ │ │ + blx 0xfeb3cd24 │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd073c │ │ │ │ + bhi 0xdd0750 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xff50f725 │ │ │ │ + @ instruction: 0xff46f725 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xfff3cd78 │ │ │ │ + blx 0xfff3cd8c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf830f1bc │ │ │ │ + @ instruction: 0xf826f1bc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc10870 │ │ │ │ + blmi 0xc10884 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x123cdd8 │ │ │ │ + blx 0x123cdec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r1, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0804 │ │ │ │ + bhi 0xfd0818 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - cdp2 7, 14, cr15, cr10, cr4, {1} │ │ │ │ + cdp2 7, 14, cr15, cr0, cr4, {1} │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ - b 0x9ceeb8 │ │ │ │ + b 0x9ceecc │ │ │ │ vsubw.u8 q8, q0, d2 │ │ │ │ movwmi r0, #12302 @ 0x300e │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff24d │ │ │ │ + streq pc, [pc, #965] @ 0xff261 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d5 │ │ │ │ - blx 0xfe5bce44 │ │ │ │ + blx 0xfe5bce58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffcaf1bb │ │ │ │ + @ instruction: 0xffc0f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc10940 │ │ │ │ + blmi 0xc10954 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9def7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd08d0 │ │ │ │ + bhi 0xdd08e4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xff08f724 │ │ │ │ + cdp2 7, 15, cr15, cr14, cr4, {1} │ │ │ │ @ instruction: 0xf857b2e9 │ │ │ │ @ instruction: 0xf0202024 │ │ │ │ @ instruction: 0xf8584300 │ │ │ │ subsmi r1, r3, r1, lsr r0 │ │ │ │ subsmi r4, r3, fp │ │ │ │ eorcc pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d5 │ │ │ │ - blx 0xc3cf10 │ │ │ │ + blx 0xc3cf24 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff64f1bb │ │ │ │ + @ instruction: 0xff5af1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0a08 │ │ │ │ + blmi 0xbd0a1c │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf978f7ec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd099c │ │ │ │ + bhi 0xfd09b0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9c4f739 │ │ │ │ + @ instruction: 0xf9baf739 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff3e1 │ │ │ │ + streq pc, [pc, #965] @ 0xff3f5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf9c8f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff00f1bb │ │ │ │ + mrc2 1, 7, pc, cr6, cr11, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0ad4 │ │ │ │ + blmi 0xbd0ae8 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf914f7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0a64 │ │ │ │ + bhi 0xdd0a78 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf9a0f739 │ │ │ │ + @ instruction: 0xf996f739 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244580,96 +244584,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 4, pc, cr12, cr11, {5} │ │ │ │ + mrc2 1, 4, pc, cr2, cr11, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0b98 │ │ │ │ + blmi 0xbd0bac │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f7ec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0b2c │ │ │ │ + bhi 0xfd0b40 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf90cf739 │ │ │ │ + @ instruction: 0xf902f739 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff571 │ │ │ │ + streq pc, [pc, #965] @ 0xff585 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf900f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 1, pc, cr8, cr11, {5} │ │ │ │ + mcr2 1, 1, pc, cr14, cr11, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0c64 │ │ │ │ + blmi 0xbd0c78 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84cf7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0bf4 │ │ │ │ + bhi 0xdd0c08 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf8e8f739 │ │ │ │ + @ instruction: 0xf8def739 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244680,100 +244684,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r4, #748] @ 0x2ec │ │ │ │ + stc2l 1, cr15, [sl, #748] @ 0x2ec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc50d28 │ │ │ │ + blmi 0xc50d3c │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffe8f7eb │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0cbc │ │ │ │ + bhi 0xfd0cd0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf830f739 │ │ │ │ + @ instruction: 0xf826f739 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff709 │ │ │ │ + streq pc, [pc, #965] @ 0xff71d │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xf834f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [ip, #-748]! @ 0xfffffd14 │ │ │ │ + stc2l 1, cr15, [r2, #-748]! @ 0xfffffd14 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc50dfc │ │ │ │ + blmi 0xc50e10 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff80f7eb │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0d8c │ │ │ │ + bhi 0xdd0da0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf808f739 │ │ │ │ + @ instruction: 0xfffef738 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244784,100 +244788,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r4, #-748] @ 0xfffffd14 │ │ │ │ + ldc2l 1, cr15, [sl], #748 @ 0x2ec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc50ec8 │ │ │ │ + blmi 0xc50edc │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff18f7eb │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0e5c │ │ │ │ + bhi 0xfd0e70 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xff70f738 │ │ │ │ + @ instruction: 0xff66f738 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff8a9 │ │ │ │ + streq pc, [pc, #965] @ 0xff8bd │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xff64f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [ip], {187} @ 0xbb │ │ │ │ + ldc2 1, cr15, [r2], {187} @ 0xbb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc50f9c │ │ │ │ + blmi 0xc50fb0 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 11, cr15, cr0, cr11, {7} │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0f2c │ │ │ │ + bhi 0xdd0f40 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xff48f738 │ │ │ │ + @ instruction: 0xff3ef738 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244888,15 +244892,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r4], #-748 @ 0xfffffd14 │ │ │ │ + stc2 1, cr15, [sl], #-748 @ 0xfffffd14 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -244906,73 +244910,73 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ cdp2 7, 4, cr15, cr4, cr11, {7} │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xebba64 │ │ │ │ + beq 0xebba78 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0xfff3d2e0 │ │ │ │ + blx 0xffcbd2f4 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xff658 │ │ │ │ + streq pc, [pc], #964 @ 0xff66c │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23f6d0 │ │ │ │ + bge 0x23f6e4 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf7240000 │ │ │ │ - strb pc, [pc, r5, asr #21] @ │ │ │ │ + @ instruction: 0xe7cffabb │ │ │ │ vqdmulh.s d25, d3, d1 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3bf084 │ │ │ │ - blls 0x4d975c │ │ │ │ + blmi 0x3bf098 │ │ │ │ + blls 0x4d9770 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fb9d │ │ │ │ + svclt 0x0000fb93 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -244996,63 +245000,63 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r0, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-552 @ 0xfffffdd8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe9fa0 │ │ │ │ + bhi 0xfe9fb4 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf7240b04 │ │ │ │ - ldrbmi pc, [r4], fp, asr #21 @ │ │ │ │ - bleq 0x23d8d8 │ │ │ │ - beq 0x17bbec │ │ │ │ + ldrbmi pc, [r4], r1, asr #21 @ │ │ │ │ + bleq 0x23d8ec │ │ │ │ + beq 0x17bc00 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xff7d4 │ │ │ │ + strne pc, [pc], #-964 @ 0xff7e8 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf7246830 │ │ │ │ - @ instruction: 0xf1bafa31 │ │ │ │ + @ instruction: 0xf1bafa27 │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x43bc30 │ │ │ │ + bleq 0x43bc44 │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x23d988 │ │ │ │ - bne 0x4fc73c │ │ │ │ + blcc 0x23d99c │ │ │ │ + bne 0x4fc750 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1c38e0 │ │ │ │ - b 0x1c0420 │ │ │ │ - b 0xfe1c0428 │ │ │ │ + b 0xfe1c38f4 │ │ │ │ + b 0x1c0434 │ │ │ │ + b 0xfe1c043c │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2l 7, cr15, [r4, #940] @ 0x3ac │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x3bf44 │ │ │ │ + blx 0xffdbbf58 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -245062,73 +245066,73 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [ip, #-940] @ 0xfffffc54 │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xebbcd4 │ │ │ │ + beq 0xebbce8 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - @ instruction: 0xf9bcf724 │ │ │ │ + @ instruction: 0xf9b2f724 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xff8c8 │ │ │ │ + streq pc, [pc], #964 @ 0xff8dc │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23f940 │ │ │ │ + bge 0x23f954 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf7240000 │ │ │ │ - bfi pc, r1, (invalid: 19:15) @ │ │ │ │ + strb pc, [pc, r7, lsl #19] @ │ │ │ │ vqdmulh.s d25, d3, d1 │ │ │ │ - vmlsl.s q8, d16, d0[6] │ │ │ │ + vsubhn.i16 d17, q0, q0 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3bee14 │ │ │ │ - blls 0x4d99cc │ │ │ │ + blmi 0x3bee28 │ │ │ │ + blls 0x4d99e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fa65 │ │ │ │ + svclt 0x0000fa5b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -245152,287 +245156,287 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r0, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-552 @ 0xfffffdd8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfea210 │ │ │ │ + bhi 0xfea224 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf7240b04 │ │ │ │ - @ instruction: 0x46d4f913 │ │ │ │ - bleq 0x23db48 │ │ │ │ - beq 0x17be5c │ │ │ │ + ldrbmi pc, [r4], r9, lsl #18 @ │ │ │ │ + bleq 0x23db5c │ │ │ │ + beq 0x17be70 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xffa44 │ │ │ │ + strne pc, [pc], #-964 @ 0xffa58 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf7246830 │ │ │ │ - @ instruction: 0xf1baf979 │ │ │ │ + @ instruction: 0xf1baf96f │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - strbeq pc, [r8, #579]! @ 0x243 @ │ │ │ │ + strne pc, [r0, #-579] @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x43bea0 │ │ │ │ + bleq 0x43beb4 │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x23dbf8 │ │ │ │ - bne 0x4fc9ac │ │ │ │ + blcc 0x23dc0c │ │ │ │ + bne 0x4fc9c0 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1c3b50 │ │ │ │ - b 0x1c0690 │ │ │ │ - b 0xfe1c0698 │ │ │ │ + b 0xfe1c3b64 │ │ │ │ + b 0x1c06a4 │ │ │ │ + b 0xfe1c06ac │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2 7, cr15, [ip], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9c4f1bb │ │ │ │ + @ instruction: 0xf9baf1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc51548 │ │ │ │ + blmi 0xc5155c │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff73daae │ │ │ │ + blx 0xff73dac2 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ teqcc sl, #64, 6 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfb70 │ │ │ │ + bhi 0xfbfb84 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 8, cr15, cr8, cr8, {1} │ │ │ │ + cdp2 7, 7, cr15, cr14, cr8, {1} │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfff29 │ │ │ │ + streq pc, [pc, #965] @ 0xfff3d │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ stc2 7, cr15, [r4], #-940 @ 0xfffffc54 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf95cf1bb │ │ │ │ + @ instruction: 0xf952f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc5161c │ │ │ │ + blmi 0xc51630 │ │ │ │ strbpl pc, [r0, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1d3db7e │ │ │ │ + blx 0x1d3db92 │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ @ instruction: 0x33285340 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfc40 │ │ │ │ + bhi 0xfbfc54 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff36f72a │ │ │ │ + @ instruction: 0xff2cf72a │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r4, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3beb34 │ │ │ │ - blls 0x2d9cac │ │ │ │ + blmi 0x3beb48 │ │ │ │ + blls 0x2d9cc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f8f5 │ │ │ │ + svclt 0x0000f8eb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc916e8 │ │ │ │ + blmi 0xc916fc │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x33dc4e │ │ │ │ + blx 0x33dc62 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r5, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ teqcc sl, #64, 6 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfd10 │ │ │ │ + bhi 0xfbfd24 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - ldc2 7, cr15, [r6, #160]! @ 0xa0 │ │ │ │ + stc2 7, cr15, [ip, #160]! @ 0xa0 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0x1000cd │ │ │ │ + streq pc, [pc, #965] @ 0x1000e1 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d1 │ │ │ │ - blx 0x15bdcc2 │ │ │ │ + blx 0x15bdcd6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf88af1bb │ │ │ │ + @ instruction: 0xf880f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc917c0 │ │ │ │ + blmi 0xc917d4 │ │ │ │ strbpl pc, [r0, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8bdd20 │ │ │ │ + blx 0xfe8bdd34 │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ @ instruction: 0x33285340 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfde4 │ │ │ │ + bhi 0xfbfdf8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 6, cr15, cr2, cr10, {1} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr10, {1} │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r2, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3be98c │ │ │ │ - blls 0x2d9e54 │ │ │ │ + blmi 0x3be9a0 │ │ │ │ + blls 0x2d9e68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f821 │ │ │ │ + svclt 0x0000f817 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x141188c │ │ │ │ - blpl 0x113d24c │ │ │ │ + blmi 0x14118a0 │ │ │ │ + blpl 0x113d260 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc264 │ │ │ │ + bleq 0xfbc278 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xe3ddf4 │ │ │ │ + blx 0xe3de08 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ streq r4, [r9, -r0, lsr #32]! │ │ │ │ strbeq sp, [sl, r2, rrx]! │ │ │ │ svclt 0x0048465f │ │ │ │ ldrle r4, [r3], #-1753 @ 0xfffff927 │ │ │ │ @@ -245459,20 +245463,20 @@ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf1089b03 │ │ │ │ strbmi r0, [sl], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, r1, lsr r8 @ │ │ │ │ @ instruction: 0xf8384650 │ │ │ │ movwls r1, #4116 @ 0x1014 │ │ │ │ - blx 0xffbbdb64 │ │ │ │ + blx 0xff93db78 │ │ │ │ stmdbls r1, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xffa3db70 │ │ │ │ + blx 0xff7bdb84 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -245483,25 +245487,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r4, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3be840 │ │ │ │ - blls 0x359fa0 │ │ │ │ + blmi 0x3be854 │ │ │ │ + blls 0x359fb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000ff7b │ │ │ │ + svclt 0x0000ff71 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2883 @ 0xfffff4bd │ │ │ │ @@ -245520,38 +245524,38 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0xfff98 │ │ │ │ + strgt r2, [pc, #-48] @ 0xfffac │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0xfffbc │ │ │ │ + strgt r2, [pc, #-48] @ 0xfffd0 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e00a0 │ │ │ │ + blls 0x1e00b4 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8534672 │ │ │ │ @ instruction: 0xf8515024 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7249301 │ │ │ │ - stmdbls r1, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf7244628 │ │ │ │ - vmov.i8 d31, #229 @ 0xe5 │ │ │ │ + vmull.p8 , d6, d11 │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ stcls 3, cr0, [r2, #-212] @ 0xffffff2c │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -245567,15 +245571,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 7, pc, cr6, cr10, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr12, cr10, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strmi r4, [r1], lr, asr #22 │ │ │ │ @@ -245589,48 +245593,48 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ strbmi r0, [pc], -sl, ror #15 │ │ │ │ strbmi fp, [sl], r8, asr #30 │ │ │ │ - blls 0x1b5128 │ │ │ │ + blls 0x1b513c │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf50346e2 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ stmia ip!, {r1, r6, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac304a │ │ │ │ strbeq r3, [fp, -r0]! │ │ │ │ - blls 0x1b5154 │ │ │ │ + blls 0x1b5168 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf5034667 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ stmia ip!, {r1, r6, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac304a │ │ │ │ - blls 0x1cc130 │ │ │ │ + blls 0x1cc144 │ │ │ │ tstpeq r2, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8384652 │ │ │ │ movwcc fp, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - ldrtmi pc, [sl], -sp, lsr #19 @ │ │ │ │ + ldrtmi pc, [sl], -r3, lsr #19 @ │ │ │ │ andls r4, r1, r9, asr r6 │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - rsclt pc, sl, #2736128 @ 0x29c000 │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + rsclt pc, sl, #2572288 @ 0x274000 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -245642,25 +245646,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3be5c4 │ │ │ │ - blls 0x35a21c │ │ │ │ + blmi 0x3be5d8 │ │ │ │ + blls 0x35a230 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fe3d │ │ │ │ + svclt 0x0000fe33 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ @@ -245679,74 +245683,74 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100214 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100228 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100238 │ │ │ │ + strgt r2, [pc, #-48] @ 0x10024c │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e031c │ │ │ │ + blls 0x1e0330 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldc2l 7, cr15, [sl], {36} @ 0x24 │ │ │ │ + ldc2l 7, cr15, [r0], {36} @ 0x24 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - ldc2l 7, cr15, [r4], {36} @ 0x24 │ │ │ │ + stc2l 7, cr15, [sl], {36} @ 0x24 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ stmdbcs pc, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [lr], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3be494 │ │ │ │ - blls 0x35a34c │ │ │ │ + blmi 0x3be4a8 │ │ │ │ + blls 0x35a360 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fda5 │ │ │ │ + svclt 0x0000fd9b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x13d1d88 │ │ │ │ - blpl 0x113d744 │ │ │ │ + blmi 0x13d1d9c │ │ │ │ + blpl 0x113d758 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc75c │ │ │ │ + bleq 0xfbc770 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb8f7ea │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -245759,15 +245763,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3046 │ │ │ │ @ instruction: 0xf8dc003a │ │ │ │ @ instruction: 0xf8dc103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1b53c4 │ │ │ │ + blls 0x1b53d8 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ ldrdcc pc, [r6], #-140 @ 0xffffff74 │ │ │ │ ldrsbteq pc, [sl], -ip @ │ │ │ │ ldrsbtne pc, [lr], -ip @ │ │ │ │ ldrdcs pc, [r2], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -245776,19 +245780,19 @@ │ │ │ │ ldrbtmi r0, [r2], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andsvc pc, r4, r1, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst3.16 @ instruction: 0xf4874650 │ │ │ │ vst4.16 {d4[0],d5[0],d6[0],d7[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf7244100 │ │ │ │ - @ instruction: 0x4639f871 │ │ │ │ + ldrtmi pc, [r9], -r7, ror #16 @ │ │ │ │ andls r4, r1, r2, asr #12 │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - rsclt pc, sl, #7012352 @ 0x6b0000 │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + rsclt pc, sl, #6356992 @ 0x610000 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -245800,77 +245804,77 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9802 │ │ │ │ - blmi 0x3c034c │ │ │ │ - blls 0x35a494 │ │ │ │ + blmi 0x3c0360 │ │ │ │ + blls 0x35a4a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fd01 │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xfc4c8 │ │ │ │ + beq 0xfc4dc │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d057 │ │ │ │ ldrbeq r5, [r2, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x10048c │ │ │ │ + strgt r2, [pc, #-48] @ 0x1004a0 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1004b0 │ │ │ │ + strgt r2, [pc, #-48] @ 0x1004c4 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ stmdals r3, {r0, r1, r3, r5, pc} │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8504672 │ │ │ │ @ instruction: 0xf1015024 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ @ instruction: 0xf7249301 │ │ │ │ - stmdbls r1, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf7244628 │ │ │ │ - @ instruction: 0xf3c6fb97 │ │ │ │ + @ instruction: 0xf3c6fb8d │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ stcls 3, cr0, [r2, #-212] @ 0xffffff2c │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -245886,25 +245890,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r8], #-744 @ 0xfffffd18 │ │ │ │ + mrrc2 1, 11, pc, lr, cr10 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x1392000 │ │ │ │ - blpl 0x113d9bc │ │ │ │ + blmi 0x1392014 │ │ │ │ + blpl 0x113d9d0 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc9d4 │ │ │ │ + bleq 0xfbc9e8 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 7, 7, cr15, cr12, cr10, {7} │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -245917,15 +245921,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3046 │ │ │ │ @ instruction: 0xf8dc003a │ │ │ │ @ instruction: 0xf8dc103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1b563c │ │ │ │ + blls 0x1b5650 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ ldrdcc pc, [r6], #-140 @ 0xffffff74 │ │ │ │ ldrsbteq pc, [sl], -ip @ │ │ │ │ ldrsbtne pc, [lr], -ip @ │ │ │ │ ldrdcs pc, [r2], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -245933,147 +245937,147 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ @ instruction: 0xf8390102 │ │ │ │ @ instruction: 0x46727014 │ │ │ │ @ instruction: 0xf8313302 │ │ │ │ vst1.8 @ instruction: 0xf4871014 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ - @ instruction: 0xff36f723 │ │ │ │ + @ instruction: 0xff2cf723 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ ldrbmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xff30f723 │ │ │ │ + @ instruction: 0xff26f723 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0001030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9da750 │ │ │ │ + b 0x9da764 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x1002cb │ │ │ │ + strne pc, [pc, #-965] @ 0x1002df │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r2, {r0, r1, r2, r4, r7, r8, ip, lr, pc} │ │ │ │ cdp2 7, 8, cr15, cr14, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff2bcdae │ │ │ │ + blx 0xff03cdc2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xfc73c │ │ │ │ + beq 0xfc750 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d056 │ │ │ │ ldrbeq r5, [r2, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100700 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100714 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100724 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100738 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e0808 │ │ │ │ + blls 0x1e081c │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ movwmi pc, #256 @ 0x100 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0x1a3e40c │ │ │ │ + blx 0x17be420 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - blx 0x18be418 │ │ │ │ + blx 0x163e42c │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ - bcs 0x4fd6d0 │ │ │ │ + bcs 0x4fd6e4 │ │ │ │ ldrbmi r3, [r6], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3bffa8 │ │ │ │ - blls 0x35a838 │ │ │ │ + blmi 0x3bffbc │ │ │ │ + blls 0x35a84c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ + svclt 0x0000fb25 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], ip, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfd47 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r0, asr #20 │ │ │ │ - beq 0xfbcc58 │ │ │ │ + beq 0xfbcc6c │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r2, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x23588c │ │ │ │ + blls 0x2358a0 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246083,58 +246087,58 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260980 │ │ │ │ + blls 0x260994 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andsvc pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8457 @ 0x2109 @ │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ movwcs fp, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7278832 │ │ │ │ - @ instruction: 0xf8cdffd5 │ │ │ │ + @ instruction: 0xf8cdffcb │ │ │ │ ldrbmi r8, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xffccf727 │ │ │ │ + @ instruction: 0xffc2f727 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9da9cc │ │ │ │ + b 0x9da9e0 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x100547 │ │ │ │ + strne pc, [pc, #-965] @ 0x10055b │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r2, r4, r7, r8, ip, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe33d028 │ │ │ │ + blx 0x20bd03c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2886 @ 0xfffff4ba │ │ │ │ @@ -246164,30 +246168,30 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - bls 0x260aa4 │ │ │ │ + bls 0x260ab8 │ │ │ │ movweq pc, #16650 @ 0x410a @ │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13872 @ 0x3630 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf848f72a │ │ │ │ + @ instruction: 0xf83ef72a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf72a4630 │ │ │ │ - vmvn.i16 d31, #255 @ 0x00ff │ │ │ │ + vmvn.i16 d31, #245 @ 0x00f5 │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ mcrls 3, 0, r0, cr4, cr5, {1} │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ @@ -246203,37 +246207,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9eef1ba │ │ │ │ + @ instruction: 0xf9e4f1ba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfc07 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r0, asr #20 │ │ │ │ - beq 0xfbced8 │ │ │ │ + beq 0xfbceec │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x235b0c │ │ │ │ + blls 0x235b20 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246243,30 +246247,30 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260c00 │ │ │ │ + blls 0x260c14 │ │ │ │ andslt pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf1097014 │ │ │ │ ldrtmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ vst1.8 {d12[0]}, [r1], r0 │ │ │ │ ldmdahi r2!, {r8, lr} │ │ │ │ - cdp2 7, 9, cr15, cr2, cr7, {1} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr7, {1} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf7274638 │ │ │ │ - rsclt pc, sl, #2192 @ 0x890 │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + rsclt pc, sl, #2032 @ 0x7f0 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -246278,25 +246282,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3bfbd4 │ │ │ │ - blls 0x3dac0c │ │ │ │ + blmi 0x3bfbe8 │ │ │ │ + blls 0x3dac20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f945 │ │ │ │ + svclt 0x0000f93b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ @@ -246326,78 +246330,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - blls 0x260d2c │ │ │ │ + blls 0x260d40 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10a6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, sl, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf729682a │ │ │ │ - @ instruction: 0xf8cdff01 │ │ │ │ + @ instruction: 0xf8cdfef7 │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - cdp2 7, 15, cr15, cr8, cr9, {1} │ │ │ │ + cdp2 7, 14, cr15, cr14, cr9, {1} │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ stmdbcs pc, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [pc], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3bfa98 │ │ │ │ - blls 0x3dad48 │ │ │ │ + blmi 0x3bfaac │ │ │ │ + blls 0x3dad5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f89d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfabf │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r0, asr #22 │ │ │ │ - bleq 0xfbd16c │ │ │ │ + bleq 0xfbd180 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r6, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x235d9c │ │ │ │ + blls 0x235db0 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246407,74 +246411,74 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260e90 │ │ │ │ + blls 0x260ea4 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ andshi pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8458 @ 0x210a @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ movwcs r7, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ strmi pc, [r0, -r7, lsl #9] │ │ │ │ @ instruction: 0xf7278832 │ │ │ │ - @ instruction: 0xf8cdfd49 │ │ │ │ + @ instruction: 0xf8cdfd3f │ │ │ │ ldrtmi r9, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - stc2l 7, cr15, [r0, #-156] @ 0xffffff64 │ │ │ │ + ldc2 7, cr15, [r6, #-156]! @ 0xffffff64 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9daee4 │ │ │ │ + b 0x9daef8 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x100a5f │ │ │ │ + strne pc, [pc, #-965] @ 0x100a73 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r4, r7, r8, ip, lr, pc} │ │ │ │ - blx 0xff23edd8 │ │ │ │ + blx 0xff23edec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xfffcf1b9 │ │ │ │ + @ instruction: 0xfff2f1b9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xfced0 │ │ │ │ + beq 0xfcee4 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05d │ │ │ │ ldrbeq r5, [sl, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -246490,78 +246494,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - bls 0x260fbc │ │ │ │ + bls 0x260fd0 │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf1034630 │ │ │ │ movwls r4, #13056 @ 0x3300 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ - ldc2 7, cr15, [r8, #164]! @ 0xa4 │ │ │ │ + stc2 7, cr15, [lr, #164]! @ 0xa4 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - @ instruction: 0xf3c7fdaf │ │ │ │ + @ instruction: 0xf3c7fda5 │ │ │ │ vrhadd.s8 d17, d3, d7 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ mcrls 3, 0, r0, cr4, cr5, {1} │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ eorvs r4, lr, lr, asr r0 │ │ │ │ vbic.i16 d27, #252 @ 0x00fc │ │ │ │ strcc r2, [r8, #-2575] @ 0xfffff5f1 │ │ │ │ strcs r4, [r2], #-1623 @ 0xfffff9a9 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4648d199 │ │ │ │ - blx 0xabef14 │ │ │ │ + blx 0xabef28 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff5ef1b9 │ │ │ │ + @ instruction: 0xff54f1b9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf977 │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r0, asr #22 │ │ │ │ - bleq 0xfbd3fc │ │ │ │ + bleq 0xfbd410 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x23602c │ │ │ │ + blls 0x236040 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246571,30 +246575,30 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x261120 │ │ │ │ + blls 0x261134 │ │ │ │ andsvc pc, r4, sl, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r7], r2 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0xf10a8014 │ │ │ │ strbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {lr, pc} │ │ │ │ - stc2 7, cr15, [r2], {39} @ 0x27 │ │ │ │ + blx 0xfff3ed0a │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf7274640 │ │ │ │ - rsclt pc, sl, #254976 @ 0x3e400 │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + rsclt pc, sl, #244736 @ 0x3bc00 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -246606,39 +246610,39 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3bf6b4 │ │ │ │ - blls 0x3db12c │ │ │ │ + blmi 0x3bf6c8 │ │ │ │ + blls 0x3db140 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000feb5 │ │ │ │ + svclt 0x0000feab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xfd160 │ │ │ │ + beq 0xfd174 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05c │ │ │ │ ldrbeq r5, [sl, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -246654,69 +246658,69 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - blls 0x26124c │ │ │ │ + blls 0x261260 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10b6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs sl!, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7292300 │ │ │ │ - @ instruction: 0xf8cdfc71 │ │ │ │ + @ instruction: 0xf8cdfc67 │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - stc2l 7, cr15, [r8], #-164 @ 0xffffff5c │ │ │ │ + mrrc2 7, 2, pc, lr, cr9 @ │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - mvneq pc, #805306372 @ 0x30000004 │ │ │ │ + movwne pc, #579 @ 0x243 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ - bcs 0x4fe104 │ │ │ │ + bcs 0x4fe118 │ │ │ │ ldrbmi r3, [r7], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3bf578 │ │ │ │ - blls 0x3db268 │ │ │ │ + blmi 0x3bf58c │ │ │ │ + blls 0x3db27c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fe17 │ │ │ │ + svclt 0x0000fe0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffabc │ │ │ │ + blx 0xfe1ffad0 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf7ea0935 │ │ │ │ ldrcc pc, [sl, -r9, lsr #16]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246727,46 +246731,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #51968 @ 0xcb00 │ │ │ │ + rsclt pc, sl, #49408 @ 0xc100 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9374 │ │ │ │ + b 0x9c9388 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3bf4ac │ │ │ │ - blls 0x25b334 │ │ │ │ + blmi 0x3bf4c0 │ │ │ │ + blls 0x25b348 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fdb1 │ │ │ │ + svclt 0x0000fda7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd2d78 │ │ │ │ + blmi 0xbd2d8c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffc4f7e9 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246774,50 +246778,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd2d08 │ │ │ │ + bhi 0xfd2d1c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2l 7, cr15, [lr], #-136 @ 0xffffff78 │ │ │ │ + stc2l 7, cr15, [r4], #-136 @ 0xffffff78 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x3bf3e4 │ │ │ │ - blls 0x25b3fc │ │ │ │ + blmi 0x3bf3f8 │ │ │ │ + blls 0x25b410 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fd4d │ │ │ │ + svclt 0x0000fd43 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffc50 │ │ │ │ + blx 0xfe1ffc64 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373aff5f │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246828,46 +246832,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #1280 @ 0x500 │ │ │ │ + rsclt pc, sl, #257024 @ 0x3ec00 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9508 │ │ │ │ + b 0x9c951c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c1318 │ │ │ │ - blls 0x25b4c8 │ │ │ │ + blmi 0x3c132c │ │ │ │ + blls 0x25b4dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fce7 │ │ │ │ + svclt 0x0000fcdd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd2f0c │ │ │ │ + blmi 0xbd2f20 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr10, cr9, {7} │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246875,50 +246879,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd2e9c │ │ │ │ + bhi 0xfd2eb0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2 7, cr15, [r4], #-136 @ 0xffffff78 │ │ │ │ + ldc2 7, cr15, [sl], {34} @ 0x22 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c1250 │ │ │ │ - blls 0x25b590 │ │ │ │ + blmi 0x3c1264 │ │ │ │ + blls 0x25b5a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fc83 │ │ │ │ + svclt 0x0000fc79 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffde4 │ │ │ │ + blx 0xfe1ffdf8 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373afe95 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246929,46 +246933,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #444 @ 0x1bc │ │ │ │ + rsclt pc, sl, #404 @ 0x194 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c969c │ │ │ │ + b 0x9c96b0 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c1184 │ │ │ │ - blls 0x25b65c │ │ │ │ + blmi 0x3c1198 │ │ │ │ + blls 0x25b670 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc13 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd30a0 │ │ │ │ + blmi 0xbd30b4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr0, cr9, {7} │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246976,50 +246980,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd3030 │ │ │ │ + bhi 0xfd3044 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - blx 0xff73f320 │ │ │ │ + blx 0xff4bf334 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c10bc │ │ │ │ - blls 0x25b724 │ │ │ │ + blmi 0x3c10d0 │ │ │ │ + blls 0x25b738 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fbb9 │ │ │ │ + svclt 0x0000fbaf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1fff78 │ │ │ │ + blx 0xfe1fff8c │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ ldrcc pc, [sl, -fp, asr #27]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -247027,51 +247031,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ cmpppl r0, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strle r3, [fp], #-314 @ 0xfffffec6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfebb5c │ │ │ │ + bhi 0xfebb70 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7278830 │ │ │ │ - rsclt pc, sl, #8060928 @ 0x7b0000 │ │ │ │ + rsclt pc, sl, #7405568 @ 0x710000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9838 │ │ │ │ + b 0x9c984c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c0fe8 │ │ │ │ - blls 0x2db7f8 │ │ │ │ + blmi 0x3c0ffc │ │ │ │ + blls 0x2db80c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fb4f │ │ │ │ + svclt 0x0000fb45 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc5323c │ │ │ │ + blmi 0xc53250 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-932]! @ 0xfffffc5c │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -247084,47 +247088,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdavs r0!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf928f729 │ │ │ │ + @ instruction: 0xf91ef729 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c0f18 │ │ │ │ - blls 0x2db8c8 │ │ │ │ + blmi 0x3c0f2c │ │ │ │ + blls 0x2db8dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ + svclt 0x0000fadd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe20011c │ │ │ │ + blx 0xfe200130 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373afcf9 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -247132,51 +247136,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ subpl pc, r0, #46137344 @ 0x2c00000 │ │ │ │ strle r3, [fp], #-570 @ 0xfffffdc6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfec100 │ │ │ │ + bhi 0xfec114 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2081 @ 0x821 │ │ │ │ andls r8, r0, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf7264652 │ │ │ │ - rsclt pc, sl, #676 @ 0x2a4 │ │ │ │ + rsclt pc, sl, #636 @ 0x27c │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c99dc │ │ │ │ + b 0x9c99f0 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c0e44 │ │ │ │ - blls 0x2db99c │ │ │ │ + blmi 0x3c0e58 │ │ │ │ + blls 0x2db9b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fa7d │ │ │ │ + svclt 0x0000fa73 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc533e0 │ │ │ │ + blmi 0xc533f4 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {233} @ 0xe9 │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -247184,39 +247188,39 @@ │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x181a04 │ │ │ │ + bge 0x181a18 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ andls r3, r0, #0 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ ldmdavs r0!, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf856f729 │ │ │ │ + @ instruction: 0xf84cf729 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c0d74 │ │ │ │ - blls 0x2dba6c │ │ │ │ + blmi 0x3c0d88 │ │ │ │ + blls 0x2dba80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fa15 │ │ │ │ + svclt 0x0000fa0b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @@ -247226,302 +247230,302 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x114156c │ │ │ │ + bllt 0x1141558 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr1, {1} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr1, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7363402 │ │ │ │ - vmull.u8 , d21, d3 │ │ │ │ + vmvn.i32 , #55807 @ 0x0000d9ff │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fc91 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afcc3 │ │ │ │ + @ instruction: 0xf50afcb9 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ @ instruction: 0x4630e7db │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afcb7 │ │ │ │ + @ instruction: 0xf50afcad │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0xff7bfaa2 │ │ │ │ + blx 0xff7bfab6 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101747 │ │ │ │ + strne pc, [pc, #-965] @ 0x10175b │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fc51 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - ldmdblt r8, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 12, cr15, cr12, cr1, {1} │ │ │ │ + cdp2 7, 12, cr15, cr2, cr1, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - stc2l 7, cr15, [r0], #-216 @ 0xffffff28 │ │ │ │ + mrrc2 7, 3, pc, r6, cr6 @ │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - ldc2 7, cr15, [sl], {57} @ 0x39 │ │ │ │ + ldc2 7, cr15, [r0], {57} @ 0x39 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ ldchi 6, cr4, [r3, #-256] @ 0xffffff00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7218513 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r7, ror #1 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afc89 │ │ │ │ + @ instruction: 0xf50afc7f │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0xfe1bfb52 │ │ │ │ + blx 0xfe1bfb66 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x114140c │ │ │ │ + bllt 0x11413f8 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 0, cr15, cr10, cr1, {1} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr1, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7363402 │ │ │ │ - @ instruction: 0xf3c5fbe3 │ │ │ │ + @ instruction: 0xf3c5fbd9 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afc13 │ │ │ │ + @ instruction: 0xf50afc09 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ @ instruction: 0x4630e7db │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afc07 │ │ │ │ + @ instruction: 0xf50afbfd │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0xbbfc02 │ │ │ │ + blx 0xbbfc16 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x1018a7 │ │ │ │ + strne pc, [pc, #-965] @ 0x1018bb │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - ldmdblt r8, {r0, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 1, cr15, cr12, cr1, {1} │ │ │ │ + cdp2 7, 1, cr15, cr2, cr1, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - blx 0xff13f986 │ │ │ │ + blx 0xfeebf99a │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xffbbf99e │ │ │ │ + blx 0xff93f9b2 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ ldchi 6, cr4, [r3, #-256] @ 0xffffff00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7218513 │ │ │ │ - stmdacs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r7, ror #1 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afbd9 │ │ │ │ + @ instruction: 0xf50afbcf │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0xff5bfcb0 │ │ │ │ + blx 0xff5bfcc4 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x13412ac │ │ │ │ + bllt 0x1341298 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [sl, #-132] @ 0xffffff7c │ │ │ │ + ldc2l 7, cr15, [r0, #-132] @ 0xffffff7c │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0x9bfa22 │ │ │ │ - streq pc, [pc, #965] @ 0x102111 │ │ │ │ + blx 0x73fa36 │ │ │ │ + streq pc, [pc, #965] @ 0x102125 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0xd3fcfe │ │ │ │ + blx 0xd3fd12 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x19bfa5a │ │ │ │ + blx 0x173fa6e │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534680 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7da8753 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x16bfa72 │ │ │ │ + blx 0x143fa86 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534606 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7c98753 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0x1fbfd60 │ │ │ │ + blx 0x1fbfd74 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101a07 │ │ │ │ + strne pc, [pc, #-965] @ 0x101a1b │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - stmdblt r0!, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2l 7, cr15, [ip, #-132]! @ 0xffffff7c │ │ │ │ + stc2l 7, cr15, [r2, #-132]! @ 0xffffff7c │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf7364100 │ │ │ │ - @ instruction: 0x4606faff │ │ │ │ + @ instruction: 0x4606faf5 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afb39 │ │ │ │ + @ instruction: 0xf50afb2f │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ - ldc2l 7, cr15, [r4, #-132] @ 0xffffff7c │ │ │ │ + stc2l 7, cr15, [sl, #-132] @ 0xffffff7c │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xb3fb22 │ │ │ │ + blx 0x8bfb36 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldchi 6, cr4, [r3, #-512] @ 0xfffffe00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bfi r8, r3, #10, #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0x9bfe10 │ │ │ │ + blx 0x9bfe24 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x134114c │ │ │ │ + bllt 0x1341138 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2 7, cr15, [sl], #132 @ 0x84 │ │ │ │ + stc2 7, cr15, [r0], #132 @ 0x84 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0xfe1bfb80 │ │ │ │ - streq pc, [pc, #965] @ 0x102271 │ │ │ │ + blx 0x1f3fb94 │ │ │ │ + streq pc, [pc, #965] @ 0x102285 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0xfe13fe5c │ │ │ │ + blx 0xfe13fe70 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xfedbfbb8 │ │ │ │ + blx 0xfeb3fbcc │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534680 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7da8753 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xfeabfbd0 │ │ │ │ + blx 0xfe83fbe4 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534606 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7c98753 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -247529,43 +247533,43 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ @ instruction: 0xf9caf7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101b67 │ │ │ │ + strne pc, [pc, #-965] @ 0x101b7b │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - stmdblt r0!, {r0, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2 7, cr15, [ip], #132 @ 0x84 │ │ │ │ + ldc2 7, cr15, [r2], #132 @ 0x84 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf7364100 │ │ │ │ - @ instruction: 0x4606fa5f │ │ │ │ + @ instruction: 0x4606fa55 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afa89 │ │ │ │ + @ instruction: 0xf50afa7f │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ - stc2 7, cr15, [r4], #132 @ 0x84 │ │ │ │ + ldc2 7, cr15, [sl], {33} @ 0x21 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x1f3fc80 │ │ │ │ + blx 0x1cbfc94 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldchi 6, cr4, [r3, #-512] @ 0xfffffe00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bfi r8, r3, #10, #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -247581,30 +247585,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf922f7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6088 │ │ │ │ + blx 0x12b609c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182060 │ │ │ │ + bge 0x182074 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - mrc2 7, 4, pc, cr6, cr6, {1} │ │ │ │ + mcr2 7, 4, pc, cr12, cr6, {1} @ │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247618,26 +247622,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 7, pc, cr0, cr8, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr6, cr8, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d3ae8 │ │ │ │ + blx 0x8d3afc │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e9083a │ │ │ │ strcs pc, [r3], #-2293 @ 0xfffff70b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e94648 │ │ │ │ stmib sp, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -247654,15 +247658,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - mcr2 7, 1, pc, cr2, cr6, {1} @ │ │ │ │ + mrc2 7, 0, pc, cr8, cr6, {1} │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247676,15 +247680,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 3, pc, cr12, cr8, {5} @ │ │ │ │ + mcr2 1, 3, pc, cr2, cr8, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247697,30 +247701,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf83af7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6258 │ │ │ │ + blx 0x12f626c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182230 │ │ │ │ + bge 0x182244 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r6, #216]! @ 0xd8 │ │ │ │ + stc2 7, cr15, [ip, #216]! @ 0xd8 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247734,15 +247738,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r8, #736]! @ 0x2e0 │ │ │ │ + stc2l 1, cr15, [lr, #736]! @ 0x2e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247755,52 +247759,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xffc6f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f633c │ │ │ │ + blx 0x12f6350 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182318 │ │ │ │ + bge 0x18232c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364651 │ │ │ │ - stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x176a58 │ │ │ │ + bls 0x176a6c │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2408 │ │ │ │ + b 0x9d241c │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e93cac │ │ │ │ - blmi 0x3c0454 │ │ │ │ - blls 0x2dc38c │ │ │ │ + blmi 0x3c0468 │ │ │ │ + blls 0x2dc3a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fd85 │ │ │ │ + svclt 0x0000fd7b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247813,30 +247817,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xff52f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6428 │ │ │ │ + blx 0x12b643c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182400 │ │ │ │ + bge 0x182414 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - stc2l 7, cr15, [r6], {54} @ 0x36 │ │ │ │ + ldc2 7, cr15, [ip], #216 @ 0xd8 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247850,26 +247854,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0, #-736] @ 0xfffffd20 │ │ │ │ + stc2 1, cr15, [r6, #-736] @ 0xfffffd20 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d3e88 │ │ │ │ + blx 0x8d3e9c │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-3877 @ 0xfffff0db │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -247886,15 +247890,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - mrrc2 7, 3, pc, r2, cr6 @ │ │ │ │ + mcrr2 7, 3, pc, r8, cr6 @ │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247908,15 +247912,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [ip], {184} @ 0xb8 │ │ │ │ + ldc2 1, cr15, [r2], {184} @ 0xb8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247929,30 +247933,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 6, cr15, cr10, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f65f8 │ │ │ │ + blx 0x12f660c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1825d0 │ │ │ │ + bge 0x1825e4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0xffac0282 │ │ │ │ + blx 0xff840296 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247966,15 +247970,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r8], #-736 @ 0xfffffd20 │ │ │ │ + ldc2 1, cr15, [lr], {184} @ 0xb8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247987,52 +247991,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2l 7, cr15, [r6, #928]! @ 0x3a0 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f66dc │ │ │ │ + blx 0x12f66f0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1826b8 │ │ │ │ + bge 0x1826cc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364651 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x176df8 │ │ │ │ + bls 0x176e0c │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d27a8 │ │ │ │ + b 0x9d27bc │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c20b4 │ │ │ │ - blls 0x2dc72c │ │ │ │ + blmi 0x3c20c8 │ │ │ │ + blls 0x2dc740 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ + svclt 0x0000fbab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248045,30 +248049,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b67c8 │ │ │ │ + blx 0x12b67dc │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1827a0 │ │ │ │ + bge 0x1827b4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xffec0450 │ │ │ │ + blx 0xffc40464 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248082,26 +248086,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x113eeb2 │ │ │ │ + blx 0xebeec6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4228 │ │ │ │ + blx 0x8d423c │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-3413 @ 0xfffff2ab │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248118,15 +248122,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - blx 0xfe1c0538 │ │ │ │ + blx 0x1f4054c │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248140,15 +248144,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff43ef98 │ │ │ │ + blx 0xff1befac │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248161,30 +248165,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6998 │ │ │ │ + blx 0x12f69ac │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182970 │ │ │ │ + bge 0x182984 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - blx 0x6c0620 │ │ │ │ + blx 0x440634 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248198,15 +248202,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x173f080 │ │ │ │ + blx 0x14bf094 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248219,88 +248223,88 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ stc2 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6a7c │ │ │ │ + blx 0x12f6a90 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182a58 │ │ │ │ + bge 0x182a6c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364650 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177198 │ │ │ │ + bls 0x1771ac │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2b48 │ │ │ │ + b 0x9d2b5c │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1d14 │ │ │ │ - blls 0x2dcacc │ │ │ │ + blmi 0x3c1d28 │ │ │ │ + blls 0x2dcae0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f9e5 │ │ │ │ + svclt 0x0000f9db │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfffc0a5e │ │ │ │ + blx 0xfffc0a72 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ - blx 0xfedc0a6a │ │ │ │ + blx 0xfedc0a7e │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6b68 │ │ │ │ + blx 0x12b6b7c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182b40 │ │ │ │ + bge 0x182b54 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf926f736 │ │ │ │ + @ instruction: 0xf91cf736 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248314,26 +248318,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf970f1b8 │ │ │ │ + @ instruction: 0xf966f1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d45c8 │ │ │ │ + blx 0x8d45dc │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-2949 @ 0xfffff47b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248350,222 +248354,222 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf8b2f736 │ │ │ │ + @ instruction: 0xf8a8f736 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0xff240bd2 │ │ │ │ + blx 0xff240be6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8fcf1b8 │ │ │ │ + @ instruction: 0xf8f2f1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x5c0c2e │ │ │ │ + blx 0x5c0c42 │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0xff3c0c38 │ │ │ │ + blx 0xff3c0c4c │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6d38 │ │ │ │ + blx 0x12f6d4c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182d10 │ │ │ │ + bge 0x182d24 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf846f736 │ │ │ │ + @ instruction: 0xf83cf736 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0x1540cba │ │ │ │ + blx 0x1540cce │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf888f1b8 │ │ │ │ + @ instruction: 0xf87ef1b8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8c0d14 │ │ │ │ + blx 0xfe8c0d28 │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x16c0d20 │ │ │ │ + blx 0x16c0d34 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6e1c │ │ │ │ + blx 0x12f6e30 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182df8 │ │ │ │ + bge 0x182e0c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177538 │ │ │ │ + bls 0x17754c │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2ee8 │ │ │ │ + b 0x9d2efc │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1974 │ │ │ │ - blls 0x2dce6c │ │ │ │ + blmi 0x3c1988 │ │ │ │ + blls 0x2dce80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f815 │ │ │ │ + svclt 0x0000f80b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xbc0dfc │ │ │ │ + blx 0xbc0e10 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf9e2f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6f08 │ │ │ │ + blx 0x12b6f1c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182ee0 │ │ │ │ + bge 0x182ef4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xff56f735 │ │ │ │ + @ instruction: 0xff4cf735 │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0x1b40e88 │ │ │ │ + blx 0x1b40e9c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffa0f1b7 │ │ │ │ + @ instruction: 0xff96f1b7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4968 │ │ │ │ + blx 0x8d497c │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-2485 @ 0xfffff64b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248582,15 +248586,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - mcr2 7, 7, pc, cr2, cr5, {1} @ │ │ │ │ + mrc2 7, 6, pc, cr8, cr5, {1} │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248604,15 +248608,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff2cf1b7 │ │ │ │ + @ instruction: 0xff22f1b7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248625,30 +248629,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf8faf7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f70d8 │ │ │ │ + blx 0x12f70ec │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1830b0 │ │ │ │ + bge 0x1830c4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - mrc2 7, 3, pc, cr6, cr5, {1} │ │ │ │ + mcr2 7, 3, pc, cr12, cr5, {1} @ │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248662,15 +248666,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 5, pc, cr8, cr7, {5} │ │ │ │ + mcr2 1, 5, pc, cr14, cr7, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248683,52 +248687,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf886f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f71bc │ │ │ │ + blx 0x12f71d0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183198 │ │ │ │ + bge 0x1831ac │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x1778d8 │ │ │ │ + bls 0x1778ec │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d3288 │ │ │ │ + b 0x9d329c │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c15d4 │ │ │ │ - blls 0x2dd20c │ │ │ │ + blmi 0x3c15e8 │ │ │ │ + blls 0x2dd220 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fe45 │ │ │ │ + svclt 0x0000fe3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248741,30 +248745,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf812f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b72a8 │ │ │ │ + blx 0x12b72bc │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183280 │ │ │ │ + bge 0x183294 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - stc2 7, cr15, [r6, #212] @ 0xd4 │ │ │ │ + ldc2l 7, cr15, [ip, #-212]! @ 0xffffff2c │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248778,26 +248782,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r0, #732] @ 0x2dc │ │ │ │ + stc2l 1, cr15, [r6, #732] @ 0x2dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4d08 │ │ │ │ + blx 0x8d4d1c │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e7083a │ │ │ │ strcs pc, [r3], #-4069 @ 0xfffff01b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248814,15 +248818,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - ldc2 7, cr15, [r2, #-212] @ 0xffffff2c │ │ │ │ + stc2 7, cr15, [r8, #-212] @ 0xffffff2c │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248836,15 +248840,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [ip, #-732] @ 0xfffffd24 │ │ │ │ + ldc2l 1, cr15, [r2, #-732] @ 0xfffffd24 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248857,30 +248861,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff2af7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f7478 │ │ │ │ + blx 0x12f748c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183450 │ │ │ │ + bge 0x183464 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - stc2 7, cr15, [r6], #212 @ 0xd4 │ │ │ │ + ldc2 7, cr15, [ip], {53} @ 0x35 │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248894,15 +248898,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r8], #732 @ 0x2dc │ │ │ │ + ldc2l 1, cr15, [lr], {183} @ 0xb7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248915,64 +248919,64 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 11, cr15, cr6, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f755c │ │ │ │ + blx 0x12f7570 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183538 │ │ │ │ + bge 0x18354c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177c78 │ │ │ │ + bls 0x177c8c │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d3628 │ │ │ │ + b 0x9d363c │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73cac │ │ │ │ - blmi 0x3c3234 │ │ │ │ - blls 0x2dd5ac │ │ │ │ + blmi 0x3c3248 │ │ │ │ + blls 0x2dd5c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fc75 │ │ │ │ + svclt 0x0000fc6b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc14fec │ │ │ │ + blmi 0xc15000 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 8, cr15, cr8, cr7, {7} │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -248980,50 +248984,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd4f80 │ │ │ │ + bhi 0xfd4f94 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7954651 │ │ │ │ - rsclt pc, sl, #99328 @ 0x18400 │ │ │ │ + rsclt pc, sl, #89088 @ 0x15c00 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9cb6b8 │ │ │ │ + b 0x9cb6cc │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3c3168 │ │ │ │ - blls 0x25d678 │ │ │ │ + blmi 0x3c317c │ │ │ │ + blls 0x25d68c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fc0f │ │ │ │ + svclt 0x0000fc05 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd50b8 │ │ │ │ + blmi 0xbd50cc │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr7, {7} │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249031,49 +249035,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd504c │ │ │ │ + bhi 0xfd5060 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0x41506 │ │ │ │ + blx 0xffdc151a │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x103a8d │ │ │ │ + streq pc, [pc, #965] @ 0x103aa1 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ cdp2 7, 7, cr15, cr2, cr7, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfebbfdda │ │ │ │ + blx 0xfe93fdee │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc15180 │ │ │ │ + blmi 0xc15194 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr, #924]! @ 0x39c │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249081,50 +249085,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5114 │ │ │ │ + bhi 0xfd5128 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7954651 │ │ │ │ - rsclt pc, sl, #815104 @ 0xc7000 │ │ │ │ + rsclt pc, sl, #774144 @ 0xbd000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9cb84c │ │ │ │ + b 0x9cb860 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3c2fd4 │ │ │ │ - blls 0x25d80c │ │ │ │ + blmi 0x3c2fe8 │ │ │ │ + blls 0x25d820 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fb45 │ │ │ │ + svclt 0x0000fb3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd524c │ │ │ │ + blmi 0xbd5260 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249132,49 +249136,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd51e0 │ │ │ │ + bhi 0xfd51f4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0x19c169a │ │ │ │ + blx 0x17416ae │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x103c21 │ │ │ │ + streq pc, [pc, #965] @ 0x103c35 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2 7, cr15, [r8, #924]! @ 0x39c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff93ff6c │ │ │ │ + blx 0xff6bff80 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd5318 │ │ │ │ + blmi 0xbd532c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #924 @ 0x39c │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249182,49 +249186,49 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd52a8 │ │ │ │ + bhi 0xfd52bc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf89ef795 │ │ │ │ + @ instruction: 0xf894f795 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2e44 │ │ │ │ - blls 0x25d99c │ │ │ │ + blmi 0x3c2e58 │ │ │ │ + blls 0x25d9b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fa7d │ │ │ │ + svclt 0x0000fa73 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd53e0 │ │ │ │ + blmi 0xbd53f4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {231} @ 0xe7 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249232,49 +249236,49 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5370 │ │ │ │ + bhi 0xfd5384 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf906f795 │ │ │ │ + @ instruction: 0xf8fcf795 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2d7c │ │ │ │ - blls 0x25da64 │ │ │ │ + blmi 0x3c2d90 │ │ │ │ + blls 0x25da78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fa19 │ │ │ │ + svclt 0x0000fa0f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd54a8 │ │ │ │ + blmi 0xbd54bc │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip], #-924 @ 0xfffffc64 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249282,320 +249286,320 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5438 │ │ │ │ + bhi 0xfd544c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xfff4f794 │ │ │ │ + @ instruction: 0xffeaf794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2cb4 │ │ │ │ - blls 0x25db2c │ │ │ │ + blmi 0x3c2cc8 │ │ │ │ + blls 0x25db40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f9b5 │ │ │ │ + svclt 0x0000f9ab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd5570 │ │ │ │ + blmi 0xbd5584 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff341abe │ │ │ │ + blx 0xff341ad2 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5500 │ │ │ │ + bhi 0xfd5514 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf85cf795 │ │ │ │ + @ instruction: 0xf852f795 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2bec │ │ │ │ - blls 0x25dbf4 │ │ │ │ + blmi 0x3c2c00 │ │ │ │ + blls 0x25dc08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f951 │ │ │ │ + svclt 0x0000f947 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd55428 │ │ │ │ + bmi 0xd5543c │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x19c1b8a │ │ │ │ + blx 0x19c1b9e │ │ │ │ mlascc ip, r7, r8, pc @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - blls 0x14c3f8 │ │ │ │ + blls 0x14c40c │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorscc pc, ip, r7, lsl #17 │ │ │ │ eorle r0, r2, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ eorseq pc, sl, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d70c08 │ │ │ │ @ instruction: 0xf8d72042 │ │ │ │ @ instruction: 0xf8d73046 │ │ │ │ @ instruction: 0xf8d7003a │ │ │ │ stmia ip!, {r1, r2, r3, r4, r5, ip} │ │ │ │ - bge 0x183c6c │ │ │ │ + bge 0x183c80 │ │ │ │ strhcc pc, [sl], #-135 @ 0xffffff79 @ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ - @ instruction: 0xf88af795 │ │ │ │ + @ instruction: 0xf880f795 │ │ │ │ @ instruction: 0xf859b2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9d3c8c │ │ │ │ + b 0x9d3ca0 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x10401d │ │ │ │ + streq pc, [pc, #965] @ 0x104031 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ - blls 0x1383b0 │ │ │ │ + blls 0x1383c4 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7303c │ │ │ │ - blmi 0x3c2b08 │ │ │ │ - blls 0x2ddcd8 │ │ │ │ + blmi 0x3c2b1c │ │ │ │ + blls 0x2ddcec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f8df │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd5550c │ │ │ │ + bmi 0xd55520 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - stmibeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0xffd41c6c │ │ │ │ + blx 0xffd41c80 │ │ │ │ mlascc ip, r7, r8, pc @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - blls 0x14c4dc │ │ │ │ + blls 0x14c4f0 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorscc pc, ip, r7, lsl #17 │ │ │ │ eorle r0, r2, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ eorseq pc, sl, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d70c08 │ │ │ │ @ instruction: 0xf8d72042 │ │ │ │ @ instruction: 0xf8d73046 │ │ │ │ @ instruction: 0xf8d7003a │ │ │ │ stmia ip!, {r1, r2, r3, r4, r5, ip} │ │ │ │ - bge 0x183d50 │ │ │ │ + bge 0x183d64 │ │ │ │ strhcc pc, [sl], #-135 @ 0xffffff79 @ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ - @ instruction: 0xf918f795 │ │ │ │ + @ instruction: 0xf90ef795 │ │ │ │ @ instruction: 0xf859b2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9d3d70 │ │ │ │ + b 0x9d3d84 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x104101 │ │ │ │ + streq pc, [pc, #965] @ 0x104115 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ - blls 0x138494 │ │ │ │ + blls 0x1384a8 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7303c │ │ │ │ - blmi 0x3c2a24 │ │ │ │ - blls 0x2dddbc │ │ │ │ + blmi 0x3c2a38 │ │ │ │ + blls 0x2dddd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f86d │ │ │ │ + svclt 0x0000f863 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xc955ec │ │ │ │ + bmi 0xc95600 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x20c1d50 │ │ │ │ + blx 0x20c1d64 │ │ │ │ mlacc sl, r7, r8, pc @ │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x14c5c0 │ │ │ │ + blls 0x14c5d4 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorcc pc, sl, r7, lsl #17 │ │ │ │ andsle r0, ip, r2, lsr #14 │ │ │ │ svclt 0x004807e3 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ - blvs 0xf86e04 │ │ │ │ - bvs 0xfef1ebd4 │ │ │ │ + blvs 0xf86e18 │ │ │ │ + bvs 0xfef1ebe8 │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ - bge 0x183e2c │ │ │ │ + bge 0x183e40 │ │ │ │ @ instruction: 0xf8ac8f3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - rsclt pc, r3, #1424 @ 0x590 │ │ │ │ + rsclt pc, r3, #1264 @ 0x4f0 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x103e14 │ │ │ │ + strne pc, [pc], #-964 @ 0x103e28 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x138584 │ │ │ │ + blls 0x138598 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7302a │ │ │ │ - blmi 0x3c294c │ │ │ │ - blls 0x2dde94 │ │ │ │ + blmi 0x3c2960 │ │ │ │ + blls 0x2ddea8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f801 │ │ │ │ + @ instruction: 0xf1b68ff0 │ │ │ │ + svclt 0x0000fff7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xc956c4 │ │ │ │ + bmi 0xc956d8 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - stmiaeq r8!, {r0, r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r0, {r0, r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x5c1e28 │ │ │ │ + blx 0x5c1e3c │ │ │ │ mlacc sl, r7, r8, pc @ │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x14c698 │ │ │ │ + blls 0x14c6ac │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorcc pc, sl, r7, lsl #17 │ │ │ │ andsle r0, ip, r2, lsr #14 │ │ │ │ svclt 0x004807e3 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ - blvs 0xf86edc │ │ │ │ - bvs 0xfef1ecac │ │ │ │ + blvs 0xf86ef0 │ │ │ │ + bvs 0xfef1ecc0 │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ - bge 0x183f04 │ │ │ │ + bge 0x183f18 │ │ │ │ @ instruction: 0xf8ac8f3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - rsclt pc, r3, #2960 @ 0xb90 │ │ │ │ + rsclt pc, r3, #2800 @ 0xaf0 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x103eec │ │ │ │ + strne pc, [pc], #-964 @ 0x103f00 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x13865c │ │ │ │ + blls 0x138670 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7302a │ │ │ │ - blmi 0x3c2874 │ │ │ │ - blls 0x2ddf6c │ │ │ │ + blmi 0x3c2888 │ │ │ │ + blls 0x2ddf80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000ff95 │ │ │ │ + svclt 0x0000ff8b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ - blpl 0x1141360 │ │ │ │ - bmi 0xcd57a0 │ │ │ │ + blpl 0x1141374 │ │ │ │ + bmi 0xcd57b4 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - beq 0xffb4085c │ │ │ │ - beq 0xe80a54 │ │ │ │ + bne 0x140870 │ │ │ │ + beq 0xe80a68 │ │ │ │ @ instruction: 0xf1049000 │ │ │ │ @ instruction: 0xf10b0810 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, r9, sl} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf7e70200 │ │ │ │ andcs pc, r0, #2670592 @ 0x28c000 │ │ │ │ stmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -249608,18 +249612,18 @@ │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ @ instruction: 0xf10bbf48 │ │ │ │ strle r0, [fp], #-314 @ 0xfffffec6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfee3b0 │ │ │ │ + bhi 0xfee3c4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7958830 │ │ │ │ - rsclt pc, fp, #22784 @ 0x5900 │ │ │ │ + rsclt pc, fp, #20224 @ 0x4f00 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @@ -249631,70 +249635,70 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff26f1b6 │ │ │ │ + @ instruction: 0xff1cf1b6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blpl 0x1141444 │ │ │ │ - bmi 0xcd5878 │ │ │ │ + blpl 0x1141458 │ │ │ │ + bmi 0xcd588c │ │ │ │ movwls r4, #1550 @ 0x60e │ │ │ │ - beq 0xffb40938 │ │ │ │ - beq 0xe80b30 │ │ │ │ + bne 0x14094c │ │ │ │ + beq 0xe80b44 │ │ │ │ ldmdaeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r8, -fp, lsl #2]! │ │ │ │ @ instruction: 0xf936f7e7 │ │ │ │ - blls 0x10c848 │ │ │ │ + blls 0x10c85c │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf89b2018 │ │ │ │ stmib sp, {r1, r3, r5, sp}^ │ │ │ │ @ instruction: 0xf88b2900 │ │ │ │ streq r3, [r2, -sl, lsr #32]! │ │ │ │ @ instruction: 0x07e3d01b │ │ │ │ @ instruction: 0xf10bbf48 │ │ │ │ strle r0, [fp], #-296 @ 0xfffffed8 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfee48c │ │ │ │ + bhi 0xfee4a0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7956828 │ │ │ │ - rsclt pc, r3, #1792 @ 0x700 │ │ │ │ + rsclt pc, r3, #259072 @ 0x3f400 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x1040a4 │ │ │ │ + strne pc, [pc], #-964 @ 0x1040b8 │ │ │ │ strbmi r3, [r5, #-1540] @ 0xfffff9fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf88b2000 │ │ │ │ @ instruction: 0xf7e7202a │ │ │ │ - blmi 0x3c26bc │ │ │ │ - blls 0x2de124 │ │ │ │ + blmi 0x3c26d0 │ │ │ │ + blls 0x2de138 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000feb9 │ │ │ │ + svclt 0x0000feaf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000ba2b │ │ │ │ @ instruction: 0xf7e72301 │ │ │ │ svclt 0x0000ba27 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000baa9 │ │ │ │ @@ -249706,15 +249710,15 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ - vmul.f d16, d16, d0[6] │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf7e70935 │ │ │ │ @ instruction: 0x373af8bd │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -249724,46 +249728,46 @@ │ │ │ │ strle r3, [sl], #-314 @ 0xfffffec6 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - blx 0xc1e2c │ │ │ │ + blx 0xffe41e40 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x104555 │ │ │ │ + streq pc, [pc, #965] @ 0x104569 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xf90ef7e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mcr2 1, 2, pc, cr6, cr6, {5} @ │ │ │ │ + mrc2 1, 1, pc, cr12, cr6, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ ldrmi r4, [r5], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.s8 d20, d3, d14 │ │ │ │ - vmul.i d16, d16, d0[6] │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf7e70835 │ │ │ │ @ instruction: 0x3728f85b │ │ │ │ @ instruction: 0xf1054604 │ │ │ │ movwcs r0, #2320 @ 0x910 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -249773,34 +249777,34 @@ │ │ │ │ strle r3, [sl], #-296 @ 0xfffffed8 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - blx 0x4c1ef2 │ │ │ │ + blx 0x241f06 │ │ │ │ ldmdavs r1!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ strcc r6, [r4, #-51] @ 0xffffffcd │ │ │ │ - strne pc, [pc], #-964 @ 0x104254 │ │ │ │ + strne pc, [pc], #-964 @ 0x104268 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xf8acf7e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 1, cr15, [r4, #728]! @ 0x2d8 │ │ │ │ + ldc2l 1, cr15, [sl, #728] @ 0x2d8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrcc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r8, #160, 2 @ 0x28 │ │ │ │ svclt 0x00882a01 │ │ │ │ svclt 0x00942b03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00142810 │ │ │ │ @@ -249810,217 +249814,217 @@ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stmiblt r3!, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x504f4c │ │ │ │ + blcc 0x504f60 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6422301 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8520235 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ - bcs 0x10f420 │ │ │ │ + bcs 0x10f434 │ │ │ │ @ instruction: 0xf8d0d1ef │ │ │ │ - bl 0x113488 │ │ │ │ + bl 0x11349c │ │ │ │ @ instruction: 0xf8d00083 │ │ │ │ bicsmi r3, fp, #12, 24 @ 0xc00 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b524 │ │ │ │ + bl 0xfec5b538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ - blmi 0x1c47f4 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + blmi 0x1c4808 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ - svclt 0x0000ffc5 │ │ │ │ - eorseq r2, r5, r0, asr sp │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ + eorseq r2, r5, r8, ror #26 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ vaddl.u8 q8, d16, d24 │ │ │ │ ldmiblt r0!, {r6, sp} │ │ │ │ @ instruction: 0x314cf892 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x504fe4 │ │ │ │ + blcc 0x504ff8 │ │ │ │ stmdale fp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - eorpl pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorspl pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ eoreq pc, r3, r2, asr r8 @ │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b5a8 │ │ │ │ + bl 0xfec5b5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r5], -r8, lsl #14 │ │ │ │ pkhbtmi r4, r8, ip, lsl #12 │ │ │ │ svccc 0x00104616 │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ stmiblt r8!, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #34213 @ 0x85a5 @ │ │ │ │ @ instruction: 0xf8c34638 │ │ │ │ @ instruction: 0xf8c582c0 │ │ │ │ @ instruction: 0xf8c56cb0 │ │ │ │ - @ instruction: 0xf76a4cc0 │ │ │ │ - @ instruction: 0xf784f801 │ │ │ │ - smlatbeq r3, r9, r9, pc @ │ │ │ │ + @ instruction: 0xf7694cc0 │ │ │ │ + @ instruction: 0xf784fff7 │ │ │ │ + @ instruction: 0x0103f99f │ │ │ │ cdpeq 5, 11, cr13, cr3, cr12, {7} │ │ │ │ - blcs 0x2cd3f4 │ │ │ │ + blcs 0x2cd408 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ strb r7, [r5, r0, lsl #12]! │ │ │ │ - asrsne pc, fp, #12 @ │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcne pc, ip, fp, asr #12 │ │ │ │ + rscne pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [r4, #-516] @ 0xfffffdfc │ │ │ │ - eorseq r2, r5, ip, asr sp │ │ │ │ + ldc2l 1, cr15, [sl, #-516] @ 0xfffffdfc │ │ │ │ + eorseq r2, r5, r4, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5b618 │ │ │ │ + bl 0xfec5b62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r0, ror #2 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x473888 │ │ │ │ + bcs 0x47389c │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x212c70 │ │ │ │ - blcs 0x57a818 │ │ │ │ + bcs 0x212c84 │ │ │ │ + blcs 0x57a82c │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff98f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x152cb8 │ │ │ │ - blcc 0x6ba500 │ │ │ │ + bcs 0x152ccc │ │ │ │ + blcc 0x6ba514 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x6b38d4 │ │ │ │ + blcs 0x6b38e8 │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8f38e8 │ │ │ │ + blcs 0x8f38fc │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - asrsne pc, fp, #12 @ │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, sl, #64, 4 │ │ │ │ - cdp2 1, 15, cr15, cr12, cr9, {2} │ │ │ │ - eorseq r2, r5, ip, ror #26 │ │ │ │ + cdp2 1, 15, cr15, cr14, cr9, {2} │ │ │ │ + eorseq r2, r5, r4, lsl #27 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b6e0 │ │ │ │ + bl 0xfec5b6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7703810 │ │ │ │ - ldrtmi pc, [fp], -fp, lsr #29 @ │ │ │ │ + ldrtmi pc, [fp], -r1, lsr #29 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000ff4d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf001469a │ │ │ │ addlt r0, r7, r3, lsl #6 │ │ │ │ ldrmi r3, [r1], r1, lsl #6 │ │ │ │ - b 0x14c6744 │ │ │ │ - ldrbcs r0, [pc, #2243]! @ 0x104de3 │ │ │ │ + b 0x14c6758 │ │ │ │ + ldrbcs r0, [pc, #2243]! @ 0x104df7 │ │ │ │ andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0x46179c10 │ │ │ │ strls r9, [r2], #-2833 @ 0xfffff4ef │ │ │ │ movwls r9, #12293 @ 0x3005 │ │ │ │ stmdbls r2, {r0, r9, ip, pc} │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ - blx 0xa54570 │ │ │ │ - blx 0x280558 │ │ │ │ + blx 0xa54584 │ │ │ │ + blx 0x28056c │ │ │ │ movwmi pc, #33036 @ 0x810c @ │ │ │ │ - blx 0x3aa95c │ │ │ │ + blx 0x3aa970 │ │ │ │ andmi pc, r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf102fa29 │ │ │ │ vseleq.f32 s30, s24, s21 │ │ │ │ tsteq fp, r1, asr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ strmi fp, [r8, #713] @ 0x2c9 │ │ │ │ - blls 0x23aa08 │ │ │ │ - bl 0x1ebd84 │ │ │ │ + blls 0x23aa1c │ │ │ │ + bl 0x1ebd98 │ │ │ │ ldrdeq r0, [r9], #1 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ teqpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c10840 │ │ │ │ - bl 0x1c7e04 │ │ │ │ + bl 0x1c7e18 │ │ │ │ @ instruction: 0xf1a11340 │ │ │ │ @ instruction: 0xf5030020 │ │ │ │ - bl 0x2a14cc │ │ │ │ + bl 0x2a14e0 │ │ │ │ @ instruction: 0xf8560bc3 │ │ │ │ sbcmi r3, fp, r3, lsr r0 │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf0034303 │ │ │ │ - blx 0x1c55ac │ │ │ │ - blx 0xa005e4 │ │ │ │ + blx 0x1c55c0 │ │ │ │ + blx 0xa005f8 │ │ │ │ msrmi CPSR_, #4, 8 @ 0x4000000 │ │ │ │ tstmi pc, #147 @ 0x93 │ │ │ │ andcc r9, r8, #1024 @ 0x400 │ │ │ │ - bcs 0x11151d0 │ │ │ │ + bcs 0x11151e4 │ │ │ │ @ instruction: 0xd1b49301 │ │ │ │ @ instruction: 0x46194638 │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5b7e4 │ │ │ │ + bl 0xfec5b7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r8, asr #24 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - bl 0x132c40 │ │ │ │ + bl 0x132c54 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, ip, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3196] @ 0xfffff384 │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -250035,23 +250039,23 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b854 │ │ │ │ + bl 0xfec5b868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb19a │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r3, lsr #32 │ │ │ │ - @ instruction: 0xf880f177 │ │ │ │ + @ instruction: 0xf882f177 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bd00 │ │ │ │ movscc r3, #1677721602 @ 0x64000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -250063,20 +250067,20 @@ │ │ │ │ tstpeq r0, #19 @ p-variant is OBSOLETE │ │ │ │ movwcs sp, #4325 @ 0x10e5 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ @ instruction: 0xf04fff11 │ │ │ │ ldrb r4, [ip, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b8c4 │ │ │ │ + bl 0xfec5b8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -sl, ror #2 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ - @ instruction: 0xff12f176 │ │ │ │ + @ instruction: 0xff14f176 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bd00 │ │ │ │ movscc r3, #1677721602 @ 0x64000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -250100,33 +250104,33 @@ │ │ │ │ @ instruction: 0xf0023011 │ │ │ │ movwmi r3, #33348 @ 0x8244 │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54a984 │ │ │ │ + b 0xfe54a998 │ │ │ │ strle r0, [r5, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ andcs fp, r1, #92, 30 @ 0x170 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54a9a4 │ │ │ │ + b 0xfe54a9b8 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54b1cc │ │ │ │ + b 0xfe54b1e0 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -250140,15 +250144,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x003e1a89 │ │ │ │ movwcs r2, #4352 @ 0x1100 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x114d3fc │ │ │ │ + blx 0x114d410 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ svclt 0x00c80f00 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ @ instruction: 0xf102bfc8 │ │ │ │ stcle 1, cr3, [r5], {255} @ 0xff │ │ │ │ svccc 0x00fff1bc │ │ │ │ @@ -250156,18 +250160,18 @@ │ │ │ │ subsmi r3, r1, #32, 4 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - blx 0x11d604c │ │ │ │ - blx 0x4c0844 │ │ │ │ + blx 0x11d6060 │ │ │ │ + blx 0x4c0858 │ │ │ │ stmdacs r0, {r1, sl, ip, sp, lr, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0x104854 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0x104868 │ │ │ │ strbtmi fp, [r3], -r4, asr #31 │ │ │ │ eor pc, r0, #12910592 @ 0xc50000 │ │ │ │ andcc sp, r1, r4, lsl #24 │ │ │ │ @ instruction: 0xf8c5bfbc │ │ │ │ rsbmi lr, r3, #32, 4 │ │ │ │ addslt r1, fp, #150994944 @ 0x9000000 │ │ │ │ vpmax.s8 , q1, │ │ │ │ @@ -250181,26 +250185,26 @@ │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ svclt 0x00bc0301 │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ - blle 0x2d111c │ │ │ │ + blle 0x2d1130 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ addsmi r3, r1, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf8c0bf8c │ │ │ │ strmi r3, [sl], -r0, lsr #4 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strmi fp, [r6], r0, lsl #10 │ │ │ │ - blx 0x4310f0 │ │ │ │ - blcs 0x1410d0 │ │ │ │ + blx 0x431104 │ │ │ │ + blcs 0x1410e4 │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x2000bfbc │ │ │ │ eorgt pc, r0, #13500416 @ 0xce0000 │ │ │ │ addsmi sp, sl, #5120 @ 0x1400 │ │ │ │ svclt 0x003c4618 │ │ │ │ @ instruction: 0xf8ce4610 │ │ │ │ strne ip, [fp], #-544 @ 0xfffffde0 │ │ │ │ @@ -250215,15 +250219,15 @@ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ movwvc pc, #1155 @ 0x483 @ │ │ │ │ msrcc SPSR_, r0, asr #17 │ │ │ │ - ldmdblt r0, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r6, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r0], #-2256 @ 0xfffff730 @ │ │ │ │ strle r0, [r6], #-923 @ 0xfffffc65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -250234,98 +250238,98 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdbd │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bb70 │ │ │ │ + bl 0xfec5bb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbccs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - stc2 7, cr15, [sl, #-420]! @ 0xfffffe5c │ │ │ │ + stc2 7, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bb94 │ │ │ │ + bl 0xfec5bba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bba8 │ │ │ │ + bl 0xfec5bbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ cmpplt r0, fp, ror #24 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ @ instruction: 0xf8c33810 │ │ │ │ @ instruction: 0xf76912c0 │ │ │ │ - @ instruction: 0xf64bfd0b │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf64bfd01 │ │ │ │ + vmla.f d17, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d5, d31 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ - blmi 0x184a98 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ + blmi 0x184aac │ │ │ │ rscsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1b40fe8 │ │ │ │ - eorseq r2, r5, r8, lsl #27 │ │ │ │ + blx 0x1cc0ffc │ │ │ │ + eorseq r2, r5, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bbf0 │ │ │ │ + bl 0xfec5bc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bc04 │ │ │ │ + bl 0xfec5bc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcbf │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bc2c │ │ │ │ + bl 0xfec5bc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7860ff8 │ │ │ │ - strmi pc, [r3], -pc, asr #25 │ │ │ │ + strmi pc, [r3], -r5, asr #25 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5bc58 │ │ │ │ + bl 0xfec5bc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #6 │ │ │ │ - ldc2l 7, cr15, [r2], #536 @ 0x218 │ │ │ │ + stc2l 7, cr15, [r8], #536 @ 0x218 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - bl 0x242be4 │ │ │ │ - stmdalt r8!, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bl 0x242bf8 │ │ │ │ + ldmdalt lr, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5bc7c │ │ │ │ + bl 0xfec5bc90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ @ instruction: 0xf64b460f │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ @ instruction: 0xf5a62121 │ │ │ │ @ instruction: 0xf06f5508 │ │ │ │ - @ instruction: 0xf506fec5 │ │ │ │ + @ instruction: 0xf506fec7 │ │ │ │ ldccc 3, cr3, [r0, #-600] @ 0xfffffda8 │ │ │ │ - bmi 0xfe642df0 │ │ │ │ + bmi 0xfe642e04 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ @ instruction: 0xf06fd1f7 │ │ │ │ - @ instruction: 0xf506feb7 │ │ │ │ + @ instruction: 0xf506feb9 │ │ │ │ movscc r3, #1677721602 @ 0x64000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x0054045c │ │ │ │ sbcsne pc, pc, #64, 4 │ │ │ │ rscsne pc, pc, #64, 4 │ │ │ │ andseq pc, r0, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00480418 │ │ │ │ @@ -250349,35 +250353,35 @@ │ │ │ │ @ instruction: 0xf0110280 │ │ │ │ shsub16mi r6, r9, r0 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ @ instruction: 0xf0131200 │ │ │ │ svclt 0x00180ff0 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7862301 │ │ │ │ - @ instruction: 0xf896fc89 │ │ │ │ - blvs 0xffdcd074 │ │ │ │ - bcs 0x116404 │ │ │ │ + @ instruction: 0xf896fc7f │ │ │ │ + blvs 0xffdcd088 │ │ │ │ + bcs 0x116418 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf50663f3 │ │ │ │ @ instruction: 0xf7883696 │ │ │ │ - @ instruction: 0xf506fff5 │ │ │ │ + @ instruction: 0xf506ffeb │ │ │ │ vst1.64 {d23-d25}, [pc :256], r8 │ │ │ │ @ instruction: 0xf64b710c │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf06f002f │ │ │ │ - @ instruction: 0xf8d6fe5b │ │ │ │ + @ instruction: 0xf8d6fe5d │ │ │ │ teqlt ip, r8, lsr #17 │ │ │ │ stmiavs r4!, {r0, r1, r5, r9, sl, lr} │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrmi r2, [r0, r0, lsl #2] │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - cdplt 0, 4, cr15, cr14, cr15, {3} │ │ │ │ + cdplt 0, 5, cr15, cr0, cr15, {3} │ │ │ │ andsle r2, r3, sp, lsl #18 │ │ │ │ andle r2, ip, lr, lsl #18 │ │ │ │ stmdble r5, {r0, r1, r2, r8, fp, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andle r2, lr, r1, lsl fp │ │ │ │ eoreq pc, r1, r0, asr r8 @ │ │ │ │ @@ -250409,15 +250413,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r2, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5be2c │ │ │ │ + bl 0xfec5be40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -250436,19 +250440,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0x11c2c96 │ │ │ │ + blx 0x11c2caa │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5bea8 │ │ │ │ + bl 0xfec5bebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ strmi r3, [r4], -r0, ror #2 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -250478,30 +250482,30 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5bf40 │ │ │ │ + bl 0xfec5bf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ movwls r9, #8195 @ 0x2003 │ │ │ │ - blx 0x1842d56 │ │ │ │ + blx 0x1842d6a │ │ │ │ stmdals r3, {r1, r8, r9, fp, ip, pc} │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ stmdale r9!, {r0, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r9, {r0, r2, r8, fp, ip}^ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {81} @ 0x51 │ │ │ │ - bl 0x13498c │ │ │ │ + bl 0x1349a0 │ │ │ │ @ instruction: 0xf8c00083 │ │ │ │ @ instruction: 0xf04051dc │ │ │ │ andlt r8, r5, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -250515,18 +250519,18 @@ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ msrpl SPSR_s, r0, asr #17 │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r3!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - bvc 0x1da0f40 │ │ │ │ + bvc 0x1da0f54 │ │ │ │ ldclvc 2, cr3, [r8], #-200 @ 0xffffff38 │ │ │ │ ldrbtvc r3, [r6], #-562 @ 0xfffffdce │ │ │ │ - blpl 0xd916a8 │ │ │ │ + blpl 0xd916bc │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r5, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {48} @ 0x30 │ │ │ │ @@ -250540,21 +250544,21 @@ │ │ │ │ cmncc r2, #0, 6 │ │ │ │ eorpl pc, r3, r0, asr #16 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1dc2e34 │ │ │ │ + blx 0x1dc2e48 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ - blmi 0xb05300 │ │ │ │ + vmla.f d17, d16, d0[2] │ │ │ │ + blmi 0xb05314 │ │ │ │ eorsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ - movwcs pc, #2623 @ 0xa3f @ │ │ │ │ + movwcs pc, #2625 @ 0xa41 @ │ │ │ │ @ instruction: 0xf840336a │ │ │ │ andlt r5, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #23856 @ 0x5d30 │ │ │ │ @@ -250579,36 +250583,36 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ - blmi 0x1c5394 │ │ │ │ + vmla.f d17, d16, d0[2] │ │ │ │ + blmi 0x1c53a8 │ │ │ │ eorsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ - svclt 0x0000f9f5 │ │ │ │ - eorseq r2, r5, r4, lsr #27 │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ + ldrhteq r2, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5c0f0 │ │ │ │ + bl 0xfec5c104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andne lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ - bls 0x203920 │ │ │ │ + bls 0x203934 │ │ │ │ ldrdne lr, [r4], -sp │ │ │ │ movweq pc, #33186 @ 0x81a2 @ │ │ │ │ stmdale r9!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r6, {r0, r2, fp, ip}^ │ │ │ │ ldmdbcs r0, {r0, r2, r5, r8, r9, fp, ip, sp} │ │ │ │ ldmdbcs r1, {r1, r3, r4, r6, ip, lr, pc} │ │ │ │ - bl 0x134b38 │ │ │ │ + bl 0x134b4c │ │ │ │ @ instruction: 0xf8d00082 │ │ │ │ @ instruction: 0xf04001dc │ │ │ │ mullt r7, lr, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -250649,19 +250653,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8503272 │ │ │ │ str r0, [r8, r2, lsr #32]! │ │ │ │ @ instruction: 0xf99cf7ff │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ - blmi 0xa454ac │ │ │ │ + vmla.f d17, d16, d0[2] │ │ │ │ + blmi 0xa454c0 │ │ │ │ eorsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ - movwcs pc, #2409 @ 0x969 @ │ │ │ │ + movwcs pc, #2411 @ 0x96b @ │ │ │ │ @ instruction: 0xf850336a │ │ │ │ andlt r0, r7, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldrb r2, [r1, r5, lsl #6]! │ │ │ │ @@ -250683,68 +250687,68 @@ │ │ │ │ movwcs lr, #18413 @ 0x47ed │ │ │ │ movwcs lr, #14315 @ 0x37eb │ │ │ │ movwcs lr, #26601 @ 0x67e9 │ │ │ │ movwcs lr, #30695 @ 0x77e7 │ │ │ │ movwcs lr, #6117 @ 0x17e5 │ │ │ │ movwcs lr, #10211 @ 0x27e3 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - asrsne pc, fp, #12 @ │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf924f149 │ │ │ │ - ldrhteq r2, [r5], -r8 │ │ │ │ + @ instruction: 0xf926f149 │ │ │ │ + ldrsbteq r2, [r5], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c290 │ │ │ │ + bl 0xfec5c2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addscc pc, r6, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ ldrmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ @ instruction: 0xf7860520 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r8, r0 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ movscc r4, #1048576 @ 0x100000 │ │ │ │ stcpl 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r2, #-1962] @ 0xfffff856 │ │ │ │ - bcs 0x4634d0 │ │ │ │ - blvs 0xff47b5e8 │ │ │ │ + bcs 0x4634e4 │ │ │ │ + blvs 0xff47b5fc │ │ │ │ eorsle r2, sl, r0, lsl #26 │ │ │ │ @ instruction: 0x46201e32 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ strmi r9, [r8, r4, lsl #6]! │ │ │ │ orrlt r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf0109b04 │ │ │ │ cmnle sl, r2, lsl #30 │ │ │ │ stcpl 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - bls 0x24f110 │ │ │ │ + bls 0x24f124 │ │ │ │ stmdacc r5, {r0, r1, r2, r3, r4, r5, r6, fp, ip, lr, pc} │ │ │ │ ldmdale lr!, {r0, fp, sp}^ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrble r0, [r8], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809d │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x505d94 │ │ │ │ + blcc 0x505da8 │ │ │ │ stmdale ip, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - eorpl pc, r4, #69206016 @ 0x4200000 │ │ │ │ + eorspl pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r4, #-4] │ │ │ │ - asrsne pc, fp, #12 @ │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsne pc, r0, fp, asr #12 │ │ │ │ + andcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b5c │ │ │ │ @ instruction: 0xf1807261 │ │ │ │ - @ instruction: 0x4608feb7 │ │ │ │ + @ instruction: 0x4608febd │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d4bdf0 │ │ │ │ ldrshmi r0, [r0], #88 @ 0x58 │ │ │ │ ldrtle r0, [r2], #1984 @ 0x7c0 │ │ │ │ @@ -250758,150 +250762,150 @@ │ │ │ │ cmple r5, r0, lsl #20 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ ldrle r0, [r4], #-1450 @ 0xfffffa56 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x393de0 │ │ │ │ + blcs 0x393df4 │ │ │ │ @ instruction: 0xf642d809 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8520235 │ │ │ │ - blcs 0x15123c │ │ │ │ + blcs 0x151250 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r7, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf853d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc8dde8 │ │ │ │ - asrsne pc, fp, #12 @ │ │ │ │ + blle 0xffc8ddfc │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscs pc, ip, fp, asr #12 │ │ │ │ + subscs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf180328b │ │ │ │ - stmdacs r8, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r7 │ │ │ │ - asrsne pc, fp, #12 @ │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf85ef149 │ │ │ │ + @ instruction: 0xf860f149 │ │ │ │ stmibvc fp, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x1e3a4c │ │ │ │ - blcs 0x174e84 │ │ │ │ + blcs 0x1e3a60 │ │ │ │ + blcs 0x174e98 │ │ │ │ stmdbvc sl, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x2e3858 │ │ │ │ - bcs 0x135090 │ │ │ │ + blcs 0x2e386c │ │ │ │ + bcs 0x1350a4 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #14]! │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x14cf60 │ │ │ │ + bcs 0x14cf74 │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004ef43f │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vmla.f d17, d16, d0[2] │ │ │ │ @ instruction: 0xf7ff012f │ │ │ │ stmdacs r3, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64bd015 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ - blmi 0x445338 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + blmi 0x44534c │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 1, 1, cr15, cr8, cr0, {4} │ │ │ │ - asrsne pc, fp, #12 @ │ │ │ │ + cdp2 1, 1, cr15, cr14, cr0, {4} │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, r4, fp, asr #12 │ │ │ │ + rscsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1803201 │ │ │ │ - @ instruction: 0xf64bfe0b │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ - blmi 0x185364 │ │ │ │ + @ instruction: 0xf64bfe11 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ + blmi 0x185378 │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ - cdp2 1, 0, cr15, cr2, cr0, {4} │ │ │ │ - eorseq r2, r5, ip, asr #27 │ │ │ │ - eorseq r2, r5, r8, ror #27 │ │ │ │ + cdp2 1, 0, cr15, cr8, cr0, {4} │ │ │ │ + eorseq r2, r5, r4, ror #27 │ │ │ │ + eorseq r2, r5, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5c4c0 │ │ │ │ + bl 0xfec5c4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf5003096 │ │ │ │ @ instruction: 0xf8d070f8 │ │ │ │ @ instruction: 0xf7860520 │ │ │ │ - teqplt r8, sp, ror r8 @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, r3, ror r8 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - asrsne pc, fp, #12 @ │ │ │ │ + bicne pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscne pc, r4, fp, asr #12 │ │ │ │ + rscsne pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1803299 │ │ │ │ - svclt 0x0000fdd9 │ │ │ │ - eorseq r2, r5, r4, lsl #28 │ │ │ │ + svclt 0x0000fddf │ │ │ │ + eorseq r2, r5, ip, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c510 │ │ │ │ + bl 0xfec5c524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf783460e │ │ │ │ - sbceq pc, r3, #36864 @ 0x9000 │ │ │ │ + sbceq pc, r3, #4177920 @ 0x3fc000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8c8f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c550 │ │ │ │ + bl 0xfec5c564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, lr, lsl #12 │ │ │ │ @ instruction: 0x46044675 │ │ │ │ - cdp2 7, 14, cr15, cr12, cr6, {4} │ │ │ │ + cdp2 7, 14, cr15, cr2, cr6, {4} │ │ │ │ andsle r2, ip, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x110ff74 │ │ │ │ + blle 0x110ff88 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd4ff90 │ │ │ │ + ble 0xffd4ffa4 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ ldrdcs pc, [r8], r3 @ │ │ │ │ vsubw.u8 q9, q1, d1 │ │ │ │ sbclt r6, r1, #192 @ 0xc0 │ │ │ │ @ instruction: 0xf8d4e00b │ │ │ │ - blcs 0x111e98 │ │ │ │ + blcs 0x111eac │ │ │ │ @ instruction: 0xf504dae4 │ │ │ │ @ instruction: 0xf8d33399 │ │ │ │ movwcs r2, #8360 @ 0x20a8 │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0x131ec0 │ │ │ │ + bcs 0x131ed4 │ │ │ │ stmdacs r0, {r1, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0d8 │ │ │ │ vst2. {d1-d4}, [r1], r0 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r2, lsr #32 │ │ │ │ @@ -250922,214 +250926,214 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ orrcs pc, r0, r1, lsl #8 │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ strb sp, [r0, r6, lsr #1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c630 │ │ │ │ + bl 0xfec5c644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf413b083 │ │ │ │ mrsle r7, LR_und │ │ │ │ ldrd pc, [r4], #-129 @ 0xffffff7f │ │ │ │ strdlt r4, [r3], -r4 @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ strmi r4, [ip], -r0, ror #14 │ │ │ │ vmax.s8 d20, d0, d5 │ │ │ │ @ instruction: 0xf64b31cf │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ andls r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9e0f06f │ │ │ │ - bls 0x156cec │ │ │ │ + @ instruction: 0xf9e2f06f │ │ │ │ + bls 0x156d00 │ │ │ │ stclvs 3, cr2, [r4], #-0 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06f4030 │ │ │ │ - svclt 0x0000b9d7 │ │ │ │ + svclt 0x0000b9d9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5c684 │ │ │ │ + bl 0xfec5c698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq fp, [r3, #130] @ 0x82 │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ mullt r2, r8, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ - adcsne pc, r0, fp, asr #12 │ │ │ │ + sbcne pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ bicscc pc, sp, r0, asr #4 │ │ │ │ - @ instruction: 0xf9b4f06f │ │ │ │ + @ instruction: 0xf9b6f06f │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ ldcvs 6, cr4, [sl], {25} │ │ │ │ mulls r1, r0, r7 │ │ │ │ - @ instruction: 0xf9aef06f │ │ │ │ + @ instruction: 0xf9b0f06f │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c6e8 │ │ │ │ + bl 0xfec5c6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ streq fp, [r4, #130]! @ 0x82 │ │ │ │ @ instruction: 0xf8d1d406 │ │ │ │ ldrbtmi lr, [r4], r4, asr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47604070 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ cmnpvc fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - adcsne pc, r0, fp, asr #12 │ │ │ │ + sbcne pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf984f06f │ │ │ │ + @ instruction: 0xf986f06f │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ strmi r6, [r0, r4, ror #24]! │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06f4070 │ │ │ │ - svclt 0x0000b97b │ │ │ │ + svclt 0x0000b97d │ │ │ │ ldreq r6, [r3, #2314] @ 0x90a │ │ │ │ stcvs 4, cr13, [fp], {1} │ │ │ │ ldrlt r4, [r0, #-1816] @ 0xfffff8e8 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - adcsne pc, r0, fp, asr #12 │ │ │ │ + sbcne pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf06f31fa │ │ │ │ - blls 0x143ae8 │ │ │ │ + blls 0x143b04 │ │ │ │ ldrmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x47906c1a │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf95af06f │ │ │ │ + @ instruction: 0xf95cf06f │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0x13a9d8 │ │ │ │ + blcs 0x13a9ec │ │ │ │ @ instruction: 0xf8d0db0a │ │ │ │ @ instruction: 0x009b33b0 │ │ │ │ andcs sp, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ biccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbtle r0, [r4], #1498 @ 0x5da │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5c7c0 │ │ │ │ + bl 0xfec5c7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mrc2 7, 3, pc, cr2, cr14, {7} │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c7e8 │ │ │ │ + bl 0xfec5c7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0x460e3399 │ │ │ │ bicne pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb08233b0 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0012c08 │ │ │ │ svceq 0x00d10580 │ │ │ │ ldrtle r0, [r9], #-1426 @ 0xfffffa6e │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9ea │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ - bcc 0x505e98 │ │ │ │ + bcc 0x505eac │ │ │ │ ldmdale r2!, {r1, r3, r9, fp, sp} │ │ │ │ - eorpl pc, r4, r2, asr #12 │ │ │ │ + eorspl pc, ip, r2, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ eorcs pc, r2, r0, asr r8 @ │ │ │ │ - bcs 0x171cd4 │ │ │ │ + bcs 0x171ce8 │ │ │ │ stccs 0, cr13, [r0, #-168] @ 0xffffff58 │ │ │ │ @ instruction: 0xf853d152 │ │ │ │ adcmi r3, fp, #8, 24 @ 0x800 │ │ │ │ andlt sp, r2, lr, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd70 │ │ │ │ vmla.f q9, q1, d0[2] │ │ │ │ stmdbcs r0, {r0, r7, r9} │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf868f783 │ │ │ │ + @ instruction: 0xf85ef783 │ │ │ │ svcvs 0x0080f411 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ @ instruction: 0xf504d1df │ │ │ │ @ instruction: 0xf5013196 │ │ │ │ @ instruction: 0xf8d171f8 │ │ │ │ stmdbcs r1, {r3, r4, r9, sl, ip} │ │ │ │ ldrd sp, [sp], -r7 @ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ biclt fp, r9, r2, ror r1 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xf852f783 │ │ │ │ + @ instruction: 0xf848f783 │ │ │ │ @ instruction: 0xf4109b00 │ │ │ │ sbcle r2, ip, r0, lsl #30 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r2, [r0], -ip, lsl #2 │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ strble r0, [r8, #2002]! @ 0x7d2 │ │ │ │ stccs 1, cr11, [r0, #-996] @ 0xfffffc1c │ │ │ │ and sp, pc, r1, asr #1 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xf838f783 │ │ │ │ + @ instruction: 0xf82ef783 │ │ │ │ @ instruction: 0xf4119b00 │ │ │ │ bicsle r6, sp, r0, lsl #31 │ │ │ │ addscc pc, r6, #4, 10 @ 0x1000000 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x2618f8d2 │ │ │ │ sbcsle r2, r5, r1, lsl #20 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2l 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ movwls pc, #3669 @ 0xe55 @ │ │ │ │ - @ instruction: 0xf81cf783 │ │ │ │ + @ instruction: 0xf812f783 │ │ │ │ @ instruction: 0xf4119b00 │ │ │ │ orrsle r6, r6, r0, lsl #31 │ │ │ │ addscc pc, r6, #4, 10 @ 0x1000000 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x2618f8d2 │ │ │ │ addle r2, lr, r1, lsl #20 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf012b2d3 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ strmi fp, [fp], -fp, lsr #18 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1c34770 │ │ │ │ - blx 0x145fb4 │ │ │ │ + blx 0x145fc8 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blcs 0x91750c │ │ │ │ + blcs 0x917520 │ │ │ │ movwcs fp, #3868 @ 0xf1c │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf001bf04 │ │ │ │ @ instruction: 0xf8c00101 │ │ │ │ @ instruction: 0x46181210 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -251171,92 +251175,92 @@ │ │ │ │ tstpeq pc, #18 @ p-variant is OBSOLETE │ │ │ │ sbcslt sp, r2, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x00cbb112 │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x194d17c │ │ │ │ + blx 0x194d190 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ strpl pc, [r0], #1089 @ 0x441 │ │ │ │ rsbmi r4, r2, #148, 12 @ 0x9400000 │ │ │ │ - blls 0x397228 │ │ │ │ + blls 0x39723c │ │ │ │ tstle r1, #-1610612727 @ 0xa0000009 │ │ │ │ strbtmi r9, [r3], -sl, lsl #20 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7729600 │ │ │ │ - andlt pc, r3, sp, ror #25 │ │ │ │ + andlt pc, r3, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, sl, lr}^ │ │ │ │ strbtmi r6, [r0], r0, lsl #28 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl], {114} @ 0x72 │ │ │ │ + ldc2l 7, cr15, [r0], {114} @ 0x72 │ │ │ │ strbmi r9, [r3], -sl, lsl #20 │ │ │ │ strbmi r1, [r8], -r9, lsr #22 │ │ │ │ stmib sp, {r1, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7726700 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r7, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5cab4 │ │ │ │ + bl 0xfec5cac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xff3af782 │ │ │ │ + @ instruction: 0xff30f782 │ │ │ │ @ instruction: 0xf6c02320 │ │ │ │ andmi r0, r3, r0, lsl #6 │ │ │ │ andle r2, r8, r0, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strbeq fp, [r1, #3344] @ 0xd10 │ │ │ │ @ instruction: 0xf8d4d5f4 │ │ │ │ ldrbeq r3, [sl, #560] @ 0x230 │ │ │ │ @ instruction: 0xf504d5f0 │ │ │ │ ldmib r3, {r0, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ - bcs 0x10dd9c │ │ │ │ + bcs 0x10ddb0 │ │ │ │ bicsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf013da34 │ │ │ │ subsle r0, r3, r1, lsl #6 │ │ │ │ biccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ orrvs pc, r0, r3, lsl #8 │ │ │ │ @ instruction: 0xf003bb79 │ │ │ │ - b 0x1505918 │ │ │ │ + b 0x150592c │ │ │ │ suble r0, r5, r1, lsl #24 │ │ │ │ @ instruction: 0x00530f90 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ cmpcc r0, #1744830466 @ 0x68000002 │ │ │ │ vst1.8 {d6-d7}, [r3 :64], fp │ │ │ │ movwmi r6, #45920 @ 0xb360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ mlasle lr, r3, r3, r4 │ │ │ │ msrcc SPSR_f, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-1985] @ 0xfffff83f │ │ │ │ orrscc pc, sl, r4, lsl #10 │ │ │ │ - bvs 0x351e88 │ │ │ │ + bvs 0x351e9c │ │ │ │ svcvs 0x0060f411 │ │ │ │ orrseq sp, r0, r3, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ ldrle r4, [r0, #-518]! @ 0xfffffdfa │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ @@ -251271,48 +251275,49 @@ │ │ │ │ @ instruction: 0xf4223b98 │ │ │ │ @ instruction: 0xf8c47280 │ │ │ │ @ instruction: 0xf8c4cb9c │ │ │ │ @ instruction: 0xf5a423b0 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1fc35d4 │ │ │ │ + blt 0x1d435e8 │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ mvnle r4, r3, lsl #6 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrsmi r4, r3, #0, 6 │ │ │ │ vrhadd.s8 d29, d0, d7 │ │ │ │ @ instruction: 0xf8d42211 │ │ │ │ @ instruction: 0xf4033ba0 │ │ │ │ tstmi r3, #80, 6 @ 0x40000001 │ │ │ │ @ instruction: 0xf8d4e7d7 │ │ │ │ strb r3, [r0, r8, ror #6] │ │ │ │ - bcc 0x14d2fc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + bcc 0x14d314 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x896446 │ │ │ │ + blx 0x89645e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14d320 │ │ │ │ + bcc 0x14d338 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x89646a │ │ │ │ + blx 0x896482 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14d344 │ │ │ │ + bcc 0x14d35c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x89648e │ │ │ │ + blx 0x8964a6 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -251320,15 +251325,15 @@ │ │ │ │ @ instruction: 0xf101b087 │ │ │ │ ldrmi r0, [sp], -r8, lsl #12 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ ldcls 6, cr4, [r0], {131} @ 0x83 │ │ │ │ svcls 0x00111a89 │ │ │ │ vaddw.u8 , q2, d1 │ │ │ │ - blx 0x18cfe6c │ │ │ │ + blx 0x18cfe84 │ │ │ │ @ instruction: 0xf1b9fc84 │ │ │ │ @ instruction: 0xf10c0f02 │ │ │ │ svclt 0x00180c01 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00159005 │ │ │ │ @@ -251346,28 +251351,28 @@ │ │ │ │ @ instruction: 0xf1a447b8 │ │ │ │ ldrtmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8554681 │ │ │ │ ldrmi r0, [r8, r8, lsl #24]! │ │ │ │ strmi r4, [r0], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554631 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x1579b0 │ │ │ │ + blls 0x1579c8 │ │ │ │ andge pc, r0, fp, asr #17 │ │ │ │ ldmdbne sl, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8cb9b02 │ │ │ │ stmib fp, {r2, ip, pc}^ │ │ │ │ addsmi r8, r3, #2 │ │ │ │ - bleq 0x541f14 │ │ │ │ + bleq 0x541f2c │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9803 │ │ │ │ strbmi sl, [r8, #20] │ │ │ │ - bl 0x3bbf1c │ │ │ │ + bl 0x3bbf34 │ │ │ │ andcs r0, r0, r9, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5f0c │ │ │ │ + bl 0xfe9c5f24 │ │ │ │ ldrmi r0, [r0, #522] @ 0x20a │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251383,53 +251388,53 @@ │ │ │ │ @ instruction: 0xf8ddc014 │ │ │ │ vmla.i , q0, d0[3] │ │ │ │ sbclt r2, r2, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ - b 0x14cdd64 │ │ │ │ + b 0x14cdd7c │ │ │ │ svclt 0x001602c2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ usatmi r4, #17, r1, lsl #13 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14d6b98 │ │ │ │ + b 0x14d6bb0 │ │ │ │ svclt 0x000809a9 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf838e203 │ │ │ │ @ instruction: 0xf8370024 │ │ │ │ strcc r1, [r1], #-36 @ 0xffffffdc │ │ │ │ - b 0xfe12c7d4 │ │ │ │ + b 0xfe12c7ec │ │ │ │ movwls r0, #10 │ │ │ │ streq r4, [r9], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf8550400 │ │ │ │ @ instruction: 0xf7242f04 │ │ │ │ - strbmi pc, [ip, #-3953] @ 0xfffff08f @ │ │ │ │ + strbmi pc, [ip, #-3941] @ 0xfffff09b @ │ │ │ │ svceq 0x0004f846 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dde203 │ │ │ │ ldrbmi ip, [r2, #-20]! @ 0xffffffec │ │ │ │ - bl 0x43bfe0 │ │ │ │ + bl 0x43bff8 │ │ │ │ strcs r0, [r0], #-782 @ 0xfffffcf2 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9d6fd0 │ │ │ │ + bl 0xfe9d6fe8 │ │ │ │ addmi r0, sl, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ movwls r4, #26133 @ 0x6615 │ │ │ │ - bcc 0x680370 │ │ │ │ + bcc 0x680388 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldrsblt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ @@ -251442,39 +251447,39 @@ │ │ │ │ subeq lr, r0, r5, lsl #22 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2a04 │ │ │ │ ldrmi r0, [r6], r0, lsl #2 │ │ │ │ svclt 0x00a84689 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r2, ip, pc}^ │ │ │ │ - blls 0x24f46c │ │ │ │ + blls 0x24f484 │ │ │ │ strbmi r0, [ip], -sp, lsl #1 │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ eorvc pc, r9, r3, lsr r8 @ │ │ │ │ - blls 0x297024 │ │ │ │ - blls 0x20c1dc │ │ │ │ + blls 0x29703c │ │ │ │ + blls 0x20c1f4 │ │ │ │ ldrmi r0, [sp], #-1087 @ 0xfffffbc1 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ - blls 0x617554 │ │ │ │ - b 0xfe112c78 │ │ │ │ + blls 0x61756c │ │ │ │ + b 0xfe112c90 │ │ │ │ @ instruction: 0xf856000a │ │ │ │ movwls r2, #2820 @ 0xb04 │ │ │ │ streq r4, [r0], #-1627 @ 0xfffff9a5 │ │ │ │ - @ instruction: 0xff02f724 │ │ │ │ + cdp2 7, 15, cr15, cr6, cr4, {1} │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xffc4889c │ │ │ │ + blle 0xffc488b4 │ │ │ │ ldrd lr, [r2, -sp] │ │ │ │ ldrbtmi r9, [r1], #-2823 @ 0xfffff4f9 │ │ │ │ ldclle 5, cr4, [sl], {75} @ 0x4b │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ stmdble r8, {r2, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r6, ror #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea860b8 │ │ │ │ + bl 0xfea860d0 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ @@ -251486,19 +251491,19 @@ │ │ │ │ bicscc lr, r0, pc, asr #20 │ │ │ │ ldmiblt sl!, {r3, r4, ip, lr, pc}^ │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ svclt 0x00144293 │ │ │ │ @ instruction: 0xf04e4670 │ │ │ │ @ instruction: 0xf1ac0001 │ │ │ │ @ instruction: 0xf1cc0c15 │ │ │ │ - blx 0x1c96c4 │ │ │ │ + blx 0x1c96dc │ │ │ │ vst2.8 {d31-d34}, [pc], ip │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - b 0x408f08 │ │ │ │ - b 0x1414e1c │ │ │ │ + b 0x408f20 │ │ │ │ + b 0x1414e34 │ │ │ │ addsmi r5, r0, #52736 @ 0xce00 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ sbcvc lr, r1, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -251513,23 +251518,23 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r4], r9, lsl #1 │ │ │ │ eorspl pc, sp, r3, lsl #10 │ │ │ │ ldcls 4, cr2, [r2, #-72] @ 0xffffffb8 │ │ │ │ mulshi r2, r0, r8 │ │ │ │ ldmib sp, {r0, r1, r4, fp, ip, pc}^ │ │ │ │ vqshlu.s8 d30, d4, #0 │ │ │ │ - blx 0x20806e │ │ │ │ + blx 0x208086 │ │ │ │ vsubw.u8 , , d0 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blpl 0x10c3184 │ │ │ │ + blpl 0x10c319c │ │ │ │ svclt 0x0018b2eb │ │ │ │ @ instruction: 0xf1033001 │ │ │ │ vsubw.u8 q8, , d1 │ │ │ │ @ instruction: 0xf10b25c0 │ │ │ │ - b 0x14c89ec │ │ │ │ + b 0x14c8a04 │ │ │ │ svclt 0x001b03c3 │ │ │ │ strmi r0, [r4], -r0, asr #1 │ │ │ │ andls r4, r7, ip, lsl r6 │ │ │ │ andseq pc, r0, r4, lsr #3 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strls r4, [r3], #-1124 @ 0xfffffb9c │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ @@ -251537,62 +251542,62 @@ │ │ │ │ streq lr, [r0], #-2565 @ 0xfffff5fb │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ @ instruction: 0x3c05e9cd │ │ │ │ smultteq sp, r0, r0 │ │ │ │ @ instruction: 0xf851180f │ │ │ │ ldrmi r1, [r0], #-52 @ 0xffffffcc │ │ │ │ eorsmi pc, r4, r2, asr r8 @ │ │ │ │ - blx 0x95ffc8 │ │ │ │ + blx 0x95ffe0 │ │ │ │ @ instruction: 0xf1c5f905 │ │ │ │ stmdavs r2, {r5, r8}^ │ │ │ │ - blx 0x284668 │ │ │ │ - blx 0x2ceddc │ │ │ │ - b 0x13821e4 │ │ │ │ + blx 0x284680 │ │ │ │ + blx 0x2cedf4 │ │ │ │ + b 0x13821fc │ │ │ │ @ instruction: 0xf1a50901 │ │ │ │ - blx 0xac6268 │ │ │ │ - b 0x13821f0 │ │ │ │ + blx 0xac6280 │ │ │ │ + b 0x1382208 │ │ │ │ rscmi r0, pc, r1, lsl #18 │ │ │ │ smlabbeq lr, r9, sl, lr │ │ │ │ @ instruction: 0xf1c59104 │ │ │ │ rsbsmi r0, r7, r0, lsr #2 │ │ │ │ - blx 0x197798 │ │ │ │ - b 0x13c2208 │ │ │ │ + blx 0x1977b0 │ │ │ │ + b 0x13c2220 │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x98628c │ │ │ │ - blx 0x9c3224 │ │ │ │ - b 0x13c2218 │ │ │ │ + blx 0x9862a4 │ │ │ │ + blx 0x9c323c │ │ │ │ + b 0x13c2230 │ │ │ │ stmdbls r4, {r0, r9, fp} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf004fa21 │ │ │ │ - blx 0xad7730 │ │ │ │ + blx 0xad7748 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff49 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r1], r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb9774c │ │ │ │ + blx 0xb97764 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46019b16 │ │ │ │ @ instruction: 0x46486832 │ │ │ │ - cdp2 7, 1, cr15, cr0, cr4, {1} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr4, {1} │ │ │ │ @ instruction: 0xf8469b03 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x2d4e8c │ │ │ │ + bls 0x2d4ea4 │ │ │ │ stmdble r8, {r0, r1, r4, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1122 @ 0xfffffb9e │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe997290 │ │ │ │ + bl 0xfe9972a8 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r9], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251609,21 +251614,21 @@ │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ stmdahi r2, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf102b2e2 │ │ │ │ svclt 0x001e0201 │ │ │ │ @ instruction: 0x46b200f6 │ │ │ │ - b 0x14eb700 │ │ │ │ + b 0x14eb718 │ │ │ │ vmlal.u q8, d20, d2[0] │ │ │ │ svclt 0x000826c0 │ │ │ │ vqshlu.s64 d20, d2, #4 │ │ │ │ @ instruction: 0xf1aa3402 │ │ │ │ stmib sp, {r4, r8, r9, sl}^ │ │ │ │ - blx 0xfeeceb10 │ │ │ │ + blx 0xfeeceb28 │ │ │ │ svclt 0x0008f787 │ │ │ │ @ instruction: 0xf8309205 │ │ │ │ @ instruction: 0xf5080014 │ │ │ │ ldmdbeq pc!, {r1, r2, r3, r4, r5, fp, ip, lr}^ @ │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [r7], #-2566 @ 0xfffff5fa │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @@ -251631,36 +251636,36 @@ │ │ │ │ vdiveq.f64 d30, d4, d1 │ │ │ │ @ instruction: 0xf8510176 │ │ │ │ @ instruction: 0xf1c67034 │ │ │ │ @ instruction: 0xf8de0120 │ │ │ │ rscsmi r4, r7, r4 │ │ │ │ @ instruction: 0xf101fa04 │ │ │ │ @ instruction: 0xf1a6430f │ │ │ │ - blx 0xa063c4 │ │ │ │ - blx 0xa43760 │ │ │ │ - b 0xfe2c2350 │ │ │ │ + blx 0xa063dc │ │ │ │ + blx 0xa43778 │ │ │ │ + b 0xfe2c2368 │ │ │ │ movwmi r0, #62988 @ 0xf60c │ │ │ │ rsbmi r4, pc, r9, asr #12 │ │ │ │ mrc2 7, 5, pc, cr8, cr15, {7} │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strbmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0x461d449a │ │ │ │ ldrmi r2, [r0], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x29789c │ │ │ │ + blx 0x2978b4 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr0, cr15, {7} @ │ │ │ │ - blls 0x62bb8c │ │ │ │ + blls 0x62bba4 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #-144]! @ 0xffffff70 │ │ │ │ - bleq 0x2440ac │ │ │ │ + stc2l 7, cr15, [lr, #-144]! @ 0xffffff70 │ │ │ │ + bleq 0x2440c4 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ movwcs lr, #14813 @ 0x39dd │ │ │ │ addmi r9, sl, #81920 @ 0x14000 │ │ │ │ ldrmi sp, [r9], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addmi r1, r2, #200, 20 @ 0xc8000 │ │ │ │ @@ -251674,15 +251679,15 @@ │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiane ip, {s28-s106} │ │ │ │ vstmiane r2, {d30-} │ │ │ │ andeq lr, r1, #12, 22 @ 0x3000 │ │ │ │ sbcne pc, r7, r2, asr #6 │ │ │ │ @ instruction: 0xf08317d3 │ │ │ │ - bl 0xfed06dec │ │ │ │ + bl 0xfed06e04 │ │ │ │ svclt 0x00181fe2 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbcc r1, {r4, r5, r8, sl, ip, sp, pc} │ │ │ │ stmdacc r1, {r0, r1, sl, fp, ip, pc} │ │ │ │ @@ -251762,18 +251767,18 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi r3, [ip], #-2049 @ 0xfffff7ff │ │ │ │ @ instruction: 0xf9112540 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x5d5d56 │ │ │ │ + blx 0x5d5d6e │ │ │ │ vcgt.u8 d21, d3, d12 │ │ │ │ - b 0x14cd474 │ │ │ │ - bl 0xff025ce8 │ │ │ │ + b 0x14cd48c │ │ │ │ + bl 0xff025d00 │ │ │ │ @ instruction: 0xf08e1fe3 │ │ │ │ svclt 0x00180e7f │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -251783,25 +251788,25 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiacc ip, {s28-s106} │ │ │ │ sbccc lr, r2, ip, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe10e9a8 │ │ │ │ - blls 0x162534 │ │ │ │ + b 0xfe10e9c0 │ │ │ │ + blls 0x16254c │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - b 0x14f3600 │ │ │ │ + b 0x14f3618 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - blx 0x5593ca │ │ │ │ - b 0x14f91d4 │ │ │ │ + blx 0x5593e2 │ │ │ │ + b 0x14f91ec │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {0} │ │ │ │ svcmi 0x0030f8ce │ │ │ │ @@ -251809,15 +251814,15 @@ │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ teqp r2, #17408 @ p-variant is OBSOLETE @ 0x4400 │ │ │ │ vcge.u8 , , q5 │ │ │ │ addsmi r3, sl, #1006632963 @ 0x3c000003 │ │ │ │ @ instruction: 0xf500d008 │ │ │ │ @ instruction: 0xf6475000 │ │ │ │ - b 0xfe1e3208 │ │ │ │ + b 0xfe1e3220 │ │ │ │ andcs r7, r1, #-2013265917 @ 0x88000003 │ │ │ │ svccs 0x0030f8c0 │ │ │ │ @ instruction: 0xf08cfa1f │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -251826,207 +251831,207 @@ │ │ │ │ mrcne 6, 4, r4, cr0, cr9, {4} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscslt r1, r4, #2720 @ 0xaa0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf6473601 │ │ │ │ - b 0x14e424c │ │ │ │ + b 0x14e4264 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462300f3 │ │ │ │ @ instruction: 0xf93218ce │ │ │ │ @ instruction: 0xf931ef02 │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ - b 0x14f1e70 │ │ │ │ + b 0x14f1e88 │ │ │ │ @ instruction: 0xf50e3ece │ │ │ │ - blx 0x819c72 │ │ │ │ + blx 0x819c8a │ │ │ │ @ instruction: 0xf34cec0a │ │ │ │ - b 0x14d5db4 │ │ │ │ + b 0x14d5dcc │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e6284 │ │ │ │ + b 0xfe2e629c │ │ │ │ addmi r7, lr, #236, 28 @ 0xec0 │ │ │ │ and pc, r0, r2, lsr #17 │ │ │ │ addsmi sp, ip, #1073741881 @ 0x40000039 │ │ │ │ strtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r4, #92160 @ 0x16800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x5736fe │ │ │ │ - b 0x1505ac8 │ │ │ │ + blx 0x573716 │ │ │ │ + b 0x1505ae0 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - bl 0xfec194c8 │ │ │ │ - b 0x14c9304 │ │ │ │ + bl 0xfec194e0 │ │ │ │ + b 0x14c931c │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {0} │ │ │ │ svcmi 0x0030f8ce │ │ │ │ - blx 0x54b35a │ │ │ │ + blx 0x54b372 │ │ │ │ bicseq pc, fp, #-2147483636 @ 0x8000000c │ │ │ │ orrmi pc, r0, #12582912 @ 0xc00000 │ │ │ │ bicsne r1, sl, #372736 @ 0x5b000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ mulle r8, sl, r2 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ - blx 0x8d1fd4 │ │ │ │ - b 0x1142548 │ │ │ │ + blx 0x8d1fec │ │ │ │ + b 0x1142560 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8, #-16] │ │ │ │ @ instruction: 0x27014698 │ │ │ │ mcrne 14, 5, r1, cr2, cr3, {4} │ │ │ │ vmlal.u , d21, d0[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14f5fa4 │ │ │ │ + b 0x14f5fbc │ │ │ │ strmi r0, [r6], r5, asr #29 │ │ │ │ streq lr, [lr, #-2817] @ 0xfffff4ff │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blls 0x1c4828 │ │ │ │ + blls 0x1c4840 │ │ │ │ svcge 0x0002f933 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc19fb0a │ │ │ │ stmibcc pc, {r2, r3, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45cc │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ stmibvc ip!, {r1, r2, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8a2428d │ │ │ │ mvnle r9, r0 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9ffa8 │ │ │ │ + bl 0xfec9ffc0 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr9, {4} │ │ │ │ - bcc 0x197bd4 │ │ │ │ + bcc 0x197bec │ │ │ │ @ instruction: 0xf04f3802 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf6471c73 │ │ │ │ - b 0x14e43dc │ │ │ │ + b 0x14e43f4 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00db │ │ │ │ @ instruction: 0x462b461e │ │ │ │ @ instruction: 0xf931440e │ │ │ │ @ instruction: 0xf832eb02 │ │ │ │ - blx 0x83a002 │ │ │ │ + blx 0x83a01a │ │ │ │ @ instruction: 0xf34cfc0e │ │ │ │ - b 0x14d5f3c │ │ │ │ + b 0x14d5f54 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e640c │ │ │ │ + b 0xfe2e6424 │ │ │ │ adcsmi r7, r1, #236, 28 @ 0xec0 │ │ │ │ svc 0x0002f820 │ │ │ │ addsmi sp, sp, #-1073741766 @ 0xc000003a │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ - bcc 0x197eac │ │ │ │ + bcc 0x197ec4 │ │ │ │ @ instruction: 0xf44f1eab │ │ │ │ rsclt r4, r0, #128, 12 @ 0x8000000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14c8468 │ │ │ │ + b 0x14c8480 │ │ │ │ @ instruction: 0xf64700c0 │ │ │ │ svclt 0x001577ff │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1670 @ 0xfffff97a │ │ │ │ - blgt 0x1c4940 │ │ │ │ + blgt 0x1c4958 │ │ │ │ svcge 0x0002f832 │ │ │ │ @ instruction: 0x6c0afb1c │ │ │ │ - bcc 0xff5031b8 │ │ │ │ + bcc 0xff5031d0 │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45d4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ - bvc 0xffc40eb4 │ │ │ │ + bvc 0xffc40ecc │ │ │ │ @ instruction: 0xf823428c │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -lr, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca00b8 │ │ │ │ + bl 0xfeca00d0 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf0e4 │ │ │ │ - blcs 0x1c5ef4 │ │ │ │ + blx 0x18cf0fc │ │ │ │ + blcs 0x1c5f0c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x197ec8 │ │ │ │ + bl 0x197ee0 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3908 │ │ │ │ + b 0x14e3920 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317d1c │ │ │ │ + blcs 0x317d34 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93c46c6 │ │ │ │ - blx 0x18913e │ │ │ │ + blx 0x189156 │ │ │ │ vhadd.u8 d31, d0, d0 │ │ │ │ bicne r3, r0, #3391488 @ 0x33c000 │ │ │ │ svclt 0x001c4548 │ │ │ │ - b 0xfe21e618 │ │ │ │ + b 0xfe21e630 │ │ │ │ ldrmi r7, [ip, #2528] @ 0x9e0 │ │ │ │ svcls 0x0002f82e │ │ │ │ - bls 0x17ad0c │ │ │ │ + bls 0x17ad24 │ │ │ │ @ instruction: 0xf10c3708 │ │ │ │ @ instruction: 0xf1080310 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xf8dddce2 │ │ │ │ strmi lr, [r8], -ip │ │ │ │ strmi r9, [lr, #2306] @ 0x902 │ │ │ │ strmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252040,35 +252045,35 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1], -r0, lsl #16 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf1ac │ │ │ │ - blcs 0x1c5fbc │ │ │ │ + blx 0x18cf1c4 │ │ │ │ + blcs 0x1c5fd4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x460b4673 │ │ │ │ - bl 0x197f90 │ │ │ │ + bl 0x197fa8 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ - b 0x14d77d4 │ │ │ │ + b 0x14d77ec │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r3], -r0, lsl #2 │ │ │ │ svclt 0x00a82b08 │ │ │ │ subseq r2, sl, r8, lsl #6 │ │ │ │ @ instruction: 0xf64718ab │ │ │ │ @ instruction: 0xf93b75ff │ │ │ │ - bl 0xfe9ee650 │ │ │ │ + bl 0xfe9ee668 │ │ │ │ strbmi r0, [lr], r2, lsl #24 │ │ │ │ - blne 0x1c4ae8 │ │ │ │ + blne 0x1c4b00 │ │ │ │ tstpmi sl, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ sbccc pc, pc, r1, asr #6 │ │ │ │ addmi r1, r1, #603979779 @ 0x24000003 │ │ │ │ eorsvs fp, lr, ip, lsl pc │ │ │ │ rscvc lr, r1, r5, lsl #21 │ │ │ │ @ instruction: 0xf82e459c │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ @@ -252077,41 +252082,41 @@ │ │ │ │ @ instruction: 0xf1090310 │ │ │ │ strbmi r0, [r1, #-2320] @ 0xfffff6f0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, ip} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7a44 │ │ │ │ + bne 0x3d7a5c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf270 │ │ │ │ - blcs 0x1c6080 │ │ │ │ + blx 0x18cf288 │ │ │ │ + blcs 0x1c6098 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x198054 │ │ │ │ + bl 0x19806c │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3a94 │ │ │ │ + b 0x14e3aac │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317ea8 │ │ │ │ + blcs 0x317ec0 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -252129,41 +252134,41 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7b14 │ │ │ │ + bne 0x3d7b2c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf340 │ │ │ │ - blcs 0x1c6150 │ │ │ │ + blx 0x18cf358 │ │ │ │ + blcs 0x1c6168 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x198124 │ │ │ │ + bl 0x19813c │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3b64 │ │ │ │ + b 0x14e3b7c │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317f78 │ │ │ │ + blcs 0x317f90 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -252181,57 +252186,57 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7be4 │ │ │ │ + bne 0x3d7bfc │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - bcc 0x1b3db8 │ │ │ │ - blcc 0x1ad80c │ │ │ │ + bcc 0x1b3dd0 │ │ │ │ + blcc 0x1ad824 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svc 0x0002f933 │ │ │ │ - blmi 0x1c4ce4 │ │ │ │ + blmi 0x1c4cfc │ │ │ │ svcgt 0x0002f832 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ @ instruction: 0xec04fb1c │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ ssatmi fp, #7, r8, lsl #30 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - bcc 0x1b3e1c │ │ │ │ - blcc 0x1ad870 │ │ │ │ + bcc 0x1b3e34 │ │ │ │ + blcc 0x1ad888 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svcgt 0x0002f933 │ │ │ │ - blmi 0x1c4d48 │ │ │ │ + blmi 0x1c4d60 │ │ │ │ svc 0x0002f932 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc14fb0e │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ @@ -252246,21 +252251,21 @@ │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ sbcslt fp, fp, #10, 30 @ 0x28 │ │ │ │ movwcc r3, #5121 @ 0x1401 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x106f27 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x106f3f @ │ │ │ │ @ instruction: 0xf931440c │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d64f6 │ │ │ │ + blx 0x5d650e │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ - b 0xfe255c30 │ │ │ │ - bl 0xff026484 │ │ │ │ + b 0xfe255c48 │ │ │ │ + bl 0xff02649c │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -252272,18 +252277,18 @@ │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf647440c │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d6552 │ │ │ │ + blx 0x5d656a │ │ │ │ vcgt.u8 d22, d3, d12 │ │ │ │ - b 0xfe255c8c │ │ │ │ - bl 0xff0264e0 │ │ │ │ + b 0xfe255ca4 │ │ │ │ + bl 0xff0264f8 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -252294,15 +252299,15 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 14, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472600 │ │ │ │ - b 0x14e419c │ │ │ │ + b 0x14e41b4 │ │ │ │ @ instruction: 0xf9390868 │ │ │ │ @ instruction: 0xf1ae4016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @@ -252321,27 +252326,27 @@ │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ stmdbeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0xf1a00e0e │ │ │ │ - b 0x14c8a14 │ │ │ │ - bl 0x189134 │ │ │ │ + b 0x14c8a2c │ │ │ │ + bl 0x18914c │ │ │ │ strcs r0, [r0, -r3, asr #20] │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stmdbeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x107067 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x10707f @ │ │ │ │ andsmi pc, r7, sl, lsr r9 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314640 │ │ │ │ - blx 0x5d663a │ │ │ │ + blx 0x5d6652 │ │ │ │ vcgt.u8 d22, d3, d4 │ │ │ │ - b 0xfe253574 │ │ │ │ - bl 0xfeda5dc8 │ │ │ │ + b 0xfe25358c │ │ │ │ + bl 0xfeda5de0 │ │ │ │ svclt 0x00183fe3 │ │ │ │ ldrbmi r4, [r1, #-1634]! @ 0xfffff99e │ │ │ │ svccs 0x0002f820 │ │ │ │ strcc sp, [r8, -pc, ror #3] │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r3], #740 @ 0x2e4 │ │ │ │ @@ -252352,37 +252357,37 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x5889d0 │ │ │ │ - bl 0x11c72bc │ │ │ │ + bl 0x5889e8 │ │ │ │ + bl 0x11c72d4 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x110a998 │ │ │ │ + b 0x110a9b0 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfedcc9ac │ │ │ │ + bl 0xfedcc9c4 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ subsmi r2, r0, r1, lsl #6 │ │ │ │ andsvs r9, r3, r1, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff149ad2 │ │ │ │ + blx 0xff149aea │ │ │ │ svceq 0x00db3c02 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8ca48 │ │ │ │ + bl 0xfed8ca60 │ │ │ │ andle r7, r7, ip, ror #31 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ andcs r4, r1, #75 @ 0x4b │ │ │ │ svccs 0x0030f8c0 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -252395,54 +252400,54 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ ldrmi r4, [lr], r3, lsl #13 │ │ │ │ stmdbeq r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d4338 │ │ │ │ + b 0x14d4350 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462200f2 │ │ │ │ stmne ip, {r1, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf85c9201 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf0036b04 │ │ │ │ @ instruction: 0xf8594000 │ │ │ │ ldrbeq r5, [sl, r4, lsl #30] │ │ │ │ subseq lr, r3, r0, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andcs pc, r5, r6, asr #23 │ │ │ │ - b 0x118aab0 │ │ │ │ + b 0x118aac8 │ │ │ │ ldrbne r0, [r3, r0, asr #4] │ │ │ │ svcvc 0x00e0ebb3 │ │ │ │ @ instruction: 0xf8cebf1c │ │ │ │ - b 0xfe2e6b78 │ │ │ │ + b 0xfe2e6b90 │ │ │ │ addmi r7, ip, #224, 4 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ - bls 0x17b300 │ │ │ │ + bls 0x17b318 │ │ │ │ stmdble r8, {r1, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, sl, asr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - bl 0xfe986f9c │ │ │ │ + bl 0xfe986fb4 │ │ │ │ ldrmi r0, [sl, #779] @ 0x30b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - bne 0x17c9bc4 │ │ │ │ + bne 0x17c9bdc │ │ │ │ @ instruction: 0x0c02eb6c │ │ │ │ - b 0x11cab38 │ │ │ │ - b 0x14c7900 │ │ │ │ + b 0x11cab50 │ │ │ │ + b 0x14c7918 │ │ │ │ ldrbne r7, [sl, ip, ror #3] │ │ │ │ svcvc 0x00ecebb2 │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ @ instruction: 0xf06f5000 │ │ │ │ submi r4, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ sasxmi r2, r8, r0 │ │ │ │ @@ -252451,45 +252456,45 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x46cc4699 │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ strmi r4, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0x460d1f16 │ │ │ │ - blx 0x18edc44 │ │ │ │ + blx 0x18edc5c │ │ │ │ vmull.p8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rsceq fp, r3, r4, lsl pc │ │ │ │ svcne 0x00044673 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8559301 │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8541f04 │ │ │ │ @ instruction: 0xf0000f04 │ │ │ │ - blx 0xfe1d744a │ │ │ │ + blx 0xfe1d7462 │ │ │ │ strbeq r1, [r3, r1, lsl #20] │ │ │ │ orrmi pc, r0, #-1073741820 @ 0xc0000004 │ │ │ │ subseq lr, r0, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ - bl 0x198d5c8 │ │ │ │ + bl 0x198d5e0 │ │ │ │ svceq 0x00db020a │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ - bl 0xfed4cbcc │ │ │ │ + bl 0xfed4cbe4 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, ip, asr #17 │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ eorvs r4, r3, r9, lsr #11 │ │ │ │ - blls 0x17b3f0 │ │ │ │ + blls 0x17b408 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, fp, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c7094 │ │ │ │ + bl 0xfe9c70ac │ │ │ │ ldrmi r0, [r6, #523] @ 0x20b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -252497,117 +252502,117 @@ │ │ │ │ @ instruction: 0xf1a24698 │ │ │ │ svcne 0x002b0e04 │ │ │ │ rsclt r2, r0, #262144 @ 0x40000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf06f3401 │ │ │ │ - b 0x14d84cc │ │ │ │ + b 0x14d84e4 │ │ │ │ svclt 0x001500c0 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x244e24 │ │ │ │ + blcs 0x244e3c │ │ │ │ svcls 0x0004f85e │ │ │ │ stmdbcs r9, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x118ac34 │ │ │ │ - b 0x14c7614 │ │ │ │ - bl 0xfefa587c │ │ │ │ + b 0x118ac4c │ │ │ │ + b 0x14c762c │ │ │ │ + bl 0xfefa5894 │ │ │ │ svclt 0x001c7fe9 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ rscvc lr, r9, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf84342a1 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -ip, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec20920 │ │ │ │ + bl 0xfec20938 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r0, fp, lsl #13 │ │ │ │ svcne 0x0010b083 │ │ │ │ streq pc, [r4, #-424] @ 0xfffffe58 │ │ │ │ - beq 0x182e80 │ │ │ │ + beq 0x182e98 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d3d60 │ │ │ │ + b 0x14d3d78 │ │ │ │ svclt 0x000b06c6 │ │ │ │ rsceq r9, r3, r1, lsl #12 │ │ │ │ @ instruction: 0x461f4637 │ │ │ │ movwls fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf851440f │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504c80 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0xff1ca582 │ │ │ │ - b 0x14fa58c │ │ │ │ - b 0x14260f8 │ │ │ │ + blx 0xff1ca59a │ │ │ │ + b 0x14fa5a4 │ │ │ │ + b 0x1426110 │ │ │ │ ldrbne r0, [sl, lr, asr #6] │ │ │ │ svcvc 0x00eeebb2 │ │ │ │ @ instruction: 0xf8cbbf1c │ │ │ │ - b 0xfe36ed98 │ │ │ │ + b 0xfe36edb0 │ │ │ │ addmi r7, pc, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f845 │ │ │ │ - blls 0x17b538 │ │ │ │ + blls 0x17b550 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c71bc │ │ │ │ + bl 0xfe9c71d4 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf3c59d0e │ │ │ │ rsclt r2, fp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1032e02 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14d45f4 │ │ │ │ - b 0x14d0488 │ │ │ │ + b 0x14d460c │ │ │ │ + b 0x14d04a0 │ │ │ │ movwls r0, #13251 @ 0x33c3 │ │ │ │ rscseq fp, r1, r6, lsl pc │ │ │ │ @ instruction: 0x460e461e │ │ │ │ - beq 0xfe281a0c │ │ │ │ + beq 0xfe281a24 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmiaeq r6!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r1, lsl #12 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ strmi r2, [r1], -r4, lsl #20 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85a444c │ │ │ │ - bl 0xfea0eedc │ │ │ │ + bl 0xfea0eef4 │ │ │ │ strmi r0, [lr], r9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blcc 0x244f78 │ │ │ │ + blcc 0x244f90 │ │ │ │ @ instruction: 0x3c02fb83 │ │ │ │ - b 0x11cadac │ │ │ │ - b 0x14c7b74 │ │ │ │ - bl 0xfef251d4 │ │ │ │ + b 0x11cadc4 │ │ │ │ + b 0x14c7b8c │ │ │ │ + bl 0xfef251ec │ │ │ │ svclt 0x001c7fec │ │ │ │ - b 0xfe25ef48 │ │ │ │ + b 0xfe25ef60 │ │ │ │ adcmi r7, r0, #236, 6 @ 0xb0000003 │ │ │ │ - blcc 0x244f90 │ │ │ │ + blcc 0x244fa8 │ │ │ │ @ instruction: 0xf8ddd1ec │ │ │ │ @ instruction: 0xf100c000 │ │ │ │ - blls 0x147ea4 │ │ │ │ + blls 0x147ebc │ │ │ │ @ instruction: 0xf10c3110 │ │ │ │ strbmi r0, [r3, #-3076]! @ 0xfffff3fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ addmi r1, fp, #134217728 @ 0x8000000 │ │ │ │ ldrbmi sp, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ @@ -252628,34 +252633,34 @@ │ │ │ │ andcs pc, r1, r5, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159304 │ │ │ │ - beq 0xff141814 │ │ │ │ + beq 0xff14182c │ │ │ │ @ instruction: 0x4652461a │ │ │ │ - bl 0x218948 │ │ │ │ + bl 0x218960 │ │ │ │ andls r0, r1, r5, lsl #1 │ │ │ │ @ instruction: 0x46351092 │ │ │ │ ldrmi r2, [r0], -r4, lsl #20 │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - bcs 0x1c1628 │ │ │ │ - bleq 0xfe141834 │ │ │ │ + bcs 0x1c1640 │ │ │ │ + bleq 0xfe14184c │ │ │ │ vmlaeq.f64 d14, d11, d1 │ │ │ │ - bl 0xfecadb04 │ │ │ │ + bl 0xfecadb1c │ │ │ │ strtmi r0, [lr], -fp, lsl #2 │ │ │ │ eormi pc, ip, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8514623 │ │ │ │ @ instruction: 0xf04fab04 │ │ │ │ strcs r4, [r0], #-640 @ 0xfffffd80 │ │ │ │ strcs pc, [r3], #-3018 @ 0xfffff436 │ │ │ │ - b 0x118ae64 │ │ │ │ - b 0x14c7830 │ │ │ │ - bl 0xfefa5aac │ │ │ │ + b 0x118ae7c │ │ │ │ + b 0x14c7848 │ │ │ │ + bl 0xfefa5ac4 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ rscvc lr, r4, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf8464571 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0xf10c9b02 │ │ │ │ @ instruction: 0xf1010c04 │ │ │ │ @@ -252675,46 +252680,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r6, pc, lsl #12 @ │ │ │ │ strmi fp, [r8], -r5, lsl #1 │ │ │ │ @ instruction: 0xf06f2601 │ │ │ │ stcls 5, cr4, [lr], {-0} │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x1b3b18 │ │ │ │ + blcs 0x1b3b30 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r1, pc, asr #20 │ │ │ │ svclt 0x00159103 │ │ │ │ stmiaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r3], -fp, lsl #12 │ │ │ │ - bl 0x1989d4 │ │ │ │ + bl 0x1989ec │ │ │ │ ldrbtmi r0, [r1], -r4, lsl #21 │ │ │ │ stmibeq r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x464b4674 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00a82b04 │ │ │ │ addseq r2, sl, r4, lsl #6 │ │ │ │ andcs r1, r0, r3, lsl #17 │ │ │ │ @ instruction: 0xf85a4698 │ │ │ │ - bl 0xfeb13058 │ │ │ │ + bl 0xfeb13070 │ │ │ │ strtmi r0, [r6], r2, lsl #24 │ │ │ │ @ instruction: 0xf85e9000 │ │ │ │ @ instruction: 0xf85c0b04 │ │ │ │ @ instruction: 0xf0009b04 │ │ │ │ - b 0x13d9bec │ │ │ │ + b 0x13d9c04 │ │ │ │ @ instruction: 0x07c00b50 │ │ │ │ - bleq 0x205f18 │ │ │ │ + bleq 0x205f30 │ │ │ │ addmi pc, r0, r0, lsl r1 @ │ │ │ │ - bleq 0x143528 │ │ │ │ - b 0x110af00 │ │ │ │ - b 0x14c7130 │ │ │ │ - bl 0xfef65788 │ │ │ │ + bleq 0x143540 │ │ │ │ + b 0x110af18 │ │ │ │ + b 0x14c7148 │ │ │ │ + bl 0xfef657a0 │ │ │ │ svclt 0x001c7feb │ │ │ │ - b 0xfe25f108 │ │ │ │ + b 0xfe25f120 │ │ │ │ strbmi r7, [r4, #235] @ 0xeb │ │ │ │ stceq 8, cr15, [r4], {78} @ 0x4e │ │ │ │ stmdals r0, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r9, [r0], #-2817 @ 0xfffff4ff │ │ │ │ addmi r3, r3, #4 │ │ │ │ @ instruction: 0xf8dddcd3 │ │ │ │ @@ -252736,51 +252741,51 @@ │ │ │ │ cdpls 7, 1, cr2, cr0, cr1, {0} │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f6ce0 │ │ │ │ + b 0x14f6cf8 │ │ │ │ ldrmi r0, [r8], -r0, asr #29 │ │ │ │ - bl 0x198a50 │ │ │ │ + bl 0x198a68 │ │ │ │ svclt 0x00080a86 │ │ │ │ @ instruction: 0xf8cd469e │ │ │ │ - b 0x14ef0cc │ │ │ │ + b 0x14ef0e4 │ │ │ │ stmib sp, {r5, r7, r8, fp}^ │ │ │ │ strbmi lr, [sl], -r4, lsl #6 │ │ │ │ - bcs 0x20f0a8 │ │ │ │ + bcs 0x20f0c0 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ - bl 0x16b0d8 │ │ │ │ - b 0x14c86c4 │ │ │ │ - bls 0x1c9ac8 │ │ │ │ + bl 0x16b0f0 │ │ │ │ + b 0x14c86dc │ │ │ │ + bls 0x1c9ae0 │ │ │ │ vmlaeq.f64 d14, d26, d21 │ │ │ │ andls r4, r1, r1, ror #13 │ │ │ │ eorcs pc, r0, r2, asr r8 @ │ │ │ │ - bllt 0x245248 │ │ │ │ - blmi 0x245238 │ │ │ │ + bllt 0x245260 │ │ │ │ + blmi 0x245250 │ │ │ │ andmi pc, r0, r4 │ │ │ │ - b 0x1109060 │ │ │ │ - blx 0xfe3c7232 │ │ │ │ + b 0x1109078 │ │ │ │ + blx 0xfe3c724a │ │ │ │ @ instruction: 0xf111b402 │ │ │ │ @ instruction: 0xf1404180 │ │ │ │ - bl 0xfed470ec │ │ │ │ - bl 0x190751c │ │ │ │ + bl 0xfed47104 │ │ │ │ + bl 0x1907534 │ │ │ │ svceq 0x00c90004 │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ - bl 0xfee0d02c │ │ │ │ + bl 0xfee0d044 │ │ │ │ svclt 0x001c7fe0 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ mvnvc lr, r6, lsl #21 │ │ │ │ @ instruction: 0xf84945ae │ │ │ │ bicsle r1, sp, r4, lsl #24 │ │ │ │ @ instruction: 0xf10e9801 │ │ │ │ - bls 0x188558 │ │ │ │ + bls 0x188570 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ addmi r3, r2, #4 │ │ │ │ @ instruction: 0xf8dddccd │ │ │ │ @ instruction: 0x461ce010 │ │ │ │ ldrbmi r9, [r3, #-2821]! @ 0xfffff4fb │ │ │ │ strtmi sp, [r6], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252801,24 +252806,24 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf852440d │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0083b04 │ │ │ │ @ instruction: 0xf8544e00 │ │ │ │ - b 0x14e6d9c │ │ │ │ - b 0x14a64b0 │ │ │ │ + b 0x14e6db4 │ │ │ │ + b 0x14a64c8 │ │ │ │ @ instruction: 0xf11c0e58 │ │ │ │ @ instruction: 0xf14e4c80 │ │ │ │ - blx 0xff2ca99e │ │ │ │ - b 0x14fa9ac │ │ │ │ - b 0x11e4114 │ │ │ │ + blx 0xff2ca9b6 │ │ │ │ + b 0x14fa9c4 │ │ │ │ + b 0x11e412c │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b6e10 │ │ │ │ + b 0xfe2b6e28 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -252831,26 +252836,26 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440d │ │ │ │ @ instruction: 0xf8543b04 │ │ │ │ @ instruction: 0xf8527f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe1daa06 │ │ │ │ - b 0x14d4e24 │ │ │ │ + blx 0xfe1daa1e │ │ │ │ + b 0x14d4e3c │ │ │ │ @ instruction: 0xf11c7cc8 │ │ │ │ - b 0x149a410 │ │ │ │ + b 0x149a428 │ │ │ │ @ instruction: 0xf14e0e58 │ │ │ │ - bl 0xff00aa18 │ │ │ │ - bl 0x1c8a228 │ │ │ │ - b 0x14caa3c │ │ │ │ - b 0x11e4194 │ │ │ │ + bl 0xff00aa30 │ │ │ │ + bl 0x1c8a240 │ │ │ │ + b 0x14caa54 │ │ │ │ + b 0x11e41ac │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b6e90 │ │ │ │ + b 0xfe2b6ea8 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -252861,18 +252866,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - blx 0xfe1d2e8e │ │ │ │ + blx 0xfe1d2ea6 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8d1f0 │ │ │ │ + bl 0xfed8d208 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #544768 @ 0x85000 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -252886,18 +252891,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf04f2b04 │ │ │ │ @ instruction: 0xf8544380 │ │ │ │ @ instruction: 0xf04f0f04 │ │ │ │ - blx 0xff10a2e2 │ │ │ │ + blx 0xff10a2fa │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8d254 │ │ │ │ + bl 0xfed8d26c │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84e428e │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -252905,28 +252910,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ stclne 2, cr11, [r7], #-892 @ 0xfffffc84 │ │ │ │ addsne r3, fp, #262144 @ 0x40000 │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ setend le │ │ │ │ - bl 0x18736c │ │ │ │ + bl 0x187384 │ │ │ │ @ instruction: 0xf06f0883 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf85e462a │ │ │ │ - blx 0xfe155f56 │ │ │ │ + blx 0xfe155f6e │ │ │ │ svceq 0x00db3c03 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00ecebb9 │ │ │ │ - b 0xfe2b6fb8 │ │ │ │ + b 0xfe2b6fd0 │ │ │ │ strmi r7, [r6, #1004] @ 0x3ec │ │ │ │ - blcc 0x245468 │ │ │ │ + blcc 0x245480 │ │ │ │ strcc sp, [r4], #-493 @ 0xfffffe13 │ │ │ │ andseq pc, r0, lr, lsl #2 │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r2, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -252938,41 +252943,41 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2500 │ │ │ │ - b 0x14d8fb0 │ │ │ │ + b 0x14d8fc8 │ │ │ │ @ instruction: 0xf85908a8 │ │ │ │ @ instruction: 0xf1a41025 │ │ │ │ @ instruction: 0x46320e10 │ │ │ │ - blge 0x245538 │ │ │ │ + blge 0x245550 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3c01fbca │ │ │ │ - b 0x11cb33c │ │ │ │ - b 0x14c8104 │ │ │ │ - bl 0xfefa5f64 │ │ │ │ + b 0x11cb354 │ │ │ │ + b 0x14c811c │ │ │ │ + bl 0xfefa5f7c │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84245a6 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf10e3504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5e60c │ │ │ │ + bl 0xfec5e624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0x1002a94 │ │ │ │ + blvc 0x1002aac │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -252990,66 +252995,66 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01a │ │ │ │ - bl 0x88ac80 │ │ │ │ - b 0x14c7484 │ │ │ │ - b 0x14e3798 │ │ │ │ + bl 0x88ac98 │ │ │ │ + b 0x14c749c │ │ │ │ + b 0x14e37b0 │ │ │ │ cmpmi r0, r4, asr r4 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ stmiane r4!, {r0, r9, sl, fp}^ │ │ │ │ movwmi pc, #5 @ │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ - bl 0x1158cac │ │ │ │ - bl 0x6078b4 │ │ │ │ + bl 0x1158cc4 │ │ │ │ + bl 0x6078cc │ │ │ │ @ instruction: 0xf141030e │ │ │ │ strmi r0, [ip], r0, lsl #2 │ │ │ │ @ instruction: 0xf112b14e │ │ │ │ svclt 0x002c4280 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ strmi r0, [r3], -r0, lsl #2 │ │ │ │ ldmne fp, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ - b 0x11d79f4 │ │ │ │ + b 0x11d7a0c │ │ │ │ @ instruction: 0x17cb70d2 │ │ │ │ svcvc 0x00ecebb3 │ │ │ │ svclt 0x001e4b0c │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbmi r4, r1, r0, ror #7 │ │ │ │ - blls 0x2e1550 │ │ │ │ + blls 0x2e1568 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - stc2 1, cr15, [r8], #716 @ 0x2cc │ │ │ │ + ldc2 1, cr15, [ip], {179} @ 0xb3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c29d0 │ │ │ │ + blhi 0x1c29e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ mcrrmi 0, 8, fp, r7, cr9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460c9d14 │ │ │ │ - blhi 0x10c2bc0 │ │ │ │ + blhi 0x10c2bd8 │ │ │ │ stmdacs r1, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - blx 0x18f7178 │ │ │ │ + blx 0x18f7190 │ │ │ │ @ instruction: 0xf108fc85 │ │ │ │ @ instruction: 0xf10c0801 │ │ │ │ @ instruction: 0xf1a00c01 │ │ │ │ svclt 0x00140508 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ @@ -253058,56 +253063,56 @@ │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf05b8b04 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x17c019c │ │ │ │ + b 0x17c01b4 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x17c1ee4 │ │ │ │ + beq 0x17c1efc │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff401ed8 │ │ │ │ + bvc 0xff401ef0 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0x142224 │ │ │ │ + beq 0x14223c │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x1118f50 │ │ │ │ - bl 0x1187734 │ │ │ │ - bl 0x787dcc │ │ │ │ + b 0x1118f68 │ │ │ │ + bl 0x118774c │ │ │ │ + bl 0x787de4 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfed0d514 │ │ │ │ + bl 0xfed0d52c │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf06fbf1c │ │ │ │ - b 0xfe417a08 │ │ │ │ + b 0xfe417a20 │ │ │ │ strmi r0, [r0, #257]! @ 0x101 │ │ │ │ @ instruction: 0xd1ac6069 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ - blhi 0x1c2918 │ │ │ │ + blhi 0x1c2930 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [ip], {179} @ 0xb3 │ │ │ │ + stc2 1, cr15, [r0], {179} @ 0xb3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -253118,18 +253123,18 @@ │ │ │ │ @ instruction: 0xf3c59d0c │ │ │ │ @ instruction: 0xf1b92901 │ │ │ │ svclt 0x000a0f02 │ │ │ │ stc2 10, cr15, [r5], {95} @ 0x5f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - b 0x14f72d8 │ │ │ │ - b 0x14c9db0 │ │ │ │ + b 0x14f72f0 │ │ │ │ + b 0x14c9dc8 │ │ │ │ strmi r0, [r9], #2508 @ 0x9cc │ │ │ │ - blvc 0x1c2cec │ │ │ │ + blvc 0x1c2d04 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3757] @ 0xfffff153 @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -253161,36 +253166,36 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x110daa0 │ │ │ │ - b 0x14c7f38 │ │ │ │ - b 0x11e6abc │ │ │ │ + bl 0x110dab8 │ │ │ │ + b 0x14c7f50 │ │ │ │ + b 0x11e6ad4 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cf73a8 │ │ │ │ + b 0x1cf73c0 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3bbebc │ │ │ │ - blls 0x2e17cc │ │ │ │ + blmi 0x3bbed4 │ │ │ │ + blls 0x2e17e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b383f0 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ + svclt 0x0000fb59 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2e │ │ │ │ @@ -253214,227 +253219,227 @@ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x114db74 │ │ │ │ - b 0x11c8010 │ │ │ │ - b 0x14e4750 │ │ │ │ + bl 0x114db8c │ │ │ │ + b 0x11c8028 │ │ │ │ + b 0x14e4768 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cf747c │ │ │ │ + b 0x1cf7494 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3bbf70 │ │ │ │ - blls 0x2e18a0 │ │ │ │ + blmi 0x3bbf88 │ │ │ │ + blls 0x2e18b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b383f0 │ │ │ │ - svclt 0x0000fafb │ │ │ │ + svclt 0x0000faef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2d20 │ │ │ │ + blhi 0x1c2d38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r7], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x543c80 │ │ │ │ - blhi 0xe02efc │ │ │ │ + bleq 0x543c98 │ │ │ │ + blhi 0xe02f14 │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x1439c8 │ │ │ │ + beq 0x1439e0 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f74c0 │ │ │ │ + blx 0x18f74d8 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d8cbc │ │ │ │ + bl 0x1d8cd4 │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - bls 0x286c38 │ │ │ │ + bls 0x286c50 │ │ │ │ stmdbls r7, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - b 0x11cdc50 │ │ │ │ - bl 0x1164830 │ │ │ │ + b 0x11cdc68 │ │ │ │ + bl 0x1164848 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd80f8 │ │ │ │ - b 0xfe1a4880 │ │ │ │ + b 0x1cd8110 │ │ │ │ + b 0xfe1a4898 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d9 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4be844 │ │ │ │ - blls 0x361988 │ │ │ │ + blmi 0x4be85c │ │ │ │ + blls 0x3619a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b38ff0 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ + svclt 0x0000fa79 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2e18 │ │ │ │ + blhi 0x1c2e30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x543d78 │ │ │ │ - blhi 0xf02ff4 │ │ │ │ + bleq 0x543d90 │ │ │ │ + blhi 0xf0300c │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x143ac0 │ │ │ │ + beq 0x143ad8 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f75b8 │ │ │ │ + blx 0x18f75d0 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d8db4 │ │ │ │ + bl 0x1d8dcc │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - blls 0x286b40 │ │ │ │ + blls 0x286b58 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ submi pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmdane fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cdd58 │ │ │ │ - bl 0x1164938 │ │ │ │ + b 0x11cdd70 │ │ │ │ + bl 0x1164950 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd8200 │ │ │ │ - b 0xfe1a4988 │ │ │ │ + b 0x1cd8218 │ │ │ │ + b 0xfe1a49a0 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d1 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4be92c │ │ │ │ - blls 0x361a90 │ │ │ │ + blmi 0x4be944 │ │ │ │ + blls 0x361aa8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b38ff0 │ │ │ │ - svclt 0x0000fa01 │ │ │ │ + svclt 0x0000f9f5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4683 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f76d4 │ │ │ │ + b 0x14f76ec │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x14f6a0 │ │ │ │ + bl 0x14f6b8 │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9926002 │ │ │ │ @ instruction: 0xf991e002 │ │ │ │ @ instruction: 0xf9927003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf912cb04 │ │ │ │ addmi sl, r8, #4, 22 @ 0x1000 │ │ │ │ stc2 11, cr15, [sl], {28} @ │ │ │ │ movwgt pc, #39699 @ 0x9b13 @ │ │ │ │ svcgt 0x0004f854 │ │ │ │ - blx 0x6d8c52 │ │ │ │ - blx 0x6956ea │ │ │ │ + blx 0x6d8c6a │ │ │ │ + blx 0x695702 │ │ │ │ @ instruction: 0xf845760e │ │ │ │ mvnle r6, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1240 @ 0xfffffb28 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb18eec │ │ │ │ + bl 0xfeb18f04 │ │ │ │ addsmi r0, pc, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d4b1c │ │ │ │ + b 0x14d4b34 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3af752 │ │ │ │ + blx 0x3af76a │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x332b4e │ │ │ │ + blx 0x332b66 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x398c86 │ │ │ │ + blx 0x398c9e │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x32ab6a │ │ │ │ + blx 0x32ab82 │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -253445,33 +253450,33 @@ │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d4bb0 │ │ │ │ + b 0x14d4bc8 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3af7e6 │ │ │ │ + blx 0x3af7fe │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x332be2 │ │ │ │ + blx 0x332bfa │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x398d1a │ │ │ │ + blx 0x398d32 │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x32abfe │ │ │ │ + blx 0x32ac16 │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -253484,39 +253489,39 @@ │ │ │ │ @ instruction: 0xf1a03b08 │ │ │ │ addlt r0, r7, r8, lsl #24 │ │ │ │ andls r9, r5, r0, lsl ip │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10e2c02 │ │ │ │ svclt 0x00180e01 │ │ │ │ - b 0x14d4c4c │ │ │ │ + b 0x14d4c64 │ │ │ │ svclt 0x00140ece │ │ │ │ ldrbtmi r0, [r7], -r7, ror #1 │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf9b17e03 │ │ │ │ mrscc r4, (UNDEF: 8) │ │ │ │ @ instruction: 0x0000f9b2 │ │ │ │ @ instruction: 0xf8313208 │ │ │ │ @ instruction: 0xf832ec06 │ │ │ │ - blx 0xfe226c76 │ │ │ │ + blx 0xfe226c8e │ │ │ │ @ instruction: 0xf8328900 │ │ │ │ strbmi r0, [r4], -r6, lsl #24 │ │ │ │ - blx 0xff4995ae │ │ │ │ + blx 0xff4995c6 │ │ │ │ @ instruction: 0xf8534580 │ │ │ │ stmib sp, {r3, r8, r9, sl, fp}^ │ │ │ │ stcls 5, cr4, [r0], {-0} │ │ │ │ - bl 0x62f08c │ │ │ │ + bl 0x62f0a4 │ │ │ │ ldmdavs ip, {r9, fp}^ │ │ │ │ stc 8, cr15, [r2], {49} @ 0x31 │ │ │ │ - bleq 0x2829a4 │ │ │ │ + bleq 0x2829bc │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ stceq 8, cr15, [r4], {49} @ 0x31 │ │ │ │ - blx 0xff498766 │ │ │ │ + blx 0xff49877e │ │ │ │ @ instruction: 0xf8324587 │ │ │ │ - blx 0xff142cba │ │ │ │ + blx 0xff142cd2 │ │ │ │ stmib ip!, {r1, r2, r3, r7, r8, sl, lr}^ │ │ │ │ bicsle r4, r2, r2, lsl #10 │ │ │ │ @ instruction: 0x7e03e9dd │ │ │ │ ldrmi r9, [lr, #2053]! @ 0x805 │ │ │ │ strmi sp, [r7], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ @@ -253529,39 +253534,39 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r5], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d4d00 │ │ │ │ + b 0x14d4d18 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r7], -r7, ror #1 │ │ │ │ - beq 0x30290c │ │ │ │ + beq 0x302924 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x9002f8b2 │ │ │ │ @ instruction: 0xc004f8b1 │ │ │ │ @ instruction: 0xf8b18897 │ │ │ │ @ instruction: 0xf8b28006 │ │ │ │ @ instruction: 0xf8b1e006 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8316b08 │ │ │ │ - blx 0xfea1a94e │ │ │ │ - blx 0xffbe0d4a │ │ │ │ + blx 0xfea1a966 │ │ │ │ + blx 0xffbe0d62 │ │ │ │ @ instruction: 0xf8536409 │ │ │ │ - bl 0x6af958 │ │ │ │ + bl 0x6af970 │ │ │ │ ldmdavs lr, {r0, r3, r8, fp}^ │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ - blx 0xffb1928a │ │ │ │ - blx 0xffc2cd82 │ │ │ │ + blx 0xffb192a2 │ │ │ │ + blx 0xffc2cd9a │ │ │ │ @ instruction: 0xf8409407 │ │ │ │ subvs r9, r4, r8, lsl #30 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, lr, #0, 12 │ │ │ │ - strtmi sp, [pc], #-2311 @ 0x107d5c │ │ │ │ + strtmi sp, [pc], #-2311 @ 0x107d74 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, lr, #125952 @ 0x1ec00 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -253574,15 +253579,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe2829b8 │ │ │ │ + bleq 0xfe2829d0 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -253593,30 +253598,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x246244 │ │ │ │ + blne 0x24625c │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x245f60 │ │ │ │ - blx 0x798f72 │ │ │ │ - blx 0x50e62e │ │ │ │ + bllt 0x245f78 │ │ │ │ + blx 0x798f8a │ │ │ │ + blx 0x50e646 │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x182590 │ │ │ │ + blt 0x1825a8 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe98ae28 │ │ │ │ + bl 0xfe98ae40 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x284258 │ │ │ │ - bl 0x199084 │ │ │ │ - bls 0x249260 │ │ │ │ + beq 0x284270 │ │ │ │ + bl 0x19909c │ │ │ │ + bls 0x249278 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrmi r9, [r8], -r6, lsl #24 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ strmi sp, [r4], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r4, ror #17] │ │ │ │ addsmi r1, r3, #139264 @ 0x22000 │ │ │ │ @@ -253628,44 +253633,44 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r7, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14d428c │ │ │ │ - b 0x14d1520 │ │ │ │ + b 0x14d42a4 │ │ │ │ + b 0x14d1538 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x199708 │ │ │ │ + bl 0x199720 │ │ │ │ smlabbcs r0, r5, sl, r0 │ │ │ │ - bleq 0xfe6427dc │ │ │ │ + bleq 0xfe6427f4 │ │ │ │ strlt lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ stmdacs r4, {r3, r4, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf81a008c │ │ │ │ - bl 0x3a7f38 │ │ │ │ + bl 0x3a7f50 │ │ │ │ strmi r0, [r9], r4, lsl #6 │ │ │ │ mul r1, r3, r8 │ │ │ │ mulgt r2, r3, r8 │ │ │ │ - blls 0x1a623c │ │ │ │ - blls 0x14e33c │ │ │ │ + blls 0x1a6254 │ │ │ │ + blls 0x14e354 │ │ │ │ ldrtmi r1, [ip], #-2330 @ 0xfffff6e6 │ │ │ │ mullt r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf1024288 │ │ │ │ - blx 0x3086ee │ │ │ │ - blx 0x4c6b0e │ │ │ │ + blx 0x308706 │ │ │ │ + blx 0x4c6b26 │ │ │ │ @ instruction: 0xf855bb03 │ │ │ │ ldrbmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stclt 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ stclt 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #47884 @ 0xbb0c @ │ │ │ │ - blcc 0x24600c │ │ │ │ + blcc 0x246024 │ │ │ │ cdpne 12, 4, cr13, cr3, cr6, {7} │ │ │ │ tstpeq r1, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00b84288 │ │ │ │ ldrmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ andeq lr, r9, r3, lsl #22 │ │ │ │ @@ -253689,55 +253694,55 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282b84 │ │ │ │ + bleq 0xfe282b9c │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x226304 │ │ │ │ - bls 0x1ce404 │ │ │ │ + bls 0x22631c │ │ │ │ + bls 0x1ce41c │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x54ebda │ │ │ │ - blx 0x7443f2 │ │ │ │ + blx 0x54ebf2 │ │ │ │ + blx 0x74440a │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3c6c34 │ │ │ │ + bne 0x3c6c4c │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x2460f0 │ │ │ │ + bleq 0x246108 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d986c │ │ │ │ + blls 0x2d9884 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x9a1c24 │ │ │ │ + bne 0x9a1c3c │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253748,15 +253753,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282c70 │ │ │ │ + bleq 0xfe282c88 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -253767,36 +253772,36 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x54ecc6 │ │ │ │ - blx 0x8044de │ │ │ │ + blx 0x54ecde │ │ │ │ + blx 0x8044f6 │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x306d2c │ │ │ │ + bne 0x306d44 │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x2461dc │ │ │ │ + bleq 0x2461f4 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d9958 │ │ │ │ + blls 0x2d9970 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x9a1d10 │ │ │ │ + bne 0x9a1d28 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253807,25 +253812,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x1999b8 │ │ │ │ + bl 0x1999d0 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x14ccd94 │ │ │ │ + b 0x14ccdac │ │ │ │ @ instruction: 0x46c10ad1 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - bcs 0x1b0228 │ │ │ │ + bcs 0x1b0240 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x36cd88 │ │ │ │ - blls 0x44858c │ │ │ │ + bl 0x36cda0 │ │ │ │ + blls 0x4485a4 │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -253837,42 +253842,42 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff42b1de │ │ │ │ - bl 0x6a1fd4 │ │ │ │ + blx 0xff42b1f6 │ │ │ │ + bl 0x6a1fec │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff3ae602 │ │ │ │ + blx 0xff3ae61a │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe9c960c │ │ │ │ + bl 0xfe9c9624 │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1d928c │ │ │ │ - blls 0x40ba4c │ │ │ │ + bl 0x1d92a4 │ │ │ │ + blls 0x40ba64 │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe959640 │ │ │ │ + bl 0xfe959658 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253883,52 +253888,52 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x199ae8 │ │ │ │ + bl 0x199b00 │ │ │ │ stmib sp, {r2, r6, r7, sl, fp}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1acaac │ │ │ │ + bcs 0x1acac4 │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf83c00f8 │ │ │ │ - bl 0x43037c │ │ │ │ + bl 0x430394 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ ldmdahi sl, {r2, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9004f8b3 │ │ │ │ movwls r8, #14555 @ 0x38db │ │ │ │ andls r9, r2, #9216 @ 0x2400 │ │ │ │ - blls 0x30e328 │ │ │ │ - blls 0x28e320 │ │ │ │ + blls 0x30e340 │ │ │ │ + blls 0x28e338 │ │ │ │ stmhi sp, {r3, r4, sl, lr} │ │ │ │ stmiahi lr, {r3, ip, sp}^ │ │ │ │ @ instruction: 0xf8b13701 │ │ │ │ @ instruction: 0xf831e002 │ │ │ │ strls r3, [r1, #-2824] @ 0xfffff4f8 │ │ │ │ ldmib r4, {r1, r8, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe9f8ada │ │ │ │ + blx 0xfe9f8af2 │ │ │ │ strcc r3, [r8], #-2826 @ 0xfffff4f6 │ │ │ │ - blcc 0x287298 │ │ │ │ - bl 0x5ef6f0 │ │ │ │ - bl 0x1188f18 │ │ │ │ + blcc 0x2872b0 │ │ │ │ + bl 0x5ef708 │ │ │ │ + bl 0x1188f30 │ │ │ │ ldrmi r0, [r8, #523]! @ 0x20b │ │ │ │ andcc pc, r5, #235520 @ 0x39800 │ │ │ │ - blx 0xffa6f6fa │ │ │ │ + blx 0xffa6f712 │ │ │ │ stmdb r0, {r0, r3, r9, ip, sp}^ │ │ │ │ stclle 2, cr3, [r0], #8 │ │ │ │ @ instruction: 0xc604e9dd │ │ │ │ mvnscc pc, #8, 2 │ │ │ │ - blne 0xfe7cf4e4 │ │ │ │ + blne 0xfe7cf4fc │ │ │ │ svclt 0x00b845b8 │ │ │ │ strcc r2, [r3], -r0, lsl #6 │ │ │ │ - bl 0x1d9390 │ │ │ │ - blls 0x2ca330 │ │ │ │ + bl 0x1d93a8 │ │ │ │ + blls 0x2ca348 │ │ │ │ ldcle 2, cr4, [sp], #748 @ 0x2ec │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ addmi r9, fp, #6, 28 @ 0x60 │ │ │ │ ldrtmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addsmi r1, r3, #141312 @ 0x22800 │ │ │ │ @@ -253944,32 +253949,32 @@ │ │ │ │ vrshr.u64 , q12, #57 │ │ │ │ svccs 0x00022701 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14f7fc8 │ │ │ │ + b 0x14f7fe0 │ │ │ │ strmi r0, [r6], r7, asr #29 │ │ │ │ - b 0x14cf63c │ │ │ │ + b 0x14cf654 │ │ │ │ @ instruction: 0xf835099e │ │ │ │ @ instruction: 0xf836302c │ │ │ │ @ instruction: 0xf837a02c │ │ │ │ - blx 0x7b4442 │ │ │ │ + blx 0x7b445a │ │ │ │ @ instruction: 0xf838fa03 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ strbmi r0, [ip, #3073] @ 0xc01 │ │ │ │ movwge pc, #47891 @ 0xbb13 @ │ │ │ │ svcge 0x0004f852 │ │ │ │ @ instruction: 0xf8414453 │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca1fc4 │ │ │ │ + bl 0xfeca1fdc │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253978,28 +253983,28 @@ │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ strmi r0, [r8], -r2, lsl #16 │ │ │ │ rscslt r9, ip, #12, 30 @ 0x30 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1042f02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6004 │ │ │ │ + b 0x14d601c │ │ │ │ svclt 0x001404c4 │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ strtmi r4, [r2], r4, lsr #13 │ │ │ │ - b 0x14cf6cc │ │ │ │ + b 0x14cf6e4 │ │ │ │ @ instruction: 0x462c099c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ eorne pc, lr, r0, lsr r8 @ │ │ │ │ eorvs pc, lr, r4, lsr r8 @ │ │ │ │ eorpl pc, lr, r7, lsr r8 @ │ │ │ │ eorgt pc, lr, r8, lsr r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blx 0x299b6a │ │ │ │ - blx 0x28483a │ │ │ │ + blx 0x299b82 │ │ │ │ + blx 0x284852 │ │ │ │ @ instruction: 0xf853110c │ │ │ │ strtmi r5, [r9], #-3844 @ 0xfffff0fc │ │ │ │ svcne 0x0004f842 │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strbmi ip, [r2, #4]! │ │ │ │ ldrbmi sp, [ip], #2312 @ 0x908 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -254013,49 +254018,49 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x191090 │ │ │ │ + blcs 0x1910a8 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x199ca4 │ │ │ │ + bl 0x199cbc │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c8810 │ │ │ │ + b 0x14c8828 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf9390090 │ │ │ │ - bl 0x380544 │ │ │ │ + bl 0x38055c │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f9b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x5d8f22 │ │ │ │ - blx 0x78511a │ │ │ │ + blx 0x5d8f3a │ │ │ │ + blx 0x785132 │ │ │ │ @ instruction: 0xf854330c │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x2465ec │ │ │ │ + blcc 0x246604 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12c51c │ │ │ │ + bl 0x12c534 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1ff854 │ │ │ │ + blls 0x1ff86c │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254064,49 +254069,49 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x19115c │ │ │ │ + blcs 0x191174 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x199d70 │ │ │ │ + bl 0x199d88 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c88dc │ │ │ │ + b 0x14c88f4 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf8390090 │ │ │ │ - bl 0x380610 │ │ │ │ + bl 0x380628 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f8b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x498fee │ │ │ │ - blx 0x4451ba │ │ │ │ + blx 0x499006 │ │ │ │ + blx 0x4451d2 │ │ │ │ @ instruction: 0xf8543309 │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x2466b8 │ │ │ │ + blcc 0x2466d0 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12c5e8 │ │ │ │ + bl 0x12c600 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1ff920 │ │ │ │ + blls 0x1ff938 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254123,38 +254128,38 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14d3544 │ │ │ │ + b 0x14d355c │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140702 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49a1ec │ │ │ │ + bl 0x49a204 │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40, 8 @ 0x28000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0xff9462e4 │ │ │ │ + blx 0xff6462fc │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8274641 │ │ │ │ ldrtmi ip, [r0], -r2, lsl #24 │ │ │ │ - blx 0xff7462f4 │ │ │ │ + blx 0xff44630c │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x24672c │ │ │ │ - blls 0x13c6dc │ │ │ │ + bleq 0x246744 │ │ │ │ + blls 0x13c6f4 │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ stmdahi r0!, {r1, sl, fp, pc} │ │ │ │ - blcs 0x12a838 │ │ │ │ + blcs 0x12a850 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], ip │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcde │ │ │ │ ldrb r4, [fp, r0, lsl #2] │ │ │ │ @ instruction: 0xec01e9dd │ │ │ │ @@ -254179,49 +254184,49 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14d3624 │ │ │ │ + b 0x14d363c │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140704 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49a2cc │ │ │ │ + bl 0x49a2e4 │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40 @ 0x28 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdami r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0x1f463c4 │ │ │ │ + blx 0x1c463dc │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8474641 │ │ │ │ ldrtmi ip, [r0], -r4, lsl #24 │ │ │ │ - blx 0x1d463d4 │ │ │ │ + blx 0x1a463ec │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x34688c │ │ │ │ - blls 0x13c7b8 │ │ │ │ + bleq 0x3468a4 │ │ │ │ + blls 0x13c7d0 │ │ │ │ tsthi r1, r5, asr r9 │ │ │ │ @ instruction: 0x0600e9d4 │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cdpls 12, 0, cr14, cr3, cr1, {0} │ │ │ │ stmdble r8, {r2, r4, r5, r6, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec88bb4 │ │ │ │ + bl 0xfec88bcc │ │ │ │ ldrmi r0, [ip, #774] @ 0x306 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254237,15 +254242,15 @@ │ │ │ │ ldrtmi sl, [r9], ip, lsr #32 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f845c │ │ │ │ + b 0x14f8474 │ │ │ │ ldrmi r0, [fp], r0, asr #23 │ │ │ │ andeq pc, r8, #-1073741782 @ 0xc000002a │ │ │ │ movwlt lr, #39373 @ 0x99cd │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, q3, q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r6, lsl #8 │ │ │ │ @@ -254255,21 +254260,21 @@ │ │ │ │ stcmi 0, cr15, [r0], {39} @ 0x27 │ │ │ │ stmdbls r8, {r0, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x0c0ceb71 │ │ │ │ @ instruction: 0xf107d301 │ │ │ │ ldmib sp, {r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf71b9000 │ │ │ │ - ldrcc pc, [r0, #-2811] @ 0xfffff505 │ │ │ │ + ldrcc pc, [r0, #-2799] @ 0xfffff511 │ │ │ │ smlabteq r0, r6, r9, lr │ │ │ │ ldmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r4, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf71b3410 │ │ │ │ - ldrcc pc, [r0], -pc, ror #21 │ │ │ │ + ldrcc pc, [r0], -r3, ror #21 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ andsle r4, fp, sp, asr r5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrdeq lr, [r2, -r5] │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @@ -254300,147 +254305,147 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], sp, lsl #1 │ │ │ │ svcls 0x00171c9e │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ - beq 0xb3e8 │ │ │ │ - beq 0x14331c │ │ │ │ + beq 0xb400 │ │ │ │ + beq 0x143334 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movwcc pc, #967 @ 0x3c7 @ │ │ │ │ @ instruction: 0xf00ab2fd │ │ │ │ @ instruction: 0xf1b80a01 │ │ │ │ - b 0xb8c528 │ │ │ │ + b 0xb8c540 │ │ │ │ @ instruction: 0xf1050b03 │ │ │ │ - b 0x389d2c │ │ │ │ + b 0x389d44 │ │ │ │ svclt 0x00180a03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbeq lr, [sl, -pc, asr #20] │ │ │ │ - b 0xa2e54c │ │ │ │ - b 0x20a550 │ │ │ │ + b 0xa2e564 │ │ │ │ + b 0x20a568 │ │ │ │ svclt 0x00140403 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00046a8 │ │ │ │ mvnseq r0, #1 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0809308 │ │ │ │ - b 0x14c9564 │ │ │ │ + b 0x14c957c │ │ │ │ subeq r3, r0, fp, asr #23 │ │ │ │ - beq 0x17432a4 │ │ │ │ + beq 0x17432bc │ │ │ │ streq pc, [r2, -ip, lsl #2] │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ stmib sp, {r0, r4, fp, ip}^ │ │ │ │ tstls r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf8339b07 │ │ │ │ - blls 0x2a89d8 │ │ │ │ + blls 0x2a89f0 │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ - blls 0x24c9e0 │ │ │ │ + blls 0x24c9f8 │ │ │ │ smlabbeq r1, fp, sl, lr │ │ │ │ andspl pc, r4, r3, lsr r8 @ │ │ │ │ - blls 0x2159a4 │ │ │ │ + blls 0x2159bc │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x1d8b18 │ │ │ │ + blls 0x1d8b30 │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ - @ instruction: 0xff58f71f │ │ │ │ + @ instruction: 0xff4cf71f │ │ │ │ stceq 8, cr15, [r2], {39} @ 0x27 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x31a25c │ │ │ │ + blls 0x31a274 │ │ │ │ @ instruction: 0xf8364640 │ │ │ │ @ instruction: 0xf71f2b04 │ │ │ │ - ldrbmi pc, [r4, #-3917] @ 0xfffff0b3 @ │ │ │ │ - bleq 0x246a64 │ │ │ │ + ldrbmi pc, [r4, #-3905] @ 0xfffff0bf @ │ │ │ │ + bleq 0x246a7c │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x43edfc │ │ │ │ + bl 0x43ee14 │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c8dec │ │ │ │ + bl 0xfe9c8e04 │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86d64c │ │ │ │ + blls 0x86d664 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0x14c363c │ │ │ │ + bleq 0x14c3654 │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andeq pc, r1, r0 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ bicseq r4, fp, #13 │ │ │ │ - b 0x92d6a0 │ │ │ │ + b 0x92d6b8 │ │ │ │ andmi r0, r1, r1, lsl #6 │ │ │ │ strls r0, [r4, #-109] @ 0xffffff93 │ │ │ │ movwls r0, #41947 @ 0xa3db │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ strcs r0, [r0, #-2147] @ 0xfffff79d │ │ │ │ movwls r2, #39688 @ 0x9b08 │ │ │ │ movwcs fp, #36648 @ 0x8f28 │ │ │ │ eors pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldcne 6, cr4, [r3], {16} │ │ │ │ movwls r9, #45583 @ 0xb20f │ │ │ │ - bls 0x4af6dc │ │ │ │ + bls 0x4af6f4 │ │ │ │ andsls pc, r5, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8339b0b │ │ │ │ orrslt r3, sl, #21 │ │ │ │ subsmi r9, r3, ip, lsl #20 │ │ │ │ movwls fp, #12955 @ 0x329b │ │ │ │ rsbseq r9, ip, sl, lsl #22 │ │ │ │ - beq 0x2836ec │ │ │ │ + beq 0x283704 │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ stmdbeq r3, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ andsvc pc, r5, fp, lsr r8 @ │ │ │ │ ldmdahi r2!, {r1, r8, sl, ip, sp} │ │ │ │ ldmib sp, {r2, sl, ip, sp}^ │ │ │ │ ldrtmi r1, [r8], -r3, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf71f3604 │ │ │ │ - @ instruction: 0xf824febb │ │ │ │ - blls 0x24bafc │ │ │ │ + @ instruction: 0xf824feaf │ │ │ │ + blls 0x24bb14 │ │ │ │ @ instruction: 0xf8364638 │ │ │ │ strbmi r2, [r9], -r2, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 5, pc, cr0, cr15, {0} │ │ │ │ + mcr2 7, 5, pc, cr4, cr15, {0} @ │ │ │ │ @ instruction: 0xf8244555 │ │ │ │ - blle 0xff9cbb0c │ │ │ │ + blle 0xff9cbb24 │ │ │ │ @ instruction: 0xc706e9dd │ │ │ │ strbtmi r9, [r7], #-2825 @ 0xfffff4f7 │ │ │ │ stcle 5, cr4, [r9, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xe7c34655 │ │ │ │ - b 0xfe36f348 │ │ │ │ + b 0xfe36f360 │ │ │ │ ldrmi r0, [r9], r2, lsl #20 │ │ │ │ vshll.u8 , d15, #2 │ │ │ │ strb r9, [r7, r3, lsl #6] │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254464,85 +254469,85 @@ │ │ │ │ ldmibcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vmull.u q8, d20, d0[4] │ │ │ │ vmlal.u8 q9, d4, d1 │ │ │ │ rsclt r3, r5, #0, 6 │ │ │ │ streq lr, [r9], #-2688 @ 0xfffff580 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - bleq 0x203428 │ │ │ │ + bleq 0x203440 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ @ instruction: 0xf0090801 │ │ │ │ - b 0x14cafb4 │ │ │ │ + b 0x14cafcc │ │ │ │ strls r0, [r3], #-1092 @ 0xfffffbbc │ │ │ │ streq lr, [r3], #-2592 @ 0xfffff5e0 │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8824 │ │ │ │ - b 0x14caee8 │ │ │ │ + b 0x14f883c │ │ │ │ + b 0x14caf00 │ │ │ │ svclt 0x000873c4 │ │ │ │ movwls r4, #18088 @ 0x46a8 │ │ │ │ movwls r0, #32835 @ 0x8043 │ │ │ │ movweq pc, #4233 @ 0x1089 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0xff40351c │ │ │ │ + blvc 0xff403534 │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ - bl 0x199e2c │ │ │ │ + bl 0x199e44 │ │ │ │ smlabbls r7, r3, r3, r0 │ │ │ │ - b 0x14ed808 │ │ │ │ + b 0x14ed820 │ │ │ │ stmib sp, {r3, r4, r7, r8, r9}^ │ │ │ │ movwls r8, #21769 @ 0x5509 │ │ │ │ @ instruction: 0xf8599b07 │ │ │ │ @ instruction: 0xf8531024 │ │ │ │ - b 0xfe3e8c94 │ │ │ │ - blls 0x28900c │ │ │ │ + b 0xfe3e8cac │ │ │ │ + blls 0x289024 │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ strcc r5, [r2], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi sl, sp, r0 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ @ instruction: 0xf7212c04 │ │ │ │ - @ instruction: 0xf847ff33 │ │ │ │ + @ instruction: 0xf847ff27 │ │ │ │ @ instruction: 0xf8cd0c04 │ │ │ │ strtmi sl, [r9], -r0 │ │ │ │ strbmi r9, [r0], -r8, lsl #22 │ │ │ │ - blcs 0x346d8c │ │ │ │ - @ instruction: 0xff28f721 │ │ │ │ + blcs 0x346da4 │ │ │ │ + @ instruction: 0xff1cf721 │ │ │ │ @ instruction: 0xf8479b05 │ │ │ │ addsmi r0, ip, #8, 22 @ 0x2000 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x43f074 │ │ │ │ + bl 0x43f08c │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c9064 │ │ │ │ + bl 0xfe9c907c │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86d8c4 │ │ │ │ + blls 0x86d8dc │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0xfe4c38b4 │ │ │ │ + bleq 0xfe4c38cc │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq pc, [r1, #-5] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -254561,44 +254566,44 @@ │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ movwls r0, #39075 @ 0x98a3 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp}^ │ │ │ │ svclt 0x00284610 │ │ │ │ andls r2, pc, #4, 6 @ 0x10000000 │ │ │ │ ldcne 6, cr4, [r3, #-624] @ 0xfffffd90 │ │ │ │ stmdbls lr, {r2, r3, r8, r9, ip, pc} │ │ │ │ - bls 0x42f958 │ │ │ │ + bls 0x42f970 │ │ │ │ eorcc pc, r5, r3, asr r8 @ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ stmdbls sl, {r0, r3, r7, r8, r9, ip, sp, pc} │ │ │ │ - beq 0x1c3730 │ │ │ │ + beq 0x1c3748 │ │ │ │ adcseq r9, ip, fp, lsl #20 │ │ │ │ stmdbeq r5, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ eorvc pc, r5, fp, asr r8 @ │ │ │ │ ldmdavs r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blls 0x216158 │ │ │ │ + blls 0x216170 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ strcc r8, [r8], -r0 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr1, {1} │ │ │ │ - blls 0x260de0 │ │ │ │ + cdp2 7, 8, cr15, cr10, cr1, {1} │ │ │ │ + blls 0x260df8 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ strcc r2, [r8], #-3076 @ 0xfffff3fc │ │ │ │ @ instruction: 0xf8cd9903 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - strbmi pc, [sp, #-3723] @ 0xfffff175 @ │ │ │ │ + strbmi pc, [sp, #-3711] @ 0xfffff181 @ │ │ │ │ stceq 8, cr15, [r4], {68} @ 0x44 │ │ │ │ ldmib sp, {r2, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x37a998 │ │ │ │ + blls 0x37a9b0 │ │ │ │ strbmi r4, [fp, #-1127] @ 0xfffffb99 │ │ │ │ strbmi sp, [sp], -r6, lsl #26 │ │ │ │ stmdbls sl, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - beq 0x203794 │ │ │ │ + beq 0x2037ac │ │ │ │ bfi r4, r3, (invalid: 12:11) │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #232448 @ 0x38c00 │ │ │ │ @@ -254612,81 +254617,81 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r0], pc, lsl #1 │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @ instruction: 0xf8cd9819 │ │ │ │ vmvn.i32 d24, #132 @ 0x00000084 │ │ │ │ - blx 0x18d1dec │ │ │ │ + blx 0x18d1e04 │ │ │ │ @ instruction: 0x2c02f980 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - blcs 0xfe543734 │ │ │ │ + blcs 0xfe54374c │ │ │ │ ldrbcs lr, [r0, #2639] @ 0xa4f │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - beq 0x184e30 │ │ │ │ + beq 0x184e48 │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - b 0xfe25a744 │ │ │ │ + b 0xfe25a75c │ │ │ │ @ instruction: 0xf3c00b0b │ │ │ │ @ instruction: 0xf08a3300 │ │ │ │ @ instruction: 0xf00b0401 │ │ │ │ ldmeq r0!, {r0, r8, r9, fp}^ │ │ │ │ vmlaeq.f32 s28, s6, s23 │ │ │ │ - bleq 0x203650 │ │ │ │ + bleq 0x203668 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ - bl 0x196e34 │ │ │ │ + bl 0x196e4c │ │ │ │ @ instruction: 0xf020040c │ │ │ │ - b 0x14c8e3c │ │ │ │ + b 0x14c8e54 │ │ │ │ andls r7, r8, #-536870900 @ 0xe000000c │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ - b 0xa6d658 │ │ │ │ + b 0xa6d670 │ │ │ │ andsmi r0, sp, r3, lsl #4 │ │ │ │ - b 0x14d9f8c │ │ │ │ + b 0x14d9fa4 │ │ │ │ ldrbeq r0, [r3, sl, asr #21] │ │ │ │ - bleq 0x3c3a58 │ │ │ │ + bleq 0x3c3a70 │ │ │ │ rsbeq r9, fp, r9, lsl #6 │ │ │ │ movwls r4, #30277 @ 0x7645 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ biceq lr, r0, #3072 @ 0xc00 │ │ │ │ stmdbvs fp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ - blls 0x3b8f10 │ │ │ │ + blls 0x3b8f28 │ │ │ │ stmdavs r2!, {r4, r8, sl, ip, sp}^ │ │ │ │ - bne 0xff9ef29c │ │ │ │ + bne 0xff9ef2b4 │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ - bl 0x1d8fa8 │ │ │ │ + bl 0x1d8fc0 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdals r5, {r4, sl, ip, sp} │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf854404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r7, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7214649 │ │ │ │ - @ instruction: 0x4632feb5 │ │ │ │ + ldrtmi pc, [r2], -r9, lsr #29 @ │ │ │ │ stmdb r5, {r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #12 │ │ │ │ strls r9, [r2], -r7, lsl #28 │ │ │ │ stmdbhi r4, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7219b04 │ │ │ │ - blls 0x2c8964 │ │ │ │ + blls 0x2c894c │ │ │ │ tsteq r2, r5, asr #18 │ │ │ │ bicle r4, sl, fp, asr r5 │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrsbthi pc, [r4], -sp @ │ │ │ │ stmdble r8, {r0, r4, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r6, asr #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea892f8 │ │ │ │ + bl 0xfea89310 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -254694,22 +254699,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14da930 │ │ │ │ + b 0x14da948 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x15095c │ │ │ │ + bl 0x150974 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf976f790 │ │ │ │ + @ instruction: 0xf96af790 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254723,22 +254728,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14da9a4 │ │ │ │ + b 0x14da9bc │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150bd0 │ │ │ │ + bl 0x150be8 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf9e6f790 │ │ │ │ + @ instruction: 0xf9daf790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254752,22 +254757,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daa18 │ │ │ │ + b 0x14daa30 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150c44 │ │ │ │ + bl 0x150c5c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf9b0f790 │ │ │ │ + @ instruction: 0xf9a4f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254781,29 +254786,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daa8c │ │ │ │ + b 0x14daaa4 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7904652 │ │ │ │ - stmib r7!, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33f4dc │ │ │ │ + bl 0x33f4f4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c94cc │ │ │ │ + bl 0xfe9c94e4 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -254811,22 +254816,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dab04 │ │ │ │ + b 0x14dab1c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150b30 │ │ │ │ + bl 0x150b48 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0x1c6f60 │ │ │ │ + @ instruction: 0xf9f6f790 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254840,22 +254845,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dab78 │ │ │ │ + b 0x14dab90 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150da4 │ │ │ │ + bl 0x150dbc │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x10c6fd4 │ │ │ │ + blx 0xdc6fec │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254869,22 +254874,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dabec │ │ │ │ + b 0x14dac04 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150e18 │ │ │ │ + bl 0x150e30 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x347048 │ │ │ │ + @ instruction: 0xf9fcf790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254898,29 +254903,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dac60 │ │ │ │ + b 0x14dac78 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7904652 │ │ │ │ - stmib r7!, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33f6b0 │ │ │ │ + bl 0x33f6c8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c96a0 │ │ │ │ + bl 0xfe9c96b8 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -254928,22 +254933,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dacd8 │ │ │ │ + b 0x14dacf0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150d04 │ │ │ │ + bl 0x150d1c │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0x1146f94 │ │ │ │ + blx 0xe46fac │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254957,22 +254962,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dad4c │ │ │ │ + b 0x14dad64 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150f78 │ │ │ │ + bl 0x150f90 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x1f47008 │ │ │ │ + blx 0x1c47020 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254986,22 +254991,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dadc0 │ │ │ │ + b 0x14dadd8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150fec │ │ │ │ + bl 0x151004 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff40f78e │ │ │ │ + @ instruction: 0xff34f78e │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255015,22 +255020,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dae34 │ │ │ │ + b 0x14dae4c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151060 │ │ │ │ + bl 0x151078 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff9af78e │ │ │ │ + @ instruction: 0xff8ef78e │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255044,22 +255049,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daea8 │ │ │ │ + b 0x14daec0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x1510d4 │ │ │ │ + bl 0x1510ec │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - cdp2 7, 14, cr15, cr0, cr14, {4} │ │ │ │ + cdp2 7, 13, cr15, cr4, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255073,22 +255078,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daf1c │ │ │ │ + b 0x14daf34 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151148 │ │ │ │ + bl 0x151160 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff3af78e │ │ │ │ + @ instruction: 0xff2ef78e │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255102,22 +255107,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daf90 │ │ │ │ + b 0x14dafa8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150fbc │ │ │ │ + bl 0x150fd4 │ │ │ │ @ instruction: 0xf9350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0xffe4725e │ │ │ │ + blx 0xffb47276 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255131,22 +255136,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db004 │ │ │ │ + b 0x14db01c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151030 │ │ │ │ + bl 0x151048 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr13, {1} │ │ │ │ + cdp2 7, 10, cr15, cr14, cr13, {1} │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255160,31 +255165,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db078 │ │ │ │ + b 0x14db090 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x244290 │ │ │ │ + beq 0x2442a8 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf729dced │ │ │ │ - strmi pc, [sl, #3143]! @ 0xc47 │ │ │ │ + strmi pc, [sl, #3131]! @ 0xc3b │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255197,31 +255202,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db10c │ │ │ │ + b 0x14db124 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x244324 │ │ │ │ + beq 0x24433c │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf72bdced │ │ │ │ - strmi pc, [sl, #2863]! @ 0xb2f │ │ │ │ + strmi pc, [sl, #2851]! @ 0xb23 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255234,85 +255239,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dafbc │ │ │ │ + b 0x14dafd4 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c5e30 │ │ │ │ + beq 0x1c5e48 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c788c │ │ │ │ + blne 0x1c78a4 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xff5c747c │ │ │ │ - b 0x14dae68 │ │ │ │ + blx 0xff2c7494 │ │ │ │ + b 0x14dae80 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff789be4 │ │ │ │ + blne 0xff789bfc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db034 │ │ │ │ + b 0x14db04c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x245ea8 │ │ │ │ + beq 0x245ec0 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x247984 │ │ │ │ + blne 0x24799c │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfe8c74f4 │ │ │ │ - b 0x14daee0 │ │ │ │ + blx 0xfe5c750c │ │ │ │ + b 0x14daef8 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff789c5c │ │ │ │ + blne 0xff789c74 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5a98 │ │ │ │ + b 0x14f5ab0 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b0c4 │ │ │ │ + bl 0x14b0dc │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - @ instruction: 0x17c3fab3 │ │ │ │ + strbne pc, [r3, r7, lsr #21] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -255327,23 +255332,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db130 │ │ │ │ + b 0x14db148 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c5fa4 │ │ │ │ + beq 0x1c5fbc │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c7a00 │ │ │ │ + blne 0x1c7a18 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0x7475f0 │ │ │ │ + blx 0x447608 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255359,23 +255364,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db1b0 │ │ │ │ + b 0x14db1c8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x246024 │ │ │ │ + beq 0x24603c │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x247b00 │ │ │ │ + blne 0x247b18 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9e0f72f │ │ │ │ + @ instruction: 0xf9d4f72f │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255391,25 +255396,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5c1c │ │ │ │ + b 0x14f5c34 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b248 │ │ │ │ + bl 0x14b260 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255426,98 +255431,98 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db2bc │ │ │ │ + b 0x14db2d4 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c6130 │ │ │ │ + beq 0x1c6148 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7b8c │ │ │ │ + bleq 0x1c7ba4 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf956f72f │ │ │ │ + @ instruction: 0xf94af72f │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14db168 │ │ │ │ + b 0x14db180 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c9eec │ │ │ │ + blne 0xff9c9f04 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db33c │ │ │ │ + b 0x14db354 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2461b0 │ │ │ │ + beq 0x2461c8 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247c8c │ │ │ │ + bleq 0x247ca4 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf944f72f │ │ │ │ + @ instruction: 0xf938f72f │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14db1e8 │ │ │ │ + b 0x14db200 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c9f6c │ │ │ │ + blne 0xff9c9f84 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5da8 │ │ │ │ + b 0x14f5dc0 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b3d4 │ │ │ │ + bl 0x14b3ec │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - blx 0xfed481c4 │ │ │ │ + blx 0xfed481ac │ │ │ │ strmi pc, [r9, #128]! @ 0x80 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea09ff4 │ │ │ │ + bl 0xfea0a00c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -255525,85 +255530,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db448 │ │ │ │ + b 0x14db460 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c62bc │ │ │ │ + beq 0x1c62d4 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7d18 │ │ │ │ + bleq 0x1c7d30 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf88cf72f │ │ │ │ - b 0x14db2f4 │ │ │ │ + @ instruction: 0xf880f72f │ │ │ │ + b 0x14db30c │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff78a070 │ │ │ │ + blne 0xff78a088 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db4c0 │ │ │ │ + b 0x14db4d8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x246334 │ │ │ │ + beq 0x24634c │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247e10 │ │ │ │ + bleq 0x247e28 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf858f72f │ │ │ │ - b 0x14db36c │ │ │ │ + @ instruction: 0xf84cf72f │ │ │ │ + b 0x14db384 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff78a0e8 │ │ │ │ + blne 0xff78a100 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5f24 │ │ │ │ + b 0x14f5f3c │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b550 │ │ │ │ + bl 0x14b568 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - strbne pc, [r3, sp, ror #16] @ │ │ │ │ + strbne pc, [r3, r1, ror #16] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -255618,23 +255623,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db5bc │ │ │ │ + b 0x14db5d4 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c6430 │ │ │ │ + beq 0x1c6448 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7e8c │ │ │ │ + bleq 0x1c7ea4 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xffd2f72e │ │ │ │ + @ instruction: 0xffc6f72e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255650,23 +255655,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db63c │ │ │ │ + b 0x14db654 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2464b0 │ │ │ │ + beq 0x2464c8 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247f8c │ │ │ │ + bleq 0x247fa4 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xff9af72e │ │ │ │ + @ instruction: 0xff8ef72e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255682,25 +255687,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f60a8 │ │ │ │ + b 0x14f60c0 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b6d4 │ │ │ │ + bl 0x14b6ec │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ @ instruction: 0xf72ea000 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255720,28 +255725,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d6f3c │ │ │ │ + b 0x14d6f54 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244b48 │ │ │ │ - bleq 0x1c801c │ │ │ │ + bleq 0x244b60 │ │ │ │ + bleq 0x1c8034 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2491] @ 0xfffff645 @ │ │ │ │ + ldrbmi pc, [sp, #-2479] @ 0xfffff651 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380384 │ │ │ │ + bl 0x38039c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca374 │ │ │ │ + bl 0xfe9ca38c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255752,28 +255757,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d6fbc │ │ │ │ + b 0x14d6fd4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244bc8 │ │ │ │ - bleq 0x1c809c │ │ │ │ + bleq 0x244be0 │ │ │ │ + bleq 0x1c80b4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3635] @ 0xfffff1cd @ │ │ │ │ + ldrbmi pc, [sp, #-3623] @ 0xfffff1d9 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380404 │ │ │ │ + bl 0x38041c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca3f4 │ │ │ │ + bl 0xfe9ca40c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255784,28 +255789,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d703c │ │ │ │ + b 0x14d7054 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244c48 │ │ │ │ - bleq 0x24819c │ │ │ │ + bleq 0x244c60 │ │ │ │ + bleq 0x2481b4 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - ldrbmi pc, [sp, #-3579] @ 0xfffff205 @ │ │ │ │ + ldrbmi pc, [sp, #-3567] @ 0xfffff211 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380484 │ │ │ │ + bl 0x38049c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca474 │ │ │ │ + bl 0xfe9ca48c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255813,33 +255818,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f10dc │ │ │ │ + blx 0x18f10f4 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15b9d8 │ │ │ │ + bl 0x15b9f0 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - ldrbmi pc, [r5, #-3767] @ 0xfffff149 @ │ │ │ │ + ldrbmi pc, [r5, #-3755] @ 0xfffff155 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x38050c │ │ │ │ + bl 0x380524 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca4fc │ │ │ │ + bl 0xfe9ca514 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -255850,28 +255855,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7144 │ │ │ │ + b 0x14d715c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244d50 │ │ │ │ - bleq 0x1c8224 │ │ │ │ + bleq 0x244d68 │ │ │ │ + bleq 0x1c823c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2231] @ 0xfffff749 @ │ │ │ │ + ldrbmi pc, [sp, #-2219] @ 0xfffff755 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38058c │ │ │ │ + bl 0x3805a4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca57c │ │ │ │ + bl 0xfe9ca594 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255882,28 +255887,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d71c4 │ │ │ │ + b 0x14d71dc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244dd0 │ │ │ │ - bleq 0x1c82a4 │ │ │ │ + bleq 0x244de8 │ │ │ │ + bleq 0x1c82bc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2171] @ 0xfffff785 @ │ │ │ │ + ldrbmi pc, [sp, #-2159] @ 0xfffff791 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38060c │ │ │ │ + bl 0x380624 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca5fc │ │ │ │ + bl 0xfe9ca614 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255914,28 +255919,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7244 │ │ │ │ + b 0x14d725c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244e50 │ │ │ │ - bleq 0x1c8324 │ │ │ │ + bleq 0x244e68 │ │ │ │ + bleq 0x1c833c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3315] @ 0xfffff30d @ │ │ │ │ + ldrbmi pc, [sp, #-3303] @ 0xfffff319 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38068c │ │ │ │ + bl 0x3806a4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca67c │ │ │ │ + bl 0xfe9ca694 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255946,28 +255951,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d72c4 │ │ │ │ + b 0x14d72dc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244ed0 │ │ │ │ - bleq 0x248424 │ │ │ │ + bleq 0x244ee8 │ │ │ │ + bleq 0x24843c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - ldrbmi pc, [sp, #-3383] @ 0xfffff2c9 @ │ │ │ │ + ldrbmi pc, [sp, #-3371] @ 0xfffff2d5 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38070c │ │ │ │ + bl 0x380724 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca6fc │ │ │ │ + bl 0xfe9ca714 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255975,33 +255980,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f1364 │ │ │ │ + blx 0x18f137c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15bc60 │ │ │ │ + bl 0x15bc78 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - ldrbmi pc, [r5, #-3633] @ 0xfffff1cf @ │ │ │ │ + ldrbmi pc, [r5, #-3621] @ 0xfffff1db @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x380794 │ │ │ │ + bl 0x3807ac │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca784 │ │ │ │ + bl 0xfe9ca79c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256012,28 +256017,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d73cc │ │ │ │ + b 0x14d73e4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244fd8 │ │ │ │ - bleq 0x1c84ac │ │ │ │ + bleq 0x244ff0 │ │ │ │ + bleq 0x1c84c4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3959] @ 0xfffff089 @ │ │ │ │ + ldrbmi pc, [sp, #-3947] @ 0xfffff095 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380814 │ │ │ │ + bl 0x38082c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca804 │ │ │ │ + bl 0xfe9ca81c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256044,28 +256049,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d744c │ │ │ │ + b 0x14d7464 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245058 │ │ │ │ - bleq 0x1c852c │ │ │ │ + bleq 0x245070 │ │ │ │ + bleq 0x1c8544 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-3461] @ 0xfffff27b @ │ │ │ │ + ldrbmi pc, [sp, #-3449] @ 0xfffff287 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380894 │ │ │ │ + bl 0x3808ac │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca884 │ │ │ │ + bl 0xfe9ca89c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256076,28 +256081,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d74cc │ │ │ │ + b 0x14d74e4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2450d8 │ │ │ │ - bleq 0x1c85ac │ │ │ │ + bleq 0x2450f0 │ │ │ │ + bleq 0x1c85c4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-4067] @ 0xfffff01d @ │ │ │ │ + ldrbmi pc, [sp, #-4055] @ 0xfffff029 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380914 │ │ │ │ + bl 0x38092c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca904 │ │ │ │ + bl 0xfe9ca91c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256108,28 +256113,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d754c │ │ │ │ + b 0x14d7564 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245158 │ │ │ │ - bleq 0x2486ac │ │ │ │ + bleq 0x245170 │ │ │ │ + bleq 0x2486c4 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71a1f04 │ │ │ │ - ldrbmi pc, [sp, #-2929] @ 0xfffff48f @ │ │ │ │ + ldrbmi pc, [sp, #-2917] @ 0xfffff49b @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380994 │ │ │ │ + bl 0x3809ac │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca984 │ │ │ │ + bl 0xfe9ca99c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256137,33 +256142,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f15ec │ │ │ │ + blx 0x18f1604 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15bee8 │ │ │ │ + bl 0x15bf00 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71ab000 │ │ │ │ - ldrbmi pc, [r5, #-2993] @ 0xfffff44f @ │ │ │ │ + ldrbmi pc, [r5, #-2981] @ 0xfffff45b @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x380a1c │ │ │ │ + bl 0x380a34 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caa0c │ │ │ │ + bl 0xfe9caa24 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256178,32 +256183,32 @@ │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ strls fp, [r1, -lr, lsl #30] │ │ │ │ movwls r0, #4323 @ 0x10e3 │ │ │ │ - bl 0x171264 │ │ │ │ + bl 0x17127c │ │ │ │ @ instruction: 0xf8350903 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf7194608 │ │ │ │ - vmov.f32 d31, #-3.375 @ 0xc0580000 │ │ │ │ - b 0x11cb2b0 │ │ │ │ + @ instruction: 0xf3c0ff0f │ │ │ │ + b 0x11cb2c8 │ │ │ │ vld2. {d3-d6}, [r0], r4 │ │ │ │ addslt r4, fp, #0, 4 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ strmi fp, [r3], -r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ - bl 0x340abc │ │ │ │ + bl 0x340ad4 │ │ │ │ andcs r0, r0, r3, lsl #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0aaac │ │ │ │ + bl 0xfea0aac4 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256214,35 +256219,35 @@ │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ strmi r4, [lr], -r1, lsl #13 │ │ │ │ stcls 15, cr1, [ip, #-92] @ 0xffffffa4 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7af4 │ │ │ │ + b 0x14d7b0c │ │ │ │ svclt 0x000e08c8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4331 @ 0x10eb │ │ │ │ - blls 0x152314 │ │ │ │ - beq 0x205308 │ │ │ │ - blne 0x248860 │ │ │ │ + blls 0x15232c │ │ │ │ + beq 0x205320 │ │ │ │ + blne 0x248878 │ │ │ │ @ instruction: 0xf857465a │ │ │ │ strmi r4, [r8], -r4, lsl #30 │ │ │ │ - blx 0xfe74837c │ │ │ │ + blx 0xfe448394 │ │ │ │ andmi pc, r0, #32 │ │ │ │ strbvc lr, [r4], #2626 @ 0xa42 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r4], -r8, lsl #31 │ │ │ │ @ instruction: 0xf8454556 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #2817] @ 0xb01 │ │ │ │ - bl 0x380b58 │ │ │ │ + bl 0x380b70 │ │ │ │ andcs r0, r0, r3, lsl #10 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ - bl 0xfea4ab48 │ │ │ │ + bl 0xfea4ab60 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256253,37 +256258,37 @@ │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0xf6c70a00 │ │ │ │ @ instruction: 0x460c7af0 │ │ │ │ @ instruction: 0xf1a29d10 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ strls r0, [r5, -r0, lsl #16] │ │ │ │ - blx 0xfe28910a │ │ │ │ + blx 0xfe289122 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf10b2d02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d7ba0 │ │ │ │ + b 0x14d7bb8 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -fp, ror #1 │ │ │ │ streq pc, [r8, #-423] @ 0xfffffe59 │ │ │ │ - blcc 0x204ee0 │ │ │ │ + blcc 0x204ef8 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ ldm r4!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf71a4619 │ │ │ │ - @ instruction: 0xf021fac3 │ │ │ │ + @ instruction: 0xf021fab7 │ │ │ │ strmi r4, [r0, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #124928 @ 0x1e800 │ │ │ │ - b 0x11fa478 │ │ │ │ + b 0x11fa490 │ │ │ │ strbmi r7, [ip, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blcc 0x204f58 │ │ │ │ + blcc 0x204f70 │ │ │ │ ldrmi r9, [fp, #3845] @ 0xf05 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r3, #3034] @ 0xbda │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256298,22 +256303,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7844 │ │ │ │ + b 0x14d785c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8924 │ │ │ │ + bleq 0x1c893c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - strbmi pc, [sp, #-2547] @ 0xfffff60d @ │ │ │ │ + strbmi pc, [sp, #-2535] @ 0xfffff619 @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256330,22 +256335,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d78c4 │ │ │ │ + b 0x14d78dc │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248a24 │ │ │ │ + bleq 0x248a3c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - strbmi pc, [sp, #-2615] @ 0xfffff5c9 @ │ │ │ │ + strbmi pc, [sp, #-2603] @ 0xfffff5d5 @ │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256359,34 +256364,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1964 │ │ │ │ + blx 0x18f197c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c260 │ │ │ │ + bl 0x15c278 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - @ instruction: 0xf846fb31 │ │ │ │ + @ instruction: 0xf846fb25 │ │ │ │ @ instruction: 0xf0210f08 │ │ │ │ ldrbmi r4, [r5, #-256] @ 0xffffff00 │ │ │ │ mvnsle r6, r1, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0ad88 │ │ │ │ + bl 0xfea0ada0 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256397,31 +256402,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d79d0 │ │ │ │ + b 0x14d79e8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8ab0 │ │ │ │ + bleq 0x1c8ac8 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - vld2.8 {d15,d17}, [r0 :128]! │ │ │ │ + vld2.8 {d15,d17}, [r0 :128], r1 │ │ │ │ @ instruction: 0xf5b34300 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0ae14 │ │ │ │ + bl 0xfea0ae2c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256432,31 +256437,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7a5c │ │ │ │ + b 0x14d7a74 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248bbc │ │ │ │ + bleq 0x248bd4 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - @ instruction: 0xf020f96b │ │ │ │ + @ instruction: 0xf020f95f │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00884fff │ │ │ │ strbmi r4, [sp, #-1539] @ 0xfffff9fd │ │ │ │ svccc 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ - bl 0x340eb0 │ │ │ │ + bl 0x340ec8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caea0 │ │ │ │ + bl 0xfe9caeb8 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256465,41 +256470,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sl], r5, lsl #1 │ │ │ │ @ instruction: 0xf1a2460d │ │ │ │ @ instruction: 0xf1a00708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ stcls 8, cr0, [lr], {-0} │ │ │ │ - blx 0xfe24945a │ │ │ │ + blx 0xfe249472 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10b2c02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d7af0 │ │ │ │ + b 0x14d7b08 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -r3, ror #1 │ │ │ │ @ instruction: 0xf6c72400 │ │ │ │ stmib sp, {r4, r5, r6, r7, sl, ip, sp, lr}^ │ │ │ │ - bl 0x159708 │ │ │ │ + bl 0x159720 │ │ │ │ strmi r0, [r3], r3, lsl #18 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x1748778 │ │ │ │ + blx 0x1448790 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8464580 │ │ │ │ - bl 0x1e0e740 │ │ │ │ + bl 0x1e0e758 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [sp, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ ldrbmi r9, [r8], -r2, lsl #22 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r7, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79bf4c │ │ │ │ + bne 0x79bf64 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -256510,22 +256515,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7b94 │ │ │ │ + b 0x14d7bac │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8c74 │ │ │ │ + bleq 0x1c8c8c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72e1f02 │ │ │ │ - blx 0xfed48f30 │ │ │ │ + blx 0xfed48f18 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256544,22 +256549,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7c1c │ │ │ │ + b 0x14d7c34 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248d7c │ │ │ │ + bleq 0x248d94 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72e1f04 │ │ │ │ - blx 0xfed48f60 │ │ │ │ + blx 0xfed48f48 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256575,36 +256580,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1cc4 │ │ │ │ + blx 0x18f1cdc │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c5c0 │ │ │ │ + bl 0x15c5d8 │ │ │ │ ldmib r7!, {r2, r9, fp}^ │ │ │ │ ldm r5!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72eb000 │ │ │ │ - blx 0xfed490c8 │ │ │ │ + blx 0xfed490b0 │ │ │ │ ldrbmi pc, [r5, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b0f0 │ │ │ │ + bl 0xfea0b108 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256615,30 +256620,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7d38 │ │ │ │ + b 0x14d7d50 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c8e18 │ │ │ │ + blne 0x1c8e30 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf72e0f02 │ │ │ │ - stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf72d0f02 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b178 │ │ │ │ + bl 0xfea0b190 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256649,30 +256654,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7dc0 │ │ │ │ + b 0x14d7dd8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x248f20 │ │ │ │ + blne 0x248f38 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72d0f04 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b200 │ │ │ │ + bl 0xfea0b218 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256680,27 +256685,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1e68 │ │ │ │ + blx 0x18f1e80 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c764 │ │ │ │ + bl 0x15c77c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72db000 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r5, asr r5 │ │ │ │ strmi sp, [r0, #493]! @ 0x1ed │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256720,22 +256725,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7edc │ │ │ │ + b 0x14d7ef4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c8fbc │ │ │ │ + blne 0x1c8fd4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72d0f02 │ │ │ │ - strbmi pc, [sp, #-3897] @ 0xfffff0c7 @ │ │ │ │ + strbmi pc, [sp, #-3885] @ 0xfffff0d3 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256752,22 +256757,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7f5c │ │ │ │ + b 0x14d7f74 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2490bc │ │ │ │ + blne 0x2490d4 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72d0f04 │ │ │ │ - strbmi pc, [sp, #-3841] @ 0xfffff0ff @ │ │ │ │ + strbmi pc, [sp, #-3829] @ 0xfffff10b @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256781,27 +256786,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1ffc │ │ │ │ + blx 0x18f2014 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c8f8 │ │ │ │ + bl 0x15c910 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72db000 │ │ │ │ - bfine pc, r1, (invalid: 30:3) @ │ │ │ │ + strbne pc, [r3, r5, lsl #30] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r5, asr r5 │ │ │ │ strmi sp, [r0, #497]! @ 0x1f1 │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #39844 @ 0x9ba4 │ │ │ │ @@ -256819,32 +256824,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8068 │ │ │ │ + b 0x14d8080 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c9148 │ │ │ │ + blne 0x1c9160 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf72d000e │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b4b0 │ │ │ │ + bl 0xfea0b4c8 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256855,32 +256860,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d80f8 │ │ │ │ + b 0x14d8110 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249258 │ │ │ │ + blne 0x249270 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf72d4000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b540 │ │ │ │ + bl 0xfea0b558 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256888,30 +256893,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f25a8 │ │ │ │ + blx 0x18f25c0 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15caa8 │ │ │ │ + bl 0x15cac0 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf72d4100 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f847 │ │ │ │ rsbsvs r4, r8, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-487] @ 0xfffffe19 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256931,24 +256936,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8228 │ │ │ │ + b 0x14d8240 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c9308 │ │ │ │ + blne 0x1c9320 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf72d000e │ │ │ │ - strbmi pc, [sp, #-3471] @ 0xfffff271 @ │ │ │ │ + strbmi pc, [sp, #-3459] @ 0xfffff27d @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256965,24 +256970,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d82b0 │ │ │ │ + b 0x14d82c8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249410 │ │ │ │ + blne 0x249428 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf72d4000 │ │ │ │ - strbmi pc, [sp, #-3411] @ 0xfffff2ad @ │ │ │ │ + strbmi pc, [sp, #-3399] @ 0xfffff2b9 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256996,30 +257001,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2758 │ │ │ │ + blx 0x18f2770 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15cc58 │ │ │ │ + bl 0x15cc70 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf72d4100 │ │ │ │ - @ instruction: 0x17c3fd5d │ │ │ │ + @ instruction: 0x17c3fd51 │ │ │ │ svccc 0x0008f847 │ │ │ │ rsbsvs r4, fp, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-491] @ 0xfffffe15 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ movweq lr, #39845 @ 0x9ba5 │ │ │ │ @@ -257037,28 +257042,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d83d0 │ │ │ │ + b 0x14d83e8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245fdc │ │ │ │ - bleq 0x1c94b0 │ │ │ │ + bleq 0x245ff4 │ │ │ │ + bleq 0x1c94c8 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-4047] @ 0xfffff031 @ │ │ │ │ + ldrbmi pc, [sp, #-4035] @ 0xfffff03d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381818 │ │ │ │ + bl 0x381830 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb808 │ │ │ │ + bl 0xfe9cb820 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257069,28 +257074,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8450 │ │ │ │ + b 0x14d8468 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24605c │ │ │ │ - bleq 0x2495b0 │ │ │ │ + bleq 0x246074 │ │ │ │ + bleq 0x2495c8 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-4047] @ 0xfffff031 @ │ │ │ │ + ldrbmi pc, [sp, #-4035] @ 0xfffff03d @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381898 │ │ │ │ + bl 0x3818b0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb888 │ │ │ │ + bl 0xfe9cb8a0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257098,33 +257103,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f24f0 │ │ │ │ + blx 0x18f2508 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15cdec │ │ │ │ + bl 0x15ce04 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-4011] @ 0xfffff055 @ │ │ │ │ + ldrbmi pc, [r5, #-3999] @ 0xfffff061 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381920 │ │ │ │ + bl 0x381938 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb910 │ │ │ │ + bl 0xfe9cb928 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257135,28 +257140,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8558 │ │ │ │ + b 0x14d8570 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246164 │ │ │ │ - bleq 0x1c9638 │ │ │ │ + bleq 0x24617c │ │ │ │ + bleq 0x1c9650 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3867] @ 0xfffff0e5 @ │ │ │ │ + ldrbmi pc, [sp, #-3855] @ 0xfffff0f1 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3819a0 │ │ │ │ + bl 0x3819b8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb990 │ │ │ │ + bl 0xfe9cb9a8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257167,28 +257172,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d85d8 │ │ │ │ + b 0x14d85f0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2461e4 │ │ │ │ - bleq 0x249738 │ │ │ │ + bleq 0x2461fc │ │ │ │ + bleq 0x249750 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3867] @ 0xfffff0e5 @ │ │ │ │ + ldrbmi pc, [sp, #-3855] @ 0xfffff0f1 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381a20 │ │ │ │ + bl 0x381a38 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cba10 │ │ │ │ + bl 0xfe9cba28 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257196,33 +257201,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2678 │ │ │ │ + blx 0x18f2690 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15cf74 │ │ │ │ + bl 0x15cf8c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3911] @ 0xfffff0b9 @ │ │ │ │ + ldrbmi pc, [r5, #-3899] @ 0xfffff0c5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381aa8 │ │ │ │ + bl 0x381ac0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cba98 │ │ │ │ + bl 0xfe9cbab0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257233,28 +257238,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d86e0 │ │ │ │ + b 0x14d86f8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2462ec │ │ │ │ - bleq 0x1c97c0 │ │ │ │ + bleq 0x246304 │ │ │ │ + bleq 0x1c97d8 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3659] @ 0xfffff1b5 @ │ │ │ │ + ldrbmi pc, [sp, #-3647] @ 0xfffff1c1 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381b28 │ │ │ │ + bl 0x381b40 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbb18 │ │ │ │ + bl 0xfe9cbb30 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257265,28 +257270,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8760 │ │ │ │ + b 0x14d8778 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24636c │ │ │ │ - bleq 0x2498c0 │ │ │ │ + bleq 0x246384 │ │ │ │ + bleq 0x2498d8 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3659] @ 0xfffff1b5 @ │ │ │ │ + ldrbmi pc, [sp, #-3647] @ 0xfffff1c1 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381ba8 │ │ │ │ + bl 0x381bc0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbb98 │ │ │ │ + bl 0xfe9cbbb0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257294,33 +257299,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2800 │ │ │ │ + blx 0x18f2818 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d0fc │ │ │ │ + bl 0x15d114 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3643] @ 0xfffff1c5 @ │ │ │ │ + ldrbmi pc, [r5, #-3631] @ 0xfffff1d1 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381c30 │ │ │ │ + bl 0x381c48 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbc20 │ │ │ │ + bl 0xfe9cbc38 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257331,28 +257336,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8868 │ │ │ │ + b 0x14d8880 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246474 │ │ │ │ - bleq 0x1c9948 │ │ │ │ + bleq 0x24648c │ │ │ │ + bleq 0x1c9960 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3479] @ 0xfffff269 @ │ │ │ │ + ldrbmi pc, [sp, #-3467] @ 0xfffff275 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381cb0 │ │ │ │ + bl 0x381cc8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbca0 │ │ │ │ + bl 0xfe9cbcb8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257363,28 +257368,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d88e8 │ │ │ │ + b 0x14d8900 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2464f4 │ │ │ │ - bleq 0x249a48 │ │ │ │ + bleq 0x24650c │ │ │ │ + bleq 0x249a60 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3479] @ 0xfffff269 @ │ │ │ │ + ldrbmi pc, [sp, #-3467] @ 0xfffff275 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381d30 │ │ │ │ + bl 0x381d48 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbd20 │ │ │ │ + bl 0xfe9cbd38 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257392,33 +257397,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2988 │ │ │ │ + blx 0x18f29a0 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d284 │ │ │ │ + bl 0x15d29c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3543] @ 0xfffff229 @ │ │ │ │ + ldrbmi pc, [r5, #-3531] @ 0xfffff235 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381db8 │ │ │ │ + bl 0x381dd0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbda8 │ │ │ │ + bl 0xfe9cbdc0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257429,50 +257434,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d95f0 │ │ │ │ + b 0x14d9608 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x153418 │ │ │ │ + blls 0x153430 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143a48 │ │ │ │ + blcs 0x143a60 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [r5], -r8 @ │ │ │ │ - stc2l 7, cr15, [ip, #-96] @ 0xffffffa0 │ │ │ │ + stc2l 7, cr15, [r0, #-96] @ 0xffffffa0 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf912f718 │ │ │ │ + @ instruction: 0xf906f718 │ │ │ │ @ instruction: 0xf8279b00 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ @ instruction: 0xf836d01f │ │ │ │ strtmi r8, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x1c9b04 │ │ │ │ - stc2l 7, cr15, [sl, #188]! @ 0xbc │ │ │ │ + bleq 0x1c9b1c │ │ │ │ + ldc2l 7, cr15, [lr, #188] @ 0xbc │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - strmi pc, [r1], -r5, ror #27 │ │ │ │ + @ instruction: 0x4601fdd9 │ │ │ │ movweq pc, #58315 @ 0xe3cb @ │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stceq 3, cr15, [lr], {193} @ 0xc1 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf44f9b00 │ │ │ │ @ instruction: 0xf8274080 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ - blls 0x1801e4 │ │ │ │ + blls 0x1801fc │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbe80 │ │ │ │ + bl 0xfe9cbe98 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257483,50 +257488,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d96c8 │ │ │ │ + b 0x14d96e0 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x1536f0 │ │ │ │ + blls 0x153708 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143b20 │ │ │ │ + blcs 0x143b38 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - @ instruction: 0xf8aef719 │ │ │ │ + @ instruction: 0xf8a2f719 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf92af718 │ │ │ │ + @ instruction: 0xf91ef718 │ │ │ │ @ instruction: 0xf8479b00 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x249c5c │ │ │ │ - ldc2 7, cr15, [r6, #188] @ 0xbc │ │ │ │ + bleq 0x249c74 │ │ │ │ + stc2 7, cr15, [sl, #188] @ 0xbc │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - @ instruction: 0xf02bfd91 │ │ │ │ + @ instruction: 0xf02bfd85 │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b00 │ │ │ │ @ instruction: 0xf8474080 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x1802bc │ │ │ │ + blls 0x1802d4 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbf58 │ │ │ │ + bl 0xfe9cbf70 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257537,45 +257542,45 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d97a0 │ │ │ │ + b 0x14d97b8 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x1535c8 │ │ │ │ + blls 0x1535e0 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143c0c │ │ │ │ + blcs 0x143c24 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [sl], -r8 @ │ │ │ │ - ldc2l 7, cr15, [r4], #-96 @ 0xffffffa0 │ │ │ │ + stc2l 7, cr15, [r8], #-96 @ 0xffffffa0 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - @ instruction: 0xf83af718 │ │ │ │ + @ instruction: 0xf82ef718 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7224180 │ │ │ │ - blls 0x14a174 │ │ │ │ + blls 0x14a15c │ │ │ │ svceq 0x0002f827 │ │ │ │ mulsle pc, sp, r2 @ │ │ │ │ svchi 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf72f0b02 │ │ │ │ - strtmi pc, [r1], -sp, lsl #26 │ │ │ │ + strtmi pc, [r1], -r1, lsl #26 │ │ │ │ strbmi r4, [r0], -r3, lsl #13 │ │ │ │ - stc2 7, cr15, [r8, #-188] @ 0xffffff44 │ │ │ │ + ldc2l 7, cr15, [ip], #188 @ 0xbc │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strtmi r0, [r2], -lr, lsl #6 │ │ │ │ vmov.i32 q10, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf5b30c0e │ │ │ │ ldrshle r4, [r2, #248] @ 0xf8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blls 0x140364 │ │ │ │ + blls 0x14037c │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ svceq 0x0002f827 │ │ │ │ @ instruction: 0xd1df429d │ │ │ │ ldrmi r9, [r9, #2817] @ 0xb01 │ │ │ │ ldrbmi sp, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -257594,189 +257599,189 @@ │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000e1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d9884 │ │ │ │ + b 0x14d989c │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ movwls r0, #12539 @ 0x30fb │ │ │ │ vsubw.s8 q9, q2, d0 │ │ │ │ movwls r0, #9024 @ 0x2340 │ │ │ │ - blls 0x1d38b4 │ │ │ │ + blls 0x1d38cc │ │ │ │ movwls r1, #6347 @ 0x18cb │ │ │ │ - blcs 0x143cf4 │ │ │ │ + blcs 0x143d0c │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r9], -pc @ │ │ │ │ - @ instruction: 0xffccf718 │ │ │ │ + @ instruction: 0xffc0f718 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7189802 │ │ │ │ - strtmi pc, [r2], -r9, asr #16 │ │ │ │ + @ instruction: 0x4622f83d │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf95af722 │ │ │ │ + @ instruction: 0xf94ef722 │ │ │ │ @ instruction: 0xf8479b01 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x249e28 │ │ │ │ - ldc2 7, cr15, [r0], #188 @ 0xbc │ │ │ │ + bleq 0x249e40 │ │ │ │ + stc2 7, cr15, [r4], #188 @ 0xbc │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - @ instruction: 0xf02bfcab │ │ │ │ + @ instruction: 0xf02bfc9f │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d3 │ │ │ │ bicsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ @ instruction: 0xf847507f │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x200488 │ │ │ │ + blls 0x2004a0 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc124 │ │ │ │ + bl 0xfe9cc13c │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18d37ac │ │ │ │ + blx 0x18d37c4 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d6a4 │ │ │ │ + bl 0x11d6bc │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0xfe5c99e6 │ │ │ │ + blx 0xfe2c99fe │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf824ff55 │ │ │ │ + @ instruction: 0xf824ff49 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc541a0 │ │ │ │ + blne 0xc541b8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18d3a34 │ │ │ │ + blx 0x18d3a4c │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d72c │ │ │ │ + bl 0x11d744 │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - @ instruction: 0xff1cf718 │ │ │ │ + @ instruction: 0xff10f718 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf844ff19 │ │ │ │ + @ instruction: 0xf844ff0d │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc54228 │ │ │ │ + blne 0xc54240 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18d38bc │ │ │ │ + blx 0x18d38d4 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d7b4 │ │ │ │ + bl 0x11d7cc │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0x3c9af6 │ │ │ │ + blx 0xc9b0c │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf824fed1 │ │ │ │ + @ instruction: 0xf824fec5 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc542b0 │ │ │ │ + blne 0xc542c8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18d3b44 │ │ │ │ + blx 0x18d3b5c │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d83c │ │ │ │ + bl 0x11d854 │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - mrc2 7, 4, pc, cr4, cr8, {0} │ │ │ │ + mcr2 7, 4, pc, cr8, cr8, {0} @ │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf844ff11 │ │ │ │ + @ instruction: 0xf844ff05 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc54338 │ │ │ │ + blne 0xc54350 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257787,25 +257792,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9388 │ │ │ │ + b 0x14d93a0 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346b94 │ │ │ │ + beq 0x346bac │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 1, pc, sl, cr12 @ │ │ │ │ - bleq 0x1ca03c │ │ │ │ + mcrr2 7, 1, pc, lr, cr12 @ │ │ │ │ + bleq 0x1ca054 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257820,25 +257825,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d940c │ │ │ │ + b 0x14d9424 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x346c18 │ │ │ │ + beq 0x346c30 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [lr, #-120]! @ 0xffffff88 │ │ │ │ - bleq 0x24a140 │ │ │ │ + stc2 7, cr15, [r2, #-120]! @ 0xffffff88 │ │ │ │ + bleq 0x24a158 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257856,24 +257861,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0900 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d949c │ │ │ │ + b 0x14d94b4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x286ca4 │ │ │ │ + beq 0x286cbc │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c67e4 │ │ │ │ + blls 0x1c67fc │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - stc2 7, cr15, [lr, #120]! @ 0x78 │ │ │ │ + stc2 7, cr15, [r2, #120]! @ 0x78 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -257889,25 +257894,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9520 │ │ │ │ + b 0x14d9538 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346d2c │ │ │ │ + beq 0x346d44 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff0ef71e │ │ │ │ - bleq 0x1ca1d4 │ │ │ │ + @ instruction: 0xff02f71e │ │ │ │ + bleq 0x1ca1ec │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257923,25 +257928,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d95a8 │ │ │ │ + b 0x14d95c0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x13c9e3a │ │ │ │ - bleq 0x1ca25c │ │ │ │ + blx 0x10c9e52 │ │ │ │ + bleq 0x1ca274 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -257957,25 +257962,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ svcne 0x000f4604 │ │ │ │ stcls 15, cr1, [sl, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9630 │ │ │ │ + b 0x14d9648 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [ip], {30} │ │ │ │ - bleq 0x24a364 │ │ │ │ + ldc2 7, cr15, [r0], {30} │ │ │ │ + bleq 0x24a37c │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -257993,30 +257998,30 @@ │ │ │ │ @ instruction: 0xf1a20508 │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9e0e0900 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9ac0 │ │ │ │ + b 0x14d9ad8 │ │ │ │ svclt 0x001408c8 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - beq 0x2c6ec8 │ │ │ │ + beq 0x2c6ee0 │ │ │ │ svceq 0x0008f855 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blls 0x1c6a0c │ │ │ │ + blls 0x1c6a24 │ │ │ │ ldmib r7!, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1012302 │ │ │ │ @ instruction: 0xf71e4100 │ │ │ │ - stmia r4!, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r4!, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r4, #-258] @ 0xfffffefe │ │ │ │ ldrmi sp, [r0, #492]! @ 0x1ec │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xe946f8 │ │ │ │ + blne 0xe94710 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2467] @ 0x9a3 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -258028,25 +258033,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d974c │ │ │ │ + b 0x14d9764 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r8, #120]! @ 0x78 │ │ │ │ - bleq 0x1ca400 │ │ │ │ + stc2l 7, cr15, [ip, #120]! @ 0x78 │ │ │ │ + bleq 0x1ca418 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -258061,25 +258066,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d97d0 │ │ │ │ + b 0x14d97e8 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346fdc │ │ │ │ + beq 0x346ff4 │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xeca060 │ │ │ │ - bleq 0x1ca484 │ │ │ │ + blx 0xbca078 │ │ │ │ + bleq 0x1ca49c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258094,25 +258099,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9854 │ │ │ │ + b 0x14d986c │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x347060 │ │ │ │ + beq 0x347078 │ │ │ │ movwcs r6, #10274 @ 0x2822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x3ca0ee │ │ │ │ - bleq 0x24a588 │ │ │ │ + blx 0xca104 │ │ │ │ + bleq 0x24a5a0 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258130,24 +258135,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0902 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d98e4 │ │ │ │ + b 0x14d98fc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x2870ec │ │ │ │ + beq 0x287104 │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c6c2c │ │ │ │ + blls 0x1c6c44 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - blx 0xfe3ca17e │ │ │ │ + blx 0x20ca196 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -258163,62 +258168,62 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9968 │ │ │ │ + b 0x14d9980 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x347174 │ │ │ │ + beq 0x34718c │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [sl], #120 @ 0x78 │ │ │ │ - bleq 0x1ca61c │ │ │ │ + ldc2l 7, cr15, [lr], {30} │ │ │ │ + bleq 0x1ca634 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d75d0 │ │ │ │ + blx 0x18d75e8 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14fc238 │ │ │ │ - b 0x14d00ec │ │ │ │ - b 0x14d546c │ │ │ │ + b 0x14fc250 │ │ │ │ + b 0x14d0104 │ │ │ │ + b 0x14d5484 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14ce7e0 │ │ │ │ + b 0x14ce7f8 │ │ │ │ @ instruction: 0x46070c5e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ subeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andspl pc, r6, r0, lsr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf83e2200 │ │ │ │ andcc r3, r1, #2048 @ 0x800 │ │ │ │ - blx 0x5dd072 │ │ │ │ + blx 0x5dd08a │ │ │ │ @ instruction: 0xf821f305 │ │ │ │ vldmiale r6!, {d19} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -258229,37 +258234,37 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d7674 │ │ │ │ + blx 0x18d768c │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14fc2dc │ │ │ │ - b 0x14d0190 │ │ │ │ - b 0x14d5510 │ │ │ │ + b 0x14fc2f4 │ │ │ │ + b 0x14d01a8 │ │ │ │ + b 0x14d5528 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14ce984 │ │ │ │ + b 0x14ce99c │ │ │ │ @ instruction: 0x46070c9e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ addeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ eorpl pc, r6, r0, asr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf85e2200 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blx 0x25d116 │ │ │ │ + blx 0x25d12e │ │ │ │ @ instruction: 0xf841f303 │ │ │ │ vldmiale r6!, {d19-d20} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -258278,38 +258283,38 @@ │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ sbcseq r0, r2, r0, lsl #16 │ │ │ │ vaddw.u8 , , d1 │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ @ instruction: 0x23a3ea4f │ │ │ │ tstcc r1, r2, lsl pc │ │ │ │ @ instruction: 0x46164611 │ │ │ │ - bleq 0xff20706c │ │ │ │ + bleq 0xff207084 │ │ │ │ sbceq fp, lr, r8, lsl pc │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ shadd16mi fp, r1, r8 │ │ │ │ ldmdbcs r0, {r9, sp} │ │ │ │ - beq 0xff6c7080 │ │ │ │ + beq 0xff6c7098 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ stmiaeq sp, {r1, r8, ip, pc}^ │ │ │ │ ldmne r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x35d7ac │ │ │ │ + bl 0x35d7c4 │ │ │ │ @ instruction: 0xf8590103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ strmi r9, [r8], r1, lsl #22 │ │ │ │ ldmib r4, {r2, r3, r4, r7, fp, ip}^ │ │ │ │ andcc r1, r8, r0, lsl #22 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0xf04f3408 │ │ │ │ ldrbmi r0, [r5, #-3073]! @ 0xfffff3ff │ │ │ │ vqrdmulh.s d15, d8, d1 │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ - blne 0x2cb610 │ │ │ │ + blne 0x2cb628 │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf840445b │ │ │ │ stclle 12, cr3, [sl], #16 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strtmi r9, [r8], #2818 @ 0xb02 │ │ │ │ ldrbmi r4, [r0, #1050] @ 0x41a │ │ │ │ ldmib sp, {r2, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @@ -258326,35 +258331,35 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ tstls r0, lr, lsl #24 │ │ │ │ vmov.i32 d20, #-922746880 @ 0xc9000000 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d93f4 │ │ │ │ - b 0x14d5a84 │ │ │ │ + b 0x14d940c │ │ │ │ + b 0x14d5a9c │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x190448 │ │ │ │ + bl 0x190460 │ │ │ │ svclt 0x00a80a44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14d5014 │ │ │ │ + b 0x14d502c │ │ │ │ stmib sp, {r0, r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x14ed420 │ │ │ │ + b 0x14ed438 │ │ │ │ @ instruction: 0x46160458 │ │ │ │ stmdbls r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x0c02eb03 │ │ │ │ andlt pc, r2, sl, lsr r8 @ │ │ │ │ stmne sp, {r3, r4, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf83c2100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - bl 0x1ca910 │ │ │ │ - blx 0x89d272 │ │ │ │ + bl 0x1ca928 │ │ │ │ + blx 0x89d28a │ │ │ │ @ instruction: 0xf8208e0b │ │ │ │ vldmiale r4!, {d30} │ │ │ │ strtmi r9, [r6], #-2305 @ 0xfffff6ff │ │ │ │ strmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258370,35 +258375,35 @@ │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ strmi fp, [sl], r5, lsl #1 │ │ │ │ stcls 6, cr4, [lr], {134} @ 0x86 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d94a4 │ │ │ │ - b 0x14d5b34 │ │ │ │ + b 0x14d94bc │ │ │ │ + b 0x14d5b4c │ │ │ │ svclt 0x001505c5 │ │ │ │ ssatmi r0, #9, fp, asr #1 │ │ │ │ @ instruction: 0x462b4698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe2474c0 │ │ │ │ + bleq 0xfe2474d8 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ce900 │ │ │ │ + b 0x14ce918 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14ec8d8 │ │ │ │ + b 0x14ec8f0 │ │ │ │ stmib sp, {r3, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf85b3502 │ │ │ │ - bl 0x3a48d4 │ │ │ │ - blls 0x10dcd8 │ │ │ │ + bl 0x3a48ec │ │ │ │ + blls 0x10dcf0 │ │ │ │ andcs r1, r0, #3735552 @ 0x390000 │ │ │ │ - bl 0x1de3a0 │ │ │ │ + bl 0x1de3b8 │ │ │ │ @ instruction: 0xf85c0c00 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x24aa40 │ │ │ │ - blx 0x31d342 │ │ │ │ + blvs 0x24aa58 │ │ │ │ + blx 0x31d35a │ │ │ │ @ instruction: 0xf8413306 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [r8], #-1486 @ 0xfffffa32 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, sp, #8388608 @ 0x800000 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258428,81 +258433,81 @@ │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ andscs fp, r0, r8, lsr #31 │ │ │ │ rsceq r4, r0, r2, lsl #13 │ │ │ │ andsge pc, ip, sp, asr #17 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ ldrtmi r9, [lr], r5 │ │ │ │ stmiaeq r8, {r8, r9, sl, sp}^ │ │ │ │ - blls 0x270998 │ │ │ │ + blls 0x2709b0 │ │ │ │ streq lr, [r7, #-2827] @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x2930f8 │ │ │ │ + blls 0x293110 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x1d30fc │ │ │ │ + blls 0x1d3114 │ │ │ │ andmi pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x1470ec │ │ │ │ + bcc 0x147104 │ │ │ │ ldmib r5, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x2189de │ │ │ │ + blx 0x2189f6 │ │ │ │ strcc r2, [r8, #-522] @ 0xfffffdf6 │ │ │ │ - bcc 0x24b850 │ │ │ │ + bcc 0x24b868 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2823 @ 0xfffff4f9 │ │ │ │ - blls 0x21da64 │ │ │ │ + blls 0x21da7c │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movwne lr, #35293 @ 0x89dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe95de0c │ │ │ │ + bl 0xfe95de24 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ stcls 0, cr11, [lr], {133} @ 0x85 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9640 │ │ │ │ - b 0x14d5cd0 │ │ │ │ + b 0x14d9658 │ │ │ │ + b 0x14d5ce8 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x190694 │ │ │ │ + bl 0x1906ac │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14d5260 │ │ │ │ + b 0x14d5278 │ │ │ │ @ instruction: 0x46160953 │ │ │ │ ldrbeq lr, [r8], #-2639 @ 0xfffff5b1 │ │ │ │ movwhi lr, #6605 @ 0x19cd │ │ │ │ - bl 0x3b3670 │ │ │ │ + bl 0x3b3688 │ │ │ │ @ instruction: 0xf83b0c02 │ │ │ │ popne {r1, pc} │ │ │ │ vmlaeq.f64 d14, d2, d3 │ │ │ │ @ instruction: 0xf83c2000 │ │ │ │ andcc r1, r1, r2, lsl #22 │ │ │ │ - blcc 0x1cab80 │ │ │ │ - blx 0x55d49e │ │ │ │ - bl 0xfea08eb0 │ │ │ │ + blcc 0x1cab98 │ │ │ │ + blx 0x55d4b6 │ │ │ │ + bl 0xfea08ec8 │ │ │ │ @ instruction: 0xf8250301 │ │ │ │ vldmiale r2!, {d19} │ │ │ │ strtmi r9, [r6], #-2817 @ 0xfffff4ff │ │ │ │ ldrmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258518,36 +258523,36 @@ │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ stcls 14, cr0, [lr], {-0} │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d96f4 │ │ │ │ - b 0x14d5d84 │ │ │ │ + b 0x14d970c │ │ │ │ + b 0x14d5d9c │ │ │ │ svclt 0x001500c0 │ │ │ │ pkhtbmi r0, r0, fp, asr #1 │ │ │ │ @ instruction: 0x46034698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe247710 │ │ │ │ + bleq 0xfe247728 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ceb50 │ │ │ │ + b 0x14ceb68 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14ecb28 │ │ │ │ + b 0x14ecb40 │ │ │ │ @ instruction: 0xf04f0498 │ │ │ │ stmib sp, {fp}^ │ │ │ │ - blls 0x118b2c │ │ │ │ + blls 0x118b44 │ │ │ │ streq lr, [lr, #-2826] @ 0xfffff4f6 │ │ │ │ andvs pc, lr, fp, asr r8 @ │ │ │ │ andeq lr, lr, r7, lsl #22 │ │ │ │ @ instruction: 0x0c0eeb03 │ │ │ │ @ instruction: 0xf85c2100 │ │ │ │ tstcc r1, r4, lsl #22 │ │ │ │ - blcs 0x24ac94 │ │ │ │ - blx 0x29d576 │ │ │ │ + blcs 0x24acac │ │ │ │ + blx 0x29d58e │ │ │ │ @ instruction: 0xf8403312 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r0], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [lr], #1480 @ 0x5c8 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258561,55 +258566,55 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, fp, r1, lsl #13 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ rsclt r1, r3, #4, 6 @ 0x10000000 │ │ │ │ sbcseq r3, sp, r1, lsl #6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - b 0x14d77a4 │ │ │ │ + b 0x14d77bc │ │ │ │ svclt 0x001324a4 │ │ │ │ strtmi r3, [fp], -r1, lsl #6 │ │ │ │ sbcseq r4, r8, r8, lsr #12 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x4603bf18 │ │ │ │ - b 0x14d77f4 │ │ │ │ + b 0x14d780c │ │ │ │ svclt 0x00a80bd0 │ │ │ │ @ instruction: 0xf8cd2310 │ │ │ │ @ instruction: 0x469ab01c │ │ │ │ @ instruction: 0xf8cd00e3 │ │ │ │ @ instruction: 0x464ca018 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #153092096 @ 0x9200000 │ │ │ │ - blls 0x1f17e4 │ │ │ │ + blls 0x1f17fc │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ ldmne r9, {r0, r9, ip, pc} │ │ │ │ - bl 0x1f37f8 │ │ │ │ - bl 0x38fbf0 │ │ │ │ + bl 0x1f3810 │ │ │ │ + bl 0x38fc08 │ │ │ │ @ instruction: 0xf85a0301 │ │ │ │ @ instruction: 0xf8d31001 │ │ │ │ strmi r8, [lr], r4 │ │ │ │ ldmne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1032300 │ │ │ │ strcc r0, [r8, #-2305] @ 0xfffff6ff │ │ │ │ - blcc 0x14735c │ │ │ │ + blcc 0x147374 │ │ │ │ ldmib ip, {r3, r9, sl, ip, sp}^ │ │ │ │ cpsid a │ │ │ │ - blx 0x1cfc32 │ │ │ │ - blx 0x4c9436 │ │ │ │ - blx 0xfe9d5446 │ │ │ │ - bne 0xff11b854 │ │ │ │ - bl 0x195dd88 │ │ │ │ + blx 0x1cfc4a │ │ │ │ + blx 0x4c944e │ │ │ │ + blx 0xfe9d545e │ │ │ │ + bne 0xff11b86c │ │ │ │ + bl 0x195dda0 │ │ │ │ movwcs r0, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf845454f │ │ │ │ @ instruction: 0xf8450c08 │ │ │ │ stclle 12, cr1, [r4], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrtmi r9, [r9], #2822 @ 0xb06 │ │ │ │ - blls 0x2ddca4 │ │ │ │ + blls 0x2ddcbc │ │ │ │ bicle r4, sl, #641728512 @ 0x26400000 │ │ │ │ streq lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ addmi r4, r5, #168820736 @ 0xa100000 │ │ │ │ strtmi sp, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #39840 @ 0x9ba0 │ │ │ │ @@ -258622,40 +258627,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5894 │ │ │ │ - blcs 0x1caea4 │ │ │ │ + blx 0x18d58ac │ │ │ │ + blcs 0x1caebc │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14f38d0 │ │ │ │ + b 0x14f38e8 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1f38e4 │ │ │ │ + bl 0x1f38fc │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1cadcc │ │ │ │ + bleq 0x1cade4 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r7, #1064960 @ 0x104000 │ │ │ │ - bleq 0x1cad84 │ │ │ │ - blls 0x1c40c4 │ │ │ │ + adcmi pc, r7, #868352 @ 0xd4000 │ │ │ │ + bleq 0x1cad9c │ │ │ │ + blls 0x1c40dc │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258669,40 +258674,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5950 │ │ │ │ - blcs 0x1caf60 │ │ │ │ + blx 0x18d5968 │ │ │ │ + blcs 0x1caf78 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14f398c │ │ │ │ + b 0x14f39a4 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1f39a0 │ │ │ │ + bl 0x1f39b8 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1cae88 │ │ │ │ + bleq 0x1caea0 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7173401 │ │ │ │ - adcmi pc, r7, #132096 @ 0x20400 │ │ │ │ - bleq 0x1cae40 │ │ │ │ - blls 0x1c4180 │ │ │ │ + adcmi pc, r7, #119808 @ 0x1d400 │ │ │ │ + bleq 0x1cae58 │ │ │ │ + blls 0x1c4198 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258716,40 +258721,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5a0c │ │ │ │ - blcs 0x1cb01c │ │ │ │ + blx 0x18d5a24 │ │ │ │ + blcs 0x1cb034 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ ldmeq pc!, {r0, r8, r9, ip, pc} @ │ │ │ │ movwls r0, #10419 @ 0x28b3 │ │ │ │ - b 0x14f3a48 │ │ │ │ + b 0x14f3a60 │ │ │ │ strcs r0, [r0], #-1416 @ 0xfffffa78 │ │ │ │ eorvs pc, r8, r3, asr r8 @ │ │ │ │ - bl 0x1f3a5c │ │ │ │ + bl 0x1f3a74 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x24afc4 │ │ │ │ + bleq 0x24afdc │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7173401 │ │ │ │ - adcmi pc, r7, #3856 @ 0xf10 │ │ │ │ - bleq 0x24af7c │ │ │ │ - blls 0x1c423c │ │ │ │ + adcmi pc, r7, #3664 @ 0xe50 │ │ │ │ + bleq 0x24af94 │ │ │ │ + blls 0x1c4254 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258761,55 +258766,55 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x148ff8 │ │ │ │ + bleq 0x149010 │ │ │ │ tstls r6, r4, lsl ip │ │ │ │ vaddl.u8 , d4, d3 │ │ │ │ rsclt r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d9ad8 │ │ │ │ - b 0x14d6168 │ │ │ │ + b 0x14d9af0 │ │ │ │ + b 0x14d6180 │ │ │ │ andls r0, r7, #207618048 @ 0xc600000 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x14d0b2c │ │ │ │ + b 0x14d0b44 │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x231b18 │ │ │ │ + blls 0x231b30 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ stmiane r2!, {r8, sl, sp}^ │ │ │ │ ldrmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ - bl 0x1f3b2c │ │ │ │ - blls 0x1cef28 │ │ │ │ + bl 0x1f3b44 │ │ │ │ + blls 0x1cef40 │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf717a000 │ │ │ │ - stclne 15, cr15, [fp], #-60 @ 0xffffffc4 │ │ │ │ + stclne 15, cr15, [fp], #-12 │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, pc, asr r4 │ │ │ │ stmia r7!, {r8, sp}^ │ │ │ │ - bl 0xfeacd364 │ │ │ │ + bl 0xfeacd37c │ │ │ │ addsmi r0, lr, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -258819,40 +258824,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d93a8 │ │ │ │ - b 0x14d6238 │ │ │ │ + b 0x14d93c0 │ │ │ │ + b 0x14d6250 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x1967c8 │ │ │ │ - b 0x14cdcdc │ │ │ │ + bl 0x1967e0 │ │ │ │ + b 0x14cdcf4 │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x172be0 │ │ │ │ + bls 0x172bf8 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1b103c │ │ │ │ + bls 0x1b1054 │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf7170b02 │ │ │ │ - strcc pc, [r1], #-2649 @ 0xfffff5a7 │ │ │ │ + strcc pc, [r1], #-2637 @ 0xfffff5b3 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3611]! @ 0xe1b │ │ │ │ - bleq 0x1cb09c │ │ │ │ + strmi pc, [r0, #3599]! @ 0xe0f │ │ │ │ + bleq 0x1cb0b4 │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258871,40 +258876,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9478 │ │ │ │ - b 0x14d6308 │ │ │ │ + b 0x14d9490 │ │ │ │ + b 0x14d6320 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x196898 │ │ │ │ - b 0x14cdeac │ │ │ │ + bl 0x1968b0 │ │ │ │ + b 0x14cdec4 │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x172cb0 │ │ │ │ + bls 0x172cc8 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a914c │ │ │ │ + bls 0x1a9164 │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf7170b04 │ │ │ │ - strcc pc, [r1], #-3519 @ 0xfffff241 │ │ │ │ + strcc pc, [r1], #-3507 @ 0xfffff24d │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3515]! @ 0xdbb │ │ │ │ - bleq 0x24b1ec │ │ │ │ + strmi pc, [r0, #3503]! @ 0xdaf │ │ │ │ + bleq 0x24b204 │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258923,40 +258928,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9548 │ │ │ │ - b 0x14d63d8 │ │ │ │ + b 0x14d9560 │ │ │ │ + b 0x14d63f0 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x196968 │ │ │ │ - b 0x14cde7c │ │ │ │ + bl 0x196980 │ │ │ │ + b 0x14cde94 │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x172d80 │ │ │ │ + bls 0x172d98 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1b11dc │ │ │ │ + bls 0x1b11f4 │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf7170b02 │ │ │ │ - strcc pc, [r1], #-2441 @ 0xfffff677 │ │ │ │ + strcc pc, [r1], #-2429 @ 0xfffff683 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3407]! @ 0xd4f │ │ │ │ - bleq 0x1cb23c │ │ │ │ + strmi pc, [r0, #3395]! @ 0xd43 │ │ │ │ + bleq 0x1cb254 │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258975,40 +258980,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9618 │ │ │ │ - b 0x14d64a8 │ │ │ │ + b 0x14d9630 │ │ │ │ + b 0x14d64c0 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x196a38 │ │ │ │ - b 0x14ce04c │ │ │ │ + bl 0x196a50 │ │ │ │ + b 0x14ce064 │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x172e50 │ │ │ │ + bls 0x172e68 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a92ec │ │ │ │ + bls 0x1a9304 │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf7170b04 │ │ │ │ - strcc pc, [r1], #-3311 @ 0xfffff311 │ │ │ │ + strcc pc, [r1], #-3299 @ 0xfffff31d │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3435]! @ 0xd6b │ │ │ │ - bleq 0x24b38c │ │ │ │ + strmi pc, [r0, #3423]! @ 0xd5f │ │ │ │ + bleq 0x24b3a4 │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -259025,50 +259030,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149418 │ │ │ │ + bleq 0x149430 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf500 │ │ │ │ + b 0x14cf518 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f3f30 │ │ │ │ + b 0x14f3f48 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb414 │ │ │ │ + bleq 0x1cb42c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ba000 │ │ │ │ - strmi pc, [r0, #2697]! @ 0xa89 │ │ │ │ - bleq 0x1cb3e4 │ │ │ │ - blls 0x284714 │ │ │ │ + strmi pc, [r0, #2685]! @ 0xa7d │ │ │ │ + bleq 0x1cb3fc │ │ │ │ + blls 0x28472c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d368 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d380 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259079,50 +259084,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1494f0 │ │ │ │ + bleq 0x149508 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf6d8 │ │ │ │ + b 0x14cf6f0 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f4008 │ │ │ │ + b 0x14f4020 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24b56c │ │ │ │ + bleq 0x24b584 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2867]! @ 0xb33 │ │ │ │ - bleq 0x24b53c │ │ │ │ - blls 0x2847ec │ │ │ │ + strmi pc, [r0, #2855]! @ 0xb27 │ │ │ │ + bleq 0x24b554 │ │ │ │ + blls 0x284804 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d440 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d458 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259130,56 +259135,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1495bc │ │ │ │ - blls 0x7720a8 │ │ │ │ + bleq 0x1495d4 │ │ │ │ + blls 0x7720c0 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d78a4 │ │ │ │ + b 0x14d78bc │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14defac │ │ │ │ + b 0x14defc4 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46cabf18 │ │ │ │ @ instruction: 0xf1ba9307 │ │ │ │ - b 0x14d1100 │ │ │ │ + b 0x14d1118 │ │ │ │ svclt 0x00a801d9 │ │ │ │ - beq 0x549604 │ │ │ │ + beq 0x54961c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14f18f0 │ │ │ │ + b 0x14f1908 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2ed5a8 │ │ │ │ + blls 0x2ed5c0 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3d386c │ │ │ │ - blls 0x39e550 │ │ │ │ - blls 0x353968 │ │ │ │ - blls 0x293964 │ │ │ │ + blls 0x3d3884 │ │ │ │ + blls 0x39e568 │ │ │ │ + blls 0x353980 │ │ │ │ + blls 0x29397c │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf71d2304 │ │ │ │ - @ instruction: 0xf108fb83 │ │ │ │ + @ instruction: 0xf108fb77 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x3448d0 │ │ │ │ + blls 0x3448e8 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -259195,50 +259200,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1496c0 │ │ │ │ + bleq 0x1496d8 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf7a8 │ │ │ │ + b 0x14cf7c0 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f41d8 │ │ │ │ + b 0x14f41f0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb6bc │ │ │ │ + bleq 0x1cb6d4 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #3253]! @ 0xcb5 │ │ │ │ - bleq 0x1cb68c │ │ │ │ - blls 0x2849bc │ │ │ │ + strmi pc, [r0, #3241]! @ 0xca9 │ │ │ │ + bleq 0x1cb6a4 │ │ │ │ + blls 0x2849d4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d610 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d628 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259249,51 +259254,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149798 │ │ │ │ + bleq 0x1497b0 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf880 │ │ │ │ + b 0x14cf898 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f42b0 │ │ │ │ + b 0x14f42c8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb794 │ │ │ │ + bleq 0x1cb7ac │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ba000 │ │ │ │ - strmi pc, [r0, #2247]! @ 0x8c7 │ │ │ │ - bleq 0x1cb768 │ │ │ │ - blls 0x284a90 │ │ │ │ + strmi pc, [r0, #2235]! @ 0x8bb │ │ │ │ + bleq 0x1cb780 │ │ │ │ + blls 0x284aa8 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d6ec │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d704 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259304,51 +259309,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149874 │ │ │ │ + bleq 0x14988c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfa5c │ │ │ │ + b 0x14cfa74 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f438c │ │ │ │ + b 0x14f43a4 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24b8f0 │ │ │ │ + bleq 0x24b908 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2415]! @ 0x96f │ │ │ │ - bleq 0x24b8c4 │ │ │ │ - blls 0x284b6c │ │ │ │ + strmi pc, [r0, #2403]! @ 0x963 │ │ │ │ + bleq 0x24b8dc │ │ │ │ + blls 0x284b84 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d7c8 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d7e0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259356,64 +259361,64 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x149944 │ │ │ │ + bleq 0x14995c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bls 0x772034 │ │ │ │ + bls 0x77204c │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ smlabtcs r1, r2, r3, pc @ │ │ │ │ stmdbcs r2, {r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ movwvc lr, #43469 @ 0xa9cd │ │ │ │ - b 0x14fd488 │ │ │ │ + b 0x14fd4a0 │ │ │ │ strtmi r0, [r2], r1, asr #17 │ │ │ │ strtmi r4, [r0], r2, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14d008c │ │ │ │ + b 0x14d00a4 │ │ │ │ andls r0, r7, #216, 2 @ 0x36 │ │ │ │ - beq 0xff7c8190 │ │ │ │ + beq 0xff7c81a8 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - blls 0x2ee88c │ │ │ │ + blls 0x2ee8a4 │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf04f9a09 │ │ │ │ stmiane fp!, {fp}^ │ │ │ │ - bls 0x39e8b8 │ │ │ │ - bls 0x3d3dc0 │ │ │ │ - bls 0x293dd0 │ │ │ │ + bls 0x39e8d0 │ │ │ │ + bls 0x3d3dd8 │ │ │ │ + bls 0x293de8 │ │ │ │ ldmib r3, {r0, r2, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib r4, {r2, r8, r9, sp}^ │ │ │ │ strcc r0, [r8], #-256 @ 0xffffff00 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf9bef71d │ │ │ │ + @ instruction: 0xf9b2f71d │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r8], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ bicsle r4, r2, #641728512 @ 0x26400000 │ │ │ │ strhi lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ stmdble r8, {r2, r6, r8, sl, lr} │ │ │ │ andcs r4, r0, r0, ror #9 │ │ │ │ stmia r8!, {r8, sp}^ │ │ │ │ - bl 0xfeb0dcd4 │ │ │ │ + bl 0xfeb0dcec │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -259421,51 +259426,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149a48 │ │ │ │ + bleq 0x149a60 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfb30 │ │ │ │ + b 0x14cfb48 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4560 │ │ │ │ + b 0x14f4578 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cba44 │ │ │ │ + bleq 0x1cba5c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2799]! @ 0xaef │ │ │ │ - bleq 0x1cba18 │ │ │ │ - blls 0x284d40 │ │ │ │ + strmi pc, [r0, #2787]! @ 0xae3 │ │ │ │ + bleq 0x1cba30 │ │ │ │ + blls 0x284d58 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d99c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d9b4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259476,50 +259481,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149b24 │ │ │ │ + bleq 0x149b3c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfc0c │ │ │ │ + b 0x14cfc24 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f463c │ │ │ │ + b 0x14f4654 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbb20 │ │ │ │ + bleq 0x1cbb38 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71aa000 │ │ │ │ - strmi pc, [r0, #3843]! @ 0xf03 │ │ │ │ - bleq 0x1cbaf0 │ │ │ │ - blls 0x284e20 │ │ │ │ + strmi pc, [r0, #3831]! @ 0xef7 │ │ │ │ + bleq 0x1cbb08 │ │ │ │ + blls 0x284e38 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10da74 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10da8c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259530,50 +259535,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149bfc │ │ │ │ + bleq 0x149c14 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfde4 │ │ │ │ + b 0x14cfdfc │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f4714 │ │ │ │ + b 0x14f472c │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24bc78 │ │ │ │ + bleq 0x24bc90 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ca000 │ │ │ │ - strmi pc, [r0, #4013]! @ 0xfad │ │ │ │ - bleq 0x24bc48 │ │ │ │ - blls 0x284ef8 │ │ │ │ + strmi pc, [r0, #4001]! @ 0xfa1 │ │ │ │ + bleq 0x24bc60 │ │ │ │ + blls 0x284f10 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10db4c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10db64 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259581,56 +259586,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1c9cc8 │ │ │ │ - blls 0x7727b4 │ │ │ │ + bleq 0x1c9ce0 │ │ │ │ + blls 0x7727cc │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d7fb0 │ │ │ │ + b 0x14d7fc8 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14df6b8 │ │ │ │ + b 0x14df6d0 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00189307 │ │ │ │ @ instruction: 0xf8cd46ca │ │ │ │ @ instruction: 0xf1ba9030 │ │ │ │ - b 0x14d180c │ │ │ │ + b 0x14d1824 │ │ │ │ svclt 0x00a803d9 │ │ │ │ - beq 0x549d10 │ │ │ │ + beq 0x549d28 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14f27fc │ │ │ │ + b 0x14f2814 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2edcb4 │ │ │ │ + blls 0x2edccc │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3d3f78 │ │ │ │ - blls 0x39ec5c │ │ │ │ - blls 0x354074 │ │ │ │ - blls 0x294070 │ │ │ │ + blls 0x3d3f90 │ │ │ │ + blls 0x39ec74 │ │ │ │ + blls 0x35408c │ │ │ │ + blls 0x294088 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf71c2304 │ │ │ │ - @ instruction: 0xf108fffd │ │ │ │ + @ instruction: 0xf108fff1 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x344fdc │ │ │ │ + blls 0x344ff4 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -259646,50 +259651,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149dcc │ │ │ │ + bleq 0x149de4 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfeb4 │ │ │ │ + b 0x14cfecc │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f48e4 │ │ │ │ + b 0x14f48fc │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbdc8 │ │ │ │ + bleq 0x1cbde0 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2351]! @ 0x92f │ │ │ │ - bleq 0x1cbd98 │ │ │ │ - blls 0x2850c8 │ │ │ │ + strmi pc, [r0, #2339]! @ 0x923 │ │ │ │ + bleq 0x1cbdb0 │ │ │ │ + blls 0x2850e0 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10dd1c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dd34 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259702,96 +259707,96 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fd9c0 │ │ │ │ + b 0x14fd9d8 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f812 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20fff │ │ │ │ ldrbtcs r4, [pc], r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x2441c4 │ │ │ │ + bl 0x2441dc │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e1b8 │ │ │ │ + blne 0x78e1d0 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14cf1f0 │ │ │ │ + b 0x14cf208 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1cbec4 │ │ │ │ + blvc 0x1cbedc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b43f80 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e238 │ │ │ │ + blne 0x78e250 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {5} │ │ │ │ smlabbcs r0, r9, r6, r4 │ │ │ │ svcne 0x002e1f18 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14fdabc │ │ │ │ + b 0x14fdad4 │ │ │ │ ldrtmi r0, [ip], r4, asr #25 │ │ │ │ stmdaeq ip, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf852460c │ │ │ │ @ instruction: 0xf850eb04 │ │ │ │ - bl 0x5dda90 │ │ │ │ - bl 0x120eabc │ │ │ │ + bl 0x5ddaa8 │ │ │ │ + bl 0x120ead4 │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x001c0f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8462101 │ │ │ │ strbmi r3, [r2, #-3844] @ 0xfffff0fc │ │ │ │ tstlt r1, sp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r7, #-0]! │ │ │ │ - bl 0x2842c8 │ │ │ │ + bl 0x2842e0 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178e2bc │ │ │ │ + blne 0x178e2d4 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vmlals.f32 s6, s14, s2 │ │ │ │ @@ -259799,15 +259804,15 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdb44 │ │ │ │ + b 0x14fdb5c │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ ldrmi r4, [ip, #1204] @ 0x4b4 │ │ │ │ @ instruction: 0x2701bfb8 │ │ │ │ @@ -259815,18 +259820,18 @@ │ │ │ │ svclt 0x00d20f7f │ │ │ │ cmncs pc, #103809024 @ 0x6300000 │ │ │ │ ldrmi r2, [r0, #1793] @ 0x701 │ │ │ │ svccc 0x0001f800 │ │ │ │ tstlt r7, sl, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x244354 │ │ │ │ + bl 0x24436c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e348 │ │ │ │ + blne 0x78e360 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpls 6, 0, cr4, cr9, cr5, {0} │ │ │ │ @@ -259835,24 +259840,24 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14fdbd4 │ │ │ │ + b 0x14fdbec │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xf51c44d4 │ │ │ │ svclt 0x00b84f00 │ │ │ │ - blle 0x2577ac │ │ │ │ + blle 0x2577c4 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ @ instruction: 0x4663bfb2 │ │ │ │ @ instruction: 0x2601463b │ │ │ │ @ instruction: 0xf820454a │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @@ -259871,91 +259876,91 @@ │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdc64 │ │ │ │ + b 0x14fdc7c │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x195cec │ │ │ │ + bl 0x195d04 │ │ │ │ @ instruction: 0xf850070c │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524100 │ │ │ │ - bl 0x774c3c │ │ │ │ - b 0x14d183c │ │ │ │ - bl 0x11eafc0 │ │ │ │ + bl 0x774c54 │ │ │ │ + b 0x14d1854 │ │ │ │ + bl 0x11eafd8 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x15fa14 │ │ │ │ + blle 0x15fa2c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0e480 │ │ │ │ + bl 0xfec0e498 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls s6, [r7, #-4] │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ @ instruction: 0xf04f1e58 │ │ │ │ rsclt r0, lr, #0, 16 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db4b8 │ │ │ │ + b 0x14db4d0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ mcrne 6, 3, r4, cr5, cr6, {5} │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcgt 0x0001f812 │ │ │ │ @ instruction: 0xf8102100 │ │ │ │ - bl 0xff01dcd4 │ │ │ │ + bl 0xff01dcec │ │ │ │ svclt 0x00540c03 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8050801 │ │ │ │ adcsmi r1, sl, #1, 30 │ │ │ │ @ instruction: 0xf1b8d1f0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x244514 │ │ │ │ + bl 0x24452c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e508 │ │ │ │ + blne 0x78e520 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ cdpne 6, 9, cr4, cr8, cr9, {4} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fdd8c │ │ │ │ + b 0x14fdda4 │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x195bd8 │ │ │ │ + bl 0x195bf0 │ │ │ │ @ instruction: 0xf832070e │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ svccc 0x0002f830 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ uqsaxmi fp, r1, r4 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0002f825 │ │ │ │ @@ -259976,22 +259981,22 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcls 6, cr4, [r6, #-16] │ │ │ │ @ instruction: 0xf1a34688 │ │ │ │ rsclt r0, lr, #4, 28 @ 0x40 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db5bc │ │ │ │ + b 0x14db5d4 │ │ │ │ svclt 0x001406c6 │ │ │ │ vstmiaeq r5, {s29-s107} │ │ │ │ svcne 0x000546b4 │ │ │ │ streq lr, [ip, -r2, lsl #22] │ │ │ │ @ instruction: 0xf8522000 │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - bne 0x17d5de4 │ │ │ │ + bne 0x17d5dfc │ │ │ │ tsteq r1, r1, ror #22 │ │ │ │ svclt 0x00bc2900 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ svccc 0x0004f845 │ │ │ │ ldrhle r4, [r0, #42]! @ 0x2a │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @@ -260011,23 +260016,23 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fde94 │ │ │ │ + b 0x14fdeac │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ @ instruction: 0x0c06ebac │ │ │ │ svclt 0x00b8459c │ │ │ │ - blle 0x257e68 │ │ │ │ + blle 0x257e80 │ │ │ │ svceq 0x007ff1bc │ │ │ │ @ instruction: 0x4663bfd2 │ │ │ │ smlsdxcs r1, pc, r3, r2 @ │ │ │ │ @ instruction: 0xf8004542 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @@ -260048,15 +260053,15 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14fdf28 │ │ │ │ + b 0x14fdf40 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0x0c0aebac │ │ │ │ @@ -260066,58 +260071,58 @@ │ │ │ │ svclt 0x00b24f00 │ │ │ │ ldrtmi r4, [fp], -r3, ror #12 │ │ │ │ strbmi r2, [sl, #-1537] @ 0xfffff9ff │ │ │ │ svccc 0x0002f820 │ │ │ │ tstlt r6, r7, ror #3 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ ldrbmi r3, [r4, #-0]! │ │ │ │ - bl 0x284740 │ │ │ │ + bl 0x284758 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178e734 │ │ │ │ + blne 0x178e74c │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {6} │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdfb8 │ │ │ │ + b 0x14fdfd0 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x196040 │ │ │ │ + bl 0x196058 │ │ │ │ @ instruction: 0xf852070c │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0xfedf5f90 │ │ │ │ - b 0x14d1ba8 │ │ │ │ - bl 0x19eb314 │ │ │ │ + bl 0xfedf5fa8 │ │ │ │ + b 0x14d1bc0 │ │ │ │ + bl 0x19eb32c │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x15fd68 │ │ │ │ + blle 0x15fd80 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0e7d4 │ │ │ │ + bl 0xfec0e7ec │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -260125,55 +260130,55 @@ │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ smlsdcs r0, r8, lr, r1 │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe05c │ │ │ │ + b 0x14fe074 │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x195da8 │ │ │ │ + bl 0x195dc0 │ │ │ │ @ instruction: 0xf812080e │ │ │ │ tstcs r0, r1, lsl #30 │ │ │ │ svccc 0x0001f910 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ strcs fp, [r1, -r8, asr #30] │ │ │ │ @ instruction: 0xf1bcd405 │ │ │ │ svclt 0x00d20fff │ │ │ │ mvnscs r4, r1, ror #12 │ │ │ │ strbmi r2, [r2, #-1793] @ 0xfffff8ff │ │ │ │ svcne 0x0001f805 │ │ │ │ tstlt r7, fp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x24486c │ │ │ │ + bl 0x244884 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e860 │ │ │ │ + blne 0x78e878 │ │ │ │ mvnsle r4, #536870923 @ 0x2000000b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ cdpne 6, 9, cr4, cr8, cr10, {4} │ │ │ │ rsclt r2, r6, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db490 │ │ │ │ + b 0x14db4a8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ mcrne 6, 5, r4, cr12, cr6, {5} │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcc 0x1cc568 │ │ │ │ + blcc 0x1cc580 │ │ │ │ @ instruction: 0xf9302100 │ │ │ │ @ instruction: 0xf64fcf02 │ │ │ │ - bl 0x82c8a8 │ │ │ │ + bl 0x82c8c0 │ │ │ │ svclt 0x00480c03 │ │ │ │ strle r2, [r5], #-1793 @ 0xfffff8ff │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0x4661bfb2 │ │ │ │ strcs r4, [r1, -r1, asr #12] │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ @@ -260194,23 +260199,23 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0018468b │ │ │ │ rsclt r4, r5, #203423744 @ 0xc200000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14dcd1c │ │ │ │ + b 0x14dcd34 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ svcne 0x003446ae │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svccc 0x0004f850 │ │ │ │ @ instruction: 0xf8522100 │ │ │ │ - bl 0x60114c │ │ │ │ - b 0x14d1570 │ │ │ │ + bl 0x601164 │ │ │ │ + b 0x14d1588 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf04fda01 │ │ │ │ @@ -260235,85 +260240,85 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe214 │ │ │ │ + b 0x14fe22c │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f912 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20f7f │ │ │ │ ldrbtcs r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x244a18 │ │ │ │ + bl 0x244a30 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78ea0c │ │ │ │ + blne 0x78ea24 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14cfa44 │ │ │ │ + b 0x14cfa5c │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1ccb18 │ │ │ │ + blvc 0x1ccb30 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b44f00 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78ea8c │ │ │ │ + blne 0x78eaa4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {6} │ │ │ │ svcne 0x00184689 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe310 │ │ │ │ + b 0x14fe328 │ │ │ │ strtmi r0, [lr], r4, asr #29 │ │ │ │ - bl 0x196398 │ │ │ │ + bl 0x1963b0 │ │ │ │ @ instruction: 0xf852070e │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0x8422e8 │ │ │ │ - b 0x14d16e8 │ │ │ │ + bl 0x842300 │ │ │ │ + b 0x14d1700 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8440801 │ │ │ │ adcsmi r1, sl, #4, 30 │ │ │ │ @@ -260336,23 +260341,23 @@ │ │ │ │ andeq pc, r8, r3, lsr #3 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14fe3ac │ │ │ │ + b 0x14fe3c4 │ │ │ │ ldrtmi r0, [r8], r4, asr #29 │ │ │ │ @ instruction: 0x46be46f0 │ │ │ │ @ instruction: 0xf1a64490 │ │ │ │ @ instruction: 0xf8500408 │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ andge lr, r0, #220, 18 @ 0x370000 │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ - bl 0x5e888c │ │ │ │ + bl 0x5e88a4 │ │ │ │ cmnmi sl, sl, lsl #6 │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ svclt 0x00182900 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svccc 0x0008f844 │ │ │ │ sadd16mi fp, sl, ip │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -260367,15 +260372,15 @@ │ │ │ │ movweq lr, #27566 @ 0x6bae │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x32000c │ │ │ │ + blcc 0x320024 │ │ │ │ @ instruction: 0xf1a0b083 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ strmi r0, [r2], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {179} @ 0xb3 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -260389,27 +260394,27 @@ │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ @ instruction: 0x460f6815 │ │ │ │ andcc r6, r8, #5636096 @ 0x560000 │ │ │ │ ldmdavs r8, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ stmdaeq r0, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1a954d0 │ │ │ │ + bl 0x1a954e8 │ │ │ │ @ instruction: 0xf84c0700 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andvc pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r0], -r0, lsl #2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r7, #-805306360 @ 0xd0000008 │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe8464 │ │ │ │ + bne 0xbe847c │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -260417,46 +260422,46 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14dbca0 │ │ │ │ + b 0x14dbcb8 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ ldmne r2, {r3, sl, fp, ip, sp}^ │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [r3], #-2891 @ 0xfffff4b5 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x209304 │ │ │ │ - b 0x9dea68 │ │ │ │ - blcs 0x10f50c │ │ │ │ + bleq 0x20931c │ │ │ │ + b 0x9dea80 │ │ │ │ + blcs 0x10f524 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec9fd20 │ │ │ │ + bl 0xfec9fd38 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -260464,66 +260469,66 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14dbd5c │ │ │ │ + b 0x14dbd74 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ - bne 0xfe79d9a0 │ │ │ │ + bne 0xfe79d9b8 │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [fp], #-2915 @ 0xfffff49d │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x2093c0 │ │ │ │ - b 0x1deb24 │ │ │ │ - blcs 0x10f5c8 │ │ │ │ + bleq 0x2093d8 │ │ │ │ + b 0x1deb3c │ │ │ │ + blcs 0x10f5e0 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec9fddc │ │ │ │ + bl 0xfec9fdf4 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf04f468b │ │ │ │ addlt r0, r5, r0, lsl #20 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscslt r9, r4, #14, 28 @ 0xe0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc214 │ │ │ │ + b 0x14dc22c │ │ │ │ stmib sp, {r2, r6, r7, sl}^ │ │ │ │ svclt 0x00154002 │ │ │ │ vstmiaeq r6, {s29-s107} │ │ │ │ strbtmi r4, [r1], r1, lsr #13 │ │ │ │ - bl 0x3604b4 │ │ │ │ + bl 0x3604cc │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf1a3c004 │ │ │ │ and r0, sp, r8, lsl #24 │ │ │ │ stmdaeq r8, {r0, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ strmi r0, [r7], -r1, lsl #20 │ │ │ │ @@ -260531,19 +260536,19 @@ │ │ │ │ @ instruction: 0xf8ce428a │ │ │ │ eorle r7, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x5600e9d2 │ │ │ │ andcc r4, r8, #202375168 @ 0xc100000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x1694f04 │ │ │ │ + bl 0x1694f1c │ │ │ │ svclt 0x00280703 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff8d9670 │ │ │ │ - bl 0x19df404 │ │ │ │ + ble 0xff8d9688 │ │ │ │ + bl 0x19df41c │ │ │ │ adcmi r0, r5, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15222 @ 0x3b76 │ │ │ │ andcs sp, r0, r0, ror #5 │ │ │ │ svceq 0x0008f84e │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ addmi r0, sl, #4096 @ 0x1000 │ │ │ │ andvc pc, r4, lr, asr #17 │ │ │ │ @@ -260551,23 +260556,23 @@ │ │ │ │ stmdals r3, {r0, sl, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r8, #164, 10 @ 0x29000000 │ │ │ │ strcs r4, [r0], -r4, lsl #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec286bc │ │ │ │ + bl 0xfec286d4 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x32030c │ │ │ │ + blcc 0x320324 │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ streq lr, [r2], -sp, asr #19 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ @@ -260579,110 +260584,110 @@ │ │ │ │ ldrmi r4, [r1], #1549 @ 0x60d │ │ │ │ smlabtpl r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x0700e9d2 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1d06b34 │ │ │ │ - bl 0xfeb90b28 │ │ │ │ + b 0x1d06b4c │ │ │ │ + bl 0xfeb90b40 │ │ │ │ strmi r0, [r8, #1031] @ 0x407 │ │ │ │ streq lr, [lr], #-2932 @ 0xfffff48c │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x1494b74 │ │ │ │ + bl 0x1494b8c │ │ │ │ @ instruction: 0xf84c0507 │ │ │ │ strbmi r6, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldmib sp, {r8, ip, lr}^ │ │ │ │ @ instruction: 0xf1bb0602 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ stmdble r7, {r0, r3, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe8774 │ │ │ │ + bne 0xbe878c │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14ddf98 │ │ │ │ - b 0x14cfeb0 │ │ │ │ + b 0x14ddfb0 │ │ │ │ + b 0x14cfec8 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x30a24c │ │ │ │ - blvc 0x1c9e60 │ │ │ │ + blvc 0x30a264 │ │ │ │ + blvc 0x1c9e78 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc00c │ │ │ │ - b 0x14d7694 │ │ │ │ + b 0x14dc024 │ │ │ │ + b 0x14d76ac │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0xf9311943 │ │ │ │ @ instruction: 0xf9b0ef02 │ │ │ │ - blx 0x14bec24 │ │ │ │ + blx 0x14bec3c │ │ │ │ ldrbtmi pc, [r4], #3586 @ 0xe02 @ │ │ │ │ - blgt 0x1cccac │ │ │ │ + blgt 0x1cccc4 │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x30a2b4 │ │ │ │ + blvc 0x30a2cc │ │ │ │ vstmia r3!, {s2-s234} │ │ │ │ ldmdane sl, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18fc124 │ │ │ │ + blx 0x18fc13c │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14fe8d4 │ │ │ │ + b 0x14fe8ec │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ tstmi r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec2d8c8 │ │ │ │ + bl 0xfec2d8e0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -260700,104 +260705,104 @@ │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ svccc 0x0008f85e │ │ │ │ stmdaeq r0!, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdls lr, [r0, -r0] │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ - blx 0x2cd51c │ │ │ │ + blx 0x2cd534 │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - b 0x11fea80 │ │ │ │ - blx 0x118f944 │ │ │ │ - bl 0x60b558 │ │ │ │ + b 0x11fea98 │ │ │ │ + blx 0x118f95c │ │ │ │ + bl 0x60b570 │ │ │ │ @ instruction: 0xf8400309 │ │ │ │ - bl 0x115dd50 │ │ │ │ + bl 0x115dd68 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcmi sp, r5, #-2147483593 @ 0x80000037 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0xa18944 │ │ │ │ + bne 0xa1895c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14de174 │ │ │ │ - b 0x14d008c │ │ │ │ + b 0x14de18c │ │ │ │ + b 0x14d00a4 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x2ca428 │ │ │ │ - blvc 0x1ca03c │ │ │ │ + blvc 0x2ca440 │ │ │ │ + blvc 0x1ca054 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc1e4 │ │ │ │ - b 0x14d786c │ │ │ │ + b 0x14dc1fc │ │ │ │ + b 0x14d7884 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0x0c05eb00 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x1cce84 │ │ │ │ + blcc 0x1cce9c │ │ │ │ mvnsle r4, r4, lsl #11 │ │ │ │ stmdble r8, {r2, r3, r5, r7, r9, lr} │ │ │ │ - ldc 6, cr4, [pc, #396] @ 0x10ef9c │ │ │ │ - bne 0xffb6da30 │ │ │ │ - blvc 0x1ca0a4 │ │ │ │ + ldc 6, cr4, [pc, #396] @ 0x10efb4 │ │ │ │ + bne 0xffb6da48 │ │ │ │ + blvc 0x1ca0bc │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18fc2fc │ │ │ │ + blx 0x18fc314 │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14feaac │ │ │ │ + b 0x14feac4 │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ sbcsmi r6, r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec2daa0 │ │ │ │ + bl 0xfec2dab8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -260807,120 +260812,120 @@ │ │ │ │ @ instruction: 0xf1beb2d4 │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ smlatbeq r8, r1, r1, pc @ │ │ │ │ - b 0x14feb1c │ │ │ │ + b 0x14feb34 │ │ │ │ strtmi r0, [r6], lr, asr #29 │ │ │ │ streq lr, [lr, -r0, lsl #22] │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ - beq 0x94b58c │ │ │ │ + beq 0x94b5a4 │ │ │ │ svccc 0x0008f851 │ │ │ │ @ instruction: 0xf8d06805 │ │ │ │ - blx 0x9eeef8 │ │ │ │ + blx 0x9eef10 │ │ │ │ stmdavs sl, {r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf906fa02 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf90afa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf840195b │ │ │ │ - bl 0x131db28 │ │ │ │ + bl 0x131db40 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldrbmi sp, [r4, #-484]! @ 0xfffffe1c │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec98b1c │ │ │ │ + bl 0xfec98b34 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0x128b2c │ │ │ │ + bl 0x128b44 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbb54 │ │ │ │ - b 0x14d79dc │ │ │ │ + b 0x14dbb6c │ │ │ │ + b 0x14d79f4 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr5, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ @ instruction: 0xf9111e42 │ │ │ │ addmi r3, lr, #1, 30 │ │ │ │ vpmax.u8 , , │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ cmneq r3, #14336 @ 0x3800 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbmi sp, [r4, #-499]! @ 0xfffffe0d │ │ │ │ - bl 0x1453a8 │ │ │ │ - ldc 3, cr0, [pc, #48] @ 0x10efbc │ │ │ │ + bl 0x1453c0 │ │ │ │ + ldc 3, cr0, [pc, #48] @ 0x10efd4 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7adb9c │ │ │ │ + bne 0x7adbb4 │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbbcc │ │ │ │ - b 0x14d7a54 │ │ │ │ + b 0x14dbbe4 │ │ │ │ + b 0x14d7a6c │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1cd4a8 │ │ │ │ - blx 0x11dfa20 │ │ │ │ + blcc 0x1cd4c0 │ │ │ │ + blx 0x11dfa38 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x4927f4 │ │ │ │ + bl 0x49280c │ │ │ │ @ instruction: 0xf8220363 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca680 │ │ │ │ - blvc 0x1ca294 │ │ │ │ + blvc 0x2ca698 │ │ │ │ + blvc 0x1ca2ac │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbc3c │ │ │ │ - b 0x14d7ac4 │ │ │ │ + b 0x14dbc54 │ │ │ │ + b 0x14d7adc │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x24d198 │ │ │ │ - blx 0x11dfa90 │ │ │ │ + blcc 0x24d1b0 │ │ │ │ + blx 0x11dfaa8 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492864 │ │ │ │ + bl 0x49287c │ │ │ │ @ instruction: 0xf8420363 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca6f0 │ │ │ │ - blvc 0x1ca304 │ │ │ │ + blvc 0x2ca708 │ │ │ │ + blvc 0x1ca31c │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -260934,79 +260939,79 @@ │ │ │ │ svclt 0x00144606 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf10246ae │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ stmdacc r8, {r0, r5, sl} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x94b7c4 │ │ │ │ + beq 0x94b7dc │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x3cd9e8 │ │ │ │ + blx 0x3cda00 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11fee54 │ │ │ │ + b 0x11fee6c │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf840189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ bicsle r6, sp, r3, asr #32 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec8f528 │ │ │ │ + bl 0xfec8f540 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14feda8 │ │ │ │ + b 0x14fedc0 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0x1e503901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x11dfba8 │ │ │ │ + blx 0x11dfbc0 │ │ │ │ @ instruction: 0xf003f300 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ ldrmi r0, [r3], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f80e │ │ │ │ strbmi sp, [r5, #-498]! @ 0xfffffe0e │ │ │ │ - bl 0x2455a8 │ │ │ │ + bl 0x2455c0 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f59c │ │ │ │ + blne 0x78f5b4 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14fee18 │ │ │ │ + b 0x14fee30 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0xf1a41e50 │ │ │ │ - bl 0x1529dc │ │ │ │ + bl 0x1529f4 │ │ │ │ @ instruction: 0xf831060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q0, │ │ │ │ andeq pc, r1, #3 │ │ │ │ movteq pc, #58307 @ 0xe3c3 @ │ │ │ │ @ instruction: 0xf82e4413 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ @@ -261019,31 +261024,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbe2c │ │ │ │ - b 0x14d7cb4 │ │ │ │ + b 0x14dbe44 │ │ │ │ + b 0x14d7ccc │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x24d388 │ │ │ │ - blx 0x9dfc80 │ │ │ │ + blcc 0x24d3a0 │ │ │ │ + blx 0x9dfc98 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492a54 │ │ │ │ + bl 0x492a6c │ │ │ │ @ instruction: 0xf8420353 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca8e0 │ │ │ │ - blvc 0x1ca4f4 │ │ │ │ + blvc 0x2ca8f8 │ │ │ │ + blvc 0x1ca50c │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @@ -261058,55 +261063,55 @@ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr0, cr12, {5} │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ stmdaeq ip, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - blx 0x19b6e8 │ │ │ │ + blx 0x19b700 │ │ │ │ sbcmi pc, r3, r7, lsl #18 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf904fa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - b 0x14df5e4 │ │ │ │ + b 0x14df5fc │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ - b 0x134fee8 │ │ │ │ + b 0x134ff00 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ movweq lr, #15129 @ 0x3b19 │ │ │ │ svccc 0x0008f84e │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ mvnle r2, r4 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0f714 │ │ │ │ + bl 0xfec0f72c │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dbf3c │ │ │ │ - b 0x14d7dc4 │ │ │ │ + b 0x14dbf54 │ │ │ │ + b 0x14d7ddc │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svcgt 0x0001f911 │ │ │ │ svceq 0x0001f812 │ │ │ │ - blx 0x141fd9c │ │ │ │ + blx 0x141fdb4 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1cff6c │ │ │ │ + bl 0x1cff84 │ │ │ │ strmi r0, [r3], #-876 @ 0xfffffc94 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261114,54 +261119,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dbfac │ │ │ │ - b 0x14d7e34 │ │ │ │ + b 0x14dbfc4 │ │ │ │ + b 0x14d7e4c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x156dc8 │ │ │ │ + bl 0x156de0 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ stc2 10, cr15, [r6], {76} @ 0x4c @ │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ andshi r4, r3, r3, lsl #8 │ │ │ │ ldrbmi sp, [r5, #-497]! @ 0xfffffe0f │ │ │ │ - bl 0x245804 │ │ │ │ + bl 0x24581c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f7f8 │ │ │ │ + blne 0x78f810 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc01c │ │ │ │ - b 0x14d7ea4 │ │ │ │ + b 0x14dc034 │ │ │ │ + b 0x14d7ebc │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14ff074 │ │ │ │ + b 0x14ff08c │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x24d578 │ │ │ │ + blcc 0x24d590 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x11dfe78 │ │ │ │ + blx 0x11dfe90 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x412448 │ │ │ │ + bl 0x412460 │ │ │ │ ldrmi r0, [r3], #-867 @ 0xfffffc9d │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261180,31 +261185,31 @@ │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ sbceq fp, r0, r8, lsl pc │ │ │ │ strteq pc, [r1], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ ldmib r1, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ @ instruction: 0xf1be3200 │ │ │ │ @ instruction: 0xf1010a20 │ │ │ │ - blx 0x18f8d0 │ │ │ │ - blx 0xa0d4c4 │ │ │ │ - b 0x120c0f0 │ │ │ │ - blx 0x11900dc │ │ │ │ + blx 0x18f8e8 │ │ │ │ + blx 0xa0d4dc │ │ │ │ + b 0x120c108 │ │ │ │ + blx 0x11900f4 │ │ │ │ svclt 0x0058fa0a │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ svchi 0x0008f85c │ │ │ │ @ instruction: 0xf90efa42 │ │ │ │ - beq 0x18b4dc │ │ │ │ - b 0x11d1640 │ │ │ │ - b 0x14ec3fc │ │ │ │ - bl 0x5cfe80 │ │ │ │ + beq 0x18b4f4 │ │ │ │ + b 0x11d1658 │ │ │ │ + b 0x14ec414 │ │ │ │ + bl 0x5cfe98 │ │ │ │ @ instruction: 0xf142030a │ │ │ │ - bl 0x70fce4 │ │ │ │ + bl 0x70fcfc │ │ │ │ @ instruction: 0xf8cc0303 │ │ │ │ @ instruction: 0xf8dc3000 │ │ │ │ - bl 0x119b500 │ │ │ │ + bl 0x119b518 │ │ │ │ addmi r0, pc, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ addmi sp, r5, #-1073741772 @ 0xc0000034 │ │ │ │ ldrtmi sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @@ -261214,50 +261219,50 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc13c │ │ │ │ - b 0x14d7fc4 │ │ │ │ + b 0x14dc154 │ │ │ │ + b 0x14d7fdc │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x11dff9c │ │ │ │ + blx 0x11dffb4 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ strmi r0, [r4], #1 │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ andsvc r4, r3, r3, ror #8 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x245998 │ │ │ │ + bl 0x2459b0 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f98c │ │ │ │ + blne 0x78f9a4 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc1b0 │ │ │ │ - b 0x14d8038 │ │ │ │ + b 0x14dc1c8 │ │ │ │ + b 0x14d8050 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x156fcc │ │ │ │ + bl 0x156fe4 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ vraddhn.i16 d20, , q2 │ │ │ │ strbtmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -261271,26 +261276,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc220 │ │ │ │ - b 0x14d80a8 │ │ │ │ + b 0x14dc238 │ │ │ │ + b 0x14d80c0 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14ff278 │ │ │ │ + b 0x14ff290 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x24d77c │ │ │ │ + blcc 0x24d794 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x9e007c │ │ │ │ + blx 0x9e0094 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x41264c │ │ │ │ + bl 0x412664 │ │ │ │ ldrmi r0, [r3], #-851 @ 0xfffffcad │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261310,63 +261315,63 @@ │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr0, cr14, {5} │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ - blx 0x1dbad8 │ │ │ │ + blx 0x1dbaf0 │ │ │ │ sbcmi pc, r2, r7, lsl #18 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf904fa23 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ - b 0x14df9d8 │ │ │ │ + b 0x14df9f0 │ │ │ │ @ instruction: 0xf0020952 │ │ │ │ - b 0x134fed8 │ │ │ │ + b 0x134fef0 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r2, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0008f85c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #11075 @ 0x2b43 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ bicsle r3, r9, r4 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec8fb14 │ │ │ │ + bl 0xfec8fb2c │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec6692c │ │ │ │ + bl 0xfec66944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r4], -r2, lsl #22 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14ff3ac │ │ │ │ + b 0x14ff3c4 │ │ │ │ stmdavc fp, {r0, r1, r6, r7, r9, sl, fp} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ eorseq pc, r8, r6, lsl #2 │ │ │ │ strtmi fp, [lr], r8, lsl #30 │ │ │ │ mulgt r0, r4, r8 │ │ │ │ ldmdacs pc!, {r0, r1, r4, r5, r8, lr} @ │ │ │ │ @ instruction: 0xf04fd837 │ │ │ │ @ instruction: 0xf1c037ff │ │ │ │ - b 0xfe40fff0 │ │ │ │ - blx 0x2d0380 │ │ │ │ - blx 0xb0bf80 │ │ │ │ + b 0xfe410008 │ │ │ │ + blx 0x2d0398 │ │ │ │ + blx 0xb0bf98 │ │ │ │ tstpmi r0, #0 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r0, #3784704 @ 0x39c000 │ │ │ │ andmi r4, r3, r7, ror r4 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ eorvc r4, r3, r4, lsr #13 │ │ │ │ @@ -261374,77 +261379,77 @@ │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-307]! @ 0xfffffecd │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #2563 @ 0xa03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x245bd8 │ │ │ │ + bl 0x245bf0 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78fbcc │ │ │ │ + blne 0x78fbe4 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf700bdf8 │ │ │ │ - svclt 0x0000fdbe │ │ │ │ + svclt 0x0000fdb2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec669e4 │ │ │ │ + bl 0xfec669fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdahi fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14f1820 │ │ │ │ + b 0x14f1838 │ │ │ │ @ instruction: 0xf10605c5 │ │ │ │ svclt 0x00140230 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ - bcs 0x10dfce0 │ │ │ │ + bcs 0x10dfcf8 │ │ │ │ @ instruction: 0xf04fd836 │ │ │ │ @ instruction: 0xf1c23eff │ │ │ │ rsbsmi r0, fp, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.s8 d15, d2, d30 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldceq 1, cr15, [r0], {6} │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andsmi r4, r3, r4, lsl #13 │ │ │ │ rsbsmi r4, fp, r0, lsr #8 │ │ │ │ - blcc 0x1cd8f4 │ │ │ │ + blcc 0x1cd90c │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1dfd1c │ │ │ │ + b 0xfe1dfd34 │ │ │ │ andsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cd90c │ │ │ │ + blcc 0x1cd924 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa1786c │ │ │ │ + bne 0xffa17884 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - stc2l 7, cr15, [r7, #-0] │ │ │ │ + ldc2l 7, cr15, [fp, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66a90 │ │ │ │ + bl 0xfec66aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ strmi r2, [r6], -r2, lsl #26 │ │ │ │ @ instruction: 0xf104680b │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dccb0 │ │ │ │ - b 0x14d7b38 │ │ │ │ + b 0x14dccc8 │ │ │ │ + b 0x14d7b50 │ │ │ │ @ instruction: 0xf10004c4 │ │ │ │ svclt 0x00140e20 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ sbcmi r6, r3, r7, lsr r8 │ │ │ │ svceq 0x003ff1be │ │ │ │ @ instruction: 0xf04fd834 │ │ │ │ @ instruction: 0xf1ce32ff │ │ │ │ @@ -261452,85 +261457,85 @@ │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ vmlseq.f32 s28, s24, s28 │ │ │ │ ldrtmi r4, [r4], r2, asr #1 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ rsbsmi r4, fp, lr, lsr #8 │ │ │ │ - blcc 0x24da20 │ │ │ │ + blcc 0x24da38 │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ subsmi r4, r3, r3, asr #1 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0xf84c4053 │ │ │ │ ldrmi r3, [r4, #2820]! @ 0xb04 │ │ │ │ adcmi sp, ip, #-2147483588 @ 0x8000003c │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57d14 │ │ │ │ + bl 0xfea57d2c │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x40fd24 │ │ │ │ + bl 0x40fd3c │ │ │ │ addsmi r0, ip, #134217728 @ 0x8000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - ldc2 7, cr15, [r1, #-0] │ │ │ │ + stc2 7, cr15, [r5, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vrsubhn.i16 d20, q1, q2 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf103b2d3 │ │ │ │ @ instruction: 0xf1ce0301 │ │ │ │ svclt 0x00180920 │ │ │ │ - bleq 0xff14a2a0 │ │ │ │ + bleq 0xff14a2b8 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [fp], r8, lsl #30 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1beb083 │ │ │ │ - blx 0x11367c │ │ │ │ - b 0x150cda8 │ │ │ │ - blx 0x9924f4 │ │ │ │ - b 0x11cc1c4 │ │ │ │ - blx 0x9101a4 │ │ │ │ - b 0x11ccdb4 │ │ │ │ - blx 0x9101ac │ │ │ │ + blx 0x113694 │ │ │ │ + b 0x150cdc0 │ │ │ │ + blx 0x99250c │ │ │ │ + b 0x11cc1dc │ │ │ │ + blx 0x9101bc │ │ │ │ + b 0x11ccdcc │ │ │ │ + blx 0x9101c4 │ │ │ │ stmdavs r5!, {r1, r2, r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fd85a │ │ │ │ - b 0xfe41d5a0 │ │ │ │ + b 0xfe41d5b8 │ │ │ │ andls r0, r0, #536870912 @ 0x20000000 │ │ │ │ - blx 0x29fb4c │ │ │ │ + blx 0x29fb64 │ │ │ │ @ instruction: 0xf1baf209 │ │ │ │ - blx 0xa935b8 │ │ │ │ - b 0x130d5f0 │ │ │ │ - blx 0xa915c4 │ │ │ │ - b 0x130c1e0 │ │ │ │ - bls 0x1115cc │ │ │ │ + blx 0xa935d0 │ │ │ │ + b 0x130d608 │ │ │ │ + blx 0xa915dc │ │ │ │ + b 0x130c1f8 │ │ │ │ + bls 0x1115e4 │ │ │ │ @ instruction: 0xf60efa26 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, r0, lsl #20 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r5, r0, lsl #21 │ │ │ │ rsbvs r6, r0, r2, lsr #32 │ │ │ │ @ instruction: 0xf104d026 │ │ │ │ - bl 0x212a04 │ │ │ │ + bl 0x212a1c │ │ │ │ stmib sp, {r0, r1, r3, r9, fp}^ │ │ │ │ @ instruction: 0xf851b300 │ │ │ │ @ instruction: 0xf8dc3f08 │ │ │ │ @ instruction: 0xf8dc5000 │ │ │ │ - blx 0x9cfa08 │ │ │ │ + blx 0x9cfa20 │ │ │ │ stmdavs sl, {r1, r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x38e20a │ │ │ │ + blx 0x38e222 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ - blx 0x34e292 │ │ │ │ + blx 0x34e2aa │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ vpmax.s8 d15, d14, d18 │ │ │ │ submi r4, r2, fp, rrx │ │ │ │ eorsmi r4, r2, fp, lsr r0 │ │ │ │ @ instruction: 0xf84c406b │ │ │ │ submi r3, r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf84c45e2 │ │ │ │ @@ -261542,73 +261547,73 @@ │ │ │ │ strvs lr, [r2, -r2, ror #17] │ │ │ │ addmi r1, fp, #17408 @ 0x4400 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 7, cr15, [pc], #-0 @ 0x10fa58 │ │ │ │ + ldc2l 7, cr15, [r3], #-0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66c60 │ │ │ │ + bl 0xfec66c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r6, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r5], -r2, lsl #22 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ adccs lr, r2, pc, asr #20 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r8, #192, 2 @ 0x30 │ │ │ │ - b 0x14ff6d8 │ │ │ │ + b 0x14ff6f0 │ │ │ │ ldrtmi r0, [r6], r3, asr #29 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr} │ │ │ │ - bcs 0x13f934 │ │ │ │ + bcs 0x13f94c │ │ │ │ ldcle 8, cr7, [lr, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], #-448 @ 0xfffffe40 @ │ │ │ │ ldcle 2, cr4, [sl], #-648 @ 0xfffffd78 │ │ │ │ ldrteq pc, [r8], #-256 @ 0xffffff00 @ │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x10fbe4 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x10fbfc │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ - blx 0xc1fcbc │ │ │ │ + blx 0xc1fcd4 │ │ │ │ rsbsmi pc, fp, r4, lsl #8 │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ @ instruction: 0xf1004314 │ │ │ │ - blx 0xc10320 │ │ │ │ + blx 0xc10338 │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eormi r4, r3, r4, lsl #1 │ │ │ │ - bl 0x25fcb8 │ │ │ │ + bl 0x25fcd0 │ │ │ │ ldrbtmi r0, [r7], #-1804 @ 0xfffff8f4 │ │ │ │ eorvc r4, fp, ip, lsr #13 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-131]! @ 0xffffff7d │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x285f18 │ │ │ │ + bl 0x285f30 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178ff0c │ │ │ │ + blne 0x178ff24 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf700bdf8 │ │ │ │ - svclt 0x0000fc1e │ │ │ │ + svclt 0x0000fc12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66d24 │ │ │ │ + bl 0xfec66d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dcb40 │ │ │ │ - b 0x14d85c8 │ │ │ │ + b 0x14dcb58 │ │ │ │ + b 0x14d85e0 │ │ │ │ @ instruction: 0xf1c205c5 │ │ │ │ svclt 0x00140610 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ svclt 0x00a82a00 │ │ │ │ stmdahi fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1c2dd40 │ │ │ │ @@ -261623,199 +261628,199 @@ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ ldceq 1, cr15, [r0], {2} │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ strtmi r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ mlasmi r3, r6, r0, r4 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cdc4c │ │ │ │ + blcc 0x1cdc64 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1dfdf4 │ │ │ │ + b 0xfe1dfe0c │ │ │ │ eorsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cdc64 │ │ │ │ + blcc 0x1cdc7c │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa17bc4 │ │ │ │ + bne 0xffa17bdc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff00d7e2 │ │ │ │ + blx 0xfed0d7fa │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66de8 │ │ │ │ + bl 0xfec66e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dcc04 │ │ │ │ - b 0x14db68c │ │ │ │ + b 0x14dcc1c │ │ │ │ + b 0x14db6a4 │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140220 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bcs 0x13fabc │ │ │ │ + bcs 0x13fad4 │ │ │ │ ldcle 8, cr6, [sp, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], -lr, asr #3 @ │ │ │ │ ldcle 2, cr4, [r9], #-712 @ 0xfffffd38 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ - blx 0x9a0940 │ │ │ │ + blx 0x9a0958 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe1dfd20 │ │ │ │ + b 0xfe1dfd38 │ │ │ │ strmi r0, [r4], ip, lsl #6 │ │ │ │ @ instruction: 0xf84c4420 │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ - blx 0x1d7c68 │ │ │ │ + blx 0x1d7c80 │ │ │ │ subsmi pc, r3, lr, lsl #6 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ - blcc 0x24dda4 │ │ │ │ + blcc 0x24ddbc │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa17c84 │ │ │ │ + bne 0xffa17c9c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x180d8a2 │ │ │ │ + blx 0x150d8ba │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ sbcslt r4, r3, #140509184 @ 0x8600000 │ │ │ │ andcs pc, r1, r2, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, ip, sp} │ │ │ │ svclt 0x0018b083 │ │ │ │ - b 0x14dbcc8 │ │ │ │ + b 0x14dbce0 │ │ │ │ svclt 0x000803c3 │ │ │ │ @ instruction: 0xf8de461f │ │ │ │ svclt 0x0018c000 │ │ │ │ addsne r0, r0, #199 @ 0xc7 │ │ │ │ strbeq pc, [r0, #-448] @ 0xfffffe40 @ │ │ │ │ ldrdls pc, [r4], -lr │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r5, r6, r7, fp} │ │ │ │ stccs 15, cr11, [r0, #-672] @ 0xfffffd60 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ ldclle 6, cr9, [r7, #-0] │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x10fd3f @ │ │ │ │ - beq 0x94c3f4 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x10fd57 @ │ │ │ │ + beq 0x94c40c │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x25ff04 │ │ │ │ - blx 0xa8e528 │ │ │ │ - blx 0xa8d504 │ │ │ │ - b 0x12cdd28 │ │ │ │ - b 0x1291534 │ │ │ │ + blx 0x25ff1c │ │ │ │ + blx 0xa8e540 │ │ │ │ + blx 0xa8d51c │ │ │ │ + b 0x12cdd40 │ │ │ │ + b 0x129154c │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ sbcmi r0, r5, r0, lsr #20 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ - b 0x125ff30 │ │ │ │ + b 0x125ff48 │ │ │ │ @ instruction: 0xf1c00508 │ │ │ │ - blx 0xa91da4 │ │ │ │ - b 0x128e948 │ │ │ │ - blx 0x211158 │ │ │ │ - b 0x11ce958 │ │ │ │ - blx 0xa10560 │ │ │ │ - b 0x11ce958 │ │ │ │ + blx 0xa91dbc │ │ │ │ + b 0x128e960 │ │ │ │ + blx 0x211170 │ │ │ │ + b 0x11ce970 │ │ │ │ + blx 0xa10578 │ │ │ │ + b 0x11ce970 │ │ │ │ addmi r0, r4, fp, lsl #4 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ - b 0xfe21ff5c │ │ │ │ + b 0xfe21ff74 │ │ │ │ eormi r0, sl, ip, lsl #8 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf8ce4034 │ │ │ │ ldmeq sl!, {r2, sp}^ │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf8ce2a01 │ │ │ │ eorle r4, r8, r0 │ │ │ │ stceq 1, cr15, [r8], {14} │ │ │ │ stmdbeq r7, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ movwvc lr, #2509 @ 0x9cd │ │ │ │ svcmi 0x0008f851 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ vpmax.s8 d15, d0, d4 │ │ │ │ - blx 0x21fee8 │ │ │ │ + blx 0x21ff00 │ │ │ │ eorsmi pc, r2, sl, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x34dec0 │ │ │ │ + blcs 0x34ded8 │ │ │ │ strbmi r4, [ip, #131] @ 0x83 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ stccc 8, cr15, [r4], {76} @ 0x4c │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, fp, #0, 6 │ │ │ │ - bl 0x4c61dc │ │ │ │ + bl 0x4c61f4 │ │ │ │ strcs r0, [r0], #-519 @ 0xfffffdf9 │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9a11cc │ │ │ │ + bl 0xfe9a11e4 │ │ │ │ addsmi r0, r9, #-2147483645 @ 0x80000003 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff00d9e0 │ │ │ │ + blx 0xfed0d9f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec66fe8 │ │ │ │ + bl 0xfec67000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x10fe60 │ │ │ │ - vldr d7, [pc, #36] @ 0x10fe38 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x10fe78 │ │ │ │ + vldr d7, [pc, #36] @ 0x10fe50 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ mullt r7, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6704c │ │ │ │ + bl 0xfec67064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x10fe80 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x10fe98 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mrrcvc 6, 4, pc, r0, cr2 @ │ │ │ │ - blvc 0x64b4e8 │ │ │ │ + blvc 0x64b500 │ │ │ │ andgt pc, ip, r3, asr r8 @ │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x10fe88 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x10fea0 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r3, asr pc @ │ │ │ │ @@ -261839,93 +261844,93 @@ │ │ │ │ vabal.u8 q9, d4, d1 │ │ │ │ stccs 14, cr2, [r2, #-768] @ 0xfffffd00 │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ svcpl 0x0080f414 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ uqadd16mi fp, r6, r8 │ │ │ │ @ instruction: 0xf41419be │ │ │ │ - b 0x14eb104 │ │ │ │ + b 0x14eb11c │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ ldrbvc pc, [r0, #-1602] @ 0xfffff9be @ │ │ │ │ vmlseq.f32 s29, s28, s30 │ │ │ │ ldmdbpl sp!, {r0, r1, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ vaddl.u8 q14, d5, d8 │ │ │ │ andle r4, fp, r0, asr #15 │ │ │ │ - beq 0x1cbf38 │ │ │ │ + beq 0x1cbf50 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4c00 │ │ │ │ ldrbmi r0, [r4], -r0, lsl #24 │ │ │ │ strls r2, [r2], #-1026 @ 0xfffffbfe │ │ │ │ - bleq 0x4cab44 │ │ │ │ + bleq 0x4cab5c │ │ │ │ @ instruction: 0xf8cd1f1e │ │ │ │ svcne 0x0005b010 │ │ │ │ - beq 0x4cab4c │ │ │ │ + beq 0x4cab64 │ │ │ │ strbtmi r2, [r3], r0, lsl #8 │ │ │ │ ldrtmi r9, [r9], -r4, lsl #22 │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ andls pc, r4, r3, lsr r8 @ │ │ │ │ andeq lr, r0, fp, lsl #21 │ │ │ │ mrc2 7, 5, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf7f54648 │ │ │ │ - bls 0x20fa28 │ │ │ │ + bls 0x20fa40 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ strbmi r9, [r0], -r2, lsl #22 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf71a3404 │ │ │ │ - blls 0x28f594 │ │ │ │ + blls 0x28f57c │ │ │ │ svceq 0x0004f845 │ │ │ │ - blle 0xff9609f8 │ │ │ │ + blle 0xff960a10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec671a8 │ │ │ │ + bl 0xfec671c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x110020 │ │ │ │ - vldr d7, [pc, #36] @ 0x10fff8 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x110038 │ │ │ │ + vldr d7, [pc, #36] @ 0x110010 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6720c │ │ │ │ + bl 0xfec67224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x110040 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x110058 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mrrcvc 6, 4, pc, r0, cr2 @ │ │ │ │ - blvc 0x64b6a8 │ │ │ │ + blvc 0x64b6c0 │ │ │ │ andgt pc, ip, r3, asr r8 @ │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x110048 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x110060 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r5, lsr #30 │ │ │ │ @@ -261963,66 +261968,66 @@ │ │ │ │ stmibmi r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf004d00a │ │ │ │ stccs 4, cr0, [r0], {2} │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4800 │ │ │ │ strtmi r0, [r0], -r0, lsl #16 │ │ │ │ andls r2, r2, r2 │ │ │ │ - bl 0x161c04 │ │ │ │ + bl 0x161c1c │ │ │ │ @ instruction: 0xf04f0746 │ │ │ │ - bl 0x192104 │ │ │ │ + bl 0x19211c │ │ │ │ movwls r0, #29253 @ 0x7245 │ │ │ │ - blls 0x274920 │ │ │ │ + blls 0x274938 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, r8, r3, lsr r8 @ │ │ │ │ ldc2l 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ strmi r9, [r3], r7, lsl #22 │ │ │ │ streq lr, [r8], -r3, lsl #22 │ │ │ │ - bl 0x1f6d3c │ │ │ │ - blpl 0xf11548 │ │ │ │ + bl 0x1f6d54 │ │ │ │ + blpl 0xf11560 │ │ │ │ strcc r4, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ andeq lr, r0, sl, lsl #21 │ │ │ │ stc2l 7, cr15, [sl, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #22 │ │ │ │ - blls 0x1b4d40 │ │ │ │ - stc2 7, cr15, [r2], #104 @ 0x68 │ │ │ │ + blls 0x1b4d58 │ │ │ │ + ldc2 7, cr15, [r6], {26} │ │ │ │ @ instruction: 0xf8452c10 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ @ instruction: 0x37100810 │ │ │ │ - blle 0xff7217b8 │ │ │ │ + blle 0xff7217d0 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb5f0 │ │ │ │ sbcslt r0, ip, #2, 30 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1040301 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x14dc990 │ │ │ │ + b 0x14dc9a8 │ │ │ │ svclt 0x001204c4 │ │ │ │ @ instruction: 0x4627461f │ │ │ │ ldrmi r4, [r7], #-1571 @ 0xfffff9dd │ │ │ │ and r1, sl, r5, asr #28 │ │ │ │ svceq 0x0007f1bc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2c0110 │ │ │ │ + blx 0x2c0128 │ │ │ │ addsmi pc, r7, #12, 28 @ 0xc0 │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf912d013 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf1bc6f01 │ │ │ │ - ble 0xffc53dc8 │ │ │ │ + ble 0xffc53de0 │ │ │ │ svceq 0x0007f11c │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbfa8 │ │ │ │ addsmi r0, r7, #0, 28 │ │ │ │ @ instruction: 0xfe0efa46 │ │ │ │ svc 0x0001f805 │ │ │ │ adcmi sp, r3, #-1073741766 @ 0xc000003a │ │ │ │ @@ -262039,31 +262044,31 @@ │ │ │ │ strmi r0, [r4], -r2, lsl #30 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smlatbeq r2, r1, r1, pc @ │ │ │ │ streq pc, [r2, #-420] @ 0xfffffe5c │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14ffe90 │ │ │ │ + b 0x14ffea8 │ │ │ │ strbtmi r0, [r7], -ip, asr #25 │ │ │ │ strmi r4, [r4], r7, lsl #12 │ │ │ │ and r4, r9, r7, lsl r4 │ │ │ │ @ instruction: 0xf04f2b0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s12 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andsle lr, r3, r2, lsl #30 │ │ │ │ - blcc 0x1ce718 │ │ │ │ + blcc 0x1ce730 │ │ │ │ svcvs 0x0002f931 │ │ │ │ - blcs 0x13cbc4 │ │ │ │ + blcs 0x13cbdc │ │ │ │ @ instruction: 0xf113daee │ │ │ │ @ instruction: 0xf04f0f0f │ │ │ │ svclt 0x00a80e0f │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ - blx 0x12a0d54 │ │ │ │ + blx 0x12a0d6c │ │ │ │ @ instruction: 0xf825fe0e │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r0, #26624 @ 0x6800 │ │ │ │ @@ -262075,102 +262080,102 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ cps #1 │ │ │ │ @ instruction: 0xf10132ff │ │ │ │ - b 0x14dcab8 │ │ │ │ + b 0x14dcad0 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ and r1, sl, ip, ror #28 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x2c0238 │ │ │ │ + blx 0x2c0250 │ │ │ │ stcle 3, cr15, [r0, #-12] │ │ │ │ adcsmi r2, sl, #0, 6 │ │ │ │ svccc 0x0001f804 │ │ │ │ @ instruction: 0xf812d015 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ - blx 0x14ebef4 │ │ │ │ + blx 0x14ebf0c │ │ │ │ @ instruction: 0xf1befe83 │ │ │ │ - ble 0xffbd3ef8 │ │ │ │ + ble 0xffbd3f10 │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0007f11e │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x12c01a8 │ │ │ │ + blx 0x12c01c0 │ │ │ │ adcsmi pc, sl, #8, 6 @ 0x20000000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strmi sp, [r4, #489] @ 0x1e9 │ │ │ │ - bl 0x284b38 │ │ │ │ + bl 0x284b50 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a9f2c │ │ │ │ + blne 0x17a9f44 │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ @ instruction: 0xf1a10001 │ │ │ │ @ instruction: 0xf1a50102 │ │ │ │ - b 0x14d1364 │ │ │ │ + b 0x14d137c │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x508398 │ │ │ │ - blx 0x2c02d4 │ │ │ │ + blcs 0x5083b0 │ │ │ │ + blx 0x2c02ec │ │ │ │ stcle 14, cr15, [r1, #-12] │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf82442ba │ │ │ │ andsle lr, r2, r2, lsl #30 │ │ │ │ - blcc 0x1ce450 │ │ │ │ + blcc 0x1ce468 │ │ │ │ svcvs 0x0002f831 │ │ │ │ - blcs 0x13ccfc │ │ │ │ + blcs 0x13cd14 │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ movwcc r0, #63488 @ 0xf800 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x12c0240 │ │ │ │ + blx 0x12c0258 │ │ │ │ adcsmi pc, sl, #8, 28 @ 0x80 │ │ │ │ svc 0x0002f824 │ │ │ │ strmi sp, [r4, #492] @ 0x1ec │ │ │ │ - bl 0x284bd0 │ │ │ │ + bl 0x284be8 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a9fc4 │ │ │ │ + blne 0x17a9fdc │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e1df8 │ │ │ │ + b 0x14e1e10 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a246ba │ │ │ │ @ instruction: 0xf1a2463c │ │ │ │ strmi r0, [sl], #1544 @ 0x608 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blx 0xfff4c5a6 │ │ │ │ + blx 0xfff4c5be │ │ │ │ stmib r8!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -262193,52 +262198,52 @@ │ │ │ │ svclt 0x00164c29 │ │ │ │ strbmi r0, [r0], -sp, ror #1 │ │ │ │ addlt r4, r8, r8, lsr #12 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strtcs lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq lr, r0, pc, asr #20 │ │ │ │ - beq 0x54c898 │ │ │ │ + beq 0x54c8b0 │ │ │ │ rscscc pc, pc, r0, lsl #2 │ │ │ │ strbmi fp, [r5], -r8, lsl #30 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ streq pc, [r8], -r9, lsl #2 │ │ │ │ rsceq r4, r4, r0, lsr #8 │ │ │ │ strmi r1, [ip], #-2327 @ 0xfffff6e9 │ │ │ │ - beq 0xff14b0d8 │ │ │ │ + beq 0xff14b0f0 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ movwcs lr, #18676 @ 0x48f4 │ │ │ │ ldc 7, cr3, [r1, #64] @ 0x40 │ │ │ │ vstr d7, [sp] │ │ │ │ @ instruction: 0xf0637b00 │ │ │ │ ldrbmi pc, [r4, #-3341] @ 0xfffff2f3 @ │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ movwcs lr, #18662 @ 0x48e6 │ │ │ │ strmi sp, [r8, #490]! @ 0x1ea │ │ │ │ - bl 0x386904 │ │ │ │ + bl 0x38691c │ │ │ │ andcs r0, r0, r5, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d08f4 │ │ │ │ + bl 0xfe9d090c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ - blmi 0x3c68d8 │ │ │ │ - blls 0x2ea560 │ │ │ │ + blmi 0x3c68f0 │ │ │ │ + blls 0x2ea578 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1aa87f0 │ │ │ │ - svclt 0x0000fc9b │ │ │ │ + svclt 0x0000fc8f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67728 │ │ │ │ + bl 0xfec67740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ pkhbtmi r1, lr, r8, lsl #5 │ │ │ │ sbceq fp, r1, r2, lsl #1 │ │ │ │ @ instruction: 0x0c01eb02 │ │ │ │ streq lr, [r1, #-2830] @ 0xfffff4f2 │ │ │ │ @ instruction: 0xf8529301 │ │ │ │ @@ -262256,208 +262261,208 @@ │ │ │ │ ldrsbeq r0, [fp], #1 │ │ │ │ @ instruction: 0xf1a32918 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ svclt 0x00980100 │ │ │ │ @ instruction: 0xf1042208 │ │ │ │ andlt r0, r2, r0, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt r6, {r1, r2, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmialt sl, {r1, r2, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x18fd9e4 │ │ │ │ + blx 0x18fd9fc │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198db0 │ │ │ │ + bcs 0x198dc8 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1105c0 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x1105d8 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14e105c │ │ │ │ + b 0x14e1074 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf80c0300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x1107f8 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110810 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7af1fc │ │ │ │ + bne 0x7af214 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fda58 │ │ │ │ + blx 0x18fda70 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198e24 │ │ │ │ + bcs 0x198e3c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x110634 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x11064c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f811 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf80c12c0 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x110664 │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x11067c │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af268 │ │ │ │ + bne 0x7af280 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdac0 │ │ │ │ + blx 0x18fdad8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198e8c │ │ │ │ + bcs 0x198ea4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x11069c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x1106b4 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bd44 │ │ │ │ - blvc 0x1cb958 │ │ │ │ + blvc 0x30bd5c │ │ │ │ + blvc 0x1cb970 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdb30 │ │ │ │ + blx 0x18fdb48 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198efc │ │ │ │ + bcs 0x198f14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x11070c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x110724 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bdb4 │ │ │ │ - blvc 0x1cb9c8 │ │ │ │ + blvc 0x30bdcc │ │ │ │ + blvc 0x1cb9e0 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdba0 │ │ │ │ + blx 0x18fdbb8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198f6c │ │ │ │ + bcs 0x198f84 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x11077c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x110794 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ mvnseq pc, #131 @ 0x83 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x1109b0 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x1109c8 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7af3b4 │ │ │ │ + bne 0x7af3cc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdc10 │ │ │ │ + blx 0x18fdc28 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198fdc │ │ │ │ + bcs 0x198ff4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14e1288 │ │ │ │ + b 0x14e12a0 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf82c0300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x110a24 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110a3c │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af428 │ │ │ │ + bne 0x7af440 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdc80 │ │ │ │ + blx 0x18fdc98 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19904c │ │ │ │ + bcs 0x199064 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccs 0x0002f831 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf82c32c0 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x11088c │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x1108a4 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af490 │ │ │ │ + bne 0x7af4a8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdce8 │ │ │ │ + blx 0x18fdd00 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1990b4 │ │ │ │ + bcs 0x1990cc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -262465,26 +262470,26 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bf6c │ │ │ │ - blvc 0x1cbb80 │ │ │ │ + blvc 0x30bf84 │ │ │ │ + blvc 0x1cbb98 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdd58 │ │ │ │ + blx 0x18fdd70 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x199124 │ │ │ │ + bcs 0x19913c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -262492,42 +262497,42 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bfdc │ │ │ │ - blvc 0x1cbbf0 │ │ │ │ + blvc 0x30bff4 │ │ │ │ + blvc 0x1cbc08 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fddc8 │ │ │ │ + blx 0x18fdde0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x199194 │ │ │ │ + bcs 0x1991ac │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f82c │ │ │ │ ldrmi sp, [r6, #502] @ 0x1f6 │ │ │ │ stmne r3, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ - blvc 0x2cc048 │ │ │ │ - blvc 0x1cbc5c │ │ │ │ + blvc 0x2cc060 │ │ │ │ + blvc 0x1cbc74 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @@ -262539,23 +262544,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ svc 0x0001f910 │ │ │ │ - bl 0xfec221bc │ │ │ │ + bl 0xfec221d4 │ │ │ │ svclt 0x00c8020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x790e4c │ │ │ │ + blne 0x790e64 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262567,15 +262572,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf93118cf │ │ │ │ @ instruction: 0xf930cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc09b4 │ │ │ │ + bl 0xfecc09cc │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -262590,17 +262595,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x24ec60 │ │ │ │ + blcs 0x24ec78 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe9a153c │ │ │ │ + bl 0xfe9a1554 │ │ │ │ svclt 0x00c80001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -262611,39 +262616,39 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14e2358 │ │ │ │ + b 0x14e2370 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x151b78 │ │ │ │ + bl 0x151b90 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1aa0784 │ │ │ │ + bl 0x1aa079c │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x807b34 │ │ │ │ + bne 0x807b4c │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x286fb8 │ │ │ │ + bl 0x286fd0 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1790fac │ │ │ │ + blne 0x1790fc4 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262654,23 +262659,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f811 │ │ │ │ svc 0x0001f810 │ │ │ │ - bl 0xfec22388 │ │ │ │ + bl 0xfec223a0 │ │ │ │ svclt 0x0088020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x791018 │ │ │ │ + blne 0x791030 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262682,15 +262687,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf83118cf │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0a80 │ │ │ │ + bl 0xfecc0a98 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -262705,17 +262710,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x24ee2c │ │ │ │ + blcs 0x24ee44 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe9a1708 │ │ │ │ + bl 0xfe9a1720 │ │ │ │ svclt 0x00880001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -262726,124 +262731,124 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14e2524 │ │ │ │ + b 0x14e253c │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x151d44 │ │ │ │ + bl 0x151d5c │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1aa0950 │ │ │ │ + bl 0x1aa0968 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x805d00 │ │ │ │ + bne 0x805d18 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x287184 │ │ │ │ + bl 0x28719c │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1791178 │ │ │ │ + blne 0x1791190 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14e25b0 │ │ │ │ + b 0x14e25c8 │ │ │ │ @ instruction: 0xf10406c6 │ │ │ │ svclt 0x00143cff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ mcrne 6, 2, r4, cr13, cr6, {5} │ │ │ │ - bl 0x4186f4 │ │ │ │ + bl 0x41870c │ │ │ │ @ instruction: 0xf915080e │ │ │ │ @ instruction: 0xf9102f01 │ │ │ │ @ instruction: 0xf91c1f01 │ │ │ │ addmi r7, sl, #1, 30 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400cac │ │ │ │ + bne 0xfe400cc4 │ │ │ │ ldrtmi r4, [fp], #-1476 @ 0xfffffa3c │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x2471fc │ │ │ │ + bl 0x247214 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7911f0 │ │ │ │ + blne 0x791208 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d121c │ │ │ │ + b 0x14d1234 │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140202 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf9311987 │ │ │ │ @ instruction: 0xf932cf02 │ │ │ │ @ instruction: 0xf930ef02 │ │ │ │ ldrbmi r5, [r4, #2818]! @ 0xb02 │ │ │ │ movweq lr, #60332 @ 0xebac │ │ │ │ - bl 0xfecc0d18 │ │ │ │ + bl 0xfecc0d30 │ │ │ │ adcsmi r0, r8, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf820442b │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x34c4c8 │ │ │ │ + blvc 0x34c4e0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d469c │ │ │ │ + b 0x14d46b4 │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400d90 │ │ │ │ + bne 0xfe400da8 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xdafae0 │ │ │ │ - blvc 0x1cc148 │ │ │ │ + bne 0xdafaf8 │ │ │ │ + blvc 0x1cc160 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -262852,34 +262857,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff408f3c │ │ │ │ + bne 0xff408f54 │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x119ff3c │ │ │ │ + bl 0x119ff54 │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38bd0c │ │ │ │ - bne 0x1807ed4 │ │ │ │ + beq 0x38bd24 │ │ │ │ + bne 0x1807eec │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe9335c │ │ │ │ + bne 0xe93374 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -262890,82 +262895,82 @@ │ │ │ │ svclt 0x00180601 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, #0, 2 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144605 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mcrne 6, 2, r4, cr15, cr4, {5} │ │ │ │ - bl 0x1d88f8 │ │ │ │ + bl 0x1d8910 │ │ │ │ @ instruction: 0xf817080c │ │ │ │ @ instruction: 0xf8142f01 │ │ │ │ @ instruction: 0xf9131f01 │ │ │ │ addsmi lr, r1, #1, 30 │ │ │ │ andeq lr, r1, r2, lsr #23 │ │ │ │ - bne 0xfe340de0 │ │ │ │ + bne 0xfe340df8 │ │ │ │ strmi r4, [r6], #1347 @ 0x543 │ │ │ │ and pc, r0, r3, lsl #17 │ │ │ │ strbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x2873f0 │ │ │ │ + bl 0x287408 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x17913e4 │ │ │ │ + blne 0x17913fc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, sp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d2010 │ │ │ │ + b 0x14d2028 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140102 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf8341987 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf830ef02 │ │ │ │ strbmi r3, [r6, #2818]! @ 0xb02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0e4c │ │ │ │ + bl 0xfecc0e64 │ │ │ │ adcsmi r0, r8, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8204413 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x30c6bc │ │ │ │ + blvc 0x30c6d4 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d488c │ │ │ │ + b 0x14d48a4 │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400d80 │ │ │ │ + bne 0xfe400d98 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xdafcd0 │ │ │ │ - blvc 0x1cc338 │ │ │ │ + bne 0xdafce8 │ │ │ │ + blvc 0x1cc350 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -262974,34 +262979,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff40912c │ │ │ │ + bne 0xff409144 │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x11a012c │ │ │ │ + bl 0x11a0144 │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38befc │ │ │ │ - bne 0x18060c4 │ │ │ │ + beq 0x38bf14 │ │ │ │ + bne 0x18060dc │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe9354c │ │ │ │ + bne 0xe93564 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -263016,61 +263021,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 12, cr14, [r2], {16} │ │ │ │ + stccs 12, cr14, [r2], {20} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f79c4 │ │ │ │ + b 0x14f79dc │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #2624 @ 0xa40 │ │ │ │ + adcmi pc, r5, #1856 @ 0x740 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128be18 │ │ │ │ + bleq 0x128be30 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #1472 @ 0x5c0 │ │ │ │ - bleq 0x1cf2bc │ │ │ │ - blls 0x1485e0 │ │ │ │ + adcmi pc, r5, #704 @ 0x2c0 │ │ │ │ + bleq 0x1cf2d4 │ │ │ │ + blls 0x1485f8 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d162c │ │ │ │ + bl 0xfe9d1644 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487610 │ │ │ │ - blls 0x126b298 │ │ │ │ + blmi 0x487628 │ │ │ │ + blls 0x126b2b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - ldc2l 1, cr15, [ip], #-676 @ 0xfffffd5c │ │ │ │ + ldc2l 1, cr15, [r0], #-676 @ 0xfffffd5c │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - ldc2l 1, cr15, [r8, #676]! @ 0x2a4 │ │ │ │ + stc2l 1, cr15, [ip, #676]! @ 0x2a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263079,61 +263084,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02eb92 │ │ │ │ + @ instruction: 0x2c02eb96 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7ac0 │ │ │ │ + b 0x14f7ad8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #45824 @ 0xb300 │ │ │ │ + adcmi pc, r5, #42752 @ 0xa700 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28bf14 │ │ │ │ + bleq 0xfe28bf2c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #41216 @ 0xa100 │ │ │ │ - bleq 0x24f438 │ │ │ │ - blls 0x1486dc │ │ │ │ + adcmi pc, r5, #38144 @ 0x9500 │ │ │ │ + bleq 0x24f450 │ │ │ │ + blls 0x1486f4 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1728 │ │ │ │ + bl 0xfe9d1740 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48770c │ │ │ │ - blls 0x126b394 │ │ │ │ + blmi 0x487724 │ │ │ │ + blls 0x126b3ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xcd9fa │ │ │ │ + blx 0xffdcda12 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - ldc2l 1, cr15, [sl, #-676]! @ 0xfffffd5c │ │ │ │ + stc2l 1, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263143,65 +263148,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - bl 0x54da04 │ │ │ │ + bl 0x64da1c │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e2a00 │ │ │ │ + b 0x14e2a18 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - ldc2 7, cr15, [r8, #-72]! @ 0xffffffb8 │ │ │ │ + stc2 7, cr15, [ip, #-72]! @ 0xffffffb8 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c010 │ │ │ │ + bleq 0xff28c028 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7129700 │ │ │ │ - adcsmi pc, r5, #2496 @ 0x9c0 │ │ │ │ + adcsmi pc, r5, #1728 @ 0x6c0 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea1181c │ │ │ │ + bl 0xfea11834 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647800 │ │ │ │ - blls 0x12eb488 │ │ │ │ + blmi 0x647818 │ │ │ │ + blls 0x12eb4a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5400 │ │ │ │ - blne 0x78bd80 │ │ │ │ + bls 0x1f5418 │ │ │ │ + blne 0x78bd98 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, r7, ror fp @ │ │ │ │ + andls pc, r3, fp, ror #22 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fce7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263210,61 +263215,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02ea8c │ │ │ │ + @ instruction: 0x2c02ea90 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7ccc │ │ │ │ + b 0x14f7ce4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #300 @ 0x12c │ │ │ │ + adcmi pc, r5, #63, 30 @ 0xfc │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c120 │ │ │ │ + bleq 0x128c138 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #57, 30 @ 0xe4 │ │ │ │ - bleq 0x1cf5c4 │ │ │ │ - blls 0x1488e8 │ │ │ │ + adcmi pc, r5, #45, 30 @ 0xb4 │ │ │ │ + bleq 0x1cf5dc │ │ │ │ + blls 0x148900 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1934 │ │ │ │ + bl 0xfe9d194c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487918 │ │ │ │ - blls 0x126b5a0 │ │ │ │ + blmi 0x487930 │ │ │ │ + blls 0x126b5b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xfff4dc04 │ │ │ │ + blx 0xffc4dc1c │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - ldc2l 1, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ + stc2l 1, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263273,61 +263278,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02ea0e │ │ │ │ + @ instruction: 0x2c02ea12 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7dc8 │ │ │ │ + b 0x14f7de0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #13, 30 @ 0x34 │ │ │ │ + adcmi pc, r5, #1, 30 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c21c │ │ │ │ + bleq 0xfe28c234 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #4016 @ 0xfb0 │ │ │ │ - bleq 0x24f740 │ │ │ │ - blls 0x1489e4 │ │ │ │ + adcmi pc, r5, #3824 @ 0xef0 │ │ │ │ + bleq 0x24f758 │ │ │ │ + blls 0x1489fc │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1a30 │ │ │ │ + bl 0xfe9d1a48 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487a14 │ │ │ │ - blls 0x126b69c │ │ │ │ + blmi 0x487a2c │ │ │ │ + blls 0x126b6b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0x1fcdd00 │ │ │ │ + blx 0x1ccdd18 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xffecdd0a │ │ │ │ + blx 0xffbcdd22 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263337,65 +263342,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - stmib ip, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r0, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e2d08 │ │ │ │ + b 0x14e2d20 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - cdp2 7, 11, cr15, cr2, cr6, {1} │ │ │ │ + cdp2 7, 10, cr15, cr6, cr6, {1} │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c318 │ │ │ │ + bleq 0xff28c330 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #2576 @ 0xa10 │ │ │ │ + adcsmi pc, r5, #2384 @ 0x950 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea11b24 │ │ │ │ + bl 0xfea11b3c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647b08 │ │ │ │ - blls 0x12eb790 │ │ │ │ + blmi 0x647b20 │ │ │ │ + blls 0x12eb7a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5708 │ │ │ │ - blne 0x78c088 │ │ │ │ + bls 0x1f5720 │ │ │ │ + blne 0x78c0a0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - strdls pc, [r3], -r3 │ │ │ │ + andls pc, r3, r7, ror #19 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000fb6f │ │ │ │ + svclt 0x0000fb63 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263404,61 +263409,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - @ instruction: 0x2c02e908 │ │ │ │ + @ instruction: 0x2c02e90c │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7fd4 │ │ │ │ + b 0x14f7fec │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #13760 @ 0x35c0 │ │ │ │ + adcmi pc, r5, #12992 @ 0x32c0 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c428 │ │ │ │ + bleq 0x128c440 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #12608 @ 0x3140 │ │ │ │ - bleq 0x1cf8cc │ │ │ │ - blls 0x148bf0 │ │ │ │ + adcmi pc, r5, #11840 @ 0x2e40 │ │ │ │ + bleq 0x1cf8e4 │ │ │ │ + blls 0x148c08 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1c3c │ │ │ │ + bl 0xfe9d1c54 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487c20 │ │ │ │ - blls 0x126b8a8 │ │ │ │ + blmi 0x487c38 │ │ │ │ + blls 0x126b8c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf974f1a9 │ │ │ │ + @ instruction: 0xf968f1a9 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xffd4df14 │ │ │ │ + blx 0xffa4df2c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263467,61 +263472,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1982401 │ │ │ │ - stccs 8, cr14, [r2], {138} @ 0x8a │ │ │ │ + stccs 8, cr14, [r2], {142} @ 0x8e │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f80d0 │ │ │ │ + b 0x14f80e8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #9792 @ 0x2640 │ │ │ │ + adcmi pc, r5, #9024 @ 0x2340 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c524 │ │ │ │ + bleq 0xfe28c53c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #8640 @ 0x21c0 │ │ │ │ - bleq 0x24fa48 │ │ │ │ - blls 0x148cec │ │ │ │ + adcmi pc, r5, #7872 @ 0x1ec0 │ │ │ │ + bleq 0x24fa60 │ │ │ │ + blls 0x148d04 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1d38 │ │ │ │ + bl 0xfe9d1d50 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487d1c │ │ │ │ - blls 0x126b9a4 │ │ │ │ + blmi 0x487d34 │ │ │ │ + blls 0x126b9bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf8f6f1a9 │ │ │ │ + @ instruction: 0xf8eaf1a9 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0x1dce010 │ │ │ │ + blx 0x1ace028 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263531,65 +263536,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - stmda r8, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmda ip, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3010 │ │ │ │ + b 0x14e3028 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - stc2 7, cr15, [lr, #152] @ 0x98 │ │ │ │ + stc2 7, cr15, [r2, #152] @ 0x98 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c620 │ │ │ │ + bleq 0xff28c638 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #8000 @ 0x1f40 │ │ │ │ + adcsmi pc, r5, #7232 @ 0x1c40 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea11e2c │ │ │ │ + bl 0xfea11e44 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647e10 │ │ │ │ - blls 0x12eba98 │ │ │ │ + blmi 0x647e28 │ │ │ │ + blls 0x12ebab0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5a10 │ │ │ │ - blne 0x78c390 │ │ │ │ + bls 0x1f5a28 │ │ │ │ + blne 0x78c3a8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ - andls pc, r3, pc, ror #16 │ │ │ │ + andls pc, r3, r3, ror #16 │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000f9eb │ │ │ │ + svclt 0x0000f9df │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263598,61 +263603,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1972401 │ │ │ │ - stccs 15, cr14, [r2], {132} @ 0x84 │ │ │ │ + stccs 15, cr14, [r2], {136} @ 0x88 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f82dc │ │ │ │ + b 0x14f82f4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #18176 @ 0x4700 │ │ │ │ + adcmi pc, r5, #15104 @ 0x3b00 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c730 │ │ │ │ + bleq 0x128c748 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #13568 @ 0x3500 │ │ │ │ - bleq 0x1cfbd4 │ │ │ │ - blls 0x148ef8 │ │ │ │ + adcmi pc, r5, #10496 @ 0x2900 │ │ │ │ + bleq 0x1cfbec │ │ │ │ + blls 0x148f10 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1f44 │ │ │ │ + bl 0xfe9d1f5c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487f28 │ │ │ │ - blls 0x126bbb0 │ │ │ │ + blmi 0x487f40 │ │ │ │ + blls 0x126bbc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xfff0f1a8 │ │ │ │ + @ instruction: 0xffe4f1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf96cf1a9 │ │ │ │ + @ instruction: 0xf960f1a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263661,61 +263666,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1972401 │ │ │ │ - stccs 15, cr14, [r2], {6} │ │ │ │ + stccs 15, cr14, [r2], {10} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f83d8 │ │ │ │ + b 0x14f83f0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #2304 @ 0x900 │ │ │ │ + adcmi pc, r5, #259072 @ 0x3f400 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c82c │ │ │ │ + bleq 0xfe28c844 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #252928 @ 0x3dc00 │ │ │ │ - bleq 0x24fd50 │ │ │ │ - blls 0x148ff4 │ │ │ │ + adcmi pc, r5, #240640 @ 0x3ac00 │ │ │ │ + bleq 0x24fd68 │ │ │ │ + blls 0x14900c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2040 │ │ │ │ + bl 0xfe9d2058 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488024 │ │ │ │ - blls 0x126bcac │ │ │ │ + blmi 0x48803c │ │ │ │ + blls 0x126bcc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xff72f1a8 │ │ │ │ + @ instruction: 0xff66f1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf8eef1a9 │ │ │ │ + @ instruction: 0xf8e2f1a9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263725,65 +263730,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - mcr 1, 4, pc, cr4, cr7, {4} @ │ │ │ │ + mcr 1, 4, pc, cr8, cr7, {4} @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3318 │ │ │ │ + b 0x14e3330 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xff1cf98a │ │ │ │ + blx 0xfeecf9a2 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c928 │ │ │ │ + bleq 0xff28c940 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #181248 @ 0x2c400 │ │ │ │ + adcsmi pc, r5, #168960 @ 0x29400 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea12134 │ │ │ │ + bl 0xfea1214c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x648118 │ │ │ │ - blls 0x12ebda0 │ │ │ │ + blmi 0x648130 │ │ │ │ + blls 0x12ebdb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5d18 │ │ │ │ - blne 0x78c698 │ │ │ │ + bls 0x1f5d30 │ │ │ │ + blne 0x78c6b0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a84622 │ │ │ │ - andls pc, r3, fp, ror #29 │ │ │ │ + ldrdls pc, [r3], -pc @ │ │ │ │ @ instruction: 0xf1a9e7aa │ │ │ │ - svclt 0x0000f867 │ │ │ │ + svclt 0x0000f85b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263792,61 +263797,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1972401 │ │ │ │ - stccs 14, cr14, [r2], {-0} │ │ │ │ + stccs 14, cr14, [r2], {4} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f85e4 │ │ │ │ + b 0x14f85fc │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #864256 @ 0xd3000 │ │ │ │ + adcmi pc, r5, #815104 @ 0xc7000 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128ca38 │ │ │ │ + bleq 0x128ca50 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #790528 @ 0xc1000 │ │ │ │ - bleq 0x1cfedc │ │ │ │ - blls 0x149200 │ │ │ │ + adcmi pc, r5, #741376 @ 0xb5000 │ │ │ │ + bleq 0x1cfef4 │ │ │ │ + blls 0x149218 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d224c │ │ │ │ + bl 0xfe9d2264 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488230 │ │ │ │ - blls 0x126beb8 │ │ │ │ + blmi 0x488248 │ │ │ │ + blls 0x126bed0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - cdp2 1, 6, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 1, 6, cr15, cr0, cr8, {5} │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xffe8f1a8 │ │ │ │ + @ instruction: 0xffdcf1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263855,61 +263860,61 @@ │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ @ instruction: 0xf10d0300 │ │ │ │ vst2.8 {d16-d19}, [pc :64], r7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ @ instruction: 0xf1972401 │ │ │ │ - stccs 13, cr14, [r2], {130} @ 0x82 │ │ │ │ + stccs 13, cr14, [r2], {134} @ 0x86 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f86e0 │ │ │ │ + b 0x14f86f8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #610304 @ 0x95000 │ │ │ │ + adcmi pc, r5, #561152 @ 0x89000 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28cb34 │ │ │ │ + bleq 0xfe28cb4c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #536576 @ 0x83000 │ │ │ │ - bleq 0x250058 │ │ │ │ - blls 0x1492fc │ │ │ │ + adcmi pc, r5, #487424 @ 0x77000 │ │ │ │ + bleq 0x250070 │ │ │ │ + blls 0x149314 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2348 │ │ │ │ + bl 0xfe9d2360 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48832c │ │ │ │ - blls 0x126bfb4 │ │ │ │ + blmi 0x488344 │ │ │ │ + blls 0x126bfcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - stc2l 1, cr15, [lr, #672]! @ 0x2a0 │ │ │ │ + stc2l 1, cr15, [r2, #672]! @ 0x2a0 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xff6af1a8 │ │ │ │ + @ instruction: 0xff5ef1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263919,65 +263924,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - stc 1, cr15, [r0, #-604] @ 0xfffffda4 │ │ │ │ + stc 1, cr15, [r4, #-604] @ 0xfffffda4 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3620 │ │ │ │ + b 0x14e3638 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xfe8cfc90 │ │ │ │ + blx 0xfe5cfca8 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28cc30 │ │ │ │ + bleq 0xff28cc48 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #577536 @ 0x8d000 │ │ │ │ + adcsmi pc, r5, #528384 @ 0x81000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea1243c │ │ │ │ + bl 0xfea12454 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x648420 │ │ │ │ - blls 0x12ec0a8 │ │ │ │ + blmi 0x648438 │ │ │ │ + blls 0x12ec0c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f6020 │ │ │ │ - blne 0x78c9a0 │ │ │ │ + bls 0x1f6038 │ │ │ │ + blne 0x78c9b8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a84622 │ │ │ │ - andls pc, r3, r7, ror #26 │ │ │ │ + andls pc, r3, fp, asr sp @ │ │ │ │ @ instruction: 0xf1a8e7aa │ │ │ │ - svclt 0x0000fee3 │ │ │ │ + svclt 0x0000fed7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -263986,15 +263991,15 @@ │ │ │ │ strmi r4, [r7], -lr, lsr #22 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - stccs 12, cr14, [r2], {124} @ 0x7c │ │ │ │ + stccs 12, cr14, [r2], {128} @ 0x80 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr6, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264010,144 +264015,144 @@ │ │ │ │ andsgt pc, r3, r6, lsl r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8004461 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2538 │ │ │ │ + blne 0xff5d2550 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x191540 │ │ │ │ + bls 0x191528 │ │ │ │ ldr r4, [lr, r6, lsl #12]! │ │ │ │ - cdp2 1, 7, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 1, 6, cr15, cr6, cr8, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc9b19c │ │ │ │ + blmi 0xc9b1b4 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stc 1, cr15, [sl], {151} @ 0x97 │ │ │ │ + stc 1, cr15, [lr], {151} @ 0x97 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df1bc │ │ │ │ + b 0x14df1d4 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e2ca0 │ │ │ │ + b 0x14e2cb8 │ │ │ │ mlasle r6, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8204461 │ │ │ │ ldclle 15, cr1, [r5], #8 │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x1d0280 │ │ │ │ + blne 0x1d0298 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8600 │ │ │ │ - blls 0x126c284 │ │ │ │ + blmi 0x4c8618 │ │ │ │ + blls 0x126c29c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - stc2 1, cr15, [r6], {168} @ 0xa8 │ │ │ │ + ldc2l 1, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7be │ │ │ │ - svclt 0x0000fe01 │ │ │ │ + svclt 0x0000fdf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc9b280 │ │ │ │ + blmi 0xc9b298 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0xfe74e8f0 │ │ │ │ + bl 0xfe84e908 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df2a0 │ │ │ │ + b 0x14df2b8 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e2d84 │ │ │ │ + b 0x14e2d9c │ │ │ │ ldrsbtle r0, [r6], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8404461 │ │ │ │ ldclle 15, cr1, [r5], #16 │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x2503e4 │ │ │ │ + blne 0x2503fc │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c86e4 │ │ │ │ - blls 0x126c368 │ │ │ │ + blmi 0x4c86fc │ │ │ │ + blls 0x126c380 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - ldc2 1, cr15, [r4], {168} @ 0xa8 │ │ │ │ + stc2 1, cr15, [r8], {168} @ 0xa8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7be │ │ │ │ - svclt 0x0000fd8f │ │ │ │ + svclt 0x0000fd83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, r6, pc, lsl r6 │ │ │ │ ldmdaeq r7, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -264157,27 +264162,27 @@ │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ strbmi r7, [r0], -r0, lsl #5 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf19700ed │ │ │ │ - svccs 0x0002eb26 │ │ │ │ + svccs 0x0002eb2a │ │ │ │ strcc sp, [r1, -sl, asr #32] │ │ │ │ - b 0x14e2e1c │ │ │ │ - b 0x14d4ea4 │ │ │ │ + b 0x14e2e34 │ │ │ │ + b 0x14d4ebc │ │ │ │ suble r1, sp, sl, lsl r7 │ │ │ │ - b 0x14ff06c │ │ │ │ + b 0x14ff084 │ │ │ │ strbmi r1, [r9], -r7, lsl #28 │ │ │ │ stmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmib r1, {r0, r4, r5, r6, r7, sl, lr}^ │ │ │ │ ldmib r1, {sl, fp, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf848189b │ │ │ │ - bl 0x1421fcc │ │ │ │ + bl 0x1421fe4 │ │ │ │ strmi r0, [r9, #768] @ 0x300 │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0x4621d1f1 │ │ │ │ strbeq lr, [r7, r6, lsl #22] │ │ │ │ ldmib r1, {r1, r2, r5, r7, sl, lr}^ │ │ │ │ strcc r3, [r8, -r0] │ │ │ │ strcs lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @@ -264186,37 +264191,37 @@ │ │ │ │ andeq lr, r4, r0, asr #22 │ │ │ │ @ instruction: 0xf847458e │ │ │ │ mvnsle r0, r4, lsl #24 │ │ │ │ svclt 0x003e45aa │ │ │ │ andeq lr, r6, #10240 @ 0x2800 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r2!, {r2, r9, ip, lr, pc}^ │ │ │ │ - blne 0xfe5d27f8 │ │ │ │ + blne 0xfe5d2810 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r6, pc, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x14e2eb0 │ │ │ │ + b 0x14e2ec8 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b3 │ │ │ │ ldrbmi r4, [r2], -r1, lsr #12 │ │ │ │ vst1.16 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf8cd7380 │ │ │ │ @ instruction: 0xf1a8a004 │ │ │ │ - @ instruction: 0xf8ddfb8b │ │ │ │ + @ instruction: 0xf8ddfb7f │ │ │ │ strmi sl, [r4], -r4 │ │ │ │ @ instruction: 0xf1a8e7a4 │ │ │ │ - svclt 0x0000fd05 │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264225,15 +264230,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - @ instruction: 0x2c02ea9e │ │ │ │ + @ instruction: 0x2c02eaa2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264251,52 +264256,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d28fc │ │ │ │ + blne 0xff5d2914 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x19117c │ │ │ │ + bls 0x191164 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r0], {168} @ 0xa8 │ │ │ │ + stc2 1, cr15, [r4], {168} @ 0xa8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b560 │ │ │ │ + blmi 0xd1b578 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - b 0xb4ebd0 │ │ │ │ + b 0xc4ebe8 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df580 │ │ │ │ + b 0x14df598 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3064 │ │ │ │ + b 0x14e307c │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264305,57 +264310,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d064c │ │ │ │ + blne 0x1d0664 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c89cc │ │ │ │ - blls 0x126c650 │ │ │ │ + blmi 0x4c89e4 │ │ │ │ + blls 0x126c668 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xfe94ecb0 │ │ │ │ + blx 0xfe64ecc8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fc1b │ │ │ │ + svclt 0x0000fc0f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b64c │ │ │ │ + blmi 0xd1b664 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - ldmib r2!, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r6!, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df66c │ │ │ │ + b 0x14df684 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3150 │ │ │ │ + b 0x14e3168 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264364,35 +264369,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x2507b8 │ │ │ │ + blne 0x2507d0 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8ab8 │ │ │ │ - blls 0x126c73c │ │ │ │ + blmi 0x4c8ad0 │ │ │ │ + blls 0x126c754 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xbced9c │ │ │ │ + blx 0x8cedb4 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fba5 │ │ │ │ + svclt 0x0000fb99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264401,15 +264406,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1973501 │ │ │ │ - @ instruction: 0x2c02e93e │ │ │ │ + @ instruction: 0x2c02e942 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264427,52 +264432,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2bbc │ │ │ │ + blne 0xff5d2bd4 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x190ebc │ │ │ │ + bls 0x190ea4 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - blx 0xd4ee92 │ │ │ │ + blx 0xa4eeaa │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b820 │ │ │ │ + blmi 0xd1b838 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmia r8, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia ip, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df840 │ │ │ │ + b 0x14df858 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3324 │ │ │ │ + b 0x14e333c │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264481,57 +264486,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d090c │ │ │ │ + blne 0x1d0924 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8c8c │ │ │ │ - blls 0x126c910 │ │ │ │ + blmi 0x4c8ca4 │ │ │ │ + blls 0x126c928 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf940f1a8 │ │ │ │ + @ instruction: 0xf934f1a8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fabb │ │ │ │ + svclt 0x0000faaf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b90c │ │ │ │ + blmi 0xd1b924 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - ldmda r2, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmda r6, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df92c │ │ │ │ + b 0x14df944 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3410 │ │ │ │ + b 0x14e3428 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ uqasxmi fp, r1, r8 │ │ │ │ @@ -264540,35 +264545,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00384561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250a78 │ │ │ │ + blne 0x250a90 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8d78 │ │ │ │ - blls 0x126c9fc │ │ │ │ + blmi 0x4c8d90 │ │ │ │ + blls 0x126ca14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf8caf1a8 │ │ │ │ + @ instruction: 0xf8bef1a8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fa39 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264577,15 +264582,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1963501 │ │ │ │ - stccs 15, cr14, [r2], {222} @ 0xde │ │ │ │ + stccs 15, cr14, [r2], {226} @ 0xe2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264603,52 +264608,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2e7c │ │ │ │ + blne 0xff5d2e94 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x190bfc │ │ │ │ + bls 0x190be4 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xf9d0f1a8 │ │ │ │ + @ instruction: 0xf9c4f1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bae0 │ │ │ │ + blmi 0xd1baf8 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - svc 0x0068f196 │ │ │ │ + svc 0x006cf196 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfb00 │ │ │ │ + b 0x14dfb18 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e35e4 │ │ │ │ + b 0x14e35fc │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264657,57 +264662,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0bcc │ │ │ │ + blne 0x1d0be4 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8f4c │ │ │ │ - blls 0x126cbd0 │ │ │ │ + blmi 0x4c8f64 │ │ │ │ + blls 0x126cbe8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xffe0f1a7 │ │ │ │ + @ instruction: 0xffd4f1a7 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000f95b │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bbcc │ │ │ │ + blmi 0xd1bbe4 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - mrc 1, 7, APSR_nzcv, cr2, cr6, {4} │ │ │ │ + mrc 1, 7, APSR_nzcv, cr6, cr6, {4} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfbec │ │ │ │ + b 0x14dfc04 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e36d0 │ │ │ │ + b 0x14e36e8 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264716,35 +264721,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250d38 │ │ │ │ + blne 0x250d50 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c9038 │ │ │ │ - blls 0x126ccbc │ │ │ │ + blmi 0x4c9050 │ │ │ │ + blls 0x126ccd4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xff6af1a7 │ │ │ │ + @ instruction: 0xff5ef1a7 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a8e7ba │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -264753,15 +264758,15 @@ │ │ │ │ @ instruction: 0x46074b30 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1963501 │ │ │ │ - stccs 14, cr14, [r2], {126} @ 0x7e │ │ │ │ + stccs 14, cr14, [r2], {130} @ 0x82 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strtmi fp, [sl], -ip, lsl #30 │ │ │ │ adcsmi r0, r7, #226 @ 0xe2 │ │ │ │ ldrbeq lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ mrcne 0, 3, sp, cr8, cr10, {1} │ │ │ │ strmi r2, [r4], r0, lsl #6 │ │ │ │ @@ -264779,52 +264784,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d313c │ │ │ │ + blne 0xff5d3154 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a79201 │ │ │ │ - bls 0x19293c │ │ │ │ + bls 0x192924 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xf870f1a8 │ │ │ │ + @ instruction: 0xf864f1a8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bda0 │ │ │ │ + blmi 0xd1bdb8 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - mcr 1, 0, pc, cr8, cr6, {4} @ │ │ │ │ + mcr 1, 0, pc, cr12, cr6, {4} @ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfdc0 │ │ │ │ + b 0x14dfdd8 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e38a4 │ │ │ │ + b 0x14e38bc │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264833,57 +264838,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0e8c │ │ │ │ + blne 0x1d0ea4 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c920c │ │ │ │ - blls 0x126ce90 │ │ │ │ + blmi 0x4c9224 │ │ │ │ + blls 0x126cea8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - cdp2 1, 8, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 1, 7, cr15, cr4, cr7, {5} │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7ba │ │ │ │ - svclt 0x0000fffb │ │ │ │ + svclt 0x0000ffef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1be8c │ │ │ │ + blmi 0xd1bea4 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - ldc 1, cr15, [r2, #600] @ 0x258 │ │ │ │ + ldc 1, cr15, [r6, #600] @ 0x258 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfeac │ │ │ │ + b 0x14dfec4 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3990 │ │ │ │ + b 0x14e39a8 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #30 │ │ │ │ @@ -264892,54 +264897,54 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00284561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250ff8 │ │ │ │ + blne 0x251010 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c92f8 │ │ │ │ - blls 0x126cf7c │ │ │ │ + blmi 0x4c9310 │ │ │ │ + blls 0x126cf94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - cdp2 1, 0, cr15, cr10, cr7, {5} │ │ │ │ + ldc2l 1, cr15, [lr, #668]! @ 0x29c │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7ba │ │ │ │ - svclt 0x0000ff85 │ │ │ │ + svclt 0x0000ff79 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4974 │ │ │ │ + b 0x14e498c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24db8c │ │ │ │ + beq 0x24dba4 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0xfe4d0daa │ │ │ │ + blx 0xfe1d0dc2 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -264953,24 +264958,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e49f0 │ │ │ │ + b 0x14e4a08 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dc08 │ │ │ │ + beq 0x24dc20 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - stc2 7, cr15, [r4], {133} @ 0x85 │ │ │ │ + ldc2l 7, cr15, [r8], #-532 @ 0xfffffdec │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -264984,30 +264989,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4a6c │ │ │ │ + b 0x14e4a84 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ac94 │ │ │ │ + bl 0x15acac │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3295] @ 0xfffff321 @ │ │ │ │ + ldrbmi pc, [r5, #-3283] @ 0xfffff32d @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3894bc │ │ │ │ + bl 0x3894d4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d34ac │ │ │ │ + bl 0xfe9d34c4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265015,30 +265020,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4ae8 │ │ │ │ + b 0x14e4b00 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ad10 │ │ │ │ + bl 0x15ad28 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3437] @ 0xfffff293 @ │ │ │ │ + ldrbmi pc, [r5, #-3425] @ 0xfffff29f @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389538 │ │ │ │ + bl 0x389550 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3528 │ │ │ │ + bl 0xfe9d3540 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265046,30 +265051,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4b64 │ │ │ │ + b 0x14e4b7c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ab8c │ │ │ │ + bl 0x15aba4 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3475] @ 0xfffff26d @ │ │ │ │ + ldrbmi pc, [r5, #-3463] @ 0xfffff279 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3895b4 │ │ │ │ + bl 0x3895cc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d35a4 │ │ │ │ + bl 0xfe9d35bc │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265077,30 +265082,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4be0 │ │ │ │ + b 0x14e4bf8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ac08 │ │ │ │ + bl 0x15ac20 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3669] @ 0xfffff1ab @ │ │ │ │ + ldrbmi pc, [r5, #-3657] @ 0xfffff1b7 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389630 │ │ │ │ + bl 0x389648 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3620 │ │ │ │ + bl 0xfe9d3638 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265108,24 +265113,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4c5c │ │ │ │ + b 0x14e4c74 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24de74 │ │ │ │ + beq 0x24de8c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - @ instruction: 0xff16f785 │ │ │ │ + @ instruction: 0xff0af785 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265139,24 +265144,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4cd8 │ │ │ │ + b 0x14e4cf0 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24def0 │ │ │ │ + beq 0x24df08 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - @ instruction: 0xff04f785 │ │ │ │ + cdp2 7, 15, cr15, cr8, cr5, {4} │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265170,30 +265175,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4d54 │ │ │ │ + b 0x14e4d6c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15af7c │ │ │ │ + bl 0x15af94 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-2953] @ 0xfffff477 @ │ │ │ │ + ldrbmi pc, [r5, #-2941] @ 0xfffff483 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3897a4 │ │ │ │ + bl 0x3897bc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3794 │ │ │ │ + bl 0xfe9d37ac │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265201,30 +265206,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4dd0 │ │ │ │ + b 0x14e4de8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15aff8 │ │ │ │ + bl 0x15b010 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3095] @ 0xfffff3e9 @ │ │ │ │ + ldrbmi pc, [r5, #-3083] @ 0xfffff3f5 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389820 │ │ │ │ + bl 0x389838 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3810 │ │ │ │ + bl 0xfe9d3828 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265232,30 +265237,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4e4c │ │ │ │ + b 0x14e4e64 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ae74 │ │ │ │ + bl 0x15ae8c │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3151] @ 0xfffff3b1 @ │ │ │ │ + ldrbmi pc, [r5, #-3139] @ 0xfffff3bd @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x38989c │ │ │ │ + bl 0x3898b4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d388c │ │ │ │ + bl 0xfe9d38a4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265263,30 +265268,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4ec8 │ │ │ │ + b 0x14e4ee0 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15aef0 │ │ │ │ + bl 0x15af08 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3345] @ 0xfffff2ef @ │ │ │ │ + ldrbmi pc, [r5, #-3333] @ 0xfffff2fb @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389918 │ │ │ │ + bl 0x389930 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3908 │ │ │ │ + bl 0xfe9d3920 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265294,25 +265299,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4f44 │ │ │ │ + b 0x14e4f5c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e158 │ │ │ │ + beq 0x24e170 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - @ instruction: 0xf8a8f785 │ │ │ │ + @ instruction: 0xf89cf785 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265327,25 +265332,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4fc8 │ │ │ │ + b 0x14e4fe0 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e1dc │ │ │ │ + beq 0x24e1f4 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - @ instruction: 0xf99af785 │ │ │ │ + @ instruction: 0xf98ef785 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265360,32 +265365,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e504c │ │ │ │ + b 0x14e5064 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b270 │ │ │ │ + bl 0x15b288 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2593] @ 0xfffff5df @ │ │ │ │ + ldrbmi pc, [r5, #-2581] @ 0xfffff5eb @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389aa4 │ │ │ │ + bl 0x389abc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3a94 │ │ │ │ + bl 0xfe9d3aac │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265393,32 +265398,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e50d0 │ │ │ │ + b 0x14e50e8 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b2f4 │ │ │ │ + bl 0x15b30c │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2731] @ 0xfffff555 @ │ │ │ │ + ldrbmi pc, [r5, #-2719] @ 0xfffff561 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389b28 │ │ │ │ + bl 0x389b40 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3b18 │ │ │ │ + bl 0xfe9d3b30 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265426,32 +265431,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5154 │ │ │ │ + b 0x14e516c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b178 │ │ │ │ + bl 0x15b190 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2799] @ 0xfffff511 @ │ │ │ │ + ldrbmi pc, [r5, #-2787] @ 0xfffff51d @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389bac │ │ │ │ + bl 0x389bc4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3b9c │ │ │ │ + bl 0xfe9d3bb4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265459,32 +265464,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e51d8 │ │ │ │ + b 0x14e51f0 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b1fc │ │ │ │ + bl 0x15b214 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2989] @ 0xfffff453 @ │ │ │ │ + ldrbmi pc, [r5, #-2977] @ 0xfffff45f @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389c30 │ │ │ │ + bl 0x389c48 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3c20 │ │ │ │ + bl 0xfe9d3c38 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265492,24 +265497,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e525c │ │ │ │ + b 0x14e5274 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b280 │ │ │ │ + bl 0x15b298 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ - @ instruction: 0xfff4f785 │ │ │ │ + @ instruction: 0xffe8f785 │ │ │ │ svceq 0x0002f826 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265524,24 +265529,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e52dc │ │ │ │ + b 0x14e52f4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b500 │ │ │ │ + bl 0x15b518 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r1], -r4, lsl #22 │ │ │ │ - @ instruction: 0xffd0f785 │ │ │ │ + @ instruction: 0xffc4f785 │ │ │ │ svceq 0x0004f846 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265550,58 +265555,58 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d7548 │ │ │ │ + blx 0x18d7560 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x15035b4 │ │ │ │ + b 0x15035cc │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14e0558 │ │ │ │ + b 0x14e0570 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf9111e44 │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d5, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x149da8 │ │ │ │ + bl 0x149dc0 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7a4d9c │ │ │ │ + bne 0x7a4db4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d75bc │ │ │ │ + blx 0x18d75d4 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x1503628 │ │ │ │ + b 0x1503640 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14d49d8 │ │ │ │ + b 0x14d49f0 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1d1ea4 │ │ │ │ + blpl 0x1d1ebc │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x5e44ae │ │ │ │ - b 0x1510600 │ │ │ │ + blx 0x5e44c6 │ │ │ │ + b 0x1510618 │ │ │ │ @ instruction: 0xf8244323 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -265617,23 +265622,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - blcs 0x251b90 │ │ │ │ + blcs 0x251ba8 │ │ │ │ svceq 0x0004f85e │ │ │ │ - blx 0xfe12453a │ │ │ │ + blx 0xfe124552 │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x793e74 │ │ │ │ + blne 0x793e8c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -265643,26 +265648,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e52e8 │ │ │ │ + b 0x14e5300 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1cf130 │ │ │ │ + blvc 0x1cf148 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14f114 │ │ │ │ + blvc 0x14f12c │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ @ instruction: 0x3608fbd1 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265673,62 +265678,62 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf992f1a7 │ │ │ │ + @ instruction: 0xf986f1a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d7744 │ │ │ │ + blx 0x18d775c │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x15037b0 │ │ │ │ + b 0x15037c8 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14e0754 │ │ │ │ + b 0x14e076c │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf8111e44 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x149fa4 │ │ │ │ + bl 0x149fbc │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7a4f98 │ │ │ │ + bne 0x7a4fb0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d77b8 │ │ │ │ + blx 0x18d77d0 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x1503824 │ │ │ │ + b 0x150383c │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14d4bd4 │ │ │ │ + b 0x14d4bec │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1d1ca0 │ │ │ │ + blpl 0x1d1cb8 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x2646aa │ │ │ │ - b 0x15107f4 │ │ │ │ + blx 0x2646c2 │ │ │ │ + b 0x151080c │ │ │ │ @ instruction: 0xf8244313 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -265744,23 +265749,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - bleq 0x251d8c │ │ │ │ + bleq 0x251da4 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe924736 │ │ │ │ + blx 0xfe92474e │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x794070 │ │ │ │ + blne 0x794088 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -265770,26 +265775,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e54e4 │ │ │ │ + b 0x14e54fc │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1cf32c │ │ │ │ + blvc 0x1cf344 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14f310 │ │ │ │ + blvc 0x14f328 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ strcc pc, [r8], -r3, lsr #21 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265800,103 +265805,103 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf894f1a7 │ │ │ │ + @ instruction: 0xf888f1a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ - blx 0x18df140 │ │ │ │ + blx 0x18df158 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3501 │ │ │ │ addlt r0, r5, r1, lsl #28 │ │ │ │ strcs pc, [r5], r3, asr #7 │ │ │ │ - b 0x15039ac │ │ │ │ - b 0x14d6064 │ │ │ │ + b 0x15039c4 │ │ │ │ + b 0x14d607c │ │ │ │ @ instruction: 0xf1a20ece │ │ │ │ @ instruction: 0xf1c60408 │ │ │ │ svclt 0x00140200 │ │ │ │ ldrbtmi r4, [r7], -r7, asr #12 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x950484 │ │ │ │ - bleq 0x950408 │ │ │ │ + beq 0x95049c │ │ │ │ + bleq 0x950420 │ │ │ │ ldrbtmi fp, [r0], r8, lsl #30 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ strls r8, [r0, -r1, lsl #28] │ │ │ │ @ instruction: 0xf8549003 │ │ │ │ @ instruction: 0xf1a20f08 │ │ │ │ ldmib r1, {r5, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf1c2c300 │ │ │ │ tstcc r8, r0, lsr #16 │ │ │ │ - b 0xfe42df30 │ │ │ │ + b 0xfe42df48 │ │ │ │ rsbsmi r0, fp, r0 │ │ │ │ stc2 10, cr15, [r6], {32} @ │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ @ instruction: 0xf90afa03 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf90bfa23 │ │ │ │ @ instruction: 0xf808fa20 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x1423ff8 │ │ │ │ + b 0x1424010 │ │ │ │ @ instruction: 0xf8450000 │ │ │ │ - blx 0x1d79e0 │ │ │ │ - b 0x114fdcc │ │ │ │ + blx 0x1d79f8 │ │ │ │ + b 0x114fde4 │ │ │ │ rscsmi r0, r3, lr │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ rsbvs r4, fp, r3, lsl #6 │ │ │ │ addsmi r9, r9, #0, 22 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, pc} │ │ │ │ stmdble r8, {r1, r2, r6, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1152 @ 0xfffffb80 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb251f4 │ │ │ │ + bl 0xfeb2520c │ │ │ │ ldrmi r0, [lr, #768] @ 0x300 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b00c │ │ │ │ + bl 0xfec6b024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stclne 6, cr15, [r9], {69} @ 0x45 │ │ │ │ + stclne 6, cr15, [r1], #276 @ 0x114 │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ mcr2 7, 0, pc, cr8, cr1, {7} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b044 │ │ │ │ + bl 0xfec6b05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stclne 6, cr15, [sp], #276 @ 0x114 │ │ │ │ + stccs 6, cr15, [r5], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stc2l 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b07c │ │ │ │ + bl 0xfec6b094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - ldccs 6, cr15, [r1], {69} @ 0x45 │ │ │ │ + stccs 6, cr15, [r9], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -265956,91 +265961,91 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r0, lsl #13 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf710461c │ │ │ │ - @ instruction: 0x4607fe57 │ │ │ │ + strmi pc, [r7], -fp, asr #28 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7104028 │ │ │ │ - strtmi pc, [r2], -sp, asr #28 │ │ │ │ + strtmi pc, [r2], -r1, asr #28 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr15, {0} │ │ │ │ + cdp2 7, 3, cr15, cr14, cr15, {0} │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf70f41f0 │ │ │ │ - svclt 0x0000be43 │ │ │ │ + svclt 0x0000be37 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ ldrmi fp, [ip], -fp, lsl #1 │ │ │ │ - b 0x14d509c │ │ │ │ - b 0x14e6038 │ │ │ │ + b 0x14d50b4 │ │ │ │ + b 0x14e6050 │ │ │ │ @ instruction: 0xf0274911 │ │ │ │ streq r4, [fp], #-1536 @ 0xfffffa00 │ │ │ │ - b 0x14fa840 │ │ │ │ - b 0x14e6014 │ │ │ │ + b 0x14fa858 │ │ │ │ + b 0x14e602c │ │ │ │ @ instruction: 0xf1b64909 │ │ │ │ strdls r4, [r5], -pc @ │ │ │ │ stmdale r7, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ - b 0x271004 │ │ │ │ + b 0x27101c │ │ │ │ @ instruction: 0xf1b00003 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [r0], #-60 @ 0xffffffc4 │ │ │ │ + mrrc2 7, 0, pc, r4, cr15 @ │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ strtmi r9, [r2], -r5, lsl #16 │ │ │ │ andlt r4, fp, r9, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - cdplt 7, 0, cr15, cr14, cr15, {0} │ │ │ │ + cdplt 7, 0, cr15, cr2, cr15, {0} │ │ │ │ @ instruction: 0xf0200408 │ │ │ │ @ instruction: 0xf1b04000 │ │ │ │ stmiale fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf1b14019 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0xf71c9209 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r0, [r0], -r6, lsl #2 │ │ │ │ strcs r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ - ldc2l 7, cr15, [r4], #-112 @ 0xffffff90 │ │ │ │ + stc2l 7, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ stmdals r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr], #-112 @ 0xffffff90 │ │ │ │ + stc2l 7, cr15, [r2], #-112 @ 0xffffff90 │ │ │ │ strmi r4, [fp], r2, lsl #13 │ │ │ │ strtmi r4, [r1], -r8, asr #12 │ │ │ │ - stc2l 7, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ + mrrc2 7, 1, pc, ip, cr12 @ │ │ │ │ strmi r9, [r0], r9, lsl #20 │ │ │ │ ldrbmi r4, [fp], -r9, lsl #13 │ │ │ │ ldmib sp, {r9, ip, pc}^ │ │ │ │ ldrbmi r0, [r2], -r6, lsl #2 │ │ │ │ - mcr2 7, 3, pc, cr4, cr0, {0} @ │ │ │ │ + mrc2 7, 2, pc, cr8, cr0, {0} │ │ │ │ stmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ strbmi r0, [fp], -r0, lsl #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ strls r9, [r2, #-1027] @ 0xfffffbfd │ │ │ │ - mrc2 7, 6, pc, cr10, cr6, {0} │ │ │ │ + mcr2 7, 6, pc, cr14, cr6, {0} @ │ │ │ │ @ instruction: 0xf71c4622 │ │ │ │ - @ instruction: 0x4607fcdd │ │ │ │ + @ instruction: 0x4607fcd1 │ │ │ │ @ instruction: 0x4621e7bc │ │ │ │ @ instruction: 0xf70f4640 │ │ │ │ - tstplt r8, r7, lsl ip @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, fp, lsl #24 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r5, r7, asr #12]! │ │ │ │ strtmi r9, [r1], -r8, lsl #16 │ │ │ │ - ldc2 7, cr15, [r0], {15} │ │ │ │ + stc2 7, cr15, [r4], {15} │ │ │ │ svcls 0x0008b108 │ │ │ │ strtmi lr, [r1], -lr, lsr #15 │ │ │ │ @ instruction: 0xf70f4648 │ │ │ │ - ldmdblt r8!, {r0, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b6 │ │ │ │ strmi sp, [r3], -r6, lsr #17 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf0239b08 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ @@ -266062,15 +266067,15 @@ │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strls r3, [ip], #-769 @ 0xfffffcff │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strmi lr, [r1], #-2503 @ 0xfffff639 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #13867 @ 0x362b │ │ │ │ - bleq 0xfea0ea7c │ │ │ │ + bleq 0xfea0ea94 │ │ │ │ @ instruction: 0x314cf89c │ │ │ │ strls fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ eorshi r6, ip, #252 @ 0xfc │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ stmdapl r0, {r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [lr], r7, lsl #22 │ │ │ │ @ instruction: 0xf6429302 │ │ │ │ @@ -266091,33 +266096,33 @@ │ │ │ │ ldrtmi r9, [ip], r4, lsl #18 │ │ │ │ @ instruction: 0xf1a69205 │ │ │ │ @ instruction: 0xf1a10804 │ │ │ │ strls r0, [r4, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ strls r9, [r5], -r5, lsl #26 │ │ │ │ - beq 0x25085c │ │ │ │ + beq 0x250874 │ │ │ │ @ instruction: 0xf8de9e02 │ │ │ │ @ instruction: 0xf8ac3000 │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0305 │ │ │ │ smladxls r0, r2, r0, r3 │ │ │ │ strcc r4, [r1], #-1587 @ 0xfffff9cd │ │ │ │ svccs 0x0004f859 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f85a │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf848455c │ │ │ │ - blle 0xffd17df4 │ │ │ │ + blle 0xffd17e0c │ │ │ │ @ instruction: 0x5604e9dd │ │ │ │ adcmi r9, fp, #3072 @ 0xc00 │ │ │ │ - blls 0x208a10 │ │ │ │ + blls 0x208a28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ - blne 0xfe794604 │ │ │ │ + blne 0xfe79461c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, sp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -266146,43 +266151,43 @@ │ │ │ │ svcne 0x0004f859 │ │ │ │ @ instruction: 0xf85a3401 │ │ │ │ @ instruction: 0xf7ff0f04 │ │ │ │ ldrbmi pc, [ip, #-3707] @ 0xfffff185 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ vstrls d13, [r4, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1a6e7ae │ │ │ │ - svclt 0x0000fde1 │ │ │ │ + svclt 0x0000fdd5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldclmi 0, cr11, [r0], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf10d4691 │ │ │ │ stmdavs r4!, {r3, r6, r9, fp} │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strcs r0, [r0], -r0, lsl #8 │ │ │ │ strmi r9, [r6], r6, lsl #6 │ │ │ │ fstmdbxls r2!, {d9-d25} @ Deprecated │ │ │ │ sbcslt r9, sl, #18874368 @ 0x1200000 │ │ │ │ - blcs 0xfea0ec04 │ │ │ │ + blcs 0xfea0ec1c │ │ │ │ tstls r5, r1, lsl #4 │ │ │ │ strvs lr, [r1], -sl, asr #19 │ │ │ │ vshr.u64 q8, q2, #61 │ │ │ │ - bcs 0x19cadc │ │ │ │ + bcs 0x19caf4 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andcc fp, r1, #19, 30 @ 0x4c │ │ │ │ strls r4, [sl], #-1570 @ 0xfffff9de │ │ │ │ svclt 0x001800d2 │ │ │ │ @ instruction: 0xf8ca920a │ │ │ │ addsne r6, r2, ip │ │ │ │ andsvs pc, r0, sl, lsr #17 │ │ │ │ andls r2, r4, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0x138b0c │ │ │ │ + blcs 0x138b24 │ │ │ │ @ instruction: 0xf505d06d │ │ │ │ @ instruction: 0xf10d5c00 │ │ │ │ @ instruction: 0xf6420834 │ │ │ │ @ instruction: 0x46477350 │ │ │ │ @ instruction: 0xf8dc58ed │ │ │ │ @ instruction: 0xf8dc0faa │ │ │ │ @ instruction: 0xf8dc3fb6 │ │ │ │ @@ -266192,116 +266197,116 @@ │ │ │ │ movwcs r8, #4155 @ 0x103b │ │ │ │ subcc pc, r0, sp, lsl #17 │ │ │ │ strble r0, [r1, #-1195]! @ 0xfffffb55 │ │ │ │ @ instruction: 0x464646b4 │ │ │ │ orreq lr, fp, #9216 @ 0x2400 │ │ │ │ ldrbmi r9, [r5], -r9, lsl #6 │ │ │ │ cdpgt 6, 0, cr4, cr15, cr1, {7} │ │ │ │ - strgt r2, [pc, #-1797] @ 0x113c43 │ │ │ │ + strgt r2, [pc, #-1797] @ 0x113c5b │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ ldmdavs r3!, {r5, sp, lr, pc} │ │ │ │ strbtmi r8, [r3], -fp, lsr #32 │ │ │ │ subvc pc, sl, sp, lsl #17 │ │ │ │ strbmi r9, [ip], -r9, lsl #20 │ │ │ │ movwls r0, #28829 @ 0x709d │ │ │ │ eorlt pc, r9, r2, asr r8 @ │ │ │ │ ldrmi r9, [r1], #2563 @ 0xa03 │ │ │ │ ldmdbne r7, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ ldmdbne r6, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r5], #-2568 @ 0xfffff5f8 │ │ │ │ - bleq 0x2524d4 │ │ │ │ + bleq 0x2524ec │ │ │ │ @ instruction: 0xf8564643 │ │ │ │ ldrbmi r1, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ strbmi pc, [ip, #-3613] @ 0xfffff1e3 @ │ │ │ │ - bleq 0x2524a4 │ │ │ │ - bls 0x20b354 │ │ │ │ + bleq 0x2524bc │ │ │ │ + bls 0x20b36c │ │ │ │ ldrmi r9, [r3], #-2823 @ 0xfffff4f9 │ │ │ │ strbmi r9, [sl, #-2564] @ 0xfffff5fc │ │ │ │ stcls 12, cr13, [fp], {220} @ 0xdc │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ - blls 0x3ca7d0 │ │ │ │ + blls 0x3ca7e8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9d47c0 │ │ │ │ + bl 0xfe9d47d8 │ │ │ │ addsmi r0, r4, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xbca7a4 │ │ │ │ - blls 0x6ee42c │ │ │ │ + blmi 0xbca7bc │ │ │ │ + blls 0x6ee444 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 122) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5058ff0 │ │ │ │ @ instruction: 0xf10d553e │ │ │ │ ldrcc r0, [r8, #-2100] @ 0xfffff7cc │ │ │ │ strcs r4, [r1, -r6, asr #12] │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subvc pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - beq 0x150538 │ │ │ │ + beq 0x150550 │ │ │ │ orreq lr, fp, #9216 @ 0x2400 │ │ │ │ andcs r4, r1, #221249536 @ 0xd300000 │ │ │ │ @ instruction: 0xf88d9308 │ │ │ │ @ instruction: 0xf88d203d │ │ │ │ andcs r2, r6, #63 @ 0x3f │ │ │ │ @ instruction: 0xf88d9409 │ │ │ │ @ instruction: 0xf8cd2036 │ │ │ │ - blls 0x34c48c │ │ │ │ - b 0x14e5d90 │ │ │ │ + blls 0x34c4a4 │ │ │ │ + b 0x14e5da8 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1f84d4 │ │ │ │ - blls 0x2a5698 │ │ │ │ - blls 0x25a9ac │ │ │ │ - blls 0x2da9ac │ │ │ │ + blls 0x1f84ec │ │ │ │ + blls 0x2a56b0 │ │ │ │ + blls 0x25a9c4 │ │ │ │ + blls 0x2da9c4 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x25259c │ │ │ │ + bleq 0x2525b4 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ ldc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd97060 │ │ │ │ + blle 0xffd97078 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2820] @ 0xfffff4fc │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xe01cf8dd │ │ │ │ @ instruction: 0xf1a6e7a0 │ │ │ │ - svclt 0x0000fcf5 │ │ │ │ + svclt 0x0000fce9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stcmi 0, cr11, [r5], {153} @ 0x99 │ │ │ │ - beq 0x13508b8 │ │ │ │ + beq 0x13508d0 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strmi r0, [r6], r0, lsl #8 │ │ │ │ - blls 0x9f90a4 │ │ │ │ + blls 0x9f90bc │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ sbcslt r9, sl, #8704 @ 0x2200 │ │ │ │ andcc r9, r1, #75497472 @ 0x4800000 │ │ │ │ - blcs 0xfe1913b0 │ │ │ │ + blcs 0xfe1913c8 │ │ │ │ stmdacc r0, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strpl lr, [r1, #-2506] @ 0xfffff636 │ │ │ │ vshr.u64 q8, q3, #61 │ │ │ │ - bcs 0x19ccb8 │ │ │ │ + bcs 0x19ccd0 │ │ │ │ strls fp, [sl], -sl, lsl #30 │ │ │ │ ldrtmi r3, [r2], -r1, lsl #4 │ │ │ │ andpl pc, ip, sl, asr #17 │ │ │ │ sbcseq fp, r2, ip, lsl pc │ │ │ │ @ instruction: 0xf8aa920a │ │ │ │ addsne r5, r1, r0, lsl r0 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ tstls r5, r4, lsl #18 │ │ │ │ smlatbcs r4, r8, pc, fp @ │ │ │ │ - bcs 0x1388e8 │ │ │ │ + bcs 0x138900 │ │ │ │ addhi pc, r3, r0 │ │ │ │ stmdbpl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642af0d │ │ │ │ ssatmi r7, #29, r0, asr #6 │ │ │ │ @ instruction: 0xf8d958e4 │ │ │ │ @ instruction: 0xf8d90faa │ │ │ │ @ instruction: 0xf8d93fb6 │ │ │ │ @@ -266309,118 +266314,118 @@ │ │ │ │ stmia ip!, {r1, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf8b9000f │ │ │ │ @ instruction: 0xf8ac3fba │ │ │ │ movwcs r3, #4096 @ 0x1000 │ │ │ │ subcc pc, r0, sp, lsl #17 │ │ │ │ ldrble r0, [r5, #-1187]! @ 0xfffffb5d │ │ │ │ ldrbmi r9, [r4], -r6, lsl #22 │ │ │ │ - bls 0x23a928 │ │ │ │ + bls 0x23a940 │ │ │ │ mcrreq 11, 0, lr, r8, cr3 │ │ │ │ strtmi r9, [r8], r7, lsl #22 │ │ │ │ @ instruction: 0x960b463d │ │ │ │ orreq lr, fp, #3072 @ 0xc00 │ │ │ │ addeq r9, fp, r8, lsl #6 │ │ │ │ - bl 0x1b9158 │ │ │ │ + bl 0x1b9170 │ │ │ │ @ instruction: 0xf04f0903 │ │ │ │ - vstrgt d0, [pc, #-20] @ 0x114528 │ │ │ │ + vstrgt d0, [pc, #-20] @ 0x114540 │ │ │ │ @ instruction: 0xf8cdc40f │ │ │ │ stmdavs fp!, {r2, r3, r4, sp, lr, pc} │ │ │ │ strbmi r8, [fp], -r3, lsr #32 │ │ │ │ sublt pc, sl, sp, lsl #17 │ │ │ │ ldrtmi r4, [fp], r1, asr #13 │ │ │ │ - blls 0x325fb4 │ │ │ │ + blls 0x325fcc │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534665 │ │ │ │ strbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8cd0b04 │ │ │ │ - b 0x11fc580 │ │ │ │ + b 0x11fc598 │ │ │ │ ldrbmi r4, [fp], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf84445b0 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ strbmi r9, [ip], r3, lsl #22 │ │ │ │ @ instruction: 0x9018f8dd │ │ │ │ - blls 0x365800 │ │ │ │ + blls 0x365818 │ │ │ │ ldrmi r4, [r8], #1180 @ 0x49c │ │ │ │ strbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ mcrls 12, 0, sp, cr11, cr5, {6} │ │ │ │ @ instruction: 0xe01cf8dd │ │ │ │ addsmi r9, lr, #10240 @ 0x2800 │ │ │ │ - blls 0x3ca9d8 │ │ │ │ + blls 0x3ca9f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9d49c8 │ │ │ │ + bl 0xfe9d49e0 │ │ │ │ addsmi r0, r6, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xe0a9ac │ │ │ │ - blls 0x6ee634 │ │ │ │ + blmi 0xe0a9c4 │ │ │ │ + blls 0x6ee64c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ svcge 0x000d543e │ │ │ │ @ instruction: 0x463d3418 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - strgt ip, [pc, #-3087] @ 0x1139e9 │ │ │ │ + strgt ip, [pc, #-3087] @ 0x113a01 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorhi r6, fp, r3, lsr #16 │ │ │ │ @ instruction: 0xf04f9b06 │ │ │ │ strls r0, [r9], -r0, lsl #18 │ │ │ │ cmpeq r8, r3, lsl #22 │ │ │ │ ldrtmi r9, [r8], r7, lsl #22 │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ - bl 0x1e6050 │ │ │ │ + bl 0x1e6068 │ │ │ │ movwls r0, #33675 @ 0x838b │ │ │ │ - b 0x14fb22c │ │ │ │ + b 0x14fb244 │ │ │ │ movwcs r0, #7299 @ 0x1c83 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d46e2 │ │ │ │ movwcs r3, #24639 @ 0x603f │ │ │ │ eorscc pc, r6, sp, lsl #17 │ │ │ │ - bl 0x1fb248 │ │ │ │ - blls 0x31726c │ │ │ │ + bl 0x1fb260 │ │ │ │ + blls 0x317284 │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534675 │ │ │ │ ldrbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ - b 0x11d7274 │ │ │ │ + b 0x11d728c │ │ │ │ strbmi r4, [r3], -r1, lsl #2 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf84445b3 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ - bl 0x37b284 │ │ │ │ + bl 0x37b29c │ │ │ │ @ instruction: 0xf8dd0e0a │ │ │ │ ldrbmi r9, [r3], #24 │ │ │ │ - blls 0x2658e8 │ │ │ │ + blls 0x265900 │ │ │ │ ldclle 5, cr4, [r8], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e09 │ │ │ │ usada8 sp, ip, r0, lr │ │ │ │ - blx 0xff8d0d2e │ │ │ │ + blx 0xff5d0d46 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ stcmi 6, cr4, [r8], #84 @ 0x54 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ - blls 0x8d66b8 │ │ │ │ + blls 0x8d66d0 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrsbt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ sbcslt r8, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ @@ -266493,27 +266498,27 @@ │ │ │ │ @ instruction: 0xf8542c0c │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ strls pc, [r0, -pc, ror #23] │ │ │ │ ldrbmi r4, [r3], -r3, lsl #13 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blx 0xffa527fa │ │ │ │ + blx 0xffa52812 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0xff85280a │ │ │ │ + blx 0xff852822 │ │ │ │ @ instruction: 0xf8c89b03 │ │ │ │ - blls 0x220814 │ │ │ │ - blcc 0x18ef38 │ │ │ │ + blls 0x22082c │ │ │ │ + blcc 0x18ef50 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8489b02 │ │ │ │ ldrmi r0, [r9, #3076] @ 0xc04 │ │ │ │ ldmib sp, {r0, r1, r5, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x287444 │ │ │ │ + blls 0x28745c │ │ │ │ stmdble r9, {r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrbmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, fp, #166912 @ 0x28c00 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r6, r8, r9, fp, lr} │ │ │ │ @@ -266522,15 +266527,15 @@ │ │ │ │ andslt sp, r5, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cdppl 5, 3, cr15, cr14, cr14, {0} │ │ │ │ - beq 0xa50ca4 │ │ │ │ + beq 0xa50cbc │ │ │ │ cdpeq 1, 1, cr15, cr8, cr14, {0} │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm lr!, {r0, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eorshi pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stcls 0, cr8, [r3], {59} @ 0x3b │ │ │ │ @@ -266541,128 +266546,128 @@ │ │ │ │ eorcc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf8cd2306 │ │ │ │ @ instruction: 0xf88db018 │ │ │ │ stmdavs sl!, {r1, r2, r5, ip, sp} │ │ │ │ stmdavs r1!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r6, [r0], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0x18528ba │ │ │ │ + blx 0x18528d2 │ │ │ │ @ instruction: 0xf854686a │ │ │ │ ldrbmi r1, [r3], -ip, lsl #24 │ │ │ │ - blx 0x16d28c6 │ │ │ │ + blx 0x16d28de │ │ │ │ @ instruction: 0xf85468aa │ │ │ │ @ instruction: 0x46531c10 │ │ │ │ ldrcc r9, [r0], -r3 │ │ │ │ stceq 8, cr15, [ip], {86} @ 0x56 │ │ │ │ @ instruction: 0xf7ff3510 │ │ │ │ @ instruction: 0xf855fb4b │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ ldrbmi r1, [r3], -ip, lsl #24 │ │ │ │ - blx 0x12528ea │ │ │ │ + blx 0x1252902 │ │ │ │ ldccs 8, cr15, [r0], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r3, lsl #13 │ │ │ │ stceq 8, cr15, [r8], {86} @ 0x56 │ │ │ │ - blx 0xfd28fe │ │ │ │ + blx 0xfd2916 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ @ instruction: 0xf855fb33 │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ strmi r1, [r1], r8, lsl #24 │ │ │ │ @ instruction: 0xf8564653 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ ldrbmi pc, [r3], -r9, lsr #22 @ │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0x9d292e │ │ │ │ + blx 0x9d2946 │ │ │ │ stmib r7, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ - blls 0x1a3538 │ │ │ │ + blls 0x1a3550 │ │ │ │ andls lr, r2, r7, asr #19 │ │ │ │ ldrmi r3, [r8, #1808] @ 0x710 │ │ │ │ @ instruction: 0xf8dddbb3 │ │ │ │ @ instruction: 0xf8ddc010 │ │ │ │ @ instruction: 0xe76eb018 │ │ │ │ - blx 0xfe150fe8 │ │ │ │ + blx 0x1e51000 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bb5c │ │ │ │ + bl 0xfec6bb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8d4f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bb94 │ │ │ │ + bl 0xfec6bbac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bbd0 │ │ │ │ + bl 0xfec6bbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ mullt r4, r9, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc0c │ │ │ │ + bl 0xfec6bc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8dcf7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc44 │ │ │ │ + bl 0xfec6bc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc80 │ │ │ │ + bl 0xfec6bc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @@ -266677,82 +266682,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504730 │ │ │ │ + b 0x1504748 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf9134498 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24af2c │ │ │ │ + bl 0x24af44 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x794f20 │ │ │ │ + blne 0x794f38 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a6348 │ │ │ │ + bcc 0x1a6360 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14e1f50 │ │ │ │ + b 0x14e1f68 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf9333b02 │ │ │ │ @ instruction: 0xf931cf02 │ │ │ │ @ instruction: 0xf9327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24afa8 │ │ │ │ + bl 0x24afc0 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x794f9c │ │ │ │ + blne 0x794fb4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504824 │ │ │ │ + b 0x150483c │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec207f8 │ │ │ │ + bl 0xfec20810 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0x4652bfb8 │ │ │ │ svclt 0x00a8454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -266771,42 +266776,42 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14d4c74 │ │ │ │ + b 0x14d4c8c │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1daed94 │ │ │ │ + bl 0x1daedac │ │ │ │ svclt 0x00bc0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1ee56d0 │ │ │ │ + bl 0x1ee56e8 │ │ │ │ svclt 0x00bc0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb550c8 │ │ │ │ + bl 0xfeb550e0 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -266814,82 +266819,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504954 │ │ │ │ + b 0x150496c │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8134498 │ │ │ │ @ instruction: 0xf811cf01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b150 │ │ │ │ + bl 0x24b168 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x795144 │ │ │ │ + blne 0x79515c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a656c │ │ │ │ + bcc 0x1a6584 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14e2174 │ │ │ │ + b 0x14e218c │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf8333b02 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf8327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b1cc │ │ │ │ + bl 0x24b1e4 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7951c0 │ │ │ │ + blne 0x7951d8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504a48 │ │ │ │ + b 0x1504a60 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec20a1c │ │ │ │ + bl 0xfec20a34 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ uasxmi fp, r2, r8 │ │ │ │ svclt 0x0028454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -266908,57 +266913,57 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14d4e98 │ │ │ │ + b 0x14d4eb0 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1daefb8 │ │ │ │ + bl 0x1daefd0 │ │ │ │ svclt 0x003c0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1ee58f4 │ │ │ │ + bl 0x1ee590c │ │ │ │ svclt 0x003c0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb552ec │ │ │ │ + bl 0xfeb55304 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d718 │ │ │ │ + bcs 0x19d730 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - ldrbcc pc, [pc, #257]! @ 0x115021 @ │ │ │ │ + ldrbcc pc, [pc, #257]! @ 0x115039 @ │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ svclt 0x00154680 │ │ │ │ ssatmi r0, #26, r4, asr #1 │ │ │ │ ldrtmi r4, [ip], -r1, lsr #13 │ │ │ │ cdpne 4, 4, cr4, cr6, cr9, {5} │ │ │ │ svceq 0x0001f815 │ │ │ │ @ instruction: 0xf8b4f167 │ │ │ │ @@ -266974,39 +266979,39 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ sbcslt r4, r0, #4, 12 @ 0x400000 │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ - bcs 0x1a0f84 │ │ │ │ + bcs 0x1a0f9c │ │ │ │ cdpeq 1, 0, cr15, cr8, cr4, {5} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ strmi fp, [r5], -r7, lsl #30 │ │ │ │ - b 0x14e69a4 │ │ │ │ + b 0x14e69bc │ │ │ │ strbtmi r0, [r5], -r2, asr #25 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5e5c8c │ │ │ │ + bl 0x5e5ca4 │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x12e30e4 │ │ │ │ - b 0x14d6bfc │ │ │ │ - bl 0x1196b24 │ │ │ │ - b 0x12d73e8 │ │ │ │ + b 0x12e30fc │ │ │ │ + b 0x14d6c14 │ │ │ │ + bl 0x1196b3c │ │ │ │ + b 0x12d7400 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -267016,104 +267021,104 @@ │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8ce428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r4, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec2ec30 │ │ │ │ + bl 0xfec2ec48 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d85c │ │ │ │ + bcs 0x19d874 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e6a64 │ │ │ │ + b 0x14e6a7c │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7840b04 │ │ │ │ - @ instruction: 0xf846fb57 │ │ │ │ + @ instruction: 0xf846fb4b │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x34b4b0 │ │ │ │ + bl 0x34b4c8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d54a0 │ │ │ │ + bl 0xfe9d54b8 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d8d0 │ │ │ │ + bcs 0x19d8e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e6ad8 │ │ │ │ + b 0x14e6af0 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7840b04 │ │ │ │ - @ instruction: 0xf846fb3f │ │ │ │ + @ instruction: 0xf846fb33 │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x34b524 │ │ │ │ + bl 0x34b53c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d5514 │ │ │ │ + bl 0xfe9d552c │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xf269b8 │ │ │ │ + blmi 0xf269d0 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ mrrcne 2, 15, fp, lr, cr14 │ │ │ │ @ instruction: 0xf0243601 │ │ │ │ strmi r0, [r9], pc, lsl #8 │ │ │ │ rscseq r4, r6, r5, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc 1, cr15, [sl], #-592 @ 0xfffffdb0 │ │ │ │ + stc 1, cr15, [lr], #-592 @ 0xfffffdb0 │ │ │ │ ldrtmi r4, [r2], -r9, asr #12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1a55547 │ │ │ │ - vqdmulh.s , , d3[5] │ │ │ │ + @ instruction: 0xf3c7fcdb │ │ │ │ strbmi r2, [r0], -r1, asr #3 │ │ │ │ - blx 0x2a260e │ │ │ │ + blx 0x2a2626 │ │ │ │ strbmi pc, [r6], #-257 @ 0xfffffeff @ │ │ │ │ stmibeq fp, {r0, r3, r6} │ │ │ │ cdpeq 0, 3, cr15, cr15, cr1, {0} │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @ instruction: 0xf8543102 │ │ │ │ @@ -267121,66 +267126,66 @@ │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ stc2 10, cr15, [ip], {7} @ │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf0034313 │ │ │ │ ldmdaeq sl, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x255ec8 │ │ │ │ + bl 0x255ee0 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf8550e20 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, sl, fp}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ vseleq.f32 s30, s28, s14 │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - blcc 0x1931f4 │ │ │ │ + blcc 0x19320c │ │ │ │ strhle r4, [ip, #32] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdp2 1, 1, cr15, cr10, cr5, {5} │ │ │ │ + cdp2 1, 0, cr15, cr14, cr5, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xfa6aac │ │ │ │ + blmi 0xfa6ac4 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1944620 │ │ │ │ - strbmi lr, [r9], -ip, lsr #23 │ │ │ │ + @ instruction: 0x4649ebb0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2l 1, cr15, [sl], #-660 @ 0xfffffd6c │ │ │ │ + mrrc2 1, 10, pc, lr, cr5 @ │ │ │ │ cdpcs 3, 12, cr15, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf507086b │ │ │ │ strbmi r5, [r0], -r7, asr #2 │ │ │ │ - bl 0x32170c │ │ │ │ - blx 0x1d82a6 │ │ │ │ - bl 0xff354acc │ │ │ │ - bl 0x118bd0 │ │ │ │ + bl 0x321724 │ │ │ │ + blx 0x1d82be │ │ │ │ + bl 0xff354ae4 │ │ │ │ + bl 0x118be8 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9, sl} │ │ │ │ streq pc, [r0, #-454]! @ 0xfffffe3a │ │ │ │ eoreq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ rscsmi r6, r3, pc, ror r8 │ │ │ │ @@ -267190,294 +267195,294 @@ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, r1, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, r1, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9af4dc │ │ │ │ - blx 0x311ef0 │ │ │ │ - blx 0xb12b00 │ │ │ │ + blx 0x9af4f4 │ │ │ │ + blx 0x311f08 │ │ │ │ + blx 0xb12b18 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ strbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ - blmi 0x389a34 │ │ │ │ - blls 0x11ef364 │ │ │ │ + blmi 0x389a4c │ │ │ │ + blls 0x11ef37c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a583f0 │ │ │ │ - svclt 0x0000fd9b │ │ │ │ + svclt 0x0000fd8f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xde6bac │ │ │ │ + blmi 0xde6bc4 │ │ │ │ strmi fp, [r1], r4, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, sl, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e6bec │ │ │ │ + b 0x14e6c04 │ │ │ │ @ instruction: 0xf1940895 │ │ │ │ - strtmi lr, [sl], -sl, lsr #22 │ │ │ │ + strtmi lr, [sl], -lr, lsr #22 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ strbpl pc, [r7, -r7, lsl #10] @ │ │ │ │ - blx 0xffad1a1a │ │ │ │ + blx 0xff7d1a32 │ │ │ │ sbccs pc, r3, #402653187 @ 0x18000003 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ - blx 0x323012 │ │ │ │ - bl 0x1d1b9c │ │ │ │ + blx 0x32302a │ │ │ │ + bl 0x1d1bb4 │ │ │ │ subseq r0, r2, r8, lsl #12 │ │ │ │ ldmibeq r3, {r1, r2, r4, r5, r6} │ │ │ │ - ldceq 0, cr15, [pc], #-8 @ 0x115398 │ │ │ │ + ldceq 0, cr15, [pc], #-8 @ 0x1153b0 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ vdiveq.f64 d30, d3, d4 │ │ │ │ @ instruction: 0xf8543202 │ │ │ │ adcsmi r3, r2, #51 @ 0x33 │ │ │ │ ldrd pc, [r4], -lr │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf000fa0e │ │ │ │ @ instruction: 0xf101fa2e │ │ │ │ movweq lr, #2627 @ 0xa43 │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ svccc 0x0004f845 │ │ │ │ - blmi 0x389b58 │ │ │ │ - blls 0x11ef448 │ │ │ │ + blmi 0x389b70 │ │ │ │ + blls 0x11ef460 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r4, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a587f0 │ │ │ │ - svclt 0x0000fd29 │ │ │ │ + svclt 0x0000fd1d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r1], lr, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c173c │ │ │ │ + bcs 0x1c1754 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x115438 │ │ │ │ + streq pc, [pc], #-36 @ 0x115450 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldrbcs lr, [r3, pc, asr #20] │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1940801 │ │ │ │ - @ instruction: 0x4651eab2 │ │ │ │ + @ instruction: 0x4651eab6 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - blx 0x1d51b06 │ │ │ │ + blx 0x1a51b1e │ │ │ │ tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ cdppl 5, 4, cr15, cr7, cr9, {0} │ │ │ │ - b 0x14dd47c │ │ │ │ + b 0x14dd494 │ │ │ │ @ instruction: 0xf10e2908 │ │ │ │ - blx 0x258d06 │ │ │ │ + blx 0x258d1e │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ - b 0x14d7494 │ │ │ │ + b 0x14d74ac │ │ │ │ strls r0, [r1, #-3141] @ 0xfffff3bb │ │ │ │ stmdbne sl, {r0, r3, r6}^ │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ - beq 0x1500b4 │ │ │ │ + beq 0x1500cc │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-2080] @ 0xfffff7e0 │ │ │ │ - bleq 0xff2100c0 │ │ │ │ + bleq 0xff2100d8 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0xa014cc │ │ │ │ + blx 0xa014e4 │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3d5944 │ │ │ │ - blx 0xc134e8 │ │ │ │ - b 0x12118d0 │ │ │ │ - b 0x11d60f0 │ │ │ │ + blx 0x3d595c │ │ │ │ + blx 0xc13500 │ │ │ │ + b 0x12118e8 │ │ │ │ + b 0x11d6108 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d60e4 │ │ │ │ - b 0x14d5a28 │ │ │ │ + b 0x14d60fc │ │ │ │ + b 0x14d5a40 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x4961e0 │ │ │ │ + bl 0x4961f8 │ │ │ │ @ instruction: 0xf85e08c1 │ │ │ │ @ instruction: 0xf8d81031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x957574 │ │ │ │ + blx 0x95758c │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d617c │ │ │ │ - b 0x1193520 │ │ │ │ - blx 0xbd5924 │ │ │ │ - b 0x1192114 │ │ │ │ + blx 0x3d6194 │ │ │ │ + b 0x1193538 │ │ │ │ + blx 0xbd593c │ │ │ │ + b 0x119212c │ │ │ │ @ instruction: 0xf80a0103 │ │ │ │ bicle r1, r7, r1, lsl #22 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strbmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf1b84467 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - blmi 0x38f400 │ │ │ │ - blls 0x126f598 │ │ │ │ + blmi 0x38f418 │ │ │ │ + blls 0x126f5b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ - svclt 0x0000fc81 │ │ │ │ + svclt 0x0000fc75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], fp, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c188c │ │ │ │ + bcs 0x1c18a4 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x115588 │ │ │ │ + streq pc, [pc], #-36 @ 0x1155a0 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14df1ac │ │ │ │ + b 0x14df1c4 │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ - ldrbmi lr, [r1], -ip, lsl #20 │ │ │ │ + @ instruction: 0x4651ea10 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a5086e │ │ │ │ - @ instruction: 0xf00bfac9 │ │ │ │ + @ instruction: 0xf00bfabd │ │ │ │ @ instruction: 0xf5080103 │ │ │ │ - b 0x14ecee4 │ │ │ │ + b 0x14ecefc │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, r0, lsr #28 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmibne sl, {r0, r3, r6} │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ @ instruction: 0x0c00eb09 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-1568] @ 0xfffff9e0 │ │ │ │ - bleq 0xff210208 │ │ │ │ + bleq 0xff210220 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0xa01614 │ │ │ │ + blx 0xa0162c │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3d5a8c │ │ │ │ - blx 0xc12e28 │ │ │ │ - b 0x1211a18 │ │ │ │ - b 0x11d6230 │ │ │ │ + blx 0x3d5aa4 │ │ │ │ + blx 0xc12e40 │ │ │ │ + b 0x1211a30 │ │ │ │ + b 0x11d6248 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d622c │ │ │ │ - b 0x14d5b70 │ │ │ │ + b 0x14d6244 │ │ │ │ + b 0x14d5b88 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x496328 │ │ │ │ + bl 0x496340 │ │ │ │ @ instruction: 0xf85e06c1 │ │ │ │ @ instruction: 0xf8d61031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x956ebc │ │ │ │ + blx 0x956ed4 │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d62c4 │ │ │ │ - b 0x1192e60 │ │ │ │ - blx 0xbd5a64 │ │ │ │ - b 0x119225c │ │ │ │ + blx 0x3d62dc │ │ │ │ + b 0x1192e78 │ │ │ │ + blx 0xbd5a7c │ │ │ │ + b 0x1192274 │ │ │ │ @ instruction: 0xf82c0103 │ │ │ │ bicle r1, r7, r2, lsl #22 │ │ │ │ ldrmi r9, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf1b84450 │ │ │ │ - ldrmi r0, [pc], #-3841 @ 0x115664 │ │ │ │ - blls 0x189678 │ │ │ │ + ldrmi r0, [pc], #-3841 @ 0x11567c │ │ │ │ + blls 0x189690 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b8441a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff8d1d2a │ │ │ │ + blx 0xff5d1d42 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19deb4 │ │ │ │ + bcs 0x19decc │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe214036 │ │ │ │ + blx 0xfe21404e │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ mcrrmi 5, 1, r0, r0, cr7 │ │ │ │ - streq pc, [pc, #-37] @ 0x1156a3 │ │ │ │ - b 0x150532c │ │ │ │ + streq pc, [pc, #-37] @ 0x1156bb │ │ │ │ + b 0x1505344 │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x15052f4 │ │ │ │ + b 0x150530c │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e6f88 │ │ │ │ + b 0x14e6fa0 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - stmdb r2!, {r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb r6!, {r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e6fac │ │ │ │ + b 0x14e6fc4 │ │ │ │ @ instruction: 0xf1a5049b │ │ │ │ - @ instruction: 0xf008fa1f │ │ │ │ + @ instruction: 0xf008fa13 │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ - b 0x14eb438 │ │ │ │ + b 0x14eb450 │ │ │ │ strls r2, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ - blx 0x2233a6 │ │ │ │ + blx 0x2233be │ │ │ │ andcs pc, r0, r1, lsl #2 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x155854 │ │ │ │ + bl 0x15586c │ │ │ │ rsbeq r0, r4, r4, lsl #16 │ │ │ │ vmlseq.f32 s29, s16, s30 │ │ │ │ - bl 0x295860 │ │ │ │ + bl 0x295878 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf1c2023f │ │ │ │ tstcc r2, r0, lsr #18 │ │ │ │ sbceq lr, r3, r5, lsl #22 │ │ │ │ @ instruction: 0xf855458e │ │ │ │ @@ -267486,71 +267491,71 @@ │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf909fa00 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ - blcc 0x2538b0 │ │ │ │ + blcc 0x2538c8 │ │ │ │ @ instruction: 0xf8ddd1e0 │ │ │ │ strbmi r9, [r1], -r0 │ │ │ │ andeq lr, sl, fp, lsl #22 │ │ │ │ @ instruction: 0xf1b944a6 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [r8], #2305 @ 0x901 │ │ │ │ - blmi 0x38f6d0 │ │ │ │ - blls 0x126f80c │ │ │ │ + blmi 0x38f6e8 │ │ │ │ + blls 0x126f824 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ - svclt 0x0000fb47 │ │ │ │ + svclt 0x0000fb3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r6], -r6, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c1b00 │ │ │ │ + bcs 0x1c1b18 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x1157fc │ │ │ │ + streq pc, [pc], #-36 @ 0x115814 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [pc], -sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a04 │ │ │ │ @ instruction: 0xf1940a01 │ │ │ │ - @ instruction: 0x4639e8d2 │ │ │ │ + @ instruction: 0x4639e8d6 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf990f1a5 │ │ │ │ + @ instruction: 0xf984f1a5 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ @ instruction: 0xf10e2000 │ │ │ │ - b 0x14d90bc │ │ │ │ + b 0x14d90d4 │ │ │ │ rsbeq r2, lr, sl, lsl #20 │ │ │ │ andcs r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrreq 10, 4, lr, r5, cr15 │ │ │ │ rsbseq r9, sp, r1, lsl #10 │ │ │ │ stmdaeq r0, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stmibeq fp!, {r9, ip, pc} │ │ │ │ eorseq pc, pc, #5 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ - bl 0x222c68 │ │ │ │ + bl 0x222c80 │ │ │ │ adcmi r0, lr, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d2, d19 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ vpmax.s8 d15, d2, d27 │ │ │ │ @@ -267566,70 +267571,70 @@ │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ vpmax.s8 d15, d3, d18 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ - blcs 0x1938e0 │ │ │ │ + blcs 0x1938f8 │ │ │ │ ldmib sp, {r0, r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrmi r4, [pc], #-1126 @ 0x1158cc │ │ │ │ + ldrmi r4, [pc], #-1126 @ 0x1158e4 │ │ │ │ @ instruction: 0xd1bc3a01 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfecd1f88 │ │ │ │ + blx 0xfe9d1fa0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], sl, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c1c30 │ │ │ │ + bcs 0x1c1c48 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x11592c │ │ │ │ + streq pc, [pc], #-36 @ 0x115944 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14df550 │ │ │ │ + b 0x14df568 │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ - @ instruction: 0x4651e83a │ │ │ │ + @ instruction: 0x4651e83e │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a5086e │ │ │ │ - @ instruction: 0xf00bf8f7 │ │ │ │ + @ instruction: 0xf00bf8eb │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ - b 0x14ed288 │ │ │ │ + b 0x14ed2a0 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, #32, 28 @ 0x200 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmib sp, {r2, sp}^ │ │ │ │ addeq r5, r9, r0, lsl #12 │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strbeq lr, [r8, -pc, asr #20] │ │ │ │ - bl 0x355ac0 │ │ │ │ + bl 0x355ad8 │ │ │ │ stmibeq fp!, {r1, sl, fp} │ │ │ │ teqpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r0], -r1, asr #3 │ │ │ │ - bl 0x222da4 │ │ │ │ + bl 0x222dbc │ │ │ │ adcmi r0, pc, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d1, d19 │ │ │ │ msreq CPSR_, r1, lsr #3 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ @ instruction: 0xf101fa2b │ │ │ │ @@ -267645,202 +267650,202 @@ │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ @ instruction: 0xf103fa21 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ tsteq r6, r1, asr #20 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ - blne 0x1d3aac │ │ │ │ - blls 0x14a11c │ │ │ │ + blne 0x1d3ac4 │ │ │ │ + blls 0x14a134 │ │ │ │ ldrbmi r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ - ldrmi r3, [pc], #-2049 @ 0x115a08 │ │ │ │ - blls 0x189a14 │ │ │ │ + ldrmi r3, [pc], #-2049 @ 0x115a20 │ │ │ │ + blls 0x189a2c │ │ │ │ @ instruction: 0xe7bb4498 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x4d20c8 │ │ │ │ + blx 0x1d20e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19e254 │ │ │ │ + bcs 0x19e26c │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe2143d6 │ │ │ │ + blx 0xfe2143ee │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ ldcmi 5, cr0, [sp], #-92 @ 0xffffffa4 │ │ │ │ - streq pc, [pc, #-37] @ 0x115a43 │ │ │ │ - b 0x15056cc │ │ │ │ + streq pc, [pc, #-37] @ 0x115a5b │ │ │ │ + b 0x15056e4 │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x1505694 │ │ │ │ + b 0x15056ac │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e7328 │ │ │ │ + b 0x14e7340 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - svc 0x0092f193 │ │ │ │ + svc 0x0096f193 │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e734c │ │ │ │ + b 0x14e7364 │ │ │ │ @ instruction: 0xf1a5049b │ │ │ │ - @ instruction: 0xf008f84f │ │ │ │ - b 0x14d5ec4 │ │ │ │ + @ instruction: 0xf008f843 │ │ │ │ + b 0x14d5edc │ │ │ │ @ instruction: 0xf5072a09 │ │ │ │ strls r5, [r1], #-1863 @ 0xfffff8b9 │ │ │ │ - blx 0x223746 │ │ │ │ + blx 0x22375e │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ andcs r0, r4, r0, lsl #16 │ │ │ │ - bl 0x155cf4 │ │ │ │ + bl 0x155d0c │ │ │ │ rsbeq r0, r4, r4, lsl #18 │ │ │ │ vmlseq.f32 s29, s18, s30 │ │ │ │ - bl 0x295c00 │ │ │ │ + bl 0x295c18 │ │ │ │ strtmi r0, [r3], r8, lsl #24 │ │ │ │ stmibeq fp, {ip, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ - bl 0x261ef8 │ │ │ │ + bl 0x261f10 │ │ │ │ strmi r0, [lr, #1219] @ 0x4c3 │ │ │ │ eorscc pc, r3, r5, asr r8 @ │ │ │ │ - blx 0x9efc8c │ │ │ │ + blx 0x9efca4 │ │ │ │ @ instruction: 0xf1a2f302 │ │ │ │ - blx 0x216384 │ │ │ │ - blx 0xa51b08 │ │ │ │ - b 0x1212314 │ │ │ │ - b 0x11d6710 │ │ │ │ + blx 0x21639c │ │ │ │ + blx 0xa51b20 │ │ │ │ + b 0x121232c │ │ │ │ + b 0x11d6728 │ │ │ │ @ instruction: 0xf0030302 │ │ │ │ @ instruction: 0xf8570303 │ │ │ │ @ instruction: 0xf84c3023 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrbmi r9, [ip], -r0, lsl #16 │ │ │ │ ldrbmi r4, [r0], #1609 @ 0x649 │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r6, r7, sl, lr} │ │ │ │ - blls 0x189b38 │ │ │ │ + blls 0x189b50 │ │ │ │ bfi r4, r9, #9, #9 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf97cf1a5 │ │ │ │ + @ instruction: 0xf970f1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12a73e8 │ │ │ │ + blmi 0x12a7400 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1934620 │ │ │ │ - strbmi lr, [r9], -lr, lsl #30 │ │ │ │ + @ instruction: 0x4649ef12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xffccf1a4 │ │ │ │ + @ instruction: 0xffc0f1a4 │ │ │ │ biccs pc, r0, r6, asr #7 │ │ │ │ mcrrpl 5, 0, pc, r7, cr8 @ │ │ │ │ @ instruction: 0xf10c4638 │ │ │ │ - bl 0x2d8c48 │ │ │ │ - blx 0x2593e2 │ │ │ │ + bl 0x2d8c60 │ │ │ │ + blx 0x2593fa │ │ │ │ addeq pc, r9, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a2e026 │ │ │ │ - blx 0xa57858 │ │ │ │ - blx 0x2d27e4 │ │ │ │ - blx 0xad3c00 │ │ │ │ - b 0x1213800 │ │ │ │ + blx 0xa57870 │ │ │ │ + blx 0x2d27fc │ │ │ │ + blx 0xad3c18 │ │ │ │ + b 0x1213818 │ │ │ │ teqmi fp, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldmdaeq sl, {r2, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x4168f4 │ │ │ │ + bl 0x41690c │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf85c0620 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, r8, sl}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ @ instruction: 0xf606fa07 │ │ │ │ @ instruction: 0xf505fa27 │ │ │ │ @ instruction: 0x432b4333 │ │ │ │ - blcc 0x193c1c │ │ │ │ + blcc 0x193c34 │ │ │ │ eorle r4, r1, r0, ror r5 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x217c3c │ │ │ │ + bl 0x217c54 │ │ │ │ @ instruction: 0xf1b807c3 │ │ │ │ @ instruction: 0xf8540f40 │ │ │ │ @ instruction: 0xf1c25033 │ │ │ │ ldmdavs lr!, {r5, fp}^ │ │ │ │ ldmvs fp!, {r0, r3, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a65a4 │ │ │ │ - blx 0xa93c6c │ │ │ │ + blx 0x2a65bc │ │ │ │ + blx 0xa93c84 │ │ │ │ @ instruction: 0xf007f202 │ │ │ │ - b 0x1197150 │ │ │ │ - blx 0xa96478 │ │ │ │ - b 0x11d4080 │ │ │ │ + b 0x1197168 │ │ │ │ + blx 0xa96490 │ │ │ │ + b 0x11d4098 │ │ │ │ adcmi r0, fp, r9, lsl #4 │ │ │ │ bfi r4, r3, (invalid: 6:1) │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf8e4f1a5 │ │ │ │ + @ instruction: 0xf8d8f1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12e7518 │ │ │ │ + blmi 0x12e7530 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1934620 │ │ │ │ - @ instruction: 0x4649ee76 │ │ │ │ + @ instruction: 0x4649ee7a │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff34f1a4 │ │ │ │ + @ instruction: 0xff28f1a4 │ │ │ │ biccs pc, r1, r6, asr #7 │ │ │ │ @ instruction: 0xf508086b │ │ │ │ ldrtmi r5, [r8], -r7, asr #24 │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vmlaeq.f64 d14, d5, d7 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ eor r0, r6, r9, lsl #1 │ │ │ │ @@ -267853,17 +267858,17 @@ │ │ │ │ tstcc r4, pc, lsl #6 │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, ip, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, ip, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9aff38 │ │ │ │ - blx 0x31294c │ │ │ │ - blx 0xb1355c │ │ │ │ + blx 0x9aff50 │ │ │ │ + blx 0x312964 │ │ │ │ + blx 0xb13574 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ ldrbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ stmibeq fp, {r0, r5, ip, lr, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @@ -267871,35 +267876,35 @@ │ │ │ │ eorspl pc, r3, r4, asr r8 @ │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmible r9, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1a268bb │ │ │ │ subsmi r0, r7, #32, 18 @ 0x80000 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ - ldreq pc, [pc, #-7]! @ 0x115d7d │ │ │ │ + ldreq pc, [pc, #-7]! @ 0x115d95 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #171 @ 0xab │ │ │ │ - blmi 0x38fc9c │ │ │ │ - blls 0x11efe04 │ │ │ │ + blmi 0x38fcb4 │ │ │ │ + blls 0x11efe1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a583f0 │ │ │ │ - svclt 0x0000f84b │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1167650 │ │ │ │ + blmi 0x1167668 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4862 @ 0x12fe │ │ │ │ @@ -267907,34 +267912,34 @@ │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, r9, lr, asr #1 │ │ │ │ rscseq fp, r6, r8, lsl #30 │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1935547 │ │ │ │ - @ instruction: 0xf44fedda │ │ │ │ + @ instruction: 0xf44fedde │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf1a43520 │ │ │ │ - @ instruction: 0xf3c7fe97 │ │ │ │ + vmull.p8 , d23, d11 │ │ │ │ ldmeq r3!, {r1, r6, r7, r9, sl, fp, sp} │ │ │ │ - bl 0x32772c │ │ │ │ - blx 0x1d8e4a │ │ │ │ - bl 0xff35566c │ │ │ │ + bl 0x327744 │ │ │ │ + blx 0x1d8e62 │ │ │ │ + bl 0xff355684 │ │ │ │ ands r0, r2, lr, lsl #29 │ │ │ │ streq pc, [r0, -r2, lsr #3]! │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf707fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf003433b │ │ │ │ @ instruction: 0xf855030f │ │ │ │ @ instruction: 0xf8403023 │ │ │ │ strbmi r3, [r0, #-2820]! @ 0xfffff4fc │ │ │ │ - bl 0x149f08 │ │ │ │ + bl 0x149f20 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9} │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0040f1b8 │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorsne pc, r3, r4, asr r8 @ │ │ │ │ @@ -267946,67 +267951,67 @@ │ │ │ │ teqpeq pc, r7 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #139 @ 0x8b │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ - blcc 0x253fb0 │ │ │ │ + blcc 0x253fc8 │ │ │ │ bicsle r4, r4, r0, ror #10 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xffbcf1a4 │ │ │ │ + @ instruction: 0xffb0f1a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c56 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c221c │ │ │ │ + bcs 0x1c2234 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x115dff │ │ │ │ - streq pc, [pc, #-37] @ 0x115eeb │ │ │ │ + ldreq pc, [pc, #-269] @ 0x115e17 │ │ │ │ + streq pc, [pc, #-37] @ 0x115f03 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [pc], -r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1930801 │ │ │ │ - ldrtmi lr, [r9], -r8, asr #26 │ │ │ │ + ldrtmi lr, [r9], -ip, asr #26 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cdp2 1, 0, cr15, cr6, cr4, {5} │ │ │ │ + ldc2l 1, cr15, [sl, #656]! @ 0x290 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ adceq r2, r6, r0, lsl #6 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ @ instruction: 0xf10e9403 │ │ │ │ ldrmi r0, [pc], -r0, lsr #28 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ addseq r0, r8, r4, lsr #1 │ │ │ │ @ instruction: 0x0c07eb0b │ │ │ │ stmib sp, {r0, r4, r5, r7, r9, sl, lr}^ │ │ │ │ eor r8, ip, r1, lsl #14 │ │ │ │ vpmax.s8 d15, d7, d24 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a5bf8 │ │ │ │ - b 0x11d3f9c │ │ │ │ - blx 0xa967a0 │ │ │ │ + blx 0x2a5c10 │ │ │ │ + b 0x11d3fb4 │ │ │ │ + blx 0xa967b8 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r3, [r8, #-4] │ │ │ │ ldrbeq lr, [r2], -pc, asr #20 │ │ │ │ subne lr, r2, #323584 @ 0x4f000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ @@ -268015,688 +268020,688 @@ │ │ │ │ streq pc, [r0, -r2, asr #3]! │ │ │ │ @ instruction: 0xf602fa26 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf707fa08 │ │ │ │ streq lr, [r7], -r6, asr #20 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ streq lr, [r2], -r6, asr #20 │ │ │ │ - blvs 0x193ff4 │ │ │ │ + blvs 0x19400c │ │ │ │ stmibeq r6, {r1, r5, ip, lr, pc} │ │ │ │ ldreq pc, [pc, -r0]! │ │ │ │ - beq 0x2523ec │ │ │ │ + beq 0x252404 │ │ │ │ sbceq lr, r6, #5120 @ 0x1400 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ stmible r5, {r1, r2, r4, r6, fp, sp, lr}^ │ │ │ │ - beq 0x952700 │ │ │ │ + beq 0x952718 │ │ │ │ @ instruction: 0xf807fa28 │ │ │ │ - blx 0x2b0234 │ │ │ │ - b 0x1354818 │ │ │ │ + blx 0x2b024c │ │ │ │ + b 0x1354830 │ │ │ │ @ instruction: 0xf1a7080a │ │ │ │ rsbsmi r0, pc, #32, 20 @ 0x20000 │ │ │ │ ldreq pc, [pc, -r7]! │ │ │ │ - blx 0x3d4898 │ │ │ │ + blx 0x3d48b0 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x11a62f0 │ │ │ │ + b 0x11a6308 │ │ │ │ ldr r0, [fp, r8, lsl #4]! │ │ │ │ @ instruction: 0x8701e9dd │ │ │ │ - bls 0x1dc42c │ │ │ │ + bls 0x1dc444 │ │ │ │ @ instruction: 0xf1b8440f │ │ │ │ ldrmi r0, [r3], #-3841 @ 0xfffff0ff │ │ │ │ @ instruction: 0xf04fd002 │ │ │ │ ldr r0, [ip, r1, lsl #16] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff04f1a4 │ │ │ │ + cdp2 1, 15, cr15, cr8, cr4, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vqshlu.s64 d20, d0, #3 │ │ │ │ - bcs 0x19e868 │ │ │ │ + bcs 0x19e880 │ │ │ │ svclt 0x000ab0c9 │ │ │ │ andcc fp, r1, #-536870899 @ 0xe000000d │ │ │ │ @ instruction: 0xf10d3601 │ │ │ │ mrrcmi 5, 1, r0, r4, cr15 │ │ │ │ - streq pc, [pc, #-37] @ 0x116053 │ │ │ │ + streq pc, [pc, #-37] @ 0x11606b │ │ │ │ sbcseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x468a00f6 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blcs 0xff6109d0 │ │ │ │ + blcs 0xff6109e8 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ stmdavs r4!, {r0, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9447 │ │ │ │ @ instruction: 0xf1930400 │ │ │ │ - @ instruction: 0x4632ec90 │ │ │ │ + @ instruction: 0x4632ec94 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a40874 │ │ │ │ - @ instruction: 0xf00bfd4d │ │ │ │ + @ instruction: 0xf00bfd41 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ eorseq r5, sl, #1136 @ 0x470 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bleq 0x12d0a04 │ │ │ │ + bleq 0x12d0a1c │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ strls r2, [r3], #-0 │ │ │ │ stmdbne pc, {r0, r3, r6} @ │ │ │ │ @ instruction: 0xf608fa07 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - bl 0x356308 │ │ │ │ + bl 0x356320 │ │ │ │ ldrtmi r0, [r0], r0, lsl #24 │ │ │ │ - blx 0xa4e194 │ │ │ │ + blx 0xa4e1ac │ │ │ │ @ instruction: 0xf1c0f300 │ │ │ │ stmdacc r0!, {r5, sl} │ │ │ │ vst1.8 {d15-d16}, [r4], r6 │ │ │ │ - blx 0xaa6d88 │ │ │ │ + blx 0xaa6da0 │ │ │ │ movwmi pc, #12288 @ 0x3000 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbmi r3, [r1, #-260] @ 0xfffffefc │ │ │ │ subseq lr, r3, pc, asr #20 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ eorseq pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36866 │ │ │ │ - blx 0x9171a4 │ │ │ │ + blx 0x9171bc │ │ │ │ @ instruction: 0xf1a3f003 │ │ │ │ - blx 0x296dac │ │ │ │ - b 0x1153140 │ │ │ │ - blx 0xa96144 │ │ │ │ - b 0x1152d44 │ │ │ │ + blx 0x296dc4 │ │ │ │ + b 0x1153158 │ │ │ │ + blx 0xa9615c │ │ │ │ + b 0x1152d5c │ │ │ │ @ instruction: 0xf82c0003 │ │ │ │ eorle r0, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf001098c │ │ │ │ @ instruction: 0xf100003f │ │ │ │ - bl 0x25895c │ │ │ │ + bl 0x258974 │ │ │ │ @ instruction: 0xf1ba03c4 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r2, r4, r5, lr}^ │ │ │ │ @ instruction: 0xf1c0d9c7 │ │ │ │ sbcmi r0, r4, r0, lsr #20 │ │ │ │ - blx 0x2b03d0 │ │ │ │ - b 0x1254990 │ │ │ │ + blx 0x2b03e8 │ │ │ │ + b 0x12549a8 │ │ │ │ @ instruction: 0xf1a0040a │ │ │ │ submi r0, r0, #32, 20 @ 0x20000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - blx 0x3d4a10 │ │ │ │ + blx 0x3d4a28 │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x43234083 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x17618c │ │ │ │ + bl 0x1761a4 │ │ │ │ ldrtmi r0, [r9], -fp, lsl #12 │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - ldrmi r0, [pc], #-2049 @ 0x11619c │ │ │ │ - blmi 0x390018 │ │ │ │ - blls 0x12f020c │ │ │ │ + ldrmi r0, [pc], #-2049 @ 0x1161b4 │ │ │ │ + blmi 0x390030 │ │ │ │ + blls 0x12f0224 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ - svclt 0x0000fe47 │ │ │ │ + svclt 0x0000fe3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c50 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c2508 │ │ │ │ + bcs 0x1c2520 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x1160eb │ │ │ │ - streq pc, [pc, #-37] @ 0x1161d7 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x116103 │ │ │ │ + streq pc, [pc, #-37] @ 0x1161ef │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14dfe20 │ │ │ │ + b 0x14dfe38 │ │ │ │ @ instruction: 0xf1932ad3 │ │ │ │ - @ instruction: 0x4641ebd2 │ │ │ │ + @ instruction: 0x4641ebd6 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [lr], {164} @ 0xa4 │ │ │ │ + stc2 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ tstpeq r3, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f023b │ │ │ │ @ instruction: 0xf5060802 │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, ip, lr}^ │ │ │ │ - blx 0x368652 │ │ │ │ + blx 0x36866a │ │ │ │ strtcc pc, [r0], -r1, lsl #2 │ │ │ │ ldrmi r2, [ip], -r0, lsl #4 │ │ │ │ - bl 0x156378 │ │ │ │ - blx 0x2d7e7c │ │ │ │ + bl 0x156390 │ │ │ │ + blx 0x2d7e94 │ │ │ │ addeq pc, r8, r8, lsl #28 │ │ │ │ @ instruction: 0x0c02eb0b │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ ands r8, r4, r4 │ │ │ │ @ instruction: 0xf103fa28 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1a4ef4 │ │ │ │ - b 0x1194298 │ │ │ │ - blx 0x99669c │ │ │ │ + blx 0x1a4f0c │ │ │ │ + b 0x11942b0 │ │ │ │ + blx 0x9966b4 │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r0, #-4]! │ │ │ │ eorcc pc, r1, r6, asr r8 @ │ │ │ │ - blcc 0x2543c0 │ │ │ │ + blcc 0x2543d8 │ │ │ │ stmibeq r2, {r1, r5, ip, lr, pc} │ │ │ │ teqpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ - beq 0x2526a8 │ │ │ │ + beq 0x2526c0 │ │ │ │ biceq lr, r2, r5, lsl #22 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ ldmible sp, {r1, r3, r6, fp, sp, lr}^ │ │ │ │ - beq 0x9529bc │ │ │ │ + beq 0x9529d4 │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x1b04dc │ │ │ │ - b 0x1354ae4 │ │ │ │ + blx 0x1b04f4 │ │ │ │ + b 0x1354afc │ │ │ │ @ instruction: 0xf1a3080a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3d4b54 │ │ │ │ + blx 0x3d4b6c │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1166538 │ │ │ │ + b 0x1166550 │ │ │ │ ldrb r0, [r3, r8, lsl #2] │ │ │ │ ldrdhi pc, [r4], -sp │ │ │ │ andeq lr, r4, #9216 @ 0x2400 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #22 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ vmlaeq.f64 d14, d3, d0 │ │ │ │ - blls 0x20a300 │ │ │ │ + blls 0x20a318 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b0441f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [sl, #656] @ 0x290 │ │ │ │ + stc2 1, cr15, [lr, #656] @ 0x290 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vmov.i32 d20, #-1241513984 @ 0xb6000000 │ │ │ │ - bcs 0x19eb3c │ │ │ │ + bcs 0x19eb54 │ │ │ │ svclt 0x0008b0c9 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svclt 0x00144c50 │ │ │ │ stmdaeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-269] @ 0x116243 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x11625b │ │ │ │ svcvs 0x0080f413 │ │ │ │ - streq pc, [pc, #-37] @ 0x116333 │ │ │ │ + streq pc, [pc, #-37] @ 0x11634b │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strcs fp, [r4], #-3860 @ 0xfffff0ec │ │ │ │ strmi r2, [pc], -r1, lsl #8 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strmi r2, [r1], r0, lsl #2 │ │ │ │ @ instruction: 0xf1934628 │ │ │ │ - ldrtmi lr, [r9], -r6, lsr #22 │ │ │ │ + ldrtmi lr, [r9], -sl, lsr #22 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - bleq 0x1750cc4 │ │ │ │ - blx 0xff9d2a1e │ │ │ │ + bleq 0x1750cdc │ │ │ │ + blx 0xff6d2a36 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ strcs r0, [r0], #-545 @ 0xfffffddf │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ strbeq lr, [r8], -pc, asr #20 │ │ │ │ movwcs r4, #17959 @ 0x4627 │ │ │ │ mcrreq 10, 4, lr, r8, cr15 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bl 0x35662c │ │ │ │ + bl 0x356644 │ │ │ │ ldrtmi r0, [r2], r7, lsl #16 │ │ │ │ strcc lr, [r1, -sp, asr #19] │ │ │ │ - blx 0xb0e460 │ │ │ │ + blx 0xb0e478 │ │ │ │ @ instruction: 0xf1c2f302 │ │ │ │ - bcc 0x918040 │ │ │ │ + bcc 0x918058 │ │ │ │ @ instruction: 0xf707fa06 │ │ │ │ - blx 0xaa70b4 │ │ │ │ + blx 0xaa70cc │ │ │ │ tstpmi r3, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrbmi r3, [r0, #-4] │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2], lr, lsl #22 │ │ │ │ eorscs pc, r2, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36877 │ │ │ │ - blx 0x997c70 │ │ │ │ + blx 0x997c88 │ │ │ │ @ instruction: 0xf1a3f203 │ │ │ │ - blx 0x2d7078 │ │ │ │ - b 0x11d3c14 │ │ │ │ - blx 0xad6c18 │ │ │ │ - b 0x11d3010 │ │ │ │ + blx 0x2d7090 │ │ │ │ + b 0x11d3c2c │ │ │ │ + blx 0xad6c30 │ │ │ │ + b 0x11d3028 │ │ │ │ @ instruction: 0xf8280203 │ │ │ │ eorle r2, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf0000986 │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x259028 │ │ │ │ + bl 0x259040 │ │ │ │ @ instruction: 0xf1bb03c6 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1c2d9c7 │ │ │ │ sbcsmi r0, r7, r0, lsr #22 │ │ │ │ - blx 0x2b069c │ │ │ │ - b 0x1315060 │ │ │ │ + blx 0x2b06b4 │ │ │ │ + b 0x1315078 │ │ │ │ @ instruction: 0xf1a2070b │ │ │ │ subsmi r0, r2, #32, 22 @ 0x8000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ - blx 0x414cde │ │ │ │ + blx 0x414cf6 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ teqmi fp, #147 @ 0x93 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x124058 │ │ │ │ - bls 0x1d7c88 │ │ │ │ - blcc 0x167498 │ │ │ │ + bl 0x124070 │ │ │ │ + bls 0x1d7ca0 │ │ │ │ + blcc 0x1674b0 │ │ │ │ @ instruction: 0xd1a34414 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r6], #656 @ 0x290 │ │ │ │ + ldc2l 1, cr15, [sl], {164} @ 0xa4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi r4, [r6], -ip, asr #24 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c27c8 │ │ │ │ + bcs 0x1c27e0 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x1163ab │ │ │ │ - streq pc, [pc, #-37] @ 0x116497 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x1163c3 │ │ │ │ + streq pc, [pc, #-37] @ 0x1164af │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14e00e0 │ │ │ │ + b 0x14e00f8 │ │ │ │ @ instruction: 0xf1932ad3 │ │ │ │ - @ instruction: 0x4641ea72 │ │ │ │ + @ instruction: 0x4641ea76 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xcd2b86 │ │ │ │ + blx 0x9d2b9e │ │ │ │ tstpeq r1, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf506023b │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, ip, lr}^ │ │ │ │ strtcc r4, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf101fb09 │ │ │ │ andcs r2, r4, #0, 14 │ │ │ │ addeq r4, r9, ip, lsl r6 │ │ │ │ stmdaeq r9, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0e88ea4f │ │ │ │ - bl 0x3d673c │ │ │ │ + bl 0x3d6754 │ │ │ │ strtmi r0, [r1], r7, lsl #24 │ │ │ │ ands r9, r3, r1, lsl #4 │ │ │ │ vpmax.s8 d15, d3, d17 │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ - blx 0x2251b0 │ │ │ │ + blx 0x2251c8 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ @ instruction: 0xf002431a │ │ │ │ andcc r0, r4, pc, lsl #4 │ │ │ │ @ instruction: 0xf8564570 │ │ │ │ @ instruction: 0xf84c3022 │ │ │ │ eorle r3, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0000981 │ │ │ │ @ instruction: 0xf103033f │ │ │ │ - bl 0x258d68 │ │ │ │ + bl 0x258d80 │ │ │ │ @ instruction: 0xf1ba02c1 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs r4, {r0, r4, r5, ip}^ │ │ │ │ @ instruction: 0xf1c3d9de │ │ │ │ sbcsmi r0, r9, r0, lsr #20 │ │ │ │ - blx 0x2307b8 │ │ │ │ - b 0x1194d9c │ │ │ │ + blx 0x2307d0 │ │ │ │ + b 0x1194db4 │ │ │ │ @ instruction: 0xf1a3010a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3d4e14 │ │ │ │ + blx 0x3d4e2c │ │ │ │ tsteq sl, r1, asr #20 │ │ │ │ movwmi r4, #41114 @ 0xa09a │ │ │ │ - bls 0x1904e4 │ │ │ │ - blls 0x1a7ec4 │ │ │ │ + bls 0x1904fc │ │ │ │ + blls 0x1a7edc │ │ │ │ strbmi r4, [r1], -pc, asr #8 │ │ │ │ - bl 0x124da0 │ │ │ │ + bl 0x124db8 │ │ │ │ andle r0, r2, r3, lsl #28 │ │ │ │ ldrmi r9, [r8], #2819 @ 0xb03 │ │ │ │ - blmi 0x390488 │ │ │ │ - blls 0x12f0614 │ │ │ │ + blmi 0x3904a0 │ │ │ │ + blls 0x12f062c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ - svclt 0x0000fc43 │ │ │ │ + svclt 0x0000fc37 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d7d8 │ │ │ │ + bl 0xfec6d7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {240} @ 0xf0 │ │ │ │ stmdavs r1, {r1, r7, ip, sp, pc} │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ - mcr2 1, 6, pc, cr12, cr3, {4} @ │ │ │ │ + mcr2 1, 6, pc, cr0, cr3, {4} @ │ │ │ │ stmdaeq r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7286ba0 │ │ │ │ - blvs 0xfe954f7c │ │ │ │ + blvs 0xfe954f64 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf1160131 │ │ │ │ - blvs 0xfea153a4 │ │ │ │ + blvs 0xfea153bc │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svclt 0x009d2896 │ │ │ │ - mvneq pc, #70254592 @ 0x4300000 │ │ │ │ + movwne pc, #1603 @ 0x643 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - mvneq pc, #70254592 @ 0x4300000 │ │ │ │ + movwne pc, #1603 @ 0x643 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ and r2, r2, r0, lsl #4 │ │ │ │ - bcs 0xfe6e2e4c │ │ │ │ + bcs 0xfe6e2e64 │ │ │ │ ldmdavs r9, {r3, ip, lr, pc} │ │ │ │ addmi r3, r1, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x4610d1f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrmi r2, [r0], -pc, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d884 │ │ │ │ + bl 0xfec6d89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf5030396 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - msrcs (UNDEF: 96), fp │ │ │ │ + cmnpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvs 0x1530810 │ │ │ │ + blvs 0x1530828 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1339300 │ │ │ │ mullt r3, r5, sp │ │ │ │ - bl 0x254830 │ │ │ │ - stmlt r2, {r0, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x1707d0 │ │ │ │ + bl 0x254848 │ │ │ │ + ldmdalt r6!, {r0, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x1707e8 │ │ │ │ push {r0, r1, r2, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec6d8d0 │ │ │ │ + bl 0xfec6d8e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ stmdavs r1, {r1, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe5dea10 │ │ │ │ + blvs 0xfe5dea28 │ │ │ │ svclt 0x0024429e │ │ │ │ - sbcsvs pc, ip, pc, asr #4 │ │ │ │ + rscsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r6, r9, ip, lr, pc} │ │ │ │ strpl pc, [r0, r5, lsl #10] │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r6, ip, #83968 @ 0x14800 │ │ │ │ movweq lr, #27555 @ 0x6ba3 │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x46906b78 │ │ │ │ stmdale r7!, {r0, r1, r5, r7, r9, lr} │ │ │ │ - msrpl R12_usr, ip │ │ │ │ + teqppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1329303 │ │ │ │ stcls 13, cr15, [r3], {139} @ 0x8b │ │ │ │ - blvs 0xfef27fb4 │ │ │ │ - blx 0xff652b8c │ │ │ │ - blvs 0xfeff09d8 │ │ │ │ + blvs 0xfef27fcc │ │ │ │ + blx 0xff652ba4 │ │ │ │ + blvs 0xfeff09f0 │ │ │ │ tsteq r6, r8, lsl #22 │ │ │ │ mcrvs 8, 0, r6, cr3, cr10, {0} │ │ │ │ tstlt sp, #2512 @ 0x9d0 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ strmi r4, [r8, r3, lsr #12]! │ │ │ │ ldmib r7, {r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r0, [r2], -sp, lsl #6 │ │ │ │ @ instruction: 0xf7296819 │ │ │ │ - blvs 0x2014850 │ │ │ │ + blvs 0x2014838 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r4, r0, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x3d440c │ │ │ │ - msrcc (UNDEF: 96), r0 │ │ │ │ + ldmiblt lr!, {r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + cmnpcc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2l 1, cr15, [r4, #-200]! @ 0xffffff38 │ │ │ │ vaba.s8 q15, , q4 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ andlt r0, r4, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffd5442c │ │ │ │ + blt 0xffa54444 │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ - @ instruction: 0xf822f762 │ │ │ │ + @ instruction: 0xf816f762 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf728002e │ │ │ │ - svclt 0x0000bae5 │ │ │ │ + svclt 0x0000bad9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d9ac │ │ │ │ + bl 0xfec6d9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r0!, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ stmdbvs r3, {r1, r2, r4, r7, sl} │ │ │ │ - bvs 0x13abd4 │ │ │ │ + bvs 0x13abec │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf01c3010 │ │ │ │ - blvs 0x1a55f40 │ │ │ │ - blle 0x3ddff0 │ │ │ │ + blvs 0x1a55f58 │ │ │ │ + blle 0x3de008 │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf133012f │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00e2f728 │ │ │ │ - @ instruction: 0xff6cf166 │ │ │ │ + svclt 0x00d6f728 │ │ │ │ + @ instruction: 0xff70f166 │ │ │ │ @ instruction: 0xf64b4603 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ @ instruction: 0xf133681a │ │ │ │ andlt pc, r2, r5, ror #25 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00d2f728 │ │ │ │ + svclt 0x00c6f728 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6da28 │ │ │ │ + bl 0xfec6da40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf19d6818 │ │ │ │ - ldrdcc pc, [r1], -fp │ │ │ │ + andcc pc, r1, pc, asr #17 │ │ │ │ @ instruction: 0xf64bd007 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7284010 │ │ │ │ - blmi 0x345290 │ │ │ │ + blmi 0x345278 │ │ │ │ @ instruction: 0xf1666b5c │ │ │ │ - strmi pc, [r3], -r5, asr #30 │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + strmi pc, [r3], -r9, asr #30 │ │ │ │ + orrscs pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ ldc2 1, cr15, [lr], #204 @ 0xcc │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00acf728 │ │ │ │ + svclt 0x00a0f728 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #16 │ │ │ │ ldmdavs sp, {r1, r2, r3, r4, r8, fp, sp, lr} │ │ │ │ svcpl 0x0000f5b6 │ │ │ │ @ instruction: 0xf44fbf28 │ │ │ │ ldrtmi r5, [r0], -r0, lsl #12 │ │ │ │ stmdbhi r8, {r0, r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x11d2d40 │ │ │ │ + blx 0x11d2d58 │ │ │ │ @ instruction: 0xb3a84604 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf19b8900 │ │ │ │ - vldrmi d15, [fp, #-276] @ 0xfffffeec │ │ │ │ - blle 0x71e0bc │ │ │ │ + vldrmi d15, [fp, #-228] @ 0xffffff1c │ │ │ │ + blle 0x71e0d4 │ │ │ │ @ instruction: 0xf64b6b68 │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ andls r0, r3, #-1073741813 @ 0xc000000b │ │ │ │ stc2 1, cr15, [lr], {51} @ 0x33 │ │ │ │ - blvs 0x1b3d0d4 │ │ │ │ + blvs 0x1b3d0ec │ │ │ │ @ instruction: 0xf7284621 │ │ │ │ - blvs 0x1c166dc │ │ │ │ + blvs 0x1c166c4 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf7280100 │ │ │ │ - @ instruction: 0x4620f953 │ │ │ │ + strtmi pc, [r0], -r7, asr #18 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1294370 │ │ │ │ @ instruction: 0xf166ba11 │ │ │ │ - @ instruction: 0x4603fef9 │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + @ instruction: 0x4603fefd │ │ │ │ + orrscs pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldc2l 1, cr15, [r2], #-204 @ 0xffffff34 │ │ │ │ - @ instruction: 0xff62f728 │ │ │ │ + @ instruction: 0xff56f728 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ cmnmi r0, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt lr!, {r0, r3, r5, r8, ip, sp, lr, pc}^ │ │ │ │ - addscs pc, r0, fp, asr #12 │ │ │ │ + adccs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xbd45b8 │ │ │ │ + blx 0x8d45d0 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6db28 │ │ │ │ + bl 0xfec6db40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf7ff6800 │ │ │ │ strmi pc, [r5], -sp, asr #28 │ │ │ │ andpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf9f0f129 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4601d036 │ │ │ │ ldcmi 6, cr4, [lr, #-160] @ 0xffffff60 │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stc2l 0, cr15, [r8, #-112]! @ 0xffffff90 │ │ │ │ - blvs 0x1bde160 │ │ │ │ + blvs 0x1bde178 │ │ │ │ @ instruction: 0x4618db18 │ │ │ │ - orrscs pc, r4, fp, asr #12 │ │ │ │ + @ instruction: 0x21acf64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1339201 │ │ │ │ - bls 0x195a58 │ │ │ │ + bls 0x195a70 │ │ │ │ strtmi r6, [r1], -r8, ror #22 │ │ │ │ - @ instruction: 0xff30f728 │ │ │ │ + @ instruction: 0xff24f728 │ │ │ │ andcs r6, r1, #109568 @ 0x1ac00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ - @ instruction: 0xf900f728 │ │ │ │ + @ instruction: 0xf8f4f728 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmiblt lr!, {r0, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1669301 │ │ │ │ - strmi pc, [r2], -r5, lsr #29 │ │ │ │ - orrcs pc, r0, fp, asr #12 │ │ │ │ + strmi pc, [r2], -r9, lsr #29 │ │ │ │ + orrscs pc, r8, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, fp, ip, pc} │ │ │ │ ldc2 1, cr15, [lr], {51} @ 0x33 │ │ │ │ - @ instruction: 0xff0ef728 │ │ │ │ + @ instruction: 0xff02f728 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmiblt sl!, {r0, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ - addscs pc, r0, fp, asr #12 │ │ │ │ + adccs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf9d6f728 │ │ │ │ + @ instruction: 0xf9caf728 │ │ │ │ svclt 0x0000e7de │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6dbd0 │ │ │ │ + bl 0xfec6dbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdavs r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ - bvs 0x7f0e50 │ │ │ │ + bvs 0x7f0e68 │ │ │ │ @ instruction: 0xf729461d │ │ │ │ - msrlt CPSR_f, #10551296 @ 0xa10000 │ │ │ │ - @ instruction: 0xf8d2f729 │ │ │ │ + msrlt CPSR_f, #9764864 @ 0x950000 │ │ │ │ + @ instruction: 0xf8c6f729 │ │ │ │ @ instruction: 0xf8d0b310 │ │ │ │ @ instruction: 0xb1fb3290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1e3 │ │ │ │ biclt r3, fp, r8, lsr #8 │ │ │ │ movwls r4, #5656 @ 0x1618 │ │ │ │ - ldc2 1, cr15, [lr], #588 @ 0x24c │ │ │ │ + ldc2 1, cr15, [r2], #588 @ 0x24c │ │ │ │ ldmdale r3, {r2, r7, r9, lr} │ │ │ │ - blls 0x15cf98 │ │ │ │ + blls 0x15cfb0 │ │ │ │ @ instruction: 0xf64b4282 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ svclt 0x0088012f │ │ │ │ stmdami sl, {r0, r2, r8, r9, fp, ip} │ │ │ │ strtmi r4, [sl], -r3, lsr #8 │ │ │ │ @ instruction: 0xf1336b40 │ │ │ │ ldrdlt pc, [r3], -fp │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 7, 12, cr15, cr8, cr8, {1} │ │ │ │ - sbcsvs pc, ip, pc, asr #4 │ │ │ │ + cdplt 7, 11, cr15, cr12, cr8, {1} │ │ │ │ + rscsvs pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7284030 │ │ │ │ - svclt 0x0000b993 │ │ │ │ + svclt 0x0000b987 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ @ instruction: 0xf8d0460a │ │ │ │ strmi r1, [r3], -ip, lsl #1 │ │ │ │ @ instruction: 0xd1064291 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -268709,187 +268714,187 @@ │ │ │ │ cmnpcs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, pc} │ │ │ │ @ instruction: 0xf64fd0e8 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ stmdavs r9, {r1, r2, r4, r7, r8, sp} │ │ │ │ strble r0, [r1, #1033]! @ 0x409 │ │ │ │ - adccs pc, r4, fp, asr #12 │ │ │ │ + adcscs pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blt 0xed2bf4 │ │ │ │ + blt 0xed2c0c │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ vhadd.s8 d27, d21, d22 │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ - blge 0xad7d1c │ │ │ │ + blge 0xad7d34 │ │ │ │ stmdami sp!, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ - blvs 0x254c1c │ │ │ │ + blvs 0x254c34 │ │ │ │ eorls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ - sbccs pc, ip, fp, asr #12 │ │ │ │ + rsccs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1826823 │ │ │ │ - blls 0x155a30 │ │ │ │ + blls 0x155a58 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1a46820 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf183200a │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6fb4628 │ │ │ │ - @ instruction: 0xf053fa03 │ │ │ │ + @ instruction: 0xf053f9f7 │ │ │ │ ldmiblt r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf05d │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf192a802 │ │ │ │ - stmdage r3, {r2, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf826f173 │ │ │ │ + stmdage r3, {r3, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf82af173 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1729223 │ │ │ │ - @ instruction: 0xf6f9feed │ │ │ │ - @ instruction: 0xf053ffef │ │ │ │ + @ instruction: 0xf6f9fef1 │ │ │ │ + @ instruction: 0xf053ffe3 │ │ │ │ strmi pc, [r4], -sp, lsr #19 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf182002f │ │ │ │ - blls 0x1959c8 │ │ │ │ + blls 0x1959f0 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1a44620 │ │ │ │ - strtmi pc, [r1], -r1, lsr #19 │ │ │ │ + @ instruction: 0x4621f995 │ │ │ │ @ instruction: 0xf183200a │ │ │ │ - @ instruction: 0x4628f9f3 │ │ │ │ + @ instruction: 0x4628f9f7 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6fb4621 │ │ │ │ - strtmi pc, [r0], -pc, asr #19 │ │ │ │ + strtmi pc, [r0], -r3, asr #19 │ │ │ │ @ instruction: 0xf990f053 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ stcle 8, cr2, [r6, #-32] @ 0xffffffe0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - movtcc pc, #17987 @ 0x4643 @ │ │ │ │ + cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicscs pc, ip, fp, asr #12 │ │ │ │ + mvnscs pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscscs pc, r0, fp, asr #12 │ │ │ │ + andcc pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf16f223f │ │ │ │ - svclt 0x0000f979 │ │ │ │ + svclt 0x0000f97d │ │ │ │ @ instruction: 0xf6fc200c │ │ │ │ - svclt 0x0000be47 │ │ │ │ - rsbcc pc, r4, r3, asr #12 │ │ │ │ + svclt 0x0000be3b │ │ │ │ + rsbscc pc, ip, r3, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6dde0 │ │ │ │ + bl 0xfec6ddf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ @ instruction: 0xf2c024d8 │ │ │ │ andscs r2, r0, #-1778384896 @ 0x96000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ mcrr2 1, 1, pc, lr, cr4 @ │ │ │ │ @ instruction: 0xf72a6020 │ │ │ │ - movwcs pc, #19553 @ 0x4c61 @ │ │ │ │ + movwcs pc, #19541 @ 0x4c55 @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6de2c │ │ │ │ + bl 0xfec6de44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ @ instruction: 0xf8d06818 │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ stmdble r5!, {r0, r8, r9, sl, fp} │ │ │ │ ldrd pc, [r0], -r0 │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ andle r4, pc, r2, ror #10 │ │ │ │ tsteq fp, r1, lsl r6 │ │ │ │ @ instruction: 0xf85e1c4a │ │ │ │ - blcs 0x122c6c │ │ │ │ + blcs 0x122c84 │ │ │ │ @ instruction: 0x460bd1f6 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r3, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1149301 │ │ │ │ - blls 0x196a1c │ │ │ │ + blls 0x196a34 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r2, r1, lsl #6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - blle 0x5a0ca0 │ │ │ │ + blle 0x5a0cb8 │ │ │ │ bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0x12d008 │ │ │ │ + blcs 0x12d020 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ded8 │ │ │ │ + bl 0xfec6def0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - blle 0x8e0ce4 │ │ │ │ + blle 0x8e0cfc │ │ │ │ bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdble r7, {r1, r7, r9, lr} │ │ │ │ tsteq r4, sp, lsl r8 │ │ │ │ andsle r1, r3, lr, lsr #18 │ │ │ │ @ instruction: 0xf72a9101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, r1, fp, lsr #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cmnpcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + orrscc pc, r4, #70254592 @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andspl pc, ip, r3, asr #12 │ │ │ │ + eorspl pc, r4, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf16f2283 │ │ │ │ - svclt 0x0000f8b9 │ │ │ │ + svclt 0x0000f8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6df4c │ │ │ │ + bl 0xfec6df64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d14, d12 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ @ instruction: 0xf8d3d914 │ │ │ │ @@ -268899,94 +268904,94 @@ │ │ │ │ @ instruction: 0xf84c0e03 │ │ │ │ andcs lr, r0, r0 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andspl pc, ip, r3, asr #12 │ │ │ │ + eorspl pc, r4, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf886f16f │ │ │ │ - mlaseq r5, r0, fp, r3 │ │ │ │ + @ instruction: 0xf88af16f │ │ │ │ + eorseq r3, r5, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6dfb4 │ │ │ │ + bl 0xfec6dfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d14, d4 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - tstpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andspl pc, ip, r3, asr #12 │ │ │ │ + eorspl pc, r4, r3, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf85af16f │ │ │ │ - eorseq r3, r5, r4, lsr #23 │ │ │ │ + @ instruction: 0xf85ef16f │ │ │ │ + ldrhteq r3, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e00c │ │ │ │ + bl 0xfec6e024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {5} │ │ │ │ vand , q7, q2 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strls r2, [r6], #-406 @ 0xfffffe6a │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ smladxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ - bls 0x156b64 │ │ │ │ + bls 0x156b7c │ │ │ │ ubfx r1, r3, #15, #11 │ │ │ │ - blcs 0x130f74 │ │ │ │ + blcs 0x130f8c │ │ │ │ ldrlt sp, [r0, #-339] @ 0xfffffead │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ @ instruction: 0x4603fd31 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5b1104 │ │ │ │ + blt 0x5b111c │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5b1410 │ │ │ │ + blt 0x5b1428 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x5b161c │ │ │ │ - bvs 0x9af400 │ │ │ │ + blt 0x5b1634 │ │ │ │ + bvs 0x9af418 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5c56c8 │ │ │ │ + blt 0x5c56e0 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5c56e0 │ │ │ │ + blt 0x5c56f8 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x5b1f4c │ │ │ │ + blt 0x5b1f64 │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x5b2758 │ │ │ │ + blt 0x5b2770 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -268998,31 +269003,31 @@ │ │ │ │ @ instruction: 0xf06f4770 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6e120 │ │ │ │ + bl 0xfec6e138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x90af84 │ │ │ │ + blle 0x90af9c │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ mvnslt pc, r9, asr #25 │ │ │ │ - blcs 0x134f4c │ │ │ │ + blcs 0x134f64 │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 0, cr15, [r4, #-144] @ 0xffffff70 │ │ │ │ - blle 0x460f60 │ │ │ │ + blle 0x460f78 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -269035,29 +269040,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd9c0c │ │ │ │ movwls r8, #20532 @ 0x5034 │ │ │ │ - blx 0xfe2d4c5c │ │ │ │ + blx 0x1fd4c74 │ │ │ │ @ instruction: 0xb3209905 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r8, r9, fp, ip, lr, pc}^ │ │ │ │ vshl.s8 d16, d0, d14 │ │ │ │ @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf8cd2496 │ │ │ │ strtmi r8, [sl], -r8 │ │ │ │ @ instruction: 0xf64b2300 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ eorvs r0, r6, pc, lsr #2 │ │ │ │ - andvs pc, r1, r6, asr #12 │ │ │ │ + andsvs pc, r9, r6, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ - blx 0xff754c94 │ │ │ │ + blx 0xff454cac │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462881f0 │ │ │ │ @ instruction: 0xff88f7ff │ │ │ │ @@ -269080,168 +269085,168 @@ │ │ │ │ svclt 0x004805a3 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00480560 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq r4, [r2, #-1576]! @ 0xfffff9d8 │ │ │ │ svclt 0x00484642 │ │ │ │ orreq pc, r0, r1, asr #32 │ │ │ │ - blx 0x1d536e2 │ │ │ │ - ble 0x5de87c │ │ │ │ + blx 0x1a536fa │ │ │ │ + ble 0x5de894 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf166d416 │ │ │ │ - strmi pc, [r1], -pc, lsr #22 │ │ │ │ + @ instruction: 0x4601fb33 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf004e7c5 │ │ │ │ ldrb r0, [r9, r2, lsl #2] │ │ │ │ stc2l 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ strtmi r4, [r1], -r5, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ ldr r1, [r7, fp, ror #15]! │ │ │ │ @ instruction: 0xf643462a │ │ │ │ - vsra.s64 d19, d24, #64 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf64b0135 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf052002f │ │ │ │ ldrb pc, [ip, fp, lsr #30] @ │ │ │ │ str r2, [r5, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e2cc │ │ │ │ + bl 0xfec6e2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x20d524 │ │ │ │ + blcc 0x20d53c │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr2, cr15, {7} │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf19cd9ee │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf166daea │ │ │ │ - @ instruction: 0x4603fadf │ │ │ │ + strmi pc, [r3], -r3, ror #21 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - cmppcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), fp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - strtmi pc, [r0], -sp, lsr #20 │ │ │ │ + strtmi pc, [r0], -r1, lsr #20 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, pc, lsr #28 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ @ instruction: 0xf8a2f137 │ │ │ │ - eorseq r3, r5, r4, asr #23 │ │ │ │ + ldrsbteq r3, [r5], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r5, lsl r6 │ │ │ │ @ instruction: 0xf06f461e │ │ │ │ strmi r4, [r0], r0, lsl #8 │ │ │ │ - bls 0x3a89e8 │ │ │ │ + bls 0x3a8a00 │ │ │ │ addsmi r6, r4, #2818048 @ 0x2b0000 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ ldrmi fp, [r4], -r8, lsr #30 │ │ │ │ ldmdale r5!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andseq r3, r9, #1327104 @ 0x144000 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x20d3262 │ │ │ │ + blx 0x20d327a │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0254640 │ │ │ │ tstpcs r0, pc, ror #18 @ p-variant is OBSOLETE │ │ │ │ ldrbne r4, [r3, r2, lsl #12] │ │ │ │ strbmi r9, [r0], -sl, lsl #2 │ │ │ │ andlt r4, r4, r9, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmib r5, {r3, r8, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r1], -r2, lsl #6 │ │ │ │ - bne 0xff59f208 │ │ │ │ + bne 0xff59f220 │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ ldrmi fp, [r4], -r8, lsr #30 │ │ │ │ @ instruction: 0xf0244622 │ │ │ │ stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs fp!, {r0, r6, ip, lr, pc}^ │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6f84419 │ │ │ │ - stmiavs fp!, {r1, r4, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r1, r2, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ strtmi r4, [r2], -r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #8 │ │ │ │ movwcs r6, #235 @ 0xeb │ │ │ │ andlt r9, r4, sl, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdavs sl!, {r3, r8, r9, sl, lr}^ │ │ │ │ strmi r2, [r8], -r0, lsl #6 │ │ │ │ movwls r9, #13314 @ 0x3402 │ │ │ │ - cmnpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf9a8f72a │ │ │ │ + @ instruction: 0xf99cf72a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ strmi pc, [r6], -pc, lsr #22 │ │ │ │ and fp, lr, r8, lsr #18 │ │ │ │ - blx 0xdd3810 │ │ │ │ + blx 0xed3828 │ │ │ │ stmdbcs r4, {r0, fp, sp, lr} │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ - blx 0xfea53902 │ │ │ │ + blx 0xfe75391a │ │ │ │ rscsle r1, r3, r3, asr #24 │ │ │ │ strmi r2, [r2], -r0, lsl #2 │ │ │ │ smlatbcs lr, r7, r7, lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04fe7a2 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe79d33ff │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1d7770 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x1d7788 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13722ea │ │ │ │ svclt 0x0000f807 │ │ │ │ - ldrsbteq r3, [r5], -r8 │ │ │ │ + ldrshteq r3, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e4cc │ │ │ │ + bl 0xfec6e4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ tstls r1, lr, lsl r6 │ │ │ │ @ instruction: 0xf7ff9c06 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi fp, [r2], -r0, asr #2 │ │ │ │ @@ -269253,24 +269258,24 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ andlt ip, r2, r8, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00004708 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e51c │ │ │ │ + bl 0xfec6e534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd8 │ │ │ │ ldrmi fp, [ip], r5, lsl #1 │ │ │ │ strmi pc, [r0], #-111 @ 0xffffff91 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs fp!, {r1, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1034294 │ │ │ │ svclt 0x002833ff │ │ │ │ - blcs 0x1e8b90 │ │ │ │ + blcs 0x1e8ba8 │ │ │ │ ldm pc, {r0, r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ svcne 0x0036f003 │ │ │ │ movwcs r0, #4627 @ 0x1213 │ │ │ │ strtmi r4, [r2], -r1, ror #12 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r1], -r4, asr #32 │ │ │ │ @@ -269283,47 +269288,47 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2154 @ 0x86a │ │ │ │ strls r4, [r2], #-1544 @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf64b9303 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf72ac300 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ strtmi r4, [r2], -r1, ror #12 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ strmi pc, [r1], -r7, lsl #21 │ │ │ │ stmdavs r8!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf19e4622 │ │ │ │ - mcrrne 13, 2, pc, r3, cr3 @ │ │ │ │ - b 0x14e8be0 │ │ │ │ + mcrrne 13, 1, pc, r3, cr7 @ │ │ │ │ + b 0x14e8bf8 │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ - @ instruction: 0xf980f166 │ │ │ │ + @ instruction: 0xf984f166 │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r2, [r3], -r5, lsl #2 │ │ │ │ andcs lr, r0, r1, asr #15 │ │ │ │ - cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r5, asr #4 │ │ │ │ @ instruction: 0xff62f136 │ │ │ │ - ldrshteq r3, [r5], -r0 │ │ │ │ + eorseq r3, r5, r8, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e614 │ │ │ │ + bl 0xfec6e62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ tstls r1, lr, lsl r6 │ │ │ │ @ instruction: 0xf7ff9c06 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi fp, [r2], -r0, asr #2 │ │ │ │ @@ -269344,15 +269349,15 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x460d4610 │ │ │ │ strvc lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ cmplt r0, r9, lsl #2 │ │ │ │ - blcc 0x171494 │ │ │ │ + blcc 0x1714ac │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andeq r1, lr, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf04f211d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @@ -269360,61 +269365,61 @@ │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d02f │ │ │ │ eorsle r0, lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstcs r6, lr, lsr #32 │ │ │ │ stmdavs r2, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrscc pc, r8, fp, asr #12 │ │ │ │ + asrscc pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ stmib sp, {r4, r5, pc}^ │ │ │ │ andlt r7, r4, sl, lsl #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt lr, {r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r2, {r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [sl], -r0, asr #16 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ @ instruction: 0xf19e8000 │ │ │ │ - @ instruction: 0xf1b1f81f │ │ │ │ + @ instruction: 0xf1b1f813 │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ strmi r4, [r2], -fp, lsl #12 │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1662302 │ │ │ │ - ldmib sp, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r1, {r1, r8, r9, sp} │ │ │ │ stmiavs r3, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - blle 0xff4a2520 │ │ │ │ + blle 0xff4a2538 │ │ │ │ smlabbcs r0, r3, r8, r6 │ │ │ │ adcsmi r4, fp, #60817408 @ 0x3a00000 │ │ │ │ movweq lr, #19313 @ 0x4b71 │ │ │ │ sbcvs fp, r7, r4, lsr #31 │ │ │ │ - ble 0xfee28dc0 │ │ │ │ + ble 0xfee28dd8 │ │ │ │ stmvs r3, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorscc pc, fp, #64, 4 │ │ │ │ mrc2 1, 5, pc, cr10, cr6, {1} │ │ │ │ - eorseq r3, r5, r8, lsl #24 │ │ │ │ + eorseq r3, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e764 │ │ │ │ + bl 0xfec6e77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0x2109fb93 │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1e6184 │ │ │ │ + blcs 0x1e619c │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -269426,81 +269431,81 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x31a8f64b │ │ │ │ + biccc pc, r0, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00def729 │ │ │ │ + svclt 0x00d2f729 │ │ │ │ @ instruction: 0xf19d6840 │ │ │ │ - tstpcs r0, r9, asr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsr pc @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ - @ instruction: 0xf872f166 │ │ │ │ + @ instruction: 0xf876f166 │ │ │ │ andcs r9, r0, #2048 @ 0x800 │ │ │ │ ldrb r6, [r7, r1, lsl #16] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1d7ac8 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x1d7ae0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1363255 │ │ │ │ svclt 0x0000fe5b │ │ │ │ - eorseq r3, r5, ip, lsl ip │ │ │ │ + eorseq r3, r5, r4, lsr ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e824 │ │ │ │ + bl 0xfec6e83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ stcls 6, cr4, [r6], #-88 @ 0xffffffa8 │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xc55642 │ │ │ │ + blx 0xc5565a │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x1b1658 │ │ │ │ - blcs 0x20b6e8 │ │ │ │ - blcs 0x18b6a4 │ │ │ │ + blcs 0x1b1670 │ │ │ │ + blcs 0x20b700 │ │ │ │ + blcs 0x18b6bc │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf192a802 │ │ │ │ - stmdbge r2, {r1, r4, r5, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdbge r2, {r1, r2, r4, r5, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf19c4620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ @ instruction: 0xe01a47b0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264631 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - @ instruction: 0x31b4f64b │ │ │ │ + biccc pc, ip, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7294300 │ │ │ │ - blmi 0x8d7488 │ │ │ │ - blls 0x8f1720 │ │ │ │ + blmi 0x8d7470 │ │ │ │ + blls 0x8f1738 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf802f166 │ │ │ │ + @ instruction: 0xf806f166 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462833ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ @ instruction: 0xe7e247b0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -269508,174 +269513,174 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ ldc2l 1, cr15, [r2, #216] @ 0xd8 │ │ │ │ - blx 0xfe5d3dba │ │ │ │ + blx 0xfe2d3dd2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r0, lsr ip │ │ │ │ + eorseq r3, r5, r8, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e93c │ │ │ │ + bl 0xfec6e954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #30 │ │ │ │ adclt r4, r1, r6, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r1, r3, r6, ip, lr, pc} │ │ │ │ eorsle r2, r9, r2, lsl #22 │ │ │ │ andsle r2, r9, r4, lsl #22 │ │ │ │ cmple lr, r1, lsl #22 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ - stmdb r6!, {r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb sl!, {r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r0], -r2, lsl #18 │ │ │ │ - stc2 1, cr15, [r8], #-624 @ 0xfffffd90 │ │ │ │ + ldc2 1, cr15, [ip], {156} @ 0x9c │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ - @ instruction: 0xffaaf165 │ │ │ │ + @ instruction: 0xffaef165 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, ip, r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #18 │ │ │ │ - blx 0x15557a2 │ │ │ │ + blx 0x15557ba │ │ │ │ svclt 0x00181e02 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ - blmi 0x7a9658 │ │ │ │ - blls 0x8f1824 │ │ │ │ + blmi 0x7a9670 │ │ │ │ + blls 0x8f183c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vsra.s64 d19, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[3] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf7297300 │ │ │ │ - ubfx pc, r7, #29, #3 │ │ │ │ + strb pc, [r2, fp, asr #29]! @ │ │ │ │ ldrb sl, [r4, r2, lsl #18] │ │ │ │ @ instruction: 0xf04f2109 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ @ instruction: 0xf1a3e7d7 │ │ │ │ - andcs pc, r0, r3, lsr #22 │ │ │ │ - cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, lsl fp @ │ │ │ │ + cmnpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andls r7, r0, r2, ror #4 │ │ │ │ ldc2l 1, cr15, [r6, #-216] @ 0xffffff28 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r8, asr #24 │ │ │ │ - ldrhteq r3, [r5], -r8 │ │ │ │ + eorseq r3, r5, r0, ror #24 │ │ │ │ + ldrsbteq r3, [r5], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ strmi r4, [r7], -r1, asr #22 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 7, 3, cr15, cr4, cr9, {1} │ │ │ │ + cdp2 7, 2, cr15, cr8, cr9, {1} │ │ │ │ strtmi fp, [r9], -r8, lsr #3 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf1b0fb5b │ │ │ │ - blle 0xe1a868 │ │ │ │ + blle 0xe1a880 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ @ instruction: 0xf64b8008 │ │ │ │ - vmla.f d19, d16, d0[1] │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ movwls r0, #12591 @ 0x312f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 8, cr15, cr12, cr9, {1} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr9, {1} │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ - ldm sl, {r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm lr, {r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1155896 │ │ │ │ + blx 0x11558ae │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [ip], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xaa9770 │ │ │ │ - blls 0x97191c │ │ │ │ + blmi 0xaa9788 │ │ │ │ + blls 0x971934 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x878094 │ │ │ │ - blls 0x971940 │ │ │ │ + blmi 0x8780ac │ │ │ │ + blls 0x971958 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9128 │ │ │ │ @ instruction: 0x463833ff │ │ │ │ eorlt r4, r2, r1, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #5896 @ 0x1708 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffe4f023 │ │ │ │ stmdbge r4, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8c8f19e │ │ │ │ + @ instruction: 0xf8bcf19e │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - cdp2 1, 14, cr15, cr4, cr5, {3} │ │ │ │ + cdp2 1, 14, cr15, cr8, cr5, {3} │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ ldrtmi r1, [r8], -r3, ror #15 │ │ │ │ ldrmi r9, [r0, r0, lsl #2]! │ │ │ │ stmdbge r4, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r1], -sp, lsl #21 │ │ │ │ strmi r4, [r3], -r2, lsl #12 │ │ │ │ rscsle r2, r2, r0, lsl #16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ smlattcs lr, sp, r7, lr │ │ │ │ @ instruction: 0xf1a3e7ae │ │ │ │ - svclt 0x0000fa85 │ │ │ │ + svclt 0x0000fa79 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6eb54 │ │ │ │ + bl 0xfec6eb6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ movwls r4, #13844 @ 0x3614 │ │ │ │ - stc2 7, cr15, [ip, #164]! @ 0xa4 │ │ │ │ + stc2 7, cr15, [r0, #164]! @ 0xa4 │ │ │ │ mvnlt r9, r3, lsl #18 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf1b0fad3 │ │ │ │ svclt 0x00b80c00 │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ @ instruction: 0x4622db1b │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - bicscc pc, r0, fp, asr #12 │ │ │ │ + mvncc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 7, 0, cr15, cr4, cr9, {1} │ │ │ │ + ldc2l 7, cr15, [r8, #164]! @ 0xa4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e02fab5 │ │ │ │ @@ -269688,19 +269693,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ biclt pc, r0, r5, ror pc @ │ │ │ │ - stc2l 1, cr15, [lr], {120} @ 0x78 │ │ │ │ + ldc2l 1, cr15, [r2], {120} @ 0x78 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ smlawtlt r0, r4, r7, r1 │ │ │ │ @ instruction: 0xf1659003 │ │ │ │ - bls 0x2173c4 │ │ │ │ + bls 0x2173ec │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r4, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -269710,36 +269715,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [sp], -r8, lsl #1 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9f0e │ │ │ │ movwls r8, #24636 @ 0x603c │ │ │ │ - stc2l 7, cr15, [r0, #-164] @ 0xffffff5c │ │ │ │ + ldc2 7, cr15, [r4, #-164]! @ 0xffffff5c │ │ │ │ @ instruction: 0xb3209906 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s6, s15 │ │ │ │ @ instruction: 0x4641db30 │ │ │ │ movwls r4, #26168 @ 0x6638 │ │ │ │ - blx 0x1955a54 │ │ │ │ + blx 0x1955a6c │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ andls sp, r4, r2, asr fp │ │ │ │ movwls r4, #1570 @ 0x622 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ movwls r9, #14082 @ 0x3702 │ │ │ │ - bicscc pc, ip, fp, asr #12 │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [r2, #164] @ 0xa4 │ │ │ │ + stc2 7, cr15, [r6, #164] @ 0xa4 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ - blx 0x11d5a90 │ │ │ │ + blx 0x11d5aa8 │ │ │ │ ldcle 14, cr1, [r1], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ @@ -269753,43 +269758,43 @@ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ vmlane.f32 s30, s4, s7 │ │ │ │ movwcs sp, #7648 @ 0x1de0 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ cdp2 0, 15, cr15, cr6, cr3, {1} │ │ │ │ @ instruction: 0xb1b84601 │ │ │ │ @ instruction: 0xf1784620 │ │ │ │ - strmi pc, [r1], -r7, ror #24 │ │ │ │ + strmi pc, [r1], -fp, ror #24 │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ andcc lr, r6, sp, asr #19 │ │ │ │ - ldc2l 1, cr15, [r0, #404]! @ 0x194 │ │ │ │ + ldc2l 1, cr15, [r4, #404]! @ 0x194 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ strb r6, [lr, r1, lsl #16] │ │ │ │ @ instruction: 0xf04f4241 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe7c833ff │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ andeq pc, sp, #111 @ 0x6f │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ed24 │ │ │ │ + bl 0xfec6ed3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ movwls r4, #13845 @ 0x3615 │ │ │ │ - stc2l 7, cr15, [r4], {41} @ 0x29 │ │ │ │ + ldc2 7, cr15, [r8], #164 @ 0xa4 │ │ │ │ stmdbls r3, {r3, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x1e04f9eb │ │ │ │ strtmi sp, [sl], -sp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64b9400 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ @ instruction: 0xf729012f │ │ │ │ - andlt pc, r5, r1, lsr #26 │ │ │ │ + andlt pc, r5, r5, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d0f7ff │ │ │ │ @@ -269812,41 +269817,41 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ cdp2 0, 7, cr15, cr14, cr3, {1} │ │ │ │ @ instruction: 0xf177b1c8 │ │ │ │ - strmi pc, [r5], -r7, lsr #20 │ │ │ │ + strmi pc, [r5], -fp, lsr #20 │ │ │ │ mcrrne 7, 12, r1, r2, cr3 │ │ │ │ strtmi sp, [sl], -sp │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xb00547b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ - stc2l 1, cr15, [lr, #-404]! @ 0xfffffe6c │ │ │ │ + ldc2l 1, cr15, [r2, #-404]! @ 0xfffffe6c │ │ │ │ stmdavs r4, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7ba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ee14 │ │ │ │ + bl 0xfec6ee2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - mcrr2 7, 2, pc, ip, cr9 @ │ │ │ │ + mcrr2 7, 2, pc, r0, cr9 @ │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - mvnscc pc, fp, asr #12 │ │ │ │ + tstpmi r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [lr], #164 @ 0xa4 │ │ │ │ + stc2 7, cr15, [r2], #164 @ 0xa4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -269862,36 +269867,36 @@ │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ strmi pc, [r4], -r3, lsr #28 │ │ │ │ @ instruction: 0xf122b1c0 │ │ │ │ movwcs pc, #3079 @ 0xc07 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf98cf164 │ │ │ │ - blt 0x5c64a0 │ │ │ │ + blt 0x5c64b8 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6eecc │ │ │ │ + bl 0xfec6eee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vmla.f d20, d16, d0[3] │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf6420135 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x18d3da4 │ │ │ │ + blx 0x18d3dbc │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwge fp, #61811 @ 0xf173 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -269905,27 +269910,27 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6ef4c │ │ │ │ + bl 0xfec6ef64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x2295a8 │ │ │ │ + blls 0x2295c0 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - bicmi pc, ip, r3, asr #12 │ │ │ │ + mvnmi pc, r3, asr #12 │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02c012f │ │ │ │ @ instruction: 0xf500fa17 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -269936,28 +269941,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6efc8 │ │ │ │ + bl 0xfec6efe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vmlal.s q10, d16, d0[5] │ │ │ │ @ instruction: 0xf6420235 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf9d6f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -269968,29 +269973,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6f048 │ │ │ │ + bl 0xfec6f060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x2296a4 │ │ │ │ + blls 0x2296bc │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117e64 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x117e7c @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vmla.f d20, d16, d0[3] │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf6420135 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf994f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -270001,28 +270006,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f0cc │ │ │ │ + bl 0xfec6f0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x3296f0 │ │ │ │ + blls 0x329708 │ │ │ │ @ instruction: 0xf643b3a3 │ │ │ │ - vmls.f d20, d16, d0[3] │ │ │ │ + vmls.f d20, d16, d0[5] │ │ │ │ @ instruction: 0x46140535 │ │ │ │ @ instruction: 0xf8d64617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf954f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -270033,52 +270038,52 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vmls.f d20, d16, d0[3] │ │ │ │ + vmls.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf6420535 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strls r0, [r0, #-559] @ 0xfffffdd1 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf926f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ msrlt CPSR_f, r7, lsr #25 │ │ │ │ strtmi r7, [r7], -r4, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117f90 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x117fa8 @ │ │ │ │ strtmi r2, [r7], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f1a0 │ │ │ │ + bl 0xfec6f1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1129828 │ │ │ │ + blmi 0x1129840 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - strbmi pc, [ip, #1603] @ 0x643 @ │ │ │ │ + strbmi pc, [r4, #1603]! @ 0x643 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8d64617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8e4f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ @@ -270087,78 +270092,78 @@ │ │ │ │ andlt sp, r7, sl, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x9536a0 │ │ │ │ + blvc 0x9536b8 │ │ │ │ @ instruction: 0xf643231b │ │ │ │ - vmls.f d20, d16, d0[3] │ │ │ │ + vmls.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf6420535 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strls r0, [r0, #-559] @ 0xfffffdd1 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvc 0x1d3678 │ │ │ │ + blvc 0x1d3690 │ │ │ │ @ instruction: 0xf8b4f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9db │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x4664f0 │ │ │ │ + bl 0x466508 │ │ │ │ ldrtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0xfef55dea │ │ │ │ - blls 0x1c66ac │ │ │ │ - blt 0x7fe87c │ │ │ │ + blx 0xfec55e02 │ │ │ │ + blls 0x1c66c4 │ │ │ │ + blt 0x7fe894 │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x118088 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1180a0 @ │ │ │ │ @ instruction: 0xf8d0e79d │ │ │ │ strb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xe79434ff │ │ │ │ - cdp2 1, 13, cr15, cr8, cr2, {5} │ │ │ │ + cdp2 1, 12, cr15, cr12, cr2, {5} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f2b8 │ │ │ │ + bl 0xfec6f2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4617231b │ │ │ │ - strbmi pc, [ip], #1603 @ 0x643 @ │ │ │ │ + strbtmi pc, [r4], #1603 @ 0x643 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ strmi r0, [r5], -pc, lsr #2 │ │ │ │ @ instruction: 0xf866f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff9d4196 │ │ │ │ - blls 0x344e2c │ │ │ │ + blx 0xff9d41ae │ │ │ │ + blls 0x344e44 │ │ │ │ @ instruction: 0xb3bb6806 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02c012f │ │ │ │ @ instruction: 0xf500f843 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -270181,47 +270186,47 @@ │ │ │ │ @ instruction: 0xe7c51bf6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ mrcmi 0, 5, fp, cr9, cr3, {4} │ │ │ │ @ instruction: 0xf6432500 │ │ │ │ - vmls.i d20, d16, d0[3] │ │ │ │ + vmls.i d20, d16, d0[5] │ │ │ │ tstcs fp, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xf6429507 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r6!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9611 │ │ │ │ @ instruction: 0xf02b0600 │ │ │ │ @ instruction: 0xf500fff5 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x124f40 │ │ │ │ + blcs 0x124f58 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe0f02b │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ strbeq r0, [r4], #-1117 @ 0xfffffba3 │ │ │ │ bicseq r0, lr, #-822083584 @ 0xcf000000 │ │ │ │ adcseq r0, r5, #536870927 @ 0x2000000f │ │ │ │ rsbeq r0, r8, #144, 4 │ │ │ │ orrseq r0, r6, #335544323 @ 0x14000003 │ │ │ │ - ldrbeq r0, [pc], #55 @ 0x118220 │ │ │ │ + ldrbeq r0, [pc], #55 @ 0x118238 │ │ │ │ ldreq r0, [r6, #-815] @ 0xfffffcd1 │ │ │ │ subseq r0, r9, #-939524093 @ 0xc8000003 │ │ │ │ andseq r0, r0, #60, 4 @ 0xc0000003 │ │ │ │ eorseq r0, r7, sl, lsl r1 │ │ │ │ adcseq r0, sp, ip, lsl #3 │ │ │ │ subeq r0, fp, r7, lsr r0 │ │ │ │ mlaseq r7, lr, r0, r0 │ │ │ │ @@ -270239,88 +270244,88 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vabd.s8 q15, , │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ @ instruction: 0x463b0496 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmvn.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 q10, #1024 @ 0x00000400 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - ldc2 1, cr15, [sl], {162} @ 0xa2 │ │ │ │ + stc2 1, cr15, [lr], {162} @ 0xa2 │ │ │ │ andcs r6, r0, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf6f94628 │ │ │ │ - @ instruction: 0xf6f8fe3b │ │ │ │ - @ instruction: 0xf505fc3b │ │ │ │ + @ instruction: 0xf6f8fe2f │ │ │ │ + @ instruction: 0xf505fc2f │ │ │ │ svccs 0x00205300 │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ @ instruction: 0xf000335c │ │ │ │ - blcs 0x139ce0 │ │ │ │ + blcs 0x139cf8 │ │ │ │ ldrbhi pc, [r3], r0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x2d434e │ │ │ │ + blx 0x2d4366 │ │ │ │ @ instruction: 0xf898b178 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5854 @ 0x16de │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfff54368 │ │ │ │ + blx 0xfff54380 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d586dd │ │ │ │ @ instruction: 0x210e2290 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500ff55 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125080 │ │ │ │ + blcs 0x125098 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x16e1170 │ │ │ │ - blls 0x57238c │ │ │ │ + blmi 0x16e1188 │ │ │ │ + blls 0x5723a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r3, r4, lsr r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ addsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500ff23 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1250e4 │ │ │ │ + blcs 0x1250fc │ │ │ │ strhi pc, [sp], #0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ movwcs lr, #1997 @ 0x7cd │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8d54698 │ │ │ │ @ instruction: 0x46317290 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5337 @ 0x14d9 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfe554438 │ │ │ │ + blx 0xfe554450 │ │ │ │ addsle r2, r8, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r7 @ │ │ │ │ ldrmi r6, [r9], r3, lsl #16 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf8d78677 │ │ │ │ @ instruction: 0x960d30b8 │ │ │ │ movwls sl, #52748 @ 0xce0c │ │ │ │ @@ -270332,71 +270337,71 @@ │ │ │ │ movwcs r8, #1118 @ 0x45e │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0079f43f │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - blge 0x525c0c │ │ │ │ + blge 0x525c24 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ addsmi r3, lr, #8, 14 @ 0x200000 │ │ │ │ str sp, [r3, r6, ror #3]! │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fec7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x12519c │ │ │ │ + blcs 0x1251b4 │ │ │ │ ldrbhi pc, [r2], #0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7702394 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrsbtpl pc, [r0], r1 @ │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf02b9400 │ │ │ │ @ instruction: 0xf500fea9 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1251d8 │ │ │ │ + blcs 0x1251f0 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7545394 │ │ │ │ - blcc 0xfe7cac78 │ │ │ │ + blcc 0xfe7cac90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ cmppcc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbthi pc, [r7], #-0 @ │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf198330a │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x000a339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x1dec02 │ │ │ │ - bl 0x115c8bc │ │ │ │ + blx 0x1dec1a │ │ │ │ + bl 0x115c8d4 │ │ │ │ @ instruction: 0xf50571e7 │ │ │ │ @ instruction: 0xf64f5300 │ │ │ │ vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0x46982096 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ - blne 0xff6f24f0 │ │ │ │ - bl 0x19725e0 │ │ │ │ - blcs 0x11a8e4 │ │ │ │ + blne 0xff6f2508 │ │ │ │ + bl 0x19725f8 │ │ │ │ + blcs 0x11a8fc │ │ │ │ strbhi pc, [r4], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf9f0f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #3832 @ 0xef8 │ │ │ │ subvs r6, r3, r7 │ │ │ │ @@ -270426,16 +270431,16 @@ │ │ │ │ movwcs r8, #5367 @ 0x14f7 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ ldmib r3, {r1, fp, sp, lr}^ │ │ │ │ - bl 0xfeae61d0 │ │ │ │ - bne 0xdb184 │ │ │ │ + bl 0xfeae61e8 │ │ │ │ + bne 0xdb19c │ │ │ │ svclt 0x00382f01 │ │ │ │ adcsmi r2, sl, #262144 @ 0x40000 │ │ │ │ strhi pc, [r2, #-192] @ 0xffffff40 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf10685a5 │ │ │ │ movwcs r0, #264 @ 0x108 │ │ │ │ @@ -270457,32 +270462,32 @@ │ │ │ │ @ instruction: 0xf0236dd9 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr3, cr15, {3} @ │ │ │ │ rscscc pc, pc, #8, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsr #32 │ │ │ │ svcne 0x0001f812 │ │ │ │ andsvc fp, r0, r1, lsl #18 │ │ │ │ - bl 0xfe9e51f8 │ │ │ │ + bl 0xfe9e5210 │ │ │ │ adcsmi r0, r3, #8, 6 @ 0x20000000 │ │ │ │ tstcs fp, #-738197501 @ 0xd4000003 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r0, #172] @ 0xac │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, r2, lsl #11 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ @ instruction: 0xe67a0194 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1253a4 │ │ │ │ + blcs 0x1253bc │ │ │ │ strhi pc, [r5], #-0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf944f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4c │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270490,112 +270495,112 @@ │ │ │ │ movwcs r8, #5146 @ 0x141a │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf934f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - cmpppl r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r9, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ strb pc, [lr], -pc, asr #20 @ │ │ │ │ @ instruction: 0xf1942000 │ │ │ │ - @ instruction: 0x4606fd15 │ │ │ │ + strmi pc, [r6], -r9, lsl #26 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #144, 8 @ 0x90000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r4, #172] @ 0xac │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #955 @ 0x3bb │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ @ instruction: 0xf193e631 │ │ │ │ - @ instruction: 0xf648ffe3 │ │ │ │ + @ instruction: 0xf648ffd7 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x17c601db │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ andne pc, r0, #132096 @ 0x20400 │ │ │ │ - bl 0xff2a9f74 │ │ │ │ + bl 0xff2a9f8c │ │ │ │ ldrb r3, [sp, r2, lsr #12] │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4860 @ 0x12fc │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ tstcs fp, #393216 @ 0x60000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - biccc pc, ip, r2, asr #12 │ │ │ │ + mvncc pc, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2l 0, cr15, [lr, #-172] @ 0xffffff54 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8900ff6 │ │ │ │ - blcs 0x125490 │ │ │ │ + blcs 0x1254a8 │ │ │ │ @ instruction: 0xf8c0d1c7 │ │ │ │ ldrb r6, [sl, #528]! @ 0x210 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fd37 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1254bc │ │ │ │ + blcs 0x1254d4 │ │ │ │ cmpphi r5, #0 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #35024 @ 0x88d0 @ │ │ │ │ - blcc 0x16175c │ │ │ │ + blcc 0x161774 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf6472296 │ │ │ │ - vmla.f d22, d16, d1[0] │ │ │ │ + vsra.s64 q11, , #64 │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ stc2 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf505e5d5 │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4927 @ 0x133f │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x1327b8 │ │ │ │ + blcs 0x1327d0 │ │ │ │ orrshi pc, fp, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf890f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r3, r4, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8984699 │ │ │ │ - blcs 0x12552c │ │ │ │ + blcs 0x125544 │ │ │ │ ldrhi pc, [sp], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r4, lsl #16 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0x01adf248 │ │ │ │ + biceq pc, r5, r8, asr #4 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ ldr pc, [r8, #3437] @ 0xd6d │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125568 │ │ │ │ + blcs 0x125580 │ │ │ │ tstphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf862f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad6a │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270612,15 +270617,15 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf842f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r1, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vaddw.s8 q8, q8, d29 │ │ │ │ + vmla.f d16, d16, d1[1] │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ ldc2l 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf505e55b │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4682 @ 0x124a │ │ │ │ @@ -270633,51 +270638,51 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4974 @ 0x136e │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x1328cc │ │ │ │ + blcs 0x1328e4 │ │ │ │ @ instruction: 0x83bbf000 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf890f146 │ │ │ │ @ instruction: 0xf1994606 │ │ │ │ - rscslt pc, sl, #585728 @ 0x8f000 │ │ │ │ + rscslt pc, sl, #536576 @ 0x83000 │ │ │ │ andls r9, r1, #0 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ + vmlal.s q10, d0, d0[1] │ │ │ │ @ instruction: 0xf1a2022f │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mcrrne 11, 0, sp, r6, cr6 │ │ │ │ vrshl.s8 q10, q3, q0 │ │ │ │ stmdals r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xf884f18f │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0xf888f18f │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fc4b │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0x121694 │ │ │ │ + bcs 0x1216ac │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ ldrbt r0, [r4], #404 @ 0x194 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1256b0 │ │ │ │ + blcs 0x1256c8 │ │ │ │ bicshi pc, r8, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffbef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acc6 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270686,44 +270691,44 @@ │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffaef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsra.s64 d21, d29, #64 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ movwls r0, #8465 @ 0x2111 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ stc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf505e4c5 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0x12570c │ │ │ │ + blcs 0x125724 │ │ │ │ bichi pc, fp, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff90f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r3, r4, r7, sl, fp, sp, pc} │ │ │ │ - teqpvs sp, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r5, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ strt pc, [ip], #3533 @ 0xdcd │ │ │ │ @ instruction: 0xf0234630 │ │ │ │ cdpne 8, 0, cr15, cr7, cr13, {0} │ │ │ │ rsbhi pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ rsccs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - bicmi pc, r1, r7, asr #12 │ │ │ │ + bicsmi pc, r9, r7, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldr pc, [r8], #3221 @ 0xc95 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125768 │ │ │ │ + blcs 0x125780 │ │ │ │ andhi pc, sp, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff62f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac6a │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270739,137 +270744,137 @@ │ │ │ │ movwcs r8, #4868 @ 0x1304 │ │ │ │ @ instruction: 0xf1062208 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ @ instruction: 0xff42f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r1, r3, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf898469a │ │ │ │ - blcs 0x1257c8 │ │ │ │ + blcs 0x1257e0 │ │ │ │ movwhi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #24, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf1096801 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ tstcc r1, r8, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6479101 │ │ │ │ - vmla.f d21, d0, d1[0] │ │ │ │ + vorr.i32 , #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7fe0111 │ │ │ │ strb pc, [r6], #-4039 @ 0xfffff039 @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4417 @ 0x1141 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf6476802 │ │ │ │ - vmla.f d21, d0, d1[0] │ │ │ │ + vorr.i32 , #9 @ 0x00000009 │ │ │ │ @ instruction: 0x46280111 │ │ │ │ - blx 0x1d6aba │ │ │ │ + blx 0x1d6ad2 │ │ │ │ @ instruction: 0xf505e42d │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4336 @ 0x10f0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x115be0 │ │ │ │ + blge 0x115bf8 │ │ │ │ ldrmi r6, [r9], r3, lsl #16 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4638 @ 0x121e │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffd15c00 │ │ │ │ + blge 0xffd15c18 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x132b28 │ │ │ │ + blcs 0x132b40 │ │ │ │ addhi pc, r1, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff915c20 │ │ │ │ + blge 0xff915c38 │ │ │ │ strbmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf0224698 │ │ │ │ strmi pc, [r6], -r5, lsl #31 │ │ │ │ stmdacs r0, {r0, r1, r2, ip, pc} │ │ │ │ - blge 0xff695c34 │ │ │ │ + blge 0xff695c4c │ │ │ │ svclt 0x00842f0b │ │ │ │ @ instruction: 0xf8d52116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ @ instruction: 0xf64b8224 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf191012f │ │ │ │ - strmi pc, [r1], -r1, asr #16 │ │ │ │ + strmi pc, [r1], -r5, asr #16 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ svccs 0x000382e8 │ │ │ │ svccs 0x0007d903 │ │ │ │ smlabbcs r2, ip, pc, fp @ │ │ │ │ tstls r5, r1, lsl #2 │ │ │ │ @ instruction: 0xf85cf7fe │ │ │ │ strmi r9, [r6], -r5, lsl #18 │ │ │ │ @ instruction: 0xf8aef7fe │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fb11 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0x121908 │ │ │ │ + bcs 0x121920 │ │ │ │ sbcshi pc, r9, #0 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf7ff6294 │ │ │ │ strcs fp, [r1], #-3004 @ 0xfffff444 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ rsccs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - bicmi pc, r1, r7, asr #12 │ │ │ │ + bicsmi pc, r9, r7, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @ instruction: 0xf7fffba9 │ │ │ │ @ instruction: 0xf505bbac │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0x125940 │ │ │ │ + blcs 0x125958 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 7, cr15, cr6, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fad7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x12597c │ │ │ │ + blcs 0x125994 │ │ │ │ msrhi CPSR_fsxc, r0 │ │ │ │ movtmi pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #24 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6470211 │ │ │ │ - vsra.s64 d23, d5, #64 │ │ │ │ + vaddw.s8 , q8, d29 │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ ldc2l 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ - bllt 0x1e96c30 │ │ │ │ + bllt 0x1e96c48 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1259b0 │ │ │ │ + blcs 0x1259c8 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 3, cr15, cr14, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ab46 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270877,15 +270882,15 @@ │ │ │ │ movwcs r8, #4421 @ 0x1145 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr14, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r1, r2, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - cmpppl r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r9, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe3301 │ │ │ │ @ instruction: 0xf7fffe61 │ │ │ │ @ instruction: 0xf04fbb48 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ andcs fp, r4, #67584 @ 0x10800 │ │ │ │ @@ -270895,86 +270900,86 @@ │ │ │ │ ldmdavs r3!, {r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff6003 │ │ │ │ movwcs fp, #7075 @ 0x1ba3 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0010f47f │ │ │ │ - bllt 0x496cc4 │ │ │ │ + bllt 0x496cdc │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [ip, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac37 │ │ │ │ movwcs fp, #6914 @ 0x1b02 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff16cf0 │ │ │ │ + blt 0xfff16d08 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r6, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae28 │ │ │ │ movwcs fp, #6892 @ 0x1aec │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ - blt 0xff996d1c │ │ │ │ + blt 0xff996d34 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r0, #136] @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebf │ │ │ │ movwcs fp, #6870 @ 0x1ad6 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blt 0xff416d48 │ │ │ │ + blt 0xff416d60 │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - blt 0xffa96d50 │ │ │ │ + blt 0xffa96d68 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xad5f60 │ │ │ │ - blt 0xff096d64 │ │ │ │ + blge 0xad5f78 │ │ │ │ + blt 0xff096d7c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfee95e74 │ │ │ │ + bge 0xfee95e8c │ │ │ │ @ instruction: 0xf7ff6007 │ │ │ │ stmdage r8, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xf9f0f194 │ │ │ │ + @ instruction: 0xf9e4f194 │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ - b 0x111f70c │ │ │ │ - bl 0x19310e8 │ │ │ │ + b 0x111f724 │ │ │ │ + bl 0x1931100 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ ldmne fp, {r6, r8, lr}^ │ │ │ │ ldmdane fp, {r6, r8, lr}^ │ │ │ │ @ instruction: 0x0c00eb42 │ │ │ │ stmdbls r9, {r3, r9, fp, ip, pc} │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mrrcvc 10, 4, lr, r3, cr12 │ │ │ │ - blx 0xfe999132 │ │ │ │ + blx 0xfe99914a │ │ │ │ ldmne r2, {r0, r1, r2, sp}^ │ │ │ │ tstpeq r1, r7, lsl #22 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ - bllt 0x1e96dd0 │ │ │ │ + bllt 0x1e96de8 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - blt 0xfe896de0 │ │ │ │ + blt 0xfe896df8 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [lr, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf30 │ │ │ │ @ instruction: 0xf8d0ba74 │ │ │ │ strt r3, [r9], #580 @ 0x244 │ │ │ │ @@ -270984,26 +270989,26 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacc1 │ │ │ │ movwcs fp, #6758 @ 0x1a66 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ - blt 0x1816e28 │ │ │ │ + blt 0x1816e40 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [sl, #-136] @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7fface8 │ │ │ │ movwcs fp, #6736 @ 0x1a50 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x16050 │ │ │ │ - blt 0x1296e54 │ │ │ │ + blge 0x16068 │ │ │ │ + blt 0x1296e6c │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r4, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebe │ │ │ │ @ instruction: 0xf8d0ba3a │ │ │ │ strb r4, [pc], r4, asr #4 │ │ │ │ @@ -271012,25 +271017,25 @@ │ │ │ │ stc2 0, cr15, [r6, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacd3 │ │ │ │ movwcs fp, #6700 @ 0x1a2c │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffb16098 │ │ │ │ - blt 0x996e9c │ │ │ │ + blge 0xffb160b0 │ │ │ │ + blt 0x996eb4 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf642022f │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500f97b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125c34 │ │ │ │ + blcs 0x125c4c │ │ │ │ msrhi CPSR_sc, r0 │ │ │ │ ldmib r3, {r0, r2, r4, r5, r7, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ff2394 │ │ │ │ movwcs fp, #6692 @ 0x1a24 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ @@ -271075,27 +271080,27 @@ │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addscs pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8c22107 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf04fe4b5 │ │ │ │ @ instruction: 0xf8c332ff │ │ │ │ @ instruction: 0xf7ff2210 │ │ │ │ @ instruction: 0xf164b9b8 │ │ │ │ - stmdavs r3, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8d5ab6a │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ @ instruction: 0xf7ff30b0 │ │ │ │ - blcs 0x147d58 │ │ │ │ + blcs 0x147d70 │ │ │ │ ldmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffa972 │ │ │ │ movwcs fp, #6528 @ 0x1980 │ │ │ │ @@ -271128,17 +271133,17 @@ │ │ │ │ ldc2 0, cr15, [lr], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacfc │ │ │ │ strtcs fp, [r6], #-2372 @ 0xfffff6bc │ │ │ │ streq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00181b34 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ - ldc2l 7, cr15, [lr, #-160] @ 0xffffff60 │ │ │ │ + ldc2l 7, cr15, [r2, #-160] @ 0xffffff60 │ │ │ │ @ instruction: 0xf1714620 │ │ │ │ - movwcs pc, #7027 @ 0x1b73 @ │ │ │ │ + movwcs pc, #7031 @ 0x1b77 @ │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r6], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacf5 │ │ │ │ movwcs fp, #6444 @ 0x192c │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @@ -271150,117 +271155,117 @@ │ │ │ │ svclt 0x0018429f │ │ │ │ ldrb r2, [ip, r1, lsl #8] │ │ │ │ @ instruction: 0xf0194630 │ │ │ │ @ instruction: 0xf100fc5d │ │ │ │ @ instruction: 0xf8c76600 │ │ │ │ strh r0, [r4], -r8 │ │ │ │ ldrsbtcc pc, [r8], r7 @ │ │ │ │ - bl 0x1db230 │ │ │ │ + bl 0x1db248 │ │ │ │ @ instruction: 0x46300656 │ │ │ │ mrrc2 0, 1, pc, r0, cr9 @ │ │ │ │ ldmle r5!, {r1, r2, r7, r9, lr}^ │ │ │ │ adcsvs pc, ip, r7, asr #17 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ andvs r1, r6, lr, ror lr │ │ │ │ - blt 0x18970ec │ │ │ │ + blt 0x1897104 │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ - blx 0xffb55186 │ │ │ │ + blx 0xffb5519e │ │ │ │ stmdacs r0, {r0, r1, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4632d03c │ │ │ │ - ldmda sl!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda lr!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18e9807 │ │ │ │ - @ instruction: 0xf7fffc7d │ │ │ │ + @ instruction: 0xf7fffc81 │ │ │ │ @ instruction: 0xf64bba72 │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ @ instruction: 0xf8c3b8fe │ │ │ │ @ instruction: 0xf7ff2210 │ │ │ │ @ instruction: 0xf64bb8fa │ │ │ │ - vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q10, q0, d28 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - stc2l 1, cr15, [lr, #-576] @ 0xfffffdc0 │ │ │ │ + ldc2l 1, cr15, [r2, #-576] @ 0xfffffdc0 │ │ │ │ svccs 0x0001b968 │ │ │ │ @ instruction: 0xf8d5d923 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ @ instruction: 0xf8c3e512 │ │ │ │ @ instruction: 0xf7ff6210 │ │ │ │ - bl 0x2474e8 │ │ │ │ + bl 0x247500 │ │ │ │ @ instruction: 0xf1080787 │ │ │ │ strbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmla.f d21, d0, d1[0] │ │ │ │ + vorr.i32 , #9 @ 0x00000009 │ │ │ │ ldmdbvs ip!, {r0, r4, r8} │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff0cf7fd │ │ │ │ ldmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf18e4608 │ │ │ │ - @ instruction: 0xf7fffc43 │ │ │ │ + @ instruction: 0xf7fffc47 │ │ │ │ @ instruction: 0xf7fdb8ae │ │ │ │ stmdbmi r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ ldc2l 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf1a1e4ee │ │ │ │ - svclt 0x0000fe5b │ │ │ │ - ldrsbteq r3, [r5], -r4 │ │ │ │ + svclt 0x0000fe4f │ │ │ │ + eorseq r3, r5, ip, ror #25 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andpl pc, ip, r3, asr #12 │ │ │ │ + eorpl pc, r4, r3, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ cdplt 0, 0, cr15, cr10, cr10, {1} │ │ │ │ cmplt r3, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x4604b530 │ │ │ │ - b 0x14f33c0 │ │ │ │ - bl 0x11cb10 │ │ │ │ + b 0x14f33d8 │ │ │ │ + bl 0x11cb28 │ │ │ │ @ instruction: 0xf8dc1c0e │ │ │ │ addsmi r1, r1, #4 │ │ │ │ @ instruction: 0xf8dcd812 │ │ │ │ - blcc 0x16d1f4 │ │ │ │ + blcc 0x16d20c │ │ │ │ andseq pc, r0, ip, lsl #2 │ │ │ │ ldmdaeq fp, {r0, r3, r5, sl, lr}^ │ │ │ │ stmdble sl, {r0, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dc68e0 │ │ │ │ ldrmi r3, [r8], #-0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blcs 0x12abc4 │ │ │ │ + blcs 0x12abdc │ │ │ │ vrhadd.s8 , q8, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ tstcs r0, r1, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d0, d16 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ tstcs r0, r1, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70450 │ │ │ │ + bl 0xfec70468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blcs 0x12aa6c │ │ │ │ + blcs 0x12aa84 │ │ │ │ cmnlt r1, #83 @ 0x53 │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ stmib r4, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ stmib r4, {}^ @ │ │ │ │ @@ -271284,22 +271289,22 @@ │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ stmib r4, {r1, r2, r4, r7, sp}^ │ │ │ │ vrhadd.s8 d17, d14, d0 │ │ │ │ vqdmlal.s , d0, d0[6] │ │ │ │ stmib r4, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ stmdavs r2, {r1, r8, ip} │ │ │ │ smlabtne r4, r4, r9, lr │ │ │ │ - bcs 0x131960 │ │ │ │ + bcs 0x131978 │ │ │ │ movwcs sp, #4569 @ 0x11d9 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ - ldc2 1, cr15, [ip, #628]! @ 0x274 │ │ │ │ + ldc2 1, cr15, [r0, #628]! @ 0x274 │ │ │ │ submi r9, r0, #4096 @ 0x1000 │ │ │ │ rsbsmi pc, r0, r0, lsr #8 │ │ │ │ @ instruction: 0xf0209b00 │ │ │ │ - bl 0x2196f4 │ │ │ │ + bl 0x21970c │ │ │ │ @ instruction: 0xf84401c2 │ │ │ │ vld4.8 {d16-d19}, [pc :256], r2 │ │ │ │ subvs r4, sl, r1, ror #4 │ │ │ │ vaba.s8 q15, q15, q0 │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ stmib r4, {r1, r2, r4, r7, sp}^ │ │ │ │ stmib r4, {r8, r9, ip, sp}^ │ │ │ │ @@ -271314,61 +271319,61 @@ │ │ │ │ vstmiaeq ip, {d30-d31} │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ str r6, [sp, r2, lsl #16]! │ │ │ │ ldrb r2, [r5, r1, lsl #6]! │ │ │ │ strb r2, [fp, r1, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d4808 │ │ │ │ + blhi 0x1d4820 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [sl], #-3695 @ 0xfffff191 │ │ │ │ ldmne pc!, {r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x1355cac │ │ │ │ - bcs 0xfe6d5e78 │ │ │ │ + bcc 0x1355cc4 │ │ │ │ + bcs 0xfe6d5e90 │ │ │ │ pkhbtmi r4, r9, r3, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xc54a00 │ │ │ │ + blhi 0xc54a18 │ │ │ │ ldmdami pc!, {r3, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - @ instruction: 0xf8a6f19e │ │ │ │ + @ instruction: 0xf89af19e │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x161a3b4 │ │ │ │ + bllt 0x161a3cc │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x1623c0 │ │ │ │ - bl 0x1dabe8 │ │ │ │ + bl 0x1623d8 │ │ │ │ + bl 0x1dac00 │ │ │ │ stmdblt r7!, {r0, r3} │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ svclt 0x00181be4 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x1d46ec │ │ │ │ + blhi 0x1d4704 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - @ instruction: 0xf8dcf19e │ │ │ │ + @ instruction: 0xf8d0f19e │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -271376,45 +271381,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x14565c │ │ │ │ + blcs 0x145674 │ │ │ │ @ instruction: 0x4698d057 │ │ │ │ movwls r1, #7747 @ 0x1e43 │ │ │ │ @ instruction: 0xf108d45d │ │ │ │ @ instruction: 0x469135ff │ │ │ │ - bl 0x16ad80 │ │ │ │ + bl 0x16ad98 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ movwls r0, #1291 @ 0x50b │ │ │ │ - blls 0x126874 │ │ │ │ + blls 0x12688c │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - @ instruction: 0xff82f190 │ │ │ │ + @ instruction: 0xff76f190 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ addsmi r1, lr, #1028096 @ 0xfb000 │ │ │ │ - bl 0x24f578 │ │ │ │ + bl 0x24f590 │ │ │ │ adcsmi r0, r5, #6144 @ 0x1800 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfebe0150 │ │ │ │ + bl 0xfebe0168 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x36ae08 │ │ │ │ - blne 0x10d94bc │ │ │ │ + bl 0x36ae20 │ │ │ │ + blne 0x10d94d4 │ │ │ │ @ instruction: 0xf6f61b36 │ │ │ │ - bicslt lr, sp, r8, ror #28 │ │ │ │ + bicslt lr, sp, ip, asr lr │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x1800bc │ │ │ │ + blcc 0x1800d4 │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea4d544 │ │ │ │ - bl 0x359cf0 │ │ │ │ + bl 0xfea4d55c │ │ │ │ + bl 0x359d08 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f87d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -271431,19 +271436,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ vaba.s8 q15, , q10 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andscs r0, r2, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d20, d0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mcr2 1, 5, pc, cr12, cr15, {3} @ │ │ │ │ + mrc2 1, 5, pc, cr0, cr15, {3} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf90ef171 │ │ │ │ + @ instruction: 0xf912f171 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ strmi r4, [fp], r1, lsl #13 │ │ │ │ @ instruction: 0xf103b3cb │ │ │ │ @@ -271470,15 +271475,15 @@ │ │ │ │ stmdavs r7!, {r1, ip, lr, pc}^ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xf98cf022 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ adcsmi r6, r4, #3 │ │ │ │ streq pc, [ip], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf1abd1d4 │ │ │ │ - bl 0xfeadb1f8 │ │ │ │ + bl 0xfeadb210 │ │ │ │ @ instruction: 0xf1ab0b08 │ │ │ │ movwcs r0, #1028 @ 0x404 │ │ │ │ strtmi r2, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ tstplt r0, r9, ror r9 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs r8, #3 │ │ │ │ @@ -271491,15 +271496,15 @@ │ │ │ │ rsbmi pc, r4, r9, asr #17 │ │ │ │ subscc pc, r4, r9, asr #17 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - bl 0xfe9c6bdc │ │ │ │ + bl 0xfe9c6bf4 │ │ │ │ @ instruction: 0xf0130e01 │ │ │ │ stmdavs r2, {r0, sl} │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addsvs r0, r1, r1 │ │ │ │ strtmi fp, [r1], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f6010 │ │ │ │ sbcsvs r0, r0, r0 │ │ │ │ @@ -271545,22 +271550,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ - blx 0xfeed5d6a │ │ │ │ + blx 0xfebd5d82 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ strmi r5, [r5], -r0, lsl #1 │ │ │ │ strtmi lr, [ip], #-0 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf75e4610 │ │ │ │ - blne 0xe179ac │ │ │ │ + blne 0xe17994 │ │ │ │ ldmle r6!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdavs r0, {r2, r7, r9, sl, lr} │ │ │ │ @@ -271587,17 +271592,17 @@ │ │ │ │ @ instruction: 0xf8dc1a52 │ │ │ │ andcs r3, r0, r4 │ │ │ │ @ instruction: 0xf8cc4413 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf81ebd00 │ │ │ │ - blcs 0x14293a0 │ │ │ │ + blcs 0x14293b8 │ │ │ │ @ instruction: 0xf89ed1ee │ │ │ │ - blcs 0x12a57a8 │ │ │ │ + blcs 0x12a57c0 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ strb sp, [r8, r8, ror #3]! │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -271609,31 +271614,31 @@ │ │ │ │ ldmdavs sp, {r1, r2, fp, sp, lr} │ │ │ │ and r4, r5, sp, lsl #8 │ │ │ │ streq lr, [r0], #-2980 @ 0xfffff45c │ │ │ │ andle r4, sp, r5, lsl #8 │ │ │ │ stcle 12, cr2, [r9, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf19c4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf163daf2 │ │ │ │ - stmdavs r3, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20f0b50 │ │ │ │ + blcs 0x20f0b68 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x12609c0 │ │ │ │ + blcs 0x12609d8 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x1429438 │ │ │ │ + blcs 0x1429450 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -271651,228 +271656,228 @@ │ │ │ │ strvs lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf8d3960a │ │ │ │ @ instruction: 0xf04f4280 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f9239 │ │ │ │ strls r0, [fp], -r0, lsl #4 │ │ │ │ @ instruction: 0xf19f9309 │ │ │ │ - stmiblt r8!, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x3628a0 │ │ │ │ - blls 0xf7390c │ │ │ │ + stmiblt r8!, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x3628b8 │ │ │ │ + blls 0xf73924 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r4, lsr #4 │ │ │ │ tstcs r0, fp, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andcs sl, r4, ip, lsl #18 │ │ │ │ - mcr2 1, 4, pc, cr12, cr12, {4} @ │ │ │ │ - blle 0xff9e38d4 │ │ │ │ + mcr2 1, 4, pc, cr0, cr12, {4} @ │ │ │ │ + blle 0xff9e38ec │ │ │ │ andcc lr, ip, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - blx 0xffbd74c4 │ │ │ │ + blx 0xff8d74dc │ │ │ │ @ instruction: 0xf842f004 │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vmla.f d22, d16, d1[1] │ │ │ │ + vsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf75d0111 │ │ │ │ - stmdage sl, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrvc SP_usr, r9 │ │ │ │ + stmdage sl, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + teqpvc sp, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - stc2l 7, cr15, [r8, #-372]! @ 0xfffffe8c │ │ │ │ + ldc2l 7, cr15, [ip, #-372] @ 0xfffffe8c │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x3601b13b │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x2a27c2 │ │ │ │ + blx 0x2a27da │ │ │ │ @ instruction: 0xf8d4f303 │ │ │ │ andcs r2, r0, r8, asr #1 │ │ │ │ - blvs 0xfe5bfd54 │ │ │ │ + blvs 0xfe5bfd6c │ │ │ │ andcc r3, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0220149 │ │ │ │ @ instruction: 0xf1110203 │ │ │ │ @ instruction: 0xf1020cc4 │ │ │ │ @ instruction: 0xf1400214 │ │ │ │ - bl 0x599944 │ │ │ │ + bl 0x59995c │ │ │ │ tstls r1, ip, lsl #4 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ @ instruction: 0xf14018d6 │ │ │ │ @ instruction: 0xf6400300 │ │ │ │ ldmne r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf143990b │ │ │ │ andls r0, r2, r0 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ ldrmi r1, [r3], r9, lsl #17 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1dea39c │ │ │ │ + bl 0x1dea3b4 │ │ │ │ @ instruction: 0xf0c00000 │ │ │ │ @ instruction: 0xf11481bb │ │ │ │ @ instruction: 0xf64bfa03 │ │ │ │ - vsra.s64 d20, d4, #64 │ │ │ │ + vaddw.s8 q10, q8, d28 │ │ │ │ strmi r0, [r1], pc, lsr #2 │ │ │ │ ldc2 1, cr15, [r8, #-92] @ 0xffffffa4 │ │ │ │ ldrdcc pc, [ip], #132 @ 0x84 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ @ instruction: 0xf1190428 │ │ │ │ @ instruction: 0x4607fddb │ │ │ │ - blx 0xbd6000 │ │ │ │ + blx 0x8d6018 │ │ │ │ strmi r4, [r3], -r2, asr #12 │ │ │ │ @ instruction: 0xf64b4639 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ @ instruction: 0xf12d002f │ │ │ │ andls pc, r0, r1, lsr sl @ │ │ │ │ @ instruction: 0xf1264638 │ │ │ │ strbmi pc, [r0], -r7, lsr #19 @ │ │ │ │ @ instruction: 0xf9a4f126 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r8], -r2 │ │ │ │ @ instruction: 0xf85ef114 │ │ │ │ @ instruction: 0xf44f9f00 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ ldrtmi r2, [r8], -r1, asr #2 │ │ │ │ - mrc2 1, 5, pc, cr6, cr11, {4} │ │ │ │ + mcr2 1, 5, pc, cr10, cr11, {4} @ │ │ │ │ ldrtmi r9, [r8], -r9 │ │ │ │ @ instruction: 0xf992f126 │ │ │ │ - blcs 0x14060c │ │ │ │ + blcs 0x140624 │ │ │ │ cmpphi sp, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf1260800 │ │ │ │ - blls 0x1d7ef4 │ │ │ │ + blls 0x1d7f0c │ │ │ │ vcge.s8 d25, d9, d3 │ │ │ │ - vorr.i32 d22, #5 @ 0x00000005 │ │ │ │ - blls 0x159e48 │ │ │ │ + vaddw.s8 q11, q0, d29 │ │ │ │ + blls 0x159e60 │ │ │ │ teqcc r4, #5 │ │ │ │ - bne 0xffdb2818 │ │ │ │ - orrmi pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + bne 0xffdb2830 │ │ │ │ + @ instruction: 0x43a4f64b │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strmi r6, [r2], -r2, asr #8 │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - blls 0x3b3a84 │ │ │ │ + blls 0x3b3a9c │ │ │ │ ldmdage r0, {r4, sp, lr} │ │ │ │ ldrhi r3, [r3, #769] @ 0x301 │ │ │ │ cmpvs r3, r1, lsl #6 │ │ │ │ bicsvs r2, r3, r4, lsr r3 │ │ │ │ @ instruction: 0xf8c22304 │ │ │ │ cmpvs r3, #36 @ 0x24 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ teqcs r4, #-1073741820 @ 0xc0000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vqsub.s8 d22, d16, d3 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ subsvs r0, r3, r1, lsl #6 │ │ │ │ cmppeq r4, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ @ instruction: 0xf75d9310 │ │ │ │ - @ instruction: 0xf8d4fcbb │ │ │ │ + @ instruction: 0xf8d4fcaf │ │ │ │ andcs r3, r5, r8, asr #1 │ │ │ │ tstcs r6, r0, lsl sl │ │ │ │ @ instruction: 0xf1026b9b │ │ │ │ subsvs r0, r3, ip, lsl #14 │ │ │ │ andsvs r3, r0, r3, lsl #6 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @ instruction: 0xf1036091 │ │ │ │ @ instruction: 0xf64b0608 │ │ │ │ - vrsra.s64 d20, d24, #64 │ │ │ │ + vrsra.s64 q10, q0, #64 │ │ │ │ movwls r0, #815 @ 0x32f │ │ │ │ strls r9, [r4], -r1, lsl #14 │ │ │ │ sbcsvs r6, r0, r8, lsl r8 │ │ │ │ andseq pc, r4, r2, lsl #2 │ │ │ │ vmul.i8 d23, d14, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ teqvc sl, r6 @ │ │ │ │ ldrtmi r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ smladls r7, lr, r8, r6 │ │ │ │ - blvs 0xfe5b47f8 │ │ │ │ + blvs 0xfe5b4810 │ │ │ │ movwls r4, #25649 @ 0x6431 │ │ │ │ - bl 0x1957694 │ │ │ │ - bls 0x1806c0 │ │ │ │ + bl 0x16576ac │ │ │ │ + bls 0x1806d8 │ │ │ │ stmdbls r4, {r0, r2, sp} │ │ │ │ qaddcs r5, r0, r3 │ │ │ │ - bls 0x1b3b2c │ │ │ │ + bls 0x1b3b44 │ │ │ │ rsbscs r7, ip, #973078528 @ 0x3a000000 │ │ │ │ ldmdage r4, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ smlabtcs r1, r7, r9, lr │ │ │ │ @ instruction: 0xf18f4641 │ │ │ │ - @ instruction: 0xf198ef74 │ │ │ │ - @ instruction: 0xf8adf9c9 │ │ │ │ + @ instruction: 0xf198ef78 │ │ │ │ + @ instruction: 0xf8adf9bd │ │ │ │ @ instruction: 0xf1980058 │ │ │ │ - @ instruction: 0xf8adf955 │ │ │ │ + @ instruction: 0xf8adf949 │ │ │ │ @ instruction: 0xf198005a │ │ │ │ - andsls pc, r7, r1, lsl #19 │ │ │ │ - @ instruction: 0xf986f198 │ │ │ │ + andsls pc, r7, r5, ror r9 @ │ │ │ │ + @ instruction: 0xf97af198 │ │ │ │ @ instruction: 0xf1989018 │ │ │ │ - andsls pc, r9, r3, ror r9 @ │ │ │ │ + andsls pc, r9, r7, ror #18 │ │ │ │ @ instruction: 0xf1984640 │ │ │ │ - blls 0x2d81a4 │ │ │ │ + blls 0x2d818c │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ ldmdage pc, {r1, r3, r4, ip, pc} @ │ │ │ │ ldmib r2, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r3, #5911 @ 0x1717 │ │ │ │ ldrmi r1, [r9], #-2814 @ 0xfffff502 │ │ │ │ svclt 0x00282e50 │ │ │ │ @ instruction: 0x46322650 │ │ │ │ - bl 0xbd7700 │ │ │ │ + bl 0x8d7718 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, fp, ror r1 │ │ │ │ strmi sp, [fp], -r9 │ │ │ │ svccs 0x0001f811 │ │ │ │ andvc fp, r8, r2, lsl #18 │ │ │ │ - bge 0x6287ec │ │ │ │ + bge 0x628804 │ │ │ │ addsmi r1, lr, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf8d4d8f5 │ │ │ │ @ instruction: 0xf8d220cc │ │ │ │ @ instruction: 0xf1190428 │ │ │ │ andscs pc, r0, #64768 @ 0xfd00 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf190a81b │ │ │ │ - @ instruction: 0x4620fd95 │ │ │ │ + strtmi pc, [r0], -r9, lsl #27 │ │ │ │ @ instruction: 0xf8d0f126 │ │ │ │ rsbscs r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf6f6a914 │ │ │ │ - blls 0x21478c │ │ │ │ - blcs 0x133be4 │ │ │ │ + blls 0x214774 │ │ │ │ + blcs 0x133bfc │ │ │ │ stcls 0, cr13, [r7], {125} @ 0x7d │ │ │ │ stmdbpl r8, {r0, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r4, [ip], #1565 @ 0x61d │ │ │ │ @ instruction: 0xf8442394 │ │ │ │ - blls 0x128bb0 │ │ │ │ + blls 0x128bc8 │ │ │ │ svclt 0x001845a9 │ │ │ │ @ instruction: 0xf04f2600 │ │ │ │ @ instruction: 0xf04f0290 │ │ │ │ svclt 0x00080100 │ │ │ │ ldmdavs r8, {r1, r2, r4, r6, r9, sl, lr} │ │ │ │ ssatmi fp, #17, r8, lsl #30 │ │ │ │ svclt 0x0008791b │ │ │ │ ldrdvs r4, [r0], -r0 @ │ │ │ │ @ instruction: 0x7123a815 │ │ │ │ @ instruction: 0xf8442305 │ │ │ │ movwcs r3, #7180 @ 0x1c0c │ │ │ │ stccc 8, cr15, [r4], {68} @ 0x44 │ │ │ │ streq pc, [r8, -r4, lsl #2] │ │ │ │ - cdp 1, 15, cr15, cr14, cr15, {4} │ │ │ │ + svc 0x0002f18f │ │ │ │ addscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ subsvs pc, ip, sp, lsr #17 │ │ │ │ strpl pc, [r0], -r5, lsl #10 │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls sl, #1769472 @ 0x1b0000 │ │ │ │ - @ instruction: 0xf912f198 │ │ │ │ + @ instruction: 0xf906f198 │ │ │ │ @ instruction: 0xf198901b │ │ │ │ - @ instruction: 0x901cf8ff │ │ │ │ + @ instruction: 0x901cf8f3 │ │ │ │ @ instruction: 0xf1982000 │ │ │ │ - @ instruction: 0xf8d6f933 │ │ │ │ + @ instruction: 0xf8d6f927 │ │ │ │ @ instruction: 0x93273214 │ │ │ │ andscc pc, r8, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf8d69328 │ │ │ │ @ instruction: 0x9329321c │ │ │ │ eorcc pc, r0, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf8d6932a │ │ │ │ @ instruction: 0x932b3224 │ │ │ │ @@ -271891,73 +271896,73 @@ │ │ │ │ subcc pc, r8, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf505901d │ │ │ │ teqls r4, #8 │ │ │ │ @ instruction: 0xf8d63010 │ │ │ │ @ instruction: 0x93263210 │ │ │ │ subcc pc, ip, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf7719335 │ │ │ │ - @ instruction: 0xf8d6fbbd │ │ │ │ + @ instruction: 0xf8d6fbb1 │ │ │ │ addscs r3, r4, #16, 4 │ │ │ │ ldmdbge r4, {r1, r2, r4, r5, ip, pc} │ │ │ │ teqls r7, #56, 12 @ 0x3800000 │ │ │ │ - b 0xfe357844 │ │ │ │ + b 0x205785c │ │ │ │ rsbspl pc, r4, #13959168 @ 0xd50000 │ │ │ │ stccs 4, cr3, [r0, #-672] @ 0xfffffd60 │ │ │ │ cdpls 1, 0, cr13, cr9, cr8, {4} │ │ │ │ stcls 6, cr4, [r5, #-368] @ 0xfffffe90 │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0xa2ac98 │ │ │ │ + bne 0xa2acb0 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf19c4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf163daf3 │ │ │ │ - stmdavs r3, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1269805 │ │ │ │ @ instruction: 0xf163f831 │ │ │ │ - stmdavs r4, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf6f9fe71 │ │ │ │ - stmdals r9, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf199adf0 │ │ │ │ - strb pc, [ip, #3733]! @ 0xe95 @ │ │ │ │ + strb pc, [ip, #3721]! @ 0xe89 @ │ │ │ │ @ instruction: 0xf1269805 │ │ │ │ stmdage r9, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x71a9f249 │ │ │ │ + bicvc pc, r1, r9, asr #4 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x20d7a4e │ │ │ │ + blx 0x1dd7a66 │ │ │ │ @ instruction: 0xf1634604 │ │ │ │ - stccs 12, cr15, [r0], {255} @ 0xff │ │ │ │ + stccs 13, cr15, [r0], {3} │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ - ldc2l 1, cr15, [r4], #396 @ 0x18c │ │ │ │ + ldc2l 1, cr15, [r8], #396 @ 0x18c │ │ │ │ @ instruction: 0xf1a1e7f5 │ │ │ │ - svclt 0x0000f8ab │ │ │ │ + svclt 0x0000f89f │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfed21d04 │ │ │ │ + blx 0xfed21d1c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70f14 │ │ │ │ + bl 0xfec70f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - cmpppl r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02a012f │ │ │ │ @ instruction: 0xf500fa33 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ @ instruction: 0xf8d331a8 │ │ │ │ vst4.32 {d2-d5}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -272016,29 +272021,29 @@ │ │ │ │ bicmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf3c2e7c1 │ │ │ │ stmdacs r2, {r0, r1, sp, lr} │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strb r2, [sl, r1] │ │ │ │ svcvs 0x0060f412 │ │ │ │ ldr sp, [r6, sp, ror #3]! │ │ │ │ - addeq r6, r0, r0, asr #1 │ │ │ │ + addeq r6, r0, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec71058 │ │ │ │ + bl 0xfec71070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r5!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - cmpppl r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf02a012f │ │ │ │ @ instruction: 0xf500f991 │ │ │ │ @ instruction: 0xf8d232a8 │ │ │ │ @ instruction: 0xf0133758 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -272058,123 +272063,123 @@ │ │ │ │ @ instruction: 0xf0130020 │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r0, ip, ror pc │ │ │ │ + addeq r5, r0, r4, ror #30 │ │ │ │ svclt 0x009f281b │ │ │ │ - movtpl pc, #1603 @ 0x643 @ │ │ │ │ + cmpppl r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - movtpl pc, #1603 @ 0x643 @ │ │ │ │ + cmpppl r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stmdbcc r8, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blmi 0xff4c61a0 │ │ │ │ + blmi 0xff4c61b8 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ tstls r3, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1ba900b │ │ │ │ svclt 0x00180f00 │ │ │ │ svclt 0x00344592 │ │ │ │ strcs r2, [r0, #-1281] @ 0xfffffaff │ │ │ │ bicshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ - @ instruction: 0xff76f19c │ │ │ │ + @ instruction: 0xff6af19c │ │ │ │ movtcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ ldmdavc ip, {r7, fp, ip, lr} │ │ │ │ rsbsle r2, r9, r0, lsl #24 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, sl, ip, lr}^ │ │ │ │ ldrls r5, [r2, #-1296] @ 0xfffffaf0 │ │ │ │ ldrcc pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - blx 0xb56622 │ │ │ │ + blx 0x85663a │ │ │ │ strmi r4, [r2], r1, asr #12 │ │ │ │ strtmi r6, [r0], -ip, lsr #16 │ │ │ │ - blx 0xff55653e │ │ │ │ + blx 0xff556556 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee3a690 │ │ │ │ + blx 0xfee3a6a8 │ │ │ │ ldrtmi pc, [r2], -r4, lsl #7 @ │ │ │ │ stmdage ip, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bbf000 │ │ │ │ @ instruction: 0x46214652 │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ vnmls.f64 d4, d29, d24 │ │ │ │ @ instruction: 0xf6432f70 │ │ │ │ - vqdmlsl.s , d0, d0[0] │ │ │ │ + vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ ldrbtmi r0, [fp], #-1845 @ 0xfffff8cb │ │ │ │ @ instruction: 0xf642681b │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbccc pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8d0f02a │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ ldrsbtvs pc, [r8], r0 @ │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf19c80d7 │ │ │ │ - submi pc, r4, #29, 30 @ 0x74 │ │ │ │ + submi pc, r4, #17, 30 @ 0x44 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0x11a1f0 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0x11a208 │ │ │ │ @ instruction: 0xf0247b93 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x22203c │ │ │ │ + bl 0x222054 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x1d5690 │ │ │ │ - blx 0x12d66d4 │ │ │ │ + blvc 0x1d56a8 │ │ │ │ + blx 0xfd66ec │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ strmi r8, [r1, #391] @ 0x187 │ │ │ │ addshi pc, lr, r0 │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ eorsmi pc, r7, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf924f134 │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, sl, lr}^ │ │ │ │ ldrls r4, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf8d4f7ff │ │ │ │ @ instruction: 0x4620b158 │ │ │ │ - blx 0xfebd671c │ │ │ │ + blx 0xfe8d6734 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d9d172 │ │ │ │ movwcs sl, #0 │ │ │ │ stmib r5, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ stmib r5, {r1, r8, r9, ip, sp}^ │ │ │ │ @@ -272183,42 +272188,42 @@ │ │ │ │ @ instruction: 0xf51a80df │ │ │ │ @ instruction: 0xf8cd4f71 │ │ │ │ svclt 0x0024a034 │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ @ instruction: 0xf1089b0a │ │ │ │ tstls r2, #1044480 @ 0xff000 │ │ │ │ - blx 0xfedd6242 │ │ │ │ + blx 0xfedd625a │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0xfe256768 │ │ │ │ - bleq 0x156818 │ │ │ │ + blx 0x1f56780 │ │ │ │ + bleq 0x156830 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr6, {0} │ │ │ │ rschi pc, r1, r0 │ │ │ │ strcs r2, [r0, -r8, lsr #32] │ │ │ │ ldc2 1, cr15, [r6, #148]! @ 0x94 │ │ │ │ @ instruction: 0xf06f9a06 │ │ │ │ tstvs r2, pc, ror r3 │ │ │ │ @ instruction: 0x463118d3 │ │ │ │ - bl 0x12f2724 │ │ │ │ + bl 0x12f273c │ │ │ │ cmpvs r7, r7, lsl #6 │ │ │ │ bicvs r4, r3, ip, asr r6 │ │ │ │ @ instruction: 0xf05446d3 │ │ │ │ - blls 0x3d900c │ │ │ │ + blls 0x3d9024 │ │ │ │ rsbcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls lr, r8, #3358720 @ 0x334000 │ │ │ │ addne pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ andshi pc, ip, sp, asr #17 │ │ │ │ - bl 0x1bed58 │ │ │ │ - b 0x15a574 │ │ │ │ + bl 0x1bed70 │ │ │ │ + b 0x15a58c │ │ │ │ strbmi r0, [sl, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8ddd86c │ │ │ │ @ instruction: 0xf85aa014 │ │ │ │ - bl 0x369178 │ │ │ │ + bl 0x369190 │ │ │ │ @ instruction: 0xf85a0803 │ │ │ │ strbmi r3, [fp], #-3076 @ 0xfffff3fc │ │ │ │ ldmdale r8, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ movwcs r4, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0544630 │ │ │ │ stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -272235,72 +272240,72 @@ │ │ │ │ ldrcc pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldr r6, [sp, -ip, lsr #32] │ │ │ │ andcs r6, r5, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf5a34651 │ │ │ │ @ instruction: 0xf8434370 │ │ │ │ andcs r2, r1, #4, 24 @ 0x400 │ │ │ │ - @ instruction: 0xf9ccf19d │ │ │ │ + @ instruction: 0xf9c0f19d │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf10a80d0 │ │ │ │ andcs r3, sp, #-1073741761 @ 0xc000003f │ │ │ │ strtmi r4, [r0], -r1, lsr #6 │ │ │ │ - @ instruction: 0xf9a2f75e │ │ │ │ + @ instruction: 0xf996f75e │ │ │ │ strbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf1614620 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf4136813 │ │ │ │ - blmi 0xa6dff0 │ │ │ │ + blmi 0xa6e008 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, pc, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x37e1d8 │ │ │ │ - bl 0xfe9f4288 │ │ │ │ - bcs 0x11aa40 │ │ │ │ - bl 0x78e4d8 │ │ │ │ + blls 0x37e1f0 │ │ │ │ + bl 0xfe9f42a0 │ │ │ │ + bcs 0x11aa58 │ │ │ │ + bl 0x78e4f0 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0554630 │ │ │ │ strcs pc, [r0], #-3129 @ 0xfffff3c7 │ │ │ │ strtmi r2, [r0], r8, lsl #14 │ │ │ │ @ instruction: 0xf64b990b │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d21, d16, d0[3] │ │ │ │ @ instruction: 0xf04b002f │ │ │ │ @ instruction: 0xf8cdfa81 │ │ │ │ tstcs r8, ip │ │ │ │ @ instruction: 0xf64b9700 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ + vaddl.s8 q11, d0, d16 │ │ │ │ strcc r0, [r1], #-47 @ 0xffffffd1 │ │ │ │ strcc r6, [r8, #-2155] @ 0xfffff795 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf88ef04b │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, fp, ror #3 │ │ │ │ - blx 0x1e56830 │ │ │ │ + blx 0x1f56848 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7d1 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - strdeq r5, [r0], r2 │ │ │ │ + ldrdeq r5, [r0], sl │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ orrslt r9, r7, sp, lsl #6 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ strvc lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf19c930a │ │ │ │ - bl 0x499a20 │ │ │ │ + bl 0x499a08 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #10002 @ 0x2712 │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -272315,87 +272320,87 @@ │ │ │ │ @ instruction: 0xf832f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4622d133 │ │ │ │ @ instruction: 0xf64b460b │ │ │ │ - vshr.s64 d22, d0, #64 │ │ │ │ + vaddl.s8 q11, d16, d24 │ │ │ │ andslt r0, r5, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ cdplt 0, 0, cr15, cr4, cr15, {2} │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - sbcmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5d644c │ │ │ │ + blx 0x5d6464 │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ - vpmin.s8 d31, d5, d9 │ │ │ │ + vpmin.s8 d31, d5, d13 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8cd0096 │ │ │ │ strtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0xff1569c6 │ │ │ │ + blx 0xfee569de │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ - stmdbls fp, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ - subspl pc, r0, fp, asr #12 │ │ │ │ + stmdbls fp, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + rsbpl pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f04b │ │ │ │ @ instruction: 0xf1702001 │ │ │ │ - @ instruction: 0xf1a0f9fd │ │ │ │ - @ instruction: 0xf64bfd77 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf1a0fa01 │ │ │ │ + @ instruction: 0xf64bfd6b │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ @ instruction: 0xf6f6002f │ │ │ │ - andcs pc, r1, pc, asr #24 │ │ │ │ - @ instruction: 0xf9f2f170 │ │ │ │ - andsvs pc, ip, fp, asr #12 │ │ │ │ + andcs pc, r1, r3, asr #24 │ │ │ │ + @ instruction: 0xf9f6f170 │ │ │ │ + eorsvs pc, r4, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - mcrr2 6, 15, pc, r6, cr6 @ │ │ │ │ + ldc2 6, cr15, [sl], #-984 @ 0xfffffc28 │ │ │ │ @ instruction: 0xf64be773 │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ - blmi 0x19a450 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ + blmi 0x19a468 │ │ │ │ eorsmi pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [ip, #428] @ 0x1ac │ │ │ │ - eorseq r3, r5, r8, ror #27 │ │ │ │ + ldc2 1, cr15, [r0, #428] @ 0x1ac │ │ │ │ + eorseq r3, r5, r0, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ andcs r4, r0, #23068672 @ 0x1600000 │ │ │ │ andls r9, sl, r8, lsl fp │ │ │ │ movwls r4, #22104 @ 0x5658 │ │ │ │ - blmi 0xfea7e7e0 │ │ │ │ + blmi 0xfea7e7f8 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ - blge 0x41afd0 │ │ │ │ + blge 0x41afe8 │ │ │ │ teqcs r4, #134217728 @ 0x8000000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcs r9, #780 @ 0x30c │ │ │ │ - blx 0x1fd63e8 │ │ │ │ + blx 0x1fd6400 │ │ │ │ @ instruction: 0xf89bb190 │ │ │ │ - blcs 0x20e63e8 │ │ │ │ + blcs 0x20e6400 │ │ │ │ @ instruction: 0xf64bd01a │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vrshr.s64 q11, q0, #64 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - blmi 0xfe704430 │ │ │ │ + blmi 0xfe704448 │ │ │ │ rscmi pc, r6, #64, 12 @ 0x4000000 │ │ │ │ stc2l 0, cr15, [lr, #296] @ 0x128 │ │ │ │ vadd.i8 d25, d12, d12 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ - bls 0x39a8e0 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + bls 0x39a8f8 │ │ │ │ cdp2 0, 8, cr15, cr14, cr10, {2} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf99cf170 │ │ │ │ + @ instruction: 0xf9a0f170 │ │ │ │ mulcc r1, fp, r8 │ │ │ │ mvnle r2, r5, asr #22 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ bicsle r2, ip, ip, asr #22 │ │ │ │ mulcc r3, fp, r8 │ │ │ │ bicsle r2, r8, r6, asr #22 │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @@ -272403,34 +272408,34 @@ │ │ │ │ mulcc r5, fp, r8 │ │ │ │ bicsle r2, r0, r1, lsl #22 │ │ │ │ mulcc r6, fp, r8 │ │ │ │ bicle r2, ip, r1, lsl #22 │ │ │ │ @ instruction: 0x3012f8bb │ │ │ │ andle r2, pc, r8, lsr #22 │ │ │ │ stmdage ip, {r7, r8, r9, fp, lr} │ │ │ │ - adcsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + sbcsvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf04a42eb │ │ │ │ bfi pc, r7, (invalid: 27:7) @ │ │ │ │ strhtcc pc, [r8], -fp @ │ │ │ │ mvnle r2, r4, lsr fp │ │ │ │ strhtcc pc, [sl], -fp @ │ │ │ │ mvnle r2, r0, lsr #22 │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r1!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwls sl, #2828 @ 0xb0c │ │ │ │ - blls 0x2e389c │ │ │ │ + blls 0x2e38b4 │ │ │ │ strhtcs pc, [ip], -fp @ │ │ │ │ @ instruction: 0xf8db4629 │ │ │ │ cmpeq r2, ip, lsl r0 │ │ │ │ - blx 0xfe4d64b4 │ │ │ │ + blx 0xfe4d64cc │ │ │ │ andls r4, r9, r4, lsl #12 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ rsbpl pc, r8, r6, lsr #17 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0036735 │ │ │ │ @ instruction: 0xf886fa53 │ │ │ │ @ instruction: 0xf8bb8058 │ │ │ │ @@ -272440,15 +272445,15 @@ │ │ │ │ vmov.i32 , #24832 @ 0x00006100 │ │ │ │ vst1.16 {d20-d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0x46a87eff │ │ │ │ @ instruction: 0xf04f46a9 │ │ │ │ @ instruction: 0x469237ff │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ - blcs 0x212530 │ │ │ │ + blcs 0x212548 │ │ │ │ addhi pc, pc, r0 │ │ │ │ svclt 0x00014553 │ │ │ │ @ instruction: 0xf00369a3 │ │ │ │ @ instruction: 0xf8860301 │ │ │ │ @ instruction: 0xf8bb3058 │ │ │ │ strcc ip, [r1, #-44] @ 0xffffffd4 │ │ │ │ strmi r3, [ip, #1056]! @ 0x420 │ │ │ │ @@ -272462,40 +272467,40 @@ │ │ │ │ ldrmi r9, [r3], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8bb3b01 │ │ │ │ andmi ip, sl, ip, lsr #32 │ │ │ │ svclt 0x00284297 │ │ │ │ ldrmi r4, [r9, #1559] @ 0x617 │ │ │ │ @ instruction: 0x4699bf38 │ │ │ │ stccc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - b 0x132bbfc │ │ │ │ + b 0x132bc14 │ │ │ │ stclle 8, cr0, [r0], #12 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ strcs fp, [r1, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0xfee0e5ac │ │ │ │ + blx 0xfee0e5c4 │ │ │ │ msrcc CPSR_, #201326594 @ 0xc000002 │ │ │ │ - blx 0xfedc6994 │ │ │ │ - blcs 0x157378 │ │ │ │ + blx 0xfedc69ac │ │ │ │ + blcs 0x157390 │ │ │ │ adchi pc, sp, #0 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r1, #-451]! @ 0xfffffe3d │ │ │ │ - blx 0x1a9204 │ │ │ │ - blx 0x9d7998 │ │ │ │ + blx 0x1a921c │ │ │ │ + blx 0x9d79b0 │ │ │ │ tstpmi sp, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ - blcs 0x1411a0 │ │ │ │ + blcs 0x1411b8 │ │ │ │ @ instruction: 0xf8bbd06d │ │ │ │ - blcs 0x1a65d4 │ │ │ │ - bl 0xfeb8e728 │ │ │ │ + blcs 0x1a65ec │ │ │ │ + bl 0xfeb8e740 │ │ │ │ stmdals sl, {r0, r1, r2, sl} │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ orrscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bl 0x2f461c │ │ │ │ + bl 0x2f4634 │ │ │ │ stccs 8, cr0, [r0, #-12] │ │ │ │ subshi pc, sl, #64 @ 0x40 │ │ │ │ @ instruction: 0x1010f8bb │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, sl, ip, sp} │ │ │ │ @@ -272504,74 +272509,74 @@ │ │ │ │ strcs r3, [r0, #-767] @ 0xfffffd01 │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ ldc2 0, cr15, [r0], #12 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf163d17c │ │ │ │ - @ instruction: 0xf64bf875 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64bf879 │ │ │ │ + vrsra.s64 d23, d0, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x5f2e44 │ │ │ │ + blmi 0x5f2e5c │ │ │ │ ldc2l 0, cr15, [ip], #296 @ 0x128 │ │ │ │ - blls 0x2941f8 │ │ │ │ + blls 0x294210 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbvs r2!, {r2, r3, r4, r7, r9, pc} │ │ │ │ stmdavs r0!, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ - blls 0x2ff230 │ │ │ │ + blls 0x2ff248 │ │ │ │ @ instruction: 0xf9caf002 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adchi pc, r0, #0 │ │ │ │ strmi r6, [r2], #-2338 @ 0xfffff6de │ │ │ │ stceq 8, cr15, [r1], {18} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - bls 0x27b024 │ │ │ │ + bls 0x27b03c │ │ │ │ @ instruction: 0xf1256013 │ │ │ │ @ instruction: 0xf8bbfb5b │ │ │ │ ldrb ip, [r8, -ip, lsr #32] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r3, [r5], -ip │ │ │ │ + eorseq r3, r5, r4, lsl lr │ │ │ │ strbmi r9, [sl], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ ldrtmi pc, [r8], r3, ror #24 @ │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ - blcs 0x1a1608 │ │ │ │ + blcs 0x1a1620 │ │ │ │ mvnshi pc, r0 │ │ │ │ - blx 0xffd56cf2 │ │ │ │ + blx 0xffa56d0a │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - ldc 2, cr8, [pc, #160] @ 0x11a728 │ │ │ │ + ldc 2, cr8, [pc, #160] @ 0x11a740 │ │ │ │ @ instruction: 0x46407bb7 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - beq 0x3552a8 │ │ │ │ + beq 0x3552c0 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 6, cr4, [sp, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0037b02 │ │ │ │ mcrrne 12, 4, pc, r3, cr15 @ │ │ │ │ ldrbmi sp, [r4, #-159] @ 0xffffff61 │ │ │ │ rsbhi pc, r9, #0 │ │ │ │ rsbmi r4, fp, #128, 8 @ 0x80000000 │ │ │ │ streq lr, [r3, #-2568] @ 0xfffff5f8 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0x11a6c0 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0x11a6d8 @ │ │ │ │ ldmvc pc!, {r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strmi r4, [r0], #1068 @ 0x42c │ │ │ │ vhsub.u32 d20, d31, d24 │ │ │ │ vshl.u32 d16, d11, d15 │ │ │ │ andle r0, r2, fp, lsl #16 │ │ │ │ @ instruction: 0xf0041a29 │ │ │ │ strbmi pc, [r4, #-2335] @ 0xfffff6e1 @ │ │ │ │ - bl 0xfeb4e6f0 │ │ │ │ + bl 0xfeb4e708 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf918f004 │ │ │ │ movwls r1, #23531 @ 0x5beb │ │ │ │ mulcc r7, fp, r8 │ │ │ │ @ instruction: 0xf0002b41 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r7, r8, pc} │ │ │ │ mvnsvc pc, #9437184 @ 0x900000 │ │ │ │ @@ -272600,44 +272605,44 @@ │ │ │ │ stmdbvs r7!, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ vmlal.u8 q11, d19, d22 │ │ │ │ ldreq r0, [r9, r0, lsl #17] │ │ │ │ @ instruction: 0xf0039a05 │ │ │ │ svclt 0x00480301 │ │ │ │ stmdaeq r2, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x9014f8d4 │ │ │ │ - b 0x132b7cc │ │ │ │ + b 0x132b7e4 │ │ │ │ svccs 0x00000883 │ │ │ │ ldrtmi sp, [r7], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf00844b1 │ │ │ │ - strbmi r0, [pc, #-2818] @ 0x119c82 │ │ │ │ + strbmi r0, [pc, #-2818] @ 0x119c9a │ │ │ │ @ instruction: 0xf018d343 │ │ │ │ andle r0, fp, r4, lsl #30 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da42b3 │ │ │ │ svclt 0x0088300c │ │ │ │ andvs pc, r8, sl, asr #17 │ │ │ │ andle r4, r1, #-1342177269 @ 0xb000000b │ │ │ │ andvc pc, ip, sl, asr #17 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2cece0 │ │ │ │ + blls 0x2cecf8 │ │ │ │ strtcc r3, [r0], #-1281 @ 0xfffffaff │ │ │ │ strhtgt pc, [ip], -r3 @ │ │ │ │ stclle 5, cr4, [sl], {172} @ 0xac │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8dd4656 │ │ │ │ ldmdblt fp, {r3, r4, ip, sp, pc} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ movwcc lr, #18886 @ 0x49c6 │ │ │ │ - blx 0x105690e │ │ │ │ + blx 0x1056926 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf00380b2 │ │ │ │ - blls 0x318b50 │ │ │ │ + blls 0x318b68 │ │ │ │ @ instruction: 0xf1996898 │ │ │ │ - stmdals r9, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe556c7c │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe556c94 │ │ │ │ ldmdavs sl, {r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -272662,146 +272667,146 @@ │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ adcsmi r6, fp, #16 │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ @ instruction: 0xe7a47014 │ │ │ │ vmul.i q11, q3, d3[4] │ │ │ │ stmdals r8, {r0, r1, r3, r8} │ │ │ │ - bne 0x1801088 │ │ │ │ + bne 0x18010a0 │ │ │ │ ldrtmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ strbmi r9, [r2], -r1, lsl #6 │ │ │ │ eorsmi r2, r0, r2, lsl r3 │ │ │ │ @ instruction: 0xf8daf002 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xe6b4af7c │ │ │ │ movwls r4, #46648 @ 0xb638 │ │ │ │ - mrc2 7, 2, pc, cr12, cr12, {2} │ │ │ │ + mrc2 7, 2, pc, cr0, cr12, {2} │ │ │ │ @ instruction: 0xf0109b0b │ │ │ │ svclt 0x00080f07 │ │ │ │ orrpl pc, r0, #683671552 @ 0x28c00000 │ │ │ │ streq sp, [r2, r2, asr #1] │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ eorscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ - blne 0xff7b48f0 │ │ │ │ + blne 0xff7b4908 │ │ │ │ @ instruction: 0xf18f4438 │ │ │ │ - bls 0x354ad8 │ │ │ │ + bls 0x354b00 │ │ │ │ @ instruction: 0xf6099b0b │ │ │ │ @ instruction: 0x401171ff │ │ │ │ ldmible r3!, {r0, r3, r4, r7, r9, lr} │ │ │ │ - blvc 0xb15f44 │ │ │ │ + blvc 0xb15f5c │ │ │ │ ldrmi r1, [r8], -r9, asr #21 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ - blvc 0x1d5f0c │ │ │ │ + blvc 0x1d5f24 │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r5, lsr fp @ │ │ │ │ @ instruction: 0xf162d1a4 │ │ │ │ - @ instruction: 0xf64bfefb │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + @ instruction: 0xf64bfeff │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x7df43c │ │ │ │ - blx 0xfe1d6a32 │ │ │ │ - blmi 0x793f04 │ │ │ │ + blmi 0x7df454 │ │ │ │ + blx 0xfe1d6a4a │ │ │ │ + blmi 0x793f1c │ │ │ │ @ instruction: 0xf64ba80c │ │ │ │ - vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ adcne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x10d6a52 │ │ │ │ + blx 0x10d6a6a │ │ │ │ @ instruction: 0xf8dae56e │ │ │ │ @ instruction: 0xf8ca300c │ │ │ │ addsmi r6, pc, #8 │ │ │ │ svcge 0x0034f63f │ │ │ │ @ instruction: 0xf8bbe785 │ │ │ │ eorcs r5, r8, #48 @ 0x30 │ │ │ │ @ instruction: 0xf8db2400 │ │ │ │ - blls 0x2da9c8 │ │ │ │ + blls 0x2da9e0 │ │ │ │ strls r4, [r0], #-1569 @ 0xfffff9df │ │ │ │ vqdmulh.s d15, d2, d5 │ │ │ │ @ instruction: 0xf83af002 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stccs 0, cr13, [r0, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0x4621d077 │ │ │ │ and r4, fp, r4, lsl #12 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, ip, lsl #28 │ │ │ │ + eorseq r3, r5, r4, lsr #28 │ │ │ │ strtcc r3, [r8], #-257 @ 0xfffffeff │ │ │ │ rsble r4, r8, sp, lsl #5 │ │ │ │ - blcs 0x1b4b0c │ │ │ │ + blcs 0x1b4b24 │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1e362a │ │ │ │ + blx 0x1e3642 │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1254638 │ │ │ │ strmi pc, [r1], r7, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs sl!, {r0, r2, r3, r4, r5, r7, pc} │ │ │ │ strls r9, [r0, -r7, lsl #22] │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ smladxls r2, fp, r6, r4 │ │ │ │ @ instruction: 0xff94f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1254628 │ │ │ │ @ instruction: 0x4680f9b3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x2fac68 │ │ │ │ + blls 0x2fac80 │ │ │ │ stmib sp, {r1, r5, r8, fp, sp, lr}^ │ │ │ │ ldrtmi r5, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0019702 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ @ instruction: 0xf000092d │ │ │ │ ssatmi r8, #29, sp, lsl #1 │ │ │ │ cdpvs 6, 15, cr15, cr14, cr15, {2} │ │ │ │ streq lr, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ - blcc 0x17d178 │ │ │ │ + blcc 0x17d190 │ │ │ │ ldrbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0xa10a04 │ │ │ │ + blvc 0xa10a1c │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsble r2, pc, r2, lsl #22 │ │ │ │ adcmi r3, pc, #1, 26 @ 0x40 │ │ │ │ vstrcs d13, [r0, #-164] @ 0xffffff5c │ │ │ │ addhi pc, r8, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1254640 │ │ │ │ @ instruction: 0x4604fa19 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ - msrcs CPSR_c, #-1879048188 @ 0x90000004 │ │ │ │ + teqpcs r9, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1b56fe8 │ │ │ │ + blx 0x1c57000 │ │ │ │ @ instruction: 0xf1252014 │ │ │ │ vmla.i8 d31, d9, d1 │ │ │ │ - vrsra.s64 d17, d17, #64 │ │ │ │ + vqdmlal.s , d16, d1[2] │ │ │ │ andvs r0, r3, r1, lsl r3 │ │ │ │ orrscs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andls pc, ip, r0, asr #17 │ │ │ │ strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ tstvs r2, sl, lsl r8 │ │ │ │ @ instruction: 0x46306018 │ │ │ │ @ instruction: 0xf95af125 │ │ │ │ - bl 0x354554 │ │ │ │ - blgt 0x4df670 │ │ │ │ + bl 0x35456c │ │ │ │ + blgt 0x4df688 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r1, #784]! @ 0x310 │ │ │ │ - b 0x32b41c │ │ │ │ + b 0x32b434 │ │ │ │ ldrb r0, [fp, #2051]! @ 0x803 │ │ │ │ strhtcc pc, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - blx 0x1e2aae │ │ │ │ + blx 0x1e2ac6 │ │ │ │ @ instruction: 0xf125f000 │ │ │ │ usatvs pc, #16, r7, asr #17 @ │ │ │ │ strhtgt pc, [ip], -fp @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #9216 @ 0x2400 │ │ │ │ and r9, fp, r5, lsl #24 │ │ │ │ @@ -272814,149 +272819,149 @@ │ │ │ │ stmdbcs r1, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldmvs r9, {r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r3, [r1], #-12 │ │ │ │ stcne 8, cr15, [ip], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8406899 │ │ │ │ ldmdbvs r9, {r3, sl, fp, ip}^ │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blx 0xfef54a7c │ │ │ │ + blx 0xfef54a94 │ │ │ │ stmdbeq sp!, {r3, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, q4, q2 │ │ │ │ ldrb r0, [r9, #-802]! @ 0xfffffcde │ │ │ │ strcc r6, [r1, -r3, ror #16] │ │ │ │ adcmi r9, pc, #20480 @ 0x5000 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ - b 0x1511514 │ │ │ │ + b 0x151152c │ │ │ │ ldrb r1, [r7, -r7, lsl #24]! │ │ │ │ stmdage ip, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ - eorsvc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + subvc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf04a12c1 │ │ │ │ ldrbt pc, [r9], #-2633 @ 0xfffff5b7 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1254648 │ │ │ │ @ instruction: 0x4640f8f5 │ │ │ │ @ instruction: 0xf8f2f125 │ │ │ │ @ instruction: 0xf1254630 │ │ │ │ ldrb pc, [r4], -pc, ror #17 @ │ │ │ │ strbtmi r4, [r1], r5, asr #12 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrmi lr, [sl], r8, lsr #10 │ │ │ │ - rscsvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + andsvc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blmi 0x57f34c │ │ │ │ + blmi 0x57f364 │ │ │ │ @ instruction: 0xf640a80c │ │ │ │ @ instruction: 0xf04a521e │ │ │ │ ldrbmi pc, [r0], -r7, lsr #20 @ │ │ │ │ @ instruction: 0xf8d6f125 │ │ │ │ @ instruction: 0xf64be454 │ │ │ │ - vmlal.s q11, d16, d0[4] │ │ │ │ + vrshr.s64 q11, q12, #64 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - blmi 0x304ba4 │ │ │ │ + blmi 0x304bbc │ │ │ │ andspl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x656ca4 │ │ │ │ - beq 0x156cbc │ │ │ │ + blx 0x656cbc │ │ │ │ + beq 0x156cd4 │ │ │ │ @ instruction: 0xf1a0e7e9 │ │ │ │ - strmi pc, [r5], -r5, ror #18 │ │ │ │ + @ instruction: 0x4605f959 │ │ │ │ svclt 0x0000e5ae │ │ │ │ - eorseq r3, r5, ip, lsl #28 │ │ │ │ - ldrshteq r3, [r5], -ip │ │ │ │ + eorseq r3, r5, r4, lsr #28 │ │ │ │ + eorseq r3, r5, r4, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71d9c │ │ │ │ + bl 0xfec71db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b30 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ - svc 0x0004f18e │ │ │ │ + svc 0x0008f18e │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2 1, cr15, [r2], #616 @ 0x268 │ │ │ │ + stc2 1, cr15, [r6], #616 @ 0x268 │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r9, [r6], -r3, lsl #2 │ │ │ │ eorscs sl, r4, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf19a4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrtmi r9, [r2], -r3, lsl #22 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - stc2 1, cr15, [ip], {154} @ 0x9a │ │ │ │ + stc2 1, cr15, [r0], {154} @ 0x9a │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ - blls 0x28f39c │ │ │ │ + blls 0x28f3b4 │ │ │ │ andne pc, r1, #64, 4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @ instruction: 0xd1d24293 │ │ │ │ strhtcc pc, [r2], -sp @ │ │ │ │ bicle r2, lr, r8, lsr #22 │ │ │ │ teqcs r4, #57344 @ 0xe000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xd1c8429a │ │ │ │ strhtcc pc, [r0], -sp @ │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r2, {r0, r8, r9, fp, sp}^ │ │ │ │ strb r9, [r1, sp, lsl #16] │ │ │ │ - @ instruction: 0xf8f4f1a0 │ │ │ │ + @ instruction: 0xf8e8f1a0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ ldrhtlt r4, [r1], #185 @ 0xb9 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb570c0 │ │ │ │ + beq 0xb570d8 │ │ │ │ @ instruction: 0xf10da851 │ │ │ │ ldmdavs fp, {r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf18e0800 │ │ │ │ - addcs lr, r4, #2336 @ 0x920 │ │ │ │ + addcs lr, r4, #2400 @ 0x960 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp 1, 8, cr15, cr12, cr14, {4} │ │ │ │ + cdp 1, 9, cr15, cr0, cr14, {4} │ │ │ │ strbmi r2, [r1], -r4, lsl #5 │ │ │ │ @ instruction: 0xf8caa80f │ │ │ │ @ instruction: 0xf18e8000 │ │ │ │ - @ instruction: 0xf8cdee86 │ │ │ │ + @ instruction: 0xf8cdee8a │ │ │ │ strtmi sl, [sl], -r0 │ │ │ │ orrvs pc, r0, r7, lsl #10 │ │ │ │ strteq pc, [r8], #-2263 @ 0xfffff729 │ │ │ │ @ instruction: 0xf7ffab51 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vrsra.s64 q11, q6, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf19c3400 │ │ │ │ - ldc 8, cr15, [pc, #756] @ 0x11afdc │ │ │ │ + ldc 8, cr15, [pc, #708] @ 0x11afc4 │ │ │ │ @ instruction: 0xf5b07b9d │ │ │ │ @ instruction: 0xf8955f80 │ │ │ │ svclt 0x00383058 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi r1, [r6], -r1, lsr #16 │ │ │ │ svclt 0x00144543 │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ @@ -272969,118 +272974,118 @@ │ │ │ │ ldrtmi r8, [r1], -r7, lsr #8 │ │ │ │ ldrbmi r4, [lr], #-1602 @ 0xfffff9be │ │ │ │ @ instruction: 0xf0023c04 │ │ │ │ ldrtmi pc, [r4], #-3719 @ 0xfffff179 @ │ │ │ │ vst1.8 {d22-d25}, [pc :128], lr │ │ │ │ @ instruction: 0xf8c75080 │ │ │ │ @ instruction: 0xf124440c │ │ │ │ - bvs 0xc1abb0 │ │ │ │ + bvs 0xc1abc8 │ │ │ │ strmi r9, [r4], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8d74602 │ │ │ │ @ instruction: 0xf507340c │ │ │ │ andcs r6, r1, r5, lsl #3 │ │ │ │ - blx 0x1ed8d4a │ │ │ │ + blx 0x1ed8d62 │ │ │ │ streq pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strmi r6, [r3], -r8, ror #9 │ │ │ │ strtmi r6, [r2], -r9, lsr #20 │ │ │ │ @ instruction: 0xf8d79100 │ │ │ │ @ instruction: 0xf8d71424 │ │ │ │ @ instruction: 0xf7fe041c │ │ │ │ @ instruction: 0xf8c7fb69 │ │ │ │ strtvs r0, [r8], -ip, lsl #8 │ │ │ │ - bvs 0xb6c580 │ │ │ │ + bvs 0xb6c598 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ strtne pc, [r0], #-2263 @ 0xfffff729 │ │ │ │ ldreq pc, [r8], #-2263 @ 0xfffff729 │ │ │ │ - blx 0x1858d7e │ │ │ │ + blx 0x1858d96 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ strcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0xf12465eb │ │ │ │ @ instruction: 0xf8d7ffbb │ │ │ │ - blcs 0x127dc8 │ │ │ │ + blcs 0x127de0 │ │ │ │ @ instruction: 0x83b1f000 │ │ │ │ ldrdge pc, [r0], -sl │ │ │ │ stcge 14, cr10, [ip], {94} @ 0x5e │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 0, cr13, [ip], {70} @ 0x46 │ │ │ │ @ instruction: 0x46412234 │ │ │ │ @ instruction: 0xf18e4630 │ │ │ │ - ldrbmi lr, [r0], -r8, lsl #28 │ │ │ │ + ldrbmi lr, [r0], -ip, lsl #28 │ │ │ │ stmdahi r0, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ eorhi pc, ip, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [sl, #284] @ 0x11c │ │ │ │ @ instruction: 0xf19a4641 │ │ │ │ - mcrne 12, 0, pc, cr3, cr13, {5} @ │ │ │ │ + mcrne 12, 0, pc, cr3, cr1, {5} @ │ │ │ │ cmnphi lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwls r4, #22073 @ 0x5639 │ │ │ │ - ldc2l 1, cr15, [r8, #616]! @ 0x268 │ │ │ │ + stc2l 1, cr15, [ip, #616]! @ 0x268 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x83a3f2c0 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stmib r4, {r0, r1, r2, r3, r9, fp, sp, pc}^ │ │ │ │ strtmi r0, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x46504633 │ │ │ │ @ instruction: 0xf7ff6027 │ │ │ │ - bls 0x699944 │ │ │ │ + bls 0x69995c │ │ │ │ addsmi r6, sl, #2801664 @ 0x2ac000 │ │ │ │ stmdbls pc, {r0, r2, r8, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf1b11ac9 │ │ │ │ svclt 0x00387f80 │ │ │ │ @ instruction: 0xf64b61aa │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ ldrbmi r0, [r0], -pc, lsr #2 │ │ │ │ - cdp2 1, 13, cr15, cr10, cr14, {4} │ │ │ │ + cdp2 1, 13, cr15, cr14, cr14, {4} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf64b8087 │ │ │ │ - vmla.f d23, d16, d0[5] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ ldrbmi r0, [r0], -pc, lsr #2 │ │ │ │ - cdp2 1, 13, cr15, cr0, cr14, {4} │ │ │ │ + cdp2 1, 13, cr15, cr4, cr14, {4} │ │ │ │ rsbsle r2, sp, r0, lsl #16 │ │ │ │ teqphi r0, pc @ @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ @ instruction: 0xf18e4630 │ │ │ │ - @ instruction: 0xf8c4edc0 │ │ │ │ + @ instruction: 0xf8c4edc4 │ │ │ │ strtmi r8, [r1], -r0 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x11af8c │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x11afa4 │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ ldrbcs pc, [r8], -r0, asr #12 @ │ │ │ │ - @ instruction: 0xf64b9200 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vhsub.s8 d25, d12, d0 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ stmib r4, {r0, r1, r2, r3, r5}^ │ │ │ │ strbmi r6, [sl], -r1, lsl #24 │ │ │ │ - blx 0xfe7d8e68 │ │ │ │ + blx 0xfe7d8e80 │ │ │ │ cmppcs r4, r8, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4600e9d9 │ │ │ │ ldccc 2, cr15, [ip], #-312 @ 0xfffffec8 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ stmdavs pc!, {r3, r8, sl, ip, sp, lr, pc} @ │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ strbmi r4, [r1, #-1075] @ 0xfffffbcd │ │ │ │ strtmi r5, [r2], #-2074 @ 0xfffff7e6 │ │ │ │ mvnsle r5, sl, lsl r0 │ │ │ │ ldrdeq lr, [r4, -r9] │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bne 0x3636b8 │ │ │ │ + bne 0x3636d0 │ │ │ │ stcmi 2, cr15, [r1], {6} │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ stc2l 0, cr15, [r4, #8] │ │ │ │ @ instruction: 0xf89d626c │ │ │ │ @ instruction: 0xf8d7214b │ │ │ │ @ instruction: 0xf8d7040c │ │ │ │ @ instruction: 0xf8d78418 │ │ │ │ @ instruction: 0xf1ba941c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [fp], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x105730c │ │ │ │ + bleq 0x1057324 │ │ │ │ stmib r4, {r0, r1, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r1, #0 │ │ │ │ vnmls.f64 d4, d13, d16 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x33aaf503 │ │ │ │ @@ -273088,73 +273093,73 @@ │ │ │ │ cmpeq r9, r8, lsl #24 │ │ │ │ @ instruction: 0x069ad438 │ │ │ │ ldreq sp, [sl, -lr, lsl #8] │ │ │ │ sbchi pc, r8, #0, 2 │ │ │ │ svcmi 0x0000f413 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ adcshi pc, ip, #0 │ │ │ │ - asrvc pc, fp, #12 @ │ │ │ │ + @ instruction: 0x71b8f64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eor r4, sp, sl, lsl r6 │ │ │ │ @ instruction: 0xf1400599 │ │ │ │ @ instruction: 0xf64b82ac │ │ │ │ - vsra.s64 d23, d0, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ movwcs r0, #33071 @ 0x812f │ │ │ │ eor r2, r3, r5, lsl #4 │ │ │ │ - blvc 0x3965b4 │ │ │ │ + blvc 0x3965cc │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andcs r4, r5, #16, 6 @ 0x40000000 │ │ │ │ vst3.16 {d22,d24,d26}, [pc :128], fp │ │ │ │ @ instruction: 0xf04f5180 │ │ │ │ stc 3, cr3, [sp, #1020] @ 0x3fc │ │ │ │ movwls r7, #2818 @ 0xb02 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ @ instruction: 0xe76dfff7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - strdeq r4, [r0], sl │ │ │ │ - eorseq r3, r5, r8, lsr #28 │ │ │ │ + addeq r4, r0, r2, ror #29 │ │ │ │ + eorseq r3, r5, r0, asr #28 │ │ │ │ @ instruction: 0xf64b2304 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ ldrmi r0, [sl], -pc, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x319c14 │ │ │ │ + blls 0x319c2c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0529305 │ │ │ │ - blls 0x29abec │ │ │ │ + blls 0x29ac04 │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0x5d6fae │ │ │ │ + blx 0x5d6fc6 │ │ │ │ movweq lr, #39688 @ 0x9b08 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ orreq lr, r3, #164, 22 @ 0x29000 │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ andeq pc, pc, #35 @ 0x23 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andcc r9, r4, #8, 4 @ 0x80000000 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ - bl 0x1ff7e8 │ │ │ │ + bl 0x1ff800 │ │ │ │ strtvs r0, [sl], #-1156 @ 0xfffffb7c │ │ │ │ andcs r9, r4, #335544320 @ 0x14000000 │ │ │ │ strtmi r6, [r1], -fp, lsr #9 │ │ │ │ @ instruction: 0xf8c523a0 │ │ │ │ @ instruction: 0x63ab9044 │ │ │ │ cmnvs ip, #0, 6 │ │ │ │ ldc2l 0, cr15, [r0], #-128 @ 0xffffff80 │ │ │ │ movwcs fp, #12552 @ 0x3108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ stmiane r1!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r7, ror #24 @ p-variant is OBSOLETE │ │ │ │ - bls 0x17351b0 │ │ │ │ + bls 0x17351c8 │ │ │ │ andvs r4, r3, r3, lsl r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r4, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -273199,95 +273204,95 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsr #2 │ │ │ │ stc2 0, cr15, [r4], {32} │ │ │ │ movwcs fp, #33032 @ 0x8108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsr #2 │ │ │ │ - blx 0xfffd715a │ │ │ │ + blx 0xfffd7172 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsr r1 │ │ │ │ - blx 0xffd5716e │ │ │ │ + blx 0xffd57186 │ │ │ │ movwcs fp, #37128 @ 0x9108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsr r1 │ │ │ │ - blx 0xffad7182 │ │ │ │ - bvs 0xfec07524 │ │ │ │ + blx 0xffad719a │ │ │ │ + bvs 0xfec0753c │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsr r1 │ │ │ │ - blx 0xff857196 │ │ │ │ + blx 0xff8571ae │ │ │ │ movwcs fp, #45320 @ 0xb108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsr r1 │ │ │ │ - blx 0xff5d71aa │ │ │ │ + blx 0xff5d71c2 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - mcr2 1, 5, pc, cr2, cr6, {4} @ │ │ │ │ + mrc2 1, 4, pc, cr6, cr6, {4} │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r5, fp, pc @ │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0x4683fbbb │ │ │ │ @ instruction: 0xf196b118 │ │ │ │ - @ instruction: 0xf8cbfe13 │ │ │ │ + @ instruction: 0xf8cbfe07 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, asr #2 │ │ │ │ - blx 0xfecd71f2 │ │ │ │ + blx 0xfecd720a │ │ │ │ movwcs fp, #53512 @ 0xd108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, asr #2 │ │ │ │ - blx 0xfea57206 │ │ │ │ + blx 0xfea5721e │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - mcr2 1, 0, pc, cr4, cr6, {4} @ │ │ │ │ + ldc2l 1, cr15, [r8, #600]! @ 0x258 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fb97 │ │ │ │ andvs r2, r3, lr, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], sp, lsl #23 │ │ │ │ @ instruction: 0xf196b118 │ │ │ │ - @ instruction: 0xf8cbfddd │ │ │ │ + @ instruction: 0xf8cbfdd1 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, asr r1 │ │ │ │ - blx 0xfe15724e │ │ │ │ + blx 0xfe157266 │ │ │ │ tstcs r0, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, asr r1 │ │ │ │ - blx 0x1ed7262 │ │ │ │ + blx 0x1ed727a │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ ldc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, ror #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_s, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhtbmi pc, r3, pc, asr #22 @ │ │ │ │ andcs fp, r2, r0, lsr #2 │ │ │ │ - @ instruction: 0xff5af197 │ │ │ │ + @ instruction: 0xff4ef197 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_f, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r1, asr fp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r9, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -273324,37 +273329,37 @@ │ │ │ │ andvs r2, r3, sl, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ orreq pc, r4, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r7, lsl #22 │ │ │ │ @ instruction: 0xf7feb118 │ │ │ │ @ instruction: 0xf8cbfdc5 │ │ │ │ - blls 0x2db2cc │ │ │ │ - bleq 0xfe3576e0 │ │ │ │ + blls 0x2db2e4 │ │ │ │ + bleq 0xfe3576f8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ movwcs r8, #169 @ 0xa9 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strdlt pc, [r8, -r5] │ │ │ │ andvs r2, r3, r1, lsr #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ tsteq r2, fp, lsl #22 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlattlt r0, fp, sl, pc @ │ │ │ │ movwcs r6, #6 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ - blx 0xff9d7388 │ │ │ │ + blx 0xff9d73a0 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ - blx 0xff75739c │ │ │ │ + blx 0xff7573b4 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0x1bf3330 │ │ │ │ + blvs 0x1bf3348 │ │ │ │ @ instruction: 0xf1c36baa │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r1, r2, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r7, sl, pc @ │ │ │ │ @@ -273365,17 +273370,17 @@ │ │ │ │ movwcs fp, #24 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fab7 │ │ │ │ strtmi r6, [r0], -r4 │ │ │ │ @ instruction: 0xf0203601 │ │ │ │ andcc pc, r1, sp, lsr fp @ │ │ │ │ - bleq 0x25779c │ │ │ │ + bleq 0x2577b4 │ │ │ │ ldrmi r4, [r0, #1028]! @ 0x404 │ │ │ │ - blls 0x2cfb2c │ │ │ │ + blls 0x2cfb44 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlatblt r8, r1, sl, pc @ │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -273386,142 +273391,142 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fa91 │ │ │ │ strtmi r6, [r0], -r4 │ │ │ │ @ instruction: 0xf0203601 │ │ │ │ andcc pc, r1, r7, lsl fp @ │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r1, #1028]! @ 0x404 │ │ │ │ - blls 0x28fb78 │ │ │ │ + blls 0x28fb90 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, fp, ror sl @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c79b08 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x50f404 │ │ │ │ - blls 0x76cd30 │ │ │ │ + bls 0x50f41c │ │ │ │ + blls 0x76cd48 │ │ │ │ adcvs r6, fp, #42 @ 0x2a │ │ │ │ stc2 1, cr15, [r8], {36} @ 0x24 │ │ │ │ - cmppeq r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + msreq SPSR_fsc, #76546048 @ 0x4900000 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ ldmdavs sl, {r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, ip, asr r1 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x14574b4 │ │ │ │ + blx 0x14574cc │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ - blx 0x11d74c8 │ │ │ │ - blls 0x30786c │ │ │ │ + blx 0x11d74e0 │ │ │ │ + blls 0x307884 │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe7400b90 │ │ │ │ @ instruction: 0xac6b2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1c15b94 │ │ │ │ - bge 0x1c95b98 │ │ │ │ + bge 0x1c15bac │ │ │ │ + bge 0x1c95bb0 │ │ │ │ ldcge 4, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldrbmi pc, [r3], r5, ror #16 @ │ │ │ │ rsbsge pc, ip, r5, asr #17 │ │ │ │ - bge 0x895b90 │ │ │ │ + bge 0x895ba8 │ │ │ │ movwcs lr, #17714 @ 0x4532 │ │ │ │ - orrsvc pc, r8, fp, asr #12 │ │ │ │ + asrsvc pc, fp, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrb r4, [r7, #-1562]! @ 0xfffff9e6 │ │ │ │ - @ instruction: 0x71a4f64b │ │ │ │ + @ instruction: 0x71bcf64b │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrb r4, [r1, #-1562]! @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf64b2304 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ ldrmi r0, [sl], -pc, lsr #2 │ │ │ │ @ instruction: 0xf020e56a │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf846f7fe │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ ldrmi r6, [r8], -fp, ror #15 │ │ │ │ @ instruction: 0xf7fe952e │ │ │ │ - blls 0xb595bc │ │ │ │ + blls 0xb595d4 │ │ │ │ @ instruction: 0xf10d676b │ │ │ │ - blls 0xbde1b8 │ │ │ │ + blls 0xbde1d0 │ │ │ │ str r6, [fp, #-1963] @ 0xfffff855 │ │ │ │ - stc2l 1, cr15, [r0], {159} @ 0x9f │ │ │ │ - @ instruction: 0xf904f162 │ │ │ │ + ldc2 1, cr15, [r4], #636 @ 0x27c │ │ │ │ + @ instruction: 0xf908f162 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf6404b30 │ │ │ │ stmdavs r1, {r1, r2, r3, r4, r9, sp, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r2, #292] @ 0x124 │ │ │ │ @ instruction: 0xf049980b │ │ │ │ @ instruction: 0xf04ffc09 │ │ │ │ @ instruction: 0xf16f30ff │ │ │ │ - vmla.i8 d31, d5, d29 │ │ │ │ + vmul.i8 d31, d5, d17 │ │ │ │ vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8d70296 │ │ │ │ andcs r5, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xf18e6814 │ │ │ │ - strtmi pc, [fp], -r7, ror #28 │ │ │ │ + strtmi pc, [fp], -fp, ror #28 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vmov.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf19f022f │ │ │ │ - @ instruction: 0xf04ffacf │ │ │ │ + @ instruction: 0xf04ffac3 │ │ │ │ @ instruction: 0xf16f30ff │ │ │ │ - @ instruction: 0xf162f915 │ │ │ │ - @ instruction: 0xf64bf8d5 │ │ │ │ - vrsra.s64 d23, d20, #64 │ │ │ │ + @ instruction: 0xf162f919 │ │ │ │ + @ instruction: 0xf64bf8d9 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #20, 22 @ 0x5000 │ │ │ │ eorvs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ ldc2l 0, cr15, [ip, #-292] @ 0xfffffedc │ │ │ │ ldrbmi r9, [r2], -fp, lsl #16 │ │ │ │ - mvnseq pc, ip, asr #4 │ │ │ │ + tstpne r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2l 0, cr15, [r8, #292]! @ 0x124 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf8f6f16f │ │ │ │ - adcvc pc, r8, fp, asr #12 │ │ │ │ + @ instruction: 0xf8faf16f │ │ │ │ + sbcvc pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x13d914e │ │ │ │ + blx 0x10d9166 │ │ │ │ @ instruction: 0xf16f4658 │ │ │ │ - @ instruction: 0xf64bf8ed │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64bf8f1 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ - blmi 0x21b64c │ │ │ │ + vaddl.s8 q8, d0, d16 │ │ │ │ + blmi 0x21b664 │ │ │ │ adcscs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [lr], {106} @ 0x6a │ │ │ │ + ldc2 1, cr15, [r2], {106} @ 0x6a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r8, lsl lr │ │ │ │ - eorseq r4, r5, ip, lsl r9 │ │ │ │ + eorseq r3, r5, r0, lsr lr │ │ │ │ + eorseq r4, r5, r4, lsr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec727ac │ │ │ │ + bl 0xfec727c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ stmibvs lr!, {r8, sp}^ │ │ │ │ - b 0x1d7bf8 │ │ │ │ + b 0x2d7c10 │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116aa9 │ │ │ │ @ instruction: 0xf1060f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @@ -273555,29 +273560,29 @@ │ │ │ │ rsbvs r6, r3, #43, 30 @ 0xac │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72868 │ │ │ │ + bl 0xfec72880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - blx 0x17d930c │ │ │ │ + blx 0x14d9324 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - mcrlt 7, 2, pc, cr2, cr1, {2} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr1, {2} │ │ │ │ stmdble ip!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72888 │ │ │ │ + bl 0xfec728a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi lr, [r0, lr]! │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x6a56a0 │ │ │ │ + blle 0x6a56b8 │ │ │ │ andcc r8, r3, #2752512 @ 0x2a0000 │ │ │ │ adcmi r4, r3, #19 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-526 @ 0xfffffdf2 │ │ │ │ stmdble fp, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -sl, lsr #16 │ │ │ │ svclt 0x008c2a03 │ │ │ │ @@ -273604,24 +273609,24 @@ │ │ │ │ tstcc r0, #12713984 @ 0xc20000 │ │ │ │ ldrmi r6, [r3], #-2258 @ 0xfffff72e │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7292c │ │ │ │ + bl 0xfec72944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andls r4, r1, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf8c6f020 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ andls r9, r1, r1, lsl #20 │ │ │ │ @ instruction: 0xf6f44620 │ │ │ │ - stmdbls r1, {r3, r4, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbls r1, {r2, r3, r8, sl, fp, sp, lr, pc} │ │ │ │ stmdahi fp, {sp} │ │ │ │ andlt r8, r2, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @@ -273637,31 +273642,31 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q6, q8 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ strb pc, [ip, pc, lsr #23]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec729c0 │ │ │ │ + bl 0xfec729d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xffaef003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec729f0 │ │ │ │ + bl 0xfec72a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468e0ff8 │ │ │ │ ldmdble r5, {r4, r8, fp, sp} │ │ │ │ stmdavs r1, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf101290f │ │ │ │ svclt 0x008c0303 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @@ -273677,44 +273682,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b2bd08 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stmdale r3, {r1, r3, r7, r9, lr} │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ smlabble sp, sl, r2, r4 │ │ │ │ - bl 0xfec2cddc │ │ │ │ + bl 0xfec2cdf4 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4670d8d1 │ │ │ │ @ instruction: 0xf6a2e7e5 │ │ │ │ @ instruction: 0xf5b10134 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd407 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r1], -r8, lsl #26 │ │ │ │ - subne pc, r8, ip, asr #4 │ │ │ │ + rsbne pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x11579ce │ │ │ │ + blx 0x11579e6 │ │ │ │ svclt 0x0000e7ef │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72aa4 │ │ │ │ + bl 0xfec72abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4e40bc │ │ │ │ + blcs 0x4e40d4 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x17dacc │ │ │ │ + bcs 0x17dae4 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64fbd08 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @@ -273727,17 +273732,17 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - rsbsne pc, r0, ip, asr #4 │ │ │ │ + addne pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfffd7a58 │ │ │ │ + blx 0xfffd7a70 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -273754,119 +273759,119 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x4aa1c4 │ │ │ │ + bcs 0x4aa1dc │ │ │ │ teqphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r8, r8, lsl #1 │ │ │ │ teqeq r4, r8, lsl #1 │ │ │ │ ldrhteq r0, [sl], sl │ │ │ │ ldrheq r0, [r4, -sl]! │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ @ instruction: 0xf8da00fa │ │ │ │ - ldrbeq r3, [pc, #-0] @ 0x11b9b0 │ │ │ │ + ldrbeq r3, [pc, #-0] @ 0x11b9c8 │ │ │ │ cmpphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f3203 │ │ │ │ @ instruction: 0x401373fc │ │ │ │ andle r4, r5, #281018368 @ 0x10c00000 │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84499 │ │ │ │ ldmdale fp, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x9158f8 │ │ │ │ + blcs 0x915910 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1b80820 │ │ │ │ stmible lr!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - bvs 0xfeb59330 │ │ │ │ - bcs 0xfe6d84f8 │ │ │ │ - blvc 0x1c98328 │ │ │ │ - bleq 0x598500 │ │ │ │ + bvs 0xfeb59348 │ │ │ │ + bcs 0xfe6d8510 │ │ │ │ + blvc 0xfe298340 │ │ │ │ + bleq 0x598518 │ │ │ │ stmdbeq r0!, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ ldrmi r2, [r3], -r3, lsl #20 │ │ │ │ smlabbcs r0, ip, pc, fp @ │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf041bf88 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0xf8b9d1d6 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ stmdacc r4, {r6, lr} │ │ │ │ ldmle lr!, {r0, r3, r4, fp, sp} │ │ │ │ @ instruction: 0xf857a701 │ │ │ │ svclt 0x0000f020 │ │ │ │ - @ instruction: 0x0011b9b1 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - @ instruction: 0x0011b9b1 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - @ instruction: 0x0011bbf7 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - andseq fp, r1, r7, lsr #19 │ │ │ │ - @ instruction: 0x0011b9b1 │ │ │ │ + andseq fp, r1, r9, asr #19 │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + andseq fp, r1, r9, asr #19 │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + andseq fp, r1, pc, lsl #24 │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + @ instruction: 0x0011b9bf │ │ │ │ + andseq fp, r1, r9, asr #19 │ │ │ │ ldmible r6, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmible r2, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12299 @ 0x300b │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ ldrmi sp, [r0], #2434 @ 0x982 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af7f │ │ │ │ addsmi r3, pc, #0 │ │ │ │ - blcs 0x20b778 │ │ │ │ + blcs 0x20b790 │ │ │ │ svcge 0x0078f67f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x16340c │ │ │ │ + bcs 0x163424 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , q14 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8fa0d │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af64 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x005ff67f │ │ │ │ - bvs 0xfeb59450 │ │ │ │ - bcs 0xfe6d8618 │ │ │ │ + bvs 0xfeb59468 │ │ │ │ + bcs 0xfe6d8630 │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb93b64 │ │ │ │ + blx 0xb93b7c │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13597 @ 0x351d │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x0048f4bf │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -273878,15 +273883,15 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8af37 │ │ │ │ stmdbcs pc, {r1, ip} @ │ │ │ │ @ instruction: 0xf8dad9dd │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8f9cd │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af24 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x001ff67f │ │ │ │ @@ -273907,47 +273912,47 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8aefd │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e1 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8f993 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ - bcs 0x2556e4 │ │ │ │ + bcs 0x2556fc │ │ │ │ @ instruction: 0xf109d93b │ │ │ │ and r0, lr, r4, lsl #14 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ strtle r0, [r2], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfe9ec664 │ │ │ │ + bl 0xfe9ec67c │ │ │ │ ldmdble r7, {r1, r8, r9} │ │ │ │ - blcs 0x22cc7c │ │ │ │ + blcs 0x22cc94 │ │ │ │ ldmdahi r9!, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x0028428b │ │ │ │ stmdble pc, {r0, r1, r8, fp, sp} @ │ │ │ │ vld2.16 {d8-d9}, [r2 :256], sl │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ ldrbmi sp, [sl], -r6, ror #3 │ │ │ │ movwls r1, #7480 @ 0x1d38 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdahi r9!, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrb r9, [pc, r1, lsl #22] │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ @ instruction: 0x4611e6b0 │ │ │ │ - addsne pc, r4, ip, asr #4 │ │ │ │ + adcne pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9301 │ │ │ │ ubfx pc, r9, #18, #17 │ │ │ │ - adcsne pc, r8, ip, asr #4 │ │ │ │ + sbcsne pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf952f04e │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ andcs lr, r4, #165675008 @ 0x9e00000 │ │ │ │ svclt 0x0000e69c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -273962,92 +273967,92 @@ │ │ │ │ stmdavs lr!, {r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x009442a6 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982e0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmiahi fp!, {r0, r1, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ - bcs 0x16372c │ │ │ │ + bcs 0x163744 │ │ │ │ @ instruction: 0x4656d811 │ │ │ │ - blmi 0xfe3ed58c │ │ │ │ - blls 0x675d38 │ │ │ │ + blmi 0xfe3ed5a4 │ │ │ │ + blls 0x675d50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r9, asr r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x53fcac │ │ │ │ + blcc 0x53fcc4 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r1, r2, r4, r5, r6, r8, pc}^ @ │ │ │ │ subseq pc, r3, r3, lsl r0 @ │ │ │ │ subseq r0, r3, r3, asr r0 │ │ │ │ rsceq r0, ip, r4, ror r1 │ │ │ │ rsceq r0, ip, ip, ror #1 │ │ │ │ teqeq r4, r4, ror r1 │ │ │ │ teqeq r4, r4, lsr r1 │ │ │ │ andseq r0, lr, r4, ror r1 │ │ │ │ andseq r0, lr, lr, lsl r0 │ │ │ │ stcls 6, cr4, [sp, #-680] @ 0xfffffd58 │ │ │ │ strvs lr, [fp], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf0231cf3 │ │ │ │ adcmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffa50864 │ │ │ │ + bne 0xffa5087c │ │ │ │ ldccs 4, cr4, [r0], {29} │ │ │ │ @ instruction: 0x4656d8bb │ │ │ │ cdpcs 7, 1, cr14, cr11, cr10, {6} │ │ │ │ @ instruction: 0xf1a6d9f2 │ │ │ │ @ instruction: 0xf1b8081c │ │ │ │ stmible sp!, {r2, r8, r9, sl, fp}^ │ │ │ │ - blvs 0xfeb59680 │ │ │ │ - blcs 0xfe6d8848 │ │ │ │ + blvs 0xfeb59698 │ │ │ │ + blcs 0xfe6d8860 │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ strcc lr, [r3, -fp] │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r3, #-59] @ 0xffffffc5 │ │ │ │ - bl 0xfeb508dc │ │ │ │ + bl 0xfeb508f4 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9da │ │ │ │ svccs 0x00037000 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ strbmi r2, [r7, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf043bf88 │ │ │ │ - blcs 0x11c980 │ │ │ │ + blcs 0x11c998 │ │ │ │ @ instruction: 0xf8b9d1ce │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9e3 │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vqrshl.s8 , , q14 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xe7d8f8bd │ │ │ │ ldmible sp!, {r0, r1, r2, r3, r4, r9, sl, fp, sp} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ ldmible r9!, {r2, r8, r9, fp, sp} │ │ │ │ stmdbeq r0!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - blvs 0xfeb596ec │ │ │ │ - blcs 0xfe6d88b4 │ │ │ │ + blvs 0xfeb59704 │ │ │ │ + blcs 0xfe6d88cc │ │ │ │ andsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ rscspl pc, sl, #192, 12 @ 0xc000000 │ │ │ │ - cdpcc 2, 11, cr15, cr12, cr12, {2} │ │ │ │ + cdpcc 2, 13, cr15, cr4, cr12, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ strls r9, [sp, #-515] @ 0xfffffdfd │ │ │ │ - rscscc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andsmi pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x46554698 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd640b │ │ │ │ eor lr, r6, r4, lsr #32 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380ff │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x6d0220 │ │ │ │ + blcs 0x6d0238 │ │ │ │ eorshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ @ instruction: 0xf8db8199 │ │ │ │ ldrbeq r3, [sl, #-0] │ │ │ │ @ instruction: 0x83b5f100 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ @@ -274062,24 +274067,24 @@ │ │ │ │ svclt 0x008c4634 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00884546 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8b9af65 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9ecb54 │ │ │ │ - blcc 0xa93568 │ │ │ │ + blcs 0x9ecb6c │ │ │ │ + blcc 0xa93580 │ │ │ │ ldmle r2, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x5105b0 │ │ │ │ + blcs 0x5105c8 │ │ │ │ addshi pc, r6, #0 │ │ │ │ bicle r2, r8, r6, lsl #22 │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x25829c │ │ │ │ + beq 0x2582b4 │ │ │ │ cmn sl, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ sbcle r4, r1, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ ldmible sp!, {r2, sl, fp, sp} │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ @@ -274090,15 +274095,15 @@ │ │ │ │ @ instruction: 0xd1b12b00 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldrble r0, [sp, #1371] @ 0x55b │ │ │ │ - rsbscc pc, ip, ip, asr #4 │ │ │ │ + addscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf824f04e │ │ │ │ mrccs 7, 0, lr, cr7, cr6, {6} │ │ │ │ svcge 0x0024f67f │ │ │ │ ldmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ svcge 0x001ef67f │ │ │ │ @@ -274108,35 +274113,35 @@ │ │ │ │ @ instruction: 0xf64f4625 │ │ │ │ vaddhn.i16 d22, q8, q12 │ │ │ │ mul pc, r6, r4 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf0804543 │ │ │ │ - bl 0xfeb3c8fc │ │ │ │ + bl 0xfeb3c914 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x00944547 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8b98268 │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x3c89a8 │ │ │ │ - blx 0xc11f4c │ │ │ │ + blcs 0x3c89c0 │ │ │ │ + blx 0xc11f64 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [r7, #1368] @ 0x558 │ │ │ │ - eorsmi pc, ip, ip, asr #4 │ │ │ │ + subsmi pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9200 │ │ │ │ - bls 0x15bed0 │ │ │ │ + bls 0x15bee8 │ │ │ │ cdpcs 7, 1, cr14, cr11, cr14, {6} │ │ │ │ mrcge 6, 6, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdaeq ip, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ vmin.s8 q10, , │ │ │ │ @@ -274146,64 +274151,64 @@ │ │ │ │ vaddhn.i16 d22, q8, q12 │ │ │ │ muls r1, r6, r4 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r8, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [sl], -ip │ │ │ │ vqrshl.s8 d20, d0, d16 │ │ │ │ - bl 0xfeb3c854 │ │ │ │ + bl 0xfeb3c86c │ │ │ │ ldrmi r0, [r1], #2050 @ 0x802 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x002845b8 │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8b9821e │ │ │ │ ldmdbcs r4, {r1, ip} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r3, #1362]! @ 0x552 │ │ │ │ - addmi pc, r0, ip, asr #4 │ │ │ │ + addsmi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15be50 │ │ │ │ + blls 0x15be68 │ │ │ │ @ instruction: 0xf06fe7da │ │ │ │ @ instruction: 0xe6720015 │ │ │ │ - blcs 0x56abec │ │ │ │ + blcs 0x56ac04 │ │ │ │ svcge 0x000bf63f │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ andge sl, r1, #8, 30 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - @ instruction: 0x0011bdff │ │ │ │ - @ instruction: 0x0011bdff │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - @ instruction: 0x0011bdff │ │ │ │ - @ instruction: 0x0011bdff │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq fp, r1, r9, lsl #28 │ │ │ │ - andseq ip, r1, sp, lsr r0 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r7, lsl lr │ │ │ │ + andseq fp, r1, r7, lsl lr │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r7, lsl lr │ │ │ │ + andseq fp, r1, r7, lsl lr │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq fp, r1, r1, lsr #28 │ │ │ │ + andseq ip, r1, r5, asr r0 │ │ │ │ cdpcs 3, 0, cr2, cr4, cr0, {0} │ │ │ │ tstcc r1, #3358720 @ 0x334000 │ │ │ │ tstcc r3, #3358720 @ 0x334000 │ │ │ │ addshi pc, r1, #64, 4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ vmin.s8 d20, d28, d10 │ │ │ │ - vbic.i16 d18, #12 @ 0x000c │ │ │ │ + vorr.i16 q9, #4 @ 0x0004 │ │ │ │ vmla.i8 d16, d12, d31 │ │ │ │ - vqdmulh.s d18, d0, d0[5] │ │ │ │ + vmvn.i32 q9, #3327 @ 0x00000cff │ │ │ │ movwls r0, #11311 @ 0x2c2f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ stmdavs r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldmdahi lr!, {r3, r8, sl, ip, pc} │ │ │ │ ldrtmi r2, [r0], r3, lsl #28 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ @@ -274216,63 +274221,63 @@ │ │ │ │ strne pc, [r3], -r3 │ │ │ │ eorseq r4, r2, r7, lsl #12 │ │ │ │ movwls r1, #3387 @ 0xd3b │ │ │ │ movwls r1, #7987 @ 0x1f33 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ andle r4, r3, #805306378 @ 0x3000000a │ │ │ │ - ldrmi r1, [pc], #-2788 @ 0x11c0bc │ │ │ │ + ldrmi r1, [pc], #-2788 @ 0x11c0d4 │ │ │ │ ldmle ip, {r2, sl, fp, sp}^ │ │ │ │ stmdavs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x195b4c │ │ │ │ + bls 0x195b64 │ │ │ │ stmdals r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x2d870c │ │ │ │ + @ instruction: 0xf9faf18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x17c818 │ │ │ │ + bls 0x17c830 │ │ │ │ stmdals r0, {r2, r8, fp, ip, pc} │ │ │ │ - @ instruction: 0xf9fef18e │ │ │ │ + @ instruction: 0xf9f2f18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db81fa │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ stmdbls r0, {r2, r3, r4, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ - addcs pc, r8, ip, asr #4 │ │ │ │ + adccs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0af04d │ │ │ │ - bls 0x1d6054 │ │ │ │ + bls 0x1d606c │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9eaf18e │ │ │ │ + @ instruction: 0xf9def18e │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db817c │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ ldrbmi sp, [r1], -r8, asr #11 │ │ │ │ - sbccs pc, ip, ip, asr #4 │ │ │ │ + rsccs pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr6, cr13, {2} │ │ │ │ svcne 0x0033e7c0 │ │ │ │ - beq 0x25854c │ │ │ │ + beq 0x258564 │ │ │ │ ldr r9, [fp, r2, lsl #6]! │ │ │ │ vceq.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf109821c │ │ │ │ vabd.s8 d16, d12, d4 │ │ │ │ - vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ strls r0, [r4, #-559] @ 0xfffffdd1 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ssatmi r4, #28, sp, asr #12 │ │ │ │ ands r4, r7, r7, lsr r6 │ │ │ │ subsle r2, r1, sl, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ @ instruction: 0x81b8f100 │ │ │ │ - beq 0x21858c │ │ │ │ + beq 0x2185a4 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ andeq lr, r2, #40960 @ 0xa000 │ │ │ │ vqsub.s8 d20, d16, d4 │ │ │ │ @ instruction: 0xf64f813e │ │ │ │ - b 0x3b8d68 │ │ │ │ - bne 0xfea1c984 │ │ │ │ + b 0x3b8d80 │ │ │ │ + bne 0xfea1c99c │ │ │ │ stccs 4, cr4, [r4], {147} @ 0x93 │ │ │ │ teqphi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xa000f8bb │ │ │ │ ldrbmi r4, [r4, #-1622] @ 0xfffff9aa │ │ │ │ @ instruction: 0xf1babf28 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0xf8bb812c │ │ │ │ @@ -274281,76 +274286,76 @@ │ │ │ │ svclt 0x00810f04 │ │ │ │ ssatmi r4, #17, r3, asr #12 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ @ instruction: 0x3603e1dc │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb50a2c │ │ │ │ + bl 0xfeb50a44 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdahi r1!, {r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ rscle r2, r6, r1, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bc38 │ │ │ │ + blls 0x15bc50 │ │ │ │ @ instruction: 0x4654e7dd │ │ │ │ @ instruction: 0xe7b1469a │ │ │ │ svceq 0x0004f1ba │ │ │ │ ldrbmi fp, [r3], -r1, lsl #31 │ │ │ │ @ instruction: 0x46a246b0 │ │ │ │ streq pc, [r4], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xe1add810 │ │ │ │ stmdavs sl!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrle r0, [pc], #-1360 @ 0x11c218 │ │ │ │ + ldrle r0, [pc], #-1360 @ 0x11c230 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ rscle r4, r8, #276824064 @ 0x10800000 │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r2!, {r2, r8, r9, sl, fp}^ │ │ │ │ strbmi r8, [r6, #-2086] @ 0xfffff7da │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ cdpcs 2, 0, cr2, cr3, cr1, {0} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ - bcs 0x11ca48 │ │ │ │ + bcs 0x11ca60 │ │ │ │ stmdahi r1!, {r0, r1, r2, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmible r1!, {r0, r1, r8, fp, sp}^ │ │ │ │ - bcs 0x1e3f78 │ │ │ │ + bcs 0x1e3f90 │ │ │ │ stmdavs sl!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ - ldrble r0, [pc, #1360] @ 0x11c7a8 │ │ │ │ - eorscc pc, ip, ip, asr #4 │ │ │ │ + ldrble r0, [pc, #1360] @ 0x11c7c0 │ │ │ │ + subscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bbc4 │ │ │ │ + blls 0x15bbdc │ │ │ │ mcrcs 7, 0, lr, cr4, cr6, {6} │ │ │ │ orrhi pc, r1, r0, asr #4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ ldrbmi r4, [sp], -sl, lsr #13 │ │ │ │ @ instruction: 0x463746bb │ │ │ │ stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4000f8bb │ │ │ │ @ instruction: 0x46a042bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ stccs 2, cr2, [r3], {1} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmiblt sl!, {r0, r9}^ │ │ │ │ @ instruction: 0x1002f8bb │ │ │ │ - bcs 0x423bc8 │ │ │ │ + bcs 0x423be0 │ │ │ │ orrhi pc, r5, r0, lsl #4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ svcne 0x00090909 │ │ │ │ - bmi 0x7e2ed8 │ │ │ │ + bmi 0x7e2ef0 │ │ │ │ ldrbmi r0, [r4], -r9 │ │ │ │ strcc r4, [r3], #-1690 @ 0xfffff966 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #34 @ 0x22 │ │ │ │ @ instruction: 0xf64fd206 │ │ │ │ strdmi r7, [r2], -ip @ │ │ │ │ ldrmi r1, [r3], #2751 @ 0xabf │ │ │ │ @@ -274362,15 +274367,15 @@ │ │ │ │ stccs 7, cr14, [r4], {233} @ 0xe9 │ │ │ │ ldrbmi fp, [r3], -r2, lsl #31 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ strcc lr, [r3], -r6, asr #2 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb50e68 │ │ │ │ + bl 0xfeb50e80 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r1, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -274391,30 +274396,30 @@ │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r8!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ strbmi r2, [r6, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf042bf88 │ │ │ │ - bcs 0x11cb7c │ │ │ │ + bcs 0x11cb94 │ │ │ │ stmdahi r1!, {r0, r2, r3, r4, r7, r8, ip, lr, pc}^ │ │ │ │ rscle r2, r5, r1, lsl #18 │ │ │ │ ldrbeq r6, [r0, #-2090] @ 0xfffff7d6 │ │ │ │ vrshl.s8 , q9, q14 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ movwls r0, #47 @ 0x2f │ │ │ │ stc2l 0, cr15, [r0, #308] @ 0x134 │ │ │ │ ldrb r9, [r9, r0, lsl #22] │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2587c4 │ │ │ │ + beq 0x2587dc │ │ │ │ rsc sp, r6, ip, lsl #16 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf4bf42a3 │ │ │ │ - bne 0xffa47868 │ │ │ │ + bne 0xffa47880 │ │ │ │ stccs 4, cr4, [r4], {154} @ 0x9a │ │ │ │ stcge 6, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ svclt 0x009442a7 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -274442,15 +274447,15 @@ │ │ │ │ muls r2, r6, r6 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ ldmdavs r0!, {r0, r1, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ strcc r8, [r3, #-133] @ 0xffffff7b │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52890 │ │ │ │ + bl 0xfeb528a8 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r2, r3, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmdble r8, {r0, r1, r8, sl, fp, sp} │ │ │ │ ldmdbcs r9, {r0, r5, r6, fp, pc} │ │ │ │ stmible r3!, {r0, r1, r3, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @@ -274468,109 +274473,109 @@ │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, sp, lr, pc} │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ strcc sp, [r3, #-1115] @ 0xfffffba5 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52c28 │ │ │ │ + bl 0xfeb52c40 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r3, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ ldmible r4, {r0, r1, r8, sl, fp, sp}^ │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e7 │ │ │ │ stmdacs r5, {r0, r3, r5} │ │ │ │ strb sp, [r3, r7, ror #19]! │ │ │ │ - subscc pc, ip, ip, asr #4 │ │ │ │ + rsbscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-308] @ 0xfffffecc │ │ │ │ cdpcs 6, 0, cr14, cr4, cr0, {2} │ │ │ │ @ instruction: 0x464bd952 │ │ │ │ ssatmi r4, #2, sl, asr #12 │ │ │ │ ldcne 6, cr4, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x463746ba │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strcc lr, [r3, #-11] │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52bcc │ │ │ │ + bl 0xfeb52be4 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r1, r3, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmible r6!, {r0, r1, r8, sl, fp, sp} │ │ │ │ cdpne 8, 4, cr8, cr8, cr1, {3} │ │ │ │ stmible sl!, {r3, fp, sp}^ │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ vrshl.s8 , , q14 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04d320e │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [ip, lr, lsl #4] │ │ │ │ - adccs pc, r8, ip, asr #4 │ │ │ │ + sbccs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ stc2l 0, cr15, [r2], #308 @ 0x134 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vabd.s8 q15, q6, │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ stmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04d320e │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r8, lr, lsl #4] │ │ │ │ - beq 0x218998 │ │ │ │ + beq 0x2189b0 │ │ │ │ @ instruction: 0x3603e5ff │ │ │ │ vqshl.s8 q15, , q6 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04d002f │ │ │ │ strb pc, [r3], #-3273 @ 0xfffff337 @ │ │ │ │ ldr r3, [lr], r3, lsl #8 │ │ │ │ ldr r2, [r5, #772] @ 0x304 │ │ │ │ - stc2l 1, cr15, [r0], #-632 @ 0xfffffd88 │ │ │ │ + mrrc2 1, 9, pc, r4, cr14 @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [r8, #-2075] @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ - rscscs pc, r4, ip, asr #4 │ │ │ │ + andcc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #308 @ 0x134 │ │ │ │ @ instruction: 0xf64fe57e │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0556 │ │ │ │ @ instruction: 0xf24cae7e │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf04d002f │ │ │ │ ldrbt pc, [r6], -r5, lsr #25 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec737d4 │ │ │ │ + bl 0xfec737ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf01f9201 │ │ │ │ smclt 36753 @ 0x8f91 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - stcl 6, cr15, [r4, #972] @ 0x3cc │ │ │ │ + ldc 6, cr15, [r8, #972]! @ 0x3cc │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x136de94 │ │ │ │ + blmi 0x136deac │ │ │ │ cdp 6, 1, cr4, cr13, cr15, {0} │ │ │ │ ldrbtmi r1, [fp], #-3952 @ 0xfffff090 │ │ │ │ mcrrne 8, 1, r6, r5, cr11 │ │ │ │ ldclne 6, cr4, [lr], #-580 @ 0xfffffdbc │ │ │ │ streq lr, [r5, #2985] @ 0xba9 │ │ │ │ stmiapl fp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ streq lr, [r6], r5, lsr #23 │ │ │ │ @@ -274604,15 +274609,15 @@ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, fp, lsl #18 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdcc pc, [r8], #139 @ 0x8b │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcle 6, cr6, [r7, #-112] @ 0xffffff90 │ │ │ │ - bcc 0x118af4 │ │ │ │ + bcc 0x118b0c │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8faf01f │ │ │ │ strmi r3, [r3], -r4, lsl #10 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ @ instruction: 0xf10af97f │ │ │ │ @@ -274636,75 +274641,75 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2056 @ 0x808 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mulvs r6, r0, r0 │ │ │ │ svclt 0x0000e78e │ │ │ │ - @ instruction: 0x008037ba │ │ │ │ + addeq r3, r0, r2, lsr #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73954 │ │ │ │ + bl 0xfec7396c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x182e1d0 │ │ │ │ + blmi 0x182e1e8 │ │ │ │ stcls 6, cr4, [r6], #-20 @ 0xffffffec │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdpls 15, 2, cr9, cr5, cr4, {1} │ │ │ │ strtne pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ streq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0x128b8c │ │ │ │ + blcs 0x128ba4 │ │ │ │ @ instruction: 0xf8c4d1fa │ │ │ │ @ instruction: 0xf8c41418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ strtgt pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0x46682270 │ │ │ │ - stmdb r6, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb sl, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ - stc2 1, cr15, [r8], {151} @ 0x97 │ │ │ │ - blle 0x1e267c4 │ │ │ │ + blx 0x58e36 │ │ │ │ + blle 0x1e267dc │ │ │ │ @ instruction: 0xf4059d04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ svceq 0x0049f015 │ │ │ │ @ instruction: 0xf195d05a │ │ │ │ - @ instruction: 0xf8c4fad5 │ │ │ │ + @ instruction: 0xf8c4fac9 │ │ │ │ @ instruction: 0xf1950410 │ │ │ │ - streq pc, [fp, #-2761]! @ 0xfffff537 │ │ │ │ + streq pc, [fp, #-2749]! @ 0xfffff543 │ │ │ │ strvs pc, [r1, #1029] @ 0x405 │ │ │ │ ldreq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - blls 0x2cc510 │ │ │ │ + blls 0x2cc528 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c4bf48 │ │ │ │ @ instruction: 0xf5b53410 │ │ │ │ @ instruction: 0xf8d46f81 │ │ │ │ strtmi r0, [r1], -r8, lsl #8 │ │ │ │ - blls 0x30c418 │ │ │ │ + blls 0x30c430 │ │ │ │ ldrcc pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - @ instruction: 0xf8e0f199 │ │ │ │ - blle 0x15e4028 │ │ │ │ + @ instruction: 0xf8d4f199 │ │ │ │ + blle 0x15e4040 │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ @ instruction: 0xf8c4db2c │ │ │ │ @ instruction: 0xf8c44400 │ │ │ │ stmdavc r3!, {r2, sl, ip, lr} │ │ │ │ eorsle r2, r4, pc, ror fp │ │ │ │ @ instruction: 0xd12f2b62 │ │ │ │ - blcs 0x12ba9bc │ │ │ │ + blcs 0x12ba9d4 │ │ │ │ stmiavc r3!, {r2, r3, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xd1292b4c │ │ │ │ - blcs 0x163abc8 │ │ │ │ + blcs 0x163abe0 │ │ │ │ ldrtmi sp, [r1], -r6, lsr #2 │ │ │ │ @ instruction: 0xf01f4620 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7fe4631 │ │ │ │ andcs pc, r0, r9, lsr #29 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ @@ -274713,105 +274718,105 @@ │ │ │ │ andslt sp, pc, sl, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addvs pc, r0, #826277888 @ 0x31400000 │ │ │ │ stmdbne r0!, {r8, sp}^ │ │ │ │ - stmia r2!, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmia r6!, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ stclle 13, cr2, [sl], {3} │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ stmdavc r3!, {r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mvnsle r2, r5, asr #22 │ │ │ │ - blcs 0x143ab28 │ │ │ │ + blcs 0x143ab40 │ │ │ │ stmiavc r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mvnsle r2, r6, asr #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9e0f7fe │ │ │ │ @ instruction: 0xf160e7cb │ │ │ │ - stmdavs r5, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strb r4, [r7, sp, ror #4]! │ │ │ │ - blx 0xff3d8f34 │ │ │ │ - addsmi pc, ip, ip, asr #4 │ │ │ │ + blx 0xff0d8f4c │ │ │ │ + adcsmi pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf9a2f6f4 │ │ │ │ + @ instruction: 0xf996f6f4 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xff44f16d │ │ │ │ + @ instruction: 0xff48f16d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73adc │ │ │ │ + bl 0xfec73af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf8dd4694 │ │ │ │ - bls 0x2d495c │ │ │ │ + bls 0x2d4974 │ │ │ │ ldrdpl pc, [r4], -lr │ │ │ │ streq lr, [ip], #-2834 @ 0xfffff4ee │ │ │ │ tstpeq r0, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ adcmi r2, r5, #0, 4 │ │ │ │ - ble 0x116cf28 │ │ │ │ + ble 0x116cf40 │ │ │ │ @ instruction: 0xf8de4606 │ │ │ │ stmdacs r0, {r3} │ │ │ │ movwls sp, #6988 @ 0x1b4c │ │ │ │ - bls 0x2ae1d4 │ │ │ │ + bls 0x2ae1ec │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x558f6e │ │ │ │ + blx 0x258f86 │ │ │ │ addsmi r9, r8, #6144 @ 0x1800 │ │ │ │ stmdacs r0, {r3, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d12, d10 │ │ │ │ - @ instruction: 0xf2c044dc │ │ │ │ + @ instruction: 0xf2c044f4 │ │ │ │ @ instruction: 0xf644042f │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcge.s8 d16, d12, d21 │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vmla.f d20, d16, d0[1] │ │ │ │ stmdals r8, {r0, r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ - blx 0xd58a66 │ │ │ │ + blx 0xd58a7e │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 1, 12, cr15, cr0, cr0, {3} │ │ │ │ - @ instruction: 0x73b4f64b │ │ │ │ + cdp2 1, 12, cr15, cr4, cr0, {3} │ │ │ │ + bicvc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - teqpne r0, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movtne pc, #34372 @ 0x8644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d12, d4 │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vmla.f d20, d16, d0[1] │ │ │ │ stmdals r8, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ ldrb pc, [pc, r5, asr #22] @ │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ strbtmi r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ - bl 0xffeda55c │ │ │ │ + bl 0xffbda574 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ sbccs r9, r2, #8, 16 @ 0x80000 │ │ │ │ - strbmi pc, [r4], #588 @ 0x24c @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x11c9b0 │ │ │ │ - teqpne r0, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + ldrbmi pc, [ip], #588 @ 0x24c @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x11c9c8 │ │ │ │ + movtne pc, #34372 @ 0x8644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41acf24c │ │ │ │ + bicmi pc, r4, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ ldr pc, [sp, pc, ror #21]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73bd0 │ │ │ │ + bl 0xfec73be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf1239305 │ │ │ │ - blls 0x3dae7c │ │ │ │ + blls 0x3dae94 │ │ │ │ movwls r4, #9770 @ 0x262a │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ strls r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ cmpplt r8, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -274826,85 +274831,85 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x5c8c5c │ │ │ │ + blcs 0x5c8c74 │ │ │ │ cmple lr, lr, lsl #26 │ │ │ │ stccs 8, cr6, [r0], {172} @ 0xac │ │ │ │ stmdavs fp!, {r3, r6, r9, fp, ip, lr, pc}^ │ │ │ │ - bls 0x4ee498 │ │ │ │ + bls 0x4ee4b0 │ │ │ │ stmdble lr!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ - blvc 0x10d80d8 │ │ │ │ + blvc 0x10d80f0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ @ instruction: 0x46802332 │ │ │ │ - blvc 0x1d80a0 │ │ │ │ + blvc 0x1d80b8 │ │ │ │ @ instruction: 0xf001460e │ │ │ │ strmi pc, [r4], -fp, ror #20 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xff24f01e │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r5, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ - blls 0x4e1e90 │ │ │ │ + blls 0x4e1ea8 │ │ │ │ ldrtmi r4, [r3], #-1049 @ 0xfffffbe7 │ │ │ │ ldmdble pc, {r0, r1, r3, r5, r7, r9, lr} @ │ │ │ │ - blls 0x5016b0 │ │ │ │ + blls 0x5016c8 │ │ │ │ ldrtmi r1, [sl], -pc, ror #21 │ │ │ │ - bl 0x1c5a670 │ │ │ │ - bl 0x3c36bc │ │ │ │ + bl 0x195a688 │ │ │ │ + bl 0x3c36d4 │ │ │ │ tstcs r0, r7 │ │ │ │ @ instruction: 0xf18c1b5a │ │ │ │ - @ instruction: 0xf1b9ef8a │ │ │ │ + @ instruction: 0xf1b9ef8e │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4620ffbb │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf6f34632 │ │ │ │ - ubfx lr, r0, #22, #9 │ │ │ │ + strb lr, [r8, r4, asr #22]! │ │ │ │ strls r9, [r0], #-3343 @ 0xfffff2f1 │ │ │ │ strls r2, [r2, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0019403 │ │ │ │ strmi pc, [r4], -sp, lsr #20 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q14, q8 │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vmla.f d20, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ - blmi 0x55cbd4 │ │ │ │ + vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + blmi 0x55cbec │ │ │ │ @ instruction: 0xf16922e6 │ │ │ │ - vmla.i8 , q14, │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vmla.i8 , q14, │ │ │ │ + vmla.f d20, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ - blmi 0x3dcbec │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x3dcc04 │ │ │ │ @ instruction: 0xf16922f9 │ │ │ │ - vmul.i8 d31, d28, d31 │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vmla.i8 , q14, │ │ │ │ + vmla.f d20, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blmi 0x25cc04 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0x25cc1c │ │ │ │ @ instruction: 0xf16922f1 │ │ │ │ - svclt 0x0000f9b3 │ │ │ │ + svclt 0x0000f9b7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r4, r5, ip, lsr r9 │ │ │ │ + eorseq r4, r5, r4, asr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -274921,214 +274926,214 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73dc4 │ │ │ │ + bl 0xfec73ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmin.s8 , q15, │ │ │ │ + vpmin.s8 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x61182396 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73df0 │ │ │ │ + bl 0xfec73e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmax.s8 , q15, │ │ │ │ + vpmax.s8 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x61582396 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e1c │ │ │ │ + bl 0xfec73e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vpmax.s8 , q15, │ │ │ │ + vpmax.s8 , q15, │ │ │ │ vrsra.s64 q11, q4, #64 │ │ │ │ mulsvs r8, r5, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00acf74f │ │ │ │ - svclt 0x005ef74f │ │ │ │ + svclt 0x00a0f74f │ │ │ │ + svclt 0x0052f74f │ │ │ │ stcllt 0, cr15, [r0], #348 @ 0x15c │ │ │ │ tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - blt 0xb58d8c │ │ │ │ + blt 0xb58da4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e60 │ │ │ │ + bl 0xfec73e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1704611 │ │ │ │ - vceq.f32 d31, d14, d21 │ │ │ │ + vceq.f32 d31, d14, d25 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andcs r2, r1, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e98 │ │ │ │ + bl 0xfec73eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1290ff8 │ │ │ │ vmax.f32 d31, d30, d19 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73ec4 │ │ │ │ + bl 0xfec73edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs r0, r7, lsl fp │ │ │ │ tstls r0, r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf8c0f19a │ │ │ │ + @ instruction: 0xf8b4f19a │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ @ instruction: 0xf0424628 │ │ │ │ ldmdblt r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ vhadd.s8 d29, d12, d6 │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vmla.i d21, d0, d0[5] │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ stc2l 0, cr15, [ip, #-288] @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19ebd30 │ │ │ │ - svclt 0x0000f893 │ │ │ │ + svclt 0x0000f887 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73f38 │ │ │ │ + bl 0xfec73f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf17c002f │ │ │ │ - andcs pc, r0, r3, lsr #26 │ │ │ │ - stc2 1, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ + andcs pc, r0, r7, lsr #26 │ │ │ │ + stc2 1, cr15, [r8, #-436] @ 0xfffffe4c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - andvs pc, r4, ip, asr #4 │ │ │ │ + andsvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbne pc, [r8], #-1604 @ 0xfffff9bc @ │ │ │ │ + strbtne pc, [r0], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf17c2608 │ │ │ │ - and pc, r8, r7, lsl #26 │ │ │ │ + and pc, r8, fp, lsl #26 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - blx 0x593c0 │ │ │ │ + blx 0xffd593d8 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xfff593c8 │ │ │ │ - bvc 0x9ee798 │ │ │ │ + blx 0xffc593e0 │ │ │ │ + bvc 0x9ee7b0 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf18d3701 │ │ │ │ - strmi pc, [r7], #-2801 @ 0xfffff50f │ │ │ │ + strmi pc, [r7], #-2789 @ 0xfffff51b │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0x12e6ac │ │ │ │ + blcs 0x12e6c4 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ vhadd.s8 d18, d12, d1 │ │ │ │ - vrsra.s64 d22, d28, #64 │ │ │ │ + vrsra.s64 q11, q2, #64 │ │ │ │ vcgt.s8 d16, d12, d31 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vsra.s64 d22, d28, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d21, d12, d0 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ vcgt.s8 d16, d12, d31 │ │ │ │ - vmul.i d22, d16, d0[4] │ │ │ │ + @ instruction: 0xf2c068f8 │ │ │ │ vadd.i8 d16, d12, d31 │ │ │ │ - vqdmull.s q11, d16, d0[3] │ │ │ │ + vqdmull.s q11, d16, d0[5] │ │ │ │ @ instruction: 0x4c250b2f │ │ │ │ - mrc2 1, 6, pc, cr4, cr13, {4} │ │ │ │ + mcr2 1, 6, pc, cr8, cr13, {4} @ │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf18d4650 │ │ │ │ - vsubne.f32 s31, s7, s10 │ │ │ │ + mrcne 10, 3, APSR_nzcv, cr3, cr9, {5} │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - mrc2 1, 5, pc, cr12, cr13, {4} │ │ │ │ + mrc2 1, 5, pc, cr0, cr13, {4} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0x12be68 │ │ │ │ + blcs 0x12be80 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - mcr2 1, 5, pc, cr6, cr13, {4} @ │ │ │ │ + mrc2 1, 4, pc, cr10, cr13, {4} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ vhadd.s8 d18, d12, d1 │ │ │ │ - vsra.s64 q11, q8, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ ldmib r2, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf19d2300 │ │ │ │ - @ instruction: 0xf24cfe95 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vceq.f32 d31, d28, d9 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf17c002f │ │ │ │ - strbmi pc, [r8], -sp, lsl #25 @ │ │ │ │ - stc2l 1, cr15, [lr], #-436 @ 0xfffffe4c │ │ │ │ - eorseq r4, r5, r0, ror #18 │ │ │ │ + @ instruction: 0x4648fc91 │ │ │ │ + ldc2l 1, cr15, [r2], #-436 @ 0xfffffe4c │ │ │ │ + eorseq r4, r5, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74088 │ │ │ │ + bl 0xfec740a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7409c │ │ │ │ + bl 0xfec740b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #51200 @ 0xc800 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf5947c │ │ │ │ + blx 0x1059494 │ │ │ │ ldmdavc r9, {r8, r9, fp, ip, pc} │ │ │ │ eorsle r2, pc, sp, asr #18 │ │ │ │ stmdbcs r7, {r0, r2, r3, r5, fp, ip, lr, pc}^ │ │ │ │ stmdbcs fp, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0x469cbf1c │ │ │ │ tstle fp, r2, lsl #12 │ │ │ │ - blx 0x1252fc │ │ │ │ + blx 0x125314 │ │ │ │ @ instruction: 0xf103f201 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ - blx 0x9ccee0 │ │ │ │ + blx 0x9ccef8 │ │ │ │ addmi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ ldmdavc r9, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ svclt 0x0018428a │ │ │ │ subsvs r3, sl, #4096 @ 0x1000 │ │ │ │ @@ -275140,282 +275145,282 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs fp!, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ vqadd.s8 , , q3 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ swpcs r0, r6, [r1] │ │ │ │ - subscs pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + rsbscs pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19d6800 │ │ │ │ - andcs pc, r1, r5, asr #27 │ │ │ │ - stc2 1, cr15, [ip], {109} @ 0x6d │ │ │ │ + @ instruction: 0x2001fdb9 │ │ │ │ + ldc2 1, cr15, [r0], {109} @ 0x6d │ │ │ │ bfi r2, r4, #2, #5 │ │ │ │ bfi r2, lr, #2, #3 │ │ │ │ - @ instruction: 0xff82f19d │ │ │ │ + @ instruction: 0xff76f19d │ │ │ │ msrne CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - eorscs pc, r4, ip, asr #12 │ │ │ │ + subcs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf17c681b │ │ │ │ - mulcs r1, r3, r9 │ │ │ │ - blx 0xffed9522 │ │ │ │ + mulcs r1, r7, r9 │ │ │ │ + blx 0xfffd953a │ │ │ │ ldrb r4, [r8, r3, ror #12] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7417c │ │ │ │ + bl 0xfec74194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04d0ff8 │ │ │ │ vmla.i8 d31, d30, d19 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ msrne CPSR_f, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf04d6818 │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ - blx 0xff5d956a │ │ │ │ + blx 0xff6d9582 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec741bc │ │ │ │ + bl 0xfec741d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18d0ff8 │ │ │ │ - vtst.8 , q15, │ │ │ │ + vtst.8 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ sbcsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - cmnpcs ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r4, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2l 1, cr15, [r8, #560]! @ 0x230 │ │ │ │ + ldc2l 1, cr15, [ip, #560]! @ 0x230 │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - @ instruction: 0xf95af6f5 │ │ │ │ + @ instruction: 0xf94ef6f5 │ │ │ │ @ instruction: 0xf16d2001 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fbad │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec74210 │ │ │ │ + bl 0xfec74228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf97ef171 │ │ │ │ + @ instruction: 0xf982f171 │ │ │ │ bicsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnlt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13ddbc8 │ │ │ │ + bcs 0x13ddbe0 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3f51b4 │ │ │ │ - blls 0x1770c0 │ │ │ │ + blmi 0x3f51cc │ │ │ │ + blls 0x1770d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfe6b │ │ │ │ - svclt 0x0000fee9 │ │ │ │ + svclt 0x0000fedd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7428c │ │ │ │ + bl 0xfec742a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64d4b17 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf18d2596 │ │ │ │ - strmi pc, [r6], -r5, lsl #17 │ │ │ │ + strmi pc, [r6], -r9, lsl #17 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1b596fe │ │ │ │ + blx 0x1859716 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x3918a0 │ │ │ │ - blls 0x17713c │ │ │ │ + blmi 0x3918b8 │ │ │ │ + blls 0x177154 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 1, cr15, [r0], {138} @ 0x8a │ │ │ │ + ldclt 1, cr15, [r4], {138} @ 0x8a │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfe31 │ │ │ │ - svclt 0x0000feaf │ │ │ │ + svclt 0x0000fea3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74300 │ │ │ │ + bl 0xfec74318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf64d4b17 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf18d2596 │ │ │ │ - strmi pc, [r6], -fp, asr #16 │ │ │ │ + strmi pc, [r6], -pc, asr #16 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xcd9772 │ │ │ │ + blx 0x9d978a │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x391914 │ │ │ │ - blls 0x1771b0 │ │ │ │ + blmi 0x39192c │ │ │ │ + blls 0x1771c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrrclt 1, 8, pc, r6, cr10 @ │ │ │ │ + mrrclt 1, 8, pc, sl, cr10 @ │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfdf7 │ │ │ │ - svclt 0x0000fe75 │ │ │ │ + svclt 0x0000fe69 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74374 │ │ │ │ + bl 0xfec7438c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ @ instruction: 0xf8ecf042 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fdd9 │ │ │ │ addseq lr, r6, #88, 6 @ 0x60000001 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec743ac │ │ │ │ + bl 0xfec743c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6f50ff8 │ │ │ │ - @ instruction: 0xf000fff5 │ │ │ │ + @ instruction: 0xf000ffe9 │ │ │ │ @ instruction: 0xf6f5fc1d │ │ │ │ - @ instruction: 0xf725fe7b │ │ │ │ - @ instruction: 0xf643f8a7 │ │ │ │ + @ instruction: 0xf725fe6f │ │ │ │ + @ instruction: 0xf643f89b │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ - orrcs pc, r4, ip, asr #12 │ │ │ │ + orrscs pc, ip, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec743ec │ │ │ │ + bl 0xfec74404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ eorcs r0, lr, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf64c4604 │ │ │ │ - vaddw.s8 q9, q8, d4 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0442096 │ │ │ │ - blx 0xfee5c438 │ │ │ │ + blx 0xfee5c450 │ │ │ │ stmdbeq r0, {r2, r7, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [r8], {-0} │ │ │ │ vpadd.i8 d27, d16, d4 │ │ │ │ vabdl.s8 q8, d0, d8 │ │ │ │ ldmdavs sl!, {r1, r4, r7, r8, r9, sl} │ │ │ │ mrc 14, 0, r4, cr13, cr9, {0} │ │ │ │ - bl 0x2b4fe8 │ │ │ │ + bl 0x2b5000 │ │ │ │ @ instruction: 0xb1a20e05 │ │ │ │ rsbseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0x46024613 │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ mulle sl, r9, r2 │ │ │ │ @ instruction: 0x1c9de9d3 │ │ │ │ @ instruction: 0xf8c1b1c9 │ │ │ │ @ instruction: 0xf8d3c278 │ │ │ │ @ instruction: 0xf8cc1274 │ │ │ │ @ instruction: 0xf8c31000 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r9, lr} │ │ │ │ @ instruction: 0xf6f5d1ea │ │ │ │ - ldmdbpl r3!, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbpl r3!, {r0, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1c59370 │ │ │ │ + blx 0x1c59388 │ │ │ │ ldmdbpl r0!, {r3, r4, r5, sp, lr}^ │ │ │ │ @ instruction: 0xf7254621 │ │ │ │ - pop {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f640f8 │ │ │ │ - @ instruction: 0xf8c7b843 │ │ │ │ + @ instruction: 0xf8c7b837 │ │ │ │ strb ip, [r6, r4]! │ │ │ │ cdp 14, 1, cr4, cr13, cr2, {0} │ │ │ │ @ instruction: 0xf6f55f70 │ │ │ │ - strb pc, [lr, r5, lsr #28]! @ │ │ │ │ + @ instruction: 0xe7eefe19 │ │ │ │ muleq r0, r0, r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfed23af8 │ │ │ │ + blx 0xfed23b10 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mcrlt 6, 1, pc, cr2, cr4, {7} @ │ │ │ │ + mrclt 6, 0, APSR_nzcv, cr6, cr4, {7} │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf19a20e0 │ │ │ │ - blls 0x19bb98 │ │ │ │ + blls 0x19bb80 │ │ │ │ andlt r6, r3, r8, lsl r0 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - svclt 0x005af6f5 │ │ │ │ + svclt 0x004ef6f5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec744f4 │ │ │ │ + bl 0xfec7450c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ strmi r5, [r4], -r0, lsl #4 │ │ │ │ stmdbmi sl!, {r3, r7, ip, sp, pc} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1953304 │ │ │ │ - mcrne 14, 0, pc, cr3, cr1, {6} @ │ │ │ │ - blmi 0x914368 │ │ │ │ - blls 0x2f739c │ │ │ │ + cdpne 14, 0, cr15, cr3, cr5, {6} │ │ │ │ + blmi 0x914380 │ │ │ │ + blls 0x2f73b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andcs sl, r7, r2, lsl #18 │ │ │ │ @ instruction: 0xf1939301 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x191b00 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x191b18 │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ andgt lr, r2, #3620864 @ 0x374000 │ │ │ │ ldrbne r9, [r9, r4, lsl #16] │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ andcs pc, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ @@ -275425,43 +275430,43 @@ │ │ │ │ ldmne r6, {r0, r4, r5, r6, sl, lr}^ │ │ │ │ ldmib r3, {r1, r2, r8, r9, sp, pc}^ │ │ │ │ @ instruction: 0xf15e2300 │ │ │ │ stmdane r8!, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tsteq r1, r6, asr #22 │ │ │ │ smlabteq sl, r4, r9, lr │ │ │ │ @ instruction: 0xf19de7c7 │ │ │ │ - svclt 0x0000fd57 │ │ │ │ - blcc 0xfe7cfba8 │ │ │ │ + svclt 0x0000fd4b │ │ │ │ + blcc 0xfe7cfbc0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec745b8 │ │ │ │ + bl 0xfec745d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q12 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ - blvs 0xfe7413d0 │ │ │ │ - stc2 6, cr15, [r0, #-976]! @ 0xfffffc30 │ │ │ │ + blvs 0xfe7413e8 │ │ │ │ + ldc2 6, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ @ instruction: 0xf6f44605 │ │ │ │ - stmdbls r1, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc pc, r0, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strpl pc, [r8], #-1441 @ 0xfffffa5f │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ @ instruction: 0xf8c532b8 │ │ │ │ @ instruction: 0xf6f232c8 │ │ │ │ - andcs lr, r0, #196, 28 @ 0xc40 │ │ │ │ + andcs lr, r0, #184, 28 @ 0xb80 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf6f64628 │ │ │ │ - stmiavs r4!, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andlt r3, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -275516,155 +275521,155 @@ │ │ │ │ svclt 0x00480691 │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ subeq pc, r0, #67 @ 0x43 │ │ │ │ ldrmi r4, [r0], lr, lsr #5 │ │ │ │ addmi sp, r6, #3735552 @ 0x390000 │ │ │ │ vst2.8 {d29-d30}, [r3 :128], r9 │ │ │ │ ldrtmi r6, [r0], -r4, lsl #4 │ │ │ │ - @ instruction: 0xf75b4629 │ │ │ │ - adcsmi pc, sp, #65536 @ 0x10000 │ │ │ │ + @ instruction: 0xf75a4629 │ │ │ │ + adcsmi pc, sp, #980 @ 0x3d4 │ │ │ │ @ instruction: 0x4639d31b │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf64fff93 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf64f2396 │ │ │ │ vabal.s8 q11, d16, d24 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, sl, sp} │ │ │ │ - bcs 0x1375e0 │ │ │ │ + bcs 0x1375f8 │ │ │ │ ldrbeq sp, [fp], #-321 @ 0xfffffebf │ │ │ │ strtmi sp, [r0], -r1, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464281f0 │ │ │ │ stclne 6, cr4, [r8], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xffdef75a │ │ │ │ + @ instruction: 0xffd2f75a │ │ │ │ mrcne 7, 3, lr, cr1, cr13, {6} │ │ │ │ @ instruction: 0xf75a9307 │ │ │ │ - blls 0x31d4c8 │ │ │ │ + blls 0x31d4b0 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ andvs pc, r4, #1124073472 @ 0x43000000 │ │ │ │ - @ instruction: 0xffd2f75a │ │ │ │ + @ instruction: 0xffc6f75a │ │ │ │ sbcsle r4, r0, #-805306357 @ 0xd000000b │ │ │ │ ldrtmi lr, [r9], -fp, ror #15 │ │ │ │ - @ instruction: 0xffccf75a │ │ │ │ + @ instruction: 0xffc0f75a │ │ │ │ @ instruction: 0xf04ce7cb │ │ │ │ strmi pc, [r5], -r9, lsl #25 │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ eorcs r4, r3, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf17b002f │ │ │ │ - @ instruction: 0x4628fe79 │ │ │ │ - @ instruction: 0xff58f759 │ │ │ │ + @ instruction: 0x4628fe7d │ │ │ │ + @ instruction: 0xff4cf759 │ │ │ │ @ instruction: 0xf04c4628 │ │ │ │ @ instruction: 0x4620fc79 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64f81f0 │ │ │ │ vrshr.s64 d18, d26, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r6, r0, lsl #20 │ │ │ │ ldrle r0, [r4, #1050]! @ 0x41a │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - sbccs pc, r4, sp, asr #4 │ │ │ │ + sbcscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {76} @ 0x4c │ │ │ │ str r6, [sl, fp, lsr #16]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1946700 │ │ │ │ - adcmi pc, r0, #38144 @ 0x9500 │ │ │ │ + adcmi pc, r0, #35072 @ 0x8900 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r6, {r1, r2, r8, sl, fp, ip, lr, pc} │ │ │ │ - bl 0xfea2e648 │ │ │ │ - bl 0x12de638 │ │ │ │ + bl 0xfea2e660 │ │ │ │ + bl 0x12de650 │ │ │ │ strb r7, [r1, r0, ror #15]! │ │ │ │ - @ instruction: 0xf84ef160 │ │ │ │ - blcs 0x237650 │ │ │ │ + @ instruction: 0xf852f160 │ │ │ │ + blcs 0x237668 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18c4628 │ │ │ │ - @ instruction: 0xe7dae9b6 │ │ │ │ + @ instruction: 0xe7dae9ba │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - svclt 0x00acf199 │ │ │ │ + svclt 0x00a0f199 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74874 │ │ │ │ + bl 0xfec7488c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - @ instruction: 0xff2cf199 │ │ │ │ + @ instruction: 0xff20f199 │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - blls 0x52ef20 │ │ │ │ + blls 0x52ef38 │ │ │ │ msreq CPSR_fsxc, #3 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ vhadd.s8 d24, d30, d16 │ │ │ │ vmvn.i16 d19, #12 @ 0x000c │ │ │ │ @ instruction: 0xf1992896 │ │ │ │ vmovne.8 d19[5], pc │ │ │ │ stmdbeq r0, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84682 │ │ │ │ adcsmi r2, r4, #0 │ │ │ │ movweq lr, #11012 @ 0x2b04 │ │ │ │ subsle r9, r4, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x159838 │ │ │ │ + bleq 0x159850 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r6, #31, 30 @ 0x7c │ │ │ │ - bleq 0x158038 │ │ │ │ + adcmi pc, r6, #19, 30 @ 0x4c │ │ │ │ + bleq 0x158050 │ │ │ │ strmi sp, [r9, #2294]! @ 0x8f6 │ │ │ │ strbmi sp, [r8], -r8, lsl #18 │ │ │ │ stmibpl r0, {r0, r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff14f759 │ │ │ │ - b 0x13eec54 │ │ │ │ + @ instruction: 0xff08f759 │ │ │ │ + b 0x13eec6c │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x131182c │ │ │ │ + b 0x1311844 │ │ │ │ vsubw.u8 q8, , d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ @ instruction: 0xf3c30b03 │ │ │ │ @ instruction: 0xf0030780 │ │ │ │ - b 0x121e34c │ │ │ │ + b 0x121e364 │ │ │ │ tstmi pc, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0xf0039b10 │ │ │ │ streq r0, [r3, r0, lsr #22]! │ │ │ │ @ instruction: 0xf8d8d55b │ │ │ │ stclne 0, cr1, [sl], #-0 │ │ │ │ ldrtmi r1, [r1], #-2962 @ 0xfffff46e │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -275673,125 +275678,125 @@ │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xd00442bc │ │ │ │ ldrtmi r9, [sl], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1994651 │ │ │ │ - andcs pc, r1, r9, ror #29 │ │ │ │ + ldrdcs pc, [r1], -sp │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ - ldmdb r2, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r6, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r9, #2024]! @ 0x7e8 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle r2!, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x8d8e30 │ │ │ │ + blvc 0x8d8e48 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46519b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1990320 │ │ │ │ - addmi pc, r7, #2224 @ 0x8b0 │ │ │ │ + addmi pc, r7, #2032 @ 0x7f0 │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ mcrrne 0, 11, sp, r2, cr2 │ │ │ │ ldrbmi sp, [r1], -r6 │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ - @ instruction: 0xff78f15f │ │ │ │ + @ instruction: 0xff7cf15f │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0448ff0 │ │ │ │ stmdals r5, {r1, sl} │ │ │ │ @ instruction: 0x46224651 │ │ │ │ - mcr2 1, 5, pc, cr0, cr9, {4} @ │ │ │ │ + mrc2 1, 4, pc, cr4, cr9, {4} │ │ │ │ @ instruction: 0x07b9e79b │ │ │ │ svcge 0x005df57f │ │ │ │ - @ instruction: 0xff5ef15f │ │ │ │ + @ instruction: 0xff62f15f │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdpne 6, 4, cr4, cr12, cr0, {4} │ │ │ │ addlt r4, r5, r4, asr #8 │ │ │ │ - blcc 0x119c60 │ │ │ │ - blx 0x2d9eba │ │ │ │ + blcc 0x119c78 │ │ │ │ + blx 0xfffd9ed0 │ │ │ │ strmi r4, [r3], #579 @ 0x243 │ │ │ │ - bleq 0x218088 │ │ │ │ + bleq 0x2180a0 │ │ │ │ stmdbeq r8, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ ldrbcc pc, [pc, fp, lsl #2]! @ │ │ │ │ movweq lr, #39847 @ 0x9ba7 │ │ │ │ stmdale r4!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r2], r8, asr #11 │ │ │ │ strbmi fp, [sp], -r4, lsl #31 │ │ │ │ stmdble sl, {r9, sl, sp} │ │ │ │ @ instruction: 0xf5054628 │ │ │ │ @ instruction: 0xf7595580 │ │ │ │ - strmi pc, [r8, #3681]! @ 0xe61 │ │ │ │ + strmi pc, [r8, #3669]! @ 0xe55 │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ strdlt sp, [r6, -r6] │ │ │ │ adcsmi r4, ip, #-788529152 @ 0xd1000000 │ │ │ │ strcs sp, [r0, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r7, #1328 @ 0x530 │ │ │ │ + adcmi pc, r7, #1136 @ 0x470 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strdlt sp, [sp, -r6] │ │ │ │ streq lr, [sl, -r7, lsr #23] │ │ │ │ stmdale pc!, {r0, r3, r4, r5, r7, r8, sl, lr} @ │ │ │ │ - bleq 0x199cd0 │ │ │ │ + bleq 0x199ce8 │ │ │ │ strbmi lr, [r8, #24] │ │ │ │ @ instruction: 0x464ed951 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #10 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - mrc2 7, 1, pc, cr14, cr9, {2} │ │ │ │ - b 0x126ef8c │ │ │ │ + mrc2 7, 1, pc, cr2, cr9, {2} │ │ │ │ + b 0x126efa4 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r7, #816 @ 0x330 │ │ │ │ + adcmi pc, r7, #624 @ 0x270 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ ldmiblt sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc} │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smlatbeq r9, fp, fp, lr │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, lr} │ │ │ │ stmiblt r2, {r0, r3, r4, r7, sl, lr} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - mrclt 1, 2, APSR_nzcv, cr10, cr9, {4} │ │ │ │ + mcrlt 1, 2, pc, cr14, cr9, {4} @ │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r0], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ andcs r3, r0, #-67108861 @ 0xfc000003 │ │ │ │ strbmi r9, [r8], -r0, lsl #6 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - ldc2l 1, cr15, [r6, #612] @ 0x264 │ │ │ │ + stc2l 1, cr15, [sl, #612] @ 0x264 │ │ │ │ @ instruction: 0x0000ebb9 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -275802,57 +275807,57 @@ │ │ │ │ stmpl fp, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ addpl r1, r8, r8, asr ip │ │ │ │ andcs fp, r0, r3, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1834802 │ │ │ │ - svclt 0x0000bfb3 │ │ │ │ + svclt 0x0000bfb7 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74b9c │ │ │ │ + bl 0xfec74bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0x133bd8 │ │ │ │ - blcc 0x194de8 │ │ │ │ + blcs 0x133bf0 │ │ │ │ + blcc 0x194e00 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ - ldcllt 1, cr15, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - ldc2l 6, cr15, [sl], {242} @ 0xf2 │ │ │ │ + ldcllt 1, cr15, [sl, #-528] @ 0xfffffdf0 │ │ │ │ + stc2l 6, cr15, [lr], {242} @ 0xf2 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, r4, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74bfc │ │ │ │ + bl 0xfec74c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x2a19e4 │ │ │ │ + bmi 0x2a19fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1834803 │ │ │ │ - @ instruction: 0xf6f3bf6d │ │ │ │ - svclt 0x0000f87d │ │ │ │ + @ instruction: 0xf6f3bf71 │ │ │ │ + svclt 0x0000f871 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1832100 │ │ │ │ - stmdami r1, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - stclt 1, cr15, [r2, #-528]! @ 0xfffffdf0 │ │ │ │ + stmdami r1, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + stclt 1, cr15, [r6, #-528]! @ 0xfffffdf0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ movwcs fp, #147 @ 0x93 │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ @@ -275879,139 +275884,139 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 15, cr8, [r0, #-960] @ 0xfffffc40 │ │ │ │ addshi pc, r3, r0 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - ldrbvc pc, [pc, #1541]! @ 0x11e0c5 @ │ │ │ │ + ldrbvc pc, [pc, #1541]! @ 0x11e0dd @ │ │ │ │ vceq.i32 d22, d15, d11 │ │ │ │ cdpne 5, 6, cr0, cr10, cr11, {0} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ movwcc r8, #4227 @ 0x1083 │ │ │ │ addsmi r1, ip, #93184 @ 0x16c00 │ │ │ │ tstls r4, lr, ror r8 │ │ │ │ - @ instruction: 0xf9c2f199 │ │ │ │ + @ instruction: 0xf9b6f199 │ │ │ │ strmi r1, [r2], -r3, ror #28 │ │ │ │ subsmi r1, r3, #88, 18 @ 0x160000 │ │ │ │ cdp 14, 1, cr1, cr13, cr6, {2} │ │ │ │ ldrmi r1, [r6], #-3952 @ 0xfffff090 │ │ │ │ - b 0x2af4f8 │ │ │ │ + b 0x2af510 │ │ │ │ cdpmi 5, 9, cr0, cr1, cr3, {0} │ │ │ │ strtmi r4, [fp], r9, lsl #13 │ │ │ │ eormi r1, r3, pc, ror #28 │ │ │ │ mcrrne 8, 7, r5, r5, cr0 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, r6, ip, lr} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bne 0xfff3decc │ │ │ │ + bne 0xfff3dee4 │ │ │ │ vhsub.s8 d20, d16, d2 │ │ │ │ addsmi r8, ip, #131 @ 0x83 │ │ │ │ tstphi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, fp, r8, lsl #13 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #4 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - stc2 7, cr15, [ip, #-356] @ 0xfffffe9c │ │ │ │ - b 0x126e600 │ │ │ │ + stc2 7, cr15, [r0, #-356] @ 0xfffffe9c │ │ │ │ + b 0x126e618 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ ldrmi r4, [sl, #1625]! @ 0x659 │ │ │ │ ssatmi sp, #4, r2, lsl #4 │ │ │ │ @ instruction: 0x463c4656 │ │ │ │ @ instruction: 0x460f4698 │ │ │ │ ldclne 2, cr9, [r0], #-16 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - ldc2l 7, cr15, [r8], #356 @ 0x164 │ │ │ │ - b 0x126e628 │ │ │ │ + stc2l 7, cr15, [ip], #356 @ 0x164 │ │ │ │ + b 0x126e640 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0x4639465c │ │ │ │ andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f950e │ │ │ │ strtmi r0, [r3], r1, lsl #16 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ cdpge 12, 0, cr10, cr14, cr11, {0} │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ strcc lr, [r1, #-4] │ │ │ │ strcc r3, [r4], -r4, lsl #8 │ │ │ │ - ble 0x1def0a0 │ │ │ │ + ble 0x1def0b8 │ │ │ │ ldmdavs r1!, {r3, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf853683a │ │ │ │ ldrmi r0, [r0], #-37 @ 0xffffffdb │ │ │ │ addeq pc, r0, #67108867 @ 0x4000003 │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ - ldc2l 1, cr15, [r6], {153} @ 0x99 │ │ │ │ + stc2l 1, cr15, [sl], {153} @ 0x99 │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x19af3b8 │ │ │ │ + blmi 0x19af3d0 │ │ │ │ andcc pc, r9, r3, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ ldmdbmi pc, {r0, r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ @ instruction: 0xf8413b01 │ │ │ │ - blcs 0x129be8 │ │ │ │ + blcs 0x129c00 │ │ │ │ svcge 0x0062f47f │ │ │ │ andls r4, r4, #92, 16 @ 0x5c0000 │ │ │ │ - mrrc2 1, 8, pc, r4, cr4 @ │ │ │ │ + mrrc2 1, 8, pc, r8, cr4 @ │ │ │ │ ldrb r9, [fp, -r4, lsl #20] │ │ │ │ andeq pc, fp, #111 @ 0x6f │ │ │ │ @ instruction: 0x462ae758 │ │ │ │ @ instruction: 0xf64fe756 │ │ │ │ vrshr.s64 d18, d30, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faf48 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ tstls r2, r0, asr #30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d21, d13, d0 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ tstls r4, pc, lsr #32 │ │ │ │ @ instruction: 0xf980f04c │ │ │ │ ldr r9, [r2, -r4, lsl #18]! │ │ │ │ ldmdble r7!, {r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x460e461d │ │ │ │ stmib sp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ strtmi r1, [r8], -r4, lsl #4 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - stc2 7, cr15, [sl], {89} @ 0x59 │ │ │ │ - b 0x12ae6e4 │ │ │ │ + ldc2l 7, cr15, [lr], #-356 @ 0xfffffe9c │ │ │ │ + b 0x12ae6fc │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ adcsmi r4, r1, #70254592 @ 0x4300000 │ │ │ │ ldrmi sp, [r3], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0x960e45ba │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ cmple lr, #-1342177280 @ 0xb0000000 │ │ │ │ stmible sl, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - bl 0xfec084a8 │ │ │ │ - bl 0x19f470 │ │ │ │ + bl 0xfec084c0 │ │ │ │ + bl 0x19f488 │ │ │ │ @ instruction: 0xf84c0c8c │ │ │ │ @ instruction: 0xf84c3c28 │ │ │ │ @ instruction: 0xf84c6c1c │ │ │ │ @ instruction: 0xe77c1c10 │ │ │ │ ldrbmi r9, [ip], -r4, lsl #18 │ │ │ │ andeq pc, r7, #1 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ ldrbmi r0, [r1], -r8, lsl #4 │ │ │ │ - mcrr2 7, 5, pc, r6, cr10 @ │ │ │ │ + ldc2 7, cr15, [sl], #-360 @ 0xfffffe98 │ │ │ │ ldr r2, [r0, r0, lsl #4] │ │ │ │ eorsle r4, r6, #780140544 @ 0x2e800000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strgt lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x460e4655 │ │ │ │ @ instruction: 0x463c4698 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf5051c68 │ │ │ │ @ instruction: 0xf7595580 │ │ │ │ - adcmi pc, ip, #19200 @ 0x4b00 │ │ │ │ + adcmi pc, ip, #16128 @ 0x3f00 │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strbmi r1, [r3], -r6, lsl #4 │ │ │ │ strgt lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ strhtle r4, [r7], -r1 │ │ │ │ addeq lr, ip, sp, lsl #22 │ │ │ │ addsmi r1, sp, #774144 @ 0xbd000 │ │ │ │ @@ -276021,180 +276026,180 @@ │ │ │ │ sbcvs r0, r2, #256 @ 0x100 │ │ │ │ andeq pc, r1, #1073741825 @ 0x40000001 │ │ │ │ orrvs r4, r6, #154140672 @ 0x9300000 │ │ │ │ ldmle r9!, {r1, r9, sp, lr} │ │ │ │ ldmdami r4, {r0, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andne lr, r5, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf1839304 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blls 0x222510 │ │ │ │ + ldmib sp, {r0, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blls 0x222528 │ │ │ │ adcsmi lr, fp, #1310720 @ 0x140000 │ │ │ │ @ instruction: 0xf04fbf3c │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ @ instruction: 0xd3a70c00 │ │ │ │ @ instruction: 0xf04fe7b4 │ │ │ │ ldr r0, [pc, r1, lsl #24]! │ │ │ │ svclt 0x00884547 │ │ │ │ stmdaeq r1, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bcd89e │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ str sl, [r7, r2, lsr #30]! │ │ │ │ str r4, [r6, -sp, lsl #12] │ │ │ │ - @ instruction: 0xf890f19d │ │ │ │ - blx 0xb5b8fe │ │ │ │ + @ instruction: 0xf884f19d │ │ │ │ + blx 0x85b916 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d9200 │ │ │ │ + blhi 0x1d9218 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf880f199 │ │ │ │ + @ instruction: 0xf874f199 │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ msrcc SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bvs 0x82e690 │ │ │ │ + bvs 0x82e6a8 │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1053f01 │ │ │ │ strmi r3, [r7], #-3327 @ 0xfffff301 │ │ │ │ stmdbeq ip, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c56819 │ │ │ │ - b 0x361594 │ │ │ │ + b 0x3615ac │ │ │ │ eorsmi r0, lr, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ - blls 0x22f7d0 │ │ │ │ - bcc 0x105a6e0 │ │ │ │ - bcs 0xfe6da8ac │ │ │ │ + blls 0x22f7e8 │ │ │ │ + bcc 0x105a6f8 │ │ │ │ + bcs 0xfe6da8c4 │ │ │ │ stmdbcc r4!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr4, [pc, #380] @ 0x11df34 │ │ │ │ + ldc 6, cr4, [pc, #380] @ 0x11df4c │ │ │ │ ldrbmi r8, [ip], -r1, ror #22 │ │ │ │ vmax.s8 q10, q15, q8 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf8cd2196 │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ - blhi 0x1d9404 │ │ │ │ + blhi 0x1d941c │ │ │ │ @ instruction: 0xf8da2200 │ │ │ │ ldrtmi r0, [r1], -r0 │ │ │ │ @ instruction: 0xf04f4418 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - blx 0xfe1da44e │ │ │ │ + blx 0x1eda466 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf8dad034 │ │ │ │ cdpne 0, 7, cr3, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf8d94401 │ │ │ │ - bne 0xff365dfc │ │ │ │ + bne 0xff365e14 │ │ │ │ andsle r4, r7, r7, lsl #5 │ │ │ │ ldmdble r8!, {r0, r4, r7, r9, lr} │ │ │ │ - bleq 0x159f44 │ │ │ │ + bleq 0x159f5c │ │ │ │ @ instruction: 0xf1994631 │ │ │ │ - bllt 0x85cd7c │ │ │ │ + bllt 0x85cd64 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3996 @ 0xfffff064 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf603d904 │ │ │ │ strcs r7, [r1], #-1023 @ 0xfffffc01 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ strb r4, [sp, pc, lsr #12] │ │ │ │ stmdale sp, {r0, r4, r7, r9, lr} │ │ │ │ addsmi r1, r3, #798720 @ 0xc3000 │ │ │ │ - b 0x614004 │ │ │ │ + b 0x61401c │ │ │ │ rsble r0, r0, r8, lsl #30 │ │ │ │ - bleq 0x19a270 │ │ │ │ + bleq 0x19a288 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, lr, r2, lsl #30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 0xfeeda4be │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x11de5c @ │ │ │ │ + blx 0xfebda4d6 │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x11de74 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1d9158 │ │ │ │ + blhi 0x1d9170 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bne 0xff201e38 │ │ │ │ + bne 0xff201e50 │ │ │ │ ldmdale r1, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ svceq 0x0008ea13 │ │ │ │ - bls 0x2d1f80 │ │ │ │ + bls 0x2d1f98 │ │ │ │ ldrtmi r4, [r1], -r3, asr #8 │ │ │ │ - bleq 0x159fc8 │ │ │ │ + bleq 0x159fe0 │ │ │ │ movwls r4, #28691 @ 0x7013 │ │ │ │ - blx 0xfe75a4fa │ │ │ │ - blcs 0x144ab4 │ │ │ │ - bls 0x252180 │ │ │ │ + blx 0xfe45a512 │ │ │ │ + blcs 0x144acc │ │ │ │ + bls 0x252198 │ │ │ │ svclt 0x008c429a │ │ │ │ @ instruction: 0xf0042100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0x462fd1d6 │ │ │ │ ldrtmi lr, [r1], -lr, lsl #15 │ │ │ │ - blx 0xfe35a51a │ │ │ │ - bls 0x2d7d64 │ │ │ │ + blx 0x205a532 │ │ │ │ + bls 0x2d7d7c │ │ │ │ andsmi r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf1999307 │ │ │ │ - blls 0x31ccc8 │ │ │ │ + blls 0x31ccb0 │ │ │ │ submi lr, r6, #60555264 @ 0x39c0000 │ │ │ │ smmlar r5, r4, r0, r4 │ │ │ │ stmdals r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf759462b │ │ │ │ - @ instruction: 0x4604fbb1 │ │ │ │ + strmi pc, [r4], -r5, lsr #23 │ │ │ │ @ instruction: 0xd1bf1c42 │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blls 0x237f48 │ │ │ │ + blls 0x237f60 │ │ │ │ ldmible r5!, {r0, r1, r7, r9, lr} │ │ │ │ strtmi r9, [fp], -r4, lsl #18 │ │ │ │ stmdbcc r1, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7594ff0 │ │ │ │ - @ instruction: 0x461cbb9b │ │ │ │ + ldrmi fp, [ip], -pc, lsl #23 │ │ │ │ msrcc SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bvs 0x7c4320 │ │ │ │ + bvs 0x7c4338 │ │ │ │ @ instruction: 0xd1a3428a │ │ │ │ adcmi r6, r2, #368640 @ 0x5a000 │ │ │ │ ldmdbne r6!, {r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe79d621e │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, sp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #4 │ │ │ │ + addcc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf16712e7 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ffc1 │ │ │ │ ... │ │ │ │ - ldrsbteq r4, [r5], -r4 │ │ │ │ + eorseq r4, r5, ip, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ - blmi 0xfec2f9bc │ │ │ │ + blmi 0xfec2f9d4 │ │ │ │ @ instruction: 0x4605b0b1 │ │ │ │ @ instruction: 0x932f681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ mrcls 6, 1, r4, cr12, cr7, {0} │ │ │ │ ldrsbtls pc, [r4], #141 @ 0x8d @ │ │ │ │ - blcs 0x137fe8 │ │ │ │ + blcs 0x138000 │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ svccs 0x000f808b │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - ldrbtvc pc, [pc], #1537 @ 0x11df90 @ │ │ │ │ + ldrbtvc pc, [pc], #1537 @ 0x11dfa8 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 d24, d10, #58 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andls r9, fp, #603979776 @ 0x24000000 │ │ │ │ cmnle r9, r0, lsl #22 │ │ │ │ tstpne r0, #24 @ p-variant is OBSOLETE │ │ │ │ @@ -276209,18 +276214,18 @@ │ │ │ │ addsmi r1, sp, #27648 @ 0x6c00 │ │ │ │ stmmi pc, {r0, r2, r3, r4, r5, r6, fp, ip, lr, pc} @ │ │ │ │ svcne 0x0070ee1d │ │ │ │ stmdapl r3, {r1, r3, r8, ip, pc}^ │ │ │ │ subpl r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1988109 │ │ │ │ - vrecps.f32 d31, d14, d27 │ │ │ │ + vmax.f32 d31, d14, d31 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ pkhbtmi r2, r3, r6, lsl #7 │ │ │ │ - blcs 0x138064 │ │ │ │ + blcs 0x13807c │ │ │ │ @ instruction: 0xf418d06e │ │ │ │ @ instruction: 0xf0401f80 │ │ │ │ @ instruction: 0xf0188251 │ │ │ │ svclt 0x00180f10 │ │ │ │ @ instruction: 0xf00046c2 │ │ │ │ @ instruction: 0xf0078269 │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @@ -276238,180 +276243,180 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ ldmdavs r7, {r3, r4, r5, sp, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x461d80f9 │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf18ba812 │ │ │ │ - ldmdals sl!, {r2, r4, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ + ldmdals sl!, {r3, r4, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf195a912 │ │ │ │ - @ instruction: 0x3001ffb5 │ │ │ │ + andcc pc, r1, r9, lsr #31 │ │ │ │ mvnshi pc, #0 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ addsmi r9, lr, #229376 @ 0x38000 │ │ │ │ andsne pc, r0, r1 │ │ │ │ - bl 0x1f820b8 │ │ │ │ + bl 0x1f820d0 │ │ │ │ vaddl.s8 q8, d0, d2 │ │ │ │ - blls 0x4feb48 │ │ │ │ - beq 0x95a18c │ │ │ │ + blls 0x4feb60 │ │ │ │ + beq 0x95a1a4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f83d1 │ │ │ │ mcrls 3, 0, r3, cr9, cr15, {7} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ sbcs r9, r3, sl, lsr r3 │ │ │ │ - blx 0x8da61e │ │ │ │ + blx 0x9da636 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x11e0a8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x11e0c0 @ │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, fp, #64 @ 0x40 │ │ │ │ eorslt r4, r1, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf15f8ff0 │ │ │ │ - movwcs pc, #51973 @ 0xcb05 @ │ │ │ │ + movwcs pc, #51977 @ 0xcb09 @ │ │ │ │ strb r6, [r5, r3]! │ │ │ │ movweq pc, #28679 @ 0x7007 @ │ │ │ │ andeq pc, r3, #7 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ vsubw.u8 , , d13 │ │ │ │ @ instruction: 0xf5b00380 │ │ │ │ - b 0x11f5ef0 │ │ │ │ + b 0x11f5f08 │ │ │ │ movwls r0, #49922 @ 0xc302 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ tstphi r4, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ nopeq {8} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf1ba8089 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - blcs 0x13ef4c │ │ │ │ + blcs 0x13ef64 │ │ │ │ rschi pc, r4, #0 │ │ │ │ @ instruction: 0xf0484657 │ │ │ │ strbmi r0, [r2], r0, lsr #6 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ - blvc 0xf597a0 │ │ │ │ + blvc 0xf597b8 │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ - bl 0xfe9afa0c │ │ │ │ + bl 0xfe9afa24 │ │ │ │ ldrtmi r0, [r9], -fp, lsl #14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blvc 0x1d976c │ │ │ │ - bls 0x44293c │ │ │ │ - @ instruction: 0xf9d6f199 │ │ │ │ + blvc 0x1d9784 │ │ │ │ + bls 0x442954 │ │ │ │ + @ instruction: 0xf9caf199 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ orrhi pc, r3, #0 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ adcsmi r8, ip, #805306376 @ 0x30000008 │ │ │ │ rsbshi pc, fp, #192 @ 0xc0 │ │ │ │ svceq 0x0020f01a │ │ │ │ subshi pc, r4, #0 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bne 0xffc781d8 │ │ │ │ + bne 0xffc781f0 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x83bbf200 │ │ │ │ vmulne.f64 d25, d1, d11 │ │ │ │ strtmi r9, [r9], #-2569 @ 0xfffff5f7 │ │ │ │ svclt 0x00084313 │ │ │ │ andle r4, r8, fp, lsl #12 │ │ │ │ @ instruction: 0xf10b9809 │ │ │ │ strmi r3, [fp], #-1023 @ 0xfffffc01 │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ andsmi r1, r3, fp, lsl sl │ │ │ │ - bls 0x46cda4 │ │ │ │ + bls 0x46cdbc │ │ │ │ andls r4, r1, #40, 12 @ 0x2800000 │ │ │ │ andls r9, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0x4604f993 │ │ │ │ @ instruction: 0xf64fe0f1 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faedf │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - blls 0xfc9d30 │ │ │ │ + blls 0xfc9d48 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d24, d13, d3 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ movwcs r0, #47 @ 0x2f │ │ │ │ stmib sp, {r8, ip, pc}^ │ │ │ │ strls r6, [r2, -r6, lsl #18] │ │ │ │ tstls r9, r1, lsl #6 │ │ │ │ cdp2 0, 9, cr15, cr0, cr11, {2} │ │ │ │ strb r9, [r3], r9, lsl #18 │ │ │ │ @ instruction: 0xf1834806 │ │ │ │ - @ instruction: 0xe6f2fb79 │ │ │ │ + @ instruction: 0xe6f2fb7d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vmax.s8 q10, q15, q1 │ │ │ │ vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r7, {r1, r2, r4, r7, r9, sp} │ │ │ │ - blcs 0x12f2e4 │ │ │ │ + blcs 0x12f2fc │ │ │ │ teqphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0010f01a │ │ │ │ svclt 0x00044653 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ nopeq {74} @ 0x4a │ │ │ │ svcge 0x0070f43f │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x4653993a │ │ │ │ ldrtmi r9, [r8], -r0, lsl #2 │ │ │ │ - bls 0x42fad4 │ │ │ │ + bls 0x42faec │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf94af199 │ │ │ │ + @ instruction: 0xf93ef199 │ │ │ │ @ instruction: 0x460342b8 │ │ │ │ @ instruction: 0xf104bf02 │ │ │ │ ldmdbne fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ addsle r4, sl, r9, lsl r6 │ │ │ │ mrrcne 10, 11, r4, r8, cr2 │ │ │ │ ldmdapl r5, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ rscshi pc, r4, #0 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xf9f0f7ff │ │ │ │ - blx 0xcda7fc │ │ │ │ + blx 0xdda814 │ │ │ │ stccs 3, cr2, [r0, #-68] @ 0xffffffbc │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xfebbe938 │ │ │ │ - bls 0x3ad694 │ │ │ │ + blmi 0xfebbe950 │ │ │ │ + bls 0x3ad6ac │ │ │ │ stccs 0, cr5, [r0, #-628] @ 0xfffffd8c │ │ │ │ svcge 0x0006f47f │ │ │ │ @ instruction: 0xf18448a7 │ │ │ │ - str pc, [r1, -sp, ror #17] │ │ │ │ + @ instruction: 0xe701f8f1 │ │ │ │ movweq pc, #459 @ 0x1cb @ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ addshi pc, lr, r0 │ │ │ │ vqsub.s8 d18, d14, d0 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwls r1, #47339 @ 0xb8eb │ │ │ │ eorsle r2, sp, r0, lsl #20 │ │ │ │ svceq 0x0020f01a │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bls 0x396f14 │ │ │ │ + bls 0x396f2c │ │ │ │ stmdbne r1!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x1c2714 │ │ │ │ + b 0x1c272c │ │ │ │ addmi r0, r5, #5 │ │ │ │ adchi pc, r2, #64, 4 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ - bcc 0x182b28 │ │ │ │ + bcc 0x182b40 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vqsub.s8 d4, d16, d1 │ │ │ │ - bls 0xfbea00 │ │ │ │ + bls 0xfbea18 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi sl, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ @@ -276423,54 +276428,54 @@ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8cdd157 │ │ │ │ strbmi sl, [r2], ip, lsr #32 │ │ │ │ stmibne r1!, {r0, r3, r9, fp, ip, pc} │ │ │ │ streq lr, [r6, #-2562] @ 0xfffff5fe │ │ │ │ - b 0x383750 │ │ │ │ + b 0x383768 │ │ │ │ movwls r7, #13282 @ 0x33e2 │ │ │ │ - blne 0x1385038 │ │ │ │ + blne 0x1385050 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andeq lr, fp, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf8c8f199 │ │ │ │ + @ instruction: 0xf8bcf199 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqsub.s8 q12, q7, q11 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ - blne 0x1e671c4 │ │ │ │ + blne 0x1e671dc │ │ │ │ ldmdavs fp, {r1, r6, r8, fp, ip} │ │ │ │ vpmin.s8 , q15, q1 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ - blls 0x47ee30 │ │ │ │ + blls 0x47ee48 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ cdpne 3, 6, cr10, cr3, cr0, {0} │ │ │ │ @ instruction: 0x46194413 │ │ │ │ @ instruction: 0xf8a0f7ff │ │ │ │ - bmi 0x1aefba8 │ │ │ │ + bmi 0x1aefbc0 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x17e820 │ │ │ │ - blcs 0x1324f4 │ │ │ │ + blcc 0x17e838 │ │ │ │ + blcs 0x13250c │ │ │ │ stclne 0, cr13, [r2], #-480 @ 0xfffffe20 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0x1949d98 │ │ │ │ + blmi 0x1949db0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmpl r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf74f4628 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr10, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf74f4100 │ │ │ │ - @ instruction: 0x4628ffd3 │ │ │ │ - mrc2 7, 4, pc, cr10, cr5, {2} │ │ │ │ + strtmi pc, [r8], -r7, asr #31 │ │ │ │ + mcr2 7, 4, pc, cr14, cr5, {2} @ │ │ │ │ strbmi lr, [r2], r0, ror #12 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ streq pc, [r0, #-26]! @ 0xffffffe6 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ stmdbls r9, {r1, r5, r6, r9, sl, fp, ip} │ │ │ │ @@ -276479,332 +276484,332 @@ │ │ │ │ andmi r9, fp, lr, lsl #4 │ │ │ │ cdpne 5, 5, cr9, cr12, cr15, {0} │ │ │ │ adcmi r2, r2, #32, 6 @ 0x80000000 │ │ │ │ ldrcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ smlalbthi pc, r5, r0, r0 @ │ │ │ │ @ instruction: 0xf1c29a0f │ │ │ │ ldmdbne pc, {r0, r8, r9} @ │ │ │ │ - blne 0x1645054 │ │ │ │ - blls 0x52489c │ │ │ │ + blne 0x164506c │ │ │ │ + blls 0x5248b4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x57eb74 │ │ │ │ + blls 0x57eb8c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdals pc, {r2, r3, r4, r7, r8, pc} @ │ │ │ │ @ instruction: 0xf1691b73 │ │ │ │ - bls 0x41e844 │ │ │ │ + bls 0x41e85c │ │ │ │ movwls r1, #10267 @ 0x281b │ │ │ │ @ instruction: 0xf1419b3a │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ ldrtmi r9, [r9], -r3, lsl #2 │ │ │ │ - @ instruction: 0xf848f199 │ │ │ │ + @ instruction: 0xf83cf199 │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ svcge 0x0054f43f │ │ │ │ vmovne r4, r8, s7, s8 │ │ │ │ ldmdapl r4, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ andhi pc, sl, #0 │ │ │ │ @ instruction: 0x46394618 │ │ │ │ @ instruction: 0xf8f2f7ff │ │ │ │ - @ instruction: 0xf930f15f │ │ │ │ + @ instruction: 0xf934f15f │ │ │ │ stccs 3, cr2, [r0], {17} │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xbfe73c │ │ │ │ - bls 0x3ad490 │ │ │ │ + blmi 0xbfe754 │ │ │ │ + bls 0x3ad4a8 │ │ │ │ stccs 0, cr5, [r0], {156} @ 0x9c │ │ │ │ mcrge 4, 0, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf8cde700 │ │ │ │ ldrb sl, [fp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf1834826 │ │ │ │ - str pc, [r2, fp, ror #31] │ │ │ │ + str pc, [r2, pc, ror #31] │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7594421 │ │ │ │ - @ instruction: 0xf028f891 │ │ │ │ + @ instruction: 0xf028f885 │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r9, fp} │ │ │ │ stcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ - @ instruction: 0xf90ef15f │ │ │ │ - bls 0x3b1134 │ │ │ │ + @ instruction: 0xf912f15f │ │ │ │ + bls 0x3b114c │ │ │ │ andscs r5, r1, #10158080 @ 0x9b0000 │ │ │ │ - blcs 0x1364d4 │ │ │ │ + blcs 0x1364ec │ │ │ │ addhi pc, r8, r0, asr #6 │ │ │ │ - blcc 0x170d34 │ │ │ │ + blcc 0x170d4c │ │ │ │ subspl r9, r3, sl, lsl #18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldrb sl, [fp], r3, ror #27 │ │ │ │ strmi r4, [r2], -r3, asr #4 │ │ │ │ svcpl 0x0080f5bb │ │ │ │ andeq lr, r5, r3, lsl #20 │ │ │ │ tsteq r6, r4, lsl #22 │ │ │ │ streq lr, [r6, #-2563] @ 0xfffff5fd │ │ │ │ smlatbeq r5, r1, fp, lr │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ @ instruction: 0xf7ff5280 │ │ │ │ mcrrne 12, 1, pc, r3, cr15 @ │ │ │ │ - blne 0x1e0e180 │ │ │ │ - beq 0x55a62c │ │ │ │ + blne 0x1e0e198 │ │ │ │ + beq 0x55a644 │ │ │ │ @ instruction: 0xf47f181d │ │ │ │ @ instruction: 0xf15fad7e │ │ │ │ - stmdbmi r7, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi r7, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, ip, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vldrle d18, [sp, #-0] │ │ │ │ tstpl fp, r1, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe6b3adbb │ │ │ │ ldrt r4, [ip], r2, asr #13 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ - addeq r1, r0, r2, lsr #20 │ │ │ │ + addeq r1, r0, sl, lsl #20 │ │ │ │ vmax.s8 q10, q15, q1 │ │ │ │ vbic.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ - blls 0xfa83a4 │ │ │ │ + blls 0xfa83bc │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #2306 @ 0x902 │ │ │ │ ldmdavs r8!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1984628 │ │ │ │ - strmi pc, [r2], -r5, asr #31 │ │ │ │ + @ instruction: 0x4602ffb9 │ │ │ │ @ instruction: 0xf0001c46 │ │ │ │ - bne 0xc7eb34 │ │ │ │ + bne 0xc7eb4c │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrpl lr, [sl, #-2581] @ 0xfffff5eb │ │ │ │ orrhi pc, pc, r0, asr #32 │ │ │ │ - bne 0xff5b8668 │ │ │ │ + bne 0xff5b8680 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, sp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcscs pc, r4, r2, asr #12 │ │ │ │ + rsccs pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d23 │ │ │ │ @ instruction: 0xf167226a │ │ │ │ - @ instruction: 0xf10bfc87 │ │ │ │ - b 0xfe26b5a8 │ │ │ │ + @ instruction: 0xf10bfc8b │ │ │ │ + b 0xfe26b5c0 │ │ │ │ andsmi r0, sl, r6, lsl #4 │ │ │ │ mvnvc lr, #36864 @ 0x9000 │ │ │ │ subsle r4, ip, sl, lsl r3 │ │ │ │ movweq pc, #61450 @ 0xf00a @ │ │ │ │ svclt 0x00022b02 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf43fc310 │ │ │ │ @ instruction: 0xf15fae82 │ │ │ │ - stmibmi fp!, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmibmi fp!, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r6, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vstmiale r1!, {d2-d1} │ │ │ │ - mrc2 6, 6, pc, cr0, cr1, {7} │ │ │ │ + mcr2 6, 6, pc, cr4, cr1, {7} @ │ │ │ │ @ instruction: 0xf14919a0 │ │ │ │ addmi r0, r3, #0, 24 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ - blls 0x5153d4 │ │ │ │ + blls 0x5153ec │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x4c9e8c │ │ │ │ + bls 0x4c9ea4 │ │ │ │ nopeq {66} @ 0x42 │ │ │ │ str r4, [fp, #1682] @ 0x692 │ │ │ │ @ instruction: 0xf04a993a │ │ │ │ tstls r0, r0, lsl r3 │ │ │ │ stmdbls r9, {r3, r5, r9, sl, lr} │ │ │ │ - bne 0x1984e48 │ │ │ │ + bne 0x1984e60 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff66f198 │ │ │ │ + @ instruction: 0xff5af198 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf15fad9d │ │ │ │ - @ instruction: 0x4606f859 │ │ │ │ + @ instruction: 0x4606f85d │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ - bmi 0xfe5dc684 │ │ │ │ + bmi 0xfe5dc69c │ │ │ │ eorsvs r9, r4, sl, lsl #18 │ │ │ │ - blcs 0x13478c │ │ │ │ - blcc 0x195d7c │ │ │ │ - blcs 0x132794 │ │ │ │ + blcs 0x1347a4 │ │ │ │ + blcc 0x195d94 │ │ │ │ + blcs 0x1327ac │ │ │ │ stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - blne 0xf97ee0 │ │ │ │ + blne 0xf97ef8 │ │ │ │ @ instruction: 0xf7ff1928 │ │ │ │ - ldrb pc, [pc, #-2051]! @ 0x11de55 @ │ │ │ │ + ldrb pc, [pc, #-2051]! @ 0x11de6d @ │ │ │ │ orrpl pc, r0, r3, asr #11 │ │ │ │ movwne lr, #63949 @ 0xf9cd │ │ │ │ @ instruction: 0xfffcf7fe │ │ │ │ - blls 0x544aa4 │ │ │ │ + blls 0x544abc │ │ │ │ addpl pc, r0, #700448768 @ 0x29c00000 │ │ │ │ ldmne pc, {r0, r2, r3, sl, lr} @ │ │ │ │ movwcs lr, #1391 @ 0x56f │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ - blls 0xfd7f28 │ │ │ │ + blls 0xfd7f40 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi sl, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ - bls 0x4cb2cc │ │ │ │ + bls 0x4cb2e4 │ │ │ │ mvnscc pc, #-1073741822 @ 0xc0000002 │ │ │ │ ldrmi r9, [r3], #-2313 @ 0xfffff6f7 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #15360 @ 0x3c00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {5} │ │ │ │ - bls 0xfd7f70 │ │ │ │ + bls 0xfd7f88 │ │ │ │ streq lr, [fp], #-2980 @ 0xfffff45c │ │ │ │ stmib sp, {r0, r5, r6, sl, fp, ip}^ │ │ │ │ - blne 0x1dc6eb4 │ │ │ │ + blne 0x1dc6ecc │ │ │ │ @ instruction: 0xf169463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4afee8 │ │ │ │ + bls 0x4aff00 │ │ │ │ @ instruction: 0xfff2f7fe │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ stmdbls sl, {r0, r1, r3, r5, r6, r9, fp, lr} │ │ │ │ addmi r5, r3, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0xe781dcb3 │ │ │ │ @ instruction: 0xf8cd462f │ │ │ │ ldrt r8, [r7], #56 @ 0x38 │ │ │ │ movwls r1, #39619 @ 0x9ac3 │ │ │ │ movweq lr, #11116 @ 0x2b6c │ │ │ │ movwls r9, #47631 @ 0xba0f │ │ │ │ @ instruction: 0xf0439b0e │ │ │ │ - bcs 0x11f378 │ │ │ │ + bcs 0x11f390 │ │ │ │ adchi pc, r2, r0 │ │ │ │ - blvc 0x1899d7c │ │ │ │ + blvc 0x1899d94 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #34603008 @ 0x2100000 │ │ │ │ - bls 0x42ffec │ │ │ │ - blvc 0x1d9d44 │ │ │ │ - mcr2 1, 7, pc, cr12, cr8, {4} @ │ │ │ │ + bls 0x430004 │ │ │ │ + blvc 0x1d9d5c │ │ │ │ + mcr2 1, 7, pc, cr0, cr8, {4} @ │ │ │ │ adcsmi r4, r8, #3145728 @ 0x300000 │ │ │ │ stcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ movwls r9, #2874 @ 0xb3a │ │ │ │ stmdbls r9, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ tstpne r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ - bne 0x1984f5c │ │ │ │ + bne 0x1984f74 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrc2 1, 6, pc, cr10, cr8, {4} │ │ │ │ + mcr2 1, 6, pc, cr14, cr8, {4} @ │ │ │ │ svclt 0x001c3001 │ │ │ │ mvnscc pc, r4, lsl #2 │ │ │ │ @ instruction: 0xf47f1949 │ │ │ │ @ instruction: 0xf15ead23 │ │ │ │ - blls 0x4de670 │ │ │ │ + blls 0x4de698 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ sbcseq r4, r9, #6291456 @ 0x600000 │ │ │ │ adchi pc, sp, r0, asr #2 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff7ef7fe │ │ │ │ stmdbls sl, {r0, r1, r2, r6, r9, fp, lr} │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ - blcs 0x1348b8 │ │ │ │ + blcs 0x1348d0 │ │ │ │ svcge 0x0069f73f │ │ │ │ - ldc 7, cr14, [pc, #216] @ 0x11e84c │ │ │ │ + ldc 7, cr14, [pc, #216] @ 0x11e864 │ │ │ │ @ instruction: 0xf04f7b40 │ │ │ │ - bls 0x42b778 │ │ │ │ + bls 0x42b790 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf04a4620 │ │ │ │ @ instruction: 0xf0420320 │ │ │ │ stc 2, cr0, [sp, #8] │ │ │ │ @ instruction: 0xf1987b02 │ │ │ │ - strmi pc, [r3], -sp, lsr #29 │ │ │ │ + strmi pc, [r3], -r1, lsr #29 │ │ │ │ @ instruction: 0xf47f4284 │ │ │ │ stmdals pc, {r0, r2, r5, r6, r9, sl, fp, sp, pc} @ │ │ │ │ @ instruction: 0xf1691b72 │ │ │ │ movwls r0, #37120 @ 0x9100 │ │ │ │ ldmdals sl!, {r1, r4, fp, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ mrsls r9, R9_usr │ │ │ │ ldrmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r2, lsl #4 │ │ │ │ @ instruction: 0xff12f7fe │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldreq r9, [r1, ip, lsl #20] │ │ │ │ stcge 5, cr15, [r2, #252]! @ 0xfc │ │ │ │ ldrtmi r9, [r9], -r9, lsl #16 │ │ │ │ - mcr2 1, 6, pc, cr2, cr8, {4} @ │ │ │ │ - ldc 5, cr14, [pc, #624] @ 0x11ea44 │ │ │ │ + mrc2 1, 5, pc, cr6, cr8, {4} │ │ │ │ + ldc 5, cr14, [pc, #624] @ 0x11ea5c │ │ │ │ @ instruction: 0xf04f7b28 │ │ │ │ - bls 0x42b7d8 │ │ │ │ + bls 0x42b7f0 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blvc 0x1d9e1c │ │ │ │ - mcr2 1, 4, pc, cr0, cr8, {4} @ │ │ │ │ + blvc 0x1d9e34 │ │ │ │ + mrc2 1, 3, pc, cr4, cr8, {4} │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr8, cr15, {3} │ │ │ │ - bcs 0x14503c │ │ │ │ + bcs 0x145054 │ │ │ │ str sp, [r7, #463] @ 0x1cf │ │ │ │ andeq lr, r5, sl, asr sl │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0x46219b3a │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1986902 │ │ │ │ - strmi pc, [r2], -fp, ror #28 │ │ │ │ + @ instruction: 0x4602fe5f │ │ │ │ andsle r1, r8, r3, asr #24 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ strt r4, [r7], r2, asr #13 │ │ │ │ str r9, [lr, -pc]! │ │ │ │ str r4, [r5], #-1730 @ 0xfffff93e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrsbtls pc, [ip], -sp @ │ │ │ │ @ instruction: 0x4653933a │ │ │ │ - strbt r9, [pc], #-3593 @ 0x11e840 │ │ │ │ + strbt r9, [pc], #-3593 @ 0x11e858 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ stmdals r9, {r2, r3, r5, r6, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ - bmi 0x45e46c │ │ │ │ + bmi 0x45e484 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe6c1aef4 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-764] @ 0xfffffd04 │ │ │ │ stccs 0, cr5, [r0, #-340] @ 0xfffffeac │ │ │ │ ldcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ @ instruction: 0xf19ce514 │ │ │ │ - svclt 0x0000faef │ │ │ │ + svclt 0x0000fae3 │ │ │ │ ... │ │ │ │ - eorseq r4, r5, r4, ror #23 │ │ │ │ + ldrshteq r4, [r5], -ip │ │ │ │ muleq r0, r4, r0 │ │ │ │ @ instruction: 0xf77f2c00 │ │ │ │ stccc 14, cr10, [r1], {171} @ 0xab │ │ │ │ stccs 0, cr5, [r0], {84} @ 0x54 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ strtmi lr, [r1], -r0, lsl #10 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ - @ instruction: 0xff1ef15e │ │ │ │ + @ instruction: 0xff22f15e │ │ │ │ @ instruction: 0x9c0a491a │ │ │ │ stmdbpl fp, {r0, r4, r9, sp} │ │ │ │ - blcs 0x1368b4 │ │ │ │ + blcs 0x1368cc │ │ │ │ mrcge 7, 1, APSR_nzcv, cr10, cr15, {1} │ │ │ │ mcrne 6, 3, lr, cr1, cr6, {4} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 4, pc, cr10, cr8, {2} @ │ │ │ │ + mrc2 7, 3, pc, cr14, cr8, {2} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ strbmi sl, [r0], -fp, asr #30 │ │ │ │ - stc2 1, cr15, [ip], {139} @ 0x8b │ │ │ │ + ldc2 1, cr15, [r0], {139} @ 0x8b │ │ │ │ vmax.s8 d20, d13, d1 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf04b002f │ │ │ │ udiv pc, pc, fp │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, sp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcscs pc, r4, r2, asr #12 │ │ │ │ + rsccs pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf167322b │ │ │ │ - vpmax.s8 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ - blmi 0x21e9c0 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ + blmi 0x21e9d8 │ │ │ │ rscscs pc, sp, #64, 4 │ │ │ │ - blx 0xff65aea8 │ │ │ │ + blx 0xff75aec0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - ldrshteq r4, [r5], -ip │ │ │ │ - ldrshteq r4, [r5], -r0 │ │ │ │ + eorseq r4, r5, r4, lsl ip │ │ │ │ + eorseq r4, r5, r8, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75b20 │ │ │ │ + bl 0xfec75b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ umulllt r2, r4, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @@ -276812,272 +276817,272 @@ │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r4, r0, lsl #18 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r3, r6, r9, sl, fp, ip} │ │ │ │ stmdale ip!, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0x17eb564 │ │ │ │ + bne 0x17eb57c │ │ │ │ stmdale r8!, {r2, r3, r4, r7, r9, lr} │ │ │ │ cdp 13, 1, cr4, cr13, cr13, {1} │ │ │ │ @ instruction: 0x46060f70 │ │ │ │ mrrcne 8, 2, r5, sl, cr11 │ │ │ │ orrlt r5, r3, #42 @ 0x2a │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xff5cf7fe │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x1e63b958 │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strtmi r1, [r0], -r2 │ │ │ │ - stc2l 7, cr15, [r2, #356] @ 0x164 │ │ │ │ + ldc2 7, cr15, [r6, #356]! @ 0x164 │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ ldc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ - blmi 0x9451a8 │ │ │ │ - blcs 0x13500c │ │ │ │ + blmi 0x9451c0 │ │ │ │ + blcs 0x135024 │ │ │ │ ldmdbmi lr, {r1, r3, r4, r5, r8, sl, fp, ip, lr, pc} │ │ │ │ orrpl r3, fp, r1, lsl #22 │ │ │ │ ldmdami sp, {r0, r1, r3, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1839202 │ │ │ │ - bls 0x1ddf40 │ │ │ │ + bls 0x1ddf68 │ │ │ │ @ instruction: 0xf15ee005 │ │ │ │ - @ instruction: 0xf04ffe91 │ │ │ │ + @ instruction: 0xf04ffe95 │ │ │ │ tstcs r6, #-268435441 @ 0xf000000f │ │ │ │ ldrmi r6, [r0], -r3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdami r2, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1829102 │ │ │ │ - stmdbls r2, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe7c8 │ │ │ │ vrsra.s64 d18, d24, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ movwcs sp, #1436 @ 0x59c │ │ │ │ tstls r0, r2, lsl #12 │ │ │ │ - rscscc pc, r0, sp, asr #4 │ │ │ │ + andmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ smlabtcc r1, sp, r9, lr │ │ │ │ - blx 0xfe15ab40 │ │ │ │ + blx 0xfe15ab58 │ │ │ │ str r9, [pc, r2, lsl #18] │ │ │ │ - ldc2 6, cr15, [r4], #964 @ 0x3c4 │ │ │ │ + stc2 6, cr15, [r8], #964 @ 0x3c4 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbtcc pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r4], r9, lsl #1 │ │ │ │ andls r1, r3, #1248 @ 0x4e0 │ │ │ │ adcsmi r6, r2, #2228224 @ 0x220000 │ │ │ │ strmi sp, [r7], -r6, lsl #6 │ │ │ │ mrrcne 6, 8, r4, r0, cr0 │ │ │ │ - bne 0x1170288 │ │ │ │ + bne 0x11702a0 │ │ │ │ ldmdble r0, {r0, r1, r2, r3, r7, r9, lr} │ │ │ │ - mcr2 1, 2, pc, cr0, cr14, {2} @ │ │ │ │ + mcr2 1, 2, pc, cr4, cr14, {2} @ │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ andcs r3, ip, #255 @ 0xff │ │ │ │ andlt r6, r9, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0138ff0 │ │ │ │ subsle r0, r3, r2, lsl #28 │ │ │ │ ldrbcc pc, [pc, ip, lsl #2]! @ │ │ │ │ adcsmi r4, sl, #195035136 @ 0xba00000 │ │ │ │ - bls 0x5d3a24 │ │ │ │ - blne 0xff13042c │ │ │ │ + bls 0x5d3a3c │ │ │ │ + blne 0xff130444 │ │ │ │ mvnle r4, #144, 4 │ │ │ │ @ instruction: 0xf10007da │ │ │ │ strmi r8, [r0, #288] @ 0x120 │ │ │ │ stmibmi pc!, {r2, r3, r4, r6, r7, fp, ip, lr, pc} @ │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r9], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r0, cr10 @ │ │ │ │ - bcs 0x1331d0 │ │ │ │ + bcs 0x1331e8 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ eorscc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ qadd16mi r9, r9, r2 │ │ │ │ stmdavs r0, {r0, r2, ip, pc} │ │ │ │ - bl 0x3052d4 │ │ │ │ + bl 0x3052ec │ │ │ │ strbmi r0, [r0], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff05b13e │ │ │ │ + blx 0xfed5b156 │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrrne 0, 13, r8, r3, cr2 │ │ │ │ addshi pc, pc, r0 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2de574 │ │ │ │ + bls 0x2de58c │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdavs r3!, {r1, r4, r6, r7, r9, fp, ip} │ │ │ │ addsmi r4, sl, #154140672 @ 0x9300000 │ │ │ │ - blls 0x20e978 │ │ │ │ - bcc 0x11af18 │ │ │ │ + blls 0x20e990 │ │ │ │ + bcc 0x11af30 │ │ │ │ vmul.i8 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ - blmi 0xfe51ebdc │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0xfe51ebf4 │ │ │ │ adcmi pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf9c6f167 │ │ │ │ + @ instruction: 0xf9caf167 │ │ │ │ @ instruction: 0xf10007d9 │ │ │ │ svcls 0x00038081 │ │ │ │ ldrtmi r3, [sl], r1, lsl #30 │ │ │ │ orrle r4, pc, #-1610612725 @ 0xa000000b │ │ │ │ - bne 0xfe145348 │ │ │ │ + bne 0xfe145360 │ │ │ │ stmle fp, {r7, r8, sl, lr} │ │ │ │ cdp 15, 1, cr4, cr13, cr6, {4} │ │ │ │ ssub16mi r2, r1, r0 │ │ │ │ ldrtmi r9, [r9], r4, lsl #4 │ │ │ │ mrrcne 8, 11, r5, r0, cr10 │ │ │ │ - bcs 0x132d34 │ │ │ │ + bcs 0x132d4c │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls r9, r7, #49152 @ 0xc000 │ │ │ │ - bcs 0x138bb0 │ │ │ │ + bcs 0x138bc8 │ │ │ │ addmi fp, sp, #24, 30 @ 0x60 │ │ │ │ addshi pc, r1, r0, asr #1 │ │ │ │ eorscc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movweq lr, #22989 @ 0x59cd │ │ │ │ - bls 0x1f0424 │ │ │ │ + bls 0x1f043c │ │ │ │ strbmi r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blx 0x19db1f2 │ │ │ │ - blls 0x2b0394 │ │ │ │ + blx 0x16db20a │ │ │ │ + blls 0x2b03ac │ │ │ │ suble r1, ip, r0, asr ip │ │ │ │ stmdavs r8, {r0, r2, r8, fp, ip, pc} │ │ │ │ - bne 0x6f8c1c │ │ │ │ + bne 0x6f8c34 │ │ │ │ addmi r4, pc, #196083712 @ 0xbb00000 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ teqle r9, #339738624 @ 0x14400000 │ │ │ │ tstcc r1, r3, lsl #30 │ │ │ │ strmi r1, [fp, #3017] @ 0xbc9 │ │ │ │ - blls 0x314c80 │ │ │ │ + blls 0x314c98 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, ip, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ vhsub.s8 d4, d16, d13 │ │ │ │ @ instruction: 0x464080b8 │ │ │ │ - stc2l 7, cr15, [r0], {88} @ 0x58 │ │ │ │ + ldc2 7, cr15, [r4], #352 @ 0x160 │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ tsteq r8, r6, lsl #22 │ │ │ │ @ instruction: 0xf7594640 │ │ │ │ - bl 0x2dde58 │ │ │ │ + bl 0x2dde40 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ ldc2 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ tsteq fp, sl, lsl #22 │ │ │ │ @ instruction: 0xf0454658 │ │ │ │ @ instruction: 0xf7590248 │ │ │ │ - bl 0x3dde40 │ │ │ │ + bl 0x3dde28 │ │ │ │ ldrbmi r0, [r8], -fp, lsl #2 │ │ │ │ stc2 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8599a04 │ │ │ │ - blcs 0x12ac04 │ │ │ │ + blcs 0x12ac1c │ │ │ │ adchi pc, ip, r0, asr #6 │ │ │ │ - blcc 0x185014 │ │ │ │ + blcc 0x18502c │ │ │ │ andcc pc, r1, r9, asr #16 │ │ │ │ ldrbmi fp, [r8], -fp, lsl #2 │ │ │ │ ldmdami r5, {r0, r1, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - ldc2 1, cr15, [r2], #-524 @ 0xfffffdf4 │ │ │ │ + ldc2 1, cr15, [r6], #-524 @ 0xfffffdf4 │ │ │ │ @ instruction: 0xe7264658 │ │ │ │ strtmi r9, [sl], -r3, lsl #18 │ │ │ │ @ instruction: 0xf19a4440 │ │ │ │ - @ instruction: 0xf15efb15 │ │ │ │ - movwcs pc, #52571 @ 0xcd5b @ │ │ │ │ + @ instruction: 0xf15efb09 │ │ │ │ + movwcs pc, #52575 @ 0xcd5f @ │ │ │ │ @ instruction: 0xf04f6003 │ │ │ │ @ instruction: 0xe7e13bff │ │ │ │ cdp 8, 1, cr4, cr13, cr10, {2} │ │ │ │ smlsdxls r4, r0, pc, r7 @ │ │ │ │ stmibpl r2, {r0, r7, r9, sl, lr}^ │ │ │ │ bicpl r1, r1, r1, asr ip │ │ │ │ rsble r2, r7, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r3 │ │ │ │ andcs r5, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf7ff9305 │ │ │ │ - blls 0x29ce30 │ │ │ │ + blls 0x29ce48 │ │ │ │ eorsle r1, fp, r7, asr #24 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf0439a03 │ │ │ │ strtmi r0, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8d79705 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x342c74 │ │ │ │ + bl 0x342c8c │ │ │ │ @ instruction: 0xf19a000c │ │ │ │ - vpmax.s8 , q15, │ │ │ │ + vpmin.s8 , q15, │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0x46022396 │ │ │ │ - blcs 0x138cf4 │ │ │ │ + blcs 0x138d0c │ │ │ │ mrrcne 1, 4, sp, r1, cr10 │ │ │ │ svcge 0x0034f47f │ │ │ │ stmdals r3, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andeq lr, r5, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0x0c00eb08 │ │ │ │ @ instruction: 0xf4bf4562 │ │ │ │ ldrtmi sl, [r7], -r7, ror #30 │ │ │ │ strls r4, [r5, #-1699] @ 0xfffff95d │ │ │ │ ldrmi r4, [r4], -r6, ror #12 │ │ │ │ movwls r2, #25856 @ 0x6500 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ - mcrr2 7, 5, pc, r6, cr8 @ │ │ │ │ - b 0x126f78c │ │ │ │ + ldc2 7, cr15, [sl], #-352 @ 0xfffffea0 │ │ │ │ + b 0x126f7a4 │ │ │ │ mvnsle r0, r0, lsl #10 │ │ │ │ ldrtmi r4, [lr], -r9, lsr #12 │ │ │ │ movwpl lr, #23005 @ 0x59dd │ │ │ │ stmdbcs r0, {r2, r3, r4, r6, r9, sl, lr} │ │ │ │ svcge 0x0050f43f │ │ │ │ - stc2 1, cr15, [r4, #-376] @ 0xfffffe88 │ │ │ │ + stc2 1, cr15, [r8, #-376] @ 0xfffffe88 │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ stmdami r0!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r1], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r1, cr2 @ │ │ │ │ - bcs 0x1333f0 │ │ │ │ + bcs 0x133408 │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ movwls r4, #22556 @ 0x581c │ │ │ │ - ldc2l 1, cr15, [ip, #520]! @ 0x208 │ │ │ │ + cdp2 1, 0, cr15, cr0, cr2, {4} │ │ │ │ ldrb r9, [fp], r5, lsl #22 │ │ │ │ stmib sp, {r0, r3, r4, fp, lr}^ │ │ │ │ @ instruction: 0xf182e305 │ │ │ │ - ldmib sp, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1bee305 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [pc], r3, lsr #30 │ │ │ │ movwls r4, #22547 @ 0x5813 │ │ │ │ - stc2l 1, cr15, [sl, #520]! @ 0x208 │ │ │ │ + stc2l 1, cr15, [lr, #520]! @ 0x208 │ │ │ │ ldr r9, [r1, r5, lsl #22] │ │ │ │ strtmi r9, [r9], -r6 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ - bls 0x2de340 │ │ │ │ - bne 0x1b98be4 │ │ │ │ + bls 0x2de358 │ │ │ │ + bne 0x1b98bfc │ │ │ │ andeq lr, r5, r8, lsl #22 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2de330 │ │ │ │ + bls 0x2de348 │ │ │ │ vmin.s8 q15, , q6 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ - blmi 0x21ee0c │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0x21ee24 │ │ │ │ addmi pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8aef167 │ │ │ │ - blx 0x65c922 │ │ │ │ + @ instruction: 0xf8b2f167 │ │ │ │ + blx 0x35c93a │ │ │ │ muleq r0, r4, r0 │ │ │ │ - eorseq r4, r5, r8, lsl #24 │ │ │ │ + eorseq r4, r5, r0, lsr #24 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ stmdbcs r0, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ addshi pc, sp, r0 │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 , q7, │ │ │ │ @@ -277091,195 +277096,195 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcc r4, #6000 @ 0x1770 │ │ │ │ addsmi r1, r8, #372736 @ 0x5b000 │ │ │ │ ldrblt sp, [r0, #2290]! @ 0x8f2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - bmi 0x1270618 │ │ │ │ + bmi 0x1270630 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svccs 0x00124606 │ │ │ │ @ instruction: 0xf10358d3 │ │ │ │ andle r0, pc, r1, lsl #4 │ │ │ │ andle r2, sp, r3, lsl pc │ │ │ │ eorle r2, pc, r4, lsl #30 │ │ │ │ cmppl sl, sp, lsr r9 │ │ │ │ rsble r2, r8, r0, lsl #22 │ │ │ │ svclt 0x00c22a00 │ │ │ │ cmppl r3, sl, lsr sl │ │ │ │ ldcle 3, cr2, [sp], {-0} │ │ │ │ - blx 0xff3dc9b4 │ │ │ │ + blx 0xff0dc9cc │ │ │ │ cmppl r2, r7, lsr r8 │ │ │ │ subsle r2, r4, r0, lsl #22 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r1, r0, lsr r6 │ │ │ │ - mrc2 7, 5, pc, cr4, cr8, {2} │ │ │ │ + mcr2 7, 5, pc, cr8, cr8, {2} @ │ │ │ │ @ instruction: 0xf06f9901 │ │ │ │ stmdacs r0, {r0, r2, r4, r8, r9} │ │ │ │ - bmi 0xd53300 │ │ │ │ - bcs 0x13535c │ │ │ │ + bmi 0xd53318 │ │ │ │ + bcs 0x135374 │ │ │ │ stmdbmi lr!, {r1, r3, r5, r6, r7, r8, sl, fp, ip, lr, pc} │ │ │ │ cmppl sl, r1, lsl #20 │ │ │ │ stmdami sp!, {r1, r5, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1839301 │ │ │ │ - blls 0x19dacc │ │ │ │ + blls 0x19daf4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmppl r2, r5, lsr #16 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r1, r0, lsr r6 │ │ │ │ - mrc2 7, 4, pc, cr0, cr8, {2} │ │ │ │ + mcr2 7, 4, pc, cr4, cr8, {2} @ │ │ │ │ stmdblt r8, {r0, r8, fp, ip, pc} │ │ │ │ ldrb r4, [ip, r3, lsl #12] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ tstls r1, r4, lsl #4 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - blx 0xff6db4c8 │ │ │ │ + blx 0xff3db4e0 │ │ │ │ mcrr2 0, 1, pc, r0, cr3 @ │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ bicle r2, ip, r0, lsl #16 │ │ │ │ andls r1, r1, r2, ror lr │ │ │ │ @ instruction: 0x46304411 │ │ │ │ - blx 0xfeedcbe4 │ │ │ │ + blx 0xfebdcbfc │ │ │ │ ldmdbpl sl, {r0, r1, r4, r8, r9, fp, lr}^ │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r8, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1981830 │ │ │ │ - @ instruction: 0xf013fabd │ │ │ │ + @ instruction: 0xf013fab1 │ │ │ │ strmi pc, [r3], -r7, lsr #24 │ │ │ │ stmdami ip, {r0, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829101 │ │ │ │ - stmdbls r1, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #1956 @ 0x7a4 │ │ │ │ stmdami r8, {r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829301 │ │ │ │ - blmi 0x29e328 │ │ │ │ - blls 0x175428 │ │ │ │ + blmi 0x29e350 │ │ │ │ + blls 0x175440 │ │ │ │ stmdami r4, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1829101 │ │ │ │ - stmdbls r1, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldrmi fp, [sp], -r1, lsr #1 │ │ │ │ @ instruction: 0x46814bbb │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf18a0300 │ │ │ │ - @ instruction: 0xf197ed60 │ │ │ │ - addeq pc, r6, fp, lsr #31 │ │ │ │ + @ instruction: 0xf197ed64 │ │ │ │ + umulleq pc, r6, pc, pc @ │ │ │ │ svcmi 0x0080f5b6 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ stccs 6, cr4, [r0], {128} @ 0x80 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ eormi r1, r3, #1840 @ 0x730 │ │ │ │ sbchi pc, r4, r0, asr #32 │ │ │ │ tstcs r2, r8, lsl #20 │ │ │ │ @ instruction: 0xf19b4640 │ │ │ │ - @ instruction: 0xf013fbc5 │ │ │ │ + @ instruction: 0xf013fbb9 │ │ │ │ @ instruction: 0x4603fbdd │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, r5, r0, lsl #1 │ │ │ │ - @ instruction: 0xff90f197 │ │ │ │ + @ instruction: 0xff84f197 │ │ │ │ vpadd.i8 d25, d14, d1 │ │ │ │ vmlal.s , d0, d0[5] │ │ │ │ mrcne 2, 2, r2, cr9, cr6, {4} │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ submi r4, r0, #16777216 @ 0x1000000 │ │ │ │ vhadd.u32 d20, d15, d1 │ │ │ │ addsmi r0, r9, #738197504 @ 0x2c000000 │ │ │ │ pkhbtmi r6, sl, r2, lsl #16 │ │ │ │ sasxmi fp, r9, r8 │ │ │ │ strmi r1, [fp], r8, asr #28 │ │ │ │ mulls r4, r0, r2 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ - bne 0x15ab778 │ │ │ │ + bne 0x15ab790 │ │ │ │ vqsub.s8 d4, d16, d4 │ │ │ │ svcmi 0x009980a3 │ │ │ │ svceq 0x0070ee1d │ │ │ │ andpl pc, r0, #620756992 @ 0x25000000 │ │ │ │ andls r9, r6, r5, lsl #4 │ │ │ │ mrrcne 8, 3, r5, r1, cr10 │ │ │ │ - bcs 0x133074 │ │ │ │ + bcs 0x13308c │ │ │ │ addshi pc, r9, r0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf41580c5 │ │ │ │ ldrmi r4, [r7], -r0, lsl #5 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ @ instruction: 0xf0c04553 │ │ │ │ vhadd.s8 d24, d30, d26 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs lr, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0004426 │ │ │ │ @ instruction: 0xf415813c │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ teqcs r2, #0, 10 │ │ │ │ - blvc 0xfe1da648 │ │ │ │ + blvc 0xfe1da660 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ stc 6, cr4, [sp, #356] @ 0x164 │ │ │ │ @ instruction: 0xf1987b02 │ │ │ │ - adcsmi pc, r0, #552960 @ 0x87000 │ │ │ │ + adcsmi pc, r0, #503808 @ 0x7b000 │ │ │ │ cmpphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19b461a │ │ │ │ - @ instruction: 0x4603fb19 │ │ │ │ + strmi pc, [r3], -sp, lsl #22 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ addsmi r8, lr, #-1073741807 @ 0xc0000011 │ │ │ │ cmpphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ @ instruction: 0xf4139e04 │ │ │ │ - b 0x14f6e10 │ │ │ │ + b 0x14f6e28 │ │ │ │ svclt 0x000c3363 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #16387 @ 0x4003 @ │ │ │ │ tstmi sl, #637534208 @ 0x26000000 │ │ │ │ @ instruction: 0xf7594631 │ │ │ │ - @ instruction: 0x4631fa77 │ │ │ │ + ldrtmi pc, [r1], -fp, ror #20 @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ eorcs pc, r8, fp, lsl #20 │ │ │ │ cdp2 1, 2, cr15, cr0, cr0, {1} │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ msrcc (UNDEF: 108), pc │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bicvs r6, r3, r3, asr #2 │ │ │ │ @ instruction: 0xf04f6104 │ │ │ │ - blmi 0x1a9e0e8 │ │ │ │ + blmi 0x1a9e100 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19bf550 │ │ │ │ + bmi 0x19bf568 │ │ │ │ stmdbls r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0x1331ac │ │ │ │ + blcs 0x1331c4 │ │ │ │ addhi pc, r2, r0 │ │ │ │ andpl pc, r8, r9, lsr #11 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf74f3810 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fd07c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtle r0, [r6], #-1112 @ 0xfffffba8 │ │ │ │ - bmi 0x1670914 │ │ │ │ - bls 0x8f90d0 │ │ │ │ + bmi 0x167092c │ │ │ │ + bls 0x8f90e8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ ldrmi r8, [r8], -pc, lsl #2 │ │ │ │ tstcs r0, r1, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -277288,29 +277293,29 @@ │ │ │ │ andsmi r4, ip, r3, ror r2 │ │ │ │ svcge 0x0036f47f │ │ │ │ strmi pc, [r0], #1045 @ 0x415 │ │ │ │ svcge 0x0032f43f │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdami r7, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1829307 │ │ │ │ - blls 0x31e114 │ │ │ │ + blls 0x31e13c │ │ │ │ @ instruction: 0xf04ae760 │ │ │ │ @ instruction: 0x4605fedf │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf17a002f │ │ │ │ - strtmi pc, [r8], -pc, asr #17 │ │ │ │ - @ instruction: 0xf9aef758 │ │ │ │ + @ instruction: 0x4628f8d3 │ │ │ │ + @ instruction: 0xf9a2f758 │ │ │ │ @ instruction: 0xf04a4628 │ │ │ │ strtmi pc, [r3], -pc, asr #29 │ │ │ │ cdpne 7, 6, cr14, cr1, cr3, {6} │ │ │ │ ldrbmi r1, [r1], #-2272 @ 0xfffff720 │ │ │ │ - blx 0x1a5ce68 │ │ │ │ + blx 0x175ce80 │ │ │ │ rsble r2, sp, r0, lsl #16 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldmdavs lr, {r0, r1, r9, sp} │ │ │ │ strb r4, [pc, -r6, lsr #8] │ │ │ │ @@ -277328,25 +277333,25 @@ │ │ │ │ subsle r6, fp, r7, lsl r8 │ │ │ │ svcpl 0x0080f415 │ │ │ │ @ instruction: 0xf587fab7 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ stmdbeq sp!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xe72f2332 │ │ │ │ @ instruction: 0xf183481e │ │ │ │ - ldrb pc, [r9, -r5, lsl #19]! @ │ │ │ │ + ldrb pc, [r9, -r9, lsl #19]! @ │ │ │ │ andpl pc, r8, r9, lsr #11 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf74f3810 │ │ │ │ - @ instruction: 0xf5a9f903 │ │ │ │ + @ instruction: 0xf5a9f8f7 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ - @ instruction: 0xffc8f754 │ │ │ │ + @ instruction: 0xffbcf754 │ │ │ │ movwls lr, #30581 @ 0x7775 │ │ │ │ - blls 0x230a10 │ │ │ │ + blls 0x230a28 │ │ │ │ @ instruction: 0xf75818e1 │ │ │ │ - teqplt r8, #118784 @ p-variant is OBSOLETE @ 0x1d000 │ │ │ │ + teqplt r8, #69632 @ p-variant is OBSOLETE @ 0x11000 │ │ │ │ eorscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r6], #-1363 @ 0xfffffaad │ │ │ │ subsle r6, r6, r1, lsl r8 │ │ │ │ @@ -277360,75 +277365,75 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdals r6, {r1, r3, r4, r5, r8, fp, lr} │ │ │ │ - bcs 0x13521c │ │ │ │ - bcc 0x1967ac │ │ │ │ - bcs 0x133224 │ │ │ │ + bcs 0x135234 │ │ │ │ + bcc 0x1967c4 │ │ │ │ + bcs 0x13323c │ │ │ │ svcge 0x0043f47f │ │ │ │ movwls r4, #18486 @ 0x4836 │ │ │ │ - @ instruction: 0xf938f183 │ │ │ │ + @ instruction: 0xf93cf183 │ │ │ │ ldr r9, [ip, -r4, lsl #22]! │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19b461a │ │ │ │ - strmi pc, [r3], -r5, lsl #20 │ │ │ │ + @ instruction: 0x4603f9f9 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf013aeec │ │ │ │ strmi pc, [r4], -r1, ror #20 │ │ │ │ strtmi fp, [r3], -pc, lsl #7 │ │ │ │ vaba.s8 q15, q15, q6 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blls 0x28b8ac │ │ │ │ + blls 0x28b8c4 │ │ │ │ vst1.16 {d20-d22}, [r3], r0 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - @ instruction: 0xf9ecf19b │ │ │ │ + @ instruction: 0xf9e0f19b │ │ │ │ mcrrne 6, 0, r4, r1, cr3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0x135b2a8 │ │ │ │ + blx 0x135b2c0 │ │ │ │ strtmi r4, [r3], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bls 0x293a14 │ │ │ │ + bls 0x293a2c │ │ │ │ strb r4, [lr, r0, asr #12]! │ │ │ │ movweq pc, #45167 @ 0xb06f @ │ │ │ │ mcrrne 7, 11, lr, r7, cr12 │ │ │ │ @ instruction: 0xf06fd013 │ │ │ │ stccs 3, cr0, [r0, #-84] @ 0xffffffac │ │ │ │ @ instruction: 0x4659d0b6 │ │ │ │ movwls r4, #17968 @ 0x4630 │ │ │ │ @ instruction: 0xf9eaf7fe │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ - blx 0xcdb2dc │ │ │ │ + blx 0xcdb2f4 │ │ │ │ ldrbmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ strtmi pc, [r3], -r1, ror #19 │ │ │ │ andls lr, r4, r6, lsr #15 │ │ │ │ - blx 0x85b81c │ │ │ │ - blcs 0x5792b4 │ │ │ │ + blx 0x95b834 │ │ │ │ + blcs 0x5792cc │ │ │ │ stmdals r4, {r0, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - blx 0x8db2fc │ │ │ │ + blx 0x8db314 │ │ │ │ strb r4, [r2, r3, lsl #12]! │ │ │ │ - stc2l 1, cr15, [ip, #620] @ 0x26c │ │ │ │ - tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stc2l 1, cr15, [r0, #620] @ 0x26c │ │ │ │ + msrcc R8_fiq, sp │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, r0, sp, asr #4 │ │ │ │ + submi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1665299 │ │ │ │ - @ instruction: 0xf6f1fdf1 │ │ │ │ - svclt 0x0000f857 │ │ │ │ + @ instruction: 0xf6f1fdf5 │ │ │ │ + svclt 0x0000f84b │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ - eorseq r4, r5, r8, lsl ip │ │ │ │ + eorseq r4, r5, r0, lsr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r4, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -277449,258 +277454,258 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ suble r0, r0, r0, lsl #30 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf980f19b │ │ │ │ + @ instruction: 0xf974f19b │ │ │ │ @ instruction: 0xf9c8f013 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0x135a50 │ │ │ │ - blcc 0x196860 │ │ │ │ + blcs 0x135a68 │ │ │ │ + blcc 0x196878 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, pc} │ │ │ │ - blx 0xfee5b990 │ │ │ │ + blx 0xfef5b9a8 │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf874f183 │ │ │ │ + @ instruction: 0xf878f183 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460281f0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ movweq pc, #4548 @ 0x11c4 @ │ │ │ │ movwls r4, #13379 @ 0x3443 │ │ │ │ - @ instruction: 0xf8aef759 │ │ │ │ + @ instruction: 0xf8a2f759 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf842f7fe │ │ │ │ strtmi r9, [r0], -r3, lsl #18 │ │ │ │ - blx 0xedd3c0 │ │ │ │ + blx 0xedd3d8 │ │ │ │ ldmibpl fp!, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vstrle d2, [r9, #-0] │ │ │ │ @ instruction: 0x51bb3b01 │ │ │ │ @ instruction: 0xf06fb113 │ │ │ │ bfi r0, r5, (invalid: 10:7) │ │ │ │ @ instruction: 0xf1834803 │ │ │ │ - ldrb pc, [r8, fp, asr #16]! @ │ │ │ │ - @ instruction: 0xffcef6f0 │ │ │ │ + ldrb pc, [r8, pc, asr #16]! @ │ │ │ │ + @ instruction: 0xffc2f6f0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec765fc │ │ │ │ + bl 0xfec76614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5631a4 │ │ │ │ + blmi 0x5631bc │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf18a0300 │ │ │ │ - stmdage r1, {r1, r2, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfeb5b9ca │ │ │ │ + stmdage r1, {r1, r3, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + blx 0xfec5b9e2 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf16a4620 │ │ │ │ - @ instruction: 0xf192fa71 │ │ │ │ - strtmi pc, [r1], -r3, ror #25 │ │ │ │ - blx 0x175b9de │ │ │ │ + @ instruction: 0xf192fa75 │ │ │ │ + @ instruction: 0x4621fcd7 │ │ │ │ + blx 0x185b9f6 │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff6db9e6 │ │ │ │ + blx 0xff7db9fe │ │ │ │ @ instruction: 0xf16aa801 │ │ │ │ - andcs pc, r1, r5, ror fp @ │ │ │ │ - @ instruction: 0xf9def192 │ │ │ │ + andcs pc, r1, r9, ror fp @ │ │ │ │ + @ instruction: 0xf9d2f192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76654 │ │ │ │ + bl 0xfec7666c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x16a33bc │ │ │ │ + bmi 0x16a33d4 │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ - blcs 0x2e70c4 │ │ │ │ + blcs 0x2e70dc │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - strcs pc, [r4], -fp, asr #12 │ │ │ │ + ldrcs pc, [ip], -fp, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf19b9600 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf19b9600 │ │ │ │ - bge 0x25e648 │ │ │ │ + bge 0x25e630 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - rscmi pc, r0, sp, asr #4 │ │ │ │ + rscsmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf940f046 │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - strcs pc, [r4, #-1600] @ 0xfffff9c0 │ │ │ │ + ldrcs pc, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2a6e40 │ │ │ │ + bcs 0x2a6e58 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x192d678 │ │ │ │ + blpl 0x192d690 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - ldrbmi pc, [r4, #-589]! @ 0xfffffdb3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f230 │ │ │ │ + strmi pc, [ip, #589] @ 0x24d │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f248 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - sbcmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + sbcsmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strbmi pc, [r8, #-589]! @ 0xfffffdb3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f24c │ │ │ │ + strmi pc, [r0, #589] @ 0x24d │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f264 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - addsmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + adcmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrbmi pc, [r8, #-589]! @ 0xfffffdb3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f268 │ │ │ │ + ldrmi pc, [r0, #589] @ 0x24d │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f280 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - sbcmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + rscmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d28 │ │ │ │ - vmls.f d20, d0, d0[7] │ │ │ │ + vabal.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf64b052f │ │ │ │ - vsubhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #201326592 @ 0x0c000000 │ │ │ │ stmvs r3, {r4, r5, r9, sl} │ │ │ │ @ instruction: 0xf64be7a9 │ │ │ │ - vsubhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xe7a40630 │ │ │ │ - addmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s8 d30, d29, d24 │ │ │ │ - vsubl.s8 q10, d16, d0 │ │ │ │ + vrshr.s64 d20, d8, #64 │ │ │ │ str r0, [r3, pc, lsr #4]! │ │ │ │ - sbcsmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rscmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d14 │ │ │ │ - vrshr.s64 d20, d8, #64 │ │ │ │ + vrshr.s64 d20, d16, #64 │ │ │ │ ldr r0, [r9, pc, lsr #4] │ │ │ │ - sbcsmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + rscsmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d29, d4 │ │ │ │ - vrshr.s64 d20, d24, #64 │ │ │ │ + vrshr.s64 q10, q0, #64 │ │ │ │ str r0, [pc, pc, lsr #4] │ │ │ │ - adcsmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + sbcmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s8 d30, d29, d10 │ │ │ │ - vsubl.s8 q10, d16, d24 │ │ │ │ + vmlal.s q10, d16, d0[0] │ │ │ │ str r0, [r5, pc, lsr #4] │ │ │ │ - adcmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + adcsmi pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec767c0 │ │ │ │ + bl 0xfec767d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd8 │ │ │ │ - bmi 0x17341ec │ │ │ │ + bmi 0x1734204 │ │ │ │ strmi fp, [r5], -r8, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64f7280 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ stmdbcs r6, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd562900 │ │ │ │ mrrcle 9, 4, r2, sp, cr0 @ │ │ │ │ addscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - blcs 0x136758 │ │ │ │ + blcs 0x136770 │ │ │ │ @ instruction: 0x4621d15c │ │ │ │ @ instruction: 0xf7224628 │ │ │ │ - stccs 12, cr15, [r8], {49} @ 0x31 │ │ │ │ + stccs 12, cr15, [r8], {37} @ 0x25 │ │ │ │ stccs 13, cr13, [fp], {77} @ 0x4d │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf822f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x15f1c8 │ │ │ │ + blcs 0x15f1e0 │ │ │ │ strcs sp, [r6], -r2, ror #2 │ │ │ │ - stc2 7, cr15, [r0], #-136 @ 0xffffff78 │ │ │ │ + ldc2 7, cr15, [r4], {34} @ 0x22 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 2, pc, cr6, cr13, {7} │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdbge r2, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andeq lr, r2, sp, asr #19 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf1962004 │ │ │ │ - stmdbge r2, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #4 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1962302 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x46300396 │ │ │ │ @ instruction: 0xf18b681f │ │ │ │ - strtmi pc, [r3], -r1, lsr #17 │ │ │ │ + @ instruction: 0x4623f895 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ vmin.s8 d20, d13, d24 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ andls r0, r1, #-268435454 @ 0xf0000002 │ │ │ │ - subpl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + subspl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x65bd08 │ │ │ │ - blcs 0x159584 │ │ │ │ + blx 0x35bd20 │ │ │ │ + blcs 0x15959c │ │ │ │ @ instruction: 0x4626d134 │ │ │ │ - blx 0xff9dd332 │ │ │ │ + blx 0xff6dd34a │ │ │ │ stccs 7, cr14, [r2], {179} @ 0xb3 │ │ │ │ @ instruction: 0xe7bdddb1 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf7222641 │ │ │ │ - sbfx pc, r9, #23, #11 │ │ │ │ + str pc, [sl, sp, asr #23]! │ │ │ │ biccs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x141734 │ │ │ │ + blcs 0x14174c │ │ │ │ @ instruction: 0xf64fd09b │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r4, #1050] @ 0x41a │ │ │ │ @ instruction: 0x46224633 │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf04a002f │ │ │ │ usad8 sl, r5, ip │ │ │ │ biccs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x141764 │ │ │ │ + blcs 0x14177c │ │ │ │ @ instruction: 0xf64fd095 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [lr, #1051] @ 0x41b │ │ │ │ strb r4, [r5, r6, lsr #12]! │ │ │ │ @ instruction: 0xf64f460e │ │ │ │ vqdmlal.s q9, d16, d0[2] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsle r2, r6, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfea5d3ae │ │ │ │ + blx 0xfe75d3c6 │ │ │ │ @ instruction: 0x2641e775 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ mvnvs pc, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -277718,36 +277723,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strbvs pc, [r0, #590]! @ 0x24e @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldrsbls pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ - beq 0x19bea0 │ │ │ │ + beq 0x19beb8 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - bl 0x2778a4 │ │ │ │ + bl 0x2778bc │ │ │ │ @ instruction: 0xf815010a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #30 │ │ │ │ - ldccs 12, cr3, [pc], #-4 @ 0x11f7a0 │ │ │ │ + ldccs 12, cr3, [pc], #-4 @ 0x11f7b8 │ │ │ │ @ instruction: 0xf16ad80c │ │ │ │ - msrne (UNDEF: 98), r5 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x11f7b0 │ │ │ │ + msrne (UNDEF: 98), r9 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x11f7c8 │ │ │ │ @ instruction: 0xf857b130 │ │ │ │ - blx 0x32b840 │ │ │ │ + blx 0x32b858 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ mvnle r4, sp, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ addseq lr, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec769e0 │ │ │ │ + bl 0xfec769f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a11 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -277759,37 +277764,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd10 │ │ │ │ - svclt 0x0000fb11 │ │ │ │ + svclt 0x0000fb05 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrcc pc, [r8, #591] @ 0x24f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - @ instruction: 0xf976f16a │ │ │ │ + @ instruction: 0xf97af16a │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ - blne 0x1a138b0 │ │ │ │ + blne 0x1a138c8 │ │ │ │ svcne 0x0001f814 │ │ │ │ andseq pc, pc, #3 │ │ │ │ cmpne fp, r8, asr #28 │ │ │ │ - blx 0x2a9970 │ │ │ │ + blx 0x2a9988 │ │ │ │ ldmle r2!, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r3, r9, asr r8 @ │ │ │ │ rscle r4, lr, sl, lsl r2 │ │ │ │ @ instruction: 0xf16a4638 │ │ │ │ - strbmi pc, [r4, #-2443] @ 0xfffff675 @ │ │ │ │ + strbmi pc, [r4, #-2447] @ 0xfffff671 @ │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -277798,25 +277803,25 @@ │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, sl, ip, lsl #23 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage r9, {r7, r9, sp} │ │ │ │ movtls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda ip!, {r1, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stm r0, {r1, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf18aa829 │ │ │ │ - @ instruction: 0xf64fe878 │ │ │ │ + @ instruction: 0xf64fe87c │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwpl pc, #34215 @ 0x85a7 @ │ │ │ │ @ instruction: 0xf8d33b10 │ │ │ │ movwls r3, #8848 @ 0x2290 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bcs 0x12c508 │ │ │ │ + bcs 0x12c520 │ │ │ │ @ instruction: 0xf64fd170 │ │ │ │ vabal.s8 q11, d16, d24 │ │ │ │ movwcs r2, #1430 @ 0x596 │ │ │ │ stmdavs fp!, {r0, r1, r5, sp, lr} │ │ │ │ strbtle r0, [r1], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ rscvs fp, r3, fp, lsl r2 │ │ │ │ @@ -277826,146 +277831,146 @@ │ │ │ │ movweq r0, #13061 @ 0x3305 │ │ │ │ @ instruction: 0x61236923 │ │ │ │ @ instruction: 0xf5a73404 │ │ │ │ ldrtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r7, r8, r9, sp} │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ @ instruction: 0xf7224623 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d4-d6}, [r3], r6 │ │ │ │ ldmiblt r8, {r8, r9, sp} │ │ │ │ - blmi 0x1b0e814 │ │ │ │ - blls 0x13799b4 │ │ │ │ + blmi 0x1b0e82c │ │ │ │ + blls 0x13799cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [sl], #-6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ vqsub.s8 d18, d15, d4 │ │ │ │ vshl.s64 d19, d8, #0 │ │ │ │ - blx 0x1a8fd6 │ │ │ │ + blx 0x1a8fee │ │ │ │ mrrcvs 2, 0, r5, r2, cr8 │ │ │ │ - bcs 0x14e110 │ │ │ │ + bcs 0x14e128 │ │ │ │ @ instruction: 0xf1a6d13f │ │ │ │ - blcs 0x1a05dc │ │ │ │ + blcs 0x1a05f4 │ │ │ │ @ instruction: 0x2e1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ teqmi r3, r9, ror r3 │ │ │ │ ldrble r0, [r2, #2009] @ 0x7d9 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ - blx 0xa5bff4 │ │ │ │ + blx 0x75c00c │ │ │ │ @ instruction: 0xf16a2113 │ │ │ │ - bfi pc, r9, (invalid: 17:8) @ │ │ │ │ + bfi pc, sp, (invalid: 17:8) @ │ │ │ │ @ instruction: 0xf00aa929 │ │ │ │ @ instruction: 0xe7c4fabf │ │ │ │ andls sl, r3, #671744 @ 0xa4000 │ │ │ │ - blx 0xfefdb9ec │ │ │ │ - bcs 0x1461d4 │ │ │ │ + blx 0xfefdba04 │ │ │ │ + bcs 0x1461ec │ │ │ │ ldrsb sp, [ip], -sp @ │ │ │ │ stcne 2, cr2, [r1, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6f0a829 │ │ │ │ - @ instruction: 0xe797ebd4 │ │ │ │ + ldr lr, [r7, r8, asr #23] │ │ │ │ biccs pc, r6, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strvs pc, [r8, #1615]! @ 0x64f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - blcs 0x141a58 │ │ │ │ + blcs 0x141a70 │ │ │ │ stmdavs fp!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - rsbspl pc, r8, sp, asr #4 │ │ │ │ + addspl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe35bb2c │ │ │ │ - bcs 0x1997f4 │ │ │ │ + blx 0xfe35bb44 │ │ │ │ + bcs 0x19980c │ │ │ │ andcc sp, r1, #157 @ 0x9d │ │ │ │ tstcs r4, #200 @ 0xc8 │ │ │ │ stmdbge r7, {r0, r2, r4, r5, r9, fp, lr} │ │ │ │ - blx 0x209a3e │ │ │ │ + blx 0x209a56 │ │ │ │ movwls pc, #13064 @ 0x3308 @ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x2010f8d9 │ │ │ │ @ instruction: 0xf8d99208 │ │ │ │ andls r2, r7, #12 │ │ │ │ @ instruction: 0xff02f7ff │ │ │ │ strtmi r9, [fp], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0x005a6c9b │ │ │ │ cdpcs 4, 0, cr13, cr0, cr10, {0} │ │ │ │ @ instruction: 0x4631bfd8 │ │ │ │ cdpcs 13, 4, cr13, cr0, cr3, {0} │ │ │ │ smlalbtcs fp, r1, ip, pc @ │ │ │ │ stmdage r9, {r0, r3, r5, r7, r8, sl, fp, ip, lr} │ │ │ │ - @ instruction: 0xf8a6f16a │ │ │ │ + @ instruction: 0xf8aaf16a │ │ │ │ stmdage r5, {r1, r8, fp, ip, pc} │ │ │ │ movwpl pc, #38145 @ 0x9501 @ │ │ │ │ movwls r3, #13076 @ 0x3314 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ tstppl fp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3114469a │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ stmdblt r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x3712e0 │ │ │ │ + bge 0x3712f8 │ │ │ │ @ instruction: 0xf16a4618 │ │ │ │ - tstpcs r4, #16449536 @ p-variant is OBSOLETE @ 0xfb0000 │ │ │ │ + tstpcs r4, #16711680 @ p-variant is OBSOLETE @ 0xff0000 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ - blx 0x1e87de │ │ │ │ + blx 0x1e87f6 │ │ │ │ ldcvs 3, cr5, [fp], {8} │ │ │ │ - strle r0, [pc, #-1883] @ 0x11f339 │ │ │ │ + strle r0, [pc, #-1883] @ 0x11f351 │ │ │ │ strtmi sl, [r2], -r5, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf77a9700 │ │ │ │ - tstpcs r4, #121856 @ p-variant is OBSOLETE @ 0x1dc00 │ │ │ │ + tstpcs r4, #109568 @ p-variant is OBSOLETE @ 0x1ac00 │ │ │ │ strpl pc, [r8, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x13ad58 │ │ │ │ + blcs 0x13ad70 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ strb r6, [r8, -fp, ror #8] │ │ │ │ - bge 0x2713a4 │ │ │ │ + bge 0x2713bc │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x55d8aa │ │ │ │ + blx 0x25d8c2 │ │ │ │ @ instruction: 0xf19be7ef │ │ │ │ - andcs pc, r0, r5, asr #19 │ │ │ │ - msrmi CPSR_f, #68, 12 @ 0x4400000 │ │ │ │ + @ instruction: 0x2000f9b9 │ │ │ │ + movtmi pc, #1604 @ 0x644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrpl pc, sp, #4 @ │ │ │ │ + @ instruction: 0x51b8f24d │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12e9000 │ │ │ │ svclt 0x0000fbf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq pc, r6, #220, 6 @ 0x70000003 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76cf4 │ │ │ │ + bl 0xfec76d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x50bd14 │ │ │ │ + bmi 0x50bd2c │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x39f554 │ │ │ │ - blls 0x1f9b84 │ │ │ │ + blmi 0x39f56c │ │ │ │ + blls 0x1f9b9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf98af19b │ │ │ │ + @ instruction: 0xf97ef19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76d48 │ │ │ │ + bl 0xfec76d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a10 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -277976,18 +277981,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd10 │ │ │ │ - svclt 0x0000f95f │ │ │ │ + svclt 0x0000f953 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76da0 │ │ │ │ + bl 0xfec76db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -277999,33 +278004,33 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19bbd00 │ │ │ │ - svclt 0x0000f931 │ │ │ │ + svclt 0x0000f925 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76dfc │ │ │ │ + bl 0xfec76e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x8639c4 │ │ │ │ - blmi 0x88be90 │ │ │ │ + bmi 0x8639dc │ │ │ │ + blmi 0x88bea8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - cdp 1, 12, cr15, cr14, cr9, {4} │ │ │ │ + cdp 1, 13, cr15, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf169a801 │ │ │ │ - andcs pc, r0, #644 @ 0x284 │ │ │ │ + andcs pc, r0, #660 @ 0x294 │ │ │ │ andcs sl, r2, r1, lsl #18 │ │ │ │ - @ instruction: 0xff42f169 │ │ │ │ + @ instruction: 0xff46f169 │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -278033,43 +278038,43 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8ecf19b │ │ │ │ + @ instruction: 0xf8e0f19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r0, r0, lr, asr #3 │ │ │ │ + @ instruction: 0x008001b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76e88 │ │ │ │ + bl 0xfec76ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r7, cr8 │ │ │ │ - blmi 0x130bf2c │ │ │ │ + blmi 0x130bf44 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d358f3 │ │ │ │ @ instruction: 0xb1426290 │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ movwls r2, #12928 @ 0x3280 │ │ │ │ - b 0x18dd880 │ │ │ │ + b 0x15dd898 │ │ │ │ vstrcs d9, [r0, #-12] │ │ │ │ @ instruction: 0xf8d3d03a │ │ │ │ addcs r3, r0, #144, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1899303 │ │ │ │ - stmdage r5, {r3, r4, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff4af169 │ │ │ │ + stmdage r5, {r2, r3, r4, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xff4ef169 │ │ │ │ stmdbge r5, {r9, sp} │ │ │ │ @ instruction: 0xf1692002 │ │ │ │ - blls 0x21f894 │ │ │ │ + blls 0x21f8bc │ │ │ │ vsubl.u q1, d15, d1 │ │ │ │ @ instruction: 0xf5038f5b │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -278078,110 +278083,110 @@ │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ eorle r3, r9, r4, lsl r6 │ │ │ │ eorle r2, lr, r2, lsl #24 │ │ │ │ teqle ip, r0, lsl #24 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffa6f169 │ │ │ │ + @ instruction: 0xffaaf169 │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ - @ instruction: 0xff5af169 │ │ │ │ + @ instruction: 0xff5ef169 │ │ │ │ @ instruction: 0x46302113 │ │ │ │ - @ instruction: 0xff56f169 │ │ │ │ - blmi 0x7e7d40 │ │ │ │ - blls 0xa79dac │ │ │ │ + @ instruction: 0xff5af169 │ │ │ │ + blmi 0x7e7d58 │ │ │ │ + blls 0xa79dc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r6, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bd70 │ │ │ │ @ instruction: 0xf1694630 │ │ │ │ - strcc pc, [r1], #-3907 @ 0xfffff0bd │ │ │ │ + strcc pc, [r1], #-3911 @ 0xfffff0b9 │ │ │ │ rscle r2, r1, r2, asr #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff62f169 │ │ │ │ + @ instruction: 0xff66f169 │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - ldmib sl!, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib lr!, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ - blmi 0x26025c │ │ │ │ + vsra.s64 d21, d24, #64 │ │ │ │ + blmi 0x260274 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ - blx 0xfe5dc260 │ │ │ │ - @ instruction: 0xf852f19b │ │ │ │ + blx 0xfe5dc278 │ │ │ │ + @ instruction: 0xf846f19b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r0, r0, r2, asr #2 │ │ │ │ - eorseq r4, r5, r8, lsr ip │ │ │ │ + addeq r0, r0, sl, lsr #2 │ │ │ │ + eorseq r4, r5, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec76fc0 │ │ │ │ + bl 0xfec76fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x423da8 │ │ │ │ + blmi 0x423dc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf6f03014 │ │ │ │ - andcs lr, r0, ip, asr #19 │ │ │ │ + andcs lr, r0, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - addeq r0, r0, r4, lsl r0 │ │ │ │ + ldrshteq pc, [pc], #-252 @ │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq pc, pc, r2, ror #31 │ │ │ │ + rsbseq pc, pc, sl, asr #31 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe128bbc │ │ │ │ + bne 0xfe128bd4 │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrhteq pc, [pc], #-242 @ │ │ │ │ + @ instruction: 0x007fff9a │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x4152b8 │ │ │ │ + blmi 0x4152d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq pc, pc, r0, ror pc @ │ │ │ │ + rsbseq pc, pc, r8, asr pc @ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x86bc68 │ │ │ │ + blmi 0x86bc80 │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -278203,28 +278208,28 @@ │ │ │ │ andcs r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ ldclt 0, cr6, [r0], {66} @ 0x42 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - rsbseq pc, pc, r8, lsr pc @ │ │ │ │ - rsbseq pc, pc, r4, lsr #30 │ │ │ │ + rsbseq pc, pc, r0, lsr #30 │ │ │ │ + rsbseq pc, pc, ip, lsl #30 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x793cec │ │ │ │ + blmi 0x793d04 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d3435c │ │ │ │ - blne 0x5a4cd8 │ │ │ │ + blne 0x5a4cf0 │ │ │ │ ldmdale fp, {r0, r4, r7, r9, lr} │ │ │ │ - bcs 0x17a058 │ │ │ │ - bcs 0x1d639c │ │ │ │ + bcs 0x17a070 │ │ │ │ + bcs 0x1d63b4 │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ tstle r6, r5, lsl r0 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ @ instruction: 0xf8c3135c │ │ │ │ ldclt 3, cr2, [r0], {100} @ 0x64 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -278232,22 +278237,22 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf5b26882 │ │ │ │ movwle r6, #20224 @ 0x4f00 │ │ │ │ strb r6, [sp, r1, lsl #16]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf06fe7ef │ │ │ │ strb r0, [ip, fp]! │ │ │ │ - ldrhteq pc, [pc], #-230 @ │ │ │ │ + @ instruction: 0x007ffe9e │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7719c │ │ │ │ + bl 0xfec771b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b082 │ │ │ │ - blcs 0x14ffcc │ │ │ │ - blcs 0x11573c8 │ │ │ │ + blcs 0x14ffe4 │ │ │ │ + blcs 0x11573e0 │ │ │ │ vfma.f32 , q7, │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ ldclpl 2, cr0, [r3], {149} @ 0x95 │ │ │ │ addeq pc, r0, #60 @ 0x3c │ │ │ │ @ instruction: 0xf11cd011 │ │ │ │ andle r0, lr, r6, lsl #30 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @@ -278260,15 +278265,15 @@ │ │ │ │ andcs r2, r0, #67108865 @ 0x4000001 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x46114616 │ │ │ │ ldceq 6, cr4, [r2], {21} │ │ │ │ stc2 10, cr15, [ip], {15} @ │ │ │ │ movwcs r6, #3 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bcs 0x278110 │ │ │ │ + bcs 0x278128 │ │ │ │ ldm pc, {r0, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ ldrcs r0, [r8], -r3, lsl #28 │ │ │ │ and pc, ip, r0, asr #17 │ │ │ │ andlt r6, r2, r4, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -278311,17 +278316,17 @@ │ │ │ │ ldclpl 2, cr0, [r3], {149} @ 0x95 │ │ │ │ rsbseq pc, pc, #37 @ 0x25 │ │ │ │ streq lr, [r3, #-2626] @ 0xfffff5be │ │ │ │ vst2.32 {d22,d24}, [pc], fp │ │ │ │ stmibvs r9, {r7, r9, sp}^ │ │ │ │ tstcs r1, #31457280 @ 0x1e00000 │ │ │ │ mulcs r0, r3, r7 │ │ │ │ - msrmi CPSR_f, #68, 12 @ 0x4400000 │ │ │ │ + movtmi pc, #1604 @ 0x644 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrpl pc, sp, #4 @ │ │ │ │ + @ instruction: 0x51b8f24d │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12e9000 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -278343,17 +278348,17 @@ │ │ │ │ stcge 8, cr6, [r5, #-108] @ 0xffffff94 │ │ │ │ @ instruction: 0xf10dae06 │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1899303 │ │ │ │ - addcs lr, ip, #60, 24 @ 0x3c00 │ │ │ │ + addcs lr, ip, #64, 24 @ 0x4000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ - ldc 1, cr15, [r6], #-548 @ 0xfffffddc │ │ │ │ + ldc 1, cr15, [sl], #-548 @ 0xfffffddc │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ strbvs pc, [r0, lr, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -278361,15 +278366,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xff98f03e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d981e0 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x93e204 │ │ │ │ + blcs 0x93e21c │ │ │ │ bicshi pc, r7, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf03e4649 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bff040 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -278378,75 +278383,75 @@ │ │ │ │ @ instruction: 0x464381b6 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ @ instruction: 0xff76f03e │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ addmi r7, r3, #1245184 @ 0x130000 │ │ │ │ - blcs 0xc4fe3c │ │ │ │ + blcs 0xc4fe54 │ │ │ │ orrshi pc, r5, r0, asr #32 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c84281 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ - stc2l 1, cr15, [r4, #-420]! @ 0xfffffe5c │ │ │ │ + stc2l 1, cr15, [r8, #-420]! @ 0xfffffe5c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf169dc17 │ │ │ │ - stmdavs fp!, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x5b0c68 │ │ │ │ - bllt 0x1fb75f4 │ │ │ │ + stmdavs fp!, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blle 0x5b0c80 │ │ │ │ + bllt 0x1fb760c │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ vabd.s8 d30, d21, d18 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ swpcs r0, r6, [r1] │ │ │ │ - subsvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + rsbsvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - andcs pc, r1, pc, lsr ip @ │ │ │ │ - blx 0xfe2dc7f4 │ │ │ │ + andcs pc, r1, r3, lsr ip @ │ │ │ │ + blx 0xfe3dc80c │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - eorsvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + subsvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - andcs pc, r1, pc, lsr #24 │ │ │ │ - blx 0x1edc814 │ │ │ │ + andcs pc, r1, r3, lsr #24 │ │ │ │ + blx 0x1fdc82c │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - rsbsvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + addvs pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19a6800 │ │ │ │ - andcs pc, r1, pc, lsl ip @ │ │ │ │ - blx 0x1adc834 │ │ │ │ + andcs pc, r1, r3, lsl ip @ │ │ │ │ + blx 0x1bdc84c │ │ │ │ strbtvs pc, [r0], #590 @ 0x24e @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ vqshl.s64 d19, d8, #0 │ │ │ │ @ instruction: 0x71a32796 │ │ │ │ - stc2 1, cr15, [lr, #-420] @ 0xfffffe5c │ │ │ │ + ldc2 1, cr15, [r2, #-420] @ 0xfffffe5c │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ea │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf169602b │ │ │ │ - stmdavs fp!, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0x1204d4 │ │ │ │ - stc2 1, cr15, [r0, #-420] @ 0xfffffe5c │ │ │ │ + stmdavs fp!, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0x1204ec │ │ │ │ + stc2 1, cr15, [r4, #-420] @ 0xfffffe5c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlabthi fp, r0, r2, pc @ │ │ │ │ stclvs 2, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d15, d1 │ │ │ │ vqshl.s64 d19, d8, #0 │ │ │ │ @ instruction: 0x46642796 │ │ │ │ @@ -278454,15 +278459,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #222 @ 0xde │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x1163b10 │ │ │ │ + bcs 0x1163b28 │ │ │ │ stmdbmi r3, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ ldmibcc r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -278480,164 +278485,164 @@ │ │ │ │ eorsvs r2, r3, r1, asr #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8c88094 │ │ │ │ @ instruction: 0xf64f1000 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2005b0 │ │ │ │ + blls 0x2005c8 │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf5034d29 │ │ │ │ @ instruction: 0xf04f5209 │ │ │ │ andscc r0, r4, #0, 16 │ │ │ │ @ instruction: 0xf1692401 │ │ │ │ - stmdage sl, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffd5c936 │ │ │ │ + stmdage sl, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffe5c94e │ │ │ │ @ instruction: 0xf8ca2304 │ │ │ │ @ instruction: 0xf6403084 │ │ │ │ - vorr.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf8ca0312 │ │ │ │ ands r3, r4, r0 │ │ │ │ svclt 0x00ac2c03 │ │ │ │ tstcs r0, r1, asr r6 │ │ │ │ ldrtmi sl, [r0], -ip, lsr #20 │ │ │ │ - blx 0xfec5c958 │ │ │ │ + blx 0xfed5c970 │ │ │ │ @ instruction: 0xf1a39b2c │ │ │ │ - blx 0xfede0fc0 │ │ │ │ + blx 0xfede0fd8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ mcrrcs 4, 0, r3, r1, cr1 │ │ │ │ @ instruction: 0xf108d02c │ │ │ │ @ instruction: 0xf8190805 │ │ │ │ cdpcs 15, 4, cr6, cr0, cr1, {0} │ │ │ │ stccs 12, cr13, [r6], {246} @ 0xf6 │ │ │ │ stccs 0, cr13, [r8], {6} │ │ │ │ stccs 13, cr13, [fp], {226} @ 0xe2 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r1, r0, lsl #2]! │ │ │ │ strtmi sl, [r0], -ip, lsr #20 │ │ │ │ strcs r2, [r7], #-256 @ 0xffffff00 │ │ │ │ - blx 0xfe45c998 │ │ │ │ + blx 0xfe55c9b0 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1694630 │ │ │ │ - blls 0xc5ee1c │ │ │ │ + blls 0xc5ee44 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ ldrb r0, [ip, r5, lsl #16] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq pc, [pc], #-198 @ │ │ │ │ + @ instruction: 0x007ffc9e │ │ │ │ addseq lr, r5, r0, lsr #14 │ │ │ │ addseq pc, r6, #220, 6 @ 0x70000003 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - blx 0x1cdc9d4 │ │ │ │ + blx 0x1ddc9ec │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, r1, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1698ff0 │ │ │ │ - vfma.f32 d31, d14, d19 │ │ │ │ + vfma.f32 d31, d14, d23 │ │ │ │ vmls.i d22, d16, d0[4] │ │ │ │ stcne 4, cr0, [r3], {149} @ 0x95 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x113a534 │ │ │ │ + bcs 0x113a54c │ │ │ │ svcge 0x0012f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf1696032 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r1], -r6, lsl #14 │ │ │ │ andcs lr, r6, #28049408 @ 0x1ac0000 │ │ │ │ ldr r5, [fp, -r2, ror #9] │ │ │ │ bicscs pc, r6, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x142508 │ │ │ │ + blcs 0x142520 │ │ │ │ svcge 0x0069f43f │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0061f57f │ │ │ │ - sbcsvs pc, ip, sp, asr #4 │ │ │ │ + rscsvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #-292]! @ 0xfffffedc │ │ │ │ eorsvs lr, r3, r9, asr r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf8c5d001 │ │ │ │ vhadd.s8 d27, d5, d0 │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ mulls r0, r6, r4 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vmlal.s q11, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q4, #64 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0xffd5cb4c │ │ │ │ + blx 0xffa5cb64 │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - vmul.i8 d31, d5, d23 │ │ │ │ + vmul.i8 d31, d5, d27 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorscs r0, r5, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mcr2 1, 6, pc, cr4, cr8, {3} @ │ │ │ │ + mcr2 1, 6, pc, cr8, cr8, {3} @ │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - vmla.i8 d31, d5, d23 │ │ │ │ + vmla.i8 d31, d5, d27 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r9, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mrc2 1, 5, pc, cr4, cr8, {3} │ │ │ │ + mrc2 1, 5, pc, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - vmul.i8 d31, d5, d7 │ │ │ │ + vmul.i8 d31, d5, d11 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r8, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mcr2 1, 5, pc, cr4, cr8, {3} @ │ │ │ │ + mcr2 1, 5, pc, cr8, cr8, {3} @ │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - vmla.i8 d31, d5, d7 │ │ │ │ + vmla.i8 d31, d5, d11 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, sl, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d21, d16, d0[3] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - mrc2 1, 4, pc, cr4, cr8, {3} │ │ │ │ + mrc2 1, 4, pc, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf16a2001 │ │ │ │ - @ instruction: 0xf19af8f7 │ │ │ │ - svclt 0x0000fc71 │ │ │ │ + @ instruction: 0xf19af8fb │ │ │ │ + svclt 0x0000fc65 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7777c │ │ │ │ + bl 0xfec77794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0xba4324 │ │ │ │ - blmi 0xbcc810 │ │ │ │ + bmi 0xba433c │ │ │ │ + blmi 0xbcc828 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ @ instruction: 0xf18958e6 │ │ │ │ - @ instruction: 0xf64fea10 │ │ │ │ + @ instruction: 0xf64fea14 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf8d62396 │ │ │ │ ldmdavs fp, {r4, r7, r9, lr} │ │ │ │ addcs fp, r0, #4112384 @ 0x3ec000 │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ andls r0, r3, #212 @ 0xd4 │ │ │ │ @ instruction: 0xf6ef9501 │ │ │ │ - andcs lr, r1, #220, 26 @ 0x3700 │ │ │ │ + andcs lr, r1, #208, 26 @ 0x3400 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcspl pc, r0, r4, asr #17 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r2, lsr #2 │ │ │ │ @@ -278651,49 +278656,49 @@ │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5d1 │ │ │ │ strtmi r5, [sl], -r8, lsl #2 │ │ │ │ vand d19, d13, d0 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ @ instruction: 0xe7c6fc77 │ │ │ │ - ldc2 1, cr15, [r2], {154} @ 0x9a │ │ │ │ + stc2 1, cr15, [r6], {154} @ 0x9a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, lr, asr #16 │ │ │ │ + rsbseq pc, pc, r6, lsr r8 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ adclt r4, r2, sp, lsr #26 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ stmdavs sp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f9521 │ │ │ │ strmi r0, [pc], -r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ rsbscs r2, ip, #0, 2 │ │ │ │ stmiapl r6!, {r1, fp, sp, pc}^ │ │ │ │ - stmib ip!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r0!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi pc, r0, #14024704 @ 0xd60000 │ │ │ │ - bllt 0x9fa6e8 │ │ │ │ + bllt 0x9fa700 │ │ │ │ addcs fp, r0, #-1342177269 @ 0xb000000b │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ vst4. {d16-d19}, [r3 :64], r4 │ │ │ │ strls r3, [r1, #-832] @ 0xfffffcc0 │ │ │ │ stmdacc r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldcl 6, cr15, [r4, #-956]! @ 0xfffffc44 │ │ │ │ + stcl 6, cr15, [r8, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x6a9404 │ │ │ │ - blls 0x97a710 │ │ │ │ + blmi 0x6a941c │ │ │ │ + blls 0x97a728 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -278703,47 +278708,47 @@ │ │ │ │ sbcsle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5cc │ │ │ │ strtmi r5, [sl], -r8, lsl #2 │ │ │ │ vand d19, d13, d0 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ strb pc, [r1, pc, lsl #24] @ │ │ │ │ - blx 0xfebdcd66 │ │ │ │ + blx 0xfe8dcd7e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, ip, lsl #15 │ │ │ │ + rsbseq pc, pc, r4, ror r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7790c │ │ │ │ + bl 0xfec77924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd244b4 │ │ │ │ + blmi 0xd244cc │ │ │ │ adclt r2, r3, fp, lsl #16 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d15, d4 │ │ │ │ vrsra.s64 d19, d8, #64 │ │ │ │ mrc 3, 0, r2, cr13, cr6, {4} │ │ │ │ @ instruction: 0xf04f4f70 │ │ │ │ stmdage r2, {r8} │ │ │ │ @ instruction: 0xf8c3bf08 │ │ │ │ rsbscs r2, ip, #12, 2 │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ stmiapl r5!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldmdb ip!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb r0, {r0, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi pc, r0, #13959168 @ 0xd50000 │ │ │ │ - bllt 0x1fa7c8 │ │ │ │ + bllt 0x1fa7e0 │ │ │ │ stmdbge r1, {r7, r9, sp} │ │ │ │ sbcseq pc, r4, r4, lsl #2 │ │ │ │ andls r2, r3, #46137344 @ 0x2c00000 │ │ │ │ @ instruction: 0xf6ef9501 │ │ │ │ - andcs lr, r1, #8, 26 @ 0x200 │ │ │ │ + andcs lr, r1, #252, 24 @ 0xfc00 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcspl pc, r0, r4, asr #17 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r3, r2, lsr #2 │ │ │ │ @@ -278757,22 +278762,22 @@ │ │ │ │ sbcsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf505d5d0 │ │ │ │ andcs r5, fp, #8, 2 │ │ │ │ vand d19, d13, d0 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ strb pc, [r5, r3, lsr #23] @ │ │ │ │ - blx 0x10dce3e │ │ │ │ + blx 0xddce56 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r2, lsr #13 │ │ │ │ + rsbseq pc, pc, sl, lsl #13 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec779e4 │ │ │ │ + bl 0xfec779fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ ldrdpl pc, [r8], r5 @ │ │ │ │ tstlt r5, sp, lsr #22 │ │ │ │ strls r9, [r0], -r4, lsl #28 │ │ │ │ @@ -278780,30 +278785,30 @@ │ │ │ │ andeq pc, fp, pc, asr #32 │ │ │ │ tstcs r2, ip, lsl #30 │ │ │ │ strbmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ - ldc2l 7, cr15, [ip, #308]! @ 0x134 │ │ │ │ + ldc2l 7, cr15, [r0, #308]! @ 0x134 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec77a2c │ │ │ │ + bl 0xfec77a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr8, {7} │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ - blvs 0x1c74ae0 │ │ │ │ + blvs 0x1c74af8 │ │ │ │ strmi fp, [r8, r5, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf44ffef3 │ │ │ │ ldrtmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf74d32d0 │ │ │ │ - svclt 0x0000fddf │ │ │ │ + svclt 0x0000fdd3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ strhtlt r4, [fp], sl │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -278811,76 +278816,76 @@ │ │ │ │ strmi r0, [sp], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf858a808 │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0x469a3290 │ │ │ │ - ldm r2, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldm r6, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ orrscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbcc pc, [r4, #-2259] @ 0xfffff72d @ │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ stmiavs fp!, {r0, r1, r2, r6, r8, pc} │ │ │ │ vstrle d2, [ip, #-0] │ │ │ │ - bcs 0x2e8544 │ │ │ │ + bcs 0x2e855c │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ rsceq pc, r3, r2, lsl r0 @ │ │ │ │ andeq r0, r8, r3, ror #1 │ │ │ │ rsceq r0, r3, r6, ror #1 │ │ │ │ andeq r0, r8, r8 │ │ │ │ cdpne 0, 6, cr0, cr2, cr15, {5} │ │ │ │ vpmin.s8 d2, d0, d31 │ │ │ │ andcs r8, r0, #144 @ 0x90 │ │ │ │ ldrmi r9, [r3], r4, lsl #4 │ │ │ │ stmibvs r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ - bcc 0x1850f8 │ │ │ │ - bcs 0x1105100 │ │ │ │ + bcc 0x185110 │ │ │ │ + bcs 0x1105118 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - bcs 0x13a94c │ │ │ │ + bcs 0x13a964 │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr3 │ │ │ │ @ instruction: 0xf819dc1c │ │ │ │ tstcs r0, r4 │ │ │ │ stmdage fp, {r2, r4, r5, r6, r9, sp} │ │ │ │ strls r9, [r8], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf1899109 │ │ │ │ - blls 0x29aa68 │ │ │ │ + blls 0x29aa90 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [r9, #124] @ 0x7c │ │ │ │ stmiavs sl!, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002c11 │ │ │ │ ldccs 1, cr8, [sp], {91} @ 0x5b │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ vst1.8 {d25-d28}, [pc], ip │ │ │ │ ands r3, r5, r0, lsl #4 │ │ │ │ - blvc 0xfe19bfcc │ │ │ │ + blvc 0xfe19bfe4 │ │ │ │ tstcs r0, r4, ror r2 │ │ │ │ movwls sl, #22539 @ 0x580b │ │ │ │ - blvc 0x35bf90 │ │ │ │ - ldmda r2!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + blvc 0x35bfa8 │ │ │ │ + ldmda r6!, {r0, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0339b05 │ │ │ │ andle r0, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0401d9a │ │ │ │ stmiavs sl!, {r0, r2, r3, r5, r8, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ andcs r9, r0, #12, 4 @ 0xc0000000 │ │ │ │ strcs fp, [r4], #667 @ 0x29b │ │ │ │ movwls r4, #41747 @ 0xa313 │ │ │ │ addcs r9, r0, #3072 @ 0xc00 │ │ │ │ - blx 0x24adaa │ │ │ │ + blx 0x24adc2 │ │ │ │ @ instruction: 0xf504a403 │ │ │ │ @ instruction: 0xf6ef70ac │ │ │ │ - blls 0x1db96c │ │ │ │ + blls 0x1db954 │ │ │ │ cmppcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0xf1bb2358 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldclvs 1, cr8, [r1, #248]! @ 0xf8 │ │ │ │ cmnpne r8, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ @@ -278892,22 +278897,22 @@ │ │ │ │ svclt 0x0098428a │ │ │ │ stmdacs r0, {sp} │ │ │ │ sbcshi pc, sp, r0, asr #32 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ @ instruction: 0xf16966f3 │ │ │ │ - tstpcs r7, r3, lsl #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r7, r7, lsl #18 @ p-variant is OBSOLETE │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ - @ instruction: 0xf8fef169 │ │ │ │ + @ instruction: 0xf902f169 │ │ │ │ ldrbtmi r4, [fp], #-2909 @ 0xfffff4a3 │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf6f10003 │ │ │ │ - blmi 0x175f3e8 │ │ │ │ - blls 0xb7aa68 │ │ │ │ + blmi 0x175f3d0 │ │ │ │ + blls 0xb7aa80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, fp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -278921,150 +278926,150 @@ │ │ │ │ vrsra.u64 d18, d6, #63 │ │ │ │ strbmi r2, [r1], -r0, asr #17 │ │ │ │ ldclvs 8, cr6, [r3, #104]! @ 0x68 │ │ │ │ movwls r4, #25236 @ 0x6294 │ │ │ │ svclt 0x008c4692 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf7569302 │ │ │ │ - blls 0x1dfcec │ │ │ │ - b 0x5f2460 │ │ │ │ + blls 0x1dfcd4 │ │ │ │ + b 0x5f2478 │ │ │ │ @ instruction: 0xf0000f08 │ │ │ │ stmiavs fp!, {r0, r1, r7, pc} │ │ │ │ suble r2, r1, r2, lsl #22 │ │ │ │ svclt 0x00082802 │ │ │ │ subsle r3, r8, r8, ror #12 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbtcc r9, [r8], -r6, lsl #16 │ │ │ │ - bne 0xff13aaec │ │ │ │ - blx 0xffade722 │ │ │ │ + bne 0xff13ab04 │ │ │ │ + blx 0xff7de73a │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldmibvs r1!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclvs 8, cr10, [r3, #28]! │ │ │ │ vsubw.u8 , , d7 │ │ │ │ @ instruction: 0xf75621c0 │ │ │ │ - @ instruction: 0xf646fc81 │ │ │ │ + @ instruction: 0xf646fc75 │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ pkhbtmi r2, r1, r6, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf7271ac0 │ │ │ │ - strmi pc, [r3], pc, asr #23 │ │ │ │ + strmi pc, [r3], r3, asr #23 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x17ad68 │ │ │ │ - bls 0x310730 │ │ │ │ + blcs 0x17ad80 │ │ │ │ + bls 0x310748 │ │ │ │ @ instruction: 0xf47f9204 │ │ │ │ vmax.f32 d26, d14, d13 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmiavs ip!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa3ab48 │ │ │ │ - @ instruction: 0xffeef168 │ │ │ │ + bne 0xffa3ab60 │ │ │ │ + @ instruction: 0xfff2f168 │ │ │ │ strbmi r9, [sl], -r7, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 7, 4, pc, cr12, cr15, {7} │ │ │ │ - bls 0x2ae490 │ │ │ │ + bls 0x2ae4a8 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7564638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x007df47f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ @ instruction: 0xf646d00a │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ stmdals r6, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff13ab80 │ │ │ │ - blx 0xfe85e7b6 │ │ │ │ + bne 0xff13ab98 │ │ │ │ + blx 0xfe55e7ce │ │ │ │ adcsle r2, r5, r0, lsl #16 │ │ │ │ - blcs 0x1badcc │ │ │ │ + blcs 0x1bade4 │ │ │ │ @ instruction: 0xf04fd05b │ │ │ │ ldrtmi r0, [r1], -r1, lsl #16 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - @ instruction: 0xffc6f168 │ │ │ │ + @ instruction: 0xffcaf168 │ │ │ │ strbmi r9, [r3], -r6, lsl #26 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ mcr2 7, 2, pc, cr14, cr15, {7} @ │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ - @ instruction: 0xf9d0f6f1 │ │ │ │ + @ instruction: 0xf9c4f6f1 │ │ │ │ svclt 0x0000e753 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r0, ror #10 │ │ │ │ - ldrshteq pc, [pc], #-54 @ │ │ │ │ + rsbseq pc, pc, r8, asr #10 │ │ │ │ + ldrsbteq pc, [pc], #-62 @ │ │ │ │ andle r2, sl, r2, lsl #16 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf7271ac0 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtcc sp, [r8], -r2, lsl #1 │ │ │ │ stmiale ip, {r2, r4, r6, r8, sl, lr}^ │ │ │ │ ldrbvs lr, [r3, #1992]! @ 0x7c8 │ │ │ │ @ instruction: 0xf64fe720 │ │ │ │ vmlal.s q9, d16, d0[1] │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faeb5 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0410 │ │ │ │ @ instruction: 0xf507aead │ │ │ │ - blls 0x1b4fd4 │ │ │ │ + blls 0x1b4fec │ │ │ │ tstcc r0, r2, lsr #12 │ │ │ │ - eorsvc pc, r8, sp, asr #4 │ │ │ │ + subsvc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f049 │ │ │ │ ldr r6, [pc], fp, lsr #17 │ │ │ │ andls r6, fp, #15335424 @ 0xea0000 │ │ │ │ andls r6, ip, #688128 @ 0xa8000 │ │ │ │ andls r6, sp, #1736704 @ 0x1a8000 │ │ │ │ adccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi lr, [r0], -lr, asr #13 │ │ │ │ - ldc2 7, cr15, [r2], #344 @ 0x158 │ │ │ │ + stc2 7, cr15, [r6], #344 @ 0x158 │ │ │ │ svclt 0x00480703 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs sp, #5277 @ 0x149d │ │ │ │ ldr r6, [r8, fp, lsr #1] │ │ │ │ - blcs 0x185420 │ │ │ │ + blcs 0x185438 │ │ │ │ andls r6, ip, #688128 @ 0xa8000 │ │ │ │ andle r6, sl, sl, ror #18 │ │ │ │ cmnpeq pc, r2, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ stmdbcs r0, {r2, ip, lr, pc}^ │ │ │ │ smlalbtcs fp, r1, ip, pc @ │ │ │ │ andne pc, r1, r9, lsl r8 @ │ │ │ │ rsbseq pc, pc, #34 @ 0x22 │ │ │ │ andls r4, sp, #671088640 @ 0x28000000 │ │ │ │ andls r6, lr, #2785280 @ 0x2a8000 │ │ │ │ andls r6, pc, #3833856 @ 0x3a8000 │ │ │ │ addcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf19ae6aa │ │ │ │ - vst2.8 {d31,d33}, [pc :64], r5 │ │ │ │ + vst2.8 {d31,d33}, [pc], r9 │ │ │ │ stmdbls r4, {r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf8c74638 │ │ │ │ @ instruction: 0xf74d32d0 │ │ │ │ - svclt 0x0000fbf3 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77e40 │ │ │ │ + bl 0xfec77e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf5a0460d │ │ │ │ addlt r5, r2, r8, lsl #2 │ │ │ │ @ instruction: 0xf8d16812 │ │ │ │ ldmiblt r2, {r7, r9, lr}^ │ │ │ │ addcs r8, r0, #409600 @ 0x64000 │ │ │ │ sbcseq pc, r4, r4, lsl #2 │ │ │ │ tstmi r6, r1, asr #20 │ │ │ │ @ instruction: 0x46196099 │ │ │ │ - b 0xfe25e830 │ │ │ │ + b 0x1f5e848 │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ andlt r2, r2, r8, asr r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -279074,31 +279079,31 @@ │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0x4601d5d6 │ │ │ │ vmax.s8 d20, d13, d26 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ movwls r0, #4143 @ 0x102f │ │ │ │ @ instruction: 0xf928f049 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77ed0 │ │ │ │ + bl 0xfec77ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ strmi r4, [r5], -lr, lsr #20 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xb28cf8 │ │ │ │ - blls 0x1fad64 │ │ │ │ + blmi 0xb28d10 │ │ │ │ + blls 0x1fad7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -279110,36 +279115,36 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ strmi pc, [r7], -r3, asr #27 │ │ │ │ - blmi 0x64d94c │ │ │ │ + blmi 0x64d964 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17fbb3c │ │ │ │ + bne 0x17fbb54 │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2f2730 │ │ │ │ + blgt 0x2f2748 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf19ae7b1 │ │ │ │ - svclt 0x0000f85d │ │ │ │ + svclt 0x0000f851 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007ff094 │ │ │ │ + rsbseq pc, pc, ip, ror r0 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strvc pc, [r8, -pc, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ adclt r4, r5, r0, lsl #23 │ │ │ │ @@ -279151,37 +279156,37 @@ │ │ │ │ @ instruction: 0xf10880b6 │ │ │ │ @ instruction: 0xf1b939ff │ │ │ │ vrecps.f32 d0, d0, d31 │ │ │ │ teqlt r5, r4, ror #1 │ │ │ │ svceq 0x0013f1b8 │ │ │ │ @ instruction: 0xf1b8bf18 │ │ │ │ @ instruction: 0xf0000f09 │ │ │ │ - blmi 0x1e41160 │ │ │ │ + blmi 0x1e41178 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - ldcl 1, cr15, [lr, #544] @ 0x220 │ │ │ │ + stcl 1, cr15, [r2, #544]! @ 0x220 │ │ │ │ @ instruction: 0xf1684668 │ │ │ │ - @ instruction: 0x4669feb1 │ │ │ │ + @ instruction: 0x4669feb5 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - cdp2 1, 5, cr15, cr2, cr8, {3} │ │ │ │ + cdp2 1, 5, cr15, cr6, cr8, {3} │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ tstcs r1, r8, lsl r3 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccs 0x0000e853 │ │ │ │ andne lr, r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strhlt r8, [lr, r9] │ │ │ │ vqsub.s8 d18, d15, d4 │ │ │ │ vrsra.s64 d19, d8, #64 │ │ │ │ - blx 0x1a9ca2 │ │ │ │ + blx 0x1a9cba │ │ │ │ @ instruction: 0xf1033309 │ │ │ │ mrrcvs 0, 5, r0, r9, cr0 │ │ │ │ ldcvs 0, cr6, [r9], {49} @ 0x31 │ │ │ │ ldclvs 0, cr6, [fp], {113} @ 0x71 │ │ │ │ stmdagt r3, {r0, r1, r4, r5, r7, sp, lr} │ │ │ │ smlabteq r3, r6, r9, lr │ │ │ │ tstcs r4, #1073741881 @ 0x40000039 │ │ │ │ @@ -279190,93 +279195,93 @@ │ │ │ │ ldmdavs pc!, {r1, r3, r5, fp, sp, lr} @ │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ andvs pc, r8, r4, lsl r8 @ │ │ │ │ stmdavs r8!, {r1, r3, r4, r6, sl, sp, lr}^ │ │ │ │ stmiavs r8!, {r3, r4, r7, sl, sp, lr} │ │ │ │ ldmib r5, {r3, r4, r6, r7, sl, sp, lr}^ │ │ │ │ stmib r3, {r0, r1, r8}^ │ │ │ │ - bllt 0x10e12dc │ │ │ │ - @ instruction: 0xff1ef168 │ │ │ │ - blle 0x631954 │ │ │ │ + bllt 0x10e12f4 │ │ │ │ + @ instruction: 0xff22f168 │ │ │ │ + blle 0x63196c │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ teqle r6, fp @ │ │ │ │ - blmi 0x12e8ea0 │ │ │ │ - blls 0x9faf0c │ │ │ │ + blmi 0x12e8eb8 │ │ │ │ + blls 0x9faf24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r5, r4, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64f83f0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ vmax.s8 q10, , │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf049002f │ │ │ │ bfi pc, sp, #16, #16 @ │ │ │ │ bicscs pc, r2, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x142f54 │ │ │ │ + blcs 0x142f6c │ │ │ │ @ instruction: 0xf64fd0d0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ - adcvc pc, r0, sp, asr #4 │ │ │ │ + adcsvc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf806f049 │ │ │ │ addcs lr, ip, #192, 14 @ 0x3000000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldcl 1, cr15, [r8, #-544] @ 0xfffffde0 │ │ │ │ + ldcl 1, cr15, [ip, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf168a801 │ │ │ │ - tstpcs r4, #688 @ p-variant is OBSOLETE @ 0x2b0 │ │ │ │ + tstpcs r4, #752 @ p-variant is OBSOLETE @ 0x2f0 │ │ │ │ eorls r2, r1, #4, 4 @ 0x40000000 │ │ │ │ strmi pc, [r9], #-2819 @ 0xfffff4fd │ │ │ │ - blcs 0x17c0b4 │ │ │ │ - bllt 0x2014fd0 │ │ │ │ + blcs 0x17c0cc │ │ │ │ + bllt 0x2014fe8 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf1b8dc1e │ │ │ │ ldcle 15, cr0, [lr], {2} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xf64fe020 │ │ │ │ vrsra.s64 q9, q2, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faf42 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ subcs sl, r0, #58, 30 @ 0xe8 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe730ffd3 │ │ │ │ svceq 0x000bf1b8 │ │ │ │ @ instruction: 0xf640d1e0 │ │ │ │ - vorr.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ movwls r0, #786 @ 0x312 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1684630 │ │ │ │ - str pc, [r8, r1, asr #25] │ │ │ │ + str pc, [r8, r5, asr #25] │ │ │ │ @ instruction: 0xf6406ca2 │ │ │ │ - vorr.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 q8, #1280 @ 0x00000500 │ │ │ │ movwls r0, #786 @ 0x312 │ │ │ │ svclt 0x004200d3 │ │ │ │ vsubw.s8 q9, , d4 │ │ │ │ @ instruction: 0x93210300 │ │ │ │ @ instruction: 0xf06fe7ec │ │ │ │ @ instruction: 0xe7780015 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf199e773 │ │ │ │ - svclt 0x0000ff4b │ │ │ │ + svclt 0x0000ff3f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, pc, ip, ror #31 │ │ │ │ + ldrsbteq lr, [pc], #-244 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -279286,432 +279291,432 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x75d434 │ │ │ │ + beq 0x75d44c │ │ │ │ @ instruction: 0xf1883714 │ │ │ │ - @ instruction: 0xf8daecda │ │ │ │ - bcs 0x129018 │ │ │ │ + @ instruction: 0xf8daecde │ │ │ │ + bcs 0x129030 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ - stc2 1, cr15, [r8, #416]! @ 0x1a0 │ │ │ │ + stc2 1, cr15, [ip, #416]! @ 0x1a0 │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf1682002 │ │ │ │ - @ instruction: 0xf8d6fd49 │ │ │ │ - bllt 0xc31370 │ │ │ │ + @ instruction: 0xf8d6fd4d │ │ │ │ + bllt 0xc31388 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062354 │ │ │ │ andscc r5, r4, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ ldrsbcs pc, [r4, #-133] @ 0xffffff7b @ │ │ │ │ rscsle r2, r0, r0, lsl #20 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ - stc2l 1, cr15, [ip, #416]! @ 0x1a0 │ │ │ │ + ldc2l 1, cr15, [r0, #416]! @ 0x1a0 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strcs r1, [r4, #3682] @ 0xe62 │ │ │ │ stmdals r0, {r0, r5, r9, sl, lr} │ │ │ │ andvs pc, r2, #5120 @ 0x1400 │ │ │ │ adcvc pc, sl, #8388608 @ 0x800000 │ │ │ │ ldc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf1681e65 │ │ │ │ - stmdbls r1, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1a98e6 │ │ │ │ + blx 0x1a98fe │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0x5f0a2 │ │ │ │ + blx 0x5f0ba │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r5, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf6ef9354 │ │ │ │ - tstcs fp, r0, ror #16 │ │ │ │ + tstcs fp, r4, asr r8 │ │ │ │ @ instruction: 0xf168a803 │ │ │ │ - @ instruction: 0x2107fd91 │ │ │ │ + @ instruction: 0x2107fd95 │ │ │ │ @ instruction: 0xf168a803 │ │ │ │ - andcs pc, r0, #9024 @ 0x2340 │ │ │ │ + andcs pc, r0, #9280 @ 0x2440 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - ldc2l 1, cr15, [r2], #416 @ 0x1a0 │ │ │ │ + ldc2l 1, cr15, [r6], #416 @ 0x1a0 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ orrsle r2, ip, r0, lsl #20 │ │ │ │ @ instruction: 0xf8cb4b0f │ │ │ │ ldmdavs sl, {r2, r4, r6, r8, r9, sp} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r5, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1684638 │ │ │ │ - andscs pc, r4, #6976 @ 0x1b40 │ │ │ │ + andscs pc, r4, #7232 @ 0x1c40 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf199e7c0 │ │ │ │ - svclt 0x0000fe99 │ │ │ │ + svclt 0x0000fe8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7832c │ │ │ │ + bl 0xfec78344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x8250b4 │ │ │ │ - bcs 0x34d34c │ │ │ │ + blmi 0x8250cc │ │ │ │ + bcs 0x34d364 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blmi 0x7955e4 │ │ │ │ + blmi 0x7955fc │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02301 │ │ │ │ @ instruction: 0x46184290 │ │ │ │ - blx 0xfef5d1c6 │ │ │ │ + blx 0xfef5d1de │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdavs r3, {r0, r1, r3, sl, ip, lr}^ │ │ │ │ stmdavs r2, {r2, r4, sl, ip, sp} │ │ │ │ strtmi sl, [r0], -r1, lsl #18 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x195f16e │ │ │ │ + blx 0x195f186 │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - mrc2 1, 2, pc, cr6, cr9, {4} │ │ │ │ + mcr2 1, 2, pc, cr10, cr9, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007fec9a │ │ │ │ + rsbseq lr, pc, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec783b4 │ │ │ │ + bl 0xfec783cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ addlt r6, r2, r1, asr #16 │ │ │ │ ldmdblt r9, {r0, r1, r9, sl, lr} │ │ │ │ ldmvs r9, {r0, r2, r5, sp, lr, pc}^ │ │ │ │ tstlt r1, #8, 6 @ 0x20000000 │ │ │ │ adcmi r6, r0, #24, 16 @ 0x180000 │ │ │ │ vand , , │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ stmib sp, {r0, r1, r4, r5}^ │ │ │ │ @ instruction: 0xf0483200 │ │ │ │ - blls 0x160c48 │ │ │ │ + blls 0x160c60 │ │ │ │ ldmdavs fp, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64db19b │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - bcs 0x1216c0 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ + bcs 0x1216d8 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ strtmi fp, [r1], -r1, lsl #29 │ │ │ │ - rscsvc pc, ip, sp, asr #4 │ │ │ │ + andseq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489200 │ │ │ │ - bls 0x160c08 │ │ │ │ + bls 0x160c20 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x132a74 │ │ │ │ + bcs 0x132a8c │ │ │ │ vqadd.s8 , q0, q0 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vabdl.s8 q11, d0, d28 │ │ │ │ + vqdmlsl.s q11, d0, d0[1] │ │ │ │ @ instruction: 0xf100072f │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ @ instruction: 0xb1b2340c │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ vand , , │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0480033 │ │ │ │ stmiavs r2!, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #12 │ │ │ │ - b 0xa6e2b8 │ │ │ │ - bcs 0x122698 │ │ │ │ + b 0xa6e2d0 │ │ │ │ + bcs 0x1226b0 │ │ │ │ addsmi sp, r6, #232, 2 @ 0x3a │ │ │ │ @ instruction: 0xb1a5dd28 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msrcc CPSR_fs, #64, 4 │ │ │ │ + movtcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - andeq pc, r0, sp, asr #12 │ │ │ │ + andseq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04847f0 │ │ │ │ @ instruction: 0xf64dbe2b │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ strmi r0, [r9, #305]! @ 0x131 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 1, cr15, cr8, cr8, {2} │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vaddl.s8 q8, d0, d16 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04847f0 │ │ │ │ svclt 0x0000be03 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78518 │ │ │ │ + bl 0xfec78530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0486849 │ │ │ │ @ instruction: 0x4621fdf3 │ │ │ │ @ instruction: 0xf6442201 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[4] │ │ │ │ @ instruction: 0xf7ff0035 │ │ │ │ vrecps.f32 , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000bde3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78558 │ │ │ │ + bl 0xfec78570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0486849 │ │ │ │ stmdami r6, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff58f7ff │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [r6, #288] @ 0x120 │ │ │ │ - eorseq r4, r5, r0, lsl #27 │ │ │ │ + mlaseq r5, r8, sp, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78594 │ │ │ │ + bl 0xfec785ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x36ffa8 │ │ │ │ + blcs 0x36ffc0 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x271494 │ │ │ │ + bleq 0x2714ac │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - subeq pc, r4, sp, asr #12 │ │ │ │ + subseq pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #288]! @ 0x120 │ │ │ │ - strle r0, [pc], #-802 @ 0x1213c4 │ │ │ │ + strle r0, [pc], #-802 @ 0x1213dc │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq pc, r0, sp, asr #12 │ │ │ │ + addeq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [r8, #288] @ 0x120 │ │ │ │ - rsbeq pc, r0, sp, asr #12 │ │ │ │ + rsbseq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #288] @ 0x120 │ │ │ │ @ instruction: 0xf64de7e8 │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d0, d0[7] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ ldrb pc, [pc, fp, lsl #27] @ │ │ │ │ - eoreq pc, r0, sp, asr #12 │ │ │ │ + eorseq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #288] @ 0x120 │ │ │ │ @ instruction: 0xf64de7d8 │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7d1fd7d │ │ │ │ - eoreq pc, ip, sp, asr #12 │ │ │ │ + subeq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf64de7ca │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r3, pc, ror #26] @ │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3a9cb8 │ │ │ │ - beq 0x3a3c74 │ │ │ │ + beq 0x3a9cd0 │ │ │ │ + beq 0x3a3c8c │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ @ instruction: 0xf64b5852 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ @ instruction: 0xf64dbd59 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd53 │ │ │ │ - vaddl.s8 q8, d16, d12 │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd4d │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd47 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd41 │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd3b │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd35 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd2f │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd29 │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ + vshr.s64 q8, q10, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd23 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd1d │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd17 │ │ │ │ - vshr.s64 q8, q10, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbd11 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svclt 0x0000bd0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78708 │ │ │ │ + bl 0xfec78720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf64d4504 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldc2l 0, cr15, [sl], #288 @ 0x120 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [r9], -r9, lsl #31 │ │ │ │ - andsne pc, r8, sp, asr #12 │ │ │ │ + eorsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [lr], #288 @ 0x120 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0x460d0031 │ │ │ │ ldc2l 0, cr15, [lr], {72} @ 0x48 │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ rsbne lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r0], fp, lsr #19 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf64ddb22 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ vabd.s8 d16, d0, d31 │ │ │ │ - vsubhn.i16 d19, q0, q14 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0631 │ │ │ │ - vabal.s8 , d0, d20 │ │ │ │ + vbic.i32 d17, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf04f052f │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r8, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ stc2 0, cr15, [ip], #288 @ 0x120 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - rsbsvc pc, r0, ip, asr #12 │ │ │ │ + addvc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r0], #288 @ 0x120 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec787f0 │ │ │ │ + bl 0xfec78808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - rsbne pc, r4, r0, asr #4 │ │ │ │ + rsbsne pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf64d460e │ │ │ │ - vabal.s8 , d0, d28 │ │ │ │ + vmls.f d17, d0, d0[1] │ │ │ │ @ instruction: 0xf048052f │ │ │ │ and pc, r9, r3, lsl #25 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ - blx 0x55d680 │ │ │ │ + blx 0x55d698 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf048b109 │ │ │ │ strcc pc, [r4], #-3193 @ 0xfffff387 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf94ef01a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64dbd70 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ mcrcs 1, 0, r0, cr0, cr1, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - eorsne pc, r4, sp, asr #12 │ │ │ │ + subne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrrclt 0, 4, pc, r4, cr8 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78874 │ │ │ │ + bl 0xfec7888c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ ldmdavs r7!, {r0, r2, r4, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r5, r7, lsr #32 │ │ │ │ - ldmib sl, {r3, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib lr, {r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf03568f3 │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ andsle r1, r7, sl, lsr #27 │ │ │ │ eorsle r2, r8, r1, lsl pc │ │ │ │ eorle r2, r4, sp, lsl pc │ │ │ │ vst1.8 {d6[7]}, [r5], r3 │ │ │ │ ldmdbvs r2!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -279757,298 +279762,298 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf64b000f │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ @ instruction: 0xf64dbbd3 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbcd │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbc7 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64dbbc1 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svclt 0x0000bbbb │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - rscscs pc, r8, sp, asr #12 │ │ │ │ + andscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfec5d8dc │ │ │ │ + bllt 0xfec5d8f4 │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - andscc pc, r0, sp, asr #12 │ │ │ │ + eorcc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfea5d8ec │ │ │ │ + bllt 0xfea5d904 │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - bllt 0xfe4dd918 │ │ │ │ - rsccs pc, ip, sp, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe35d924 │ │ │ │ + bllt 0xfe4dd930 │ │ │ │ andcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe1dd930 │ │ │ │ - rsccs pc, r0, sp, asr #12 │ │ │ │ + bllt 0xfe35d93c │ │ │ │ + andscc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x205d93c │ │ │ │ - rsbne pc, r4, sp, asr #12 │ │ │ │ + bllt 0xfe1dd948 │ │ │ │ + rscscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1edd948 │ │ │ │ - rsbsne pc, r4, sp, asr #12 │ │ │ │ + bllt 0x205d954 │ │ │ │ + rsbsne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1d5d954 │ │ │ │ - addne pc, r4, sp, asr #12 │ │ │ │ + bllt 0x1edd960 │ │ │ │ + addne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1bdd960 │ │ │ │ - addsne pc, r8, sp, asr #12 │ │ │ │ + bllt 0x1d5d96c │ │ │ │ + addsne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1a5d96c │ │ │ │ - adcne pc, ip, sp, asr #12 │ │ │ │ + bllt 0x1bdd978 │ │ │ │ + adcsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x18dd978 │ │ │ │ - sbcne pc, r0, sp, asr #12 │ │ │ │ + bllt 0x1a5d984 │ │ │ │ + sbcne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x175d984 │ │ │ │ - sbcsne pc, r0, sp, asr #12 │ │ │ │ + bllt 0x18dd990 │ │ │ │ + sbcsne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x15dd990 │ │ │ │ - rscne pc, r0, sp, asr #12 │ │ │ │ + bllt 0x175d99c │ │ │ │ + rscne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x145d99c │ │ │ │ - rscsne pc, r0, sp, asr #12 │ │ │ │ + bllt 0x15dd9a8 │ │ │ │ + rscsne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x12dd9a8 │ │ │ │ - andcs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x145d9b4 │ │ │ │ + andcs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x115d9b4 │ │ │ │ - andscs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x12dd9c0 │ │ │ │ + andscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfdd9c0 │ │ │ │ - eorcs pc, r4, sp, asr #12 │ │ │ │ + bllt 0x115d9cc │ │ │ │ + eorcs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xe5d9cc │ │ │ │ - eorscs pc, r8, sp, asr #12 │ │ │ │ + bllt 0xfdd9d8 │ │ │ │ + eorscs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xcdd9d8 │ │ │ │ - subcs pc, ip, sp, asr #12 │ │ │ │ + bllt 0xe5d9e4 │ │ │ │ + subscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xb5d9e4 │ │ │ │ - subscs pc, ip, sp, asr #12 │ │ │ │ + bllt 0xcdd9f0 │ │ │ │ + rsbcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x9dd9f0 │ │ │ │ - rsbcs pc, ip, sp, asr #12 │ │ │ │ + bllt 0xb5d9fc │ │ │ │ + rsbscs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x85d9fc │ │ │ │ + bllt 0x9dda08 │ │ │ │ addcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x6dda08 │ │ │ │ - addscs pc, r4, sp, asr #12 │ │ │ │ + bllt 0x85da14 │ │ │ │ + addscs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x55da14 │ │ │ │ + bllt 0x6dda20 │ │ │ │ adccs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x3dda20 │ │ │ │ - sbccs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x55da2c │ │ │ │ + sbccs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x25da2c │ │ │ │ - sbcscs pc, r0, sp, asr #12 │ │ │ │ + bllt 0x3dda38 │ │ │ │ + sbcscs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blt 0xdda38 │ │ │ │ + bllt 0x25da44 │ │ │ │ + rsccs pc, r8, sp, asr #12 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ + blt 0xdda50 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78b20 │ │ │ │ + bl 0xfec78b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc79 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d3, d9 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ pop {r0, r1, r4, r5} │ │ │ │ @ instruction: 0xf0484038 │ │ │ │ @ instruction: 0xf64dbad9 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x462afad3 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e456 │ │ │ │ - ldrhteq r4, [r5], -r0 │ │ │ │ - eorseq r4, r5, r0, ror #27 │ │ │ │ + eorseq r4, r5, r8, asr #27 │ │ │ │ + ldrshteq r4, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78b8c │ │ │ │ + bl 0xfec78ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ - blmi 0x9a2258 │ │ │ │ + vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ + blmi 0x9a2270 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ and r4, r2, sp, lsl #12 │ │ │ │ movwcc r6, #51546 @ 0xc95a │ │ │ │ ldmdavs r9, {r1, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ mvnsle r4, r1, lsr #7 │ │ │ │ vmin.s8 d20, d15, d1 │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ vqadd.s8 d16, d0, d19 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ movwls r0, #4657 @ 0x1231 │ │ │ │ - blx 0xfeaddae8 │ │ │ │ + blx 0xfeaddb00 │ │ │ │ @ instruction: 0xf64d9b01 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, r8} │ │ │ │ streq lr, [r3], #-2596 @ 0xfffff5dc │ │ │ │ rsbsmi pc, r0, #52, 8 @ 0x34000000 │ │ │ │ @ instruction: 0xf64dd11a │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ stccs 1, cr0, [r0, #-196] @ 0xffffff3c │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ vpmax.s8 d27, d16, d7 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf4340131 │ │ │ │ rscle r4, r4, r0, ror r2 │ │ │ │ - eorcc pc, r8, sp, asr #12 │ │ │ │ + subcc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1fddb40 │ │ │ │ + blx 0x1fddb58 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - ldrhteq r4, [r5], -r8 │ │ │ │ + ldrsbteq r4, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec78c30 │ │ │ │ + bl 0xfec78c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ - blmi 0x1a1f00 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ + blmi 0x1a1f18 │ │ │ │ mulls r0, r1, r2 │ │ │ │ mcrr2 1, 2, pc, r0, cr12 @ │ │ │ │ - eorseq r4, r5, r8, lsl pc │ │ │ │ + eorseq r4, r5, r0, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - addsmi pc, r0, r1, asr #4 │ │ │ │ + adcmi pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - strbcc pc, [r4, -r4, asr #12]! @ │ │ │ │ + ldrbcc pc, [ip, -r4, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x13ddba0 │ │ │ │ - ldrbvs pc, [r4, #579] @ 0x243 @ │ │ │ │ + blx 0x13ddbb8 │ │ │ │ + strbvs pc, [ip, #579]! @ 0x243 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - stmdane ip!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdane r4, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aa4649 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ strbmi r9, [sl], r0, lsl #22 │ │ │ │ - bleq 0x15dbdc │ │ │ │ + bleq 0x15dbf4 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1ba │ │ │ │ @ instruction: 0x46284651 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ - blx 0xc5dbdc │ │ │ │ + blx 0xc5dbf4 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ @ instruction: 0xf10a0b01 │ │ │ │ @ instruction: 0xf1bb0a01 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x1aa2d4 │ │ │ │ + blx 0x1aa2ec │ │ │ │ eormi pc, r2, #-1342177280 @ 0xb0000000 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ - blx 0x7ddc00 │ │ │ │ + blx 0x7ddc18 │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ - bls 0x195b3c │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + bls 0x195b54 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r8, sp, asr #12 │ │ │ │ + rsbcc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x15dc34 │ │ │ │ + blt 0x15dc4c │ │ │ │ stmdbeq r1!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq r4, r5, ip, lsr #30 │ │ │ │ + eorseq r4, r5, r4, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78d28 │ │ │ │ + bl 0xfec78d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf0489e04 │ │ │ │ strtmi pc, [r0], -r9, ror #19 │ │ │ │ ldc2l 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f048 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0xf64dfc19 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x2c11f9d7 │ │ │ │ stccs 0, cr13, [r2], {25} │ │ │ │ stccs 15, cr11, [sl, #-32] @ 0xffffffe0 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ ldmiblt r3, {r8, r9, sp} │ │ │ │ svclt 0x00082c02 │ │ │ │ svclt 0x000c2d0a │ │ │ │ strcs r2, [r0, #-1281] @ 0xfffffaff │ │ │ │ strtmi fp, [r0], -r5, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ vceq.f32 d31, d14, d9 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ adcslt fp, r6, #3063808 @ 0x2ec000 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ @ instruction: 0xf64b4631 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ vmul.i8 d31, d30, d17 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ @ instruction: 0xf64db9a9 │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.i8 d31, d30, d19 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ svclt 0x0000b99b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -280065,1008 +280070,1008 @@ │ │ │ │ strbmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fe51 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strtmi pc, [r0], -fp, ror #18 │ │ │ │ stc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf962f048 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xf64dfb9b │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svccs 0x0011f959 │ │ │ │ svccs 0x0002d014 │ │ │ │ @ instruction: 0xf1b8bf08 │ │ │ │ andle r0, pc, sl, lsl #30 │ │ │ │ stccs 6, cr4, [r2], {41} @ 0x29 │ │ │ │ cdpcs 15, 0, cr11, cr10, cr8, {0} │ │ │ │ strtmi sp, [r0], -fp │ │ │ │ ldc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf64bd013 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ vmul.i8 d31, d14, d25 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ @ instruction: 0x4606b931 │ │ │ │ ldr r4, [r1, r0, lsl #13]! │ │ │ │ strmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xf64de7a3 │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.i8 d31, d14, d21 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ svclt 0x0000b91d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78ee4 │ │ │ │ + bl 0xfec78efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-2317] @ 0xfffff6f3 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - adcsmi pc, r8, sp, asr #12 │ │ │ │ + sbcsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ vmla.i8 d31, d15, d3 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl!, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0104608 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0e6 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r6, fp, ror #17]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78f48 │ │ │ │ + bl 0xfec78f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0484614 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f048 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r8, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vtst.8 d31, d30, d29 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000b8b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78fb4 │ │ │ │ + bl 0xfec78fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ andcs pc, r0, #10682368 @ 0xa30000 │ │ │ │ vmax.s8 d20, d14, d17 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ - blls 0x1a057c │ │ │ │ + blls 0x1a0594 │ │ │ │ vmul.i8 d27, d16, d3 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vadd.i8 d31, d30, d15 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andlt r0, r2, pc, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmlt r6, {r3, r6, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7eaf87b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79028 │ │ │ │ + bl 0xfec79040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9b0f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf858f048 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ ldrmi fp, [r9], -pc, asr #16 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf844f048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7909c │ │ │ │ + bl 0xfec790b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf976f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf81ef048 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ @ instruction: 0x4619b815 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf80af048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79110 │ │ │ │ + bl 0xfec79128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0479301 │ │ │ │ ldmdami r3, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf93cf7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffe4f047 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ @ instruction: 0x4619bfdb │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd0f047 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79184 │ │ │ │ + bl 0xfec7919c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xffbcf047 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmiblt r5, {r0, r3, r9, ip, lr, pc}^ │ │ │ │ - rsbsvs pc, ip, pc, asr #4 │ │ │ │ + addsvs pc, r4, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474030 │ │ │ │ rsbmi fp, r1, #700 @ 0x2bc │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0xfedde002 │ │ │ │ + blx 0xfedde01a │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, ip, r0, lsl #16 │ │ │ │ - subscc pc, r8, sp, asr #12 │ │ │ │ + rsbscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa0f047 │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fc75 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strtmi pc, [r9], -pc, lsl #31 │ │ │ │ - addscc pc, r0, sp, asr #12 │ │ │ │ + adccc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff88f047 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff82f047 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7921c │ │ │ │ + bl 0xfec79234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ @ instruction: 0xff70f047 │ │ │ │ @ instruction: 0xf64db9e5 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldmiblt r4!, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff5af047 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0052f047 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ stccs 15, cr15, [r0], {71} @ 0x47 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3af047 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0032f047 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec792b8 │ │ │ │ + bl 0xfec792d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf047b082 │ │ │ │ pldw [r4, #-3875] @ 0xfffff0dd │ │ │ │ andsle r5, ip, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0470030 │ │ │ │ stccs 15, cr15, [r5], {25} │ │ │ │ ldm pc, {r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ svccc 0x0046f004 │ │ │ │ @ instruction: 0x232a3138 │ │ │ │ - subscc pc, r8, sp, asr #12 │ │ │ │ + rsbscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0cf047 │ │ │ │ - rsbsvs pc, ip, pc, asr #4 │ │ │ │ + addsvs pc, r4, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ rsbmi fp, r1, #3, 30 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0x2de15a │ │ │ │ + blx 0x2de172 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0470030 │ │ │ │ @ instruction: 0xe7e5fef3 │ │ │ │ - rsbsmi pc, r4, sp, asr #12 │ │ │ │ + addmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr12, cr7, {2} │ │ │ │ @ instruction: 0xf64de7de │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldrb pc, [r7, r5, ror #29] @ │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + submi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr14, cr7, {2} │ │ │ │ @ instruction: 0xf64de7d0 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c9fed7 │ │ │ │ - rsccc pc, r8, sp, asr #12 │ │ │ │ + andmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr0, cr7, {2} │ │ │ │ @ instruction: 0xf64de7c2 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldr pc, [fp, r9, asr #29]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7938c │ │ │ │ + bl 0xfec793a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 11, cr15, cr2, cr7, {2} │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr6, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba805 │ │ │ │ - vaddhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1870430 │ │ │ │ - movtcs lr, #3062 @ 0xbf6 │ │ │ │ + movtcs lr, #3066 @ 0xbfa │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2l 1, cr15, [r0, #608] @ 0x260 │ │ │ │ + ldc2 1, cr15, [r4, #608]! @ 0x260 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr8, cr7, {2} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 7, cr15, cr8, cr7, {2} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [r5, sp, ror #28] @ │ │ │ │ - mcr2 1, 0, pc, cr8, cr8, {4} @ │ │ │ │ + ldc2l 1, cr15, [ip, #608]! @ 0x260 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7944c │ │ │ │ + bl 0xfec79464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, fp, lsr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 5, cr15, cr2, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #2982 @ 0xba6 │ │ │ │ + movtcs lr, #2986 @ 0xbaa │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stccs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + ldccs 6, cr15, [ip], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclpl 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldclpl 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [sl, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2l 1, cr15, [lr, #-608] @ 0xfffffda0 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 3, cr15, cr2, cr7, {2} │ │ │ │ vmla.i8 , q8, q6 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ - blmi 0x521b64 │ │ │ │ - blls 0x67c334 │ │ │ │ + blmi 0x521b7c │ │ │ │ + blls 0x67c34c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474030 │ │ │ │ @ instruction: 0x4621be17 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr12, cr7, {2} │ │ │ │ @ instruction: 0xf198e7e3 │ │ │ │ - svclt 0x0000fda7 │ │ │ │ + svclt 0x0000fd9b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79510 │ │ │ │ + bl 0xfec79528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xbf3b90 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xbf3ba8 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479f1c │ │ │ │ subcs pc, r0, #15296 @ 0x3bc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtne pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x122344 │ │ │ │ - bl 0x10de964 │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x12235c │ │ │ │ + bl 0x11de97c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vmull.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vqdmulh.s d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf198c000 │ │ │ │ - ldrtmi pc, [r1], -r7, lsl #26 @ │ │ │ │ + @ instruction: 0x4631fcfb │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ ldmiblt sp, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ andcs pc, r1, #12736 @ 0x31c0 │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xff4cf7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d1 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2, #284]! @ 0x11c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #284]! @ 0x11c │ │ │ │ @ instruction: 0xf198e7e1 │ │ │ │ - svclt 0x0000fd45 │ │ │ │ + svclt 0x0000fd39 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r5, r8, lsr #31 │ │ │ │ + eorseq r4, r5, r0, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec795d8 │ │ │ │ + bl 0xfec795f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc73c5c │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xc73c74 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ stccs 13, cr15, [r0], {139} @ 0x8b │ │ │ │ @ instruction: 0xf64dd13c │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ subcs pc, r0, #8128 @ 0x1fc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r0], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0xff4dea44 │ │ │ │ + b 0xff5dea5c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - @ instruction: 0x4631fc99 │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #25 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ andcs pc, r1, #6208 @ 0x1840 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [ip, #-284] @ 0xfffffee4 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [r0, r1, asr #26] @ │ │ │ │ - ldc2l 1, cr15, [ip], {152} @ 0x98 │ │ │ │ + ldc2l 1, cr15, [r0], {152} @ 0x98 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r5, r4, ror #31 │ │ │ │ + ldrshteq r4, [r5], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec796a8 │ │ │ │ + bl 0xfec796c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc73d2c │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xc73d44 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ stccs 13, cr15, [r0], {35} @ 0x23 │ │ │ │ @ instruction: 0xf64dd13c │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ subcs pc, r0, #1472 @ 0x5c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ ldrteq pc, [r0], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0x1adeb14 │ │ │ │ + b 0x1bdeb2c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - @ instruction: 0x4631fc31 │ │ │ │ + ldrtmi pc, [r1], -r5, lsr #24 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ andcs pc, r1, #63744 @ 0xf900 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 2, pc, cr0, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d4 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r4], #284 @ 0x11c │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c0fcd9 │ │ │ │ - ldc2l 1, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ + stc2l 1, cr15, [r8], #-608 @ 0xfffffda0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r5, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79778 │ │ │ │ + bl 0xfec79790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [ip], #284 @ 0x11c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #2576 @ 0xa10 │ │ │ │ + movtcs lr, #2580 @ 0xa14 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stccs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + ldccs 6, cr15, [ip], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclpl 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldclpl 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff65ec36 │ │ │ │ + blx 0xff35ec4e │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [ip], {71} @ 0x47 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movtmi pc, #34372 @ 0x8644 @ │ │ │ │ + msrmi SPSR_, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [ip], {71} @ 0x47 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {71} @ 0x47 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [r2], #-284 @ 0xfffffee4 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ ldrb pc, [sp, fp, ror #24] @ │ │ │ │ - stc2 1, cr15, [r6], {152} @ 0x98 │ │ │ │ + blx 0xfffdecbe │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79850 │ │ │ │ + bl 0xfec79868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrrc2 0, 4, pc, r0, cr7 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ - movtcs lr, #2468 @ 0x9a4 │ │ │ │ + movtcs lr, #2472 @ 0x9a8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stccs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + ldccs 6, cr15, [ip], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclpl 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldclpl 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b5ed0e │ │ │ │ + blx 0x185ed26 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movtmi pc, #34372 @ 0x8644 @ │ │ │ │ + msrmi SPSR_, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {71} @ 0x47 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 0, cr15, [r6], {71} @ 0x47 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ @ instruction: 0xe7ddfbff │ │ │ │ - blx 0xfe7ded7e │ │ │ │ + blx 0xfe4ded96 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ strmi r4, [r0], pc, lsr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r7], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479d1c │ │ │ │ subcs pc, r0, #230400 @ 0x38400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdb r4!, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r8!, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrtne pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x12276c │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x122784 │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vaddhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - @ instruction: 0x4639fafb │ │ │ │ + ldrtmi pc, [r9], -pc, ror #21 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ @ instruction: 0xf508fbc3 │ │ │ │ subcs r3, r0, #152, 6 @ 0x60000002 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ movwcc pc, #2195 @ 0x893 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1874635 │ │ │ │ - movtcs lr, #2320 @ 0x910 │ │ │ │ + movtcs lr, #2324 @ 0x914 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - orrsmi pc, ip, sp, asr #12 │ │ │ │ + @ instruction: 0x41b4f64d │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xff7dee28 │ │ │ │ + blx 0xff4dee40 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe9de8ee │ │ │ │ + blx 0xfe9de906 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe5de90c │ │ │ │ - blx 0xcdee56 │ │ │ │ + bllt 0xfe5de924 │ │ │ │ + blx 0x9dee6e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79a00 │ │ │ │ + bl 0xfec79a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ stcls 2, cr9, [r6], {1} │ │ │ │ - blx 0x205e93a │ │ │ │ - bcs 0x909024 │ │ │ │ + blx 0x205e952 │ │ │ │ + bcs 0x90903c │ │ │ │ @ instruction: 0xf644d84f │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ - bl 0x1e3500 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ + bl 0x1e3518 │ │ │ │ vcgt.s8 d16, d19, d2 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04712e0 │ │ │ │ @ instruction: 0xf64dfb6b │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ stmiblt sp!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x16de986 │ │ │ │ + blx 0x16de99e │ │ │ │ vmul.i8 , q8, q14 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ vqdmulh.s , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x11de9ac │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + bllt 0x11de9c4 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ @ instruction: 0x2c00fb37 │ │ │ │ @ instruction: 0x4621d0df │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xbde9de │ │ │ │ + blx 0xbde9f6 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - rsbcc pc, r4, r4, asr #12 │ │ │ │ + rsbscc pc, ip, r4, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0x9de9ee │ │ │ │ + blx 0x9dea06 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf64d4b34 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0478070 │ │ │ │ subcs pc, r0, #7168 @ 0x1c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r0, #-1613]! @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x122654 │ │ │ │ - ldmda r6, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x12266c │ │ │ │ + ldmda sl, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9502 │ │ │ │ - vaddhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - ldrtmi pc, [r9], -r1, lsr #20 @ │ │ │ │ + @ instruction: 0x4639fa15 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0xfe2e14e8 │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + bllt 0xfe2e1500 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ subcs pc, r0, #921600 @ 0xe1000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmda r4!, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda r8!, {r0, r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ strls r0, [r0], #-305 @ 0xfffffecf │ │ │ │ @ instruction: 0xf6449102 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1984619 │ │ │ │ - @ instruction: 0x4641f9ff │ │ │ │ + @ instruction: 0x4641f9f3 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - blmi 0x4a14a4 │ │ │ │ - blls 0x67c9f4 │ │ │ │ + blmi 0x4a14bc │ │ │ │ + blls 0x67ca0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04741f0 │ │ │ │ @ instruction: 0x462abab7 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [ip, pc, lsr #21] @ │ │ │ │ - blx 0x13df01c │ │ │ │ + blx 0x10df034 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b38 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0xfe5deb0c │ │ │ │ + blx 0xfe5deb24 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf186062f │ │ │ │ - movtcs lr, #4066 @ 0xfe2 │ │ │ │ + movtcs lr, #4070 @ 0xfe6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf9acf198 │ │ │ │ + @ instruction: 0xf9a0f198 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1e5eb48 │ │ │ │ + blx 0x1e5eb60 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #4040 @ 0xfc8 │ │ │ │ + movtcs lr, #4044 @ 0xfcc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf99af198 │ │ │ │ + @ instruction: 0xf98ef198 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x19deb6c │ │ │ │ + blx 0x19deb84 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, sp} │ │ │ │ - movtmi pc, #34372 @ 0x8644 @ │ │ │ │ + msrmi SPSR_, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x15deb8c │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + blx 0x15deba4 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0x135eba0 │ │ │ │ + blx 0x135ebb8 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d0 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xf5ebc0 │ │ │ │ + blt 0xf5ebd8 │ │ │ │ @ instruction: 0xf6444639 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ @ instruction: 0xe7ddfa31 │ │ │ │ - @ instruction: 0xf9ccf198 │ │ │ │ + @ instruction: 0xf9c0f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79cc4 │ │ │ │ + bl 0xfec79cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf34344 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xf3435c │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r7], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479e1c │ │ │ │ subcs pc, r0, #86016 @ 0x15000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtne pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x122af8 │ │ │ │ - svc 0x0064f186 │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x122b10 │ │ │ │ + svc 0x0068f186 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vmull.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vqdmulh.s d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf198c000 │ │ │ │ - ldrtmi pc, [r9], -sp, lsr #18 @ │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #18 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0x4a1300 │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + bllt 0x4a1318 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ - bllt 0x8e12f0 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + bllt 0x8e1308 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f047 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d22 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r2, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf9caf047 │ │ │ │ sbcsle r2, fp, r0, lsl #28 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mrc2 0, 4, pc, cr14, cr8, {0} │ │ │ │ tstlt r0, r1, lsl #12 │ │ │ │ vadd.i8 d22, d0, d1 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7d1f9b5 │ │ │ │ - @ instruction: 0xf950f198 │ │ │ │ + @ instruction: 0xf944f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79dbc │ │ │ │ + bl 0xfec79dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4308 @ 0x10d4 │ │ │ │ @ instruction: 0x4604b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460d │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -281076,622 +281081,622 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r9!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r6], -fp, ror #28 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4621461e │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf980f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf1860433 │ │ │ │ - @ instruction: 0xf64deed0 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64deed4 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r5, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf89ef198 │ │ │ │ + @ instruction: 0xf892f198 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf966f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3770 @ 0xeba │ │ │ │ + movtcs lr, #3774 @ 0xebe │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf888f198 │ │ │ │ + @ instruction: 0xf87cf198 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf950f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r0, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8dcf198 │ │ │ │ + @ instruction: 0xf8d0f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b37 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ cdpls 3, 1, cr0, cr14, cr0, {0} │ │ │ │ - ldrne pc, [r0, #-1613]! @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x122a10 │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x122a28 │ │ │ │ @ instruction: 0xf0479f20 │ │ │ │ subcs pc, r0, #507904 @ 0x7c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 7, cr15, cr2, cr6, {4} │ │ │ │ + cdp 1, 7, cr15, cr6, cr6, {4} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf64ba805 │ │ │ │ - vaddhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1989400 │ │ │ │ - @ instruction: 0x4649f83d │ │ │ │ + @ instruction: 0x4649f831 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stmdami r2!, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe3e0d0c │ │ │ │ + blx 0xfe3e0d24 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3668 @ 0xe54 │ │ │ │ + movtcs lr, #3672 @ 0xe58 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - ldrmi pc, [ip, #1613] @ 0x64d │ │ │ │ - streq pc, [pc, #-704]! @ 0x122a70 │ │ │ │ + ldrmi pc, [r4, #1613]! @ 0x64d │ │ │ │ + streq pc, [pc, #-704]! @ 0x122a88 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf822f198 │ │ │ │ + @ instruction: 0xf816f198 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8eaf047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3646 @ 0xe3e │ │ │ │ + movtcs lr, #3650 @ 0xe42 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf80cf198 │ │ │ │ + @ instruction: 0xf800f198 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d4f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r4, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf860f198 │ │ │ │ + @ instruction: 0xf854f198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, asr #32 │ │ │ │ + eorseq r5, r5, ip, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ @ instruction: 0x46983098 │ │ │ │ ldrmi r4, [r1], r2, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64d371f │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ - bcs 0x14afb4 │ │ │ │ + bcs 0x14afcc │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf89cf047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf186052f │ │ │ │ - movtcs lr, #3564 @ 0xdec │ │ │ │ + movtcs lr, #3568 @ 0xdf0 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - strcs pc, [r4], -fp, asr #12 │ │ │ │ + ldrcs pc, [ip], -fp, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xffb6f197 │ │ │ │ + @ instruction: 0xffaaf197 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf87ef047 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64dd142 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ strtmi r0, [r9], -pc, lsr #32 │ │ │ │ @ instruction: 0xf874f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3528 @ 0xdc8 │ │ │ │ + movtcs lr, #3532 @ 0xdcc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xff9af197 │ │ │ │ + @ instruction: 0xff8ef197 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf862f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3510 @ 0xdb6 │ │ │ │ + movtcs lr, #3514 @ 0xdba │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - orrsmi pc, ip, sp, asr #12 │ │ │ │ + @ instruction: 0x41b4f64d │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xff80f197 │ │ │ │ + @ instruction: 0xff74f197 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf848f047 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d1 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdalt r8!, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf830f047 │ │ │ │ @ instruction: 0xf197e7ba │ │ │ │ - svclt 0x0000ffcb │ │ │ │ + svclt 0x0000ffbf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b098 │ │ │ │ ldrmi r4, [r4], -r7, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ - bls 0x922fa0 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ + bls 0x922fb8 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r0, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf047671e │ │ │ │ strtmi pc, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6442200 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmla.i d20, d0, d0[4] │ │ │ │ @ instruction: 0xf7fe0035 │ │ │ │ subcs pc, r0, #2375680 @ 0x244000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldcl 1, cr15, [sl, #-536] @ 0xfffffde8 │ │ │ │ + ldcl 1, cr15, [lr, #-536] @ 0xfffffde8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - ldrne pc, [r0, #-1613]! @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x122c60 │ │ │ │ - strtmi pc, [ip], #1613 @ 0x64d │ │ │ │ - strteq pc, [pc], #-704 @ 0x122f28 │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x122c78 │ │ │ │ + strbmi pc, [r4], #1613 @ 0x64d @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x122f40 │ │ │ │ strls r9, [r1], #-1282 @ 0xfffffafe │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - strbmi pc, [r1], -r1, lsr #30 @ │ │ │ │ + @ instruction: 0x4641ff15 │ │ │ │ @ instruction: 0xf046a807 │ │ │ │ subcs pc, r0, #932 @ 0x3a4 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldc 1, cr15, [ip, #-536]! @ 0xfffffde8 │ │ │ │ + stcl 1, cr15, [r0, #-536] @ 0xfffffde8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ strls r9, [r0], #-1282 @ 0xfffffafe │ │ │ │ - stclmi 6, cr15, [r0], {77} @ 0x4d │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x122c60 │ │ │ │ + ldclmi 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x122c78 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xff0af197 │ │ │ │ + mrc2 1, 7, pc, cr14, cr7, {4} │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffd2f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - @ instruction: 0xf64ded26 │ │ │ │ - vrsra.s64 q10, q4, #64 │ │ │ │ + @ instruction: 0xf64ded2a │ │ │ │ + vrsra.s64 q10, q8, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2055] @ 0xfffff7f9 │ │ │ │ - mrc2 1, 7, pc, cr4, cr7, {4} │ │ │ │ + mcr2 1, 7, pc, cr8, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffbcf046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #3344 @ 0xd10 │ │ │ │ + movtcs lr, #3348 @ 0xd14 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - mvnmi pc, sp, asr #12 │ │ │ │ + mvnsmi pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mrc2 1, 6, pc, cr10, cr7, {4} │ │ │ │ + mcr2 1, 6, pc, cr14, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffa2f046 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r8, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0092f046 │ │ │ │ - @ instruction: 0xff2ef197 │ │ │ │ + @ instruction: 0xff22f197 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r6], -r8, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ stmdals r0!, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf64d9005 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmdavs fp, {r2, r7, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ svcls 0x00220300 │ │ │ │ @ instruction: 0xff6ef046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #3266 @ 0xcc2 │ │ │ │ + movtcs lr, #3270 @ 0xcc6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d1, d15 │ │ │ │ - vmls.f d21, d0, d0[4] │ │ │ │ + vbic.i32 , #524288 @ 0x00080000 │ │ │ │ strls r0, [r0, #-1331] @ 0xfffffacd │ │ │ │ - mcr2 1, 4, pc, cr12, cr7, {4} @ │ │ │ │ + mcr2 1, 4, pc, cr0, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrtpl pc, [r0], r8, asr #12 @ │ │ │ │ + strbpl pc, [r8], r8, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xff50f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #3236 @ 0xca4 │ │ │ │ + movtcs lr, #3240 @ 0xca8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r1], -r0, lsl #10 │ │ │ │ - mrc2 1, 3, pc, cr6, cr7, {4} │ │ │ │ + mcr2 1, 3, pc, cr10, cr7, {4} @ │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff3ef046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #3218 @ 0xc92 │ │ │ │ + movtcs lr, #3222 @ 0xc96 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r2], #-1536 @ 0xfffffa00 │ │ │ │ - mcr2 1, 3, pc, cr4, cr7, {4} @ │ │ │ │ + mrc2 1, 2, pc, cr8, cr7, {4} │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff2cf046 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64dd12b │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ @ instruction: 0xff22f046 │ │ │ │ vmax.f32 d18, d3, d2 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ svclt 0x009d0033 │ │ │ │ - movtmi pc, #34372 @ 0x8644 @ │ │ │ │ + msrmi SPSR_, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - mvnsmi pc, sp, asr #12 │ │ │ │ + tstppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012f │ │ │ │ @ instruction: 0xf0461450 │ │ │ │ - blmi 0x4a2d30 │ │ │ │ - blls 0x6fd168 │ │ │ │ + blmi 0x4a2d48 │ │ │ │ + blls 0x6fd180 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04643f0 │ │ │ │ @ instruction: 0x4622befd │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7d1fef5 │ │ │ │ - mrc2 1, 4, pc, cr0, cr7, {4} │ │ │ │ + mcr2 1, 4, pc, cr4, cr7, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a33c │ │ │ │ + bl 0xfec7a354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r2, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ andcs r4, r4, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfef5f1be │ │ │ │ + blx 0xfef5f1d6 │ │ │ │ tstlt r8, r7, lsl #12 │ │ │ │ ldrmi r6, [pc], -r3, lsl #16 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ - blx 0xfecdf1d2 │ │ │ │ + blx 0xfecdf1ea │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ andcs r6, r4, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r4], -r3, lsr #23 │ │ │ │ stmdavs r4!, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf046062f │ │ │ │ subcs pc, r0, #2960 @ 0xb90 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [ip], {134} @ 0x86 │ │ │ │ + ldc 1, cr15, [r0], {134} @ 0x86 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - vmull.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vqdmulh.s d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf197c000 │ │ │ │ - @ instruction: 0x4639fdd5 │ │ │ │ + ldrtmi pc, [r9], -r9, asr #27 @ │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ stccs 14, cr15, [r0, #-628] @ 0xfffffd8c │ │ │ │ @ instruction: 0xf64dd048 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ ldrtmi r0, [r2], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0464629 │ │ │ │ andcs pc, r1, #2352 @ 0x930 │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf818f7fe │ │ │ │ ldmdavs sl, {r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d31 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr14, cr6, {2} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x16df282 │ │ │ │ + blx 0x16df29a │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d1b1 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ cdp2 0, 6, cr15, cr12, cr6, {2} │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #3008 @ 0xbc0 │ │ │ │ + movtcs lr, #3012 @ 0xbc4 │ │ │ │ andcs r9, r1, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vmls.f d21, d0, d0[4] │ │ │ │ + vbic.i32 , #524288 @ 0x00080000 │ │ │ │ tstls r2, r3, lsr r5 │ │ │ │ ldrmi r9, [r9], -r0, lsl #10 │ │ │ │ - stc2 1, cr15, [sl, #604] @ 0x25c │ │ │ │ + ldc2l 1, cr15, [lr, #-604]! @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 5, cr15, cr2, cr6, {2} │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr8, cr6, {2} │ │ │ │ @ instruction: 0xf197e7b3 │ │ │ │ - svclt 0x0000fde3 │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsr #1 │ │ │ │ + ldrhteq r5, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r2], lr, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - vsubhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #201326592 @ 0x0c000000 │ │ │ │ vmin.s8 d16, d15, d16 │ │ │ │ - vmls.f d21, d0, d0[4] │ │ │ │ + vbic.i32 , #524288 @ 0x00080000 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x8724e9dd │ │ │ │ cdp2 0, 1, cr15, cr8, cr6, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2924 @ 0xb6c │ │ │ │ + movtcs lr, #2928 @ 0xb70 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [lr, #-604]! @ 0xfffffda4 │ │ │ │ + ldc2 1, cr15, [r2, #-604]! @ 0xfffffda4 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr6, cr6, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd15e │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ ldc2l 0, cr15, [ip, #280]! @ 0x118 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2896 @ 0xb50 │ │ │ │ + movtcs lr, #2900 @ 0xb54 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1025] @ 0xfffffbff │ │ │ │ - stc2 1, cr15, [r2, #-604]! @ 0xfffffda4 │ │ │ │ + ldc2 1, cr15, [r6, #-604] @ 0xfffffda4 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [sl, #280]! @ 0x118 │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ @ instruction: 0xf1b8ff6f │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #280] @ 0x118 │ │ │ │ vpadd.i8 d27, d0, d23 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ - blmi 0x7e2ab0 │ │ │ │ - blls 0x6fd3e8 │ │ │ │ + blmi 0x7e2ac8 │ │ │ │ + blls 0x6fd400 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0464ff0 │ │ │ │ @ instruction: 0xf64dbdbd │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ strbmi r0, [r1], -pc, lsr #32 │ │ │ │ ldc2 0, cr15, [r2, #280]! @ 0x118 │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ vmin.s8 d20, d0, d25 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [r6, r5, lsr #27] @ │ │ │ │ strtmi r4, [r2], -r9, asr #12 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #280] @ 0x118 │ │ │ │ @ instruction: 0xf197e79e │ │ │ │ - svclt 0x0000fd37 │ │ │ │ + svclt 0x0000fd2b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsr #1 │ │ │ │ + ldrhteq r5, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5c │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ - bls 0x95db88 │ │ │ │ + bls 0x95dba0 │ │ │ │ ldrdlt pc, [r8], sp │ │ │ │ movwcs fp, #4491 @ 0x118b │ │ │ │ @ instruction: 0x46182218 │ │ │ │ - blx 0x165f484 │ │ │ │ + blx 0x165f49c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r4, r7, pc}^ │ │ │ │ ldmib r0, {r1, r8, r9, sp, lr}^ │ │ │ │ ldrmi r4, [r9], r0, lsl #14 │ │ │ │ ldrmi r6, [sl], r3, lsl #18 │ │ │ │ ldrmi r6, [fp], r3, asr #18 │ │ │ │ strmi lr, [ip], -r1 │ │ │ │ @ instruction: 0xf64d4617 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r5}^ │ │ │ │ stc2l 0, cr15, [r2, #-280]! @ 0xfffffee8 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0464621 │ │ │ │ subcs pc, r0, #5440 @ 0x1540 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmdane r0!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdane r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - b 0xfea5fa94 │ │ │ │ + b 0xfeb5faac │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - stc2l 1, cr15, [lr], #-604 @ 0xfffffda4 │ │ │ │ + stc2l 1, cr15, [r2], #-604 @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0x46314833 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ ldmdami r2!, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ mrc2 7, 5, pc, cr6, cr13, {7} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #2688 @ 0xa80 │ │ │ │ + movtcs lr, #2692 @ 0xa84 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-2049 @ 0xfffff7ff │ │ │ │ - mrrc2 1, 9, pc, r2, cr7 @ │ │ │ │ + mcrr2 1, 9, pc, r6, cr7 @ │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [sl, #-280] @ 0xfffffee8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #2670 @ 0xa6e │ │ │ │ + movtcs lr, #2674 @ 0xa72 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - mvnsvc pc, sp, asr #4 │ │ │ │ + tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - ldc2 1, cr15, [r8], #-604 @ 0xfffffda4 │ │ │ │ + stc2 1, cr15, [ip], #-604 @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r0, #-280] @ 0xfffffee8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d21 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [r0], #280 @ 0x118 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6], #280 @ 0x118 │ │ │ │ - blmi 0x3dd388 │ │ │ │ - blls 0x67d5b8 │ │ │ │ + blmi 0x3dd3a0 │ │ │ │ + blls 0x67d5d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1978ff0 │ │ │ │ - svclt 0x0000fc6f │ │ │ │ + svclt 0x0000fc63 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r5, r4, ror #31 │ │ │ │ - eorseq r5, r5, ip, asr #2 │ │ │ │ + ldrshteq r4, [r5], -ip │ │ │ │ + eorseq r5, r5, r4, ror #2 │ │ │ │ stcls 4, cr11, [r3], {16} │ │ │ │ ldrdgt lr, [r1], -sp │ │ │ │ stcls 4, cr9, [r4], {2} │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -281729,87 +281734,87 @@ │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf950f018 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-280 @ 0xfffffee8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf64df87f │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strtmi pc, [r8], -r1, ror #24 │ │ │ │ mrc2 7, 4, pc, cr10, cr13, {7} │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r8, cr6 @ │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf894f7fe │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mcrr2 0, 4, pc, r8, cr6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ - movtcs lr, #2460 @ 0x99c │ │ │ │ + movtcs lr, #2464 @ 0x9a0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - ldrbtcs pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x1236a4 │ │ │ │ + ldrcs pc, [r0], #1611 @ 0x64b │ │ │ │ + strteq pc, [pc], #-704 @ 0x1236bc │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vshl.s8 d25, d1, d15 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ strls r0, [r0], #-1075 @ 0xfffffbcd │ │ │ │ - blx 0x19dfd16 │ │ │ │ + blx 0x16dfd2e │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [sl], #-280 @ 0xfffffee8 │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d9 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 0, cr15, [sl], {70} @ 0x46 │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ @ instruction: 0xf64b4631 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0460030 │ │ │ │ bfi pc, r1, (invalid: 24:1) @ │ │ │ │ - subcc pc, ip, sp, asr #12 │ │ │ │ + rsbcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {70} @ 0x46 │ │ │ │ @ instruction: 0xf197e7ba │ │ │ │ - svclt 0x0000fba5 │ │ │ │ + svclt 0x0000fb99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a914 │ │ │ │ + bl 0xfec7a92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8d2f018 │ │ │ │ @ instruction: 0x4601b170 │ │ │ │ - msrcc CPSR_fs, #64, 4 │ │ │ │ + movtcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andpl pc, r0, sp, asr #12 │ │ │ │ + andspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ - bllt 0xffadf860 │ │ │ │ + bllt 0xffadf878 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464010 │ │ │ │ svclt 0x0000bbd9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -281817,480 +281822,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls r9, #23074 @ 0x5a22 │ │ │ │ @ instruction: 0xf644d817 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ - bl 0x1e4470 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ + bl 0x1e4488 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrtne pc, [r0], -sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - blx 0xfe8df8f2 │ │ │ │ + blx 0xfe8df90a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - vabal.s8 q9, d0, d4 │ │ │ │ + vorr.i32 d18, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1860530 │ │ │ │ - movtcs lr, #2286 @ 0x8ee │ │ │ │ + movtcs lr, #2290 @ 0x8f2 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xff05fe60 │ │ │ │ + blx 0xfed5fe78 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe25f926 │ │ │ │ + blx 0xfe25f93e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2264 @ 0x8d8 │ │ │ │ + movtcs lr, #2268 @ 0x8dc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfebdfe84 │ │ │ │ + blx 0xfe8dfe9c │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x1ddf94a │ │ │ │ + blx 0x1ddf962 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2246 @ 0x8c6 │ │ │ │ + movtcs lr, #2250 @ 0x8ca │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe75fea8 │ │ │ │ + blx 0xfe45fec0 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x195f96e │ │ │ │ + blx 0x195f986 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2228 @ 0x8b4 │ │ │ │ + movtcs lr, #2232 @ 0x8b8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe2dfecc │ │ │ │ + blx 0x1fdfee4 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x14df992 │ │ │ │ + blx 0x14df9aa │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2210 @ 0x8a2 │ │ │ │ + movtcs lr, #2214 @ 0x8a6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x1e5fef0 │ │ │ │ + blx 0x1b5ff08 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x105f9b6 │ │ │ │ + blx 0x105f9ce │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a807 │ │ │ │ - movtcs lr, #2192 @ 0x890 │ │ │ │ + movtcs lr, #2196 @ 0x894 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x19dff14 │ │ │ │ + blx 0x16dff2c │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xbdf9da │ │ │ │ + blx 0xbdf9f2 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x7df9f8 │ │ │ │ - blx 0xfeedff40 │ │ │ │ + bllt 0x7dfa10 │ │ │ │ + blx 0xfebdff58 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aaf0 │ │ │ │ + bl 0xfec7ab08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r7, lsl #22 │ │ │ │ @ instruction: 0xf896f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfff5fa3c │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0xfff5fa54 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xffd5fa4c │ │ │ │ + blt 0xffd5fa64 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r5, ror #21]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7dffad9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab6c │ │ │ │ + bl 0xfec7ab84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r9, asr #21 │ │ │ │ @ instruction: 0xf858f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfefdfab8 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0xfefdfad0 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfeddfac8 │ │ │ │ + blt 0xfeddfae0 │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r7, lsr #21]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ bfi pc, fp, #21, #11 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7abe8 │ │ │ │ + bl 0xfec7ac00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -fp, lsl #21 │ │ │ │ @ instruction: 0xf81af018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x205fb34 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0x205fb4c │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1e5fb44 │ │ │ │ + blt 0x1e5fb5c │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r9, ror #20]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7dffa5d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac64 │ │ │ │ + bl 0xfec7ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -sp, asr #20 │ │ │ │ @ instruction: 0xffdcf017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10dfbb0 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0x10dfbc8 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xedfbc0 │ │ │ │ + blt 0xedfbd8 │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, fp, lsr #20]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ bfc pc, #20, #12 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ace0 │ │ │ │ + bl 0xfec7acf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -pc, lsl #20 │ │ │ │ @ instruction: 0xff9ef017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x15fc2c │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0x15fc44 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r8!, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, sp, ror #19]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r1, ror #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad5c │ │ │ │ + bl 0xfec7ad74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620f9d1 │ │ │ │ @ instruction: 0xff60f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9c2f046 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt sl!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, pc, lsr #19]! @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r3, lsr #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7add8 │ │ │ │ + bl 0xfec7adf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620f993 │ │ │ │ @ instruction: 0xff22f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf984f046 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip!, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , q0, q2 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7ebf971 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r5, ror #18] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ ldrmi r4, [r6], -r5, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0460300 │ │ │ │ @ instruction: 0x2e0af94b │ │ │ │ @ instruction: 0xf644d857 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ - bl 0x1e4960 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ + bl 0x1e4978 │ │ │ │ vcgt.s8 d16, d31, d6 │ │ │ │ - vmls.f d21, d0, d0[4] │ │ │ │ + vbic.i32 , #524288 @ 0x00080000 │ │ │ │ stcge 5, cr0, [r5], {51} @ 0x33 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - rsbpl pc, r0, pc, asr #4 │ │ │ │ + rsbspl pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf932f046 │ │ │ │ @ instruction: 0xf64dbb9f │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ subcs pc, r0, #638976 @ 0x9c000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp 1, 7, cr15, cr10, cr5, {4} │ │ │ │ + cdp 1, 7, cr15, cr14, cr5, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ strls r0, [r0, #-305] @ 0xfffffecf │ │ │ │ @ instruction: 0xf64b9102 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ tstls r1, r0, lsr r1 │ │ │ │ @ instruction: 0xf1974619 │ │ │ │ - strbmi pc, [r1], -r5, asr #16 @ │ │ │ │ + @ instruction: 0x4641f839 │ │ │ │ @ instruction: 0xf0464620 │ │ │ │ - blmi 0x922130 │ │ │ │ - blls 0x67dd68 │ │ │ │ + blmi 0x922148 │ │ │ │ + blls 0x67dd80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ @ instruction: 0x4639b8fd │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8f2f046 │ │ │ │ stcge 7, cr14, [r5], {201} @ 0xc9 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1854620 │ │ │ │ - @ instruction: 0xf64dee44 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64dee48 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - movspl pc, #72, 12 @ 0x4800000 │ │ │ │ + bicpl pc, r8, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vmls.f d21, d0, d0[4] │ │ │ │ + vbic.i32 , #524288 @ 0x00080000 │ │ │ │ strls r0, [r0, #-1331] @ 0xfffffacd │ │ │ │ - @ instruction: 0xf80af197 │ │ │ │ + @ instruction: 0xfffef196 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf8d2f046 │ │ │ │ @ instruction: 0xf197e79e │ │ │ │ - svclt 0x0000f86d │ │ │ │ + svclt 0x0000f861 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7af84 │ │ │ │ + bl 0xfec7af9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf8bcf046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ asrslt pc, fp, #28 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strtmi pc, [r8], -sp, lsr #17 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vfma.f32 d31, d14, d3 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r4, {r0, r5, r7, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf896f046 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf88af046 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ ldc2l 0, cr15, [r4, #-92] @ 0xffffffa4 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ vmax.s8 d20, d14, d5 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0460032 │ │ │ │ cdpcs 8, 0, cr15, cr0, cr15, {3} │ │ │ │ @ instruction: 0xf64ddd55 │ │ │ │ - vmov.i16 d21, #4 @ 0x0004 │ │ │ │ + vmlal.s8 , d0, d28 │ │ │ │ @ instruction: 0xf642082f │ │ │ │ - vabdl.s8 q11, d0, d16 │ │ │ │ + vbic.i32 d22, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf162072f │ │ │ │ - stccc 8, cr15, [r1, #-300] @ 0xfffffed4 │ │ │ │ + stccc 8, cr15, [r1, #-316] @ 0xfffffec4 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0464640 │ │ │ │ stccs 8, cr15, [r8], #-332 @ 0xfffffeb4 │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ sha1c.32 , q15, q15 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0460032 │ │ │ │ adcmi pc, r6, #4784128 @ 0x490000 │ │ │ │ @ instruction: 0xf64dd107 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ @ instruction: 0xf64db83f │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xf64df839 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ ldmdblt ip, {r0, r4, r5, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r4!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ strcs fp, [r0], #-2071 @ 0xfffff7e9 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -282316,4555 +282321,4555 @@ │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [ip], #92 @ 0x5c │ │ │ │ smlabblt r8, r0, r6, r4 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf045072f │ │ │ │ subcs pc, r0, #836 @ 0x344 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r4], -fp, asr #12 │ │ │ │ + ldrcs pc, [ip], -fp, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - stc 1, cr15, [r0, #-532]! @ 0xfffffdec │ │ │ │ + stc 1, cr15, [r4, #-532]! @ 0xfffffdec │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d15, d2 │ │ │ │ - vmls.f d21, d0, d0[4] │ │ │ │ + vbic.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x96010533 │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - ldrbmi pc, [r1], -pc, ror #29 @ │ │ │ │ + ldrbmi pc, [r1], -r3, ror #29 @ │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ @ instruction: 0x4621ffb7 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stc 1, cr15, [r6, #-532] @ 0xfffffdec │ │ │ │ + stc 1, cr15, [sl, #-532] @ 0xfffffdec │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - @ instruction: 0x4621fed9 │ │ │ │ + strtmi pc, [r1], -sp, asr #29 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ andcs pc, r1, #644 @ 0x284 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf926f7fd │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x008cf045 │ │ │ │ - @ instruction: 0xff28f196 │ │ │ │ + @ instruction: 0xff1cf196 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsr #1 │ │ │ │ + ldrhteq r5, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b210 │ │ │ │ + bl 0xfec7b228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff76f045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fd05 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldmdami r2, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8ecf7fd │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x005af045 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r6, pc, asr #30]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sl, r3, asr #30] @ │ │ │ │ - ldrshteq r5, [r5], -r8 │ │ │ │ + eorseq r5, r5, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b29c │ │ │ │ + bl 0xfec7b2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff30f045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fcbf │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldmdami r2, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8a6f7fd │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0014f045 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r6, r9, lsl #30]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7dafefd │ │ │ │ - eorseq r5, r5, r8, lsr #6 │ │ │ │ + eorseq r5, r5, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b328 │ │ │ │ + bl 0xfec7b340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 14, cr15, cr10, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35961 @ 0x8c79 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrsblt pc, [ip, #-235] @ 0xffffff15 @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 12, cr15, cr14, cr5, {2} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andspl pc, ip, sp, asr #12 │ │ │ │ + eorspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr5, {2} │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 11, cr15, cr12, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7d4feb1 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r8, r5, lsr #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b3d4 │ │ │ │ + bl 0xfec7b3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 9, cr15, cr4, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35875 @ 0x8c23 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ cmpplt ip, r5, lsl #29 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfef6220a │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0xfef62222 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 7, cr15, cr8, cr5, {2} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andspl pc, ip, sp, asr #12 │ │ │ │ + eorspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr5, {2} │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 6, cr15, cr6, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7d4fe5b │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r8, pc, asr #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b480 │ │ │ │ + bl 0xfec7b498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 3, cr15, cr14, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35789 @ 0x8bcd @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ cmpplt ip, pc, lsr #28 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0x19e22b6 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0x19e22ce │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 2, cr15, cr2, cr5, {2} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andspl pc, ip, sp, asr #12 │ │ │ │ + eorspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr8, cr5, {2} │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 1, cr15, cr0, cr5, {2} │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [r4, r5, lsl #28] @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7c8fdf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b52c │ │ │ │ + bl 0xfec7b544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r8, #276]! @ 0x114 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #121856 @ 0x1dc00 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #276] @ 0x114 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r6, #276] @ 0x114 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vmla.f32 d31, d30, d27 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #276]! @ 0x114 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #276] @ 0x114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b5e8 │ │ │ │ + bl 0xfec7b600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl, #276] @ 0x114 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #25600 @ 0x6400 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #-276]! @ 0xfffffeec │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r8, #-276]! @ 0xfffffeec │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vmla.f32 , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-276] @ 0xfffffeec │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-276]! @ 0xfffffeec │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b6a4 │ │ │ │ + bl 0xfec7b6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [ip, #-276]! @ 0xfffffeec │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #765952 @ 0xbb000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #-276] @ 0xfffffeec │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [sl, #-276] @ 0xfffffeec │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vfma.f32 , q15, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #276 @ 0x114 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #276 @ 0x114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b760 │ │ │ │ + bl 0xfec7b778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [lr], {69} @ 0x45 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #380928 @ 0x5d000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #276 @ 0x114 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [ip], #276 @ 0x114 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xf24efca1 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], {69} @ 0x45 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b81c │ │ │ │ + bl 0xfec7b834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r6, cr5 @ │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mcrrlt 0, 4, pc, lr, cr5 @ │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ sha1c.32 , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - eorsvc pc, r4, lr, asr #4 │ │ │ │ + subvc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ ldc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {69} @ 0x45 │ │ │ │ - eorpl pc, r4, sp, asr #12 │ │ │ │ + eorspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ suble r2, pc, r0, lsl #28 │ │ │ │ subsle r2, r3, r0, lsl #26 │ │ │ │ - stmdacc ip!, {r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdacc r4, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r1!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stmdbpl ip, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbpl r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldrne pc, [r0, -sp, asr #12]! │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601f97f │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xffae085e │ │ │ │ + blx 0xffae0876 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xc22c7c │ │ │ │ + bne 0xc22c94 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2373 @ 0xfffff6bb │ │ │ │ ldrtmi fp, [r8], -r5, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xff6e087e │ │ │ │ + blx 0xff6e0896 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ strmi pc, [r1], -r5, ror #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64dbb74 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sp, r5, asr #23] @ │ │ │ │ @ instruction: 0xf00d4268 │ │ │ │ strmi pc, [r2], -r9, asr #31 │ │ │ │ @ instruction: 0x4629bb70 │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - blx 0xfef608ba │ │ │ │ - eorpl pc, r4, sp, asr #12 │ │ │ │ + blx 0xfef608d2 │ │ │ │ + eorspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfede08c6 │ │ │ │ + blx 0xfede08de │ │ │ │ @ instruction: 0xd1b12e00 │ │ │ │ - andspl pc, r8, r2, asr #4 │ │ │ │ + eorspl pc, r0, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0xfebe08d6 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0xfebe08ee │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfea608e2 │ │ │ │ - rsbsvs pc, ip, pc, asr #4 │ │ │ │ + blx 0xfea608fa │ │ │ │ + addsvs pc, r4, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe8608f0 │ │ │ │ + bllt 0xfe860908 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7a9fb91 │ │ │ │ @ instruction: 0xf64d4269 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vqdmulh.s d31, d31, d9 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ pop {r0, r1, r4, r5} │ │ │ │ @ instruction: 0xf04543f8 │ │ │ │ svclt 0x0000bb81 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ba1c │ │ │ │ + bl 0xfec7ba34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1be0956 │ │ │ │ + blx 0x1be096e │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03a │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e0976 │ │ │ │ + blx 0x17e098e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ - movtcs lr, #2222 @ 0x8ae │ │ │ │ + movtcs lr, #2226 @ 0x8b2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - stccs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + ldccs 6, cr15, [ip], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclpl 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldclpl 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1de0ef0 │ │ │ │ + blx 0x1ae0f08 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe09b6 │ │ │ │ + blx 0xfe09ce │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d16 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xbe09d4 │ │ │ │ + bllt 0xbe09ec │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ bfc pc, (invalid: 22:3) @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7b7fb13 │ │ │ │ - blx 0xfece0f4c │ │ │ │ + blx 0xfe9e0f64 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bb00 │ │ │ │ + bl 0xfec7bb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfff60a38 │ │ │ │ + blx 0xfff60a50 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ - movtcs lr, #2124 @ 0x84c │ │ │ │ + movtcs lr, #2128 @ 0x850 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stccs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + ldccs 6, cr15, [ip], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclpl 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldclpl 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x560fb4 │ │ │ │ + blx 0x260fcc │ │ │ │ strtmi sl, [r9], -r5, lsl #16 │ │ │ │ - blx 0xff760a78 │ │ │ │ + blx 0xff760a90 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r7, ror #16 │ │ │ │ vmax.s8 d20, d0, d1 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ - blmi 0x6a34a8 │ │ │ │ - blls 0x67e9f0 │ │ │ │ + blmi 0x6a34c0 │ │ │ │ + blls 0x67ea08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454030 │ │ │ │ ldmdblt r4, {r0, r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfece0acc │ │ │ │ + blx 0xfece0ae4 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe9e0ae4 │ │ │ │ + blx 0xfe9e0afc │ │ │ │ @ instruction: 0xf196e7d7 │ │ │ │ - svclt 0x0000fa3d │ │ │ │ + svclt 0x0000fa31 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf8dfb096 │ │ │ │ ldrmi ip, [pc], -ip, lsr #2 │ │ │ │ @ instruction: 0xf8dc2a03 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc054 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldcls 8, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x698b80 │ │ │ │ + bcs 0x698b98 │ │ │ │ stmdami r3, {r1, r4, ip, lr, pc}^ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ - b 0xfe54aa6c │ │ │ │ + b 0xfe54aa84 │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ cmnle sl, r0 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmla.i d21, d0, d0[0] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1d60b48 │ │ │ │ - teqppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blt 0x1d60b60 │ │ │ │ + cmpppl r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ae0b5c │ │ │ │ + blx 0x1ae0b74 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ - movtcs lr, #4026 @ 0xfba │ │ │ │ + movtcs lr, #4030 @ 0xfbe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - vmull.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ strls r0, [r2], #-3120 @ 0xfffff3d0 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclpl 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldclpl 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf97ef196 │ │ │ │ + @ instruction: 0xf972f196 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x12e0b9c │ │ │ │ + blx 0x12e0bb4 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0x1060bb0 │ │ │ │ + blx 0x1060bc8 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x8a39ac │ │ │ │ - blls 0x67eb14 │ │ │ │ + blmi 0x8a39c4 │ │ │ │ + blls 0x67eb2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ ldrtmi fp, [r3], -r7, lsr #20 │ │ │ │ @ instruction: 0xf64d463a │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.f d21, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4640fa1b │ │ │ │ stc2 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - andsne pc, r8, sp, asr #12 │ │ │ │ + eorsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ strtmi fp, [r1], -r7, lsl #20 │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x160c28 │ │ │ │ + blx 0x160c40 │ │ │ │ @ instruction: 0xf196e7c2 │ │ │ │ - svclt 0x0000f99b │ │ │ │ + svclt 0x0000f98f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r5, r8, lsr #31 │ │ │ │ + eorseq r4, r5, r0, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bd2c │ │ │ │ + bl 0xfec7bd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf045461d │ │ │ │ @ instruction: 0xf114f9e7 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4628f9d9 │ │ │ │ @ instruction: 0xff68f016 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9caf045 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vqdmulh.s , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ @ instruction: 0xf64db9bd │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4628f9b3 │ │ │ │ @ instruction: 0xff42f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9a2f045 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf996f045 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq r5, r5, r4, ror #6 │ │ │ │ + eorseq r5, r5, ip, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bdf8 │ │ │ │ + bl 0xfec7be10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ - blmi 0x1436474 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + blmi 0x143648c │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andls r6, r5, #4784128 @ 0x490000 │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf97af045 │ │ │ │ @ instruction: 0xf64d9a05 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ - bcs 0x1a4ce8 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + bcs 0x1a4d00 │ │ │ │ @ instruction: 0xf644bf9d │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ - bl 0x1e590c │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ + bl 0x1e5924 │ │ │ │ @ instruction: 0xf64d0382 │ │ │ │ - svclt 0x008c41f8 │ │ │ │ + svclt 0x008c5110 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x1734f8d3 │ │ │ │ @ instruction: 0xf964f045 │ │ │ │ svclt 0x00181e23 │ │ │ │ stccs 3, cr2, [r8, #-4] │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 0, 1, pc, cr2, cr6, {0} │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ cdpcs 14, 0, cr15, cr0, cr15, {7} │ │ │ │ @ instruction: 0xf64dd144 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ subcs pc, r0, #1130496 @ 0x114000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strbtcc pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ + ldrbtcc pc, [ip], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - cdp 1, 9, cr15, cr4, cr4, {4} │ │ │ │ + cdp 1, 9, cr15, cr8, cr4, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ - @ instruction: 0x4629f85f │ │ │ │ + @ instruction: 0x4629f853 │ │ │ │ @ instruction: 0xf045a807 │ │ │ │ - blmi 0x823164 │ │ │ │ - blls 0x6fed34 │ │ │ │ + blmi 0x82317c │ │ │ │ + blls 0x6fed4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ ldmiblt ip!, {r0, r1, r2, r4, r8, fp, ip, sp, pc} │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf045 │ │ │ │ adcsle r2, sl, r0, lsl #28 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7b8f8ff │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7a0f8f3 │ │ │ │ - @ instruction: 0xf88ef196 │ │ │ │ + @ instruction: 0xf882f196 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7bf40 │ │ │ │ + bl 0xfec7bf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0450440 │ │ │ │ @ instruction: 0x4630f8db │ │ │ │ mcr2 0, 3, pc, cr10, cr6, {0} @ │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8ccf045 │ │ │ │ @ instruction: 0xf184fab4 │ │ │ │ stmdbeq r9, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ vmul.i8 d27, d14, d28 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ @ instruction: 0xb1bfb8bd │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ ldc2l 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r0!, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db9e6 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [r7, r5, lsr #17] @ │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andspl pc, ip, sp, asr #12 │ │ │ │ + eorspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf89af045 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldr pc, [r9, r7, lsl #17]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c010 │ │ │ │ + bl 0xfec7c028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf36698 │ │ │ │ + blmi 0xf366b0 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d4606 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldcls 0, cr0, [ip], {47} @ 0x2f │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf86ef045 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r1, asr #32 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf85ef045 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf893a805 │ │ │ │ - blcs 0x131a68 │ │ │ │ + blcs 0x131a80 │ │ │ │ ldrtmi fp, [ip], -r8, lsl #30 │ │ │ │ - stc 1, cr15, [sl, #528]! @ 0x210 │ │ │ │ + stc 1, cr15, [lr, #528]! @ 0x210 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0031 │ │ │ │ - @ instruction: 0xf2c04c9c │ │ │ │ + @ instruction: 0xf2c04cb4 │ │ │ │ andls r0, r2, pc, lsr #24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vqdmulh.s d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf195c000 │ │ │ │ - strtmi pc, [r1], -pc, ror #30 │ │ │ │ + strtmi pc, [r1], -r3, ror #30 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x6a2f84 │ │ │ │ - blls 0x67ef14 │ │ │ │ + blmi 0x6a2f9c │ │ │ │ + blls 0x67ef2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04540f0 │ │ │ │ ldmdblt r5, {r0, r1, r2, r5, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf81cf045 │ │ │ │ @ instruction: 0x4629e7bc │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf810f045 │ │ │ │ @ instruction: 0xf195e7b0 │ │ │ │ - svclt 0x0000ffab │ │ │ │ + svclt 0x0000ff9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c108 │ │ │ │ + bl 0xfec7c120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr6, cr9, {2} │ │ │ │ svcls 0x0008461d │ │ │ │ @ instruction: 0xfff8f044 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffeaf044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fd79 │ │ │ │ @ instruction: 0xf64db350 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4630ffdb │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00caf044 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffc0f044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -pc, asr #26 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [r2, pc, lsr #31] @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, r3, lsr #31] @ │ │ │ │ - eorseq r5, r5, r8, lsl #7 │ │ │ │ + eorseq r5, r5, r0, lsr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c1dc │ │ │ │ + bl 0xfec7c1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf044461e │ │ │ │ @ instruction: 0xf114ff8f │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrtmi pc, [r0], -r1, lsl #31 @ │ │ │ │ ldc2 0, cr15, [r0, #-88] @ 0xffffffa8 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff72f044 │ │ │ │ @ instruction: 0x4628b15d │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ @ instruction: 0xf24efca5 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ vmax.f32 , q0, │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vrecps.f32 , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ @ instruction: 0xf64dbf53 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrtmi pc, [r0], -r9, asr #30 @ │ │ │ │ ldc2l 0, cr15, [r8], {22} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff38f044 │ │ │ │ ldrtmi lr, [r1], -r4, asr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff2cf044 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c2c8 │ │ │ │ + bl 0xfec7c2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xff18f044 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0af044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fc99 │ │ │ │ @ instruction: 0xf64db358 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4631fefb │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf880f7fc │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vtst.8 , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04440f8 │ │ │ │ @ instruction: 0xf64dbee9 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4628fedf │ │ │ │ stc2l 0, cr15, [lr], #-88 @ 0xffffffa8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr14, cr4, {2} │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr2, cr4, {2} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq r5, r5, r8, lsr #6 │ │ │ │ - eorseq r5, r5, ip, lsr #7 │ │ │ │ + eorseq r5, r5, r0, asr #6 │ │ │ │ + eorseq r5, r5, r4, asr #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdami pc!, {r0, r9, sl, lr} @ │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ - blx 0xfe1e1222 │ │ │ │ + blx 0xfe1e123a │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldmib r0, {r1, r4, r6, ip, lr, pc}^ │ │ │ │ subcs r8, r0, #0, 18 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xffe617ec │ │ │ │ + bl 0xfff61804 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrtne pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x1251ec │ │ │ │ - strbpl pc, [r8, #-1613]! @ 0xfffff9b3 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x124f34 │ │ │ │ + strbne pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x125204 │ │ │ │ + strpl pc, [r0, #1613] @ 0x64d │ │ │ │ + streq pc, [pc, #-704]! @ 0x124f4c │ │ │ │ strls r9, [r1, #-1026] @ 0xfffffbfe │ │ │ │ - strbpl pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ + ldrbpl pc, [r8, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1959500 │ │ │ │ - @ instruction: 0x464bfdbb │ │ │ │ + strbmi pc, [fp], -pc, lsr #27 @ │ │ │ │ stmdage r5, {r1, r6, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr2, cr4, {2} │ │ │ │ ldmib r6, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #18 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ - movtcs lr, #3028 @ 0xbd4 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + movtcs lr, #3032 @ 0xbd8 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ ldrmi r4, [r9], -r2, lsr #12 │ │ │ │ stmdage r5, {r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf64d9500 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 d21, d0, #64 │ │ │ │ andls r0, r1, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf1952201 │ │ │ │ - @ instruction: 0x4642fd9b │ │ │ │ + strbmi pc, [r2], -pc, lsl #27 @ │ │ │ │ stmdage r5, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 6, cr15, cr2, cr4, {2} │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msrcc CPSR_fs, #64, 4 │ │ │ │ + movtcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00184287 │ │ │ │ - blmi 0x376af4 │ │ │ │ - blls 0x67f2f4 │ │ │ │ + blmi 0x376b0c │ │ │ │ + blls 0x67f30c │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 3, cr15, cr4, cr4, {2} │ │ │ │ - ldc2l 1, cr15, [r0, #596] @ 0x254 │ │ │ │ + stc2l 1, cr15, [r4, #596] @ 0x254 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c4bc │ │ │ │ + bl 0xfec7c4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ stcls 0, cr0, [r8, #-188] @ 0xffffff44 │ │ │ │ cdp2 0, 2, cr15, cr0, cr4, {2} │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf64bd210 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46210030 │ │ │ │ cdp2 0, 1, cr15, cr6, cr4, {2} │ │ │ │ vmla.i8 , , │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 0, cr15, cr12, cr4, {2} │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00d4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0e5 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7e6fdfd │ │ │ │ - addpl pc, r8, sp, asr #12 │ │ │ │ + adcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #272]! @ 0x110 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff36f7ff │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #272]! @ 0x110 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf64d4b48 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf044a81e │ │ │ │ subcs pc, r0, #13376 @ 0x3440 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtne pc, [r0], -sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - bl 0x961994 │ │ │ │ + bl 0xa619ac │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - vabal.s8 q9, d0, d4 │ │ │ │ + vorr.i32 d18, #786432 @ 0x000c0000 │ │ │ │ vqrshl.s8 d16, d16, d15 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ strls r0, [r1, #-1075] @ 0xfffffbcd │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - strbmi pc, [r9], -fp, ror #25 @ │ │ │ │ + @ instruction: 0x4649fcdf │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ svccs 0x000efdb3 │ │ │ │ @ instruction: 0xf644d838 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ - bl 0x1e6090 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ + bl 0x1e60a8 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ cmnlt r9, #136, 14 @ 0x2200000 │ │ │ │ - rsbpl pc, r4, sp, asr #12 │ │ │ │ + rsbspl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #272]! @ 0x110 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf64dd13b │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf1b8fd95 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #272] @ 0x110 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d16 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [r8, #-272]! @ 0xfffffef0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ - movtcs lr, #2764 @ 0xacc │ │ │ │ + movtcs lr, #2768 @ 0xad0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [lr], {149} @ 0x95 │ │ │ │ + ldc2 1, cr15, [r2], {149} @ 0x95 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #-272]! @ 0xfffffef0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0xf1b8fea3 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c7fd51 │ │ │ │ - stc2l 1, cr15, [ip], #596 @ 0x254 │ │ │ │ + stc2l 1, cr15, [r0], #596 @ 0x254 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c684 │ │ │ │ + bl 0xfec7c69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [ip, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35531 @ 0x8acb @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -sp, lsr #26 │ │ │ │ - blx 0xff061518 │ │ │ │ + blx 0xff061530 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-272] @ 0xfffffef0 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r6, #-272] @ 0xfffffef0 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, fp, lsl #26] @ │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dffcff │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c4fcf3 │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r7, r7, ror #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c750 │ │ │ │ + bl 0xfec7c768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r6], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35429 @ 0x8a65 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -r7, asr #25 │ │ │ │ - blx 0x16e15e4 │ │ │ │ + blx 0x16e15fc │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #272 @ 0x110 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r0], #272 @ 0x110 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, r5, lsr #25] @ │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfi pc, r9, #25, #7 @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, sp, lsl #25] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r7, r1, lsl #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c81c │ │ │ │ + bl 0xfec7c834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35327 @ 0x89ff @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -r1, ror #24 │ │ │ │ @ instruction: 0xf9f0f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r2, cr4 @ │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mcrrlt 0, 4, pc, sl, cr4 @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dcfc3f │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dffc33 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, r7, lsr #24] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfi pc, fp, (invalid: 24:7) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c8e8 │ │ │ │ + bl 0xfec7c900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35225 @ 0x8999 @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4628fbfb │ │ │ │ @ instruction: 0xf98af016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffc6184e │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0xffc61866 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffa6185c │ │ │ │ + bllt 0xffa61874 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dcfbd9 │ │ │ │ vmul.i8 d27, d16, d21 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [pc, sp, asr #23] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, r1, asr #23] @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c7fbb5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c9b4 │ │ │ │ + bl 0xfec7c9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f7030 │ │ │ │ + blmi 0x10f7048 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4628fb9d │ │ │ │ @ instruction: 0xf92cf016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x2c00fb8d │ │ │ │ @ instruction: 0xf64dd137 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ subcs pc, r0, #132096 @ 0x20400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtcc pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ + ldrbtcc pc, [ip], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - ldm r0, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r4, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4631fa9b │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #21 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x8245dc │ │ │ │ - blls 0x67f8bc │ │ │ │ + blmi 0x8245f4 │ │ │ │ + blls 0x67f8d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ @ instruction: 0x4621bb53 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1361996 │ │ │ │ + blx 0x13619ae │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10619ae │ │ │ │ + blx 0x10619c6 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xd619c6 │ │ │ │ + blx 0xd619de │ │ │ │ @ instruction: 0xf195e7a1 │ │ │ │ - svclt 0x0000facb │ │ │ │ + svclt 0x0000fabf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cac8 │ │ │ │ + bl 0xfec7cae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f7144 │ │ │ │ + blmi 0x10f715c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4628fb13 │ │ │ │ @ instruction: 0xf8a2f016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x2c00fb03 │ │ │ │ @ instruction: 0xf64dd137 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ subcs pc, r0, #1011712 @ 0xf7000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtcc pc, [r4], #-1604 @ 0xfffff9bc @ │ │ │ │ + ldrbtcc pc, [ip], #-1604 @ 0xfffff9bc @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - stmda r6, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda sl, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4631fa11 │ │ │ │ + ldrtmi pc, [r1], -r5, lsl #20 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x8244c8 │ │ │ │ - blls 0x67f9d0 │ │ │ │ + blmi 0x8244e0 │ │ │ │ + blls 0x67f9e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ strtmi fp, [r1], -r9, asr #21 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff0e1aa8 │ │ │ │ + blx 0xff0e1ac0 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfede1ac0 │ │ │ │ + blx 0xfede1ad8 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeae1ad8 │ │ │ │ + blx 0xfeae1af0 │ │ │ │ @ instruction: 0xf195e7a1 │ │ │ │ - svclt 0x0000fa41 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cbdc │ │ │ │ + bl 0xfec7cbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8ff6d │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d17, d0, d0[2] │ │ │ │ @ instruction: 0xf2400c2f │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0331 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ stccs 0, cr0, [r0], {47} @ 0x2f │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1fe1b30 │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + blt 0x1fe1b48 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1ae1b58 │ │ │ │ + blt 0x1ae1b70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7cc50 │ │ │ │ + bl 0xfec7cc68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [ip], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0449201 │ │ │ │ - bls 0x1a43c0 │ │ │ │ + bls 0x1a43d8 │ │ │ │ @ instruction: 0xf64db9ea │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ stmiblt r4, {r0, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10e1ba8 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0x10e1bc0 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444010 │ │ │ │ tstcs r0, r5, lsr sl │ │ │ │ @ instruction: 0xf7ff4610 │ │ │ │ stccs 15, cr15, [r0], {145} @ 0x91 │ │ │ │ strtmi sp, [r0], -r6, ror #1 │ │ │ │ mcr2 7, 1, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ccc8 │ │ │ │ + bl 0xfec7cce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ stcls 3, cr9, [sl, #-4] │ │ │ │ - blx 0x6e1bf8 │ │ │ │ + blx 0x6e1c10 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ stc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x461c0c │ │ │ │ + blx 0x461c24 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1e1c20 │ │ │ │ + blx 0x1e1c38 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ ldc2 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f8f044 │ │ │ │ vmul.i8 d27, d16, d5 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vmla.i8 , q15, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r4!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svclt 0x0000e7f1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7cd60 │ │ │ │ + bl 0xfec7cd78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmiblt r8, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msrcc CPSR_fs, #64, 4 │ │ │ │ + movtcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46194611 │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r2, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf9baf044 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ - adcspl pc, ip, sp, asr #12 │ │ │ │ + sbcspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9b0f044 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd11c │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf64df9a3 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcgt.s8 d16, d0, d31 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ stccs 1, cr0, [r0, #-196] @ 0xffffff3c │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - eorsne pc, r8, sp, asr #12 │ │ │ │ + subsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt r0, {r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strb pc, [r8, sp, ror #29]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ce04 │ │ │ │ + bl 0xfec7ce1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ stcls 0, cr0, [r7, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf97cf044 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf972f044 │ │ │ │ - sbcpl pc, r8, sp, asr #12 │ │ │ │ + rscpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf96cf044 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff8af7ff │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf962f044 │ │ │ │ - rsbsvs pc, ip, pc, asr #4 │ │ │ │ + addsvs pc, r4, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #1458176 @ 0x164000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ ldc2l 0, cr15, [ip, #-48] @ 0xffffffd0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - subscc pc, r8, sp, asr #12 │ │ │ │ + rsbscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf94af044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ce8c │ │ │ │ + bl 0xfec7cea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf938f044 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef044 │ │ │ │ - addpl pc, r8, sp, asr #12 │ │ │ │ + adcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf928f044 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff46f7ff │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf91ef044 │ │ │ │ - rsbsvs pc, ip, pc, asr #4 │ │ │ │ + addsvs pc, r4, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #344064 @ 0x54000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ ldc2 0, cr15, [r8, #-48] @ 0xffffffd0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - subscc pc, r8, sp, asr #12 │ │ │ │ + rsbscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf906f044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cf14 │ │ │ │ + bl 0xfec7cf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0449e06 │ │ │ │ pldw [r4, #-2291] @ 0xfffff70d │ │ │ │ eorsle r5, r1, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0440030 │ │ │ │ @ instruction: 0xf64df8e9 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ - bllt 0xff0a40dc │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xff0a40f4 │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d8f044 │ │ │ │ vqdmulh.s , q0, q3 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 , q15, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 , , │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt lr!, {r2, r6, ip, sp, lr, pc} │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0c4 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, pc, lsr #17]! @ │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ ldrb pc, [ip, r7, lsr #25] @ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 0, pc, cr6, cr15, {7} @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ - eorsvc pc, r4, lr, asr #4 │ │ │ │ + subvc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd780a │ │ │ │ mcrls 0, 0, r9, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf88ef044 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23e │ │ │ │ - sbcspl pc, r8, sp, asr #12 │ │ │ │ + rscspl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf884f044 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfe5e3e02 │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + blx 0xfe5e3e1a │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf87af044 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe363e16 │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + blx 0xfe363e2e │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf870f044 │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0x20e3e2a │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + blx 0x20e3e42 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf866f044 │ │ │ │ vqdmulh.s , q0, q3 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vtst.8 , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vtst.8 , , │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt ip, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r9, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0b7 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7e6f83d │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d0b0 │ │ │ │ + bl 0xfec7d0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0449d04 │ │ │ │ vadd.i8 d31, d14, d21 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ andcs r0, r0, #149 @ 0x95 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ - bllt 0x2064480 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x2064498 │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf812f044 │ │ │ │ vmla.i8 d27, d16, d13 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 d31, d14, d7 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ qsub8mi fp, r9, pc @ │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfff4f043 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00ecf043 │ │ │ │ - adcpl pc, ip, sp, asr #12 │ │ │ │ + sbcpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffe6f043 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - adcspl pc, ip, sp, asr #12 │ │ │ │ + sbcspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffdcf043 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd114 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf64dffcf │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [r1, r5, asr #31]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r0, r1, lsr #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d19c │ │ │ │ + bl 0xfec7d1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8fc8d │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d17, d0, d0[2] │ │ │ │ @ instruction: 0xf2400c2f │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0331 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ stccs 0, cr0, [r0], {47} @ 0x2f │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x009af043 │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0086f043 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf64d4b85 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ svcls 0x00204615 │ │ │ │ ldmdbge lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff6af043 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64d80e4 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf1b8ff5d │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ @ instruction: 0xf6448090 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ @ instruction: 0x06220335 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ vrecps.f32 , q0, │ │ │ │ - vsubhn.i16 d19, q0, q14 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0631 │ │ │ │ - ldrtmi r6, [r1], -r4, lsl #2 │ │ │ │ + @ instruction: 0x4631611c │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmax.s8 d19, d0, d28 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmax.s8 , q0, q2 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ svclt 0x00480031 │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ svcvc 0x0080f414 │ │ │ │ @ instruction: 0x37c4f8d3 │ │ │ │ @ instruction: 0xf64dac05 │ │ │ │ - vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ svclt 0x0008022f │ │ │ │ @ instruction: 0xf6484602 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ @ instruction: 0xf64d0033 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf043052f │ │ │ │ subcs pc, r0, #41, 30 @ 0xa4 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldcl 1, cr15, [ip], #-524 @ 0xfffffdf4 │ │ │ │ + stc 1, cr15, [r0], {131} @ 0x83 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf64d4620 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[2] │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strbpl pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ + ldrbpl pc, [r8, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ - ldrbmi pc, [r1], -r7, asr #28 @ │ │ │ │ + @ instruction: 0x4651fe3b │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ @ instruction: 0xf642ff0f │ │ │ │ - blx 0x9eee00 │ │ │ │ + blx 0x9eee18 │ │ │ │ ldrbeq pc, [fp, r8, lsl #6] @ │ │ │ │ @ instruction: 0xf1b9d569 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf64d808e │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ svccs 0x0000fefb │ │ │ │ @ instruction: 0xf64dd169 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ subcs pc, r0, #3824 @ 0xef0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcrr 1, 8, pc, r2, cr3 @ │ │ │ │ + mcrr 1, 8, pc, r6, cr3 @ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r2], -r0, lsr #12 │ │ │ │ - tstpcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1944619 │ │ │ │ - @ instruction: 0x4639fe11 │ │ │ │ + ldrtmi pc, [r9], -r5, lsl #28 @ │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ - blmi 0xe65cc8 │ │ │ │ - blls 0x6801d0 │ │ │ │ + blmi 0xe65ce0 │ │ │ │ + blls 0x6801e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04347f0 │ │ │ │ strtmi fp, [r1], -r9, asr #29 │ │ │ │ - rscvc pc, ip, pc, asr #12 │ │ │ │ - eorseq pc, r0, r0, asr #5 │ │ │ │ + andeq pc, r4, r0, asr #4 │ │ │ │ + eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf043ac05 │ │ │ │ subcs pc, r0, #3088 @ 0xc10 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc 1, cr15, [r4], {131} @ 0x83 │ │ │ │ - strtcc pc, [ip], -r0, asr #4 │ │ │ │ + ldc 1, cr15, [r8], {131} @ 0x83 │ │ │ │ + strbcc pc, [r4], -r0, asr #4 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[2] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strbpl pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ + ldrbpl pc, [r8, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ - @ instruction: 0x4651fdd7 │ │ │ │ + ldrbmi pc, [r1], -fp, asr #27 @ │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ @ instruction: 0xf1b9fe9f │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ svccs 0x0000fe91 │ │ │ │ @ instruction: 0x4639d095 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr4, cr3, {2} │ │ │ │ @ instruction: 0x4629e793 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr8, cr3, {2} │ │ │ │ @ instruction: 0x4648e719 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe776feb3 │ │ │ │ - mcr2 1, 0, pc, cr14, cr4, {4} @ │ │ │ │ + mcr2 1, 0, pc, cr2, cr4, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7d440 │ │ │ │ + bl 0xfec7d458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0439301 │ │ │ │ stmdami pc, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xffa4f7fa │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr12, cr3, {2} │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0434010 │ │ │ │ tstcs r1, r3, asr #28 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ @ instruction: 0xe7f1fe7f │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d4a4 │ │ │ │ + bl 0xfec7d4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xdb7b2c │ │ │ │ + blmi 0xdb7b44 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdp2 0, 2, cr15, cr4, cr3, {2} │ │ │ │ stmdami fp!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d2200 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf7fa042f │ │ │ │ subcs pc, r0, #412 @ 0x19c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1ce28f4 │ │ │ │ + bl 0x1de290c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64b9402 │ │ │ │ - vmull.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d15, d4 │ │ │ │ - vqdmulh.s d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf194c000 │ │ │ │ - @ instruction: 0x4639fd37 │ │ │ │ + ldrtmi pc, [r9], -fp, lsr #26 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - bllt 0x4e5b14 │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + bllt 0x4e5b2c │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0434621 │ │ │ │ ldmiblt sp!, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #268]! @ 0x10c │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d3 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [ip, #268] @ 0x10c │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ sbcsle r2, pc, r0, lsl #26 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf194e7e4 │ │ │ │ - svclt 0x0000fd6d │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d588 │ │ │ │ + bl 0xfec7d5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ ldc2 0, cr15, [sl, #268]! @ 0x10c │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r6, lsr #4 │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #268]! @ 0x10c │ │ │ │ - addpl pc, r8, sp, asr #12 │ │ │ │ + adcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #268]! @ 0x10c │ │ │ │ vqdmulh.s , q0, │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vmla.f32 d31, d30, d15 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vmla.f32 d31, d31, d9 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 0, cr15, [r0, #268] @ 0x10c │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0cf │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r1, lsl #27]! @ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d628 │ │ │ │ + bl 0xfec7d640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r0, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stmdavs sp!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9515 │ │ │ │ @ instruction: 0xf0150500 │ │ │ │ strmi pc, [r7], -r3, asr #20 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0x4604fa39 │ │ │ │ - eorsvs pc, r4, sp, asr #12 │ │ │ │ + subvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf0436826 │ │ │ │ subcs pc, r0, #5312 @ 0x14c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - b 0xfe9e2a8c │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + b 0xfeae2aa4 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - ldrtmi pc, [r9], -sp, ror #24 @ │ │ │ │ + ldrtmi pc, [r9], -r1, ror #24 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ mcrcs 13, 0, pc, cr2, cr5, {1} @ │ │ │ │ stmdale r5, {r3, r4, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #28 │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + rsbvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-268]! @ 0xfffffef4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [sl, #-268] @ 0xfffffef4 │ │ │ │ - subsvs pc, r0, sp, asr #12 │ │ │ │ + rsbvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf043e7e8 │ │ │ │ @ instruction: 0x4621fd11 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - b 0x1a62b08 │ │ │ │ + b 0x1b62b20 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vaddhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ andls r0, r2, r0, lsr r4 │ │ │ │ strls sl, [r1], #-2053 @ 0xfffff7fb │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - ldrtmi pc, [r9], -fp, lsr #24 @ │ │ │ │ + @ instruction: 0x4639fc1f │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ @ instruction: 0xf64dfcf3 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r1, sp, ror #25] @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ - movtcs lr, #2624 @ 0xa40 │ │ │ │ + movtcs lr, #2628 @ 0xa44 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d1, d0 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ strls r0, [r0], #-561 @ 0xfffffdcf │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ - stc2 1, cr15, [lr], {148} @ 0x94 │ │ │ │ + stc2 1, cr15, [r2], {148} @ 0x94 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r6], {67} @ 0x43 │ │ │ │ @ instruction: 0xf194e7aa │ │ │ │ - svclt 0x0000fc71 │ │ │ │ + svclt 0x0000fc65 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7d77c │ │ │ │ + bl 0xfec7d794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ ldc2 0, cr15, [lr], #268 @ 0x10c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #268 @ 0x10c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fa3f │ │ │ │ @ instruction: 0xf64db3b0 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ orrlt pc, r5, r1, lsr #25 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf9d4f7fb │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ vceq.f32 d31, d14, d17 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04340f8 │ │ │ │ @ instruction: 0xf64dbc8f │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r7, r5, lsl #25]! @ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, lsl #20 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r9, ror #24] @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, sp, #24, #27 │ │ │ │ - eorseq r5, r5, ip, lsr #7 │ │ │ │ + eorseq r5, r5, r4, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7d868 │ │ │ │ + bl 0xfec7d880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ mcrr2 0, 4, pc, r8, cr3 @ │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, asr #19 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r0!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2], {67} @ 0x43 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r7, lsl #24]! @ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x6282a │ │ │ │ + blx 0x62842 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -fp, lsl #19 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [pc, fp, ror #23]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, pc, #23, #20 │ │ │ │ - eorseq r5, r5, ip, lsr #7 │ │ │ │ + eorseq r5, r5, r4, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d964 │ │ │ │ + bl 0xfec7d97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x10b7fec │ │ │ │ + blmi 0x10b8004 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ strtmi pc, [r0], -r5, asr #23 │ │ │ │ @ instruction: 0xf954f015 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ subcs pc, r0, #185344 @ 0x2d400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - stmdb r4, {r0, r1, r7, r8, ip, sp, lr, pc} │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + stmdb r8, {r0, r1, r7, r8, ip, sp, lr, pc} │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - ldrtmi pc, [r9], -pc, asr #21 @ │ │ │ │ + ldrtmi pc, [r9], -r3, asr #21 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ subcs pc, r0, #154624 @ 0x25c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmia sl!, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia lr!, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ strls r0, [r1, #-561] @ 0xfffffdcf │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4631fab9 │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #21 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - blmi 0x6a5618 │ │ │ │ - blls 0x680880 │ │ │ │ + blmi 0x6a5630 │ │ │ │ + blls 0x680898 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ ldmdblt r4, {r0, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ae2956 │ │ │ │ + blx 0x1ae296e │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e296e │ │ │ │ + blx 0x17e2986 │ │ │ │ @ instruction: 0xf194e7a3 │ │ │ │ - svclt 0x0000faf5 │ │ │ │ + svclt 0x0000fae9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7da74 │ │ │ │ + bl 0xfec7da8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0x11e299e │ │ │ │ + blx 0x11e29b6 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe629ba │ │ │ │ + blx 0xe629d2 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r3, asr #17 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xa629da │ │ │ │ + blx 0xa629f2 │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r0!, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ ldc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x462a08 │ │ │ │ + bllt 0x462a20 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r1, lsl #22]! @ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffee2a34 │ │ │ │ + blx 0xffee2a4c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, lsl #17 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [pc, r5, ror #21]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, r9, #21, #20 │ │ │ │ - eorseq r5, r5, ip, lsr #7 │ │ │ │ + eorseq r5, r5, r4, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0430440 │ │ │ │ ldrtmi pc, [r0], -r1, asr #21 @ │ │ │ │ @ instruction: 0xf850f015 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - blx 0xfee65478 │ │ │ │ + blx 0xfee65490 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fa0949 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe9e2adc │ │ │ │ + blt 0xfe9e2af4 │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ @ instruction: 0xf1b8ffd5 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe562b00 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0xfe562b18 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe362b10 │ │ │ │ + blt 0xfe362b28 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vpmin.s8 , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04341f0 │ │ │ │ stmiblt r6, {r0, r2, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1be2b4c │ │ │ │ + blx 0x1be2b64 │ │ │ │ @ instruction: 0xf64de7b7 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf1b8fa5f │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ ldrtmi lr, [r1], -r0, asr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1562b80 │ │ │ │ + blx 0x1562b98 │ │ │ │ svclt 0x0000e79d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dc80 │ │ │ │ + bl 0xfec7dc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [lr], -pc, lsr #32 │ │ │ │ @ instruction: 0x5708e9dd │ │ │ │ @ instruction: 0xf0439201 │ │ │ │ - bls 0x1a538c │ │ │ │ + bls 0x1a53a4 │ │ │ │ strbeq pc, [r0], #-5 @ │ │ │ │ svceq 0x0064f112 │ │ │ │ ldrmi sp, [r1], -pc, lsr #32 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xbe2bcc │ │ │ │ + blx 0xbe2be4 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ cmnplt r8, #740 @ p-variant is OBSOLETE @ 0x2e4 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - blx 0xfee6534c │ │ │ │ + blx 0xfee65364 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fa0949 │ │ │ │ stmdblt r4, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ mvnslt fp, fp, lsl #20 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff3ef7fa │ │ │ │ @ instruction: 0xf64de7f0 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0x4630f9fb │ │ │ │ @ instruction: 0xff8af014 │ │ │ │ bicle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db9ae │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [lr, fp, ror #19] @ │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andspl pc, ip, sp, asr #12 │ │ │ │ + eorspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f043 │ │ │ │ ldrtmi lr, [r1], -sl, asr #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9d4f043 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dd78 │ │ │ │ + bl 0xfec7dd90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ stcls 7, cr6, [sl], {8} │ │ │ │ @ instruction: 0xf9bef043 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r4, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4611 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf043022f │ │ │ │ strtmi pc, [r8], -pc, lsr #19 │ │ │ │ @ instruction: 0xff3ef014 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r8!, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - blx 0xa64bca │ │ │ │ + blx 0xa64be2 │ │ │ │ andcs r4, r0, #2490368 @ 0x260000 │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ ldmiblt r4, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf98af043 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ strtmi fp, [r1], -r1, lsl #19 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf976f043 │ │ │ │ @ instruction: 0xf64de7ea │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strtmi pc, [r8], -fp, ror #18 │ │ │ │ mrc2 0, 7, pc, cr10, cr4, {0} │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, fp, #18, #27 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ str pc, [lr, pc, asr #18]! │ │ │ │ - eorseq r5, r5, r4, asr #8 │ │ │ │ - mlaseq r5, r8, r4, r5 │ │ │ │ + eorseq r5, r5, ip, asr r4 │ │ │ │ + ldrhteq r5, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7de88 │ │ │ │ + bl 0xfec7dea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4], {73} @ 0x49 │ │ │ │ @ instruction: 0xf043461e │ │ │ │ @ instruction: 0xf115f939 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrtmi pc, [r0], -fp, lsr #18 @ │ │ │ │ mrc2 0, 5, pc, cr10, cr4, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd049 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmiblt ip!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf910f043 │ │ │ │ tstcs r1, r8 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r4, {r0, r1, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vrhadd.s8 , q8, │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vtst.8 , q15, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ @ instruction: 0xf64db8eb │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrtmi pc, [r0], -r1, ror #17 @ │ │ │ │ mrc2 0, 3, pc, cr0, cr4, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f043 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8c4f043 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7df98 │ │ │ │ + bl 0xfec7dfb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff0 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf043461c │ │ │ │ @ instruction: 0x4630f8b1 │ │ │ │ mcr2 0, 2, pc, cr0, cr4, {0} @ │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf114f8a1 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0x4628f893 │ │ │ │ mcr2 0, 1, pc, cr2, cr4, {0} @ │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf884f043 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt ip!, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf872f043 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -r1, lsl #28 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d0, d5 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrb pc, [fp, r1, ror #16] @ │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, r5, #16, #19 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ str pc, [r6, r9, asr #16]! │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xe7b7f83d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e0a4 │ │ │ │ + bl 0xfec7e0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14b8728 │ │ │ │ + blmi 0x14b8740 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x571ce9dd │ │ │ │ @ instruction: 0xf824f043 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf816f043 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r5, lsr #27 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf806f043 │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfffaf042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf644a805 │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1820433 │ │ │ │ - movtcs lr, #3402 @ 0xd4a │ │ │ │ + movtcs lr, #3406 @ 0xd4e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff14f193 │ │ │ │ + @ instruction: 0xff08f193 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffdcf042 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d14, d28 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00ccf042 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r5, r1, asr #31] @ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffb6f042 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r5, asr #26 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [sp, r5, lsr #31] │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe791ff99 │ │ │ │ - @ instruction: 0xff34f193 │ │ │ │ + @ instruction: 0xff28f193 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf64d4b47 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf042691e │ │ │ │ subcs pc, r0, #492 @ 0x1ec │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r0, #-1613]! @ 0xfffff9b3 │ │ │ │ - streq pc, [pc, #-704]! @ 0x126d6c │ │ │ │ - stcl 1, cr15, [sl], {130} @ 0x82 │ │ │ │ + strbne pc, [r8, #-1613] @ 0xfffff9b3 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x126d84 │ │ │ │ + stcl 1, cr15, [lr], {130} @ 0x82 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9502 │ │ │ │ - vaddhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - stmdage r5, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0424641 │ │ │ │ shsaxmi pc, r8, sp @ │ │ │ │ stc2l 0, cr15, [ip], #80 @ 0x50 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff50f042 │ │ │ │ @ instruction: 0xf64dbb9e │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ subcs pc, r0, #276 @ 0x114 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [r8], {130} @ 0x82 │ │ │ │ + ldc 1, cr15, [ip], {130} @ 0x82 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d0, d5 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ strls r0, [r0], #-305 @ 0xfffffecf │ │ │ │ @ instruction: 0xf6449102 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - strbmi pc, [r9], -r3, ror #28 @ │ │ │ │ + @ instruction: 0x4649fe57 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - blmi 0x766d6c │ │ │ │ - blls 0x68112c │ │ │ │ + blmi 0x766d84 │ │ │ │ + blls 0x681144 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ shadd16mi fp, r1, fp │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff10f042 │ │ │ │ ldmdblt pc!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [r5, r7, lsl #30]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr2, {2} │ │ │ │ @ instruction: 0xf193e7ac │ │ │ │ - svclt 0x0000fe99 │ │ │ │ + svclt 0x0000fe8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmib sp, {r7, ip, pc}^ │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0420300 │ │ │ │ @ instruction: 0xf114fedd │ │ │ │ subsle r0, pc, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strtmi pc, [r8], -pc, asr #29 │ │ │ │ mrrc2 0, 1, pc, lr, cr4 @ │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ subcs pc, r0, #3056 @ 0xbf0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtne pc, [r0], -sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - stc 1, cr15, [lr], {130} @ 0x82 │ │ │ │ + ldc 1, cr15, [r2], {130} @ 0x82 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9602 │ │ │ │ - vabal.s8 q9, d0, d4 │ │ │ │ + vorr.i32 d18, #786432 @ 0x000c0000 │ │ │ │ vqrshl.s8 d16, d16, d15 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ strls r0, [r1, #-1075] @ 0xfffffbcd │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - @ instruction: 0x4639fdd9 │ │ │ │ + ldrtmi pc, [r9], -sp, asr #27 @ │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ subcs pc, r0, #2576 @ 0xa10 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xffe637e4 │ │ │ │ + bl 0xfff637fc │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - strbmi pc, [r1], -r7, asr #27 @ │ │ │ │ + @ instruction: 0x4641fdbb │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ andcs pc, r1, #2288 @ 0x8f0 │ │ │ │ @ instruction: 0x4649481f │ │ │ │ @ instruction: 0xf814f7fa │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d31 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 7, cr15, cr10, cr2, {2} │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr0, cr2, {2} │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr2, {2} │ │ │ │ @ instruction: 0x4629e79f │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf193e793 │ │ │ │ - svclt 0x0000fdef │ │ │ │ + svclt 0x0000fde3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, ip, lsr #7 │ │ │ │ + eorseq r5, r5, r4, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7e484 │ │ │ │ + bl 0xfec7e49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe8 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r4, [pc], -r6, lsl #12 │ │ │ │ cdp2 0, 3, cr15, cr10, cr2, {2} │ │ │ │ svceq 0x0064f115 │ │ │ │ strtmi sp, [r9], -r0, asr #32 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr12, cr2, {2} │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fbbb │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr12, cr2, {2} │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr14, cr2, {2} │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fb9d │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #264]! @ 0x108 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [r6, #264]! @ 0x108 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #264]! @ 0x108 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fb7b │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf64dbb97 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, fp, #27, #30 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fb5f │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q0, q3 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7bffdbf │ │ │ │ vmin.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7b3fdb3 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r9, r7, lsr #27] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e5d0 │ │ │ │ + bl 0xfec7e5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15f8c54 │ │ │ │ + blmi 0x15f8c6c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x471ce9dd │ │ │ │ stc2 0, cr15, [lr, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -sp, lsl #22 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-264]! @ 0xfffffef8 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #-264]! @ 0xfffffef8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf644a805 │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1820433 │ │ │ │ - movtcs lr, #2738 @ 0xab2 │ │ │ │ + movtcs lr, #2742 @ 0xab6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d0 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ vqadd.s8 d16, d15, d17 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ + ldc2l 1, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #-264] @ 0xfffffef8 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q7, q2 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r4, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r5, r9, lsr #26] @ │ │ │ │ @ instruction: 0xf64db9b5 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe79dfd1d │ │ │ │ @ instruction: 0xf64db9b6 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7a1fd11 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r5, r5, lsl #26] │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe789fcf9 │ │ │ │ - ldc2 1, cr15, [r4], {147} @ 0x93 │ │ │ │ + stc2 1, cr15, [r8], {147} @ 0x93 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e734 │ │ │ │ + bl 0xfec7e74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ ldrmi r0, [lr], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ svcls 0x000a4508 │ │ │ │ stc2l 0, cr15, [r0], #264 @ 0x108 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4611 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf042022f │ │ │ │ @ instruction: 0x4630fcd1 │ │ │ │ - blx 0x19635c8 │ │ │ │ + blx 0x19635e0 │ │ │ │ suble r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xf114fcc1 │ │ │ │ suble r0, r3, r4, ror #30 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4628fcb3 │ │ │ │ - blx 0x11e3604 │ │ │ │ + blx 0x11e361c │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd042 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stmdami lr!, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04240f0 │ │ │ │ @ instruction: 0xf64dbc95 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrtmi pc, [r0], -fp, lsl #25 @ │ │ │ │ - blx 0x7e3654 │ │ │ │ + blx 0x7e366c │ │ │ │ @ instruction: 0xd1b92800 │ │ │ │ @ instruction: 0xf64dbb96 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7b8fc7b │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subspl pc, r0, sp, asr #12 │ │ │ │ + rsbpl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601f9ff │ │ │ │ @ instruction: 0xd1bc2800 │ │ │ │ @ instruction: 0xf64db955 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, pc, #24, #27 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, r3, #24, #15 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r4, r7, asr #24] │ │ │ │ - eorseq r5, r5, ip, lsr #7 │ │ │ │ + eorseq r5, r5, r4, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e894 │ │ │ │ + bl 0xfec7e8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ - blmi 0x15f8f10 │ │ │ │ + blmi 0x15f8f28 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @ instruction: 0xf0420300 │ │ │ │ ldrtmi pc, [r0], -sp, lsr #24 @ │ │ │ │ @ instruction: 0xf9bcf014 │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stccs 12, cr15, [r0], {29} │ │ │ │ @ instruction: 0xf414d060 │ │ │ │ strtmi r4, [r0], -r0, asr #7 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ movwls r2, #20736 @ 0x5100 │ │ │ │ @ instruction: 0xf94af7fa │ │ │ │ ldmdblt fp!, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , q7, │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r0], {66} @ 0x42 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ strbne sl, [lr, r7, lsl #16]! │ │ │ │ - ldmdb r2, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + ldmdb r6, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - @ instruction: 0xf426fb19 │ │ │ │ + @ instruction: 0xf426fb0d │ │ │ │ vbic.i32 q11, #223 @ 0x000000df │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ - bleq 0xba66cc │ │ │ │ + bleq 0xba66e4 │ │ │ │ tstpl r6, r1, asr #20 │ │ │ │ stmdage r7, {r6, r9, sp} │ │ │ │ tstpeq r7, r5, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ - stmdb r8!, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb ip!, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2055 @ 0xfffff7f9 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d25, d3, d2 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - @ instruction: 0x4629faf3 │ │ │ │ + strtmi pc, [r9], -r7, ror #21 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ @ instruction: 0xe7a9fbbb │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andspl pc, ip, sp, asr #12 │ │ │ │ + eorspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfed638be │ │ │ │ + blx 0xfed638d6 │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfea638d6 │ │ │ │ + blx 0xfea638ee │ │ │ │ ldrtmi lr, [r1], -r5, lsl #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe7638ee │ │ │ │ + blx 0xfe763906 │ │ │ │ @ instruction: 0xf193e779 │ │ │ │ - svclt 0x0000fb33 │ │ │ │ + svclt 0x0000fb27 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf64d4b49 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0x1fe392a │ │ │ │ + blx 0x1fe3942 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ @ instruction: 0xf182062f │ │ │ │ - movtcs lr, #2250 @ 0x8ca │ │ │ │ + movtcs lr, #2254 @ 0x8ce │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xfe663ea0 │ │ │ │ + blx 0xfe363eb8 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1863966 │ │ │ │ + blx 0x186397e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ - movtcs lr, #2224 @ 0x8b0 │ │ │ │ + movtcs lr, #2228 @ 0x8b4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe1e3ec4 │ │ │ │ + blx 0x1ee3edc │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x13e398a │ │ │ │ + blx 0x13e39a2 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf007e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ @ instruction: 0xf64d0003 │ │ │ │ - vshr.s64 d22, d8, #64 │ │ │ │ + vshr.s64 d22, d16, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ - blmi 0xa66590 │ │ │ │ - blls 0x681908 │ │ │ │ + blmi 0xa665a8 │ │ │ │ + blls 0x681920 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ @ instruction: 0xf64dbb2d │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vaddl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r8, r7, lsr #22]! @ │ │ │ │ - rsbsvs pc, r4, sp, asr #12 │ │ │ │ + addvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x9639de │ │ │ │ + blx 0x9639f6 │ │ │ │ @ instruction: 0xf64de7e1 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ bfi pc, r9, #22, #5 @ │ │ │ │ - addvs pc, ip, sp, asr #12 │ │ │ │ + adcvs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5e39fa │ │ │ │ + blx 0x5e3a12 │ │ │ │ @ instruction: 0xf193e7d3 │ │ │ │ - subcs pc, r0, #708608 @ 0xad000 │ │ │ │ + subcs pc, r0, #659456 @ 0xa1000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda r2!, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r6!, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - vrhadd.s8 d25, d13, d2 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf64d9102 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - ldrtmi pc, [r9], -sp, lsr #20 @ │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #20 @ │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ @ instruction: 0xe7b6faf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdapl r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ - blx 0xff8e3a60 │ │ │ │ + blx 0xff8e3a78 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff4e3a80 │ │ │ │ + blx 0xff4e3a98 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d051 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff0e3aa0 │ │ │ │ + blx 0xff0e3ab8 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -sp, asr #16 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfece3ac0 │ │ │ │ + blx 0xfece3ad8 │ │ │ │ andcs r4, r0, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ stmiblt ip, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe8e3ae0 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + blx 0xfe8e3af8 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe6e3af0 │ │ │ │ + blt 0xfe6e3b08 │ │ │ │ vmax.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ vpmax.s8 d31, d30, d11 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04241f0 │ │ │ │ - bllt 0x6d641c │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x6d6434 │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1f63b2c │ │ │ │ - bllt 0x7218c8 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1f63b44 │ │ │ │ + bllt 0x7218e0 │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1c63b44 │ │ │ │ - bllt 0x6a18f0 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1c63b5c │ │ │ │ + bllt 0x6a1908 │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1963b5c │ │ │ │ + blx 0x1963b74 │ │ │ │ @ instruction: 0x4631e7b0 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1663b74 │ │ │ │ + blx 0x1663b8c │ │ │ │ ldrtmi lr, [r9], -r4, lsl #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1363b8c │ │ │ │ + blx 0x1363ba4 │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1063ba4 │ │ │ │ + blx 0x1063bbc │ │ │ │ svclt 0x0000e78c │ │ │ │ - eorseq r5, r5, ip, asr #10 │ │ │ │ + eorseq r5, r5, r4, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ecac │ │ │ │ + bl 0xfec7ecc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19f9334 │ │ │ │ + blmi 0x19f934c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x461ce9dd │ │ │ │ - blx 0x963bdc │ │ │ │ + blx 0x963bf4 │ │ │ │ svceq 0x0064f115 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4638fa11 │ │ │ │ @ instruction: 0xffa0f013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x163c1c │ │ │ │ + blx 0x163c34 │ │ │ │ subsle r2, pc, r0, lsl #24 │ │ │ │ strbmi pc, [r0, #1044] @ 0x414 @ │ │ │ │ svclt 0x000c4620 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xff2ef7f9 │ │ │ │ - blmi 0x12d6140 │ │ │ │ - blls 0x681b98 │ │ │ │ + blmi 0x12d6158 │ │ │ │ + blls 0x681bb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d30, d3 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r4!, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ - svc 0x0036f181 │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + svc 0x003af181 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbpl pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ + ldrbpl pc, [r8, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ - vld2. {d15-d16}, [r4 :256]! │ │ │ │ + vld2. {d15-d16}, [r4 :256], r1 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - bleq 0xda6294 │ │ │ │ + bleq 0xda62ac │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - svc 0x000cf181 │ │ │ │ + svc 0x0010f181 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d25, d3, d2 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - @ instruction: 0x4621f8d7 │ │ │ │ + strtmi pc, [r1], -fp, asr #17 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ @ instruction: 0xe7a8f99f │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andspl pc, ip, sp, asr #12 │ │ │ │ + eorspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf994f042 │ │ │ │ @ instruction: 0xf64de79d │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrtmi pc, [r8], -r9, lsl #19 @ │ │ │ │ @ instruction: 0xff18f013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf64db957 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe775f977 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r9, -fp, ror #18]! @ │ │ │ │ - @ instruction: 0xf906f193 │ │ │ │ + @ instruction: 0xf8faf193 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ee50 │ │ │ │ + bl 0xfec7ee68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r0, lsl #31 │ │ │ │ - blmi 0xfe1794cc │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + blmi 0xfe1794e4 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andls r6, r4, #4784128 @ 0x490000 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf042330a │ │ │ │ - bls 0x2661a8 │ │ │ │ + bls 0x2661c0 │ │ │ │ svceq 0x0064f112 │ │ │ │ @ instruction: 0x4611d075 │ │ │ │ - subspl pc, ip, sp, asr #12 │ │ │ │ + rsbspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf93af042 │ │ │ │ @ instruction: 0xf0134620 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d074 │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andpl pc, ip, sp, asr #12 │ │ │ │ + eorpl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf92af042 │ │ │ │ - blcs 0x70e948 │ │ │ │ - bls 0x95e0e0 │ │ │ │ + blcs 0x70e960 │ │ │ │ + bls 0x95e0f8 │ │ │ │ tstcs r8, r6, lsl #16 │ │ │ │ ldc2l 0, cr15, [r0, #-40] @ 0xffffffd8 │ │ │ │ rsble r2, fp, r0, lsl #16 │ │ │ │ - blcs 0x14e958 │ │ │ │ + blcs 0x14e970 │ │ │ │ @ instruction: 0xf64dd042 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ stmdbls r0!, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf912f042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a80d │ │ │ │ - movtcs lr, #3686 @ 0xe66 │ │ │ │ + movtcs lr, #3690 @ 0xe6a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - stclcc 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ + ldclcc 6, cr15, [ip], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ stmdage sp, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclpl 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldclpl 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf82af193 │ │ │ │ + @ instruction: 0xf81ef193 │ │ │ │ stmdage sp, {r0, r5, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf8f2f042 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf042 │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, lr, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f042 │ │ │ │ @ instruction: 0xf64de7bc │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strtmi pc, [r0], -r5, asr #17 │ │ │ │ mrc2 0, 2, pc, cr4, cr3, {0} │ │ │ │ orrle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0xf64dbbb4 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe789f8b5 │ │ │ │ vhadd.s8 d25, d0, d4 │ │ │ │ - vmla.i d17, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ - blls 0x2e6070 │ │ │ │ + blls 0x2e6088 │ │ │ │ andcs r4, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf7f90103 │ │ │ │ - blls 0x266688 │ │ │ │ + blls 0x2666a0 │ │ │ │ tstpeq r3, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64dd124 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf0420033 │ │ │ │ - blls 0x2e6044 │ │ │ │ + blls 0x2e605c │ │ │ │ strtle r0, [r5], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf7f9481d │ │ │ │ vpmin.s8 d31, d14, d9 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrb pc, [r5, -r9, lsl #17]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe751f87d │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + subvs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0xf874f042 │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf7f9480e │ │ │ │ @ instruction: 0xe7d6f9f9 │ │ │ │ tstlt r8, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f92100 │ │ │ │ ldrb pc, [r3, r1, lsr #27] @ │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andspl pc, ip, sp, asr #12 │ │ │ │ + eorspl pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf85ef042 │ │ │ │ @ instruction: 0xf192e7c8 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ + svclt 0x0000ffed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r4, [r5], -r0 │ │ │ │ - ldrshteq r5, [r5], -r4 │ │ │ │ - eorseq r4, r5, r0, ror #27 │ │ │ │ + eorseq r4, r5, r8, asr #27 │ │ │ │ + eorseq r5, r5, ip, lsl #12 │ │ │ │ + ldrshteq r4, [r5], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f078 │ │ │ │ + bl 0xfec7f090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf64db082 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ stmiavs ip!, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf842f042 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - movtmi pc, #34372 @ 0x8644 @ │ │ │ │ + msrmi SPSR_, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ @ instruction: 0xf644bf8b │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ vmvn.i32 d16, #3 @ 0x00000003 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ vadd.i8 d31, d0, d25 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ vand d16, d3, d17 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf0420033 │ │ │ │ @ instruction: 0xf64df81f │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stccs 8, cr15, [r0], {25} │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - @ instruction: 0x61b8f64d │ │ │ │ + bicsvs pc, r0, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf800f042 │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - adcsvc pc, r4, sp, asr #12 │ │ │ │ + sbcvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf04168e9 │ │ │ │ vmax.f32 , , │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d21, d8, #64 │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00e6f041 │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64d0400 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ubfx pc, r9, #31, #9 │ │ │ │ - rsbvc pc, r8, sp, asr #12 │ │ │ │ + addvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd2f041 │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ vrhadd.s8 , q0, │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [r4, r5, asr #31] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - subsvc pc, r0, sp, asr #12 │ │ │ │ + rsbvc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffbcf041 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d1203 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7c2ffb3 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - andsvc pc, r8, sp, asr #12 │ │ │ │ + eorsvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffaaf041 │ │ │ │ @ instruction: 0xf64de7b9 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vsra.s64 d22, d28, #64 │ │ │ │ ldr r0, [sp, pc, lsr #2] │ │ │ │ - mvnvs pc, sp, asr #12 │ │ │ │ + tstpvc r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64de798 │ │ │ │ - vsra.s64 q11, q6, #64 │ │ │ │ + vsra.s64 q11, q10, #64 │ │ │ │ ldr r0, [r3, pc, lsr #2] │ │ │ │ - bicsvs pc, r0, sp, asr #12 │ │ │ │ + mvnvs pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64de78e │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vsra.s64 q11, q6, #64 │ │ │ │ str r0, [r9, pc, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - @ instruction: 0x61acf64d │ │ │ │ + bicvs pc, r4, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xff82f041 │ │ │ │ vabd.s8 d30, d16, d0 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe786ff77 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ - blmi 0x2684f0 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ + blmi 0x268508 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1269000 │ │ │ │ @ instruction: 0xf64df947 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ ldrb r0, [pc, -pc, lsr #2] │ │ │ │ - eorseq r5, r5, r8, asr #12 │ │ │ │ + eorseq r5, r5, r0, ror #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15f98d8 │ │ │ │ + blmi 0x15f98f0 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdavs ip!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc 1, cr15, [r4], #516 @ 0x204 │ │ │ │ + stc 1, cr15, [r8], #516 @ 0x204 │ │ │ │ @ instruction: 0xf64d6861 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmls.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf041042f │ │ │ │ subcs pc, r0, #260 @ 0x104 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - ldc 1, cr15, [r4], {129} @ 0x81 │ │ │ │ + ldc 1, cr15, [r8], {129} @ 0x81 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf64ba825 │ │ │ │ - vaddhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - @ instruction: 0x4639fe5f │ │ │ │ + @ instruction: 0x4639fe53 │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ - ldccs 15, cr15, [pc, #-156] @ 0x12802c │ │ │ │ + ldccs 15, cr15, [pc, #-156] @ 0x128044 │ │ │ │ @ instruction: 0xf644d850 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ - bl 0x1e8da8 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ + bl 0x1e8dc0 │ │ │ │ vcgt.s8 d16, d19, d5 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04112e0 │ │ │ │ @ instruction: 0xf64dff17 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ movwcs pc, #7949 @ 0x1f0d @ │ │ │ │ ldrtmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a825 │ │ │ │ - movtcs lr, #3154 @ 0xc52 │ │ │ │ + movtcs lr, #3158 @ 0xc56 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - msrcc (UNDEF: 100), r4 │ │ │ │ + cmnpcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mrc2 1, 0, pc, cr12, cr2, {4} │ │ │ │ + mrc2 1, 0, pc, cr0, cr2, {4} │ │ │ │ stmdage r5!, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 14, cr15, cr4, cr1, {2} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d24 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ eorslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 13, cr15, cr4, cr1, {2} │ │ │ │ @ instruction: 0xf6444629 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ ldr pc, [r4, sp, asr #29]! │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r1, r1, asr #29] @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7b5feb5 │ │ │ │ - mrc2 1, 2, pc, cr0, cr2, {4} │ │ │ │ + mcr2 1, 2, pc, cr4, cr2, {4} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1539c30 │ │ │ │ + blmi 0x1539c48 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrtne pc, [r0], -sp, asr #12 @ │ │ │ │ + strbne pc, [r8], -sp, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ ldmdavc lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - bl 0xffb647f8 │ │ │ │ + bl 0xffc64810 │ │ │ │ @ instruction: 0xf64d6861 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ vhadd.s8 d16, d15, d31 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf0410433 │ │ │ │ subcs pc, r0, #2128 @ 0x850 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xff764818 │ │ │ │ + bl 0xff864830 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - ldrbmi pc, [r1], -fp, lsr #27 @ │ │ │ │ + @ instruction: 0x4651fd9f │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ subcs pc, r0, #1840 @ 0x730 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xff2e483c │ │ │ │ + bl 0xff3e4854 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - @ instruction: 0x4649fd99 │ │ │ │ + strbmi pc, [r9], -sp, lsl #27 @ │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ svccs 0x001ffe61 │ │ │ │ @ instruction: 0xf644d835 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ - bl 0x1e8f34 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ + bl 0x1e8f4c │ │ │ │ vcgt.s8 d16, d19, d7 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04112e0 │ │ │ │ @ instruction: 0xf64dfe51 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ movwcs pc, #7751 @ 0x1e47 @ │ │ │ │ strbmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ mvnslt pc, sp, lsl fp @ │ │ │ │ stmdage r5, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf9e8f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7e7a40 │ │ │ │ - blls 0xe82310 │ │ │ │ + blmi 0x7e7a58 │ │ │ │ + blls 0xe82328 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf04147f0 │ │ │ │ ldrtmi fp, [r9], -r9, lsr #28 │ │ │ │ - rsbcc pc, r4, r4, asr #12 │ │ │ │ + rsbscc pc, ip, r4, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr2, cr1, {2} │ │ │ │ @ instruction: 0xf1b8e7cf │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr4, cr1, {2} │ │ │ │ @ instruction: 0x4641e7d9 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr8, cr1, {2} │ │ │ │ @ instruction: 0xf192e7cd │ │ │ │ - svclt 0x0000fda3 │ │ │ │ + svclt 0x0000fd97 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f518 │ │ │ │ + bl 0xfec7f530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -pc, lsl #12 │ │ │ │ ldrmi r4, [r6], -r6, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ ldcls 3, cr0, [ip, #-0] │ │ │ │ - bl 0x1264940 │ │ │ │ + bl 0x1364958 │ │ │ │ @ instruction: 0xf64d6879 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ subcs pc, r0, #14656 @ 0x3940 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xf64958 │ │ │ │ + bl 0x1064970 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - ldcne 6, cr15, [r0], #-308 @ 0xfffffecc │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x128064 │ │ │ │ + mcrrne 6, 4, pc, r8, cr13 @ │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12807c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ - stccs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ + ldccs 6, cr15, [ip], {75} @ 0x4b │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclpl 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldclpl 2, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 1, cr15, [ip], #584 @ 0x248 │ │ │ │ + ldc2l 1, cr15, [r0], #584 @ 0x248 │ │ │ │ stmdage r5!, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #260] @ 0x104 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movtmi pc, #34372 @ 0x8644 @ │ │ │ │ + msrmi SPSR_, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldc2 0, cr15, [r4, #260]! @ 0x104 │ │ │ │ - teqpne r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #260]! @ 0x104 │ │ │ │ addcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe164418 │ │ │ │ + blx 0xfe164430 │ │ │ │ @ instruction: 0x4601b1f0 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d24 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ eorslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [ip, #260] @ 0x104 │ │ │ │ @ instruction: 0xf6444621 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ strb pc, [pc, r5, lsl #27] @ │ │ │ │ vmul.i8 , q0, │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7dbfd79 │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [pc, sp, ror #26] @ │ │ │ │ - stc2 1, cr15, [r8, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2l 1, cr15, [ip], #584 @ 0x248 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0x460a4691 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0xde44b4 │ │ │ │ + blx 0xde44cc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdahi r1, {r0, r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr5, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r6, sp, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - blvc 0x36a8b0 │ │ │ │ + blvc 0x36a8c8 │ │ │ │ vhadd.s8 d16, d30, d4 │ │ │ │ - vbic.i32 , #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 d17, d0, #0 │ │ │ │ stclne 7, cr0, [ip], #-188 @ 0xffffff44 │ │ │ │ stmdaeq lr, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - subsne pc, ip, lr, asr #4 │ │ │ │ + rsbsne pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #-260]! @ 0xfffffefc │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0414638 │ │ │ │ strmi pc, [r0, #3377]! @ 0xd31 │ │ │ │ - blvc 0xffb9cc98 │ │ │ │ - addne pc, r0, lr, asr #4 │ │ │ │ + blvc 0xffb9ccb0 │ │ │ │ + addsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #-260]! @ 0xfffffefc │ │ │ │ - subsne pc, r8, lr, asr #4 │ │ │ │ + rsbsne pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-260]! @ 0xfffffefc │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ andlt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [ip, #-260] @ 0xfffffefc │ │ │ │ - rscsvc pc, r0, sp, asr #12 │ │ │ │ + andeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #-260] @ 0xfffffefc │ │ │ │ andsle r2, r0, r2, lsl #28 │ │ │ │ stclne 14, cr1, [ip], #-460 @ 0xfffffe34 │ │ │ │ - strvs pc, [r0, -r2, asr #12]! │ │ │ │ + ldrvs pc, [r8, -r2, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ and r4, r3, sp, lsl r4 │ │ │ │ ldc2l 0, cr15, [sl], #260 @ 0x104 │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ svcne 0x0001f814 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ vand , q15, q11 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r9, sp, ror #25] @ │ │ │ │ vadd.i8 q12, q7, │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ - blt 0x1368604 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ + blt 0x136861c │ │ │ │ @ instruction: 0xf041b289 │ │ │ │ stmibvc r8!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvc sl!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr}^ │ │ │ │ andls r7, r0, r9, lsr #18 │ │ │ │ - eorseq pc, ip, lr, asr #4 │ │ │ │ + subseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], {65} @ 0x41 │ │ │ │ - subsne pc, r8, lr, asr #4 │ │ │ │ + rsbsne pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], {65} @ 0x41 │ │ │ │ ldmib r0, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d14, d1 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r5, r9, asr #25]! │ │ │ │ stmdavs r2, {r0, r6, fp, pc}^ │ │ │ │ - rsbeq pc, r0, lr, asr #4 │ │ │ │ + rsbseq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ ldc2 0, cr15, [lr], #260 @ 0x104 │ │ │ │ stmdbcs r4, {r0, r3, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ ldm pc, {r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbmi r0, {r0, ip, sp, lr, pc}^ │ │ │ │ andseq r3, fp, r2, asr #22 │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r7, fp, lsr #25] │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe77bfc9f │ │ │ │ - rsceq pc, r8, lr, asr #4 │ │ │ │ + andne pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {65} @ 0x41 │ │ │ │ - blvc 0xfec07988 │ │ │ │ - blvc 0xb87394 │ │ │ │ + blvc 0xfec079a0 │ │ │ │ + blvc 0xb873ac │ │ │ │ vhadd.s8 d25, d14, d4 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ stcvc 0, cr0, [ip], #188 @ 0xbc │ │ │ │ stclvc 4, cr9, [ip], #-12 │ │ │ │ stcvc 4, cr9, [ip], #-8 │ │ │ │ - blvc 0xffc4d608 │ │ │ │ + blvc 0xffc4d620 │ │ │ │ @ instruction: 0xf0419400 │ │ │ │ @ instruction: 0xf24efc85 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe75bfc7f │ │ │ │ - sbcseq pc, r4, lr, asr #4 │ │ │ │ + rsceq pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #-260 @ 0xfffffefc │ │ │ │ vaba.s8 q15, q15, q7 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7d7fc71 │ │ │ │ - adceq pc, ip, lr, asr #4 │ │ │ │ + sbceq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-260 @ 0xfffffefc │ │ │ │ vaba.s8 q15, q15, q0 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r9, r3, ror #24] @ │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, ip, cr1 @ │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -286900,62 +286905,62 @@ │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #20, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r0], fp, ror #17 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46314698 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrne pc, [r0, -sp, asr #12]! │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ stc2 0, cr15, [r0], {65} @ 0x41 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64ba807 │ │ │ │ - vsubhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf1810630 │ │ │ │ - movtcs lr, #2384 @ 0x950 │ │ │ │ + movtcs lr, #2388 @ 0x954 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, -r7, lsl #16] │ │ │ │ - strbpl pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ + ldrbpl pc, [r8, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - blx 0x8e4d8a │ │ │ │ + blx 0x5e4da2 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xffae484e │ │ │ │ + blx 0xffae4866 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17e673e │ │ │ │ + blx 0x17e6756 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a807 │ │ │ │ - movtcs lr, #2358 @ 0x936 │ │ │ │ + movtcs lr, #2362 @ 0x93a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - blx 0x364db6 │ │ │ │ + blx 0x64dcc │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff56487a │ │ │ │ + blx 0xff564892 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84649 │ │ │ │ andcs pc, r0, #5440 @ 0x1540 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 2, pc, cr14, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d10 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfeee48ac │ │ │ │ + bllt 0xfeee48c4 │ │ │ │ ldrb r9, [r3, -r5]! │ │ │ │ - blx 0x1564dfa │ │ │ │ + blx 0x1264e12 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsr #1 │ │ │ │ + ldrhteq r5, [r5], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f9c0 │ │ │ │ + bl 0xfec7f9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0x4607b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460c │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -286970,325 +286975,325 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf85ef013 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r4, lsl #16 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1f6492a │ │ │ │ + blx 0x1f64942 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ - @ instruction: 0xf64de8cc │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64de8d0 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - movwcs pc, #17995 @ 0x464b @ │ │ │ │ + tstpcs ip, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vcgt.s8 d25, d15, d1 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #819 @ 0x333 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe5e4ea0 │ │ │ │ + blx 0xfe2e4eb8 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x17e4966 │ │ │ │ + blx 0x17e497e │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x3a8020 │ │ │ │ - blls 0x6828d8 │ │ │ │ + blmi 0x3a8038 │ │ │ │ + blls 0x6828f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04140f0 │ │ │ │ @ instruction: 0xf192bb45 │ │ │ │ - svclt 0x0000fae1 │ │ │ │ + svclt 0x0000fad5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b09b │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @ instruction: 0xf64d6849 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlsl.s , d0, d0[2] │ │ │ │ stcls 6, cr0, [r4], #-188 @ 0xffffff44 │ │ │ │ ldrdvc lr, [r2], -sp @ │ │ │ │ stcls 0, cr9, [r5, #-20]! @ 0xffffffec │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vshl.s8 d25, d6, d15 │ │ │ │ - vmls.i d21, d0, d0[4] │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ strls r0, [r7, #-1075] @ 0xfffffbcd │ │ │ │ - blx 0x7e49e6 │ │ │ │ + blx 0x7e49fe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a809 │ │ │ │ - movtcs lr, #2158 @ 0x86e │ │ │ │ + movtcs lr, #2162 @ 0x872 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r9, lsl #16 │ │ │ │ - strcs pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrcs pc, [ip, #-1611] @ 0xfffff9b5 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - blx 0x1064f4c │ │ │ │ + blx 0xd64f64 │ │ │ │ stmdage r9, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x264a12 │ │ │ │ + blx 0x264a2a │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x1f66900 │ │ │ │ + blx 0x1f66918 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a809 │ │ │ │ - movtcs lr, #2132 @ 0x854 │ │ │ │ + movtcs lr, #2136 @ 0x858 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r3, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xae4f78 │ │ │ │ + blx 0x7e4f90 │ │ │ │ stmdage r9, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffce4a3c │ │ │ │ + blx 0xffce4a54 │ │ │ │ stmdbls r5, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f82200 │ │ │ │ andcs pc, r1, #29440 @ 0x7300 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ ldc2l 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, fp, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff664a70 │ │ │ │ - blx 0x1d64fb8 │ │ │ │ + blt 0xff664a88 │ │ │ │ + blx 0x1a64fd0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, lsr #1 │ │ │ │ + ldrhteq r5, [r5], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fb80 │ │ │ │ + bl 0xfec7fb98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x97a200 │ │ │ │ - andseq pc, r0, sp, asr #12 │ │ │ │ + blmi 0x97a218 │ │ │ │ + eoreq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419c1a │ │ │ │ subcs pc, r0, #749568 @ 0xb7000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda sl, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + stmda lr, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64b9302 │ │ │ │ - vsubw.s8 q9, q0, d4 │ │ │ │ + vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4912 @ 0x1330 │ │ │ │ - msrpl SPSR_, #-268435452 @ 0xf0000004 │ │ │ │ + cmnppl r8, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf192a805 │ │ │ │ - @ instruction: 0x4631f9d1 │ │ │ │ + ldrtmi pc, [r1], -r5, asr #19 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ andcs pc, r1, #626688 @ 0x99000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d14, d8 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe264b10 │ │ │ │ - blx 0x965058 │ │ │ │ + blt 0xfe264b28 │ │ │ │ + blx 0x665070 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fc1c │ │ │ │ + bl 0xfec7fc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415607 │ │ │ │ pldw [r4, #-2671] @ 0xfffff591 │ │ │ │ andsle r5, r0, #128, 30 @ 0x200 │ │ │ │ - andcs pc, r4, fp, asr #12 │ │ │ │ + andscs pc, ip, fp, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0414621 │ │ │ │ stmiblt r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - rsbsvs pc, ip, pc, asr #4 │ │ │ │ + addsvs pc, r4, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ rsbmi fp, r1, #372736 @ 0x5b000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ cdp2 0, 5, cr15, cr14, cr9, {0} │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ - subscc pc, r8, sp, asr #12 │ │ │ │ + rsbscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1464b80 │ │ │ │ + blx 0x1464b98 │ │ │ │ vabd.s8 q15, q15, q11 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrtmi pc, [r2], -r5, asr #20 @ │ │ │ │ tstle r9, r8, lsl #28 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, r9, lsl pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -r7 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0414629 │ │ │ │ vpmax.s8 d31, d14, d29 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r1, r7, lsr #20] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fcd0 │ │ │ │ + bl 0xfec7fce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - eorsvc pc, r4, lr, asr #4 │ │ │ │ + subvc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419d1e │ │ │ │ pldw [r4, #-2577] @ 0xfffff5ef │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64b4621 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0410030 │ │ │ │ @ instruction: 0xf64dfa07 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ - bllt 0x20a7318 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + bllt 0x20a7330 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f041 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f0f041 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , q14 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ andslt r0, r9, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r0!, {r0, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r5, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0c8 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7dff9d1 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ mcr2 0, 5, pc, cr6, cr2, {0} @ │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ subcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x6700e9d5 │ │ │ │ - svc 0x0014f180 │ │ │ │ - teqpne r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + svc 0x0018f180 │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcgt.s8 d25, d14, d2 │ │ │ │ - vrsra.s64 d17, d4, #64 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - @ instruction: 0x463bf8df │ │ │ │ + @ instruction: 0x463bf8d3 │ │ │ │ stmdage r7, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9a6f041 │ │ │ │ ldmib r5, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ @ instruction: 0xf180a807 │ │ │ │ - movtcs lr, #3832 @ 0xef8 │ │ │ │ + movtcs lr, #3836 @ 0xefc │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ andls r0, r2, #268435459 @ 0x10000003 │ │ │ │ - adcne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + adcsne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf8c2f192 │ │ │ │ + @ instruction: 0xf8b6f192 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf041a807 │ │ │ │ ldr pc, [r1, r9, lsl #19] │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe785f97d │ │ │ │ - @ instruction: 0xf918f192 │ │ │ │ + @ instruction: 0xf90cf192 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fe2c │ │ │ │ + bl 0xfec7fe44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415606 │ │ │ │ pldw [r4, #-2407] @ 0xfffff699 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64e4621 │ │ │ │ vmls.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf64b0495 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0410030 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eor fp, fp, fp, lsl r9 │ │ │ │ svccc 0x0028f854 │ │ │ │ addsmi fp, sp, #201326593 @ 0xc000001 │ │ │ │ stmiavs r5!, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ streq pc, [r2, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xd1232d01 │ │ │ │ - addpl pc, r8, sp, asr #12 │ │ │ │ + adcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf946f041 │ │ │ │ - blcc 0x183318 │ │ │ │ + blcc 0x183330 │ │ │ │ stmdale r5!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x21213422 │ │ │ │ ldrtcc r2, [r6], -r1, lsr #2 │ │ │ │ strbcc r3, [r1], #-2081 @ 0xfffff7df │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0cc │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ and pc, r1, fp, lsr #18 │ │ │ │ sbcsle r2, r6, r0, lsl #26 │ │ │ │ - rsbsvs pc, ip, pc, asr #4 │ │ │ │ + addsvs pc, r4, pc, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ strcs fp, [r4, #-2335] @ 0xfffff6e1 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r4, #72]! @ 0x48 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vqdmulh.s d31, d30, d17 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r3, sp, lsl #18]! @ │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ ldc2 0, cr15, [r0, #-72]! @ 0xffffffb8 │ │ │ │ @@ -287296,52 +287301,52 @@ │ │ │ │ @ instruction: 0xf64fe7e0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ vmul.i8 , q0, q3 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [r4, r9, ror #17] @ │ │ │ │ vmin.s8 d20, d0, d17 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf64d0231 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7c8f8dd │ │ │ │ mcr2 7, 3, pc, cr4, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf64d4bbb │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #12648448 @ 0xc10000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r0, -sp, asr #12]! │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - cdp 1, 1, cr15, cr0, cr0, {4} │ │ │ │ + cdp 1, 1, cr15, cr4, cr0, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9702 │ │ │ │ - vsubhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d18, #201326592 @ 0x0c000000 │ │ │ │ vmin.s8 d16, d15, d16 │ │ │ │ - vmls.f d21, d0, d0[4] │ │ │ │ + vbic.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x96010533 │ │ │ │ @ instruction: 0xf1919500 │ │ │ │ - @ instruction: 0x4641ffdb │ │ │ │ + strbmi pc, [r1], -pc, asr #31 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ stccs 8, cr15, [r6], #-652 @ 0xfffffd74 │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, lr, r4, lsl r0 @ │ │ │ │ orrseq r0, r3, r7, lsl #3 │ │ │ │ @@ -287364,351 +287369,351 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3ea65c │ │ │ │ + bpl 0xfe3ea674 │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #3514 @ 0xdba │ │ │ │ + movtcs lr, #3518 @ 0xdbe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - @ instruction: 0xff8cf191 │ │ │ │ + @ instruction: 0xff80f191 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf854f041 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , q0, │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ @ instruction: 0xf64d0131 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ - blmi 0x1f26fa4 │ │ │ │ - blls 0x682ef4 │ │ │ │ + blmi 0x1f26fbc │ │ │ │ + blls 0x682f0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, q7, q4 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r6!, {r0, r6, ip, sp, lr, pc} │ │ │ │ - addscs pc, r0, lr, asr #4 │ │ │ │ + adccs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf830f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #3460 @ 0xd84 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + movtcs lr, #3464 @ 0xd88 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff52f191 │ │ │ │ + @ instruction: 0xff46f191 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf81af041 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ + vshr.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ bfi pc, r3, (invalid: 16:10) @ │ │ │ │ - rsccs pc, r8, lr, asr #4 │ │ │ │ + andcc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vaba.s8 q15, q15, q5 │ │ │ │ - vshr.s64 q9, q12, #64 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldr pc, [lr, r7, lsl #16]! │ │ │ │ - andcc pc, r8, lr, asr #4 │ │ │ │ + eorcc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf800f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - vmla.f32 q15, q0, q2 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f32 q15, q0, q4 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ movtcs r0, #305 @ 0x131 │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - @ instruction: 0x41b8f64d │ │ │ │ + bicsmi pc, r0, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, q15, q5 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [lr, r7, ror #31] │ │ │ │ - adcscs pc, ip, lr, asr #4 │ │ │ │ + sbcscs pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vabd.s8 d30, d30, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ str r0, [r9, pc, lsr #32]! │ │ │ │ - addcs pc, r0, lr, asr #4 │ │ │ │ + addscs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffc8f040 │ │ │ │ vaba.s8 q15, q7, │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ffc1 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - sbccs pc, r8, lr, asr #4 │ │ │ │ + rsccs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffb6f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ vaba.s8 q15, q15, │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ffab │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - sbcscs pc, r8, lr, asr #4 │ │ │ │ + rscscs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa0f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, q15, │ │ │ │ - vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[7] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff95 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - subcs pc, r8, lr, asr #4 │ │ │ │ + rsbcs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff8af040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d30, d17 │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff7f │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - eorcs pc, r4, lr, asr #4 │ │ │ │ + eorscs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff74f040 │ │ │ │ vabd.s8 d30, d14, d27 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ subcs pc, r0, #436 @ 0x1b4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [r0], {128} @ 0x80 │ │ │ │ + stcl 1, cr15, [r4], {128} @ 0x80 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - andcs pc, ip, lr, asr #4 │ │ │ │ + eorcs pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff5ef040 │ │ │ │ vaba.s8 d30, d14, d5 │ │ │ │ - vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ strb r0, [r8, pc, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - andcs pc, r0, lr, asr #4 │ │ │ │ + andscs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff50f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ vaba.s8 q15, q7, │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 q9, d0, d12 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff45 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - rscne pc, r8, lr, asr #4 │ │ │ │ + andcs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3af040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ vmax.s8 q15, q15, │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldmdami sp, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0092201 │ │ │ │ @ instruction: 0xf7f80103 │ │ │ │ @ instruction: 0xf039f8b3 │ │ │ │ @ instruction: 0xd1220403 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xff1cf040 │ │ │ │ vmin.s8 q15, q15, │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6ccff15 │ │ │ │ - sbcne pc, r0, lr, asr #4 │ │ │ │ + sbcsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0ef040 │ │ │ │ vmax.s8 q15, q15, │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ ldrb r0, [r5], pc, lsr #32 │ │ │ │ - sbcne pc, r8, lr, asr #4 │ │ │ │ + rscne pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf64de6d0 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf882f7f8 │ │ │ │ @ instruction: 0xf191e6af │ │ │ │ - svclt 0x0000fe93 │ │ │ │ - ldrhteq r4, [r5], -r0 │ │ │ │ - eorseq r4, r5, r0, ror #27 │ │ │ │ + svclt 0x0000fe87 │ │ │ │ + eorseq r4, r5, r8, asr #27 │ │ │ │ + ldrshteq r4, [r5], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf64d4b8c │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0409078 │ │ │ │ subcs pc, r0, #3440 @ 0xd70 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrne pc, [r0, -sp, asr #12]! │ │ │ │ + strbne pc, [r8, -sp, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - stc 1, cr15, [r6], #-512 @ 0xfffffe00 │ │ │ │ + stc 1, cr15, [sl], #-512 @ 0xfffffe00 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf64b9702 │ │ │ │ - vmlal.s8 q9, d0, d4 │ │ │ │ + vmov.i16 d18, #12 @ 0x000c │ │ │ │ vtst.8 d16, d15, d16 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + vmvn.i32 , #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf8cd0633 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - ldc2l 1, cr15, [r0, #580]! @ 0x244 │ │ │ │ + stc2l 1, cr15, [r4, #580]! @ 0x244 │ │ │ │ @ instruction: 0xf64e4621 │ │ │ │ vmls.i d17, d16, d0[5] │ │ │ │ stmdage r5, {r0, r2, r4, r7, sl} │ │ │ │ cdp2 0, 11, cr15, cr4, cr0, {2} │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r3, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ vadd.i8 d22, d19, d17 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf0400033 │ │ │ │ stmdbvs r3!, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04043f0 │ │ │ │ @ instruction: 0x4619be91 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - ldrbtvc pc, [ip], #589 @ 0x24d @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x129200 │ │ │ │ - bl 0xff965804 │ │ │ │ + ldreq pc, [r4], #-1613 @ 0xfffff9b3 │ │ │ │ + strteq pc, [pc], #-704 @ 0x129218 │ │ │ │ + bl 0xffa6581c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1916400 │ │ │ │ - @ instruction: 0x4629fdb3 │ │ │ │ + strtmi pc, [r9], -r7, lsr #27 │ │ │ │ @ instruction: 0xf040a805 │ │ │ │ subcs pc, r0, #1968 @ 0x7b0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff4e5828 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + bl 0xff5e5840 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf191a805 │ │ │ │ - @ instruction: 0x4649fd9d │ │ │ │ + @ instruction: 0x4649fd91 │ │ │ │ @ instruction: 0xf040a805 │ │ │ │ strb pc, [r1, r5, ror #28] @ │ │ │ │ - eorsne pc, r0, sp, asr #12 │ │ │ │ + subne pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr14, cr0, {2} │ │ │ │ - blcc 0x1837e8 │ │ │ │ + blcc 0x183800 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfeae5878 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + bl 0xfebe5890 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbcc pc, ip, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr6, cr0, {2} │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfe3658b4 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + bl 0xfe4658cc │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ @ instruction: 0xf6442201 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0x96000133 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x183660 │ │ │ │ - blcc 0x1dd644 │ │ │ │ + blcs 0x183678 │ │ │ │ + blcc 0x1dd65c │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3f7ee8 │ │ │ │ + blcs 0x3f7f00 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - bicsvc pc, ip, sp, asr #12 │ │ │ │ + mvnsvc pc, sp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ sbcseq pc, r7, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xffe0f124 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff7e5360 │ │ │ │ + blx 0xff7e5378 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf886f012 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x167ba6 │ │ │ │ + blx 0x167bbe │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x1833c2 │ │ │ │ + blx 0x1833da │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsbscc pc, r4, sp, asr #12 │ │ │ │ + addcc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #256] @ 0x100 │ │ │ │ @ instruction: 0xf191e72e │ │ │ │ - @ instruction: 0xf7f8fd6d │ │ │ │ + @ instruction: 0xf7f8fd61 │ │ │ │ svclt 0x0000fb57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r8, asr r6 │ │ │ │ + eorseq r5, r5, r0, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ movwcs r4, #7342 @ 0x1cae │ │ │ │ @ instruction: 0x4606b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -287726,610 +287731,610 @@ │ │ │ │ tstpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4681fa7b │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5785 @ 0x1699 │ │ │ │ @ instruction: 0xf1052204 │ │ │ │ ldrmi r0, [r8], -ip, lsl #2 │ │ │ │ - blx 0x1d65434 │ │ │ │ + blx 0x1d6544c │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1ae5448 │ │ │ │ + blx 0x1ae5460 │ │ │ │ smlabblt r8, r2, r6, r4 │ │ │ │ ldrmi r6, [sl], r3, lsl #16 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf64d002f │ │ │ │ - vmvn.i16 d17, #0 @ 0x0000 │ │ │ │ + vmul.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf040082f │ │ │ │ subcs pc, r0, #7872 @ 0x1ec0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcs pc, [r4], -fp, asr #12 │ │ │ │ + ldrcs pc, [ip], -fp, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - b 0xff3e5a30 │ │ │ │ + b 0xff4e5a48 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strbpl pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ + ldrbpl pc, [r8, #-591]! @ 0xfffffdb1 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [r8], {145} @ 0x91 │ │ │ │ + stc2 1, cr15, [ip], {145} @ 0x91 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0, #-256]! @ 0xffffff00 │ │ │ │ stmdale ip, {r0, r4, sl, fp, sp} │ │ │ │ ldmdale r3!, {r0, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ eorscc r9, r2, #-1342177272 @ 0xb0000008 │ │ │ │ sbcscc r3, sl, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ stccs 15, cr13, [r9], #-200 @ 0xffffff38 │ │ │ │ rschi pc, lr, r0 │ │ │ │ strdle r2, [r3, -pc]! │ │ │ │ - subcc pc, r4, lr, asr #4 │ │ │ │ + subscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #-256] @ 0xffffff00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #2714 @ 0xa9a │ │ │ │ + movtcs lr, #2718 @ 0xa9e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - stc2l 1, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ + stc2l 1, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r4, asr #1 │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ eors pc, r1, r9, lsr #26 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #2684 @ 0xa7c │ │ │ │ + movtcs lr, #2688 @ 0xa80 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - mcrr2 1, 9, pc, lr, cr1 @ │ │ │ │ + mcrr2 1, 9, pc, r2, cr1 @ │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6, #-256] @ 0xffffff00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #2666 @ 0xa6a │ │ │ │ + movtcs lr, #2670 @ 0xa6e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - ldc2 1, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ + ldc2 1, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf64d8094 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64d022f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ ldrtmi r0, [r9], -pc, lsr #32 │ │ │ │ ldc2l 0, cr15, [r6], #256 @ 0x100 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - movtcs lr, #2634 @ 0xa4a │ │ │ │ + movtcs lr, #2638 @ 0xa4e │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - ldc2 1, cr15, [r8], {145} @ 0x91 │ │ │ │ + stc2 1, cr15, [ip], {145} @ 0x91 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0], #256 @ 0x100 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r7, #64 @ 0x40 │ │ │ │ - subseq pc, ip, lr, asr #4 │ │ │ │ + rsbseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ sha1c.32 , q15, │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r1, r9, asr #25]! │ │ │ │ - subscc pc, r0, lr, asr #4 │ │ │ │ + rsbcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], {64} @ 0x40 │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ stmiale r7!, {r2, r3, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq r9, r2, r7, lsl #19 │ │ │ │ - andseq r9, r2, r9, ror r9 │ │ │ │ - andseq r9, r2, r3, lsr r9 │ │ │ │ - andseq r9, r2, r5, lsr #18 │ │ │ │ - andseq r9, r2, r7, lsl r9 │ │ │ │ - andseq r9, r2, r9, lsl #18 │ │ │ │ - @ instruction: 0x001298fb │ │ │ │ - andseq r9, r2, sp, ror #17 │ │ │ │ - @ instruction: 0x001298df │ │ │ │ - @ instruction: 0x001298d1 │ │ │ │ - andseq r9, r2, fp, ror #18 │ │ │ │ - andseq r9, r2, sp, asr r9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, pc, asr #18 │ │ │ │ - andseq r9, r2, r1, asr #18 │ │ │ │ - andseq r9, r2, r3, asr #17 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - @ instruction: 0x001298b5 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, lsr #12 │ │ │ │ - mulseq r2, r9, r8 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - @ instruction: 0x001297df │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, lsr #15 │ │ │ │ - eorcc pc, r4, lr, asr #4 │ │ │ │ + mulseq r2, pc, r9 @ │ │ │ │ + mulseq r2, r1, r9 │ │ │ │ + andseq r9, r2, fp, asr #18 │ │ │ │ + andseq r9, r2, sp, lsr r9 │ │ │ │ + andseq r9, r2, pc, lsr #18 │ │ │ │ + andseq r9, r2, r1, lsr #18 │ │ │ │ + andseq r9, r2, r3, lsl r9 │ │ │ │ + andseq r9, r2, r5, lsl #18 │ │ │ │ + @ instruction: 0x001298f7 │ │ │ │ + andseq r9, r2, r9, ror #17 │ │ │ │ + andseq r9, r2, r3, lsl #19 │ │ │ │ + andseq r9, r2, r5, ror r9 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, r7, ror #18 │ │ │ │ + andseq r9, r2, r9, asr r9 │ │ │ │ + @ instruction: 0x001298db │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, sp, asr #17 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, sp, lsr r6 │ │ │ │ + @ instruction: 0x001298b1 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001297f7 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001297bd │ │ │ │ + eorscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vabd.s8 d30, d30, d31 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[2] │ │ │ │ str r0, [sl, pc, lsr #32]! │ │ │ │ - subsmi pc, r8, lr, asr #4 │ │ │ │ + rsbsmi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf64d813a │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [fp, -r3, ror #24]! @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - sbcmi pc, r4, lr, asr #4 │ │ │ │ + sbcsmi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, sl, cr0 @ │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ @ instruction: 0xf63f2b4d │ │ │ │ andge sl, r1, #63, 30 @ 0xfc │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r9, r2, pc, lsr #22 │ │ │ │ - andseq r9, r2, r1, lsr #22 │ │ │ │ - andseq r9, r2, r3, lsl fp │ │ │ │ - andseq r9, r2, r5, lsl #22 │ │ │ │ - @ instruction: 0x00129af7 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r9, ror #21 │ │ │ │ - @ instruction: 0x00129adb │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, sp, asr #21 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - @ instruction: 0x00129abf │ │ │ │ - @ instruction: 0x00129ab1 │ │ │ │ - mulseq r2, sp, sl │ │ │ │ - andseq r9, r2, r9, lsl #21 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, fp, ror sl │ │ │ │ - andseq r9, r2, sp, ror #20 │ │ │ │ - andseq r9, r2, pc, asr sl │ │ │ │ - andseq r9, r2, r1, asr sl │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r3, asr #20 │ │ │ │ - andseq r9, r2, pc, lsr #20 │ │ │ │ - andseq r9, r2, r1, lsr #20 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r3, lsl sl │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, lsl #20 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - @ instruction: 0x001299f7 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r9, ror #19 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - @ instruction: 0x001299db │ │ │ │ - andseq r9, r2, sp, asr #19 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - @ instruction: 0x001299bf │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - @ instruction: 0x001299b1 │ │ │ │ - andseq r9, r2, r3, lsr #19 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - andseq r9, r2, r5, ror #9 │ │ │ │ - mulseq r2, r5, r9 │ │ │ │ - eorsmi pc, r8, lr, asr #4 │ │ │ │ + andseq r9, r2, r7, asr #22 │ │ │ │ + andseq r9, r2, r9, lsr fp │ │ │ │ + andseq r9, r2, fp, lsr #22 │ │ │ │ + andseq r9, r2, sp, lsl fp │ │ │ │ + andseq r9, r2, pc, lsl #22 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, r1, lsl #22 │ │ │ │ + @ instruction: 0x00129af3 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, r5, ror #21 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x00129ad7 │ │ │ │ + andseq r9, r2, r9, asr #21 │ │ │ │ + @ instruction: 0x00129ab5 │ │ │ │ + andseq r9, r2, r1, lsr #21 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + mulseq r2, r3, sl │ │ │ │ + andseq r9, r2, r5, lsl #21 │ │ │ │ + andseq r9, r2, r7, ror sl │ │ │ │ + andseq r9, r2, r9, ror #20 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, fp, asr sl │ │ │ │ + andseq r9, r2, r7, asr #20 │ │ │ │ + andseq r9, r2, r9, lsr sl │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, fp, lsr #20 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, sp, lsl sl │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, pc, lsl #20 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, r1, lsl #20 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001299f3 │ │ │ │ + andseq r9, r2, r5, ror #19 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001299d7 │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, r9, asr #19 │ │ │ │ + @ instruction: 0x001299bb │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + @ instruction: 0x001294fd │ │ │ │ + andseq r9, r2, sp, lsr #19 │ │ │ │ + subsmi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfed658b6 │ │ │ │ + blx 0xfed658ce │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ strmi pc, [r1], -r3, lsl #17 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - eorsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcmi pc, r4, sp, asr #12 │ │ │ │ + adcsmi pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe7e58e2 │ │ │ │ + blx 0xfe7e58fa │ │ │ │ vmax.s8 d30, d30, d18 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vshr.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ movwcs pc, #2963 @ 0xb93 @ │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r0], r9, ror #16 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d16, d5 │ │ │ │ - vmla.i d17, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0400031 │ │ │ │ @ instruction: 0xf8d8fb83 │ │ │ │ movwcs r1, #4 │ │ │ │ andcs r2, r1, r8, lsl #4 │ │ │ │ @ instruction: 0xf858f012 │ │ │ │ strmi r4, [r4], -r3, lsl #13 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b8818d │ │ │ │ - blcc 0x17582c │ │ │ │ + blcc 0x175844 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ vand d24, d30, d2 │ │ │ │ - vqdmlal.s q10, d16, d12 │ │ │ │ + vqdmlal.s q10, d16, d20 │ │ │ │ strcs r0, [r0, -pc, lsr #18] │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143701 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0404648 │ │ │ │ @ instruction: 0xf8b8fb5d │ │ │ │ - blcc 0x175860 │ │ │ │ + blcc 0x175878 │ │ │ │ stclle 2, cr4, [fp], #748 @ 0x2ec │ │ │ │ fstmiaxeq r7, {d30-d34} @ Deprecated │ │ │ │ eorscs pc, r7, fp, lsr r8 @ │ │ │ │ - adcmi pc, r4, lr, asr #4 │ │ │ │ + adcsmi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc4639 │ │ │ │ @ instruction: 0xf89c4004 │ │ │ │ strls r3, [r1], #-2 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf0409400 │ │ │ │ @ instruction: 0xf8b8fb45 │ │ │ │ vhadd.s8 d17, d14, d0 │ │ │ │ - vshr.s64 d20, d28, #64 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe645fb3d │ │ │ │ - rsbmi pc, r8, lr, asr #4 │ │ │ │ + addmi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xee59aa │ │ │ │ + blx 0xee59c2 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldrtmi sl, [r8], -r6, asr #29 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldrt pc, [r7], -pc, lsl #17 @ │ │ │ │ - submi pc, r8, lr, asr #4 │ │ │ │ + rsbmi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xb659c6 │ │ │ │ + blx 0xb659de │ │ │ │ vaba.s8 q15, q7, q11 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [pc, -r1, lsr #22]! @ │ │ │ │ - rsccc pc, r8, lr, asr #4 │ │ │ │ + andmi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x7e59e2 │ │ │ │ + blx 0x7e59fa │ │ │ │ vabd.s8 q15, q7, q12 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe761fb13 │ │ │ │ - sbccc pc, ip, lr, asr #4 │ │ │ │ + rsccc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x4659fe │ │ │ │ + blx 0x465a16 │ │ │ │ vaba.s8 q15, q7, q5 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r3, -r5, lsl #22] @ │ │ │ │ - adcscc pc, r0, lr, asr #4 │ │ │ │ + sbccc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe5a18 │ │ │ │ + blx 0xe5a30 │ │ │ │ vabd.s8 q15, q7, q6 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe745faf7 │ │ │ │ - addscc pc, r4, lr, asr #4 │ │ │ │ + adccc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffd65a34 │ │ │ │ + blx 0xffd65a4c │ │ │ │ vaba.s8 d30, d14, d30 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r7, -r9, ror #21]! │ │ │ │ - rsbscc pc, r8, lr, asr #4 │ │ │ │ + addscc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff9e5a50 │ │ │ │ + blx 0xff9e5a68 │ │ │ │ vaba.s8 d30, d14, d16 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe729fadb │ │ │ │ - andmi pc, r8, lr, asr #4 │ │ │ │ + eormi pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff665a6c │ │ │ │ + blx 0xff665a84 │ │ │ │ vabd.s8 d30, d14, d18 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [fp, -sp, asr #21] │ │ │ │ - rsbcc pc, r8, lr, asr #4 │ │ │ │ + addcc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff2e5a88 │ │ │ │ + blx 0xff2e5aa0 │ │ │ │ vaba.s8 d30, d14, d4 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe70dfabf │ │ │ │ - addsvs pc, r8, lr, asr #4 │ │ │ │ + adcsvs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfef65aa4 │ │ │ │ + blx 0xfef65abc │ │ │ │ vabd.s8 d30, d14, d6 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6fffab1 │ │ │ │ - adcvs pc, r8, lr, asr #4 │ │ │ │ + sbcvs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfebe5ac0 │ │ │ │ + blx 0xfebe5ad8 │ │ │ │ vmin.s8 q15, q15, q12 │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrbt pc, [r1], r3, lsr #21 @ │ │ │ │ - subvs pc, r8, lr, asr #4 │ │ │ │ + rsbvs pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe865adc │ │ │ │ + blx 0xfe865af4 │ │ │ │ vmax.s8 q15, q15, q13 │ │ │ │ - vmla.i d21, d16, d0[1] │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ usat pc, #3, r5, lsl #21 @ │ │ │ │ - rsbsvs pc, r0, lr, asr #4 │ │ │ │ + addvs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe4e5af8 │ │ │ │ + blx 0xfe4e5b10 │ │ │ │ vmin.s8 q15, q15, q6 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r5], r7, lsl #21 @ │ │ │ │ - sbcspl pc, r8, lr, asr #4 │ │ │ │ + rscspl pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe165b14 │ │ │ │ + blx 0xfe165b2c │ │ │ │ vmax.s8 q15, q15, q7 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6c7fa79 │ │ │ │ - rsbpl pc, r8, lr, asr #4 │ │ │ │ + addpl pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1de5b30 │ │ │ │ + blx 0x1de5b48 │ │ │ │ vmax.s8 q15, q15, q0 │ │ │ │ - vmla.i d22, d16, d0[0] │ │ │ │ + vshr.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ svccs 0x0000fa6b │ │ │ │ ldclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ vrshl.s8 q15, , q7 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strt pc, [pc], r1, ror #20 │ │ │ │ - rscsmi pc, r0, lr, asr #4 │ │ │ │ + andpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17e5b60 │ │ │ │ + blx 0x17e5b78 │ │ │ │ vmax.s8 d30, d30, d24 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ssat pc, #2, r3, asr #20 @ │ │ │ │ - rscmi pc, r4, lr, asr #4 │ │ │ │ + rscsmi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1465b7c │ │ │ │ + blx 0x1465b94 │ │ │ │ vmin.s8 d30, d30, d10 │ │ │ │ - vshr.s64 q10, q0, #64 │ │ │ │ + vmla.i d20, d16, d0[6] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r3], r5, asr #20 │ │ │ │ - rscvs pc, r8, lr, asr #4 │ │ │ │ + andvc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10e5b98 │ │ │ │ + blx 0x10e5bb0 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r8, #-3534]! @ 0xfffff232 │ │ │ │ - sbcsvs pc, r0, lr, asr #4 │ │ │ │ + rscvs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe65bac │ │ │ │ + blx 0xe65bc4 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ str sl, [lr, #-3524]! @ 0xfffff23c │ │ │ │ - subpl pc, r0, lr, asr #4 │ │ │ │ + subspl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xbe5bc0 │ │ │ │ + blx 0xbe5bd8 │ │ │ │ vmin.s8 q15, q7, q12 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrbt pc, [r1], -r3, lsr #20 @ │ │ │ │ - andspl pc, r4, lr, asr #4 │ │ │ │ + eorpl pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x865bdc │ │ │ │ + blx 0x865bf4 │ │ │ │ vmax.s8 q15, q7, q13 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe663fa15 │ │ │ │ - addspl pc, r0, lr, asr #4 │ │ │ │ + adcpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x4e5bf8 │ │ │ │ + blx 0x4e5c10 │ │ │ │ vmin.s8 q15, q7, q6 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r5], -r7, lsl #20 @ │ │ │ │ - eorsvs pc, r4, lr, asr #4 │ │ │ │ + subvs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x165c14 │ │ │ │ + blx 0x165c2c │ │ │ │ vmax.s8 q15, q7, q7 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe647f9f9 │ │ │ │ - adcspl pc, r0, lr, asr #4 │ │ │ │ + sbcpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f2f040 │ │ │ │ vmax.s8 q15, q7, q0 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrt pc, [r9], -fp, ror #19 @ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ - rsbscs pc, r8, fp, asr #12 │ │ │ │ + addscs pc, r0, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f040 │ │ │ │ @ instruction: 0xf191e69b │ │ │ │ - smusdxcs r0, sp, r9 │ │ │ │ + smusdxcs r0, r1, r9 │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec80d64 │ │ │ │ + bl 0xfec80d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1cad98c │ │ │ │ + blmi 0x1cad9a4 │ │ │ │ stmdavs r1, {r0, r3, r4, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r3, {r8, r9}^ │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ - rsbne pc, r4, r0, asr #4 │ │ │ │ + rsbsne pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ tstls r5, pc, lsl r6 │ │ │ │ @ instruction: 0xf9c2f040 │ │ │ │ - andvc pc, r0, lr, asr #4 │ │ │ │ + andsvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9bcf040 │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7f74861 │ │ │ │ vqdmulh.s , q7, │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldmdami lr, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vld1.8 {d2-d5}, [r4], r0 │ │ │ │ @ instruction: 0xf7f7417f │ │ │ │ strbeq pc, [r0, #2869]! @ 0xb35 @ │ │ │ │ @ instruction: 0xf414d473 │ │ │ │ cmnle r9, r0, asr #3 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ strteq sp, [r1], #381 @ 0x17d │ │ │ │ addhi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-136 @ 0xffffff78 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ - andsvc pc, r8, lr, asr #4 │ │ │ │ + eorsvc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf994f040 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf016808f │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4.32 {d8-d11}, [r6], r6 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74849 │ │ │ │ vqdmulh.s d31, d14, d13 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d14, d31 │ │ │ │ - vmls.i d23, d0, d0[1] │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf040042f │ │ │ │ andcs pc, r0, #1982464 @ 0x1e4000 │ │ │ │ stmdami r3, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - blx 0xe7c08 │ │ │ │ - eorsvc pc, r0, lr, asr #4 │ │ │ │ + blx 0xe7c20 │ │ │ │ + subvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf96ef040 │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - eorne pc, ip, sp, asr #12 │ │ │ │ + subne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf966f040 │ │ │ │ - eorsvc pc, r8, lr, asr #4 │ │ │ │ + subsvc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf960f040 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ - mrc 1, 5, APSR_nzcv, cr2, cr15, {3} │ │ │ │ + mrc 1, 5, APSR_nzcv, cr6, cr15, {3} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - strbtpl pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrbtpl pc, [r8], #-591 @ 0xfffffdb1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ - @ instruction: 0x4629f87d │ │ │ │ + @ instruction: 0x4629f871 │ │ │ │ @ instruction: 0xf040a807 │ │ │ │ - blmi 0xae81a0 │ │ │ │ - blls 0x703cf8 │ │ │ │ + blmi 0xae81b8 │ │ │ │ + blls 0x703d10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ - addpl pc, r0, r5, asr #4 │ │ │ │ + addspl pc, r8, r5, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04040f0 │ │ │ │ vst2.8 {d27,d29}, [pc :256], r5 │ │ │ │ stmdami r2!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2683 @ 0xfffff585 │ │ │ │ addle r6, r5, r0, asr #3 │ │ │ │ andcs r4, r0, #2031616 @ 0x1f0000 │ │ │ │ - blx 0x1e67ca0 │ │ │ │ + blx 0x1e67cb8 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami sp, {r0, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strteq pc, [r1], #2669 @ 0xa6d │ │ │ │ svcge 0x007ef57f │ │ │ │ ldmdami sl, {r9, sp} │ │ │ │ tstppl r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1a67cc0 │ │ │ │ + blx 0x1a67cd8 │ │ │ │ @ instruction: 0xf57f0462 │ │ │ │ ldmdami r7, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74180 │ │ │ │ strteq pc, [r3], #-2651 @ 0xfffff5a5 │ │ │ │ svcge 0x0072f57f │ │ │ │ andcs r4, r0, #1245184 @ 0x130000 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x15e7ce4 │ │ │ │ + blx 0x15e7cfc │ │ │ │ ldmdami r1, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldrb pc, [r4, -sp, asr #20]! @ │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ - blx 0x1367cf8 │ │ │ │ + blx 0x1367d10 │ │ │ │ @ instruction: 0xf191e76b │ │ │ │ - svclt 0x0000f897 │ │ │ │ + svclt 0x0000f88b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r5, r4, ror #12 │ │ │ │ - eorseq r5, r5, r4, lsr #14 │ │ │ │ - mlaseq r5, r0, r7, r5 │ │ │ │ - ldrshteq r5, [r5], -r0 │ │ │ │ + eorseq r5, r5, ip, ror r6 │ │ │ │ + eorseq r5, r5, ip, lsr r7 │ │ │ │ + eorseq r5, r5, r8, lsr #15 │ │ │ │ + eorseq r5, r5, r8, lsl #16 │ │ │ │ addseq lr, r5, r4, ror #16 │ │ │ │ addseq lr, r5, ip, ror r8 │ │ │ │ addseq lr, r5, r4, lsr #17 │ │ │ │ addseq lr, r5, ip, asr #17 │ │ │ │ addseq lr, r5, r4, ror #17 │ │ │ │ @ instruction: 0x0095e8fc │ │ │ │ @ instruction: 0x0095e9bc │ │ │ │ @@ -288342,39 +288347,39 @@ │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwls r8, #30995 @ 0x7913 │ │ │ │ ldrsbge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf88af040 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x532190 │ │ │ │ - rsbvc pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + blcc 0x5321a8 │ │ │ │ + rsbsvc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - mrc2 1, 4, pc, cr2, cr0, {4} │ │ │ │ + mcr2 1, 4, pc, cr6, cr0, {4} @ │ │ │ │ @ instruction: 0xf6452200 │ │ │ │ - vmla.f d16, d16, d0[0] │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ @ instruction: 0x46100135 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf190022f │ │ │ │ - @ instruction: 0x4628fe79 │ │ │ │ + strtmi pc, [r8], -sp, ror #28 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ tstcs r4, #6094848 @ 0x5d0000 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - blls 0x2fb6ac │ │ │ │ + blls 0x2fb6c4 │ │ │ │ stmib sp, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #16]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt sl, {r6, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ @@ -288382,21 +288387,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ - subvc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + rsbvc pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - bls 0x264568 │ │ │ │ + bls 0x264580 │ │ │ │ svclt 0x00182c00 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1907802 │ │ │ │ - strtmi pc, [r8], -r1, asr #28 │ │ │ │ + @ instruction: 0x4628fe35 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ svclt 0x0000b825 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -288404,15 +288409,15 @@ │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r4, r8, fp, pc}^ │ │ │ │ ldmib sp, {r0, r1, r2, ip}^ │ │ │ │ movwls sl, #39703 @ 0x9b17 │ │ │ │ @ instruction: 0xf80ef040 │ │ │ │ andcs fp, r0, #88, 6 @ 0x60000001 │ │ │ │ strmi r9, [r4], -r7, lsl #18 │ │ │ │ - stcleq 6, cr15, [r0], {69} @ 0x45 │ │ │ │ + ldcleq 6, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf85c1e73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, lsl #5 │ │ │ │ ldrbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @@ -288430,88 +288435,88 @@ │ │ │ │ @ instruction: 0xf03f4ff0 │ │ │ │ andlt fp, fp, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorsvc pc, r4, lr, asr #4 │ │ │ │ + subvc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf810f040 │ │ │ │ svcpl 0x0080f516 │ │ │ │ @ instruction: 0xf64bd20d │ │ │ │ - vsubl.s8 q9, d0, d4 │ │ │ │ + vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46330230 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - ldc2l 1, cr15, [ip, #576] @ 0x240 │ │ │ │ + ldc2l 1, cr15, [r0, #576] @ 0x240 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ - @ instruction: 0xf81cf170 │ │ │ │ + @ instruction: 0xf820f170 │ │ │ │ rsbsmi lr, r1, #51118080 @ 0x30c0000 │ │ │ │ strmi r9, [r8], -r7, lsl #2 │ │ │ │ stc2 0, cr15, [r2], {8} │ │ │ │ strmi r9, [r2], -r7, lsl #18 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ - subscc pc, r8, sp, asr #12 │ │ │ │ + rsbscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfff0f03f │ │ │ │ svclt 0x0000e7ea │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81140 │ │ │ │ + bl 0xfec81158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf03f460e │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ vrhadd.s8 d18, d14, d1 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf16f002f │ │ │ │ - @ instruction: 0x2d1ff993 │ │ │ │ + @ instruction: 0x2d1ff997 │ │ │ │ @ instruction: 0xf644d925 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46290033 │ │ │ │ @ instruction: 0xffcef03f │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcsvs pc, r4, r3, asr #4 │ │ │ │ + rscvs pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xffc4f03f │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ - @ instruction: 0xffdcf16f │ │ │ │ + @ instruction: 0xffe0f16f │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -fp, ror #30 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - addvc pc, r4, lr, asr #4 │ │ │ │ + addsvc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf970f16f │ │ │ │ + @ instruction: 0xf974f16f │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ @ instruction: 0xf644bf71 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ - bl 0x1eac94 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ + bl 0x1eacac │ │ │ │ vcgt.s8 d16, d19, d5 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf03f12e0 │ │ │ │ ldrb pc, [r1, r1, lsr #31] @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f6294 │ │ │ │ + blvs 0xfe7f62ac │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6f4010 │ │ │ │ + blle 0x6f4028 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -288519,47 +288524,47 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x3c2e50 │ │ │ │ - blcs 0x3e042c │ │ │ │ + blcs 0x3c2e68 │ │ │ │ + blcs 0x3e0444 │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq sl, r2, r1, asr #32 │ │ │ │ - andseq sl, r2, r1, asr #32 │ │ │ │ - andseq sl, r2, r1, asr #32 │ │ │ │ - andseq sl, r2, sp, lsr r0 │ │ │ │ - andseq sl, r2, sp, lsr r0 │ │ │ │ - andseq sl, r2, sp, lsr r0 │ │ │ │ - andseq sl, r2, r1, asr #32 │ │ │ │ - andseq sl, r2, r1, asr #32 │ │ │ │ - andseq sl, r2, r1, asr #32 │ │ │ │ - andseq sl, r2, r1, asr #32 │ │ │ │ - andseq sl, r2, r1, asr #32 │ │ │ │ + andseq sl, r2, r9, asr r0 │ │ │ │ + andseq sl, r2, r9, asr r0 │ │ │ │ + andseq sl, r2, r9, asr r0 │ │ │ │ + andseq sl, r2, r5, asr r0 │ │ │ │ + andseq sl, r2, r5, asr r0 │ │ │ │ + andseq sl, r2, r5, asr r0 │ │ │ │ + andseq sl, r2, r9, asr r0 │ │ │ │ + andseq sl, r2, r9, asr r0 │ │ │ │ + andseq sl, r2, r9, asr r0 │ │ │ │ + andseq sl, r2, r9, asr r0 │ │ │ │ + andseq sl, r2, r9, asr r0 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec812ac │ │ │ │ + bl 0xfec812c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ - blx 0xe6116 │ │ │ │ + blx 0xe612e │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -288572,40 +288577,40 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81324 │ │ │ │ + bl 0xfec8133c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff3e617e │ │ │ │ + blx 0xff3e6196 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81374 │ │ │ │ + bl 0xfec8138c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe9e61ce │ │ │ │ + blx 0xfe9e61e6 │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ strmi r6, [r3], -r2 │ │ │ │ stmiavs r2!, {sp} │ │ │ │ bfine r6, sl, #1, #18 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -288614,40 +288619,40 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec813cc │ │ │ │ + bl 0xfec813e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x1ee6226 │ │ │ │ + blx 0x1ee623e │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8141c │ │ │ │ + bl 0xfec81434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x14e6276 │ │ │ │ + blx 0x14e628e │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -288659,22 +288664,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81480 │ │ │ │ + bl 0xfec81498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #29696 @ 0x7400 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1bbaa8 │ │ │ │ + bcs 0x1bbac0 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -288690,20 +288695,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec814fc │ │ │ │ + bl 0xfec81514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff8e6354 │ │ │ │ + blx 0xff8e636c │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ sbcsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ cmpvs r9, r4, lsl #2 │ │ │ │ @@ -288715,22 +288720,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81560 │ │ │ │ + bl 0xfec81578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #708608 @ 0xad000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1bbb88 │ │ │ │ + bcs 0x1bbba0 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -288746,15 +288751,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec815dc │ │ │ │ + bl 0xfec815f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, pc, ror #20 │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -288767,20 +288772,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81630 │ │ │ │ + bl 0xfec81648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x1266488 │ │ │ │ + blx 0x12664a0 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -288803,83 +288808,83 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec816c0 │ │ │ │ + bl 0xfec816d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r8, r0 @ │ │ │ │ @ instruction: 0xf8904614 │ │ │ │ stccs 3, cr5, [r0, #-0] │ │ │ │ movwcs sp, #56 @ 0x38 │ │ │ │ andcs r2, r3, r8, ror #4 │ │ │ │ @ instruction: 0xf9f6f011 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ rsbcs sp, r8, #109 @ 0x6d │ │ │ │ @ instruction: 0xf17f2100 │ │ │ │ - ldmib r4, {r2, r3, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r4, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorvs r1, r9, r0, lsl #4 │ │ │ │ ldmib r4, {r1, r3, r5, r6, sp, lr}^ │ │ │ │ strbtvs r2, [r9], -r2, lsl #2 │ │ │ │ stmiavs r2!, {r1, r3, r5, r9, sl, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r2, r9, #8, 2 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9c31cc │ │ │ │ + blvs 0x9c31e4 │ │ │ │ ldmib r4, {r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r2, [r9], #-270 @ 0xfffffef2 │ │ │ │ stcvs 4, cr6, [r2], #-168 @ 0xffffff58 │ │ │ │ stcvs 4, cr6, [r2, #-680]! @ 0xfffffd58 │ │ │ │ cdpvs 5, 2, cr6, cr2, cr10, {1} │ │ │ │ stcvs 5, cr6, [r2], #680 @ 0x2a8 │ │ │ │ stcvs 4, cr6, [r2, #936]! @ 0x3a8 │ │ │ │ cdpvs 5, 10, cr6, cr2, cr10, {3} │ │ │ │ eors r6, r2, sl, ror #11 │ │ │ │ rsbcs r4, r0, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0112003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbcs sp, r0, #53 @ 0x35 │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ - b 0xde6b5c │ │ │ │ + b 0xee6b74 │ │ │ │ stmdahi r2!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmib r4, {r1, r3, r4, pc}^ │ │ │ │ ldrbvs r2, [r9, #258] @ 0x102 │ │ │ │ stmiavs r2!, {r1, r3, r4, r7, r8, sl, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r2], #-872 @ 0xfffffc98 │ │ │ │ ldmib r4, {r1, r3, r4, sl, pc}^ │ │ │ │ tstvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9c30f8 │ │ │ │ - blvs 0xfe9c32fc │ │ │ │ + blvs 0x9c3110 │ │ │ │ + blvs 0xfe9c3314 │ │ │ │ stcvs 3, cr6, [r2], #-616 @ 0xfffffd98 │ │ │ │ stcvs 4, cr6, [r2, #-104]! @ 0xffffff98 │ │ │ │ mcrvs 4, 1, r6, cr2, cr10, {4} │ │ │ │ stcvs 5, cr6, [r2], #104 @ 0x68 │ │ │ │ stcvs 4, cr6, [r2, #360]! @ 0x168 │ │ │ │ mcrvs 4, 5, r6, cr2, cr10, {6} │ │ │ │ andcs r6, r0, sl, asr r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd30 │ │ │ │ ldrb r0, [r3, sp]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec817d0 │ │ │ │ + bl 0xfec817e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r5, ror r9 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -288891,15 +288896,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81820 │ │ │ │ + bl 0xfec81838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -288911,124 +288916,124 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81870 │ │ │ │ + bl 0xfec81888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr8, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2104 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7543018 │ │ │ │ - andlt lr, r2, r0, ror #26 │ │ │ │ + andlt lr, r2, r4, asr sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq r5, pc, r2, ror #14 │ │ │ │ + rsbseq r5, pc, sl, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec818bc │ │ │ │ + bl 0xfec818d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r8, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024694 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d19c07 │ │ │ │ stmdbls r6, {r4, r7, r9} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabt r1, sp, r9, lr │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ andscc r9, r8, r3, lsl #8 │ │ │ │ - ldc 7, cr15, [r4, #-336]! @ 0xfffffeb0 │ │ │ │ + stc 7, cr15, [r8, #-336]! @ 0xfffffeb0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, pc, r4, lsl r7 @ │ │ │ │ + ldrshteq r5, [pc], #-108 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ subsle r2, r9, r0, lsl #20 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ pkhtbmi sp, r1, sl, asr #16 │ │ │ │ ldrmi r4, [r0], -ip, lsl #12 │ │ │ │ ldrmi r2, [pc], -r8, lsl #2 │ │ │ │ - blx 0x20e6b8e │ │ │ │ + blx 0x20e6ba6 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ movwcs sp, #4189 @ 0x105d │ │ │ │ rsceq r4, sl, r1, lsr #12 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldmiblt r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -lr, lsl #8 │ │ │ │ - blx 0xff7e6ba8 │ │ │ │ - @ instruction: 0xffc2f152 │ │ │ │ + blx 0xff7e6bc0 │ │ │ │ + @ instruction: 0xffc6f152 │ │ │ │ strcs r6, [r0], -r4 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ - beq 0x1a6794 │ │ │ │ + beq 0x1a67ac │ │ │ │ @ instruction: 0xf1061d04 │ │ │ │ ldrmi r0, [r7], -r4, lsl #16 │ │ │ │ andls r4, r0, #154140672 @ 0x9300000 │ │ │ │ and r9, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8484630 │ │ │ │ strcc r6, [r1, -r4, lsl #24] │ │ │ │ adcmi r3, pc, #8, 8 @ 0x8000000 │ │ │ │ - bleq 0x3688b8 │ │ │ │ + bleq 0x3688d0 │ │ │ │ stmdavs r6!, {r1, r3, r5, ip, lr, pc} │ │ │ │ - blle 0xb75fa0 │ │ │ │ + blle 0xb75fb8 │ │ │ │ @ instruction: 0xf854d0f2 │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ @ instruction: 0xf88ef011 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ andcs fp, r0, r8, asr #3 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x15ef5c │ │ │ │ + blls 0x15ef74 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ adcsmi r1, r0, #200, 20 @ 0xc8000 │ │ │ │ tstls r0, r1, lsr pc │ │ │ │ @ instruction: 0x4630199b │ │ │ │ ldrb r9, [sl, r0, lsl #6] │ │ │ │ - @ instruction: 0xff80f152 │ │ │ │ + @ instruction: 0xff84f152 │ │ │ │ ldr r6, [ip, r5]! │ │ │ │ - @ instruction: 0xff7cf152 │ │ │ │ + @ instruction: 0xff80f152 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ ldmdblt pc, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ str r9, [sp, r1, lsl #28]! │ │ │ │ ldr r9, [r3, r1, lsl #28]! │ │ │ │ ldrcs r9, [r6], #-3585 @ 0xfffff1ff │ │ │ │ @ instruction: 0xf152e7a9 │ │ │ │ - movwcs pc, #53103 @ 0xcf6f @ │ │ │ │ + movwcs pc, #53107 @ 0xcf73 @ │ │ │ │ str r6, [sl, r3]! │ │ │ │ - bleq 0x1a6944 │ │ │ │ + bleq 0x1a695c │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81a14 │ │ │ │ + bl 0xfec81a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d7, d4 │ │ │ │ - vmlsl.s , d16, d0[0] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ andcs r0, pc, #55574528 @ 0x3500000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff5cf010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r5, asr pc @ │ │ │ │ @@ -289066,19 +289071,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81adc │ │ │ │ + bl 0xfec81af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d7, d4 │ │ │ │ - vmlsl.s , d16, d0[0] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ andcs r0, pc, #55574528 @ 0x3500000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff1af010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r3, lsl pc @ │ │ │ │ @@ -289124,326 +289129,326 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34681 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ - bvs 0x7d1a24 │ │ │ │ + bvs 0x7d1a3c │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r0, r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x180ac48 │ │ │ │ + bvs 0x180ac60 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813b │ │ │ │ ldmib r5, {r3, r6, pc}^ │ │ │ │ ldmib r5, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x15ada28 │ │ │ │ + b 0x15ada40 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ teqpcc ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r8!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r9!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ tstpeq r1, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ - b 0x113c444 │ │ │ │ + b 0x113c45c │ │ │ │ svclt 0x000c5003 │ │ │ │ cmncs r2, sp, lsr #2 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ andeq pc, r7, r2, ror #6 │ │ │ │ tstpeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf895910c │ │ │ │ - b 0x11eeae8 │ │ │ │ + b 0x11eeb00 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ @ instruction: 0x232dbf0c │ │ │ │ movwls r2, #9079 @ 0x2377 │ │ │ │ movweq pc, #16404 @ 0x4014 @ │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ rsbscs fp, r3, #12, 30 @ 0x30 │ │ │ │ andls r2, r4, #112, 4 │ │ │ │ movwls r2, #53505 @ 0xd101 │ │ │ │ - rscscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + andscc pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - blvc 0x4e60c4 │ │ │ │ + blvc 0x4e60dc │ │ │ │ @ instruction: 0x46504633 │ │ │ │ - blvc 0x3e60ac │ │ │ │ - @ instruction: 0xffe0f18f │ │ │ │ + blvc 0x3e60c4 │ │ │ │ + @ instruction: 0xffd4f18f │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r7, r0 │ │ │ │ movteq pc, #37312 @ 0x91c0 @ │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf6404650 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8cd0230 │ │ │ │ @ instruction: 0xf18f8004 │ │ │ │ - @ instruction: 0xf899ffcb │ │ │ │ - blcs 0x136adc │ │ │ │ - blne 0xff11ec34 │ │ │ │ + @ instruction: 0xf899ffbf │ │ │ │ + blcs 0x136af4 │ │ │ │ + blne 0xff11ec4c │ │ │ │ streq pc, [r0], #20 │ │ │ │ mlacs fp, r5, r8, pc @ │ │ │ │ orrscs lr, r7, #323584 @ 0x4f000 │ │ │ │ svclt 0x0018990c │ │ │ │ @ instruction: 0xf1bb461c │ │ │ │ rsble r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmdbls sp, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - bcs 0x14ae1c │ │ │ │ + bcs 0x14ae34 │ │ │ │ cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - mvncs pc, r0, asr #12 │ │ │ │ + mvnscs pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsccs pc, r4, r0, asr #12 │ │ │ │ + rscscs pc, ip, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbcs pc, [ip, r0, asr #12]! @ │ │ │ │ + strcc pc, [r4, -r0, asr #12] │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - ldrbtcs pc, [r0], r0, asr #12 @ │ │ │ │ + strcc pc, [r8], -r0, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ @ instruction: 0x46944615 │ │ │ │ muls lr, r6, r6 │ │ │ │ - stmiacs ip, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiacs r4!, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x1648a4 │ │ │ │ + bcs 0x1648bc │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - rsccs pc, r4, r0, asr #12 │ │ │ │ + rscscs pc, ip, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldrbcs pc, [r4, #1600]! @ 0x640 @ │ │ │ │ + strcc pc, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - ldrbtcs pc, [r0], r0, asr #12 @ │ │ │ │ + strcc pc, [r8], -r0, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcs 6, 15, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 1, cr15, cr0, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0x46944611 │ │ │ │ stmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldrbmi r0, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0x2e09e9cd │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf640c505 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ strcs r0, [r4, #-560] @ 0xfffffdd0 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf18f5500 │ │ │ │ - andlt pc, pc, r5, ror #30 │ │ │ │ + andlt pc, pc, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stmiacs r4, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmcs ip, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ tstcs r1, r5, lsr #14 │ │ │ │ vmin.s8 q10, , q0 │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf18f0233 │ │ │ │ - str pc, [r0, sp, asr #30] │ │ │ │ + str pc, [r0, r1, asr #30] │ │ │ │ stmdbls sp, {r0, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bcs 0x14adc4 │ │ │ │ + bcs 0x14addc │ │ │ │ msrhi CPSR_fx, r0 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + rscscs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - mvncs pc, r0, asr #12 │ │ │ │ + mvnscs pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stclcs 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stccc 6, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - strbcs pc, [ip, r0, asr #12]! @ │ │ │ │ + strcc pc, [r4, -r0, asr #12] │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ ldr r4, [r2, r6, lsl #13]! │ │ │ │ biclt r9, r1, #212992 @ 0x34000 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf6408127 │ │ │ │ - vrshr.s64 q9, q6, #64 │ │ │ │ + vrshr.s64 q9, q10, #64 │ │ │ │ @ instruction: 0xf6400230 │ │ │ │ - vqdmulh.s d18, d16, d0[6] │ │ │ │ + vmull.s8 , d0, d0 │ │ │ │ @ instruction: 0x46080c30 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ strmi r4, [lr], lr, lsl #12 │ │ │ │ stmdbls sp, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vrecps.f32 q13, q0, q15 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - bcs 0x12b0e8 │ │ │ │ + vmla.f d19, d0, d0[1] │ │ │ │ + bcs 0x12b100 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ - sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + rscscs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsccs pc, r4, r0, asr #12 │ │ │ │ + rscscs pc, ip, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - stclcs 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stccc 6, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrbtcs pc, [r0], r0, asr #12 @ │ │ │ │ + strcc pc, [r8], -r0, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ ldrb r4, [ip, -lr, lsl #13]! │ │ │ │ - ldmcs r4, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiacs ip!, {r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x164760 │ │ │ │ + bcs 0x164778 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xe7684696 │ │ │ │ subsle r2, sl, r0, lsl #20 │ │ │ │ - strcc pc, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ + strbcc pc, [r4, #-576] @ 0xfffffdc0 @ │ │ │ │ ldreq pc, [r1, #-704]! @ 0xfffffd40 │ │ │ │ - sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + rscscs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - mvncs pc, r0, asr #12 │ │ │ │ + mvnscs pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsccs pc, r4, r0, asr #12 │ │ │ │ + rscscs pc, ip, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - stclcs 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stccc 6, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - strbcs pc, [ip, r0, asr #12]! @ │ │ │ │ + strcc pc, [r4, -r0, asr #12] │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - ldrbtcs pc, [r0], r0, asr #12 @ │ │ │ │ + strcc pc, [r8], -r0, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ strb r4, [r8, -lr, lsr #13] │ │ │ │ vcge.s8 d27, d0, d10 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vqdmlsl.s q9, d16, d0[7] │ │ │ │ + vabdl.s8 , d0, d4 │ │ │ │ @ instruction: 0x46100730 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ vaba.s8 d30, d0, d21 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf6400030 │ │ │ │ - @ instruction: 0xf2c026f0 │ │ │ │ + vsubhn.i16 d19, q0, q4 │ │ │ │ @ instruction: 0x46110630 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964617 │ │ │ │ vabd.s8 d30, d0, d19 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf6400231 │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vshl.s64 q9, q10, #0 │ │ │ │ + vabal.s8 , d0, d12 │ │ │ │ @ instruction: 0xf6400530 │ │ │ │ - vqdmlsl.s q9, d16, d0[7] │ │ │ │ + vabdl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf6400730 │ │ │ │ - @ instruction: 0xf2c02ef8 │ │ │ │ + vmov.i8 d19, #0 @ 0x00 │ │ │ │ @ instruction: 0x46100e30 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xf640e70b │ │ │ │ - vrshr.s64 q9, q6, #64 │ │ │ │ + vrshr.s64 q9, q10, #64 │ │ │ │ @ instruction: 0xf6400230 │ │ │ │ - vmla.f d18, d16, d0[4] │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf6400030 │ │ │ │ - vshl.s64 q9, q10, #0 │ │ │ │ + vabal.s8 , d0, d12 │ │ │ │ @ instruction: 0xf6400530 │ │ │ │ - vqdmulh.s d18, d16, d0[6] │ │ │ │ + vmull.s8 , d0, d0 │ │ │ │ @ instruction: 0xf6400c30 │ │ │ │ - vqdmlsl.s q9, d16, d0[7] │ │ │ │ + vabdl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf6400730 │ │ │ │ - @ instruction: 0xf2c026f0 │ │ │ │ + vsubhn.i16 d19, q0, q4 │ │ │ │ @ instruction: 0xf6400630 │ │ │ │ - @ instruction: 0xf2c02ef8 │ │ │ │ + vmov.i8 d19, #0 @ 0x00 │ │ │ │ @ instruction: 0xe6ea0e30 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - ldrbcs pc, [r4, #1600]! @ 0x640 @ │ │ │ │ + strcc pc, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - cdpcs 6, 15, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 1, cr15, cr0, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe6d84616 │ │ │ │ - sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + rscscs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsccs pc, r4, r0, asr #12 │ │ │ │ + rscscs pc, ip, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldrbcs pc, [r4, #1600]! @ 0x640 @ │ │ │ │ + strcc pc, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - stclcs 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stccc 6, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrbtcs pc, [r0], r0, asr #12 @ │ │ │ │ + strcc pc, [r8], -r0, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcs 6, 15, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 1, cr15, cr0, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ ldrt r4, [lr], pc, lsl #12 │ │ │ │ - eorcc pc, ip, #64, 4 │ │ │ │ + subcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - mvncs pc, r0, asr #12 │ │ │ │ + mvnscs pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsccs pc, r4, r0, asr #12 │ │ │ │ + rscscs pc, ip, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldrbcs pc, [r4, #1600]! @ 0x640 @ │ │ │ │ + strcc pc, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strbcs pc, [ip, r0, asr #12]! @ │ │ │ │ + strcc pc, [r4, -r0, asr #12] │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - ldrbtcs pc, [r0], r0, asr #12 @ │ │ │ │ + strcc pc, [r8], -r0, asr #12 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - cdpcs 6, 15, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 1, cr15, cr0, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ ssat r4, #1, r4, lsl #13 │ │ │ │ - eorcc pc, ip, r0, asr #4 │ │ │ │ + subcc pc, r4, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + rscscs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - mvncs pc, r0, asr #12 │ │ │ │ + mvnscs pc, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldrbcs pc, [r4, #1600]! @ 0x640 @ │ │ │ │ + strcc pc, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - stclcs 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stccc 6, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - strbcs pc, [ip, r0, asr #12]! @ │ │ │ │ + strcc pc, [r4, -r0, asr #12] │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ - cdpcs 6, 15, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 1, cr15, cr0, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ str r4, [r2], r6, lsl #12 │ │ │ │ - sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + rscscs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - ldrbcs pc, [r4, #1600]! @ 0x640 @ │ │ │ │ + strcc pc, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - stclcs 6, cr15, [r8], #256 @ 0x100 │ │ │ │ + stccc 6, cr15, [r0], {64} @ 0x40 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ - cdpcs 6, 15, cr15, cr8, cr0, {2} │ │ │ │ + cdpcc 6, 1, cr15, cr0, cr0, {2} │ │ │ │ cdpeq 2, 3, cr15, cr0, cr0, {6} │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ strbt r4, [lr], -lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec82074 │ │ │ │ + bl 0xfec8208c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stmdbmi r7, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4672 │ │ │ │ andcs pc, r0, r9, lsl #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r7, r5, r0, lsr #22 │ │ │ │ + eorseq r7, r5, r8, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrtcc pc, [ip], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strbcc pc, [r4, -lr, asr #4]! @ │ │ │ │ @@ -289451,110 +289456,110 @@ │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46816834 │ │ │ │ @ instruction: 0xf04f469a │ │ │ │ cdpne 8, 6, cr0, cr5, cr0, {0} │ │ │ │ stmdbne sl, {r0, r2, r4, sl, lr} │ │ │ │ ldmdavs r1!, {r1, r2, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r1, r5, r6, sl, fp, ip} │ │ │ │ - bleq 0x1a5d68 │ │ │ │ + bleq 0x1a5d80 │ │ │ │ ldmdale r4!, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0432800 │ │ │ │ ldmdavs sl!, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ adcmi r4, r5, #1048576 @ 0x100000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ svclt 0x00386833 │ │ │ │ - bne 0xff9fc7b8 │ │ │ │ + bne 0xff9fc7d0 │ │ │ │ ldmdale r3, {r0, r1, r4, r7, r9, lr} │ │ │ │ ldrbmi r3, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ adcmi pc, r5, #4160 @ 0x1040 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcpl pc, r4, r0, asr #12 │ │ │ │ + sbcspl pc, ip, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b08 │ │ │ │ @ instruction: 0xf15a72f1 │ │ │ │ - @ instruction: 0xf640ffb3 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + @ instruction: 0xf640ffb7 │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ - blmi 0x1ab020 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ + blmi 0x1ab038 │ │ │ │ rscsvc pc, r9, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffa6f15a │ │ │ │ - eorseq r7, r5, r0, ror fp │ │ │ │ + @ instruction: 0xffaaf15a │ │ │ │ + eorseq r7, r5, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82174 │ │ │ │ + bl 0xfec8218c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf17e0ff8 │ │ │ │ - blx 0xfed6a82c │ │ │ │ + blx 0xfed6a854 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8219c │ │ │ │ + bl 0xfec821b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xcaedc4 │ │ │ │ + blmi 0xcaeddc │ │ │ │ @ instruction: 0x460db09a │ │ │ │ @ instruction: 0xf6402206 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0x46040130 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe5675bc │ │ │ │ + blx 0xfe2675d4 │ │ │ │ @ instruction: 0x9003b9b8 │ │ │ │ - mvnspl pc, r0, asr #12 │ │ │ │ + tstpvs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r1, r5, #160, 26 @ 0x2800 │ │ │ │ @ instruction: 0xf17f4606 │ │ │ │ - stmdblt r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf17e4629 │ │ │ │ - blx 0xfed6a7c8 │ │ │ │ + blx 0xfed6a7f0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r2!, {r2, sp, lr, pc} │ │ │ │ - bcs 0x3398b4 │ │ │ │ + bcs 0x3398cc │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sl, r9, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, asr r2 │ │ │ │ @ instruction: 0xf17ea805 │ │ │ │ - @ instruction: 0xf186ecd4 │ │ │ │ - cmppcs r0, #3728 @ p-variant is OBSOLETE @ 0xe90 │ │ │ │ + @ instruction: 0xf186ecd8 │ │ │ │ + cmppcs r0, #3536 @ p-variant is OBSOLETE @ 0xdd0 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - andvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ + andsvs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls sl, r0, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf18f2201 │ │ │ │ - stmdage r5, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9a2f17f │ │ │ │ + stmdage r5, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf996f17f │ │ │ │ strmi sl, [r2], -r5, lsl #18 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ - blx 0x13e7648 │ │ │ │ + blx 0x10e7660 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ ldmne r0!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf18fe7c2 │ │ │ │ - svclt 0x0000fefb │ │ │ │ + svclt 0x0000feef │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @@ -289568,150 +289573,150 @@ │ │ │ │ vbic.i16 d16, #251 @ 0x00fb │ │ │ │ tstls r5, r3, lsl #2 │ │ │ │ orrvs pc, r0, r2, asr #7 │ │ │ │ streq pc, [fp], -r3, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, ip, pc} │ │ │ │ adcshi pc, r4, r0 │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - @ instruction: 0xf80cf188 │ │ │ │ + @ instruction: 0xf800f188 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ vcgt.u8 d25, d0, d10 │ │ │ │ @ instruction: 0xf64b8094 │ │ │ │ - vmull.s8 , d16, d12 │ │ │ │ + vmull.s8 , d16, d20 │ │ │ │ @ instruction: 0xf04f0c2f │ │ │ │ movwcs r0, #14344 @ 0x3808 │ │ │ │ cdpeq 3, 3, cr9, cr11, cr12, {0} │ │ │ │ stmdbeq pc, {r0, r1, r2, ip, sp, lr, pc} @ │ │ │ │ - ldrbvc pc, [r4], pc, asr #4 @ │ │ │ │ + strbtvc pc, [ip], pc, asr #4 @ │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf6402700 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[2] │ │ │ │ movwls r0, #25136 @ 0x6230 │ │ │ │ @ instruction: 0x1c07e9cd │ │ │ │ strls r9, [sp], #-521 @ 0xfffffdf7 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwls lr, #6605 @ 0x19cd │ │ │ │ - bls 0x37c99c │ │ │ │ + bls 0x37c9b4 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf18f8000 │ │ │ │ - @ instruction: 0xf1bafc9b │ │ │ │ + @ instruction: 0xf1bafc8f │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe63ca60 │ │ │ │ - blx 0xfed673a4 │ │ │ │ + blx 0xfe63ca78 │ │ │ │ + blx 0xfed673bc │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ ldrtmi pc, [r2], -pc, ror #29 @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf18f4628 │ │ │ │ - cdpne 12, 6, cr15, cr3, cr11, {4} │ │ │ │ + mcrne 12, 3, pc, cr3, cr15, {3} @ │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [ip], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ cdp2 7, 14, cr15, cr10, cr14, {7} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - ldc2l 1, cr15, [r8], #-572 @ 0xfffffdc4 │ │ │ │ + stc2l 1, cr15, [ip], #-572 @ 0xfffffdc4 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x29f914 │ │ │ │ + blls 0x29f92c │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2fc9fc │ │ │ │ - addvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + blls 0x2fca14 │ │ │ │ + adcvs pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf18f9b06 │ │ │ │ - @ instruction: 0xf1b8fc67 │ │ │ │ + @ instruction: 0xf1b8fc5b │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr #12 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ - vmlal.s q11, d16, d0[5] │ │ │ │ + vrshr.s64 q11, q14, #64 │ │ │ │ smladxcc r1, r0, r2, r0 │ │ │ │ - mrrc2 1, 8, pc, sl, cr15 @ │ │ │ │ + mcrr2 1, 8, pc, lr, cr15 @ │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ stcls 1, cr13, [sp], {176} @ 0xb0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf504d027 │ │ │ │ vmin.s8 d19, d16, d6 │ │ │ │ - vaddhn.i16 d19, q0, q14 │ │ │ │ + vmls.i d19, d0, d0[1] │ │ │ │ tstcs r1, r1, lsr r4 │ │ │ │ vmax.s8 d20, d15, d24 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0x135144 │ │ │ │ + bcs 0x13515c │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - vrshr.s64 q11, q12, #64 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - tstpcs r1, fp, lsr ip @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, pc, lsr #24 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - @ instruction: 0xf640fc33 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + @ instruction: 0xf640fc27 │ │ │ │ + vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ tstcs r1, r0, lsr r2 │ │ │ │ @ instruction: 0xf18f4628 │ │ │ │ - andcs pc, r0, fp, lsr #24 │ │ │ │ + andcs pc, r0, pc, lsl ip @ │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6409b0c │ │ │ │ - vrshr.s64 q11, q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[6] │ │ │ │ @ instruction: 0xf18f0230 │ │ │ │ - @ instruction: 0xe7affc15 │ │ │ │ + str pc, [pc, r9, lsl #24]! │ │ │ │ ldrle r0, [r4, #-1681] @ 0xfffff96f │ │ │ │ movwmi pc, #25543 @ 0x63c7 @ │ │ │ │ movwls r2, #20564 @ 0x5054 │ │ │ │ ldrle r0, [r8, #-1427]! @ 0xfffffa6d │ │ │ │ - @ instruction: 0xff52f187 │ │ │ │ + @ instruction: 0xff46f187 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15795 @ 0x3db3 │ │ │ │ - ldcvs 6, cr15, [r0], {64} @ 0x40 │ │ │ │ + stcvs 6, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x1224f58 │ │ │ │ + b 0x1224f70 │ │ │ │ vsubw.u8 , q1, d0 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c2b991 │ │ │ │ - bllt 0xfe177954 │ │ │ │ + bllt 0xfe17796c │ │ │ │ @ instruction: 0xf1872054 │ │ │ │ - mcrne 15, 0, pc, cr3, cr9, {1} @ │ │ │ │ + cdpne 15, 0, cr15, cr3, cr13, {1} │ │ │ │ ldcle 3, cr9, [sl, #40] @ 0x28 │ │ │ │ @ instruction: 0xf6402307 │ │ │ │ - vmov.i32 d22, #2303 @ 0x000008ff │ │ │ │ + vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ tstcs r1, r0, lsr ip │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [ip, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - @ instruction: 0xff28f187 │ │ │ │ + @ instruction: 0xff1cf187 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ stcle 3, cr9, [r8, #40] @ 0x28 │ │ │ │ @ instruction: 0xf6402307 │ │ │ │ - vmull.s8 q11, d0, d24 │ │ │ │ + vqdmulh.s d22, d0, d0[0] │ │ │ │ @ instruction: 0xf04f0c30 │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf187e71b │ │ │ │ - mcrne 15, 0, pc, cr3, cr9, {0} @ │ │ │ │ + cdpne 15, 0, cr15, cr3, cr13, {0} │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16250 @ 0x3f7a │ │ │ │ - stcvs 6, cr15, [r8], {64} @ 0x40 │ │ │ │ + stcvs 6, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, fp, lsl #14 │ │ │ │ @ instruction: 0xf1879106 │ │ │ │ - stmdbls r6, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r6, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0067f77f │ │ │ │ @ instruction: 0xf6402307 │ │ │ │ - vmull.s8 q11, d0, d16 │ │ │ │ + vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf04f0c30 │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -289723,59 +289728,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf17f4630 │ │ │ │ - mcrrne 8, 3, pc, r4, cr3 @ │ │ │ │ + mcrrne 8, 2, pc, r4, cr7 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf18a4640 │ │ │ │ - adcmi pc, r0, #7360 @ 0x1cc0 │ │ │ │ + adcmi pc, r0, #6592 @ 0x19c0 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8255c │ │ │ │ + bl 0xfec82574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0xfeae73c0 │ │ │ │ + blx 0xfeae73d8 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa3c3a0 │ │ │ │ + bne 0xa3c3b8 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 1, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ + ldc2 1, cr15, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf18a9100 │ │ │ │ - andcs pc, r0, r1, asr #17 │ │ │ │ + @ instruction: 0x2000f8b5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64e681b │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ svclt 0x00004718 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -289792,301 +289797,301 @@ │ │ │ │ @ instruction: 0xf50d5282 │ │ │ │ ldrmi r5, [r8], r0, lsl #3 │ │ │ │ tstcc r4, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ ldmdavc r4, {r8, sp} │ │ │ │ - ldc2 1, cr15, [lr], #376 @ 0x178 │ │ │ │ + stc2l 1, cr15, [r2], {94} @ 0x5e │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf6402206 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf17f0130 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - cmppvc r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 104), r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ orrslt pc, r8, #10048 @ 0x2740 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stccs 8, cr6, [r0], {25} │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf99cf18a │ │ │ │ + @ instruction: 0xf990f18a │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ ldc2 1, cr15, [sl], #-80 @ 0xffffffb0 │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc r4, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - cmppvc r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ tstlt fp, #2293760 @ 0x230000 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x1be7ae8 │ │ │ │ + b 0x1ce7b00 │ │ │ │ @ instruction: 0xf6402100 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf18e0030 │ │ │ │ - @ instruction: 0x1e05fa1b │ │ │ │ + vmlane.f32 s30, s10, s30 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ - @ instruction: 0xf8e4f152 │ │ │ │ + @ instruction: 0xf8e8f152 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ ldmdavs sl, {r0, r2, r5, r9, sl, lr} │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blx 0x1a67b44 │ │ │ │ + blx 0x1767b5c │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xe7b0601a │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf152e7ad │ │ │ │ - stmdavs r3, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a82b26 │ │ │ │ - rsbvc pc, r0, r0, asr #12 │ │ │ │ + rsbsvc pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf912f15f │ │ │ │ + @ instruction: 0xf916f15f │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - subvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + rsbvc pc, r0, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r5, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf6402201 │ │ │ │ - vmls.f d23, d0, d0[6] │ │ │ │ + vabal.s8 , d16, d0 │ │ │ │ strls r0, [r0, #-1328] @ 0xfffffad0 │ │ │ │ - stc2 1, cr15, [r6], {143} @ 0x8f │ │ │ │ + blx 0xfffe7bc6 │ │ │ │ @ instruction: 0xf18ba805 │ │ │ │ - mcrne 15, 0, pc, cr5, cr1, {3} @ │ │ │ │ + cdpne 15, 0, cr15, cr5, cr5, {3} │ │ │ │ stmdage r5, {r0, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x567baa │ │ │ │ + blx 0x267bc2 │ │ │ │ @ instruction: 0x9000e7bf │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1894628 │ │ │ │ - ldrb pc, [lr, -pc, asr #31]! @ │ │ │ │ + ldrb pc, [lr, -r3, asr #31]! @ │ │ │ │ @ instruction: 0x460b4812 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r9, {fp, sp, lr} │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003118 │ │ │ │ andscc r5, r8, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc], r0 │ │ │ │ @ instruction: 0xf75371a1 │ │ │ │ - @ instruction: 0x4605edd2 │ │ │ │ + strmi lr, [r5], -r6, asr #27 │ │ │ │ @ instruction: 0xf152e765 │ │ │ │ - @ instruction: 0xf04ff88b │ │ │ │ + @ instruction: 0xf04ff88f │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - ldc2 1, cr15, [lr], #-572 @ 0xfffffdc4 │ │ │ │ + ldc2 1, cr15, [r2], #-572 @ 0xfffffdc4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r5, r4, lsl #23 │ │ │ │ - rsbseq r4, pc, sl, asr #16 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mlaseq r5, ip, fp, r7 │ │ │ │ + rsbseq r4, pc, r2, lsr r8 @ │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0362238 │ │ │ │ svclt 0x0000ba99 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec827f8 │ │ │ │ + bl 0xfec82810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xff58f03d │ │ │ │ - @ instruction: 0xf85cf722 │ │ │ │ + @ instruction: 0xf850f722 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf18c7080 │ │ │ │ - strmi pc, [r3], -r5, lsl #17 │ │ │ │ + @ instruction: 0x4603f879 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ mrc2 7, 1, pc, cr12, cr1, {7} │ │ │ │ ldmiblt r1!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xd86dc0 │ │ │ │ + bllt 0xd86dd8 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ stc2 0, cr15, [lr], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf1042200 │ │ │ │ andcs r0, r2, r0, ror #2 │ │ │ │ - blx 0xee7bc8 │ │ │ │ + blx 0xfe7be0 │ │ │ │ @ instruction: 0xf1761d20 │ │ │ │ - @ instruction: 0xf104f94d │ │ │ │ + @ instruction: 0xf104f951 │ │ │ │ @ instruction: 0xf1720020 │ │ │ │ - stcne 15, cr15, [r0, #-828]! @ 0xfffffcc4 │ │ │ │ - @ instruction: 0xff0af176 │ │ │ │ + stcne 15, cr15, [r0, #-844]! @ 0xfffffcb4 │ │ │ │ + @ instruction: 0xff0ef176 │ │ │ │ @ instruction: 0xf176480f │ │ │ │ - stmdami lr, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff04f176 │ │ │ │ + stmdami lr, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff08f176 │ │ │ │ @ instruction: 0xf76e4628 │ │ │ │ - movwcs pc, #3927 @ 0xf57 @ │ │ │ │ + movwcs pc, #3915 @ 0xf4b @ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf926f010 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ movwcs lr, #2006 @ 0x7d6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf91cf010 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ svclt 0x0000e7ce │ │ │ │ - ldrsbteq r4, [pc], #-114 │ │ │ │ + ldrhteq r4, [pc], #-122 │ │ │ │ addseq pc, r6, #104, 18 @ 0x1a0000 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r4, pc, r4, lsr r7 @ │ │ │ │ + rsbseq r4, pc, ip, lsl r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec828d8 │ │ │ │ + bl 0xfec828f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ - blmi 0x1abba8 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ + blmi 0x1abbc0 │ │ │ │ mulls r0, r1, r2 │ │ │ │ stc2l 1, cr15, [ip, #136]! @ 0x88 │ │ │ │ - ldrsbteq r7, [r5], -r8 │ │ │ │ + ldrshteq r7, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82900 │ │ │ │ + bl 0xfec82918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1510ff8 │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec82928 │ │ │ │ + bl 0xfec82940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2108 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf7533018 │ │ │ │ - andlt lr, r2, r2, lsl #26 │ │ │ │ + strdlt lr, [r2], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq r4, pc, sl, lsr #13 │ │ │ │ + @ instruction: 0x007f4692 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec82978 │ │ │ │ + bl 0xfec82990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8d09302 │ │ │ │ smlabbls r3, r0, r2, r3 │ │ │ │ @ instruction: 0xf88d9301 │ │ │ │ - blmi 0x7737d8 │ │ │ │ + blmi 0x7737f0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8e2f7f2 │ │ │ │ @ instruction: 0xf854f044 │ │ │ │ mvnlt r9, r2 │ │ │ │ @ instruction: 0xf64aa801 │ │ │ │ - vsra.s64 d22, d13, #64 │ │ │ │ + vsra.s64 d22, d21, #64 │ │ │ │ @ instruction: 0xf74b0112 │ │ │ │ - stmdals r2, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf970f044 │ │ │ │ @ instruction: 0xf8e8f7f2 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r1, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ - msrvs (UNDEF: 105), sl │ │ │ │ + orrvs pc, r1, sl, asr #12 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r0, #300]! @ 0x12c │ │ │ │ + stc2l 7, cr15, [r4, #300]! @ 0x12c │ │ │ │ @ instruction: 0xf18fe7e4 │ │ │ │ - svclt 0x0000fb2b │ │ │ │ + svclt 0x0000fb1f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82a08 │ │ │ │ + bl 0xfec82a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec82a30 │ │ │ │ + bl 0xfec82a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf942f18f │ │ │ │ + @ instruction: 0xf936f18f │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + addsvc pc, r4, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf18f681b │ │ │ │ - @ instruction: 0xf5a5f935 │ │ │ │ + @ instruction: 0xf5a5f929 │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - blx 0x1669402 │ │ │ │ + blx 0x136941a │ │ │ │ @ instruction: 0xf16e4620 │ │ │ │ - andcs pc, r0, #93184 @ 0x16c00 │ │ │ │ + andcs pc, r0, #97280 @ 0x17c00 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e77a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82a84 │ │ │ │ + bl 0xfec82a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec82aac │ │ │ │ + bl 0xfec82ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r3, r8, lsl #6 │ │ │ │ strmi r2, [lr], -r0 │ │ │ │ @ instruction: 0xf8d32500 │ │ │ │ @ instruction: 0xf11d7280 │ │ │ │ strmi pc, [r4], -r5, asr #26 │ │ │ │ @@ -290100,92 +290105,92 @@ │ │ │ │ @ instruction: 0x1717a817 │ │ │ │ ldccc 7, cr1, [r7], {23} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-180]! @ 0xffffff4c │ │ │ │ - @ instruction: 0x71acf640 │ │ │ │ + bicvc pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ stc2l 1, cr15, [r6], #-120 @ 0xffffff88 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf18a4630 │ │ │ │ - stmdavs r3!, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0404298 │ │ │ │ strcc r8, [r1, #-138] @ 0xffffff76 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ strtmi r8, [r5], -r6, lsl #1 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0x462069da │ │ │ │ - msrvc (UNDEF: 100), lr │ │ │ │ + cmnpvc ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mcrr2 1, 1, pc, r2, cr14 @ │ │ │ │ @ instruction: 0xf186e7da │ │ │ │ - @ instruction: 0x4602fa51 │ │ │ │ - msrvc (UNDEF: 100), lr │ │ │ │ + strmi pc, [r2], -r5, asr #20 │ │ │ │ + cmnpvc ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf11e4620 │ │ │ │ @ instruction: 0xe7cffc37 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf11d0130 │ │ │ │ @ instruction: 0xe7c7fc5f │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ - cmppcc r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 108), r9 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf11c6818 │ │ │ │ mcrrne 12, 4, pc, r2, cr11 @ │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf11e0130 │ │ │ │ @ instruction: 0xe7b1fc19 │ │ │ │ - blx 0x967fcc │ │ │ │ + blx 0x667fe4 │ │ │ │ @ instruction: 0xf03de7d5 │ │ │ │ stmvs r3, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addvs r1, r2, sl, asr ip │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ - blcs 0x145a3c │ │ │ │ + blcs 0x145a54 │ │ │ │ andcs sp, r0, #89 @ 0x59 │ │ │ │ @ instruction: 0xf8d33201 │ │ │ │ - blcs 0x1383ac │ │ │ │ + blcs 0x1383c4 │ │ │ │ andls sp, r1, #-2147483586 @ 0x8000003e │ │ │ │ ldc2 0, cr15, [r8], #-244 @ 0xffffff0c │ │ │ │ - bls 0x185bf4 │ │ │ │ + bls 0x185c0c │ │ │ │ suble r2, lr, r0, lsl #22 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r1, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ andls sp, r1, #163 @ 0xa3 │ │ │ │ @ instruction: 0xf64f7103 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf0372096 │ │ │ │ - bls 0x1a9e0c │ │ │ │ + bls 0x1a9e24 │ │ │ │ @ instruction: 0xf186e799 │ │ │ │ - str pc, [r0, r3, ror #19]! │ │ │ │ + sbfx pc, r7, #19, #1 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ teqcc r0, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0x71a4f640 │ │ │ │ + @ instruction: 0x71bcf640 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ - blx 0xff667eb2 │ │ │ │ + blx 0xff667eca │ │ │ │ @ instruction: 0xf04fe76c │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf11d4620 │ │ │ │ strtmi pc, [r8], -pc, asr #20 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -290193,99 +290198,99 @@ │ │ │ │ @ instruction: 0xf643bdf0 │ │ │ │ vqdmlal.s , d0, d0[3] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ sbfx r8, fp, #30, #12 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf8d30130 │ │ │ │ ldmdavs sl, {r5, sl, ip, sp} │ │ │ │ - blx 0xfece7efe │ │ │ │ + blx 0xfece7f16 │ │ │ │ ldrmi lr, [sl], -r6, asr #14 │ │ │ │ @ instruction: 0xf640e7a9 │ │ │ │ - vmla.f d21, d16, d0[6] │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ - blmi 0x1abb58 │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + blmi 0x1abb70 │ │ │ │ @ instruction: 0xf15a2265 │ │ │ │ - svclt 0x0000fa09 │ │ │ │ - eorseq r7, r5, r8, ror #23 │ │ │ │ + svclt 0x0000fa0d │ │ │ │ + eorseq r7, r5, r0, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 3, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [sl], r9, ror #1 │ │ │ │ strmi r4, [sp], -r7, asr #23 │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r1, r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9367 │ │ │ │ @ instruction: 0xf17d0300 │ │ │ │ - @ instruction: 0xf415ef78 │ │ │ │ + @ instruction: 0xf415ef7c │ │ │ │ suble r4, r3, r0, lsl #9 │ │ │ │ - ldrbtvs pc, [pc], #1611 @ 0x12bae0 @ │ │ │ │ - ldrtvc pc, [pc], #1735 @ 0x12bae4 @ │ │ │ │ + ldrbtvs pc, [pc], #1611 @ 0x12baf8 @ │ │ │ │ + ldrtvc pc, [pc], #1735 @ 0x12bafc @ │ │ │ │ @ instruction: 0xf64e402c │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ eormi r6, r3, r7, lsl #7 │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ cmnphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf876f7f4 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ - blx 0x1369ada │ │ │ │ - cdp2 1, 14, cr15, cr10, cr5, {4} │ │ │ │ + blx 0x1369af2 │ │ │ │ + cdp2 1, 13, cr15, cr14, cr5, {4} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf10004e3 │ │ │ │ @ instruction: 0xf5a78139 │ │ │ │ strtmi r5, [r8], -r0, lsl #12 │ │ │ │ - blx 0x17e9af6 │ │ │ │ + blx 0x17e9b0e │ │ │ │ strvc pc, [r4], -r6, lsr #11 │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfeb0c0b4 │ │ │ │ - blls 0x1b05bac │ │ │ │ + blmi 0xfeb0c0cc │ │ │ │ + blls 0x1b05bc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288153 │ │ │ │ tstcs r0, r9, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf14005e9 │ │ │ │ @ instruction: 0xf5a780cb │ │ │ │ rsccs r5, r0, #0, 12 │ │ │ │ stmdage lr!, {r0, r5, r9, sl, lr} │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf17d469b │ │ │ │ - eorcs lr, r4, #36, 30 @ 0x90 │ │ │ │ + eorcs lr, r4, #40, 30 @ 0xa0 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - svc 0x001ef17d │ │ │ │ + svc 0x0022f17d │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvs pc, r7, #208666624 @ 0xc700000 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ msrhi CPSR_x, r0, asr #32 │ │ │ │ movwpl pc, #34215 @ 0x85a7 @ │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ movwls r3, #15120 @ 0x3b10 │ │ │ │ @ instruction: 0xf862f114 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ stmmi sl, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mrc2 1, 4, pc, cr10, cr5, {3} │ │ │ │ + mrc2 1, 4, pc, cr14, cr5, {3} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7424100 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ strmi pc, [r7], -pc, ror #23 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a79034 │ │ │ │ andcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @@ -290294,67 +290299,67 @@ │ │ │ │ addcs r5, r0, #9 │ │ │ │ addmi pc, r0, #12779520 @ 0xc30000 │ │ │ │ andscc r3, r4, r4, lsl r1 │ │ │ │ ldrdcc pc, [ip], #139 @ 0x8b │ │ │ │ sbccc pc, ip, r4, asr #17 │ │ │ │ ldrdcc pc, [r8], #139 @ 0x8b │ │ │ │ sbccc pc, r8, r4, asr #17 │ │ │ │ - b 0xfef6979c │ │ │ │ + b 0xfec697b4 │ │ │ │ svclt 0x004402aa │ │ │ │ @ instruction: 0xf8c49b73 │ │ │ │ @ instruction: 0x032b30b4 │ │ │ │ addshi pc, fp, r0, lsl #2 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17da82e │ │ │ │ - ldrdcs lr, [r0, -r0] │ │ │ │ + ldrdcs lr, [r0, -r4] │ │ │ │ @ instruction: 0xf175a82f │ │ │ │ - stmdage pc!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ - mrc2 1, 2, pc, cr14, cr5, {3} │ │ │ │ + stmdage pc!, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + mcr2 1, 3, pc, cr2, cr5, {3} @ │ │ │ │ ldmdage r6!, {r8, sp} │ │ │ │ - mcr2 1, 3, pc, cr0, cr2, {3} @ │ │ │ │ + mcr2 1, 3, pc, cr4, cr2, {3} @ │ │ │ │ mvneq r9, lr, lsr #14 │ │ │ │ svclt 0x0044a805 │ │ │ │ movtls r9, #19315 @ 0x4b73 │ │ │ │ svclt 0x004802ec │ │ │ │ tstpge r4, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ - ldc2 1, cr15, [lr], {114} @ 0x72 │ │ │ │ + stc2 1, cr15, [r2], #456 @ 0x1c8 │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf172a805 │ │ │ │ - smlabtcs r1, r7, ip, pc @ │ │ │ │ + smlabtcs r1, fp, ip, pc @ │ │ │ │ @ instruction: 0xf04fa805 │ │ │ │ @ instruction: 0xf17235ff │ │ │ │ - stmdage lr, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff80f15d │ │ │ │ + stmdage lr, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff84f15d │ │ │ │ stmdbge lr, {r1, r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf15d2000 │ │ │ │ - @ instruction: 0xf042ff21 │ │ │ │ - blge 0xce9ffc │ │ │ │ + @ instruction: 0xf042ff25 │ │ │ │ + blge 0xcea014 │ │ │ │ cmpeq ip, r6, asr #18 │ │ │ │ - rscpl pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + andvs pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmdage r2, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ - ldc2l 1, cr15, [r2, #460]! @ 0x1cc │ │ │ │ + ldc2l 1, cr15, [r6, #460]! @ 0x1cc │ │ │ │ andcs sl, r0, #1146880 @ 0x118000 │ │ │ │ andcs r4, r2, r4, lsl #12 │ │ │ │ - @ instruction: 0xff0ef15d │ │ │ │ + @ instruction: 0xff12f15d │ │ │ │ @ instruction: 0xf172a805 │ │ │ │ - stccs 12, cr15, [r0], {103} @ 0x67 │ │ │ │ + stccs 12, cr15, [r0], {107} @ 0x6b │ │ │ │ stmdage pc!, {r0, r2, r3, r6, ip, lr, pc} @ │ │ │ │ - blx 0xffa6828a │ │ │ │ + blx 0xffb682a2 │ │ │ │ @ instruction: 0xf172a836 │ │ │ │ - stmdage pc!, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0xfe8e8290 │ │ │ │ + stmdage pc!, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + blx 0xfe9e82a8 │ │ │ │ @ instruction: 0xf1764848 │ │ │ │ - @ instruction: 0xe73cfbdb │ │ │ │ + @ instruction: 0xe73cfbdf │ │ │ │ stmne r0, {r2, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8c7d001 │ │ │ │ @ instruction: 0x26009034 │ │ │ │ @ instruction: 0x4630603e │ │ │ │ - blx 0xfe269ca0 │ │ │ │ + blx 0xfe269cb8 │ │ │ │ ldrle r0, [r4], #-480 @ 0xfffffe20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf5a7d121 │ │ │ │ @ instruction: 0x03215600 │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ adceq sp, r2, #1157627904 @ 0x45000000 │ │ │ │ svcge 0x001cf57f │ │ │ │ @@ -290364,48 +290369,48 @@ │ │ │ │ streq pc, [r0], #1060 @ 0x424 │ │ │ │ ldrtmi lr, [r3], -sp, ror #13 │ │ │ │ andcs r9, r4, #1884160 @ 0x1cc000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4606fddb │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf18b20e0 │ │ │ │ - eorsvs pc, r0, r9, lsl #26 │ │ │ │ + ldrshtvs pc, [r0], -sp @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #221 @ 0xdd │ │ │ │ andcs r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r6], -fp, asr #27 │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf18b20e0 │ │ │ │ - ldrshtvs pc, [r0], -r9 @ │ │ │ │ + eorsvs pc, r0, sp, ror #25 │ │ │ │ stmdbge pc!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf173a836 │ │ │ │ - stclls 8, cr15, [r3, #-860] @ 0xfffffca4 │ │ │ │ + stclls 8, cr15, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldrtmi lr, [r8], -fp, lsr #15 │ │ │ │ - cdp2 7, 14, cr15, cr2, cr1, {3} │ │ │ │ + cdp2 7, 13, cr15, cr6, cr1, {3} │ │ │ │ biclt r2, r8, #0, 6 │ │ │ │ ldrbcc pc, [r4, #-2247] @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c79b72 │ │ │ │ @ instruction: 0xe7593550 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7424640 │ │ │ │ - strbmi pc, [r0], -r7, lsl #22 @ │ │ │ │ - @ instruction: 0xf9cef748 │ │ │ │ + @ instruction: 0x4640fafb │ │ │ │ + @ instruction: 0xf9c2f748 │ │ │ │ ldrtmi lr, [r8], -r6, lsr #14 │ │ │ │ @ instruction: 0xf7619303 │ │ │ │ - blls 0x22b8b4 │ │ │ │ + blls 0x22b89c │ │ │ │ bicslt r2, r8, r0, lsl #4 │ │ │ │ ldrbcs pc, [r4, #-2247] @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c79a72 │ │ │ │ sbfx r2, r0, #10, #13 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - stc2l 1, cr15, [r8], {139} @ 0x8b │ │ │ │ - blle 0x1b35b8 │ │ │ │ + ldc2 1, cr15, [ip], #556 @ 0x22c │ │ │ │ + blle 0x1b35d0 │ │ │ │ @ instruction: 0xf0344626 │ │ │ │ movwcs pc, #3791 @ 0xecf @ │ │ │ │ andcs r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ ldrt r6, [r0], r6 │ │ │ │ @@ -290417,26 +290422,26 @@ │ │ │ │ @ instruction: 0xe71f3558 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq pc, r6, #104, 18 @ 0x1a0000 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ vst1.32 {d30-d32}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf457e │ │ │ │ @ instruction: 0xe6a475ff │ │ │ │ - @ instruction: 0xf82cf18f │ │ │ │ - adcsvc pc, r0, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf820f18f │ │ │ │ + sbcvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1222267 │ │ │ │ svclt 0x0000fa5b │ │ │ │ - ldrshteq r7, [r5], -r8 │ │ │ │ + eorseq r7, r5, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83024 │ │ │ │ + bl 0xfec8303c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r9, asr #26 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -290454,23 +290459,23 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8308c │ │ │ │ + bl 0xfec830a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr0, {7} │ │ │ │ svclt 0x00b8b082 │ │ │ │ - blle 0xb34a9c │ │ │ │ + blle 0xb34ab4 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1245184 @ 0x130000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ svclt 0x00284294 │ │ │ │ @@ -290478,22 +290483,22 @@ │ │ │ │ eorcc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ tstlt r3, r4, lsr #32 │ │ │ │ vtst.8 d22, d14, d11 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ movwls r2, #4246 @ 0x1096 │ │ │ │ - blx 0x1fe9eea │ │ │ │ + blx 0x1fe9f02 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83108 │ │ │ │ + bl 0xfec83120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36055 @ 0x8cd7 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -290520,19 +290525,19 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4691 │ │ │ │ - blle 0x16337a8 │ │ │ │ + blle 0x16337c0 │ │ │ │ ldrbcc pc, [ip], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ eorscs r6, r8, #2293760 @ 0x230000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r4, r8, #1342177289 @ 0x50000009 │ │ │ │ @@ -290540,22 +290545,22 @@ │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ ldmvs r2, {r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ - blx 0xe9fe0 │ │ │ │ + blx 0xe9ff8 │ │ │ │ cmplt r2, #4096 @ 0x1000 │ │ │ │ eorscs r6, r8, #36, 16 @ 0x240000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - blls 0x13de80 │ │ │ │ + blls 0x13de98 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ @ instruction: 0xf8d8d205 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ tstlt r4, r5, lsr #32 │ │ │ │ vadd.i8 d22, d30, d20 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @@ -290570,86 +290575,86 @@ │ │ │ │ movwcs pc, #6865 @ 0x1ad1 @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ teqplt r0, #16640 @ p-variant is OBSOLETE @ 0x4100 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - ldm r0, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stm r4, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r8, r0, ip, lsr r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x1c33a44 │ │ │ │ + blcs 0x1c33a5c │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stcpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1], -r3, lsl #18 │ │ │ │ ldrtmi r2, [r2], -lr, ror #28 │ │ │ │ svclt 0x00284601 │ │ │ │ ldrtmi r2, [r8], -lr, ror #4 │ │ │ │ - ldmda r4!, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmda r8!, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorshi r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec832a8 │ │ │ │ + bl 0xfec832c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39203 │ │ │ │ ldmdbmi r1, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ - bls 0x2060ec │ │ │ │ + bls 0x206104 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf7533018 │ │ │ │ - mcrrne 8, 4, lr, r3, cr2 │ │ │ │ + mcrrne 8, 3, lr, r3, cr6 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff8cf7fd │ │ │ │ andlt r4, r4, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - rsbseq r3, pc, r2, lsr #26 │ │ │ │ + rsbseq r3, pc, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8330c │ │ │ │ + bl 0xfec83324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054914 │ │ │ │ andscs r4, r3, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ strtmi r6, [r2], -r9, lsl #16 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf7533018 │ │ │ │ - mcrrne 8, 0, lr, r3, cr14 │ │ │ │ + mcrrne 8, 0, lr, r3, cr2 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff58f7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r5, r0, lsl #24 │ │ │ │ - ldrhteq r3, [pc], #-202 │ │ │ │ + eorseq r7, r5, r8, lsl ip │ │ │ │ + rsbseq r3, pc, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83378 │ │ │ │ + bl 0xfec83390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fd0 │ │ │ │ vmls.i d16, d16, d0[6] │ │ │ │ umulllt r2, r9, r6, r4 │ │ │ │ stmdbmi r8!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ movwls r9, #19212 @ 0x4b0c │ │ │ │ @@ -290664,41 +290669,41 @@ │ │ │ │ andscc r6, r4, fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r4!, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 15, 12, lr, r3, cr8 │ │ │ │ + mcrrne 15, 11, lr, r3, cr12 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff12f7fd │ │ │ │ - blmi 0x5bcae4 │ │ │ │ - blls 0x306250 │ │ │ │ + blmi 0x5bcafc │ │ │ │ + blls 0x306268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bd30 │ │ │ │ - vbic.i32 d22, #13 @ 0x0000000d │ │ │ │ + vorr.i32 q11, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf6450123 │ │ │ │ - vmov.i32 q11, #5 @ 0x00000005 │ │ │ │ + vmla.i d22, d0, d1[7] │ │ │ │ andls r0, r3, #35 @ 0x23 │ │ │ │ ldc2 1, cr15, [r0], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8c49a03 │ │ │ │ bfi r0, r8, (invalid: 1:0) │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18ee7dd │ │ │ │ - svclt 0x0000fe13 │ │ │ │ + svclt 0x0000fe07 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, ip, lsr #24 │ │ │ │ + rsbseq r3, pc, r4, lsl ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8343c │ │ │ │ + bl 0xfec83454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -290709,52 +290714,52 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x006cf752 │ │ │ │ + svc 0x0060f752 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - blx 0xa687d8 │ │ │ │ + blx 0xb687f0 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2896 @ 0xb50 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #469762048 @ 0x1c000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0x3e82f6 │ │ │ │ + blx 0x3e830e │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ - blls 0x2443d0 │ │ │ │ + blls 0x2443e8 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0x5845d8 │ │ │ │ - blls 0x306338 │ │ │ │ + blmi 0x5845f0 │ │ │ │ + blls 0x306350 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt R8_usr, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - stc2 1, cr15, [r2, #568]! @ 0x238 │ │ │ │ - rsbseq r3, pc, sl, ror fp @ │ │ │ │ + ldc2 1, cr15, [r6, #568] @ 0x238 │ │ │ │ + rsbseq r3, pc, r2, ror #22 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8351c │ │ │ │ + bl 0xfec83534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -290765,80 +290770,80 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mrc 7, 7, APSR_nzcv, cr12, cr2, {2} │ │ │ │ + mrc 7, 7, APSR_nzcv, cr0, cr2, {2} │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - @ instruction: 0xf9b4f151 │ │ │ │ + @ instruction: 0xf9b8f151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #1104 @ 0x450 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #402653184 @ 0x18000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xfe7e83d4 │ │ │ │ + blx 0xfe7e83ec │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r1, r6, sp, lr}^ │ │ │ │ sbcvs r3, r2, r4, lsl #4 │ │ │ │ - blmi 0x5845b8 │ │ │ │ - blls 0x306418 │ │ │ │ + blmi 0x5845d0 │ │ │ │ + blls 0x306430 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt R8_usr, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - ldc2 1, cr15, [r2, #-568]! @ 0xfffffdc8 │ │ │ │ - @ instruction: 0x007f3a9a │ │ │ │ + stc2 1, cr15, [r6, #-568]! @ 0xfffffdc8 │ │ │ │ + rsbseq r3, pc, r2, lsl #21 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec835fc │ │ │ │ + bl 0xfec83614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ stmdami fp!, {r2, r3, r9, sl, lr} │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ vqdmlal.s q10, d12, d2[1] │ │ │ │ ldmdavs r1!, {r3, r8, r9}^ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xd1404299 │ │ │ │ stmdbls sl, {r8, r9, sp} │ │ │ │ andcs r4, r1, r7, lsl r6 │ │ │ │ movwls r2, #8712 @ 0x2208 │ │ │ │ - blx 0x14e846c │ │ │ │ + blx 0x14e8484 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x1c44cc │ │ │ │ + blge 0x1c44e4 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mcr 7, 4, pc, cr0, cr2, {2} @ │ │ │ │ + mrc 7, 3, APSR_nzcv, cr4, cr2, {2} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r8, r7, lsr #20 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ @@ -290848,43 +290853,43 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ee7ea │ │ │ │ - svclt 0x0000fccf │ │ │ │ + svclt 0x0000fcc3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007f399e │ │ │ │ + rsbseq r3, pc, r6, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec836c4 │ │ │ │ + bl 0xfec836dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ andle r2, r6, r2, lsl #24 │ │ │ │ eorsle r2, r1, r3, lsl #24 │ │ │ │ svclt 0x00182c01 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0x4605d116 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ ldmdbmi pc, {r3, r4, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ - b 0x116a8e0 │ │ │ │ + b 0x116a8f8 │ │ │ │ strtmi r0, [r8], -r4, lsl #6 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf151bdf0 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ andlt r4, r5, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stclvs 2, cr15, [ip], {64} @ 0x40 │ │ │ │ @@ -290894,112 +290899,112 @@ │ │ │ │ @ instruction: 0xf413d108 │ │ │ │ @ instruction: 0xf04f2f00 │ │ │ │ vmull.s8 q8, d0, d3 │ │ │ │ svclt 0x00180c08 │ │ │ │ strb r4, [r0, r4, ror #12] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - eorseq r7, r5, r0, lsr sp │ │ │ │ + eorseq r7, r5, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83774 │ │ │ │ + bl 0xfec8378c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r0, r2, r7, ip, sp, pc} │ │ │ │ movwcs r4, #1565 @ 0x61d │ │ │ │ tstls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ svclt 0x00480323 │ │ │ │ tstpcs r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq sl, [r4, #-2817]! @ 0xfffff4ff │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf18d6100 │ │ │ │ - strmi pc, [r4], -sp, ror #26 │ │ │ │ + strmi pc, [r4], -r1, ror #26 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xf894f151 │ │ │ │ + @ instruction: 0xf898f151 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2368 @ 0x940 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x661204 │ │ │ │ - blls 0x206630 │ │ │ │ + blmi 0x66121c │ │ │ │ + blls 0x206648 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ @ instruction: 0xf96ef00f │ │ │ │ - bls 0x198b54 │ │ │ │ + bls 0x198b6c │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - ldc2 1, cr15, [lr], {142} @ 0x8e │ │ │ │ + ldc2 1, cr15, [r2], {142} @ 0x8e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec83820 │ │ │ │ + bl 0xfec83838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blle 0x13b3e84 │ │ │ │ + blle 0x13b3e9c │ │ │ │ stceq 1, cr15, [r8], {3} │ │ │ │ vld1.8 {d4-d6}, [ip], r4 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ - b 0x448a44 │ │ │ │ - bl 0xfec6c668 │ │ │ │ - bllt 0x72fa6c │ │ │ │ + b 0x448a5c │ │ │ │ + bl 0xfec6c680 │ │ │ │ + bllt 0x72fa84 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ stc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blmi 0x718c3c │ │ │ │ + blmi 0x718c54 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0] │ │ │ │ @ instruction: 0x4669687a │ │ │ │ @ instruction: 0xf18d4620 │ │ │ │ - mcrrne 11, 0, pc, r3, cr9 @ │ │ │ │ + mcrrne 10, 15, pc, r3, cr13 @ │ │ │ │ @ instruction: 0xf151d1e9 │ │ │ │ - stmdavs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ - bl 0x47a6c8 │ │ │ │ + bl 0x47a6e0 │ │ │ │ andsvs r0, r0, r0, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ bicsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf06fe7e4 │ │ │ │ bfi r0, r5, #0, #19 │ │ │ │ - blx 0xff068d12 │ │ │ │ + blx 0xfed68d2a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec838e4 │ │ │ │ + bl 0xfec838fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1d88fc │ │ │ │ + blcs 0x1d8914 │ │ │ │ movwcs sp, #4425 @ 0x1149 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stmdbls r8, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8e4f00f │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ @@ -291010,50 +291015,50 @@ │ │ │ │ stmdale pc!, {r7, r8, r9, sl, fp, ip, lr} @ │ │ │ │ vldrne d9, [r9, #-32] @ 0xffffffe0 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8d0f00f │ │ │ │ stmdahi r2!, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ stcne 6, cr4, [r0, #-4]! │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - stc 6, cr15, [r0, #-908]! @ 0xfffffc74 │ │ │ │ + ldc 6, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 13, 0, lr, r3, cr2 │ │ │ │ + mcrrne 12, 15, lr, r3, cr6 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, ip, cr13 @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf640e7f3 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ - blmi 0x1ec858 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ + blmi 0x1ec870 │ │ │ │ sbcpl pc, pc, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe3e8d06 │ │ │ │ - @ instruction: 0x007f369e │ │ │ │ - eorseq r7, r5, r0, lsl #28 │ │ │ │ + blx 0xfe4e8d1e │ │ │ │ + rsbseq r3, pc, r6, lsl #13 │ │ │ │ + eorseq r7, r5, r8, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec839b0 │ │ │ │ + bl 0xfec839c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b32 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x16ed3c8 │ │ │ │ + blle 0x16ed3e0 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ @@ -291078,41 +291083,41 @@ │ │ │ │ strtmi sl, [sl], -r2, lsl #22 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stc 7, cr15, [sl], {82} @ 0x52 │ │ │ │ + ldcl 7, cr15, [lr], #-328 @ 0xfffffeb8 │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ - @ instruction: 0xff44f150 │ │ │ │ + @ instruction: 0xff48f150 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #218112 @ 0x35400 │ │ │ │ stmdacc r4, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq lr, #2829 @ 0xb0d │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ stmdbge r2, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r6, r8, asr #3] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf18ee7c4 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ + svclt 0x0000fadb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r3, [pc], #-84 │ │ │ │ + @ instruction: 0x007f359c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83a94 │ │ │ │ + bl 0xfec83aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -r0, lsr #22 │ │ │ │ ldmdavs fp, {r0, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ strpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe0f188 │ │ │ │ + @ instruction: 0xffd4f188 │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r3, r3, asr #24 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r6, lsr #2 │ │ │ │ @@ -291124,54 +291129,54 @@ │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ orrslt pc, r0, pc, ror #31 │ │ │ │ strtmi r9, [fp], -r1, lsl #20 │ │ │ │ ldcne 0, cr6, [r1, #-8]! │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffe6f00e │ │ │ │ - blls 0x1d8e24 │ │ │ │ + blls 0x1d8e3c │ │ │ │ ldrb r6, [fp, r3] │ │ │ │ - mcr2 1, 7, pc, cr8, cr0, {2} @ │ │ │ │ + mcr2 1, 7, pc, cr12, cr0, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ ldrb r0, [r1, sp, lsl #8] │ │ │ │ - blx 0xfe768f58 │ │ │ │ + blx 0xfe468f70 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83b2c │ │ │ │ + bl 0xfec83b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bicmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_s, #204, 4 @ 0xc000000c │ │ │ │ addsmi fp, sp, #131 @ 0x83 │ │ │ │ @ instruction: 0x4617d175 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ movwcs r9, #2312 @ 0x908 │ │ │ │ andcs r2, r3, r4, lsr #4 │ │ │ │ @ instruction: 0xffbcf00e │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ eorcs sp, r4, #74 @ 0x4a │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldmda r0!, {r0, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + ldmda r4!, {r0, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ rscvs r6, r2, sl, ror #17 │ │ │ │ teqle r9, r0, lsl #20 │ │ │ │ cmnvs r2, sl, ror #18 │ │ │ │ cmple r0, r0, lsl #20 │ │ │ │ mvnvs r6, sl, ror #19 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xee1d492d │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 11, 14, lr, r3, cr2 │ │ │ │ + mcrrne 11, 13, lr, r3, cr6 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -291190,111 +291195,111 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff66f00e │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x145194 │ │ │ │ - bvs 0xba0ce8 │ │ │ │ + bcs 0x1451ac │ │ │ │ + bvs 0xba0d00 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff5af00e │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ - mrc2 1, 2, pc, cr12, cr0, {2} │ │ │ │ + mcr2 1, 3, pc, cr0, cr0, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #970752 @ 0xed000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - rsbseq r3, pc, lr, asr r4 @ │ │ │ │ + rsbseq r3, pc, r6, asr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83c40 │ │ │ │ + bl 0xfec83c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x12707c8 │ │ │ │ + blmi 0x12707e0 │ │ │ │ ldrmi fp, [r4], -r4, lsr #1 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf17c0300 │ │ │ │ - @ instruction: 0xf424efb2 │ │ │ │ + @ instruction: 0xf424efb6 │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x14566c │ │ │ │ + blcs 0x145684 │ │ │ │ movwcs sp, #4462 @ 0x116e │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, rrx │ │ │ │ @ instruction: 0xf7f3a803 │ │ │ │ ldmdbmi r6!, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46202213 │ │ │ │ cdp2 0, 2, cr15, cr12, cr14, {0} │ │ │ │ strmi sl, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ - @ instruction: 0x4604fcb7 │ │ │ │ + strmi pc, [r4], -fp, lsr #25 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - mrc2 1, 0, pc, cr12, cr0, {2} │ │ │ │ + mcr2 1, 1, pc, cr0, cr0, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #708608 @ 0xad000 │ │ │ │ - ble 0x537ab0 │ │ │ │ + ble 0x537ac8 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -ip, asr #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf643bd70 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ strcc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldrmi r6, [lr], -fp, lsr #16 │ │ │ │ vqsub.s8 d20, d30, d12 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ tstle r3, #1476395010 @ 0x58000002 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r8, lsl r8 │ │ │ │ eorvs r2, r9, r4, lsl #4 │ │ │ │ @ instruction: 0xf1139301 │ │ │ │ stmdavs sl!, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x174f20 │ │ │ │ + blls 0x174f38 │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x12cd70 │ │ │ │ + bl 0x12cd88 │ │ │ │ @ instruction: 0xf17c0086 │ │ │ │ - blls 0x1a8860 │ │ │ │ + blls 0x1a8888 │ │ │ │ vtst.8 d22, d14, d10 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @ instruction: 0xf8420395 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ ldr pc, [r1, fp, asr #26]! │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7ae │ │ │ │ str r0, [fp, sp, lsl #8]! │ │ │ │ - @ instruction: 0xf97af18e │ │ │ │ + @ instruction: 0xf96ef18e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r5, r0, lsl #24 │ │ │ │ + eorseq r7, r5, r8, lsl ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #19 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ vstrls d3, [r8, #-4] │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r5, r7, pc}^ @ │ │ │ │ - bvc 0xfe5a8b98 │ │ │ │ + bvc 0xfe5a8bb0 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ mcrvc 12, 0, r7, cr6, cr12, {3} │ │ │ │ strcs r7, [r4, -r6, lsl #21] │ │ │ │ @ instruction: 0xf1132040 │ │ │ │ strmi pc, [r4], -r5, asr #17 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4248 @ 0x1098 │ │ │ │ @@ -291303,37 +291308,37 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0 │ │ │ │ ldreq pc, [r4, -r4, lsl #2] │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ @ instruction: 0xf00e4638 │ │ │ │ @ instruction: 0xf994fb07 │ │ │ │ - bvs 0x978c24 │ │ │ │ + bvs 0x978c3c │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86025 │ │ │ │ - bvs 0x19be444 │ │ │ │ + bvs 0x19be45c │ │ │ │ strbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r5, rrx │ │ │ │ cdp2 0, 6, cr15, cr12, cr14, {0} │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #103 @ 0x67 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x46424937 │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ smladxls r0, r6, r1, r2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - strmi lr, [r5], -r2, lsr #21 │ │ │ │ + @ instruction: 0x4605ea96 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - ldc2l 1, cr15, [sl, #-320] @ 0xfffffec0 │ │ │ │ + ldc2l 1, cr15, [lr, #-320] @ 0xfffffec0 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r5, #3850240 @ 0x3ac000 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf866f113 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -291360,27 +291365,27 @@ │ │ │ │ @ instruction: 0xf64fe780 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe77569df │ │ │ │ ldrb r2, [r3, -r1, lsl #14]! │ │ │ │ - teqpvs sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r5, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - subsvs pc, r5, r5, asr #12 │ │ │ │ + rsbvs pc, sp, r5, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ cdp2 1, 13, cr15, cr10, cr7, {0} │ │ │ │ addseq pc, r8, r6, asr #17 │ │ │ │ strtmi lr, [r0], -sl, asr #15 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf81af113 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, fp, lsl #10]! │ │ │ │ ldc2l 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ - ldrsbteq r3, [pc], #-30 │ │ │ │ + rsbseq r3, pc, r6, asr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -291393,54 +291398,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f8fd8 │ │ │ │ + blvs 0xfe7f8ff0 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf74a4621 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6d9b0 │ │ │ │ + bl 0xfec6d9c8 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7cddc │ │ │ │ - blcs 0x1301a0 │ │ │ │ + bl 0xfec7cdf4 │ │ │ │ + blcs 0x1301b8 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18c46e9 │ │ │ │ - @ instruction: 0x4605ff9f │ │ │ │ + @ instruction: 0x4605ff93 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2 0, cr15, [r2, #56] @ 0x38 │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - ldmib r4, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib r8, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -291455,25 +291460,25 @@ │ │ │ │ @ instruction: 0x4628d11b │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf15083f0 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e8f7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - @ instruction: 0xf18ee7dc │ │ │ │ - svclt 0x0000f801 │ │ │ │ + @ instruction: 0xf18de7dc │ │ │ │ + svclt 0x0000fff5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r3, [pc], #-10 │ │ │ │ + rsbseq r3, pc, r2, lsr #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -291486,54 +291491,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f914c │ │ │ │ + blvs 0xfe7f9164 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf74a4621 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6db24 │ │ │ │ + bl 0xfec6db3c │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7cf50 │ │ │ │ - blcs 0x130314 │ │ │ │ + bl 0xfec7cf68 │ │ │ │ + blcs 0x13032c │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18c46e9 │ │ │ │ - @ instruction: 0x4605fef5 │ │ │ │ + strmi pc, [r5], -r9, ror #29 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2l 0, cr15, [r8], {14} │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - ldmdb sl, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb lr, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -291548,81 +291553,81 @@ │ │ │ │ @ instruction: 0x4628d11b │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf15083f0 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7dc │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + svclt 0x0000ff3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r6, asr #30 │ │ │ │ + rsbseq r2, pc, lr, lsr #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, lr, lr, asr fp │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x460c4a5d │ │ │ │ muleq r3, r3, r8 │ │ │ │ eorls r6, sp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ @ instruction: 0x21002298 │ │ │ │ @ instruction: 0xf17ca806 │ │ │ │ - stmibvs fp!, {r1, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ - blcs 0x3fbc0c │ │ │ │ + stmibvs fp!, {r1, r2, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ + blcs 0x3fbc24 │ │ │ │ adchi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r6, [r6], -r1, lsl #7 │ │ │ │ strbvs r0, [r5, #-1542]! @ 0xfffff9fa │ │ │ │ cmnvs r6, #6144 @ 0x1800 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ @ instruction: 0x46189934 │ │ │ │ mrrc2 0, 0, pc, r2, cr14 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -lr, lsl #1 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ @ instruction: 0x46200218 │ │ │ │ @ instruction: 0xf8cef00e │ │ │ │ - blcc 0x1870cc │ │ │ │ + blcc 0x1870e4 │ │ │ │ ldmdale pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ stmiavs r2!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r0], r1, lsl #22 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r7, pc}^ @ │ │ │ │ ldrbtmi pc, [r5], #-3 @ │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ - blvs 0x2be978 │ │ │ │ + blvs 0x2be990 │ │ │ │ andcs r4, r4, #96, 8 @ 0x60000000 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -fp, rrx │ │ │ │ movwcs sl, #6660 @ 0x1a04 │ │ │ │ @ instruction: 0xf00ea806 │ │ │ │ - blge 0x2eb334 │ │ │ │ + blge 0x2eb34c │ │ │ │ @ instruction: 0xee1d4937 │ │ │ │ rscvs r0, r3, r0, ror pc │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ teqcs r6, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmda lr, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r2, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0x7695ee │ │ │ │ + blx 0x869606 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #676 @ 0x2a4 │ │ │ │ ldmdavs sl, {r0, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, r6, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -291632,63 +291637,63 @@ │ │ │ │ andcs r8, r2, #240, 2 @ 0x3c │ │ │ │ andcs lr, r8, #42205184 @ 0x2840000 │ │ │ │ andcs lr, r2, #41680896 @ 0x27c0000 │ │ │ │ andcs lr, r8, #192, 14 @ 0x3000000 │ │ │ │ stmibvs sl!, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ andls r0, r3, #32 │ │ │ │ - blx 0x10e912e │ │ │ │ - blx 0x153906 │ │ │ │ + blx 0x10e9146 │ │ │ │ + blx 0x15391e │ │ │ │ ldr pc, [r0, r2, lsl #4] │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x18717a │ │ │ │ + blx 0x187192 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #34865152 @ 0x2140000 │ │ │ │ @ instruction: 0xf64fe783 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bls 0x275f78 │ │ │ │ + bls 0x275f90 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79b69da │ │ │ │ tstcs r0, r5, lsl #20 │ │ │ │ andls sl, r3, #393216 @ 0x60000 │ │ │ │ - blx 0x869172 │ │ │ │ - blx 0x15394a │ │ │ │ + blx 0x86918a │ │ │ │ + blx 0x153962 │ │ │ │ ldr pc, [r1, r2, lsl #4] │ │ │ │ str r2, [pc, r1, lsl #4] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ ldr r0, [r1, sp]! │ │ │ │ - cdp2 1, 7, cr15, cr14, cr13, {4} │ │ │ │ - blx 0xff06b150 │ │ │ │ - eorseq r7, r5, r8, lsl lr │ │ │ │ + cdp2 1, 7, cr15, cr2, cr13, {4} │ │ │ │ + blx 0xff06b168 │ │ │ │ + eorseq r7, r5, r0, lsr lr │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, sl, asr sp @ │ │ │ │ + rsbseq r2, pc, r2, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [lr], -ip, lsl #1 │ │ │ │ movwcs r4, #1556 @ 0x614 │ │ │ │ @ instruction: 0x46074a70 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r3, r7, r9, sl, lr}^ │ │ │ │ vld2.8 {d3-d6}, [r6], r8 │ │ │ │ ldmdavs r2, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ - blcs 0x46d998 │ │ │ │ + blcs 0x46d9b0 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ svcpl 0x008a7407 │ │ │ │ strvc r5, [r7], #-3935 @ 0xfffff0a1 │ │ │ │ ldmdbls r4!, {r2, r4, r5, r6, r8, r9, sl}^ │ │ │ │ strcs r0, [r0, #-1887] @ 0xfffff8a1 │ │ │ │ - blcs 0x153e00 │ │ │ │ + blcs 0x153e18 │ │ │ │ movwcs sp, #4211 @ 0x1073 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r9, r0 │ │ │ │ andscs r9, r0, #311296 @ 0x4c000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, r0, r0 │ │ │ │ @@ -291698,79 +291703,79 @@ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ movwls r6, #34947 @ 0x8883 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi fp, [r1], -sl, lsr #2 │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ - blls 0x27f03c │ │ │ │ + blls 0x27f054 │ │ │ │ ldmdavs sl, {r2, r9, sl, lr} │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ ldrtmi r4, [r3], -pc, asr #16 │ │ │ │ cdp 4, 1, cr4, cr13, cr2, {1} │ │ │ │ ldrbtmi r4, [r8], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d09c15 │ │ │ │ strls r0, [r3], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r2, lsl ip │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - svc 0x0098f751 │ │ │ │ + svc 0x008cf751 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0x15e9778 │ │ │ │ + blx 0x16e9790 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #3632 @ 0xe30 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrvs 1, 0, r8, cr3, cr0, {7} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ - blcs 0x1480d8 │ │ │ │ + blcs 0x1480f0 │ │ │ │ ldmdbls r4, {r3, r4, r6, ip, lr, pc} │ │ │ │ mrcvs 7, 1, r4, cr11, cr8, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ vpadd.i8 d22, d30, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldr r1, [r3, r5, asr #16]! │ │ │ │ strcs r6, [r0, #-3587] @ 0xfffff1fd │ │ │ │ @ instruction: 0xf8d346a8 │ │ │ │ - blvs 0xfe7b9534 │ │ │ │ + blvs 0xfe7b954c │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cdpvs 7, 3, cr14, cr11, cr8, {5} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ vpadd.i8 d22, d30, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xe79d2396 │ │ │ │ strcs r9, [r0, #-2066] @ 0xfffff7ee │ │ │ │ - blx 0x136b284 │ │ │ │ + blx 0x136b29c │ │ │ │ @ instruction: 0x46a86e3b │ │ │ │ @ instruction: 0xf8d39012 │ │ │ │ - blvs 0xfe7b9568 │ │ │ │ + blvs 0xfe7b9580 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cdpvs 7, 0, cr14, cr3, cr14, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xb1136b9b │ │ │ │ @ instruction: 0x47989914 │ │ │ │ vqadd.s8 d25, d14, d4 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs sp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrmi r9, [sp], #-2836 @ 0xfffff4ec │ │ │ │ ldmdbls r3, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffb69334 │ │ │ │ + blx 0xffb6934c │ │ │ │ cdpvs 1, 3, cr11, cr11, cr0, {6} │ │ │ │ ldmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrbne r9, [fp, r6, lsl #6] │ │ │ │ stmdavs r3, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ vcgt.s8 d25, d14, d8 │ │ │ │ @@ -291778,31 +291783,31 @@ │ │ │ │ @ instruction: 0xe7672396 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r2, r4, r8, fp, ip, pc} │ │ │ │ strb r1, [r6, -sp, lsl #17]! │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18de784 │ │ │ │ - @ instruction: 0xf06ffd8b │ │ │ │ + @ instruction: 0xf06ffd7f │ │ │ │ ldrb r0, [pc, -r5, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r2, [pc], #-182 │ │ │ │ + ldrhteq r2, [pc], #-190 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrcs pc, [r0], -pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ addlt r4, sp, r2, ror #22 │ │ │ │ strmi r4, [sp], -r2, ror #24 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00066833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0x12d57c │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0x12d594 │ │ │ │ ldm r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ cdp 1, 1, cr3, cr13, cr12, {7} │ │ │ │ ldmdami r9, {r4, r5, r6, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46992136 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @@ -291810,18 +291815,18 @@ │ │ │ │ stc 3, cr9, [sp, #20] │ │ │ │ ldrbtmi r7, [r8], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf8dc6800 │ │ │ │ stmdapl r0!, {r2, ip, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009500 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mrc 7, 6, APSR_nzcv, cr2, cr1, {2} │ │ │ │ + mcr 7, 6, pc, cr6, cr1, {2} @ │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ - @ instruction: 0xf98af150 │ │ │ │ + @ instruction: 0xf98ef150 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #432 @ 0x1b0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d5d243 │ │ │ │ @ instruction: 0xf1a88000 │ │ │ │ @ instruction: 0xf8580514 │ │ │ │ stmdavs sl!, {r2, r4, sl, fp, ip, sp}^ │ │ │ │ @@ -291836,68 +291841,68 @@ │ │ │ │ strbmi r6, [sl], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8582003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ movwcs pc, #2653 @ 0xa5d @ │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ cdp2 0, 13, cr15, cr12, cr13, {0} │ │ │ │ - blcc 0x194044 │ │ │ │ + blcc 0x19405c │ │ │ │ ldmdale r8, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcfac50 │ │ │ │ + blcs 0xcfac68 │ │ │ │ ldmdbls r4, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ - blx 0x126947c │ │ │ │ + blx 0x1269494 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {88} @ 0x58 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ - bge 0x357868 │ │ │ │ + bge 0x357880 │ │ │ │ cdp2 0, 12, cr15, cr0, cr13, {0} │ │ │ │ @ instruction: 0xf1124628 │ │ │ │ - blmi 0xa2c5b4 │ │ │ │ - blls 0x4074cc │ │ │ │ + blmi 0xa2c5cc │ │ │ │ + blls 0x4074e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 6 @ 0xc0000003 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x3a73e8 │ │ │ │ + bls 0x3a7400 │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r9, lsl #28 │ │ │ │ @ instruction: 0xf00ea80a │ │ │ │ - blx 0x16ba42 │ │ │ │ + blx 0x16ba5a │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - teqpvs sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r5, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - subsvs pc, r5, r5, asr #12 │ │ │ │ + rsbvs pc, sp, r5, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1079303 │ │ │ │ - blls 0x22c030 │ │ │ │ + blls 0x22c048 │ │ │ │ addseq pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0x4628e796 │ │ │ │ ldc2 1, cr15, [ip], {18} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7c3 │ │ │ │ - @ instruction: 0xf7fefcbb │ │ │ │ + @ instruction: 0xf7fefcaf │ │ │ │ svclt 0x0000f8f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r5, r0, lsr #28 │ │ │ │ - rsbseq r2, pc, r2, asr #20 │ │ │ │ + eorseq r7, r5, r8, lsr lr │ │ │ │ + rsbseq r2, pc, sl, lsr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @@ -291906,21 +291911,21 @@ │ │ │ │ stmibvs r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ @ instruction: 0xf64f80de │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r0, {r1, r2, r4, r7, sl, sp}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x29397e │ │ │ │ + blx 0x293996 │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ strmi pc, [r7], -r3, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8093 │ │ │ │ - blcs 0x2795c4 │ │ │ │ + blcs 0x2795dc │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdmi pc, [r0, -r8] │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf8d880cb │ │ │ │ adcmi r3, r3, #244 @ 0xf4 │ │ │ │ @ instruction: 0xf8d8dd62 │ │ │ │ @@ -291931,20 +291936,20 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r3, {r1, r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b06 │ │ │ │ stmdavs fp!, {r2, r6, r7, pc} │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #73 @ 0x49 │ │ │ │ - blx 0x14695d8 │ │ │ │ + blx 0x14695f0 │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ @ instruction: 0xf8d8d064 │ │ │ │ strcc r3, [r1], #-244 @ 0xffffff0c │ │ │ │ - beq 0x12699d8 │ │ │ │ + beq 0x12699f0 │ │ │ │ strcc r3, [r4, #-516] @ 0xfffffdfc │ │ │ │ ldcle 2, cr4, [r0, #-652] @ 0xfffffd74 │ │ │ │ svceq 0x0004f856 │ │ │ │ rscle r2, r0, r4, asr #16 │ │ │ │ movwcs r6, #6185 @ 0x1829 │ │ │ │ strcc r4, [r1], #-1096 @ 0xfffffbb8 │ │ │ │ strcc r4, [r4, #-1081] @ 0xfffffbc7 │ │ │ │ @@ -291957,99 +291962,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stc 7, cr15, [ip, #324]! @ 0x144 │ │ │ │ + stc 7, cr15, [r0, #324]! @ 0x144 │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x154220 │ │ │ │ + blcs 0x154238 │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [sl, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x247668 │ │ │ │ + bls 0x247680 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7513018 │ │ │ │ - andcc lr, r1, r4, lsl #27 │ │ │ │ + andcc lr, r1, r8, ror sp │ │ │ │ strtmi fp, [r2], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf150d164 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf640e7cf │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ - blmi 0xdad74c │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0xdad764 │ │ │ │ sbcsmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - ldc2 1, cr15, [r0], {88} @ 0x58 │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + ldc2 1, cr15, [r4], {88} @ 0x58 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscvc pc, r4, r0, asr #12 │ │ │ │ + rscsvc pc, ip, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf15842d4 │ │ │ │ - @ instruction: 0xf640fc03 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + @ instruction: 0xf640fc07 │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ @ instruction: 0xf6400130 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ - blmi 0xa6d780 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ + blmi 0xa6d798 │ │ │ │ sbcsmi pc, r3, #268435460 @ 0x10000004 │ │ │ │ - blx 0xffee9c2a │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + blx 0xfffe9c42 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addeq pc, ip, r1, asr #4 │ │ │ │ + adceq pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf15842ff │ │ │ │ - @ instruction: 0xf640fbe9 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ - @ instruction: 0xf6400130 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ - blmi 0x72d7b4 │ │ │ │ + @ instruction: 0xf640fbed │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ + vand d16, d1, d16 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + blmi 0x72d7cc │ │ │ │ sbcsmi pc, r6, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff869c5e │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + blx 0xff969c76 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorseq pc, ip, r1, asr #4 │ │ │ │ + subseq pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf15842df │ │ │ │ - @ instruction: 0xf640fbcf │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + @ instruction: 0xf640fbd3 │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x3ed7e8 │ │ │ │ + vmla.i d16, d0, d0[7] │ │ │ │ + blmi 0x3ed800 │ │ │ │ rscmi pc, r6, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff1e9c92 │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + blx 0xff2e9caa │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbseq pc, r4, r1, asr #4 │ │ │ │ + addeq pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf15842fe │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ - ldrshteq r2, [pc], #-124 │ │ │ │ - rsbseq r2, pc, r6, lsr #15 │ │ │ │ - eorseq r7, r5, r8, lsr #28 │ │ │ │ + svclt 0x0000fbb9 │ │ │ │ + rsbseq r2, pc, r4, ror #15 │ │ │ │ + rsbseq r2, pc, lr, lsl #15 │ │ │ │ + eorseq r7, r5, r0, asr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64f4692 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46052296 │ │ │ │ @@ -292061,15 +292066,15 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8d72a09 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf0400103 │ │ │ │ stmiavs sl!, {r0, r1, r2, r3, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r1, r3, r4, r6, r7, pc} │ │ │ │ - blcs 0x3fc3ac │ │ │ │ + blcs 0x3fc3c4 │ │ │ │ sbcshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a4b7 │ │ │ │ strtge r0, [r6], r6, lsl #12 │ │ │ │ strtge sl, [r8], #3590 @ 0xe06 │ │ │ │ movwcs r2, #5892 @ 0x1704 │ │ │ │ @ instruction: 0x463a9910 │ │ │ │ @@ -292080,15 +292085,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ strtmi r4, [r0], -sl, asr #12 │ │ │ │ ldc2l 0, cr15, [ip], #52 @ 0x34 │ │ │ │ @ instruction: 0xf64469a0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsmi r4, r8, #1207959554 @ 0x48000002 │ │ │ │ addshi pc, r9, r0, lsl #1 │ │ │ │ - blx 0x1f64d6 │ │ │ │ + blx 0x1f64ee │ │ │ │ eorcc pc, r0, r0 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf112d972 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r5, r0 │ │ │ │ @ instruction: 0xf04f6823 │ │ │ │ andvs r0, r3, r1, lsl #22 │ │ │ │ @@ -292103,19 +292108,19 @@ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbmi r6, [r2], -fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stc 7, cr15, [r8], {81} @ 0x51 │ │ │ │ + ldcl 7, cr15, [ip], #-324 @ 0xfffffebc │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff5eb852 │ │ │ │ + stmdavs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff5eb86a │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ eorle r5, r8, #128, 30 @ 0x200 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #19 │ │ │ │ stmdbvs r2!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ andvc pc, r8, #2048 @ 0x800 │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @@ -292141,17 +292146,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r8], -pc, lsr #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bleq 0x169a24 │ │ │ │ + bleq 0x169a3c │ │ │ │ strtmi lr, [r0], -r1, lsr #15 │ │ │ │ - blx 0x469d38 │ │ │ │ + blx 0x469d50 │ │ │ │ @ instruction: 0xf06fe7e6 │ │ │ │ strb r0, [r0, sp, lsl #10]! │ │ │ │ strb r2, [r0, -r2, lsl #14]! │ │ │ │ ldrb r2, [lr, -r8, lsl #14] │ │ │ │ eorscs r6, r0, #3850240 @ 0x3ac000 │ │ │ │ strvc pc, [r3, -r2, lsl #22] │ │ │ │ smmlsr r8, pc, r9, r6 @ │ │ │ │ @@ -292160,33 +292165,33 @@ │ │ │ │ @ instruction: 0xff2cf00d │ │ │ │ @ instruction: 0xf707fb00 │ │ │ │ strcs lr, [r1, -pc, asr #14] │ │ │ │ @ instruction: 0xf06fe74d │ │ │ │ bfi r0, r5, #10, #2 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7c8 │ │ │ │ - @ instruction: 0xf06ffa8f │ │ │ │ + @ instruction: 0xf06ffa83 │ │ │ │ strb r0, [r3, fp, lsl #10] │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adceq pc, r8, r1, asr #4 │ │ │ │ + sbceq pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf1582256 │ │ │ │ - @ instruction: 0xf7fdfab1 │ │ │ │ + @ instruction: 0xf7fdfab5 │ │ │ │ @ instruction: 0xf640febd │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ vand d16, d1, d16 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ movwcc r0, #32816 @ 0x8030 │ │ │ │ subscs pc, r7, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe9e9ed0 │ │ │ │ - eorseq r7, r5, r4, lsr lr │ │ │ │ + blx 0xfeae9ee8 │ │ │ │ + eorseq r7, r5, ip, asr #28 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, ip, lsr #11 │ │ │ │ + @ instruction: 0x007f2594 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi r4, [r6], -r0, lsr #23 │ │ │ │ stmiami r0!, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @@ -292195,17 +292200,17 @@ │ │ │ │ ldmdbvs r5!, {}^ @ │ │ │ │ muleq r3, r3, r8 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ muleq r3, r7, r8 │ │ │ │ stmib sp, {r0, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0400109 │ │ │ │ @ instruction: 0x4692811e │ │ │ │ - bcs 0x207d88 │ │ │ │ + bcs 0x207da0 │ │ │ │ tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x188094 │ │ │ │ + blcc 0x1880ac │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r8, pc}^ @ │ │ │ │ rsceq pc, r3, r3, lsl r0 @ │ │ │ │ strheq r0, [ip], -sp │ │ │ │ andeq r0, ip, ip │ │ │ │ sbceq r0, r0, ip │ │ │ │ andeq r0, ip, r0, asr #1 │ │ │ │ @@ -292215,84 +292220,84 @@ │ │ │ │ @ instruction: 0x464a9916 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r4, r0 │ │ │ │ @ instruction: 0xf1064601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffa69a46 │ │ │ │ + blx 0xffa69a5e │ │ │ │ @ instruction: 0xf8d49b09 │ │ │ │ - blcc 0x18da28 │ │ │ │ + blcc 0x18da40 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r3, r4, r6, r7, pc}^ @ │ │ │ │ - blls 0xff5a9a30 │ │ │ │ + blls 0xff5a9a48 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ stmdbgt r6, {r2, r5, r7, sl, sp, pc} │ │ │ │ @ instruction: 0x27049bbe │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r5, r0 │ │ │ │ ldrtmi r6, [r9], -r0, lsr #16 │ │ │ │ cdp2 1, 9, cr15, cr10, cr13, {2} │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r5], -lr, ror #16 │ │ │ │ - blcc 0x36bb6c │ │ │ │ + blcc 0x36bb84 │ │ │ │ cdp 0, 1, cr6, cr13, cr5, {3} │ │ │ │ stmdbmi lr!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldmdavs r3!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - bl 0x1deb7c0 │ │ │ │ + bl 0x1aeb7d8 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff06ba7c │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff06ba94 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x1546a4 │ │ │ │ - blmi 0x18e1fb4 │ │ │ │ - blls 0x407b08 │ │ │ │ + blcs 0x1546bc │ │ │ │ + blmi 0x18e1fcc │ │ │ │ + blls 0x407b20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308092 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r6, [sl], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ - bne 0x162840c │ │ │ │ - blx 0x2f66d6 │ │ │ │ + bne 0x1628424 │ │ │ │ + blx 0x2f66ee │ │ │ │ @ instruction: 0xf8c4f90a │ │ │ │ @ instruction: 0xf00d9000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x261cac │ │ │ │ + bls 0x261cc4 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ - blx 0x1ee9b22 │ │ │ │ + blx 0x1ee9b3a │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x464ad0d0 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0xf1bafee7 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ strtmi r0, [r9], -r0, lsl #18 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf109aa07 │ │ │ │ @ instruction: 0xf00d0901 │ │ │ │ ldrtmi pc, [r8], #2911 @ 0xb5f @ │ │ │ │ strbmi r3, [sl, #1312] @ 0x520 │ │ │ │ - blls 0x2222f0 │ │ │ │ + blls 0x222308 │ │ │ │ adcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf1124620 │ │ │ │ ldr pc, [r4, sp, ror #17]! │ │ │ │ @ instruction: 0xf1129305 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ andvs r2, r2, r1, lsl #6 │ │ │ │ @@ -292312,68 +292317,68 @@ │ │ │ │ ldmibvs r2!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x901cf8d3 │ │ │ │ ldmibvs r5!, {r0, r1, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x16d352 │ │ │ │ + blx 0x16d36a │ │ │ │ str pc, [sl, -r5, lsl #18]! │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe727 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bls 0x3b6a00 │ │ │ │ + bls 0x3b6a18 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe73d69df │ │ │ │ tstcs r0, sl, lsl #30 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x16d326 │ │ │ │ + blx 0x16d33e │ │ │ │ ldr pc, [r5, -r7, lsl #14]! │ │ │ │ ldr r2, [r3, -r1, lsl #14]! │ │ │ │ streq pc, [sp], -pc, rrx │ │ │ │ @ instruction: 0xf18de765 │ │ │ │ - @ instruction: 0xf06ff93f │ │ │ │ + @ instruction: 0xf06ff933 │ │ │ │ strb r0, [r0, -fp, lsl #12]! │ │ │ │ ldc2l 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbceq pc, r0, r1, asr #4 │ │ │ │ + sbcseq pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf15822aa │ │ │ │ - @ instruction: 0xf640f95f │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + @ instruction: 0xf640f963 │ │ │ │ + vmla.f d21, d16, d0[1] │ │ │ │ vand d16, d1, d16 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ tstcc r0, #48 @ 0x30 │ │ │ │ adccs pc, r9, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf952f158 │ │ │ │ - eorseq r7, r5, r4, asr lr │ │ │ │ + @ instruction: 0xf956f158 │ │ │ │ + eorseq r7, r5, ip, ror #28 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r0, lsl #7 │ │ │ │ + rsbseq r2, pc, r8, ror #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec84e24 │ │ │ │ + bl 0xfec84e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ movweq r0, #50447 @ 0xc50f │ │ │ │ svclt 0x0048b085 │ │ │ │ strcs pc, [r0, #-1093] @ 0xfffffbbb │ │ │ │ streq r4, [r9, #-1558] @ 0xfffff9ea │ │ │ │ vst3.8 {d29,d31,d33}, [r5 :128], r1 │ │ │ │ ldmdacs r0, {r8, sl, sp, lr} │ │ │ │ ldmdacs r1, {r3, r5, ip, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsr #32 │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - blx 0x36a284 │ │ │ │ + @ instruction: 0xf9fcf18c │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d0f7fc │ │ │ │ - blcs 0x13e574 │ │ │ │ + blcs 0x13e58c │ │ │ │ vstrcs d13, [sl, #-12] │ │ │ │ ldccs 0, cr13, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0x4618d01b │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @@ -292391,22 +292396,22 @@ │ │ │ │ mcrcs 0, 0, sp, cr0, cr15, {6} │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d14, d4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ eorscs r2, r8, #629145600 @ 0x25800000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r0, r3, lsl #6]! │ │ │ │ vadd.i8 d22, d14, d26 │ │ │ │ vaddhn.i16 d19, q0, q8 │ │ │ │ - blls 0x1f6f44 │ │ │ │ + blls 0x1f6f5c │ │ │ │ addsmi r4, r3, #24117248 @ 0x1700000 │ │ │ │ addhi pc, r3, r0, lsl #1 │ │ │ │ vadd.i8 d22, d14, d17 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ @ instruction: 0xf8410295 │ │ │ │ vhadd.s8 d18, d14, d19 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @@ -292419,137 +292424,137 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d14, d4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ eorscs r2, r8, #629145600 @ 0x25800000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdavs lr!, {r5, r7, r8, r9, sl, lr} │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vaddhn.i16 d19, q0, q8 │ │ │ │ adcsmi r2, r3, #-1778384896 @ 0x96000000 │ │ │ │ @ instruction: 0xf023d312 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ @ instruction: 0xf836f112 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - bl 0x145df8 │ │ │ │ - blne 0xfe5adf94 │ │ │ │ + bl 0x145e10 │ │ │ │ + blne 0xfe5adfac │ │ │ │ @ instruction: 0xf17b0092 │ │ │ │ - blls 0x22960c │ │ │ │ + blls 0x229634 │ │ │ │ sbcvs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldr r6, [r6, r1, lsr #16]! │ │ │ │ @ instruction: 0xf6439303 │ │ │ │ vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r4, {r1, r2, r4, r7, r9} │ │ │ │ strcc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47a02096 │ │ │ │ - blls 0x207e74 │ │ │ │ + blls 0x207e8c │ │ │ │ strtcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ tstle r2, #805306379 @ 0x3000000b │ │ │ │ teqpeq pc, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ movwls r6, #14368 @ 0x3820 │ │ │ │ @ instruction: 0xf1126029 │ │ │ │ stmdavs sl!, {r0, fp, ip, sp, lr, pc} │ │ │ │ eorvs r2, r0, r0, lsl #2 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ umullseq r1, r2, r2, fp │ │ │ │ - stcl 1, cr15, [ip, #492]! @ 0x1ec │ │ │ │ + ldcl 1, cr15, [r0, #492]! @ 0x1ec │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vrshr.s64 d22, d20, #64 │ │ │ │ stmdavs r1!, {r0, r2, r4, r7, r9} │ │ │ │ @ instruction: 0xf023e781 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ @ instruction: 0xffe8f111 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #16 │ │ │ │ - bl 0x145e94 │ │ │ │ - blne 0xff5ae034 │ │ │ │ + bl 0x145eac │ │ │ │ + blne 0xff5ae04c │ │ │ │ @ instruction: 0xf17b0092 │ │ │ │ - blls 0x229570 │ │ │ │ + blls 0x229598 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addsmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x13ea2b8 │ │ │ │ - eorseq r7, r5, r4, ror lr │ │ │ │ + blx 0x13ea2d0 │ │ │ │ + eorseq r7, r5, ip, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f3 │ │ │ │ pkhbtmi sl, r8, r1, lsl #28 │ │ │ │ svcge 0x00314630 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfeff6860 │ │ │ │ + blmi 0xfeff6878 │ │ │ │ tstls r8, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ - addcs lr, r0, #10880 @ 0x2a80 │ │ │ │ + addcs lr, r0, #11136 @ 0x2b80 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc 1, cr15, [r4, #492]! @ 0x1ec │ │ │ │ + stc 1, cr15, [r8, #492]! @ 0x1ec │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ba851 │ │ │ │ - stmib sp, {r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + stmib sp, {r2, r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1b8550e │ │ │ │ cmnle lr, r0, lsl #30 │ │ │ │ movwls r9, #39688 @ 0x9b08 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ - blcs 0x155ef0 │ │ │ │ + blcs 0x155f08 │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x14df0c │ │ │ │ + blcs 0x14df24 │ │ │ │ rscshi pc, sp, r0, asr #32 │ │ │ │ - blcs 0x154ca4 │ │ │ │ + blcs 0x154cbc │ │ │ │ ldmdbls ip!, {r3, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s11 │ │ │ │ - blls 0x371c80 │ │ │ │ + blls 0x371c98 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #144, 4 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf751a000 │ │ │ │ - @ instruction: 0x4681e93e │ │ │ │ + @ instruction: 0x4681e932 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14fd106 │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7fc │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f519 │ │ │ │ - blls 0x362740 │ │ │ │ + blls 0x362758 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x28e3a0 │ │ │ │ + blls 0x28e3b8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2ce4a4 │ │ │ │ + blls 0x2ce4bc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x204e5cc │ │ │ │ + blls 0x204e5e4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe3ce6dc │ │ │ │ - blls 0x1d87f90 │ │ │ │ + blmi 0xfe3ce6f4 │ │ │ │ + blls 0x1d87fa8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464881fe │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -292558,43 +292563,43 @@ │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [ip], #52 @ 0x34 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, pc} │ │ │ │ stmdavs r2, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ ldrbne r9, [fp, ip, lsl #6] │ │ │ │ vst2.8 {d25-d28}, [pc]! │ │ │ │ - blx 0x20ad56 │ │ │ │ + blx 0x20ad6e │ │ │ │ andls pc, lr, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf114e7a2 │ │ │ │ @ instruction: 0xf104091f │ │ │ │ svclt 0x00580b3e │ │ │ │ movwcs r4, #5835 @ 0x16cb │ │ │ │ ldrmi r9, [r8], -r8, lsl #18 │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ ldc2 0, cr15, [lr], {13} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ bichi pc, r8, r0 │ │ │ │ strtmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf17b4630 │ │ │ │ - @ instruction: 0xf1b9ed12 │ │ │ │ + @ instruction: 0xf1b9ed16 │ │ │ │ stcle 15, cr0, [fp, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [r9], #-1730 @ 0xfffff93e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [ip], -r8, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x268be0 │ │ │ │ + bleq 0x268bf8 │ │ │ │ @ instruction: 0xf18c4658 │ │ │ │ - @ instruction: 0xf00bfd65 │ │ │ │ + @ instruction: 0xf00bfd59 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x37205c │ │ │ │ + blx 0x372074 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -292611,29 +292616,29 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ mrrc2 0, 0, pc, r0, cr13 @ │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17b4638 │ │ │ │ - ldccs 12, cr14, [pc, #-784] @ 0x12dd30 │ │ │ │ + ldccs 12, cr14, [pc, #-800] @ 0x12dd38 │ │ │ │ strbmi sp, [r2], ip, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2010] @ 0xfffff826 │ │ │ │ - bleq 0x268c7c │ │ │ │ + bleq 0x268c94 │ │ │ │ @ instruction: 0xf18c4658 │ │ │ │ - @ instruction: 0xf00bfd17 │ │ │ │ + @ instruction: 0xf00bfd0b │ │ │ │ @ instruction: 0xf857031f │ │ │ │ - blx 0x3720f8 │ │ │ │ + blx 0x372110 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r7, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -292650,225 +292655,225 @@ │ │ │ │ rsbne lr, r9, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ stc2 0, cr15, [r2], {13} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ba851 │ │ │ │ - @ instruction: 0xf1b8ec76 │ │ │ │ + @ instruction: 0xf1b8ec7a │ │ │ │ ldcle 15, cr0, [r1, #-124]! @ 0xffffff84 │ │ │ │ eorge pc, r8, sp, asr #17 │ │ │ │ strls r4, [fp], #-1705 @ 0xfffff957 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x16a22c │ │ │ │ + beq 0x16a244 │ │ │ │ @ instruction: 0xf8d92400 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ ldrbmi r9, [ip], -r4, lsl #8 │ │ │ │ vpmax.u8 d15, d5, d20 │ │ │ │ ldrle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ - bleq 0x2a8d30 │ │ │ │ + bleq 0x2a8d48 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18c0b1f │ │ │ │ - blge 0x1ded428 │ │ │ │ + blge 0x1ded410 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ - blx 0x42c93e │ │ │ │ + blx 0x42c956 │ │ │ │ stccc 8, cr15, [r4], {80} @ 0x50 │ │ │ │ movweq lr, #14923 @ 0x3a4b │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ stcls 1, cr13, [r4], {230} @ 0xe6 │ │ │ │ - beq 0x96a55c │ │ │ │ + beq 0x96a574 │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ strcc r0, [r1], #-2308 @ 0xfffff6fc │ │ │ │ ldclle 2, cr4, [r8], {163} @ 0xa3 │ │ │ │ strge lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ stmiavc r2!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e6b2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, r4, lsr #30 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e044 │ │ │ │ - beq 0x10ea56c │ │ │ │ + rsbseq r1, pc, ip, lsl #30 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e05c │ │ │ │ + beq 0x10ea584 │ │ │ │ ssatmi fp, #11, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f6d68 │ │ │ │ + b 0x14f6d80 │ │ │ │ andls r1, r7, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ strcs sl, [r0, #-3782] @ 0xfffff13a │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r3, lsl #13 │ │ │ │ strls lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwls r2, #17408 @ 0x4400 │ │ │ │ - bl 0x27fc18 │ │ │ │ + bl 0x27fc30 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #20 │ │ │ │ - beq 0x92a1c4 │ │ │ │ - ldc2l 1, cr15, [lr], #-560 @ 0xfffffdd0 │ │ │ │ + beq 0x92a1dc │ │ │ │ + ldc2l 1, cr15, [r2], #-560 @ 0xfffffdd0 │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ - blx 0x3ec9c8 │ │ │ │ + blx 0x3ec9e0 │ │ │ │ svceq 0x0001ea1a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ adcmi r2, r1, r0, lsl #2 │ │ │ │ - b 0x137b1bc │ │ │ │ + b 0x137b1d4 │ │ │ │ @ instruction: 0x2c200901 │ │ │ │ - blls 0x262964 │ │ │ │ - bls 0x2fb644 │ │ │ │ + blls 0x26297c │ │ │ │ + bls 0x2fb65c │ │ │ │ @ instruction: 0xf84b3301 │ │ │ │ addsmi r9, sl, #4, 22 @ 0x1000 │ │ │ │ - blls 0x2a5548 │ │ │ │ + blls 0x2a5560 │ │ │ │ strls lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114ae9c │ │ │ │ @ instruction: 0xf104051f │ │ │ │ svclt 0x0058083e │ │ │ │ ldrmi r4, [r9], -r8, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ rsbne lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r4, lsl #4 │ │ │ │ - blx 0x1bea22e │ │ │ │ + blx 0x1bea246 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - ldccs 0, cr8, [pc, #-596] @ 0x12dfac │ │ │ │ + ldccs 0, cr8, [pc, #-596] @ 0x12dfc4 │ │ │ │ mcrge 7, 4, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8cd2601 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strls r0, [r7], #-2560 @ 0xfffff600 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r4], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x33fb34 │ │ │ │ + bl 0x33fb4c │ │ │ │ strtmi r0, [r8], -r9, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12e227 │ │ │ │ - ldc2 1, cr15, [r6], #-560 @ 0xfffffdd0 │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12e23f │ │ │ │ + stc2 1, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r4], {160} @ 0xa0 │ │ │ │ - beq 0x1aa680 │ │ │ │ + beq 0x1aa698 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84445d3 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ stcls 0, cr9, [r7], {20} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104ae54 │ │ │ │ - ldrcc r0, [pc], #-2110 @ 0x12e278 │ │ │ │ + ldrcc r0, [pc], #-2110 @ 0x12e290 │ │ │ │ ssatmi fp, #1, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f6e84 │ │ │ │ + b 0x14f6e9c │ │ │ │ andls r1, r4, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldccs 0, cr13, [pc], {74} @ 0x4a │ │ │ │ mcrge 7, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd2501 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf04f9010 │ │ │ │ strbmi r0, [fp], r0, lsl #18 │ │ │ │ streq lr, [r8], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf18c041f │ │ │ │ - bl 0x4ad27c │ │ │ │ - blx 0x26e4c4 │ │ │ │ + bl 0x4ad264 │ │ │ │ + blx 0x26e4dc │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, #68, 2 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - blx 0x1b6ad4 │ │ │ │ + blx 0x1b6aec │ │ │ │ @ instruction: 0xf10bf20b │ │ │ │ - b 0x1370ee0 │ │ │ │ + b 0x1370ef8 │ │ │ │ @ instruction: 0xf1bb0902 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2080]! @ 0x820 │ │ │ │ - blls 0x26c40c │ │ │ │ - blls 0x2065660 │ │ │ │ + blls 0x26c424 │ │ │ │ + blls 0x2065678 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4619ae12 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ stcls 0, cr2, [ip, #-12] │ │ │ │ @ instruction: 0xf00d9c0e │ │ │ │ ldrsblt pc, [r8, #-175] @ 0xffffff51 @ │ │ │ │ bicspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ msreq SPSR_x, #268435468 @ 0x1000000c │ │ │ │ - blx 0xfe206332 │ │ │ │ + blx 0xfe20634a │ │ │ │ strbne r3, [r3, r4, lsl #4]! │ │ │ │ @ instruction: 0x13a2ebc3 │ │ │ │ ldrb r6, [ip, #67]! @ 0x43 │ │ │ │ stmdbeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18ce5f9 │ │ │ │ - svclt 0x0000fd8f │ │ │ │ + svclt 0x0000fd83 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfea3fbbc │ │ │ │ + blmi 0xfea3fbd4 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x149454 │ │ │ │ + blcs 0x14946c │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldclvs 3, cr2, [r9], #-4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfebea3ac │ │ │ │ + blx 0xfebea3c4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r3, r8, pc} │ │ │ │ - blcs 0x13fde8 │ │ │ │ + blcs 0x13fe00 │ │ │ │ tstphi r7, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46691dda │ │ │ │ cmnpvs pc, #570425344 @ p-variant is OBSOLETE @ 0x22000000 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ movweq lr, #15277 @ 0x3bad │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x25a804 │ │ │ │ + blcc 0x25a81c │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ andsls pc, r0, r7, asr #17 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf44f4b86 │ │ │ │ ldrbtmi r7, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ - blge 0x22ee18 │ │ │ │ + blge 0x22ee30 │ │ │ │ strhi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf500469a │ │ │ │ movwls r5, #8205 @ 0x200d │ │ │ │ @ instruction: 0xf1073018 │ │ │ │ movwls r0, #13072 @ 0x3310 │ │ │ │ @ instruction: 0xf750462b │ │ │ │ - @ instruction: 0x4604eeb8 │ │ │ │ + strmi lr, [r4], -ip, lsr #29 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - @ instruction: 0xf970f14f │ │ │ │ + @ instruction: 0xf974f14f │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #1, 28 │ │ │ │ svcpl 0x0080f514 │ │ │ │ adchi pc, r8, r0, lsl #1 │ │ │ │ - blle 0x16f9c10 │ │ │ │ + blle 0x16f9c28 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ adchi pc, fp, r0, lsl #1 │ │ │ │ @@ -292881,15 +292886,15 @@ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ adcsvs r6, fp, sl, ror r0 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ teqlt r2, #7995392 @ 0x7a0000 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -292910,40 +292915,40 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcvs 0, cr13, [r9], #-472 @ 0xfffffe28 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606f9f7 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf6e14651 │ │ │ │ - stccs 14, cr14, [r1, #-296] @ 0xfffffed8 │ │ │ │ + stccs 14, cr14, [r1, #-248] @ 0xffffff08 │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf9e0f00d │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xe265a0 │ │ │ │ + blmi 0xe265b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5006c3b │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ strls r3, [r1], #-770 @ 0xfffffcfe │ │ │ │ andscc r4, r8, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mcr 7, 0, pc, cr14, cr0, {2} @ │ │ │ │ + mcr 7, 0, pc, cr2, cr0, {2} @ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xd3235f80 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r9 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r8, lsr #2 │ │ │ │ @@ -292957,194 +292962,194 @@ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 7, pc, cr10, cr15, {3} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ vabd.s8 q15, q15, q9 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fd2096 │ │ │ │ usad8 sl, pc, r8 @ │ │ │ │ - blle 0xff779da8 │ │ │ │ + blle 0xff779dc0 │ │ │ │ ldrdls pc, [r0], #-135 @ 0xffffff79 │ │ │ │ ldrdge pc, [r0], #-135 @ 0xffffff79 │ │ │ │ strmi lr, [r4], -lr, lsr #14 │ │ │ │ @ instruction: 0xf06fe7d2 │ │ │ │ bfi r0, r5, #8, #8 │ │ │ │ - mcrr2 1, 8, pc, r8, cr12 @ │ │ │ │ - @ instruction: 0x51acf640 │ │ │ │ + ldc2 1, cr15, [ip], #-560 @ 0xfffffdd0 │ │ │ │ + bicpl pc, r4, r0, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rscscs pc, r4, r1, asr #4 │ │ │ │ + andcc pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf15762c1 │ │ │ │ - svclt 0x0000fc6d │ │ │ │ + svclt 0x0000fc71 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, sl, lsl sl @ │ │ │ │ - rsbseq r1, pc, r4, asr #17 │ │ │ │ - eorseq r7, r5, r0, lsl #29 │ │ │ │ + rsbseq r1, pc, r2, lsl #20 │ │ │ │ + rsbseq r1, pc, ip, lsr #17 │ │ │ │ + mlaseq r5, r8, lr, r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f7 │ │ │ │ pkhbtmi sl, r8, r5, lsl #28 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e77010 │ │ │ │ + blmi 0x1e77028 │ │ │ │ tstls r9, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ - stmib lr, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmib r2, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17b4638 │ │ │ │ - addcs lr, r0, #3309568 @ 0x328000 │ │ │ │ + addcs lr, r0, #3375104 @ 0x338000 │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ - stmib r4, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r8, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ ldrpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ movwls r9, #47881 @ 0xbb09 │ │ │ │ - blcs 0x155270 │ │ │ │ + blcs 0x155288 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #43782 @ 0xab06 │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0xfe14ebd8 │ │ │ │ + blls 0xfe14ebf0 │ │ │ │ cmple pc, r0, lsl #22 │ │ │ │ @ instruction: 0xf8dd9b81 │ │ │ │ - blcs 0x14ee78 │ │ │ │ - bmi 0x1822c44 │ │ │ │ + blcs 0x14ee90 │ │ │ │ + bmi 0x1822c5c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0a │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #24 │ │ │ │ stmdapl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r3, lsl #4 │ │ │ │ - ldcl 7, cr15, [ip, #-320] @ 0xfffffec0 │ │ │ │ + ldcl 7, cr15, [r0, #-320] @ 0xfffffec0 │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - @ instruction: 0xf814f14f │ │ │ │ + @ instruction: 0xf818f14f │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fca5 │ │ │ │ @ instruction: 0xf51a0a00 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ - blcs 0x1552ec │ │ │ │ + blcs 0x155304 │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ - blcs 0x1552e8 │ │ │ │ + blcs 0x155300 │ │ │ │ bicshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x1552f4 │ │ │ │ + blcs 0x15530c │ │ │ │ eorhi pc, r3, #64 @ 0x40 │ │ │ │ - blcs 0x155310 │ │ │ │ + blcs 0x155328 │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r3, r0, lsl #23 │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf8ecf00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r9, pc}^ │ │ │ │ andvs r2, r2, r0, lsl r3 │ │ │ │ - blls 0x5c6810 │ │ │ │ + blls 0x5c6828 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0xec6a18 │ │ │ │ - blls 0x1e88778 │ │ │ │ + blmi 0xec6a30 │ │ │ │ + blls 0x1e88790 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrbmi r8, [r0], -sl, asr #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x155364 │ │ │ │ + blcs 0x15537c │ │ │ │ mrshi pc, (UNDEF: 65) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf8c4f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ @ instruction: 0xf10d9312 │ │ │ │ - blls 0xfe17085c │ │ │ │ + blls 0xfe170874 │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ movwcs r4, #5657 @ 0x1619 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8b0f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r1, {r0, r1, r4, r9, pc} │ │ │ │ addle r2, r0, r0, lsl #18 │ │ │ │ stmdage lr, {r1, r6, fp, sp, lr} │ │ │ │ ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ andcs sp, r8, #1073741872 @ 0x40000030 │ │ │ │ - bmi 0x752fc8 │ │ │ │ + bmi 0x752fe0 │ │ │ │ svclt 0x0070ee1d │ │ │ │ vqdmulh.s d25, d0, d11 │ │ │ │ ldrbtmi r1, [sl], #-335 @ 0xfffffeb1 │ │ │ │ @ instruction: 0xf85b6812 │ │ │ │ @ instruction: 0xf8d22002 │ │ │ │ - bge 0x4af1e4 │ │ │ │ + bge 0x4af1fc │ │ │ │ andhi lr, r2, #3358720 @ 0x334000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andls r9, r0, #40960 @ 0xa000 │ │ │ │ @ instruction: 0x46223018 │ │ │ │ @ instruction: 0xf7509501 │ │ │ │ - pkhtbmi lr, r2, r4, asr #25 │ │ │ │ + strmi lr, [r2], r8, asr #25 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mvnhi pc, r0 │ │ │ │ svcvc 0x0000f51a │ │ │ │ - blmi 0x3a2a48 │ │ │ │ + blmi 0x3a2a60 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xe76c2354 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, r2, ror #14 │ │ │ │ - rsbseq r1, pc, lr, asr #12 │ │ │ │ - rsbseq r1, pc, r6, lsl r6 @ │ │ │ │ - bleq 0x92ac48 │ │ │ │ - beq 0x10eac0c │ │ │ │ + rsbseq r1, pc, sl, asr #14 │ │ │ │ + rsbseq r1, pc, r6, lsr r6 @ │ │ │ │ + ldrshteq r1, [pc], #-94 │ │ │ │ + bleq 0x92ac60 │ │ │ │ + beq 0x10eac24 │ │ │ │ @ instruction: 0x46dabf58 │ │ │ │ stmdbls r9, {r0, r8, r9, sp} │ │ │ │ - b 0x1500068 │ │ │ │ + b 0x1500080 │ │ │ │ andls r1, r8, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ pkhtbmi pc, r0, sp, asr #16 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #-1073741777 @ 0xc000002f │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldm r0, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r4, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ svceq 0x001ff1bb │ │ │ │ strbmi sp, [r1], sl, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ strtmi r0, [ip], -r1, lsl #16 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - bleq 0x16a978 │ │ │ │ + bleq 0x16a990 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #10 │ │ │ │ vpmax.u8 d15, d11, d21 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - beq 0x42945c │ │ │ │ + beq 0x429474 │ │ │ │ @ instruction: 0xf18c4650 │ │ │ │ - @ instruction: 0xf00af925 │ │ │ │ + @ instruction: 0xf00af919 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x3328dc │ │ │ │ + blx 0x3328f4 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ - bleq 0x1aac94 │ │ │ │ + bleq 0x1aacac │ │ │ │ svceq 0x0020f1bb │ │ │ │ stcls 1, cr13, [r5, #-928] @ 0xfffffc60 │ │ │ │ - blls 0x33b8f4 │ │ │ │ + blls 0x33b90c │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #4194304 @ 0x400000 │ │ │ │ stcls 12, cr13, [sl], {218} @ 0xda │ │ │ │ strls r9, [fp], -r6, lsl #22 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114aee9 │ │ │ │ @ instruction: 0xf104051f │ │ │ │ @@ -293154,205 +293159,205 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r8, lsl #4 │ │ │ │ @ instruction: 0xf812f00d │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17b4638 │ │ │ │ - ldccs 8, cr14, [pc, #-536] @ 0x12e6a4 │ │ │ │ + ldccs 8, cr14, [pc, #-552] @ 0x12e6ac │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x1aaa04 │ │ │ │ + beq 0x1aaa1c │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r5], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa40248 │ │ │ │ + blx 0xa40260 │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x3a3d14 │ │ │ │ + bl 0x3a3d2c │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - @ instruction: 0xf8daf18c │ │ │ │ + @ instruction: 0xf8cef18c │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c05 │ │ │ │ - blls 0x33090c │ │ │ │ + blls 0x330924 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ - blcs 0x154544 │ │ │ │ + blcs 0x15455c │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e810 │ │ │ │ - bleq 0x10ead38 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e828 │ │ │ │ + bleq 0x10ead50 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ stmdbls r7, {r0, r8, r9, sp} │ │ │ │ - b 0x1500194 │ │ │ │ + b 0x15001ac │ │ │ │ andls r1, r8, #-1342177274 @ 0xb0000006 │ │ │ │ @ instruction: 0xf00c0092 │ │ │ │ strmi pc, [r0], r7, asr #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #1073741834 @ 0x4000000a │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ - ldmda sl!, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + ldmda lr!, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldcle 13, cr2, [r0, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [sp], #-1729 @ 0xfffff93f │ │ │ │ - beq 0x1aaa98 │ │ │ │ + beq 0x1aaab0 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8d90800 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ - blx 0xb404d0 │ │ │ │ + blx 0xb404e8 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x263dbc │ │ │ │ + bl 0x263dd4 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x92a9ac │ │ │ │ - @ instruction: 0xf88cf18c │ │ │ │ - bl 0x219760 │ │ │ │ - blx 0x3aeb8c │ │ │ │ + bleq 0x92a9c4 │ │ │ │ + @ instruction: 0xf880f18c │ │ │ │ + bl 0x219778 │ │ │ │ + blx 0x3aeba4 │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13fdba4 │ │ │ │ + b 0x13fdbbc │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blls 0x33ba28 │ │ │ │ + blls 0x33ba40 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ ldclge 12, cr9, [r5, #-52] @ 0xffffffcc │ │ │ │ movwcs lr, #5719 @ 0x1657 │ │ │ │ andcs r9, r8, #128, 18 @ 0x200000 │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ tstls r0, #196608 @ 0x30000 │ │ │ │ tstls r1, #57409536 @ 0x36c0000 │ │ │ │ ldrt r6, [sp], r3, asr #16 │ │ │ │ - blcs 0x1557dc │ │ │ │ + blcs 0x1557f4 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr5, cr15, {1} │ │ │ │ andcs r9, r8, #12, 22 @ 0x3000 │ │ │ │ andcs r9, r3, r0, lsl #19 │ │ │ │ @ instruction: 0xff70f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x54ed40 │ │ │ │ - blls 0x5c6a04 │ │ │ │ + blls 0x54ed58 │ │ │ │ + blls 0x5c6a1c │ │ │ │ str r6, [r6], r3, asr #32 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e8ec │ │ │ │ - bleq 0x10eae14 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e904 │ │ │ │ + bleq 0x10eae2c │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f7610 │ │ │ │ - b 0x14f4fc0 │ │ │ │ + b 0x14f7628 │ │ │ │ + b 0x14f4fd8 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ strls r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - beq 0x16ab70 │ │ │ │ + beq 0x16ab88 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r9, [ip], -r5, lsl #8 │ │ │ │ - bleq 0x3a966c │ │ │ │ + bleq 0x3a9684 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18c0b1f │ │ │ │ - @ instruction: 0xf856f827 │ │ │ │ - blx 0x336ad4 │ │ │ │ - b 0x82d684 │ │ │ │ + @ instruction: 0xf856f81b │ │ │ │ + blx 0x336aec │ │ │ │ + b 0x82d69c │ │ │ │ svclt 0x00140f02 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d9, d2 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf10a9b08 │ │ │ │ strcc r0, [r1], #-2592 @ 0xfffff5e0 │ │ │ │ - blls 0x26cb94 │ │ │ │ + blls 0x26cbac │ │ │ │ ldclle 2, cr4, [r9], {163} @ 0xa3 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - blcs 0x157ab0 │ │ │ │ + blcs 0x157ac8 │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e980 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e998 │ │ │ │ ldmdaeq lr!, {r2, r8, ip, sp, lr, pc} │ │ │ │ ssatmi fp, #9, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f76a4 │ │ │ │ - b 0x14f5048 │ │ │ │ + b 0x14f76bc │ │ │ │ + b 0x14f5060 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldccs 0, cr13, [pc, #-456] @ 0x12e8ec │ │ │ │ + ldccs 0, cr13, [pc, #-456] @ 0x12e904 │ │ │ │ mcrge 7, 0, pc, cr14, cr15, {3} @ │ │ │ │ andsge pc, r8, sp, asr #17 │ │ │ │ strls r2, [r8], #-1537 @ 0xfffff9ff │ │ │ │ - bleq 0x16ac00 │ │ │ │ - beq 0x16ac04 │ │ │ │ + bleq 0x16ac18 │ │ │ │ + beq 0x16ac1c │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r5], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x3403e4 │ │ │ │ + bl 0x3403fc │ │ │ │ strtmi r0, [r8], -sl, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12ead7 │ │ │ │ - @ instruction: 0xffdef18b │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12eaef │ │ │ │ + @ instruction: 0xffd2f18b │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {160} @ 0xa0 │ │ │ │ - bleq 0x1aaf34 │ │ │ │ - beq 0x96af34 │ │ │ │ + bleq 0x1aaf4c │ │ │ │ + beq 0x96af4c │ │ │ │ @ instruction: 0xf84445d9 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ stcls 0, cr10, [r8], {24} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104addd │ │ │ │ - ldrcc r0, [pc], #-1598 @ 0x12eb28 │ │ │ │ + ldrcc r0, [pc], #-1598 @ 0x12eb40 │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f7734 │ │ │ │ - b 0x14f50d0 │ │ │ │ + b 0x14f774c │ │ │ │ + b 0x14f50e8 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ cmpplt r8, #3184 @ p-variant is OBSOLETE @ 0xc70 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fadcb │ │ │ │ strmi r0, [r6], -r0, lsl #22 │ │ │ │ ldrbmi r2, [pc], -r1, lsl #10 │ │ │ │ strls r2, [r5], -r0, lsl #8 │ │ │ │ - bl 0x2403f0 │ │ │ │ + bl 0x240408 │ │ │ │ strbmi r0, [r0], -fp, lsl #16 │ │ │ │ ldmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xff9cf18b │ │ │ │ + @ instruction: 0xff90f18b │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ @ instruction: 0xf808fa05 │ │ │ │ ldrsbcs pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ svceq 0x0002ea18 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ adcmi r2, r2, r0, lsl #4 │ │ │ │ tstmi r6, #16777216 @ 0x1000000 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ mcrls 6, 0, r4, cr5, cr4, {1} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ ldrmi r0, [r9, #2848]! @ 0xb20 │ │ │ │ - blmi 0x26ccac │ │ │ │ + blmi 0x26ccc4 │ │ │ │ str sp, [r1, #3292]! @ 0xcdc │ │ │ │ - beq 0x4aad58 │ │ │ │ + beq 0x4aad70 │ │ │ │ @ instruction: 0xf14ee5b5 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xcecb94 │ │ │ │ - beq 0x16b2ac │ │ │ │ + stmdavs r0, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xcecbac │ │ │ │ + beq 0x16b2c4 │ │ │ │ @ instruction: 0xf18ce60a │ │ │ │ - svclt 0x0000f94f │ │ │ │ + svclt 0x0000f943 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ ldrmi r2, [r1], r0, lsl #10 │ │ │ │ vld1.16 {d4-d5}, [r3 :256], r3 │ │ │ │ @@ -293369,72 +293374,72 @@ │ │ │ │ adchi pc, r9, r0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 6, cr15, cr2, cr12, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r3, r7, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blmi 0x19cef10 │ │ │ │ + blmi 0x19cef28 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1682 @ 0xfffff96e │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7faecc │ │ │ │ + blvs 0xfe7faee4 │ │ │ │ rsbsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stccs 8, cr6, [r0, #-108] @ 0xffffff94 │ │ │ │ addsmi sp, r8, #-1073741797 @ 0xc000001b │ │ │ │ andcs sp, r3, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7484629 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [sl, #424]! @ 0x1a8 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6f89c │ │ │ │ + bl 0xfec6f8b4 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7ecc8 │ │ │ │ + bl 0xfec7ece0 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ - blmi 0x12c0594 │ │ │ │ + blmi 0x12c05ac │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r7, [r8], r0, lsl #8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7503018 │ │ │ │ - @ instruction: 0x4604ea5a │ │ │ │ + strmi lr, [r4], -lr, asr #20 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - ldc2 1, cr15, [r2, #-312] @ 0xfffffec8 │ │ │ │ + ldc2 1, cr15, [r6, #-312] @ 0xfffffec8 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #2670592 @ 0x28c000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xb1b5461d │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ ldc2l 0, cr15, [r8, #48]! @ 0x30 │ │ │ │ cmnlt r0, r6, lsl #12 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - b 0x13ec86c │ │ │ │ + b 0x10ec884 │ │ │ │ andle r2, r8, r1, lsl #26 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x3cedc0 │ │ │ │ + blcs 0x3cedd8 │ │ │ │ ldccs 1, cr13, [fp, #-12] │ │ │ │ - blhi 0xe1eb0c │ │ │ │ + blhi 0xe1eb24 │ │ │ │ movwcs r6, #435 @ 0x1b3 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ msrlt SPSR_f, r1, ror #27 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ vhadd.s8 d30, d14, d12 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ @@ -293456,35 +293461,35 @@ │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-439 @ 0xfffffe49 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #12 │ │ │ │ - ldmib r6!, {r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sl!, {r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14ed1d8 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf940f7fb │ │ │ │ ldrb r4, [r1, r4, asr #4] │ │ │ │ - blne 0x17fb990 │ │ │ │ + blne 0x17fb9a8 │ │ │ │ bicle r4, fp, #805306376 @ 0x30000008 │ │ │ │ @ instruction: 0xf06fe759 │ │ │ │ bfi r0, r5, #8, #2 │ │ │ │ - @ instruction: 0xf85af18c │ │ │ │ + @ instruction: 0xf84ef18c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, r6, asr #3 │ │ │ │ - rsbseq r1, pc, r4, asr r1 @ │ │ │ │ - rsbseq r1, pc, ip, lsl #1 │ │ │ │ + rsbseq r1, pc, lr, lsr #3 │ │ │ │ + rsbseq r1, pc, ip, lsr r1 @ │ │ │ │ + rsbseq r1, pc, r4, ror r0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeac0824 │ │ │ │ + blmi 0xfeac083c │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b18092 │ │ │ │ @@ -293493,15 +293498,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ stc2l 0, cr15, [ip, #-48]! @ 0xffffffd0 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec6fa44 │ │ │ │ + bl 0xfec6fa5c │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -293513,50 +293518,50 @@ │ │ │ │ @ instruction: 0xf8462033 │ │ │ │ @ instruction: 0xf9302033 │ │ │ │ @ instruction: 0xf8212033 │ │ │ │ movwcc r2, #4147 @ 0x1033 │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r1, #348] @ 0x15c │ │ │ │ - bge 0x269574 │ │ │ │ + bge 0x26958c │ │ │ │ @ instruction: 0x4651bfb8 │ │ │ │ - bge 0x2e957c │ │ │ │ + bge 0x2e9594 │ │ │ │ @ instruction: 0xf644db19 │ │ │ │ vrshr.s64 , , #63 │ │ │ │ - b 0x14ef7f4 │ │ │ │ - blx 0xfe1cbe16 │ │ │ │ + b 0x14ef80c │ │ │ │ + blx 0xfe1cbe2e │ │ │ │ @ instruction: 0xf1071209 │ │ │ │ - bl 0xff1ef2b8 │ │ │ │ + bl 0xff1ef2d0 │ │ │ │ teqvs fp, r2, lsr #7 │ │ │ │ ldrsbvs r1, [sl, #-122]! @ 0xffffff86 │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdbls r3, {r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1dc7584 │ │ │ │ + blmi 0x1dc759c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2258 @ 0x8d2 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ - ldmdb r0, {r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r4, {r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - stc2 1, cr15, [r8], {78} @ 0x4e │ │ │ │ + stc2 1, cr15, [ip], {78} @ 0x4e │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0f899 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ - blmi 0x190f114 │ │ │ │ - bvs 0x2008f4c │ │ │ │ + blmi 0x190f12c │ │ │ │ + bvs 0x2008f64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464080b5 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -293572,42 +293577,42 @@ │ │ │ │ andcs sp, r8, #120, 2 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2l 0, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x56b360 │ │ │ │ + beq 0x56b378 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ @ instruction: 0xf8e6f7f2 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x11a365c │ │ │ │ + blmi 0x11a3674 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ @ instruction: 0xf7504623 │ │ │ │ - strmi lr, [r0], sl, ror #17 │ │ │ │ + pkhtbmi lr, r0, lr, asr #17 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14ed106 │ │ │ │ - stmdavs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf832f7fb │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xce320c │ │ │ │ + blmi 0xce3224 │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf5182354 │ │ │ │ addle r5, r8, #128, 30 @ 0x200 │ │ │ │ @@ -293642,40 +293647,40 @@ │ │ │ │ @ instruction: 0xf8dab148 │ │ │ │ andvs r3, r3, r0 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldrb r6, [r5, r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe745 │ │ │ │ strb r0, [r2, -sp, lsl #16] │ │ │ │ - cdp2 1, 15, cr15, cr10, cr11, {4} │ │ │ │ + cdp2 1, 14, cr15, cr14, cr11, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r8, asr #30 │ │ │ │ - rsbseq r0, pc, ip, ror lr @ │ │ │ │ - rsbseq r0, pc, r2, lsr lr @ │ │ │ │ + rsbseq r0, pc, r0, lsr pc @ │ │ │ │ + rsbseq r0, pc, r4, ror #28 │ │ │ │ + rsbseq r0, pc, sl, lsl lr @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec86274 │ │ │ │ + bl 0xfec8628c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1df2dfc │ │ │ │ + blmi 0x1df2e14 │ │ │ │ strmi fp, [r7], -r3, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ - eorcs lr, r0, #152, 24 @ 0x9800 │ │ │ │ + eorcs lr, r0, #156, 24 @ 0x9c00 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 1, cr15, [r2], {122} @ 0x7a │ │ │ │ + ldc 1, cr15, [r6], {122} @ 0x7a │ │ │ │ stmdale r8, {r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - blhi 0x7f5f5c │ │ │ │ + blhi 0x7f5f74 │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ - blne 0x2f0cd0 │ │ │ │ + blne 0x2f0ce8 │ │ │ │ @ instruction: 0xf06f008b │ │ │ │ - blmi 0x19f0110 │ │ │ │ - blls 0x989128 │ │ │ │ + blmi 0x19f0128 │ │ │ │ + blls 0x989140 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bc │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -293693,55 +293698,55 @@ │ │ │ │ strls r6, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r3, r9, fp, sp, pc}^ │ │ │ │ strls r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ strls r6, [sl], #-2204 @ 0xfffff764 │ │ │ │ strls r6, [fp], #-2268 @ 0xfffff724 │ │ │ │ strls r6, [ip], #-2332 @ 0xfffff6e4 │ │ │ │ strls r8, [sp], #-2716 @ 0xfffff564 │ │ │ │ - bvs 0x1c51d94 │ │ │ │ + bvs 0x1c51dac │ │ │ │ @ instruction: 0xf8ad9412 │ │ │ │ movwcs r3, #56 @ 0x38 │ │ │ │ - bvs 0xffc53d80 │ │ │ │ + bvs 0xffc53d98 │ │ │ │ tstmi r4, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r2, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xffbffd98 │ │ │ │ + blvs 0xffbffdb0 │ │ │ │ stcvs 3, cr9, [fp], #-96 @ 0xffffffa0 │ │ │ │ stclvs 3, cr9, [fp], #-100 @ 0xffffff9c │ │ │ │ stcvs 3, cr9, [fp], #104 @ 0x68 │ │ │ │ stclvs 3, cr9, [fp], #108 @ 0x6c │ │ │ │ @ instruction: 0xf18a931c │ │ │ │ - @ instruction: 0x4604ffbb │ │ │ │ + strmi pc, [r4], -pc, lsr #31 │ │ │ │ rsble r1, r8, r1, asr #24 │ │ │ │ subscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfedeb19a │ │ │ │ + blx 0xfedeb1b2 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #102 @ 0x66 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x3632f8 │ │ │ │ - blls 0x387190 │ │ │ │ - blls 0x3c7294 │ │ │ │ - blls 0x407398 │ │ │ │ - blls 0x44749c │ │ │ │ - blls 0x4875a0 │ │ │ │ + blls 0x363310 │ │ │ │ + blls 0x3871a8 │ │ │ │ + blls 0x3c72ac │ │ │ │ + blls 0x4073b0 │ │ │ │ + blls 0x4474b4 │ │ │ │ + blls 0x4875b8 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12344 @ 0x3038 │ │ │ │ rsbvs r9, fp, #18432 @ 0x4800 │ │ │ │ rscvs r9, fp, #20, 22 @ 0x5000 │ │ │ │ cmnvs fp, #22528 @ 0x5800 │ │ │ │ mvnvs r9, #24, 22 @ 0x6000 │ │ │ │ strtvs r9, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ strbtvs r9, [fp], #-2842 @ 0xfffff4e6 │ │ │ │ strtvs r9, [fp], #2843 @ 0xb1b │ │ │ │ strbtvs r9, [fp], #2844 @ 0xb1c │ │ │ │ @ instruction: 0x4621e77d │ │ │ │ ldrtmi r4, [r8], -sl, ror #12 │ │ │ │ - @ instruction: 0xff82f18a │ │ │ │ + @ instruction: 0xff76f18a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ movwcs sp, #40 @ 0x28 │ │ │ │ ldrtmi r2, [r1], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ cmnplt r8, #123904 @ p-variant is OBSOLETE @ 0x1e400 │ │ │ │ andvs r9, r3, r0, lsl #22 │ │ │ │ subvs r9, r3, r1, lsl #22 │ │ │ │ @@ -293750,104 +293755,104 @@ │ │ │ │ tstvs r3, r4, lsl #22 │ │ │ │ cmpvs r3, r5, lsl #22 │ │ │ │ orrvs r9, r3, r6, lsl #22 │ │ │ │ @ instruction: 0x301cf8bd │ │ │ │ ldrb r8, [ip, -r3, lsl #7] │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18a4611 │ │ │ │ - strmi pc, [r4], -r1, ror #30 │ │ │ │ + @ instruction: 0x4604ff55 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14eaf54 │ │ │ │ - stmdavs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 7, pc, cr4, cr10, {7} │ │ │ │ strb r4, [ip, -r4, asr #4] │ │ │ │ - blx 0x186b75c │ │ │ │ + blx 0x196b774 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3792 @ 0xed0 │ │ │ │ @ instruction: 0xf14ee7cf │ │ │ │ - stmdavs r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr6, cr10, {7} @ │ │ │ │ str r4, [pc, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18be73b │ │ │ │ - svclt 0x0000fe05 │ │ │ │ + svclt 0x0000fdf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x469b4c7b │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x14a25c │ │ │ │ + blcs 0x14a274 │ │ │ │ rschi pc, r6, r0, asr #5 │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0x46904618 │ │ │ │ - blx 0xaeb2b2 │ │ │ │ + blx 0xaeb2ca │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ - blle 0x7fa68c │ │ │ │ + blle 0x7fa6a4 │ │ │ │ ldrbcc pc, [ip], -r3, asr #12 @ │ │ │ │ ldreq pc, [r6], r0, asr #5 │ │ │ │ eorscs r6, r8, #3342336 @ 0x330000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ cmnle fp, #1342177289 @ 0x50000009 │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf98ef7fc │ │ │ │ - blvs 0xfeff8ac8 │ │ │ │ - blvs 0x1c138 │ │ │ │ + blvs 0xfeff8ae0 │ │ │ │ + blvs 0x1c150 │ │ │ │ @ instruction: 0xf1034669 │ │ │ │ vld1.8 {d0-d3}, [r2], r8 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6ff18 │ │ │ │ + bl 0xfec6ff30 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7f344 │ │ │ │ + bl 0xfec7f35c │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbge r4, {r3, r4, sp, lr} │ │ │ │ - blvs 0xa1f0 │ │ │ │ + blvs 0xa208 │ │ │ │ rsbsvs r4, r9, r8, lsr #12 │ │ │ │ mrc2 7, 1, pc, cr4, cr12, {7} │ │ │ │ - bllt 0x1540d18 │ │ │ │ + bllt 0x1540d30 │ │ │ │ vnmla.f64 d4, d13, d15 │ │ │ │ qsub16mi r0, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358c3 │ │ │ │ - blvs 0xfffefd68 │ │ │ │ + blvs 0xfffefd80 │ │ │ │ ldmdavs r9!, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ smlabtlt r1, sp, r9, lr │ │ │ │ - blmi 0x13a7368 │ │ │ │ + blmi 0x13a7380 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andlt pc, r4, sp, asr #17 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5003302 │ │ │ │ strtmi r5, [r3], -sp │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0xf8cd7191 │ │ │ │ @ instruction: 0xf74f8000 │ │ │ │ - strmi lr, [r1], r0, lsl #30 │ │ │ │ + @ instruction: 0x4681eef4 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mcrcs 0, 0, sp, cr0, cr8, {2} │ │ │ │ - blmi 0xf638ec │ │ │ │ + blmi 0xf63904 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ ldrcc r4, [r4, -r8, asr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -293858,22 +293863,22 @@ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ addle r2, r9, r0, lsl #20 │ │ │ │ vtst.8 q11, q7, q1 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ mlasvs fp, r6, r0, r2 │ │ │ │ @ instruction: 0xf7fc607a │ │ │ │ ldmib r7, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x13bbbc │ │ │ │ + bcs 0x13bbd4 │ │ │ │ strbmi sp, [r0], -r2, lsl #1 │ │ │ │ @ instruction: 0xf110607b │ │ │ │ @ instruction: 0x4642fc35 │ │ │ │ strmi r4, [r2], r1, lsr #12 │ │ │ │ - cdp 6, 13, cr15, cr6, cr0, {7} │ │ │ │ + cdp 6, 12, cr15, cr10, cr0, {7} │ │ │ │ eorscs r6, r8, #3538944 @ 0x360000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ @ instruction: 0xf8d9d205 │ │ │ │ @@ -293883,55 +293888,55 @@ │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fc2096 │ │ │ │ strbmi pc, [r1], -fp, ror #17 @ │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ stmdbeq r0, {r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r6], -pc, lsl #22 │ │ │ │ @ instruction: 0xe7544654 │ │ │ │ - @ instruction: 0xf95ef14e │ │ │ │ + @ instruction: 0xf962f14e │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ @ instruction: 0xf1c0fdef │ │ │ │ @ instruction: 0x2e000900 │ │ │ │ @ instruction: 0x4620d09f │ │ │ │ stc2l 1, cr15, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0x4654e79b │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ ldr pc, [r6, r5, ror #24] │ │ │ │ ldmdbeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe793 │ │ │ │ ldr r0, [r0, sp, lsl #18] │ │ │ │ - stc2 1, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2l 1, cr15, [r4], #556 @ 0x22c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r8, asr #21 │ │ │ │ - rsbseq r0, pc, sl, lsr #21 │ │ │ │ + ldrhteq r0, [pc], #-160 │ │ │ │ + @ instruction: 0x007f0a92 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec86664 │ │ │ │ + bl 0xfec8667c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfe23318c │ │ │ │ + blmi 0xfe2331a4 │ │ │ │ strmi fp, [r5], -r9, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9327 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ - eorcs lr, r4, #160, 20 @ 0xa0000 │ │ │ │ + eorcs lr, r4, #164, 20 @ 0xa4000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - b 0xfe7eba78 │ │ │ │ + b 0xfe8eba90 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stccs 3, cr3, [lr], {5} │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldcne 0, cr15, [r1], {4} │ │ │ │ stmdaeq r8, {r2, r3, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdaeq r8, {r3, fp} │ │ │ │ ldcne 1, cr9, [r1], {8} │ │ │ │ @ instruction: 0xf06f00a1 │ │ │ │ - blmi 0x1d30510 │ │ │ │ - blls 0xb09528 │ │ │ │ + blmi 0x1d30528 │ │ │ │ + blls 0xb09540 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080d7 │ │ │ │ tstcs r0, r9, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -293948,31 +293953,31 @@ │ │ │ │ @ instruction: 0x462180b6 │ │ │ │ ldrls r6, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r4, r9, fp, sp, pc}^ │ │ │ │ ldrls r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ ldrls r6, [r2], #-2204 @ 0xfffff764 │ │ │ │ ldrls r6, [r3], #-2268 @ 0xfffff724 │ │ │ │ ldrls r6, [r4], #-2332 @ 0xfffff6e4 │ │ │ │ - blhi 0x811f94 │ │ │ │ + blhi 0x811fac │ │ │ │ subscc pc, r8, sp, lsr #17 │ │ │ │ tstls r9, #503808 @ 0x7b000 │ │ │ │ tstls sl, #765952 @ 0xbb000 │ │ │ │ tstls fp, #0, 6 │ │ │ │ ldrdgt pc, [r4], #-135 @ 0xffffff79 │ │ │ │ ldrsbt pc, [r0], -r7 @ │ │ │ │ tst ip, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d79415 │ │ │ │ stmib sp, {r3, r4, r5, sp, lr, pc}^ │ │ │ │ ldcvs 3, cr14, [ip], #120 @ 0x78 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, sl, fp, sp, lr}^ │ │ │ │ strtls r3, [r2], #-3104 @ 0xfffff3e0 │ │ │ │ - @ instruction: 0xf8b0f18b │ │ │ │ + @ instruction: 0xf8a4f18b │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ movwcs r4, #580 @ 0x244 │ │ │ │ @ instruction: 0x46312254 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ strmi pc, [r5], -fp, lsr #19 │ │ │ │ rsbsle r2, sl, r0, lsl #16 │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ @@ -293982,78 +293987,78 @@ │ │ │ │ andvs r9, r3, r0, lsl fp │ │ │ │ subvs r9, r3, r1, lsl fp │ │ │ │ addvs r9, r3, r2, lsl fp │ │ │ │ sbcvs r9, r3, r3, lsl fp │ │ │ │ tstvs r3, r4, lsl fp │ │ │ │ addhi r9, r3, #21504 @ 0x5400 │ │ │ │ ldrhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - blls 0x7901b8 │ │ │ │ - blls 0x7c7f5c │ │ │ │ - blls 0x848060 │ │ │ │ - blls 0x8c8264 │ │ │ │ - blls 0x948468 │ │ │ │ - blls 0x98866c │ │ │ │ - blls 0x9c8770 │ │ │ │ + blls 0x7901d0 │ │ │ │ + blls 0x7c7f74 │ │ │ │ + blls 0x848078 │ │ │ │ + blls 0x8c827c │ │ │ │ + blls 0x948480 │ │ │ │ + blls 0x988684 │ │ │ │ + blls 0x9c8788 │ │ │ │ ldrb r6, [r8, -fp, lsr #9]! │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ - @ instruction: 0x4604f873 │ │ │ │ + strmi pc, [r4], -r7, ror #16 │ │ │ │ @ instruction: 0xf47f1c43 │ │ │ │ @ instruction: 0xf14eaf70 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ strb r4, [r8, -r4, asr #4]! │ │ │ │ tstcs lr, r1, lsl #20 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ - strmi pc, [r4], -r3, ror #16 │ │ │ │ + @ instruction: 0x4604f857 │ │ │ │ eorsle r1, r5, r2, asr #24 │ │ │ │ andscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf964f00c │ │ │ │ eorsle r2, r4, r0, lsl #16 │ │ │ │ andvs r9, r3, r1, lsl #22 │ │ │ │ subvs r9, r3, r2, lsl #22 │ │ │ │ addvs r9, r3, r3, lsl #22 │ │ │ │ sbcvs r9, r3, r4, lsl #22 │ │ │ │ tstvs r3, r5, lsl #22 │ │ │ │ cmpvs r3, r6, lsl #22 │ │ │ │ tstcs r3, fp, asr #14 │ │ │ │ strtmi sl, [r8], -r7, lsl #20 │ │ │ │ - @ instruction: 0xf846f18b │ │ │ │ + @ instruction: 0xf83af18b │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ movwcs sp, #17 │ │ │ │ @ instruction: 0x46312214 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ biclt pc, r0, r7, asr #18 │ │ │ │ andvs r9, r3, r7, lsl #22 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ addvs r9, r3, r9, lsl #22 │ │ │ │ sbcvs r9, r3, sl, lsl #22 │ │ │ │ tstvs r3, fp, lsl #22 │ │ │ │ @ instruction: 0xf14ee731 │ │ │ │ - stmdavs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2], {250} @ 0xfa │ │ │ │ strb r4, [r6, r4, asr #4]! │ │ │ │ - @ instruction: 0xf83af14e │ │ │ │ + @ instruction: 0xf83ef14e │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #51968 @ 0xcb00 │ │ │ │ @ instruction: 0xf06fe7c2 │ │ │ │ str r0, [r0, -sp, lsl #8]! │ │ │ │ - blx 0xffbebcaa │ │ │ │ + blx 0xff8ebcc2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08d4bb3 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r6, [r1], r3, lsl #19 │ │ │ │ - blcs 0x3fe2ac │ │ │ │ + blcs 0x3fe2c4 │ │ │ │ andshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rscseq r0, r7, r9, lsl r1 │ │ │ │ andeq r0, ip, ip │ │ │ │ andeq r0, ip, ip │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ tsteq r5, ip │ │ │ │ @@ -294065,22 +294070,22 @@ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf10a4601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r3, #40, 12 @ 0x2800000 │ │ │ │ ldc2l 0, cr15, [r4, #-44]! @ 0xffffffd4 │ │ │ │ subeq r6, r0, r8, ror #17 │ │ │ │ - blx 0xff0ebb38 │ │ │ │ + blx 0xff0ebb50 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e04642 │ │ │ │ - stmdbvs r5!, {r1, r2, r3, r4, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r1, r4, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ stmiavs r7!, {r0, r1, r2, r5, r8, pc}^ │ │ │ │ ldmdbls r6, {r0, r8, r9, sp} │ │ │ │ - blne 0x2100f74 │ │ │ │ + blne 0x2100f8c │ │ │ │ strtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ @ instruction: 0xf8d8f00c │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ bichi pc, pc, r0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ rscscs pc, pc, #64, 4 │ │ │ │ sbcvs pc, r7, #204472320 @ 0xc300000 │ │ │ │ @@ -294090,102 +294095,102 @@ │ │ │ │ tstpne r3, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x13b61313 │ │ │ │ bicsne r1, r5, #1275068416 @ 0x4c000000 │ │ │ │ ldmdaeq r3, {r0, r1, r4, r8, r9, ip} │ │ │ │ @ instruction: 0x460100b6 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e09304 │ │ │ │ - blls 0x26aba4 │ │ │ │ + blls 0x26ab8c │ │ │ │ ldrdeq lr, [r0, -r6] │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0xee1d497f │ │ │ │ @ instruction: 0x464a0f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stcl 7, cr15, [lr], #316 @ 0x13c │ │ │ │ + stcl 7, cr15, [r2], #316 @ 0x13c │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ - blmi 0x1d2e270 │ │ │ │ - blls 0x409810 │ │ │ │ + blmi 0x1d2e288 │ │ │ │ + blls 0x409828 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -fp, lsl #3 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc lr, [r3, -r4] │ │ │ │ - bl 0xfe9f77dc │ │ │ │ - blls 0x6b1bd8 │ │ │ │ + bl 0xfe9f77f4 │ │ │ │ + blls 0x6b1bf0 │ │ │ │ ldrmi r4, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ @ instruction: 0xf8daf877 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf6c323ff │ │ │ │ ldrmi r6, [r3], #-967 @ 0xfffffc39 │ │ │ │ - blcs 0x4c1004 │ │ │ │ + blcs 0x4c101c │ │ │ │ adcshi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ andeq r0, pc, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r6, lsl #2 │ │ │ │ subeq r0, r4, r7, lsl r1 │ │ │ │ - blmi 0x162f928 │ │ │ │ - bleq 0xa6bc50 │ │ │ │ + blmi 0x162f940 │ │ │ │ + bleq 0xa6bc68 │ │ │ │ strls r6, [r4], #-2343 @ 0xfffff6d9 │ │ │ │ ldm r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ stm fp, {r0, r1} │ │ │ │ ands r0, r9, r3 │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ - stc2 1, cr15, [r8, #488]! @ 0x1e8 │ │ │ │ + ldc2 1, cr15, [ip, #488] @ 0x1e8 │ │ │ │ strbmi r3, [r8, #-13] │ │ │ │ vqadd.s8 d6, d16, d24 │ │ │ │ movwcs r8, #313 @ 0x139 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ @ instruction: 0xf107fcc7 │ │ │ │ @ instruction: 0xf105010c │ │ │ │ @ instruction: 0xf17a000c │ │ │ │ - ldmvs fp!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [sp], #-1063 @ 0xfffffbd9 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {188} @ 0xbc │ │ │ │ strtmi sp, [r3], -r2, ror #3 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ stcls 6, cr4, [r4], {40} @ 0x28 │ │ │ │ ldc2 0, cr15, [r2], #44 @ 0x2c │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ - blx 0xbebe6a │ │ │ │ + blx 0xcebe82 │ │ │ │ @ instruction: 0x46429916 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf820f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x20fcf4 │ │ │ │ + bls 0x20fd0c │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ ldc2 0, cr15, [lr], {11} │ │ │ │ @ instruction: 0xf04fe77e │ │ │ │ ldr r0, [r3, -r2, lsl #16] │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601e710 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e09304 │ │ │ │ - blls 0x26aa48 │ │ │ │ + blls 0x26aa30 │ │ │ │ stmibvs r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xff56f00b │ │ │ │ @ instruction: 0xf804fb00 │ │ │ │ @ instruction: 0xf64fe700 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ @@ -294201,37 +294206,37 @@ │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ ldmdavs fp, {r0, r2, r8, fp, sp, pc} │ │ │ │ ldmdbcc ip!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #5784 @ 0x1698 │ │ │ │ - bge 0x3811dc │ │ │ │ + bge 0x3811f4 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - bl 0x2eea94 │ │ │ │ + bl 0x2eeaac │ │ │ │ @ instruction: 0xf17a0008 │ │ │ │ - @ instruction: 0xf8d5fd2f │ │ │ │ + @ instruction: 0xf8d5fd23 │ │ │ │ @ instruction: 0xf100a014 │ │ │ │ - bl 0x2b1dd4 │ │ │ │ + bl 0x2b1dec │ │ │ │ @ instruction: 0xf1050108 │ │ │ │ @ instruction: 0xf8c50028 │ │ │ │ @ instruction: 0xf17a9014 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r3, [r6], #-1793 @ 0xfffff8ff │ │ │ │ adcsmi r4, fp, #1291845632 @ 0x4d000000 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8a04 │ │ │ │ @ instruction: 0xf8da9018 │ │ │ │ str r3, [r5, -r4] │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ svclt 0x0000e71e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r8, ror r6 @ │ │ │ │ - eorseq r7, r5, r0, lsr #29 │ │ │ │ - mlaseq r5, r8, lr, r7 │ │ │ │ + rsbseq r0, pc, r0, ror #12 │ │ │ │ + ldrhteq r7, [r5], -r8 │ │ │ │ + ldrhteq r7, [r5], -r0 │ │ │ │ @ instruction: 0xf10d4957 │ │ │ │ stmdbvs r3!, {r2, r5, r8, r9, fp}^ │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faf7d │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ @@ -294245,22 +294250,22 @@ │ │ │ │ muls r6, fp, r6 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r0], -r5, lsl #20 │ │ │ │ ldc2 0, cr15, [r0], {11} │ │ │ │ msreq CPSR_f, r7, lsl #2 │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe2ebfb0 │ │ │ │ - bl 0x289fb8 │ │ │ │ + blx 0xfe3ebfc8 │ │ │ │ + bl 0x289fd0 │ │ │ │ stmdbvs r3!, {r0, r1, r9, fp} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ strbmi r1, [fp, #-2471] @ 0xfffff659 │ │ │ │ @ instruction: 0xf107d970 │ │ │ │ ldmdbvs lr!, {r3, r5}^ │ │ │ │ - ldc2l 1, cr15, [r0], {122} @ 0x7a │ │ │ │ + stc2l 1, cr15, [r4], {122} @ 0x7a │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ andcc r9, r1, r4, lsl #20 │ │ │ │ strmi r4, [r3], #-1115 @ 0xfffffba5 │ │ │ │ addsmi r6, r3, #-1073741794 @ 0xc000001e │ │ │ │ stmibvs r3!, {r1, r3, r4, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @@ -294272,58 +294277,58 @@ │ │ │ │ ldmib r2!, {r8, r9, sp}^ │ │ │ │ movwcc r0, #4354 @ 0x1102 │ │ │ │ stmia r5!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdbmi fp!, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bleq 0xa6be68 │ │ │ │ + bleq 0xa6be80 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ - bcc 0x46dd90 │ │ │ │ + bcc 0x46dda8 │ │ │ │ movwcc r9, #4868 @ 0x1304 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf107e019 │ │ │ │ @ instruction: 0xf17a0010 │ │ │ │ - blls 0x2eecb4 │ │ │ │ + blls 0x2eec9c │ │ │ │ eorsvs r4, r8, r8, lsl r4 │ │ │ │ stmdale r1!, {r3, r6, r8, sl, lr} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ - blx 0xfeeeba9a │ │ │ │ + blx 0xfeeebab2 │ │ │ │ @ instruction: 0xf1079b04 │ │ │ │ stmiane r8!, {r4, r8}^ │ │ │ │ - blx 0xcec060 │ │ │ │ + blx 0xdec078 │ │ │ │ strtmi r6, [r7], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 0xfeb80af4 │ │ │ │ + bl 0xfeb80b0c │ │ │ │ ldmdavs ip!, {r0, r1, r8, fp} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf00b9c05 │ │ │ │ stmdals r4, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf17a4428 │ │ │ │ - usat pc, #13, r9, lsl #20 @ │ │ │ │ + usat pc, #13, sp, lsl #20 @ │ │ │ │ stmibvs r3!, {r0, r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r7], r3, ror #3 │ │ │ │ stmibvs r3!, {r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r1], r3, ror #3 │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ @ instruction: 0xf06fe6de │ │ │ │ strbt r0, [r9], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf9c2f18b │ │ │ │ + @ instruction: 0xf9b6f18b │ │ │ │ mcr2 7, 0, pc, cr0, cr11, {7} @ │ │ │ │ - mlaseq r5, r8, lr, r7 │ │ │ │ - eorseq r7, r5, r8, lsr #29 │ │ │ │ + ldrhteq r7, [r5], -r0 │ │ │ │ + eorseq r7, r5, r0, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec86ce0 │ │ │ │ + bl 0xfec86cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ addlt r4, r6, lr, ror r9 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [sp], -r0, lsl #2 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -294340,24 +294345,24 @@ │ │ │ │ ldcle 15, cr0, [ip], {37} @ 0x25 │ │ │ │ svceq 0x0012f1bc │ │ │ │ @ instruction: 0xf64fdc41 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f80be │ │ │ │ - blmi 0x1b30b98 │ │ │ │ - blls 0x289bb0 │ │ │ │ + blmi 0x1b30bb0 │ │ │ │ + blls 0x289bc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bf │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ - bcs 0x7b0400 │ │ │ │ + bcs 0x7b0418 │ │ │ │ strcs sp, [r1], #-2273 @ 0xfffff71f │ │ │ │ orrsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ msrvs CPSR_sxc, #192, 4 │ │ │ │ mlami r3, r4, r0, r4 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ movwcs pc, #12876 @ 0x324c @ │ │ │ │ tstpeq r8, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -294382,49 +294387,49 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, lr} │ │ │ │ @ instruction: 0xf1bcd1b5 │ │ │ │ @ instruction: 0xd1aa0f25 │ │ │ │ strtmi r9, [sl], -fp, lsl #24 │ │ │ │ strbtmi r9, [r0], -r0, lsl #8 │ │ │ │ stmdbge r4, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf1899b0a │ │ │ │ - @ instruction: 0x4604fb95 │ │ │ │ + strmi pc, [r4], -r9, lsl #23 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - ldc2l 1, cr15, [r4, #-308]! @ 0xfffffecc │ │ │ │ + ldc2l 1, cr15, [r8, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #20480 @ 0x5000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ movwcs sp, #671 @ 0x29f │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x263d80 │ │ │ │ + blls 0x263d98 │ │ │ │ ldr r6, [r4, r3] │ │ │ │ strtmi r9, [sl], -sl, lsl #22 │ │ │ │ @ instruction: 0x46604631 │ │ │ │ strls r9, [r0], #-3083 @ 0xfffff3f5 │ │ │ │ - blx 0x1eec24e │ │ │ │ + blx 0x1bec266 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14dd189 │ │ │ │ - stmdavs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e6f7fa │ │ │ │ str r4, [r2, r4, asr #4] │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 4, cr15, cr2, cr11, {0} │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - blls 0x3c1454 │ │ │ │ + blls 0x3c146c │ │ │ │ andcs r4, pc, sl, lsr #12 │ │ │ │ stcls 7, cr14, [fp], {228} @ 0xe4 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - blls 0x3da070 │ │ │ │ + blls 0x3da088 │ │ │ │ strcs r2, [r0], #-2 │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ - @ instruction: 0x4604fb55 │ │ │ │ + strmi pc, [r4], -r9, asr #22 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - ldc2 1, cr15, [r4, #-308]! @ 0xfffffecc │ │ │ │ + ldc2 1, cr15, [r8, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3227648 @ 0x314000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x005ff4bf │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ cdp2 0, 1, cr15, cr14, cr11, {0} │ │ │ │ @@ -294432,25 +294437,25 @@ │ │ │ │ movwls r9, #14340 @ 0x3804 │ │ │ │ stc2l 7, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ movwcs lr, #5967 @ 0x174f │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ msrlt (UNDEF: 96), pc │ │ │ │ - blls 0x3c14b8 │ │ │ │ + blls 0x3c14d0 │ │ │ │ andscs r4, r0, sl, lsr #12 │ │ │ │ @ instruction: 0x4661e7b2 │ │ │ │ - sbcseq pc, r8, r1, asr #4 │ │ │ │ + rscseq pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf926f03a │ │ │ │ @ instruction: 0xf06fe739 │ │ │ │ ldr r0, [r8, -sp, lsl #8]! │ │ │ │ - @ instruction: 0xf8bef18b │ │ │ │ + @ instruction: 0xf8b2f18b │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - blls 0x3ef1c0 │ │ │ │ + blls 0x3ef1d8 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ ldr r2, [sp, r1] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @@ -294548,45 +294553,45 @@ │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ str sp, [r8, sl, ror #3]! │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ @ instruction: 0xf8ca4658 │ │ │ │ @ instruction: 0xf00b3000 │ │ │ │ @ instruction: 0x4604fddf │ │ │ │ addsle r2, lr, r0, lsl #16 │ │ │ │ - cmppvc r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 104), r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf884f7fb │ │ │ │ vrhadd.s8 d27, d14, d16 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldmiblt r3!, {r2, r8, r9, fp, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r4, r8, r2, lsr #12 │ │ │ │ tstcs fp, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldmdb r0, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r4, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1b94681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf14daf7c │ │ │ │ - stmdavs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf898f7fa │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ - bls 0x281774 │ │ │ │ + bls 0x28178c │ │ │ │ strls r3, [r0, #-24] @ 0xffffffe8 │ │ │ │ orrne pc, r3, r0, asr #4 │ │ │ │ - ldmdb r6!, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb sl!, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r4, [r4, r1, lsl #13]! │ │ │ │ - blcs 0x141750 │ │ │ │ + blcs 0x141768 │ │ │ │ svcge 0x0027f47f │ │ │ │ andcs r2, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xff48f10f │ │ │ │ tstcs r4, r5, lsl #12 │ │ │ │ @ instruction: 0xf10f2001 │ │ │ │ strmi pc, [r2], r3, asr #30 │ │ │ │ eorvs r4, pc, r0, lsl #13 │ │ │ │ @@ -294594,29 +294599,29 @@ │ │ │ │ @ instruction: 0xf10f2104 │ │ │ │ tstpcs r4, fp, lsr pc @ p-variant is OBSOLETE │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xff36f10f │ │ │ │ str r4, [pc, -r0, lsl #13]! │ │ │ │ str r6, [r2, lr, lsr #32] │ │ │ │ ldr r4, [sl, r2, asr #13] │ │ │ │ - rsbseq pc, lr, r6, asr #30 │ │ │ │ + rsbseq pc, lr, lr, lsr #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4698b0b3 │ │ │ │ @ instruction: 0x46074bb2 │ │ │ │ sbcslt r4, r4, #143654912 @ 0x8900000 │ │ │ │ subcs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9331 │ │ │ │ @ instruction: 0xf1790300 │ │ │ │ - eorcs lr, r8, #2944 @ 0xb80 │ │ │ │ + eorcs lr, r8, #3200 @ 0xc80 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ - stc 1, cr15, [r8, #-484]! @ 0xfffffe1c │ │ │ │ + stc 1, cr15, [ip, #-484]! @ 0xfffffe1c │ │ │ │ ldmdale r5, {r0, r1, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf014e8df │ │ │ │ eorseq r0, r9, r9, lsr #32 │ │ │ │ tsteq r6, r9, lsr r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ @@ -294634,17 +294639,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #1008 @ 0x3f0 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - strmi pc, [r5], -r7, ror #19 │ │ │ │ + @ instruction: 0x4605f9db │ │ │ │ mvnle r1, r3, asr #24 │ │ │ │ - blx 0x206c51a │ │ │ │ + blx 0xfe16c532 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r5, #851968 @ 0xd0000 │ │ │ │ movwcs lr, #6108 @ 0x17dc │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ strmi pc, [r5], -r9, ror #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -294660,25 +294665,25 @@ │ │ │ │ strls sl, [sp], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [lr], #-8 │ │ │ │ ldrdmi pc, [ip], -ip │ │ │ │ @ instruction: 0xf8dc940f │ │ │ │ ldrls r4, [r0], #-16 │ │ │ │ @ instruction: 0x4014f8bc │ │ │ │ - blvs 0x1c55088 │ │ │ │ + blvs 0x1c550a0 │ │ │ │ @ instruction: 0xc018f8bc │ │ │ │ strcs r9, [r0], #-1050 @ 0xfffffbe6 │ │ │ │ subgt pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xffc890b0 │ │ │ │ + bvs 0xffc890c8 │ │ │ │ ldrpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9a4f18a │ │ │ │ + @ instruction: 0xf998f18a │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffcaf7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ strmi pc, [r4], -r7, lsr #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #195 @ 0xc3 │ │ │ │ @@ -294689,25 +294694,25 @@ │ │ │ │ andvs r9, r3, ip, lsl #22 │ │ │ │ subvs r9, r3, sp, lsl #22 │ │ │ │ addvs r9, r3, lr, lsl #22 │ │ │ │ sbcvs r9, r3, pc, lsl #22 │ │ │ │ tstvs r3, r0, lsl fp │ │ │ │ addhi r9, r3, #17408 @ 0x4400 │ │ │ │ strhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - bls 0x7d0cc4 │ │ │ │ + bls 0x7d0cdc │ │ │ │ cmnvs r2, #22528 @ 0x5800 │ │ │ │ - blls 0x748a4c │ │ │ │ + blls 0x748a64 │ │ │ │ ldrb r6, [r1, -r3, ror #5]! │ │ │ │ str r4, [r3, r3, asr #12] │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf179a81e │ │ │ │ - blge 0x8eb2bc │ │ │ │ + blge 0x8eb2e4 │ │ │ │ tstcs r0, r2, lsl #4 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - andcc pc, r1, r5, ror #18 │ │ │ │ + andcc pc, r1, r9, asr r9 @ │ │ │ │ stcls 0, cr13, [ip, #-500]! @ 0xfffffe0c │ │ │ │ strtmi r2, [r8], -r2, lsl #2 │ │ │ │ cdp2 1, 9, cr15, cr12, cr15, {0} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ addshi pc, r1, r0 │ │ │ │ rsbeq r2, sl, r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ @@ -294718,44 +294723,44 @@ │ │ │ │ ldmdane r2, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf830dd05 │ │ │ │ @ instruction: 0xf8213b02 │ │ │ │ addmi r3, sl, #2048 @ 0x800 │ │ │ │ @ instruction: 0x4622d1f9 │ │ │ │ ldrtmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf18a4638 │ │ │ │ - @ instruction: 0x4605f93f │ │ │ │ + @ instruction: 0x4605f933 │ │ │ │ tstle r5, r8, ror #24 │ │ │ │ - blx 0xff66c668 │ │ │ │ + blx 0xff76c680 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #404 @ 0x194 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf179a81e │ │ │ │ - blge 0x8eb248 │ │ │ │ + blge 0x8eb270 │ │ │ │ andcs r4, r2, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf18a2100 │ │ │ │ - andcc pc, r1, fp, lsr #18 │ │ │ │ + andcc pc, r1, pc, lsl r9 @ │ │ │ │ stcls 0, cr13, [ip], #-312 @ 0xfffffec8 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ rsbeq r2, r2, r3 │ │ │ │ @ instruction: 0xf00b9201 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {80} @ 0x50 │ │ │ │ - bls 0x1a7590 │ │ │ │ + bls 0x1a75a8 │ │ │ │ ldmne r2!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - blne 0x1ee244 │ │ │ │ - blne 0x1ee1fc │ │ │ │ + blne 0x1ee25c │ │ │ │ + blne 0x1ee214 │ │ │ │ @ instruction: 0xd1f9429a │ │ │ │ @ instruction: 0xf10f4630 │ │ │ │ str pc, [pc, -r1, asr #27] │ │ │ │ - blge 0x1c1a14 │ │ │ │ + blge 0x1c1a2c │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf90af18a │ │ │ │ + @ instruction: 0xf8fef18a │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff30f7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r8, lsr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ cmpplt r8, #144384 @ p-variant is OBSOLETE @ 0x23400 │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r3, lsl #22 │ │ │ │ @@ -294764,37 +294769,37 @@ │ │ │ │ tstvs r3, r6, lsl #22 │ │ │ │ cmpvs r3, r7, lsl #22 │ │ │ │ orrvs r9, r3, r8, lsl #22 │ │ │ │ bicvs r9, r3, r9, lsl #22 │ │ │ │ andvs r9, r3, #10240 @ 0x2800 │ │ │ │ subvs r9, r3, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xf14de6e4 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f9 │ │ │ │ strmi r4, [r6], -r5, asr #4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe794aedb │ │ │ │ - blx 0x1dec72c │ │ │ │ + blx 0x1eec744 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0x4630e6d0 │ │ │ │ ldc2l 1, cr15, [lr, #-60]! @ 0xffffffc4 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ae6ca │ │ │ │ - @ instruction: 0xf06ffe1d │ │ │ │ + @ instruction: 0xf06ffe11 │ │ │ │ strb r0, [r5], fp, lsl #10 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r9, r3, lsl #1 │ │ │ │ tstcs r0, r2, lsl #30 │ │ │ │ - blmi 0xfee81ab0 │ │ │ │ + blmi 0xfee81ac8 │ │ │ │ cmnvs sl, r6, lsl #12 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ stmib r7, {r0, r3, r4, r5, r9, sp, lr}^ │ │ │ │ stmib r7, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0x63b9110c │ │ │ │ mvnsvs r6, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -294812,62 +294817,62 @@ │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ strdmi r7, [fp], -r8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdage r2, {r0, r1, r2, r4, r5, r8, pc} │ │ │ │ teqvs r8, #0, 2 │ │ │ │ - bl 0xfe56c888 │ │ │ │ + bl 0xfe66c8a0 │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ @ instruction: 0xf8d963bb │ │ │ │ mvnsvs r3, ip │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - strthi pc, [pc], #-512 @ 0x1302b8 │ │ │ │ + strthi pc, [pc], #-512 @ 0x1302d0 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ stccs 1, cr6, [r0, #-748] @ 0xfffffd14 │ │ │ │ adchi pc, r7, r0 │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r6, lsl #4 │ │ │ │ - blx 0x8ee2b8 │ │ │ │ + blx 0x8ee2d0 │ │ │ │ ldmdblt r8!, {r1, r7, r9, sl, lr} │ │ │ │ - blx 0x1ec80c │ │ │ │ + blx 0x2ec824 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0x2e0069fb │ │ │ │ movwge lr, #43463 @ 0xa9c7 │ │ │ │ @ instruction: 0xf643db64 │ │ │ │ vorr.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdavs fp!, {r1, r2, r4, r7, r8, sl} │ │ │ │ strcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ vhsub.s8 , q7, q4 │ │ │ │ vqdmlsl.s , d0, d16 │ │ │ │ @ instruction: 0xf8db2b96 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ - blcs 0x13c3c4 │ │ │ │ + blcs 0x13c3dc │ │ │ │ @ instruction: 0xf8d3d03e │ │ │ │ vhadd.s8 d24, d14, d4 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fb2096 │ │ │ │ @ instruction: 0xf1b8f951 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ ldc2l 1, cr15, [r2], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0x46806abb │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ - svc 0x0012f6df │ │ │ │ + svc 0x0006f6df │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -294883,32 +294888,32 @@ │ │ │ │ ldc2 1, cr15, [r2], #60 @ 0x3c │ │ │ │ svceq 0x0000f1ba │ │ │ │ rsb sp, r0, fp, rrx │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf914f7fb │ │ │ │ @ instruction: 0xf8d96b7b │ │ │ │ - blcs 0x3f8410 │ │ │ │ + blcs 0x3f8428 │ │ │ │ strcs fp, [r0, #-3988] @ 0xfffff06c │ │ │ │ - bcs 0x40b0bc │ │ │ │ + bcs 0x40b0d4 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ cmnvs ip, #0, 8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf107494f │ │ │ │ ldrtmi r0, [r2], -r0, lsr #6 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - cdp 7, 11, cr15, cr4, cr14, {2} │ │ │ │ + cdp 7, 10, cr15, cr8, cr14, {2} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14dd1d2 │ │ │ │ - stmdavs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf1ba4244 │ │ │ │ eorsle r0, r8, r0, lsl #30 │ │ │ │ ldmib r7, {r0, r2, r3, r5, sp, lr, pc}^ │ │ │ │ strtmi r1, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf7fa2003 │ │ │ │ @ instruction: 0x4682f977 │ │ │ │ @@ -294920,65 +294925,65 @@ │ │ │ │ ldrbtmi r4, [sl], #-2616 @ 0xfffff5c8 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrne R9_fiq, r0 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf500697a │ │ │ │ andls r5, r0, #13 │ │ │ │ @ instruction: 0x46323018 │ │ │ │ - cdp 7, 8, cr15, cr6, cr14, {2} │ │ │ │ + cdp 7, 7, cr15, cr10, cr14, {2} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ ldmibvs sl!, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldmibvs r9!, {r0, r8, r9, sp} │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xb6c4a8 │ │ │ │ + blx 0xb6c4c0 │ │ │ │ @ instruction: 0xf10f4650 │ │ │ │ - blmi 0xa2f590 │ │ │ │ - blvs 0xa4f0 │ │ │ │ + blmi 0xa2f5a8 │ │ │ │ + blvs 0xa508 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r5, asr #6 │ │ │ │ ldrtmi r3, [sp], r4, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ strbtmi r3, [ip], -r4 │ │ │ │ @ instruction: 0xf103627b │ │ │ │ vld4.8 {d0-d3}, [r0], r8 │ │ │ │ @ instruction: 0xf021617f │ │ │ │ - bl 0xfec708fc │ │ │ │ + bl 0xfec70914 │ │ │ │ addmi r0, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [ip], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd428c │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ - bl 0xfec804e0 │ │ │ │ + bl 0xfec804f8 │ │ │ │ stmdbcs r0, {r0, r8, sl, fp} │ │ │ │ cmpphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb6239 │ │ │ │ @ instruction: 0xf110fd45 │ │ │ │ strmi r0, [r4], -lr, lsl #30 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ eorsvs r3, fp, #-67108861 @ 0xfc000003 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [ip, sp, lsr #29]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe6c46018 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, lr, r8, lsl #20 │ │ │ │ - rsbseq pc, lr, lr, lsr #19 │ │ │ │ + ldrshteq pc, [lr], #-144 @ 0xffffff70 @ │ │ │ │ + @ instruction: 0x007ef996 │ │ │ │ @ instruction: 0xf8d92301 │ │ │ │ @ instruction: 0x46181010 │ │ │ │ @ instruction: 0xf9d2f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 2, cr8, [r0, #-996] @ 0xfffffc1c │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf64f6b79 │ │ │ │ @@ -295003,49 +295008,49 @@ │ │ │ │ vqadd.s8 d29, d0, d19 │ │ │ │ addmi r1, r1, #23 │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x465281d9 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - stcl 6, cr15, [lr, #892]! @ 0x37c │ │ │ │ + stcl 6, cr15, [r2, #892]! @ 0x37c │ │ │ │ cdpcs 8, 0, cr6, cr11, cr14, {1} │ │ │ │ ldmib r7, {r1, r2, r3, r4, r8, fp, ip, lr, pc}^ │ │ │ │ rsbsmi r3, r2, #12, 2 │ │ │ │ andeq pc, r3, #2 │ │ │ │ andcc r4, ip, #184549376 @ 0xb000000 │ │ │ │ addsmi r1, sl, #93184 @ 0x16c00 │ │ │ │ - bne 0xfe82660c │ │ │ │ + bne 0xfe826624 │ │ │ │ tstle r1, #805306379 @ 0x3000000b │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmvs r8!, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ streq pc, [r3], -r6, lsr #32 │ │ │ │ ldrtmi r3, [r5], #-771 @ 0xfffffcfd │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ ldmdbvs fp!, {r3, r4, r7, sl, lr} │ │ │ │ @ instruction: 0xf108695a │ │ │ │ - bne 0x7f1210 │ │ │ │ + bne 0x7f1228 │ │ │ │ adcsle r4, r2, #-1610612727 @ 0xa0000009 │ │ │ │ - bvs 0x1aad44 │ │ │ │ - bcs 0x1aa1b0 │ │ │ │ + bvs 0x1aad5c │ │ │ │ + bcs 0x1aa1c8 │ │ │ │ bichi pc, sl, r0 │ │ │ │ bicle r2, fp, r2, lsl #20 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf8d860eb │ │ │ │ @ instruction: 0x612b3010 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strb r6, [ip, fp, ror #2] │ │ │ │ - blle 0x17bbe0c │ │ │ │ - blcc 0x186df1c │ │ │ │ - bleq 0xfe6ed114 │ │ │ │ + blle 0x17bbe24 │ │ │ │ + blcc 0x186df34 │ │ │ │ + bleq 0xfe6ed12c │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdacc r0, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ msrcc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -295054,91 +295059,91 @@ │ │ │ │ vtst.8 d22, d14, d2 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x617a2096 │ │ │ │ @ instruction: 0xf7fa613b │ │ │ │ ldmdbvs sl!, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbb37a │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8d847d8 │ │ │ │ addsmi r2, r6, #0 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ ldmdbvs fp!, {r0, r2, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf853681b │ │ │ │ tstlt r6, r6, lsr #32 │ │ │ │ vtst.8 d22, d14, d22 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fa2096 │ │ │ │ - bvs 0xff030524 │ │ │ │ + bvs 0xff03053c │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ svclt 0x002842a1 │ │ │ │ ldrmi r4, [r0, r1, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ strmi sp, [r4], -r7, lsl #6 │ │ │ │ vmin.s8 q15, q15, │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fa2096 │ │ │ │ - blvs 0x2030500 │ │ │ │ + blvs 0x2030518 │ │ │ │ @ instruction: 0xf8d92b0b │ │ │ │ svclt 0x00983014 │ │ │ │ - bleq 0x16c80c │ │ │ │ + bleq 0x16c824 │ │ │ │ @ instruction: 0x461e461a │ │ │ │ @ instruction: 0xf8d7bf88 │ │ │ │ - blcs 0x41c79c │ │ │ │ - bvs 0x10e6868 │ │ │ │ + blcs 0x41c7b4 │ │ │ │ + bvs 0x10e6880 │ │ │ │ @ instruction: 0xf8c96bbb │ │ │ │ @ instruction: 0xf8c95014 │ │ │ │ mrcne 0, 3, r3, cr3, cr8, {0} │ │ │ │ movwcc r6, #14973 @ 0x3a7d │ │ │ │ andpl pc, r4, r9, asr #17 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf8d9aeb8 │ │ │ │ movwcs r1, #0 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf8e0f00b │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ andhi pc, sp, #0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - ldc 6, cr15, [r0, #-892]! @ 0xfffffc84 │ │ │ │ + stc 6, cr15, [r4, #-892]! @ 0xfffffc84 │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ ldmdahi r3!, {r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf47f2b0a │ │ │ │ ldccs 14, cr10, [fp, #-640] @ 0xfffffd80 │ │ │ │ mrcge 6, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x3018f8b8 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ - bvs 0xfefaa19c │ │ │ │ + bvs 0xfefaa1b4 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf1074632 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stmibmi r0, {pc}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - ldcl 7, cr15, [sl], #312 @ 0x138 │ │ │ │ + stcl 7, cr15, [lr], #312 @ 0x138 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - @ instruction: 0xffb2f14c │ │ │ │ + @ instruction: 0xffb6f14c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf14ce60d │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ ldrbt r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf6df4618 │ │ │ │ - @ instruction: 0xe702ecf2 │ │ │ │ + str lr, [r2, -r6, ror #25] │ │ │ │ strbtmi r3, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldr r6, [pc], r8 │ │ │ │ @ instruction: 0x1010f8d9 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf88ef00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1bb81bc │ │ │ │ @@ -295154,31 +295159,31 @@ │ │ │ │ movwmi lr, #2523 @ 0x9db │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ ldrdcc pc, [r8], -fp │ │ │ │ streq pc, [ip], -r4, lsr #3 │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8db4635 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ - blcs 0x112041c │ │ │ │ + blcs 0x1120434 │ │ │ │ addhi pc, r4, r0 │ │ │ │ svclt 0x00984554 │ │ │ │ stmdble sl, {r1, r2, r3, r4, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ streq pc, [ip], -sl, lsr #3 │ │ │ │ @ instruction: 0xf04360fe │ │ │ │ @ instruction: 0xf8c90308 │ │ │ │ @ instruction: 0xf8db3018 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf8dbd14b │ │ │ │ - blcs 0x33c850 │ │ │ │ + blcs 0x33c868 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ @ instruction: 0xf0002b0b │ │ │ │ - blcs 0x1d0c70 │ │ │ │ + blcs 0x1d0c88 │ │ │ │ cdpcs 1, 0, cr13, cr4, cr1, {2} │ │ │ │ stccs 15, cr11, [r4, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8dbd13d │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf106300c │ │ │ │ @ instruction: 0xf8c8030c │ │ │ │ ldclne 0, cr3, [r3] │ │ │ │ @@ -295187,85 +295192,85 @@ │ │ │ │ movwcc r1, #49152 @ 0xc000 │ │ │ │ svclt 0x00a84553 │ │ │ │ stmdbcs fp, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ cmnvs sl, sl, lsl r4 │ │ │ │ ldmib r7, {r1, r5, r8, fp, ip, lr, pc}^ │ │ │ │ strmi r2, [r2], #-12 │ │ │ │ @ instruction: 0xf0004248 │ │ │ │ - bl 0xfe9b088c │ │ │ │ + bl 0xfe9b08a4 │ │ │ │ andcc r0, ip, fp, lsl #4 │ │ │ │ ldmdale r7, {r4, r7, r9, lr} │ │ │ │ addsmi r1, r1, #73728 @ 0x12000 │ │ │ │ @ instruction: 0x360fd814 │ │ │ │ @ instruction: 0xf0213103 │ │ │ │ @ instruction: 0xf0260103 │ │ │ │ ldrtmi r0, [r0], #1539 @ 0x603 │ │ │ │ ldmdbvs r9!, {r0, r1, r3, r7, sl, lr} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ @ instruction: 0xf8d91a52 │ │ │ │ addsmi r1, r1, #20 │ │ │ │ - bl 0xfebe54c0 │ │ │ │ + bl 0xfebe54d8 │ │ │ │ @ instruction: 0xf1ba0a03 │ │ │ │ ldmle r1, {r0, r1, r3, r8, r9, sl, fp} │ │ │ │ - bmi 0x16b018 │ │ │ │ + bmi 0x16b030 │ │ │ │ smlsdx lr, sp, r9, r6 │ │ │ │ ldmvs fp!, {r0, r8, sp} │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ ldmdavs sl, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ movweq pc, #49419 @ 0xc10b @ │ │ │ │ @ instruction: 0xf1000552 │ │ │ │ adcmi r8, lr, #1073741829 @ 0x40000005 │ │ │ │ @ instruction: 0x46194632 │ │ │ │ strtmi fp, [sl], -r8, lsr #31 │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ - mcrr 6, 13, pc, sl, cr15 @ │ │ │ │ + ldc 6, cr15, [lr], #-892 @ 0xfffffc84 │ │ │ │ ldcle 2, cr4, [r0, #696]! @ 0x2b8 │ │ │ │ - bl 0x3376b8 │ │ │ │ + bl 0x3376d0 │ │ │ │ tstcs r0, r4 │ │ │ │ - stmda r6!, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda sl!, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbe7a9 │ │ │ │ - blcs 0x77c920 │ │ │ │ - blcs 0xe64a40 │ │ │ │ + blcs 0x77c938 │ │ │ │ + blcs 0xe64a58 │ │ │ │ @ instruction: 0xe79ad1dd │ │ │ │ svceq 0x0013f1ba │ │ │ │ strcs fp, [r8], -r4, lsl #31 │ │ │ │ @ instruction: 0xf67f60fe │ │ │ │ @ instruction: 0xf8dbaf79 │ │ │ │ - blcs 0x1bc93c │ │ │ │ + blcs 0x1bc954 │ │ │ │ rschi pc, r3, r0 │ │ │ │ @ instruction: 0xf0002b3f │ │ │ │ - blcs 0x190c70 │ │ │ │ + blcs 0x190c88 │ │ │ │ ldmeq r0!, {r1, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10bd08f │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ - bl 0x1f1168 │ │ │ │ + bl 0x1f1180 │ │ │ │ @ instruction: 0xf8530080 │ │ │ │ @ instruction: 0xf8421f04 │ │ │ │ addsmi r1, r8, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe782d1f9 │ │ │ │ - eorne pc, r8, r1, asr #4 │ │ │ │ + subne pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf039603b │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe61d │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @ instruction: 0xf8d72396 │ │ │ │ ldrmi sl, [r4], -r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf57f055d │ │ │ │ ldmib r8, {r1, r2, r3, r5, r8, sl, fp, sp, pc}^ │ │ │ │ vhsub.s8 d17, d1, d1 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf0390030 │ │ │ │ str pc, [r4, #-2761]! @ 0xfffff537 │ │ │ │ - beq 0xfe7eb304 │ │ │ │ + beq 0xfe7eb31c │ │ │ │ mcrge 4, 0, pc, cr11, cr15, {1} @ │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ - beq 0xfe3eb5a0 │ │ │ │ - blcs 0x26eafc │ │ │ │ + beq 0xfe3eb5b8 │ │ │ │ + blcs 0x26eb14 │ │ │ │ svccs 0x0004f843 │ │ │ │ @ instruction: 0xd1f9459a │ │ │ │ mcrcs 5, 1, lr, cr12, cr14, {7} │ │ │ │ stccs 15, cr11, [ip, #-32]! @ 0xffffffe0 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ orrle r2, r8, r0, lsl #6 │ │ │ │ ldrdcs pc, [ip], -fp │ │ │ │ @@ -295294,25 +295299,25 @@ │ │ │ │ subvs r6, r2, r1 │ │ │ │ @ instruction: 0xf8db6083 │ │ │ │ @ instruction: 0xf8db3034 │ │ │ │ @ instruction: 0xf8db102c │ │ │ │ cmpvs r2, r0, lsr r0 │ │ │ │ smlabbvs r1, r3, r1, r6 │ │ │ │ @ instruction: 0x301cf8bb │ │ │ │ - blcs 0x3d0a38 │ │ │ │ - blhi 0x220640 │ │ │ │ + blcs 0x3d0a50 │ │ │ │ + blhi 0x220658 │ │ │ │ str r6, [ip, -r3, lsl #3] │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ @ instruction: 0x3010f8db │ │ │ │ andscc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ andscc pc, r4, r8, asr #17 │ │ │ │ svclt 0x0000e6ff │ │ │ │ - @ instruction: 0x007ef694 │ │ │ │ + rsbseq pc, lr, ip, ror r6 @ │ │ │ │ svclt 0x00082e20 │ │ │ │ @ instruction: 0xf47f2d20 │ │ │ │ @ instruction: 0xf8dbaf32 │ │ │ │ strmi r2, [fp], -ip │ │ │ │ andcs pc, ip, r8, asr #17 │ │ │ │ tstpeq ip, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @@ -295349,21 +295354,21 @@ │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf8db300c │ │ │ │ @ instruction: 0xf8c83010 │ │ │ │ @ instruction: 0xf8db3010 │ │ │ │ @ instruction: 0xf8c83014 │ │ │ │ ssat r3, #7, r4 │ │ │ │ ldrdcs pc, [r8], -fp │ │ │ │ - subsne pc, r4, r1, asr #4 │ │ │ │ + rsbne pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf03960fb │ │ │ │ ldmvs fp!, {r0, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe6df │ │ │ │ ldrt r0, [r2], #1113 @ 0x459 │ │ │ │ - @ instruction: 0xf998f18a │ │ │ │ + @ instruction: 0xf98cf18a │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ @ instruction: 0xf06fe49f │ │ │ │ ldr r0, [ip], #1037 @ 0x40d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -295382,44 +295387,44 @@ │ │ │ │ strcc lr, [r1, #-8] │ │ │ │ strdvs r0, [r0, #51]! @ 0x33 │ │ │ │ @ instruction: 0xf046bf48 │ │ │ │ strtcc r0, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ ldrtmi r4, [r2], -r3, asr #12 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x13eeb8a │ │ │ │ + blx 0x13eeba2 │ │ │ │ svcpl 0x0080f510 │ │ │ │ stccs 3, cr13, [r0, #-948] @ 0xfffffc4c │ │ │ │ strmi fp, [r5], -r8, lsl #30 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e7f2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec87dbc │ │ │ │ + bl 0xfec87dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfedb4a84 │ │ │ │ + blmi 0xfedb4a9c │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ @ instruction: 0xf1780300 │ │ │ │ - @ instruction: 0x4620eef4 │ │ │ │ + @ instruction: 0x4620eef8 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93302 │ │ │ │ @ instruction: 0xf110fa0f │ │ │ │ @ instruction: 0xf0000f16 │ │ │ │ strmi r8, [r5], -r2, lsr #4 │ │ │ │ stcle 12, cr2, [sl], #-152 @ 0xffffff68 │ │ │ │ - stcle 12, cr2, [pc, #-8]! @ 0x130bf4 │ │ │ │ - blcs 0x9f878c │ │ │ │ + stcle 12, cr2, [pc, #-8]! @ 0x130c0c │ │ │ │ + blcs 0x9f87a4 │ │ │ │ ldm pc, {r2, r3, r5, fp, ip, lr, pc}^ @ │ │ │ │ mvneq pc, r3, lsl r0 @ │ │ │ │ orrseq r0, sp, r3, asr r1 │ │ │ │ rsbseq r0, sp, sp, ror r0 │ │ │ │ adceq r0, r4, r4, lsr #1 │ │ │ │ orreq r0, r0, r4, ror r1 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ @@ -295434,27 +295439,27 @@ │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ vqadd.s8 q8, q0, q1 │ │ │ │ addsmi r4, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5b4dc77 │ │ │ │ - ble 0x1f4ca5c │ │ │ │ + ble 0x1f4ca74 │ │ │ │ @ instruction: 0xee1d498c │ │ │ │ qsub16mi r0, r3, r0 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d021dd │ │ │ │ @ instruction: 0x97000290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - @ instruction: 0x4604ea72 │ │ │ │ + strmi lr, [r4], -r6, ror #20 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ - blmi 0xfe19113c │ │ │ │ - blls 0x48acf4 │ │ │ │ + blmi 0xfe191154 │ │ │ │ + blls 0x48ad0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462081d6 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -295481,28 +295486,28 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldr r9, [r9, r0, lsl #8]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ stc2l 0, cr15, [r0, #40]! @ 0x28 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf9b08195 │ │ │ │ - blcs 0x1bcd18 │ │ │ │ + blcs 0x1bcd30 │ │ │ │ orrhi pc, sp, r0, lsl #4 │ │ │ │ ldrtmi r6, [r2], -r1, asr #16 │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ tstls r6, r3, asr #16 │ │ │ │ smlabtls r7, r9, r7, r1 │ │ │ │ andscc pc, r2, sp, lsr #17 │ │ │ │ stmvs r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ strbne r9, [r9, r8, lsl #2] │ │ │ │ ldmdbmi r7, {r0, r3, r8, ip, pc}^ │ │ │ │ andls r6, sl, r0, asr #17 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vqshl.s64 q7, , #36 @ 0x24 │ │ │ │ - blcs 0x201968 │ │ │ │ + blcs 0x201980 │ │ │ │ ldmdbmi r3, {r1, r2, r7, fp, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs lr, #6021 @ 0x1785 │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -295522,15 +295527,15 @@ │ │ │ │ cdp 0, 1, cr9, cr13, cr10, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf50021dd │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmib r2, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib r6, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ qsaxmi sl, r3, lr │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -295548,17 +295553,17 @@ │ │ │ │ shsub16mi r0, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ stmdbge r2, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - strmi lr, [r4], -r0, lsr #19 │ │ │ │ + @ instruction: 0x4604e994 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - mrrc2 1, 4, pc, r8, cr12 @ │ │ │ │ + mrrc2 1, 4, pc, ip, cr12 @ │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #15269888 @ 0xe90000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ movwcs sl, #3878 @ 0xf26 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -295576,57 +295581,57 @@ │ │ │ │ stcge 15, cr0, [r2], {112} @ 0x70 │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ ldrtmi r6, [r2], -r9, lsl #16 │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbt r9, [r3], r0, lsl #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, lr, lr, ror r1 @ │ │ │ │ - ldrshteq pc, [lr], #-10 @ │ │ │ │ - rsbseq pc, lr, r4, lsr #1 │ │ │ │ + rsbseq pc, lr, r6, ror #2 │ │ │ │ + rsbseq pc, lr, r2, ror #1 │ │ │ │ rsbseq pc, lr, ip, lsl #1 │ │ │ │ - rsbseq pc, lr, r2, asr #32 │ │ │ │ - ldrsbteq lr, [lr], #-252 @ 0xffffff04 │ │ │ │ - rsbseq lr, lr, sl, ror #30 │ │ │ │ + rsbseq pc, lr, r4, ror r0 @ │ │ │ │ + rsbseq pc, lr, sl, lsr #32 │ │ │ │ + rsbseq lr, lr, r4, asr #31 │ │ │ │ + rsbseq lr, lr, r2, asr pc │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ stmdbmi r6!, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32213 │ │ │ │ @ instruction: 0xf00a4290 │ │ │ │ andls pc, r0, r1, lsl ip @ │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ @ instruction: 0x301821dd │ │ │ │ - stmdb r4, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r8!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0x6d416 │ │ │ │ + stc2 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #9240576 @ 0x8d0000 │ │ │ │ - blmi 0x176aa1c │ │ │ │ + blmi 0x176aa34 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 7, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmdb ip, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdb r0, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0xff6ed462 │ │ │ │ + blx 0xff7ed47a │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r0, #6750208 @ 0x670000 │ │ │ │ - blx 0xfffeeef6 │ │ │ │ + blx 0xfffeef0e │ │ │ │ strt r4, [r2], r4, lsl #12 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ stc2l 0, cr15, [r0], {10} │ │ │ │ rsbsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0x3000f9b0 │ │ │ │ stmdale lr!, {r1, r8, r9, fp, sp}^ │ │ │ │ @@ -295642,77 +295647,77 @@ │ │ │ │ smlabtls sl, r1, r8, r6 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15929 │ │ │ │ stmdbge r4, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - strmi lr, [r4], -r4, ror #17 │ │ │ │ + @ instruction: 0x4604e8d8 │ │ │ │ suble r1, r3, r6, asr #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ @ instruction: 0x4623ae70 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bdd042 │ │ │ │ andhi r3, r3, r0, lsl r0 │ │ │ │ @ instruction: 0x3012f8bd │ │ │ │ - blls 0x2d10d0 │ │ │ │ - blls 0x3490d4 │ │ │ │ - blls 0x3c91d8 │ │ │ │ + blls 0x2d10e8 │ │ │ │ + blls 0x3490ec │ │ │ │ + blls 0x3c91f0 │ │ │ │ strcs r6, [r0], #-195 @ 0xffffff3d │ │ │ │ stmdbmi r2!, {r0, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldm r6!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia sl!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf800f7f9 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mrcge 6, 1, APSR_nzcv, cr13, cr15, {7} │ │ │ │ stmdbmi pc, {r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00a2213 │ │ │ │ strmi pc, [r4], -fp, lsl #23 │ │ │ │ @ instruction: 0xf14ce635 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7f8 │ │ │ │ strb r4, [sp], r4, asr #4 │ │ │ │ - blx 0x176d55e │ │ │ │ + blx 0x186d576 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #932 @ 0x3a4 │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ @ instruction: 0xe6240415 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf189e621 │ │ │ │ - svclt 0x0000ff05 │ │ │ │ - rsbseq lr, lr, lr, lsr #30 │ │ │ │ - eorseq r7, r5, r0, lsl #24 │ │ │ │ - rsbseq lr, lr, lr, ror #29 │ │ │ │ - ldrsbteq lr, [lr], #-228 @ 0xffffff1c │ │ │ │ - rsbseq lr, lr, r4, ror #28 │ │ │ │ - rsbseq lr, lr, r8, lsl #28 │ │ │ │ + svclt 0x0000fef9 │ │ │ │ + rsbseq lr, lr, r6, lsl pc │ │ │ │ + eorseq r7, r5, r8, lsl ip │ │ │ │ + ldrsbteq lr, [lr], #-230 @ 0xffffff1a │ │ │ │ + ldrhteq lr, [lr], #-236 @ 0xffffff14 │ │ │ │ + rsbseq lr, lr, ip, asr #28 │ │ │ │ + ldrshteq lr, [lr], #-208 @ 0xffffff30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [ip], -ip, lsl #1 │ │ │ │ - blx 0x903f68 │ │ │ │ + blx 0x903f80 │ │ │ │ ldrmi pc, [r7], -r1, lsl #25 │ │ │ │ ldmdavs fp, {r0, r3, sl, fp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf10c0300 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ ldmib sp, {r4, r6, pc}^ │ │ │ │ - blcs 0x70b4e8 │ │ │ │ + blcs 0x70b500 │ │ │ │ ldm pc, {r0, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ eoreq pc, r3, r3, lsl r0 @ │ │ │ │ rsbseq r0, r6, pc, lsl #1 │ │ │ │ mulseq r8, lr, r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ sbcseq r0, fp, r8, lsl r0 │ │ │ │ @@ -295730,38 +295735,38 @@ │ │ │ │ sub r0, r1, r5, lsr #8 │ │ │ │ svcvc 0x00faf5b4 │ │ │ │ andhi pc, pc, #0, 4 │ │ │ │ strtmi r2, [r0], -r6, lsl #2 │ │ │ │ cdp2 1, 3, cr15, cr2, cr14, {0} │ │ │ │ movwcs r2, #4614 @ 0x1206 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ - blx 0x24295e │ │ │ │ + blx 0x242976 │ │ │ │ andls pc, r5, #536870912 @ 0x20000000 │ │ │ │ - blx 0xffa6d12e │ │ │ │ + blx 0xffa6d146 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x2918ec │ │ │ │ + bls 0x291904 │ │ │ │ strmi r4, [r2], #-1579 @ 0xfffff9d5 │ │ │ │ stmdahi r1, {r2, r3, r5, r6, r8, ip, sp, pc} │ │ │ │ andshi r3, r9, r6 │ │ │ │ addmi r3, r2, #402653184 @ 0x18000000 │ │ │ │ stcne 8, cr15, [r4], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r4], {35} @ 0x23 │ │ │ │ stcne 8, cr15, [r2], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ - blmi 0xfe5258f4 │ │ │ │ + blmi 0xfe52590c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl r9, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d12300 │ │ │ │ movwls r0, #4752 @ 0x1290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strtmi r9, [fp], -r0, lsl #8 │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ - @ instruction: 0xf74e719c │ │ │ │ - strmi lr, [r4], -r6, lsl #16 │ │ │ │ + @ instruction: 0xf74d719c │ │ │ │ + @ instruction: 0x4604effa │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strtmi r8, [r8], -sp, lsr #1 │ │ │ │ ldc2l 1, cr15, [r2, #56] @ 0x38 │ │ │ │ ldmdavs r9, {r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, ip, r0, asr #32 │ │ │ │ @@ -295780,17 +295785,17 @@ │ │ │ │ @ instruction: 0x81b2f040 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr2, cr14, {7} @ │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1894638 │ │ │ │ - @ instruction: 0x4604f8db │ │ │ │ + strmi pc, [r4], -pc, asr #17 │ │ │ │ bicle r1, sp, r3, asr #24 │ │ │ │ - blx 0xfe36d6fc │ │ │ │ + blx 0xfe46d714 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #25, 30 @ 0x64 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmdbcs r0, {r3, r8, r9, ip, sp} │ │ │ │ cmpphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -295827,30 +295832,30 @@ │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ stcne 0, cr9, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc2l 1, cr15, [r8, #-56] @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ strtmi r9, [r2], -r5, lsl #18 │ │ │ │ - blcc 0x26f3c4 │ │ │ │ - blcc 0x26f384 │ │ │ │ - svc 0x007af6de │ │ │ │ + blcc 0x26f3dc │ │ │ │ + blcc 0x26f39c │ │ │ │ + svc 0x006ef6de │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ @ instruction: 0xf8d3112d │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ @ instruction: 0xf8cd500d │ │ │ │ andscc r8, r8, r4 │ │ │ │ - svc 0x0058f74d │ │ │ │ + svc 0x004cf74d │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ svcge 0x0053f47f │ │ │ │ - blx 0x56d7ec │ │ │ │ + blx 0x66d804 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #2576 @ 0xa10 │ │ │ │ strmi lr, [sp], -fp, asr #14 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ movwcs r8, #4263 @ 0x10a7 │ │ │ │ andcs r4, r8, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -295872,33 +295877,33 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d37197 │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andscc r6, r8, r1, lsl #16 │ │ │ │ - svc 0x0016f74d │ │ │ │ + svc 0x000af74d │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr0, cr8, {7} @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ adcshi pc, r9, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ str r3, [r4, -r0] │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 1, 10, cr15, cr0, cr8, {4} │ │ │ │ + cdp2 1, 9, cr15, cr4, cr8, {4} │ │ │ │ mcrrne 6, 0, r4, r7, cr4 │ │ │ │ svcge 0x0000f47f │ │ │ │ svclt 0x0000e730 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, lr, lsr #25 │ │ │ │ - rsbseq lr, lr, r4, lsr #23 │ │ │ │ - rsbseq lr, lr, r4, asr fp │ │ │ │ - ldrsbteq lr, [lr], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x007eec96 │ │ │ │ + rsbseq lr, lr, ip, lsl #23 │ │ │ │ + rsbseq lr, lr, ip, lsr fp │ │ │ │ + ldrhteq lr, [lr], #-168 @ 0xffffff58 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -295911,55 +295916,55 @@ │ │ │ │ svcpl 0x0080f510 │ │ │ │ movwcs sp, #543 @ 0x21f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, ip, r0 │ │ │ │ andvs r2, r5, r0, lsl #8 │ │ │ │ - blmi 0x162aef8 │ │ │ │ - blls 0x40b43c │ │ │ │ + blmi 0x162af10 │ │ │ │ + blls 0x40b454 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308097 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed47f0 │ │ │ │ qsub16mi fp, r1, sp │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf94af189 │ │ │ │ + @ instruction: 0xf93ef189 │ │ │ │ stclne 6, cr4, [r2], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - blmi 0x132af90 │ │ │ │ - blls 0x40b46c │ │ │ │ + blmi 0x132afa8 │ │ │ │ + blls 0x40b484 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blle 0x1b7c420 │ │ │ │ + blle 0x1b7c438 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x156d454 │ │ │ │ + blx 0x156d46c │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ stcne 0, cr13, [r0, #-408]! @ 0xfffffe68 │ │ │ │ ldc2l 1, cr15, [r4], #-56 @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - blmi 0xf655ec │ │ │ │ + blmi 0xf65604 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r0], #-1579 @ 0xfffff9d5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - @ instruction: 0x4604ee7e │ │ │ │ + @ instruction: 0x4604ee72 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - @ instruction: 0xf936f14c │ │ │ │ + @ instruction: 0xf93af14c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #12736 @ 0x31c0 │ │ │ │ ldcle 12, cr2, [r2], {-0} │ │ │ │ @ instruction: 0xf8ca682b │ │ │ │ strbt r3, [ip], -r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -295970,41 +295975,41 @@ │ │ │ │ movwls r6, #34883 @ 0x8843 │ │ │ │ movwcs lr, #1699 @ 0x6a3 │ │ │ │ @ instruction: 0x46221d31 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ @ instruction: 0xb1a8fa0f │ │ │ │ stcne 6, cr4, [r9, #-136]! @ 0xffffff78 │ │ │ │ andeq pc, r4, sl, lsl #2 │ │ │ │ - mcr 6, 3, pc, cr0, cr14, {6} @ │ │ │ │ + mrc 6, 2, APSR_nzcv, cr4, cr14, {6} │ │ │ │ movwcs lr, #2014 @ 0x7de │ │ │ │ tstpeq r4, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x16d4f4 │ │ │ │ + blx 0x16d50c │ │ │ │ @ instruction: 0x4622b130 │ │ │ │ @ instruction: 0xf1091d29 │ │ │ │ @ instruction: 0xf6de0004 │ │ │ │ - @ instruction: 0xe737ee52 │ │ │ │ + ldr lr, [r7, -r6, asr #28]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x460ae63d │ │ │ │ - rsbsne pc, ip, r1, asr #4 │ │ │ │ + addsne pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0384661 │ │ │ │ ldrb pc, [r2, #3345]! @ 0xd11 @ │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x4628e634 │ │ │ │ stc2 1, cr15, [r4], {14} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe62e │ │ │ │ strt r0, [fp], -r6, lsl #8 │ │ │ │ - stc2 1, cr15, [r0], #548 @ 0x224 │ │ │ │ + ldc2 1, cr15, [r4], {137} @ 0x89 │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe626 │ │ │ │ strt r0, [r0], -fp, lsl #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007ee99e │ │ │ │ + rsbseq lr, lr, r6, lsl #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stceq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ umulllt r4, r4, r5, fp @ │ │ │ │ @@ -296013,25 +296018,25 @@ │ │ │ │ @ instruction: 0xf50d0495 │ │ │ │ strmi r5, [sp], -r0, lsl #1 │ │ │ │ sbcvs r6, r3, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r3, [r0], ip │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ stmdage r3, {r7, r9, ip, lr} │ │ │ │ - b 0xcedb48 │ │ │ │ + b 0xdedb60 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e025 │ │ │ │ tstlt r3, #40, 30 @ 0xa0 │ │ │ │ mvnsle r4, fp, lsr #5 │ │ │ │ movtlt r6, #26918 @ 0x6926 │ │ │ │ ldrtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cda903 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ @ instruction: 0xf50d4604 │ │ │ │ - blmi 0xfe185b90 │ │ │ │ + blmi 0xfe185ba8 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4620 │ │ │ │ andlt r5, r4, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -296041,57 +296046,57 @@ │ │ │ │ @ instruction: 0xf64f81f0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r3], #-1372 @ 0xfffffaa4 │ │ │ │ ldreq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ rscsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x2cbb60 │ │ │ │ - bcs 0x1e7648 │ │ │ │ - bllt 0x1fe76dc │ │ │ │ + bcs 0x2cbb78 │ │ │ │ + bcs 0x1e7660 │ │ │ │ + bllt 0x1fe76f4 │ │ │ │ cdp 8, 1, cr4, cr13, cr13, {3} │ │ │ │ shsub16mi r4, sl, r0 │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - @ instruction: 0x4604edb2 │ │ │ │ + strmi lr, [r4], -r6, lsr #27 │ │ │ │ bicle r1, r2, r0, ror #24 │ │ │ │ - @ instruction: 0xf86af14c │ │ │ │ + @ instruction: 0xf86ef14c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #64256 @ 0xfb00 │ │ │ │ - bcs 0x3ab500 │ │ │ │ + bcs 0x3ab518 │ │ │ │ stmibvs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ - blcs 0x400220 │ │ │ │ + blcs 0x400238 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorscc r7, r2, #591396864 @ 0x23400000 │ │ │ │ @ instruction: 0x77773232 │ │ │ │ strvc r7, [r2, #2354] @ 0x932 │ │ │ │ vmax.s8 d20, d1, d25 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf0380030 │ │ │ │ strb pc, [r3, fp, ror #24] @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4629d5bc │ │ │ │ - sbcne pc, r4, r1, asr #4 │ │ │ │ + sbcsne pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ mrrc2 0, 3, pc, ip, cr8 @ │ │ │ │ stmdbmi pc, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldcl 7, cr15, [r0, #-308]! @ 0xfffffecc │ │ │ │ + stcl 7, cr15, [r4, #-308]! @ 0xfffffecc │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldr sp, [sp, r1, lsl #3]! │ │ │ │ stmiavs r3!, {r2, r8, sl, sp}^ │ │ │ │ ldreq pc, [r8], -r4, lsl #2 │ │ │ │ rsbsle r2, r1, r1, lsl #22 │ │ │ │ subsle r2, r4, r2, lsl #22 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -296105,18 +296110,18 @@ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ cdp 8, 1, cr6, cr13, cr9, {0} │ │ │ │ stmdapl r1, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r3, lsl #18 │ │ │ │ @ instruction: 0xf5002136 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stcl 7, cr15, [r4, #-308] @ 0xfffffecc │ │ │ │ + ldc 7, cr15, [r8, #-308]! @ 0xfffffecc │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - @ instruction: 0xf14bd105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf14cd105 │ │ │ │ + stmdavs r0, {r0, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ strtmi sl, [sl], -ip, asr #30 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -296124,20 +296129,20 @@ │ │ │ │ stmdbge r3, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #-36]! @ 0xffffffdc │ │ │ │ strcs lr, [r2, #-1853] @ 0xfffff8c3 │ │ │ │ strcs lr, [r8, #-1979] @ 0xfffff845 │ │ │ │ stmibvs r5!, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf00a0020 │ │ │ │ - blx 0x16f7c2 │ │ │ │ + blx 0x16f7da │ │ │ │ ldr pc, [r0, r5, lsl #10]! │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x18b7a6 │ │ │ │ + blx 0x18b7be │ │ │ │ ldmibvs sp, {r1, r8, r9, ip, sp}^ │ │ │ │ strcs lr, [r1, #-1957] @ 0xfffff85b │ │ │ │ movwcs lr, #6051 @ 0x17a3 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @ instruction: 0x4601f8bf │ │ │ │ ldrtmi fp, [r2], -r0, asr #3 │ │ │ │ @@ -296151,22 +296156,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrb r9, [lr, -r0, lsl #8]! │ │ │ │ ldrtmi r4, [sl], -fp, lsl #18 │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ ldr r6, [ip, r9, lsl #16] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf189e6ff │ │ │ │ - @ instruction: 0xf7f9fb61 │ │ │ │ + @ instruction: 0xf7f9fb55 │ │ │ │ svclt 0x0000ff9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq lr, [lr], #-122 @ 0xffffff86 │ │ │ │ - rsbseq lr, lr, lr, ror r7 │ │ │ │ - rsbseq lr, lr, sl, lsr #14 │ │ │ │ - rsbseq lr, lr, r0, lsl #13 │ │ │ │ - rsbseq lr, lr, r6, ror #12 │ │ │ │ + rsbseq lr, lr, r2, ror #15 │ │ │ │ + rsbseq lr, lr, r6, ror #14 │ │ │ │ + rsbseq lr, lr, r2, lsl r7 │ │ │ │ + rsbseq lr, lr, r8, ror #12 │ │ │ │ + rsbseq lr, lr, lr, asr #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [ip], -sp, lsl #1 │ │ │ │ @ instruction: 0x461f49be │ │ │ │ movwcs r4, #1542 @ 0x606 │ │ │ │ @@ -296190,16 +296195,16 @@ │ │ │ │ orrshi pc, r1, r0 │ │ │ │ svcvc 0x0087f5b4 │ │ │ │ @ instruction: 0xf64fd05c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f82c9 │ │ │ │ - blmi 0xfea329a4 │ │ │ │ - blls 0x40b898 │ │ │ │ + blmi 0xfea329bc │ │ │ │ + blls 0x40b8b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r1, ror #5 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -296207,21 +296212,21 @@ │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r0, r0 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r6, asr #5 │ │ │ │ - blge 0x243130 │ │ │ │ + blge 0x243148 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ strcs sl, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf1889404 │ │ │ │ - strmi pc, [r4], -pc, asr #20 │ │ │ │ + strmi pc, [r4], -r3, asr #20 │ │ │ │ rsbsle r1, r0, r6, asr #24 │ │ │ │ - blle 0xff53c888 │ │ │ │ + blle 0xff53c8a0 │ │ │ │ rsbsle r2, r3, r3, lsl #26 │ │ │ │ tstle r3, r4, lsl #26 │ │ │ │ @ instruction: 0xf7f89803 │ │ │ │ @ instruction: 0x9003fbb7 │ │ │ │ strbmi r9, [r5], -r4, lsl #22 │ │ │ │ ldrmi r4, [r8, #1593] @ 0x639 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @@ -296232,231 +296237,231 @@ │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf802f00a │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ str r6, [ip, r5]! │ │ │ │ - blcs 0x379420 │ │ │ │ + blcs 0x379438 │ │ │ │ andge sp, r1, #10420224 @ 0x9f0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r1, r3, r1, lsl #18 │ │ │ │ - andseq r1, r3, r1, lsl #18 │ │ │ │ - andseq r1, r3, r1, lsl #18 │ │ │ │ - andseq r1, r3, r3, lsl r8 │ │ │ │ - andseq r1, r3, r3, lsl r8 │ │ │ │ - andseq r1, r3, r1, lsl #18 │ │ │ │ - @ instruction: 0x00131abd │ │ │ │ - andseq r1, r3, r1, lsl #18 │ │ │ │ - andseq r1, r3, r1, lsl #18 │ │ │ │ - andseq r1, r3, r1, lsl #18 │ │ │ │ + andseq r1, r3, r9, lsl r9 │ │ │ │ + andseq r1, r3, r9, lsl r9 │ │ │ │ + andseq r1, r3, r9, lsl r9 │ │ │ │ + andseq r1, r3, fp, lsr #16 │ │ │ │ + andseq r1, r3, fp, lsr #16 │ │ │ │ + andseq r1, r3, r9, lsl r9 │ │ │ │ + @ instruction: 0x00131ad5 │ │ │ │ + andseq r1, r3, r9, lsl r9 │ │ │ │ + andseq r1, r3, r9, lsl r9 │ │ │ │ + andseq r1, r3, r9, lsl r9 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffdef009 │ │ │ │ stmdavs r3, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf0402b04 │ │ │ │ vst1.16 {d24-d27}, [pc :128], lr │ │ │ │ movwls r7, #16775 @ 0x4187 │ │ │ │ - blge 0x2431cc │ │ │ │ + blge 0x2431e4 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf188ab03 │ │ │ │ - @ instruction: 0x4604f9f7 │ │ │ │ + strmi pc, [r4], -fp, ror #19 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ stccs 1, cr8, [r0], {68} @ 0x44 │ │ │ │ svcge 0x0077f6ff │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffc2f009 │ │ │ │ - bls 0x25de8c │ │ │ │ + bls 0x25dea4 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf14be761 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x13ef952 │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x13ef96a │ │ │ │ str r4, [r7, r4, asr #4] │ │ │ │ @ instruction: 0xf0039b03 │ │ │ │ tsteq r8, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ ldreq r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ cdpne 7, 5, cr14, cr3, cr4, {4} │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #92, 30 @ 0x170 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r1, r3, r9, lsr #27 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, sp, asr ip │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, pc, lsr #26 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, sp, asr #24 │ │ │ │ - andseq r1, r3, r9, asr #23 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - andseq r1, r3, r3, lsl r8 │ │ │ │ - andseq r1, r3, r9, asr #16 │ │ │ │ - andseq r1, r3, fp, asr #16 │ │ │ │ - @ instruction: 0x00131cdd │ │ │ │ + andseq r1, r3, r1, asr #27 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r5, ror ip │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r7, asr #26 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r5, ror #24 │ │ │ │ + andseq r1, r3, r1, ror #23 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + andseq r1, r3, fp, lsr #16 │ │ │ │ + andseq r1, r3, r1, ror #16 │ │ │ │ + andseq r1, r3, r3, ror #16 │ │ │ │ + @ instruction: 0x00131cf5 │ │ │ │ vpmax.u8 d18, d0, d3 │ │ │ │ - bcc 0x292144 │ │ │ │ + bcc 0x29215c │ │ │ │ vpmin.s8 d2, d0, d13 │ │ │ │ vhadd.s8 q12, q8, q1 │ │ │ │ vqdmlal.s , d3, d3[7] │ │ │ │ sbcsmi r0, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf14007da │ │ │ │ movwcs r8, #4282 @ 0x10ba │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r3, r7, ip, lr, pc} │ │ │ │ @ instruction: 0x46994698 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ - blge 0x25219c │ │ │ │ + blge 0x2521b4 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blge 0x20331c │ │ │ │ + blge 0x203334 │ │ │ │ strcs r2, [r4], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf1889404 │ │ │ │ - @ instruction: 0x4604f95b │ │ │ │ + strmi pc, [r4], -pc, asr #18 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - cdp2 1, 3, cr15, cr6, cr11, {2} │ │ │ │ + cdp2 1, 3, cr15, cr10, cr11, {2} │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #815104 @ 0xc7000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0xf108aed6 │ │ │ │ - blcs 0x1bea80 │ │ │ │ - blls 0x227c64 │ │ │ │ + blcs 0x1bea98 │ │ │ │ + blls 0x227c7c │ │ │ │ vpadd.i8 q9, q8, q15 │ │ │ │ ldmdbls r4, {r1, r2, r3, r4, r7, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0060f43f │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xff0ef009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x21d80c │ │ │ │ + blls 0x21d824 │ │ │ │ ldrt r6, [r6], r3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xff00f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ movwcs r8, #4494 @ 0x118e │ │ │ │ @ instruction: 0x46224639 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ - blx 0xfed716b4 │ │ │ │ + blx 0xfed716cc │ │ │ │ stccs 3, cr15, [r0], {128} @ 0x80 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bge 0x25d7c8 │ │ │ │ + bge 0x25d7e0 │ │ │ │ andls r4, r0, #3145728 @ 0x300000 │ │ │ │ andcs r4, r9, #48, 12 @ 0x3000000 │ │ │ │ orrvc pc, r7, pc, asr #8 │ │ │ │ @ instruction: 0xf1889404 │ │ │ │ - strmi pc, [r4], -r7, lsl #18 │ │ │ │ + @ instruction: 0x4604f8fb │ │ │ │ suble r1, sp, r2, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ ldmdbls r4, {r3, r7, r9, sl, fp, sp, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43f │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ - bcs 0x7eb520 │ │ │ │ - bcc 0xda8ff8 │ │ │ │ + bcs 0x7eb538 │ │ │ │ + bcc 0xda9010 │ │ │ │ ldmdale r6!, {r0, r2, r3, r4, r9, fp, sp} │ │ │ │ orrscs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ orrvs pc, r6, #536870924 @ 0x2000000c │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ movwcs sp, #5423 @ 0x152f │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f43f │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - blcs 0x1435c8 │ │ │ │ + blcs 0x1435e0 │ │ │ │ smlalbthi pc, r7, r0, r2 @ │ │ │ │ strtmi sl, [sl], -r4, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0x2129ab03 │ │ │ │ @ instruction: 0xf1b8e773 │ │ │ │ svclt 0x00340f05 │ │ │ │ @ instruction: 0xf04f46c1 │ │ │ │ str r0, [r4, r4, lsl #18] │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ cdp2 0, 10, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x21d730 │ │ │ │ + blls 0x21d748 │ │ │ │ ldr r6, [r1], r3 │ │ │ │ vstrle s4, [r6, #-0] │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @ instruction: 0x07dc40d3 │ │ │ │ @ instruction: 0xf06fd4cf │ │ │ │ @ instruction: 0xe63c045b │ │ │ │ - ldc2 1, cr15, [r4, #300] @ 0x12c │ │ │ │ + ldc2 1, cr15, [r8, #300] @ 0x12c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #151552 @ 0x25000 │ │ │ │ @ instruction: 0xf14be7aa │ │ │ │ - stmdavs r0, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x8efba8 │ │ │ │ + stmdavs r0, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x8efbc0 │ │ │ │ ldrt r4, [r4], r4, asr #4 │ │ │ │ movwcs r2, #5187 @ 0x1443 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ smlabthi r7, r0, r2, pc @ │ │ │ │ - blge 0x283474 │ │ │ │ + blge 0x28348c │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - blge 0x2b9ff8 │ │ │ │ + blge 0x2ba010 │ │ │ │ strls r2, [r5], #-1040 @ 0xfffffbf0 │ │ │ │ - @ instruction: 0xf890f188 │ │ │ │ + @ instruction: 0xf884f188 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9fcf7f8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mcrge 6, 0, pc, cr11, cr15, {7} @ │ │ │ │ ldrtmi r2, [r9], -r9, lsl #26 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq pc, r8, #79 @ 0x4f │ │ │ │ andeq pc, r3, pc, asr #32 │ │ │ │ strcs fp, [r8, #-3880] @ 0xfffff0d8 │ │ │ │ cdp2 0, 5, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2dd690 │ │ │ │ + blls 0x2dd6a8 │ │ │ │ andvs r2, r3, r4, lsl #4 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ ldmdbls r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {1} @ │ │ │ │ strb r6, [ip, #5]! │ │ │ │ @@ -296468,94 +296473,94 @@ │ │ │ │ movwls r3, #29445 @ 0x7305 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr12, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blge 0x2d1f6c │ │ │ │ + blge 0x2d1f84 │ │ │ │ ldrtmi sl, [r0], -r5, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strcs r2, [r8], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xf1889405 │ │ │ │ - strmi pc, [r4], -r3, asr #16 │ │ │ │ + @ instruction: 0x4604f837 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ stclge 6, cr15, [r1, #1020] @ 0x3fc │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf0099e05 │ │ │ │ stmdacs r0, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr2, cr15, {1} │ │ │ │ andvs r9, r3, r6, lsl #22 │ │ │ │ - bls 0x2fa8c4 │ │ │ │ + bls 0x2fa8dc │ │ │ │ andcs r6, r4, #66 @ 0x42 │ │ │ │ andcs r9, r3, r4, lsl r9 │ │ │ │ ldc2l 0, cr15, [lr, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adcmi sl, lr, #1104 @ 0x450 │ │ │ │ strtmi fp, [lr], -r8, lsr #30 │ │ │ │ str r6, [r4, #6]! │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r0, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x20bccf8 │ │ │ │ + blle 0x20bcd10 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2l 0, cr15, [r4, #36]! @ 0x24 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strls r2, [r4], #-543 @ 0xfffffde1 │ │ │ │ - @ instruction: 0xf800f188 │ │ │ │ + @ instruction: 0xfff4f187 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - ldc2l 1, cr15, [sl], {75} @ 0x4b │ │ │ │ + ldc2l 1, cr15, [lr], {75} @ 0x4b │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #1753088 @ 0x1ac000 │ │ │ │ movwcs lr, #1779 @ 0x6f3 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r2, #36] @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x153d154 │ │ │ │ + blle 0x153d16c │ │ │ │ tstcs r1, r5, lsl #20 │ │ │ │ - blge 0x2d655c │ │ │ │ + blge 0x2d6574 │ │ │ │ andscs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strls r2, [r5], #-1036 @ 0xfffffbf4 │ │ │ │ - @ instruction: 0xffdaf187 │ │ │ │ + @ instruction: 0xffcef187 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f9d102 │ │ │ │ strmi pc, [r4], -r3, asr #25 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0x4639ad58 │ │ │ │ andcs r2, ip, #0, 6 │ │ │ │ cdpls 0, 0, cr2, cr5, cr3, {0} │ │ │ │ stc2 0, cr15, [r2, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2dd534 │ │ │ │ + blls 0x2dd54c │ │ │ │ movwcs r6, #3 │ │ │ │ subvs r9, r2, r7, lsl #20 │ │ │ │ svcls 0x00082204 │ │ │ │ andcs r6, r3, r7, lsl #1 │ │ │ │ @ instruction: 0xf0099914 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r9, #405] @ 0x195 │ │ │ │ strb r4, [lr, #-1580] @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf73f2a00 │ │ │ │ ldrbt sl, [r8], r0, asr #28 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - rscsne pc, r4, r1, asr #4 │ │ │ │ + andcs pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf8a6f038 │ │ │ │ ldmdbls r4, {r0, r2, r3, r5, r8, sl, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ @@ -296563,15 +296568,15 @@ │ │ │ │ ldrtmi r6, [r9], -r2 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ @ instruction: 0xf06fe519 │ │ │ │ ldr r0, [r6, #-1045] @ 0xfffffbeb │ │ │ │ - @ instruction: 0xf828f189 │ │ │ │ + @ instruction: 0xf81cf189 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcge 0x0002b095 │ │ │ │ @ instruction: 0x46984c94 │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -296583,29 +296588,29 @@ │ │ │ │ @ instruction: 0xf5b1dd3b │ │ │ │ subsle r7, ip, r7, lsl #31 │ │ │ │ ldmdbcs sl!, {r1, r2, r6, sl, fp, ip, lr, pc} │ │ │ │ addhi pc, r7, r0 │ │ │ │ strdle r2, [fp, #-159] @ 0xffffff61 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ cmple r7, r7, lsl #20 │ │ │ │ - blcs 0x20d93c │ │ │ │ + blcs 0x20d954 │ │ │ │ orrhi pc, sl, r0, asr #4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 0, cr15, [r6, #-36]! @ 0xffffffdc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r4, r5, r7, r8, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ mvnscs r4, r2, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ rscsvs r4, sp, r0, lsr r6 │ │ │ │ - @ instruction: 0xf852f188 │ │ │ │ + @ instruction: 0xf846f188 │ │ │ │ stclne 6, cr4, [r8], #-20 @ 0xffffffec │ │ │ │ - bmi 0x1f65ff8 │ │ │ │ + bmi 0x1f66010 │ │ │ │ ldclvs 8, cr6, [sl], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ strtmi r8, [r8], -r7, asr #5 │ │ │ │ ldrtmi r3, [sp], ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -296617,22 +296622,22 @@ │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ tstne r3, #-1744830464 @ 0x98000000 │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ @ instruction: 0x26131313 │ │ │ │ ldcne 2, cr15, [r7], {64} @ 0x40 │ │ │ │ tstle r5, r1, ror #10 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x292860 │ │ │ │ + bcs 0x292878 │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ cmnphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [fp, #-111] @ 0xffffff91 @ │ │ │ │ - bcc 0x1abe18 │ │ │ │ + bcc 0x1abe30 │ │ │ │ ldmle r1!, {r0, r1, r3, r9, fp, sp}^ │ │ │ │ orrsvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ cdpvs 5, 11, cr13, cr11, cr12, {7} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4399 @ 0x112f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @@ -296642,127 +296647,127 @@ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0xf8c74630 │ │ │ │ @ instruction: 0xf187c00c │ │ │ │ - @ instruction: 0x4605fff5 │ │ │ │ + strmi pc, [r5], -r9, ror #31 │ │ │ │ @ instruction: 0xd1a21c42 │ │ │ │ - blx 0xff46e472 │ │ │ │ + blx 0xff56e48a │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r5, #6094848 @ 0x5d0000 │ │ │ │ - bcs 0x1abdbc │ │ │ │ + bcs 0x1abdd4 │ │ │ │ ldrmi sp, [r9], -r4, asr #3 │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf1770024 │ │ │ │ - mrcvs 13, 5, lr, cr11, cr4, {1} │ │ │ │ + mrcvs 13, 5, lr, cr11, cr8, {1} │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ - blcs 0x931ff8 │ │ │ │ + blcs 0x932010 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ @ instruction: 0x4698461a │ │ │ │ ldc2l 0, cr15, [r4], #36 @ 0x24 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strtmi r8, [r9], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf1078000 │ │ │ │ ldrtmi r0, [r0], -r4, lsr #6 │ │ │ │ rscsvs r2, ip, r8, lsl #8 │ │ │ │ - @ instruction: 0xffcaf187 │ │ │ │ + @ instruction: 0xffbef187 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ svcge 0x0077f47f │ │ │ │ - blx 0xfe96e4ca │ │ │ │ + blx 0xfea6e4e2 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r5, #3211264 @ 0x310000 │ │ │ │ cdpne 7, 5, cr14, cr3, cr15, {3} │ │ │ │ ldmle r7, {r0, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, sp, ror #4 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - andseq r2, r3, pc, lsl #4 │ │ │ │ - andseq r2, r3, pc, lsl #4 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - @ instruction: 0x001322b1 │ │ │ │ - andseq r2, r3, pc, ror #5 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - andseq r2, r3, r9, lsr r0 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - @ instruction: 0x00131ed9 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ - andseq r2, r3, fp, lsr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r5, lsl #5 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + andseq r2, r3, r7, lsr #4 │ │ │ │ + andseq r2, r3, r7, lsr #4 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + andseq r2, r3, r9, asr #5 │ │ │ │ + andseq r2, r3, r7, lsl #6 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + andseq r2, r3, r1, asr r0 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + @ instruction: 0x00131ef1 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r0 │ │ │ │ mrcvs 4, 5, r2, cr11, cr15, {1} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4241 @ 0x1091 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf04f6805 │ │ │ │ @ instruction: 0xf1070c04 │ │ │ │ strtmi r0, [r2], -ip, lsl #6 │ │ │ │ str r2, [r5, -r1, lsl #2] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf73f2a28 │ │ │ │ - bcs 0x39dd48 │ │ │ │ + bcs 0x39dd60 │ │ │ │ @ instruction: 0x81b9f340 │ │ │ │ movwcs r3, #6666 @ 0x1a0a │ │ │ │ vaddw.s8 q9, q0, d31 │ │ │ │ - blx 0x1f6684 │ │ │ │ + blx 0x1f669c │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ orrshi pc, sl, r0, asr #32 │ │ │ │ mvnsmi pc, r2, lsl r0 @ │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ svcvs 0x00c8f012 │ │ │ │ svcge 0x0020f43f │ │ │ │ stccs 14, cr6, [r0], #-744 @ 0xfffffd18 │ │ │ │ smlabtne r4, r7, r9, lr │ │ │ │ svclt 0x001461b9 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ - bcs 0x44db90 │ │ │ │ + bcs 0x44dba8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ addmi r2, r8, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf042bf38 │ │ │ │ - bcs 0x1328c4 │ │ │ │ + bcs 0x1328dc │ │ │ │ mrcvs 1, 5, sp, cr10, cr2, {2} │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 0, cr15, [r0], {9} │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ teqvs fp, r3, lsl #16 │ │ │ │ - blcs 0x30dbc4 │ │ │ │ + blcs 0x30dbdc │ │ │ │ stmdavs r3, {r1, r2, r8, fp, ip, lr, pc}^ │ │ │ │ mrcvs 1, 5, r6, cr11, cr11, {3} │ │ │ │ svclt 0x00042b0c │ │ │ │ @ instruction: 0x61bb6883 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ tstcs r0, r2, lsr #12 │ │ │ │ mrcvs 6, 5, r4, cr12, cr0, {1} │ │ │ │ @ instruction: 0xf1879400 │ │ │ │ - @ instruction: 0x4605ff15 │ │ │ │ + strmi pc, [r5], -r9, lsl #30 │ │ │ │ @ instruction: 0xf47f1c46 │ │ │ │ ldr sl, [sp, -r2, asr #29] │ │ │ │ @ instruction: 0xdc322a1a │ │ │ │ @ instruction: 0xf77f2a00 │ │ │ │ andcs sl, r1, #3696 @ 0xe70 │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @@ -296779,30 +296784,30 @@ │ │ │ │ stc2 0, cr15, [ip], {9} │ │ │ │ cmple r3, r0, lsl #16 │ │ │ │ ldceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1074629 │ │ │ │ strtmi r0, [r2], -r4, lsr #6 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ @ instruction: 0xf187c000 │ │ │ │ - strmi pc, [r5], -r3, ror #29 │ │ │ │ + @ instruction: 0x4605fed7 │ │ │ │ @ instruction: 0xf47f1c68 │ │ │ │ usat sl, #11, r0, lsl #29 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1a2e68b │ │ │ │ ldmdbcs sp, {r0, r4, r5, r8} │ │ │ │ mrcge 6, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf6402201 │ │ │ │ vrsra.s64 d18, d5, #62 │ │ │ │ addmi r6, sl, r6, lsl #7 │ │ │ │ - bllt 0x20021d4 │ │ │ │ + bllt 0x20021ec │ │ │ │ @ instruction: 0xf47f2901 │ │ │ │ stmib r7, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ stmib r7, {r0, r3, r8, r9, ip, sp}^ │ │ │ │ cmnvs fp, #738197504 @ 0x2c000000 │ │ │ │ - blcs 0x60dc88 │ │ │ │ + blcs 0x60dca0 │ │ │ │ andscs sp, r4, #228, 18 @ 0x390000 │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ @ instruction: 0xf0090024 │ │ │ │ stmiblt r8, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1072414 │ │ │ │ eorscs r0, r2, #36, 6 @ 0x90000000 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -296811,31 +296816,31 @@ │ │ │ │ mrcvs 6, 5, r4, cr10, cr8, {0} │ │ │ │ @ instruction: 0xf0094641 │ │ │ │ strmi pc, [r3], -r1, lsl #23 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x4622e657 │ │ │ │ vmax.s8 d20, d1, d25 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ @ instruction: 0xf0370030 │ │ │ │ pkhbt pc, r1, r7, lsl #29 @ │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x20dcdc │ │ │ │ + blcs 0x20dcf4 │ │ │ │ movwcs sp, #6586 @ 0x19ba │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r5, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0x21294622 │ │ │ │ movwcs lr, #1584 @ 0x630 │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ movwcc lr, #27079 @ 0x69c7 │ │ │ │ - blcs 0x34dd0c │ │ │ │ + blcs 0x34dd24 │ │ │ │ movwcs sp, #4514 @ 0x11a2 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ strmi pc, [r1], -pc, asr #22 │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ ldccs 8, cr6, [r4], {2} │ │ │ │ @ instruction: 0xf04f613a │ │ │ │ @@ -296843,18 +296848,18 @@ │ │ │ │ @ instruction: 0x46300310 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ svclt 0x0014617a │ │ │ │ subcs r2, r2, #805306372 @ 0x30000004 │ │ │ │ tstcs r1, ip, asr #16 │ │ │ │ @ instruction: 0x61bc9500 │ │ │ │ mvnsvs r1, r4, ror #15 │ │ │ │ - cdp2 1, 6, cr15, cr2, cr7, {4} │ │ │ │ + cdp2 1, 5, cr15, cr6, cr7, {4} │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - blx 0x12f0250 │ │ │ │ + blx 0x12f0268 │ │ │ │ str r4, [sl], -r5, lsl #12 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cdpvs 3, 11, cr3, cr11, cr4, {0} │ │ │ │ @ instruction: 0xf47f2b08 │ │ │ │ movwcs sl, #8053 @ 0x1f75 │ │ │ │ @ instruction: 0x46416eba │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ @@ -296862,54 +296867,54 @@ │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ teqvs sl, r0, lsl r3 │ │ │ │ cdpvs 1, 11, cr2, cr13, cr1, {0} │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sp}^ │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf187617c │ │ │ │ - @ instruction: 0x4605fe3d │ │ │ │ + @ instruction: 0x4605fe31 │ │ │ │ @ instruction: 0xf47f1c44 │ │ │ │ ldrb sl, [r9, sl, ror #27] │ │ │ │ movwcs r6, #7868 @ 0x1ebc │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ svclt 0x00282c0f │ │ │ │ strtmi r2, [r2], -pc, lsl #8 │ │ │ │ - blx 0x1ee2ee │ │ │ │ + blx 0x1ee306 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addlt sp, r4, r0, lsl #1 │ │ │ │ @ instruction: 0xf10d9003 │ │ │ │ strtmi r0, [r2], -pc, lsl #10 │ │ │ │ andeq pc, r7, r5, lsr #32 │ │ │ │ @ instruction: 0xf6dd08ed │ │ │ │ - andcs lr, r0, #312 @ 0x138 │ │ │ │ + andcs lr, r0, #264 @ 0x108 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf8044630 │ │ │ │ andscs r2, r9, #53 @ 0x35 │ │ │ │ cdpvs 7, 11, cr14, cr11, cr0, {0} │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ - blcs 0x34330c │ │ │ │ + blcs 0x343324 │ │ │ │ svcge 0x0034f47f │ │ │ │ @ instruction: 0x46236eba │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ - blx 0xff96e330 │ │ │ │ + blx 0xff96e348 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, sp, lr} │ │ │ │ svcge 0x005ef43f │ │ │ │ andcs r6, r1, fp, ror r8 │ │ │ │ ldmdavs r9, {r1, r3, r4, r5, r7, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0094623 │ │ │ │ @ instruction: 0x4603fad5 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmdavs sl!, {r0, r1, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldrhtvs r6, [fp], #-233 @ 0xffffff17 │ │ │ │ eorshi r8, r8, #16, 16 @ 0x100000 │ │ │ │ ldc2l 1, cr15, [r6, #-52]! @ 0xffffffcc │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bhi 0xf66510 │ │ │ │ + bhi 0xf66528 │ │ │ │ rorlt r6, fp, r8 │ │ │ │ - bl 0x203bd0 │ │ │ │ + bl 0x203be8 │ │ │ │ ldmdahi r9, {r6, r7} │ │ │ │ andshi r3, r1, r8, lsl #6 │ │ │ │ addmi r3, r3, #8, 4 @ 0x80000000 │ │ │ │ stcne 8, cr15, [r6], {19} │ │ │ │ stcne 8, cr15, [r6], {2} │ │ │ │ stcne 8, cr15, [r5], {19} │ │ │ │ stcne 8, cr15, [r5], {2} │ │ │ │ @@ -296917,84 +296922,84 @@ │ │ │ │ stcne 8, cr15, [r4], {66} @ 0x42 │ │ │ │ @ instruction: 0xf04fd1ed │ │ │ │ @ instruction: 0xf1070c08 │ │ │ │ @ instruction: 0xf8cd0310 │ │ │ │ andscs ip, sl, #0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf187617c │ │ │ │ - strmi pc, [r5], -pc, asr #27 │ │ │ │ + strmi pc, [r5], -r3, asr #27 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xf9b4f7f9 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ ldc2 1, cr15, [r8], #52 @ 0x34 │ │ │ │ @ instruction: 0x4613e575 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094620 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0012f43f │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ cdpvs 6, 11, cr4, cr12, cr9, {1} │ │ │ │ @ instruction: 0xe69d4630 │ │ │ │ - blcs 0x1fa108 │ │ │ │ + blcs 0x1fa120 │ │ │ │ stcge 6, cr15, [lr, #252] @ 0xfc │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x20deb4 │ │ │ │ + blcs 0x20decc │ │ │ │ mrcvs 8, 5, sp, cr11, cr4, {0} │ │ │ │ strcs fp, [r4, #-2547] @ 0xfffff60d │ │ │ │ strls r4, [r0, #-1570] @ 0xfffff9de │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 1, cr15, [r2, #540]! @ 0x21c │ │ │ │ + ldc2 1, cr15, [r6, #540] @ 0x21c │ │ │ │ mcrrne 6, 0, r4, r4, cr5 │ │ │ │ - stclge 4, cr15, [pc, #-508] @ 0x1321ec │ │ │ │ - bcs 0x22ba94 │ │ │ │ - bcs 0x169780 │ │ │ │ + stclge 4, cr15, [pc, #-508] @ 0x132204 │ │ │ │ + bcs 0x22baac │ │ │ │ + bcs 0x169798 │ │ │ │ ldrb sp, [r3, #-3302]! @ 0xfffff31a │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x1aee424 │ │ │ │ + blx 0x1aee43c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7e060fb │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618461a │ │ │ │ - blx 0x17ee43c │ │ │ │ + blx 0x17ee454 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavc r3, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7d460fb │ │ │ │ - ldc2 1, cr15, [r4, #-544] @ 0xfffffde0 │ │ │ │ + stc2 1, cr15, [r8, #-544] @ 0xfffffde0 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e52b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89638 │ │ │ │ + bl 0xfec89650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strmi r1, [r7], -r2, asr #28 │ │ │ │ movwcs r4, #2216 @ 0x8a8 │ │ │ │ stmdavs r0, {r0, r1, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9009 │ │ │ │ stmib sp, {}^ @ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ vcgt.s8 d3, d0, d7 │ │ │ │ vand d24, d7, d16 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ - bl 0x1f3140 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ + bl 0x1f3158 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ mcrcs 8, 0, r6, cr6, cr0, {7} │ │ │ │ msrhi SP_usr, r0 │ │ │ │ @ instruction: 0x460cb316 │ │ │ │ - bl 0x19d88c │ │ │ │ + bl 0x19d8a4 │ │ │ │ and r0, r5, r6, lsl #13 │ │ │ │ strcc r6, [r4], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ andsle r3, r7, r4, lsl #22 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x76e4c0 │ │ │ │ + blx 0x76e4d8 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r6, ror #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -297012,18 +297017,18 @@ │ │ │ │ rsbeq r0, sl, r7, ror r0 │ │ │ │ subseq r0, sl, r2, rrx │ │ │ │ eoreq r0, sp, r6, asr #32 │ │ │ │ andseq r0, fp, sp, lsl r0 │ │ │ │ strcs r0, [r1, #-19] @ 0xffffffed │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x7704fe │ │ │ │ + blx 0x770516 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ - blmi 0x1f2c4e4 │ │ │ │ - blls 0x38c578 │ │ │ │ + blmi 0x1f2c4fc │ │ │ │ + blls 0x38c590 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ @ instruction: 0x4620d130 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ movwcs fp, #2885 @ 0xb45 │ │ │ │ @@ -297039,89 +297044,89 @@ │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr13, {7} @ │ │ │ │ andscs r2, ip, #67108864 @ 0x4000000 │ │ │ │ stcls 6, cr4, [r5, #-96] @ 0xffffffa0 │ │ │ │ @ instruction: 0xf9b2f009 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x18e67d0 │ │ │ │ - blls 0x38c5dc │ │ │ │ + blmi 0x18e67e8 │ │ │ │ + blls 0x38c5f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ rscle r2, r6, r1, lsl #6 │ │ │ │ - stc2l 1, cr15, [r6], #-544 @ 0xfffffde0 │ │ │ │ + mrrc2 1, 8, pc, sl, cr8 @ │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x283e0c │ │ │ │ + bls 0x283e24 │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ str pc, [r7, sp, lsl #18] │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x283e1c │ │ │ │ + bls 0x283e34 │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ ldrb pc, [pc, -pc, lsr #24]! @ │ │ │ │ @ instruction: 0xf1874620 │ │ │ │ - mcrrne 13, 4, pc, r3, cr13 @ │ │ │ │ + mcrrne 13, 4, pc, r3, cr1 @ │ │ │ │ svcge 0x007af47f │ │ │ │ - @ instruction: 0xf894f14b │ │ │ │ + @ instruction: 0xf898f14b │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r0, #2368 @ 0x940 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2bb9c8 │ │ │ │ - bls 0x283e4c │ │ │ │ + blls 0x2bb9e0 │ │ │ │ + bls 0x283e64 │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ ldmib sp, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2bb9dc │ │ │ │ - bls 0x283e60 │ │ │ │ + blls 0x2bb9f4 │ │ │ │ + bls 0x283e78 │ │ │ │ mrc2 7, 1, pc, cr4, cr12, {7} │ │ │ │ strcs lr, [r0, #-1886] @ 0xfffff8a2 │ │ │ │ ldmib sp, {r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fb5500 │ │ │ │ @ instruction: 0xe755fe9f │ │ │ │ strtmi r2, [r0], -r0, lsl #10 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mcr2 7, 1, pc, cr2, cr12, {7} @ │ │ │ │ - blmi 0xf2c33c │ │ │ │ - blls 0x38c678 │ │ │ │ + blmi 0xf2c354 │ │ │ │ + blls 0x38c690 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1b30300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00a2f7f9 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a6cc8 │ │ │ │ + bls 0x2a6ce0 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x157062c │ │ │ │ + bllt 0x1570644 │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a6cac │ │ │ │ + bls 0x2a6cc4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x70648 │ │ │ │ + bllt 0x70660 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ @ instruction: 0xf43f9a05 │ │ │ │ @ instruction: 0xe783af54 │ │ │ │ @ instruction: 0xf1874620 │ │ │ │ - mcrrne 11, 14, pc, r2, cr11 @ │ │ │ │ + mcrrne 11, 13, pc, r2, cr15 @ │ │ │ │ svcge 0x0010f47f │ │ │ │ - blmi 0x76c4d8 │ │ │ │ - blls 0x38c6f4 │ │ │ │ + blmi 0x76c4f0 │ │ │ │ + blls 0x38c70c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - bls 0x29e46c │ │ │ │ + bls 0x29e484 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt r2, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x0066f47f │ │ │ │ @@ -297142,15 +297147,15 @@ │ │ │ │ andle r1, r4, r2, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xffe8f14a │ │ │ │ + @ instruction: 0xffecf14a │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r0, #30976 @ 0x7900 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ @@ -297158,21 +297163,21 @@ │ │ │ │ addsmi r2, r0, #268435456 @ 0x10000000 │ │ │ │ strlt sp, [r8, #-12] │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ stc2l 7, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - stcllt 1, cr15, [sl, #-476] @ 0xfffffe24 │ │ │ │ - rsbcs pc, r4, r1, asr #4 │ │ │ │ + stcllt 1, cr15, [lr, #-476] @ 0xfffffe24 │ │ │ │ + rsbscs pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[7] │ │ │ │ andcs r0, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -297193,65 +297198,65 @@ │ │ │ │ adcmi fp, r5, #2539520 @ 0x26c000 │ │ │ │ movwcs sp, #6633 @ 0x19e9 │ │ │ │ ldrmi r1, [sl], -r1, lsr #19 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf880f009 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ - blne 0xff3ec764 │ │ │ │ + blne 0xff3ec77c │ │ │ │ tstcs r0, r8, lsr r4 │ │ │ │ - ldm r2!, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r6!, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe7d7 │ │ │ │ ldrb r0, [sl, r6] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec899f0 │ │ │ │ + bl 0xfec89a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x46154c52 │ │ │ │ stmdavs r4!, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ tstcs r0, r0, lsl #8 │ │ │ │ stmib sp, {r1, r4, r9, fp, ip, pc}^ │ │ │ │ - bcs 0x6f6c20 │ │ │ │ + bcs 0x6f6c38 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ addhi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0x4607461a │ │ │ │ tstcs r8, r2, lsl fp │ │ │ │ @ instruction: 0xf7ffa804 │ │ │ │ strmi pc, [r4], -r3, lsr #31 │ │ │ │ stclne 1, cr11, [r0, #576]! @ 0x240 │ │ │ │ @ instruction: 0xf06fd052 │ │ │ │ - blmi 0x11f386c │ │ │ │ - blls 0x40c8a4 │ │ │ │ + blmi 0x11f3884 │ │ │ │ + blls 0x40c8bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle sp, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ strmi pc, [r5], -pc, ror #17 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ andscs r4, r3, #933888 @ 0xe4000 │ │ │ │ @ instruction: 0xf0089804 │ │ │ │ - bls 0x372568 │ │ │ │ + bls 0x372580 │ │ │ │ strmi r9, [r3], -r1, lsl #4 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #4 │ │ │ │ andls r2, r2, #268435456 @ 0x10000000 │ │ │ │ strls r4, [r5], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ @ instruction: 0x4604fdb7 │ │ │ │ - blle 0xe39994 │ │ │ │ + blle 0xe399ac │ │ │ │ @ instruction: 0xf643d04b │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ vhsub.s8 d29, d14, d7 │ │ │ │ @@ -297262,49 +297267,49 @@ │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7f82096 │ │ │ │ str pc, [lr, r5, lsl #29]! │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [r9, #-2075] @ 0xfffff7e5 │ │ │ │ ldmdbls r2, {r0, r1, r2, r5, r7, r8, sl, ip, lr, pc} │ │ │ │ - addcs pc, r4, r1, asr #4 │ │ │ │ + addscs pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - blx 0x56e9d2 │ │ │ │ + blx 0x56e9ea │ │ │ │ ldmdbmi r5, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r8, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdbge r4, {r0, r8, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ - stc 7, cr15, [r0], #-304 @ 0xfffffed0 │ │ │ │ + ldc 7, cr15, [r4], {76} @ 0x4c │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ - stmdavs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1bf090e │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1bf0926 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ svcge 0x007ff6ff │ │ │ │ @ instruction: 0xf06fe7a9 │ │ │ │ @ instruction: 0xe77a0415 │ │ │ │ - blx 0xfe2eef64 │ │ │ │ + blx 0x1feef7c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r7, r5, r0, lsl #24 │ │ │ │ - rsbseq sp, lr, r4, ror #9 │ │ │ │ + eorseq r7, r5, r8, lsl ip │ │ │ │ + rsbseq sp, lr, ip, asr #9 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvc pc, pc, r0, lsl #12 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ eoreq lr, r7, r3, asr #19 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89b74 │ │ │ │ + bl 0xfec89b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe0 │ │ │ │ vmls.f d16, d16, d0[6] │ │ │ │ umulllt r2, r4, r6, r5 │ │ │ │ @ instruction: 0x4327e9d5 │ │ │ │ svclt 0x00884283 │ │ │ │ ldmdale lr, {r5, r9, sl, lr} │ │ │ │ @@ -297331,470 +297336,470 @@ │ │ │ │ shadd8mi pc, r0, fp @ │ │ │ │ addsvs pc, ip, r5, asr #17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89c00 │ │ │ │ + bl 0xfec89c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ rsbcs r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf008b085 │ │ │ │ - bmi 0xff9b272c │ │ │ │ + bmi 0xff9b2744 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff8f18b4 │ │ │ │ + bmi 0xff8f18cc │ │ │ │ vhadd.s8 d18, d1, d1 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff83138c │ │ │ │ + bmi 0xff8313a4 │ │ │ │ vhadd.s8 d18, d1, d2 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff77137c │ │ │ │ + bmi 0xff771394 │ │ │ │ vhadd.s8 d18, d1, d3 │ │ │ │ - vsra.s64 q9, q4, #64 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff6b136c │ │ │ │ + bmi 0xff6b1384 │ │ │ │ vhadd.s8 d18, d1, d4 │ │ │ │ - vsra.s64 q9, q8, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff5f135c │ │ │ │ + bmi 0xff5f1374 │ │ │ │ vhadd.s8 d18, d1, d5 │ │ │ │ - vsra.s64 q9, q14, #64 │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff53134c │ │ │ │ + bmi 0xff531364 │ │ │ │ vhadd.s8 d18, d1, d6 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff47133c │ │ │ │ + bmi 0xff471354 │ │ │ │ vhadd.s8 d18, d1, d7 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff3b132c │ │ │ │ + bmi 0xff3b1344 │ │ │ │ vhadd.s8 d18, d1, d8 │ │ │ │ - vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff2f131c │ │ │ │ + bmi 0xff2f1334 │ │ │ │ vhadd.s8 d18, d1, d9 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff23130c │ │ │ │ + bmi 0xff231324 │ │ │ │ vhadd.s8 d18, d1, d10 │ │ │ │ - vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff1712fc │ │ │ │ + bmi 0xff171314 │ │ │ │ vhadd.s8 d18, d1, d11 │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff0b12ec │ │ │ │ + bmi 0xff0b1304 │ │ │ │ vhadd.s8 d18, d1, d12 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeff12dc │ │ │ │ + bmi 0xfeff12f4 │ │ │ │ vhadd.s8 d18, d1, d13 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfef312cc │ │ │ │ + bmi 0xfef312e4 │ │ │ │ vhadd.s8 d18, d1, d14 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfee712bc │ │ │ │ + bmi 0xfee712d4 │ │ │ │ vhadd.s8 d18, d1, d15 │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfedb12ac │ │ │ │ + bmi 0xfedb12c4 │ │ │ │ vqadd.s8 d18, d1, d0 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfecf129c │ │ │ │ + bmi 0xfecf12b4 │ │ │ │ vqadd.s8 d18, d1, d1 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfec3128c │ │ │ │ + bmi 0xfec312a4 │ │ │ │ vqadd.s8 d18, d1, d2 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeb7127c │ │ │ │ + bmi 0xfeb71294 │ │ │ │ vqadd.s8 d18, d1, d3 │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeab126c │ │ │ │ + bmi 0xfeab1284 │ │ │ │ vqadd.s8 d18, d1, d4 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe9f125c │ │ │ │ + bmi 0xfe9f1274 │ │ │ │ vqadd.s8 d18, d1, d5 │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe93124c │ │ │ │ + bmi 0xfe931264 │ │ │ │ vqadd.s8 d18, d1, d6 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe87123c │ │ │ │ + bmi 0xfe871254 │ │ │ │ vqadd.s8 d18, d1, d7 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe7b122c │ │ │ │ + bmi 0xfe7b1244 │ │ │ │ vqadd.s8 d18, d1, d8 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe6f121c │ │ │ │ + bmi 0xfe6f1234 │ │ │ │ vqadd.s8 d18, d1, d9 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ + vaddw.s8 q10, q0, d0 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe63120c │ │ │ │ + bmi 0xfe631224 │ │ │ │ vqadd.s8 d18, d1, d10 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe5711fc │ │ │ │ + bmi 0xfe571214 │ │ │ │ vqadd.s8 d18, d1, d11 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe4b11ec │ │ │ │ + bmi 0xfe4b1204 │ │ │ │ vqadd.s8 d18, d1, d12 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe3f11dc │ │ │ │ + bmi 0xfe3f11f4 │ │ │ │ vqadd.s8 d18, d1, d13 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.f d20, d0, d0[2] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe3311cc │ │ │ │ + bmi 0xfe3311e4 │ │ │ │ vqadd.s8 d18, d1, d14 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe2711bc │ │ │ │ + bmi 0xfe2711d4 │ │ │ │ vqadd.s8 d18, d1, d15 │ │ │ │ - vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe1b11ac │ │ │ │ + bmi 0xfe1b11c4 │ │ │ │ vhadd.s8 d18, d1, d16 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x20f119c │ │ │ │ + bmi 0x20f11b4 │ │ │ │ vhadd.s8 d18, d1, d17 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q8, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x203118c │ │ │ │ + bmi 0x20311a4 │ │ │ │ vhadd.s8 d18, d1, d18 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1f7117c │ │ │ │ + bmi 0x1f71194 │ │ │ │ vhadd.s8 d18, d1, d19 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vaddw.s8 q10, q8, d16 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1eb116c │ │ │ │ + bmi 0x1eb1184 │ │ │ │ vhadd.s8 d18, d1, d20 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1df115c │ │ │ │ + bmi 0x1df1174 │ │ │ │ vhadd.s8 d18, d1, d21 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vmla.f d20, d16, d0[2] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1d3114c │ │ │ │ + bmi 0x1d31164 │ │ │ │ vhadd.s8 d18, d1, d22 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vsra.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1c7113c │ │ │ │ + bmi 0x1c71154 │ │ │ │ vhadd.s8 d18, d1, d23 │ │ │ │ - vmla.f d20, d16, d0[2] │ │ │ │ + vmla.f d20, d16, d0[4] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1bb112c │ │ │ │ + bmi 0x1bb1144 │ │ │ │ vhadd.s8 d18, d1, d24 │ │ │ │ - vsra.s64 q10, q2, #64 │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1af111c │ │ │ │ + bmi 0x1af1134 │ │ │ │ vhadd.s8 d18, d1, d25 │ │ │ │ - vsra.s64 q10, q6, #64 │ │ │ │ + vsra.s64 q10, q10, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1a3110c │ │ │ │ + bmi 0x1a31124 │ │ │ │ vhadd.s8 d18, d1, d26 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x19710fc │ │ │ │ + bmi 0x1971114 │ │ │ │ vhadd.s8 d18, d1, d27 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x18b10ec │ │ │ │ + bmi 0x18b1104 │ │ │ │ vhadd.s8 d18, d1, d28 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x17f10dc │ │ │ │ + bmi 0x17f10f4 │ │ │ │ vhadd.s8 d18, d1, d29 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x17310cc │ │ │ │ + bmi 0x17310e4 │ │ │ │ vhadd.s8 d18, d1, d30 │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x16710bc │ │ │ │ + bmi 0x16710d4 │ │ │ │ vhadd.s8 d18, d1, d31 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x15b10ac │ │ │ │ + bmi 0x15b10c4 │ │ │ │ vqadd.s8 d18, d1, d16 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x14f109c │ │ │ │ + bmi 0x14f10b4 │ │ │ │ vqadd.s8 d18, d1, d17 │ │ │ │ - vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x143108c │ │ │ │ + bmi 0x14310a4 │ │ │ │ vqadd.s8 d18, d1, d18 │ │ │ │ - vmla.f d21, d0, d0[2] │ │ │ │ + vmla.f d21, d0, d0[4] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x137107c │ │ │ │ + bmi 0x1371094 │ │ │ │ vqadd.s8 d18, d1, d19 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x12b106c │ │ │ │ + bmi 0x12b1084 │ │ │ │ vqadd.s8 d18, d1, d20 │ │ │ │ - vmla.f d21, d0, d0[6] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x11f105c │ │ │ │ + bmi 0x11f1074 │ │ │ │ vqadd.s8 d18, d1, d21 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vsra.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x113104c │ │ │ │ + bmi 0x1131064 │ │ │ │ vqadd.s8 d18, d1, d22 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x107103c │ │ │ │ + bmi 0x1071054 │ │ │ │ vqadd.s8 d18, d1, d23 │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfb102c │ │ │ │ + bmi 0xfb1044 │ │ │ │ rsbs r2, r1, r8, lsr r0 │ │ │ │ - eorseq r7, r5, r4, lsl #30 │ │ │ │ - eorseq r7, r5, r4, lsr pc │ │ │ │ - eorseq r7, r5, r8, asr #30 │ │ │ │ - mlaseq r5, r0, pc, r7 @ │ │ │ │ - ldrhteq r7, [r5], -r0 │ │ │ │ - eorseq r7, r5, r4, asr #31 │ │ │ │ - eorseq r8, r5, r8 │ │ │ │ - eorseq r8, r5, r0, lsr r0 │ │ │ │ + eorseq r7, r5, ip, lsl pc │ │ │ │ + eorseq r7, r5, ip, asr #30 │ │ │ │ + eorseq r7, r5, r0, ror #30 │ │ │ │ + eorseq r7, r5, r8, lsr #31 │ │ │ │ + eorseq r7, r5, r8, asr #31 │ │ │ │ + ldrsbteq r7, [r5], -ip │ │ │ │ + eorseq r8, r5, r0, lsr #32 │ │ │ │ eorseq r8, r5, r8, asr #32 │ │ │ │ - eorseq r8, r5, ip, asr r0 │ │ │ │ - eorseq r8, r5, r0, ror r0 │ │ │ │ + eorseq r8, r5, r0, rrx │ │ │ │ + eorseq r8, r5, r4, ror r0 │ │ │ │ eorseq r8, r5, r8, lsl #1 │ │ │ │ - eorseq r8, r5, r4, lsr #1 │ │ │ │ - ldrhteq r8, [r5], -r8 │ │ │ │ - eorseq r8, r5, r4, asr #1 │ │ │ │ - ldrshteq r8, [r5], -r0 │ │ │ │ - eorseq r8, r5, r0, lsl r1 │ │ │ │ - eorseq r8, r5, r4, lsr r1 │ │ │ │ - eorseq r8, r5, r8, asr #2 │ │ │ │ - eorseq r8, r5, r4, ror #2 │ │ │ │ - eorseq r8, r5, r4, ror r1 │ │ │ │ - eorseq r8, r5, r8, lsl #3 │ │ │ │ - mlaseq r5, ip, r1, r8 │ │ │ │ - eorseq r8, r5, ip, lsr #3 │ │ │ │ - ldrhteq r8, [r5], -r8 │ │ │ │ - eorseq r8, r5, r4, ror #3 │ │ │ │ + eorseq r8, r5, r0, lsr #1 │ │ │ │ + ldrhteq r8, [r5], -ip │ │ │ │ + ldrsbteq r8, [r5], -r0 │ │ │ │ + ldrsbteq r8, [r5], -ip │ │ │ │ + eorseq r8, r5, r8, lsl #2 │ │ │ │ + eorseq r8, r5, r8, lsr #2 │ │ │ │ + eorseq r8, r5, ip, asr #2 │ │ │ │ + eorseq r8, r5, r0, ror #2 │ │ │ │ + eorseq r8, r5, ip, ror r1 │ │ │ │ + eorseq r8, r5, ip, lsl #3 │ │ │ │ + eorseq r8, r5, r0, lsr #3 │ │ │ │ + ldrhteq r8, [r5], -r4 │ │ │ │ + eorseq r8, r5, r4, asr #3 │ │ │ │ + ldrsbteq r8, [r5], -r0 │ │ │ │ ldrshteq r8, [r5], -ip │ │ │ │ - eorseq r8, r5, r8, asr #4 │ │ │ │ - eorseq r8, r5, r8, ror #4 │ │ │ │ - eorseq r8, r5, ip, lsl #5 │ │ │ │ + eorseq r8, r5, r4, lsl r2 │ │ │ │ + eorseq r8, r5, r0, ror #4 │ │ │ │ + eorseq r8, r5, r0, lsl #5 │ │ │ │ eorseq r8, r5, r4, lsr #5 │ │ │ │ - ldrsbteq r8, [r5], -ip │ │ │ │ - eorseq r8, r5, r0, lsl #6 │ │ │ │ - eorseq r8, r5, ip, lsl #6 │ │ │ │ + ldrhteq r8, [r5], -ip │ │ │ │ + ldrshteq r8, [r5], -r4 │ │ │ │ eorseq r8, r5, r8, lsl r3 │ │ │ │ eorseq r8, r5, r4, lsr #6 │ │ │ │ eorseq r8, r5, r0, lsr r3 │ │ │ │ - eorseq r8, r5, r8, asr r3 │ │ │ │ - eorseq r8, r5, ip, lsr #7 │ │ │ │ - eorseq r8, r5, r4, lsl #8 │ │ │ │ - eorseq r8, r5, r4, lsr #8 │ │ │ │ - eorseq r8, r5, r0, lsr r4 │ │ │ │ - eorseq r8, r5, r0, asr r4 │ │ │ │ - eorseq r8, r5, r8, asr r4 │ │ │ │ - eorseq r8, r5, r4, lsr #9 │ │ │ │ - eorseq r8, r5, r0, asr #10 │ │ │ │ - eorseq r8, r5, ip, asr r5 │ │ │ │ - eorseq r8, r5, r8, ror #10 │ │ │ │ - eorseq r8, r5, r8, ror r5 │ │ │ │ + eorseq r8, r5, ip, lsr r3 │ │ │ │ + eorseq r8, r5, r8, asr #6 │ │ │ │ + eorseq r8, r5, r0, ror r3 │ │ │ │ + eorseq r8, r5, r4, asr #7 │ │ │ │ + eorseq r8, r5, ip, lsl r4 │ │ │ │ + eorseq r8, r5, ip, lsr r4 │ │ │ │ + eorseq r8, r5, r8, asr #8 │ │ │ │ + eorseq r8, r5, r8, ror #8 │ │ │ │ + eorseq r8, r5, r0, ror r4 │ │ │ │ + ldrhteq r8, [r5], -ip │ │ │ │ + eorseq r8, r5, r8, asr r5 │ │ │ │ + eorseq r8, r5, r4, ror r5 │ │ │ │ + eorseq r8, r5, r0, lsl #11 │ │ │ │ mlaseq r5, r0, r5, r8 │ │ │ │ - eorseq r8, r5, r4, ror #11 │ │ │ │ - eorseq r8, r5, r4, lsl #12 │ │ │ │ - eorseq r8, r5, r0, lsl r6 │ │ │ │ + eorseq r8, r5, r8, lsr #11 │ │ │ │ + ldrshteq r8, [r5], -ip │ │ │ │ eorseq r8, r5, ip, lsl r6 │ │ │ │ - eorseq r8, r5, r0, lsr r6 │ │ │ │ - eorseq r8, r5, r8, lsr r6 │ │ │ │ - eorseq r8, r5, r0, ror #12 │ │ │ │ - @ instruction: 0x51a8f241 │ │ │ │ + eorseq r8, r5, r8, lsr #12 │ │ │ │ + eorseq r8, r5, r4, lsr r6 │ │ │ │ + eorseq r8, r5, r8, asr #12 │ │ │ │ + eorseq r8, r5, r0, asr r6 │ │ │ │ + eorseq r8, r5, r8, ror r6 │ │ │ │ + bicpl pc, r0, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf82cf008 │ │ │ │ ldrsbtcs r4, [r9], -r1 │ │ │ │ - @ instruction: 0x51bcf241 │ │ │ │ + bicspl pc, r4, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf824f008 │ │ │ │ eorscs r4, sl, lr, asr #21 │ │ │ │ - bicspl pc, r0, r1, asr #4 │ │ │ │ + mvnpl pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf81cf008 │ │ │ │ eorscs r4, fp, fp, asr #21 │ │ │ │ - mvnpl pc, r1, asr #4 │ │ │ │ + mvnspl pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf814f008 │ │ │ │ eorscs r4, ip, r8, asr #21 │ │ │ │ - mvnspl pc, r1, asr #4 │ │ │ │ + tstpvs r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf80cf008 │ │ │ │ eorscs r4, sp, r5, asr #21 │ │ │ │ - mvnspl pc, r1, asr #4 │ │ │ │ + tstpvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804f008 │ │ │ │ eorscs r4, lr, r2, asr #21 │ │ │ │ - tstpvs r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs R8_usr, r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xfffcf007 │ │ │ │ ldrhtcs r4, [pc], -pc │ │ │ │ - msrvs R8_usr, r1 │ │ │ │ + teqpvs r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xfff4f007 │ │ │ │ strhcs r4, [r0], #-172 @ 0xffffff54 │ │ │ │ - teqpvs r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffecf007 │ │ │ │ strhcs r4, [r1], #-169 @ 0xffffff57 │ │ │ │ - cmppvs ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffe4f007 │ │ │ │ strhcs r4, [r2], #-166 @ 0xffffff5a │ │ │ │ - cmnpvs r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvs pc, r0, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffdcf007 │ │ │ │ strhcs r4, [r3], #-163 @ 0xffffff5d │ │ │ │ - orrsvs pc, r4, r1, asr #4 │ │ │ │ + @ instruction: 0x61acf241 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffd4f007 │ │ │ │ strhcs r4, [r4], #-160 @ 0xffffff60 │ │ │ │ - @ instruction: 0x61b4f241 │ │ │ │ + bicvs pc, ip, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffccf007 │ │ │ │ subcs r4, r5, sp, lsr #21 │ │ │ │ - bicsvs pc, r8, r1, asr #4 │ │ │ │ + mvnsvs pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffc4f007 │ │ │ │ subcs r4, r6, sl, lsr #21 │ │ │ │ - mvnsvs pc, r1, asr #4 │ │ │ │ + tstpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffbcf007 │ │ │ │ subcs r4, r7, r7, lsr #21 │ │ │ │ - tstpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc R8_usr, r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb4f007 │ │ │ │ subcs r4, r8, r4, lsr #21 │ │ │ │ - msrvc R12_usr, r1 │ │ │ │ + teqpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffacf007 │ │ │ │ subcs r4, r9, r1, lsr #21 │ │ │ │ - msrvc R12_fiq, r1 │ │ │ │ + cmppvc r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffa4f007 │ │ │ │ umaalcs r4, sl, lr, sl │ │ │ │ - cmppvc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 104), r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff9cf007 │ │ │ │ umaalcs r4, fp, fp, sl │ │ │ │ - msrvc (UNDEF: 108), r1 │ │ │ │ + orrvc pc, r4, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff94f007 │ │ │ │ umaalcs r4, ip, r8, sl │ │ │ │ - orrvc pc, r8, r1, asr #4 │ │ │ │ + asrvc pc, r1, #4 @ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff8cf007 │ │ │ │ umaalcs r4, sp, r5, sl │ │ │ │ - @ instruction: 0x71a8f241 │ │ │ │ + bicvc pc, r0, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff84f007 │ │ │ │ umaalcs r4, lr, r2, sl │ │ │ │ - bicvc pc, r8, r1, asr #4 │ │ │ │ + mvnvc pc, r1, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff7cf007 │ │ │ │ subcs r4, pc, pc, lsl #21 │ │ │ │ - mvnvc pc, r1, asr #4 │ │ │ │ + tstpeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff74f007 │ │ │ │ subscs r4, r0, ip, lsl #21 │ │ │ │ - mvnsvc pc, r1, asr #4 │ │ │ │ + tstpeq r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff6cf007 │ │ │ │ subscs r4, r1, r9, lsl #21 │ │ │ │ - tstpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff64f007 │ │ │ │ subscs r4, r2, r6, lsl #21 │ │ │ │ - teqpeq r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff5cf007 │ │ │ │ subscs r4, r3, r3, lsl #21 │ │ │ │ - cmppeq r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff54f007 │ │ │ │ subscs r4, r4, r0, lsl #21 │ │ │ │ - cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 104), r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff4cf007 │ │ │ │ subscs r4, r5, sp, ror sl │ │ │ │ - msreq (UNDEF: 96), r1 │ │ │ │ + cmnpeq r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff44f007 │ │ │ │ subscs r4, r6, sl, ror sl │ │ │ │ - cmnpeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r8, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff3cf007 │ │ │ │ subscs r4, r7, r7, ror sl │ │ │ │ - orreq pc, r0, r1, asr #12 │ │ │ │ + orrseq pc, r8, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff34f007 │ │ │ │ subscs r4, r8, r4, ror sl │ │ │ │ - orrseq pc, r4, r1, asr #12 │ │ │ │ + @ instruction: 0x01acf641 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff2cf007 │ │ │ │ subscs r4, r9, r1, ror sl │ │ │ │ - @ instruction: 0x01acf641 │ │ │ │ + biceq pc, r4, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff24f007 │ │ │ │ subscs r4, sl, lr, ror #20 │ │ │ │ - biceq pc, r4, r1, asr #12 │ │ │ │ + bicseq pc, ip, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff1cf007 │ │ │ │ subscs r4, fp, fp, ror #20 │ │ │ │ - bicseq pc, ip, r1, asr #12 │ │ │ │ + mvnseq pc, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff14f007 │ │ │ │ subscs r4, ip, r8, ror #20 │ │ │ │ - mvnseq pc, r1, asr #12 │ │ │ │ + tstpne r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff0cf007 │ │ │ │ subscs r4, sp, r5, ror #20 │ │ │ │ - tstpne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_usr, r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff04f007 │ │ │ │ subscs r4, lr, r2, ror #20 │ │ │ │ - msrne R12_usr, r1 │ │ │ │ + teqpne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 15, cr15, cr12, cr7, {0} │ │ │ │ subscs r4, pc, pc, asr sl @ │ │ │ │ - cmppne r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 15, cr15, cr4, cr7, {0} │ │ │ │ rsbcs r4, r0, ip, asr sl │ │ │ │ - cmppne r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 104), r1 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 14, cr15, cr12, cr7, {0} │ │ │ │ rsbcs r4, r1, r9, asr sl │ │ │ │ - msrne (UNDEF: 96), r1 │ │ │ │ + cmnpne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 14, cr15, cr4, cr7, {0} │ │ │ │ rsbcs r4, r2, r6, asr sl │ │ │ │ - cmnpne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, r0, r1, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 13, cr15, cr12, cr7, {0} │ │ │ │ rscne pc, r4, #81788928 @ 0x4e00000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ cmnlt r3, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf6c32400 │ │ │ │ @ instruction: 0xf64f74ff │ │ │ │ @@ -297803,142 +297808,142 @@ │ │ │ │ ldmvs r3, {r1, sp, lr, pc} │ │ │ │ tstlt r3, #40, 4 @ 0x80000002 │ │ │ │ tsteq r3, r4, lsr sl │ │ │ │ @ instruction: 0xf852d1f9 │ │ │ │ stmdbcs r9, {r2, r3, sl, fp, ip} │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ - blcs 0x401d64 │ │ │ │ + blcs 0x401d7c │ │ │ │ adchi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06061d93 │ │ │ │ eorcs r0, r0, r6, lsl #12 │ │ │ │ stcne 3, cr2, [r6, #24] │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ stccc 8, cr15, [r0], #-328 @ 0xfffffeb8 │ │ │ │ eormi r3, fp, r8, lsr #4 │ │ │ │ @ instruction: 0xf842430b │ │ │ │ @ instruction: 0xf8523c48 │ │ │ │ - blcs 0x14220c │ │ │ │ + blcs 0x142224 │ │ │ │ ldrdlt sp, [r5], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf44fbd30 │ │ │ │ strb r3, [r7, r0, lsl #2]! │ │ │ │ tstpcs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852e7e4 │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0083202 │ │ │ │ - blls 0x1f1d24 │ │ │ │ - blx 0x1599d2 │ │ │ │ + blls 0x1f1d3c │ │ │ │ + blx 0x1599ea │ │ │ │ streq pc, [r9], #-259 @ 0xfffffefd │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq r8, r5, ip, ror #12 │ │ │ │ - eorseq r8, r5, r0, lsl #13 │ │ │ │ - mlaseq r5, r0, r6, r8 │ │ │ │ - ldrhteq r8, [r5], -ip │ │ │ │ - ldrsbteq r8, [r5], -r8 │ │ │ │ - eorseq r8, r5, r0, lsl #14 │ │ │ │ - eorseq r8, r5, r4, lsl r7 │ │ │ │ - eorseq r8, r5, r0, lsr #14 │ │ │ │ - eorseq r8, r5, r4, lsr #15 │ │ │ │ + eorseq r8, r5, r4, lsl #13 │ │ │ │ + mlaseq r5, r8, r6, r8 │ │ │ │ + eorseq r8, r5, r8, lsr #13 │ │ │ │ + ldrsbteq r8, [r5], -r4 │ │ │ │ + ldrshteq r8, [r5], -r0 │ │ │ │ + eorseq r8, r5, r8, lsl r7 │ │ │ │ + eorseq r8, r5, ip, lsr #14 │ │ │ │ + eorseq r8, r5, r8, lsr r7 │ │ │ │ ldrhteq r8, [r5], -ip │ │ │ │ - ldrsbteq r8, [r5], -r8 │ │ │ │ - ldrshteq r8, [r5], -r8 │ │ │ │ - eorseq r8, r5, ip, lsl r8 │ │ │ │ - eorseq r8, r5, ip, asr r8 │ │ │ │ - eorseq r8, r5, r4, lsl #17 │ │ │ │ - ldrhteq r8, [r5], -r8 │ │ │ │ - eorseq r8, r5, r4, asr #17 │ │ │ │ - eorseq r8, r5, ip, ror #17 │ │ │ │ - eorseq r8, r5, r4, lsl r9 │ │ │ │ - eorseq r8, r5, r0, lsr #18 │ │ │ │ + ldrsbteq r8, [r5], -r4 │ │ │ │ + ldrshteq r8, [r5], -r0 │ │ │ │ + eorseq r8, r5, r0, lsl r8 │ │ │ │ + eorseq r8, r5, r4, lsr r8 │ │ │ │ + eorseq r8, r5, r4, ror r8 │ │ │ │ + mlaseq r5, ip, r8, r8 │ │ │ │ + ldrsbteq r8, [r5], -r0 │ │ │ │ + ldrsbteq r8, [r5], -ip │ │ │ │ + eorseq r8, r5, r4, lsl #18 │ │ │ │ + eorseq r8, r5, ip, lsr #18 │ │ │ │ eorseq r8, r5, r8, lsr r9 │ │ │ │ - eorseq r8, r5, r8, asr #18 │ │ │ │ - eorseq r8, r5, r4, asr r9 │ │ │ │ + eorseq r8, r5, r0, asr r9 │ │ │ │ + eorseq r8, r5, r0, ror #18 │ │ │ │ eorseq r8, r5, ip, ror #18 │ │ │ │ - eorseq r8, r5, ip, ror r9 │ │ │ │ - eorseq r8, r5, ip, lsl #19 │ │ │ │ - ldrhteq r8, [r5], -r4 │ │ │ │ - eorseq r8, r5, r8, asr #19 │ │ │ │ - eorseq r8, r5, r8, ror #19 │ │ │ │ - ldrshteq r8, [r5], -ip │ │ │ │ - eorseq r8, r5, ip, lsl #20 │ │ │ │ + eorseq r8, r5, r4, lsl #19 │ │ │ │ + mlaseq r5, r4, r9, r8 │ │ │ │ + eorseq r8, r5, r4, lsr #19 │ │ │ │ + eorseq r8, r5, ip, asr #19 │ │ │ │ + eorseq r8, r5, r0, ror #19 │ │ │ │ + eorseq r8, r5, r0, lsl #20 │ │ │ │ + eorseq r8, r5, r4, lsl sl │ │ │ │ eorseq r8, r5, r4, lsr #20 │ │ │ │ - eorseq r8, r5, r4, asr #20 │ │ │ │ - eorseq r8, r5, r8, asr sl │ │ │ │ - eorseq r8, r5, r4, ror #20 │ │ │ │ + eorseq r8, r5, ip, lsr sl │ │ │ │ + eorseq r8, r5, ip, asr sl │ │ │ │ eorseq r8, r5, r0, ror sl │ │ │ │ - eorseq r8, r5, r4, lsl #21 │ │ │ │ - mlaseq r5, r0, sl, r8 │ │ │ │ - eorseq r8, r5, r0, lsr #21 │ │ │ │ - eorseq r8, r5, r4, ror #21 │ │ │ │ - ldrshteq r8, [r5], -r4 │ │ │ │ - eorseq r8, r5, r8, lsl #22 │ │ │ │ + eorseq r8, r5, ip, ror sl │ │ │ │ + eorseq r8, r5, r8, lsl #21 │ │ │ │ + mlaseq r5, ip, sl, r8 │ │ │ │ + eorseq r8, r5, r8, lsr #21 │ │ │ │ + ldrhteq r8, [r5], -r8 │ │ │ │ + ldrshteq r8, [r5], -ip │ │ │ │ + eorseq r8, r5, ip, lsl #22 │ │ │ │ + eorseq r8, r5, r0, lsr #22 │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stcne 8, cr15, [r4], {82} @ 0x52 │ │ │ │ ldmdavs fp, {r4, r5, sp} │ │ │ │ movwcc pc, #6912 @ 0x1b00 @ │ │ │ │ streq r6, [r9], #-2521 @ 0xfffff627 │ │ │ │ vst1.16 {d30}, [pc :256], r4 │ │ │ │ ldrb r3, [r1, -r0, lsl #3]! │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf6412101 │ │ │ │ - vrshr.s64 d17, d4, #64 │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ stmdavs r0, {r4, r5, r9} │ │ │ │ - stc2 1, cr15, [ip], {135} @ 0x87 │ │ │ │ + stc2 1, cr15, [r0], {135} @ 0x87 │ │ │ │ @ instruction: 0xf1572001 │ │ │ │ - andcs pc, r0, r3, asr sl @ │ │ │ │ - teqpcc r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, asr sl @ │ │ │ │ + cmppcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ addscs r4, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf11b9000 │ │ │ │ svclt 0x0000f803 │ │ │ │ - ldrsbteq r7, [r5], -r8 │ │ │ │ + ldrshteq r7, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec8a4d4 │ │ │ │ + bl 0xfec8a4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ addlt r1, r3, r2, asr #24 │ │ │ │ subeq pc, r6, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xdc092a00 │ │ │ │ - bcs 0x211fe58 │ │ │ │ + bcs 0x211fe70 │ │ │ │ @ instruction: 0x4618d016 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ec9301 │ │ │ │ - blls 0x1b1b5c │ │ │ │ + blls 0x1b1b74 │ │ │ │ cmnpeq pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ ldrmi r4, [r8], -r3, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andcs pc, r7, r3, asr #7 │ │ │ │ - blx 0x2712d8 │ │ │ │ + blx 0x2712f0 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @ instruction: 0xe7e0037f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec8a538 │ │ │ │ + bl 0xfec8a550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ pkhbtmi r0, r4, r6, lsl #7 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ ldmdavs r8, {r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r3], -r0, lsr #2 │ │ │ │ strbtmi r4, [r1], -sl, lsl #12 │ │ │ │ - blx 0x1af133c │ │ │ │ + blx 0x1af1354 │ │ │ │ stc2 0, cr15, [r2, #216] @ 0xd8 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ stc2 0, cr15, [lr, #216] @ 0xd8 │ │ │ │ @@ -297969,102 +297974,102 @@ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [fp], #-417 @ 0xfffffe5f │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, sl, lsl #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1bb41f0 │ │ │ │ - @ instruction: 0xf02fb9ab │ │ │ │ + @ instruction: 0xf02fb99f │ │ │ │ strtmi pc, [r3], -r1, asr #21 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ andlt r4, r4, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmiblt ip, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq ip, lr, r2, lsl sl │ │ │ │ + ldrshteq ip, [lr], #-154 @ 0xffffff66 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8a62c │ │ │ │ + bl 0xfec8a644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4615d033 │ │ │ │ @ instruction: 0x460cb352 │ │ │ │ - cmppvc r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 104), r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74606 │ │ │ │ biclt pc, r0, r3, lsr #27 │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x4630681e │ │ │ │ - @ instruction: 0xff92f176 │ │ │ │ + @ instruction: 0xff86f176 │ │ │ │ svclt 0x00284285 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - mcr 6, 4, pc, cr6, cr12, {6} @ │ │ │ │ + mrc 6, 3, APSR_nzcv, cr10, cr12, {6} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4630bd70 │ │ │ │ - blx 0x1fef544 │ │ │ │ + blx 0x1fef55c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfebefa9c │ │ │ │ - @ instruction: 0xf922f14a │ │ │ │ + blt 0xfe8efab4 │ │ │ │ + @ instruction: 0xf926f14a │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x1334ef @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x133507 @ │ │ │ │ @ instruction: 0xf14ae7e6 │ │ │ │ - movwcs pc, #59675 @ 0xe91b @ │ │ │ │ + movwcs pc, #59679 @ 0xe91f @ │ │ │ │ ldrb r6, [r7, r3]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strvs pc, [r8, #1615]! @ 0x64f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf5a04607 │ │ │ │ addlt r5, r6, r8 │ │ │ │ @ instruction: 0x46903810 │ │ │ │ @ instruction: 0x460e4699 │ │ │ │ - blx 0xff3f1114 │ │ │ │ + blx 0xff0f112c │ │ │ │ tsteq sl, #2818048 @ 0x2b0000 │ │ │ │ - blls 0x628578 │ │ │ │ + blls 0x628590 │ │ │ │ movwls r4, #22082 @ 0x5642 │ │ │ │ - blls 0x5c4dac │ │ │ │ + blls 0x5c4dc4 │ │ │ │ movwls r4, #17976 @ 0x4638 │ │ │ │ movwls r9, #15121 @ 0x3b11 │ │ │ │ movwls r9, #11024 @ 0x2b10 │ │ │ │ movwls r9, #6927 @ 0x1b0f │ │ │ │ movwls r9, #2830 @ 0xb0e │ │ │ │ @ instruction: 0xf000464b │ │ │ │ stmdavs fp!, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ tsteq fp, #136314880 @ 0x8200000 │ │ │ │ @ instruction: 0xf5a7d41f │ │ │ │ ldrtmi r5, [r1], -r8 │ │ │ │ @ instruction: 0xf70f3810 │ │ │ │ - ldrbmi pc, [r0], -r5, ror #21 @ │ │ │ │ + @ instruction: 0x4650fad9 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46429b11 │ │ │ │ ldrtmi r9, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0x46389b10 │ │ │ │ - blls 0x518144 │ │ │ │ - blls 0x4d8144 │ │ │ │ + blls 0x51815c │ │ │ │ + blls 0x4d815c │ │ │ │ strbmi r9, [fp], -r0, lsl #6 │ │ │ │ stc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ - blls 0x5ad470 │ │ │ │ + blls 0x5ad488 │ │ │ │ movwls r4, #17976 @ 0x4638 │ │ │ │ - blls 0x544e9c │ │ │ │ + blls 0x544eb4 │ │ │ │ movwls r4, #13873 @ 0x3631 │ │ │ │ movwls r9, #11023 @ 0x2b0f │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ ldc2l 7, cr15, [r4], #-984 @ 0xfffffc28 │ │ │ │ svclt 0x0000e7cf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -298077,24 +298082,24 @@ │ │ │ │ strpl pc, [r8], #-1440 @ 0xfffffa60 │ │ │ │ strmi r2, [r6], -r0, lsl #2 │ │ │ │ @ instruction: 0xf1074690 │ │ │ │ rsbscs r0, r0, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8c7681b │ │ │ │ @ instruction: 0xf04f3354 │ │ │ │ @ instruction: 0xf1760300 │ │ │ │ - subscs lr, r8, #16, 20 @ 0x10000 │ │ │ │ + subscs lr, r8, #20, 20 @ 0x14000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ ldccc 0, cr7, [r0], {188} @ 0xbc │ │ │ │ - b 0x36fb8c │ │ │ │ + b 0x46fba4 │ │ │ │ vceq.f32 , q0, │ │ │ │ and r1, r1, r3, asr #5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ ldm pc, {r1, r2, r6, r7, r8, pc}^ @ │ │ │ │ - bcs 0xc2f618 │ │ │ │ + bcs 0xc2f630 │ │ │ │ cmpcs sl, #57344 @ 0xe000 │ │ │ │ addscs r2, r9, #536870926 @ 0x2000000e │ │ │ │ biceq r2, r4, r1, ror #4 │ │ │ │ andscs r2, r0, #-1879048190 @ 0x90000002 │ │ │ │ ldrshcs r2, [r1, #31]! │ │ │ │ @ instruction: 0x21b921e0 │ │ │ │ orrscs r2, r2, r4, lsr #3 │ │ │ │ @@ -298106,33 +298111,33 @@ │ │ │ │ strbcs r0, [r6, -r4, asr #3]! │ │ │ │ ldrbcs r0, [sp, -r4, asr #3] │ │ │ │ biceq r2, r4, r3, lsr r7 │ │ │ │ ldrcs r0, [pc, -r4, asr #3] │ │ │ │ biceq r2, r4, r0, lsl r7 │ │ │ │ strbtcs r2, [fp], fp, lsl #14 │ │ │ │ @ instruction: 0x26c026d2 │ │ │ │ - blcs 0xdbd0d8 │ │ │ │ - bcs 0x1cfe2cc │ │ │ │ - bcs 0x1973d34 │ │ │ │ - bcs 0xffefe240 │ │ │ │ - blcs 0x833d3c │ │ │ │ + blcs 0xdbd0f0 │ │ │ │ + bcs 0x1cfe2e4 │ │ │ │ + bcs 0x1973d4c │ │ │ │ + bcs 0xffefe258 │ │ │ │ + blcs 0x833d54 │ │ │ │ stmdacs r4!, {r0, r1, r4, r5, fp, sp} │ │ │ │ biceq r2, r4, r2, lsl r8 │ │ │ │ stmdacs r0, {r0, r3, fp, sp} │ │ │ │ ldrbcs r0, [r0, r4, asr #3]! │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ ldrbcs r2, [r0, r1, ror #15] │ │ │ │ strbcs r0, [ip, -r4, asr #3]! │ │ │ │ - blcs 0xffc3e634 │ │ │ │ - blcs 0xfe47e5c8 │ │ │ │ + blcs 0xffc3e64c │ │ │ │ + blcs 0xfe47e5e0 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stccs 12, cr2, [r8], {38} @ 0x26 │ │ │ │ stmiacs r4, {r1, r3, r5, r6, r7, fp, sp}^ │ │ │ │ ldclcs 12, cr2, [r6], #-704 @ 0xfffffd40 │ │ │ │ - bcs 0xfe6fe140 │ │ │ │ + bcs 0xfe6fe158 │ │ │ │ andscs r2, fp, r4, asr #24 │ │ │ │ svcne 0x00bc1ff8 │ │ │ │ ldrbcs r2, [r9, #-1394] @ 0xfffffa8e │ │ │ │ strcs r0, [r7, #452] @ 0x1c4 │ │ │ │ strbtcs r0, [r7], #452 @ 0x1c4 │ │ │ │ biceq r2, r4, ip, asr #9 │ │ │ │ ldrcs r2, [r6], #1201 @ 0x4b1 │ │ │ │ @@ -298141,15 +298146,15 @@ │ │ │ │ ldrbtcs r2, [r1], #-1273 @ 0xfffffb07 │ │ │ │ strtcs r0, [r7], #-452 @ 0xfffffe3c │ │ │ │ biceq r2, r4, r9, asr #10 │ │ │ │ mvnscs r2, #28, 8 @ 0x1c000000 │ │ │ │ @ instruction: 0x31a32397 │ │ │ │ sbccc r3, r7, #88, 2 │ │ │ │ strheq r3, [r4, #39] @ 0x27 │ │ │ │ - strcc r0, [pc, #-452]! @ 0x1334e4 │ │ │ │ + strcc r0, [pc, #-452]! @ 0x1334fc │ │ │ │ smlalbtcs r0, r1, r4, r1 │ │ │ │ strdcs r2, [sl], #11 @ │ │ │ │ umullcs r2, r8, fp, r0 │ │ │ │ rsbcs r2, lr, r9, ror r0 │ │ │ │ subcs r2, r3, r5, asr r0 │ │ │ │ biceq r2, r4, r1, lsr #31 │ │ │ │ svccs 0x00d42ec7 │ │ │ │ @@ -298215,17 +298220,17 @@ │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, lr, ror sp │ │ │ │ ldrbeq r0, [ip, #1532] @ 0x5fc │ │ │ │ biceq r0, r4, r5, lsl #4 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ cdpeq 5, 8, cr0, cr2, cr6, {6} │ │ │ │ - bleq 0x17f6660 │ │ │ │ - bleq 0x4f64b4 │ │ │ │ - beq 0xff376378 │ │ │ │ + bleq 0x17f6678 │ │ │ │ + bleq 0x4f64cc │ │ │ │ + beq 0xff376390 │ │ │ │ vldmdbeq r5!, {s0-s170} │ │ │ │ ldcleq 13, cr0, [r6], {34} @ 0x22 │ │ │ │ stcleq 12, cr0, [ip], #-716 @ 0xfffffd34 │ │ │ │ biceq r0, r4, sl, asr ip │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stceq 12, cr0, [r9], {27} │ │ │ │ ldmibeq lr!, {r3, r4, r6, r9, fp}^ │ │ │ │ @@ -298253,26 +298258,26 @@ │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ streq r0, [fp], -r0, lsr #12 │ │ │ │ ldcne 12, cr1, [r9], #900 @ 0x384 │ │ │ │ strcs r2, [r4, #1480]! @ 0x5c8 │ │ │ │ @ instruction: 0x26562673 │ │ │ │ strbne r2, [r5, #-1672] @ 0xfffff978 │ │ │ │ ldrbtne r1, [r6], #1292 @ 0x50c │ │ │ │ - strbne r1, [pc], #1248 @ 0x133868 │ │ │ │ - strtne r1, [pc], #1214 @ 0x13386c │ │ │ │ + strbne r1, [pc], #1248 @ 0x133880 │ │ │ │ + strtne r1, [pc], #1214 @ 0x133884 │ │ │ │ biceq r0, ip, ip, asr #3 │ │ │ │ ldclcs 5, cr0, [r4], {125} @ 0x7d │ │ │ │ svcne 0x00982cc2 │ │ │ │ svcne 0x005e01c4 │ │ │ │ biceq r0, r4, r5, lsl #4 │ │ │ │ svcne 0x00311f3b │ │ │ │ mcrne 14, 4, r1, cr12, cr12, {6} │ │ │ │ mcrne 14, 1, r1, cr5, cr4, {3} │ │ │ │ - ldclne 14, cr1, [pc, #32]! @ 0x1338b0 │ │ │ │ - stcne 13, cr1, [pc, #648] @ 0x133b1c │ │ │ │ + ldclne 14, cr1, [pc, #32]! @ 0x1338c8 │ │ │ │ + stcne 13, cr1, [pc, #648] @ 0x133b34 │ │ │ │ stcne 13, cr1, [ip, #-96] @ 0xffffffa0 │ │ │ │ strtcc r3, [r4], #1244 @ 0x4dc │ │ │ │ ldrtcc r3, [r7], #-1121 @ 0xfffffb9f │ │ │ │ ldrcc r0, [r9], #452 @ 0x1c4 │ │ │ │ biceq r3, r4, lr, lsr #5 │ │ │ │ rsbcc r0, r8, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0x33b3320e │ │ │ │ @@ -298296,36 +298301,36 @@ │ │ │ │ @ instruction: 0x1143129f │ │ │ │ strdne r1, [ip], r4 │ │ │ │ andsne r1, fp, pc, rrx │ │ │ │ teqeq r8, #72, 6 @ 0x20000001 │ │ │ │ strdeq r1, [r4, #205] @ 0xcd │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stcne 12, cr1, [sl], {102} @ 0x66 │ │ │ │ - blne 0x123a788 │ │ │ │ - blne 0x53a5d4 │ │ │ │ + blne 0x123a7a0 │ │ │ │ + blne 0x53a5ec │ │ │ │ ldrdeq r1, [r4, #174] @ 0xae │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ - bne 0xfe57a414 │ │ │ │ + bne 0xfe57a42c │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r1, r4, pc, ror sl │ │ │ │ - bne 0xb3a208 │ │ │ │ + bne 0xb3a220 │ │ │ │ ldrne r1, [sl], #2580 @ 0xa14 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ @ instruction: 0xf64f1473 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf1070559 │ │ │ │ @ instruction: 0xf06f815a │ │ │ │ - blmi 0xff4b49fc │ │ │ │ + blmi 0xff4b4a14 │ │ │ │ @ instruction: 0xf8d7681a │ │ │ │ subsmi r3, sl, r4, asr r3 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, pc, r7, asr #32 │ │ │ │ @ instruction: 0xf5074620 │ │ │ │ ssatmi r7, #30, r7, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -298341,15 +298346,15 @@ │ │ │ │ strbmi r8, [r0], -pc, ror #15 │ │ │ │ @ instruction: 0xf844f008 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d787e9 │ │ │ │ strtmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf0072de8 │ │ │ │ @ instruction: 0xf1838017 │ │ │ │ - @ instruction: 0x4604fcf7 │ │ │ │ + strmi pc, [r4], -fp, ror #25 │ │ │ │ bicle r1, ip, r5, asr #24 │ │ │ │ mrc2 7, 4, pc, cr4, cr7, {7} │ │ │ │ strb r4, [r8, r4, lsl #12] │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf06f1e5a │ │ │ │ addsmi r4, sl, #120, 6 @ 0xe0000001 │ │ │ │ orrshi pc, ip, #134 @ 0x86 │ │ │ │ @@ -298417,51 +298422,51 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x46208755 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmvs sl!, {r1, r5, r6, r7, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0079400 │ │ │ │ @ instruction: 0xf1838037 │ │ │ │ - @ instruction: 0x4604fc7f │ │ │ │ + @ instruction: 0x4604fc73 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf7f7af34 │ │ │ │ @ instruction: 0x4604fdfb │ │ │ │ strbmi lr, [r1], -pc, lsr #14 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ strcs r2, [r0], #-3 │ │ │ │ ldrvc pc, [r4], -r7, lsl #10 │ │ │ │ strtmi lr, [sl], #-2503 @ 0xfffff639 │ │ │ │ - beq 0xfeb6ff38 │ │ │ │ + beq 0xfeb6ff50 │ │ │ │ ldrmi lr, [r4], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r6], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r8], #2503 @ 0x9c7 │ │ │ │ cdp2 0, 13, cr15, cr0, cr7, {0} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ strhi pc, [r8, -r6]! │ │ │ │ vst2.8 {d22-d23}, [pc], r2 │ │ │ │ @ instruction: 0xf6c1734c │ │ │ │ @ instruction: 0xf8ca1398 │ │ │ │ addsmi r2, sl, #0 │ │ │ │ svclt 0x00156843 │ │ │ │ andcs r2, ip, #24, 4 @ 0x80000001 │ │ │ │ - bleq 0x1efc8c │ │ │ │ - bleq 0x1afc90 │ │ │ │ + bleq 0x1efca4 │ │ │ │ + bleq 0x1afca8 │ │ │ │ andcc pc, r4, sl, asr #17 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strthi pc, [sl], #6 │ │ │ │ @ instruction: 0xf0072db8 │ │ │ │ movwcs r8, #4109 @ 0x100d │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 10, cr15, cr14, cr7, {0} │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ ldccs 7, cr8, [r9, #28]! │ │ │ │ adcshi pc, lr, #6 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf18320b9 │ │ │ │ - @ instruction: 0xf8dafdd7 │ │ │ │ + @ instruction: 0xf8dafdcb │ │ │ │ mcrrne 0, 0, r3, r1, cr0 │ │ │ │ svclt 0x00184604 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xf7f760fb │ │ │ │ ldmvs fp!, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c84604 │ │ │ │ @@ -298471,20 +298476,20 @@ │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ strmi pc, [r1], -r1, asr #30 │ │ │ │ svclt 0x00182c00 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strtmi r8, [r0], -r3, ror #13 │ │ │ │ @ instruction: 0xf0062deb │ │ │ │ @ instruction: 0xf18385f4 │ │ │ │ - strmi pc, [r4], -r3, lsl #24 │ │ │ │ + @ instruction: 0x4604fbf7 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf7f7aec8 │ │ │ │ strmi pc, [r4], -pc, lsl #27 │ │ │ │ @ instruction: 0xf8d7e6c3 │ │ │ │ - blcs 0x1409e4 │ │ │ │ + blcs 0x1409fc │ │ │ │ movwhi pc, #36870 @ 0x9006 @ │ │ │ │ rscne lr, r0, #3522560 @ 0x35c000 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 6, cr15, cr12, cr7, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strbhi pc, [r6], r0 @ │ │ │ │ rscsvs r4, sl, r0, asr #12 │ │ │ │ @@ -298494,66 +298499,66 @@ │ │ │ │ stccs 6, cr4, [r0], {1} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrthi pc, [r8], r0 @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmvs sl!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0062de5 │ │ │ │ @ instruction: 0xf1838792 │ │ │ │ - strmi pc, [r4], -r5, lsr #23 │ │ │ │ + @ instruction: 0x4604fb99 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf7f7ae9a │ │ │ │ strmi pc, [r4], -r1, ror #26 │ │ │ │ ldmib r7, {r0, r2, r4, r7, r9, sl, sp, lr, pc}^ │ │ │ │ strcs r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ strbmi r9, [r9], -r2, lsl #8 │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ strmi pc, [r4], -fp, asr #25 │ │ │ │ eorcs lr, r0, #139460608 @ 0x8500000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1757014 │ │ │ │ - @ instruction: 0xf8d7eeb0 │ │ │ │ + @ instruction: 0xf8d7eeb4 │ │ │ │ @ instruction: 0xf8d73380 │ │ │ │ - blcs 0x144a70 │ │ │ │ + blcs 0x144a88 │ │ │ │ strbhi pc, [sl, #-70]! @ 0xffffffba @ │ │ │ │ - bcs 0x1455a0 │ │ │ │ + bcs 0x1455b8 │ │ │ │ sbchi pc, r3, #70 @ 0x46 │ │ │ │ @ instruction: 0xf8d74623 │ │ │ │ strbmi r4, [r1], -r4, lsl #7 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ @ instruction: 0xf18370ae │ │ │ │ - @ instruction: 0x4604fd53 │ │ │ │ + strmi pc, [r4], -r7, asr #26 │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf7f7ae68 │ │ │ │ strmi pc, [r4], -pc, lsr #26 │ │ │ │ svclt 0x0000e663 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r4, r3, sl, asr #12 │ │ │ │ cdp2 0, 0, cr15, cr14, cr7, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ strbthi pc, [r8], -r0 @ │ │ │ │ adcscs r4, r7, sl, asr #12 │ │ │ │ - ldc2 1, cr15, [sl, #-524]! @ 0xfffffdf4 │ │ │ │ + stc2 1, cr15, [lr, #-524]! @ 0xfffffdf4 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ mcrge 4, 2, pc, cr15, cr15, {3} @ │ │ │ │ ldc2 7, cr15, [r6, #-988] @ 0xfffffc24 │ │ │ │ strb r4, [sl], -r4, lsl #12 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf824f10c │ │ │ │ strmi r4, [r3], r2, lsl #12 │ │ │ │ @ instruction: 0xf0072800 │ │ │ │ @ instruction: 0xf8d780ad │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf18320d9 │ │ │ │ - strmi pc, [r4], -r3, lsr #26 │ │ │ │ + @ instruction: 0x4604fd17 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - ldc2l 1, cr15, [r2], #292 @ 0x124 │ │ │ │ + ldc2l 1, cr15, [r6], #292 @ 0x124 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #2146304 @ 0x20c000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d7d257 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ ldc2l 0, cr15, [ip, #28] │ │ │ │ @@ -298570,88 +298575,88 @@ │ │ │ │ ldrmi r7, [ip], #2816 @ 0xb00 │ │ │ │ ldmib r4, {r0, r1, r5, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf10c5602 │ │ │ │ stc 0, cr0, [ip, #76] @ 0x4c │ │ │ │ vldr d7, [r4] │ │ │ │ @ instruction: 0xf8ac7b02 │ │ │ │ rscsvs lr, fp, r0, lsl r0 │ │ │ │ - blvc 0x1ef38c │ │ │ │ + blvc 0x1ef3a4 │ │ │ │ @ instruction: 0xf88c7ca4 │ │ │ │ @ instruction: 0xf6dc4012 │ │ │ │ - ldmvs fp!, {r2, r3, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r9, fp, sp, lr, pc}^ │ │ │ │ andeq lr, r3, #9216 @ 0x2400 │ │ │ │ @ instruction: 0x4691687b │ │ │ │ vqsub.u8 d20, d22, d3 │ │ │ │ - bl 0x4156a4 │ │ │ │ + bl 0x4156bc │ │ │ │ @ instruction: 0xf1040409 │ │ │ │ rscsvs r0, r9, r3, lsl r1 │ │ │ │ @ instruction: 0xf1764608 │ │ │ │ - @ instruction: 0xf100faff │ │ │ │ + @ instruction: 0xf100faf3 │ │ │ │ @ instruction: 0xf8d70e1b │ │ │ │ @ instruction: 0xf02e2380 │ │ │ │ - bl 0x3b75b0 │ │ │ │ + bl 0x3b75c8 │ │ │ │ ldrbmi r0, [r4], lr, lsl #6 │ │ │ │ @ instruction: 0x469a68f9 │ │ │ │ - ble 0xff3c4808 │ │ │ │ + ble 0xff3c4820 │ │ │ │ stccs 6, cr4, [r0], {100} @ 0x64 │ │ │ │ rsbhi pc, r2, r7 │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ @ instruction: 0x46404633 │ │ │ │ @ instruction: 0xf1819100 │ │ │ │ - @ instruction: 0x4658fbbb │ │ │ │ + ldrbmi pc, [r8], -pc, lsr #23 @ │ │ │ │ @ instruction: 0xffa6f10b │ │ │ │ @ instruction: 0x4640e5d3 │ │ │ │ - blx 0xff5703d8 │ │ │ │ + blx 0xff2703f0 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ stclge 4, cr15, [sp, #508] @ 0x1fc │ │ │ │ - stc2 1, cr15, [r6], {73} @ 0x49 │ │ │ │ + stc2 1, cr15, [sl], {73} @ 0x49 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #376832 @ 0x5c000 │ │ │ │ strbmi lr, [r0], -r5, asr #11 │ │ │ │ - blx 0xff3f03f4 │ │ │ │ + blx 0xff0f040c │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - ldcge 4, cr15, [pc, #508]! @ 0x133fe4 │ │ │ │ - ldc2l 1, cr15, [r8], #-292 @ 0xfffffedc │ │ │ │ + ldcge 4, cr15, [pc, #508]! @ 0x133ffc │ │ │ │ + ldc2l 1, cr15, [ip], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #147456 @ 0x24000 │ │ │ │ @ instruction: 0x4641e5b7 │ │ │ │ @ instruction: 0xf18320d6 │ │ │ │ - @ instruction: 0x4604fc9b │ │ │ │ + strmi pc, [r4], -pc, lsl #25 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf149adb0 │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8faf7f6 │ │ │ │ str r4, [r8, #580]! @ 0x244 │ │ │ │ sbcscs r4, r5, r1, asr #12 │ │ │ │ - stc2 1, cr15, [ip], {131} @ 0x83 │ │ │ │ + stc2 1, cr15, [r0], {131} @ 0x83 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - mrrc2 1, 4, pc, sl, cr9 @ │ │ │ │ + mrrc2 1, 4, pc, lr, cr9 @ │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #15400960 @ 0xeb0000 │ │ │ │ @ instruction: 0x4640e599 │ │ │ │ cdp2 0, 0, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d785a5 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ - stc2l 1, cr15, [r6, #508] @ 0x1fc │ │ │ │ + ldc2 1, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ stcge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ mrrc2 7, 15, pc, r2, cr7 @ │ │ │ │ str r4, [r6, #1540] @ 0x604 │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8c702a8 │ │ │ │ strmi r3, [r5], -r8, lsr #1 │ │ │ │ strmi r6, [lr], -r3 │ │ │ │ @ instruction: 0xf17d600b │ │ │ │ - strmi pc, [r4], -pc, asr #31 │ │ │ │ + strmi pc, [r4], -r3, asr #31 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - stc2 1, cr15, [lr], #-292 @ 0xfffffedc │ │ │ │ + ldc2 1, cr15, [r2], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #12517376 @ 0xbf0000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stclge 4, cr15, [fp, #-764]! @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ ldc2 0, cr15, [r8, #-28] @ 0xffffffe4 │ │ │ │ @@ -298669,30 +298674,30 @@ │ │ │ │ stmdacs r0, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ strb r6, [r6, #-3] │ │ │ │ @ instruction: 0xf8d7464a │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf18320d2 │ │ │ │ - strmi pc, [r4], -r7, lsr #24 │ │ │ │ + @ instruction: 0x4604fc1b │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf149ad3c │ │ │ │ - stmdavs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7f6 │ │ │ │ ldr r4, [r4, #-580]! @ 0xfffffdbc │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ strmi r0, [lr], -r8, lsr #5 │ │ │ │ andvs r4, fp, r5, lsl #12 │ │ │ │ @ instruction: 0xf8c76003 │ │ │ │ @ instruction: 0xf17d30a8 │ │ │ │ - strmi pc, [r4], -sp, lsl #31 │ │ │ │ + strmi pc, [r4], -r1, lsl #31 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0xff87044a │ │ │ │ + blx 0xff970462 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #7143424 @ 0x6d0000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldcge 4, cr15, [r9, #-764] @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r6], {7} │ │ │ │ @@ -298710,26 +298715,26 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strhi pc, [sl, #-0] │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ ldrbt r6, [r4], #3 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf18320d0 │ │ │ │ - @ instruction: 0x4604fbd5 │ │ │ │ + strmi pc, [r4], -r9, asr #23 │ │ │ │ @ instruction: 0xf47f1c60 │ │ │ │ @ instruction: 0xf149acea │ │ │ │ - stmdavs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf834f7f6 │ │ │ │ strbt r4, [r2], #580 @ 0x244 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xff1cf17f │ │ │ │ + @ instruction: 0xff10f17f │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ - blx 0xfe5f04de │ │ │ │ + blx 0xfe6f04f6 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0x4644e4d1 │ │ │ │ svccc 0x0080f5b8 │ │ │ │ cmpphi fp, #1610612736 @ p-variant is OBSOLETE @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ tstcs r4, r6, asr r5 │ │ │ │ @@ -298744,66 +298749,66 @@ │ │ │ │ svcne 0x00291f02 │ │ │ │ @ instruction: 0xf8522300 │ │ │ │ movwcc r0, #7940 @ 0x1f04 │ │ │ │ @ instruction: 0xf841429c │ │ │ │ ldclle 15, cr0, [r8], #16 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf18320ce │ │ │ │ - @ instruction: 0x4604fb91 │ │ │ │ + strmi pc, [r4], -r5, lsl #23 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0x1cf1ffa │ │ │ │ + blx 0x1cf2012 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ cdp2 1, 7, cr15, cr2, cr11, {0} │ │ │ │ @ instruction: 0x4644e49f │ │ │ │ svccc 0x0080f5b8 │ │ │ │ rscshi pc, r5, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ smlattcs r4, r7, r2, r8 │ │ │ │ @ instruction: 0xf10b4640 │ │ │ │ @ instruction: 0x4605fef3 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ strmi r8, [r1], -r3, lsl #14 │ │ │ │ @ instruction: 0xf17d4640 │ │ │ │ - strmi pc, [r4], -fp, lsr #29 │ │ │ │ + @ instruction: 0x4604fe9f │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ - blx 0x1572036 │ │ │ │ + blx 0x157204e │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c65f80 │ │ │ │ strtmi r8, [r8], -lr, lsl #12 │ │ │ │ cdp2 1, 5, cr15, cr0, cr11, {0} │ │ │ │ @ instruction: 0x4641e47d │ │ │ │ subcs r4, r6, sl, asr #12 │ │ │ │ - blx 0x1970682 │ │ │ │ + blx 0x167069a │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ - blx 0xcf05a6 │ │ │ │ + blx 0xdf05be │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #764 @ 0x2fc │ │ │ │ strbmi lr, [sl], -sp, ror #8 │ │ │ │ subcs r4, r7, r1, asr #12 │ │ │ │ - blx 0x15706a2 │ │ │ │ + blx 0x12706ba │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ stclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ - blx 0x8f05c6 │ │ │ │ + blx 0x9f05de │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #700 @ 0x2bc │ │ │ │ @ instruction: 0xf17de45d │ │ │ │ - strmi pc, [r4], -r3, ror #28 │ │ │ │ + @ instruction: 0x4604fe57 │ │ │ │ @ instruction: 0xf47f1c60 │ │ │ │ @ instruction: 0xf149ac58 │ │ │ │ - stmdavs r0, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffa2f7f5 │ │ │ │ ldrb r4, [r0], #-580 @ 0xfffffdbc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78271 │ │ │ │ - blcs 0x140ef0 │ │ │ │ + blcs 0x140f08 │ │ │ │ rscshi pc, ip, r6 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0074618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ @@ -298811,141 +298816,141 @@ │ │ │ │ @ instruction: 0xf8c7601a │ │ │ │ strtmi r1, [r1], -ip, lsr #1 │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1859400 │ │ │ │ - strmi pc, [r4], -pc, lsl #19 │ │ │ │ + strmi pc, [r4], -r3, lsl #19 │ │ │ │ @ instruction: 0xf0051c43 │ │ │ │ @ instruction: 0xf1b9878f │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78258 │ │ │ │ - blcs 0x140f44 │ │ │ │ + blcs 0x140f5c │ │ │ │ ldcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [lr], #-0 │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ @ instruction: 0xf5a6e407 │ │ │ │ rsccs r5, r0, r8, lsl #6 │ │ │ │ @ instruction: 0xf8d33b10 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ @ instruction: 0xf18380b4 │ │ │ │ - strmi pc, [r4], -r5, ror #21 │ │ │ │ + @ instruction: 0x4604fad9 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf149abfa │ │ │ │ - stmdavs r0, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff44f7f5 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ movwcs fp, #3058 @ 0xbf2 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - beq 0xfeb705ac │ │ │ │ + beq 0xfeb705c4 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0062b00 │ │ │ │ @ instruction: 0xf1b98231 │ │ │ │ @ instruction: 0xf0450f02 │ │ │ │ @ instruction: 0x46538776 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x9f07c6 │ │ │ │ + blx 0x6f07de │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff7313b4 │ │ │ │ - blx 0xfe8f2198 │ │ │ │ + blge 0xff7313cc │ │ │ │ + blx 0xfe8f21b0 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4640bbd2 │ │ │ │ - @ instruction: 0xf806f185 │ │ │ │ + @ instruction: 0xfffaf184 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0xff4313cc │ │ │ │ - blx 0xfe2706f8 │ │ │ │ + blge 0xff4313e4 │ │ │ │ + blx 0xfe370710 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #21, 30 @ 0x54 │ │ │ │ - bllt 0xff2321dc │ │ │ │ + bllt 0xff2321f4 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ strmi pc, [r1], -r9, lsr #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d783cd │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - blx 0xcf07fc │ │ │ │ + blx 0x9f0814 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0xfee313fc │ │ │ │ - blx 0x1ff21e0 │ │ │ │ + blge 0xfee31414 │ │ │ │ + blx 0x1ff21f8 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ strbmi fp, [r8], -lr, lsr #23 │ │ │ │ ldc2 0, cr15, [r4], {7} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x83b8f000 │ │ │ │ andscs r4, r3, #3260416 @ 0x31c000 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x19f0240 │ │ │ │ + blx 0x19f0258 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ strmi r4, [r3], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strmi pc, [r4], -r9, lsr #17 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ - blx 0x1772224 │ │ │ │ + blx 0x177223c │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ - blge 0xfe431e4c │ │ │ │ + blge 0xfe431e64 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - bicsvs pc, r4, lr, asr #12 │ │ │ │ + mvnvs pc, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andle r4, r7, #156, 4 @ 0xc0000009 │ │ │ │ msrcc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ eorcs pc, r4, r3, asr #16 │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf9a4f7f7 │ │ │ │ - bllt 0x1ab2298 │ │ │ │ + bllt 0x1ab22b0 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xff7708b8 │ │ │ │ + blx 0xff4708d0 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x18b14a8 │ │ │ │ - blx 0x6f07d4 │ │ │ │ + blge 0x18b14c0 │ │ │ │ + blx 0x7f07ec │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #2672 @ 0xa70 │ │ │ │ - bllt 0x16b22b8 │ │ │ │ + bllt 0x16b22d0 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ @ instruction: 0xf02efbbb │ │ │ │ @ instruction: 0xf8d7fb5b │ │ │ │ strmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1854640 │ │ │ │ - strmi pc, [r4], -r1, lsr #21 │ │ │ │ + @ instruction: 0x4604fa95 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf149ab46 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 4, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf184bb3e │ │ │ │ - @ instruction: 0x4604ff97 │ │ │ │ + strmi pc, [r4], -fp, lsl #31 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xf9f2f149 │ │ │ │ + @ instruction: 0xf9f6f149 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #2096 @ 0x830 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0xf643ab30 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -298955,52 +298960,52 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10b60fb │ │ │ │ stmdavs sl!, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x1345a8 │ │ │ │ + bl 0x1345c0 │ │ │ │ @ instruction: 0xf1750086 │ │ │ │ - ldmvs fp!, {r4, r5, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, r4, r5, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vtst.8 d22, d14, d10 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vsubw.s8 q11, q8, d4 │ │ │ │ @ instruction: 0xf8420395 │ │ │ │ @ instruction: 0xf7f73024 │ │ │ │ @ instruction: 0xf7fff92f │ │ │ │ @ instruction: 0x464abaf0 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ @ instruction: 0xf183103b │ │ │ │ - @ instruction: 0x4604f9d1 │ │ │ │ + strmi pc, [r4], -r5, asr #19 │ │ │ │ @ instruction: 0xf47f1c46 │ │ │ │ @ instruction: 0xf149aae6 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 1, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf8d7bade │ │ │ │ strbmi r3, [sl], -r0, lsl #7 │ │ │ │ vst1.16 {d20-d22}, [pc], r1 │ │ │ │ @ instruction: 0xf183709d │ │ │ │ - @ instruction: 0x4604f9bd │ │ │ │ + @ instruction: 0x4604f9b1 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf149aad2 │ │ │ │ - stmdavs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr12, cr5, {7} │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ movwcs fp, #2762 @ 0xaca │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0062b00 │ │ │ │ movwcs r8, #4114 @ 0x1012 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1c70410 │ │ │ │ + blx 0x1c70428 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ stmdavs r3, {r0, r5, r6, r7, sl, pc} │ │ │ │ strteq pc, [r8], #263 @ 0x107 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ stmdavs r3, {r2, r3, r5, r7, ip, sp}^ │ │ │ │ adcscc pc, r0, r7, asr #17 │ │ │ │ @@ -299010,15 +299015,15 @@ │ │ │ │ ldrmi r2, [r8], -r6, lsl #2 │ │ │ │ ldc2 1, cr15, [r8], {11} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r4, r6, r5, lsl #12 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ rscsvs r4, sl, r8, lsl r6 │ │ │ │ - blx 0x1370458 │ │ │ │ + blx 0x1370470 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0xf8d784ba │ │ │ │ ldmvs sl!, {r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x462bb17b │ │ │ │ stmdahi r2, {r0, r7, fp, ip} │ │ │ │ andshi r3, sl, r6 │ │ │ │ addmi r3, r1, #402653184 @ 0x18000000 │ │ │ │ @@ -299032,146 +299037,146 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #8 │ │ │ │ - cdp 7, 6, cr15, cr6, cr10, {2} │ │ │ │ + cdp 7, 5, cr15, cr10, cr10, {2} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ stc2 1, cr15, [lr], #-44 @ 0xffffffd4 │ │ │ │ - blt 0x18324ac │ │ │ │ + blt 0x18324c4 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xffd0f7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649ba52 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1864640 │ │ │ │ - @ instruction: 0x4604f8dd │ │ │ │ + @ instruction: 0x4604f8d1 │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf149aa48 │ │ │ │ - stmdavs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ strbmi fp, [r0], -r0, asr #20 │ │ │ │ cdp2 7, 15, cr15, cr12, cr10, {7} │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7ba3a │ │ │ │ strbmi r3, [sl], -r0, lsl #7 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stc2l 7, cr15, [ip], #936 @ 0x3a8 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7ba30 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7fa4640 │ │ │ │ strmi pc, [r4], -sp, lsr #27 │ │ │ │ - blt 0xb32514 │ │ │ │ + blt 0xb3252c │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - ldc2 1, cr15, [lr, #532]! @ 0x214 │ │ │ │ + ldc2 1, cr15, [r2, #532]! @ 0x214 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - bge 0x931724 │ │ │ │ - @ instruction: 0xf8d8f149 │ │ │ │ + bge 0x93173c │ │ │ │ + @ instruction: 0xf8dcf149 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #6720 @ 0x1a40 │ │ │ │ - blt 0x732534 │ │ │ │ - eorseq r7, r5, r0, lsl #24 │ │ │ │ - rsbseq fp, lr, r0, ror r9 │ │ │ │ + blt 0x73254c │ │ │ │ + eorseq r7, r5, r8, lsl ip │ │ │ │ + rsbseq fp, lr, r8, asr r9 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vqdmlsl.s q9, d5, d0 │ │ │ │ movwcs r8, #1513 @ 0x5e9 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ @ instruction: 0x4606f9bb │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d78215 │ │ │ │ ldcne 3, cr3, [r8, #-512] @ 0xfffffe00 │ │ │ │ - blx 0xff870996 │ │ │ │ + blx 0xff8709ae │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - ldrhi pc, [pc], #-6 @ 0x134570 │ │ │ │ + ldrhi pc, [pc], #-6 @ 0x134588 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ @ instruction: 0x46421f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], -r9, asr #17 │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andscc r1, r8, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ - ldcl 7, cr15, [lr, #296] @ 0x128 │ │ │ │ + ldcl 7, cr15, [r2, #296] @ 0x128 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r8, #-980]! @ 0xfffffc2c │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ strhi pc, [lr, r5, lsl #6] │ │ │ │ eorsvs r6, r3, fp, lsr #16 │ │ │ │ @ instruction: 0xf10b4628 │ │ │ │ @ instruction: 0xf7fffba1 │ │ │ │ @ instruction: 0xf8d7b9ce │ │ │ │ - blcs 0x1413d0 │ │ │ │ + blcs 0x1413e8 │ │ │ │ strhi pc, [r4, #709]! @ 0x2c5 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r1, r9, asr #12 │ │ │ │ @ instruction: 0xf976f007 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ bicshi pc, r0, r0 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf10b1d18 │ │ │ │ @ instruction: 0x4605fb97 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0x46218410 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ - blcc 0x27274c │ │ │ │ - blcc 0x27270c │ │ │ │ - ldc 6, cr15, [r6, #876]! @ 0x36c │ │ │ │ + blcc 0x272764 │ │ │ │ + blcc 0x272724 │ │ │ │ + stc 6, cr15, [sl, #876]! @ 0x36c │ │ │ │ @ instruction: 0x462b48b1 │ │ │ │ ldrbtmi r4, [r8], #-1602 @ 0xfffff9be │ │ │ │ vadd.i8 d22, d0, d0 │ │ │ │ stmdapl r0!, {r0, r2, r3, r5, r8, ip} │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - @ instruction: 0x4604ed94 │ │ │ │ + strmi lr, [r4], -r8, lsl #27 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - @ instruction: 0xf84cf149 │ │ │ │ + @ instruction: 0xf850f149 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #56576 @ 0xdd00 │ │ │ │ @ instruction: 0xf10b4628 │ │ │ │ @ instruction: 0xf7fffb5b │ │ │ │ ldmib r7, {r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r9], -r0, ror #7 │ │ │ │ @ instruction: 0xf7fb4640 │ │ │ │ strmi pc, [r4], -sp, ror #24 │ │ │ │ ldmdblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - cdp2 1, 8, cr15, cr2, cr5, {4} │ │ │ │ + cdp2 1, 7, cr15, cr6, cr5, {4} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf82ef149 │ │ │ │ + @ instruction: 0xf832f149 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #48896 @ 0xbf00 │ │ │ │ stmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ svcvc 0x00faf5b3 │ │ │ │ bichi pc, lr, #1610612736 @ 0x60000000 │ │ │ │ ldrmi r2, [r8], -r6, lsl #2 │ │ │ │ - blx 0x17f0ace │ │ │ │ + blx 0x17f0ae6 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r4, r6, r5, lsl #12 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf402fb00 │ │ │ │ @ instruction: 0x46224618 │ │ │ │ @ instruction: 0xf90af007 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @@ -299191,21 +299196,21 @@ │ │ │ │ strbmi r6, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #8 │ │ │ │ - stc 7, cr15, [r8, #-296]! @ 0xfffffed8 │ │ │ │ + ldc 7, cr15, [ip, #-296] @ 0xfffffed8 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ - stmdavs r0, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ - blx 0xffd70b54 │ │ │ │ + blx 0xffd70b6c │ │ │ │ ldmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r2, r3, ip, lsl r2 │ │ │ │ @ instruction: 0xf8caf007 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -299231,18 +299236,18 @@ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ ldmib r7, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r2, [r0], -r0, ror #7 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strmi pc, [r4], -pc, lsr #22 │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - mcrr2 1, 8, pc, sl, cr5 @ │ │ │ │ + ldc2 1, cr15, [lr], #-532 @ 0xfffffdec │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff90f148 │ │ │ │ + @ instruction: 0xff94f148 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #8448 @ 0x2100 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ ldmib r7, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @@ -299276,28 +299281,28 @@ │ │ │ │ @ instruction: 0xf8d7b890 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ strmi pc, [r4], -r9, asr #20 │ │ │ │ stmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xffff2844 │ │ │ │ + blx 0xffff285c │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b87e │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf99ef7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649b874 │ │ │ │ @ instruction: 0xf1854640 │ │ │ │ - strmi pc, [r4], -r7, ror #21 │ │ │ │ + @ instruction: 0x4604fadb │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf148a86c │ │ │ │ - stmdavs r0, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfeef286e │ │ │ │ + stmdavs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfeef2886 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf8d7b864 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ @ instruction: 0x4604ff7f │ │ │ │ ldmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -299305,84 +299310,84 @@ │ │ │ │ mcr2 7, 5, pc, cr14, cr7, {7} @ │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b852 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f94640 │ │ │ │ strmi pc, [r4], -r7, lsr #19 │ │ │ │ stmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq fp, lr, ip, ror #16 │ │ │ │ - rsbseq fp, lr, lr, asr #15 │ │ │ │ - ldrshteq fp, [lr], #-102 @ 0xffffff9a │ │ │ │ + rsbseq fp, lr, r4, asr r8 │ │ │ │ + ldrhteq fp, [lr], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq fp, [lr], #-110 @ 0xffffff92 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - stmda ip!, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmda r0!, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - stmda r6!, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda sl!, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xee1d49de │ │ │ │ @ instruction: 0xf8d70f70 │ │ │ │ ldrbtmi r2, [r9], #-896 @ 0xfffffc80 │ │ │ │ @ instruction: 0xf1076809 │ │ │ │ - bcs 0x1357ac │ │ │ │ + bcs 0x1357c4 │ │ │ │ andsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ orrcs pc, r8, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00085841 │ │ │ │ - bcs 0x13d920 │ │ │ │ + bcs 0x13d938 │ │ │ │ svclt 0x00144642 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ @ instruction: 0xf8d10c00 │ │ │ │ @ instruction: 0x464b0290 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0xf74a718c │ │ │ │ - strmi lr, [r4], -ip, lsl #24 │ │ │ │ + strmi lr, [r4], -r0, lsl #24 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - cdp2 1, 12, cr15, cr4, cr8, {2} │ │ │ │ + cdp2 1, 12, cr15, cr8, cr8, {2} │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #87040 @ 0x15400 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmdage r1, {r0, r1, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0462b00 │ │ │ │ @ instruction: 0xf8d780c2 │ │ │ │ - blcs 0x141794 │ │ │ │ + blcs 0x1417ac │ │ │ │ svcge 0x00f7f43e │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f54618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00eff43e │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svclt 0x00ebf7fe │ │ │ │ strbtvc pc, [r8], #1287 @ 0x507 @ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf1754620 │ │ │ │ - eorcs lr, r0, #20, 16 @ 0x140000 │ │ │ │ + eorcs lr, r0, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf5077014 │ │ │ │ @ instruction: 0xf1757614 │ │ │ │ - @ instruction: 0xf1b9e80c │ │ │ │ + @ instruction: 0xf1b9e810 │ │ │ │ @ instruction: 0xf0450f00 │ │ │ │ @ instruction: 0xf8d78795 │ │ │ │ - blcs 0x1417bc │ │ │ │ + blcs 0x1417d4 │ │ │ │ eorshi pc, r0, r6, asr #32 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0xf107bfd0 │ │ │ │ movwcs r0, #5656 @ 0x1618 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ stmib r7, {r7, r8, r9, sp}^ │ │ │ │ strbmi r0, [r9], -sl, lsr #32 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0x46186030 │ │ │ │ @ instruction: 0xff74f006 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x1461fc │ │ │ │ + blcs 0x146214 │ │ │ │ strbhi pc, [sp], #-5 @ │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1, {r1, r6, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf8c74623 │ │ │ │ @@ -299395,15 +299400,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ - bl 0xfe572768 │ │ │ │ + bl 0xfe272780 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ @ instruction: 0x4604fe57 │ │ │ │ svcpl 0x0080f514 │ │ │ │ subshi pc, pc, r6, asr #1 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @@ -299419,15 +299424,15 @@ │ │ │ │ @ instruction: 0x46494618 │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf006442c │ │ │ │ @ instruction: 0xf8d7ff1d │ │ │ │ @ instruction: 0xf1073388 │ │ │ │ strtmi r0, [sl], r8, lsr #11 │ │ │ │ - blcs 0x1462b0 │ │ │ │ + blcs 0x1462c8 │ │ │ │ bichi pc, sp, #5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0068f43f │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ @@ -299442,53 +299447,53 @@ │ │ │ │ @ instruction: 0xf8d0718a │ │ │ │ strls r0, [r2, #-656] @ 0xfffffd70 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf74a9400 │ │ │ │ - @ instruction: 0x4604eb34 │ │ │ │ + strmi lr, [r4], -r8, lsr #22 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ ldc2l 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf8d7af2c │ │ │ │ ldrbmi r0, [r1], -r8, lsl #7 │ │ │ │ - blx 0x1f2aee │ │ │ │ + blx 0x1f2b06 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldr sl, [r3, -r4, lsr #30]! │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf8c2f17c │ │ │ │ + @ instruction: 0xf8b6f17c │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1972b18 │ │ │ │ + stmdavs r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1972b30 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107af0c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0xff9f2b2c │ │ │ │ + blx 0xff9f2b44 │ │ │ │ svclt 0x0005f7fe │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf968f17c │ │ │ │ + @ instruction: 0xf95cf17c │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ - stmdavs r0, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x11f2b54 │ │ │ │ + stmdavs r0, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x11f2b6c │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107aeee │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0xff272b68 │ │ │ │ + blx 0xff272b80 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ movwcs fp, #7910 @ 0x1ee6 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ stmib r7, {sl, fp}^ │ │ │ │ stmib r7, {r1, r3, r5, sl, fp, lr, pc}^ │ │ │ │ @ instruction: 0xf006cc2c │ │ │ │ @@ -299497,74 +299502,74 @@ │ │ │ │ stmdavs r3, {r0, r2, r6, r8, pc} │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ ldrbne r4, [fp, r0, asr #12] │ │ │ │ adccc pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf8c76853 │ │ │ │ @ instruction: 0xf17c30b0 │ │ │ │ - @ instruction: 0x4604f9f3 │ │ │ │ + strmi pc, [r4], -r7, ror #19 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf7f6aec4 │ │ │ │ strmi pc, [r4], -fp, lsl #27 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @ instruction: 0xf02843af │ │ │ │ addsmi r0, sl, #-268435455 @ 0xf0000001 │ │ │ │ addshi pc, r2, #69 @ 0x45 │ │ │ │ vmovl.s8 , d15 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwcs lr, #10695 @ 0x29c7 │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrdeq pc, [r4], r1 @ │ │ │ │ - cdp2 1, 15, cr15, cr12, cr14, {3} │ │ │ │ + @ instruction: 0xff00f16e │ │ │ │ ldmib r7, {r2, r9, sl, lr}^ │ │ │ │ mcrrne 3, 0, r2, r6, cr2 │ │ │ │ stmib r7, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7f63202 │ │ │ │ ldmib r7, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r2, lsl #4 │ │ │ │ vaddw.u q1, , d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ @ instruction: 0xf7fe1022 │ │ │ │ movwcs fp, #3734 @ 0xe96 │ │ │ │ @ instruction: 0x43aff6c0 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf045429a │ │ │ │ - blx 0x9155f0 │ │ │ │ + blx 0x915608 │ │ │ │ @ instruction: 0xf64ff288 │ │ │ │ vqdmlal.s q8, d16, d0[6] │ │ │ │ - bl 0x1fdab0 │ │ │ │ + bl 0x1fdac8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf16e00a4 │ │ │ │ - @ instruction: 0x4604ff1b │ │ │ │ + @ instruction: 0x4604ff1f │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf7f6ae7e │ │ │ │ strmi pc, [r4], -r5, asr #26 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr9, cr14, {7} │ │ │ │ - rsbseq fp, lr, r2, ror #9 │ │ │ │ - rsbseq fp, lr, r6, asr #7 │ │ │ │ - rsbseq fp, lr, r0, lsl r3 │ │ │ │ + rsbseq fp, lr, sl, asr #9 │ │ │ │ + rsbseq fp, lr, lr, lsr #7 │ │ │ │ + ldrshteq fp, [lr], #-40 @ 0xffffffd8 │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @ instruction: 0xf02843af │ │ │ │ addsmi r0, sl, #-268435455 @ 0xf0000001 │ │ │ │ subhi pc, r6, #69 @ 0x45 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {1} │ │ │ │ vmovl.s8 , d15 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ eorcs r4, r0, #5242880 @ 0x500000 │ │ │ │ strmi r2, [r2], r0, lsl #2 │ │ │ │ ldrdmi pc, [r4], r3 @ │ │ │ │ - mcr 1, 4, pc, cr4, cr4, {3} @ │ │ │ │ + mcr 1, 4, pc, cr8, cr4, {3} @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff06f16e │ │ │ │ + @ instruction: 0xff0af16e │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ @ instruction: 0x4604fd15 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ ldc2l 0, cr15, [r8, #24]! │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @@ -299592,18 +299597,18 @@ │ │ │ │ vmovl.s8 , d15 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ rscsvs r2, r9, r0, lsr #4 │ │ │ │ ldrdpl pc, [r4], r3 @ │ │ │ │ - mrc 1, 1, APSR_nzcv, cr8, cr4, {3} │ │ │ │ + mrc 1, 1, APSR_nzcv, cr12, cr4, {3} │ │ │ │ eorcs r6, r0, #16318464 @ 0xf90000 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - mrc 1, 1, APSR_nzcv, cr2, cr4, {3} │ │ │ │ + mrc 1, 1, APSR_nzcv, cr6, cr4, {3} │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 0, pc, cr10, cr15, {1} @ │ │ │ │ @ instruction: 0x61bb6803 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -299616,37 +299621,37 @@ │ │ │ │ ldclge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ strbmi r6, [r9], -r3, lsl #16 │ │ │ │ @ instruction: 0x462862bb │ │ │ │ rscsvs r1, fp, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ teqvs sl, #5373952 @ 0x520000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - @ instruction: 0xff1ef16e │ │ │ │ + @ instruction: 0xff22f16e │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ @ instruction: 0x4604fc9d │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf107adce │ │ │ │ ldrmi r0, [r8], -r8, lsr #3 │ │ │ │ @ instruction: 0xf824f7f7 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrb sl, [r5, #3526] @ 0xdc6 │ │ │ │ rscscc pc, pc, r8, lsl #2 │ │ │ │ cdp2 0, 2, cr15, cr10, cr6, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf16eadcf │ │ │ │ - @ instruction: 0x4604fd1b │ │ │ │ + @ instruction: 0x4604fd1f │ │ │ │ @ instruction: 0xf47e1c42 │ │ │ │ @ instruction: 0xf7f6adb8 │ │ │ │ @ instruction: 0x4604fc7f │ │ │ │ ldclt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - ldcl 1, cr15, [ip, #464] @ 0x1d0 │ │ │ │ + stcl 1, cr15, [r0, #464]! @ 0x1d0 │ │ │ │ andscs r4, r3, #184, 18 @ 0x2e0000 │ │ │ │ @ instruction: 0xf0064648 │ │ │ │ @ instruction: 0xf8d7fc69 │ │ │ │ strmi r3, [r5], -r4, lsl #7 │ │ │ │ @ instruction: 0xf0052b00 │ │ │ │ movwcs r8, #4697 @ 0x1259 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ @@ -299662,32 +299667,32 @@ │ │ │ │ @ instruction: 0xf8c768c3 │ │ │ │ @ instruction: 0xf108325c │ │ │ │ @ instruction: 0xf00630ff │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r4, #252] @ 0xfc │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ - stc2l 1, cr15, [sl], #-440 @ 0xfffffe48 │ │ │ │ + stc2l 1, cr15, [lr], #-440 @ 0xfffffe48 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldclge 4, cr15, [r9, #-504]! @ 0xfffffe08 │ │ │ │ mcrr2 7, 15, pc, r0, cr6 @ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ ldmib r7, {r2, r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd23e0 │ │ │ │ @ instruction: 0xf8d79008 │ │ │ │ strbmi r1, [r0], -r8, lsl #7 │ │ │ │ @ instruction: 0xf8d79100 │ │ │ │ smlabbls r1, ip, r3, r1 │ │ │ │ - stc2 1, cr15, [r6, #-512] @ 0xfffffe00 │ │ │ │ + ldc2l 1, cr15, [sl], #512 @ 0x200 │ │ │ │ @ instruction: 0xf8b4f7f5 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ tstcs r0, r2, ror #26 │ │ │ │ @ instruction: 0xf5072220 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ - strbmi lr, [r9], -ip, lsl #27 │ │ │ │ + @ instruction: 0x4649ed90 │ │ │ │ movwcs fp, #4953 @ 0x1359 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ stc2 0, cr15, [r8, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ tstpeq r8, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subscc pc, r0, #13041664 @ 0xc70000 │ │ │ │ @@ -299707,15 +299712,15 @@ │ │ │ │ rsbcc pc, r8, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ strbmi r3, [r0], -ip, ror #4 │ │ │ │ @ instruction: 0xf00660f9 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf18368f9 │ │ │ │ - @ instruction: 0x4604fcd7 │ │ │ │ + strmi pc, [r4], -fp, asr #25 │ │ │ │ @ instruction: 0xf47e1c42 │ │ │ │ @ instruction: 0xf7f6ad20 │ │ │ │ strmi pc, [r4], -r7, ror #23 │ │ │ │ ldclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8d74c70 │ │ │ │ @ instruction: 0xf7ea0380 │ │ │ │ ldrbtmi pc, [ip], #-3081 @ 0xfffff3f7 @ │ │ │ │ @@ -299723,26 +299728,26 @@ │ │ │ │ @ instruction: 0x464bcf70 │ │ │ │ vst1.16 {d20-d22}, [pc], r2 │ │ │ │ @ instruction: 0xf85c7186 │ │ │ │ @ instruction: 0xf8d44004 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - strmi lr, [r4], -r2, lsl #18 │ │ │ │ + @ instruction: 0x4604e8f6 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf148ad00 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84af7f5 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0xf507bcf8 │ │ │ │ @ instruction: 0x464071bc │ │ │ │ - @ instruction: 0xf99af17f │ │ │ │ + @ instruction: 0xf98ef17f │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ - stmdavs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf83af7f5 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf8d7ace6 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r2, r3, r8, asr r2 │ │ │ │ ldc2 0, cr15, [r2], {6} │ │ │ │ @@ -299773,42 +299778,42 @@ │ │ │ │ @ instruction: 0xf7fe6503 │ │ │ │ strbmi fp, [r0], -ip, lsr #25 │ │ │ │ ldc2 0, cr15, [r2, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf02dacb7 │ │ │ │ @ instruction: 0xf507fcaf │ │ │ │ @ instruction: 0xf18071bc │ │ │ │ - @ instruction: 0x4604fd71 │ │ │ │ + strmi pc, [r4], -r5, ror #26 │ │ │ │ @ instruction: 0xd1b21c45 │ │ │ │ - blx 0x1a7300a │ │ │ │ + blx 0x1a73022 │ │ │ │ str r4, [lr, r4, lsl #12]! │ │ │ │ andcs r2, r0, r1, lsl #6 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ stmib r7, {r3, r9, sp}^ │ │ │ │ @ instruction: 0xf107002a │ │ │ │ stmib r7, {r3, r5, r7, r9, fp}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ ldc2 0, cr15, [lr], #-24 @ 0xffffffe8 │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ svccs 0x0070ee1d │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca17db │ │ │ │ - blmi 0xa81074 │ │ │ │ + blmi 0xa8108c │ │ │ │ @ instruction: 0xf8ca6841 │ │ │ │ ldrbtmi r1, [fp], #-8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0052b00 │ │ │ │ @ instruction: 0xf50082d3 │ │ │ │ strbmi r5, [fp], -sp │ │ │ │ andscc r4, r8, r2, asr #12 │ │ │ │ - bge 0x16f7c0 │ │ │ │ + bge 0x16f7d8 │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - stmda r6!, {r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda sl, {r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ strmi pc, [r4], -sp, lsr #22 │ │ │ │ @ instruction: 0xf47e1d25 │ │ │ │ @ instruction: 0xf1b9ac60 │ │ │ │ @ instruction: 0xf43e0f01 │ │ │ │ @ instruction: 0xf8d7ac5c │ │ │ │ @@ -299817,67 +299822,67 @@ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf06fac54 │ │ │ │ @ instruction: 0xf7fe040d │ │ │ │ @ instruction: 0x4630bc50 │ │ │ │ @ instruction: 0xf7e64641 │ │ │ │ strbmi pc, [r1], -r9, asr #21 @ │ │ │ │ @ instruction: 0xf18220f8 │ │ │ │ - strmi pc, [r4], -pc, lsr #22 │ │ │ │ + strmi pc, [r4], -r3, lsr #22 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf148ac44 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff8ef7f4 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ svclt 0x0000bc3c │ │ │ │ - eorseq r7, r5, r0, lsl #24 │ │ │ │ - rsbseq sl, lr, sl, lsr #29 │ │ │ │ - rsbseq sl, lr, sl, ror sp │ │ │ │ + eorseq r7, r5, r8, lsl ip │ │ │ │ + @ instruction: 0x007eae92 │ │ │ │ + rsbseq sl, lr, r2, ror #26 │ │ │ │ svceq 0x0003f019 │ │ │ │ andhi pc, ip, r5, asr #32 │ │ │ │ movweq pc, #12553 @ 0x3109 @ │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ ldclne 3, cr0, [sl, #12] │ │ │ │ vld1.32 {d4-d6}, [r2 :64], sl │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec75d58 │ │ │ │ + bl 0xfec75d70 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec85184 │ │ │ │ + bl 0xfec8519c │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x46526018 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - bleq 0x771580 │ │ │ │ - ldc 1, cr15, [sl], #-464 @ 0xfffffe30 │ │ │ │ + bleq 0x771598 │ │ │ │ + ldc 1, cr15, [lr], #-464 @ 0xfffffe30 │ │ │ │ ldrbmi sl, [r2], -r6, lsl #22 │ │ │ │ rscscs r4, r2, r1, asr #12 │ │ │ │ - blx 0xffc71764 │ │ │ │ + blx 0xff97177c │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ strmi pc, [r4], -r9, asr #21 │ │ │ │ @ instruction: 0xf5144626 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ strmi sl, [r1, #3066]! @ 0xbfa │ │ │ │ subscs sp, r3, r8, lsl #20 │ │ │ │ - @ instruction: 0xffa8f17d │ │ │ │ + @ instruction: 0xff9cf17d │ │ │ │ svceq 0x00c9ebb0 │ │ │ │ strbhi pc, [ip, r4, lsl #6] @ │ │ │ │ strbmi r4, [lr], -ip, asr #12 │ │ │ │ vqrshl.s8 q2, q3, │ │ │ │ @ instruction: 0xf8d78680 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0xfe7711b6 │ │ │ │ + blx 0xfe7711ce │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmeq r3!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blge 0xff9322a0 │ │ │ │ + blge 0xff9322b8 │ │ │ │ strmi r4, [r5], -r0, lsr #13 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq lr, [r3], r0, lsl #22 │ │ │ │ @ instruction: 0xf04f465c │ │ │ │ strbtmi r0, [r3], -r0, lsl #24 │ │ │ │ andeq lr, lr, #3072 @ 0xc00 │ │ │ │ ldmdbeq r0, {r0, r8, sp}^ │ │ │ │ @@ -299906,55 +299911,55 @@ │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x261688 │ │ │ │ + blcc 0x2616a0 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ ldrbmi sl, [r1, #3078] @ 0xc06 │ │ │ │ ldrhi pc, [r6], -r5, lsl #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ strbmi r1, [sl], -r0, lsl #7 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe6f2358 │ │ │ │ + blge 0xfe6f2370 │ │ │ │ rscsvs r4, r8, r2, asr r6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0xfecf1838 │ │ │ │ - b 0x190f658 │ │ │ │ + bl 0xfedf1850 │ │ │ │ + b 0x190f670 │ │ │ │ svclt 0x001f0299 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldrmi r4, [r9], #1566 @ 0x61e │ │ │ │ andsle r2, r9, r0, lsl #10 │ │ │ │ ldrdgt pc, [r0], -r6 │ │ │ │ - blx 0xc3de84 │ │ │ │ + blx 0xc3de9c │ │ │ │ ldrbeq pc, [r1, r3, lsl #4] @ │ │ │ │ ldmdbne sl, {r1, r3, r8, sl, ip, lr, pc}^ │ │ │ │ andseq pc, pc, r2 │ │ │ │ - blx 0x4b77dc │ │ │ │ + blx 0x4b77f4 │ │ │ │ @ instruction: 0xf854f000 │ │ │ │ movwmi r1, #4130 @ 0x1022 │ │ │ │ eorne pc, r2, r4, asr #16 │ │ │ │ - blcs 0x941ea8 │ │ │ │ + blcs 0x941ec0 │ │ │ │ ldcne 1, cr13, [r3, #-948]! @ 0xfffffc4c │ │ │ │ ldrmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xd1e54599 │ │ │ │ ldrbmi r4, [r2], -r3, lsr #12 │ │ │ │ rscscs r4, r1, r1, asr #12 │ │ │ │ - blx 0x10718c4 │ │ │ │ + blx 0xd718dc │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x15b24bc │ │ │ │ - blx 0x7732a0 │ │ │ │ + blge 0x15b24d4 │ │ │ │ + blx 0x7732b8 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ subcs fp, r0, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ - @ instruction: 0xf64feb76 │ │ │ │ + @ instruction: 0xf64feb7a │ │ │ │ vqdmlal.s q8, d16, d0[6] │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ and r2, r4, r1, lsl #2 │ │ │ │ movwcc r3, #16897 @ 0x4201 │ │ │ │ @ instruction: 0xf0052a20 │ │ │ │ vsra.u32 d8, d9, #1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @@ -299962,35 +299967,35 @@ │ │ │ │ stccs 4, cr1, [r0], {-0} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi sp, [r2], lr, ror #3 │ │ │ │ biclt r4, r9, r9, asr #12 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff771334 │ │ │ │ + blx 0xff77134c │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ strbhi pc, [sp], #5 @ │ │ │ │ @ instruction: 0xf8c76803 │ │ │ │ stmdavs r0, {r4, r6, r9, ip, sp}^ │ │ │ │ - blx 0x4f32d8 │ │ │ │ + blx 0x4f32f0 │ │ │ │ subseq pc, r4, #13041664 @ 0xc70000 │ │ │ │ tstpvc r4, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c768a3 │ │ │ │ stmiavs r3!, {r3, r4, r6, r9, ip, sp}^ │ │ │ │ subscc pc, ip, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0x46404ad6 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ addeq lr, sl, #2048 @ 0x800 │ │ │ │ - blx 0xfe5f190c │ │ │ │ + blx 0xfe6f1924 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ ldrthi pc, [pc], r4 @ │ │ │ │ @ instruction: 0xf0052c00 │ │ │ │ @ instruction: 0x465082f7 │ │ │ │ @ instruction: 0xf838f7f6 │ │ │ │ - blt 0xb3364 │ │ │ │ + blt 0xb337c │ │ │ │ @ instruction: 0xf8d74620 │ │ │ │ strls r4, [r3], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0xf8d7464b │ │ │ │ strbmi r4, [r2], -r8, lsl #7 │ │ │ │ tstcs r0, r2, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @@ -300006,95 +300011,95 @@ │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strbmi r4, [r9], -r8, lsl #7 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf7e99400 │ │ │ │ @ instruction: 0x4604fb33 │ │ │ │ @ instruction: 0xf47e1c42 │ │ │ │ @ instruction: 0xf148aad0 │ │ │ │ - stmdavs r0, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr10, cr4, {7} │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ movwcs fp, #6856 @ 0x1ac8 │ │ │ │ andcs r2, r8, #0 │ │ │ │ andeq lr, r6, r7, asr #19 │ │ │ │ andeq lr, r8, r7, asr #19 │ │ │ │ stmib r7, {r0, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r3, r5}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ - blx 0x1c7140c │ │ │ │ + blx 0x1c71424 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r6, r7, r9, fp, sp, pc} │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0x17db61bb │ │ │ │ - blmi 0xfeb0dbf4 │ │ │ │ + blmi 0xfeb0dc0c │ │ │ │ eorsvs r6, sl, #4325376 @ 0x420000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf10758c8 │ │ │ │ @ instruction: 0x21a203a8 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7493018 │ │ │ │ - @ instruction: 0x4604ee9c │ │ │ │ + @ instruction: 0x4604ee90 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf962f7f6 │ │ │ │ @ instruction: 0xf1b94604 │ │ │ │ svclt 0x00180300 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00385f80 │ │ │ │ - blcs 0x13e048 │ │ │ │ - bge 0xfe4b2544 │ │ │ │ + blcs 0x13e060 │ │ │ │ + bge 0xfe4b255c │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2b2554 │ │ │ │ - blt 0xfe67345c │ │ │ │ + bge 0xfe2b256c │ │ │ │ + blt 0xfe673474 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf8acf17d │ │ │ │ + @ instruction: 0xf8a0f17d │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107aa6c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ strbmi fp, [r0], -r4, ror #20 │ │ │ │ - @ instruction: 0xf888f17d │ │ │ │ + @ instruction: 0xf87cf17d │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x18b26a4 │ │ │ │ - @ instruction: 0xf916f148 │ │ │ │ + bge 0x18b26bc │ │ │ │ + @ instruction: 0xf91af148 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #10688 @ 0x29c0 │ │ │ │ - blt 0x16b34b4 │ │ │ │ + blt 0x16b34cc │ │ │ │ @ instruction: 0xf17d4640 │ │ │ │ - strmi pc, [r4], -r9, ror #16 │ │ │ │ + @ instruction: 0x4604f85d │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf148aa4e │ │ │ │ - stmdavs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0xf17dba46 │ │ │ │ - @ instruction: 0x4604f953 │ │ │ │ + strmi pc, [r4], -r7, asr #18 │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf148aa40 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0x4641ba38 │ │ │ │ @ instruction: 0xf182209d │ │ │ │ - @ instruction: 0x4604f91b │ │ │ │ + strmi pc, [r4], -pc, lsl #18 │ │ │ │ @ instruction: 0xf47e1c60 │ │ │ │ @ instruction: 0xf148aa30 │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ movwcs fp, #2600 @ 0xa28 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @@ -300105,27 +300110,27 @@ │ │ │ │ @ instruction: 0xf9c8f006 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ stmdavs r4, {r1, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf8c7209c │ │ │ │ @ instruction: 0xf18240a8 │ │ │ │ - strmi pc, [r4], -pc, ror #17 │ │ │ │ + strmi pc, [r4], -r3, ror #17 │ │ │ │ @ instruction: 0xf47e1c45 │ │ │ │ @ instruction: 0xf7f6aa04 │ │ │ │ strmi pc, [r4], -fp, asr #17 │ │ │ │ ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrmi r2, [r2], r0, lsl #6 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b96013 │ │ │ │ @ instruction: 0xf43e0f00 │ │ │ │ @ instruction: 0x4641a9f4 │ │ │ │ @ instruction: 0xf182209b │ │ │ │ - @ instruction: 0x4604f8d7 │ │ │ │ + strmi pc, [r4], -fp, asr #17 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ @ instruction: 0xf8b4f7f6 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ movwcs sl, #2534 @ 0x9e6 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0062003 │ │ │ │ @@ -300143,26 +300148,26 @@ │ │ │ │ @ instruction: 0xf006040d │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmibge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ strbmi r0, [r1], -r8, lsr #5 │ │ │ │ @ instruction: 0xf8c7209a │ │ │ │ @ instruction: 0xf18230a8 │ │ │ │ - strmi pc, [r4], -r3, lsr #17 │ │ │ │ + @ instruction: 0x4604f897 │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf7f6a9b8 │ │ │ │ @ instruction: 0x4604f87f │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb71a28 │ │ │ │ - ldmib sl, {r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + beq 0xfeb71a40 │ │ │ │ + ldmib lr, {r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - ldmib r4, {r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmib r8, {r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ movwcs r8, #5715 @ 0x1653 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf94cf006 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @@ -300177,33 +300182,33 @@ │ │ │ │ ldmibge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r0, r1, fp, sp, lr}^ │ │ │ │ andcc lr, sl, #3260416 @ 0x31c000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ teqvs fp, #8585216 @ 0x830000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ - strmi pc, [r4], -r1, asr #31 │ │ │ │ + @ instruction: 0x4604ffb5 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xf83cf7f6 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x142498 │ │ │ │ + blcs 0x1424b0 │ │ │ │ stmdbge sp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46184651 │ │ │ │ ldc2 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7ffa966 │ │ │ │ svclt 0x0000b975 │ │ │ │ addseq pc, r6, #140, 18 @ 0x230000 │ │ │ │ - ldrsbteq sl, [lr], #-148 @ 0xffffff6c │ │ │ │ + ldrhteq sl, [lr], #-156 @ 0xffffff64 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - stmib r8, {r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ + stmib ip, {r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ - @ instruction: 0x4604fed9 │ │ │ │ + strmi pc, [r4], -sp, asr #29 │ │ │ │ @ instruction: 0xf0041c41 │ │ │ │ @ instruction: 0xf1b984d4 │ │ │ │ @ instruction: 0xf43e0f00 │ │ │ │ @ instruction: 0xf107a94c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ ldc2 7, cr15, [r4], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @@ -300213,26 +300218,26 @@ │ │ │ │ andcs r0, r0, pc, lsl r2 │ │ │ │ adcmi pc, pc, r0, asr #13 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addmi r0, r2, #1490944 @ 0x16c000 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ tstpeq r1, r3, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0442900 │ │ │ │ - blx 0x916b34 │ │ │ │ + blx 0x916b4c │ │ │ │ @ instruction: 0xf64ff288 │ │ │ │ vqdmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf1072396 │ │ │ │ - bl 0x1f5778 │ │ │ │ + bl 0x1f5790 │ │ │ │ eorcs r0, r0, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf8d360f9 │ │ │ │ @ instruction: 0xf17450a4 │ │ │ │ - ldmvs r9!, {r4, r6, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmvs r9!, {r2, r4, r6, r8, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf17400a8 │ │ │ │ - movwcs lr, #6474 @ 0x194a │ │ │ │ + movwcs lr, #6478 @ 0x194e │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf8c6f006 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r5, r8, fp, sp, pc} │ │ │ │ stmib r7, {r1, r6, fp, sp, lr}^ │ │ │ │ movwcs r3, #4614 @ 0x1206 │ │ │ │ @@ -300245,43 +300250,43 @@ │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf8d24649 │ │ │ │ strtmi ip, [r8], -r4 │ │ │ │ @ instruction: 0x3c0ae9c7 │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ teqvs sl, #9568256 @ 0x920000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blx 0xe71d40 │ │ │ │ + blx 0xf71d58 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604ffb3 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf107a8e4 │ │ │ │ ldrmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0xfec73782 │ │ │ │ + blx 0xfec7379a │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7ffa8dc │ │ │ │ movwcs fp, #2283 @ 0x8eb │ │ │ │ @ instruction: 0x43aff6c0 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf044429a │ │ │ │ @ instruction: 0xf1b984ad │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ - blx 0x91fb48 │ │ │ │ + blx 0x91fb60 │ │ │ │ @ instruction: 0xf64ff288 │ │ │ │ vqdmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf1072396 │ │ │ │ - bl 0x1f5a7c │ │ │ │ + bl 0x1f5a94 │ │ │ │ strmi r0, [r5], -r2, lsl #7 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf17440a4 │ │ │ │ - strtmi lr, [r9], -ip, ror #17 │ │ │ │ + @ instruction: 0x4629e8f0 │ │ │ │ @ instruction: 0xf16e4620 │ │ │ │ - strmi pc, [r4], -sp, ror #18 │ │ │ │ + @ instruction: 0x4604f971 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xff7cf7f5 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ @ instruction: 0x46492210 │ │ │ │ @ instruction: 0xf0062003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ nophi {5} │ │ │ │ @@ -300306,27 +300311,27 @@ │ │ │ │ @ instruction: 0xf107002a │ │ │ │ stmib r7, {r3, r5, r7, r9, fp}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ @ instruction: 0xf830f006 │ │ │ │ stmdavs r3, {r3, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ stmib sl, {r1, r6, fp, sp, lr}^ │ │ │ │ cdp 2, 1, cr3, cr13, cr0, {0} │ │ │ │ - blmi 0xff1c163c │ │ │ │ + blmi 0xff1c1654 │ │ │ │ @ instruction: 0xf8ca6881 │ │ │ │ ldrbtmi r1, [fp], #-8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ @ instruction: 0xf50087ff │ │ │ │ strbmi r5, [fp], -sp │ │ │ │ andscc r4, r8, r2, asr #12 │ │ │ │ - bge 0x16ffd8 │ │ │ │ + bge 0x16fff0 │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - mrrc 7, 4, pc, sl, cr9 @ │ │ │ │ + mcrr 7, 4, pc, lr, cr9 @ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r1, lsr #30 │ │ │ │ @ instruction: 0xf47e1d21 │ │ │ │ @ instruction: 0xf1b9a854 │ │ │ │ @ instruction: 0xf43e0f01 │ │ │ │ @ instruction: 0xf8d7a850 │ │ │ │ @@ -300334,15 +300339,15 @@ │ │ │ │ mcrr2 7, 15, pc, lr, cr4 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf06fa848 │ │ │ │ @ instruction: 0xf7fe040d │ │ │ │ sbcscs fp, r0, #68, 16 @ 0x440000 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17400a8 │ │ │ │ - movwcs lr, #6254 @ 0x186e │ │ │ │ + movwcs lr, #6258 @ 0x1872 │ │ │ │ cmppeq r8, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf005460e │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi r6, [r9], -r3, lsl #16 │ │ │ │ stmib r7, {r1, r6, fp, sp, lr}^ │ │ │ │ @@ -300357,20 +300362,20 @@ │ │ │ │ adccs pc, r8, r7, asr #17 │ │ │ │ ldmvs r9, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ smlawtcs ip, r7, r9, lr │ │ │ │ ldmdbvs r9, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ smlawtcs lr, r7, r9, lr │ │ │ │ ldmibvs r9, {r1, r3, r4, r7, r8, fp, sp, lr}^ │ │ │ │ teqcs r0, r7, asr #19 │ │ │ │ - bvs 0x17901b0 │ │ │ │ + bvs 0x17901c8 │ │ │ │ teqcs r2, r7, asr #19 │ │ │ │ @ instruction: 0xf8c76a9a │ │ │ │ - blvs 0x7bdc94 │ │ │ │ + blvs 0x7bdcac │ │ │ │ stmib r7, {r0, r3, r4, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xfe7bde34 │ │ │ │ + blvs 0xfe7bde4c │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr}^ │ │ │ │ mrrcvs 1, 3, r2, r9, cr8 │ │ │ │ stmib r7, {r1, r3, r4, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [sl, #232] @ 0xe8 │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, r8, sl, fp, sp, lr}^ │ │ │ │ cdpvs 1, 1, cr2, cr10, cr0, {2} │ │ │ │ stmib r7, {r0, r3, r4, r6, r9, sl, fp, sp, lr}^ │ │ │ │ @@ -300391,15 +300396,15 @@ │ │ │ │ smlalbtcs lr, lr, r7, r9 @ │ │ │ │ @ instruction: 0x1098f8d3 │ │ │ │ @ instruction: 0x209cf8d3 │ │ │ │ subsne lr, r0, #3260416 @ 0x31c000 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ ldrdcc pc, [r0], r3 @ │ │ │ │ smlalbtcc pc, r8, r7, r8 @ │ │ │ │ - @ instruction: 0xf99af183 │ │ │ │ + @ instruction: 0xf98ef183 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -pc, lsl #29 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x00c1f4bd │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @@ -300465,111 +300470,111 @@ │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r4, r5, r7, r8, pc}^ │ │ │ │ strbmi r6, [r0], -r2, lsl #16 │ │ │ │ smlawtcs sl, r7, r9, lr │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf8c7689b │ │ │ │ @ instruction: 0xf17b30b0 │ │ │ │ - strmi pc, [r4], -r3, ror #20 │ │ │ │ + @ instruction: 0x4604fa57 │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf7f5af34 │ │ │ │ @ instruction: 0x4604fdfb │ │ │ │ svclt 0x002ff7fd │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf8cef17b │ │ │ │ + @ instruction: 0xf8c2f17b │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1c73afc │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1c73b14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107af18 │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0x6f3b12 │ │ │ │ + blx 0x6f3b2a │ │ │ │ svclt 0x0011f7fd │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf974f17b │ │ │ │ + @ instruction: 0xf968f17b │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x14f3b38 │ │ │ │ + stmdavs r0, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x14f3b50 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107aefa │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0xfff73b4c │ │ │ │ + blx 0xfff73b64 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ svclt 0x0000bef2 │ │ │ │ - rsbseq sl, lr, r2, ror #10 │ │ │ │ + rsbseq sl, lr, sl, asr #10 │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4604ff55 │ │ │ │ stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr14, {1} │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1737014 │ │ │ │ - @ instruction: 0xf8d7ef10 │ │ │ │ + @ instruction: 0xf8d7ef14 │ │ │ │ @ instruction: 0xf5073380 │ │ │ │ tstls r1, r4, lsl r1 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ addne pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0xf1814641 │ │ │ │ - @ instruction: 0x4604fdb9 │ │ │ │ + strmi pc, [r4], -sp, lsr #27 │ │ │ │ tstle r2, r1, asr #24 │ │ │ │ ldc2 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c45f80 │ │ │ │ @ instruction: 0xf11485f9 │ │ │ │ @ instruction: 0xf47d0f26 │ │ │ │ strbmi sl, [r8], -r4, asr #29 │ │ │ │ cdp2 0, 12, cr15, cr12, cr12, {1} │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d74601 │ │ │ │ strbmi r3, [r0], -r0, lsl #7 │ │ │ │ - blx 0x11f21ec │ │ │ │ + blx 0xef2204 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604fd7d │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrge 4, 5, pc, cr15, cr13, {5} @ │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ andcs r7, r3, r0, lsl #5 │ │ │ │ cdp2 0, 5, cr15, cr10, cr5, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf44faeb5 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ @ instruction: 0xf17360f8 │ │ │ │ - ldmvs fp!, {r1, r2, r3, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r1, r4, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r0, r3, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ cmpvs r9, lr, lsl #4 │ │ │ │ orrshi r6, r9, #47360 @ 0xb900 │ │ │ │ @ instruction: 0xf3cc6c79 │ │ │ │ subsvs r2, r9, #11, 28 @ 0xb0 │ │ │ │ andsvs r6, r9, #14592 @ 0x3900 │ │ │ │ orrsvs r6, r9, r9, ror sp │ │ │ │ @ instruction: 0x61196cf9 │ │ │ │ tstcc ip, pc, asr #20 │ │ │ │ tstpl r2, r1, asr #20 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ tstpeq r7, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c7480 │ │ │ │ + b 0x11c7498 │ │ │ │ @ instruction: 0xf8c3010e │ │ │ │ ldmib r7, {r2, r3, r7}^ │ │ │ │ @ instruction: 0xf8c3e216 │ │ │ │ ldmib r7, {r3, r7, ip}^ │ │ │ │ sbcsvs r1, r8, #24 │ │ │ │ - b 0x150e6dc │ │ │ │ + b 0x150e6f4 │ │ │ │ mrcvs 12, 5, r3, cr9, cr14, {0} │ │ │ │ @ instruction: 0x5c02ea4c │ │ │ │ vqadd.u32 q11, , │ │ │ │ vhsub.u32 d16, d14, d11 │ │ │ │ @ instruction: 0xf8c30c07 │ │ │ │ ldmib r7, {r2, r7, lr, pc}^ │ │ │ │ tstvs r9, #28 │ │ │ │ @@ -300586,15 +300591,15 @@ │ │ │ │ mrclt 7, 2, APSR_nzcv, cr3, cr13, {7} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0440f00 │ │ │ │ @ instruction: 0xf8d78459 │ │ │ │ - blcs 0x142aec │ │ │ │ + blcs 0x142b04 │ │ │ │ orrshi pc, r1, #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr10, cr14, {1} @ │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ @@ -300610,22 +300615,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79403 │ │ │ │ @ instruction: 0xf5004388 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andscc ip, r8, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7499400 │ │ │ │ - @ instruction: 0x4604ea14 │ │ │ │ + strmi lr, [r4], -r8, lsl #20 │ │ │ │ tstle r2, r5, asr #24 │ │ │ │ ldc2l 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ movwcs fp, #4052 @ 0xfd4 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00285f80 │ │ │ │ - blcs 0x13e958 │ │ │ │ + blcs 0x13e970 │ │ │ │ mcrge 4, 0, pc, cr5, cr13, {1} @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbhi pc, [r8, -r4, asr #32]! @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf8d7adfc │ │ │ │ movwcs r1, #900 @ 0x384 │ │ │ │ @@ -300634,41 +300639,41 @@ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldmib r7, {r0, r1, r9, sl, fp, sp, pc}^ │ │ │ │ subvs r3, r2, sl, lsr #4 │ │ │ │ @ instruction: 0xf7fd6003 │ │ │ │ strbmi fp, [sl], -ip, ror #27 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ @ instruction: 0xf1811085 │ │ │ │ - strmi pc, [r4], -sp, asr #25 │ │ │ │ + strmi pc, [r4], -r1, asr #25 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf147ade2 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf92cf7f4 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ ldmib r7, {r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strcs r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ strbmi r9, [r9], -r1, lsl #8 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xff90f7f9 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r0], -ip, asr #27 │ │ │ │ cdp2 0, 3, cr15, cr2, cr5, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4649add7 │ │ │ │ - stc2 1, cr15, [sl, #524]! @ 0x20c │ │ │ │ + ldc2 1, cr15, [lr, #524] @ 0x20c │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r7, lsl #25 │ │ │ │ @ instruction: 0xf6fd2c00 │ │ │ │ @ instruction: 0xf643adba │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64e2238 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ vhsub.s8 d29, d14, d7 │ │ │ │ @@ -300686,28 +300691,28 @@ │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @ instruction: 0xf8d787e4 │ │ │ │ @ instruction: 0xf0050380 │ │ │ │ strmi pc, [r2], -pc, ror #27 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4620ad93 │ │ │ │ @ instruction: 0xf1814649 │ │ │ │ - strmi pc, [r4], -r5, ror #21 │ │ │ │ + @ instruction: 0x4604fad9 │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf7f5ad7a │ │ │ │ strmi pc, [r4], -r1, asr #24 │ │ │ │ ldcllt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ @ instruction: 0x4604fddb │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4602fdd7 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43e2c00 │ │ │ │ @ instruction: 0x4621ad79 │ │ │ │ @ instruction: 0xf18120da │ │ │ │ - strmi pc, [r4], -fp, asr #24 │ │ │ │ + @ instruction: 0x4604fc3f │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f5ad60 │ │ │ │ strmi pc, [r4], -r7, lsr #24 │ │ │ │ ldcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ strmi pc, [r3], -r1, asr #27 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @@ -300718,222 +300723,222 @@ │ │ │ │ vst2.8 {d22-d23}, [pc :128], r4 │ │ │ │ @ instruction: 0xf85c71e2 │ │ │ │ @ instruction: 0xf8d70004 │ │ │ │ @ instruction: 0xf8d04384 │ │ │ │ stmib sp, {r4, r7, r9}^ │ │ │ │ @ instruction: 0xf500e400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmdb sl!, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb lr!, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldcge 4, cr15, [r9, #-500]! @ 0xfffffe0c │ │ │ │ stc2 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bd34 │ │ │ │ ldc2 0, cr15, [sl, #20] │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldcge 4, cr15, [lr, #-248]! @ 0xffffff08 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf17d4640 │ │ │ │ - strmi pc, [r4], -fp, asr #27 │ │ │ │ + @ instruction: 0x4604fdbf │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f5ad24 │ │ │ │ strmi pc, [r4], -fp, ror #23 │ │ │ │ - ldclt 7, cr15, [pc, #-1012] @ 0x135b34 │ │ │ │ + ldclt 7, cr15, [pc, #-1012] @ 0x135b4c │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ - strmi pc, [r4], -r3, asr #25 │ │ │ │ + @ instruction: 0x4604fcb7 │ │ │ │ @ instruction: 0xf47d1c41 │ │ │ │ @ instruction: 0xf147ad18 │ │ │ │ - stmdavs r0, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf862f7f4 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ ldmib r7, {r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf04f23e0 │ │ │ │ strcs r0, [r1], #-3072 @ 0xfffff400 │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ strmi pc, [r4], -r5, lsr #30 │ │ │ │ - ldcllt 7, cr15, [pc], #1012 @ 0x13635c │ │ │ │ + ldcllt 7, cr15, [pc], #1012 @ 0x136374 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ strbmi r4, [r0], -ip, lsl #7 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ - blx 0xe73f66 │ │ │ │ + blx 0xe73f7e │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r8], -lr, ror #25 │ │ │ │ ldc2l 0, cr15, [r4, #-20] @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldclge 4, cr15, [r8], #248 @ 0xf8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ - stc2 1, cr15, [r4, #500] @ 0x1f4 │ │ │ │ + ldc2l 1, cr15, [r8, #-500]! @ 0xfffffe0c │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [sp], {125} @ 0x7d │ │ │ │ - blx 0xfea73f86 │ │ │ │ + blx 0xfea73f9e │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bcd8 │ │ │ │ ldc2 0, cr15, [lr, #-20]! @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stclge 4, cr15, [r2], #248 @ 0xf8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ - mrc2 1, 2, pc, cr6, cr13, {3} │ │ │ │ + mcr2 1, 2, pc, cr10, cr13, {3} @ │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stclge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ - blx 0xfe4f3fb2 │ │ │ │ + blx 0xfe4f3fca │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r8], -r2, asr #25 │ │ │ │ stc2 0, cr15, [r8, #-20]! @ 0xffffffec │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmib r7, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf00512e0 │ │ │ │ strmi pc, [r5], -fp, ror #24 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43e2c00 │ │ │ │ @ instruction: 0xf8d7acc3 │ │ │ │ - blcs 0x142e18 │ │ │ │ + blcs 0x142e30 │ │ │ │ addhi pc, r8, r4 │ │ │ │ - cmppvc r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 104), r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andhi pc, sp, #4 │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvs r6, r9, r9, lsl r8 │ │ │ │ @ instruction: 0xf1744608 │ │ │ │ - @ instruction: 0xf8d7f9a9 │ │ │ │ + @ instruction: 0xf8d7f99d │ │ │ │ ldmvs r9!, {r2, r7, r8, r9, lr}^ │ │ │ │ svclt 0x00284284 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6da4622 │ │ │ │ - @ instruction: 0xf7fde89c │ │ │ │ + @ instruction: 0xf7fde890 │ │ │ │ svclt 0x0000bc8e │ │ │ │ - ldrsbteq sl, [lr], #-4 │ │ │ │ - rsbseq r9, lr, sl, lsl pc │ │ │ │ + ldrhteq sl, [lr], #-12 │ │ │ │ + rsbseq r9, lr, r2, lsl #30 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ strmi pc, [r4], -pc, ror #25 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ stc2l 0, cr15, [sl], #20 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ stcge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ - ldc2l 1, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ + ldc2l 1, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r3], #-500 @ 0xfffffe0c │ │ │ │ - blx 0xff405a │ │ │ │ + blx 0xff4072 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ movwcs fp, #3182 @ 0xc6e │ │ │ │ stmib r7, {r9, sp}^ │ │ │ │ @ instruction: 0xf8d7232a │ │ │ │ - blcs 0x142e98 │ │ │ │ + blcs 0x142eb0 │ │ │ │ @ instruction: 0x81a4f004 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1, #4] @ │ │ │ │ strbmi r6, [r9], -r3, lsl #16 │ │ │ │ strbmi r6, [r0], -r2, asr #16 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ adccs pc, ip, r7, asr #17 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ - ldc2l 1, cr15, [r0], {127} @ 0x7f │ │ │ │ + stc2l 1, cr15, [r4], {127} @ 0x7f │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604fb11 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrrge 4, 11, pc, r3, cr13 @ │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - strhi pc, [pc, #4]! @ 0x1360f8 │ │ │ │ + strhi pc, [pc, #4]! @ 0x136110 │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ ldclt 7, cr15, [r3], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0x46484cd5 │ │ │ │ - blx 0x9f40ae │ │ │ │ + blx 0x9f40c6 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf85c21ee │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmda ip, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r0, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldcge 4, cr15, [fp], {125} @ 0x7d │ │ │ │ - blx 0xff672650 │ │ │ │ + blx 0xff772668 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #404 @ 0x194 │ │ │ │ ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4601fc79 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4640ac1d │ │ │ │ - stc2 1, cr15, [r0, #-512] @ 0xfffffe00 │ │ │ │ + ldc2l 1, cr15, [r4], #512 @ 0x200 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ stcge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ - blx 0xff474134 │ │ │ │ + blx 0xff47414c │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r9], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8d7b149 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ strmi pc, [r1], -fp, lsr #23 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ac05 │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - ldc2l 1, cr15, [r6], {128} @ 0x80 │ │ │ │ + stc2l 1, cr15, [sl], {128} @ 0x80 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xffc33384 │ │ │ │ - blx 0xfea726b0 │ │ │ │ + blge 0xffc3339c │ │ │ │ + blx 0xfeb726c8 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #53, 30 @ 0xd4 │ │ │ │ - bllt 0xffa34194 │ │ │ │ + bllt 0xffa341ac │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffcf32a4 │ │ │ │ + blge 0xffcf32bc │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ movwcc pc, #2195 @ 0x893 @ │ │ │ │ @ instruction: 0xf8d72b00 │ │ │ │ svclt 0x000c3380 │ │ │ │ ldrmi r4, [sl], -sl, asr #12 │ │ │ │ mvnne lr, #3522560 @ 0x35c000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff66f181 │ │ │ │ + @ instruction: 0xff5af181 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff3b33c8 │ │ │ │ - blx 0xfe5741ac │ │ │ │ + blge 0xff3b33e0 │ │ │ │ + blx 0xfe5741c4 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf8d7bbc4 │ │ │ │ strbmi r3, [r9], -ip, lsl #7 │ │ │ │ ldceq 6, cr4, [ip, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0x3c03ea4f │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strgt lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0x4604f95f │ │ │ │ - bllt 0xfedb41f8 │ │ │ │ + bllt 0xfedb4210 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ - beq 0xfeb7262c │ │ │ │ + beq 0xfeb72644 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf9e6f180 │ │ │ │ + @ instruction: 0xf9daf180 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ movwcs sl, #2968 @ 0xb98 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -300948,249 +300953,249 @@ │ │ │ │ andcc lr, r2, #3571712 @ 0x368000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r2], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0xf04fd001 │ │ │ │ strdvs r3, [r3], #-63 @ 0xffffffc1 │ │ │ │ - bllt 0x1db4278 │ │ │ │ + bllt 0x1db4290 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ vcgt.s8 d19, d4, d0 │ │ │ │ @ instruction: 0xf7f51111 │ │ │ │ strmi pc, [r4], -r9, lsl #24 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf147ab64 │ │ │ │ - stmdavs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr14, cr3, {7} @ │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17bbb5c │ │ │ │ - strmi pc, [r4], -r9, ror #26 │ │ │ │ + @ instruction: 0x4604fd5d │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf147ab56 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr0, cr3, {7} @ │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17bbb4e │ │ │ │ - strmi pc, [r4], -r3, ror #26 │ │ │ │ + @ instruction: 0x4604fd57 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf147ab48 │ │ │ │ - stmdavs r0, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 4, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17bbb40 │ │ │ │ - strmi pc, [r4], -r5, asr #27 │ │ │ │ + @ instruction: 0x4604fdb9 │ │ │ │ @ instruction: 0xf47d1c43 │ │ │ │ @ instruction: 0xf147ab3a │ │ │ │ - stmdavs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 4, pc, cr4, cr3, {7} @ │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0x4640bb32 │ │ │ │ - blx 0xfe77231e │ │ │ │ + blx 0xfe772336 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ab3d │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf8d6f17f │ │ │ │ + @ instruction: 0xf8caf17f │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0xa33514 │ │ │ │ + blge 0xa3352c │ │ │ │ @ instruction: 0xf9eaf7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf107bb1e │ │ │ │ @ instruction: 0x46400138 │ │ │ │ - mcr2 1, 2, pc, cr14, cr13, {3} @ │ │ │ │ + mcr2 1, 2, pc, cr2, cr13, {3} @ │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr0, cr3, {7} @ │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107ab0c │ │ │ │ @ instruction: 0x46490238 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strmi pc, [r4], -pc, lsr #17 │ │ │ │ - bllt 0x234354 │ │ │ │ + bllt 0x23436c │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4f3464 │ │ │ │ - blx 0x2f2422 │ │ │ │ + blge 0x4f347c │ │ │ │ + blx 0x2f243a │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf91cf17f │ │ │ │ + @ instruction: 0xf910f17f │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604f9bb │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0xffcb3680 │ │ │ │ + bge 0xffcb3698 │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf890f7f4 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r0], -r4, ror #21 │ │ │ │ - blx 0x13f23ba │ │ │ │ + blx 0x13f23d2 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf02caaef │ │ │ │ @ instruction: 0xf107fae7 │ │ │ │ @ instruction: 0xf17f0138 │ │ │ │ - @ instruction: 0x4604fb73 │ │ │ │ + strmi pc, [r4], -r7, ror #22 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf99cf7f5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107aace │ │ │ │ @ instruction: 0x46490238 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4604f871 │ │ │ │ - blt 0xff2b43d0 │ │ │ │ + blt 0xff2b43e8 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ @ instruction: 0xf8934640 │ │ │ │ - blcs 0x142fe8 │ │ │ │ + blcs 0x143000 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi fp, [sl], -ip, lsl #30 │ │ │ │ ldmib r7, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ svclt 0x000813e0 │ │ │ │ @ instruction: 0xf180460b │ │ │ │ - @ instruction: 0x4604fbd5 │ │ │ │ + strmi pc, [r4], -r9, asr #23 │ │ │ │ @ instruction: 0xf47d1c41 │ │ │ │ @ instruction: 0xf147aab0 │ │ │ │ - stmdavs r0, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ strbmi fp, [r0], -r8, lsr #21 │ │ │ │ - blx 0x4f2432 │ │ │ │ + blx 0x4f244a │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blx 0x520ef0 │ │ │ │ + blx 0x520f08 │ │ │ │ @ instruction: 0xf9b7f289 │ │ │ │ mrrcne 3, 8, r3, r4, cr0 │ │ │ │ @ instruction: 0x4649bf14 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8d73301 │ │ │ │ svclt 0x000c3380 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf17d461a │ │ │ │ - strmi pc, [r4], -r7, asr #21 │ │ │ │ + @ instruction: 0x4604fabb │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf7f5aa8c │ │ │ │ @ instruction: 0x4604f953 │ │ │ │ - blt 0xfe33444c │ │ │ │ - ldrsbteq r9, [lr], #-200 @ 0xffffff38 │ │ │ │ + blt 0xfe334464 │ │ │ │ + rsbseq r9, lr, r0, asr #25 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ movwcc pc, #2195 @ 0x893 @ │ │ │ │ ldmib r7, {r8, r9, fp, sp}^ │ │ │ │ svclt 0x000823e2 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ ldrmi r3, [r3], -ip, lsl #7 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ orrcc pc, r8, #13041664 @ 0xc70000 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ tsteq r3, r9, asr sl │ │ │ │ movwcs sp, #4106 @ 0x100a │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ ldrmi r2, [r8], -r0, lsl #7 │ │ │ │ - blx 0x7f24ac │ │ │ │ + blx 0x7f24c4 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bge 0x1e73598 │ │ │ │ + bge 0x1e735b0 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r2, #896 @ 0x380 │ │ │ │ orrcc pc, ip, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf17b9301 │ │ │ │ - strmi pc, [r4], -pc, asr #26 │ │ │ │ + strmi pc, [r4], -r3, asr #26 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf147aa54 │ │ │ │ - stmdavs r0, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf506ba4c │ │ │ │ @ instruction: 0xf8933398 │ │ │ │ - blcs 0x1430d8 │ │ │ │ + blcs 0x1430f0 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ orrcc pc, ip, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8d74613 │ │ │ │ svclt 0x00082384 │ │ │ │ @ instruction: 0xf8d74613 │ │ │ │ @ instruction: 0xf8c72380 │ │ │ │ - b 0x1783318 │ │ │ │ + b 0x1783330 │ │ │ │ @ instruction: 0xf0440102 │ │ │ │ @ instruction: 0xf8d78023 │ │ │ │ strbmi r3, [r0], -r8, lsl #7 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79300 │ │ │ │ movwls r3, #5004 @ 0x138c │ │ │ │ - ldc2 1, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ + stc2 1, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - bge 0xab3710 │ │ │ │ - @ instruction: 0xf8def147 │ │ │ │ + bge 0xab3728 │ │ │ │ + @ instruction: 0xf8e2f147 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #7104 @ 0x1bc0 │ │ │ │ - blt 0x8b4520 │ │ │ │ + blt 0x8b4538 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ @ instruction: 0xf7ea30a8 │ │ │ │ @ instruction: 0x4604fdf3 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ stmiami r0, {r4, r9, fp, sp, pc}^ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r7 @ │ │ │ │ ldrbtmi r2, [r8], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0x21b36800 │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldcl 7, cr15, [ip, #288]! @ 0x120 │ │ │ │ + ldcl 7, cr15, [r0, #288]! @ 0x120 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r3, asr #17 │ │ │ │ svcvc 0x0000f514 │ │ │ │ ldmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894f7f5 │ │ │ │ ldmiblt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - b 0x7f2b5c │ │ │ │ + b 0x8f2b74 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ addcs r1, r0, #128, 6 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ @ instruction: 0x4601f997 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf507a9f1 │ │ │ │ @ instruction: 0xf7e97014 │ │ │ │ @ instruction: 0x4648fd9d │ │ │ │ @ instruction: 0xf8ccf7e9 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ tstpvc r4, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @ instruction: 0xf18120b2 │ │ │ │ - @ instruction: 0x4604f8b9 │ │ │ │ + strmi pc, [r4], -sp, lsr #17 │ │ │ │ @ instruction: 0xf47d1c41 │ │ │ │ @ instruction: 0xf7f5a9ce │ │ │ │ @ instruction: 0x4604f895 │ │ │ │ stmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbtvc pc, [r8], #1287 @ 0x507 @ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1734620 │ │ │ │ - strdcs lr, [r0, -r2] │ │ │ │ + strdcs lr, [r0, -r6] │ │ │ │ @ instruction: 0xf5072280 │ │ │ │ stmib r7, {r2, TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes